CN101520654B - 用于设限截断生产数据的统计过程控制的方法和计算机代码 - Google Patents

用于设限截断生产数据的统计过程控制的方法和计算机代码 Download PDF

Info

Publication number
CN101520654B
CN101520654B CN2008100340084A CN200810034008A CN101520654B CN 101520654 B CN101520654 B CN 101520654B CN 2008100340084 A CN2008100340084 A CN 2008100340084A CN 200810034008 A CN200810034008 A CN 200810034008A CN 101520654 B CN101520654 B CN 101520654B
Authority
CN
China
Prior art keywords
mbv
batches
samples
batch
numbering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008100340084A
Other languages
English (en)
Other versions
CN101520654A (zh
Inventor
杨斯元
简维廷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2008100340084A priority Critical patent/CN101520654B/zh
Priority to US12/130,716 priority patent/US8024139B2/en
Publication of CN101520654A publication Critical patent/CN101520654A/zh
Application granted granted Critical
Publication of CN101520654B publication Critical patent/CN101520654B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/418Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • G05B19/41875Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by quality surveillance of production
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/30Nc systems
    • G05B2219/45Nc applications
    • G05B2219/45031Manufacturing semiconductor wafers
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明公开了一种用于监视半导体集成电路的器件特征的方法。器件特征包括设限截断数据和正常数据。该方法包括:针对从1到N编号的多个批次(例如,晶片制造批次)分别确定从1到N编号的多个最小击穿电压。多个最小击穿电压的每一个通过顺序统计分别表示多个样本。多个样本中的一个或多个包括一个或多个正常数据点以及一个或多个设限截断数据点。该方法包括针对多个批次分别处理最小击穿电压。针对多个批次的各批次处理每个最小击穿电压,并且,每个最小击穿电压表示针对1到N编号的各批次的、从1到N编号的总体特征击穿电压。该方法包括基于对最小击穿电压的处理来确定一个或多个异常。所述一个或多个异常与关联于至少一个批次的一个或多个工艺相关联。

Description

用于设限截断生产数据的统计过程控制的方法和计算机代码
技术领域
本发明涉及集成电路及其用于半导体器件的加工工艺。具体地说,本发明提供了用于监视和控制用于加工半导体集成电路器件的与工艺相关的信息的方法和系统。更具体地说,本发明提供了用于在半导体集成电路器件的加工过程中监视半导体集成电路的器件特征的方法和系统,该器件特征包括因设限而截断(以下简称为“设限截断数据”)数据(censoreddata)和未截断的正常数据(以下简称为“正常数据”)。然而应当认识到,本发明具有宽得多的适用范围。
背景技术
集成电路已经从在单硅片上制造少量的互联器件发展为制造数以百万计的器件。传统集成电路提供的性能和复杂性远超过了最初的想象。为了改善复杂性以及提高电路密度(即,在给定芯片面积上能够聚集的器件的数目),亦被称为器件“几何结构”的最小器件特征尺寸随着每一代集成电路而变得更小。
增加电路密度不但改善了集成电路的复杂性和性能,也为用户提供了成本更低的部件。制造集成电路或芯片的设施可能价值数亿、甚至数十亿美元。每个制造设施都具有一定的晶片产量,并且每个晶片上都具有一定数目的集成电路。所以,通过将集成电路的各器件做得更小,就可以在每个晶片上制造出更多器件,从而增加了制造设施的产出量。将器件做得更小是非常具有挑战性的,这是因为集成制造中所使用的每种工艺都有一定的限制。也就是说,一种给定工艺通常只在一定的特征尺寸以上工作,这样,要么需要改变工艺,要么需要改变器件布局。此外,由于要求越来越快地设计器件,所以对于包括监视技术、材料甚至测试技术的某些传统工艺存在工艺的限制。
这种过程的实例包括在加工通常被称为“半导体器件”的集成电路的过程中监视与工艺相关的功能的方式。通常希望用这种监视过程来不断地提高质量和生产率,以便保持竞争力。仅作为一个实例,统计过程控制(SPC)在传统工业中一直发挥着重要的作用。它是一个收集、组织、分析和解释数据的流程。要求采取各种措施来识别根本原因,以及执行各种方案,使得工艺可以被维持在其期望的水平或被提高到更高的水平。SPC利用统计信号来识别变化源,修正所识别的变化原因,从而提高性能以及维持对工艺的控制。
传统SPC控制界限的确定通常呈现正态分布,且在数据收集中没有设限截断数据。在许多情况下,在可靠性数据收集中数据设限截断频繁发生。例如,当一些样本的晶元在最大斜升电压处没有击穿失效时,用斜升电压测量的层间电介质“ILD”的击穿电压(VBD)数据就可以记录为该最大电压值。在这些情况下,将均值-标准差控制图(X-Bar and S controlchart)直接应用于所观测的数据通常是不适当的。因此,数据收集是不可靠的。
由上可知,需要一种改进的用于加工半导体器件的技术。
发明内容
根据本发明,提供了涉及集成电路及其用于半导体器件加工的工艺的技术。具体地说,本发明提供了用于监视和控制用于加工半导体集成电路器件的与工艺相关的信息的方法和系统。更具体地说,本发明提供了用于在半导体集成电路器件的加工过程中监视半导体集成电路的器件特征的方法和系统,该器件特征包括设限截断数据和正常数据。然而应当认识到,本发明具有宽得多的适用范围。
在一个具体的实施例中,本发明提供了用于监视半导体集成电路的器件特征的方法。器件特征包括设限截断数据和正常数据。该方法包括:针对编号从1到N的多个批次(lot)(例如,晶片制造批次)分别确定编号从1到N的多个最小击穿电压。多个最小击穿电压的每一个通过顺序统计(order statistics)分别表示多个样本。在一个优选实施例中,批次对应于通过用于加工集成电路或其他器件的一种或多种工艺来处理的多个半导体晶片。多个样本中的一个或多个包括一个或多个正常数据点以及一个或多个设限截断数据点。该方法包括针对多个批次分别处理最小击穿电压。针对多个批次的各个批次处理每个最小击穿电压,并且,每个最小击穿电压表示针对从1到N编号的各批次的从1到N编号的总体特征击穿电压。该方法包括基于对最小击穿电压的处理来确定一个或多个异常。该一个或多个异常与关联于至少一个批次的一种或多种工艺相关联。该方法基于该一个或多个异常来提供的输出。
与传统技术相比,通过本发明可以实现很多益处。例如,本发明的技术易于使用依赖于传统技术的工艺。在一些实施例中,本方法提供了更高的器件可靠性和性能。借助于该实施例,可以实现这些益处中的一个或多个。这些和其他益处将在本书明书通篇被更多地描述,并在下面更具体地说明。
本发明的各种附加目的、特征和优点可以参考随后的详细描述和附图而被更完全地理解。
附图说明
图1示出了根据本发明的一个实施例的方法的简化流程图;
图2示出了能够执行图1所示根据本发明的一个实施例的方法的通用计算机的简图;
图3是根据本发明的一个实施例的击穿电压的简图;
图4是根据本发明的一个实施例的击穿电压的转换数据的简图;
图5是根据本发明的一个实施例的转换数据的柱状图;
图6是根据本发明的一个实施例的控制图。
图7是根据本发明的一个实施例的简化的计算机系统;
图8是根据本发明的一个实施例的计算机系统的简化的方框图。
具体实施方式
根据本发明,提供了涉及集成电路及其用于半导体器件加工的工艺的技术。更具体地说,本发明提供了用于监视和控制与工艺相关的用于加工半导体集成电路器件的信息的方法和系统。更具体地说,本发明提供了用于在半导体集成电路器件的加工过程中监视半导体集成电路的器件特征的方法和系统,该器件特征包括设限截断数据和正常数据。然而应当认识到,本发明具有宽得多的适用范围。
在特定的实施例中,本发明提供了用于监视半导体集成电路的器件特征的方法,如下所述,见图1。
1.提供从1到N编号的多个批次(每个批次包括多个被处理的半导体晶片,如全功能的集成电路或作为功能元件的部分器件);
2.针对从1到N编号的多个批次分别确定从1到N编号的多个最小击穿电压;
3.使用顺序统计将多个最小击穿电压关联到多个样本(如晶片);
4.存储来自包括一个或多个正常数据点以及一个或多个设限截断数据点的多个样本中的至少一个或多个样本的信息;
5.针对多个批次分别处理各最小击穿电压(针对多个批次中的各批次而处理的每个最小击穿电压表示针对从1到N编号的各批次的从1到N编号的总体特征击穿电压);
6.基于对各最小击穿电压的处理来确定一个或多个异常(一个或多个异常与一个或多个关联于至少一个批次的工艺相关联);
7.基于一个或多个异常来提供输出;
8.执行其他所需的步骤;以及
9.停止。
上述步骤的序列提供了根据本发明的实施例的方法。如图所示,该方法使用包括执行根据本发明的实施例的SPC工艺的方式的步骤的组合。还可包括许多其他方法和系统。当然,也可以提供其中增加步骤、删除或重复一个或多个步骤、或以不同顺序来提供一个或多个步骤的其他替选方案而不脱离权利要求的范围。另外,可使用软件中的计算机代码、固件、硬件,或它们的任意组合来实现各种方法。根据该实施例,可以存在其他变化、修改和替换。本方法和系统的进一步的细节可以在本说明书通篇中找到,并且在下面更具体地描述。
图1示出了根据本发明的一个实施例的方法的简化流程图100。该图仅为一个实例而不应该不恰当地限制权利要求的范围。本领域普通技术人员将能认识到其他变化、修改和替换。图2示出了能够执行由流程图100所描述的根据本发明的一个实施例的方法的通用计算机的简图。该图仅为一个实例而不应该不恰当地限制权利要求的范围。本领域普通技术人员将能认识到其他变化、修改和替换。如图所示,本方法开始于步骤101的启动。在特定实施例中,本发明提供了用于监视半导体集成电路的器件特征的方法。
如图所示,该方法通过提供从1到N编号的多个批次(每个批次包括多个被处理的半导体晶片,如全功能的集成电路或作为功能元件的部分器件)(步骤103)而开始。在特定的实施例中,每个批次都包括一个或多个能够由与集成电路相关联的击穿电压来描述其特征的结构。在特定的实施例中,集成电路可以包括存储器器件、一般被称为ASIC的专用集成电路或微处理器类(例如,微处理器、数字信号处理器或微控制器器件)。当然,可以存在其它变化、修改和替换。
在特定的实施例中,该方法包括针对从1到N编号的多个批次分别确定从1到N编号的多个最小击穿电压(步骤105)。在特定的实施例中,击穿电压是使用传统测试技术来测量的。击穿电压可以根据应用以各种方式产生。当然,可以存在其他变化、修改和替换。
再次参考图1,本方法包括使用顺序统计把多个最小击穿电压与多个样本(如晶片)相关联(步骤107)。该方法包括:存储来自包括一个或多个正常数据点以及一个或多个设限截断数据点的多个样本中的至少一个或多个样本的信息(步骤109)。作为一个实例,图2示出了使用顺序统计将击穿电压关联到的样本的方式。当然,可以存在其他变化、修改和替换。
在特定的实施例中,该方法包括:针对多个批次分别处理最小击穿电压(针对多个批次的各批次而处理的每个最小击穿电压表示针对从1到N编号的各批次的从1到N编号的总体特征击穿电压)(步骤111)。击穿电压可以根据应用以各种方式测量。当然,可以存在其他变化、修改和替换。
再次参考图1,该方法包括在特定的实施例中,基于对最小击穿电压的处理来确定一个或多个异常。在特定的实施例中,该一个或多个异常与关联于至少一个批次的一个或多个工艺相关联。在特定的实施例中,该一个或多个工艺可以包括注入、沉积、形成光掩模、刻蚀、扩散,以及这些工艺的任意组合等。当然,可以存在其他变化、修改和替换。
在特定的实施例中,该方法包括基于一个或多个异常来提供输出(步骤115)。在特定的实施例中,该方法包括使用图(例如,以图形形式)、打印输出或适合使用本方法和系统的其他输出来进行输出。在特定的实施例中,本方法在停止步骤117结束。当然,可以存在其他变化、修改和替换。
上述步骤的序列提供了根据本发明的实施例的方法。如图所示,该方法使用包括执行根据本发明的实施例的SPC工艺的方式的步骤的组合。还可包括许多其它方法和系统。当然,也可以提供其中增加步骤、删除或重复一个或多个步骤、或以不同顺序来提供一个或多个步骤的其他替选方案而不脱离权利要求的范围。另外,可使用软件中的计算机代码、固件、硬件,或它们的任意组合来实现各种方法。根据该实施例,可以存在其他变化、修改和替换。
例如,为了验证本方法和系统的原理和作用,进行了各种试验。这些试验仅为实例,不应该不适当地限制权利要求的范围。本领域的普通技术人员可以认识到许多变化、修改和替换。作为背景信息,可以理解的是,传统的SPC控制界限的确定呈现正态分布,且在数据收集中没有出现设限截断数据。在许多情况下,在可靠性数据收集中数据设限截断频繁发生。例如,当一些样本的晶元在最大斜升电压处没有击穿失效时,用斜升电压测量的iLD的VBD数据就可以被设限截断。在这些情况下,将“
Figure S2008100340084D00061
andS控制图”直接应用于所观测的数据将不再适当。
文献(Stefan H.Steiner etc,in J.of Quality Technology,Vo.32,No.3,pp.199-208,2000)中存在用于被设限截断的观测值的、称为“CEV”控制界限计算的方法。其中使用了平均值和方差(X bar and Sigma)控制图,但修改了利用来自用于固定水平设限截断的CEV权重的校正而计算的控制界限。然而,假定各分布参数是已知的或不得不从完整类型的数据(即,从正常数据)对它们进行精确估计。在很多实际应用中不能满足这种要求。所以,需要一种实用的可替选的方法。
在可靠性的统计过程控制中,很多测试项目是单侧比较,即,希望有较高或较低的测量结果。例如,在iLD VBD的可靠性测试中,VBD的值越高,影响该可靠性测试的工艺就越好。所以,根据对一定的样本大小n的测试来监视其最小VBD值就构成了良好的控制图备选(candidate)。如果其最小VBD在控制之中,那么,该工艺也处于控制之中。对于顺序统计,来自对样本大小n的测试的最小值具有其不同于n个样本(如果它们根本没有被设限截断,则为X(1),X(2),...X(i),...X(n))的原始(母体)分布的分布。如果该母体分布的pdf和cdf为fx(x)和Fx(x),那么,最小值X(1)的pdf具有以下分布:
            fx(1)=n[1-Fx(x)]n-1fx(x)
(Nancy R.Mann,etc,“Methods for Statistical Analysis ofReliability and Life Data”,p.91,1974.)
即使母体分布是正态分布,最小值的分布也会偏离正态分布。所以,在使用用于控制界限计算的传统方法之前,需要将最小值的分布转换成正态或接近正态分布。由于最小值是单独的点,所以,传统的控制界限计算方法使用下面的公式:
LCL = X ‾ - 3 [ MR ‾ / 1.28 ]
其中,MR是移动极差(moving range)。
下面的实例说明了最小值是如何被用于控制界限计算的。
需要利用对VBD(击穿电压)的可靠性测试来进行其每星期的性能监视。一次测试的样本大小是26。由于考虑到在测试工具上老化(burning)的电位探针卡,用于击穿测试的最大斜升电压是100伏。所收集的数据显示出被设限截断的观测值的不同的百分比。一次测试的一些测试结果具有所有的被设限截断的观测值,即,在用100V的截止扫描电压进行测试期间,26个晶元中没有一个失效。
首先,用Grubbs方法将异常值筛选出来。然后使用Box-Cox转换技术将非正态数据转换成正态或接近正态分布。然后针对各个测量使用传统的控制界限计算方法来计算控制界限。
图3示出了从没有进行异常值筛选和Box-Cox转换的原始VBD数据得出的正态分位数图。该图仅为一个实例,其不应该不适当地限制权利要求的范围。本领域普通技术人员将能认识到很多变化、修改和替换。可以看出,其显著偏离正态分布。图4是根据本发明的一个实施例的击穿电压的转换数据的简图。该图仅为一个实例,其不应该不适当地限制权利要求的范围。本领域普通技术人员将能认识到很多变化、修改和替换。
在去除两个异常值以及经过Box-Cox转换之后,其正态分位数图显示出数据围绕在表示正态分布的直线周围。图5示出了在去除异常值和经过转换之后的正态分位数图和柱状图。该图仅为一个实例,其不应该不适当地限制权利要求的范围。本领域普通技术人员将能认识到很多变化、修改和替换。
最优化的Box-Cox转换是Y=(X^2-1)/174.95,其中,X表示转换之前,Y表示转换之后。
对于具有单边规格的控制图,只需要单边控制界限。对于转换数据的控制下限(LCL)通过使用上述公式来获得。用经过Box-Cox转换的数据计算的平均值Avg X是44.176,以及Avg MR是7.506。对于转换的数据的LCL是26.59,所以,对于原始VBD控制图的LCL是68.2伏特,这些值是用Box-Cox转换公式计算出来的。所以,图6中示出了具有所计算的控制界限的控制图。该图仅为一个实例,其不应该不适当地限制权利要求的范围。本领域普通技术人员将能认识到很多变化、修改和替换。
控制图中所示的数据包括设限截断数据点。然而,控制界限计算仅基于不同于100伏特的最小数据。将这些样本分成两组。具有一个或多个低于100伏特的VBD数据点的这些测试被认为是第一组,而具有全部100伏特的VBD数据点的其他测试被认为是第二组。仅监视控制图中的第一组。
结论:恰当地转换到具有最小统计量的正态使得能够计算针对设限截断监视数据的控制界限。当然,可以存在各种变化、修改和替换。
根据特定的实施例,本系统由包括微处理器和/或控制器的一个或多个计算机系统来监视和控制。在优选实施例中,计算机系统包括公共总线,其监视和执行操作以及对信息的处理。本系统还具有耦合到控制系统的、可以是计算机显示器的显示器,下面将对其进行更详细的描述。当然,可以存在其他修改、替换和变化。本系统的进一步的细节在本说明书通篇中提供,并且在下面更具体地描述。
图7是根据本发明的一个实施例的、用于实现图1的方法的计算机系统900的简图。该图仅为一个实例,其不应该不适当地限制权利要求的范围。本领域普通技术人员将能认识到很多变化、修改和替换。如所示,该计算机系统包括显示设备、显示屏、机箱、键盘、扫描仪和鼠标。鼠标和键盘代表“用户输入设备”。鼠标包括按键,用于选择图形用户接口设备上的按钮。用户输入设备的其他实例是触摸屏、光笔、轨迹球、数据手套、话筒等。
该系统仅代表能够体现本发明的一种类型的系统。对于本领域普通技术人员很显然的是,许多系统类型和配置都适合于与本发明相结合使用。在优选实施例中,计算机系统900包括基于Pentium TM级的计算机,其运行Microsoft公司的Windows TM NT操作系统,或来自许多种源的基于Linux的系统。然而,本领域普通技术人员可以容易地将本系统适用于其他操作系统和架构而不脱离本发明的范围。请注意,鼠标可以具有诸如按钮之类的一个或多个按键。机箱容纳诸如磁盘驱动器、处理器、存储设备等常见的计算机组件。存储设备包括但不限于:磁盘驱动器、磁带、固态存储器、闪速存储器、磁泡存储器等。机箱可以包括附加的硬件,例如输入/输出(I/O)接口卡,其用于将计算机系统连接到外部设备、外部存储器、其他计算机或附加的外围设备,下面将进一步描述。
图8是根据本发明的一个实施例的计算机系统中的硬件部件的更详细的图。该图仅为一个实例,不应该不适当地限制权利要求的范围。本领域普通技术人员将能认识到其他变化、修改和替换。如图所示,在计算机系统900中包括各基本子系统。在特定的实施例中,各子系统通过系统总线1385而被互联。还示出了附加的子系统,如打印机1384、键盘1388、固定磁盘1389、耦合到显示器适配器1392的监视器1386,以及其他子系统。耦合到I/O控制器1381的外围设备和输入/输出(I/O)设备可以通过任何数目的诸如串口1387之类的现有技术中已知的装置来被连接到计算机系统。例如,串口1387可以用来将计算机系统连接到调制解调器1391、鼠标输入设备或扫描仪,其中,调制解调器1391进而连接到诸如Internet之类的广域网。经由系统总线的互连使得中央处理器1383能够与每个子系统通信,并且控制来自于系统存储器1382或固定磁盘1389的指令的执行,以及各子系统之间的信息交换。本领域普通技术人员可以容易地实现各子系统的其他布置和互连。系统存储器和固定磁盘是用于存储计算机程序的有形介质的实例,其他类型的有形介质包括软盘,可移动硬盘,诸如CD-ROM和条码之类的光存储介质,以及诸如闪速存储器、只读存储器(ROM)和电池备份存储器之类的半导体存储器。
尽管已经根据特定的硬件特征进行了上述说明,可以认识到的是,可以存在很多变化、替换和修改。例如,任何硬件特征可以被进一步地结合甚至分离。这些特征也可以部分地通过软件或硬件与软件的结合来实现。硬件和软件可以根据应用而被进一步地结合或更少地结合。根据本发明的某些方法的进一步的细节可以在本说明书通篇中找到。
这里的公开和描述完全是说明性的并且不限于上述的各实例。可靠性工程和可靠性统计领域中的技术人员在可靠性测试中将能够把上述实施例中公开的方法应用到他/她的具体产品、组件或系统中。也应当理解,这里描述的各实例和实施例仅用于说明性的目的,与其有关的各种修改以及变化将作为提供给本领域技术人员的建议,并将被包括在本申请的精神和范围内以及所附的权利要求的范围之内。

Claims (14)

1.一种用于监视半导体集成电路的器件特征的方法,所述器件特征包括设限截断数据和正常数据,该方法包括:
针对从1到N编号的多个批次分别确定从1到N编号的多个最小击穿电压,所述多个最小击穿电压的每一个通过顺序统计分别表示多个样本,所述多个样本中的一个或多个包括一个或多个正常数据点以及一个或多个设限截断数据点;
针对所述多个批次分别处理最小击穿电压,针对所述多个批次中的各个批次而处理的每个最小击穿电压表示针对从1到N编号的各批次的、从1到N编号的总体特征击穿电压;
基于对最小击穿电压的处理来确定一个或多个异常,所述异常的筛选方法为Grubbs方法,然后使用Box-Cox转换技术将去除异常的最小击穿电压的处理转换为正态或者接近正态分布,所述一个或多个异常与关联于至少一个批次的一个或多个工艺相关联;以及
基于所述一个或多个异常来提供输出。
2.如权利要求1所述的方法,其中,处理多个最小击穿电压包括转换过程。
3.如权利要求1所述的方法,其中,多个击穿电压与用于各半导体器件的一种或多种层间电介质材料相关联。
4.如权利要求1所述的方法,其中,一个或多个设限截断数据偏离与用于多个批次中的至少一个批次的多个样本相关联的平均值。
5.一种用于监视半导体集成电路的器件特征的方法,所述器件特征包括设限截断数据和正常数据,该方法包括:
针对从1到N编号的多个生产批次分别确定从1到N编号的多个平均击穿电压,其中,所述多个生产批次的每个批次包括多个样本,所述多个样本包括一个或多个设限截断数据点以及一个或多个正常数据点;
针对从1到N编号的多个批次分别确定从1到N编号的多个最小击穿电压,所述多个最小击穿电压的每一个表示包括一个或多个正常数据点以及一个或多个设限截断数据点的多个样本;
针对多个批次的每个批次处理最小击穿电压;以及
基于对最小击穿电压的处理来确定一个或多个异常,所述异常的筛选方法为Grubbs方法,然后使用Box-Cox转换技术将去除异常的最小击穿电压的处理转换为正态或者接近正态分布;以及
基于所述一个或多个异常来提供输出。
6.如权利要求5所述的方法,其中,所述处理包括使用转换过程来处理多个最小击穿电压。
7.如权利要求5所述的方法,其中,所述多个击穿电压与用于半导体器件的层间电介质材料相关联。
8.如权利要求5所述的方法,其中,所述多个批次分别对应于用于加工集成电路的一组晶片。
9.如权利要求5所述的方法,其中,所述多个样本的每一个包括集成电路器件。
10.如权利要求5所述的方法,其中,所述最小击穿电压对应于与各晶体管器件相关联的击穿电压。
11.如权利要求5所述的方法,其中,一个或多个异常对应于一个或多个异常值点。
12.如权利要求5所述的方法,其中,所述的提供输出包括提供图。
13.如权利要求5所述的方法,其中,对最小击穿电压的处理包括将最小击穿电压与一个或多个控制值进行比较。
14.如权利要求5所述的方法,其中,确定最小击穿电压包括从多个样本的各个样本测量击穿电压值。
CN2008100340084A 2008-02-25 2008-02-25 用于设限截断生产数据的统计过程控制的方法和计算机代码 Expired - Fee Related CN101520654B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2008100340084A CN101520654B (zh) 2008-02-25 2008-02-25 用于设限截断生产数据的统计过程控制的方法和计算机代码
US12/130,716 US8024139B2 (en) 2008-02-25 2008-05-30 Method and computer code for statistical process control for censored production data

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008100340084A CN101520654B (zh) 2008-02-25 2008-02-25 用于设限截断生产数据的统计过程控制的方法和计算机代码

Publications (2)

Publication Number Publication Date
CN101520654A CN101520654A (zh) 2009-09-02
CN101520654B true CN101520654B (zh) 2012-01-25

Family

ID=40999125

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100340084A Expired - Fee Related CN101520654B (zh) 2008-02-25 2008-02-25 用于设限截断生产数据的统计过程控制的方法和计算机代码

Country Status (2)

Country Link
US (1) US8024139B2 (zh)
CN (1) CN101520654B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130218908A1 (en) 2012-02-17 2013-08-22 International Business Machines Corporation Computing and applying order statistics for data preparation

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1218378C (zh) * 2000-03-21 2005-09-07 日本电气株式会社 半导体存储器生产系统和半导体存储器生产方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69227056T2 (de) * 1991-03-22 1999-05-12 Nec Corp., Tokio/Tokyo Verfahren zur Fehleranalyse unter Verwendung eines Elektronenstrahles
US5519333A (en) * 1994-09-09 1996-05-21 Sandia Corporation Elevated voltage level IDDQ failure testing of integrated circuits
TW461008B (en) * 1997-01-13 2001-10-21 Schlumberger Technologies Inc Method and apparatus for detecting defects in wafers
FR2764413B1 (fr) * 1997-06-10 1999-07-09 Sgs Thomson Microelectronics Procede d'authentification de circuit integre
US6714032B1 (en) * 2000-04-25 2004-03-30 Agere System Inc. Integrated circuit early life failure detection by monitoring changes in current signatures
TW200532523A (en) * 2004-02-27 2005-10-01 Aureon Biosciences Corp Methods and systems for predicting occurrence of an event
US7701240B2 (en) * 2005-03-04 2010-04-20 Arm Limited Integrated circuit with error correction mechanisms to offset narrow tolerancing
DE102005049232A1 (de) * 2005-10-14 2007-04-26 Infineon Technologies Ag Integrierter Schaltkreis und Verfahren zum Betreiben eines integrierten Schaltkreises
US7764826B2 (en) * 2005-12-07 2010-07-27 Hitachi High-Technologies Corporation Method and apparatus of reviewing defects on a semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1218378C (zh) * 2000-03-21 2005-09-07 日本电气株式会社 半导体存储器生产系统和半导体存储器生产方法

Also Published As

Publication number Publication date
US20090216470A1 (en) 2009-08-27
CN101520654A (zh) 2009-09-02
US8024139B2 (en) 2011-09-20

Similar Documents

Publication Publication Date Title
JP5963316B2 (ja) 生成装置、生成方法、及び、プログラム
KR100337696B1 (ko) 모델 검사를 위한 동작 환경을 자동적으로 생성하는 방법
KR20140024252A (ko) 희귀 사건 실패율을 식별하기 위한 방법 및 시스템
TW201415385A (zh) 半導體處理控制方法和電腦程式產品
JP7406017B2 (ja) 解析装置、解析方法および解析プログラム
US11747774B2 (en) Search device, search program, and plasma processing apparatus
US6408265B1 (en) Metastability risk simulation analysis tool and method
CN101520654B (zh) 用于设限截断生产数据的统计过程控制的方法和计算机代码
US7565254B2 (en) Method and apparatus for metrology sampling using combination sampling rules
Akkouche et al. Analog/RF test ordering in the early stages of production testing
JP4925200B2 (ja) 半導体ウェハ検査装置
KR20210047927A (ko) 해석 장치, 해석 방법 및 해석 프로그램
CN1841077B (zh) 多个测试流的校准信息的汇编
CN112752977B (zh) 解析装置、解析方法及解析程序
US7500165B2 (en) Systems and methods for controlling clock signals during scan testing integrated circuits
CN101647102B (zh) 制法报告卡框架和方法
JP2014150170A (ja) 電気特性測定装置および方法
US9274172B2 (en) Selective test pattern processor
JP2009134518A (ja) 試験プログラムの検証方法及びその検証システム
CN108369667A (zh) 用于机器学习的实验图中的变型
Ji et al. A study on the statistical comparison methods for engineering applications
US8219341B2 (en) System and method for implementing wafer acceptance test (“WAT”) advanced process control (“APC”) with routing model
Langford et al. The identification and analysis of systematic yield loss
US20020156540A1 (en) Tool for automatic testability analysis
Alagic Test pattern extraction for semiconductor wafer test data

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120125

Termination date: 20190225

CF01 Termination of patent right due to non-payment of annual fee