CN1218378C - 半导体存储器生产系统和半导体存储器生产方法 - Google Patents

Abstract

一种半导体存储器生产系统，其用少量信息按时间顺序保存每个批次的工艺分析所需要的数据，并可根据已事先储存的数据进行生产管理而不用执行新的测量。该系统包括：LSI测试装置1，其测试半导体存储器并输出各芯片的存储单元地址及与这些地址对应的合格/故障位图；工艺缺陷估计装置34，从位图中提取位地址，并确定要替换字线和位线的替换地址，和估计工艺缺陷。将估计结果反馈至生产线/加工步骤，可防止频繁地生产出次品。

Description

半导体存储器生产系统和半导体存储器生产方法

技术领域

本发明涉及半导体存储器生产系统及其半导体存储器生产方法，可推断在半导体存储单元的晶片加工过程中造成了缺陷的步骤。

背景技术

近年来，为了改进半导体存储器的存储容量，人们付出了巨大的努力来使芯片上形成的存储单元体积最小化。

如果用于制造这些小型化的半导体存储器所需要的多个处理步骤(晶片处理)不能很快地开发并使这些处理步骤稳定，就难以按需提供这种半导体存储器。

因此，对于用于制造这些半导体存储器所需要的各处理步骤的开发和稳定来说，必须进行半导体存储器的故障分析，并利用这种故障分析所得到的结果来改正造成故障的处理步骤中的缺陷。

一般而言，判断半导体存储器存储单元好坏与否是通过如下方式进行的，用LSI测试装置将预定数据(“0”，“1”)写入各存储单元位中，然后相继将数据从该存储单元中读出，并将写入和读出的数据进行比较，以判断它们是否一致。一致的情况称为“合格位”，而不一致的情况则称为“故障位”。

对于各独立的半导体存储器要进行各种故障分析，以根据存储单元阵列的布局产生和显示故障位的分布状况。该布局即所谓的故障位图，或简称为位图。

第二次公布的已审定的日本专利申请第6-18230号(以下称为第一现有技术)公开了一种对一块晶片上的所有芯片自动进行功能测试、并将测试结果储存在故障位存储器和/或显示在屏幕上和/或打印出来的方案。此时，对于在有限区域中的显示，故障位存储器被分为n×n块，并且每个块指示存在的故障位。此外，当故障位存储器的内容被储存在外部存储器中时，为了节省存储器容量，一个字(字节)中的一个位对应于存储器中的一个位。

例如，对于128M位半导体存储器来说，一块芯片要用16M字节的位图。对于一块晶片(200块芯片)来说，需要3.2G字节的存储容量，而对于1批次(50块晶片)，则需要160G的存储容量。此外，如果分为88个块，则每个批次需要的存储器容量是2.5G字节，而所需存储容量可以减至1/64。

第一次公布的日本未审查专利申请第7-85697号(以下称为第二现有技术)公开了一种快速分析故障的方法。在常规半导体存储器的存储图中，具有由于不同的故障原因造成的不同故障模式的故障位是混在一起的。结果，用地址来显示具有不同故障的故障位就造成了上述“故障位图”的混杂，从而使设计者难以根据该“故障位图”识别所产生的“故障模式”并由此推断出故障成因。

这里，“故障模式”是指出具有特定故障(如缺陷等)的半导体存储器在预定条件下测试时所表现出的唯一的故障位分布状况，从经验来说，根据故障成因的不同而有不同的分布状况。例如，其包括在目标故障位之前和之后没有故障位的单个位故障、存在两个故障位的双位故障、超过三个连续位的线路故障(数据线故障或字线故障)。此外，上述“故障位图”已知可作为适合于识别故障位分布状况的装置。

此外，随着在近年来半导体存储器中大存储器的发展，这种故障位图发展成为大量的数据。结果，即使采用第一现有技术，也难以一次输出(打印或由CRT显示)整个半导体存储器的故障位图，从而使识别故障模式的操作复杂化。此外，当分析故障模式的成因时，可以对每个独立故障的位分析故障发生的条件。因此，还存在这样的问题，即由于上述“故障位图”变大，在这种分析操作中进行的位图处理时间大大地增加，而分析效率也就降低了。

另一方面，对于要求能容易地显示整个存储器的方法方面，在第一现有技术中提出了一种对故障位图进行概要地表示的所谓“压缩位图”的方法。在该压缩位图方法中，存储器中的多个位被转换为一个单位的压缩位，而目标故障位图则按预定的比率压缩。采用这种压缩位图的显示方法可以显示整个存储器映射图的分布状况。但是，不能检测出具体的发生条件(例如，其不能判断所压缩的位显示的是一个故障位还是多个故障位)。结果，为了分析故障的成因，要求进行一对一的“故障位图”显示，从而使设计者的故障模式分析操作仍然很复杂。

为了解决这些问题，在第二现有技术中，首先在预定测量条件下进行一个测试。在判断为有缺陷时，得到故障位数据。这里，在大多数情况下，得到的故障位数据是复合故障模式的故障位数据，其中混杂了多种故障成因。因此，通过地址的逻辑组合等产生以检测特定的“故障模式”作为目标的算法，利用该算法提取特定的故障模式数据，以从最初得到的故障位数据中得到与特定故障模式对应的故障位数据。

从混杂了多种故障成因的故障位数据中，首先提取双位故障模式，再进一步分类为偶数-奇数缺陷地址对，或奇数-偶数缺陷地址对。然后，如果没有双位缺陷，则将故障分类为单位故障地址。如果存在一系统的缺陷，则分类为线路故障模式。通过这种方式的分类，与特定故障模式相应的故障可以被提取出来，因此易于识别特定故障的发生情况。此外，故障位图可以按故障模式进行分类，以按照晶片的规模来显示。

对于第二现有技术，存储器容量与位图相比可以很小。但是，存储容量根据故障模式的不同而有很大变化。例如，对于128M位半导体存储器来说，需要27字节来显示一个位地址。在有1k字节的故障位散布在一个芯片中的情况下，需要27k字节的存储容量。对于一个晶片(260块芯片)需要675k字节，而对于1批次(50块晶片)，则需要33M的存储容量。此外，在故障位都是双位故障时，存储容量就是该数字的一半，从而需要17M字节的存储容量。

此外，对于第二现有技术，为了提取故障模式，需要大量的时间。例如，在有k字节的故障位存在的情况下，在该公报的附图中所显示的算法必须重复数千次。

下面的公报中介绍了在制造工艺中利用由上述方法检测到的缺陷信息等估计有缺陷的加工步骤的方法。

第一次公布的日本未审查专利申请第11-45919号(以下称为第三现有技术)公开了一种在用生产线制造半导体衬底(晶片)时的方法，该生产线包括多个生产装置和所需要的生产过程(加工步骤)，该方法是基于：一测试步骤，用于对所生产的多个半导体衬底测试在各半导体衬底上发生故障的位置；一故障分布图像数据建立步骤，用于建立故障分布图像数据，其中由测试步骤所测试的在各半导体衬底上的故障位置数据被赋以坐标，该坐标是在半导体衬底上设置的栅格状图形元素构成的图像数据上，并且对于多个半导体衬底，对在图像数据上的各栅格状图形元素的故障数目求和；一故障分析步骤，其将由故障分布图像数据建立步骤所建立的故障分布图像数据与多个预备的故障的情况数据库进行比较，并且能够研究和估计故障发生的成因。

例如，如图23所示，如果晶片100的故障分布是在图形311中，通过与以往建立的用于分析的历史数据相关联，可以估计出在步骤A中有故障成因，而如果故障分布是在图形313中，则在步骤C中有故障成因。

此外，在如图24所示的情况下，即在多个相同类型的生产装置中按单晶片加工来处理一个批次时，如果根据生产机器的故障分布图形315比图形314大，则可以估计出在生产机器B中存在故障成因。

以这种方式，通过知道晶片上缺陷单元的分布，以及在该批次中晶片的分布，就可以推断出在哪个加工步骤中使存储单元变为有缺陷的。

第一次公布的日本未审查专利申请第10-339943号(以下称为第四现有技术)公开了一种半导体存储器生产方法，其具有一用掩模或网格(reticule)进行分段式(stepper)投影曝光的步骤，其中芯片坐标被用于识别被曝光半导体晶片上的芯片位置，并且其从在所曝光晶片上分布的有缺陷芯片的芯片坐标数据来判断是否有关缺陷是由于掩模或网格造成的，从而可以在短时间内容易地检测到掩模或网格上缺陷的位置。

分段式投影曝光设备通过将网格101上的图形印到晶片100上来操作。此时，如图25所示，为了减少曝光的次数，将多块芯片(图中为4块)缩小并同时曝光。通过在晶片100上连续曝光网格101，在整块晶片上形成了图形。

例如，如图25所示，在晶片100上的半导体存储器被有规律地判断为有缺陷的，则估计其是由掩模或网格101造成的。假定是在网格101上形成了四个半导体存储图形(曝光单元)，并且在特定的区域101a上有一个缺陷。用网格101按照一台阶方式在晶片上的抗蚀剂上印刷，如图25所示，在晶片上的各曝光单元的特定位置就有规律地产生缺陷。这里，在图25中，标有“x”的芯片表示是有缺陷的芯片。

此外，在一次处理的批次中，在有缺陷的半导体存储器集中在该批次所包含的所有晶片上的晶片100的下部102上时，如图26所示，就估计缺陷成因是在晶片垂直立起的浸没型湿腐蚀步骤中。其原因如下。

在湿腐蚀时，在去除抗蚀剂或氧化物过程中，当晶片浸入腐蚀液时，晶片从下部102开始放入直到浸没其上部。因此，半导体存储器芯片的下部比其上部浸没在腐蚀液中的时间要长，从而由腐蚀液腐蚀的期间也较长。结果，晶片下部102的图形和薄膜被过度地腐蚀。

此外，在晶片W1上被判断为有缺陷的半导体存储器的数量比晶片W2到W25中任何一个的都要多时，就估计缺陷成因是，如图27所示，晶片W1到W25在船式运载器103中相同表面方向上被放成一行(此时，标以A的箭头的方向是晶片W1到W25的表面)以进行湿腐蚀。这是因为，对于在晶片W1上具有半导体存储电路的表面来说，与其它晶片相比，其空间不是封闭的，因此受到了大量的活性化腐蚀液的作用。

此外，对于那些除W1以外的晶片，在晶片表面上都覆盖有另外的晶片，从而与晶片W1相比被提供的腐蚀液也有限。

此外，在浸入腐蚀液中以及其它清洗工艺等之后进行干燥处理时，会出现根据是否一晶片的加工面在前面被曝光而出现差异。

如上所述，根据被判断为有缺陷的半导体存储器的晶片上芯片的位置，并且根据该晶片在批次中的位置，就可以推断出哪个加工步骤是故障的成因。

目前，利用加工步骤中的故障分析，根据晶片状态中的测试结果执行对作为有缺陷半导体存储器成因的加工步骤的推断。

此外，常规故障分析系统根据位图信息来检测晶片上有缺陷半导体存储器芯片的位置，该位图信息显示了从半导体测试设备输入的所有半导体存储器芯片的缺陷位。

但是，在采用第三和第四现有技术的故障分析方法的情况下，有一个问题在于必须处理大量的信息。如上所述，在利用第一现有技术储存一批用于128M位的半导体存储器的位图信息时，信息量是2到3G字节。为了储存这样一种在一长段时间内随时间变化的大量信息，难以用廉价的个人计算机来处理，所以必须采用昂贵的信息处理系统。

此外，对于第二现有技术，信息量根据故障位的布局(即故障模式)而有很大的不同。但是，对每个芯片估计要有大约15K字节，而对每一个批次则需要140到150M字节。在第二现有技术中，与第一现有技术相比，可以减少信息量。但是，为了分析故障模式和压缩信息量，必须采用昂贵的信息处理系统，而且要执行费时的算术处理操作。此外，对于第二现有技术，仅用视觉检测故障模式分析结果，不能判断故障是否能通过冗余电路修复。

此外，为了减少每个批次数据存储的量，其可以考虑只有各晶片的产出数据需要随时间变化进行储存以控制批次产出。

在上述的仅控制各晶片的产出时，通过改变定期储存的批次的产出，就可以检测由于整个晶片工艺的异常、生产装置劣化等造成的产出下降，从而可以进行晶片加工的故障分析。

但是，在检测工艺异常的工艺分析或故障分析中，因为有缺陷晶片上的各芯片是通过安装在半导体生产线上不同位置的故障分析装置来测试的，这样就增加了分析的次数。

此外，对于常规的故障分析，被测试装置判断为有缺陷的半导体存储器被选择和分离，并由故障分析测试装置再次测试以分析故障成因。因此，在晶片生产流水线的合格品产量下降之前、或是在大量的次品出现之前是不会注意到问题的存在的。结果，在出现大量的次品时，就会发生不能向用户提供半导体存储器的情况。

发明内容

在这种背景下，提出了本发明，其目的是提供一种半导体存储器生产系统，其能够按时间变化保持各批次的工艺分析所需的数据，并且还能根据数据已经储存的数据进行故障分析，而不用进行新的测量。

本发明的第一方面是一种半导体存储器生产系统，其中设置有：一晶片生产线，用于在晶片上用多种晶片生产装置制造大量的半导体存储器芯片；一晶片测试装置，用于测试芯片的电气特性；一替换地址确定装置，用于根据LSI测试装置的测试结果确定在半导体存储器中安装的冗余存储器中的替换地址；一估计部，用于根据替换地址的统计处理结果估计故障的成因，其中在晶片生产线上识别出造成晶片故障的晶片生产装置，并且消除故障成因。

本发明的第二方面是根据第一方面的半导体存储器生产系统，其中估计部配备有缺陷分布分析装置，用来根据替换地址产生替换地址分布，以及工艺缺陷估计装置，用于通过将替换地址分布与先前储存的缺陷分布图比较来估计工艺缺陷。

本发明的第三方面是一种根据第二方面的半导体存储器生产系统，其中估计部配备有一种缺陷分布分析装置，用于产生对晶片中特定替换地址的替换数目。

本发明的第四方面是一种根据第一方面的半导体存储器生产测试系统，其中估计部配备有一种缺陷分布分析装置，用于产生替换数目历史。

本发明的第五方面是一种半导体存储器生产系统，其中对在晶片上制造的半导体存储器进行测试，对测试结果进行统计处理以估计缺陷的成因，并且从晶片生产装置中消除缺陷的成因，其中提供了一LSI测试装置，其测试半导体存储器并输出显示从半导体存储器各存储单元地址的结果中判断出来的故障或合格结果的位图，一替换地址确定装置，其根据该位地址从位图中提取出故障位的位地址，根据该位地址确定要用安装在半导体存储器中的冗余存储器部的冗余字线和/或冗余位线来替换的替换字线和/或替换位线地址，以及一个估计部，用于根据置换字线或/和位线的替换数目用统计分析估计工艺缺陷，该替换数目是根据替换地址得到的。

本发明的第六方面是根据第一方面的半导体存储器生产系统，其中估计部配备有熔丝地址设定部，用于产生表示由熔丝断开部分的熔丝地址，其为替换地址设置冗余字线和/或冗余位线的地址，以及提取部，用于从熔丝地址中提取为各半导体存储器置换的字线和/或位线的替换数目，以及各晶片的各半导体存储器芯片的分布状况。

本发明的第七方面是根据第一方面的半导体存储器生产系统，其中估计部配备有图形形成部，其用对应于替换数目的颜色或灰度来指示晶片上的各半导体存储器芯片。

本发明的第八方面是一种根据第一方面的半导体存储器生产系统，其特征在于估计部将替换数目图与事先储存的为每个工艺异常而生成的替换数目图比较，并根据该比较结果估计特定的工艺异常。

本发明的第九方面是半导体存储器生产方法，包括：晶片加工步骤，通过多个加工步骤在晶片上形成半导体存储器；晶片测试步骤，检查晶片状态中的晶片，以选择无缺陷产品；位图输出步骤，输出作为测试结果的半导体存储器存储单元的地址，以及用于显示对地址的合格和故障判断结果的位图；替换地址确定步骤，其从位图提取出故障位的位地址，并根据该位地址确定要用安装在半导体存储器中的冗余存储器部的冗余字线和/或冗余位线来替换的替换字线和/或替换位线地址；以及加工工艺缺陷估计步骤，根据为各半导体存储器置换字线或/和位线的替换数目，用统计分析估计工艺缺陷，该替换数目是根据替换地址得到的。

本发明的第十方面是根据第九方面的半导体存储器生产方法，其中工艺缺陷估计步骤中还提供熔丝地址设定部，用于产生表示被熔丝断开部分的熔丝地址，其为替换地址设置冗余字线和/或冗余位线的地址，以及提取步骤，用于从熔丝地址中提取为各半导体存储器置换的字线和/或位线的替换数目，以及各晶片的每个半导体存储器芯片的分布状况。

本发明的第十一方面是一种根据第九方面的半导体存储器生产方法，其中工艺缺陷估计步骤还提供图形形成部，其用对应于替换数目的颜色或灰度来指示在晶片上的各半导体存储器芯片。

本发明的第十二方面是一种根据第九方面的半导体存储器生产方法，其中工艺缺陷估计步骤将替换数目图与事先储存的为每个工艺异常而生成的替换数目图比较，并根据该比较结果估计特定的工艺异常。

附图说明

图1是显示根据本发明实施例的半导体存储器生产系统的结构例的框图。

图2是显示半导体存储器生产系统流程的流程图。

图3显示了本发明的制造历史信息文件21的结构。

图4显示了晶片生产流水线20的特定结构。

图5显示了本发明的晶片测试信息文件23的结构。

图6是缺陷分布产生过程SA24和缺陷成因估计过程SA25的处理流程图。

图7显示了图1中储存在故障分布数据库35中的故障分布图。

图8显示了图1中储存在故障分布数据库35中的故障分布图。

图9显示了本发明的冗余地址分析装置2的熔丝地址的结构格式。

图10是用于设定一个冗余字线地址的熔丝电路的结构例的构思图。

图11显示了一表格文件的结构，其中按冗余字线顺序插入了熔丝开始号。

图12显示了冗余地址分析装置2输出的中间文件的结构。

图13显示了冗余地址分析装置2输出的分析数据文件的格式。

图14是一曲线图，其中横轴显示了按时间顺序加工的批号，而纵轴则显示了在每个批次中替换的总数。

图15A和15B是条形图，显示了在一批中晶片上各芯片的字线地址和用冗余字线对这些字线替换的数目之间的关系，以及在一批次中晶片上各芯片的位线地址和用冗余位线对这些位线替换的数目之间的关系。

图16是一平面图，其中对所有晶片中每块晶片上相应芯片位置处的芯片计算字线替换的地址数目与位线替换的地址数目之和，并且总和显示在晶片的相应芯片位置上。

图17A到17C是一平面图，其中对偶数晶片和奇数晶片的晶片上每个芯片位置计算字线替换的地址数目与位线替换的地址数目之和，并且总和分别显示在偶数晶片和奇数晶片的相应芯片位置上。

图18是一条形图，显示了在对一批次中所有芯片修正之前参考电压Vref的分布趋势。

图19A和19B是平面图，其中对于所有晶片的在需要修正自更新周期时间的晶片中相应芯片位置上芯片数目的计数被显示在晶片上相应芯片位置处。

图20是用于解释本发明半导体存储器生产方法的流程图。

图21是根据本发明的分析数据文件进行统计分析的处理流的流程图。

图22A和22B是显示故障图形和估计的工艺缺陷之间关系的概念图。

图23显示了根据第三现有技术例的工艺缺陷判断的概况。

图24显示了根据第三现有技术例的工艺缺陷判断的概况。

图25是显示判断为有缺陷的半导体存储器芯片的位置布局的晶片表面的概念图。

图26是显示判断为有缺陷的半导体存储器芯片的位置布局的晶片表面的概念图。

图27是显示船形运载器(用于夹持多个晶片的固定器)中晶片位置侧视图的概念图。

具体实施方式

下面是参考附图对本发明实施例的概要说明。图1是本发明第一实施例的半导体存储器生产系统的示意图，图2是半导体存储器生产系统的流程图。

在图1中，晶片生产线20包括诸如曝光设备、膜生成设备、腐蚀设备、扩散设备等多个生产装置，它们在晶片100上对半导体进行各种加工。

在图2的加工步骤SA1中，在晶片100的表面上形成晶体管元件和布线，从而生产出在其上的栅格中布置半导体存储器的晶片。通常，在一个运送器中包含20到50个单元的晶片100，其通过晶片生产线20作为一个处理单位(以下称为批次)，而在预定的生产装置中执行预定的加工步骤。给予每个批次预定的晶片加工批次号(此后若无其它规定，均称为批号)。

在运送器上显示给定的批号，并且还记录在生产历史信息文件21中。生产历史信息文件21如图3所示，储存有作为生产目标的半导体存储器的产品名称、批号、被加工的晶片号、加工该晶片的加工步骤的加工号、加工时间和日期(生产时间和日期)、用于加工步骤的设备号(生产机器)、加工步骤的生产条件、规格号等。这里，在后面要提到的生产历史信息文件21和晶片测试信息文件23中，在一行中的信息被称为一个记录。

图4显示了晶片生产流水线20的具体结构例。晶片生产线20包括：抗蚀剂涂覆装置20a；曝光装置20b；显影装置20c；腐蚀装置20d；离子注入装置20e；膜生成装置20f；CMP装置20g；清洗装置20h等。对20a～20h的每个生产装置，通常是安装多个各类机器来提高半导体存储器制造的产量，并且每个生产装置被赋予一个机器号(1号机器、2号机器、…)。当完成一个加工步骤时，传送装置20j将晶片从生产装置20a到20h传送至下一工艺的生产装置20a到20h。

通过传送装置20j在生产装置20a到20h之间传送晶片100，并且按照预定的顺序执行一预定的处理SA1。加工历史通过通信线路20k储存在生产历史信息文件21中。

返回到图1，在晶片生产线20中生产的晶片100的表面，将多个半导体存储器安排在栅格中。以下，半导体存储器在装配入封装中之前称为半导体芯片，或简称为芯片。晶片测试装置22测试已形成了半导体芯片的晶片的电气特性，在这种测试方法中，探头与形成在半导体芯片上的输入输出焊盘接触，并且施加预定的测试信号以判断输出是在预定规格内(PASS(合格))还是在规格外(FAIL(失败))。

每个半导体芯片被给予在晶片上的坐标或序列号，称为芯片号。在晶片测试步骤SA2中(图2)，晶片测试装置22的测试结果与芯片号一起储存在晶片测试信息文件23中。晶片测试信息文件23如图5所示，由晶片和芯片信息以及晶片测试信息所组成。晶片和芯片信息储存产品名称、批号、晶片号、芯片号，而晶片测试信息包括测试项目、测试日期和时间、用于测试的晶片测试装置22的编号(测试机器号)、测试条件和规格号、测试结果、整体的PASS/FAIL判断结果等。此外，LSI测试装置1将关于各存储单元是合格位还是故障位的判断结果(即，故障位图信息)写入缺陷单元测试信息文件4。

在步骤SA3中，被晶片测试装置22判断为FAIL的芯片被分选器(Separator)24打上标记，并且在下面的步骤中被废弃。此外，在完成整块芯片100测试时，将控制转向故障分布生成步骤SA11、故障成因估计步骤SA12和故障成因消除步骤SA13。

在步骤SA4中，替换地址确定装置2根据缺陷单元测试信息文件4确定要用冗余电路置换的替换地址。替换地址确定装置2向切断(trimming)装置3输出替换地址数据，并且还将其写入熔丝地址数据文件5中。切断装置3将根据替换地址数据断开预定的熔丝。

在完成上述工艺后，晶片100被封装组装设备26中的切割装置切割为多块芯片。被晶片测试装置2判断为PASS的芯片被封装组装设备26装到引线框上，并由树脂等密封(图2，步骤SA5)。下面将用树脂密封的半导体存储器称为组件。对每个组装过程的加工单元给该组件一个组装批号。在步骤SA7中，该组件被组件测试装置(图中未示出)重新测试，并且符合测试规格的组件30作为无缺陷产品被运出(步骤SA8)，同时与测试标准有偏差的组件被丢弃。

与上述制造半导体存储器的步骤并行，执行用于减少生产线故障及制造工艺的步骤SA11到SA13。

在步骤SA11中，替换地址分析装置42读出熔丝地址数据文件5，其为切断装置3的数据格式，并将该格式转换为半导体存储器的地址格式。替换地址分析装置42将格式转换的结果储存到替换地址信息文件31中。

缺陷分布分析装置32读出替换地址信息文件31，执行必要的处理，并将与晶片上芯片编号的位置相关的故障分布显示在显示装置33上，累积在一个批次上分布以进行显示，显示每个晶片号的故障分布，并显示每个批次号的故障发生率(图2，步骤SA11)。

缺陷分布数据库35事先将与故障成因、产生缺陷的生产装置及加工步骤相应的缺陷分布图储存。

工艺缺陷估计装置34将从缺陷分布分析装置32得到的缺陷分布与储存在缺陷分布数据库35中的缺陷分布进行比较，并提取最接近一致的故障成因(图2，步骤SA12)。

晶片生产线20的操作者根据该提取的结果检查被估计为故障成因的生产装置和加工步骤。识别出晶片生产线20的缺陷部分和加工步骤SA1，并消除缺陷成因。这里，操作者是不仅操作缺陷分析装置而且改进生产装置和修正其缺陷的人员，而且可以是一个人或多个人。

下面根据图6说明图2中的缺陷分布产生步骤SA11和故障成因估计步骤SA12的详细流程。图6是显示图表中的缺陷分布发生步骤SA11和故障成因估计步骤SA12的详细流程图。

在步骤SA24a中，缺陷分布分析装置32从替换地址信息文件31中获取替换地址信息。

在步骤SA24b中，缺陷分布分布仪32将替换地址信息按照批号和晶片号分类。如果得到预定测试项的晶片号和故障发生数之间的关系，可以显示出图8中所示的用图形K和L(故障图形)表示的图。该图可以只显示一个特定的批号，也可以显示在每个批次中发生的故障数的累积结果。利用这一结果，其能够分析预定批次中的故障发生是否与晶片位置或加工顺序有关。

在步骤SA24c中，缺陷分布分析装置32对预定批次的每个晶片号中各测试项和各晶片号，按芯片号顺序重新安排。缺陷分布分析装置32按照芯片顺序为各晶片号重新安排替换地址。

如果得到了芯片号和故障发生号之间的关系，其也可能显示与晶片相关的故障位置，如图7中的图形A到D所示(故障图形或故障分布图形)。对于这些故障位置，其布局可以是只显示特定的晶片号，或显示每块晶片或每个批次的故障发生数的累计结果。利用该结果，其能够分析在预定晶片或预定批号中发生的故障是否取决于芯片的位置。

在步骤SA24d中，缺陷分布分析装置32将替换字线和/或位线的数量(以下称为替换数量)按照每个批次、每个晶片号或每个芯片号分类。

如果在整个时间上得到替换数量的改变，就可以如图8中图形P所示那样，显示与生产日期和时间相应的故障发生数的改变。对于此故障发生数，可以是只显示特定批号、晶片号或芯片号的布局，或是显示每块芯片、每块晶片或每个批次故障发生数的累计结果。利用该分析，可以了解发生的故障数量随时间的变化，并因此在设备使用性降低或处理溶剂的处理能力变差之前对生产线20和晶片加工步骤SA1进行维护。结果，可以事先防止大量故障的发生，因此能够稳定地提供半导体存储器。

在步骤SA25a中，工艺缺陷估计装置34将通过缺陷分布分析装置32得到的缺陷分布与储存在缺陷分布数据库35的缺陷分布图A、B、…、P进行比较，并提取最接近一致的缺陷分布图。缺陷分布数据库35事先储存如图7和图8所示的缺陷分布图A、B、…、P及其相应的故障成因、要被改进的生产装置和加工步骤等。

例如，在由网格或掩模造成缺陷的情况下，象个别故障位(即甚至是替换地址)等之类的缺陷是一样的。利用本发明，在象这样的缺陷分布的情况下，其能够容易地检测到在分段式曝光装置或网格中有异常。

例如，如图22(a)所示，在故障位113集中在存储单元阵列区111的特定角落中的情况下，其推断在曝光装置被调节至晶片上的初始点位置时发生了网格的转动偏差。

在此情况下，三个字线118和两个位线119被冗余存储器所替换。在128M字节半导体存储器的情况下，列地址是13位，而行地址是14位，从而储存容量是67位。在该故障图形按照第二现有技术那样被压缩时，需要27位(地址位数)×大约10(故障图形数)＝270位的压缩容量。

图22(b)显示了另一个例子。在故障位113集中在多个存储单元块116的外部的情况下，其推断是因曝光设备的聚焦深度或图形近邻效应而产生的缺陷。

在这种情况下，四条字线118和四条位线119由冗余存储器替换。在使用128M字节半导体存储器的情况下，列地址为13位，行地址为14位，这样，存储容量就为13×4+14×4＝108位。当用第二现有技术对这个故障图进行压缩时，需要有27位(地址位数)×约50(故障图数)＝约1.4k位的存储容量。

本发明就是按照这种方式使故障位图的存储容量得到了极大的缩减。

另外，由于故障位图是由替换地址保存的，因此它能立刻判断出缺陷的数量是否在可能用冗余存储器进行替换的范围之内。此外，通过对替换地址的替换数的变化进行控制，就可了解该替换与半导体存储器的全部可替换数之比。如果这种结构被安排成能够在当替换比到达一门限时发出报警，则需要有一个可使故障在大量半导体存储器缺陷出现之前就被发现的处理步骤。其结果就可以预先防止由于所生产的半导体存储器的故障率变高而不能供应该半导体存储器产品的问题，从而实现了半导体存储器的稳定供应。

接下来将参考附图对本发明一个实施例的各结构单元进行详细说明。图1的框图显示了根据本发明一个实施例的半导体存储器生产系统的结构例子。

图1中，LSI测试装置1含有一CPU以及一存储部分(如存储器、硬盘，等等)，它可根据保存在存储部分中的测试程序，对处于晶片状态(在晶片处理之后)的一个芯片的半导体存储器执行功能测试(AC测试)以及直流特性测试(DC测试)。

此处的晶片处理之后指的是当晶片的背研磨处理步骤已被完成时的阶段。

也就是说，晶片处理步骤包括了在晶片背面形成晶体管的晶片生产过程中的全部处理步骤，如：离子注入步骤(杂质注入步骤)、扩散步骤、薄膜淀积步骤、构图步骤、腐蚀步骤、背研磨(back grinding)步骤，等等。

以下是对一种要进行分析的半导体存储器(后面有时也被称为芯片)的说明，该存储器是具有冗余电路(它含有能够替换故障存储器的存储器单元)的存储器，例如，DRAM(动态随机存取存储器)。

另外，在对处于晶片状态的半导体存储器的测试中，LSI测试装置1将以芯片为单位，向替换地址确定装置2输出一个位图文件(缺陷单元测试信息)4，该位图文件含有在半导体存储芯片中有缺陷的存储单元(以下被称为故障位)的地址数据(以下被称为位图数据)。

替换地址确定装置2可根据从LSI测试装置1输入的位图数据，依次对各芯片输入进行分析，从而确定出用冗余电路的字线替换哪个字线、以及用冗余电路的位线替换哪个位线，可以实现对故障位的有效保存(冗余位线和冗余字线的最小替换数)。然后，将对晶片上的所有芯片以及同一批中的晶片执行保存上述缺陷位的分析步骤。

此处，可替换存储单元含有一个与冗余字线相连并且按字线方向形成的冗余存储单元区，以及一个与冗余位线相连并且按位线方向形成的冗余存储单元区。每个冗余存储单元区都含有多条冗余字线和多条冗余位线。

也就是说，当在一条字线上的多个存储单元中有三个存储单元(以下被称为故障位)含有缺陷的情况下，如果用冗余字线来替换该字线，一个替换就已足够。但是，在用冗余位线来替换位线的情况下，则需三条位线。因此，用冗余字线来替换该字线，其使用线数的效率更高。如上所述，替换地址确定装置2就能够对冗余字线和冗余位线的可能组合进行分析，从而对故障位实现更有效率的替换。

另外，替换地址确定装置2还能产生一熔丝地址数据，该数据构成了要分别用位线和字线进行替换的冗余字线和冗余位线的地址，这些位线和字线是根据上述分析的结果而选择出来的，其地址与对应的字线和位线的地址相同。

就是说，冗余字线和冗余位线(将在后面进行详细说明)都配备有一个地址设定电路，该电路含有多个用于设定各个地址的熔丝。通过在这些熔丝中断开与所需地址相对应的预定熔丝，就可任意设定地址。根据要被替换的上述字线和位线的地址数据，替换地址确定装置2将产生熔丝地址数据，以指定应断开哪个熔丝来形成要被替换的字线和位线的地址，并且将生成的熔丝地址数据输出给切断装置3。

替换地址确定装置2输出至切断装置3的熔丝地址数据，其格式为例如图9所示的形式。

就是说，在区域R1中，插入文字数据“产品名称”，在区域R2中，“批号”、批名、标识符LOT NO以及批号“批次名称”作为文字数据而被插入。

在区域R3中，插入文字数据“WXX01”，其中的“W”是晶片标识符，而“XX01”则是晶片号。

接下来，在区域R4、区域R5、…，的行中，按照芯片在具有上述芯片序号的晶片上的顺序，插入Vref熔丝号，为文字数据“FY101”、“FY102”、…。

此处，由Vref熔丝号指定的熔丝在离子注入加工步骤中被用于校正参考电压Vref(如内部电源电压)因阈值电压VT的变化而产生的偏差。

就是说，通过断开由替换地址确定装置2根据测试装置测出的晶体管的阈值电压VT选取的Vref熔丝号所指定的熔丝，就可将参考电压Vref调节至预定的电压，例如：阈值电压VT的两倍。

另外，在区域R6中，芯片标识符“C”和芯片序号“A001”作为文字数据“(CA001)”被插入。

然后，在区域R7和R8，…，的行中，熔丝标识符“F”和代表将被断开的熔丝的熔丝号“B101”以文字数据“FB101”，“FB102”，…的形式按数字顺序(行熔丝号的熔丝地址行)插入。此处，文字数据项由“；”分隔。

类似地，在区域R9和R10，…，的行中，熔丝标识符“F”和代表将被断开的熔丝的列熔丝号“C101”以文字数据“FC101”，“FC102”，…的形式按数字顺序(列熔丝号的熔丝地址行)插入。

然后，在区域R11中，代表下一个芯片号的芯片序号以文字数据“CA002”的形式被插入。

经上述顺序之后，在区域R12至R15中，芯片号、行熔丝号以及列熔丝号被插入。

接下来，在区域R16中，表示芯片号分隔结束的文字数据“/E”以及第一块晶片的行熔丝号和列熔丝号被插入以作为该晶片信息的结束符。

之后，在区域R17中，插入表示下一个晶片号的文字数据“WXX02”。

然后，与第一块晶片“WXX01”的情况相类似，一直到区域R25中所示的由文字数据“/E”部分表示的晶片信息结束分隔符为止(即，从区域R18至区域R24)，第二块晶片的Vref熔丝号“WXX02”、与各芯片相对应的行熔丝号及列熔丝号被插入。

然后类似地，其批号“LOT NO”被插入至区域R2之中的晶片内的各熔丝号被顺序插入。

另外，上述说明中所使用的熔丝号指定了图10中所示的对应熔丝号。图10是一个概念图，它显示了用于对一冗余字线的地址进行设定的熔丝电路的结构例子。正常情况下，多个冗余字线已被预备好。为简单起见，用于该字线的地址信号由四条地址信号线A0至A3构成。这些地址信号的实际数目可根据存储器的容量以及存储器的配置而有所不同。冗余位线和Vref调节中的熔丝电路也具有与图10相同的结构。

在图10中，图9所示的行熔丝号与熔丝F101至熔丝108相对应。

就是说，外部地址信号A0通过一译码器(图中未示出)被输入至与晶体管TR1至TR8相对应的n沟道型MOS(金属-氧化膜-半导体)晶体管的栅极，以作为同一信号的两个互补信号，即，地址信号A0和它的反相信号-即地址信号A0B。例如，地址信号A0被输入至晶体管TR1的栅极，而地址信号A0B则被输入至晶体管TR2的栅极。

另外，熔丝F101的一端与晶体管TR1的漏极相连，F101的另一端则通过电阻RR与具有预定电压的电源相连。类似地，各熔丝F102至F108的一端都分别与晶体管TR2至TR8的各漏极相连，而各熔丝F102至F108的另一端都通过电阻RR与具有预定电压的电源相连。

晶体管TR1至TR8的源极都接地。另外，熔丝F101至F108的另一端与电阻RR的连接节点与一反相器M1的输入端相连。反相器M1和反相器M2用于对字信号WD执行电平调节以及波形整形。

例如，在LSI测试装置1输入的晶片号为“W0001”且芯片号为“A001”的一个位图中，当替换地址确定装置2确定要用冗余字线来替换具有地址信号{A3，A2，A1，A0}＝{0，0，1，1}的字线时，将从这个地址信号{0，0，1，1}生成一个熔丝地址。

也就是说，在地址信号{0，0，1，1}被输入的情况下，替换地址确定装置2将从熔丝F101至F108中确定出待被断开的熔丝，这样，字信号WD就变成“H”电平。

在地址信号{0，0，1，1}被输入的情况下，变成“H”电平的地址信号的地址线为地址线{A3B，A2B，A1，A0}。此刻，由于与地址线{A3B，A2B，A1，A0}互补的地址线{A3，A2，A1B，A0B}处于“L”电平，所以晶体管TR2、TR4、TR5和TR7都被截止，从而没有电流通过。

因此，通过将与栅极输入了这些地址线{A3B，A2B，A1，A0}的晶体管相连的熔丝断开，电流路径就不会被关闭。所以，即使当晶体管TR1、TR4、TR5和TR8导通时，电流也不会流动，从而使字信号WD变成了“H”电平。

这样，替换地址确定装置2就形成了熔丝号为{F108，F106，F103，F101}的熔丝地址，以用于将与地址信号{0，0，1，1}相对应的字线替换成冗余字线。

另外，在另一个替换目标的字线的地址信号为地址信号{0，0，1，1}的情况下，替换地址确定装置2将形成一个具有{F115，F113，F112，F110}熔丝号的熔丝地址以用于冗余字线的替换。

类似地，替换地址确定装置2确定对应于待被用冗余位线替换的位线地址的熔丝号{FC101，FC102，FC103，FC104}，并且根据上述位图将该位线替换成冗余位线。

另外，内部电源电压的参考电压Vref的电压水平也需要进行调节。

也就是说，为了根据为各半导体存储器芯片测得的门限电压VT(从LSI测试装置1输入)而调节至预定电压水平，替换地址确定装置2将为各个与Vref熔丝号的线相对应的芯片确定待被断开的Vref熔丝号的线，例如：象芯片号为“CA001”的线{FY101，FY102，FY103，FY104}。

然后，如上所述，替换地址确定装置2将为一给定的批次输出熔丝地址数据(它是根据从LSI测试装置输入至切断装置3的已生成位图文件4而产生的)，并将该熔丝地址数据保存在熔丝地址数据文件5中。

切断装置3根据输入的熔丝地址数据用激光将各芯片的相应熔丝切断。

另外，为了连续输出上述熔丝地址数据和熔丝号线，例如，如图9所示的那样，对于熔丝号列，替换地址分析装置42将写入一列熔丝地址：“…行熔丝号(F101)；行熔丝号(F103)；行熔丝号(F106)行熔丝号(F108)；行熔丝号(F110)；行熔丝号(F112)；行熔丝号(F113)；行熔丝号(F115)；…”。

还有，在例如上述熔丝地址线中，替换地址分析装置42产生了一个如图11所示的列表文件，在该文件中，作为列起始时的熔丝号的第一熔丝号代表了行熔丝号线与列熔丝号线之间的分隔，并且与要用冗余字线替换的字线相对应，该冗余字线按照待被使用的冗余字线的顺序来描述，而且该列表格式文件被保存在存储装置6(参考图1)之中。

此处，列熔丝号的格式起始于F501，而且地址号与行熔丝号具有相同的格式。

然后，熔丝号F101至熔丝号F108被指定为一个组GR1，熔丝号F109至熔丝号F110被指定为一个组GR2，…，熔丝号F501至熔丝号F508被指定为一个组GL1，熔丝号F509至熔丝号F510被指定为一个组GL2，…。

这里，F501、F502、F503、F504、…对应于FY101、FY102、FY103、FY104、…。

因此，在图11中，文字数据行熔丝第一号“F101”，GR1(它表示了组GR1的第一熔丝号为熔丝F101)被插入至区域R51，而文字数据“行熔丝第一号“F109”，GR2”(它表示了组GR2的第一熔丝号为熔丝F109)则被插入至区域R52。

随后，与上面相类似，构成各组(其与用来替换冗余字线的熔丝相对应)的熔丝的第一号被依次插入。

另外，在图11中，文字数据列熔丝第一号“F501”，GL2(它表示了组GL2的第一熔丝号为熔丝F501)被插入至区域R61，而文字数据“列熔丝第一号“F509”，GL2”(它表示了组GL2的第一熔丝号为熔丝F509)则被插入至区域R62。

随后，与前面相类似，构成各组(其与用来替换冗余字线的熔丝相对应)的熔丝的第一号被插入。

然后，替换地址分析装置42通过利用插入到图11所示列表文件中的第一熔丝号，从而将行熔丝号熔丝地址列和列熔丝号熔丝地址列划分成多个熔丝地址组，这些熔丝地址组中分别含有待被断开的行熔丝号以及待被断开的列熔丝号。

另外，替换地址分析装置42还对图9所示的熔丝文件进行处理并生成一个如图12所示的中间文件。如图12所示，该中间文件内，在图9中由“；”分隔的熔丝文件文字数据被转换成在一行中描述。这里，对行熔丝号和列熔丝号来说，如上所述的熔丝F101至F108以及F501至F508得到了使用。

另外，替换地址分析装置42从上述中间文件内产生冗余地址。

这里，冗余地址的意思是由冗余字线和冗余位线替换的字线和位线的地址。

替换地址分析装置42根据图11所示表格格式将图12所示中间文件内的熔丝地址线划分成多个熔丝地址组，这些组中含有待被断开的行熔丝号或者待被断开的列熔丝号。

例如，替换地址分析装置42将含有行熔丝号的熔丝地址划分成组GR1{F108，F105，F104，F101}、组GR2{F115，F113，F112，F110}、…

然后，替换地址分析装置42执行处理以将划分出来的熔丝地址组转换成冗余地址。

例如，如果熔丝号为奇数，则替换地址分析装置42会将组GR1的行熔丝号组GR1{F108，F105，F104，F101}转换成“1”，如果熔丝号为偶数，则将其转换成“0”。

类似地，替换地址分析装置42也将其它组被划分的熔丝地址转换成数据“0”或“1”。

然后，替换地址分析装置42将经转换过的组GR1{0，1，0，1}和GR2{1，1，0，0}，…转换成十六进制格式，并分别形成作为冗余地址的组GR1{3}和组GR2{A}。

类似地，替换地址分析装置42也将经转换过的组GL1{1，1，0，0}和GL2{0，0，0，1}，…转换成十六进制格式，并分别形成作为冗余地址的组GL1{A}和组GL2{1}。

然后，替换地址分析装置42例如会对具有同一批号的各个晶片，为每个具有图13所示格式的芯片将以下数据保存在存储装置6中，这些数据是：芯片号、替换字线和位线的地址、替换字线和位线的数量以及芯片在各晶片中的分布情况。

以下是对图13所示分析数据文件的格式的说明。在区域R100中，文字数据“批号“CB-10””被插入，它表示本批次的批号为“CB-10”。

在区域R101中，代表晶片序号的文字数据“晶片号“W01””被插入，它表示批号为“CB-10”的晶片的序号为晶片号“W01”。

另外，在区域R102中，代表芯片序号的文字数据“芯片号“C5，20””被插入，它表示上述晶片号为“W01”的芯片的芯片号为“C5，20”。

在区域R103中，代表基于Vref熔丝号的Vref地址的文字数据“Vref地址{“FY101”，“FY103”，…}”被插入，它表示芯片号“C5，20”的Vref地址为{“FY101”，“FY103”，…}。

另外，在区域R104中，代表着有多少熔丝被断开的数据的Vref地址数被插入，例如：插入文字数据(“3”)表示有3个熔丝被断开。

在区域R105中，文字数据“字线地址号{“21”，“1A”，“3A”，…}”被插入，它表示在芯片号“C5，20”中，由冗余字线替换的字线的地址号为“21，1A，3A，…”。

在区域R106中，文字数据“地址数目“4””被插入，它表示由冗余字线替换的字线的数目为“4”。

在区域R107中，文字数据“位线地址号{“5A”，“CB”，“D2”，…}”被插入，它表示在芯片号“C5，20”中由冗余位线替换的位线的地址号为“5A，CB，D2，…”。

在区域R108中，文字数据“地址数目“10””被插入，它表示由冗余位线替换的位线的数目为“10”。

在区域R109中，文字数据“芯片号“C5，21””被插入，它表示上述晶片号为“W01”中的芯片的芯片号为“C5，21”。之后，与类似地，芯片号“C5，21”的Vref地址、Vref地址数、字线地址号、字线地址数目、位线地址号以及位线地址数目将作为文字数据被插入。

然后，当完成晶片号为“W01”的晶片上的半导体存储器芯片的全部芯片号、即，Vref地址、Vref地址数、字线地址号、字线地址数目、位线地址号以及位线地址数目等文字数据的插入之后，在区域R110中将插入代表全部替换数目的文字数据“全部替换数目“243””，它表示对晶片中全部芯片的各芯片字线地址数目和位线地址数目的总和的计算结果为“243”。

此刻，缺陷分布分析装置32先计算出各个芯片的全部字线地址和位线地址数，然后再计算出晶片上全部芯片的字线和位线地址数的总和。

在区域R111中，对于晶片号为“W01”的晶片上的所有芯片，插入半导体存储器芯片的芯片号、Vref地址、Vref地址数、字线地址号、字线地址数目、位线地址号以及位线地址数目等文本数据，并且插入总替换数目的文字数据，然后，代表晶片号为“W01”的晶片数据输入完成的标识“/E”。

接下来，在区域R112内，与区域R101的情况相类似，代表晶片序号的“晶片号“W02””的文字数据将被插入，它表示在上述批号“CB-10”中该晶片的序号为“W02”。

另外，在区域R113中，与区域R102的情况相类似，代表芯片号“C5，20”的文字数据被插入，它表示上述晶片号为“W02”的芯片的芯片号为“C5，20”。

与前面相类似，对于晶片号为“W02”的晶片上的所有芯片，插入文本数据：每个半导体芯片的芯片号、Vref地址、Vref地址数、字线地址号、字线地址数目、位线地址号以及位线地址数目，而且在区域R113中将插入代表全部替换数目的文字数据“全部替换数目“5-21””。

还有，在区域R114中，表示晶片号为“W02”的晶片数据输入完成的标识“/E”将被插入。

当批号为“CB-10”的所有晶片的数据都完成输入后，将在区域R115中插入一个“EOF”标识以表示批号为“CB-10”的批次的分析数据文件结束。

在图13所示的分析数据文件中，每个文字数据项都以“；”分隔。

另外，缺陷分布分析装置32可按时间顺序读出保存在存储装置6中的数据分析文件，并将其输出至显示装置33(如CRT或打印机)。例如，缺陷分布分析装置32激活一个保存在存储器6中的分析程序，并且根据对输入数据文件的分析，按照批次处理的时间顺序以图14中折线A的形式将各批次中所用的替换总数显示。

就是说，在图14所示的图形中，横轴代表了批号，其中新的批号数从左至右顺序排列，而纵轴则代表了各批次中的总替换数。

总替换数被设定成当总替换数达到例如50次时，将由工艺缺陷估计装置34执行故障分析。

此时，由于批号“CB-15”和批号“CB-26”的总替换数大于或等于50，所以工艺缺陷估计装置34将用与其它的批号不同的颜色显示出来，从而向操作员提示它超过了设定值。这里，在总替换数小于50的情况下，图形点用“蓝色”显示，而在总替换数大于或等于50的情况下，图形点则用“红色”显示。这就意味着，工艺缺陷估计装置34向操作员做出提醒：现在有必要执行分析以找出工艺的缺陷。

另外，在图14中，批号在横轴上，而纵轴则显示出由冗余字线替换的字线以及由冗余位线替换的位线的数目，执行故障分析的设定数被以设定在能够改变的存储单元区中冗余字线和冗余位线的数目的例如70％(这个数字是根据冗余字线和冗余位线的类型而定的)的折线形式显示出来。

按照这种方式，在由冗余字线替换的字线的数目或由冗余位线替换的位线的数目超过该预定值的情况下，工艺缺陷估计装置34与批号相应的点所构成的线用“红”色显示出来而不是“蓝”色，并且提醒操作员：现在有必要执行分析以找出工艺的缺陷。

当操作员如上所述收到“现在有必要执行分析以找出工艺的缺陷”的提示时，他会启动一个保存在工艺缺陷估计装置34的存储装置6中的故障分析程序。然后，工艺缺陷估计装置34根据所启动的故障分析程序进行操作。

通过保存在存储装置6中的数据分析文件，工艺缺陷估计装置34将在显示装置33上显示出一个条形图，如图15所示，该条形图显示了同一批号晶片内的各芯片中的字线地址与由冗余字线所替换的字线的数目之间的关系，以及同一批号晶片内的各芯片中的位线地址与由冗余位线所替换的位线的数目之间的关系。

就是说，图15(a)显示了横轴上的芯片内各存储单元的字线地址与纵轴上由冗余字线在整个批次中所替换的字线的数目之间的关系。

类似地，图15(b)显示了横轴上的芯片内各存储单元的位线地址与纵轴上由冗余位线在整个批次中所替换的位线的数目之间的关系。

利用图15就可以确定出哪个地址具有特别大量的位线或字线的替换(与地址相对应的替换的数目的分析图)。

例如，如图15(a)所示，如果带有地址“0”的位线存在有大量的冗余位线替换，则可以估计出与该缺陷分布相对应的工艺过程是故障的成因。

带有该地址的位线故障的原因已经在一个缺陷分布数据库35中被预先保存为缺陷分布图(其具有图15所示形式的图形)以及一个与该缺陷分布图相对应的工艺缺陷的相应图形(对应表)。根据该缺陷分布数据库35的对应表，工艺缺陷估计装置34将把故障图最象该缺陷分布图的工艺缺陷显示在显示装置33上，以作为被估计的故障数据。

此时，工艺缺陷估计装置34判断出上述缺陷分布图和由于利用分节器(stepper)执行抗蚀剂曝光中(在此过程中，一些图案的光衍射小于其它图案，而且图案的宽度也变宽)的工艺缺陷所造成的故障图相接近，估计出这个分节器的曝光处理之一是出现位线故障的成因，并且将估计的结果显示在显示装置33上。一般来说，一个半导体芯片含有多个存储单元块，每个存储单元块中都形成有存储单元和用来控制与外部存储信息置换的外围电路。可将这些存储单元块进一步划分成多个块。

另外，存储单元块的图案密度与形成在掩模或网格上的外围电路的图案密度之间存在差异。因此，处于块周围的存储单元的大小与处于块中心的存储单元因光衍射的影响而有所不同。另外，还有一种情况，即，存储块的高度也与外围电路不同。在顶部形成有诸如SOG(旋涂玻璃)弹性绝缘膜的情况下，还可能出现块的外围与中心部分之间的膜厚不同的情况。因此，故障位就易于集中在一个特定的地址，并且相应的替换地址分布将变成特定故障成因图。

操作员可根据显示装置33上所显示出来的评估结果对曝光过程进行检验，并消除致使故障发生的原因。

另外，通过上述替换地址信息文件31，缺陷分布分析装置32可以计算出字线的替换地址以及位线的替换地址的总数，这个总数是针对选定批次的全部晶片中在各晶片上的相应芯片位置处的芯片而计算出来的。

另外，此时缺陷分布分析装置32对晶片图像屏幕200上的各晶片上的相应的芯片位置进行计算。

然后，缺陷分布分析装置32将在显示装置33上显示出一个如图16所示的平面图(显示有晶片的上述总和数值分布的分析图)。

例如，在图16中，区域R201显示了图像屏幕200中央部分的放大图，并且区域202中还显示出了一个较低部分的放大图。如这些放大图所示，与芯片1相对应的上述总数值被显示出来。在区域R201中，芯片显示框内显示出了9个芯片位置，在芯片显示框的这9个芯片位置内分别含有文字数据“61”、“73”、“49”、“58”、“89”、“50”、“40”、“77”以及“78”。本图中显示的是芯片号为“C5，20”的芯片的位置。

也就是说，在图16所示的分布图中，所有同一批次的晶片都被叠置在一个图像上，而且在该叠置图像的各个位置上的全部芯片的字线替换地址和位线替换地址数目的总和数值被加起来并显示在相应的芯片位置上，通过这些数值就可判断出晶片上的哪个区域中芯片的上述总值异常的大。

这里，上述总值是由替换地址确定装置2利用从分析文件中提取出来的各芯片的字线替换地址数和位线替换地址数而计算出来的。

此刻，缺陷分布分析装置32并不在芯片位置上显示出数值，而是通过逐级改变晶片上各芯片位置的显示颜色来表示预定数值范围之内的各个数值。而且，通过改变芯片位置的显示颜色(例如，当替换总数为0至10时，其颜色为蓝色，当总数为11至20时，颜色为黄色，当总数大于或等于21时，颜色为红色，等等)，就可对预定数值范围内的各个数值将分析图进行分类，从而可以使与预先保存在缺陷分布数据库(数据库：DB)35内的故障图(与将上述总值按照预定数值范围内的各个数值分级的分析图具有相似形状的缺陷分布图)的比较过程变得清晰和简单。

根据保存在缺陷分布数据库35中的故障图的相应表以及它们的工艺缺陷，工艺缺陷估计装置34就可检测出具有与图16所示分析图最接近的故障图的工艺缺陷，并且从相应的表中提取出与经检测被认为是最接近上述分析图的故障图相对应的工艺缺陷，并将其显示在显示装置33上以作为估计数据。

另外，如图17所示，工艺缺陷估计装置34从替换信息地址文件31中显示出一个平面图，在该图中，与图16相类似，对于同一批次内的所有偶数晶片和奇数晶片，分别计算晶片上各芯片位置的字线替换地址数和位线替换地址数，而且所有偶数晶片和奇数晶片的相应芯片位置的总和也被计算出来，并且由此获得的总和将被插入至显示装置33所显示的晶片的各芯片位置上。

就是说，图17显示出了一个替换数的分布图，其中，图16所示的同一批次所有晶片的各芯片位置的芯片替换总数被分成该批次的全部偶数晶片和奇数晶片以进行显示。图17中，图17(a)是在显示装置33的图像屏幕201上显示出的晶片分布图，它显示了偶数晶片上的替换数总和，图17(b)是在显示装置33的图像屏幕201上显示出的晶片分布图，它显示了奇数晶片上的替换数总和。

图17(c)显示了用于图17(a)和图17(b)所示图形的数值类别。这里，例如，图17(c)显示了在图17(a)的图像屏幕201以及图17(b)的图像屏幕202中，各芯片位置中的每个芯片的替换总数处于0至10范围内的区域用蓝色显示在区域P中，替换总数处于11至20范围内的区域用黄色显示在区域Q中，替换总数大于或等于21的区域用红色显示在区域R中。

另外，与图17相类似，在图16中，分布图被生成在如图17(c)所示同一颜色的替换数总和的预设范围之内。

还有，在图16和17中，输出装置5的图像屏幕所显示的晶片的各芯片框的内部可以只用一种对应于总和数值的颜色来显示。但是，也可在该颜色的顶部显示出总和的数值。

另外，工艺缺陷估计装置34可根据保存缺陷分布数据库35中的故障图的相应表及其工艺缺陷，通过对图17所示分析图进行近似，从而检测出与该故障图相对应的工艺缺陷，并且可从相应的表中提取出与经检测被认为是最接近上述分析图的故障图相对应的工艺缺陷，并将其显示在显示装置33上以作为被估计的数据。此时，工艺缺陷估计装置34将图17(a)所示的图像屏幕201上的偶数晶片的分布图和图17(b)所示的图像屏幕202上的奇数晶片的分布图与保存在缺陷分布数据库35中的故障图同时进行比较。当这些图形存在差异时，工艺缺陷估计装置34推断在两个单晶片处理等离子装置之一中存在故障。

另外，如图18所示，根据熔丝地址文件5中与晶片上断开的芯片熔丝相对应的Vref熔丝号，缺陷分布分析装置32将在显示参考电压Vref之前先获取该参考电压Vref的电压值，并在对同一批次的所有芯片进行校正之前以条形图的形式将该参考电压Vref的电压值显示出来。在图18中，横轴代表参考电压Vref，纵轴则代表芯片数，LSI测试装置1就在其中测得相应的参考电压。

图18的条形图中，在代表参考电压值的横轴的右端，文字“未使用”代表了未使用的芯片。

按照这种方式，根据对图18所示条形图中对参考电压Vref图形的分析，工艺缺陷估计装置34分析晶体管门限VT中的差异，并将与门限VT中的差异有关的处理步骤(离子注入步骤，栅氧化膜形成步骤，等等)作为估计结果显示在显示装置33上。

另外，缺陷分布分析装置32还在显示装置33上显示出了一个如图19所示的平面图(分析图)，在图19中，通过用于保存在晶片测试信息文件23(图13中未示出)中的自更新定时器的表示熔丝断开与否的数据，用于所有晶片的晶片上相应芯片位置的自更新定时器周期时间的和数值被显示在晶片的各个相应芯片位置上。

就是说，图19(a)是一个把所有晶片都叠置在其中的分布图，在该图中，处于各芯片位置上的芯片的自更新定时器周期时间被加在一起并显示在显示装置33的晶片图像屏幕203上的相应晶片位置之中，而且通过它就可以判断出晶片上哪个区域的芯片具有上述异常的较低求和值(显示有晶片上的上述求和值分布的分析图)。

上述图像屏幕203内各芯片位置的芯片框中所显示的求和值是一个通过同一批次的所有晶片上的芯片进行计数而得到的数字数值，同一批次晶片上的芯片可以是，例如，图13和图16所示的晶片位置芯片号“C5，20”，而且判断其为具有短的自更新定时器周期时间。

此处，上述的计数工作是由替换地址确定装置2根据各晶片的自更新定时器周期时间的校正信息而执行的，该校正信息从晶片测试信息文件23中获得。

此时，缺陷分布分析装置32并不将该数值显示在芯片位置上，而是通过逐级改变晶片上各芯片位置的显示颜色来表示预定数值范围之内的各个数值。而且，通过改变芯片位置的显示颜色，就可按照预定数值范围内的各个数值对分析图进行分级，从而可以使与预先保存在缺陷分布数据库35内的故障图(与将上述总值按照预定数值范围内的各个数值进行分级的分析图具有相似形状的缺陷分布图)的比较过程变得清晰和简单。

例如，在图19中，在自更新定时器需要进行调节以实现自更新的各芯片位置上的芯片的计数为0至2的情况下，图19(a)所示图像屏幕203上的分布图(分析图)在图19(b)的区域H中标为蓝色，计数值为3至5的情况在区域I中标为黄色，计数值为6至8的情况在区域J中标为红色，而计数值大于或等于9的情况则在区域K中标为黑色。

此处，自更新定时器周期时间必须短于存储单元的数据保持时间。数据保持时间指的是保存有电荷的电容能够保持足够的电荷以通过读出放大器进行0/1判断所需的周期。另外，当一个芯片的所有存储器的保持时间为最短数据保持时间时，刷新定时器周期时间需短于此保持时间。

因此，在需要进行自更新定时器周期时间校正的晶片中的芯片分布较大的情况下，工艺缺陷估计装置34将推断用于形成上述电容的处理步骤具有工艺缺陷，并将结果显示在显示装置33上。

还有，在图17和图19的各图像屏幕中，代表芯片位置的芯片框线被省略以便于理解分析图，其目的是为了便于解释预定数值范围内的各数值的颜色区别以及颜色灰度的变化。

另外，切断装置3根据熔丝文件将各晶片的半导体存储器芯片的熔丝断开，并用冗余字线和冗余位线来替换这些字线和位线。

当上述字线和位线被冗余字线和冗余位线替换完毕之后，晶片测试装置22将再次对各个晶片进行测试。

这时，故障芯片已被废弃。另一方面，测试合格(被判断为无缺陷产品)的芯片被封装组件装置26上的锯子切开/分离、被组装成一个芯片单元中，并用塑料树脂或类似物封装在该芯片单元中。之后，它将再次接受测试，被判断为无缺陷的产品就可发货。

另外，缺陷分布数据库35以对应表的形式保存着具有与图15、图16、图17和图19所示分析图(它们与以各缺陷图为根据的工艺缺陷的处理步骤相对应)相类似形式(图形形式)的故障图。

如上所述，由于其中输入了由冗余电路替换的位线和字线地址的分析数据作为数据而被按时间顺序保存在冗余地址信息文件31中，所以利用本发明就不需要传统批次单元位图数据的保存所需要的大存储容量，而且它还可以在很长一段时间内顺序保存同一批次所有晶片上的各个芯片的信息。

另外，利用本发明所述内容，由于替换地址信息可在很长一段时间内得到保存，所以当对目标批次执行过程分析时，就不需要由LSI测试装置1再次对被判断为存在故障的各芯片执行各种类型的测试，这样就减少了分析步骤的数目。还有，传统技术存在这样一种问题，即，一旦熔丝被断开，则不能对断开操作之前的情况进行测试。但是，在本发明所述内容中，由于断开操作之前的测试条件已被保存下来，所以重复测试就不再必需。

如上所述，利用本发明所述内容，因为用于各批次的芯片的数据容量得到缩减，所以就可在很长一段时间内顺序保存批次信息。例如，在使用128M字节内存的情况下，保存一个批次(25个晶片，每个晶片上200个芯片)所需的存储容量是5M字节，因而在1G字节的硬盘中可保存200个批次的数据。

以下将参考图1、图13、和图20对本发明一个实施例的操作实例进行说明。图20是一个流程图，它用于解释一种本发明所述的半导体存储器生产方法。这里所要进行说明的半导体存储器是一种含有冗余电路的存储器，如：DRAM。

下面将按照图20中的流程处理顺序进行说明。

当诸如离子注入步骤(杂质注入步骤)、扩散步骤、薄膜淀积步骤、构图步骤、腐蚀步骤、背研磨步骤等等的晶片处理过程完成之后，在步骤S1中，LSI测试装置1将对形成于晶片之上的多个芯片的每一个芯片执行简单的电气特性测试以及功能特性测试以检查它们的工作情况。

然后，LSI测试装置1将把显示有每个芯片的存储器的存储单元阵列中所存在的故障位(存储单元)的地址的位图数据输出给替换地址确定装置2。

然后，在步骤S2中，根据每个晶片的位图数据输入，替换地址确定装置2分析出字线和位线的组合以便有效地保存晶片上各个芯片的故障位，并且将用于分配要断开的熔丝的位置的熔丝地址写入如图9所示的熔丝地址数据文件5内。

另外，类似地，替换地址确定装置2还可根据参考电压Vref的电压值，为各晶片的各芯片选取要断开的熔丝号，并将其写入熔丝地址数据文件5中。

此外，替换地址确定装置2根据LSI测试装置的1测试结果判断出是否需对自更新定时器周期时间进行校正，并将关于要断开哪个熔丝以为需要执行自更新定时器周期时间校正的芯片校正自更新定时器周期时间的信息写入熔丝地址数据文件5中。与前面相类似，熔丝地址被输出至切断装置3，然后用于各芯片的熔丝被切断。

接下来，在步骤S3中，替换地址分析装置42根据熔丝地址数据文件5生成一个基于图11所示列表格式的中间文件，如图12所示。

替换地址分析装置42还以这个中间文件为根据，把用于各芯片/各晶片的字线和位线替换的地址保存在替换地址信息文件31内。

当为一个新批次建立替换地址信息文件31(对每个批次都生成的文件)时，缺陷分布分析装置32将从该地址信息文件31中形成替换的总数。

然后，在步骤S4中，缺陷分布分析装置32对上述替换总数是否大于或等于“50”(它是一个在存储装置中预先设定的数值)进行判断。

此时，如果在批号为“CB-14”的批次内的替换总数为“30”，则缺陷分布分析装置32将确定不需要进行故障分析，然后流程前进至步骤S7。

接下来，在步骤S7中，缺陷分布分析装置32在与图14所示线形图相对应的批号“CB-14”的位置内写入一个“蓝色”的点(它代表替换总数没有超过执行故障分析所需的限制)，然后对批号为“CB-14”的批次的处理结束。

另一方面，在步骤S4中，如果在其后批号为“CB-15”的批次内的替换总数为例如“51”，则缺陷分布分析装置32确定出需进行故障分析，然后流程转移至步骤S5。

按照这种方式，缺陷分布分析装置32将依次按照时间顺序判断出替换的总数，因此就可以实时地检测出工艺缺陷的存在。

另外，由于在替换地址信息文件31内保存着各批次中的替换总数的长期历史信息以作为分析数据，如果过程中的替换总数的变化以及工艺缺陷的存在表现出一个周期性的趋势，则可在替换总数因实际工艺缺陷而大量增加之前先执行相应过程的维护。

此时，工艺缺陷估计装置34可以通过执行与用来评估工艺缺陷的故障分析相同的过程来判断进行上述维护的必要性。

然后，在步骤S5中，工艺缺陷估计装置34将在已被识别为需要进行故障分析的批号为“CB-15”的批次上执行故障分析。

在步骤S5中，根据冗余地址信息文件31中的批号、晶片号、芯片号、各芯片的替换字线和位线、Vref熔丝号、表示是否应对自更新定时器周期时间进行校正的熔丝断开信息等，缺陷分布分析装置32将生成一个存在有缺陷的位置分布图。例如，利用如图15、图16、图17和图19中的图形所示的分析图的统计过程分析将被执行。根据分析结果，工艺缺陷估计装置34就可判断出各分析图与故障图案之间的相关程度，并可成功地推断其中存在有与各分析图相对应的工艺缺陷的过程步骤。

以下将利用图21所示的流程图对故障分析过程进行说明。图21的流程图用于解释根据本发明所述的半导体存储器故障分析过程。

步骤S51中，工艺缺陷估计装置34从替换地址信息文件31中产生一个图形，它显示出了与图15所示各字线和位线地址相对应的冗余存储区内的替换数目。

然后，工艺缺陷估计装置34对保存在缺陷分布数据库35中具有图15所示形式的故障图与图15中批号为“CB-15”的分析图的相关性进行判断。

按照这种方式，如果相关程度较高，则工艺缺陷估计装置34会推断与缺陷分布数据库35中的这个故障图案相对应的工艺缺陷，并将这个作为结果的工艺缺陷以文字数据的形式输出至显示装置33。

接下来，在步骤S52中，缺陷分布分析装置32从替换地址信息文件31中产生一个平面图形的分析图(或者是一个分布图形，在此平面图形中，各芯片按照各种总和的数值被赋予不同的预定颜色)，图16中所示的总和数值代表了处于全部晶片的各个晶片上相应芯片位置之上的芯片中的替换总数，它被显示在晶片图像上与各芯片位置相对应的位置之中。

然后，工艺缺陷估计装置34对保存在缺陷分布数据库35中具有图15所示格式的故障图与图16中批号为“CB-15”的分析图的相关性进行判断。

按照这种方式，如果相关程度较高，则工艺缺陷估计装置34会在相应的列表中指出与这个故障图案相对应的工艺缺陷，并将这个作为结果的工艺缺陷以文字数据的形式输出至显示装置33。

接下来，缺陷分布分析装置32从替换地址信息文件31中获取总和数值，其中，处于晶片各芯片位置上的替换总数是通过对同一批号的全部偶数晶片和奇数晶片进行求和而获得的。

然后，缺陷分布分析装置32产生一个平面图形的分析图(或者是一个分布图形，在此平面图形中，各芯片以按照各种总和的数值被赋予不同的预设颜色)，其中，具有与各芯片位置相应的位置的偶数晶片和奇数晶片分别被显示在图17(a)和图17(b)中。

工艺缺陷估计装置34对保存在缺陷分布数据库35之内如图17(a)和图17(b)所示的一对故障图与批号为“CB-15”的用于图17(a)和图17(b)的一对分析图之间的相关性进行判断。

按照这种方式，如果图17(a)和图17(b)所示故障图与分析图之间的相关程度较高，则工艺缺陷估计装置34推断与此列表中的这些故障图相对应的工艺缺陷，并将这个作为结果的工艺缺陷以文字数据的形式输出至显示装置33。

接下来，在步骤S53中，缺陷分布分析装置32在对各芯片进行校正之前，先从分析数据文件内的Vref熔丝号中获取参考电压，并且产生一个条形图文件以显示出图18所示参考电压与和此参考电压相对应的批次中芯片数之间的关系。

工艺缺陷估计装置34根据条形图中的参考电压Vref的分析图，对门限中存在的差异进行分析，并将显示有与门限中的差异有关的过程步骤(离子注入步骤、栅氧化膜形成步骤，等等)的图示文字数据作为分析结果显示在显示装置33上。

接下来，在步骤S54中，缺陷分布分析装置32产生一个分析图，如图19所示，该分析图显示出了需进行自更新定时器时间周期校正的芯片的计数分布，通过替换地址信息文件31中表示用于自更新定时器的熔丝断开的数据，就可对整个晶片上各个芯片位置中需进行自更新定时器周期时间校正的芯片进行检索和计数，而且总数将被显示在与晶片图像的各个芯片位置相对应的位置上。

然后，工艺缺陷估计装置34对保存在缺陷分布数据库35中具有图19所示形式的故障图与图19中批号为“CB-15”的分析图的相关性进行判断。

按照这种方式，如果相关程度较高，则工艺缺陷估计装置34会在相应的列表中推断与这个故障图相对应的工艺缺陷，并将这个作为结果的工艺缺陷以文字数据的形式输出至显示装置33。

接下来，在步骤S55中，缺陷分布分析装置32将缺陷随时间的变化情况显示在图14所示的图形中。然后，根据根据缺陷随时间的变化情况，工艺缺陷估计装置34推断工艺缺陷。

在步骤S56中，缺陷分布分析装置32显示出具有图案K和L(故障图)的图形。工艺缺陷估计装置34能够分析出这个批次中所出现的故障是否依赖于晶片位置或过程顺序，并且可通过缺陷随时间的变化推断工艺缺陷。

之后，工艺缺陷估计装置34完成图21中的步骤S5所示的故障分析，并使控制前进至图20中的步骤S6。

返回图20，在步骤S6中，操作员在与由工艺缺陷估计装置34输出的工艺缺陷评估结果有关的过程步骤中执行实时故障分析。然后，操作员对与证明是工艺缺陷的过程有关的设备执行维护。

按照这种方式，利用本发明所述内容，由于可通过图14的线性图获得多个批次随时间变化的数据，因而使工艺缺陷的估计工作能够得到实时执行。在需要被分析的目标分析批次已经过处理情况下，可以快速地评估出工艺缺陷而无需从芯片中收集更新数据，从而使过程反馈可以及时地得到执行。因此，整个半导体存储器芯片晶片处理过程的稳定性将得到提高，进而有效地增加了产品的产量。

接下来，在步骤S7中，缺陷分布分析装置32在与图14所示条形图相对应的批号“CB-15”的位置内写入一个“红色”的点(它表示替换总数大于或等于执行故障分析所需的限制，而且故障分析已得到执行)，然后对批号为“CB-15”的批次的处理结束。

按照这种方式，通过对图14中的条形图进行确认，操作员就能确定出在哪个时间点上执行过故障分析，并且能够在某种程度上从该故障分析的周期性趋势中预测(或通过工艺缺陷估计装置34推断)下一个将要出现的工艺缺陷，这样就可以在工艺缺陷不是很多的情况下及早对设备等执行维护。

另外，利用本发明所述内容，即使有必要在组装完成后执行故障分析，由于分析数据文件是按时间顺序在很长一段时间内累积而成的，所以在半导体存储器被组装成形之后，没有必要使用LSI测试装置1从半导体存储器中重新获取刷新数据来对晶片处理过程中出现故障的原因进行分析，这样就使故障分析的效率得到提高。

另外，由于本发明的结构被安排成使工艺缺陷的评估不仅可用于有缺陷的半导体存储器，而且也可用于无缺陷的半导体存储器，因而就可以在出现大量有缺陷产品之前得到警告。

还有，通过观察第一和第二现有技术中用于故障分析的故障位图将不能够判断出半导体存储器是否处于可用冗余电路替换故障位的范围之中，换句话说，它不能判断出是否能够用冗余电路进行补救。而利用本发明，由于故障原因的估计是根据替换的数目来进行的，因而可以根据故障单元的位置以及是否处于可替换范围之内(也就是说，是否能够被作为无缺陷产品发货)来分析故障原因。另外，由于可以知道替换数目与可有效替换的总数之比(以下被称为替换比)，所以工艺的裕度及稳定性可以总能得到了解，并且生产线也可得到控制。就是说，如果替换比接近100％，则可预测出很小的工艺过程变化就会导致产量的下降。

通过对由上述晶片处理的故障分析而获得的出现异常的加工步骤的信息进行反馈，就可以加快纠正晶片处理中的异常过程的措施，而且通过在一个新工艺(开发)开始时或在用于当前使用的过程的过程管理中使用它，就可及早地检测出异常的处理步骤，这将有助于工艺的稳定性。

另外，相对于半导体存储器内的冗余电路的熔丝设定，而引入了替换地址确定装置2，由于替换地址确定装置2可被用来将故障位图信息转换成替换地址信息，因此就无需使用第二先前工作中所采用的昂贵的信息处理设备，而且由于缺陷单元信息可被压缩以供存储和分析，因而可以据此执行工艺缺陷的估计工作。

另外，利用本发明所述内容，由于各个批次的分析数据文件可在较长一段时间内按时间顺序累积起来，所以对晶片处理过程中各个处理步骤的质量控制来说，通过批号就可获取该批次各个处理步骤的处理时间和日期，而且还可对过程本身的主要因素(如环境条件)进行分析，从而找出导致故障的处理步骤中的异常。

以上参考附图对本发明的一个实施例进行了详细说明。但是，其特定结构并不仅限于该实施例，本发明涵盖了所有不脱离本发明要旨范围之内的设计变化。

另外，在上述内容中说明了这样一个例子，其中，输出至切断装置3的熔丝地址数据的格式被替换地址分析装置42转换成半导体存储器替换地址格式。但是，由替换地址确定装置2确定的替换地址也可被直接输出至替换地址信息文件31。利用这种结构，就不再需要图11至图13中用于生成中间文件的步骤。

在本发明中，其设计是这样的：执行半导体存储器测试；从显示有与各半导体存储器的存储单元地址相对应的合格(PASS)和故障(FAIL)判断结果的位图中，提取出故障位的位地址；根据上述位地址确定用冗余字线和冗余位线替换的字线和位线的替换地址；并且根据各半导体存储器的替换字线和位线的替换数、以及基于这些替换地址的替换位置、或者是根据基于各晶片上的各个半导体的分布情况的统计分析，进行工艺缺陷的估计。

因此，与需为每个芯片保存位图数据的情况相比，利用本发明可以使每个晶片或每个批次的存储数据量得到缩减。

就是说，利用本发明所述的内容，用于各批次的过程分析所需的数据可按时间顺序包含在少量的信息数据之中，而且多个批次中的各个芯片的分析数据(批号、晶片号、芯片号、各芯片的替换字线和位线、Vref熔丝号、表示是否需对自更新定时器周期时间进行校正的熔丝断开信息，等等)可被作为批次处理的历史信息按照时间顺序保存下来。

另外，利用本发明所述内容，上述历史信息还可用于对工艺缺陷出现的检测、工艺缺陷出现趋势的估计，等等。

还有，利用本发明所述内容，可以无需从半导体存储器中获取更新数据，而且还可在较短的时间周期内对大量半导体存储器芯片进行分析。因此，就可有效地管理晶片加工的质量稳定性。

Claims (12)

1.一种半导体存储器生产系统，包括：

晶片生产线，用于在晶片上用多种晶片生产装置生产多个半导体存储器芯片；

晶片测试装置，用于测试所述芯片的电气特性；

替换地址确定装置，用于根据LSI测试装置的测试结果确定在所述半导体存储器中安装的冗余存储器中的替换地址；

估计部，用于根据所述替换地址的统计处理结果估计故障的成因；

其中在所述晶片生产线上识别出造成故障的晶片生产装置，并且消除故障成因。

2.根据权利要求1的半导体存储器生产系统，其中所述估计部配备有缺陷分布分析装置，用来根据所述替换地址产生替换地址分布，以及

工艺缺陷估计装置，用于通过将所述替换地址分布与先前储存的缺陷分布图比较来估计工艺缺陷。

3.根据权利要求1的半导体存储器生产系统，其中所述估计部配备有缺陷分布分析装置，用于产生对所述晶片中特定替换地址的替换数量。

4.根据权利要求1的半导体存储器生产系统，其中所述估计部配备有一种缺陷分布分析装置，用于产生替换数量的历史。

5.根据权利要求1的半导体存储器生产系统，其中所述估计部配备有熔丝地址设定部，用于产生表示被熔丝断开部分的熔丝地址，其为所述替换地址设置冗余字线和/或冗余位线的地址，以及

提取部，用于从所述熔丝地址中提取为各半导体存储器置换的字线和/或位线的替换数目，以及各晶片的各半导体存储器芯片的分布状况。

6.根据权利要求1的半导体存储器生产系统，其中所述估计部配备有图形形成部，其用对应于所述替换数目的颜色或灰度来指示所述晶片上的各半导体存储器芯片。

7.根据权利要求1的半导体存储器生产系统，其中所述估计部将替换数目图与事先储存的为每个工艺异常而生成的替换数目图比较，并根据该比较结果估计特定的工艺异常。

8.一种半导体存储器生产系统，其中对在晶片上制造的半导体存储器进行测试，对测试结果进行统计处理以推断故障的成因，并且从所述晶片生产装置中消除故障的成因，

其中，设置了LSI测试装置，其测试所述半导体存储器并输出一位图，该位图显示对半导体存储器各存储单元地址判断出来的故障或合格结果，

替换地址确定装置，其从所述位图中提取出故障位的位地址，并且根据该位地址，确定要用安装在半导体存储器中的冗余存储器部的冗余字线和/或冗余位线来替换的替换字线和/或替换位线地址，和

估计部，用于根据所述替换地址得到的对每个半导体存储器的置换字线或/和位线的替换数目，用统计分析估计工艺缺陷。

9.一种半导体存储器生产方法，包括：

晶片加工步骤，通过多个加工步骤在晶片上形成半导体存储器；

晶片测试步骤，在晶片状态测试所述晶片，以选择无缺陷产品；

位图输出步骤，输出作为所述测试结果的各半导体存储器存储单元的地址，和用于显示对地址的合格和故障判断结果的位图；

替换地址确定步骤，从所述位图提取出故障位的位地址，并根据该位地址确定要用安装在半导体存储器中的冗余存储器部的冗余字线和/或冗余位线来替换的替换字线和/或位线地址；以及

工艺缺陷估计步骤，根据为各半导体存储器置换字线或/和位线的替换数目，用统计分析估计工艺缺陷，或通过对每块晶片中半导体存储器的分布状态的统计分析估计工艺缺陷，所述替换数目是根据所述替换地址得到的。

10.根据权利要求9的半导体存储器生产方法，其中所述工艺缺陷估计步骤中还提供有熔丝地址设定部，用于产生表示被熔丝断开的部分的熔丝地址，其为所述替换地址设置冗余字线和/或冗余位线的地址，以及

提取步骤，用于从熔丝地址中提取为各半导体存储器置换的字线和/或位线的替换数目，以及各晶片的每个半导体存储器芯片的分布状况。

11.根据权利要求9的半导体存储器生产方法，其中所述工艺缺陷估计步骤还提供有图形形成部分，其用对应于所述替换数目的颜色或灰度来指示在晶片上的各半导体存储器芯片。

12.根据权利要求9的半导体存储器生产方法，其中所述工艺缺陷估计步骤将替换数目图形与事先储存的为每个工艺异常而生成的替换数目图形比较，并根据该比较结果估计特定的工艺异常。

Images