JP2006337189A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2006337189A
JP2006337189A JP2005162660A JP2005162660A JP2006337189A JP 2006337189 A JP2006337189 A JP 2006337189A JP 2005162660 A JP2005162660 A JP 2005162660A JP 2005162660 A JP2005162660 A JP 2005162660A JP 2006337189 A JP2006337189 A JP 2006337189A
Authority
JP
Japan
Prior art keywords
test
wafer
semiconductor
solid
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005162660A
Other languages
English (en)
Inventor
Hideaki Yashima
秀明 八島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Holdings Corp
Original Assignee
Fujifilm Holdings Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Holdings Corp filed Critical Fujifilm Holdings Corp
Priority to JP2005162660A priority Critical patent/JP2006337189A/ja
Priority to US11/445,267 priority patent/US7556973B2/en
Priority to KR1020060049846A priority patent/KR100748464B1/ko
Priority to CNB200610083342XA priority patent/CN100397605C/zh
Publication of JP2006337189A publication Critical patent/JP2006337189A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

【課題】 半導体装置のテスト時間の短縮を図る。
【解決手段】 半導体ウェハ上に形成された複数の半導体素子の各々に対する検査をウェハテストで行い、各半導体素子の各々の半導体ウェハ上の座標位置データとウェハテストの結果とを対応付けて保存（データベース１）し、半導体ウェハをダイシングし個片化した半導体素子を各々パッケージ内に組み込んでから最終テストを行う製造方法において、パッケージ内に半導体素子を組み込むとき半導体素子の半導体ウェハ上の座標位置データとパッケージに刻印されているマークとを対応付けた関連付けデータを生成して保存（データベース２）しておき、最終テストを行うときにパッケージのマークから関連付けデータを参照して求めたパッケージ内の半導体素子に対するウェハテストの結果を求め、最終テストで行うテスト項目のうちウェハテストの結果を利用できるテスト項目の実施をスキップする。
【選択図】 図１

Description

本発明は、ウェハテストと最終テストとを行う半導体装置の製造方法に係り、特に、テスト時間の短縮を図るのに好適な半導体装置の製造方法に関する。
半導体集積回路技術を用いて製造される半導体素子は、例えば下記特許文献１に記載されている様に、半導体ウェハ上に半導体素子を製造した段階で各半導体素子を検査（ウェハテスト）し、その後に半導体ウェハをダイシングし個片化した各半導体素子をパッケージ内に組み立てた段階でも検査（最終テスト）を行い、この最終テストの結果により、半導体装置（パッケージ化した半導体素子）をグレード分けしている。
固体撮像素子も同様であり、図２に示す様に、半導体ウェハ上に多数の固体撮像素子を製造（ステップＳ１）した後、ウェハテスト（ステップＳ２）を行うことでウェハ上の個々の固体撮像素子を検査し、次に半導体ウェハをダイシング（ステップＳ３）して個々の固体撮像素子を個片化し、次にウェハテストで良品とされた固体撮像素子のみ例えば夫々セラミック製パッケージ内に封止し（ステップＳ４）、固体撮像素子をパッケージ化した固体撮像装置の検査（最終テスト）を再び行い（ステップＳ５）、この最終テストの結果により固体撮像装置をグレード分け（ステップＳ６）している。
特開平８―１６２５１２号公報
半導体装置を製造する場合、ウェハテストの他に最終テストも行っている。メモリやＣＰＵ等の半導体素子のグレード分けは、動作スピードによるものが一般的であり、高速動作可能な半導体装置ほど高いグレードとなる。
これに対し、固体撮像装置の場合には、単に動作スピードだけでグレード分けすることができず、様々な検査データが必要となる。例えば、画素欠陥の少ない固体撮像装置ほど高いグレードになるが、テスト時に試験光を固体撮像装置に当ててシェーディングが発生しないのであればグレードは高いが、シェーディングが発生すれば、画素欠陥が少なくてもグレードは低くなってしまう。
この様に、固体撮像装置のグレード分けは単純でなく、グレード分けに必要なデータは多岐にわたり、固体撮像装置のテスト項目数は、メモリ等の半導体装置に比較して多いため、テスト工程にそれだけ長時間が必要になる。しかも、ウェハテストと最終テストの２回のテストが必要なため、テスト工程に要する時間が製造コストを増大させてしまうという問題がある。
本発明の目的は、固体撮像装置等の半導体装置のテスト時間の短縮を図ることが可能な半導体装置の製造方法を提供することにある。
本発明の半導体装置の製造方法は、半導体ウェハ上に形成された複数の半導体素子の各々に対する検査をウェハテストで行い、各半導体素子の各々の該半導体ウェハ上の座標位置データと前記ウェハテストの結果とを対応付けて保存し、該半導体ウェハをダイシングし個片化した前記半導体素子を各々パッケージ内に組み込んでから最終テストを行う半導体装置の製造方法において、前記パッケージ内に前記半導体素子を組み込むとき該半導体素子の前記半導体ウェハ上の座標位置データと該パッケージに刻印されているマークとを対応付けた関連付けデータを生成して保存しておき、前記最終テストを行うときに前記パッケージの前記マークから前記関連付けデータを参照して求めた該パッケージ内の前記半導体素子に対する前記ウェハテストの結果を求め、前記最終テストで行うテスト項目のうち前記ウェハテストの結果を利用できるテスト項目の実施をスキップすることを特徴とする。
本発明の半導体装置の製造方法の前記半導体素子は固体撮像素子であることを特徴とする。
本発明の半導体装置の製造方法は、最終テストの結果と前記ウェハテストの結果により前記半導体素子のグレード分けを行うことを特徴とする。
本発明によれば、最終テストで行うテスト項目のうち、既にウェハテストで実施されそのテスト結果をそのまま利用できるテスト項目については最終テストでスキップできるため、最終テストのテスト時間の短縮を図ることが可能となる。特に、テスト項目が多数に渡る固体撮像装置に適用することで固体撮像装置のコスト低減が図れる。
以下、本発明の一実施形態について、図面を参照して説明する。
図１は、本発明の一実施形態に係る固体撮像装置の製造手順を示すフローチャートである。先ず、複数枚の夫々の半導体ウェハ上にＣＣＤ等の固体撮像素子を夫々複数個製造する（ステップＳ１１）。１枚１枚の半導体ウェハは管理番号等で管理され、夫々の製造データと対応付けられるが、ウェハ上の個々の固体撮像素子には識別番号等のマーキングは従来と同様に施さない。個々の固体撮像素子にマーキングするマーキング装置を既設の製造システムに付設することも可能であるが、マーキング装置の製造コストが嵩んでしまうため、本実施形態では、この段階での固体撮像素子へのマーキングは行わない。
次に、プローバ装置を用い、半導体ウェハ上の個々の固体撮像素子に試験光を照射しながら個々の固体撮像素子を検査するウェハテストを実施する（ステップＳ１２）。このウェハテストの結果は、データベース１に格納される。データベース１には、管理番号Ｎの半導体ウェハ上に形成されているＸ座標＝ａ，Ｙ座標＝ｂの位置の固体撮像素子とこの固体撮像素子に対するテスト結果とが対応付けられて格納される。
次に、半導体ウェハをダイシングテープ上に貼り、個々の固体撮像素子間をダイシングブレードにより分離して個々の固体撮像素子を個片化する（ステップＳ１３）。
次に、ダイボンド装置で固体撮像素子をセラミック製パッケージ内に封止するのであるが、ダイボンド装置の制御装置は、データベース１を検索することでウェハテストで良品とされた固体撮像素子のＸＹ座標位置を求め、このＸＹ座標位置の固体撮像素子をダイシングテープから剥がしてセラミック製パッケージ内に移し、ボンディングしてからセラミック製パッケージを封止する（ステップＳ１４）。
このステップＳ１４において、セラミック製パッケージには製造番号等のマークが刻印されているので、この製造番号等をカメラ等で読み取って文字認識し、セラミック製パッケージの製造番号等とこのセラミック製パッケージ内に封止した固体撮像素子の半導体ウェハ上のＸＹ座標位置とを対応付けた関連付けデータをデータベース２に保存する。
パッケージ化された固体撮像装置は、従来と同様に最終テストする必要があるが、本実施形態では、最終テストのテスト時間の短縮を図るために、先ず、テスト対象とする固体撮像装置のセラミック製パッケージの製造番号等を読み取り、データベース２を検索してパッケージ製造番号に対応する半導体ウェハ上のＸＹ座標位置を求め、該ＸＹ座標位置に該当する固体撮像素子のウェハテスト結果をデータベース１を検索して求める（ステップＳ１５）。最終テストを行う検査装置には元々カメラが付属するため、このカメラを用いてパッケージ製造番号を読み取ることができ、新たにカメラを設置する必要はない。
そして、ウェハテスト結果をそのまま利用できるテスト項目については最終テストにおける検査をスキップし、最終テストで検査しなければならないテスト項目についてのみテストを行う（ステップＳ１６）。
最終テストを行わずにウェハテスト結果を利用できるテスト項目としては、例えば、
（ａ）感度テスト
（ｂ）電荷転送効率テスト
（ｃ）ＯＦＤ電圧最適化スキャン
などがあり、ウェハテストで既に検査しているが、再度同じ検査を最終テストで行わなければならないテスト項目としては、例えば、
（ｄ）ＤＣ特性テスト
（ｅ）異物による受光面の画素欠陥テスト
などがある。
最後に、ウェハテスト結果と最終テスト結果とにより得られる固体撮像装置特有の電気的特性に基づいて、固体撮像装置のグレード分類を行う（ステップＳ１７）。
このグレード分類は、パッケージ化された固体撮像装置のテストを行う検査装置に付属するハンドラー装置に元々存在する分類機能（テストした固体撮像装置を良品，不良品に分類し別々の収納台に搬送する機能）を用いて行う。固体撮像装置のグレード分類は、例えば次の様に行う。
分類１：シェーディング特性が良いもの（レンズ径が小さく、シェーディング特性が要求されるデジタルスチルカメラ向け固体撮像装置とする）
分類２：シェーディング特性が良くないもの（光学系にマージンがあり、固体撮像素子が持つ特性の悪さ影響が少ないデジタルスチルカメラ向け固体撮像装置とする）
分類３：受光面に点状の画素欠陥があるもの（点状の画素欠陥の補正機能を搭載したデジタルスチルカメラ向け固体撮像装置とする）
分類４：受光面に線状の画素欠陥があるもの（線状の画素欠陥の補正機能を搭載したデジタルスチルカメラ向け固体撮像装置とする）
分類５：様々な欠陥があるが動作が可能なもの（画質として妥協できる範囲で低価格のデジタルスチルカメラや玩具用の固体撮像装置とする）
分類６：主要性能においてバランス良く完成度の高いもの（高級機種のデジタルスチルカメラ向け固体撮像装置とする）
以上述べた様に、本実施形態に係る製造方法によれば、パッケージ化された固体撮像装置内の固体撮像素子に対するウェハテスト結果と、パッケージに刻印されている製造番号とを関連付けるために、固体撮像素子をパッケージ化するときに当該固体撮像素子のウェハ上のＸＹ座標位置とパッケージに刻印されている製造番号とを対応付けた関連付けデータを生成したため、既設の固体撮像装置製造システムを大幅に改変することなく、ウェハテスト結果を利用できるテスト項目については最終テストにおいて検査をスキップ可能となり、最終テストに要する時間を短縮することが可能となる。
本発明に係る半導体装置の製造方法では既設の製造システムを大幅に改変することなく最終テストに要する時間の短縮を図ることができるため、半導体装置とくに固体撮像装置の製造方法に適用すると有用である。
本発明の一実施形態に係る固体撮像装置の製造方法の手順を示すフローチャートである。 従来の固体撮像装置の製造手順を示すフローチャートである。
符号の説明
１ ＸＹ座標位置対応のウェハテスト結果を格納したデータベース
２ パッケージの製造番号とＸＹ座標位置との関連付けデータベース

Claims (3)

  1. 半導体ウェハ上に形成された複数の半導体素子の各々に対する検査をウェハテストで行い、各半導体素子の各々の該半導体ウェハ上の座標位置データと前記ウェハテストの結果とを対応付けて保存し、該半導体ウェハをダイシングし個片化した前記半導体素子を各々パッケージ内に組み込んでから最終テストを行う半導体装置の製造方法において、前記パッケージ内に前記半導体素子を組み込むとき該半導体素子の前記半導体ウェハ上の座標位置データと該パッケージに刻印されているマークとを対応付けた関連付けデータを生成して保存しておき、前記最終テストを行うときに前記パッケージの前記マークから前記関連付けデータを参照して求めた該パッケージ内の前記半導体素子に対する前記ウェハテストの結果を求め、前記最終テストで行うテスト項目のうち前記ウェハテストの結果を利用できるテスト項目の実施をスキップすることを特徴とする半導体装置の製造方法。
  2. 前記半導体素子は固体撮像素子であることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 最終テストの結果と前記ウェハテストの結果により前記半導体素子のグレード分けを行うことを特徴とする請求項１または請求項２に記載の半導体装置の製造方法。
JP2005162660A 2005-06-02 2005-06-02 半導体装置の製造方法 Pending JP2006337189A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005162660A JP2006337189A (ja) 2005-06-02 2005-06-02 半導体装置の製造方法
US11/445,267 US7556973B2 (en) 2005-06-02 2006-06-02 Manufacturing method for semiconductor device
KR1020060049846A KR100748464B1 (ko) 2005-06-02 2006-06-02 반도체 장치 제조 방법
CNB200610083342XA CN100397605C (zh) 2005-06-02 2006-06-02 半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005162660A JP2006337189A (ja) 2005-06-02 2005-06-02 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2006337189A true JP2006337189A (ja) 2006-12-14

Family

ID=37484327

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005162660A Pending JP2006337189A (ja) 2005-06-02 2005-06-02 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US7556973B2 (ja)
JP (1) JP2006337189A (ja)
KR (1) KR100748464B1 (ja)
CN (1) CN100397605C (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200807526A (en) * 2006-07-27 2008-02-01 Touch Micro System Tech Method of wafer segmenting
JPWO2010109740A1 (ja) * 2009-03-27 2012-09-27 株式会社アドバンテスト 試験装置、試験方法および製造方法
CN101930525A (zh) * 2010-07-30 2010-12-29 大唐微电子技术有限公司 信息写入方法和系统
KR102157653B1 (ko) * 2020-04-07 2020-09-18 주식회사 피엘아이 부품 소팅 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07235617A (ja) * 1994-02-23 1995-09-05 Hitachi Ltd 半導体装置
JP2001267389A (ja) * 2000-03-21 2001-09-28 Hiroshima Nippon Denki Kk 半導体メモリ生産システム及び半導体メモリ生産方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5329149A (en) * 1990-10-12 1994-07-12 Seiko Instruments Inc. Image sensor with non-light-transmissive layer having photosensing windows
KR950010865B1 (ko) * 1992-11-27 1995-09-25 금성일렉트론주식회사 공정 데이타 확인/분석이 용이한 반도체 패키지
US5654204A (en) * 1994-07-20 1997-08-05 Anderson; James C. Die sorter
JP2755195B2 (ja) 1994-12-08 1998-05-20 日本電気株式会社 半導体装置の製造方法及びその装置
JP2000091275A (ja) * 1998-09-17 2000-03-31 Sharp Corp 半導体素子の製造方法
JP3555859B2 (ja) * 2000-03-27 2004-08-18 広島日本電気株式会社 半導体生産システム及び半導体装置の生産方法
US6562640B1 (en) * 2000-08-23 2003-05-13 Taiwan Micro Display Corporation Method of manufacturing micro-display

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07235617A (ja) * 1994-02-23 1995-09-05 Hitachi Ltd 半導体装置
JP2001267389A (ja) * 2000-03-21 2001-09-28 Hiroshima Nippon Denki Kk 半導体メモリ生産システム及び半導体メモリ生産方法

Also Published As

Publication number Publication date
KR100748464B1 (ko) 2007-08-10
CN100397605C (zh) 2008-06-25
US20060279303A1 (en) 2006-12-14
KR20060125610A (ko) 2006-12-06
CN1873941A (zh) 2006-12-06
US7556973B2 (en) 2009-07-07

Similar Documents

Publication Publication Date Title
US10622232B2 (en) Semiconductor manufacturing apparatus and method of manufacturing semiconductor device using the same
CN109686679B (zh) 制造半导体封装的方法
CN101952949A (zh) 一种检测图像传感器晶片中像素缺陷的装置和方法
JP2014149206A (ja) 半導体発光素子の検査方法及び半導体発光素子の製造方法
US8817251B2 (en) Defect inspection method
JP2010522441A (ja) 半導体ウエハの異物検査及びリペアシステムとその方法
JP2006337189A (ja) 半導体装置の製造方法
US7915056B2 (en) Image sensor monitor structure in scribe area
KR100389135B1 (ko) 웨이퍼 디펙트 소스의 성분별 불량칩수 표시 방법
JP2008172203A (ja) 半導体チップの選別装置
JP2007027651A (ja) 固体撮像素子の製造履歴管理方法及びその装置並びに固体撮像素子の試験方法
JP2005044949A (ja) 半導体チップの選別装置、半導体チップの選別方法、及び半導体チップの製造方法
KR20120129302A (ko) 웨이퍼 결함 고속 검사장치
JP2003165506A (ja) 半導体装置の製造方法
KR20150073512A (ko) 다이 검사 장치
KR100379093B1 (ko) 반도체패키지의마킹방법
TWI231553B (en) Method and apparatus for processing an array of components
Parrish A Study of Defects in High Reliability Die Sort Applications
KR102575445B1 (ko) 다이 포장 방법
KR100705657B1 (ko) 반도체 패키지 분류 방법
Dinglasan et al. Glass Die Ink Marking Media Selection for a Robust Glass Attach Process
JP2009272474A (ja) 半導体装置の製造方法
US20200373209A1 (en) Inspection system and method for inspecting semiconductor package, and method of fabricating semiconductor package
TW202131002A (zh) 測試探針卡與測試設備
TWI265300B (en) Wafer measuring fixture

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20061127

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071108

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071115

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071122

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100113

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100511