TW473996B - Semiconductor device and method for manufacturing the same - Google Patents

Semiconductor device and method for manufacturing the same Download PDF

Info

Publication number
TW473996B
TW473996B TW089102654A TW89102654A TW473996B TW 473996 B TW473996 B TW 473996B TW 089102654 A TW089102654 A TW 089102654A TW 89102654 A TW89102654 A TW 89102654A TW 473996 B TW473996 B TW 473996B
Authority
TW
Taiwan
Prior art keywords
film
contact hole
polycrystalline silicon
insulating film
trench
Prior art date
Application number
TW089102654A
Other languages
English (en)
Inventor
Shinya Iwasa
Original Assignee
Nippon Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co filed Critical Nippon Electric Co
Application granted granted Critical
Publication of TW473996B publication Critical patent/TW473996B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

473996 ---案號 89102654_年月日_______ 五、發明說明（1) 【發明之背景】 發明之領娀 本發明係關於一種半導體裝置及其製造方法，尤有關 一種意圖減少並穩定配線接觸電阻之半導體裝置與其製造 方法。 習知技術之描诚 習知之大型集積化（LSI)之半導體裝置大約被分類成 記憶體裝置與邏輯元件，前者在半導體製造技術中具有新
的改良的發展尤其顯著。記憶體裝置可能更進 /…”为 成動態隨機存取記憶體（DRAM)與靜態隨機存取記憶體 (SRAM) ’兩者主要包含集積密度高之金屬氧化半導體 (MOS)電晶體。又，就與SRAM比較而言之集積密度而論， DRAM可享有上述優點，以減少製造成本，從而找出較寬j 地應用於包含資訊相關儲存系統之各種不同的儲存系統‘ 作為一種半導體裝置2DRAM，係使用一電容器 訊儲存電容元件，並採用雷交努 σ 騎1 資m之方4 木用電合器之電何的存在決定儲存白 只^ p式皁此在由於改良的細微圖案化技術而使步号 尺寸縮小的情況下，限制祜报杰主 使4】 容器所佔用之面積。成丰導體基板中之每個1
的電容值解決此問胃’必須增加每個電p =谷值如果電各器並非足夠以儲存資 电今。
係由於外部雜訊信號等而易於故障，⑼而塞則相關们 為代表之錯誤。 導致以軟體錯I 吾人已知一種内 壁型圓柱狀構造係 為一種意圖藉由 上
第4頁 473996
述其本身之限制面積以增加其電容的電容器構造。圖8係 為顯不一種具有此種内壁型圓柱狀構造的習知之半導體裝 置（第一習知之實施例）之剖面圖。 " m參見圖8，此半導體裝置具有以下構造：被由一個場 氣化層薄膜所組成之裝置隔離絕緣膜52所包圍之一個n型 擴散區域53係形成於其中，n型擴散區域53係選擇性地於 例，p型矽基板5 1之一活性區域具有一源極或汲極區域， 俾能使在這些區域53之間，隔著一閘極氧化膜54地設置— 閘極電極55，其乃依序地被一第一層間絕緣膜56所覆蓋。 此外，一第二層間絕緣膜57以下述方式形成：覆蓋整體表 面，於其中一位兀接點5 8係被埋入，以利用另一個擴散區 域53與一個埋於形成於第一絕緣膜“中之接觸孔59中之^ 電插塞連接之方式，而連接至_個擴散區域53。 ,一第二層間絕緣膜6 1係形成以覆蓋整體表面，於1中 ，形成一接觸孔62以暴露導電插塞6〇，至該處係與連接一 固内壁型圓柱狀電容器65。此種電容器65包含：一個 極（儲存電極）66，設置於待連接至導電插塞6〇之接觸孔62 2壁與底部；一個電容絕緣膜67，設置以覆蓋此下電極 ^第三層間絕緣膜61 ;以及一個上電極68 此電容絕緣膜67。 又直以覆盍 於此’導電插塞6〇，下雷托 -多晶石夕膜小方面，電容絕緣膜’包含例二tr列氮如
473996 ΛΜ 89102654 五、發明說明（3) 一第四層間絕緣膜71形成以覆蓋於整體表面，於 四層間絕緣膜71形成一接觸孔7 2以暴露電容器6 5之上 η 68，上電極68係經由一個阻絕金屬膜73連接於由一導雷極 塞78與一銘膜所組成之一上配線（接點）76。上電極係^ 接至一周邊電路。上配線76係被由氮化鈦（tu)膜所組成 之抗反射膜77所覆蓋。此種抗反射膜77產生作用以避 一鋁膜被刻以圖案以形成上配線76時所產生之光田 反射。 个現則 一阻絕金屬層73包含作為下薄膜之一鈦薄膜74與作為上 ，,ϊ而產生作用以避免構成上配線76 之鋁破壞擴散區域53到達矽基板51，此種現象乃由备一 ^孔形成於擴散區域5 3中之氫合金化時的熱處理時戶^導 於』ί = ϋ膜73之下薄膜之鈦薄膜74，係形成以在 换ί Ϊ域成一接點時，利用一擴散區域（特別是ρ型 擴政區域）抑制接觸電阻的穩定。 -接Hi ΪΪί6"Π裝置，’當經由阻絕金屬膜73連接 φ ^68時，接觸孔72係預先形成於第四層間 :邑，71中，以將阻絕金屬膜73形成於其上，其形成方式 U觸與阻絕金屬膜?3係與需 ‘ 或閘極電極55上需要:虽在矽基板51中之擴散區域53 金屬膜係同時形：dT'性1接時，一接觸孔舆一阻絕 然而，因為在盘在厚=區域之一種電性連接。 /、在厚的層間絕緣膜中，在擴散區域5 3 473996
_ 案號 89102654 五、發明說明（4) 或閑極電極55上所欲形成的接觸孔比較而言，上述接觸孔 72係形成為相當淺的情況下，當一阻絕金屬膜係與這些接 觸孔的每一個同時形成時，阻絕金屬膜係形成最厚的接觸 孔7 2 (开y成於最薄的上電極6 8 )。另一方面，當一阻絕金屬 ，係於接觸孔72上形成較薄時，形成於接觸孔（形成於最 珠的擴散區域5 3 )上之一阻絕金屬膜變得較薄，這提供了 種很薄的鈦薄膜’並依序地減少將上述接觸電阻抑制為 低值且穩定之效果，從而導致形成於接觸孔之接點之接觸 電阻的增加的問題。因此，為消除此種問題，無法避免在 電容器65之上電極68上形成相當厚的阻絕金屬膜73。 因此形成的阻絕金屬膜73接受後來的熱處理（回火）製 程’於這期間，其組成的鈦與下層上電極68組成的多晶石夕 膜相互反應（矽化反應），以形成矽化鈦。因此形成的石夕化 鈦係用以給予較低與#定的電阻。 圖1 〇顯示設有y據另一實施例之内壁型圓柱狀構造的 電容1之\二種半導體裝置（第二習知之實施例）的剖 面圖。如本圖所示，於此半導體裝置中，由與閘極電極55 同時形成之多晶矽膜所組成之一導電膜（抗破裂膜）7 9，係 設置於第一層間絕緣膜5 6以形成電容器6 5，接著形成一個 貫通上電極68直到導電膜79之接觸孔80，為了形成阻絕金 屬層73於接觸孔80上。電容器65之上電極68係與金屬膜73 連接於阻絕金屬膜7 3侧之一部份。 因為在上述第一習知之半導體裝置中，在形成於電容 為、之上電極之接點’阻絕金屬組成的鈦與電容器之上電極
473996 ___案號89102654_年 月—日 修正_ 五、發明說明（5) 組成的多晶矽比較而言具有大厚度，多晶矽之供應於矽化 反應時通常不夠以於上電極之一部份具有孔洞，其導致經 由阻絕金屬膜直到上電極之配線的接點之電阻的增加與不 穩定的問題。 亦即，因為如上所述的電容器65之上電極68具有相當 厚的阻絕金屬膜形成於其上，如圖9A所示，所以促進矽化 反應之鈦的供應量大，同時，多晶石夕膜很薄，俾能使多晶 石夕之供應在碎化反應時變成不足。此外，當在多晶石夕膜之 厚度方向的成分完全被消除時，矽化反應於如圖9 B所示之 多晶石夕膜之側面方向（箭號方向）繼續進行。於此情況下， 如果多晶矽之供應無法趕上矽化反應，則多晶石夕膜之一部 份具有一孔洞81。在最糟之狀況下，配線會具有較差的連 續性。 於此情況下之孔洞之發生係被考量以取決於（石夕化鈦/ 石夕界面）與鈦間之面積比率，俾能當建立（（鈦的面 積）>>((石夕化欽/石夕界面）的面積）之關係時，使孔洞易於產 生。因此’當阻絕金屬膜7 3組成的鈦增加其厚度時，孔洞 係以較容易的方式產生。 / 另一方面，因為在上述第二習知之半導體裝置中，相 較於上述第一習知之實施例之下，（（鈦的面積）>>((矽化 欽/秒界面）的面積）的關係並未建立，所以可避免發生孔 洞；然而，導電膜79係深深地設置於層間絕緣膜中，從而 不確定地用以作為佈局中之限制的阻礙。 亦即，因為在上述第二習知之實施例中，導電膜7g之
第8頁 473996
修正 子在使形成一配線等通過相關的區域成為不可能，這種如 佈，的，制無法在細微圖案化構造中被忽視。又，因為於 此第二習知之實施例中，阻絕金屬膜73係於其侧與上電極 6 8 f接’故不可能在細微圖案化構造中形成一個可避免相 互郴近的配線間之短路現象之側壁絕緣膜，這又構另一 問題。 【發明概要】 鑒於上述問題，本發明之一個目的係提供一種半導體 凌置與其製造方法，其可能在矽化反應時，在一多晶矽配 線，藉由抑制孔洞發生以減少並穩定接觸電阻。 依據本發明之第一實施樣態，係提供一種半導體裝 ，，具有以下構造：在將設置於覆蓋一半導體基板之一第 中、、邑、、彖膜中，一第一多晶矽膜予以覆蓋之一第二絕緣膜 形成第一接觸孔以暴露該第一多晶矽膜之一部份， =配線係經由該第—接觸孔，隔著包含—下層鈦薄膜之 :2金屬膜而連接至該多晶石夕膜，纟中，具有大於該第 $ 孔之寬度之寬度之一渠溝，係形成位於該第一接觸 ^之該第-絕緣膜中，m晶石夕膜係設置於該 依據本發明之第二實施樣態 ，丨，一只^佩啦，從供了一種半導骨 第-絕綾m:在將設置於覆蓋一半導體基板之-中，二ί ΐ t之一第一多晶矽膜予以覆蓋之-第二絕緣用 第一接觸孔係形成以暴露該第一多晶矽膜之一部 月 曰 修正 ^ 具有與該第一接觸孔之深度不同之練度之一第二接觸 孔係形成於一個於該半導體基板之一擴散區域包含該第一 絕緣膜與該第二絕緣膜之絕緣膜中，而一配線係經由該第 一接觸孔，隔著包含一下層鈦薄膜之一阻絕金屬膜而連接 至該第一多晶矽膜，其中，具有大於該第一接觸孔之寬度 之寬度之一渠溝，係設置於在該第一接觸孔下之該絕緣膜 中’且一第二多晶矽膜係設置於該渠溝中。 _ 於上述的第一 /第二實施樣態中，一個較佳模式是： f由該第二多晶矽膜而形成於該渠溝中之一多晶矽區域之
^膜厚度’係對應於位於該第一接觸孔之底部之該阻絕金 膜之該下層鈦薄膜之薄膜厚度而設定。 I ‘又’另一較佳模式是··該第二多晶矽膜係設置於該準 溝中，以被完全埋入於其中。 η 今泪i i另一較佳模式是：該第二多晶矽膜並非完全埋於 一庇加 弟一接觸孔係被設置以幾乎達到該渠溝之 該第~ > 較佳模式是··一側壁絕緣膜係被設置於 依；該第二接觸孔之-侧壁上。
置，具有以下構造··= f施樣態，係提供了 一種半導體裝 成俾能電連接至一你^ 半導體基板中，一電容器係被形 於-第二接觸孔中個；散區域，1包含：-下電極，設置 之一第一絕緣膜中；—了，觸孔係形成於該半導體基板上 第一絕緣膜上；以及二，容絕緣膜，設置於該下電極與該 一多晶石夕製的上電極，設置於該電容
第10頁 473996 修正 案號 89102654 —— …丨· 五、發明說明（8) 絕緣膜上，一第一接觸孔係形成於覆蓋該上電極之一第一 絕緣膜中’以暴露該上電極之一部份，而一配線係經由談 第一接觸孔’隔著包含一下層鈦薄膜之一阻絕金屬^而= 接至該上電極，其中，具有大於該第一接觸孔之寬度之 度之一渠溝，係設置於在該第一接觸孔下之該第一 ^緣膜 中，且構成虛η又電谷器之一多晶秒膜係設於該竿溝中 於上述的第三實施樣態中，一種較佳模式是：與該第 一接觸孔具有不同深度之一第三接觸孔，係於該半ϋ基 板之一擴散區域，形成於包含該第一絕緣膜與該第二絕$ 膜並覆蓋該半導體基板之一絕緣膜中。 又，另一較佳模式是：藉由該多晶矽膜而形成於該渠 溝中之一多晶石夕區域之薄膜厚度，係對應於位於該第一二
觸孔之一底部之該阻絕金屬膜之該下層鈦薄膜之薄膜厚度 而設定。 X 又，另一較佳模式是：該多晶矽膜係被設置以完全埋 於該渠溝中。又，另一較佳模式是：該多晶矽膜並非完全 埋於該渠溝中，且該第一接觸孔係被設置以幾乎達到該渠 溝之一底部。 又，另一較佳模式是：一侧壁絕緣膜係被設置於該第 一接觸孔之側壁與該第二接觸孔之侧壁上。 依據第四實施樣態，提供了一種半導體裝置之製造方 法，包含以下步驟： —於一半導體基板中形成一擴散區域，然後，將一導電 插塞連接至該擴散區域，以形成一記憶體單元選擇電晶
第11頁 473996 _案號 89102654 五、發明說明（9) 年月曰_
形成一第一絕緣膜，俾能覆蓋該導電插塞，然後，於 該第一絕緣膜中形成一第二接觸孔，俾能暴露該導電插 塞，同時，形成一渠溝，俾能不露出該插塞； 於該第二接觸孔與該渠溝中同時形成一導電膜，以構 成一電容器之一下電極與一虛設電容器之一下電極；形成 電容絕緣膜，俾能覆蓋該兩電極，然後，於該電容絕緣膜 上形成由多晶矽所構成之一上電極，以形成一電容器與一 虛設電容器；
形成一第二絕緣膜，俾能覆蓋該電容器之該上電極， 然後，於該第二絕緣膜中形成一個寬度比一第二渠溝小的 第一接觸孔，俾能暴露該虛設電容器之該上電極，同時， 於包含該第一絕緣膜與該第二絕緣膜之一絕緣膜中，形成 一個深度與該第一接觸孔不同之第三接觸孔，其中，該第 二渠溝係以形成於該渠溝中之該電容絕緣膜覆蓋；
以下列方式形成一個具有由鈦所構成之一下層膜之阻 絕金屬膜：具有對應於藉由該上電極之多晶矽而形成於該 渠溝中之一多晶矽區域之薄膜厚度之薄膜厚度之一鈦薄 膜，係形成於該第一接觸孔之一底部；以及 執行熱處理，其乃使該阻絕金屬膜之該下層膜之鈦與 該上電極之多晶矽進行反應。 一種較佳的模式是：於該電容器形成步驟中，該上電 極係以將該上電極之多晶石夕完全埋於該渠溝中的方式形 成0
第12頁 473996 _案號89102654_年月曰 修正____ 五、發明說明（10) 又，另一較佳模式是：於該電容器形成步驟中，該上 電極係以多晶矽並非完全埋於該渠溝中，同時，該第一接 觸孔係被形成以達到該渠溝之一底部的方式形成。 又，另一較佳模式是：在該接觸孔形成步驟之後，更 包含以下步驟：於該第一側壁與該第三側壁上形成一側壁 絕緣膜。 以上述構造，一接觸孔係形成於覆蓋一多晶矽膜之一 絕緣膜中，以暴露此多晶矽膜之一部份，於一絕緣膜中， 在接觸孔下形成一個寬度比接觸孔大的渠溝，於渠溝中設 有一多晶矽膜，俾能使多晶石夕之供應，在阻絕金屬膜之多 曰曰砍與欽之間的砍化反應時不存在有不足之情形。 又，一接觸孔係形成於覆蓋一多晶矽膜之一絕緣膜 中’以暴露此多晶矽膜之一部份，於一絕緣膜中，在接觸 孔之下形成寬度比接觸孔大之渠溝，於渠溝中設有一多晶 石夕膜，俾能使即使接觸孔被過度蝕刻時，絕緣膜上之多晶 石夕膜並未與渠溝中之多晶矽膜分離，從而不會在一侧壁薄 膜係形成於接觸孔之側壁上時，導致一配線與多晶矽膜之 間之電性連接的問題。 因此，本發明可抑制在矽化反應時可能存在於一多晶 矽配線之孔洞的發生，從而降低並穩定接觸電阻。' 【較佳實施例之說明】 用以將本發明具體化之最佳模式將參考本發明之實施
第13頁 473996 案號89102654_年月日 修正 五、發明說明（11) 例之附圖而詳細說明。 第一實施例 如圖1與2所示，此種例示的半導體裝置具有下述構 造：一個被由20 0至30 Onm厚的場氣化層薄膜所組成的元件 隔離絕緣膜2所包圍的η型擴散區域3係形成於其中，並選 擇性地於例如ρ型石夕基板1之活性區域，以在區域3之間隔 著一閘極氧化膜4設置20 0至30 〇nm厚的多晶石夕閘極電極5的 方式，構成一源極或汲極區域，其係被由1〇〇至l50nm厚的 二氧化矽膜所組成之一第一層間絕緣膜6所覆蓋。每個擴 散區域3係與由一多晶矽膜所組成之位元接點8連接。一條 埋於由形成於整體表面之400至5〇〇 nm厚的磷硼矽玻璃 (BPSG)所組成之第二層間絕緣膜7中之位元線3〇係連接至 位元接點8。一接觸孔9係形成於第二層間絕緣膜7中。連 接至擴散區域3之一導電插塞1 〇係埋入於接觸孔9中。 由0.8至1.5 //m厚的二氧化矽膜或BPSG膜所組成之一 個第二層間絕緣膜Π被形成，俾能覆蓋整體表面。於第三 層間絕緣膜11係形成一個具有〇· 5至丨· 〇 Am的寬度與〇. 6至 1 · 1 // m的深度的接觸孔1 2，以暴露導電插塞1 〇。一個内壁 型圓柱狀構造的電容器1 5係連接至導電插塞丨〇。 此種電容器15係包含：一下電極16，由〇· 〇5至〇 . 1 厚的多晶石夕膜所構成，多晶矽膜係設置於接觸孔丨2之内壁 與底部上，並連接至導電插塞1〇 ; 一電容絕緣膜17，由6 至8nm厚的ΟΝΟ或ON膜所組成，0N0或⑽膜係被設置以覆蓋 下電極1 6與第二層間絕緣膜丨丨；以及一上電極丨8，由〇 · i 5
第14頁
五、發明說明（12) 至0 · 3 /z m厚的多晶矽膜所椹士、 蓋電容絕緣膜17。 成，此夕晶矽膜係被設置以覆 一個與接觸孔1 2鄰接並且女嫩Ύ t 之渠溝1 3，係形成於第三^鏠、/接觸孔1 2相同深度 成-虛設電容器19。亦；於渠溝13中形 的同時’於渠溝13中形成—個：‘贵合盗15之下電極16 所構成之0.05至O.hJ的電極16相㈣電材料 獏Π與上電極18 一起形，俾能與電容絕緣 ^ # ,.18 ..成虛扠電谷器19。電容絕緣膜17 興上電極1 8兩者係被延伸5袞曰 —占备— I 1甲至夕晶矽膜20上。此種如後所述 之，設：：器19係用以抑制孔洞的發生。# 一配線係經由 一阻絕金屬膜2 3連接5息翩、击& γ $ ; 逆接至母個連接至導電插塞10的真實電容 為15之上電極18時，孔洞係可能存在於上電極18中。 一個由〇· 35至〇· 55 β"1厚的氧化矽或BPSG膜所組成之 第四層間絕緣膜21係形成以覆蓋整體表面。一個具有〇 π =55_的寬度與〇.3至〇6_的深度之接觸孔以係形成 f第四層間絕緣膜21中’俾能暴露電容器15之上電極18。 :觸孔22係？成於上述渠溝13上’並具有小於由形成於渠 '中之電谷絕緣膜所覆蓋之渠溝1 4的寬度。這係如上所 述地形成以抑制孔洞之發生。而孔洞係可能在存在上電極 18上’從而導致縮小與穩定的電阻。 一 又’在半導體基板中之層間絕緣膜之其他位置具有： 一接觸孔31 ’形成於擴散區域3以提供一種電性連接；與 接觸孔32 ’形成於閘極電極5中以提供一種電性連接。 接觸孔31係實際上貫穿第四層間絕緣膜2丨，第三層間絕緣
473996
膜11 ’第一層間絕緣膜7 ’與第一層間絕緣膜6而形成，俾 能暴露擴散區域3。另一方面，接觸孔32係實際上貫穿第 四層間絕緣膜2 1，第三層間絕緣膜11，第二層間絕緣膜 7，與弟一層間絕緣膜6而形成，俾能達到閘極電極$。這 些接觸孔31與32係與上述接觸孔22同時形成。因此，接觸 孔31係以這些層間絕緣膜之最大的總薄膜厚度而形成最深 深度；而接觸孔22係以這些層間絕緣膜之最小總薄膜厚产 而形成最淺深度。 一個鶴製的導電插塞43與由25 0至450nm厚的鋁膜所組 成之一配線26，係經由接觸孔22，並隔著由一堆疊薄膜所 組成之阻絕金屬膜23而連接至上電極18，其中，堆疊薄膜 係由80至150nm厚的鈦薄膜24與70至15〇nm厚的氮化二膜託 所構成。 ' 配線26係由一抗反射膜27所覆蓋。抗反射臈27係由25 至30mn厚的氮化鈦膜所組成。同樣地，上述接觸孔^與“ 係隔著阻絕金屬膜3 3與3 4分別地設置有鎢製的導電插塞 43，配線35與36，及抗反射膜37與38。 土 構成上電極1 8之多晶矽膜的厚度係被期望維持於 至形成於鈦薄膜24中之接觸孔22之底部之薄膜厚度之〜 值。鈦薄膜24係與上電極18接觸以作為阻絕金屬㈣，並 = 上電極18在其組成的多晶石夕膜與鈦薄膜“間之
缺i多晶'夕。具體言之，在形成虛設電 谷器19之渠溝13中，構成上電極18之多晶矽膜i8A 入至足夠的薄膜厚纟，俾能使裝置在鈦與多晶石夕間之石夕化
473996 曰 修正 案號 8910?ί^ι 五、發明說明（14) 反應時不缺乏多晶石夕。因此，可永 之孔洞的發生。 抑制可能存在於上電極18 中二=形成！溝⑶於其中可形成虛設電容器1” 宽产即;•技17覆蓋之渠溝14之寬度係大於接觸孔22之 m;觸孔22被過度餘刻而達到電容絕緣膜17之 二中間絕緣膜11上之上電極18並未與形成於渠 ΐ :ί:::118Α分離’以避免配線之較差的連續 不執行過度㈣的情況相同之抑制可能存 在於上電極1 8之孔洞發生的效果。 裝置===參見如圖3至5的步驟順序說明製造上述半導體 所组：ί，如ΓΑ所示，由20°至30°nm厚的場氣化層薄膜 H 隔離絕緣膜2，係藉由使用一種孰知之 =t =之局部氧化法）法而形成於例如P型矽基板1上， 者，在由7G件隔離絕緣膜2所包圍之活性區域，由8至 的二氧化石夕膜所組成之閉極氧化膜4係藉由一種赦 乳化法而形成，然後，於此間極氧化 Π多；=藉由一獅(化學氣相沈積)法= 曰 光x彳法而對閘極電極5刻以圖案。其次，蕤A 使用閘極氧化膜4與閘極電極5作為光罩 曰 =質係藉由使用一種離子植入法或任何我= 導入至石夕基板中，以形成-個n型擴散區域： 於，、中構成一源極或汲極區域。 其次，使用CVD法，由10〇至15〇·厚的二氧化矽膜所 第17頁 473996
=之V/’緣膜6係形成以覆蓋閉極氧化則 】Γ-Λί 使用CVD法，使得-多晶石夕膜係形成以 ，位兀接點8予以連接至一個擴散區域3。位元 者將位元線30連接至擴散區域3。接著， 法’由 =G膜所組成之第二層間絕㈣係形成 又 然後，藉由光刻法而刻以圖宰以於第_屏 „成接觸孔9。由用以連接至^擴工層 =7夕Λ /所組成之導電插塞10係被埋入至第二層間絕緣 卜因此，—個記憶體單元選擇電晶體係形 成此半導體裝置中。 接著，如圖3Β所示，藉由使用CVD法，由〇8至15❹ ，的二氧化矽膜或BPSG膜所組成之第三層間絕緣膜丨丨係形 曾，及表面，然後，藉由使用光刻法而被刻以圖案，以於 一層間絕緣膜11形成具有〇5至1〇#111之寬度與〇6至1· 之深度之接觸孔12，以露出導電插塞1〇。同時，為了 =於與接觸孔12鄰接的位置暴露導電插塞1〇，與接觸孔12 成乎相同的深度的渠溝1 3係被形成。接觸孔丨2係被使用以 形成一電容器，而渠溝丨3係被使用以形成一虛設電容器。 其次，如圖4A所示，〇. 50至0· 1 //in厚的多晶矽膜係藉 由CVD法而形成遍及表面，然後，藉由光刻法而刻以圖案 以於接觸孔1 2中形成構成電容器之下電極丨6，同時於渠溝 13中形成構成一虛設電容器之下電極之導電膜2〇。 接著’如圖4B所示，由6至8nm厚的ΟΝΟ或ON膜所組成 之電容絕緣膜17，係藉由使用CVD法而形成，然後，藉由
473996 修正 曰 案號 89102654 五、發明說明（16) 光刻法而刻以圖案，俾能跨立於接觸孔丨2或渠溝丨3中之下 電極16與導電層20。 其次，如圖5A所示，〇· 15至〇· 3 厚的多晶矽膜係藉 由使用CVD法而形成，然後，藉由光刻法而刻以圖案，以 於電容絕緣膜1 7上形成上電極丨8。因此，電容器丨5係於渠 溝1 3中形成接觸孔1 2與虛設電容器丨9中。 接著，如圖5B所示，由〇. 35至〇· 55 “η厚的二氧化矽 膜或BPSG膜所組成之第四層間絕緣膜21，係藉由使用CVD 法而形成，並藉由光刻法而刻以圖案，以在渠溝丨3之上和 ^溝13中形成具有〇·35至0.55 //m之寬度與〇·3至0·6 //m之 深度的接觸孔22，以露出電容器15之上電極18。同時，接 觸孔31與32係形成於半導體基板i上之其他位置，亦即， 刀別於擴散區域3與閘極電極5形成接觸孔31與32。 ，次，每一個由80至15〇nm厚的鈦薄膜24與7〇至15〇11111 旱的氮化鈦25所組成之阻絕金屬膜23，33，與34，係藉由 使用濺鍍法而分別形成於接觸孔22，31，與32中。然後， 執行”、、處理以使阻絕金屬膜之鈦薄膜2 4與上電極1 8之多晶 矽：此接觸，⑼而於其間之界面形成矽化鈦。在此種矽化 :期，，構成上電極1 8之多晶矽膜係以對於形成於接觸 ^之氏部上之鈦薄膜24之薄膜厚度足夠厚的薄膜厚度被 埋入，，而避免多晶矽供應之不足。 繼地=由阻絕金屬膜23，33，與34上相 ..έΒ , ^ 、鳥斤構成之導電插塞43，由250至45Onm厚的鋁 '、 配線26，35，與36，與由25至30nm厚的氮化鈦膜
473996
從而完成依本實施例之 所組成之抗反射膜27，37，與38 半導體裝置。 ^ 因此 電容器1 5 極1 8之一 渠溝1 4， 蓋，於渠 能不存在 屬膜23之 因此 之孔洞之 i 二 ，依據 之上電 部份， 渠溝14 溝1 4中 有在石夕 鈦之間 ，在矽 發生， 施例 本實施例之構造，接觸孔22係形成於覆蓋 極18之第四層間絕緣膜21中，以暴露上電 於接觸孔22之下形成寬度大於接觸孔22之 係由开> 成於渠溝1 3中之電容絕緣膜丨7覆 係設有構成上電極；! 8之多晶矽膜丨8A，俾 化反應時，在上電極丨8之多晶矽與阻絕金 的多晶矽供應之不足現象。 化反應時，可抑制可能存在於多晶矽配線 以縮小並穩定接觸電阻。 一每T種依據本實施例之半導體裝置之構造主要與上述第 K施例不同之處為··接觸孔之縱橫比（接觸深度/接觸寬 度）係猎由形成一較寬渠溝而增加。 μ ,、ί ί 6所示，被設置以於第三層間絕緣膜11形成一虛 “器之渠溝4 〇 ’係形成與0 · 8至1. 5 // m —樣厚的厚 一實施例中之渠溝13寬之寬度。藉此，構成上 》、亦即，鈦薄膜24係因此相對於多晶矽膜18A而报薄地 开y成’以在矽化反應時僅需要小量的多晶矽，從而成功地 抑制由於多晶矽之供應不足夠所導致的孔洞的發生。又， 成於通J晶矽膜18'並非完全埋於渠溝40中’俾能使形 苐三層間絕緣膜11而形成之接觸孔39之底部的阻 、、、邑金屬膜23之鈦薄膜24形成相當薄的厚度。
473996
因為於渠溝40中設置上電極18之多晶矽膜18A係形成很薄 的厚度’以獲得較大的縱橫比，從而有利於微小圖案化配 線的形成。 依據本貫施例之半導體裝置可經由幾乎與第一實施例 相同的步驟製造。當形成於第三層間絕緣膜^中時，渠溝 40可僅藉由改變光阻膜圖案之尺寸而形成 了 / 其他步驟係幾乎與上述第-實施例相同。^度於圖 6中，對應於圖1與2的部分係以與圖1與2相同的參考數字 表示，故省略其詳細說明。 ^ 因此，依據本實施例之構造提供幾乎與上述第一 例相同的效果。 此外，依據本實施例之構造，電容器之上電極之多曰 矽膜可形成相當薄的厚度，#而提供貢 ： 縱橫比。 〜/妖碉礼又 1三實雜^ 依據本實施 施例不同之處在 一位元線之上的 器之構造係被置 成於一接觸孔之 於依據本實 成以暴露連接至 42之侧壁上，係 絕緣膜4 4。而導 例之半導 於：相較 構造之第 於位元線 侧壁上， 施例之半 一個擴散 設有由一 電插塞1 〇 體裝置之構造主要與上述第一實 於於其中具有一電容器係被置於 一實施例而言，第三實施例電容 以下，而且，一侧壁絕緣膜係形 俾能配合細微圖案化構造。 導體裝置中，如圖7所示，於形 區域3之導電插塞1 0之一接觸孔 氧化矽或氮化矽膜所組成之側壁 係經由接觸孔42與阻絕金屬膜23
第21頁 473996 -- 案號891026jl_I 月 日 倏正_ 五、發明說明（19) 連接至由一鎢製的導電插塞43，一鋁製配線47，與一抗反 射膜4 8所組成之一位元線。一個亦設於接觸孔2 2之側壁上 之側壁絕緣膜4 5，係與形成側壁絕緣膜4 5同時形成，故不 一定需要。 於依據本實施例之構造中，即使在如圖7所示之細微 圖案化構造（於其中例如電容器1 5之複數個上電極1 8係彼 此罪近地設置）’即使當接觸孔4 2在製造步驟之光刻期間 未對準上電極1 8且混合之改變已經使上電極1 8靠近導電插 塞43時，側壁絕緣膜44之存在可保持於其間之電性連接。 又’因為以形成於渠溝13(於其中形成虛設電容器IQ) 中之電容絕緣膜17覆蓋之渠溝14之寬度，係大於接觸孔 2 2。即使接觸孔2 2被過度姓刻達到電容絕緣膜1 7之高度， 在苐二層間絕緣膜11之上之上電極1 8並非與形成於渠溝1 4 中之多晶矽區域1 8Α分離，以避免配線之較差連續性，從 而不會導致在配線26與上電極1 8之間之電性連接的問題， 即使當侧壁絕緣膜4 5係形成於接觸孔2 2之側壁上時亦是如 此。 因此’依據本實施例之構造，可獲得幾乎與第一每 例相同的效果。 貝 此外，此種構造依據本實施例使避免在靠近彼此之配 線間之短路現象成為可能，從而有利於細微圖案化構造。 f發明並未受限於上述實施例，而可在不背離本：明 之乾嚀與精神之下作作種種變化與修改。舉例而言， 用的電容絕緣膜係並未受限於ΟΝΟ與ON膜，而可使用氧化木
第22頁 473996
、發明說明（20) 鈕膜，BST(BaSr)Ti03 膜，PZT(Pb(ZrTi)〇3膜等。又，只要 電容器係設置於一半導體基板上’本發明亦可應用於DRM 與單獨的電容器。 又，、所採用之閘極氧化膜並未受限於氧化膜，而可用 氮化膜或一種結合一氧化膜與一氮化膜之雙重構造的薄 膜。亦即，只要其係為-種MIS型式，本案之電晶體並未 受限於MOS型電晶體，而可為MNS(金屬氮化物半導體 晶體或MNOS(金屬氮化物半導體）型電晶體。又，每個 體區域中之導電型式可能在型之間㈣。亦即 通道電晶體’更可應用至p通侧電曰： 膜之厚度，堆疊層之數目，•用以形成這些薄膜 可能依據應用情況與目的而改變。 、 μ r t ίi申睛案主張日本特願平u—036544號之優先 考資料。 丁月1 b曰，在此列入作為參 473996 案號 89102654 _3. 曰 修正 圖式簡單說明 本發明之上述與其他目的、優點與特徵，將從配合附 圖的下述說明而更顯清楚，其中： 圖1係為顯示本發明之第一實施例之半導體之構造之 平面視圖； 圖2係為沿著圖1的線A-A之剖面圖； 圖3A、圖3B係為顯示用以製造半導體裝置之步驟之流 程圖， 圖4A、圖4B係為用以製造半導體裝置之後續流程圖； 圖5A、圖5B係為用以製造半導體裝置之又另一後續流 程圖， 圖6係為顯示依本發明第二實施例之半導體裝置之構 造之剖面圖； 圖7係為顯示依本發明第三實施例之半導體裝置之構 造之剖面圖； 圖8係為顯示習知之半導體裝置之構造之剖面圖； 圖9A、圖9B顯示習知之半導體裝置之缺陷；以及 圖1 0係顯示習知之半導體裝置之構造之剖面圖。 【符號之說明】 1〜半導體基板 2〜元件隔離絕緣膜 3〜擴散區域 4〜閘極氧化膜 5〜閘極電極 6〜第一層間絕緣膜 7〜第二層間絕緣膜
第24頁 473996 _案號89102654_年月日_修正 圖式簡單說明
8〜位元接點 9〜接觸孔 1 0〜導電插塞 11〜第三層間絕緣膜 1 2〜接觸孔 13〜渠溝 14〜渠溝 1 5〜電容器 1 6〜下電極 1 7〜電容絕緣膜 1 8〜上電極 18A〜多晶矽膜 1 9〜虛設電容器 2 0〜多晶石夕膜
2 1〜第四層間絕緣膜 2 2〜接觸孔 2 3〜阻絕金屬膜 24〜鈦薄膜 2 5〜氮化鈦膜 2 6〜配線 27〜抗反射膜 3 0〜位元線 3 1，3 2〜接觸孔 3 5，3 6〜配線
第25頁 473996 _案號89102654_年月日 修正 圖式簡單說明 37，38〜抗反射膜 3 9〜接觸孔 40〜渠溝 42〜接觸孔 43〜導電插塞 44〜側壁絕緣膜 4 5〜侧壁絕緣膜 4 7〜鋁製配線 48〜抗反射膜
5 1〜碎基板 5 2〜裝置隔離絕緣膜 5 3〜η型擴散區域 5 3〜擴散區域 5 4〜閘極氧化膜 5 5〜閘極電極 5 6〜第一層間絕緣膜 5 7〜第二層間絕緣膜 5 8〜位元接點
5 9〜接觸孔 6 0〜導電插塞 6 1〜第三層間絕緣膜 62〜接觸孔 6 5〜電容器 6 6〜下電極
第26頁 473996 _案號89102654_年月日_修正 圖式簡單說明 3 3，3 4〜阻絕金屬膜 6 7〜電容絕緣膜 6 8〜上電極 71〜第四層間絕緣膜 72〜接觸孔 7 3〜阻絕金屬層 74〜鈦薄膜 75〜氮化鈦膜 7 6〜上配線 77〜抗反射膜 78〜導電插塞 79〜導電膜（抗破裂膜） 8 0〜接觸孔 81〜孔洞
第27頁

Claims (1)

  1. 473996 __案號89102654 _年月日 修正___ 六、申請專利範圍 1· 一種半導體裝置，具有以下構造··在覆蓋於一半導 體基板之一第一絕緣膜上設有一第一多晶矽膜，且在覆蓋 於第一多晶矽膜的一第二絕緣膜中形成有用以使該第一多 晶矽膜的一部份露出之第一接觸孔，而一配線係經由該第 一接觸孔，藉由包含一下層鈦薄膜之一阻絕金屬膜而連接 至該多晶砍膜； 其中，該第一接觸孔下方之該第一絕緣膜中，設有寬 度較該第一接觸孔之寬度為大之一渠溝，且於該渠溝中設 有一第二多晶碎膜。 2·如申請專利範圍第1項之半導體裝置，其中，藉由 該第二多晶矽膜而形成於該渠溝中之一多晶矽區域之薄膜 厚度，係對應於位於該第一接觸孔底部之該阻絕金屬膜之 該下層鈦薄膜之薄膜厚度而設定。 3·如申請專利範圍第2項之半導體裝置，其中，該第 二多晶矽膜係設置於該渠溝中，以被完全埋入於其中。 4·如申請專利範圍第2項之半導體裝置，其中，該第 二多晶石夕膜並非完全埋於該渠溝中，且該第一接觸孔係被 設置以幾乎達到該渠溝之一底部。 5· 一種半導體裝置，具有以下構造：在覆蓋於一半 導體基板之一第一絕緣膜上設有一第一多晶矽膜，且在覆 蓋於第一多晶矽膜的一第二絕緣膜中形成有用以使該第一 多晶石夕膜的一部份露出之第一接觸孔；且在包含該第一絕 緣膜與為第一絕緣膜之絕緣膜中，有一與該第一接觸孔不 同深度之第二接觸孔形成於該半導體基板之一擴散區域；
    第28頁 473996 _案號89102654_年月曰 修正_ 六、申請專利範圍 而一配線係經由該第一接觸孔，藉由包含一下層鈦薄膜之 一阻絕金屬膜而連接至該多晶矽膜； 其中，該第一接觸孔下方之該第一絕緣膜中，設有寬 度較該第一接觸孔之寬度為大之一渠溝，且於該渠溝中設 有一第二多晶石夕膜。 6. 如申請專利範圍第5項之半導體裝置，其中，藉由 該第二多晶矽膜而形成於該渠溝中之一多晶矽區域之薄膜 厚度，係對應於位於該第一接觸孔之一底部之該阻絕金屬 膜之該下層鈦薄膜之薄膜厚度而設定。 7. 如申請專利範圍第6項之半導體裝置，其中，該第 二多晶矽膜係被設置於該渠溝中，以完全被埋入於其中。 8. 如申請專利範圍第6項之半導體裝置，其中，該第 二多晶矽膜並非完全埋於該渠溝中，且該第一接觸孔係被 設置以幾乎達到該渠溝之一底部。 9. 如申請專利範圍第5項之半導體裝置，其中，一側 壁絕緣膜係被設置於該第一接觸孔之一侧壁與該第二接觸 孔之一側壁上。 10. —種半導體裝置，具有以下構造：於一半導體基 板中，形成有電連接至一個擴散區域的一電容器，該電容 器包含： 一下電極，設置於一第二接觸孔中，第二接觸孔係形 成於該半導體基板上之一第一絕緣膜中； 一電容絕緣膜，設置於該下電極與該第一絕緣膜上； 以及
    第29頁 473996 _案號89102654_年月曰 修正_ 六、申請專利範圍 一多晶矽製的上電極，設置於該電容絕緣膜上，一第 一接觸孔係形成於覆蓋該上電極之一第二絕緣膜中，以暴 露該上電極之一部份，而一配線係經過該第一接觸孔，介 由包含一下層鈦薄膜之一阻絕金屬膜而連接至該上電極； 其中，在該第一接觸孔下之該第一絕緣膜中，設置寬 度較該第一接觸孔為大之一渠溝，且於該渠溝中設有構成 一虛設電容器之一多晶矽膜。 11.如申請專利範圍第1 0項之半導體裝置，其中，與 該第一接觸孔具有不同深度之一第三接觸孔，係形成於包 含該第一絕緣膜與該第二絕緣膜的一絕緣膜中，且該絕緣 膜於該半導體基板之一擴散區域中覆蓋於該半導體基板。 1 2.如申請專利範圍第1 0項之半導體裝置，其中，藉 由該多晶矽膜而形成於該渠溝中之一多晶矽區域之薄膜厚 度，係對應於位於該第一接觸孔之一底部之該阻絕金屬膜 之該下層鈦薄膜之薄膜厚度而設定。 1 3.如申請專利範圍第1 2項之半導體裝置，其中，該 多晶矽膜係被設置以完全埋於該渠溝中。 1 4.如申請專利範圍第1 2項之半導體裝置，其中，該 多晶矽膜並非完全埋於該渠溝中，且該第一接觸孔係被設 置以幾乎達到該渠溝之一底部。 1 5.如申請專利範圍第11項之半導體裝置，其中，一 側壁絕緣膜係被設置於該第一接觸孔之側壁與該第二接觸 孔之側壁上。 16. —種半導體裝置之製造方法，包含以下步驟：
    第30頁 473996 _案號89102654_年月曰 .修正_ 六、申請專利範圍 於一半導體基板中形成一擴散區域，然後，將一導電 插塞連接至該擴散區域，以形成一記憶體單元選擇電晶 體； 形成一第一絕緣膜，俾能覆蓋該導電插塞，然後，於 該第一絕緣膜中形成一第二接觸孔，俾能暴露該導電插 塞，同時，形成一渠溝，俾能不露出該插塞； 於該第二接觸孔與該渠溝中同時形成一導電膜，以構 成一電容器之一下電極與一虛設電容器之一下電極； 形成電容絕緣膜，俾能覆蓋該兩電極，然後，於該電 容絕緣膜上形成由多晶矽所構成之一上電極，以形成一電 容器與一虛設電容器； 形成一第二絕緣膜，俾能覆蓋該電容器之該上電極， 然後，於該第二絕緣膜中形成一個寬度比一第二渠溝小的 第一接觸孔，俾能暴露該虛設電容器之該上電極，同時， 於包含該第一絕緣膜與該第二絕緣膜之一絕緣膜中，形成 一個深度與該第一接觸孔不同之第三接觸孔，其中，該第 二渠溝係以形成於該渠溝中之該電容絕緣膜覆蓋； 形成具有由鈦所構成之下層膜的一阻絕金屬膜，俾於 該第一接觸孔之底部形成一鈦薄膜，該鈦薄膜之薄膜厚度 係和由構成該上電極之多晶矽所形成於該渠溝中之一多晶 矽區域之薄膜厚度相對應；以及 執行熱處理，其乃使該阻絕金屬膜之該下層膜之鈦與 該上電極之多晶砍進行反應。 1 7.如申請專利範圍第1 6項之半導體裝置的製造方
    第31頁 473996 _案號89102654_年月日__ 六、申請專利範圍 法，其中，於該電容器形成步驟中，該上電極係以將該上 電極之多晶矽完全埋於該渠溝中的方式形成。 1 8.如申請專利範圍第1 6項之半導體裝置的製造方 法，其中，於該電容器形成步驟中，該上電極係以多晶矽 並非完全埋於該渠溝中，同時，該第一接觸孔係被形成以 達到該渠溝之一底部的方式形成。
    1 9.如申請專利範圍第1 6項之半導體裝置的製造方 法，其中，在該接觸孔形成步驟之後，更包含以下步驟： 於該第一接觸孔與該第二接觸孔之各個側壁上形成一側壁 絕緣膜。
    第32頁
TW089102654A 1999-02-15 2000-02-15 Semiconductor device and method for manufacturing the same TW473996B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11036544A JP2000236076A (ja) 1999-02-15 1999-02-15 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
TW473996B true TW473996B (en) 2002-01-21

Family

ID=12472725

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089102654A TW473996B (en) 1999-02-15 2000-02-15 Semiconductor device and method for manufacturing the same

Country Status (4)

Country Link
US (2) US6313497B1 (zh)
JP (1) JP2000236076A (zh)
KR (1) KR100363049B1 (zh)
TW (1) TW473996B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100630666B1 (ko) * 2000-08-09 2006-10-02 삼성전자주식회사 금속 콘택 및 커패시터를 포함하는 반도체 소자 제조방법
KR100370130B1 (ko) * 2000-10-06 2003-01-30 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR100366632B1 (ko) * 2000-10-10 2003-01-09 삼성전자 주식회사 도전층의 박리를 억제할 수 있는 반도체 소자 및 그의제조 방법
JP3624822B2 (ja) * 2000-11-22 2005-03-02 株式会社日立製作所 半導体装置およびその製造方法
FR2828764B1 (fr) * 2001-08-16 2004-01-23 St Microelectronics Sa Circuit integre et son procede de fabrication, et cellule de memoire incorporant un tel circuit
KR100446293B1 (ko) * 2002-01-07 2004-09-01 삼성전자주식회사 저항체를 포함하는 반도체 소자 제조 방법
JP2004079924A (ja) * 2002-08-22 2004-03-11 Renesas Technology Corp 半導体装置
JP2004128188A (ja) * 2002-10-02 2004-04-22 Renesas Technology Corp 半導体装置の製造方法
JP3944455B2 (ja) * 2003-01-31 2007-07-11 松下電器産業株式会社 半導体装置及びその製造方法
MXPA06001417A (es) * 2003-08-04 2006-05-15 Pfizer Prod Inc Composiciones farmaceuticas de adsorbatos de farmacos amorfos y materiales que forman microfases lipofilas.
JP2006032574A (ja) * 2004-07-14 2006-02-02 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP4338614B2 (ja) * 2004-09-29 2009-10-07 シャープ株式会社 半導体装置およびその製造方法
JP4783027B2 (ja) * 2005-01-24 2011-09-28 パナソニック株式会社 半導体記憶装置
JP4778765B2 (ja) * 2005-10-07 2011-09-21 富士通セミコンダクター株式会社 半導体装置及びその製造方法
KR100778850B1 (ko) * 2005-10-28 2007-11-22 동부일렉트로닉스 주식회사 반도체 소자의 커패시터 및 그 형성방법
US7612399B2 (en) * 2005-11-08 2009-11-03 Samsung Electronics Co., Ltd. Semiconductor integrated circuit devices
KR100720261B1 (ko) * 2006-01-26 2007-05-23 주식회사 하이닉스반도체 반도체 소자 및 그의 제조 방법
WO2009095996A1 (ja) * 2008-01-29 2009-08-06 Unisantis Electronics (Japan) Ltd. 半導体記憶装置
US8692310B2 (en) 2009-02-09 2014-04-08 Spansion Llc Gate fringing effect based channel formation for semiconductor device
US9418413B1 (en) * 2009-07-06 2016-08-16 Camtek Ltd. System and a method for automatic recipe validation and selection
US20120018198A1 (en) * 2010-03-30 2012-01-26 Ibiden Co., Ltd. Electronic component and printed wiring board
US10431494B2 (en) * 2018-01-29 2019-10-01 International Business Machines Corporation BEOL self-aligned interconnect structure

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2682455B2 (ja) * 1994-07-07 1997-11-26 日本電気株式会社 半導体記憶装置およびその製造方法
JP3323352B2 (ja) 1995-02-13 2002-09-09 三菱電機株式会社 半導体装置
JPH09246492A (ja) 1996-03-13 1997-09-19 Toshiba Corp 半導体記憶装置およびその製造方法
JPH10223886A (ja) 1997-01-31 1998-08-21 Matsushita Electric Works Ltd 半導体装置
US5913150A (en) * 1997-04-11 1999-06-15 Nec Corporation Method for manufacturing semiconductor device using spin on glass layer
JPH1126715A (ja) 1997-06-30 1999-01-29 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPH11186522A (ja) 1997-12-22 1999-07-09 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPH11186524A (ja) * 1997-12-24 1999-07-09 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5858831A (en) * 1998-02-27 1999-01-12 Vanguard International Semiconductor Corporation Process for fabricating a high performance logic and embedded dram devices on a single semiconductor chip
KR100301038B1 (ko) * 1998-03-02 2001-09-06 윤종용 씨오비(cob)를구비한반도체메모리장치및그제조방법
JP3398056B2 (ja) 1998-06-29 2003-04-21 三洋電機株式会社 半導体装置とその製造方法
US5895239A (en) * 1998-09-14 1999-04-20 Vanguard International Semiconductor Corporation Method for fabricating dynamic random access memory (DRAM) by simultaneous formation of tungsten bit lines and tungsten landing plug contacts

Also Published As

Publication number Publication date
US6541335B2 (en) 2003-04-01
KR20000058051A (ko) 2000-09-25
KR100363049B1 (ko) 2002-11-30
US20020013026A1 (en) 2002-01-31
US6313497B1 (en) 2001-11-06
JP2000236076A (ja) 2000-08-29

Similar Documents

Publication Publication Date Title
TW473996B (en) Semiconductor device and method for manufacturing the same
US6130449A (en) Semiconductor memory device and a method for fabricating the same
US7329953B2 (en) Structure for reducing leakage currents and high contact resistance for embedded memory and method for making same
JP4567314B2 (ja) 半導体装置及びその製造方法
KR100292943B1 (ko) 디램장치의제조방법
KR100392210B1 (ko) 메모리 어레이 및 지원 트랜지스터 형성 방법
JPH0529563A (ja) 半導体集積回路装置及びその製造方法
US20090001437A1 (en) Integrated Circuit Devices Including Recessed Conductive Layers and Related Methods
KR20010054734A (ko) 반도체 장치의 제조방법
US6593610B2 (en) Memory cell arrays
US6060350A (en) Semiconductor memory device having word line conductors provided at lower level than memory cell capacitor and method of manufacturing same
KR100273987B1 (ko) 디램 장치 및 제조 방법
US6486026B2 (en) Method of forming DRAM circuitry
JP3752795B2 (ja) 半導体記憶装置の製造方法
KR20020072846A (ko) 엠아이엠 캐패시터를 채용한 캐패시터 오버 비트 라인구조의 반도체 메모리 소자 및 그 제조 방법
JPS63281457A (ja) 半導体メモリ
KR980012541A (ko) 반도체 칩 및 dram 제조방법
JP2001015711A (ja) 半導体装置の製造方法
JP2004311706A (ja) 半導体装置及びその製造方法
JP2005236135A (ja) 半導体装置の製造方法
KR20060074715A (ko) 반도체메모리장치 및 그 제조 방법
JPH11168192A (ja) 半導体記憶装置
JP3177038B2 (ja) 半導体記憶装置及びその製造方法
JP3942814B2 (ja) 半導体装置の製造方法
JP3651130B2 (ja) 半導体記憶装置及びその製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees