TW414982B - Chip-on-chip packages - Google Patents

Chip-on-chip packages Download PDF

Info

Publication number
TW414982B
TW414982B TW087115697A TW87115697A TW414982B TW 414982 B TW414982 B TW 414982B TW 087115697 A TW087115697 A TW 087115697A TW 87115697 A TW87115697 A TW 87115697A TW 414982 B TW414982 B TW 414982B
Authority
TW
Taiwan
Prior art keywords
integrated circuit
interconnection
circuit
wafer
planar surface
Prior art date
Application number
TW087115697A
Other languages
English (en)
Inventor
Robert Charles Frye
Yee Leng Low
Kevin John O'connor
Original Assignee
Lucent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lucent Technologies Inc filed Critical Lucent Technologies Inc
Application granted granted Critical
Publication of TW414982B publication Critical patent/TW414982B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5221—Crossover interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5381—Crossover interconnections, e.g. bridge stepovers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

414882
五、發明說明（1) 發明領域 本發明係關於具有晶片疊晶片總成之積體電路封渡製 發明背景 多年來’半導體裝置與封裝設計之趨勢為朝向較高度之 整合’其在記憶體技術中係呈同一晶片上之積體記憶與遷 輯體。電力模組與驅動器電路一般為MAM與別媚裝置之— 部份’且許多記憶體裝置設計皆具有專用邏輯，且内建記 憶體列於一共同晶片上。惟，邏輯與記憶半導體元件雖然 共用許多共同特性’但是其間仍有差異，例如—DRAM記憶 體疋件之一重要特性即為儲存電容器，此元件最好製成較 小型為佳’且重要的是無瑕庇或漏損。邏輯裝置並無可比 較之疋件’在許多裝置内容中較易被容許，因此，調整以 達到記憶體裝置最佳化之晶圓製程中通常不對邏輯裝置做 最佳化’其間即可得到一折衷以具有不同裝置種類於同一 半導體晶片上β ”整合或内建"之一替換發展係"分解"，其記憶體裝置主 要由記憶體細胞組成，且其所需之支承電路保持於一晶片 中，而"應用11邏輯與其他電晶體皆設置於另一晶片上，諸 晶片可針對其組件之尺寸與特性做最佳之加工處理。在此 技術中整合”係實施於封裝程度，且其成功之關鍵在於 一封裝技術，以產生一最終產品而在性能與尺寸上優越於 一晶片整合系統，至少在尺寸之比較上。
C；\Program Files\Patent\55056. ptd 第 4 頁 414382 五、發明說明（2) "' ' '~~" ' 裝’倒裝晶片式接合係發展良好之技術，其特徵在將裸發 積體電路晶種翻覆結合於一互接之基材上’例如一印刷線 路板。目前已發展出多種結合技術，如焊珠式結合、焊珠 柵列（BGA-係焊珠結合方式之一種）、及焊塊結合，這些技 藝導致穿過較小接觸表面之相關I /〇間距，此外，電子性
Sb亦φζ升，因為線路長度減小，通常這邊技藝中之結合方 法為焊接。 這些研發之初期實施為多晶片模組，其中二或多牧主動 裝置晶片係結合於一共同之互接基材，互接基材為一標準 之印刷線路板，或在一較複雜之封裝設計中為一矽晶圓。 提供晶片間互接之大部份電路，即晶片之間連接者，其設 於互接基材上，晶片本身在其内部含有電路型式（金屬）之 晶片間互接，金屬終端為成列之丨/〇結合位置，此為用於 晶片間互接之互接位置。由前文知，邏輯與記憶晶片且有 成千上百個I/O位置待互接，因此，互接基材上之晶片間 互接即變得十分複雜。在現有設計中，此電路需要許多之 交叉f互接，為了在晶片間互接中提供交叉，因而提供一 第二高度之印刷電路，多層式印刷電路板以及多層式矽互 接基材係屬習知且廣為使用，但是仍較為昂責，且變化性 較單層式互接組合為小。 在多晶片模組技術中之一較進步者為晶片疊晶片方式， 其中一主動晶片以倒裝晶片式接於另一主動晶片，而非一 互接基材，當晶>1之相對尺寸容許時，二或多牧之較小晶 片即可結合於一較大晶片。邏輯晶片如數位式訊號處理器
414982 五、發明說明（3) 者，其具有相當大之涵蓋表面， 體晶片，邏輯晶片即支承晶片，复勺二二一匕二標準記,[ 意 因而省除了習知MCM封裝之板面或、二裝某- '框封较内， 惟，如同前述之限於…片之表面上， 片仍需提供二種高度之互接β之乂叉式連接，支承晶 多層式互接總成係屬習知 貴，且變化性較單層式！接：：：：用，惟其仍然較為昂 發明說明 互：么疊中其*所有“間之 時係藉由變動至少-此：：：度互；+，此依本發明達成 片。若右-$ $抖$ ‘日曰片間互接電路於較小（頂部）之晶 -故曰Μ I ^ s ϋ 了部晶片時，晶片間之電路即可設計為 中-頂部晶片之互共=互接高度’即接於其 組合之-關鍵特性為：用包”程於其他頂部晶片上。此種 隙，以提供空氣絕緣2已存在於日曰片疊晶片結合中之間 圖式簡單說明％式交又連接。 圖1係一典型晶片疊晶 圖2係一典型晶片疊晶 圖3係一典型晶片疊a 及曰a 圖4係一晶片疊晶片總 圖5孫比較於圖3、4之 互接電路； 片互接組合之代表簡示圖； 片互接組合之平面圖； 片總成中一部份互接之簡示圖； 成中二層互接組合之簡示圖； 示意圖’揭示本發明之單一高度
414982 五、發明說明（4) ---*-------- 圖6係圖5所示單一真 圖7_ 问度互接組合一部份之平面圖； 中之多數—交不又 說明實施於本發明單-高度互接電路 圖圖8及係構成本發明-典型配置部份之"錯誤”互接示意 圖θ係一牧疊上一枚式晶曰 诵讲免士 = i a日片封裝之簡示圖’揭示 ^其中一了貝晶片之互接路獲，L'i 丨 7k β Η " Μ ^ / r 利連接其他頂晶片至支 水0曰片錯誤"侧上之一位置。 Π 土又 詳細說明 參閱圖1，所示之一船b HAa 其士士 a μ 日日 宜日曰片組合係以晶片1 1做為 基材晶片之支承晶片12、13，如圖张- 曰日乃i 1做為 中，墓封11总士认β 圖所不’在一典型之組合 f基材B曰月11係大於晶片1 2、1 3，在牲wp 1 片為微處理器晶片或專用積體電路(AsH較大之晶 片為記憶體晶片。圖示之組合中亦可，义 '之晶 合中之整體封裝尺寸係比一罝有二曰曰片疊a0片組 型微處理器晶片具有較小之涵體於晶片上之大 知塊晶片晶之互接處，即指晶片i 2 間者，係以圖1中之14表示，為求簡明起見、，圖中晶僅片二之 牧焊塊互接處，而在.實際狀況中’ 固甲僅不四 通常為一邊㈣之此凸塊。 〃係'代表-較大行列且 可以瞭解的是，此技藝中之晶片疊晶片經 支承晶片表面區域做為互接佈線之 y- . ^ 〜度點，在基材轰而|_佑 線互接以增加變換晶片間結合位置 衣上师 接電路設計者之彈性。據此，如圖 娜地項添立 文圚2所不，以晶片i i支承
C:\Program Files\Patent\55056. ptd
第7頁 414982 五、發明說明（ο 晶片1 2、1 3之習知晶片疊晶片總成即具有互接電路於支承 晶片11上，互接組合之一部份可詳示於圖3中，圖3中’基 材31為支承晶片且上覆以一厚絕緣層32，通常為聚醯亞土 胺。絕緣層32可為積體電路之覆蓋層，但是其通常施加於 覆蓋層上’例如S INC APS (圖中未示），層32較佳為一光學 定義式聚合物，以利窗孔形成於積體電路接合墊片上，其 中一者係揭示於33。所需之互接金屬化係形成於層μ上， 且由路程35 '36、37表示，路程35接觸於接合整片33且如 圖所示沿著層3 2之表面做側向延伸’而路程3 β、3 7則在y 方向延伸向視者。金屬層沈積且形成圖案後，其覆蓋以絕 緣層38且一窗孔形成於路程35之部份39上方之層38中。所 示之頂晶片41係設有積體電路接合墊片42，而絕緣層43設 有一窗孔以用於接合墊片。晶片間之互接係由焊塊44達 成，圖示為支承晶片上之凸塊金屬化45及位於頂晶片上者 4 6° 在支承晶片大致大於支承晶片所承載晶片之晶片疊晶片 組合中之一項重要優點為支承晶片上之金屬化程度可有效 地使用延伸出頂晶片周邊以外之支承晶片上之區域’在/ 直接之互接結構中，即晶片將接合墊片互接於接合墊片之 處，支承基材上之接合墊片係位於支承晶片邊緣内側’其 可於此處直接匹配於頂晶片上邊緣墊片列。先前之組合領1 點可見於圖2，大致之佈線係實施於頂晶片涵蓋表面之外 側，而一大型區域亦可取得做I / 0接合塾月位置’以用做 支承基材。
C:\Program Files\Paient\55056.ptd 第8頁 414S82 五、發明說明（6) 在晶片疊晶片總成之發展中，吾人可知其需要交叉式互 接’且交又式組合係實施於如圖4所示之二層式金屬結 構，此處之金屬路程51、52、53、54包含第一高度金屬’ 而路程55、56包含第二高度金屬，由此可知二金屬高度即 可分別提供交叉能力，例如路程55 '56相交於路程51、 53。 雖然二高度式金屬有其效用，但是本發明之一改良設計 可見於圖5 ’在圖5之互接組合中，一金屬高度形成於支承 晶片上’而另一高度形成於頂晶片上。在圖5中，所示之 支承晶片基材61設有接觸塾片62，且單一高度之互接電路 係以路程6 3、64 ' 65表示’一頂晶片67利用焊塊6 8、6 9而 疊接於支承晶片S1，下方凸塊金屬71係提供於焊塊與晶片 表面之間。一單一高度之金屬互接形成於頂晶片67上，且 以路程72、73、74表示’在所示之互接組合中，頂晶片表 面上之路程73經由焊塊互接處68、69而跨過支承晶片表面 上之路程6 4 ’交又處以間隙7 5做空氣絕緣。本發明互接總 成中之空氣絕緣交叉主要可容許在佈線設計中有完全之彈 性度，"空氣絕緣”係指一被動式間隙，其可填入或不填入 一填充材料如環氧樹脂，以處理熱膨脹效應。 圖5中之下方凸塊金屬71可為多種習知金屬之一者，諸 金屬需良好地黏接於路程或接觸墊片之材料，需可由一般 焊鍚成份潤濕，及呈高導電性。符合諸此要求之一結構為 鉻與銅之複合物，鉻先積置以黏附於接觸墊 >；，銅再施加 於鉻上以提供一可濕焊之表面。鉻已知可良好地黏附於多
C:\Program Files\Patent\55056. ptd 第9頁 414383 五、發明綱⑺ ' ---- 種材料、有機物及無機物，冑此，其可良好地黏接於電介 質材料，如Si〇2、SINCAPS '聚醯亞胺等等一般用於積體 電路製程中者’以及金屬如銅與鋁。.准，焊接合金會溶解 =將㈣濕H直接在鉻上之—薄銅層將溶解成溶 4焊料，然後焊料再自鉻層脫濕。為了確定焊料與UBM之 間之介面整合，一鉻銅複合物或合金層通常使用於鉻與銅 層之間。 、 剛述諸層通常為濺射，因此有多種選擇方式可將其積 置，該層可由一合金靶物濺射，其可使用一鉻靶濺射，再 換以一銅乾’或者其可使用分隔之鉻與銅靶濺射，並於二 者之間變換，後者產生一具有分級式複合物之層且此為較 佳技藝β 在本發明之較佳實例中，下方凸塊金屬包含一第一鉻 層，具有500-5000埃厚度且較佳為1〇〇〇_3〇〇〇埃。鉻良好 黏接於鋁路程，以及接於鈦_鉋_金接觸墊片表面，且亦接 於結構中之電介質層，其亦為耐火性且形成—耐腐蝕之介 面供與鋁接觸。一第二層鉻/銅層係一轉變層，以提供一 濕焊以及鉻層與一後續形成銅層之間之一冶金式聲音介 面’轉變層較佳為利用於一具有鉻與铜靶之裝置中濺射型 成，且在靶之間轉變，此舉造成一共同濺射層中具有一在 純络與純銅之間變化之成份。轉變層厚度為丨〇 〇 〇 _ 5 〇 〇 〇 埃，較佳為2 0 00 -3 0 0 0埃。 其次為一銅層具有1〇〇〇_1〇q⑽埃厚度，且較佳為 2000-6000埃沈積於轉變層上，鋼層46由一般用於焊塊之
414982 五 '發明說明（8) -- ，料潤濕，與料㈣之大特銅之較低，且在溶 ^溫度時銅層㈣溶解於焊塊中ϋ成-物理性且電氣 :之聲音結合》甚至所有銅皆溶入焊料層肖，焊料仍將黏 接及潤濕鉻/銅層。一選擇性之金層可施加於銅層之表 面，以防止銅表面氧化，選擇性之金層具有5〇〇 — 3〇〇〇埃厚 度，且較佳為1 0 0 0 -2 0 0 0埃。 處理此多層式下方凸塊金屬系統之其他細節可見於本人 ，同案申請案編號（1997年4月2日提出之肸料“案31號）’ 在此可供做參考，此金屬系統係特別有用於上述之互接製 程’其他習知技術之替換亦可採用。 圖5之互接總成係示於圖6之平面圖中，所示支承晶片上 之金屬設有光影，且所不頂晶片部份上之金屬設有暗影， 交又、路程64上方之路程73及路程74下方之路程65在此圖 中較為清楚。本文所示之圖中，路程係佈線於$與7方向， 惟’習於此技者應可肯定其另可用直角以外之角度交又， 例如其可沿45度角佈線。 藉由互接使用焊塊之交又互接結合可見圖7之示意圖 中’支承晶片為81而項倒裝晶片式接合|，晶片為μ，晶片 結合於焊珠結合劑83、84、85 '86 ’目的在令支承晶片81 上之互接接觸墊片87、88互接頂晶片82上之接觸墊片91、 92 ’金屬路程93、94 '95位於基材晶片81上而路程96、 97、98位於頂晶片82上’路程藉由焊珠互接而互接於結合 墊片’路程96則跨過路程94及路程97跨過路程95。 在本發明之互接組合中*至少有些焊珠結合劑係所謂之
C:\Program FiIes\Patent\55056. ptd 第 11 頁 414982
五、發明說明（9) 通孔’即金屬高度間之互接處，丨不㈣先前技#之焊珠 結合劑互接於晶片基材上之接觸塾片。諸通孔焊珠互接處 之設置可為任意處，即在頂晶片涵蓋表面中之任意位置， 使用焊珠結合劑做為通孔互接處通常意指谭珠結合劑之數 量大於在-般之晶片疊晶片總成内者。惟，增加數量之焊 珠结合劑會增加總成之機械整合性，且亦提供較佳之埶分 配’以及較多之散熱選擇。 由於許多焊塊互接處係位於晶片邊緣之内側，且終端通 常位於或接近於晶片邊緣，因此有些互接為,，錯誤"互接， 其例子可見於圖8。路程101互接於支承晶片1〇3上之邊緣 墊片102且利用通孔焊塊互接處1〇4，頂晶片1〇〇上之路程 105令焊塊104與接觸塾片106互接。由於路徑並非直接 式’有些自動佈線程式將阻礙這些佈線，並使其有超量之 損失，惟，由於使用焊塊於整個互接配置上所造成之有效 交叉配置’即使有若干錯誤佈線，其仍可極有效率。 本發明之另一特性在於互接於一支承晶片位置與一頂晶 片上位置之路程可佈線跨過另一頂晶片，另一頂晶片可給 與互接配置額外之彈性度。圖9所示之此變換方式中，支 承晶片11 i係支承二牧頂晶片112、11 3，為了將支承晶片 111上之接觸墊片114連接於接觸墊片115，如圖9所示之一 佈線方式可利用本發明之通孔凸塊而取得。佈線係自塾片 11 4、沿著支承晶片路程11 6至通孔凸塊1 1 7、到達頂晶片 金屬及頂Ba片上之路程118 '到達通孔凸塊119、回到支承 晶片金屬及路程1 2 1、然後到通孔凸塊1 2 2、然後到頂晶片
414982 五、發明說明（10) 金屬及路程1 23、及最後到頂晶片墊片11 5，二處交5 程118與路程123、以及一"下方交叉"即路程121，'路 含於此佈線中。 /、產包 :述之互接技術已做實施及測Μ，以研究出互接金 度/、積體電路晶片之間之電容性相互作用程度’其可二 的是上述結構中鄰近於主動裝置處之互接電路之間之= 性聯結會過於干涉到下方裝置之功能，因 ^ 置性能並未受損。 的疋裝 用於通孔互接處之焊接凸塊可由一般技術施加，例 發或網目印刷，在用於本發明之結構中，整個晶片區皆； 能用於焊塊互接’ ϋ此配置上可產生具有較大之焊塊 間距’小間距之晶片可互接於較大型之焊塊。$此， 限制於使用較大間距塾片列之、度备姑淑# 線於晶片涵蓋表面内ί中將終端佈 丨丫及鲆塊位置，而互接於細間距之 墊片列，如圖8之範例所示a 本文及申請範圍中所用相關於積體電路晶片之，，主 ㈣係指含有眾多電晶體及/或二極體裝置之半導體晶片， m ί片叠晶片互接結構中，支承晶片與受支承之晶 片一者^為主動晶片，其相對於以互接基材（可為矽）純做 晶片之支承結構之組合，或用於被動裝 置如電感裔或電容器。 本文及申請範圖中所用之”焊塊，，一詞係指包括用於結合 平面結構及用於電氣性互接諸結構之大致尺寸焊接生成 物，此焊塊亦結合諸結構成一分歧關係，而留下一空隙或
414982 五、發明說明（11) 空間於底元件上之頂平坦表面與頂元件之底平坦表面 間。此類之焊接生成物可呈珠粒狀，或球狀，本發明之 待性在於諸焊塊係用於頂與底晶片之間之互接位置（曰之— 間之連接）’以及用於互接頂晶片上之二個以上位置 底晶片上之二個以上位置（晶片間之連接）。 /或 本文之H路程”一詞係指延伸於互接點之間之一邻广 電路’係在支承晶月表面之頂表面上或在頂^互接 向）表面上。 曰日片之底（面 本文之"交又"一詞係在電氣互接技術中廣 本發明文中係指輸送一位置，豆中—θ w "·'…、，u ’而在 τ 阳月上之互接番灿 —電路路程延伸於一第一方向，及面向晶片上，=路之 之至少一路程延伸於一第二方向，且當以一垂=路 面之有利點視之則該第-、二方向即相 ：：片平 成為跨越底晶片或一枚以上頂晶片上之路程，^ ^接可製 中’互接可視為-，|下方交又'但後：例子 交叉之意義内。 、 而5仍包含於 尽贫明原 〜卬一 Λ问式之平土日主 片叠晶片結構以用於互接電路，其擴大可用；卜 ，域’雖然使用面向式平面表面提供機會以使用；：路之 式交叉晶片間之現有氣隙， ^便用空氣絕緣 度，但是其另可利用頂晶片頂 =短之互接路徑長 接區域。例如，被動式裝 面而進—步擴大互 晶片疊晶片總成之頂表；：如=15或電容器者可設置於 層式金屬圖案於支承晶片或a之進—步性能可利用多 戈頂晶片上或二者上而得之。
414932
C:\Program Files\Fatent\55056, ptd 第丨5頁

Claims (1)

  1. 414982 六' 申請專利範圍 1. 一種積體電路封裝，包含： a. —第一積體電路晶片，含有眾多之主動半導體裝 置，該第一積體電路晶片具有一長度Μ、一寬度1、一頂 平面表面且具有面積Ai等於I^xWi、及一底平面表面且具 有面積At， b. —第一互接電路，設於該第一積體電路晶片之該頂 平面表面上， c. 一第二積體電路晶片，係由該第一晶片支承，該第 二積體電路晶片含有眾多之主動半導體裝置及具有一長度 L2、一寬度W2、一頂平面表面且具有面積A2等於L2 xW2、及 一底平面表面且具有面積A2，且， d. 眾多結合裝置，用以結合該第二積體電路晶片之該 底平面表面至該第一積體電路晶片之該頂平面表面，且留 下一空間於該第二積體電路晶片之該底平面表面與該第一 積體電路晶片之該頂_平面表面之間*及 e. 一弟二互接電路，設於該第二積體電路晶片之底平 面表面上。 2. 如申請專利範圍第1項之積體電路封裝，其中該眾多 結合裝置亦將該第一互接電路上之至少一位置以電氣式互 接於該第二互接電路上之至少一位置。 3. 如申請專利範圍第2項之積體電路封裝，包括眾多路 程於各該第一與苐二互接電路中，及其中在該第一互接電 路中之至少一些路程係電氣式連接於該眾多結合裝置之其 中二者，且在該第二互接電路中之至少一些路程係電氣式
    C:\Program Fiies\Patent\55056.ptd 第IS頁 '、'申請專利範圍 連接於該果多結合裝置之其中二者。 二：申請專利範圍第2項之積體 〜合裝置包含焊塊。 打裒，其中該眾多 二=申請專利範圍第3項之積體電路 該接，路中之一第一路程係電氣式連接、於—’、中—在該苐 ' 塊則電氣式連接於該第二互接踗第-焊塊’ 王，該第二互接電路中之該第—路程 之一第—路 之 :淳！’及該第二焊塊係電氣式連接於=式連接於-第 一弟二路程。 、該第一互接電路中 6 第如：：專利範圍第5項之積體 曰曰 :二路程設於該第一互接電路 裝造-步包括 片之該頂平面表面且沿—第一 該第—積體電路 ::接電路中之該第一路程係在沿；J伸，及其中在該第 =平面表面之—第二方向中延伸:積：電路晶片之 :2該平面表面之方向視進二其中當自一 向係相交。 忒第—方向與該第二方 厂如申請專利範圍第3項之 3接電路中之一第—路程係“路封裝’其中在該第 該苐一焊塊則電氣式連接於二式連接於一第一焊塊， 程’該第一互接電路中之^ 一:互接電路中之一第一路 二焊塊’及該第二焊塊係電x 2係電氣式連接於一第 之一第二路裎e 連接於該第二互接電路中 8·如申請專利範圍第7 一第三路程設於該第二互路封裝，進一步包括 ，係沿該第一積體電路
    C:\Prograai FUes\Patent\55〇56. ptd 第17頁 414982 六、申請專利範圍 晶片之該底平面表面且沿一第一方向廷伸，及其中在該第 一互接電路中之該第一路程係在沿該第一積體電路晶片之 該頂平面表面之一第二方向中延伸，及進一步其中當自一 垂直於該平面表面之方向視之時，該第一方向與該第二方 向係相交。 9. 如申請專利範圍第4項之積體電路封裝，另包括下方 凸塊金屬於該焊塊與該第一、二互接電路之間。 10. 如申請專利範圍第9項之積體電路封裝，其中下方 凸塊金屬包含一層銘及一層銅。 11. 如申請專利範圍第10項之積體電路封裝，其中該第 一與第二互接電路包含鋁。 12. 如申請專利範圍第3項之積體電路封裝，其中該第 一積體電路晶片支承至少二積體電路晶片。 13. —種積體電路封裝，包含： a. —第一積體電路晶片，含有眾多之主動半導體裝 置，該第一積體電路晶片具有一長度h、一寬度1、一頂 平面表面且具有面積Ai等於I^xWt、及一底平面表面且具 有面積Αι ’ b. —第一互接電路，設於該第一積體電路晶片之該頂 平面表面上1 c. 一第二積體電路晶片，係由該第一晶片支承，該第 二積體電路晶片含有眾多之主動半導體裝置及具有一長度 L2、一寬度W2、一頂平面表面且具有面積A2等於L2 X 、及 一底平面表面且具有面積A2，且A2<A,，
    C:\Program Files\Patent\55056.ptd 第 18 頁 414982 六、申請專利範圍 d. —第三積體電路晶 係由該第一晶片支承，該第 三積體電路晶片含有眾多之主動半導體裝置及具有一長度 L3、一寬度W3、一頂平面表面且具有面積A3等於L3 X W3、及 一底平面表面且具有面積A3，且A3<A!，及Α2 + Α3<Α】， + 5 及， e. 眾多結合裝置，用以結合該第二、三積體 之該底平面表面至該第一積體電路晶片之該頂平 且留下一空間於該第二、三積體電路晶片之該底 與該第一積體電路晶片之該頂平面表面之間， f. 一第二互接電路，設於該第二積體電路晶 面表面上，及 g. —第三互接電路，設於該第二積體電路晶 面表面上。 14. 如申請專利範圍第13項之積體電路封裝， 多結合裝置之至少一者亦將該第一互接電路上之至少 置以電氣式連接於該第二互接電路上之至少一位置。 15. 如申請專利範圍第1 4項之積體電路封裝，其中該眾 多結合裝置之至少一者亦將該第一互接電路上之至少一位 置以電氣式連接於該第三互接電路上之至少一位置。 16. 如申請專利範圍第15項之積體電路封裝，包括眾多 之路程於各該第一、第二及第三互接電路中，及 電路晶片 面表面， 平面表面 片之底平 片之底平 其中該眾 位 第 其中在該 第二及第三互接電路中之至少一些路程係電氣式連 接於該眾多結合裝置之其中二者。 17.如申請專利範圍第1 6項之積體電路封裝，其中該眾
    C:\Program Files\P2tent\55〇D6t ptd 第19頁 414982 六、申請專利範圍 夕結合裝置包含焊塊。 18. 如申請專利範圍第以項之積體電路封 電路中之一第一路程係電氣式連接於一第一焊 -路塊則電氣式連接於該第二互接電路中之-第 -第炫Ϊ 接電路中之該第一路程係電氣式連接於 η，及該第二谭塊係電氣式連接於該第一互接電 μ路程’該第—互接電路中之μ二路程以電 三焊塊’及該第三焊塊係電氣式連接於該 第一互接电路中之一第一路程。 19. 如申請專利範圍第18項之積體電路封裝’進一步包 =於該第一互接電路中’係沿該第-積體電 路的片之該頂平面表面且沿一第一方向延中 之該Γ路程係在沿該第二積體電路晶： 之及底千面表面之一第二方向中延伸，及進 一垂直於該平面表面之方向視之時，該第盥^一 方向係相交。 方向與該第一 20. 如申請專利範圍第16項之積體電路封 第二互接電路中之—第一路程係電氣式連接、於二" 塊，該第-焊境則電氣式連接於該第一互接電 二 一路程’該第一互接電路中之該第一路 ， 一第二焊塊，及該第二焊塊係電氣 氣式連接於 路中之m κ式連以該第三互接電
    C: \Program Files\Patent\55056. ptd 第20頁
TW087115697A 1997-10-08 1998-09-21 Chip-on-chip packages TW414982B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/946,980 US5898223A (en) 1997-10-08 1997-10-08 Chip-on-chip IC packages

Publications (1)

Publication Number Publication Date
TW414982B true TW414982B (en) 2000-12-11

Family

ID=25485292

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087115697A TW414982B (en) 1997-10-08 1998-09-21 Chip-on-chip packages

Country Status (5)

Country Link
US (1) US5898223A (zh)
EP (1) EP0908952A3 (zh)
JP (2) JP3521117B2 (zh)
KR (1) KR100311356B1 (zh)
TW (1) TW414982B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI763200B (zh) * 2020-06-29 2022-05-01 日商鎧俠股份有限公司 記憶體系統

Families Citing this family (84)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6848173B2 (en) * 1994-07-07 2005-02-01 Tessera, Inc. Microelectric packages having deformed bonded leads and methods therefor
US6429112B1 (en) * 1994-07-07 2002-08-06 Tessera, Inc. Multi-layer substrates and fabrication processes
US5688716A (en) 1994-07-07 1997-11-18 Tessera, Inc. Fan-out semiconductor chip assembly
EP1427016A3 (en) * 1997-03-10 2005-07-20 Seiko Epson Corporation Semiconductor device and circuit board mounted with the same
US6114763A (en) * 1997-05-30 2000-09-05 Tessera, Inc. Semiconductor package with translator for connection to an external substrate
US6285085B1 (en) * 1997-08-13 2001-09-04 Citizen Watch Co., Ltd. Semiconductor device, method of fabricating the same and structure for mounting the same
US6064114A (en) * 1997-12-01 2000-05-16 Motorola, Inc. Semiconductor device having a sub-chip-scale package structure and method for forming same
JP3715816B2 (ja) * 1999-02-18 2005-11-16 ローム株式会社 半導体チップ
US6333565B1 (en) * 1998-03-23 2001-12-25 Seiko Epson Corporation Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
US6329712B1 (en) 1998-03-25 2001-12-11 Micron Technology, Inc. High density flip chip memory arrays
US6424034B1 (en) 1998-08-31 2002-07-23 Micron Technology, Inc. High performance packaging for microprocessors and DRAM chips which minimizes timing skews
KR100470386B1 (ko) * 1998-12-26 2005-05-19 주식회사 하이닉스반도체 멀티-칩패키지
US6078100A (en) * 1999-01-13 2000-06-20 Micron Technology, Inc. Utilization of die repattern layers for die internal connections
KR100333385B1 (ko) * 1999-06-29 2002-04-18 박종섭 웨이퍼 레벨 스택 패키지 및 그의 제조 방법
JP4005762B2 (ja) * 1999-06-30 2007-11-14 株式会社東芝 集積回路装置及びその製造方法
US7129110B1 (en) * 1999-08-23 2006-10-31 Rohm Co., Ltd. Semiconductor device and method for manufacturing the same
US6559531B1 (en) 1999-10-14 2003-05-06 Sun Microsystems, Inc. Face to face chips
US6362525B1 (en) 1999-11-09 2002-03-26 Cypress Semiconductor Corp. Circuit structure including a passive element formed within a grid array substrate and method for making the same
JP3503133B2 (ja) 1999-12-10 2004-03-02 日本電気株式会社 電子デバイス集合体と電子デバイスの接続方法
JP2001196529A (ja) 2000-01-17 2001-07-19 Mitsubishi Electric Corp 半導体装置及びその配線方法
US7247932B1 (en) * 2000-05-19 2007-07-24 Megica Corporation Chip package with capacitor
SG97938A1 (en) * 2000-09-21 2003-08-20 Micron Technology Inc Method to prevent die attach adhesive contamination in stacked chips
JP4616985B2 (ja) * 2000-11-29 2011-01-19 富士通セミコンダクター株式会社 半導体装置
US6727533B2 (en) * 2000-11-29 2004-04-27 Fujitsu Limited Semiconductor apparatus having a large-size bus connection
US20020074633A1 (en) * 2000-12-18 2002-06-20 Larson Lary R. Interconnection of active and passive components in substrate
US6735387B1 (en) 2001-01-10 2004-05-11 Tim Schnell Motion detector camera
KR100388211B1 (ko) * 2001-06-29 2003-06-19 주식회사 하이닉스반도체 멀티 칩 패키지
JP4631223B2 (ja) * 2001-07-04 2011-02-16 パナソニック株式会社 半導体実装体およびそれを用いた半導体装置
US6692979B2 (en) 2001-08-13 2004-02-17 Optoic Technology, Inc. Methods of fabricating optoelectronic IC modules
US6674948B2 (en) 2001-08-13 2004-01-06 Optoic Technology, Inc. Optoelectronic IC module
US20030049925A1 (en) * 2001-09-10 2003-03-13 Layman Paul Arthur High-density inter-die interconnect structure
US20030059976A1 (en) * 2001-09-24 2003-03-27 Nathan Richard J. Integrated package and methods for making same
DE10147375B4 (de) * 2001-09-26 2006-06-08 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip und Verfahren zur Herstellung desselben
JP4917225B2 (ja) * 2001-09-28 2012-04-18 ローム株式会社 半導体装置
TW523889B (en) * 2002-01-09 2003-03-11 Advanced Semiconductor Eng Semiconductor packaged device
JP4054200B2 (ja) * 2002-02-19 2008-02-27 松下電器産業株式会社 半導体記憶装置
US6836023B2 (en) * 2002-04-17 2004-12-28 Fairchild Semiconductor Corporation Structure of integrated trace of chip package
DE10219353B4 (de) * 2002-04-30 2007-06-21 Infineon Technologies Ag Halbleiterbauelement mit zwei Halbleiterchips
TW546794B (en) * 2002-05-17 2003-08-11 Advanced Semiconductor Eng Multichip wafer-level package and method for manufacturing the same
DE10223738B4 (de) * 2002-05-28 2007-09-27 Qimonda Ag Verfahren zur Verbindung integrierter Schaltungen
JP2004055628A (ja) * 2002-07-17 2004-02-19 Dainippon Printing Co Ltd ウエハレベルの半導体装置及びその作製方法
US6661100B1 (en) * 2002-07-30 2003-12-09 International Business Machines Corporation Low impedance power distribution structure for a semiconductor chip package
JP3625815B2 (ja) * 2002-11-12 2005-03-02 沖電気工業株式会社 半導体装置とその製造方法
US6774482B2 (en) * 2002-12-27 2004-08-10 International Business Machines Corporation Chip cooling
US6906598B2 (en) * 2002-12-31 2005-06-14 Mcnc Three dimensional multimode and optical coupling devices
DE10313047B3 (de) * 2003-03-24 2004-08-12 Infineon Technologies Ag Verfahren zur Herstellung von Chipstapeln
JP2004342682A (ja) * 2003-05-13 2004-12-02 Sharp Corp 半導体装置及びその製造方法、携帯電子機器、並びにｉｃカード
TWI229930B (en) * 2003-06-09 2005-03-21 Advanced Semiconductor Eng Chip structure
JP2005191508A (ja) * 2003-12-05 2005-07-14 Rohm Co Ltd 半導体装置およびその製造方法
JP4502204B2 (ja) * 2005-03-22 2010-07-14 ルネサスエレクトロニクス株式会社 半導体装置
US7386824B2 (en) * 2005-07-26 2008-06-10 Avago Technologies General Ip Pte Ltd Determining the placement of semiconductor components on an integrated circuit
US20070063302A1 (en) * 2005-09-20 2007-03-22 Intel Corporation Electronic assembly that includes pads having a bowl shaped upper section
JP4137929B2 (ja) * 2005-09-30 2008-08-20 シャープ株式会社 半導体装置
JP5060038B2 (ja) * 2005-10-07 2012-10-31 ルネサスエレクトロニクス株式会社 電子回路装置およびその製造方法
DE102007018914B4 (de) * 2007-04-19 2019-01-17 Infineon Technologies Ag Halbleiterbauelement mit einem Halbleiterchipstapel und Verfahren zur Herstellung desselben
US20090166843A1 (en) 2007-12-27 2009-07-02 Infineon Technologies Ag Semiconductor device and method for manufacturing a semiconductor device
JP4889667B2 (ja) * 2008-02-27 2012-03-07 ルネサスエレクトロニクス株式会社 半導体装置
US8159052B2 (en) 2008-04-10 2012-04-17 Semtech Corporation Apparatus and method for a chip assembly including a frequency extending device
KR20100079183A (ko) * 2008-12-30 2010-07-08 주식회사 동부하이텍 반도체 패키지 장치와 그 제조 방법
US8624392B2 (en) 2011-06-03 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical connection for chip scale packaging
US20130075894A1 (en) * 2011-09-23 2013-03-28 Texas Instruments Incorporated Integrated circuit and method of making
JP2013080764A (ja) * 2011-10-03 2013-05-02 Murata Mfg Co Ltd 回路モジュール
US8912668B2 (en) 2012-03-01 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical connections for chip scale packaging
US9548281B2 (en) * 2011-10-07 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical connection for chip scale packaging
US8649820B2 (en) 2011-11-07 2014-02-11 Blackberry Limited Universal integrated circuit card apparatus and related methods
KR20130054769A (ko) * 2011-11-17 2013-05-27 삼성전기주식회사 반도체 패키지 및 이를 포함하는 반도체 패키지 모듈
US8936199B2 (en) 2012-04-13 2015-01-20 Blackberry Limited UICC apparatus and related methods
USD703208S1 (en) 2012-04-13 2014-04-22 Blackberry Limited UICC apparatus
USD701864S1 (en) * 2012-04-23 2014-04-01 Blackberry Limited UICC apparatus
US9196573B2 (en) 2012-07-31 2015-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Bump on pad (BOP) bonding structure
US9673161B2 (en) 2012-08-17 2017-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Bonded structures for package and substrate
US9871012B2 (en) * 2012-08-31 2018-01-16 Qualcomm Incorporated Method and apparatus for routing die signals using external interconnects
US10273147B2 (en) 2013-07-08 2019-04-30 Motion Engine Inc. MEMS components and method of wafer-level manufacturing thereof
JP6339669B2 (ja) 2013-07-08 2018-06-06 モーション・エンジン・インコーポレーテッド Ｍｅｍｓデバイスおよび製造する方法
WO2015013828A1 (en) 2013-08-02 2015-02-05 Motion Engine Inc. Mems motion sensor and method of manufacturing
JP6590812B2 (ja) 2014-01-09 2019-10-16 モーション・エンジン・インコーポレーテッド 集積ｍｅｍｓシステム
US20170030788A1 (en) 2014-04-10 2017-02-02 Motion Engine Inc. Mems pressure sensor
WO2015184531A1 (en) 2014-06-02 2015-12-10 Motion Engine Inc. Multi-mass mems motion sensor
CA3004760A1 (en) 2014-12-09 2016-06-16 Motion Engine Inc. 3d mems magnetometer and associated methods
US10407299B2 (en) 2015-01-15 2019-09-10 Motion Engine Inc. 3D MEMS device with hermetic cavity
US10120971B2 (en) * 2016-08-30 2018-11-06 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and layout method thereof
JP2017038085A (ja) * 2016-11-08 2017-02-16 株式会社村田製作所 回路モジュール
KR101912290B1 (ko) * 2017-12-06 2018-10-29 삼성전기 주식회사 팬-아웃 반도체 패키지
US20240038753A1 (en) * 2022-08-01 2024-02-01 Qualcomm Incorporated DEEP TRENCH CAPACITORS (DTCs) EMPLOYING BYPASS METAL TRACE SIGNAL ROUTING, AND RELATED INTEGRATED CIRCUIT (IC) PACKAGES AND FABRICATION METHODS

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5882230A (ja) * 1982-09-03 1983-05-17 Asahi Optical Co Ltd 一眼レフカメラにおけるプリセツト自動絞リバウンド防止装置
JPS62194652A (ja) * 1986-02-21 1987-08-27 Hitachi Ltd 半導体装置
EP0304263A3 (en) * 1987-08-17 1990-09-12 Lsi Logic Corporation Semiconductor chip assembly
JP2653179B2 (ja) * 1989-08-21 1997-09-10 富士電機株式会社 集積回路装置用バンプ電極の製造方法
US5585282A (en) * 1991-06-04 1996-12-17 Micron Technology, Inc. Process for forming a raised portion on a projecting contact for electrical testing of a semiconductor
DE4222402A1 (de) * 1992-07-08 1994-01-13 Daimler Benz Ag Anordnung für die Mehrfachverdrahtung von Mulichipmodulen
US5480834A (en) * 1993-12-13 1996-01-02 Micron Communications, Inc. Process of manufacturing an electrical bonding interconnect having a metal bond pad portion and having a conductive epoxy portion comprising an oxide reducing agent
FR2718571B1 (fr) * 1994-04-08 1996-05-15 Thomson Csf Composant hybride semiconducteur.
US5534465A (en) * 1995-01-10 1996-07-09 At&T Corp. Method for making multichip circuits using active semiconductor substrates
TW520816U (en) * 1995-04-24 2003-02-11 Matsushita Electric Ind Co Ltd Semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI763200B (zh) * 2020-06-29 2022-05-01 日商鎧俠股份有限公司 記憶體系統
US11500793B2 (en) 2020-06-29 2022-11-15 Kioxia Corporation Memory system
US11853238B2 (en) 2020-06-29 2023-12-26 Kioxia Corporation Memory system

Also Published As

Publication number Publication date
US5898223A (en) 1999-04-27
JP2003110087A (ja) 2003-04-11
EP0908952A2 (en) 1999-04-14
KR19990036940A (ko) 1999-05-25
EP0908952A3 (en) 1999-10-27
JP3521117B2 (ja) 2004-04-19
KR100311356B1 (ko) 2001-11-15
JPH11195746A (ja) 1999-07-21

Similar Documents

Publication Publication Date Title
TW414982B (en) Chip-on-chip packages
TWI331388B (en) Package substrate, method of fabricating the same and chip package
US6864165B1 (en) Method of fabricating integrated electronic chip with an interconnect device
US7354798B2 (en) Three-dimensional device fabrication method
TW473982B (en) Stacked semiconductor device
US8361598B2 (en) Substrate anchor structure and method
US8063487B2 (en) Manufacturing method of semiconductor apparatus and semiconductor apparatus
JPH09186289A (ja) 多層積層化集積回路チップ組立体
WO2004038798A2 (en) Stacked electronic structures including offset substrates
TWI574365B (zh) 積體電路結構及其製造方法
US6829149B1 (en) Placement of sacrificial solder balls underneath the PBGA substrate
KR100789571B1 (ko) 반도체 소자 및 그 제조방법
JPH0338043A (ja) 半導体集積回路装置
TWI226691B (en) Selective C4 connection in IC packaging
CN105633053A (zh) 基板结构及其制法
TW202336981A (zh) 包括中介層的半導體封裝
US6703286B1 (en) Metal bond pad for low-k inter metal dielectric
JP3101252B2 (ja) 半導体集積回路装置
US20130256895A1 (en) Stacked semiconductor components with universal interconnect footprint
KR100621960B1 (ko) 3차원 디바이스 제조 방법
TWI305403B (en) Lead-free conductive jointing bump
KR20210145414A (ko) 재배선층을 갖는 반도체 칩을 포함하는 반도체 패키지
TW202406088A (zh) 半導體封裝及其製造方法
JPS60502234A (ja) ウエハ
JPH11243108A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent