TW393640B - Flexible fuse placement in redundant semiconductor memory - Google Patents

Description

.'-i： A7 B7 五、發明説明（） (請先閲讀背面之注意事項再填寫本頁) 暫存器、一掴與熔絲插梢相鄰的第二移位暫存器、以及 與各移位暫存器網合的時序和控制遍輯（電路）以便熔絲 資料同步傳入對應的插梢内。有了逭些结構，則能以低 功率耗損施行熔絲插梢的更新。為了這傾目的可將移位 暫存器改良成琛狀的移位暫存器。 半導髏記億鳢可以是一種使用導線架（LOC)封裝的 DRAM。優點是，由於熔絲排移出主記億臁單元陣列，而 LOC膠帶可以在未經切除下連饋地延伸而跨越記憶體。 結果，導線節距可以比習知我計還大。 圖式簡述 根據本發明的較佳實施例參照附圖說明如下，其中同 搛的參考擦碼指的是逭些圖内類似或完全相同的構件。 圖式簡單說明如下： 第1圜係習知DRAM積齷電路的簡略方塊圓。 第2 _你習知DRAM線路圏。 〆 第3圖僳根據本發明的一種記億醱構迪。 第4 A及4 B圖傣將熔絲資料傳送到熔絲插梢内之解釋用 乎列傳送電路的簡略_。 經濟部智慧財產局員工消費合作社印製 第5圖傺用來顯示第4圖電路中各種時序信號流的時 程圃。 第6 Α及δ Β圖俱簡略地顳示經改良以允許熔絲插梢更新 的序列資料傳送電路。 第7画偽顯示以低功率耗損來實現熔絲插梢之更新的 時序信號。 發明的詳細說明 本發明僳有鼸一種具有備用記億體單元的半導體記憶 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨OX297公釐） 經濟部中央標準局員工消費合作社印裝 A7 B7 五、發明説明（1 ) SL.姐領1 本發明一般而言係有Η—種半導艚記憧鱷，特別是像 具有備用記憶驩軍元和熔躲而用來黻存故陣記植體單元 位址資料的動態隨機存取記憶鱷之類的半導«記植艚。 相醒坊》被明 由於現代賺機存取記憶髓（R AMs)的密度和複雑度日益 蝤高，故很_製造出在記憶霾單元_列内完全沒有缺陷 的RAMs»因此，為了提高埴類元件的產值而將紀憧《犟 元陣列的一部分設計成備用13植«區段。每當抉定了進 來的位址是對應到主記值體中的有缺陷部分時便取用備 用記憧體内的記憶體單元。晶片上的«輯霣路用來髓存 有缺陷的主記憶體位址而便於供用紀憶鱷内資料的寫入 和讀取。瑄種理梅霣路包含有多屋的熔嫌群（group), 其中一個熔躱群內各單獨熔錄不是打開躭是Μ閉的K代 表其邏賴狀態。毎一個熔嫌群因而形成一個對應到主S 憶嫌内有缺陷單元或單元群的«輯字元。 、、參照第1圃，係用來顯示習知動態賭播存取記憧髓 (DRAM)的積體霣路10的簡化方塊。DRAM10包含一價 DRAMK憧體方瀉12上有一個由Μ俚列111-1^乘1<個行 4-¾所形成ΜχΗ階陣列的記憶艚單元15。雖然第1围 只顧示了一個記憧《方塊12及其附面«路，通常會在單 一的DRAM晶片上製造數個記憶體方塊。每一傾ΜχΗ »陣 列之内會將Κ個行(其中J = K-1)和Ζ傾列 (其中Y = Z-U設計成備用記憶體。列解砸器«_(«路） -3- 本紙張尺度速用中國S家標準（CNS ) Α4規格（210X297公釐） JI-η-----.iά------ΐτ-----^ (諳先閲讀背面之注意事項再填寫本頁) ’ _丨_··_-«_ 一•一™—·—· ·. —-1 7 五、發明説明（ίο ) 記憶體50的另一個《念可Μ是類似或等同參照第1圓 和第2圖中記憶體10所作的上述說明。例如，搡作解® 器24a-2 4d 便將進來的位址與餘存於街Β熔絲插梢 26a-26d内的位址作比較◊當位址與有缺陷的行或列位 址匹配時，個別的解碼器24a-24d會适通行理取線戎列 選取線上的逋當霣壓以啟動所觸記憧體方塊12a-12d內 的備用行或列（或其中部分的行或列）。 第4A及4B圖你舉例用之SDTC10的簡略圖示。須製成此 SDTC以便將熔絲資料從一個熔絲排28序列地傳送到一儐熔絲 插梢排2 6上。如圖所示，熔絲排包括數量為G的熔絡Ft到 熔絲插梢排也包括數量為G之與熔躲^到FG相對應 的熔絲插梢1<1到1(}。而SDTC是將資訊從熔絲「1傳送到對 應的插梢其中i是從1到G 。一緬資料踴滾排59包 括有η俚匯潦排镲能讓賁訊從η個熔絳序列地傳送到所 對應的η個插梢◊由此，將所有熔躲資訊傳送到熔躱插 梢的完整傳送程序必餺作G/n次的傳送。 經濟部中央標準局貝工消费合作社印繁 (請先閲讀背面之注意事項再填寫本頁)

一個移位暫存器si和一組切換器：^到SS是一起操作 Κ»規平行到序列的轉換功能◊毎一傾切換器5±是與對 應的熔絲Fi飆合，其中i是從1到G 。例如，切換器是 場效霣晶體（PETs)。時序和控制理輯（TCLs)58a, 58b分 別控制移位暫存器。如圖所示，TCLs接收到® 漘切入倍號而當作输入而產生_出set」、重置、以及時 脈（CU)等信號。例如，CLK是一 β可產生CLK臁街而 可與糸統時脈連结或是一個分開的時脈。如騸所示，TCL -1 2 - 本紙張尺度速用中國國家標準（CNS ) Α4规格（210Χ297公釐） 經濟部中央標车局貝工消费合作社印家 A7 B7 五、發明説明（2 ) 13將一《1平行的列位址_入倍號1^解*以放動111到1{]^2 中對應到該位址的一 β或更多個列。同漾地，由行解爾 器纒輯（«路>11故動中的一 «或更多偭行以回 應行位址输人信»CA。資料不是寫入«是讀取自同時為

I 列解碼器13及行解碼器11所啟動的一傾或多個特殊記憧 黼犟元15内。資料會在連接到毎一涸單元的位元嬢BL上 «動，其方向則受鱭取/寫入信號R/W的控制》 行和列的熔絲排和18’分別包含熔嫌的多«群，其 中每一個熔絲群可臃存對應到有缺陷的行或列的行成列 位址。每一偭熔躲部是一俚可用雷射熔解的鰱節（link) ，埴種鍵節的姐成通常是多晶矽或金屬並於其上覆董一 雇均勻的介《霣如二氣化矽。DRAM製成後.得在e憧髖 W列上执行測試K決定那些列及/或行上含有肤陷的單 元。然後利用雷射對磨出之熔躲鐽節的跛壊將所對應的 位址寫入到熔絲群内K產生霣氣的開啟狀鏞°每一假熔 絲群可能含有大約十個熔絲以便《存一個行或一個列的 位址。 當DRAM晶片上已供應有«力畤，是將行和列的熔絲排 內的熔絲資料當作平行的賁料寫入到個別的行和列的熔 躲插梢内16和16’ 。埴些熔躲插梢是於晶片作業期間内 利用附鼷的行和列熔絲解碼器14和14·讀取而得的。將 進來的行位址C A到行解磉器蠼輯（霣路）11動戆地提供行 熔躲解《器14,而行熔躲解《器14則將之與«存於行熔 躲插梢16内的位址作比較。若有匹配的情況•則行解礴 -4 - 本纸張尺度適用中國國家標準（CNS)A4規格（210X297公釐） (请先閱讀背面之注意事項再填寫本頁) -----------------威------ΪΤ— ---^-----,-------

A7 B7 經濟部中央標準局員工消費合作社印^ 五、發明説明 (ιβ ) 優 點 是 f 第 4 圈 的 電 路 構 造 只 需 最 少 的 η < 卜1 條 専 線 - 亦 即 匯 流 排 m 59的 η 條 資 料 導 媒 及 時 臟 導 嬢 61 -便能遞 送 到 所 靥 的 熔 絲 插 梢 區 域 而 達 成 同 步 0 埴 種 實 現 方 式 具 有 極 高 效 率 且 只 箱 付 出 最 少 面 稹 的 代 價 〇 依 此 » 其 熔 絲 放 置 會 有 極 高 的 弾 性 〇 另 外 » 移 位 暫 存 器 的 配 置 圖 可 Μ 藉 兩 個 金 羼 餍 實 現 而 使 得 資 料 匯 流 排 及 簠 置 信 號 能 於 第 三 金 屬 層 內 經 由 暫 存 器 區 域 上 方 〇 在 夠 少 的 匯 流 排 數 量 η ( 例 如 在 四 到 的 範 圃 内 ) 下 • 其 佈 局 (1 a y 0 U t) 圃 基 本 上 是 由 讓 取 資 料 匯 流 排 59的 金 臛 節 距 所 主 専 〇 如 上 所 述 » 在 習 知 的 DRAM 設 計 中 涉 及 了 極 大 數 量 的 熔 後 0 结 果 » 這 種 依 平 行 方 式 讀 取 所 有 熔 絲 的 記 憶 賊 會 導 致 極 大 的 電 力 突 波 〇 不 過 f 謓 取 根 據 本 發 明 的 熔 絲 資 料 會 將 功 率 耗 損 分 布 在 相 當 長 的 時 間 區 段 内 因 此 避 免 了 極 的 大 電 力 突 波 〇 習 知 的 DRAM S 的 另 一 嚴 重 問 颶 是 熔 躲 資 料 的 可 信 度 0 對 電 源 切 入 的 偵 測 是 非 常 困 難 的 且 即 使 其 內 部 電 壓 供 應 太 低 時 也 可 能 發 生 意 外 的 偵 测. 這 會 導 致 將 不 正 確 的 熔 後 賣 料 提 供 給 熔 絲 解 碼 器 〇 此 外 於 晶 片 作 業 期 間 供 應 一 些 電 壓 街 擊 (變化） 可 能 會 Trh m 壊 熔 絲 插 梢 的 資 料 0 現 在 參 照 第 6A及 6Β圖 » 序 列 資 料 傳 送 電 路 200是設計成 減 輕 上 述 有 關 熔 絲 資 料 可 信 度 的 問 題 〇 電 路 200是第4 圖 中 霣 路 100 的 改 良 販 〇 其 中 移 位 暫 存 器 SR 1 » SR 2 已 塔 藉著正反器FF (G/n)^ FF(G/n)B 1 分 別 加 到 最 後 一 正 反 器 單 元 C G/n 和 CG/n ’並將其輸出埠X (G/n)B 和 X(G/n)B 回 饋 到 -18- (誚先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 經濟部中央標準局貝工消費合作社印* A7 B7 _ 五、發明説明（5 ) 器麵輯（霣路）11不會放動對應到此位址之行選取鎳CSL 。取代地，行熔絲解碣器14會啟_特定的一個行邐取線 CSLn_j到CSLNM活化一個儋用行資料餘存。對列熔躱解 «器14·的搡作則是驊合列解礴器13依類似形式放動任 何一個儋用列環取嬢cslm_y到cslm。 第2 所鼷示的依一個習知DRAM晶片如64M S Η的說 明用構造◊將四傾16Μ的記憶艚方塊12a-12d S置於 Μ域20内•而其間的中心面積内輿個別記植體方璨相鄺 處則有届別的解碼器/熔躲解碣器24a-24d 。每一個解 礪器/熔躲解礓器24a-24d(K下簡稱為解碣器24-a-2 4<0 都包含Μ上所时論的行解碣器軀輯（電路）11和其附羼的 行熔絲解碼器14及/或列解碥器13和其附颺的行熔嫌解 碼器14’ 。熔錄插梢26a-26d及熔鎵排28a-28d是和届 別的解碣器24a-24d相鄰。標準的DUAM含有上千個熔躲 而每一涸熔絲鄯建接到一僩附靨的熔躱插梢。如是，將 熔躱排放在接近熔躲插梢及熔躲解韉器邐輯（霣路）K便 將所霱配媒減到最少。其他堪將像計時及控制S轘（霣 路>31a, 31b及位址媛銜器41之類的霣路放置於例如逮 離記憶體方塊的匾域30 a和30 b之内。 通常用於DRAH的一種封裝技術是稱為晶片上的導媒架 (L0C)技術，其中的導嬢架是利用一種「L0C」謬供黏 到晶片表面上。此導嬢架支撐蕃從導ft的導媒或纗子到 晶片内部霣子元件的連接。L0C謬箱扮濟著晶片與導蠊 架之間的實際建接並在黏著導嬢達接到導娘尖鵰時扮演 -5 - 本纸張尺度適用中國國家標準（CNS > A4規格（21〇χ：297公釐） —卜卜l·—'---,裝------訂——J---一-踝 (請先閱讀背面之注意事項再填寫本頁) A7 B7 經濟部中央標準局貝工消費合作社印^ 五、發明説明 ( 4 ) - 1 1 蕃 厂 软 性 緩 銜 器 J 的 角 色 〇 於 導 m 面 積 上 只 允 許 在 由 供 1 1 帶 支 it 處 作 黏 著 〇 1 1 如 第 2 麵 所 示 9 L0C 膠 帶 32跨 越 了 DRAH10而 覆 Μ 住 兩 請 1 I m 記 植 驩 方 嫌 12 a » 12b 〇 有 一 列 的 霣 氣 接 觸 m 34是 配 置 先 閲 it 1 1 於 配 置 画 的 上 半 邊 和 下 半 邊 之 間 〇 黏 著 導 鐮 23將 接 觸 m 背 面 1 I 34 霣 氣 雄 接 到 導 媒 33上 〇 建 接 到 接 觸 m 34上 的 霣 路 包 含 之 注 意 1 I 位 址 輪 入 嬢 R/ V» 等 〇 L0C m 帶 32的 放 置 因 穩 定 度 的 因 事 項 1 | 再 素 而 受 到 熔 絲 排 28 a - 28d 的 限 制 0 L0C 膠 帶 畲 吸 收 m 氣 4 寫 本 i 9 所 W 若 腰 箱 跑 到 離 太 靠 近 熔 •絲 處 則 對 個 未 予 保 嫌 的 頁 1 1 匾 域 而 言 是 值 得 Μ 心 的 問 鼸 〇 结 果 » 必 霱 切 除 L0C 謬 帶 1 1 32M m 免 蹵 ϋ 熔 躲 排 0 標 準 的 膠 帶 設 計 規 則 必 霱 有 一 儸 1 I 至 少 1· 的 驂 帶 缺 P 〇 逭 項 整 傾 膠 帶 長 度 的 滅 短 導 致 導 1 訂 1 鑲 節 距 變 得 比 較 小 〇 減 小 的 導 鐮 節 距 會 對 記 憶 Η 造 成 問 m 因 為 需 將 極 大 敝 Μ 的 導 鑲 放 進 一 個 很 小 的 固 定 尺 寸 上 1 I ? 像 64M DRAM 的 設 計 是 Μ 0. 25 U 的技術為基礎 >例如 1 I 在 10 等 级 的 晶 Η 長 度 下 » 1· 鼸 的 膠 箱 缺 □ 可 將 専 級 1 1 餌 m 拉 緊 大 的 10X 〇 I 作 為 切 除 L0C 膠 帶 的 替 代 方 案 9 假 設 可 將 熔 躲 移 ϋ 晶 1 1 片 上 的 另 一 傾 面 漬 如 S 域 30 a和30b内 〇 m 熔 躲 移 到 晶 Η 1 上 的 Μ 域 30 a和30b之 或 其 他 地 方 會 霱 要 極 大 數 躉 的 達 I 接 導 媒 熔 絲 連 接 到 熔 嫌 插 梢 以 便 提 供 資 科 傳 m 鑲 下 方 的 1 i 平 行 熔 嫌 〇 可 替 代 地 » 原 理 上 可 m 熔 嫌 和 熔 躲 插 桷 及 解 1 碼 通 輯 (罨路） 一 起 移 動 « 不 « » 疸 同 時 會 導 致 黻 董 大 得 1 m 人 的 連 接 m 線 成 在 m 率 上 _ 6 的 損 害 〇 所 K ， 習 知 構 造 是 1 1 1 1 1 1 本紙張尺度速用中國國家#準（CMS ) A4规格（210X29?公嫠） 經濟部中央標準局貝工消費合作社印架 A7 B7 五、發明説明（5 ) 將熔躲放在靠近附钃的熔絲插梢及解《*輯（電路）以致只為疼· 躱的移動提供有限的彌性。 因此，為了轚免對記憶體構造豳行必要的LOC膠帶切 除程序两要缠帚地減小了其導繚節距，且不舍使用罎度 複雄的煉路配置。 雄BH耱捸 本發明係有U —種具有主記憶體單元陣列和備用記憧 驩單元的半導髓記憶K,其中有許多熔錄是實際地與其 附麵的熔綠插梢隔開。在序列傅送電路的輔肋下而將熔 躲資料依序傅向插梢而能夠有實際的隔離。结果，只欝 要極少最的導線便能將熔躲連接到熔嫌插梢上而允許在， 記憶艚內作有彌性的熔絲放置。 於所示實胞例中，熔躱是配置成熔絲群以便餘存位址 寅訊，其中熔錄不是在闋啟就是在U閉的狀戆，逭樣的 狀態是對應到主記憶髖單元陣列內至少一價故_軍元位 址的一β位元上。熔躲插梢鏞存的是於半導«記憶《作 業期閟自熔絲接收到的位址資訊，Μ方便用記憶髓簞元 内的資料館存而當作主記憧》故障簞元的替代紀憶Η。 而序列傳送電路依序至少從熔躲將一些位址資訊傅向插 梢。因此，可Μ使用極少量的麵流排導煉而同時自對應 的少數熔錄依序傳送熔躲資料。優點是，熔絲資料的依 序纊取不會像習知記憧體中闻時依平行方式傅送所有的 熔躲黄料而導致極大的霣力突波（surge)。 序列傳送《路可能包含一個輿熔絲嫌相W的第一移位 -7- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） J------- d------ΐτ---.--- ^ (請先閱讀背面之注意事項再填寫本頁) .'-i： A7 B7 五、發明説明（） (請先閲讀背面之注意事項再填寫本頁) 暫存器、一掴與熔絲插梢相鄰的第二移位暫存器、以及 與各移位暫存器網合的時序和控制遍輯（電路）以便熔絲 資料同步傳入對應的插梢内。有了逭些结構，則能以低 功率耗損施行熔絲插梢的更新。為了這傾目的可將移位 暫存器改良成琛狀的移位暫存器。 半導髏記億鳢可以是一種使用導線架（LOC)封裝的 DRAM。優點是，由於熔絲排移出主記億臁單元陣列，而 LOC膠帶可以在未經切除下連饋地延伸而跨越記憶體。 結果，導線節距可以比習知我計還大。 圖式簡述 根據本發明的較佳實施例參照附圖說明如下，其中同 搛的參考擦碼指的是逭些圖内類似或完全相同的構件。 圖式簡單說明如下： 第1圜係習知DRAM積齷電路的簡略方塊圓。 第2 _你習知DRAM線路圏。 〆 第3圖僳根據本發明的一種記億醱構迪。 第4 A及4 B圖傣將熔絲資料傳送到熔絲插梢内之解釋用 乎列傳送電路的簡略_。 經濟部智慧財產局員工消費合作社印製 第5圖傺用來顯示第4圖電路中各種時序信號流的時 程圃。 第6 Α及δ Β圖俱簡略地顳示經改良以允許熔絲插梢更新 的序列資料傳送電路。 第7画偽顯示以低功率耗損來實現熔絲插梢之更新的 時序信號。 發明的詳細說明 本發明僳有鼸一種具有備用記億體單元的半導體記憶 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨OX297公釐） 經濟部中央樣準局貝工消費合作社印聚 A7 B7 五、發明説明（7 ) 臞元件。本發明為用來鶼存記值》陣列内有缺陷記憧艚 單元位址之熔嫌的放置提供更大的顰性。如上所述，疽 種彌性的提高便於高密度紀憶體元件的投計和製造。為 时酴的目的，文中將KDRAH晶片為例說明本發明。不邊 本《明有蕃更廣泛的應用。只當作實例，本《明在其他 記憧艚元件內的應用是用熔絲或其他像£00-01^)<, SDRAM ,RAMBDS-DRAM, SLDRAH· MDRAH 或 SRAM 之類的位元鶬存 姐件以齡存故陣的記憧《單元位址》 »住謇觖例的銳明 參照第3匾，籣略地顯示了根據本發明的一種半導髓 記憶》50的解釋用構造。如圃所示，例如記憧籲50係一 届DRAM。記憧體50較上述之記憧》10更ft良，因至少有 一些熔錄排巳移到記憧艚方癱12a-12d之間晶片的中心 區域之外。熔躲排28e, 28b已移到區域30a内的一僩面 稹内，埴可K是一個未經使用的矽面積。结果，允許 L0C膠帶32連鑛地延伸並跨越此晶片因而能夠蝤加導烺 節距。因為現在導媒33可Μ達接到L0C黷箱的中心部分 而使導埭能像接觸塱34'和34"形成黏著連接故能增加導 烺節距。另外，記植》50使用的是熔躱排輿其個別熔躲 插梢之間的序列資料傳送，因而使得熔躲排輿熔嫌插梢 之閜的導鑲變得最少。 於所顯示的實腌例内，靠下邊的熔嫌排28c, 28d是保 持在其先前與儡別熔躲插梢26c, 26d相鄗的位置上。轚 揮性地.瘇些熔躲排也可K自熔絲插梢移開。一般而言 -9- 本纸張尺度適用中國困家標準（CNS ) A4規格（210X297公釐） --------.Ά------1T-----^ (請先閲讀背面之注意事項再填寫本頁) 經濟部中央梯準局員工消費合作社印聚 A7 _ B7 五、發明説明（8 ) >本發明在熔嫌的放置上具有高度的彌性因而允許晶Η t其他電路的R置具有®性。 熔絲排28a, 28b與其附属熔躲插梢26a, 26b之實體随 艙是以序列資料傳送電路（SDTC)IO達成的。於一個實雎 钶内，此SDTC包括有平行到序列（P/S)轉換器52a, 52b 、序列到平行（g/P )轉換器54a, 54b、K及β片上的附 騰的時序和控制«輯（霣路 >。（如同Μ下使用的，「平 行到序列j 一詞指的是從初始的平行繚上将寅料傳送到 敝量較少的線上而成為序列的資料。同漾地，「序列到 平行j 一詞指的是將一個或更多線上的序列賁料傳送到 數量較多的線上而成為平行資料。）序列到平行（S/P) 轉換器54n, 54b是落在先前由熔躲排佔據的空間内而與 偭別溶錄插梢26a, 26b相鄺的位置上◊對應到有缺陷記 憧體覃元位置的位址是鹪存於熔嫌排内·其中毎一傾熔 绦髓存有此位址的一俪位元。例如，逭些熔躲可K配置 於具有大約十個熔躲的熔绦群内K «存十位元的行或列 位址。於晶片的霣力供應期間，熔躲資料是由平行線傳 送到平行到序列（P/S)轉換器52a, 52b。最好是，埴種 傳送是以將时綸於下的方式依序執行。 一緬围滾排59包括η個匯流排鎳Μ連接各P/S轉換器 及其個別的S/P轉換器。Β流排59是從P/S轉捵器將資 料序列地傳送到S/P轉換器。然後由S/P轉換器於平行 烺上將賁料傳送到相鄗的熔絲插梢Μ便«存。每一傾依 序的傅送包括來自η髑供絳的霣訊。依此，η的數ft象 -10- 本紙張尺度適用中國國家標準（CNS ) A4規格（2 1 0 X 297公釐） • · 一 < L-------'•裝------訂------沐 (請先閲讀背面之注意事項再填寫本頁) 9 A7 B7___ _._ 五、發明説明（9 ) 少則將寅訊從所有熔絲傳送到插梢所癉的 愈多。例如，在η等於1的極蝙情況下毎一 序的傳 --------^:袭！ (請先閲讀背面之注意事項再填窍本頁) 送會包括來自單一熔錄的資訊。雖然較 著減少將黄訊從所有熔躲黼存到插梢内所 進其功能，埴樣做欲得付出畲有頫外®嫜的代價°所以 ，在序列位元媒59數最的理擇上有作«率對K媒複雄度 折衷的必要。 理綸上，η可K缠為1;ίη客G,其中G等於熔絲排内 的熔絲數目。然而為了改進傳送效率，必須龌揮令G是 η的倍歟。另外，η的上限必須是G/2 。在一届實旃例 中，η是選為l^n^G2。 傳统上，是於記植鱧晶片的《力供應程序中傳送熔躱 寅料。由於《力供應程序通常很慢，可將η保持在合理 的小數量以減少配線及所耗損的面積。最好是，將η薄 擇成在四到十個匯流排嬝的範園内。逭種數量的匯流排 壤一般是足W讓髓存於像禰準的64H DRAM之類的上千熔 嫌内的位址賁料於傳統上用在動力供應的時間耗損期間 內作序列傳送。 經濟部中央標準局貝工消費合作社印笨 的在料定術 送。資給技 傳波躲何送 料突熔任傳 寅力將在列 列霣便於序 序的 Μ 由使 & 間梢。而 之期插波梢 梢業絲突插 插作熔力絲 絲取換電熔 。 溶Μ切個的象 與絲時一數現 錄熔厢 了少的 溶 了是生動波 内低常產啟突 50降通而只力 發是，因能« 憧點中上都種 記優程其内埴 用個製到間免 利一 知送時礮 另窖傳的能 本紙張尺度適用中困國家標準（CNS > Α4規格（210Χ297公釐） ’ _丨_··_-«_ 一•一™—·—· ·. —-1 7 五、發明説明（ίο ) 記憶體50的另一個《念可Μ是類似或等同參照第1圓 和第2圖中記憶體10所作的上述說明。例如，搡作解® 器24a-2 4d 便將進來的位址與餘存於街Β熔絲插梢 26a-26d内的位址作比較◊當位址與有缺陷的行或列位 址匹配時，個別的解碼器24a-24d會适通行理取線戎列 選取線上的逋當霣壓以啟動所觸記憧體方塊12a-12d內 的備用行或列（或其中部分的行或列）。 第4A及4B圖你舉例用之SDTC10的簡略圖示。須製成此 SDTC以便將熔絲資料從一個熔絲排28序列地傳送到一儐熔絲 插梢排2 6上。如圖所示，熔絲排包括數量為G的熔絡Ft到 熔絲插梢排也包括數量為G之與熔躲^到FG相對應 的熔絲插梢1<1到1(}。而SDTC是將資訊從熔絲「1傳送到對 應的插梢其中i是從1到G 。一緬資料踴滾排59包 括有η俚匯潦排镲能讓賁訊從η個熔絳序列地傳送到所 對應的η個插梢◊由此，將所有熔躲資訊傳送到熔躱插 梢的完整傳送程序必餺作G/n次的傳送。 經濟部中央標準局貝工消费合作社印繁 (請先閲讀背面之注意事項再填寫本頁)

一個移位暫存器si和一組切換器：^到SS是一起操作 Κ»規平行到序列的轉換功能◊毎一傾切換器5±是與對 應的熔絲Fi飆合，其中i是從1到G 。例如，切換器是 場效霣晶體（PETs)。時序和控制理輯（TCLs)58a, 58b分 別控制移位暫存器。如圖所示，TCLs接收到® 漘切入倍號而當作输入而產生_出set」、重置、以及時 脈（CU)等信號。例如，CLK是一 β可產生CLK臁街而 可與糸統時脈連结或是一個分開的時脈。如騸所示，TCL -1 2 - 本紙張尺度速用中國國家標準（CNS ) Α4规格（210Χ297公釐） 經濟部中央摞準局貝Η消費合作社印笨 A7 ____B7_ 五、發明説明（11 ) 58b是利用從TCL 58a接收CLK信HE而與TCL 58a保持同 步。移位暫存器SL囲應TCL 58a的Μ出而放動使熔绦 資訊序列地傳送到插梢的程序。 移位暫存器$|{1包括將所有熔鎵資訊傳送到熔嫌插梢 所需傳送次數的位元例如G/n個。移位暫存器S%的毎 一價位元是與一群η個切換器糲合。在任何一群内的 切換器是不會與移位暫存器S 4的其他位元連接的。除 此之外，該群内的切換器舍將它們的僱別熔躲建接到η 個匯流排線中特定的一涸匯流排嬢上。當TCL啟動熔躲 資訊從熔絲排到熔絲插梢排的序列傳送時，移位暫存器 51{1會在每一俚時脈fi期起動唯——群切換器而使來自 附颺熔嫌的資訊傳送到踴潦排上。 移位暫存器SR 2會輿熔錄插梢26同時操作K賞現序列 到平行的轉換功能◊在一個實豳例中，移位暫存器sr2 是興移位暫存器SR：l完全相同。移位暫存器SR2回應TCL 580的輸出。如_所示，是Μ限雛的TCLs控制移位暫存 器SRj^SRy可替代的是，Μ共同的TCL控制兩傾移位 暫存器。移位暫存器SR2的每一儷位元會觸發一群η個 插梢Κ雔存來自資料匯流排的實訊。任何一群内的插梢 都不舍與移位暫存器31{2的其他位元連接。除此之外， 該群内的插梢會皤存來自η個匯潦排烺中一俚獨特匯潦 排的賁訊。當TCL放動熔錄資訊從烙嫌排到熔躲插梢排 的序列傳送時，移位暫存器sr2#在每一傾畤脈麵期觸 發唯——群插梢而使來自匾流排上之所臈熔錄的霣訊雔 -13- 本紙張尺度適用中國國家榡準（CNS ) Α4規格（2丨0Χ297公釐） (讀先閲讀背面之注意事項再填寫本頁) 丨裝 --° 經濟部中央標準局員工消费合作社印装 ΑΊ Β7 五、發明説明（l2 ) 存於插梢内。移位暫存器的一個位元畲對應到暫存器單 元上。如圓所示，移位暫存器呂^和孓^包括有G/n個移 位暫存器單元分別是4-(^知和.。在一《實豳 例中，每一傾移位暫存器單元除最後一《單 元Cs/n»C(j/n •之外）都包括有兩個正反器分別是ffm 和FF.p^PFi ’和FF./。逭些單元中正反器「Aj的输 χΈ χΑ ιΒ 出X是對應到移位暫存器的位元。依此，各输出X鄯是 連接到一群η涸唯一的熔絲。每一涸正反器「A’j的輸 出X’是連接到所對應一群η届插梢的_入「插梢姐」。 正反器A , &’及8 , B’的輸出X , X’分別是連接到下一 個更高階正反器A , A·及B , B’的輸入I , I·。也躭是 說，在每一個時脈遇期中餘存其内的資料是向右平移一 涸位元。不過其他移位暫存器也是很有用的。只透«實 例，向左移位暫存器或是向右移位暫存器的姐合也是很 有用的，只要SDTC的構造方式是使得來自每一個熔躲的 資訊是傳送到其對應插梢上。於第4圓的實例中η是等 於四。依此，於匯滾排線59 1到59 4中一次將四個熔躲 的資料同時傅送到插梢排26内的四届對應插梢上。 琨在參考第5圏的時序圏討論第4圈中霣路的作業。 作業中，記愠體於時刻t = t〇作第一次的霣力供應時是 將「罨海切人」脈街加到TCL 58上。作為回應，TCL會 產生重置（reset)信號K重新設定移位暫存器SIU和$|{2 内的所有正反器而得到邏輯零_出。接著，TCL内的時 -14" 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） ----^-----ίΛ------IT-----I— (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標率局員工消費合作社印^ A7 B7 五、發明説明（15 ) 脈63於時刻ti開始產生時脈脈街以供應移位暫存器SRi 和SR2内的每一傾正反器而實現霣料移位功能。例如， 與第一時赈前緣同步下產生一個Set_l脈銜。如圓所示* ftSet_l脈衡是動作中的高準位（蓮輯壹）贓衡。動作中 的飫準位（«輯零）赈衡的使用也是很有用的。在一傾實 腌例中，Set_l脈街的寬度是比時脈脈衡的宽度稍微長 一點。而Set _1鼷街的長度則充分地長遢時脈齦》的長 度K確保設定狀態是鎖在移位暫存器内。例如，若Set_l 脈銜在時脈脈街變成低準位（不驅動）之前tt跳到低準位 則會失去移位暫存器内的設定脈街。Set 鼷衡是在下 一俚時脈脈衝之前躭被去除驅動。Set_l赈銜是同畤供 應到《別的最外側正反器FF1A*FF1A’的霣料输入埠

ΙΑ 1A I α , ，上。«後，Set_l脈銜的_輯音是在時刻t i ΙΑ ΙΑ 傳送到XiA, XiA*。在第一時脈脈銜尾緣（時刻t2>時， 將邏輯查傅送到届別正反器ff1b* ff1b•的資料輪入埠 X1B, X1B’。然後Set_l脈衡會在下一儸畤脈脈銜闋始之 前的畤刻七3跳到邐輯零且於賁料移位（shift)作業的剩 餘時間内保持在理輯零準位。 正反器FF1AW輸出蠔X 14是達接到PETsS 3L到Sn的« 極（本實例中Sn =S4> 。依此，當Set_l鼷衡的邏輯查 在時刻t i傳送到X u, X1A ’時，FETsS i到S 4會切換到 開（ON)的狀態。其間，由於事先里新設定了其他正反帛 FF2A-FF (G/4)A *故它們的_出都是零使得其他切換器 SG都在闞（OFF)的狀戆。因此，於時刻ti»下一個 一 1 5 - 本紙張尺度適用中國國家標準（CNS ) A4规格（2丨0X297公釐） .裝------訂---_— (請先閲讀背面之注意事項再填湾本頁) 經濟部中央標準局貝工消费合作社印家 A7 B7 五、發明説明（U ) 時脈鼷衡（t4 )舫緣之間只有熔絲Pi -F4的熔絲資料會 分別被傳送到匯滾排镍5^-59 4 。當任何給定的熔躱 F維持原狀時，由於所有的熔嫌鄯有一供是達接到接地 的«位而將趣輯零傳送到所鼷之線59上。當任何熔绦 F燒掉時，會在匯潦排線上提供一個高阻抗而為所羼的 插梢電路偵测成理輯高準位的標記。例如，若預先於匯 流排線充M5伏特的電壓（因為瑄偭霣壓是不會被放電 的）或是若在晶片上有微弱的分屋（bleeder)®路時便 能偵拥到瘥種吠態。可替代的是，埴些熔蛛可K連接到 «S*而埴些匯流排繚則是接地的。此例中，一 «燒掉 的熔嫌會専致一涸遲輯零的傅送而一饀維持原狀的熔絲 會導致一涸《輯查的傳送。 於切換器Si到34是闞閉的時間間鎘内亦即時刻1;1 到t4之間，將输出埠X1A •上的*轎高準位提供給插梢 h -L 4的輪入插梢姐。_入插梢姐上的邏鞴高準位會 放動逭些插梢，因而能將匯潦排線59ι-59 4上的熔躲 資料分別同時傳送到插梢Li -L4上。 在第一時鼷脈衡尾緣上，正反器FF 和FF ’會將

l'B 1B

Set_l脈街的*輯高準位傳送到下一届串》正反器FFm 和FF^i的個別输入埠I2A, I2A·上。在第二時脈鼷街 (t4)的前緣上，會將輸入埠Ι2Α, Ι2Α’上的邏輯高準位 傳送到翰出埠X 2A, X& '上，而將存在於_人埠I：LA，

Iu•上的邏輯零準位傳送到输出埠X1A, XlA’上。逭項 程序蹯開（open) 了切換器Si -S 4並使插梢Li -L 4去能 "16- 本紙張尺度遢用中國國家標準（CNS ) A4規格（2丨0X297公釐） ---:-----f d------IT------^ (請先閣讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消費合作社印策 A7 ___B7_ 五、發明説明（15 ) 而使切換器Ss-S8朗合並故動插梢15-1^ (它們的輸 入插梢姐是分刖連接到綸出埠X&, X&’上）。依此， 只有熔絲Fs-Fe的熔絲資料會在時刻14與1：6 (後者 是對應到第三時脈脈銜的前緣上）之間傳送到個別的熔 絲插梢h-L 8上[後的熔錄繼讀進行讀取和傳送程 序直到將最後一姐熔躲匕a -Fn的賣科傅送到對應的插

Ct— p yjr 梢Ln2-L^h。（應注意於第4·的實施例中，最小的 G—5 ^ 移位暫存器簞元Cs/n只含有一 «正反器FF (&/η)Α。最後 一個熔躲纊取程序是發生於將Set_l脈衝的《輯高準位 傅送到最後一個正反器的_出埠X ((j/n)A時。） 如第4匾所示，移位暫存器SR1_SR2内的每一個正 反器FFi都可能含有一個三-戆鍰衡反相器61,此反相器 的_入埠是當作《ΙιΑ之類的正反器資料输入埠。將畤 鼷信虢供應給其输出埠連接到鍰銜器61的啟動埠的反相 器67上。正反器Α的每一 0鑀衡器61a是在畤脈脈衡的 上升緣上受到故動，而正反器B的每一钃緩衡器61b是 在負時脈脈衡的邊緣上受到故動。另一個反相器65是與 反相器61串驊。此反相器65的输出埠是正反器的输出埠 X.。回鏔反相器6 3的建接是跨遢反相器65。重置信號是 1 加到FET切換器69的颺極上。當重置信號為高準位時 FET 69是在開（ON)的狀戆，埴會將_出埠X.驅動成低準 1 位因而重新設定了該正反S。於任何事件中，鄯能替代 地使用為熟悉習用技術的人所熟知的移位暫存器用正反 器的其他構造。 -17- (請先閱讀背面之注意事項再填窍本頁) i _裝· 訂 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）

A7 B7 經濟部中央標準局員工消費合作社印^ 五、發明説明 (ιβ ) 優 點 是 f 第 4 圈 的 電 路 構 造 只 需 最 少 的 η < 卜1 條 専 線 - 亦 即 匯 流 排 m 59的 η 條 資 料 導 媒 及 時 臟 導 嬢 61 -便能遞 送 到 所 靥 的 熔 絲 插 梢 區 域 而 達 成 同 步 0 埴 種 實 現 方 式 具 有 極 高 效 率 且 只 箱 付 出 最 少 面 稹 的 代 價 〇 依 此 » 其 熔 絲 放 置 會 有 極 高 的 弾 性 〇 另 外 » 移 位 暫 存 器 的 配 置 圖 可 Μ 藉 兩 個 金 羼 餍 實 現 而 使 得 資 料 匯 流 排 及 簠 置 信 號 能 於 第 三 金 屬 層 內 經 由 暫 存 器 區 域 上 方 〇 在 夠 少 的 匯 流 排 數 量 η ( 例 如 在 四 到 的 範 圃 内 ) 下 • 其 佈 局 (1 a y 0 U t) 圃 基 本 上 是 由 讓 取 資 料 匯 流 排 59的 金 臛 節 距 所 主 専 〇 如 上 所 述 » 在 習 知 的 DRAM 設 計 中 涉 及 了 極 大 數 量 的 熔 後 0 结 果 » 這 種 依 平 行 方 式 讀 取 所 有 熔 絲 的 記 憶 賊 會 導 致 極 大 的 電 力 突 波 〇 不 過 f 謓 取 根 據 本 發 明 的 熔 絲 資 料 會 將 功 率 耗 損 分 布 在 相 當 長 的 時 間 區 段 内 因 此 避 免 了 極 的 大 電 力 突 波 〇 習 知 的 DRAM S 的 另 一 嚴 重 問 颶 是 熔 躲 資 料 的 可 信 度 0 對 電 源 切 入 的 偵 測 是 非 常 困 難 的 且 即 使 其 內 部 電 壓 供 應 太 低 時 也 可 能 發 生 意 外 的 偵 测. 這 會 導 致 將 不 正 確 的 熔 後 賣 料 提 供 給 熔 絲 解 碼 器 〇 此 外 於 晶 片 作 業 期 間 供 應 一 些 電 壓 街 擊 (變化） 可 能 會 Trh m 壊 熔 絲 插 梢 的 資 料 0 現 在 參 照 第 6A及 6Β圖 » 序 列 資 料 傳 送 電 路 200是設計成 減 輕 上 述 有 關 熔 絲 資 料 可 信 度 的 問 題 〇 電 路 200是第4 圖 中 霣 路 100 的 改 良 販 〇 其 中 移 位 暫 存 器 SR 1 » SR 2 已 塔 藉著正反器FF (G/n)^ FF(G/n)B 1 分 別 加 到 最 後 一 正 反 器 單 元 C G/n 和 CG/n ’並將其輸出埠X (G/n)B 和 X(G/n)B 回 饋 到 -18- (誚先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 經濟部中央標準局貝工消费合作社印簟 A7 _____B7_ 五、發明説明（17 ) 第一正反器的個別_入埠ΙΊΑ, I /上而分別改良成瓖 ΙΑ 1Α 状移位暫存器SRi SR2 ”。逭種改良型式使熔絲插梢 能夠達鑛進行更新。一旦Set_l鼸衢的«輯费到達最後 的輪出埠X ((J/n)B和X ((}/nyB ’上，則回_到第一正反器 的«別_人埠ι1Α, ι1Α'上的鼇輯查基本上會操作成一 涸新的set_l_街，而隨後再次將熔絲的賁料傳送 到對應的熔絲插梢内。據此，使用瓖狀移位暫存 器下只要建鑛產生時脈鼯銜便能連饋地更新熔躲插梢。 可替代的是，可擇性地消除時鼷脈衡以實現熔躲插 捎的不連鱭更新程序。 藉著對通輯方塊58a’，58b'内的颺輯（霣路 > 作籣單 的改良便能於例如每一個列位址纊取臟街（RAS)的低_ 位麵期内放動時脈信號。埴留程序是顯示於第7 _的時 序圈中。在毎一籲RAS臁衝的下降邊緣«可以畤K信虢 放» —些脈衡◊可以在每一 fiR AS的低準位遍期期間調 節時脈頻率Μ改變畤脈臟衡的數董。功率耗撗可Μ針對 更新所有熔嫌插梢所需的R AS麵期數而自由地進行取捨 (trade off)。透遢實例，對所有熔絲的完整更新作用 可於三十二僩R AS «期之後實現。應注意，熔鎢的更新 不爾與R AS建结一逋可Μ替代地連接到每一個C AS «期 或如上所述是一種在時間上與環狀移位暫存器雄接的連 續程序。 對TCL的進一步修正，也能只在*片霣海打W後只更 新蕷設數量例如八個初始RAS(R0R>的麵期內以遞蝤速率 -19- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ----.--.---.裝------訂---^---诔 (請先閱讀背面之注項再填寫本頁) A7 B7 五、發明説明（18 ) 更新熔躱插梢。另一方式是，瑄些熔躲插梢能在適當的 供應霣懕（VCC)銜擊偵涮霣路（未禰示）辨織出一價VCC 擊事件時作更新。 雎然上述說明含有許多特殊規格，逭些特殊規格並非 本發明精神及架構的限制而只能作為解釋本發明甩的實施 例。例如，雖然本發明是特別參照使用熔绦的半導體記 憶髋，實際上利用熔絲等效元件的記植》也能因本發明 而有所助益。热悉習用技術的人應該能在本發明所附申 請專利範園内看出許多其他的修正型式。 I.-------裝------訂------沐 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消#合作社印聚 -20- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） A7 B7 經濟部中央標準局員工消費合作社印來 五、發明説明（19 ) 參考符號說明 10 動 戆釀機存取記憧艚（DRAM) 11 行 解碼器理輯（電路） 12.12a-12d 記 憶體方塊 13 列 解碼器軀輯（霣路） 14914，） 行 (列）熔絲解碼器 16(16，） 行 (列）熔絲插梢 18(18') 行 (列）熔絲排 2 4 a - 2 4 d 解 碣器/熔絲解礓器（解碼器） 20,31 a ,30b 匾 域 26a-26d 行 (列）熔絲插梢 28a-28d 行 (列）熔錄排 31a , 31b 時 序及控制邏輯（電路） 32 L0C膠箝 34 電 氣接觸墊 41 位 址鍰衡器 50 半 専髓記憶髓 5 2 a , 5 2 b 平 行到序列（P/S)轉換 器 54A,54B 序 列到平行（S / P )轉換 器 58a,58b 時 序和控«I理輯 59 睡 滾排，序列位元級 61 媛 街反相器 65,67 反 相器 69 FET切換器 -21- (讀先閲讀背面之注意事項再填寫本頁) -裝- 、-° •—球 本紙張尺度適用中國國家標率（CNS ) A4規格（210 X 297公釐） B7 五、發明説明（2〇 100,200

BL

CA

FF . FF

I ,1 · . I . I

L -L RA R/W

S R 1 , S R 2 S -S

X , X ' , X , X 序列資料傳送霣路 位元鐮 行位址輪入倍》 正反器 輸入埠 插梢 列位址输入信號 讀取寫入信號 移位暫存器 切換器 輪出埠 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標率局員工消費合作社印笨 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨0X297公釐）

Claims (1)

1. 2 3丨 Α8 Β8 C8 D8 申請專利範圍 第87 104353號「備用之半導體記億體」專利案 (88年9月修正） 杰申諳專利範圍 1 . 一種具有主 龌，該 多箱綠 狀態不是打 缺陷之 多熔絲 先儲存 記億體 記億 許 少一 經濟部智慧財產局員工消費合作社印製 許 存原 備用 以及 序 送到 2 .如申 記億 3.如申 記億 ，其 記憶體單元陣列和備用記億體單元的半導體 記憶體之持街[包括： ,是用來餘存位址資訊，其中毎一個熔絲的 開就是鬭閉且對應到主記億體單元陣列中至 車元的位址之一傾位元； 插梢，是在該半導體記億鐮作業期間用來儲 於該熔絲内的位址資訊以方便使資料餘存於 單元内來取代該主記憶體内有缺陷之單元； 列傳送電路，至少能將某些位址資訊依序從熔絲傅 插梢。 讅專利 範圔第1項之半導臁記憶醱，其中該半導龌 黼是一種随機存取記億體（KAM)。 請專利範圍第1項之半導醱記億鼸，其中該半導鑲 體的包裝用的是晶Η上的導線架（LOC)技術，此外 中一種.建缠的LOC膠帶延伸而跨越了該記德體。 .如申請專利範圍第3項之半導體記億饉，其中至少包括 第一和第二主記憶龌單元陣列，其中該熔絲插梢是配置 於該第一和第二主SS億醱單元陣列之間，而該熔絲是配 -1 - 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） (請先Η讀背面之注意事項再填寫本頁)

   2 3丨 Α8 Β8 C8 D8 申請專利範圍 第87 104353號「備用之半導體記億體」專利案 (88年9月修正） 杰申諳專利範圍 1 . 一種具有主 龌，該 多箱綠 狀態不是打 缺陷之 多熔絲 先儲存 記億體 記億 許 少一 經濟部智慧財產局員工消費合作社印製 許 存原 備用 以及 序 送到 2 .如申 記億 3.如申 記億 ，其 記憶體單元陣列和備用記億體單元的半導體 記憶體之持街[包括： ,是用來餘存位址資訊，其中毎一個熔絲的 開就是鬭閉且對應到主記億體單元陣列中至 車元的位址之一傾位元； 插梢，是在該半導體記億鐮作業期間用來儲 於該熔絲内的位址資訊以方便使資料餘存於 單元内來取代該主記憶體内有缺陷之單元； 列傳送電路，至少能將某些位址資訊依序從熔絲傅 插梢。 讅專利 範圔第1項之半導臁記憶醱，其中該半導龌 黼是一種随機存取記億體（KAM)。 請專利範圍第1項之半導醱記億鼸，其中該半導鑲 體的包裝用的是晶Η上的導線架（LOC)技術，此外 中一種.建缠的LOC膠帶延伸而跨越了該記德體。 .如申請專利範圍第3項之半導體記億饉，其中至少包括 第一和第二主記憶龌單元陣列，其中該熔絲插梢是配置 於該第一和第二主SS億醱單元陣列之間，而該熔絲是配 -1 - 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） (請先Η讀背面之注意事項再填寫本頁) 六、申請專利範圍 (請先閲讀背面之注意事項再填寫本頁) 置於該半導體記億體上一個與該熔絲插梢隔離開的區域 内，且該LOC膠帶是從該第一記億體單元陣列連缠延伸 並跨越該熔絲插梢而達該第二記億體單_元陣列。 5. 如申.請專利範圍第1項之半導體記億體，其中數量為η 的許多匯流排線是用來侬平行方式在該熔絲與該熔絲插 梢之間傳送資料，其中η是一個比熔絲數量小很多的數。 6. 如申請專利範圍第5項之半導體記億體，其中η是在四 到十的範圍内。 7. 如申請專利範圍第1項之半導體記億體，其中該序列傳 送電路包含一個與熔i絲排相鄰的第一移位暫存器、一個 與熔絲插梢相鄰的第二移位暫存器、以及時序及控制通 輯，其與各移位暫存器耦合以便將該位址資訊同步地從 該熔絲傳送到對應的插梢内。 8. 如申請專利範圍第7項之半導體記億體，其中又包含： 許多切換器，是耦合於該熔絲與至少一個匯流揉線 之間，該切換器是由該第一移位暫存器依序鼸閉以便 將熔絲資料依序傳送到該匯流排線；且 經濟部智慧財產局員工消費合作社印製 該許多插梢是與至少一個匯流排線級合，而該第二 移位暫存器依序歆動該插梢的插楢組輸入端以便將熔 絲資料依序從至少一匯流排線傳送到該插梢上。 9. 如申請專利範圍第7項之半導體記辑體，其中該第一 和第二移位暫存器都是環狀移位暫存器，因而便於進 -2 — 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 六、申請專利範圍 行移位暫存器溶絲插梢依序的更新程序。 (請先閲讀背面之注意^項再填寫本頁) 1 0 .如申請專利範菌第1項之半導體記億體，其中該熔 絲儲存的是含有缺陷單元的主記億體單元陣列中之行 位址。 11. 如申請專利範圍笫1項之半導體記億體，其中該熔 絲儲存的是含有缺陷單元之主記億體單元陣列中的列 位址。 12. 如申請專利範圍笫1項之半導體記億體，其中該主 ,記億體單元陣列及該備用記億體單元分別是共用記億 體方塊的一部分，該備用記億體單元包括該記憶體方 塊中特殊的一些行和列。 13. 如申請專利範圍第12項之半導體記億體，其中還包 括配置於與該記憶體方塊和該熔絲插梢相鄰的熔絲解 碼器電路，此電路是毎當進來的位址對應到儲存於該 熔絲的位址時用於歆動該備用記億體的一些行和列。 經濟部智慧財產局員工消費合作社印製 14. 一種随機存取記億體（RAM),具有許多記億體方塊 ，毎一個記憶體方塊都含有一個主記億體單元陣列和 —些備用記億體單元，該RAM之特激包括： 許多熔絲排，各附有一個記億體方塊且各含有許多 用來儲存位址資訊的熔絲，各熔絲的狀態不是打開就 是關閉且對應到主記憶體内至少一有缺陷之單元位址 之一個位元； -3- 本紙張尺度逋用中國國家標準（CNS ) A4規格（210X297公釐） A8 B8 C8 D8 —__ 六、申請專利範圍 許多熔絲插梢匾段，各含有許多熔絲插梢以便於該 RAM作業期間用來儲存原先儲存於該熔絲排之一内的 位址資訊，以便將資料儲存在備用記憶醱單元内而取 代.該主記億體内有缺陷之單元； 至少一個第一移位暫存器，其是位於該熔絲排中至 少一個熔絲之附近； 至少一個第二移位轚存器，其是位於至少一偏熔絲 插梢匾段之附近； 許多切換器，是縝合聆該熔絲排中至少一籲中的各 熔絲舆至少一梅匯流排線之間，該切換器是由該第一 移位暫存器依序鼸閉以便依序將熔絲資料傳送到該匯 流排線，而該第二移位暫存器依序数動該插楢的插播 P輸入端、以便將熔絲資料.依序從至少一匯流排線傅送 到該插梢上；以及 ，邏輯電路，是網合於該第一和第二移位暫存器之間 以便令這些移位暫存器互為同步並控制熔絲資料傳送 的時序。 15. 妨申請專利範圍第14項之随機存取記億體，其中該 随機存取記億龌包括一個動態随機存取記憶腰（DRAM) 16. 如申請專利範圍第14項之隨機存取記憶體，其中談 至少一個匯流排線包括數量為η的應流排線，其中n、 是一値比所屬熔絲排内的熔絲數量小很多的數。 ' 4 - 本紙張尺度逍用中國囷家標準（CNS ) Α4規格（210Χ297公釐） (請先閲讀背面之注^•項再填寫本頁) 訂 線！ 經濟部智慧財產局員工消費合作社印製 Α8 Β8 C8 D8 六、申請專利範圍 17.—種半導體記億體，具有：主記億體單元陣列、用 來儲存資料以取代該主記憶體中有缺陷單元的備用記 億體單元、許多熔絲以用來儲存位址資訊以標示出一 個有缺陷單元或一値含有缺陷單元的單元群、以及許 多在該半導體記億體作業期間用來儲存熔絲之位址資 訊的熔絲插梢，以及一種用來將位址資訊從熔絲傳送 到插梢的方法，其特激為包括：- 於許多熔絲與許多插梢之間設置至少一條匯流排線 ;以及 至少依序將一些位址資訊由熔絲傳向至少一條匯流 排線上的插梢。 1.8.如申請專利範圍第17項之半導體記憶體，其中至少 一條匯流排線包括數量為η的許多匯流排線，其中n 較.熔絲數目少很多，η痼熔絲的熔絲資料會一次傳送 到插梢上。 19. 如申請專利範圍第17項之半導體記憶體，其中還包 括依序更新該熔絲插梢的步驟。 20. 如申請專利範圍第19項之半導體記億體，其中該半 導體記憶體是一種動態隨機存取記億體（DRAH),而該 更新程声是與一個RAS信號和一個CAS信號同步的。 21. 如申請專利範圍第19項之半導體記億體，其中該更 新程序是在辨識出一個恃定供應電壓的衝擊事件時進 -5- 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） (請先閲讀背面之注意事項再填寫本頁) -3ST- 訂 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 行的。 22.如申請專利範圍第19項之半導體記億體，其中該半 導體記億體是一種動態隨機存取記億體（DRAM),而該 更新程序是與只更新預設數量之UAS(ROR)週期有關的 時刻内進行的。 (請先閲讀背面之注意事項再填寫本頁) 、言· 铲！ 經濟部智慧財產局員工消費合作社印製 -6- 本紙張尺度逋用中國國家揉準（CNS ) A4規格（210X297公釐）