TW218933B - - Google Patents

Download PDF

Info

Publication number
TW218933B
TW218933B TW079110800A01A TW079110800A01A TW218933B TW 218933 B TW218933 B TW 218933B TW 079110800A01 A TW079110800A01 A TW 079110800A01A TW 079110800A01 A TW079110800A01 A TW 079110800A01A TW 218933 B TW218933 B TW 218933B
Authority
TW
Taiwan
Prior art keywords
film
insulating film
contact hole
layer
etching
Prior art date
Application number
TW079110800A01A
Other languages
English (en)
Original Assignee
Sharp Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP1340159A external-priority patent/JP2574910B2/ja
Priority claimed from JP2074639A external-priority patent/JP2547882B2/ja
Application filed by Sharp Kk filed Critical Sharp Kk
Application granted granted Critical
Publication of TW218933B publication Critical patent/TW218933B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/014—Capacitor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/109—Memory devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Description

_218933_^_ 五、發叼說明（） 發明货景 1 .發明範圍 本發明係有關於一種半導體記器製造方法者，尤其有 關於其佈線寬度為0.8微米K下之半導體記憶器之高產量 製造方法者。 2 .先前技術之說明 茲參照附圖說明半導體基體主要部份結構以說明先前技 術實施例及其優點。 在先前技術實施例中，如圖5(a)和5(b)中所示，在已有 經由擴散澱積構成第一下層佈線（擴散層）72之半導體基體 71中構成第二下層佈線73之後，澱積一層二氧化矽之類之 層絕緣薄膜74;其後，經由蝕刻之類之方式，構成接觸洞 孔7 4a 。上方佈線構成於接觸洞孔74a上面；因此，此等 佈線係電連接於上下層之間。 尤其在層上佈線75係Μ像鋁之金靥材料所製成而第一下 層佈線72係Μ基體内構成擴散層所構成之狀況下*很可能 的是金屬佈線75及基體71有部份短路，如圖6中箭頭Q所 示，在接觸洞孔74a與擴散層或第一下層佈線72皆未予對 準之時。但是，如圖7中所示*如基體表面由於構成接觸 洞孔供第一下層佈線.72連接之用而露出之基體表面，以高 濃度雜質摻雜之多晶矽薄膜76覆蓋而使此多晶矽薄膜76間 插於金靥佈線75與基體71之間時，此一短路乃可予防止。 明確的說，基體71與金屬佈線75間之短路，係經由以經高 濃度雜質摻雜之多晶矽薄膜覆蓋接觸洞孔74a中露出之擴 散區末端之方式而予防止。此乃由於用以高濃度摻雜多晶 — 4 — 甲 4(210Χ 297乂沒） ......................................................it..............................ίτ..............................终 (請先«讀背面之注意事項再填寫本頁) A6 -218033—--- 五、發明說明（） (請先《讀背面之注意事項再填宵本頁) δ夕薄膜7 6之雜質係朝向基體擴散，因此，縱如多晶矽薄膜 76澱積於擴散區末端，亦不致引起短路。 以上述方式，使用多晶矽薄膜76覆蓋接觸洞孔74a ，發 生兩項問題： 1 )接觸洞孔間距離無法縮短。例如，用κ覆蓋接觸洞孔 内之基體71之多晶矽薄膜76有待探討。當多晶矽薄膜76蝕 刻係在其基體一部份由於其決定須予蝕刻之多晶矽薄膜組 構之光敏抗蝕劑之未對準而外露之狀況下實施時，則其露 出部份被蝕刻掉如圖8中箭頭R所示，因其基體係為矽製 成。基體之独刻可能造成缺失，諸如接合面洩漏之類。因 此，多晶矽薄膜7 6内接觸洞孔末端必須定位於與基體外露 區域距離為d (0.1微米至0.3微米）之處。 另一方面，多晶矽圖型間距離最低下限係以曝光投射器 之解像度決定之。因此，接觸洞孔間之最小距雔約為附加 於曝光投射器解像度（約0.6微米）距離（0.2- 0.6微米） 之兩倍。換言之，使接觸洞孔7 4a ，7 4a (參閲圖11)間距 離接近曝光投‘射器解像度（約0.6微米）乃不可能。 2)難Μ構成自行調整之接觸洞孔。如圖所示，曆絕緣 薄膜74澱積於第二下層佈線73，然後使須予構成接觸洞孔 部份予以蝕刻至其深度與層絕緣薄膜74厚度相對懕，而於 基體表面上構成接觸洞孔，與第二下層佈線73相對自行調 整。 但是，當有若干上層佈線層75存在而與基體71相連接時 ，層絕緣薄瞑74，77和78及多晶矽薄瞑必須多次·暇積於基 體71上。如依此一方式澱積多層時，在下曆之佈線上之層 —— 5 一 甲 4(210X297 公廣） 218933 Be 五、發明說明（） f請先閃讀背面之注意事項再淇艿本页) 絕緣薄膜之厚度乃較接觸洞孔上之層絕緣薄膜上者較大而 足以使絕緣薄膜充填此接觸洞孔’因而無法構成自行調整 之接觸洞孔。 為克服上述問題，本發明乃著力於一種半導體記憶器之 製造方法，其中縱或光投射及曝光之圖型調整精確度不夠 令人滿意，仍可獲致確實與半導體基體擴散區相接觸之接 觸洞孔。 發明概要 根據本發明，半導體記憶器製造方法包括之步驟為，在 設有由具有側壁之若干閘閥部份與相鄰閘擴敗區姐成之下 層佈線之半導體基體上，i)構成層絕緣薄膜，其擴散區 之厚度，較每一閘閥部份側壁為小，且係K較半導體基體 材料更易於独刻之材料製成；Π)於層絕緣薄膜整個表面 上澱積一較層絕緣薄膜更易於蝕刻之材料之導電層；iii) 除須經由Μ圖型薄膜於擴散區蝕刻而產生接觸洞孔之部份 外，使導電層予以消除Μ構成接觸洞孔；iv )澱積絕緣薄 膜及圖型薄膜以再度在整個表面構成接觸洞孔；及v)經 由蝕刻逐步消除絕緣薄膜，剌餘導電層及層絕緣薄膜，以 產生接觸洞孔，伸展至自行調整擴散區，K及藉消除用來 供形成該接觸孔之圖.型，而於蝕刻該接觸孔之上端開口後 仍遺留之絕緣薄膜上形成一齒狀突出物。 又根據本發明，半導體記憶器之製造方法包括之步驟為 在設有由具有側壁之若干閘閥部份與相鄰閘部份間擴散區 姐成之下層佈線之半導體基體上，i)構成層絕緣薄膜， 其擴散區之厚度，較每一閘閥部份側壁為小，且係以較半 一 6 一 中 4 (210X 297 公沒）
21893S A6 B6 五'發明说明（） 導體基體材料更易於蝕刻之材料製成；ii )於層絕緣薄膜 整個表面上澱積一較層絕緣薄膜更易於蝕刻之材料之導電 層；iii ')除須經由以圖型薄膜於擴散區蝕刻而產生接觸洞 孔之部份外，使導電層予Μ消除Μ構成接觸洞孔；iv )澱 積絕緣薄膜及圖型薄膜Μ再度在整個表面構成接觸洞孔； ν )經由蝕刻逐步消除絕緣薄膜，刺餘導電層及層絕緣薄 膜，以產生接觸洞孔，伸展至自行調整擴散區，以及藉消 除用來供形成該接觸孔之圖型，而於蝕刻該接觸孔之上端 開口後仍遺留之絕緣薄膜上形成一齒狀突出物；vi)澱積 K高濃度雜質摻雜之多矽薄膜，並經由光投影及曝光與反 應離子蝕刻方式仿造多矽薄膜，Μ產生電容器下方電極； 及vii )經由氫化矽薄膜之電容器絕緣薄膜*進一步澱積以 高濃度雜質摻雜之多矽薄膜•並經由光投射和曝光，與反 應離子蝕刻方式仿造多矽薄膜，以產生電容器上方電極。 -I 在本發明方面，此半導體基體宜為矽基體，其層絕緣薄膜 為二氧化矽薄膜，而導電層為多矽層。 本發明之另‘一方面*半導體記憶器之製造方法所包括步 驟為，在設有由具有側壁之若干閘闊部份與相鄰W部份間 擴散區姐成之下層佈線之半導體基體上* i)構成層絕緣 薄膜，其擴散區之厚度，較每一閛閥部份側壁為小，且係 Μ較半導體基體材料更易於蝕刻之材料製成；ii) Μ圖型 薄膜蝕刻層絕緣薄瞑而構成接觸洞孔，以產生伸展至自行 調整擴散區之接觸洞孔，Κ及藉消除用來供形成該接觸孔 之圖型，而於蝕刻該接觸孔之上端開口後仍遺留之絕緣薄 膜上形成一齒狀突出物；iii)澱積較具有接觸洞孔之層絕 一 7 一 iifr先《讀背面之注意事項再琪寫本頁) 装· ." 甲 4(21〇X 297 7 发) 218933 A6 __B6__ 五'發明説明（） 緣薄膜整個表面上之層絕緣薄膜更易於蝕刻之材料之導電 層；iv)經由蝕刻消除導電層，祗有須於擴散區内產生接 觸洞孔之部份除外，俾以其作用為埋設薄膜之刺餘導電層 K充填接觸洞孔；及v)於整個表面上澱稹絕緣薄膜，並 產生直通洞孔以連接絕緣薄膜内埋設薄膜上之位元線路， 而使位元之線路通過直通洞孔及埋設薄膜而與擴散區相連 接。在此一狀況下，半導體基體宜為矽基體，其層絕緣薄 膜為二氧化矽薄膜，以及其導電層為多矽層。 本發明又另一方面，有兩種製造方法，第一種半導體記 憶器製造方法，所包括步驟為|在設有由若干具有側壁之 閘部份與相鄰閘部份間擴散區所組成之下層佈線之半導體 基體上，i)構成層絕緣薄膜，其擴散區之厚度小於每一 閘部份側壁，且係由較半導體基體材料更易於蝕刻之材料 所製成；ii)於層絕緣薄膜整涸表面上，澱積一較層絕緣 薄膜更易於蝕刻之材料之導電層；iii)除有電容器電極兩 接觸洞孔及須於擴散區構成位元線路之兩部份外，消除導 電層；iv )於整涸表面上澱積絕緣薄膜*然後往回蝕刻絕 緣層，祗於刺餘導電層相接近之壁上留下絕緣薄膜K及於 對應K後續步驟所形成之一接觸孔之—上端開口之位置形 成該遺留之絕緣薄膜之齒狀突出物；v)經由蝕刻使剌餘 等電層予Μ消除；及vi)往回蝕刻層絕緣薄膜Μ產生自行 調整之接觸洞孔。第二種半導體記憶器製造方法所包括步 驟為，在設有若干具有側壁之閘部份及相鄰閘部份間擴散 區所姐成之下層佈線之半導體基體上’ i)構成層絕緣薄 膜，其擴散區之厚度小於每一閘部份之側壁*且係由較半 ί請先閱讀背面之注意事項再淇宵本页) 甲 4(210Χ 297乂潑) 218933 A6 B6 五、發明說明（） 導體基體材料更易於蝕刻之材料所製成；ii )於層絕緣薄 膜整個表面上澱積一較層絕緣薄膜更易於蝕刻之材料導電 層；iii )除有電容器電極兩接觸洞孔及須於擴散區構成位 元線路之兩部份外，消除導電層；ίν )於整個表面上澱積 絕緣薄膜，然後回頭蝕刻絕緣層.，祗於刺餘導電層相接近 之壁上留下絕緣薄膜以及於Μ後續步驟所形成之一接觸孔 之一上端開口之位置形成該遺留之絕緣薄膜之齒狀突出物 ;ν )經由蝕刻使刺餘導電層予Μ消除；vi )回頭蝕刻層 絕緣薄膜以產生自行調整之接觸洞孔；vii )於接觸洞孔上 澱積有高濃度雜質摻雜之多矽薄膜，然後回頭使之蝕刻而 預先於接觸洞孔内構成一多矽埋設層與層上佈線相接觸。 在此實例中，其半導體基體宜為矽基體，層絕緣薄膜為二 氧化矽薄膜，而導電層為多矽層。 附圖簡略說明 圖1所示為用K說明根據本發明實施例之製法中構成電 客^之步驟之圖解； 圖2(a)和2(b)之圖解用以說明主要部份之圖解•顯示用 K使之與實施例之接觸電容器電極及電容器絕緣薄膜相接 觸之接觸洞孔； 圖3之圖解用以說.明根據本發明另一實施例製法中產生 電容器電極之步驟； 圖4之圖解用Μ說明主要部份之姐構，顯示根據實施例 所產生之記憶器； 圖5(a)為用以說明先前技術半導體記憶器之姐構圖解， 顯示有接觸洞孔； 一 9 一 f請先《讀背面之注意事項再堪寫本頁) •打· .綠. 甲 4(210X 297K沒） A6 B6 五、發叫説明（） ' 圖5(b)所示為循沿圖5(a)之線A - A’所截取之截面； \ 圖6為用K說明先前技術半導體記憶器各項缺點之圖解 Ά，顯示出其姐構型態； / 圖7所示為用Μ說明先前技術已予改良之半導髑記憶器 |之圖解，顯示其姐態； 圖8至11之各圖解，用Μ說明先前技術改良後之半導體 。記憶器各項缺點，顯示其姐態；及 圖12所示圖解為用以說明在產生接觸洞孔步驟中曝光装 置調整之精確度，未使用自行調整方法； 圖1 3所示係用以詳细解說相對應於圖1 <d)至1⑻中所示 第一賁施例之步驟的製造步驟圖； 圖14所示為第一實施例之一主要部份構造圖；Μ及 圖15所示為一實施例之主要構造圖*其係供與該第一實 施例之製造步驟相比較。 較佳具體簧施例 本發明最重要之特點為其伸展於記憶器元件擴散區之接 '一 寧遇I行產生。在本發明中，首先，在半導體 基體上構成有較半導體基體材料更易於蝕刻之材料之層絕 緣薄膜。例如，構成.於矽基髑上之二氧化矽薄膜。 其次，有較層絕緣薄膜材料更易於蝕刻之材料之導電層 澱積於層絕緣薄膜整個表面上；而且最後，使須構成有接 觸洞孔之部份内之導電層及層絕緣薄膜皆逐一予Μ消除Μ 產生接觸洞孔，伸展至擴散區。依此方式，乃可依自行調 整方式產生接觸洞孔。構成接觸洞孔之方法可為已知之方 一 10 — ί請先《讀背而之注惫事項再填寫本頁) •訂· 甲 4(210Χ 297乂沒） 218933 A6 B6 五、發明説明（） 法，但是*本發明之各發明人懕用上述構成接觸洞孔之方 法以構成接觸洞孔作為記憶器單元之電容器電極以獲致記 憶器之高度積體及記憶器之良好產量。 本發明之基本要件係為其層絕緣薄膜专辛散區之厚度較 鬧部份側檗者為止―。例如，圖12中顯示一項實例，其接觸 洞孔構成於層絕緣薄膜，而無’如本發明中之自行調整。 在圖12U)中，有層絕緣薄膜構成於設有下層佈線之半 導體基體上，包括具有側壁80和擴散區之若干閘部份81。 在本實例中，各閘間之距離X為1.1 — 1.2微米，而閘之 長度G為0.8微米以下，理想為0.5 - 0.6微米。 於是，如圖12(b)中所示，乃產生構成為接觸洞孔之抗 独刻薄膜。 因此，其層絕緣薄膜乃經由光投射和曝光與反應離子蝕 刻而仿製Μ產生接觸洞孔83°此接觸洞孔83之直徑K為 0 . 3微米。 在上述產生接觸洞孔方法中，已知悉者為閘間距離X由 於曝光裝置之'精確度而無法縮減為1.1 - 1.2微米以下。 因此，須於接觸洞孔構成之前，預予安排使相邮各閘配置 距離X為1.1 - 1.2微米以上。另一方面在本發明中，此 距離X可予縮減為0..5 - 0.6微米。此一結果乃為記憶器 之高度積體。為達成本發明之此一目的，一如圖1(b)中所 示，構成導電薄膜8，Μ在產生接觸洞孔40方面增加其調 整餘地（參閲圖1(e))。此導電薄膜8之功能亦作為假薄膜 於接觸洞孔產生時，即將之消除。因此，在導電薄膜8消 除之後，電容器電極即可使佈線面積增加導電薄膜涵蓋之 — 11 — I請先W"背*之注意事項再填宵本页) 甲 4(210X297 公潘） 8933 A6 B6 五、發明説明（ 面積。 由於在產生接 整餘地，投射與 因此，其製造產 本發明中接觸 予構成接觸洞孔 蝕刻圖型50遮蔽 除，然後經由蝕 觸洞孔4 0時構 曝光圖型之調 量預期不惡° 洞孔40係依’ 之區域R經由 罩50各向異性 刻逐一消除第 及第一層絕緣薄膜27。接觸洞 界定與擴散區中 方開口 lb *或其 方開口 lb與底面 1 ( e))和圖 2 )。 物30來形成，電 面積，此面積之 突出物時之.電容 由突出物及露出 面積之一突出面 較不具有如突出 積容量。累積容 而電容電極41面 一致；因此，舉 其一表面之界 邊緣係由第二 1 a之間有頗大 除此之外，由 極可藉由突出 -； 增加遠較該實 電極241者為 物（請參閲圖 積來形成時亦 物30之突出物 量之增加相當 積之增加與由 例而言，如果 示之電容電極 電容電極241 故而較圖15中所 電容電極41便較 電薄膜8之功用為一種虛膜 成導電薄膜8M增加調整調 整可予S施而精確度不大； 例如，下述方式產生：在欲 有K投射與曝光所形成之抗 反應離子蝕刻（R I E)予K消 二層絕緣層9 *導電薄膜8 孔40底面，如圖1(e)所示， 定la*同時接觸洞孔40之上 絕緣層伸展至往上投射；上 之位準差異Η (參閲圖 於電容罨極41可藉使用突出 物3〇所包圍之面積而增加其 施例中沒有該如突出物30之 大，即使該接觸孔Μ係以與 i3 )所形成之阻抗圖型相等 然。因此，電容罨極41得以 的電容電極241有更多之累 於電容電極々1面積之增加， 該突出物3〇所包圍之面積相 電容電極C由於突出物30之 2 4 1增加了 2〇l %之面積，則 多出了 2〇 %之累積容量。導 當接觸洞孔40構成時即予消 ί請先Μ讀背面之汶意事項再溪寫本瓦) •打· .線· 12 甲4(210Χ 297公沒） 218933 A6 B6 五、發明説明（） 除；反之可使在深度方面佈線面積增加。因此，可使接觸 洞孔内壁上設置電容器電極上層之佈線面積增加。換言之 ，在電容器電極與擴散區間接觸部份產生極大位準之差異 ，而使電容器電極之面積增加。 又，以累積容量增加之觀點觀之，由於電容131, 132及 133可藉使用如圖3 (e)及圖4所示之突出物別來形成，罨 容131, 132及133與不具如突出物3〇 (請參閱圖is)之突 出物的電容電極241相比較，能藉由該突出物30所包圍之 面積而在缌面積上大大增加。因此，電容131, 132及133 遠較無突出物之電容電極241更具缌累積容童。且，如圖 3 (f)及圖4所示，由於突出物30係由絕緣薄膜122之區域 122a所覆蓋* 一與區域122a相對應之面稹便加至電容131 ,132及133之總面積上，使得其累積容量因而增加。 本發明中之導電層宜為比經由如R I E之各向異性蝕刻方 式所產生之二氧化矽更快速予Μ消除者；最佳實例為多晶 矽薄膜。可使用以多矽薄膜所覆蓋之WSi之類之矽化物薄 膜。 此導電層係經由，例如，有經由投射和曝光方式所構成 之光致抗蝕刻圖型之各方異向反應離子蝕刻（RIE)予K消 除，而產生導電薄膜.及等電埋設薄膜。 本發明另一方面，可依自行調整方式構成接觸洞孔K使 位元線經由其開口和埋設薄膜連接至掮散區。结果，此單 元予K雛型化。在此一實例中，此埋設薄膜乃有肋於使調 整餘地增加。 本發明又另一方面*在層絕緣薄膜上溅積一能予更快速 一 13 — (讣先閱讀背面之注意事頊再4宵本頁) 叙· • ΛΪΤ. 甲 4(210X 297 公簷） 218933 A6 _B6 五、發明説明（） 蝕刻之導電薄瞑（例如，多矽薄膜），並予仿製；其後，產 生絕緣薄膜以構成接觸洞孔，依此方式，乃可於應產生接 觸洞孔之區域内確實構成接觸洞孔。此接觸洞孔以高雜質 濃度之多晶矽充填；因此，當以澱積導電材料於半導體基 體上構成佈線在電性上與經由擴散之類於半導體基體所構 成之佈線相連接時，半導體基髏上之佈線乃可確於半導體 基體上抽出。依此方式乃可產生其佈線連接保持可靠性之 記憶器。 茲以附圖中所示諸賁施例配合詳细說明本發明於下；本 發明無意限定於其中所揭示之精確形式。 [實施例1 ] 參閱圖1U)，其DRAM(MOS電晶體）主要包拮有其元件由 厚度約0.4微米之二氧化矽熱氧化薄膜所隔離之矽基體1 ，以厚度約3000 A之基體經由高濃度之擴散磷（P )通過厚 度約100 A之閘氧化薄膜3構成於基體1之多晶矽薄膜（ 閘佈線作為引線）4，於經由C V D在閘佈線上方和邊側澱 積之二氧化矽後，經由各向異性離子反應蝕刻（QIE)所產 生之二氧化矽分隔片5和6，經由CVD所產生Μ使之遮蓋 其厚度約0.2微米之層絕緣二氧化矽薄膜27，構成於擴散 區R之一上其上方開.口 lb與底面la(參閲圖1(e))間約1.2 微米之大位準差異Η之接觸洞孔40，通過厚度約0.5微米 之多晶矽薄膜28而與構成於另一擴散區Κ之接觸洞孔242 相連接之位元線路，經由CVD於矽基體上澱積厚度約0.1 微米之二氧化矽29，及設有間插接觸洞孔之電容器電極上 層佈線41，兩者皆設置於一區域，擴散區除外，經由CVD 一 14 - ί請先閱讀背面之注意事項再填艿本页) .Λ· .綠· 甲 4(210Χ 297公沒） 218933 A6 B6 五、發明說明（） 產生二氧化矽薄膜13，其厚度約0.1微米，及經由CVD產 生第四層絕緣薄膜1 4，其平坦厚度約0 . 3微米，此兩者皆 先後澱積於二氧化矽薄膜2 9上，並於二氧化矽薄膜1 4上澱 積約0 . 3微米厚度之WS i薄膜後，經由光投射及曝光與各 向異性RIE方式構成上層位元佈線15，包括於接觸洞孔 42上方有開口 242 。 含有電容電極〇之接觸孔仙之上端開口 lb具有一二氧化 矽薄膜23之齒狀突出物3〇。該突出物具有一 〇.4ub至 0.6um之高度H2 (請參閲圖U)。 此電容器電極41係由電容器下方雷極10及電容下方電極 12所組成，此下方電極1〇係經由CVD使高濃度磷（P )摻雜 ，厚度約500 A之多晶矽薄膜澱積於下方層而產生並經由 光投射及曝光與各向異性RIE而仿製而成*而此電容器上 方電極12係於澱積有高澹度P摻雜，厚度約1500 A之多晶 矽膜後以光投射和曝光及各向異性RIE方式通過厚度約 80A之SiH .電容器絕緣膜11構成於上方層中。 於是，各種'製造方法皆說明於下。 (i )首先在矽基體1上面包括有閘電極4，設有二氧化 矽隔片上方邊側5及二氧化矽分隔片之側面（側壁）6 *有 二氧化矽薄膜用Μ作為絕緣層及抗蝕刻層（未顯示）先後澱 積（參閱圖1(a))，並構成有特定圖型之抗蝕刻薄膜；其後 9 (ii)祗要有抗蝕刻薄膜遮蔽罩，在擴散區Κ之二氧化矽 薄膜7即可由各向異性RIE予Μ消除直至擴散區K之表面 部份露出為止。其後，包括有剌餘二氧化矽薄膜27之整個 —15 — ί請先《靖背面之注意事項再填寫本页) *打· ^74(21〇X 297^'^) 218933 A6 B6 五、發明説明（） f請先聞讀背面之注意事項再滇寫本页) 矽基體上，乃先後澱積有用K作為較二氧化矽薄膜27更快 速蝕刻之導電材料層之多晶矽層（未顯示）及抗蝕刻層（未 顯示），且產生有特定圖型之抗蝕刻薄膜；其後， (iii) 有抗蝕刻薄膜遮蔽罩，導電層乃予蝕刻，因此導電 薄膜8仍存在通過擴散區R上之二氧化矽薄膜27，在電性 上與擴散區K相連接之導電埋設薄膜28仍然存在於擴散區 K上（參閱圖1 (b))。 (iv) 包括導電薄膜8和導電埋設薄膜28在内之整個第一 層絕緣薄膜7上先後澱積有二氧化矽膜9和抗蝕層（未顯 示）（參閱圖1(c))，且產生具有特定圖型之抗蝕薄膜50, 用Μ構成接觸洞孔（參閱圖1 (d));其後· (v )利用抗蝕薄膜50遮蔽罩*使二氧化矽薄膜9和擴散 區R之導電薄膜8先後予Μ蝕刻，而且進一步使在導電薄 膜8正下方之二氧化矽薄膜27予Μ取下，直至界面la上有 ... * •打· 部份曝茲於擴散區-R内之基體1 K構成接觸洞孔40和二氧 化矽薄膜2 9為止，該接觸孔具有由齒狀突出物30所界定之 上端開口lb (参閲圖1 (e))。 接觸孔4G之形成將參考圖13⑻至13 (c>而予以詳细說明。 首先*於圓l(d)中，供形成接觸孔40之阻抗圖型5D藉於 部分除電容電極41所欲形成於其上之區域外之二氧化矽薄 膜9上之突出物或露出物而形成。易言之，阻抗孔5 0a係 形成於藉使用阻抗圖型5〇而欲形成電容電極41之區域上。 接著*如圖所示，阻抗圖型50被用來作為一罩蓋而 Si02薄膜9則以習知技術蝕刻。因受阻抗圖型保護之故而 未被蝕去之Si〇2薄膜9之殘留物為Si〇2薄膜29。此時•齒 — 16 — 甲 4(210X 297 公潑） 318933 A6 B6_ 五I發明説明（） 狀Si02薄膜23瞜露於阻抗孔50 a之底部。曝露之突出物為 示於如圖13(c)所形成之接觸孔之上端開口 lb° 接著，如圖U b所示’ Μ阻抗圖型5〇之罩蓋’利用習知 技術將多矽導電薄膜8蝕去。结果’ Si〇2薄膜27便曝露出 來且一電容電極之區域以一對應於該導電薄膜8之表面區 域之區域來界定。又’ Si〇2薄膜2SWH2之高度曝$於阻抗 孔5Q a之底部。 然後，如圖I3 (c)所示’同樣以阻抗圖型5(1之罩蓋’用習 知技術將Si〇2薄膜27蝕去。结果，所欲形成接觭孔4D之底 表1 a的矽基材1表面便曝露而出。因此，一電容電極之 區域也順便地以一相對應於已蝕去之Si〇2薄膜27之表面區 域之區域來界定。以上述之步驟，如圖W所示’具有 0.8um至1.2um高度Η的接觸孔4Q便形成在一區域R上’ 且具有0.4iim至〇.6um高度Η2之突出物30也周時形成。接著 • 1 再除去阻抗圖型50 .。圖1 (e)所示為除去阻抗圖型5Q後之最 \ 終结果。. (vi)於是，除擴散區R或另一區外之矽基體1上構成電 容器電極41 (參閲圖1 (f))。 電容器罨極41包括電容器下方電極10及電容器上方電極 12 >此下方電極係經由CVD并經由光投射和曝光，及各向 異性RIE仿製K高濃度磷（P)摻雜厚度約5 00 A之多晶矽 薄膜而構成於下方層内，而上方電極係透過厚度約80A氮 化矽電容器絕緣薄膜11，於澱積有高湄度p摻雜，厚度約 1500A之多晶矽薄膜後而構成上方層內。因此，其接觸洞 孔40充填有電容器上方罨極12和電容器下方電極1〇。 -17 - (請先Μ讀背面之注意事項再填寫本頁) -装· •打. 甲 4(210X297公潘） 218933 A6 _B6__ 五'發明説明（） (vii) 而且，包括電容器電極41，在内之整個矽基體上， 先後澱積有二氧化矽薄膜1 3和用以平滑之二氧化矽薄膜 14，然後使導電埋設薄膜28上之二氧化矽薄膜13和14皆予 消除K構成接觸洞孔（位元線接觸洞孔）242 。 (viii) 包括接觸洞孔在内之整個二氧化矽薄膜14上構成有 特定圖型之位元線15 (參閱圖1 (g))。 依此方式組構成DRAM記憶器單元。 在本實施例中，於字姐線4構成之後，有多矽圖型8 * 28產生於二氧化矽薄膜，而且，有二氧化矽薄膜9之澱積 。其後，於須有接觸洞孔構成之部份内在須構成接觸洞孔 之部份內，在須為電容器電極之區域内之二氧化矽薄膜 27，9，及作為多矽圖型内之虛假膜之導電薄膜8，皆經 由蝕刻予Μ消除*然後產生出電容.器電棰41。结果，電容 器電極41之電極面積增加。除此之外，由於電容電極〇可 藉使用突出物30來-形成，電極可藉由突出物3〇所包圍之面 積而增加其面積*此面積之增加遠較該實施例中沒有該如 突出物30之突'出物時之電容電極241者為大，即使該接觸 孔24係Κ與由突出物及露出物（請參閱圖13)所形成之阻 抗圖型相等面積之一突出面積來形成時亦然。因此，電容 電極41得Κ較不具有如突出物3D之突出物的電容電極241 有更多之累積容量。累積容董之增加相當於電容電極41面 積之增加，而電容電極面積之增加與由該突出物30所包 圍之面積相一致；因此，舉例而言，如果電容電極41由於 突出物30之故而較圖is中所示之電容電極241增加了 20_ % 之面積，則電容電極《便較電容電極241多出了 20 %之累 -18 - 一請先《讀背面之注意事項再填坧本頁) •故· •線· 甲 4(210X2971'沒) 318933
6 6 A B 五、發明説明（） 積容量。由於電容器電極41之面積增加，在相同寫錄電壓 時所累積之電荷量乃增加；而由於（X線入射所引起之軟誤 差可靠性乃提升。 兩擴散層上之接觸洞孔40，42乃經由多矽圖型8，28之 提供而構成，因此在電容器電極接觸部份和位元線接觸部 份產生接觸洞孔之調整餘地乃可予改進。 —如已予說明者•根據本發明；（i )在製造上可望有良 好產量，因為在投射和暘光時，圖型之調整實施精確度甚 小，及（ii)電容器電極之面積可利用電容器電極内接觸部 份與擴散層間之位準差使之增加，且，因電容電極可藉使 用一突出物來形成，該電容電極之累積容量便遠較K 一不 具有突出物之接觸孔所形成之電容電極者為大，即使兩者 之接觸孔皆藉使用相同突出面積之.阻抗圖型來形成時亦然 。由於電容器電極面積之增加，在相同寫錄電壓下，其结 果累積電荷量可予增加，而軟誤差之可靠性0可予提升。 [實施例2 ] ‘ 在圖3 (a)，有約1〇〇 A厚度之熱氧化閘絕緣薄膜113構 成於半導體基體111上，其各元件係K約0.4微米之熱氧 化薄膜112相隔雔，.而M0S電晶體之閛佈線及第二下方層 佈線114係構成於有約3000A厚度而有高濃度磷擴散之多 晶矽薄膜之閘絕緣薄瞑11 3上。在佈線11 4之上方和邊側 面上構成有二氧化矽隔片115 ，116 ，而第一下方層佈線 117係利用隔片115 * 116遮蔽罩擴散而構成於基體111 内。隔片115 * 116係依下述方式構成之：經由CVD澱積 -19 - (請先聞讀背面之注意事項再填寫本頁) .坎. *打. 甲 4(210X2971'沒) 218933 A6 B6 五'發明説明（） 二氧化矽，其後*受各向異性蝕刻影響，諸如反應離子蝕 刻（RIE)或類似方式，使各層彼此絕緣之約0.2微米二氧 化矽薄膜係經CVD澱積於受空間115 ，116所遮蓋之佈線 上。 如圖3(b)所示，厚度約為0,5微米之多晶矽薄膜119所 箱要之蝕刻時間與澱積於基賭上之二氧化矽者不相同，遮 蓋二氧化矽薄膜118 ，而後使用經由光投射和曝光而產生 之抗光敏蝕刻圖型Μ諸如RIE或其類似方式各向同性蝕刻 ，而在須要有接觸洞孔之部份X產生虛假匾型。在此一過 程中不須要接觸洞孔之佈線間區域内留下有圖3(b)中參考 編號Υ之絕緣薄膜118 。 其後*經由CVD澱積一厚度約0.1微米之二氧化矽小薄 膜1 2 0 *然後經由諸如R I Ε或類似.之"各向異性蝕刻方法蝕 刻基體表面•至與二氧化矽薄膜120厚度相對應之深度Μ 形成一 Si02薄膜120之突出物120a，如圖3(c)中所示。然 後纆由各向同性蝕刻*諸如電漿蝕刻之類之方式使外露之 多晶矽薄膜119消除（參閱圖3(d))。而且，使遮蓋基髏表 面之二氧化矽薄膜118 K各向異性蝕刻，諸如RIE之類之 方式蝕刻復原，至與二氧化矽薄嫫118厚度相對應之深度 。依此等步驟，在須.構成與上曆佈線相接觸之接觸洞孔之 基體111部份X乃外露*而在不須要接觸洞孔之部份γ内 之薄膜不致喪失，而接觸洞孔乃與_敗匾1Ί 7柙對名_行調 整、構成之。該接觭孔於上端開口 30 a處具有齒狀Si〇2突出 物30。 其後，乃經由CVD澱積一厚度約0.4微米而有高濃度磷 -20 - ί請先《請背面之注意事項再琪宵本頁) •装· •訂· •綠. 甲4(210Χ 297公发） 218933 A6 B6 五、發明説明（） 摻雜之多晶矽薄膜121 ，如圖3(e)所示，然後經由諸如 RIE之類之各向異性蝕刻方式蝕刻復原至與多晶矽薄膜 121厚度相對應之深度，而完成多晶矽薄瞑121 ，>乂使接 觸洞孔充實，如圖3(f)所示。在多晶矽薄膜121經蝕刻復 原之後，有厚度約0.2微米之二氧化矽薄膜122乃經CVD 構成於基體表面。 經由上述諸步驟，遮覆擴散區接觸洞孔之多晶矽埋設層 、 ______ 121乃自行調整構成。多晶矽薄膜121圖型乃同時於須予 -------------------^ 構成接觸洞孔以使多層上方層佈線與基體間相接觸之每一 部份構成，因此使多晶矽埋設層與第二下方層佈線相對自 行調整構成於每一接觸洞孔内。與基體接近之埋設曆121 與基體表面上之擴散區117相直接接觸K獲致電連接。 在埋設層121產生之後，乃有具.有電容器和位元線之半 導體裝置依多層佈線組構型態構成於#導體上，此乃為構 成記憶元件所必需如圖4中所示。 為構成電容器*用Μ遮覆埋設層121b而與電容器相連接 之小CVD二氧化矽薄膜122須予消除，然後構成霣容器下 方電極131與其中之二氧化矽薄膜122已予消除之部份内 之埋設層121b相連接。然後構成電容器絕緣薄膜132 *以 遮覆下方罨極131 ;而且，澱積電容器下方電極133 。 依上述之澱積步躲產生出絕緣材料而成為其中構成有記 憶器元件電容器元件之半導體基體表面之層絕緣薄膜134 ，而位元線136則通過絕緣薄膜134產生之。此位元線路 係Μ多層導體多晶矽佈線136 a和具有高熔點之金屬所構成 ，且與須要於半導體基體中構成之佈線相連接之部份内埋 -21 - ......................................................5t-...........................打..............................Sf {請先Μί*背面之注意事頊再填寫本頁) 甲4(210Χ 297公廣） 218933 A6 B6 五、發明説明（） 設多晶矽薄膜121a相連接。在連接過程中*由經由擴散所 構成於基體内之佈線已於基體上由埋設層121a予以抽出， 可控留足夠之接觸面積Μ確保其電連接。 在0.6微米佈線寬度之高度積體，諸如16 MDRAM之類之 LSI中使用包括四層Μ上之多層佈線，而須與基體相連接 之佈線亦包括兩層以上。多晶矽薄膜121之圖型亦在此一 半導體組態同時構成於須予依與閘佈線相對自行調整而構 成接觸洞孔使多層上層佈線與基體間相接觸之每一接觸洞 孔内。又，由於電容131, 132及133可藉使用突出物30來 形成，電容131, 132及133與此實施例中不具如突出物30 (請參閱圖15 )之突出物的電容電極241相比較，能藉由 該突出物30所包圍之面稹而在總面積上大大增加。因此， 電容131, 132及133逮較無突出物.之罨容電極241更具總 累積容量。 圖4中所示之半導體装置之姐態具有構成於基體內擴散 層之下方層佈線及由記憶器單元電容器下方電極及位元線 路所組成之上’方層佈線。 如前文所述*根據本發明，可確實依高密度構成接觸洞 孔* Μ使高度積體而佈線寛度為0.6微米以下之LSI内多 曆下方層與上方層佈楣間相接觸。且，因電容電極可藉使 用一突出物來形成*該電容電極之累積容量便遠較K 一不 具有突出物之接觸孔所形成之電容電極者為大。此下方曆 與上方層佈線間之接觴洞孔係與佈線相對而自行調整構成 。因此，在投射與暘光圖型之調整之實施不須注意其精確 度。因此可望在製造上產量良好。本發明特別適用於須要 -22 - (請先《讀背面之注意事項再滇寫本頁) •^. •打- 甲 4 (210X297 公沒） 218933 A6 B6 五、發明説明（） 中 器 憶 記 體 導 半 之 線 佈 層 多 3 2 ί請先閱讀背面之注意事項再琪.«;本百) .装. •訂. •綠· 甲 4(210Χ 297公发）

Claims (1)

  1. 218933 A7 B7 C7 D7 M濟邡中央樣準扃印¾. 六、申請專利範® 1. —種半導體記憶器製造方法，其所包括步驟為，在設有 由各閘區具有側壁和擴散區之許多閘部份所姐成之下方 層佈線之半導體基體上， i) 構成一曆絕緣薄膜，其在擴散區之厚度較在每一閘 區之側壁為小，此薄瞑係以較半導«基體材料更易 於蝕刻之材料製成； ii) Μ較層絕緣薄膜更易於蝕刻之材料澱積導霣層於層 絕緣薄膜整個表面上； iii) 使用用Μ構成接觸洞孔之圖型薄膜蝕刻方式•消除 導電層，但在擴散區須要構成接觴洞孔之部份除外 iv) 澱積絕緣薄膜及圖型薄膜，俾於整個表面上再度構 成接觸洞孔；及 V )消除絕緣薄膜，剌餘之導電續膜及層絕緣薄膜*先 後逐一蝕刻Μ構成接觸洞孔，依自行調整方式伸展 至擴散區，Μ及藉濟除用來供形成該接之圖型 -____ * 一. ，而‘於蝕刻該接觸孔之上端開口後仍遗留之絕緣薄 膜上形成一齒狀突出物。 2. 根據申請專利範圈第1項ϋ法，其中之半導體基體為 一矽基體，其層.絕緣薄膜為二氧化矽薄膜，而其導霣_ 膜為一多矽層。 3. —種半導體記憶器之製造方法，其包括步驟為，在設有 由在各閘部份間具有側壁和擴散區之許多閘部份所姐成 之下方層佈線之半導涠基體上， i)構成一曆絕緣薄膜，其在擴敗區之厚度較每一閛區 一 2 4 — 甲 4(210X297 公廣) (請先閑讀背面之注意事項再填窝本頁) •装· .打. .線· 218933 A7 B7 C7 D7 經濟部中央標準局印裝 六、申請專利範® 之側壁為小，此薄膜係Μ較半専體基體材料更易於 蝕刻之材料製成之； ii ) Μ較層絕緣薄膜更易於蝕刻之材料於層絕緣薄膜整 個表面上澱稹導電層； iii) 依用Μ構成接觸洞孔之圖型薄膜蝕刻方式，消除導 電層，但在擴散區内須予構成接觸洞孔之部份除外 > iv) 澱稹絕緣薄膜及圖型薄膜，Μ在鳌個表面上再度構 成接觸洞孔； ν)以蝕刻先後逐一消除絕緣薄膜，刺餘導電層及曆絕 緣薄膜，Μ構成接觸洞孔自行調整伸展至擴散區， Μ及缓I哮」S來供形成該接觴孔之圖型，而於蝕刻 該接觸孔之上端開口後仍遺留之絕緣薄膜上形成一 齒狀突出物； vi )澱積高濃度雜質摻雜多矽薄膜Κ充填並覆蓋該具有 一宍出物之接觸孔，並經由投射和曝光及反應離子 蝕刻方式仿製多矽膜Μ產生電容器下方電極；及 νϋ)進一步澱積高濃度雜質摻雜多矽薄膜通遇SiN薄膜 之電容器絕緣薄膜，並經由光投射和曝光，及反應 離子蝕刻方式仿製多矽薄膜而產生霣容器上方霣运 〇 4. 根據申請專利範圃第3項之方法，其中之半導體基體係 為矽基體，層絕緣薄膜為二氧化矽膜，而導罨層為多矽 層。 5. —種半導體記憶器製造方法，其所包括步驟為，在設有 —2 5 — (請先聞讀背面之注意事項再填寫本頁) 甲 4(210X297 公廣) 318933 at B7 C7 -----—________D7_____ 六、申請專利範圊 由各閘部份間有側壁和擴散區之許多閘部份所組成之下 方層佈線之半導體基體上， i) 構成一層絕緣薄膜，此膜在擴散區之厚度小於每一 閘區之側壁，且Μ較半導體基體材料更容易蝕刻之 材料製成之； ii) Μ構成接觸洞孔之圔型薄膜蝕刻絕緣膜以產生接觸 洞孔依自行調整方式伸展至擴散區，以及藉消除用_ 來供形成該接觸孔之圖型，而於蝕刻該接觸孔之上 端開口後仍遺留之絕緣薄膜上形成一齒狀突出！； iii) Μ較具有含有一突出物之接觸洞孔之層絕緣薄膜整 > 個表面上之層絕緣薄膜更易於蝕刻材料•澱積導電 層； iv) 以構成接觸洞孔之圖型薄膜蝕刻方式•消除導電層 ，但擴散區内須構成接觸洞孔之部份除外，俾Μ用 以作為埋設薄膜之剌餘導電層充填境觸洞孔；及 ν)於整個表面上澱積絕緣膜，及構成貫穿洞孔以連接 絕緣膜中埋設膜上之位元線· Μ連接位元線通過貫 穿洞孔及埋設薄膜至擴散區。 _ 6.—種半導體記憶器之製造方法，其所包括之步驟為，在 設有由各閘部份間具有側壁和攘散區之許多閘部份所适 成之下方層佈線之半導體基體上· 經濟部中央橾準扃印製 (請先閲讀背面之注意事項再填寫本頁} i) 構成層絕緣膜，其在擴散之厚度小於每一閜區之側 壁，此膜係Μ較半導體基《材料更易於蝕刻之材料 製成之； ii) Μ較層絕緣膜更易於蝕刻之材料澱積導電層於層絕 —2 6 — 甲 4(210X297 公;¢) S18S33 A7 B7 C7 D7 歿濟部中央標準局印装 六、申請專利範面 緣膜整個表面上； ffi)經由Μ構成接觸洞孔圖型薄膜蝕刻之方式，消除導 電層，但在須於擴散區内構成電容器電極和位元線 之接觸洞孔之部份除外； iv)澱稹絕緣瞑*然後以蝕刻使絕緣膜復原而祗於與剌 餘導罨層相接近之壁上留下絕緣膜*以及於對應Μ. 後鑛步驟所形成之一接觸孔之一上端開口之位置形 ι ...... 成該遺留之絕緣薄膜之齒狀突出物； ν)經由蝕刻消除刺餘導罨層；及 Vi)使層絕緣膜蝕刻復原，以自行調整構成一具有該齒 狀突出物於其上端開口之接觸洞孔。 7. 根據申請專利範圍第6項之方法，其中之半導賭基傾為 矽基體，其曆絕緣膜為二氧化.砂膜*而其導電層為多矽 層。 8. —種半導體記憶器之製造方法，所包括丰驟為·在設有 由各閘區間有側壁和擴敗區之許多閘部份所姐成之下方 層佈線之半導體基髑上， i )構成層絕緣膜，其在擴散區之厚度小於每一闸區之 側壁，而此膜係K較半導體基體材料更易於蝕刻之 材料製成之·； ii) 以較曆絕緣膜更易於蝕刻之材料澱稹導電層於層絕 緣膜整個表面上； iii) 經由以構成接觸洞孔之圖型膜蝕刻方式，消除導電 層，但須於擴散區内構成電容器霉極和位元線之接 觸洞孔之部份除外； 一 27 — (請先閑讀背面之注意事項再填穹本頁) _策· •打· •緣· 甲 4 (210X297 公廣） 8933 Α7 Β7 C7 D7 六、申請專利範園 iv)澱積絕緣膜，並使絕緣膜蝕刻復原，而祗於與剌餘 導電層相接近之壁上留下絕緣層，g及於對應Μ後 續步驟所形成之一接觸孔之一上端開口之位置形成 該遺留之絕緣薄膜之齒狀突出物； ν)經由蝕刻消除剌餘導電層； vi)使曆絕緣膜蝕刻復原Μ自行調整產生一具有該齒狀 突出物於其上端開口之接觸洞孔；及 I νϋ)澱積有高濃度雜質摻雜之多晶矽薄膜Κ充填並覆蓋 該具有突出物之接觸孔·於接觸洞孔上*並使之蝕 刻復原K在使與上方層佈線相接觸之接觸洞孔内預 先構成有多矽埋設層。 < 9. 根據申請專利範園第8項之方法，其中之半導體基Μ為 矽基體，其層絕緣膜為二氣化砂，而其導轚層為多矽 層。 {請先聞讀背面之注意事項再填寫本頁) •裝· •打， •線. 經濟部中央揉準局印裝 甲 4 (210X297 公廣)
TW079110800A01A 1989-12-29 1993-02-04 TW218933B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1340159A JP2574910B2 (ja) 1989-12-29 1989-12-29 半導体装置の製造方法
JP2074639A JP2547882B2 (ja) 1990-03-23 1990-03-23 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
TW218933B true TW218933B (zh) 1994-01-11

Family

ID=26415810

Family Applications (1)

Application Number Title Priority Date Filing Date
TW079110800A01A TW218933B (zh) 1989-12-29 1993-02-04

Country Status (5)

Country Link
US (2) US5118640A (zh)
EP (1) EP0439965B1 (zh)
KR (1) KR960002078B1 (zh)
DE (1) DE69030433T2 (zh)
TW (1) TW218933B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE59009067D1 (de) * 1990-04-27 1995-06-14 Siemens Ag Verfahren zur Herstellung einer Öffnung in einem Halbleiterschichtaufbau und dessen Verwendung zur Herstellung von Kontaktlöchern.
JP2524863B2 (ja) * 1990-05-02 1996-08-14 三菱電機株式会社 半導体装置およびその製造方法
US5236860A (en) * 1991-01-04 1993-08-17 Micron Technology, Inc. Lateral extension stacked capacitor
US5231043A (en) * 1991-08-21 1993-07-27 Sgs-Thomson Microelectronics, Inc. Contact alignment for integrated circuits
TW243541B (zh) * 1991-08-31 1995-03-21 Samsung Electronics Co Ltd
KR960003773B1 (ko) * 1992-08-25 1996-03-22 금성일렉트론주식회사 디램(DRAM) 셀(Cell) 제조방법
US5605857A (en) * 1993-02-12 1997-02-25 Micron Technology, Inc. Method of forming a bit line over capacitor array of memory cells and an array of bit line over capacitor array of memory cells
US5563089A (en) * 1994-07-20 1996-10-08 Micron Technology, Inc. Method of forming a bit line over capacitor array of memory cells and an array of bit line over capacitor array of memory cells
US5840605A (en) * 1993-04-19 1998-11-24 Industrial Technology Research Institute Dual layer polysilicon capacitor node DRAM process
KR100388519B1 (ko) * 1995-02-22 2003-09-19 마이크론 테크놀로지, 인크. 메모리셀의커패시터배열위에비트선을형성하는방법및이를이용한집적회로및반도체메모리장치
WO2001009946A1 (de) * 1999-07-29 2001-02-08 Infineon Technologies Ag Verfahren zur herstellung integrierter halbleiterbauelemente
DE10332600B3 (de) 2003-07-17 2005-04-14 Infineon Technologies Ag Verfahren zum Herstellen eines elektrisch leitenden Kontaktes
JP4301227B2 (ja) * 2005-09-15 2009-07-22 セイコーエプソン株式会社 電気光学装置及びその製造方法、電子機器並びにコンデンサー

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3986903A (en) * 1974-03-13 1976-10-19 Intel Corporation Mosfet transistor and method of fabrication
US3984822A (en) * 1974-12-30 1976-10-05 Intel Corporation Double polycrystalline silicon gate memory device
US4268951A (en) * 1978-11-13 1981-05-26 Rockwell International Corporation Submicron semiconductor devices
JPS5681968A (en) * 1979-12-07 1981-07-04 Toshiba Corp Manufacture of semiconductor device
US4577392A (en) * 1984-08-03 1986-03-25 Advanced Micro Devices, Inc. Fabrication technique for integrated circuits
JPS6237960A (ja) * 1985-08-13 1987-02-18 Toshiba Corp 読み出し専用半導体記憶装置の製造方法
JPS6286853A (ja) * 1985-10-14 1987-04-21 Fujitsu Ltd 半導体装置の製造方法
DE3609274A1 (de) * 1986-03-19 1987-09-24 Siemens Ag Verfahren zur herstellung eines selbstjustiert positionierten metallkontaktes
JPS63237551A (ja) * 1987-03-26 1988-10-04 Toshiba Corp 半導体装置の製造方法
US4916083A (en) * 1987-05-11 1990-04-10 International Business Machines Corporation High performance sidewall emitter transistor
JPS63281457A (ja) * 1987-05-13 1988-11-17 Hitachi Ltd 半導体メモリ
JPH0834311B2 (ja) * 1987-06-10 1996-03-29 日本電装株式会社 半導体装置の製造方法
JP2612836B2 (ja) * 1987-09-23 1997-05-21 シーメンス、アクチエンゲゼルシヤフト 自己整合ゲートを備えるｍｅｓｆｅｔの製造方法
US4852062A (en) * 1987-09-28 1989-07-25 Motorola, Inc. EPROM device using asymmetrical transistor characteristics
JPH01129440A (ja) * 1987-11-14 1989-05-22 Fujitsu Ltd 半導体装置
US4977105A (en) * 1988-03-15 1990-12-11 Mitsubishi Denki Kabushiki Kaisha Method for manufacturing interconnection structure in semiconductor device
JP2723530B2 (ja) * 1988-04-13 1998-03-09 日本電気株式会社 ダイナミック型ランダムアクセスメモリ装置の製造方法
JP2695185B2 (ja) * 1988-05-02 1997-12-24 株式会社日立製作所 半導体集積回路装置及びその製造方法
DE3916228C2 (de) * 1988-05-18 1995-06-22 Toshiba Kawasaki Kk Halbleiterspeichervorrichtung mit Stapelkondensatorzellenstruktur und Verfahren zu ihrer Herstellung
JPH0278270A (ja) * 1988-09-14 1990-03-19 Hitachi Ltd 半導体記憶装置及びその製造方法
JP2633650B2 (ja) * 1988-09-30 1997-07-23 株式会社東芝 半導体記憶装置およびその製造方法
JP2904533B2 (ja) * 1989-03-09 1999-06-14 株式会社東芝 半導体装置の製造方法
US4965217A (en) * 1989-04-13 1990-10-23 International Business Machines Corporation Method of making a lateral transistor

Also Published As

Publication number Publication date
EP0439965B1 (en) 1997-04-09
US5100828A (en) 1992-03-31
KR960002078B1 (ko) 1996-02-10
KR910013505A (ko) 1991-08-08
DE69030433T2 (de) 1997-10-09
EP0439965A2 (en) 1991-08-07
DE69030433D1 (de) 1997-05-15
US5118640A (en) 1992-06-02
EP0439965A3 (en) 1991-12-04

Similar Documents

Publication Publication Date Title
TW218933B (zh)
US4970564A (en) Semiconductor memory device having stacked capacitor cells
US6319824B1 (en) Method of forming a contact hole in a semiconductor device
JPH05175451A (ja) スタック型ｈ字形セルキャパシタおよびその製造方法
JPH05198771A (ja) 二重リング形スタック型セル構造体の製造方法
JPH11330245A (ja) 半導体装置のコンタクト形成方法
TW512516B (en) Method for fabricating a semiconductor memory device and the structure thereof
JP4694120B2 (ja) ダマシーン工程を利用した半導体装置及びその製造方法
TW307021B (zh)
TWI809359B (zh) 動態隨機存取記憶體的製造方法
JPH1174476A (ja) 半導体装置及びその製造方法
JP3200974B2 (ja) 半導体記憶装置の製造方法
JP3504250B2 (ja) 半導体素子の製造方法
JP3185747B2 (ja) 半導体装置及びその製造方法
KR100570059B1 (ko) 반도체 소자의 메탈콘택 형성 방법
JP2550590B2 (ja) 半導体装置の製造方法
JP2747025B2 (ja) 半導体装置の製造方法
JP2547882B2 (ja) 半導体装置の製造方法
JPH0837181A (ja) 半導体装置及びその製造方法
KR100538814B1 (ko) 반도체 소자의 콘택 형성방법
TW478149B (en) Method of forming a storage capacitor
JPH08236619A (ja) 半導体装置および半導体装置の製造方法
JP3355613B2 (ja) 半導体記憶装置及びその製造方法
TW436982B (en) Method for filling up a defect gap in a semiconductor structure
JPH05275543A (ja) 半導体装置の製造方法