TW201839604A - 具反熔絲型差動記憶胞之隨機碼產生器及相關感測方法 - Google Patents

具反熔絲型差動記憶胞之隨機碼產生器及相關感測方法 Download PDF

Info

Publication number
TW201839604A
TW201839604A TW107113579A TW107113579A TW201839604A TW 201839604 A TW201839604 A TW 201839604A TW 107113579 A TW107113579 A TW 107113579A TW 107113579 A TW107113579 A TW 107113579A TW 201839604 A TW201839604 A TW 201839604A
Authority
TW
Taiwan
Prior art keywords
terminal
transistor
memory cell
voltage
line
Prior art date
Application number
TW107113579A
Other languages
English (en)
Other versions
TWI655578B (zh
Inventor
陳勇叡
黃志豪
Original Assignee
力旺電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力旺電子股份有限公司 filed Critical 力旺電子股份有限公司
Publication of TW201839604A publication Critical patent/TW201839604A/zh
Application granted granted Critical
Publication of TWI655578B publication Critical patent/TWI655578B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/73—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by creating or determining hardware identification, e.g. serial numbers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0441—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates
    • G11C16/045—Floating gate memory cells with both P and N channel memory transistors, usually sharing a common floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • H04L9/0866—Generation of secret information including derivation or calculation of cryptographic keys or passwords involving user or device identifiers, e.g. serial number, physical or biometrical information, DNA, hand-signature or measurable physical characteristics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • H10B20/25—One-time programmable ROM [OTPROM] devices, e.g. using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Security & Cryptography (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Non-Volatile Memory (AREA)

Abstract

一種隨機碼產生器，包括：一記憶胞陣列，包括複數個反熔絲型差動記憶胞；一感測電路，具有一輸入端與一反相輸入端。當該記憶胞陣列中的一第一反熔絲型差動記憶胞被選擇為一選定記憶胞時，該選定記憶胞的一位元線連接至該感測電路的該輸入端，且選定記憶胞的一反相位元線連接至該感測電路的該反相輸入端。於一讀取動作時，該感測電路根據該位元線上的一第一充電電流以及該反相位元線上的一第二充電電流判斷該選定記憶胞的一儲存狀態，並決定一隨機碼的一個位元。

Description

具反熔絲型差動記憶胞之隨機碼產生器及相關感測方法
本發明是一種隨機碼產生器及相關感測方法，且特別是有關於一種具反熔絲型差動記憶胞之隨機碼產生器及相關感測方法。
眾所周知，反熔絲型記憶胞(antifuse cell)屬於一種一次編程記憶胞(one time programmable cell，簡稱OTP記憶胞)。此類反熔絲型記憶胞中包括一反熔絲電晶體(antifuse transistor)。當反熔絲電晶體的閘極端(gate terminal)與源汲端(source/drain terminal)之間的電壓差未超過其耐壓時，反熔絲電晶體維持在高電阻值狀態。反之，當反熔絲電晶體的閘極端與汲源端之間的電壓差超過其耐壓時，反熔絲電晶體的閘極氧化層會破裂(rupture)，使得反熔絲電晶體由高電阻值狀態改變為低電阻值狀態。
美國專利號US 9,613,714揭露一種利用OTP記憶胞，其可用來產生隨機碼(random code)。請參照第1A圖與第1B圖，其所繪示為習知可產生隨機碼的反熔絲型差動記憶胞(antifuse differential cell)與偏壓示意圖。
如第1A圖所示，反熔絲型差動記憶胞c1包括：選擇電晶體S1、反熔絲電晶體A1、隔離電晶體O、反熔絲電晶體A2、選擇電晶體S2串接於位元線BL與反相位元線BLB之間。另外，選擇電晶體S1的閘極端連接至字元線WL；反熔絲電晶體A1的閘極端連接至反熔絲控制線AF1；隔離電晶體O的閘極端連接至隔離控制線IG；反熔絲電晶體A2的閘極端連接至反熔絲控制線AF2；選擇電晶體S2的閘極端連接至字元線WL。
如第1B圖所示，於編程動作(program action)時，提供接地電壓(0V)至位元線BL與反相位元線BLB，提供選擇電壓(Vdd)至字元線WL，提供編程電壓(Vpp)至反熔絲控制線AF1、AF2，提供開啟電壓(Von)至隔離控制線IG。
於進行編程動作時，選擇電晶體S1、S2與隔離電晶體O皆開啟。而反熔絲電晶體A1以及反熔絲電晶體A2其中之一會改變其狀態。舉例來說，反熔絲電晶體A1改變為低電阻值狀態，而反熔絲電晶體A2維持在高電阻值狀態。或者，反熔絲電晶體A2改變為低電阻值狀態，而反熔絲電晶體A1維持在高電阻值狀態。
於進行讀取動作(read action)時，提供接地電壓(0V)至位元線BL與反相位元線BLB，提供選擇電壓(Vdd)至字元線WL，提供讀取電壓(Vr)至反熔絲控制線AF1、AF2，提供關閉電壓(Voff)至隔離控制線IG。
於進行讀取動作時，選擇電晶體S1、S2開啟，隔離電晶體O關閉。而反熔絲電晶體A1、A2分別產生讀取電流至位元線BL與反相位元線BLB。一般來說，具低電阻值狀態的反熔絲電晶體所產生的讀取電流會遠大於具高電阻值狀態的反熔絲電晶體所產生的讀取電流。舉例來說，具低電阻值狀態的反熔絲電晶體所產生的讀取電流約為10μA，具高電阻值狀態的反熔絲電晶體所產生的讀取電流約為0.1μA。
換言之，於進行讀取動作時，後續的處理電路(未繪示)會判斷反熔絲電晶體A1、A2的二個讀取電流的大小來決定反熔絲型差動記憶胞c1的儲存狀態。舉例來說，反熔絲電晶體A1產生較大的讀取電流，反熔絲電晶體A2產生較小的讀取電流。此時，可判斷反熔絲型差動記憶胞c1為第一儲存狀態。反之，反熔絲電晶體A1較小的讀取電流，反熔絲電晶體A2產生較大的讀取電流。此時，可判斷反熔絲型差動記憶胞c1為第二儲存狀態。
由於反熔絲電晶體A1、A2的製造變異，於編程動作時，並無法預測哪個反熔絲電晶體A1、A2會改變其狀態。因此，編程後的反熔絲型差動記憶胞c1，其儲存狀態即可作為隨機碼(random code)的一個位元(bit)。
另外，多個反熔絲型差動記憶胞可組成一記憶胞陣列(cell array)。而對記憶胞結構進行編程動作後，根據多個反熔絲型差動記憶胞的儲存狀態即可成為一隨機碼。舉例來說，8個編程後的反熔絲型差動記憶胞，其8個儲存狀態即可成為一個位元組(byte)的隨機碼。
請參照第2A圖與第2B圖，其所繪示為習知另一種可產生隨機碼的反熔絲型差動記憶胞與偏壓示意圖。
如第2A圖所示，反熔絲型差動記憶胞c2包括：反熔絲電晶體A1、隔離電晶體O、反熔絲電晶體A2串接於位元線BL與反相位元線BLB之間。另外，反熔絲電晶體A1的閘極端連接至反熔絲控制線AF1；隔離電晶體O的閘極端連接至隔離控制線IG；反熔絲電晶體A2的閘極端連接至反熔絲控制線AF2。
其中，反熔絲電晶體A1的閘極氧化層包括二個部分，第一部分的閘極氧化層靠近隔離電晶體O，第二部分的閘極氧化層靠近位元線BL，且第一部分閘極氧化層的厚度小於第二部分閘極氧化層的厚度。相同地，反熔絲電晶體A2閘極氧化層包括二個部分，第一部分的閘極氧化層靠近隔離電晶體O，第二部分的閘極氧化層靠近反相位元線BLB，且第一部分閘極氧化層的厚度小於第二部分閘極氧化層的厚度。
如第2B圖所示，於編程動作(program action)時，提供接地電壓(0V)至位元線BL與反相位元線BLB，提供編程電壓(Vpp)至反熔絲控制線AF1、AF2，提供開啟電壓(Von)至隔離控制線IG。
於進行編程動作時，反熔絲電晶體A1以及反熔絲電晶體A2其中之一會改變其狀態。舉例來說，在反熔絲電晶體A1中，其第一部分的閘極氧化層破裂並改變為低電阻值狀態，而反熔絲電晶體A2維持在高電阻值狀態。或者，在反熔絲電晶體A2中，其第一部分的閘極氧化層破裂並改變為低電阻值狀態，而反熔絲電晶體A1維持在高電阻值狀態。
於進行讀取動作(read action)時，提供接地電壓(0V)至位元線BL與反相位元線BLB，提供讀取電壓(Vr)至反熔絲控制線AF1、AF2，提供關閉電壓(Voff)至隔離控制線IG。因此，反熔絲電晶體A1、A2分別產生讀取電流至位元線BL與反相位元線BLB。而後續的處理電路(未繪示)會判斷反熔絲電晶體A1、A2的二個讀取電流的大小來決定反熔絲型差動記憶胞c2的儲存狀態。
同理，由於反熔絲電晶體A1、A2的製造變異，於編程動作時，並無法預測哪個反熔絲電晶體A1、A2會改變其狀態。因此，編程後的反熔絲型差動記憶胞c2，其儲存狀態即可作為隨機碼(random code)的一個位元(bit)。
請參照第3A圖與第3B圖，其所繪示為習知另一種可產生隨機碼的反熔絲型差動記憶胞與偏壓示意圖。
如第3A圖所示，反熔絲型差動記憶胞c3包括：選擇電晶體S1、開關電晶體W1、反熔絲電晶體A1、隔離電晶體O、反熔絲電晶體A2、開關電晶體W2、選擇電晶體S2串接於位元線BL與反相位元線BLB之間。另外，選擇電晶體S1的閘極端連接至字元線WL；開關電晶體W1的閘極端連接至開關控制線SW；反熔絲電晶體A1的閘極端連接至反熔絲控制線AF1；隔離電晶體O的閘極端連接至隔離控制線IG；反熔絲電晶體A2的閘極端連接至反熔絲控制線AF2；開關電晶體W2的閘極端連接至開關控制線SW；選擇電晶體S2的閘極端連接至字元線WL。
如第3B圖所示，於編程動作(program action)時，提供接地電壓(0V)至位元線BL與反相位元線BLB，提供選擇電壓(Vdd)至字元線WL，提供開關電壓(Vsw)至開關控制線SW，提供編程電壓(Vpp)至反熔絲控制線AF1、AF2，提供開啟電壓(Von)至隔離控制線IG。
於進行編程動作時，選擇電晶體S1、S2，開關電晶體W1、W2與隔離電晶體O皆開啟。而反熔絲電晶體A1以及反熔絲電晶體A2其中之一會改變其狀態。舉例來說，反熔絲電晶體A1改變為低電阻值狀態，而反熔絲電晶體A2維持在高電阻值狀態。或者，反熔絲電晶體A2改變為低電阻值狀態，而反熔絲電晶體A1維持在高電阻值狀態。
於進行讀取動作(read action)時，提供接地電壓(0V)至位元線BL與反相位元線BLB，提供選擇電壓(Vdd)至字元線WL，提供開關電壓(Vsw)至開關控制線SW，提供讀取電壓(Vr)至反熔絲控制線AF1、AF2，提供關閉電壓(Voff)至隔離控制線IG。
於進行讀取動作時，選擇電晶體S1、S2開啟，開關電晶體W1、W2開啟，隔離電晶體O關閉。而反熔絲電晶體A1、A2分別產生讀取電流至位元線BL與反相位元線BLB。而後續的處理電路(未繪示)會判斷反熔絲電晶體A1、A2的二個讀取電流的大小來決定反熔絲型差動記憶胞c3的儲存狀態。
同理，由於反熔絲電晶體A1、A2的製造變異，於編程動作時，並無法預測哪個反熔絲電晶體A1、A2會改變其狀態。因此，編程後的反熔絲型差動記憶胞c3，其儲存狀態即可作為隨機碼(random code)的一個位元(bit)。
在理想狀況下，反熔絲型差動記憶胞在進行編程動作時，僅會造成一反熔絲電晶體的閘極氧化層破裂而改變其狀態，而另一個反熔絲電晶體的閘極氧化層不會破裂而不會改變其狀態。
然而，在少數狀況下，反熔絲型差動記憶胞在進行編程動作時，會有二個反熔絲電晶體的閘極氧化層皆破裂的情形發生。因此，於讀取動作時，反熔絲型差動記憶胞中的二個反熔絲電晶體所產生的讀取電流都很大，使得後續的處理電路(未繪示)無法正確的判斷反熔絲型差動記憶胞的儲存狀態。
本發明之主要目的在於提出一種隨機碼產生器，包括：一記憶胞陣列，包括複數個反熔絲型差動記憶胞；一感測電路，具有一輸入端與一反相輸入端。當該記憶胞陣列中的一第一反熔絲型差動記憶胞被選擇為一選定記憶胞時，該選定記憶胞的一位元線連接至該感測電路的該輸入端，且選定記憶胞的一反相位元線連接至該感測電路的該反相輸入端。於一讀取動作時，該選定記憶胞輸出一第一充電電流以充電至該位元線以及輸出一第二充電電流以充電該反相位元線。 當該位元線上的一第一電壓大於該反相位元線上的一第二電壓時，該感測電路放電該反相位元線上的該第二電壓，以擴大該位元線與該反相位元線上的一電壓差。當該反相位元線上的該第二電壓大於該位元線上的該第一電壓時，放電該位元線上的該第一電壓，以擴大該位元線與該反相位元線上的該電壓差。該感測電路根據該電壓差判斷該選定記憶胞的一儲存狀態，並決定一隨機碼的一個位元。
本發明係有關於一種隨機碼產生器的感測方法，該隨機碼產生器包括：一記憶胞陣列，包括複數個反熔絲型差動記憶胞；以及一感測電路，該感測方法包括下列步驟：由該記憶胞陣列中選擇一第一反熔絲型差動記憶胞為一選定記憶胞；提供一第一讀取電壓至該選定記憶胞的一第一反熔絲控制端，提供一第二讀取電壓至該選定記憶胞的一第二反熔絲控制端，將該選定記憶胞的一位元線連接至該感測電路的一輸入端，且將該選定記憶胞的一反相位元線連接至該感測電路的一反相輸入端；將該選定記憶胞的該位元線與該反相位元線預充電至一接地電壓；根據該選定記憶胞輸出的一第一充電電流來充電該位元線，且根據該選定記憶胞輸出的一第二充電電流來充電該反相位元線；當該位元線上的一第一電壓大於該反相位元線上的一第二電壓時，放電該反相位元線上的該第二電壓，以擴大該位元線與該反相位元線上的一電壓差；當該反相位元線上的該第二電壓大於該位元線上的該第一電壓時，放電該位元線上的該第一電壓，以擴大該位元線與該反相位元線上的該電壓差；以及，根據該電壓差來判斷該選定記憶胞的儲存狀態，並決定一隨機碼的一個位元。
為了對本發明之上述及其他方面有更佳的瞭解，下文特舉實施例，並配合所附圖式詳細說明如下：
本發明提出一種具反熔絲型差動記憶胞之隨機碼產生器及相關感測方法。於讀取動作的過程，當二個反熔絲電晶體皆產生很大的讀取電流時，本發明的感測電路仍可正確地判斷反熔絲型差動記憶胞的儲存狀態。
請參照第4圖，其所繪示為本發明的隨機碼產生器的第一實施例。隨機碼產生器400包括一記憶胞陣列410與一感測電路420。
記憶胞陣列410中包括多個結構相同的反熔絲型差動記憶胞cell1~cell4。其中，記憶胞陣列410中的選定記憶胞(selected cell)所對應的位元線BL與反相位元線BLB會被連接至感測電路420的輸入端IN與反相輸入端INB。舉例來說，於讀取動作時，反熔絲型差動記憶胞cell1被選擇為選定記憶胞，則其對應的位元線BL與反相位元線BLB會各別地被連接至感測電路420的輸入端IN與反相輸入端INB。此時，感測電路420即根據位元線BL與反相位元線BLB上的讀取電流(read current)來判斷選定記憶胞(反熔絲型差動記憶胞cell1)的儲存狀態。
同理，當記憶胞陣列410中其他的反熔絲型差動記憶胞cell2~cell4被選擇為選定記憶胞(selected cell)時，其所對應的位元線BL與反相位元線BLB會被連接至感測電路420的輸入端IN與反相輸入端INB。
以反熔絲型差動記憶胞cell1為例，反熔絲型差動記憶胞cell1包括：一反熔絲單元402、連接電路408以及反熔絲單元406。其中，每個反熔絲單元402、406內皆包含一反熔絲電晶體。
根據本發明的實施例，第1A圖、第2A圖與第3A圖的反熔絲型差動記憶胞皆可以運用於本發明記憶胞陣列410中的反熔絲型差動記憶胞cell1~cell4。於編程動作時，提供編程電壓Vpp至選定記憶胞的反熔絲控制線AF1、AF2；於讀取動作時，提供讀取電壓Vr至選定記憶胞的反熔絲控制線AF1、AF2。
舉例來說，在第1A圖中，隔離電晶體O即作為連接電路408，選擇電晶體S1與反熔絲電晶體A1組合成為反熔絲單元402，且選擇電晶體S2與反熔絲電晶體A2組合成為另一反熔絲單元406。在第2A圖中，隔離電晶體O即作為連接電路408，反熔絲電晶體A1作為反熔絲單元402，且反熔絲電晶體A2作為另一反熔絲單元406。另外，在第3A圖中，隔離電晶體O即作為連接電路408，選擇電晶體S1、開關電晶體W1與反熔絲電晶體A1組合成為反熔絲單元402，且選擇電晶體S2、開關電晶體W2與反熔絲電晶體A2組合成為另一反熔絲單元406。
當然，除了第1A圖、第2A圖與第3A圖的反熔絲型差動記憶胞可以運用於本發明記憶胞陣列410之外，其他結構的反熔絲型差動記憶胞也可以運用於本發明的記憶胞陣列410。舉例來說，在此領域的技術人員可利用一導線(conducting line)來作為連接電路408，並取代第1A圖、第2A圖與第3A圖的隔離電晶體O。亦即，新的反熔絲型差動記憶胞中，以導線作為連接電路408，並連接於二個反熔絲單元402、406之間。
根據本發明的第一實施例，感測電路420包括一正回授電路(positive feedback circuit)422、一輸出電路(output circuit)428與重置電路(reset circuit)424、426。正回授電路422的二個感測端(sensing terminal)s1、s2分別連接至感測電路420的輸入端IN與反相輸入端INB。重置電路424連接至感測電路420的輸入端IN，且重置電路426連接至感測電路420的反相輸入端INB。輸出電路428的二輸入端分別連接至正回授電路422的二個輸出端，並且輸出電路428的輸出端OUT與反相輸出端OUTB可產生互補的二個輸出信號。
請參照第5圖，其所繪示為感測電路420的電路圖。正回授電路422包括四個電晶體mc1、mc2、m1、m2。其中，電晶體mc1的汲極端為正回授電路422的感測端s1、源極端連接至節點a、閘極端接收控制信號ctrl。電晶體mc2的汲極端為正回授電路422的感測端s2、源極端連接至節點b、閘極端接收控制信號ctrl。電晶體m1的汲極端連接至節點a、閘極端連接至節點b、源極端連接至接地端GND。電晶體m2的汲極端連接至節點b、閘極端連接至節點a、源極端連接至接地端GND。
重置電路424包括電晶體mc3。電晶體mc3的汲極端連接至感測電路420的輸入端IN、源極端連接至接地端GND、閘極端接收重置信號RST。
重置電路426包括電晶體mc4。電晶體mc4的汲極端連接至感測電路420的反相輸入端INB、源極端連接至接地端GND、閘極端接收重置信號RST。
再者，輸出電路428可利用差動放大器(differential amplifier)來實現，差動放大器的正輸入端連接至節點a、負輸入端連接至節點b，差動放大器的輸出端OUT與反相輸出端OUTB可輸出互補的二個輸出信號。基本上，差動放大器已經非常廣泛地運用於電子電路領域，此處不再介紹其詳細電路。
於讀取動作開始時(亦即進入讀取動作的第一階段(first stage))，重置信號RST會短暫地開啟電晶體mc3、mc4，使得位元線BL與反相位元線BLB被預充電至接地電壓(0V)。之後，選定記憶胞會輸出讀取電流IBL 與IBLB 來充電(charge)位元線BL與反相位元線BLB。因此，位元線BL與反相位元線BLB的電壓由0V開始逐漸上升。換言之，讀取電流IBL 與IBLB 即為充電電流。
基本上，位元線BL與反相位元線BLB的電壓上升速度(voltage rising speed)相關於讀取電流IBL 與IBLB 。舉例來說，當讀取電流IBL 大於IBLB 時，位元線BL的電壓上升速度會大於反相位元線BLB的電壓上升速度。反之，當讀取電流IBLB 大於IBL 時，反相位元線BLB的電壓上升速度會大於位元線BL的電壓上升速度。
再者，於讀取動作的第一階段(first stage)，控制信號ctrl會開啟電晶體mc1、mc2，使得節點a連接至位元線BL且節點b連接至反相位元線BLB。由於位元線BL與反相位元線BLB的電壓上升速度不同，使得電晶體m1與m2其中之一會被開啟，而另一電晶體則無法被開啟。
舉例來說，當位元線BL的電壓上升速度大於反相位元線BLB的電壓上升速度時，電晶體m2會被開啟，使得反相位元線BLB的電壓被放電(discharge)而逐漸下降，而電晶體m1未被開啟，使得位元線BL的電壓繼續上升。反之，當反相位元線BLB的電壓上升速度大於位元線BL的電壓上升速度時，電晶體m1會被開啟，使得位元線BL的電壓被放電而逐漸下降，而電晶體m2未被開啟，使得反相位元線BLB的電壓繼續上升。
由以上的說明可知，於讀取動作的第一階段，正回授電路422擴大位元線BL以及反相位元線BLB之間的電壓差(enhance voltage difference between BL and BLB)。當然，由於位元線BL連接至節點a，反相位元線BLB連接至節點b，也使得節點a與節點b之間的電壓差擴大。
因此，於讀取動作的第二階段(second stage)，控制信號ctrl關閉電晶體mc1、mc2，連接於節點a與節點b的輸出電路428即根據節點a與節點b之間的電壓差，於輸出端OUT與反相輸出端OUTB產生輸出信號與反相輸出信號。而根據輸出電路428產生的輸出信號與反相輸出信號，即可判斷選定記憶胞的儲存狀態，並可決定隨機碼(random code)的一個位元(bit)。
請參照第6圖，其所繪示為第一實施例隨機碼產生器之感測方法。首先，由記憶胞陣列410中決定一選定記憶胞(步驟S608)。
接著，提供讀取電壓Vr至選定記憶胞的反熔絲控制線AF1、AF2，並將選定記憶胞的位元線BL與反相位元線BLB連接至感測電路420輸入端IN與反相輸入端INB(步驟S610)。
利用重置電路424、426將選定記憶胞的位元線BL與反相位元線BLB預充電至一接地電壓(步驟S612)。
選定記憶胞輸出二讀取電流IBL 、IBLB ，以充電位元線BL與反相位元線BLB(步驟S614)。換言之，讀取電流IBL 與IBLB 即為充電電流，用來充電位元線BL與反相位元線BLB。
利用正回授電路422擴大電位元線BL與反相位元線BLB之間的電壓差(步驟S616)。舉例來說，當該位元線BL上的充電電壓大於反相位元線BLB上的充電電壓時，放電(discharge)反相位元線BLB上的電壓，以擴大位元線BL與反相位元線BLB之間的電壓差。反之，當反相位元線BLB上的充電電壓大於位元線BL上的充電電壓時，放電位元線BL上的電壓，以擴大位元線BL與反相位元線BLB之間的電壓差。
根據電位元線BL與反相位元線BLB之間的電壓差，輸出電路428產生輸出信號與反相輸出信號，用以判斷選定記憶胞的儲存狀態，並可決定隨機碼的一個位元(步驟S618)。
由以上的說明可知，本發明提出一種具反熔絲型差動記憶胞之隨機碼產生器及相關感測方法。記憶胞陣列410中的反熔絲型差動記憶胞經過編程動作後，於讀取動作時可利用本發明的感測電路420來判斷反熔絲型差動記憶胞的儲存狀態，並決定隨機碼的一個位元。再者，利用感測電路420中的正回授電路422來擴大電位元線BL與反相位元線BLB之間的電壓差。因此，當二個反熔絲電晶體皆產生很大的讀取電流時，本發明的感測電路420仍可正確地判斷反熔絲型差動記憶胞的儲存狀態。
由於在進行讀取動作時，記憶胞陣列410除了會產生讀取電流至位元線BL與反相位元線BLB之外，記憶胞陣列410也會產生漏電流(leakage current)至位元線BL與反相位元線BLB。因此，本發明提出第二實施例的隨機碼產生器。在隨機碼產生器的感測電路內更增加二電流槽用以抵銷記憶胞陣列410所產生的漏電流。
請參照第7圖，其所繪示為本發明的隨機碼產生器的第二實施例。隨機碼產生器700包括一記憶胞陣列410與一感測電路720。其中，記憶胞陣列410的結構相同於第一實施例，此處不再贅述。
根據本發明的第二實施例，感測電路720包括一正回授電路422、一輸出電路728、重置電路424、426與電流槽(current sink)724、726。其中，正回授電路422、重置電路424、426的結構相同於第一實施例，此處不再贅述。
另外，電流槽724連接至感測電路720的輸入端IN，且電流槽726連接至感測電路720的反相輸入端INB。輸出電路728的二輸入端分別連接至正回授電路422的二個輸出端，並且輸出電路728的輸出端OUT與反相輸出端OUTB可產生互補的二個輸出信號。
請參照第8A圖，其所繪示為感測電路720的電路圖。其中，正回授電路422、重置電路424、426的結構已揭露於第5圖，此處不再贅述。
電流槽724包括電晶體m5、mc6。電晶體m5的汲極端連接至感測電路720的輸入端IN、閘極端接收偏壓電壓Vbias1。電晶體mc6的汲極端連接電晶體m5的源極端、源極端連接至接地端GND、閘極端接收一讀取致能信號EN。
電流槽726包括電晶體m6、mc7。電晶體m6的汲極端連接至感測電路720的反相輸入端INB、閘極端接收偏壓電壓Vbias2。電晶體mc7的汲極端連接電晶體m6的源極端、源極端連接至接地端GND、閘極端接收一讀取致能信號EN。
輸出電路728包括電晶體m3、m4、mc5。電晶體mc5的源極端連接至電源電壓Vcc、閘極端接收控制信號ctrl、汲極連接至節點c。電晶體m3的源極端連接節點c、汲極端連接至節點a、閘極端連接至節點b。電晶體m4的源極端連接節點c、汲極端連接至節點b、閘極端連接至節點c。其中，節點a作為輸出端OUT，節點b作為反相輸出端OUTB。當然，除了以上所揭露的輸出電路728之外，輸出電路728也可以利用其他差動放大器來實現。
舉例來說，假設於讀取動作時，記憶胞陣列410產生的漏電流為0.5μA。因此，可設定電流槽724、726中的偏壓電壓Vbias1、Vbias2，使得電流槽724、726產生0.5μA的偏壓電流Ibias1、Ibias2。當位元線BL與反相位元線BLB輸出的讀取電流IBL 、IBLB 為12μA與1μA時，經由偏壓電流Ibias1、Ibias2抵消後，實際的二個充電電流(charging current)成為11.5μA與0.5μA。如此，將可以讓感測電路720的判斷更正確。
請參照第8B圖，其所繪示為感測電路720的相關信號示意圖。其中，在讀取動作時，讀取致能信號EN為高準位。再者，時間點t1至時間點t4為感測電路720判斷第一選定記憶胞的儲存狀態，時間點t4至時間點t7為感測電路720判斷第二選定記憶胞的儲存狀態。再者，控制信號ctrl為高準位時為讀取動作的第一階段，此時電晶體mc1、mc2開啟(on)且電晶體mc5關閉(off)。控制信號ctrl為低準位時為讀取動作的第二階段，此時電晶體mc1、mc2關閉且電晶體mc5開啟。
如第8B圖所示，時間點t1至時間點t3為第一階段。首先，重置信號RST會短暫地開啟電晶體mc3、mc4，使得位元線BL與反相位元線BLB被預充電至接地電壓(0V)。之後，選定記憶胞會輸出讀取電流IBL 與IBLB 來充電(charge)位元線BL與反相位元線BLB。因此，位元線BL與反相位元線BLB的電壓由0V開始逐漸上升。
於時間點t2時，位元線BL上的電壓大於反相位元線BLB上的電壓，且位元線BL上的電壓開啟電晶體m2。因此，於時間點t2之後，位元線BL上的電壓繼續上升，反相位元線BLB上的電壓逐漸下降。再者，由於位元線BL連接至節點a且反相位元線BLB連接至節點b，所以輸出端OUT的電壓相同於位元線BL的電壓且反相輸出端OUTB的電壓相同於反相位元線BLB的電壓。
時間點t3至時間點t4為第二階段。位元線BL不連接至節點a且反相位元線BLB不連接至節點b。因此，反相位元線BLB上的電壓再次上升。另外，由於電晶體mc5開啟(on)，輸出端OUT的電壓被栓鎖(latch)於電源電壓Vcc，反相輸出端OUTB被拴鎖於接地電壓(0V)。因此，可以確認第一選定記憶胞為第一儲存狀態。
同理，時間點t4至時間點t6為第一階段。首先，重置信號RST會短暫地開啟電晶體mc3、mc4，使得位元線BL與反相位元線BLB被預充電至接地電壓(0V)。之後，選定記憶胞會輸出讀取電流IBL 與IBLB 來充電(charge)位元線BL與反相位元線BLB。因此，位元線BL與反相位元線BLB的電壓由0V開始逐漸上升。
於時間點t5時，反相位元線BLB上的電壓大於位元線BL上的電壓，且反相位元線BLB上的電壓開啟電晶體m1。因此，於時間點t5之後，反相位元線BLB上的電壓繼續上升，位元線BL上的電壓逐漸下降。再者，由於位元線BL連接至節點a且反相位元線BLB連接至節點b，所以輸出端OUT的電壓相同於位元線BL的電壓且反相輸出端OUTB的電壓相同於反相位元線BLB的電壓。
時間點t6至時間點t7為第二階段。位元線BL不連接至節點a且反相位元線BLB不連接至節點b。因此，位元線BL上的電壓再次上升。另外，由於電晶體mc5開啟(on)，輸出端OUT的電壓被栓鎖(latch)於接地電壓(0V)，反相輸出端OUTB被拴鎖於電源電壓Vcc。因此，可以確認第二選定記憶胞為第二儲存狀態。
請參照第9圖，其所繪示為第二實施例之隨機碼產生器之感測方法。相較於第一實施例的感測方法，其差異在於步驟S914。以下僅介紹步驟S914，其於步驟不再贅述。
在步驟S914中，由於偏壓電壓Vbias1、Vbias2提供至電流槽724、726，所以電流槽724、726產生偏壓電流Ibs1、Ibs2。另外，由於選定記憶胞輸出讀取電流IBL 、IBLB ，所以讀取電流IBL 減去偏壓電流Ibs1的結果(IBL -Ibs1)作為充電電流來充電位元線BL，並且讀取電流IBLB 減去偏壓電流Ibs2的結果(IBLB -Ibs2)作為充電電流來充電反相位元線BLB。
由於步驟S914中，更提供了偏壓電流Ibs1、Ibs2來抵銷記憶胞陣列410的漏電流，使得感測電路720的判斷更正確。
再者，利用第9圖的感測方法流程也可以用來判斷一個選定記憶胞的品質。以下說明之。
首先，於第一感測周期(sensing period)時，提供相同讀取電壓Vr至反熔絲控制線AF1、AF2，以及相同的偏壓電壓(Vbias1=Vbias2)至二個電流槽724、726。之後，進行第9圖的感測方法流程，以判斷選定記憶胞的儲存狀態。例如，感測電路720判斷出選定記憶胞為第一儲存狀態。
接著，於第二感測周期時，提供讀取電壓Vr1至反熔絲控制線AF1，提供讀取電壓Vr2至反熔絲控制線AF2，以及相同的偏壓電壓(Vbias1=Vbias2)至二個電流槽724、726。其中，讀取電壓Vr1大於Vr2。之後，進行第9圖的感測方法流程，以判斷選定記憶胞的儲存狀態。假設感測電路720判斷出選定記憶胞為第二儲存狀態時，則代表選定記憶胞的品質不佳。
假設於第二感測周期時，感測電路720判斷出選定記憶胞為第一儲存狀態，則進入第三感測周期。於第三感測周期時，提供讀取電壓Vr1至反熔絲控制線AF1，提供讀取電壓Vr2至反熔絲控制線AF2，以及相同的偏壓電壓(Vbias1=Vbias2)至二個電流槽724、726。其中，讀取電壓Vr1小於Vr2。之後，進行第9圖的感測方法流程，以判斷選定記憶胞的儲存狀態。假設感測電路720判斷出選定記憶胞為第二儲存狀態時，代表選定記憶胞的品質不佳。
假設於第三感測周期時，感測電路720判斷出選定記憶胞為第一儲存狀態，則進入第四感測周期。於第四感測周期時，提供相同的讀取電壓Vr至反熔絲控制線AF1、AF2，以及提供相異的偏壓電壓至二個電流槽724、726。其中，偏壓電壓Vbias1大於Vbias2。之後，進行第9圖的感測方法流程，以判斷選定記憶胞的儲存狀態。假設感測電路720判斷出選定記憶胞為第二儲存狀態時，代表選定記憶胞的品質不佳。
假設於第四感測周期時，感測電路720判斷出選定記憶胞為第一儲存狀態，則進入第五感測周期。於第五感測周期時，提供相同的讀取電壓Vr至反熔絲控制線AF1、AF2，以及提供相異的偏壓電壓至二個電流槽724、726。其中，偏壓電壓Vbias1小於Vbias2。之後，進行第9圖的感測方法流程，以判斷選定記憶胞的儲存狀態。假設感測電路720判斷出選定記憶胞為第二儲存狀態時，代表選定記憶胞的品質不佳。
當選定記憶胞進行五個感測周期後，感測電路720皆判斷出選定記憶胞為第一儲存狀態，則代表選定記憶胞的品質優良。
由以上的說明可知，本發明提出一種具反熔絲型差動記憶胞之隨機碼產生器及相關感測方法。記憶胞陣列410中的反熔絲型差動記憶胞經過編程動作後，於讀取動作時可利用本發明的感測電路720來判斷反熔絲型差動記憶胞的儲存狀態，並決定隨機碼的一個位元。
綜上所述，雖然本發明已以實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
400、700‧‧‧隨機碼產生器
410‧‧‧記憶胞陣列
402、406‧‧‧反熔絲單元
408‧‧‧連接電路
420‧‧‧感測電路
422‧‧‧正回授電路
424、426‧‧‧重置電路
428、728‧‧‧輸出電路
724、726‧‧‧電流槽
第1A圖與第1B圖為習知可產生隨機碼的反熔絲型差動記憶胞與偏壓示意圖。 第2A圖與第2B圖為習知另一種可產生隨機碼的反熔絲型差動記憶胞與偏壓示意圖。 第3A圖與第3B圖為習知另一種可產生隨機碼的反熔絲型差動記憶胞與偏壓示意圖。 第4圖為本發明的隨機碼產生器的第一實施例。 第5圖為感測電路420的電路圖。 第6圖為第一實施例隨機碼產生器之感測方法。 第7圖為本發明的隨機碼產生器的第二實施例。 第8A圖為感測電路720的電路圖。 第8B圖感測電路720的相關信號示意圖。 第9圖為第二實施例之隨機碼產生器之感測方法。

Claims (16)

  1. 一種隨機碼產生器，包括： 一記憶胞陣列，包括複數個反熔絲型差動記憶胞；以及 一感測電路，具有一輸入端與一反相輸入端，其中當該記憶胞陣列中的一第一反熔絲型差動記憶胞被選擇為一選定記憶胞時，該選定記憶胞的一位元線連接至該感測電路的該輸入端，且該選定記憶胞的一反相位元線連接至該感測電路的該反相輸入端； 其中，於一讀取動作時，該選定記憶胞輸出一第一充電電流以充電至該位元線以及輸出一第二充電電流以充電該反相位元線； 其中， 當該位元線上的一第一電壓大於該反相位元線上的一第二電壓時，該感測電路放電該反相位元線上的該第二電壓，以擴大該位元線與該反相位元線上的一電壓差；當該反相位元線上的該第二電壓大於該位元線上的該第一電壓時，放電該位元線上的該第一電壓，以擴大該位元線與該反相位元線上的該電壓差；以及，該感測電路根據該電壓差判斷該選定記憶胞的一儲存狀態，並決定一隨機碼的一個位元。
  2. 如申請專利範圍第1項所述之隨機碼產生器，其中該第一反熔絲型差動記憶胞包括： 一第一反熔絲單元，連接至一第一反熔絲控制線以及該位元線； 一第二反熔絲單元，連接至一第二反熔絲控制線以及該反相位元線；以及 一連接電路，連接於該第一反熔絲單元與該第二反熔絲單元之間。
  3. 如申請專利範圍第2項所述之隨機碼產生器，其中該第一反熔絲單元包括：一第一選擇電晶體，具有一第一端連接至該位元線、一第二端以及一閘極端連接至一字元線；一第一反熔絲電晶體，具有一第一端連接至該第一選擇電晶體的該第二端、一第二端以及一閘極端連接至該第一反熔絲控制線； 其中，該第二反熔絲單元包括：一第二選擇電晶體，具有一第一端連接至該反相位元線、一第二端以及一閘極端連接至該字元線；一第二反熔絲電晶體，具有一第一端連接至該第二選擇電晶體的該第二端、一第二端以及一閘極端連接至該第二反熔絲控制線； 其中，該連接電路包括：一隔離電晶體，具有一第一端連接至該第一反熔絲電晶體的該第二端、一第二端連接至該第二反熔絲電晶體的該第二端以及一閘極端連接至一隔離控制線。
  4. 如申請專利範圍第2項所述之隨機碼產生器，其中該第一反熔絲單元包括：一第一反熔絲電晶體，具有一第一端連接至該位元線、一第二端以及一閘極端連接至該第一反熔絲控制線； 其中，該第二反熔絲單元包括：一第二反熔絲電晶體，具有一第一端連接至該反相位元線、一第二端以及一閘極端連接至該第二反熔絲控制線； 其中，該連接電路包括：一隔離電晶體，具有一第一端連接至該第一反熔絲電晶體的該第二端、一第二端連接至該第二反熔絲電晶體的該第二端以及一閘極端連接至一隔離控制線。
  5. 如申請專利範圍第2項所述之隨機碼產生器，其中該第一反熔絲單元包括：一第一選擇電晶體，具有一第一端連接至該位元線、一第二端以及一閘極端連接至一字元線；一第一開關電晶體，具有一第一端連接至該第一選擇電晶體的該第二端、一第二端以及一閘極端連接至一開關控制線；一第一反熔絲電晶體，具有一第一端連接至該第一開關電晶體的該第二端、一第二端以及一閘極端連接至該第一反熔絲控制線； 其中，該第二反熔絲單元包括：一第二選擇電晶體，具有一第一端連接至該反相位元線、一第二端以及一閘極端連接至該字元線；一第二開關電晶體，具有一第一端連接至該第二選擇電晶體的該第二端、一第二端以及一閘極端連接至該開關控制線；一第二反熔絲電晶體，具有一第一端連接至該第二開關電晶體的該第二端、一第二端以及一閘極端連接至該第二反熔絲控制線； 其中，該連接電路包括：一隔離電晶體，具有一第一端連接至該第一反熔絲電晶體的該第二端、一第二端連接至該第二反熔絲電晶體的該第二端以及一閘極端連接至一隔離控制線。
  6. 如申請專利範圍第1項所述之隨機碼產生器，其中該感測電路包括： 一正回授電路，該正回授電路的一第一感測端與一第二感測端分別連接至該感測電路的該輸入端以及該反相輸入端； 一第一重置電路，連接至該感測電路的該輸入端； 一第二重置電路，連接至該感測電路的該反相輸入端；以及 一輸出電路，該輸出電路的二個輸入端連接至該正回授電路，且該輸出電路的一輸出端與一反相輸出端產生互補的輸出信號。
  7. 如申請專利範圍第6項所述之隨機碼產生器，其中該正回授電路包括： 一第一電晶體，具有一汲極端連接至該第一感測端，一閘極端接收一控制信號，一源極端連接至一第一節點； 一第二電晶體，具有一汲極端連接至該第二感測端，一閘極端接收該控制信號，一源極端連接至一第二節點； 一第三電晶體，具有一汲極端連接至該第一節點，一閘極端連接至該第二節點，一源極端接收一接地電壓；以及 一第四電晶體，具有一汲極端連接至該第二節點，一閘極端連接至該第一節點，一源極端接收該接地電壓。
  8. 如申請專利範圍第7項所述之隨機碼產生器，其中該第一重置電路包括： 一第五電晶體，具有一汲極端連接至該第一感測端，一閘極端接收一重置信號，一源極端接收該接地電壓。
  9. 如申請專利範圍第8項所述之隨機碼產生器，其中該第二重置電路包括： 一第六電晶體，具有一汲極端連接至該第二感測端，一閘極端接收該重置信號，一源極端接收該接地電壓。
  10. 如申請專利範圍第9項所述之隨機碼產生器，其中該輸出電路為一差動放大器。
  11. 如申請專利範圍第9項所述之隨機碼產生器，其中該感測電路更包括： 一第一電流槽，連接至該感測電路的該輸入端；以及 一第二電流槽，連接至該感測電路的該反相輸入端。
  12. 如申請專利範圍第11項所述之隨機碼產生器，其中該第一電流槽包括： 一第七電晶體，具有一汲極端連接至該第一感測端，一閘極端接收一第一偏壓電壓；以及 一第八電晶體，具有一汲極端連接至該第七電晶體的一源極端，一閘極端接收一讀取致能信號，與一源極端接收一接地電壓。
  13. 如申請專利範圍第12項所述之隨機碼產生器，其中該第二電流槽包括： 一第九電晶體，具有一汲極端連接至該第二感測端，一閘極端接收一第二偏壓電壓；以及 一第十電晶體，具有一汲極端連接至該第九電晶體的一源極端，一閘極端接收該讀取致能信號，與一源極端接收該接地電壓。
  14. 一種隨機碼產生器的感測方法，該隨機碼產生器包括：一記憶胞陣列，包括複數個反熔絲型差動記憶胞；以及一感測電路，該感測方法包括下列步驟： 由該記憶胞陣列中選擇一第一反熔絲型差動記憶胞為一選定記憶胞； 提供一第一讀取電壓至該選定記憶胞的一第一反熔絲控制端，提供一第二讀取電壓至該選定記憶胞的一第二反熔絲控制端，將該選定記憶胞的一位元線連接至該感測電路的一輸入端，且將該選定記憶胞的一反相位元線連接至該感測電路的一反相輸入端； 將該選定記憶胞的該位元線與該反相位元線預充電至一接地電壓； 根據一第一充電電流來充電該位元線，且根據一第二充電電流來充電該反相位元線； 當該位元線上的一第一電壓大於該反相位元線上的一第二電壓時，放電該反相位元線上的該第二電壓，以擴大該位元線與該反相位元線上的一電壓差； 當該反相位元線上的該第二電壓大於該位元線上的該第一電壓時，放電該位元線上的該第一電壓，以擴大該位元線與該反相位元線上的該電壓差；以及 根據該電壓差來判斷該選定記憶胞的儲存狀態，並決定一隨機碼的一個位元。
  15. 如申請專利範圍第14項所述之感測方法，其中該第一充電電流為該選定記憶胞所產生一第一讀取電流，且該第二充電電流為該選定記憶胞所產生一第二讀取電流。
  16. 如申請專利範圍第14項所述之感測方法，更包括下列步驟： 根據一第一偏壓電壓產生該第一偏壓電流，且根據一第二偏壓電壓產生該第二偏壓電流； 將該選定記憶胞產生的一第一讀取電流減去該第一偏壓電流後成為該第一充電電流；以及 將該選定記憶胞產生的一第二讀取電流減去該第二偏壓電流後成為該第二充電電流。
TW107113579A 2017-04-27 2018-04-20 具反熔絲型差動記憶胞之隨機碼產生器及相關感測方法 TWI655578B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201762490612P 2017-04-27 2017-04-27
US62/490,612 2017-04-27

Publications (2)

Publication Number Publication Date
TW201839604A true TW201839604A (zh) 2018-11-01
TWI655578B TWI655578B (zh) 2019-04-01

Family

ID=59416596

Family Applications (5)

Application Number Title Priority Date Filing Date
TW106132556A TWI630707B (zh) 2017-04-27 2017-09-22 可提高寫入效能的非揮發性記憶胞
TW106139068A TWI657633B (zh) 2017-04-27 2017-11-10 靜電放電電路
TW107106471A TWI657448B (zh) 2017-04-27 2018-02-27 增加記憶體之寫入速度與抹除速度的方法
TW107111702A TW201839771A (zh) 2017-04-27 2018-04-02 運用於非揮發性記憶體的感測電路
TW107113579A TWI655578B (zh) 2017-04-27 2018-04-20 具反熔絲型差動記憶胞之隨機碼產生器及相關感測方法

Family Applications Before (4)

Application Number Title Priority Date Filing Date
TW106132556A TWI630707B (zh) 2017-04-27 2017-09-22 可提高寫入效能的非揮發性記憶胞
TW106139068A TWI657633B (zh) 2017-04-27 2017-11-10 靜電放電電路
TW107106471A TWI657448B (zh) 2017-04-27 2018-02-27 增加記憶體之寫入速度與抹除速度的方法
TW107111702A TW201839771A (zh) 2017-04-27 2018-04-02 運用於非揮發性記憶體的感測電路

Country Status (5)

Country Link
US (5) US10090309B1 (zh)
EP (1) EP3396673B1 (zh)
JP (2) JP6487969B2 (zh)
CN (3) CN108807388B (zh)
TW (5) TWI630707B (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107123646B (zh) * 2017-05-25 2019-11-12 京东方科技集团股份有限公司 一种静电保护电路、静电保护方法、阵列基板及显示装置
CN110098183B (zh) * 2018-01-31 2021-09-07 台湾积体电路制造股份有限公司 静电放电保护电路和半导体电路
TWI670911B (zh) * 2018-05-01 2019-09-01 瑞昱半導體股份有限公司 靜電放電防護裝置
KR102585760B1 (ko) * 2018-08-08 2023-10-10 매그나칩 반도체 유한회사 오티피 메모리 장치의 정전기 방전 보호 회로
US10847236B2 (en) * 2018-10-17 2020-11-24 Ememory Technology Inc. Memory cell with a sensing control circuit
US11416416B2 (en) * 2019-01-13 2022-08-16 Ememory Technology Inc. Random code generator with non-volatile memory
US10924112B2 (en) * 2019-04-11 2021-02-16 Ememory Technology Inc. Bandgap reference circuit
US11031779B2 (en) * 2019-06-14 2021-06-08 Ememory Technology Inc. Memory system with a random bit block
US11238923B2 (en) * 2019-10-18 2022-02-01 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device
US11296096B2 (en) * 2019-11-08 2022-04-05 Zhuhai Chuangfeixin Technology Co., Ltd. Antifuse OTP structure with hybrid junctions
CN110993601B (zh) * 2019-12-24 2023-11-24 中电国基南方集团有限公司 一种基于GaAs工艺的ESD保护电路
US11217595B2 (en) * 2020-01-15 2022-01-04 Zhuhai Chuangfeixin Technology Co., Ltd. Antifuse OTP structure with hybrid device and hybrid junction for select transistor
US10984878B1 (en) * 2020-02-11 2021-04-20 Taiwan Semiconductor Manufacturing Company, Ltd One-time programmable memory bit cell
US11158641B2 (en) * 2020-02-12 2021-10-26 Zhuhai Chuangfeixin Technology Co., Ltd. Antifuse OTP structures with hybrid devices and hybrid junctions
US11189356B2 (en) * 2020-02-27 2021-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. One-time-programmable memory
US11018143B1 (en) * 2020-03-12 2021-05-25 Zhuhai Chuangfeixin Technology Co., Ltd. Antifuse OTP structures with hybrid low-voltage devices
US11139006B1 (en) * 2020-03-12 2021-10-05 Ememory Technology Inc. Self-biased sense amplification circuit
JP2021149996A (ja) 2020-03-23 2021-09-27 株式会社東芝 半導体記憶装置、及び半導体記憶装置の制御方法
KR20210143061A (ko) 2020-05-19 2021-11-26 에스케이하이닉스 주식회사 출력 구동 회로
US11799482B2 (en) 2020-06-29 2023-10-24 SK Hynix Inc. Interface circuit and semiconductor output circuit device
KR20220001190A (ko) 2020-06-29 2022-01-05 에스케이하이닉스 주식회사 출력 구동 회로
US11145344B1 (en) * 2020-08-06 2021-10-12 Synopsys, Inc. One time programmable anti-fuse physical unclonable function
US11244950B1 (en) * 2020-08-10 2022-02-08 Nanya Technology Corporation Method for preparing a memory device
TWI747528B (zh) * 2020-09-28 2021-11-21 億而得微電子股份有限公司 小面積低電壓反熔絲元件與陣列
TWI785736B (zh) 2020-11-16 2022-12-01 力旺電子股份有限公司 非揮發性記憶體之記憶胞
US11715706B2 (en) 2021-07-22 2023-08-01 Nanya Technology Corporation Semiconductor chip, semiconductor device and electrostatic discharge protection method for semiconductor device thereof
US11728643B2 (en) * 2021-09-30 2023-08-15 Texas Instruments Incorporated Level sensing shut-off for a rate-triggered electrostatic discharge protection circuit
US20230320083A1 (en) * 2022-03-30 2023-10-05 Nanya Technology Corporation Semiconductor structure

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5386136A (en) 1991-05-06 1995-01-31 Siliconix Incorporated Lightly-doped drain MOSFET with improved breakdown characteristics
JP2904645B2 (ja) * 1992-05-28 1999-06-14 株式会社東芝 不揮発性半導体メモリ
JP3348466B2 (ja) * 1992-06-09 2002-11-20 セイコーエプソン株式会社 不揮発性半導体装置
US5450341A (en) * 1992-08-31 1995-09-12 Nippon Steel Corporation Non-volatile semiconductor memory device having memory cells, each for at least three different data writable thereinto selectively and a method of using the same
US5798669A (en) * 1996-07-11 1998-08-25 Dallas Semiconductor Corp. Temperature compensated nanopower voltage/current reference
US5959488A (en) * 1998-01-24 1999-09-28 Winbond Electronics Corp. Dual-node capacitor coupled MOSFET for improving ESD performance
US5956219A (en) * 1998-06-08 1999-09-21 Intel Corporation High voltage power supply clamp circuitry for electrostatic discharge (ESD) protection
JP2003157681A (ja) * 2001-11-22 2003-05-30 Mitsubishi Electric Corp 不揮発性半導体記憶装置
JP2004158050A (ja) * 2002-11-01 2004-06-03 Renesas Technology Corp 半導体記憶装置
US6826099B2 (en) * 2002-11-20 2004-11-30 Infineon Technologies Ag 2T2C signal margin test mode using a defined charge and discharge of BL and /BL
US6798267B1 (en) 2003-03-03 2004-09-28 Semiconductor Components Industries, L.L.C. Buffer circuit with programmable switching thresholds
US7149114B2 (en) 2004-03-17 2006-12-12 Cypress Semiconductor Corp. Latch circuit and method for writing and reading volatile and non-volatile data to and from the latch
US7027276B2 (en) 2004-04-21 2006-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. High voltage ESD protection circuit with low voltage transistors
US7221021B2 (en) 2004-06-25 2007-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming high voltage devices with retrograde well
US7269047B1 (en) * 2006-03-06 2007-09-11 Kilopass Technology, Inc. Memory transistor gate oxide stress release and improved reliability
ITRM20070167A1 (it) * 2007-03-27 2008-09-29 Micron Technology Inc Non-volatile multilevel memory cell programming
US7995397B1 (en) 2007-05-03 2011-08-09 Cypress Semiconductor Corporation Power supply tracking single ended sensing scheme for SONOS memories
TWI357145B (en) * 2008-01-02 2012-01-21 Ememory Technology Inc Electrostatic discharge avoiding circuit
US7808833B2 (en) * 2008-01-28 2010-10-05 Qimonda Flash Gmbh Method of operating an integrated circuit, integrated circuit and method to determine an operating point
US8933492B2 (en) * 2008-04-04 2015-01-13 Sidense Corp. Low VT antifuse device
EP2300909B1 (en) * 2008-05-23 2015-04-15 Agere Systems, Inc. Secure random number generator
TWI374595B (en) 2008-06-06 2012-10-11 Faraday Tech Corp Esd detection circuit and related method thereof
WO2010096915A1 (en) * 2009-02-27 2010-09-02 Sidense Corp. Low power antifuse sensing scheme with improved reliability
US9129687B2 (en) * 2009-10-30 2015-09-08 Sidense Corp. OTP memory cell having low current leakage
US8472256B2 (en) * 2010-05-12 2013-06-25 Micron Technology, Inc. Non-volatile memory programming
US8797820B2 (en) * 2010-06-08 2014-08-05 Chengdu Kiloway Electronics Inc. Soft breakdown mode, low voltage, low power antifuse-based non-volatile memory cell
US8189402B2 (en) * 2010-06-16 2012-05-29 Ememory Technology Inc. Sensing circuit for memory cell supplied with low power
TWI416836B (zh) * 2010-06-29 2013-11-21 Realtek Semiconductor Corp 靜電防護電路
US8300450B2 (en) * 2010-11-03 2012-10-30 International Business Machines Corporation Implementing physically unclonable function (PUF) utilizing EDRAM memory cell capacitance variation
EP2456152B1 (en) 2010-11-17 2017-01-11 Nxp B.V. Integrated circuit for emulating a resistor
US8654490B2 (en) * 2012-02-16 2014-02-18 Newport Media, Inc. High voltage electrostatic discharge clamp using deep submicron CMOS technology
US8830641B2 (en) * 2012-03-02 2014-09-09 Sofics Bvba Electrostatic discharge protection for high voltage domains
US9653459B2 (en) * 2012-07-03 2017-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. MOSFET having source region formed in a double wells region
US9601499B2 (en) 2013-05-16 2017-03-21 Ememory Technology Inc. One-time programmable memory cell capable of reducing leakage current and preventing slow bit response, and method for programming a memory array comprising the same
US9281074B2 (en) * 2013-05-16 2016-03-08 Ememory Technology Inc. One time programmable memory cell capable of reducing leakage current and preventing slow bit response
US9214203B2 (en) 2014-02-12 2015-12-15 Ememory Technology Inc. Sensing apparatus and data sensing method thereof
CN104979814B (zh) * 2014-04-02 2017-12-29 中芯国际集成电路制造(上海)有限公司 一种静电放电保护电路
US9508396B2 (en) * 2014-04-02 2016-11-29 Ememory Technology Inc. Array structure of single-ploy nonvolatile memory
US9431111B2 (en) 2014-07-08 2016-08-30 Ememory Technology Inc. One time programming memory cell, array structure and operating method thereof
US9646660B2 (en) * 2014-09-23 2017-05-09 Intel Corporation Selectable memory access time
KR102358054B1 (ko) * 2014-09-29 2022-02-04 삼성전자주식회사 일회적 프로그램 가능 메모리 셀들을 구비하는 메모리 장치
US9362001B2 (en) 2014-10-14 2016-06-07 Ememory Technology Inc. Memory cell capable of operating under low voltage conditions
US10181357B2 (en) * 2015-08-18 2019-01-15 Ememory Technology Inc. Code generating apparatus and one time programming block
TWI578325B (zh) * 2015-08-18 2017-04-11 力旺電子股份有限公司 反熔絲型一次編程的記憶胞及其相關的陣列結構
US9620176B2 (en) 2015-09-10 2017-04-11 Ememory Technology Inc. One-time programmable memory array having small chip area
US10078494B2 (en) * 2015-09-25 2018-09-18 Arizona Board Of Regents On Behalf Of Arizona State University Secure true random number generation using 1.5-T transistor flash memory
US9514841B1 (en) * 2015-11-23 2016-12-06 International Business Machines Corporation Implementing eFuse visual security of stored data using EDRAM
US9613714B1 (en) * 2016-01-19 2017-04-04 Ememory Technology Inc. One time programming memory cell and memory array for physically unclonable function technology and associated random code generating method
JP6891423B2 (ja) * 2016-09-05 2021-06-18 富士フイルムビジネスイノベーション株式会社 駆動波形生成装置及び画像形成装置

Also Published As

Publication number Publication date
US10475491B2 (en) 2019-11-12
JP2018186256A (ja) 2018-11-22
TWI630707B (zh) 2018-07-21
TWI655578B (zh) 2019-04-01
EP3396673B1 (en) 2020-11-11
US20180316185A1 (en) 2018-11-01
CN108806755A (zh) 2018-11-13
CN108806755B (zh) 2021-02-26
US20180315482A1 (en) 2018-11-01
TW201839959A (zh) 2018-11-01
TWI657633B (zh) 2019-04-21
US20180315462A1 (en) 2018-11-01
JP2018190407A (ja) 2018-11-29
TW201839769A (zh) 2018-11-01
CN108807365B (zh) 2020-10-16
TW201839771A (zh) 2018-11-01
US10546619B2 (en) 2020-01-28
EP3396673A1 (en) 2018-10-31
US10090309B1 (en) 2018-10-02
US20180315460A1 (en) 2018-11-01
US10410697B2 (en) 2019-09-10
US10181342B2 (en) 2019-01-15
CN108807388A (zh) 2018-11-13
JP6603963B2 (ja) 2019-11-13
JP6487969B2 (ja) 2019-03-20
TW201840087A (zh) 2018-11-01
CN108807365A (zh) 2018-11-13
TWI657448B (zh) 2019-04-21
CN108807388B (zh) 2021-03-02

Similar Documents

Publication Publication Date Title
TWI655578B (zh) 具反熔絲型差動記憶胞之隨機碼產生器及相關感測方法
US9245647B2 (en) One-time programmable memory cell and circuit
KR100265390B1 (ko) 자동 센싱시간 트래킹 회로를 구비한 플래쉬 메모리 셀의래치 회로
US7501879B1 (en) eFuse resistance sensing scheme with improved accuracy
CN106887246B (zh) 用于非易失性存储器件的感测放大器及相关方法
US7016245B2 (en) Tracking circuit enabling quick/accurate retrieval of data stored in a memory array
KR101950560B1 (ko) 반도체 메모리
US11862264B2 (en) Memory circuit and method of operating same
JP5877338B2 (ja) 読み出し回路およびこれを用いた不揮発性メモリ
CN111433848A (zh) 输入缓冲电路
US20040140835A1 (en) Multiple trip point fuse latch device and method
CN110223725B (zh) 一种非易失性随机存储器数据读取电路、存储器及方法
US7388772B1 (en) Latch circuit
JP2015167061A (ja) 半導体装置
CN114171096A (zh) 一种读取时间可控的反熔丝存储器读取电路
US6826112B2 (en) Low power logic gate
JP6103815B2 (ja) 不揮発性メモリ回路、及び半導体装置
CN114627945B (zh) eFuse存储单元和eFuse系统
CN105321575B (zh) 半导体器件
CN107045885B (zh) 锁存电路以及半导体存储器装置
TW202420313A (zh) 非揮發性記憶體的拴鎖型感測放大器
JP2007273065A (ja) Ｃｍｉｓ型半導体不揮発記憶回路
JPH0785686A (ja) ヒューズ回路および冗長記憶回路