KR102585760B1 - 오티피 메모리 장치의 정전기 방전 보호 회로 - Google Patents

오티피 메모리 장치의 정전기 방전 보호 회로 Download PDF

Info

Publication number
KR102585760B1
KR102585760B1 KR1020180092470A KR20180092470A KR102585760B1 KR 102585760 B1 KR102585760 B1 KR 102585760B1 KR 1020180092470 A KR1020180092470 A KR 1020180092470A KR 20180092470 A KR20180092470 A KR 20180092470A KR 102585760 B1 KR102585760 B1 KR 102585760B1
Authority
KR
South Korea
Prior art keywords
voltage
esd
level shifter
static discharge
signal
Prior art date
Application number
KR1020180092470A
Other languages
English (en)
Other versions
KR20200017617A (ko
Inventor
정덕주
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020180092470A priority Critical patent/KR102585760B1/ko
Priority to US16/520,426 priority patent/US10943666B2/en
Priority to CN201910721157.6A priority patent/CN110827910A/zh
Publication of KR20200017617A publication Critical patent/KR20200017617A/ko
Application granted granted Critical
Publication of KR102585760B1 publication Critical patent/KR102585760B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • H03K3/35613—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit the input circuit having a differential configuration
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/005—Circuit means for protection against loss of information of semiconductor storage devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/0281—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements field effect transistors in a "Darlington-like" configuration
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명의 일 실시예에 따른 OTP 메모리 셀 어레이에 전원을 공급하는 전원 스위치 회로는 OTP 메모리 셀 어레이에 대한 프로그램 동작에 응답하여 외부의 전압 공급 패드로부터 공급 전압(OTPV)을 수신한 제1 스위칭 소자를 턴-온 시키는 제1 레벨 시프터, 프로그램 동작에 응답하여 공급 전압을 OTP 메모리 셀 어레이에 제공하도록 제2 스위칭 소자를 턴-온 시키는 제2 레벨 시프터, OTP 메모리 셀 어레이에 대한 리드 동작에 응답하여 내부에서 생성된 전원 전압(VDD)을 OTP 메모리 셀 어레이에 제공하도록 제3 스위칭 소자를 턴-온 시키는 제3 레벨 시프터 및 전압 공급 패드로부터 ESD 전압의 유입에 응답하여 제1 스위칭 소자를 턴-오프 시켜 OTP 메모리 셀 어레이를 보호하는 ESD 보호 회로를 포함한다.

Description

오티피 메모리 장치의 정전기 방전 보호 회로{ELECTRO-STATIC DISCHARGE PROTECTION CIRCUIT FOR ONE-TIME PROGRAMMABLE MEMORY DEVICE}
본 발명은 오티피 메모리 장치의 전원 스위치 회로에 관한 것으로, 보다 상세하게는 셀 어레이에 Electro static discharge(이하 'ESD'라 함) 전압의 공급을 방지하는 ESD 보호 회로를 포함하는 전원 공급 스위치 회로에 관한 것이다.
정전기는 서로 다른 전위의 두 물체들 사이에서 직접적인 접촉이나 전기장 유도로 발생된 정전하에 의해 발생되는 전기적 현상이다. ESD는 발생된 정전하가 교환되는 현상이다.
ESD가 미세 공정으로 제조된 반도체 칩에 유입되면, 상기 반도체 칩 내부에 구현된 회로 소자는 손상된다. 따라서, 최근에는 ESD를 방지하기 위하여 다양한 ESD 보호 회로가 반도체 칩에 구현되고 있다.
OTP(One-Time Programmable) 메모리 셀 반도체를 프로그램하기 위해서 외부 전압 공급 패드로부터 공급 전압을 받아서 사용할 경우, 일정한 공급 전압을 OTP 메모리 셀 어레이에 공급할 수 있는 장점이 있다.
하지만, 전압 공급 패드에 ESD 전압이 유입될 경우, OTP 메모리 셀 어레이를 제어할 수 있는 전압들이 인가되지 않는 상황에서 ESD 전압만 인가되기 때문에, ESD 전압이 곧바로 OTP 메모리 셀 어레이에 전달되어 원치 않는 OTP 메모리 셀에서 프로그램 동작이 발생될 수 있다. 위와 같이 ESD 전압에 의해 원하지 않는 OTP 메모리 셀에서 프로그램 동작이 수행되면 OTP 칩을 사용할 수 없게 되는 문제가 있다.
본 발명의 일실시예는 전압 공급 패드로부터 수신된 공급 전압(OTPV) 및 내부에서 생성된 전원 전압(VDD) 중 하나를 선택하여 OTP 메모리 셀 어레이에 제공하는, ESD 보호 기능을 갖는 전원 스위치 회로를 제공하고자 한다.
본 발명의 일실시예는 전압 공급 패드에서 ESD 전압이 유입되어도 ESD 전압이 OTP 메모리 셀 어레이까지 전달되지 않도록 하여 ESD 전압에 의해 OTP 메모리 셀이 프로그램되지 않도록 하고자 한다.
본 발명의 일실시예는 전원 스위치 회로에 ESD 보호 회로를 추가하여 ESD 전압만 인가되고 OTP 메모리 셀 어레이의 제어 전압은 인가되지 않는 상황에서도 ESD 전압이 OTP 메모리 셀 어레이로 전달되지 않도록 하고자 한다.
본 발명의 일실시예에 따른 OTP 메모리 셀 어레이에 전원을 공급하는 전원 스위치 회로는, OTP 메모리 셀 어레이에 대한 프로그램 동작에 응답하여 외부의 전압 공급 패드로부터 공급 전압(OTPV)을 수신한 제1 스위칭 소자를 턴-온 시키는 제1 레벨 시프터, 상기 프로그램 동작에 응답하여 상기 공급 전압을 상기 OTP 메모리 셀 어레이에 제공하도록 제2 스위칭 소자를 턴-온 시키는 제2 레벨 시프터, 상기 OTP 메모리 셀 어레이에 대한 리드 동작에 응답하여 내부에서 생성된 전원 전압(VDD)을 상기 OTP 메모리 셀 어레이에 제공하도록 제3 스위칭 소자를 턴-온 시키는 제3 레벨 시프터 및 상기 전압 공급 패드로부터 ESD 전압의 유입에 응답하여 상기 제1 스위칭 소자를 턴-오프 시켜 상기 OTP 메모리 셀 어레이를 보호하는 ESD 보호 회로를 포함할 수 있다.
일실시예에 따르면, 상기 ESD 보호 회로의 출력 노드는 상기 제1 레벨 시프터의 출력 노드에 연결될 수 있다.
일실시예에 따르면, 상기 ESD 보호 회로는, 상기 전압 공급 패드로부터 ESD 전압의 유입에 응답하여 풀업 노드를 공급 전압으로 상승시키도록 소스와 드레인이 상기 공급 전압에 연결된 트랜지스터를 포함할 수 있다.
일실시예에 따르면, 제1 레벨 시프터, 제2 레벨 시프터 및 제3 레벨 시프터는 라이트 인에이블 신호 및 라이트 인에이블바 신호를 기초로 제1 스위칭 소자, 제2 스위칭 소자 및 제3 스위칭 소자를 각각 개폐하고, 상기 ESD 보호 회로는 상기 전압 공급 패드로부터 ESD 전압이 유입된 경우, 상기 라이트 인에이블바 신호 및 상기 라이트 인에이블 신호 중 적어도 하나를 제어할 수 있다.
일실시예에 따르면, 상기 제1 레벨 시프터는 상기 전압 공급 패드로부터 ESD 전압의 유입에 응답하여 출력 노드의 전압을 상기 공급 전원 전압으로 유지시킬 수 있다.
일실시예에 따르면, 상기 제1 레벨 시프터의 출력 노드로 흐르는 전류의 양이 상기 ESD 보호 회로의 출력 노드로 흐르는 전류의 양보다 크도록 ESD 보호 회로가 설계될 수 있다.
일실시예에 따르면, 상기 전원 스위치 회로의 라이트 인에이블바 신호 및 라이트 인에이블 신호를 발생시키는 트랜지스터에 흐르는 전류의 양이 상기 ESD 보호 회로의 라이트 인에이블바 신호를 발생시키는 트랜지스터에 흐르는 전류 양보다 크도록 상기 ESD 보호 회로가 설계될 수 있다.
일실시예에 따르면, 상기 ESD 보호 회로는 ESD 전압의 유입에 응답하여 풀업 신호를 발생시키는 풀업 신호 생성부, 상기 풀업 신호에 응답하여 풀업바 신호를 발생시키는 풀업바 신호 생성부 및 상기 풀업바 신호에 응답하여 출력 신호를 생성하는 출력 신호 생성부를 포함할 수 있다.
일실시예에 따르면, 출력 신호 생성부는 제1 트랜지스터 및 제2 트랜지스터를 포함하고, 상기 제1 트랜지스터의 게이트 노드는 상기 풀업바 신호를 수신하고, 소스 노드는 공급 전압(OTPV)에 연결되고, 드레인 노드는 상기 제2 트랜지스터와 연결되며, 제2 트랜지스터의 게이트 노드는 상기 풀업바 신호를 수신하고, 소스 노드는 상기 제1 트랜지스터의 드레인 노드에 연결되고, 드레인 노드는 상기 출력 신호를 생성할 수 있다.
일실시예에 따르면, 상기 ESD 보호 회로는 라이트 인에이블바 신호를 제어하는 라이트 인에이블바 신호 제어부를 포함할 수 있다.
일실시예에 따르면, 상기 라이트 인에이블바 신호 제어부는 상기 풀업바 신호를 변환하는 인버터, 상기 변환된 신호를 이용해서 라이트 인에이블바 신호를 제어하는 복수 개의 N모스를 포함할 수 있다.
본 발명의 다른 일실시예에 따르면, 전압 공급 패드로부터 공급되는 공급 전압(OTPV)을 수신한 제1 스위칭 소자를 개폐하는 제1 레벨 시프터, 상기 제1 스위칭 소자 및 OTP 메모리 셀 어레이와 연결된 제2 스위칭 소자를 개폐하여 상기 공급 전압을 상기 OTP 메모리 셀 어레이에 제공할 지 여부를 결정하는 제2 레벨 시프터, 상기 OTP 메모리 셀 어레이와 연결된 제3 스위칭 소자를 개폐하여 전원 전압(VDD)을 상기 OTP 메모리 셀 어레이에 제공할 지 여부를 결정하는 제3 레벨 시프터 및 상기 전압 공급 패드로부터 공급되는 ESD 전압에 응답하여 상기 제1 스위칭 소자를 턴-오프 시켜 상기 OTP 메모리 셀 어레이를 보호하는 ESD 보호 회로를 포함할 수 있다.
일실시예에 따르면, 상기 ESD 보호 회로의 출력 노드는 상기 제1 레벨 시프터의 출력 노드에 연결될 수 있다.
일실시예에 따르면, 상기 ESD 보호 회로는, 상기 전압 공급 패드로부터 공급되는 ESD 전압에 응답하여 풀업 노드를 공급 전압으로 상승시키도록 소스와 드레인이 상기 공급 전압에 연결된 트랜지스터를 포함할 수 있다.
일실시예에 따르면, 상기 제1 레벨 시프터, 제2 레벨 시프터 및 제3 레벨 시프터는 라이트 인에이블 신호 및 라이트 인에이블바 신호를 기초로 제1 스위칭 소자, 제2 스위칭 소자 및 제3 스위칭 소자를 각각 개폐하고, 상기 ESD 보호 회로는 상기 전압 공급 패드로부터 ESD 전압이 유입된 경우, 상기 라이트 인에이블바 신호를 제어할 수 있다.
일실시예에 따르면, 상기 제1 레벨 시프터는 상기 전압 공급 패드로부터 ESD 전압의 유입에 응답하여 출력 노드의 전압을 상기 공급 전원 전압으로 유지시킬 수 있다.
개시된 기술은 다음의 효과를 가질 수 있다. 다만, 특정 실시예가 다음의 효과를 전부 포함하여야 한다거나 다음의 효과만을 포함하여야 한다는 의미는 아니므로, 개시된 기술의 권리범위는 이에 의하여 제한되는 것으로 이해되어서는 아니 될 것이다.
본 발명의 일 실시예에 따른 전원 스위치 회로는 전압 공급 패드에서 ESD 전압이 유입되어도 ESD 전압이 OTP 메모리 셀 어레이까지 전달되지 않도록 하여 ESD에 의해 OTP 메모리 셀이 프로그램되지 않도록 할 수 있다.
본 발명의 일 실시예에 따른 전원 스위치 회로에 ESD 보호 회로를 추가하여 ESD 전압만 인가되고 OTP 메모리 셀 어레이의 제어 전압은 인가되지 않는 상황에서도 ESD 전압이 OTP 메모리 셀 어레이로 전달되지 않도록 할 수 있다.
본 발명의 일 실시예에 따른 전원 스위치 회로는 정상적인 프로그램 동작에서는 ESD 보호 회로에 의해 프로그램 동작이 방해 받지 않도록 할 수 있다.
도 1은 본 발명의 일 실시예에 따른 ESD 보호 회로를 포함하는 전원 스위치 회로를 나타내는 블록도이다.
도 2는 본 발명의 일 실시예에 따른 ESD 보호 회로를 설명하기 위한 회로도이다.
도 3은 본 발명의 일 실시예에 따른 ESD 보호 회로를 포함하는 전원 스위치 회로의 제1 레벨 시프터를 설명하기 위한 회로도이다.
도 4는 본 발명의 일 실시예에 따른 ESD 보호 회로를 포함하는 전원 스위치 회로의 제2 레벨 시프터를 설명하기 위한 회로도이다.
도 5는 본 발명의 일 실시예에 따른 ESD 보호 회로를 포함하는 전원 스위치 회로의 제3 레벨 시프터를 설명하기 위한 회로도이다.
도 6은 본 발명의 일 실시예에 따른 ESD 보호 회로를 포함하는 전원 스위치 회로에 연결된 OTP 메모리 셀을 설명하기 위한 회로도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 상세한 설명에 구체적으로 설명하고자 한다. 그러나 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용한다. 제 1, 제 2등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제 1 구성요소는 제 2 구성요소로 명명될 수 있고, 유사하게 제 2 구성요소도 제 1 구성요소로 명명될 수 있다. "및/또는" 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미가 있다.
일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미가 있는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않아야 한다.
이하 첨부된 도면을 참조하여 본 발명의 일실시예에 따른 ESD 보호 회로를 포함하는 전원 스위치 회로를 상세하게 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 ESD 보호 회로를 포함하는 전원 스위치 회로를 나타내는 블록도이다.
도 1을 참조하면, ESD 보호 회로를 포함하는 전원 스위치 회로(100)는 전압 공급 패드(OTPV PAD; 10)로부터의 공급 전압(OTPV) 및 내부에서 생성된 전원 전압(VDD) 중 하나를 선택하여 OTP 메모리 셀 어레이(200)에 제공할 수 있다.
본 발명의 일실시예에 따르면, 전원 스위치 회로(100)는 제1 레벨 시프터(110), 제2 레벨 시프터(120), 제3 레벨 시프터(130), ESD 보호 회로(140), 제1 스위칭 소자(MP1), 제2 스위칭 소자(MP2) 및 제3 스위칭 소자(MP3)를 포함할 수 있다.
전원 스위치 회로(100)는 외부의 전압 공급 패드(10)로부터 공급 전압(OTPV)을 수신하여 OTP 메모리 셀 어레이(200)에 제공함으로써 공정 편차(Process Variation)과 무관하게 일정한 공급 전압(OTPV)을 OTP 메모리 셀 어레이(200)에 제공할 수 있다. 또한, 전원 스위치 회로(100)는 외부의 전압 공급 패드(10)로부터 공급 전압(OTPV)을 수신함으로써 공급 전압(OTPV)을 직접 생성하기 위한 전하 펌프 회로(Charge Pump Circuit)을 별도로 필요로 하지 않고 레이아웃 면적을 감소시킬 수 있다.
일 실시예에 따르면, 전원 스위치 회로(100)는 OTP 메모리 셀 어레이(200)의 프로그램 동작이 수행되는 경우 공급 전압(OTPV)을 OTP 메모리 셀 어레이(200)에 제공할 수 있고, OTP 메모리 셀 어레이(200)의 리드 동작이 수행되는 경우 전원 전압(VDD)을 OTP 메모리 셀 어레이(200)에 제공할 수 있다.
전원 스위치 회로(100)는 라이트 인에이블 신호(WR_EN) 및 라이트 인에이블바 신호(WR_ENB)를 기초로 개폐되는 제1 스위칭 소자, 제2 스위칭 소자 및 제3 스위칭 소자(MP1, MP2, MP3)을 통해 공급 전압(OTPV) 또는 전원 전압(VDD)을 선택할 수 있다.
일실시예에 따르면, 제1 레벨 시프터(110) 및 제2 레벨 시프터(120)는 OTP 메모리 셀 어레이에 대한 프로그램 동작이 수행되면 라이트 인에이블 신호(WR_EN) 및 라이트 인에이블바 신호(WR_ENB)를 기초로 제1 스위칭 소자(MP1) 및 제2 스위칭 소자(MP2) 각각을 턴-온시켜 공급 전압을 상기 OTP 메모리 셀 어레이(200)에 제공할 수 있다.
일실시예에 따르면, 제1 레벨 시프터(110)는 OTP 메모리 셀 어레이에 대한 프로그램 명령이 있으면, 외부의 전압 공급 패드(10)로부터 공급 전압(OTPV)을 수신한 제1 스위칭 소자(MP1)를 턴-온 시킬 수 있다.
일실시예에 따르면, 제2 레벨 시프터(120)는 OTP 메모리 셀 어레이에 대한 프로그램 명령이 있으면, 공급 전압을 OTP 메모리 셀 어레이(200)에 제공하도록 제2 스위칭 소자(MP2)를 턴-온 시킬 수 있다.
보다 구체적으로, OTP 메모리 셀 어레이에 대한 프로그램 명령이 있으면, 제1 레벨 시프터(110) 및 제2 레벨 시프터(120)의 출력은 로우가 되고, 제3 레벨 시프터(130)의 출력이 하이 상태가 되어서, 제1 스위칭 소자(MP1) 및 제2 스위칭 소자(MP2)는 턴-온 시키고, 제3 스위칭 소자(MP3)는 턴-오프 시켜 공급 전압(OTPV)이 OTP 메모리 셀 어레이에 전달된다. 도1과 도3을 참조하면, 프로그램 명령에 따라 WRITE 신호는 로우가 되고, 이에 따라 WR_ENB 신호는 하이가 되어 도3의 MN4를 턴-온 시켜 OUT_A에 로우를 출력 시킨다.
일실시예에 따르면, 제3 레벨 시프터(130)는 상기 OTP 메모리 셀 어레이에 대한 리드 동작이 수행되면 라이트 인에이블 신호(WR_EN) 및 라이트 인에이블바 신호(WR_ENB)를 기초로 제3 스위칭 소자(MP3)를 턴-온시켜 상기 전원 전압(VDD)을 상기 OTP 메모리 셀 어레이(200)에 제공할 수 있다.
보다 구체적으로, OTP 메모리 셀 어레이에 대한 리드(read) 명령이 있으면, 제1 레벨 시프터(110), 제2 레벨 시프터(120), 제3 레벨 시프터(130)의 출력에 의해 제1 스위칭 소자(MP1) 및 제2 스위칭 소자(MP2)는 턴-오프 시키고 제3 스위칭 소자(MP3)는 턴-온 시켜 전원 전압(VDD)을 상기 OTP 메모리 셀 어레이(200)에 제공할 수 있다.
일실시예에 따르면, 제3 레벨 시프터(130)는 OTP 메모리 셀 어레이에 대한 리드 명령이 있으면, 내부에서 생성된 전원 전압(VDD)을 OTP 메모리 셀 어레이(200)에 제공하도록 제3 스위칭 소자(MP3)를 턴-온시킬 수 있다.
본 발명의 일실시예에 따르면, 전원 스위치 회로(100)는 전압 공급 패드로 유입된 ESD 전압이 OTP 메모리 셀 어레이에 전달되지 않도록 방지하는 ESD 보호 회로(140)를 포함할 수 있다.
일실시예에 따르면, 전원 스위치 회로(100)는 전압 공급 패드(10)로부터 ESD 전압이 유입될 경우, 제1 스위칭 소자(MP1)를 턴-오프 시켜 OTP 메모리 셀 어레이(200)를 보호할 수 있다.
ESD 보호 회로(140)의 전압은 전압 공급 패드(10)에 연결될 수 있다. 따라서 전압 공급 패드(10)에 공급 전압이 발생되면 곧바로 ESD 보호 회로(140)가 동작할 수 있다. 이때, ESD 보호 회로(140)는 공급 전압(OTPV)에 의해서만 동작될 수 있다. 전압 공급 패드(10)로 ESD 전압이 유입될 경우 유입된 ESD 전압에 의해서 ESD 보호 회로(140)는 곧바로 동작하게 된다. 즉, OTP 메모리 셀 어레이를 제어하기 위해 필요한 전원 전압(VDD)이 인가되지 않는 상태에서도 ESD 보호 회로(140)는 동작할 수 있다.
일실시예에 따르면, ESD 보호 회로(140)의 출력 노드는 상기 제1 레벨 시프터의 출력 노드(OUT-A)에 연결될 수 있다. 따라서, ESD 보호 회로(140)가 제1 레벨 시프터(110)의 출력 노드(OUT-A)에 게이트가 연결된 제1 스위칭 소자(MP1)를 턴-오프 시킬 수 있다.
이를 방지하기 위하여 OTP 메모리 셀 어레이의 프로그램 동작 동안에는 ESD 보호 회로(140)의 영향이 없이 프로그램 동작이 정상적으로 수행되도록 할 수 있다.
ESD 보호 회로(140)의 출력 노드(OUT-A)와 제1 레벨 시프터(110)의 출력 노드(OUT-A)는 서로 같은 노드이다. OTP 메모리 셀 어레이(200)의 프로그램 동작 시 제1 스위칭 소자(MP1)를 턴-온 시키기 위해서는 출력 노드(OUT-A)가 로우(0V)로 유지되어야 한다. 따라서, 제1 레벨 시프터(110)의 출력 노드로 흐르는 전류의 양이 상기 ESD 보호 회로(140)의 출력 노드로 흐르는 전류의 양보다 크도록 회로가 구성될 수 있다. 예를들면, 제1 레벨 시프터(110)의 출력 노드로 흐르는 전류의 양이 상기 ESD 보호 회로(140)의 출력 노드로 흐르는 전류의 양보다 3배 이상이 되도록 ESD 보호 회로(140)의 소자 크기를 설정할 수 있다. 바람직하게는 제1 레벨 시프터(110)의 출력 노드로 흐르는 전류의 양이 상기 ESD 보호 회로(140)의 출력 노드로 흐르는 전류의 양보다 10배 이상이 되도록 할 수 있다.
또한, ESD 보호 회로(140)의 라이트 인에이블바 신호를 발생시키는 트랜지스터(도 2의 MN6 및 MN7)에 흐르는 전류 양보다 전원 스위치 회로의 라이트 인에이블바 신호 및 라이트 인에이블 신호를 발생시키는 트랜지스터(MP11, MN8, MP12 및 MN9)에 흐르는 전류의 양이 크도록 전원 스위치 회로(100)가 구성될 수 있다. 예를들면, ESD 보호 회로(140)의 라이트 인에이블바 신호를 발생시키는 트랜지스터에 흐르는 전류 양보다 전원 스위치 회로의 라이트 인에이블바 신호 및 라이트 인에이블 신호를 발생시키는 트랜지스터에 흐르는 전류의 양이 3배 이상이 되도록 ESD 보호 회로(140)의 소자 크기를 설정할 수 있다. 바람직하게는 ESD 보호 회로(140)의 라이트 인에이블바 신호를 발생시키는 트랜지스터에 흐르는 전류 양보다 전원 스위치 회로의 라이트 인에이블바 신호 및 라이트 인에이블 신호를 발생시키는 트랜지스터에 흐르는 전류의 양이 10배 이상 크도록 회로를 구성할 수 있다.
ESD 보호 회로(140)의 구체적인 동작 원리는 도 2를 통해서 설명하도록 한다.
도 2는 본 발명의 일 실시예에 따른 ESD 보호 회로를 설명하기 위한 회로도이다.
전압 공급 패드(10)로 ESD 전압이 유입될 경우 ESD 보호 회로의 출력 전압을 유입된 ESD 전압과 동일하게 만들어서 제1 스위칭 소자(MP1)를 턴-오프 시켜, 전압 공급 패드에 유입된 ESD 전압이 OTP 메모리 셀 어레이로 전달되지 않게 한다.
도 2를 참조하면, ESD 보호 회로(140)는 공급 전압(OTPV)을 통해 풀업 신호(PULL_UP)를 생성하는 풀업 신호 생성부(141), 풀업 신호에 응답하여 풀업바 신호(PULL_UPB)를 발생시키는 풀업바 신호 생성부(142) 및 풀업바 신호에 응답하여 출력 신호(OUT_A)를 생성하는 출력 신호 생성부(143)를 포함할 수 있다.
일실시예에 따르면, 전압 공급 패드에 ESD 전압이 유입되면, ESD 보호 회로(140)의 풀업 신호 생성부(141)는 커패시터처럼 동작하는 P모스(MP6)를 통해 풀업 노드를 유입된 ESD 전압 레벨로 상승시킬 수 있다.
일실시예에 따르면, ESD 보호 회로(140)는, 상기 전압 공급 패드로부터 ESD 전압의 유입에 응답하여 풀업 노드를 유입된 ESD 전압으로 상승시키도록 소스와 드레인이 상기 공급 전압에 연결된 P모스 트랜지스터(MP6)를 포함할 수 있다.
일실시예에 따르면, 전압 공급 패드에 ESD 전압이 유입되면, 풀업바 신호 생성부(142)는 풀업바 노드를 0V로 만들 수 있다.
일실시예에 따르면, 출력 신호 생성부(143)는 유입된 ESD 전압(OTPV)과 동일한 전압을 갖는 출력 신호(OUT_A)를 생성할 수 있다.
일실시예에 따르면, 상기 출력 신호 생성부는 제1 트랜지스터 및 제2 트랜지스터를 포함할 수 있다. 이때, 제1 트랜지스터 및 제2 트랜지스터는 P모스로 구성될 수 있다. 상기 제1 트랜지스터의 게이트 노드는 풀업바 신호를 수신하고, 소스 노드는 공급 전압(OTPV)에 연결되고, 드레인 노드는 제2 트랜지스터의 소스 노드와 연결될 수 있다. 상기 제2 트랜지스터의 게이트 노드는 풀업바 신호를 수신하고, 소스 노드는 제1 트랜지스터의 드레인 노드에 연결되고, 드레인 노드는 출력 신호를 생성할 수 있다.
ESD 보호 회로는 전압 공급 패드로 유입된 ESD 전압 레벨만큼 출력 노드에 전달하게 되고, 제1 스위칭 소자(MP1)의 게이트 입력이 ESD 전압 레벨과 동일하게 되어 제1 스위칭 소자(MP1)를 턴-오프 시킬 수 있다. 그러므로, 전압 공급 패드를 통해 유입된 ESD 전압이 OTP 메모리 셀 어레이로 전달되지 않게 된다. 즉, 전압 공급 패드에 ESD 전압이 유입되더라도, 유입된 ESD 전압이 ESD 보호 회로에 의해서 OTP 메모리 셀 어레이로 전달되지 않기 때문에, ESD에 의해서 OTP 메모리 셀에서 프로그램 동작이 발생하지 않는다.
일실시예에 따르면, ESD 보호 회로(140)는 전압 공급 패드로부터 ESD 전압이 유입된 경우, 상기 라이트 인에이블바 신호를 제어하는 라이트 인에이블바 신호 제어부(144)를 포함할 수 있다. 예를 들면, 제1 스위칭 소자(MP1)가 턴-오프되기 위해서는 제1 레벨 시프터가 출력 값으로 하이 값을 가져야 한다. 이때, 제1 레벨 시프터에는 전원 전압(VDD)이 공급되지 않기 때문에 라이트 인에이블 신호 및 라이트 인에이블바 신호는 전압 값을 알 수 없는 상태가 된다. 따라서, 라이트 인에이블바 신호 제어부가 라이트 인에이블바 신호를 0으로 만들어주면 제1 레벨 시프터가 출력 값으로 하이 값을 유지할 수 있다.
일실시예에 따르면, 라이트 인에이블바 신호 제어부(144)는 풀업바 신호를 변환하는 인버터(145), 변환된 신호를 이용해서 라이트 인에이블바 신호를 제어하는 복수 개의 N모스(MN6, MN7)를 포함할 수 있다.
일실시예에 따르면, N모스(MN6)는 풀업바 신호가 인버터(145)에서 변환된 신호를 게이트 입력으로 수신하여, 드레인 노드가 라이트 인에이블바 신호를 출력하고 소스 노드는 N모스(MN7)의 드레인 노드에 연결될 수 있다. N모스(MN7)는 풀업바 신호가 인버터(145)에서 변환된 신호를 게이트 입력으로 수신하여, 드레인 노드가 N모스(MN6)의 소스 노드에 연결되고 소스 노드는 접지될 수 있다.
OTP 메모리 셀 어레이의 프로그램 동작 동안에는 ESD 보호 회로(140)의 영향이 없이 프로그램 동작이 정상적으로 수행되도록 할 수 있다. 이를 위해서, 전원 스위치 회로의 라이트 인에이블바 신호 및 라이트 인에이블 신호를 발생시키는 트랜지스터(도 1의 MN8, MP11, MN9, MP12)에 흐르는 전류의 양이 ESD 보호 회로의 라이트 인에이블바 신호를 발생시키는 트랜지스터(MN6, MN7)에 흐르는 전류 양보다 크도록 소자 사이즈를 결정할 수 있다. 예를 들면, 전원 스위치 회로의 라이트 인에이블바 신호 및 라이트 인에이블 신호를 발생시키는 트랜지스터(도 1의 MN8, MP11, MN9, MP12)에 흐르는 전류의 양이 ESD 보호 회로의 라이트 인에이블바 신호를 발생시키는 트랜지스터(MN6, MN7)에 흐르는 전류 양보다 3배 이상이 되도록 ESD 보호 회로(140)의 소자 크기를 설정할 수 있다. 바람직하게는 전원 스위치 회로의 라이트 인에이블바 신호 및 라이트 인에이블 신호를 발생시키는 트랜지스터(도 1의 MN8, MP11, MN9, MP12)에 흐르는 전류의 양이 ESD 보호 회로의 라이트 인에이블바 신호를 발생시키는 트랜지스터(MN6, MN7)에 흐르는 전류 양보다 10배 이상 크도록 회로를 구성할 수 있다.
도 3은 본 발명의 일 실시예에 따른 ESD 보호 회로를 포함하는 전원 스위치 회로의 제1 레벨 시프터를 설명하기 위한 회로도이다.
도 3을 참조하면, 제1 레벨 시프터(110)는 라이트 인에이블 신호(WR_EN) 및 라이트 인에이블바 신호(WR_ENB)를 기초로 제1 스위칭 소자를 개폐할 수 있다. 일 실시예에서, 제1 레벨 시프터(110)는 전류 미러를 통해 구현될 수 있다. 즉, 제1 레벨 시프터(110)는 2개의 P모스들 및 2개의 N모스들이 서로 대칭 구조를 형성할 수 있고, 전류 미러의 일단은 제1 레벨 시프터(110)의 출력 노드(OUT_A)에 해당할 수 있다. 이때, 제1 레벨 시프터(110)의 출력(OUT_A)은 제1 스위칭 소자(MP1)의 게이트에 인가될 수 있다.
일실시예에 따르면, 제1 레벨 시프터(110)는 전압 공급 패드로부터 ESD 전압의 유입에 응답하여 출력 노드(OUT_A)의 전압을 유입된 ESD 전압으로 유지할 수 있다. 이를 위해서, 출력 노드(OUT_A)에 연결된 N모스(MN4)를 턴-오프시킬 수 있다.
제1 레벨 시프터(110)의 입력인 라이트 인에이블 신호(WR_EN) 및 라이트 인에이블바 신호(WR_ENB)는 전원 전압(VDD)에 의해서 제어된다. 하지만, ESD 전압이 유입되는 상황에서는 전원 전압(VDD)이 인가되지 않기 때문에 라이트 인에이블 신호(WR_EN) 및 라이트 인에이블바 신호(WR_ENB)는 전압 레벨을 알 수 없는 플로팅 상태가 된다. 이때, ESD 보호 회로에 의해서 출력 노드의 전압이 유입된 ESD 전압 레벨을 만들도록 했지만, 만약 라이트 인에이블바 신호(WR_ENB)가 플로팅 상태라면 출력 노드(OUT_A) 전압이 라이트 인에이블바 신호(WR_ENB)와 연결된 N모스(MN4)를 통해서 방전되므로 출력 노드(OUT_A) 전압이 유입된 ESD 전압 레벨을 유지할 수 없게 된다.
이를 방지하기 위해서, ESD 보호 회로에서 풀업 신호가 유입된 ESD 전압 레벨이 되면 라이트 인에이블바 신호를 0으로 만들어 제1 레벨 시프터가 출력 값으로 하이 값을 유지할 수 있다. 즉, 제1 레벨 시프터(110)의 라이트 인에이블바 신호(WR_ENB)가 0V이므로 라이트 인에이블바 신호(WR_ENB)와 연결된 N모스(MN4)는 턴-오프되고, 출력 노드(OUT_A) 전압이 유입된 ESD 전압 레벨을 유지할 수 있다.
일실시예에 따르면, 제1 레벨 시프터의 출력 노드(OUT_A)로 흐르는 전류의 양이 ESD 보호 회로의 출력 노드(OUT_A)로 흐르는 전류의 양보다 크도록 소자 사이즈를 결정할 수 있다. 예를들면, 제1 레벨 시프터의 출력 노드(OUT_A)로 흐르는 전류의 양이 ESD 보호 회로의 출력 노드(OUT_A)로 흐르는 전류의 양보다 3배 이상 크도록 회로를 구성할 수 있다. 바람직하게는 제1 레벨 시프터의 출력 노드(OUT_A)로 흐르는 전류의 양이 ESD 보호 회로의 출력 노드(OUT_A)로 흐르는 전류의 양보다 10배 이상 크도록 회로를 구성할 수 있다.
OTP 메모리 셀 어레이의 정상적인 프로그램 동작에서는 제1 레벨 시프터(110)의 출력 노드(OUT_A) 전압과 제2 레벨 시프터(120)의 출력 노드(OUT_B) 전압은 로우 레벨(0V)이 되어 제1 스위칭 소자(MP1)과 제2 스위칭 소자(MP2)를 턴-온 시켜 공급 전압(OTPV)이 OTP 메모리 셀 어레이로 전달되어야 한다. ESD 보호 회로의 출력 노드(OUT_A)와 제1 레벨 시프터(110)의 출력 노드(OUT_A)는 서로 연결되어 있는 같은 노드이다. 그러므로 프로그램 동작 동안 출력 노드(OUT_A) 전압을 로우(0V)로 유지해 주기 위해서, ESD 보호 회로(140)의 P모스(도 2의 MP9, MP10)의 크기는 매우 작게 하고 제1 레벨 시프터(110)의 N모스(MN4)의 크기는 매우 크게 설계할 수 있다. 이를 통해서 N모스(MN4)에 흐르는 전류의 양이 P모스(도 2의 MP9, MP10)를 통해 흐르는 전류의 양보다 크도록 회로를 구성할 수 있다. 예를 들면, N모스(MN4)에 흐르는 전류의 양이 P모스(도 2의 MP9, MP10)를 통해 흐르는 전류의 양보다 3배 이상이 되도록 소자 사이즈를 결정할 수 있다. 바람직하게는 N모스(MN4)에 흐르는 전류의 양이 P모스(도 2의 MP9, MP10)를 통해 흐르는 전류의 양보다 10배 이상이 되도록 회로를 구성할 수 있다.
도 4는 본 발명의 일 실시예에 따른 ESD 보호 회로를 포함하는 전원 스위치 회로의 제2 레벨 시프터를 설명하기 위한 회로도이다.
도 4를 참조하면, 제2 레벨 시프터(120)는 제4 스위칭 소자(410), 제5 스위칭 소자(420), 제1 엔모스(430), 제2 엔모스(440), 제3 엔모스(450), 제4 엔모스(460), 제3 인버터(470) 및 제4 인버터(480)를 포함할 수 있다. 일실시예에서, 제2 레벨 시프터(120)는 전류 미러를 통해 구현될 수 있다. 보다 구체적으로, 제4 스위칭 소자(410) 및 제3 엔모스(450)와 제5 스위칭 소자(420) 및 제4 엔모스(460)는 서로 대칭 구조를 형성할 수 있다. 제3 엔모스(450)는 라이트 인에이블 신호(WR_EN)를 수신하고, 제4 엔모스(460)는 라이트 인에이블바 신호(WR_ENB)를 수신할 수 있다. 제2 레벨 시프터(120)의 출력단(OUT_B)은 제5 스위칭 소자(420)의 드레인 및 제4 엔모스(460)의 드레인의 공통 단자에 해당할 수 있다.
제3 및 제4 인버터들(470, 480)은 직렬로 연결되어, 제3 인버터(470)의 출력이 제4 인버터(480)의 입력으로 인가될 수 있다. 즉, 제3 및 제4 인버터들(470, 480)의 출력은 항상 다르게 구현될 수 있다. 일 실시예에서, 제2 레벨 시프터(120)는 딥 슬립 모드 입력 신호(DSM_INPUT)를 수신하고, 제3 및 제4 인버터들(470, 480)을 통해 하이 레벨(또는 1) 또는 로우 레벨(또는 0)을 출력할 수 있다. 여기에서, 제3 인버터(470)의 출력은 제2 엔모스(440)의 게이트에 인가되고, 제4 인버터(480)의 출력은 제1 엔모스(430)의 게이트에 인가될 수 있다.
일 실시예에서, 제2 레벨 시프터(120)는 저전력 레벨로 구동되는 딥 슬립 모드에서 OTP 메모리 셀 어레이(200)에 제공되는 공급 전압(OTPV)을 차단할 수 있다. 보다 구체적으로, 제2 레벨 시프터(120)는 딥 슬립 모드에서 딥 슬립 모드 입력 신호(DSM_INPUT)를 수신하여 정격 전압(VCI)을 출력할 수 있다. 제2 레벨 시프터(120)는 딥 슬립 모드 입력 신호(DSM_INPUT)를 기초로 OTP 메모리 셀 어레이(200)에 제공되는 공급 전압(OTPV)을 차단하여 공급 전압 패드(10)의 플로팅 상태를 유지하거나, 전압 공급 패드(10)를 그라운드 전압(VSS) 또는 정격 전압(VCI)과 연결시킬 수 있다.
예를 들어, 전원 스위치 회로(100)가 딥 슬립 모드로 구동되는 경우 제2 레벨 시프터(120)는 하이 레벨(또는 1)의 딥 슬립 모드 입력 신호(DSM_INPUT)를 수신할 수 있다. 제2 레벨 시프터(120)가 하이 레벨(또는 1)의 딥 슬립 모드 입력 신호(DSM_INPUT)를 수신하면 제1 엔모스(430)의 게이트는 하이 레벨(또는 1)을 수신하고 제2 엔모스(440)의 게이트는 로우 레벨(또는 0)을 수신할 수 있다. 즉, 제5 스위칭 소자(420) 및 제1 엔모스(430)는 턴-온되고 제2 엔모스(440)는 턴-오프되어 제2 레벨 시프터(120)의 출력(OUT_B)은 정격 전압(VCI)을 유지할 수 있다. 따라서, 제2 레벨 시프터(120)는 정격 전압(VCI)을 출력하여 제2 스위칭 소자(MP2)를 턴-오프시킬 수 있고, 저전력 레벨로 구동되는 딥 슬립 모드에서 OTP 메모리 셀 어레이(200)에 제공되는 공급 전압(OTPV)을 차단할 수 있다.
도 5는 본 발명의 일 실시예에 따른 ESD 보호 회로를 포함하는 전원 스위치 회로의 제3 레벨 시프터를 설명하기 위한 회로도이다.
도 5를 참조하면, 제3 레벨 시프터(130)는 라이트 인에이블 신호(WR_EN) 및 라이트 인에이블바 신호(WR_ENB)를 기초로 제3 스위칭 소자(MP3)를 개폐할 수 있다. 일 실시예에서, 제3 레벨 시프터(130)는 전류 미러를 통해 구현될 수 있다. 여기에서, 제3 레벨 시프터(130)는 제1 레벨 시프터(110)와 같이 2개의 피모스들 및 2개의 엔모스들이 서로 대칭 구조를 형성할 수 있으나, 제3 레벨 시프터(130)의 출력단의 위치는 제1 레벨 시프터(110)의 출력단의 위치와 상이할 수 있다. 예를 들어, 제1 레벨 시프터(110)의 출력단(OUT_A)은 라이트 인에이블바 신호(WR_ENB)를 수신하는 엔모스의 드레인과 연결될 수 있고, 제3 레벨 시프터(130)의 출력단(OUT_C)은 라이트 인에이블 신호(WR_EN)를 수신하는 엔모스의 드레인과 연결될 수 있다. 즉, 제1 및 제3 레벨 시프터들(110, 130) 각각은 동일한 라이트 인에이블 신호(WR_EN) 및 라이트 인에이블바 신호(WR_ENB)를 수신하여도 서로 상이한 전압 레벨을 출력할 수 있다. OTP 메모리 셀 어레이(200)의 프로그램 동작이 수행되는 경우 제1 및 제3 레벨 시프터들(110, 130) 각각은 동일한 라이트 인에이블 신호(WR_EN) 및 라이트 인에이블바 신호(WR_ENB)를 수신하나, 제1 레벨 시프터(110)는 턴-온되고 제3 레벨 시프터(130)는 턴-오프될 수 있다. 한편, OTP 메모리 셀 어레이(200)의 리드 동작이 수행되는 경우 제1 및 제3 레벨 시프터들(110, 130) 각각은 동일한 라이트 인에이블 신호(WR_EN) 및 라이트 인에이블바 신호(WR_ENB)를 수신하나, 제1 레벨 시프터(110)는 턴-오프되고 제3 레벨 시프터(130)는 턴-온될 수 있다. 제3 레벨 시프터(130)의 출력(OUT_C)은 제3 스위칭 소자(MP3)의 게이트에 인가될 수 있다.
따라서, 전원 스위치 회로(100)는 외부의 전압 공급 패드(10)로부터 수신된 공급 전압(OTPV) 및 내부에서 생성된 전원 전압(VDD) 중 하나를 선택하여 OTP 메모리 셀 어레이(200)에 제공할 수 있다. 전원 스위치 회로(100)는 OTP 메모리 셀 어레이(200)의 프로그램 동작 또는 리드 동작이 수행되는 경우 제1, 제2 및 제3 스위칭 소자들(MP1, MP2, MP3)을 개폐하여 공급 전압(OTPV) 및 전원 전압(VDD) 중 하나를 선택하고 OTP 메모리 셀 어레이(200)에 제공할 수 있다. 전원 스위치 회로(100)는 OTP 메모리 셀 어레이(200)의 딥 슬립 모드에서 제2 스위칭 소자(MP2)를 턴-오프시켜 공급 전압(OTPV)의 누설 경로를 차단할 수 있고, OTP 메모리 셀 어레이(200)의 딥 슬립 모드에서 정격 전압(VCI)을 출력하는 제2 레벨 시프터(120)를 포함할 수 있다. 또한, 전원 스위치 회로(100)는 OTP 메모리 셀 어레이(200)의 딥 슬립 모드에서 OTP 메모리 셀 어레이(200)에 제공되는 공급 전압을 차단하여 외부의 전압 공급 패드(10)의 플로팅 상태를 유지하거나, 전압 공급 패드(10)를 그라운드 전압(VSS) 또는 정격 전압(VCI)과 연결시킬 수 있다.
도 6은 본 발명의 일 실시예에 따른 ESD 보호 회로를 포함하는 전원 스위치 회로에 연결된 OTP 메모리 셀을 설명하기 위한 회로도이다.
도 6을 참조하면, OTP 메모리 셀 어레이의 워드 라인 어레이(210)는 제1 워드 라인(Word Line0) 및 제2 워드 라인(Word Line1)을 포함한다. 이때, 전압 공급 패드로 ESD 전압이 유입될 경우, 유입된 ESD 전압이 CN 노드(CN0, CN1, CN2, CN3, CN4, CN5)들까지 전달되어 비 정상적인 프로그램 동작이 이루어지게 된다. 따라서, ESD 보호 회로를 통해서 ESD 전압의 OTP 메모리 셀 어레이로의 진입을 막아야 한다.
이상에서 설명된 장치는 하드웨어 구성요소, 소프트웨어 구성요소, 및/또는 하드웨어 구성요소 및 소프트웨어 구성요소의 조합으로 구현될 수 있다. 예를 들어, 실시예들에서 설명된 장치 및 구성요소는, 예를 들어, 프로세서, 콘트롤러, ALU(arithmetic logic unit), 디지털 신호 프로세서(digital signal processor), 마이크로컴퓨터, FPA(field programmable array), PLU(programmable logic unit), 마이크로프로세서, 또는 명령(instruction)을 실행하고 응답할 수 있는 다른 어떠한 장치와 같이, 하나 이상의 범용 컴퓨터 또는 특수 목적 컴퓨터를 이용하여 구현될 수 있다. 처리 장치는 운영 체제(OS) 및 상기 운영 체제 상에서 수행되는 하나 이상의 소프트웨어 애플리케이션을 수행할 수 있다. 또한, 처리 장치는 소프트웨어의 실행에 응답하여, 데이터를 접근, 저장, 조작, 처리 및 생성할 수도 있다. 이해의 편의를 위하여, 처리 장치는 하나가 사용되는 것으로 설명된 경우도 있지만, 해당 기술분야에서 통상의 지식을 가진 자는, 처리 장치가 복수의 처리 요소(processing element) 및/또는 복수 유형의 처리 요소를 포함할 수 있음을 알 수 있다. 예를 들어, 처리 장치는 복수의 프로세서 또는 하나의 프로세서 및 하나의 콘트롤러를 포함할 수 있다. 또한, 병렬 프로세서(parallel processor)와 같은, 다른 처리 구성(processing configuration)도 가능하다.
소프트웨어는 컴퓨터 프로그램(computer program), 코드(code), 명령(instruction), 또는 이들 중 하나 이상의 조합을 포함할 수 있으며, 원하는 대로 동작하도록 처리 장치를 구성하거나 독립적으로 또는 결합적으로(collectively) 처리 장치를 명령할 수 있다. 소프트웨어 및/또는 데이터는, 처리 장치에 의하여 해석되거나 처리 장치에 명령 또는 데이터를 제공하기 위하여, 어떤 유형의 기계, 구성요소(component), 물리적 장치, 가상 장치(virtual equipment), 컴퓨터 저장 매체 또는 장치, 또는 전송되는 신호 파(signal wave)에 영구적으로, 또는 일시적으로 구체화(embody)될 수 있다. 소프트웨어는 네트워크로 연결된 컴퓨터 시스템 상에 분산되어서, 분산된 방법으로 저장되거나 실행될 수도 있다. 소프트웨어 및 데이터는 하나 이상의 컴퓨터 판독 가능 기록 매체에 저장될 수 있다.
실시예에 따른 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 실시예를 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 실시예의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.
이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.
10: 전압 공급 패드
100: OTP 전원 스위치 회로
110: 제1 레벨 시프터
120: 제2 레벨 시프터
130: 제3 레벨 시프터
140: ESD 보호 회로
200: OTP 메모리 셀 어레이

Claims (20)

  1. OTP 메모리 셀 어레이에 전원을 공급하는 전원 스위치 회로에 있어서,
    상기 OTP 메모리 셀 어레이에 대한 프로그램 동작에 응답하여 외부의 전압 공급 패드로부터 공급 전압(OTPV)을 수신한 제1 스위칭 소자를 턴-온 시키는 제1 레벨 시프터;
    상기 프로그램 동작에 응답하여 상기 공급 전압을 상기 OTP 메모리 셀 어레이에 제공하도록 제2 스위칭 소자를 턴-온 시키는 제2 레벨 시프터;
    상기 OTP 메모리 셀 어레이에 대한 리드 동작에 응답하여 내부에서 생성된 전원 전압(VDD)을 상기 OTP 메모리 셀 어레이에 제공하도록 제3 스위칭 소자를 턴-온 시키는 제3 레벨 시프터; 및
    상기 전압 공급 패드와 상기 제1 레벨 시프터의 출력 노드 사이에 연결되며,상기 전압 공급 패드로부터 ESD(Electro static discharge) 전압의 유입에 응답하여 상기 제1 스위칭 소자를 턴-오프 시켜 상기 OTP 메모리 셀 어레이를 보호하는 ESD(Electro static discharge) 보호 회로를 포함하는 전원 스위치 회로.
  2. 제1항에 있어서,
    상기 ESD(Electro static discharge) 보호 회로의 출력 노드는 상기 제1 레벨 시프터의 출력 노드에 연결된 것을 특징으로 하는 전원 스위치 회로.
  3. 제1항에 있어서,
    상기 ESD(Electro static discharge) 보호 회로는, 상기 전압 공급 패드로부터 ESD(Electro static discharge) 전압의 유입에 응답하여 풀업 노드를 유입된 ESD(Electro static discharge) 전압으로 상승시키도록 소스와 드레인이 연결된 트랜지스터를 포함하는 것을 특징으로 하는 전원 스위치 회로.
  4. 제1항에 있어서,
    상기 제1 레벨 시프터, 상기 제2 레벨 시프터 및 상기 제3 레벨 시프터는 라이트 인에이블 신호 및 라이트 인에이블바 신호를 기초로 상기 제1 스위칭 소자, 상기 제2 스위칭 소자 및 상기 제3 스위칭 소자를 각각 개폐하고,
    상기 ESD(Electro static discharge) 보호 회로는 상기 전압 공급 패드로부터 ESD(Electro static discharge) 전압이 유입된 경우, 상기 라이트 인에이블바 신호 및 상기 라이트 인에이블 신호 중 적어도 하나를 제어하는 것을 특징으로 하는 전원 스위치 회로.
  5. 제1항에 있어서,
    상기 제1 레벨 시프터는 상기 전압 공급 패드로부터 ESD(Electro static discharge) 전압의 유입에 응답하여 출력 노드의 전압을 상기 유입된 ESD(Electro static discharge) 전압으로 유지시키는 것을 특징으로 하는 전원 스위치 회로.
  6. 제1항에 있어서,
    상기 제1 레벨 시프터의 출력 노드로 흐르는 전류의 양이 상기 ESD(Electro static discharge) 보호 회로의 출력 노드로 흐르는 전류의 양보다 큰 것을 특징으로 하는 전원 스위치 회로.
  7. 제1항에 있어서,
    상기 전원 스위치 회로의 라이트 인에이블바 신호 및 라이트 인에이블 신호를 발생시키는 트랜지스터에 흐르는 전류의 양이 상기 ESD(Electro static discharge) 보호 회로의 라이트 인에이블바 신호를 발생시키는 트랜지스터에 흐르는 전류 양보다 크도록 상기 ESD(Electro static discharge) 보호 회로가 설계된 것을 특징으로 하는 전원 스위치 회로.
  8. 제1항에 있어서,
    상기 ESD(Electro static discharge) 보호 회로는 ESD(Electro static discharge) 전압의 유입에 응답하여 풀업 신호를 발생시키는 풀업 신호 생성부;
    상기 풀업 신호에 응답하여 풀업바 신호를 발생시키는 풀업바 신호 생성부 및
    상기 풀업바 신호에 응답하여 출력 신호를 생성하는 출력 신호 생성부를 포함하는 전원 스위치 회로.
  9. 제8항에 있어서,
    상기 출력 신호 생성부는 제1 트랜지스터 및 제2 트랜지스터를 포함하고,
    상기 제1 트랜지스터의 게이트 노드는 상기 풀업바 신호를 수신하고, 소스 노드는 공급 전압(OTPV)에 연결되고, 드레인 노드는 상기 제2 트랜지스터와 연결되며,
    상기 제2 트랜지스터의 게이트 노드는 상기 풀업바 신호를 수신하고, 소스 노드는 상기 제1 트랜지스터의 드레인 노드에 연결되고, 드레인 노드는 상기 출력 신호를 생성하는
    전원 스위치 회로.
  10. 제8항에 있어서,
    상기 ESD(Electro static discharge) 보호 회로는 라이트 인에이블바 신호를 제어하는 라이트 인에이블바 신호 제어부를 포함하는 것을 특징으로 하는 전원 스위치 회로.
  11. 제10항에 있어서,
    상기 라이트 인에이블바 신호 제어부는 상기 풀업바 신호를 변환하는 인버터, 상기 변환된 신호를 이용해서 라이트 인에이블바 신호를 제어하는 복수 개의 N모스를 포함하는 것을 특징으로 하는 전원 스위치 회로.
  12. 전압 공급 패드로부터 공급되는 공급 전압(OTPV)을 수신한 제1 스위칭 소자를 개폐하는 제1 레벨 시프터;
    상기 제1 스위칭 소자 및 OTP 메모리 셀 어레이와 연결된 제2 스위칭 소자를 개폐하여 상기 공급 전압을 상기 OTP 메모리 셀 어레이에 제공할 지 여부를 결정하는 제2 레벨 시프터;
    상기 OTP 메모리 셀 어레이와 연결된 제3 스위칭 소자를 개폐하여 전원 전압(VDD)을 상기 OTP 메모리 셀 어레이에 제공할 지 여부를 결정하는 제3 레벨 시프터; 및
    상기 전압 공급 패드와 상기 제1 레벨 시프터의 출력 노드 사이에 연결되며, 상기 전압 공급 패드로부터 공급되는 ESD(Electro static discharge) 전압에 응답하여 상기 제1 스위칭 소자를 턴-오프 시켜 상기 OTP 메모리 셀 어레이를 보호하는 ESD(Electro static discharge) 보호 회로를 포함하는 전원 스위치 회로.
  13. 제12항에 있어서,
    상기 ESD(Electro static discharge) 보호 회로의 출력 노드는 상기 제1 레벨 시프터의 출력 노드에 연결된 것을 특징으로 하는 전원 스위치 회로.
  14. 제12항에 있어서,
    상기 ESD(Electro static discharge) 보호 회로는, 상기 전압 공급 패드로부터 공급되는 ESD(Electro static discharge) 전압에 응답하여 풀업 노드를 ESD(Electro static discharge) 전압으로 상승시키도록 소스와 드레인이 상기 공급 전압에 연결된 트랜지스터를 포함하는 것을 특징으로 하는 전원 스위치 회로.
  15. 제12항에 있어서,
    상기 제1 레벨 시프터, 상기 제2 레벨 시프터 및 상기 제3 레벨 시프터는 라이트 인에이블 신호 및 라이트 인에이블바 신호를 기초로 상기 제1 스위칭 소자, 상기 제2 스위칭 소자 및 상기 제3 스위칭 소자를 각각 개폐하고,
    상기 ESD(Electro static discharge) 보호 회로는 상기 전압 공급 패드로부터 ESD(Electro static discharge) 전압이 유입된 경우, 상기 라이트 인에이블바 신호를 제어하는 것을 특징으로 하는 전원 스위치 회로.
  16. 제12항에 있어서,
    상기 제1 레벨 시프터는 상기 전압 공급 패드로부터 ESD(Electro static discharge) 전압의 유입에 응답하여 출력 노드의 전압을 상기 유입된 ESD(Electro static discharge) 전압으로 유지시키는 것을 특징으로 하는 전원 스위치 회로.
  17. 제12항에 있어서,
    상기 ESD(Electro static discharge) 보호 회로는 ESD(Electro static discharge) 전압의 유입에 응답하여 풀업 신호를 발생시키는 풀업 신호 생성부;
    상기 풀업 신호에 응답하여 풀업바 신호를 발생시키는 풀업바 신호 생성부 및
    상기 풀업바 신호에 응답하여 출력 신호를 생성하는 출력 신호 생성부를 포함하는 전원 스위치 회로.
  18. 제17항에 있어서,
    상기 출력 신호 생성부는 제1 트랜지스터 및 제2 트랜지스터를 포함하고,
    상기 제1 트랜지스터의 게이트 노드는 상기 풀업바 신호를 수신하고, 소스 노드는 공급 전압(OTPV)에 연결되고, 드레인 노드는 상기 제2 트랜지스터와 연결되며,
    상기 제2 트랜지스터의 게이트 노드는 상기 풀업바 신호를 수신하고, 소스 노드는 상기 제1 트랜지스터의 드레인 노드에 연결되고, 드레인 노드는 상기 출력 신호를 생성하는
    전원 스위치 회로.
  19. 제17항에 있어서,
    상기 ESD(Electro static discharge) 보호 회로는 라이트 인에이블바 신호를 제어하는 라이트 인에이블바 신호 제어부를 포함하는 것을 특징으로 하는 전원 스위치 회로.
  20. 제19항에 있어서,
    상기 라이트 인에이블바 신호 제어부는 상기 풀업바 신호를 변환하는 인버터, 상기 변환된 신호를 이용해서 라이트 인에이블바 신호를 제어하는 복수 개의 N모스를 포함하는 것을 특징으로 하는 전원 스위치 회로.
KR1020180092470A 2018-08-08 2018-08-08 오티피 메모리 장치의 정전기 방전 보호 회로 KR102585760B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180092470A KR102585760B1 (ko) 2018-08-08 2018-08-08 오티피 메모리 장치의 정전기 방전 보호 회로
US16/520,426 US10943666B2 (en) 2018-08-08 2019-07-24 Power switch circuit and method providing power supply to memory device
CN201910721157.6A CN110827910A (zh) 2018-08-08 2019-08-06 电力开关电路和向存储器装置提供电力供应的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180092470A KR102585760B1 (ko) 2018-08-08 2018-08-08 오티피 메모리 장치의 정전기 방전 보호 회로

Publications (2)

Publication Number Publication Date
KR20200017617A KR20200017617A (ko) 2020-02-19
KR102585760B1 true KR102585760B1 (ko) 2023-10-10

Family

ID=69406391

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180092470A KR102585760B1 (ko) 2018-08-08 2018-08-08 오티피 메모리 장치의 정전기 방전 보호 회로

Country Status (3)

Country Link
US (1) US10943666B2 (ko)
KR (1) KR102585760B1 (ko)
CN (1) CN110827910A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6908182B2 (ja) * 2018-04-03 2021-07-21 富士電機株式会社 駆動回路、駆動方法および半導体システム

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080068910A1 (en) 2006-09-20 2008-03-20 Mediatek Inc. Memory circuits preventing false programming
US20090189226A1 (en) 2008-01-28 2009-07-30 Yasue Yamamoto Electrical fuse circuit

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7609559B2 (en) * 2007-01-12 2009-10-27 Micron Technology, Inc. Word line drivers having a low pass filter circuit in non-volatile memory device
KR20100082046A (ko) * 2009-01-08 2010-07-16 창원대학교 산학협력단 비동기식 멀티비트 ｏｔｐ 메모리 셀, 비동기식 멀티비트 ｏｔｐ 메모리 장치, 비동기식 멀티비트 ｏｔｐ 메모리 장치의 프로그램 방법 및 독출 방법
WO2010096915A1 (en) * 2009-02-27 2010-09-02 Sidense Corp. Low power antifuse sensing scheme with improved reliability
CN103795049B (zh) * 2012-10-29 2017-03-01 台湾积体电路制造股份有限公司 使用i/o焊盘的esd保护电路
KR102247562B1 (ko) * 2014-12-15 2021-05-03 삼성전자 주식회사 멀티 프로그램을 수행하는 오티피 메모리, 및 이를 포함하는 반도체 메모리 장치
KR102310121B1 (ko) * 2015-10-15 2021-10-08 삼성전자주식회사 Esd 보호 기능을 갖는 집적 회로와 이를 포함하는 전자 시스템
KR102115639B1 (ko) * 2016-07-27 2020-05-27 매그나칩 반도체 유한회사 전원 스위치 회로
US10090309B1 (en) * 2017-04-27 2018-10-02 Ememory Technology Inc. Nonvolatile memory cell capable of improving program performance

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080068910A1 (en) 2006-09-20 2008-03-20 Mediatek Inc. Memory circuits preventing false programming
US20090189226A1 (en) 2008-01-28 2009-07-30 Yasue Yamamoto Electrical fuse circuit

Also Published As

Publication number Publication date
US10943666B2 (en) 2021-03-09
US20200051652A1 (en) 2020-02-13
CN110827910A (zh) 2020-02-21
KR20200017617A (ko) 2020-02-19

Similar Documents

Publication Publication Date Title
KR100562636B1 (ko) 반도체 메모리 소자의 파워업 회로
US7532533B2 (en) Antifuse circuit and method for selectively programming thereof
KR100733407B1 (ko) 반도체 메모리 소자의 벌크 바이어스 전압 레벨 검출기
US20060103437A1 (en) Power-on reset circuit
KR20010077975A (ko) 반도체 집적 회로 및 반도체 집적 회로의 내부 전원 전압발생 방법
WO2007120159A2 (en) Magnetic tunnel junction antifuse circuit comprising parallel connected reference magnetic tunnel junctions to provide an optimum reference resistance
KR102115639B1 (ko) 전원 스위치 회로
KR100605574B1 (ko) 반도체 메모리 소자의 파워업 회로
KR20160025938A (ko) 전원 제어장치
KR102585760B1 (ko) 오티피 메모리 장치의 정전기 방전 보호 회로
KR102062370B1 (ko) 반도체 장치
KR20160132290A (ko) Otp 메모리 읽기 회로
US10651732B2 (en) Charge pumps and methods of operating charge pumps
US10103732B1 (en) Low power voltage level shifter circuit
KR100403347B1 (ko) 반도체 메모리 장치의 파워-업 발생회로
KR100904468B1 (ko) 안티퓨즈 리페어 전압 제어 회로
KR100633598B1 (ko) 하프 전원 전압 발생 회로
US20130200941A1 (en) Cascaded high voltage switch architecture
KR100567526B1 (ko) 메모리 칩의 파워업 리세트 회로
KR20050110886A (ko) 반도체 메모리에서의 내부 초기화 신호 발생기
KR100889324B1 (ko) 코아전압 릴리즈 드라이버
KR100806120B1 (ko) 내부 전원전압 발생회로 및 내부 전원전압 발생방법
KR20100107345A (ko) 반도체 메모리 장치
KR100224760B1 (ko) 입력핀 제어회로를 가지는 반도체 메모리 장치
KR100255146B1 (ko) 리페어 퓨즈 제어 회로

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right