TW201839959A - 可提高寫入效能的非揮發性記憶胞 - Google Patents

可提高寫入效能的非揮發性記憶胞 Download PDF

Info

Publication number
TW201839959A
TW201839959A TW106132556A TW106132556A TW201839959A TW 201839959 A TW201839959 A TW 201839959A TW 106132556 A TW106132556 A TW 106132556A TW 106132556 A TW106132556 A TW 106132556A TW 201839959 A TW201839959 A TW 201839959A
Authority
TW
Taiwan
Prior art keywords
source
drain
region
doped region
gate
Prior art date
Application number
TW106132556A
Other languages
English (en)
Other versions
TWI630707B (zh
Inventor
陳冠勳
蘇婷婷
Original Assignee
力旺電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力旺電子股份有限公司 filed Critical 力旺電子股份有限公司
Application granted granted Critical
Publication of TWI630707B publication Critical patent/TWI630707B/zh
Publication of TW201839959A publication Critical patent/TW201839959A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/73—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by creating or determining hardware identification, e.g. serial numbers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0441—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates
    • G11C16/045—Floating gate memory cells with both P and N channel memory transistors, usually sharing a common floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • H04L9/0866—Generation of secret information including derivation or calculation of cryptographic keys or passwords involving user or device identifiers, e.g. serial number, physical or biometrical information, DNA, hand-signature or measurable physical characteristics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • H10B20/25—One-time programmable ROM [OTPROM] devices, e.g. using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits

Abstract

本發明披露一種非揮發性記憶胞，包含一選擇閘極電晶體、一跟隨閘極電晶體及一逆熔絲可變電容，耦合串接在主動區域上；一第一離子井及一第二離子井，具有該第一導電型，設於主動區域，其中跟隨閘極電晶體係與第一離子井部分重疊，其中第二離子井的摻雜濃度小於第一離子井的摻雜濃度。

Description

可提高寫入效能的非揮發性記憶胞
本發明概括而言係關於非揮發性記憶胞(NVM)領域，特別是一種可提高寫入效能的單次寫入(OTP)記憶胞。
非揮發性記憶胞(nonvolatile memory cell, NVM)是一種記憶體，其即使在沒有被提供電力的情況下也可以保存其儲存的資訊。一些實施例包括磁性設備、光學碟片、快閃記憶體和其他半導體記憶體。根據寫入次數限制，非揮發性記憶胞元件分為多次寫入(multi-time programmable, MTP)記憶體和單次寫入(one-time programmable, OTP)記憶體。
通常，MTP記憶體可以多次寫入，並且可以多次修改MTP記憶體的存儲數據。相反地，OTP記憶體可以被寫入一次。OTP記憶體可以分為兩種類型，例如，熔絲型OTP記憶體和逆熔絲型OTP記憶體。
本發明的目的為提供一可提高寫入效能的單次寫入(OTP)記憶胞。
根據本發明一實施例，本發明提出一種非揮發性記憶胞，包含一矽基底，具有一第一導電型，其中矽基底包含一主動區域，被一溝渠絕緣區域圍繞；一選擇閘極電晶體、一跟隨閘極電晶體及一逆熔絲可變電容，耦合串接在主動區域上，其中跟隨閘極電晶體係設置在選擇閘極電晶體與逆熔絲可變電容中間；一第一離子井，具有第一導電型，設於主動區域，其中跟隨閘極電晶體係與第一離子井部分重疊；以及一第二離子井，具有第一導電型，設於主動區域並與第一離子井相連，其中第二離子井的摻雜濃度小於第一離子井的摻雜濃度。
根據本發明一實施例，選擇閘極電晶體包括一字元線閘極、字元線閘極與主動區域之間的一選擇閘極氧化層、設置在字元線閘極一側的一源極摻雜區域、設置在字元線閘極另一側的一第一源極/汲極摻雜區域、耦合到源極摻雜區域的一第一源極/汲極延伸區域、耦合到第一源極/汲極摻雜區域的一第二源極/汲極延伸區域，及第一源極/汲極延伸區域與第二源極/汲極延伸區域之間的一選擇閘極通道。
根據本發明一實施例，源極摻雜區域與第一源極/汲極摻雜區域具有一第二導電型，第二導電型與第一導電型相反。
根據本發明一實施例，源極摻雜區域與第一源極/汲極摻雜區域皆設置在第一離子井內。
根據本發明一實施例，跟隨閘極電晶體包括一跟隨閘極、跟隨閘極與主動區域之間的一跟隨閘極氧化層、設置在跟隨閘極一側的第一源極/汲極摻雜區域、設置在跟隨閘極另一側的一第二源極/汲極摻雜區域、耦合到第一源極/汲極摻雜區域的一第三源極/汲極延伸區域、耦合到第二源極/汲極摻雜區域的一第四源極/汲極延伸區域，及第三源極/汲極延伸區域與第四源極/汲極延伸區域之間的一跟隨閘極通道。
根據本發明一實施例，第一源極/汲極摻雜區域與耦合到第一源極/汲極摻雜區域的第三源極/汲極延伸區域係設置在第一離子井內。
根據本發明一實施例，第二源極/汲極摻雜區域與耦合到第二源極/汲極摻雜區域的第四源極/汲極延伸區域係設置在第二離子井內。
根據本發明一實施例，第二源極/汲極摻雜區域具有第二導電型。
根據本發明一實施例，跟隨閘極通道係由部分第一離子井與部分第二離子井所構成。
根據本發明一實施例，逆熔絲可變電容包括一逆熔絲閘極、逆熔絲閘極與主動區域之間的一逆熔絲閘極氧化層、設置在逆熔絲閘極一側的該第二源極/汲極摻雜區域、設置在逆熔絲閘極另一側的一汲極摻雜區域、耦合到第二源極/汲極摻雜區域的一第五源極/汲極延伸區域、耦合到汲極摻雜區域的一第六源極/汲極延伸區域。
根據本發明一實施例，逆熔絲閘極正下方，第五源極/汲極延伸區域與第六源極/汲極延伸區域相銜接。
根據本發明一實施例，第二源極/汲極摻雜區域、第五源極/汲極延伸區域、第六源極/汲極延伸區域與汲極摻雜區域係設置在第二離子井內。
為讓本發明之上述目的、特徵及優點能更明顯易懂，下文特舉較佳實施方式，並配合所附圖式，作詳細說明如下。然而如下之較佳實施方式與圖式僅供參考與說明用，並非用來對本發明加以限制者。
藉由接下來的敘述及所提供的眾多特定細節，可充分了解本發明。然而對於此領域中的技術人員，在沒有這些特定細節下依然可實行本發明。再者，一些此領域中公知的系統配置和製程步驟並未在此詳述，因為這些應是此領域中的技術人員所熟知的。
同樣地，實施例的圖式為示意圖，並未照實際比例繪製，為了清楚呈現而放大一些尺寸。在此公開和描述的多個實施例中若具有共通或類似的某些特徵時，為了方便圖示及描述，類似的特徵通常會以相同的標號表示。
本發明係關於能夠維持較高寫入電壓(VPP )的低電壓NMOS逆熔絲記憶胞。低電壓NMOS逆熔絲記憶胞是單層多晶矽非揮發性記憶胞，並且可以用作改善寫入性能的單次性寫入(OTP)記憶胞。根據本發明一實施例，低電壓NMOS逆熔絲記憶胞可以製造在主體矽基底上。在另一個實施例中，低電壓NMOS逆熔絲記憶胞可以製造在矽覆絕緣(SOI)基底上。
請參考第1圖及第2圖。第1圖是根據本發明一實施例的包括兩個示例性單層多晶矽非揮發性記憶胞C1 及C2 的一部分的示意性佈局圖。第2圖是沿第1圖切線I-I’截取的示意性剖面圖。如第1圖及第2圖所示，記憶體陣列1包含由虛線表示的至少兩個單層多晶矽非揮發性記憶(NVM)胞C1 和C2 。根據本發明一實施例，NVM胞C1 和NVM胞C2 係以中心虛線100彼此鏡像對稱。根據本發明一實施例，NVM胞C1 和NVM胞C2 可以共享一個共用源極摻雜區域111，但不限於此。
應理解的是，記憶體陣列1包括多個記憶胞。為了簡化，圖中僅例示NVM胞C1 和NVM胞C2 。
NVM胞C1 和NVM胞C2 可以製造在具有第一導電型，例如P型的主體矽基底10上。根據本發明一實施例，主體矽基底10可以是P型摻雜矽基底。根據本發明一實施例，可以在由溝渠絕緣(STI)區域120圍繞的矽基底10的條形主動區域101上製造NVM胞C1 和NVM胞C2 。
例如，根據本發明一實施例，NVM胞C1 包括在主動區域101上耦合串接的選擇閘極電晶體11、跟隨閘極電晶體12和逆熔絲可變電容13，其中，跟隨閘極電晶體13係設置在選擇閘極電晶體11與逆熔絲可變電容13中間。
如第2圖所示，NVM胞C1 包含在主動區域101中具有第一導電型的第一離子井131和在主動區域101中具有第一導電型的第二離子井132。第二離子井132與第一離子井131相連。根據本發明一實施例，跟隨閘極電晶體12與第一離子井131部分重疊。根據本發明一實施例，跟隨閘極電晶體12也與第二離子井132部分重疊。
根據本發明一實施例，第二離子井132的摻雜濃度小於第一離子井131的摻雜濃度。例如，第二離子井132可以是一中電壓P井(MV P井或 MVPW)，其通常用於邏輯核心電路區域並且可具有約1E10atoms/cm3 的摻雜濃度。例如，第一離子井131可以是通常在邏輯核心電路區域使用的低電壓P井(LV P井或LVPW)，並且可以具有約1E11atoms/cm3 的摻雜濃度。
根據本發明一實施例，選擇閘極電晶體11係設置在第一離子井131內。根據本發明一實施例，逆熔絲可變電容13係設置在第二離子井132內。
根據本發明一實施例，選擇閘極電晶體11包含一字元線閘極121，耦合到記憶體陣列1中的字元線WL；以及一選擇閘極氧化層141，設置在字元線閘極121與主動區域101之間。根據本發明一實施例，可以在字元線閘極121的每個側壁上設置一側壁子151。如第1圖所示，字元線閘極121可以具有一閘極長度L1 。
根據本發明一實施例，選擇閘極電晶體11可以具有與在低電壓核心電路中使用的低電壓核心裝置相同的電晶體結構，但不限於此。根據本發明另一實施例，選擇閘極電晶體11可以具有與在中電壓輸入/輸出(I/O)電路中使用的中壓I/O裝置相同的電晶體結構，但不限於此。
根據本發明一實施例，選擇閘極電晶體11還包括設置在字元線閘極121一側的一源極摻雜區域111、設置在字元線閘極121另一側上的第一源極/汲極摻雜區域112、耦合到源極摻雜區域111的第一源極/汲極延伸區域E1 ，諸如NLDD、耦合到第一源極/汲極摻雜區域112的第二源極/汲極延伸區域E2 ，諸如NLDD，和在第一源極/汲極延伸區域E1 和第二源極/汲極延伸區域E2 之間的選擇閘極通道CH1 。
根據本發明一實施例，源極摻雜區域111和第一源極/汲極摻雜區域112可具有第二導電型，其中第二導電型與第一導電型相反。例如，源極摻雜區域111和第一源極/汲極摻雜區域112可以是N+ 摻雜區域。根據本發明一實施例，選擇閘極電晶體11是NMOS電晶體。
根據本發明一實施例，源極摻雜區域111電連接至一位元線BL。根據本發明一實施例，在寫入或讀取操作期間，第一源極/汲極摻雜區域112是電浮置的。
根據本發明一實施例，跟隨閘極電晶體12包括一跟隨閘極122，耦合到記憶體陣列1中的跟隨閘極線FL，以及跟隨閘極122與主動區域101之間的一跟隨閘極氧化層142。跟隨閘極122直接設置在第一離子井131的一部分和第二離子井132的一部分的正上方。
根據本發明一實施例，側壁子152可以設置在跟隨閘極122的每個側壁上。如第1圖所示，跟隨閘極122可以具有實質上等於閘極長度L1 的閘極長度L2 。
根據本發明一實施例，跟隨閘極電晶體12可以具有與在低電壓核心電路中使用的低電壓核心裝置相同的電晶體結構，但不限於此。
根據本發明另一實施例，跟隨閘極電晶體12可以具有與在中電壓輸入/輸出(I/O)電路中使用的中壓I/O裝置相同的電晶體結構，但不限於此。選擇閘極氧化層141的厚度和跟隨閘極氧化層142的厚度可以比逆熔絲閘極氧化層143的厚度厚。
根據本發明一實施例，跟隨閘極氧化層142的厚度係實質上等於選擇閘極氧化層141的厚度。
根據本發明一實施例，其中跟隨閘極電晶體12還包括設置在跟隨閘極122一側的第一源極/汲極摻雜區域112、設置在跟隨閘極122另一側的一第二源極/汲極摻雜區域113、耦合到第一源極/汲極摻雜區域112的一第三源極/汲極延伸區域E3 ，例如NLDD、耦合到第二源極/汲極摻雜區域113的一第四源極/汲極延伸區域E4 ，例如NLDD，及第三源極/汲極延伸區域E3 與第四源極/汲極延伸區域E4 之間的一跟隨閘極通道CH2 。根據本發明一實施例，跟隨閘極通道CH2 係由部分第一離子井131和部分第二離子井132所構成。
根據本發明一實施例，第一源極/汲極摻雜區域112由選擇閘極電晶體11和跟隨閘極電晶體12共享，使得選擇閘極電晶體11耦合串接到隨閘極電晶體12。
根據本發明一實施例，第一源極/汲極摻雜區域112與耦合到第一源極/汲極摻雜區域112的第三源極/汲極延伸區域E3 係設置在第一離子井131內。根據本發明一實施例，第二源極/汲極摻雜區域113與耦合到第二源極/汲極摻雜區域113的第四源極/汲極延伸區域E4 係設置在第二離子井132內。
根據本發明一實施例，第二源極/汲極摻雜區域113可具有第二導電型，其中第二導電型與第一導電型相反。例如，第二源極/汲極摻雜區域113可以是N+ 摻雜區域。根據本發明一實施例，跟隨閘極電晶體12是NMOS電晶體。
根據本發明一實施例，逆熔絲可變電容13包括一逆熔絲閘極123及逆熔絲閘極123與主動區域101之間的一逆熔絲閘極氧化層143。根據本發明一實施例，側壁子153可以設置在逆熔絲閘極123的每個側壁上。如第1圖所示，逆熔絲閘極123可以具有一閘極長度L3 小於閘極長度L1 及閘極長度L2 。
根據本發明一實施例，逆熔絲可變電容13還包括設置在逆熔絲閘極123一側的第二源極/汲極摻雜區域113、設置在逆熔絲閘極123另一側的一汲極摻雜區域114、耦合到第二源極/汲極摻雜區域113的一第五源極/汲極延伸區域E5 ，例如NLDD、耦合到汲極摻雜區域114的一第六源極/汲極延伸區域E6 ，例如NLDD。
根據本發明一實施例，於逆熔絲閘極123正下方，第五源極/汲極延伸區域E5 與第六源極/汲極延伸區域E6 相銜接。因此，在逆熔絲閘極123正下方沒有通道區域。在另一實施例中，於逆熔絲閘極123正下方，第五源極/汲極延伸區域E5 可能不會與第六源極/汲極延伸區域E6 相銜接。
根據本發明一實施例，第二源極/汲極摻雜區域113、第五源極/汲極延伸區域E5 、第六源極/汲極延伸區域E6 與汲極摻雜區域114係設置在第二離子井132內。根據本發明一實施例，在寫入或讀取操作期間，第一源極/汲極摻雜區域112、第二源極/汲極摻雜區域113及汲極摻雜區域114是電浮置的。
當在寫入模式下操作時，逆熔絲閘極123可以耦合到相對高電壓VPP ，例如9V或更高的電壓。通過引入第二離子井132並將逆熔絲可變電容13設置在第二離子井132內，逆熔絲閘極123能夠在操作期間維持高電壓。
請參考第3圖，第3圖是根據另一實施例的單層多晶非揮發性記憶胞的示意性剖面圖。如第3圖所示，第3圖中的記憶胞與第2圖中的記憶胞之間的差異在於，第3圖中的記憶胞僅具有一個離子井130，例如，一低電壓P井(LVPW)，其具有與在低電壓核心邏輯電路中形成的低電壓P井的摻雜濃度相同的摻雜濃度。選擇閘極電晶體11、跟隨閘極電晶體12和逆熔絲可變電容13係設置在離子井130內。在離子井130下方形成深離子井210，例如深N井(DNW)。
在另一實施例中，如第2圖所示，第二離子井132可以加入到離子井130中。
如第4圖所示，具有第一導電型的第二離子井132設置在DNW內的主動區域101中。第二離子井132與第一離子井131相連。根據本發明一實施例，跟隨閘極電晶體12與第一離子井131部分重疊。根據本發明一實施例，跟隨閘極電晶體12 也與第二離子井132部分重疊。
根據本發明一實施例，第二離子井132的摻雜濃度小於第一離子井131的摻雜濃度。例如，第二離子井132可以是一中電壓P井(MV P井或 MVPW)，其通常用於邏輯核心電路區域並且可具有約1E10atoms/cm3 的摻雜濃度。例如，第一離子井131可以是通常在邏輯核心電路區域使用的低電壓P井(LV P井或LVPW)，並且可以具有約1E11atoms/cm3 的摻雜濃度。
根據本發明一實施例，選擇閘極電晶體11係設於第一離子井131內。根據本發明一實施例，逆熔絲可變電容13係設於第二離子井132內。
跟隨閘極122直接設置在第一離子井131的一部分和第二離子井132的一部分的正上方。第二源極/汲極摻雜區域113、第五源極/汲極延伸區域E5 ，第六源極/汲極延伸區域E6 和汲極摻雜區域114係設置在第二離子井132內。
根據本發明一實施例，跟隨閘極通道CH2 係由部分第一離子井131與部分第二離子井132所構成。
第5圖是根據另一實施例的單層多晶非揮發性記憶胞的示意性剖面圖。如第5圖所示，第5圖中的記憶胞與第2圖中的記憶胞之間的差異在於，第5圖中的記憶胞僅具有一個離子井130，例如，一低電壓P井(LVPW)，其具有與在低電壓核心邏輯電路中形成的低電壓P井的摻雜濃度相同的摻雜濃度。選擇閘極電晶體11、跟隨閘極電晶體12和逆熔絲可變電容13係設置在離子井130內。在矽覆絕緣(SOI)基底20的矽層201中製造選擇閘極電晶體11、跟隨閘極電晶體12、逆熔絲可變電容13和離子阱130。SOI基底20包括矽層 201、在矽層201下方的絕緣層202和基底層203，諸如矽基底層。
在另一實施例中，源極摻雜區域111、第一源極/汲極摻雜區域112、第二源極/汲極摻雜區域113及汲極摻雜區域114的深度較第5圖為深，並且該些區域的底部係會接觸到絕緣層202。
在另一實施例中，如第2圖所示，第二離子井132可以加入到離子井130中。
第6圖是根據另一實施例的單層多晶非揮發性記憶胞的示意性剖面圖。如第6圖所示，具有第一導電型的第二離子井132設置在SOI基底20的矽層201中主動區域101中。第二離子井132與第一離子井131相連。根據本發明一實施例，跟隨閘極電晶體12與第一離子井131部分重疊。根據本發明一實施例，跟隨閘極電晶體12 也與第二離子井132部分重疊。
根據本發明一實施例，第二離子井132的摻雜濃度小於第一離子井131的摻雜濃度。例如，第二離子井132可以是一中電壓P井(MV P井或 MVPW)，其通常用於邏輯核心電路區域並且可具有約1E10 atoms/cm3 的摻雜濃度。例如，第一離子井131可以是通常在邏輯核心電路區域使用的低電壓P井(LV P井或LVPW)，並且可以具有約1E11 atoms/cm3 的摻雜濃度。
根據本發明一實施例，選擇閘極電晶體11係設於第一離子井131內。根據本發明一實施例，逆熔絲可變電容13係設於第二離子井132內。
跟隨閘極122直接設置在第一離子井131的一部分和第二離子井132的一部分的正上方。第二源極/汲極摻雜區域113、第五源極/汲極延伸區域E5 ，第六源極/汲極延伸區域E6 和汲極摻雜區域114係設置在第二離子井132內。
根據本發明一實施例，跟隨閘極通道CH2 係由部分第一離子井131與部分第二離子井132所構成。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
C1‧‧‧非揮發性記憶胞
C2‧‧‧非揮發性記憶胞
1‧‧‧記憶體陣列
100‧‧‧中心虛線
10‧‧‧基底
120‧‧‧溝渠絕緣(STI)區域
101‧‧‧主動區域
11‧‧‧選擇閘極電晶體
12‧‧‧跟隨閘極電晶體
13‧‧‧逆熔絲可變電容
131‧‧‧第一離子井
132‧‧‧第二離子井
MV‧‧‧中電壓
WL‧‧‧字元線
121‧‧‧字元線閘極
141‧‧‧選擇閘極氧化層
L1‧‧‧閘極長度
111‧‧‧源極摻雜區域
112‧‧‧第一源極/汲極摻雜區域
E1‧‧‧第一源極/汲極延伸區域
E2‧‧‧第二源極/汲極延伸區域
CH1‧‧‧選擇閘極通道
BL‧‧‧位元線
122‧‧‧跟隨閘極
FL‧‧‧跟隨閘極線
142‧‧‧隨閘極氧化層
L2‧‧‧閘極長度
143‧‧‧逆熔絲閘極氧化層
113‧‧‧第二源極/汲極摻雜區域
E3‧‧‧第三源極/汲極延伸區域
E4‧‧‧第四源極/汲極延伸區域
CH2‧‧‧跟隨閘極通道
123‧‧‧逆熔絲閘極
153‧‧‧側壁子
L3‧‧‧閘極長度
114‧‧‧汲極摻雜區域
E5‧‧‧第五源極/汲極延伸區域
E6‧‧‧第六源極/汲極延伸區域
130‧‧‧離子井
LVPW‧‧‧低電壓P井
DNW‧‧‧深N井
210‧‧‧深離子井
20‧‧‧矽覆絕緣(SOI)基底
第1圖是根據本發明一實施例的包括兩個示例性單層多晶矽非揮發性記憶胞C1 及C2 的一部分的示意性佈局圖； 第2圖是沿第1圖切線I-I’截取的示意性剖面圖； 第3圖是根據另一實施例的單層多晶非揮發性記憶胞的示意性剖面圖； 第4圖是根據另一實施例的單層多晶非揮發性記憶胞的示意性剖面圖； 第5圖是根據另一實施例的單層多晶非揮發性記憶胞的示意性剖面圖； 第6圖是根據另一實施例的單層多晶非揮發性記憶胞的示意性剖面圖。 須注意的是所有圖式均為示意圖，以說明和製圖方便為目的，相對尺寸及比例都經過調整。相同的符號在不同的實施例中代表相對應或類似的特徵。

Claims (20)

  1. 一種非揮發性記憶胞，包含： 一矽基底，具有一第一導電型，其中該矽基底包含一主動區域，被一溝渠絕緣區域圍繞； 一選擇閘極電晶體、一跟隨閘極電晶體及一逆熔絲可變電容，耦合串接在該主動區域上，其中該跟隨閘極電晶體係設置在該選擇閘極電晶體與該逆熔絲可變電容中間； 一第一離子井，具有該第一導電型，設於該主動區域，其中該跟隨閘極電晶體係與該第一離子井部分重疊；以及 一第二離子井，具有該第一導電型，設於該主動區域並與該第一離子井相連，其中該第二離子井的摻雜濃度小於該第一離子井的摻雜濃度。
  2. 如申請專利範圍第1項所述的非揮發性記憶胞，其中該跟隨閘極電晶體與該第二離子井部分重疊。
  3. 如申請專利範圍第1項所述的非揮發性記憶胞，其中該選擇閘極電晶體係設置在該第一離子井內。
  4. 如申請專利範圍第1項所述的非揮發性記憶胞，其中該逆熔絲可變電容係設於該第二離子井內。
  5. 如申請專利範圍第1項所述的非揮發性記憶胞，其中該第一導電型為P型。
  6. 如申請專利範圍第1項所述的非揮發性記憶胞，其中該第一離子井係為一低電壓P型井。
  7. 如申請專利範圍第1項所述的非揮發性記憶胞，其中該第一離子井係為一中電壓P型井。
  8. 如申請專利範圍第1項所述的非揮發性記憶胞，其中該選擇閘極電晶體包括一字元線閘極、該字元線閘極與該主動區域之間的一選擇閘極氧化層、設置在該字元線閘極一側的一源極摻雜區域、設置在該字元線閘極另一側的一第一源極/汲極摻雜區域、耦合到該源極摻雜區域的一第一源極/汲極延伸區域、耦合到該第一源極/汲極摻雜區域的一第二源極/汲極延伸區域，及該第一源極/汲極延伸區域與該第二源極/汲極延伸區域之間的一選擇閘極通道。
  9. 如申請專利範圍第8項所述的非揮發性記憶胞，其中該源極摻雜區域電連接至一位元線。
  10. 如申請專利範圍第8項所述的非揮發性記憶胞，其中該源極摻雜區域與該第一源極/汲極摻雜區域具有一第二導電型，該第二導電型與該第一導電型相反。
  11. 如申請專利範圍第8項所述的非揮發性記憶胞，其中該源極摻雜區域與該第一源極/汲極摻雜區域皆設置在該第一離子井內。
  12. 如申請專利範圍第10項所述的非揮發性記憶胞，其中該跟隨閘極電晶體包括一跟隨閘極、該跟隨閘極與該主動區域之間的一跟隨閘極氧化層、設置在該跟隨閘極一側的該第一源極/汲極摻雜區域、設置在該跟隨閘極另一側的一第二源極/汲極摻雜區域、耦合到該第一源極/汲極摻雜區域的一第三源極/汲極延伸區域、耦合到該第二源極/汲極摻雜區域的一第四源極/汲極延伸區域，及該第三源極/汲極延伸區域與該第四源極/汲極延伸區域之間的一跟隨閘極通道。
  13. 如申請專利範圍第12項所述的非揮發性記憶胞，其中該第一源極/汲極摻雜區域與耦合到該第一源極/汲極摻雜區域的該第三源極/汲極延伸區域係設置在該第一離子井內。
  14. 如申請專利範圍第13項所述的非揮發性記憶胞，其中該第二源極/汲極摻雜區域與耦合到該第二源極/汲極摻雜區域的該第四源極/汲極延伸區域係設置在該第二離子井內。
  15. 如申請專利範圍第12項所述的非揮發性記憶胞，其中該第二源極/汲極摻雜區域具有該第二導電型。
  16. 如申請專利範圍第12項所述的非揮發性記憶胞，其中該跟隨閘極通道係由部分該第一離子井與部分該第二離子井所構成。
  17. 如申請專利範圍第12項所述的非揮發性記憶胞，其中該逆熔絲可變電容包括一逆熔絲閘極、該逆熔絲閘極與該主動區域之間的一逆熔絲閘極氧化層、設置在該逆熔絲閘極一側的該第二源極/汲極摻雜區域、設置在該逆熔絲閘極另一側的一汲極摻雜區域、耦合到該第二源極/汲極摻雜區域的一第五源極/汲極延伸區域、耦合到該汲極摻雜區域的一第六源極/汲極延伸區域。
  18. 如申請專利範圍第17項所述的非揮發性記憶胞，其中於該逆熔絲閘極正下方，該第五源極/汲極延伸區域與該第六源極/汲極延伸區域相銜接。
  19. 如申請專利範圍第17項所述的非揮發性記憶胞，其中該第二源極/汲極摻雜區域、該第五源極/汲極延伸區域、該第六源極/汲極延伸區域與該汲極摻雜區域係設置在該第二離子井內。
  20. 如申請專利範圍第17項所述的非揮發性記憶胞，其中該汲極摻雜區域具有該第二導電型。
TW106132556A 2017-04-27 2017-09-22 可提高寫入效能的非揮發性記憶胞 TWI630707B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762490612P 2017-04-27 2017-04-27
US62/490,612 2017-04-27
US15/640,575 2017-07-02
US15/640,575 US10090309B1 (en) 2017-04-27 2017-07-02 Nonvolatile memory cell capable of improving program performance

Publications (2)

Publication Number Publication Date
TWI630707B TWI630707B (zh) 2018-07-21
TW201839959A true TW201839959A (zh) 2018-11-01

Family

ID=59416596

Family Applications (5)

Application Number Title Priority Date Filing Date
TW106132556A TWI630707B (zh) 2017-04-27 2017-09-22 可提高寫入效能的非揮發性記憶胞
TW106139068A TWI657633B (zh) 2017-04-27 2017-11-10 靜電放電電路
TW107106471A TWI657448B (zh) 2017-04-27 2018-02-27 增加記憶體之寫入速度與抹除速度的方法
TW107111702A TW201839771A (zh) 2017-04-27 2018-04-02 運用於非揮發性記憶體的感測電路
TW107113579A TWI655578B (zh) 2017-04-27 2018-04-20 具反熔絲型差動記憶胞之隨機碼產生器及相關感測方法

Family Applications After (4)

Application Number Title Priority Date Filing Date
TW106139068A TWI657633B (zh) 2017-04-27 2017-11-10 靜電放電電路
TW107106471A TWI657448B (zh) 2017-04-27 2018-02-27 增加記憶體之寫入速度與抹除速度的方法
TW107111702A TW201839771A (zh) 2017-04-27 2018-04-02 運用於非揮發性記憶體的感測電路
TW107113579A TWI655578B (zh) 2017-04-27 2018-04-20 具反熔絲型差動記憶胞之隨機碼產生器及相關感測方法

Country Status (5)

Country Link
US (5) US10090309B1 (zh)
EP (1) EP3396673B1 (zh)
JP (2) JP6487969B2 (zh)
CN (3) CN108807388B (zh)
TW (5) TWI630707B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI771046B (zh) * 2020-08-10 2022-07-11 南亞科技股份有限公司 半導體元件的製備方法

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107123646B (zh) * 2017-05-25 2019-11-12 京东方科技集团股份有限公司 一种静电保护电路、静电保护方法、阵列基板及显示装置
CN110098183B (zh) * 2018-01-31 2021-09-07 台湾积体电路制造股份有限公司 静电放电保护电路和半导体电路
TWI670911B (zh) * 2018-05-01 2019-09-01 瑞昱半導體股份有限公司 靜電放電防護裝置
KR102585760B1 (ko) * 2018-08-08 2023-10-10 매그나칩 반도체 유한회사 오티피 메모리 장치의 정전기 방전 보호 회로
US10847236B2 (en) * 2018-10-17 2020-11-24 Ememory Technology Inc. Memory cell with a sensing control circuit
US11416416B2 (en) * 2019-01-13 2022-08-16 Ememory Technology Inc. Random code generator with non-volatile memory
US10924112B2 (en) * 2019-04-11 2021-02-16 Ememory Technology Inc. Bandgap reference circuit
US11031779B2 (en) * 2019-06-14 2021-06-08 Ememory Technology Inc. Memory system with a random bit block
US11238923B2 (en) * 2019-10-18 2022-02-01 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device
US11296096B2 (en) * 2019-11-08 2022-04-05 Zhuhai Chuangfeixin Technology Co., Ltd. Antifuse OTP structure with hybrid junctions
CN110993601B (zh) * 2019-12-24 2023-11-24 中电国基南方集团有限公司 一种基于GaAs工艺的ESD保护电路
US11217595B2 (en) * 2020-01-15 2022-01-04 Zhuhai Chuangfeixin Technology Co., Ltd. Antifuse OTP structure with hybrid device and hybrid junction for select transistor
US10984878B1 (en) * 2020-02-11 2021-04-20 Taiwan Semiconductor Manufacturing Company, Ltd One-time programmable memory bit cell
US11158641B2 (en) * 2020-02-12 2021-10-26 Zhuhai Chuangfeixin Technology Co., Ltd. Antifuse OTP structures with hybrid devices and hybrid junctions
US11189356B2 (en) * 2020-02-27 2021-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. One-time-programmable memory
US11139006B1 (en) * 2020-03-12 2021-10-05 Ememory Technology Inc. Self-biased sense amplification circuit
US11018143B1 (en) * 2020-03-12 2021-05-25 Zhuhai Chuangfeixin Technology Co., Ltd. Antifuse OTP structures with hybrid low-voltage devices
JP2021149996A (ja) 2020-03-23 2021-09-27 株式会社東芝 半導体記憶装置、及び半導体記憶装置の制御方法
KR20210143061A (ko) 2020-05-19 2021-11-26 에스케이하이닉스 주식회사 출력 구동 회로
KR20220001190A (ko) 2020-06-29 2022-01-05 에스케이하이닉스 주식회사 출력 구동 회로
US11799482B2 (en) 2020-06-29 2023-10-24 SK Hynix Inc. Interface circuit and semiconductor output circuit device
US11145344B1 (en) * 2020-08-06 2021-10-12 Synopsys, Inc. One time programmable anti-fuse physical unclonable function
TWI747528B (zh) * 2020-09-28 2021-11-21 億而得微電子股份有限公司 小面積低電壓反熔絲元件與陣列
CN114512489A (zh) 2020-11-16 2022-05-17 力旺电子股份有限公司 非挥发性存储器的存储单元
US11715706B2 (en) * 2021-07-22 2023-08-01 Nanya Technology Corporation Semiconductor chip, semiconductor device and electrostatic discharge protection method for semiconductor device thereof
US11728643B2 (en) * 2021-09-30 2023-08-15 Texas Instruments Incorporated Level sensing shut-off for a rate-triggered electrostatic discharge protection circuit
US20230320083A1 (en) * 2022-03-30 2023-10-05 Nanya Technology Corporation Semiconductor structure

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5386136A (en) 1991-05-06 1995-01-31 Siliconix Incorporated Lightly-doped drain MOSFET with improved breakdown characteristics
JP2904645B2 (ja) * 1992-05-28 1999-06-14 株式会社東芝 不揮発性半導体メモリ
JP3348466B2 (ja) * 1992-06-09 2002-11-20 セイコーエプソン株式会社 不揮発性半導体装置
US5450341A (en) * 1992-08-31 1995-09-12 Nippon Steel Corporation Non-volatile semiconductor memory device having memory cells, each for at least three different data writable thereinto selectively and a method of using the same
US5798669A (en) * 1996-07-11 1998-08-25 Dallas Semiconductor Corp. Temperature compensated nanopower voltage/current reference
US5959488A (en) * 1998-01-24 1999-09-28 Winbond Electronics Corp. Dual-node capacitor coupled MOSFET for improving ESD performance
US5956219A (en) * 1998-06-08 1999-09-21 Intel Corporation High voltage power supply clamp circuitry for electrostatic discharge (ESD) protection
JP2003157681A (ja) * 2001-11-22 2003-05-30 Mitsubishi Electric Corp 不揮発性半導体記憶装置
JP2004158050A (ja) * 2002-11-01 2004-06-03 Renesas Technology Corp 半導体記憶装置
US6826099B2 (en) * 2002-11-20 2004-11-30 Infineon Technologies Ag 2T2C signal margin test mode using a defined charge and discharge of BL and /BL
US6798267B1 (en) 2003-03-03 2004-09-28 Semiconductor Components Industries, L.L.C. Buffer circuit with programmable switching thresholds
US7149114B2 (en) 2004-03-17 2006-12-12 Cypress Semiconductor Corp. Latch circuit and method for writing and reading volatile and non-volatile data to and from the latch
US7027276B2 (en) 2004-04-21 2006-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. High voltage ESD protection circuit with low voltage transistors
US7221021B2 (en) 2004-06-25 2007-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming high voltage devices with retrograde well
US7269047B1 (en) * 2006-03-06 2007-09-11 Kilopass Technology, Inc. Memory transistor gate oxide stress release and improved reliability
ITRM20070167A1 (it) * 2007-03-27 2008-09-29 Micron Technology Inc Non-volatile multilevel memory cell programming
US7995397B1 (en) 2007-05-03 2011-08-09 Cypress Semiconductor Corporation Power supply tracking single ended sensing scheme for SONOS memories
TWI357145B (en) * 2008-01-02 2012-01-21 Ememory Technology Inc Electrostatic discharge avoiding circuit
US7808833B2 (en) * 2008-01-28 2010-10-05 Qimonda Flash Gmbh Method of operating an integrated circuit, integrated circuit and method to determine an operating point
US8933492B2 (en) * 2008-04-04 2015-01-13 Sidense Corp. Low VT antifuse device
KR101374427B1 (ko) * 2008-05-23 2014-03-17 에이저 시스템즈 엘엘시 보안 난수 생성기
TWI374595B (en) 2008-06-06 2012-10-11 Faraday Tech Corp Esd detection circuit and related method thereof
US8223526B2 (en) * 2009-02-27 2012-07-17 Sidense Corp. Low power antifuse sensing scheme with improved reliability
US9129687B2 (en) * 2009-10-30 2015-09-08 Sidense Corp. OTP memory cell having low current leakage
US8472256B2 (en) * 2010-05-12 2013-06-25 Micron Technology, Inc. Non-volatile memory programming
US8797820B2 (en) * 2010-06-08 2014-08-05 Chengdu Kiloway Electronics Inc. Soft breakdown mode, low voltage, low power antifuse-based non-volatile memory cell
US8189402B2 (en) * 2010-06-16 2012-05-29 Ememory Technology Inc. Sensing circuit for memory cell supplied with low power
TWI416836B (zh) * 2010-06-29 2013-11-21 Realtek Semiconductor Corp 靜電防護電路
US8300450B2 (en) * 2010-11-03 2012-10-30 International Business Machines Corporation Implementing physically unclonable function (PUF) utilizing EDRAM memory cell capacitance variation
EP2456152B1 (en) 2010-11-17 2017-01-11 Nxp B.V. Integrated circuit for emulating a resistor
US8654490B2 (en) * 2012-02-16 2014-02-18 Newport Media, Inc. High voltage electrostatic discharge clamp using deep submicron CMOS technology
US8830641B2 (en) * 2012-03-02 2014-09-09 Sofics Bvba Electrostatic discharge protection for high voltage domains
US9653459B2 (en) * 2012-07-03 2017-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. MOSFET having source region formed in a double wells region
US9281074B2 (en) * 2013-05-16 2016-03-08 Ememory Technology Inc. One time programmable memory cell capable of reducing leakage current and preventing slow bit response
US9601499B2 (en) 2013-05-16 2017-03-21 Ememory Technology Inc. One-time programmable memory cell capable of reducing leakage current and preventing slow bit response, and method for programming a memory array comprising the same
US9214203B2 (en) * 2014-02-12 2015-12-15 Ememory Technology Inc. Sensing apparatus and data sensing method thereof
CN104979814B (zh) * 2014-04-02 2017-12-29 中芯国际集成电路制造(上海)有限公司 一种静电放电保护电路
US9508396B2 (en) * 2014-04-02 2016-11-29 Ememory Technology Inc. Array structure of single-ploy nonvolatile memory
US9431111B2 (en) 2014-07-08 2016-08-30 Ememory Technology Inc. One time programming memory cell, array structure and operating method thereof
US9646660B2 (en) * 2014-09-23 2017-05-09 Intel Corporation Selectable memory access time
KR102358054B1 (ko) * 2014-09-29 2022-02-04 삼성전자주식회사 일회적 프로그램 가능 메모리 셀들을 구비하는 메모리 장치
US9362001B2 (en) 2014-10-14 2016-06-07 Ememory Technology Inc. Memory cell capable of operating under low voltage conditions
TWI578325B (zh) * 2015-08-18 2017-04-11 力旺電子股份有限公司 反熔絲型一次編程的記憶胞及其相關的陣列結構
US10181357B2 (en) * 2015-08-18 2019-01-15 Ememory Technology Inc. Code generating apparatus and one time programming block
US9620176B2 (en) 2015-09-10 2017-04-11 Ememory Technology Inc. One-time programmable memory array having small chip area
US10078494B2 (en) * 2015-09-25 2018-09-18 Arizona Board Of Regents On Behalf Of Arizona State University Secure true random number generation using 1.5-T transistor flash memory
US9514841B1 (en) * 2015-11-23 2016-12-06 International Business Machines Corporation Implementing eFuse visual security of stored data using EDRAM
US9613714B1 (en) 2016-01-19 2017-04-04 Ememory Technology Inc. One time programming memory cell and memory array for physically unclonable function technology and associated random code generating method
JP6891423B2 (ja) * 2016-09-05 2021-06-18 富士フイルムビジネスイノベーション株式会社 駆動波形生成装置及び画像形成装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI771046B (zh) * 2020-08-10 2022-07-11 南亞科技股份有限公司 半導體元件的製備方法

Also Published As

Publication number Publication date
EP3396673A1 (en) 2018-10-31
US20180315482A1 (en) 2018-11-01
EP3396673B1 (en) 2020-11-11
CN108807388A (zh) 2018-11-13
JP6487969B2 (ja) 2019-03-20
US20180315462A1 (en) 2018-11-01
TW201840087A (zh) 2018-11-01
JP6603963B2 (ja) 2019-11-13
CN108806755B (zh) 2021-02-26
US20180315460A1 (en) 2018-11-01
US10410697B2 (en) 2019-09-10
CN108807365B (zh) 2020-10-16
US10546619B2 (en) 2020-01-28
US10181342B2 (en) 2019-01-15
JP2018190407A (ja) 2018-11-29
TW201839769A (zh) 2018-11-01
TW201839604A (zh) 2018-11-01
TWI630707B (zh) 2018-07-21
JP2018186256A (ja) 2018-11-22
TW201839771A (zh) 2018-11-01
CN108807388B (zh) 2021-03-02
TWI657633B (zh) 2019-04-21
US10090309B1 (en) 2018-10-02
US10475491B2 (en) 2019-11-12
CN108806755A (zh) 2018-11-13
TWI657448B (zh) 2019-04-21
CN108807365A (zh) 2018-11-13
TWI655578B (zh) 2019-04-01
US20180316185A1 (en) 2018-11-01

Similar Documents

Publication Publication Date Title
TWI630707B (zh) 可提高寫入效能的非揮發性記憶胞
US11430798B2 (en) Methods and apparatuses with vertical strings of memory cells and support circuitry
US9076552B2 (en) Device including a dual port static random access memory cell and method for the formation thereof
TWI649858B (zh) 非揮發性記憶體及其製作方法
KR102178025B1 (ko) 감소된 레이아웃 면적을 갖는 otp 셀
US9349453B2 (en) Semiconductor memory cell and driver circuitry with gate oxide formed simultaneously
JP5150694B2 (ja) スイッチアレイ
JP2005537649A (ja) 非コンタクト形態のトンネル分離ｐウェルを有する不揮発性メモリアレイの構造、製造方法及び操作方法
JP6401974B2 (ja) 半導体装置の製造方法
US10839909B2 (en) Parallel-connected merged-floating-gate nFET-pFET EEPROM cell and array
US9356105B1 (en) Ring gate transistor design for flash memory
US10032522B2 (en) Three-transistor OTP memory cell
CN108269808B (zh) Sonos器件及其制造方法
JP7399990B2 (ja) コンデンサ構造体
KR100799040B1 (ko) 플래쉬 메모리 장치
JP6739327B2 (ja) 半導体装置
TWI588943B (zh) 非揮發性記憶體
US9524788B1 (en) Semiconductor memory device
JP6718115B2 (ja) 強誘電体メモリ装置