CN108807388B - 可提高写入效能的非易失性存储单元 - Google Patents

可提高写入效能的非易失性存储单元 Download PDF

Info

Publication number
CN108807388B
CN108807388B CN201710972238.4A CN201710972238A CN108807388B CN 108807388 B CN108807388 B CN 108807388B CN 201710972238 A CN201710972238 A CN 201710972238A CN 108807388 B CN108807388 B CN 108807388B
Authority
CN
China
Prior art keywords
source
region
ion well
drain
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710972238.4A
Other languages
English (en)
Other versions
CN108807388A (zh
Inventor
陈冠勋
苏婷婷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
eMemory Technology Inc
Original Assignee
eMemory Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by eMemory Technology Inc filed Critical eMemory Technology Inc
Publication of CN108807388A publication Critical patent/CN108807388A/zh
Application granted granted Critical
Publication of CN108807388B publication Critical patent/CN108807388B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/73—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by creating or determining hardware identification, e.g. serial numbers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0441—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates
    • G11C16/045—Floating gate memory cells with both P and N channel memory transistors, usually sharing a common floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • H04L9/0866—Generation of secret information including derivation or calculation of cryptographic keys or passwords involving user or device identifiers, e.g. serial number, physical or biometrical information, DNA, hand-signature or measurable physical characteristics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • H10B20/25—One-time programmable ROM [OTPROM] devices, e.g. using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Security & Cryptography (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Software Systems (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mathematical Physics (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明公开了一种非易失性存储单元，包含一选择栅极晶体管、一跟随栅极晶体管及一逆熔丝可变电容，耦合串接在有源区域上；一第一离子井及一第二离子井，具有第一导电型，设于有源区域，其中跟随栅极晶体管与第一离子井部分重叠，其中第二离子井的掺杂浓度小于第一离子井的掺杂浓度。

Description

可提高写入效能的非易失性存储单元
技术领域
本发明涉及非易失性存储单元(NVM)领域，特别是一种可提高写入效能的单次写入(OTP)存储单元。
背景技术
非易失性存储单元(nonvolatile memory cell,NVM)是一种存储器，其即使在没有被提供电力的情况下也可以保存其贮存的信息。一些实施例包括磁性设备、光学盘片、闪存和其他半导体存储器。根据写入次数限制，非易失性存储单元组件分为多次写入(multi-time programmable,MTP)存储器和单次写入(one-time programmable,OTP)存储器。
通常，MTP存储器可以多次写入，并且可以多次修改MTP存储器的存储数据。相反地，OTP存储器可以被写入一次。OTP存储器可以分为两种类型，例如，熔丝型OTP存储器和逆熔丝型OTP存储器。
发明内容
本发明的目的是提供一可提高写入效能的单次写入(OTP)存储单元。
根据本发明一实施例，本发明提出一种非易失性存储单元，包含一硅衬底，具有一第一导电型，其中硅衬底包含一有源区域，被一沟道绝缘区域围绕；一选择栅极晶体管、一跟随栅极晶体管及一逆熔丝可变电容，耦合串接在有源区域上，其中跟随栅极晶体管设置在选择栅极晶体管与逆熔丝可变电容中间；一第一离子井，具有第一导电型，设于有源区域，其中跟随栅极晶体管与第一离子井部分重叠；以及一第二离子井，具有第一导电型，设于有源区域并与第一离子井相连，其中第二离子井的掺杂浓度小于第一离子井的掺杂浓度。
根据本发明一实施例，选择栅极晶体管包括一字线栅极、字线栅极与有源区域之间的一选择栅极氧化层、设置在字线栅极一侧的一源极掺杂区域、设置在字线栅极另一侧的一第一源极/漏极掺杂区域、耦合到源极掺杂区域的一第一源极/漏极延伸区域、耦合到第一源极/漏极掺杂区域的一第二源极/漏极延伸区域，及第一源极/漏极延伸区域与第二源极/漏极延伸区域之间的一选择栅极通道。
根据本发明一实施例，源极掺杂区域与第一源极/漏极掺杂区域具有一第二导电型，第二导电型与第一导电型相反。
根据本发明一实施例，源极掺杂区域与第一源极/漏极掺杂区域皆设置在第一离子井内。
根据本发明一实施例，跟随栅极晶体管包括一跟随栅极、跟随栅极与有源区域之间的一跟随栅极氧化层、设置在跟随栅极一侧的第一源极/漏极掺杂区域、设置在跟随栅极另一侧的一第二源极/漏极掺杂区域、耦合到第一源极/漏极掺杂区域的一第三源极/漏极延伸区域、耦合到第二源极/漏极掺杂区域的一第四源极/漏极延伸区域，及第三源极/漏极延伸区域与第四源极/漏极延伸区域之间的一跟随栅极通道。
根据本发明一实施例，第一源极/漏极掺杂区域与耦合到第一源极/漏极掺杂区域的第三源极/漏极延伸区域设置在第一离子井内。
根据本发明一实施例，第二源极/漏极掺杂区域与耦合到第二源极/漏极掺杂区域的第四源极/漏极延伸区域设置在第二离子井内。
根据本发明一实施例，第二源极/漏极掺杂区域具有第二导电型。
根据本发明一实施例，跟随栅极通道是由部分第一离子井与部分第二离子井所构成。
根据本发明一实施例，逆熔丝可变电容包括一逆熔丝栅极、逆熔丝栅极与有源区域之间的一逆熔丝栅极氧化层、设置在逆熔丝栅极一侧的该第二源极/漏极掺杂区域、设置在逆熔丝栅极另一侧的一漏极掺杂区域、耦合到第二源极/漏极掺杂区域的一第五源极/漏极延伸区域、耦合到漏极掺杂区域的一第六源极/漏极延伸区域。
根据本发明一实施例，逆熔丝栅极正下方，第五源极/漏极延伸区域与第六源极/漏极延伸区域相衔接。
根据本发明一实施例，第二源极/漏极掺杂区域、第五源极/漏极延伸区域、第六源极/漏极延伸区域与漏极掺杂区域设置在第二离子井内。
为让本发明的上述目的、特征及优点能更明显易懂，下文特举优选实施方式，并配合附图，作详细说明如下。然而如下的优选实施方式与附图仅供参考与说明用，并非用来对本发明加以限制。
附图说明
图1是根据本发明一实施例的包括两个示例性单层多晶硅非易失性存储单元C1及C2的一部分的示意性布局图；
图2是沿图1的切线I-I’截取的示意性剖面图；
图3是根据另一实施例的单层多晶非易失性存储单元的示意性剖面图；
图4是根据另一实施例的单层多晶非易失性存储单元的示意性剖面图；
图5是根据另一实施例的单层多晶非易失性存储单元的示意性剖面图；
图6是根据另一实施例的单层多晶非易失性存储单元的示意性剖面图。
须注意的是所有附图均为示意图，以说明和制图方便为目的，相对尺寸及比例都经过调整。相同的符号在不同的实施例中代表相对应或类似的特征。
其中，附图标记说明如下：
C1 非易失性存储单元
C2 非易失性存储单元
1 存储器数组
100 中心虚线
10 衬底
120 沟道绝缘(STI)区域
101 有源区域
11 选择栅极晶体管
12 跟随栅极晶体管
13 逆熔丝可变电容
131 第一离子井
132 第二离子井
MV 中电压
WL 字线
121 字线栅极
141 选择栅极氧化层
L1 栅极长度
111 源极掺杂区域
112 第一源极/漏极掺杂区域
E1 第一源极/漏极延伸区域
E2 第二源极/漏极延伸区域
CH1 选择栅极通道
BL 位线
122 跟随栅极
FL 跟随栅极线
142 随栅极氧化层
L2 栅极长度
143 逆熔丝栅极氧化层
113 第二源极/漏极掺杂区域
E3 第三源极/漏极延伸区域
E4 第四源极/漏极延伸区域
CH2 跟随栅极通道
123 逆熔丝栅极
153 间隙壁
L3 栅极长度
114 漏极掺杂区域
E5 第五源极/漏极延伸区域
E6 第六源极/漏极延伸区域
130 离子井
LVPW 低电压P井
DNW 深N井
210 深离子井
20 硅覆绝缘(SOI)衬底
具体实施方式
借由接下来的叙述及所提供的众多特定细节，可充分了解本发明。然而对于本领域中的技术人员，在没有这些特定细节下依然可实行本发明。并且，一些此领域中公知的系统配置和工艺步骤并未在此详述，因为这些应是本领域中的技术人员所熟知的。
同样地，实施例的附图为示意图，并未照实际比例绘制，为了清楚呈现而放大一些尺寸。在此公开和描述的多个实施例中若具有共通或类似的某些特征时，为了方便附图及描述，类似的特征通常会以相同的标号表示。
本发明是关于能够维持较高写入电压(VPP)的低电压NMOS逆熔丝存储单元。低电压NMOS逆熔丝存储单元是单层多晶硅非易失性存储单元，并且可以用作改善写入性能的单次性写入(OTP)存储单元。根据本发明一实施例，低电压NMOS逆熔丝存储单元可以制造在主体硅衬底上。在另一个实施例中，低电压NMOS逆熔丝存储单元可以制造在硅覆绝缘(SOI)衬底上。
请参考图1及图2。图1是根据本发明一实施例的包括两个示例性单层多晶硅非易失性存储单元C1及C2的一部分的示意性布局图。图2是沿图1的切线I-I’截取的示意性剖面图。如图1及图2所示，存储器数组1包含由虚线表示的至少两个单层多晶硅非挥发性记忆(NVM)胞C1和C2。根据本发明一实施例，NVM胞C1和NVM胞C2是以中心虚线100彼此镜像对称。根据本发明一实施例，NVM胞C1和NVM胞C2可以共享一个共享源极掺杂区域111，但不限于此。
应理解的是，存储器数组1包括多个存储单元。为了简化，图中仅例示NVM胞C1和NVM胞C2。
NVM胞C1和NVM胞C2可以制造在具有第一导电型，例如P型的主体硅衬底10上。根据本发明一实施例，主体硅衬底10可以是P型掺杂硅衬底。根据本发明一实施例，可以在由沟道绝缘(STI)区域120围绕的硅衬底10的条形有源区域101上制造NVM胞C1和NVM胞C2。
例如，根据本发明一实施例，NVM胞C1包括在有源区域101上耦合串接的选择栅极晶体管11、跟随栅极晶体管12和逆熔丝可变电容13，其中，跟随栅极晶体管13设置在选择栅极晶体管11与逆熔丝可变电容13中间。
如图2所示，NVM胞C1包含在有源区域101中具有第一导电型的第一离子井131和在有源区域101中具有第一导电型的第二离子井132。第二离子井132与第一离子井131相连。根据本发明一实施例，跟随栅极晶体管12与第一离子井131部分重叠。根据本发明一实施例，跟随栅极晶体管12也与第二离子井132部分重叠。
根据本发明一实施例，第二离子井132的掺杂浓度小于第一离子井131的掺杂浓度。例如，第二离子井132可以是一中电压P井(MV P井或MVPW)，其通常用于逻辑核心电路区域并且可具有约1E10atoms/cm3的掺杂浓度。例如，第一离子井131可以是通常在逻辑核心电路区域使用的低电压P井(LV P井或LVPW)，并且可以具有约1E11atoms/cm3的掺杂浓度。
根据本发明一实施例，选择栅极晶体管11设置在第一离子井131内。根据本发明一实施例，逆熔丝可变电容13设置在第二离子井132内。
根据本发明一实施例，选择栅极晶体管11包含一字线栅极121，耦合到存储器数组1中的字线WL；以及一选择栅极氧化层141，设置在字线栅极121与有源区域101之间。根据本发明一实施例，可以在字线栅极121的每个侧壁上设置一间隙壁151。如图1所示，字线栅极121可以具有一栅极长度L1。
根据本发明一实施例，选择栅极晶体管11可以具有与在低电压核心电路中使用的低电压核心装置相同的晶体管结构，但不限于此。根据本发明另一实施例，选择栅极晶体管11可以具有与在中电压输入/输出(I/O)电路中使用的中压I/O装置相同的晶体管结构，但不限于此。
根据本发明一实施例，选择栅极晶体管11还包括设置在字线栅极121一侧的一源极掺杂区域111、设置在字线栅极121另一侧上的第一源极/漏极掺杂区域112、耦合到源极掺杂区域111的第一源极/漏极延伸区域E1，诸如NLDD、耦合到第一源极/漏极掺杂区域112的第二源极/漏极延伸区域E2，诸如NLDD，和在第一源极/漏极延伸区域E1和第二源极/漏极延伸区域E2之间的选择栅极通道CH1。
根据本发明一实施例，源极掺杂区域111和第一源极/漏极掺杂区域112可具有第二导电型，其中第二导电型与第一导电型相反。例如，源极掺杂区域111和第一源极/漏极掺杂区域112可以是N+掺杂区域。根据本发明一实施例，选择栅极晶体管11是NMOS晶体管。
根据本发明一实施例，源极掺杂区域111电连接至一位线BL。根据本发明一实施例，在写入或读取操作期间，第一源极/漏极掺杂区域112是电浮置的。
根据本发明一实施例，跟随栅极晶体管12包括一跟随栅极122，耦合到存储器数组1中的跟随栅极线FL，以及跟随栅极122与有源区域101之间的一跟随栅极氧化层142。跟随栅极122直接设置在第一离子井131的一部分和第二离子井132的一部分的正上方。
根据本发明一实施例，间隙壁152可以设置在跟随栅极122的每个侧壁上。如图1所示，跟随栅极122可以具有实质上等于栅极长度L1的栅极长度L2。
根据本发明一实施例，跟随栅极晶体管12可以具有与在低电压核心电路中使用的低电压核心装置相同的晶体管结构，但不限于此。
根据本发明另一实施例，跟随栅极晶体管12可以具有与在中电压输入/输出(I/O)电路中使用的中压I/O装置相同的晶体管结构，但不限于此。选择栅极氧化层141的厚度和跟随栅极氧化层142的厚度可以比逆熔丝栅极氧化层143的厚度厚。
根据本发明一实施例，跟随栅极氧化层142的厚度实质上等于选择栅极氧化层141的厚度。
根据本发明一实施例，其中跟随栅极晶体管12还包括设置在跟随栅极122一侧的第一源极/漏极掺杂区域112、设置在跟随栅极122另一侧的一第二源极/漏极掺杂区域113、耦合到第一源极/漏极掺杂区域112的一第三源极/漏极延伸区域E3，例如NLDD、耦合到第二源极/漏极掺杂区域113的一第四源极/漏极延伸区域E4，例如NLDD，及第三源极/漏极延伸区域E3与第四源极/漏极延伸区域E4之间的一跟随栅极通道CH2。根据本发明一实施例，跟随栅极通道CH2是由部分第一离子井131和部分第二离子井132所构成。
根据本发明一实施例，第一源极/漏极掺杂区域112由选择栅极晶体管11和跟随栅极晶体管12共享，使得选择栅极晶体管11耦合串接到随栅极晶体管12。
根据本发明一实施例，第一源极/漏极掺杂区域112与耦合到第一源极/漏极掺杂区域112的第三源极/漏极延伸区域E3设置在第一离子井131内。根据本发明一实施例，第二源极/漏极掺杂区域113与耦合到第二源极/漏极掺杂区域113的第四源极/漏极延伸区域E4设置在第二离子井132内。
根据本发明一实施例，第二源极/漏极掺杂区域113可具有第二导电型，其中第二导电型与第一导电型相反。例如，第二源极/漏极掺杂区域113可以是N+掺杂区域。根据本发明一实施例，跟随栅极晶体管12是NMOS晶体管。
根据本发明一实施例，逆熔丝可变电容13包括一逆熔丝栅极123及逆熔丝栅极123与有源区域101之间的一逆熔丝栅极氧化层143。根据本发明一实施例，间隙壁153可以设置在逆熔丝栅极123的每个侧壁上。如图1所示，逆熔丝栅极123可以具有一栅极长度L3小于栅极长度L1及栅极长度L2。
根据本发明一实施例，逆熔丝可变电容13还包括设置在逆熔丝栅极123一侧的第二源极/漏极掺杂区域113、设置在逆熔丝栅极123另一侧的一漏极掺杂区域114、耦合到第二源极/漏极掺杂区域113的一第五源极/漏极延伸区域E5，例如NLDD、耦合到漏极掺杂区域114的一第六源极/漏极延伸区域E6，例如NLDD。
根据本发明一实施例，于逆熔丝栅极123正下方，第五源极/漏极延伸区域E5与第六源极/漏极延伸区域E6相衔接。因此，在逆熔丝栅极123正下方没有信道区域。在另一实施例中，于逆熔丝栅极123正下方，第五源极/漏极延伸区域E5可能不会与第六源极/漏极延伸区域E6相衔接。
根据本发明一实施例，第二源极/漏极掺杂区域113、第五源极/漏极延伸区域E5、第六源极/漏极延伸区域E6与漏极掺杂区域114设置在第二离子井132内。根据本发明一实施例，在写入或读取操作期间，第一源极/漏极掺杂区域112、第二源极/漏极掺杂区域113及漏极掺杂区域114是电浮置的。
当在写入模式下操作时，逆熔丝栅极123可以耦合到相对高电压VPP，例如9V或更高的电压。通过引入第二离子井132并将逆熔丝可变电容13设置在第二离子井132内，逆熔丝栅极123能够在操作期间维持高电压。
请参考图3，图3是根据另一实施例的单层多晶非易失性存储单元的示意性剖面图。如图3所示，图3中的存储单元与图2中的存储单元之间的差异在于，图3中的存储单元仅具有一个离子井130，例如，一低电压P井(LVPW)，其具有与在低电压核心逻辑电路中形成的低电压P井的掺杂浓度相同的掺杂浓度。选择栅极晶体管11、跟随栅极晶体管12和逆熔丝可变电容13设置在离子井130内。在离子井130下方形成深离子井210，例如深N井(DNW)。
在另一实施例中，如图2所示，第二离子井132可以加入到离子井130中。
如图4所示，具有第一导电型的第二离子井132设置在DNW内的有源区域101中。第二离子井132与第一离子井131相连。根据本发明一实施例，跟随栅极晶体管12与第一离子井131部分重叠。根据本发明一实施例，跟随栅极晶体管12也与第二离子井132部分重叠。
根据本发明一实施例，第二离子井132的掺杂浓度小于第一离子井131的掺杂浓度。例如，第二离子井132可以是一中电压P井(MV P井或MVPW)，其通常用于逻辑核心电路区域并且可具有约1E10atoms/cm3的掺杂浓度。例如，第一离子井131可以是通常在逻辑核心电路区域使用的低电压P井(LV P井或LVPW)，并且可以具有约1E11atoms/cm3的掺杂浓度。
根据本发明一实施例，选择栅极晶体管11设于第一离子井131内。根据本发明一实施例，逆熔丝可变电容13设于第二离子井132内。
跟随栅极122直接设置在第一离子井131的一部分和第二离子井132的一部分的正上方。第二源极/漏极掺杂区域113、第五源极/漏极延伸区域E5，第六源极/漏极延伸区域E6和漏极掺杂区域114设置在第二离子井132内。
根据本发明一实施例，跟随栅极通道CH2是由部分第一离子井131与部分第二离子井132所构成。
图5是根据另一实施例的单层多晶非易失性存储单元的示意性剖面图。如图5所示，图5中的存储单元与图2中的存储单元之间的差异在于，图5中的存储单元仅具有一个离子井130，例如，一低电压P井(LVPW)，其具有与在低电压核心逻辑电路中形成的低电压P井的掺杂浓度相同的掺杂浓度。选择栅极晶体管11、跟随栅极晶体管12和逆熔丝可变电容13设置在离子井130内。在硅覆绝缘(SOI)衬底20的硅层201中制造选择栅极晶体管11、跟随栅极晶体管12、逆熔丝可变电容13和离子阱130。SOI衬底20包括硅层201、在硅层201下方的绝缘层202和衬底层203，诸如硅衬底层。
在另一实施例中，源极掺杂区域111、第一源极/漏极掺杂区域112、第二源极/漏极掺杂区域113及漏极掺杂区域114的深度较图5为深，并且该些区域的底部会接触到绝缘层202。
在另一实施例中，如图2所示，第二离子井132可以加入到离子井130中。
图6是根据另一实施例的单层多晶非易失性存储单元的示意性剖面图。如图6所示，具有第一导电型的第二离子井132设置在SOI衬底20的硅层201中有源区域101中。第二离子井132与第一离子井131相连。根据本发明一实施例，跟随栅极晶体管12与第一离子井131部分重叠。根据本发明一实施例，跟随栅极晶体管12也与第二离子井132部分重叠。
根据本发明一实施例，第二离子井132的掺杂浓度小于第一离子井131的掺杂浓度。例如，第二离子井132可以是一中电压P井(MV P井或MVPW)，其通常用于逻辑核心电路区域并且可具有约1E10atoms/cm3的掺杂浓度。例如，第一离子井131可以是通常在逻辑核心电路区域使用的低电压P井(LV P井或LVPW)，并且可以具有约1E11atoms/cm3的掺杂浓度。
根据本发明一实施例，选择栅极晶体管11设于第一离子井131内。根据本发明一实施例，逆熔丝可变电容13设于第二离子井132内。
跟随栅极122直接设置在第一离子井131的一部分和第二离子井132的一部分的正上方。第二源极/漏极掺杂区域113、第五源极/漏极延伸区域E5，第六源极/漏极延伸区域E6和漏极掺杂区域114设置在第二离子井132内。
根据本发明一实施例，跟随栅极通道CH2是由部分第一离子井131与部分第二离子井132所构成。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (19)

1.一种非易失性存储单元，其特征在于，包含：
一硅衬底，具有一第一导电型，其中所述硅衬底包含一有源区域，被一沟道绝缘区域围绕；
一选择栅极晶体管、一跟随栅极晶体管及一逆熔丝可变电容，耦合串接在所述有源区域上，其中所述跟随栅极晶体管设置在所述选择栅极晶体管与所述逆熔丝可变电容中间；
一第一离子井，具有所述第一导电型，设于所述有源区域，其中所述跟随栅极晶体管与所述第一离子井部分重叠；
一第二离子井，具有所述第一导电型，设于所述有源区域并与所述第一离子井相连，其中所述第二离子井的掺杂浓度小于所述第一离子井的掺杂浓度；
一第一源极/漏极掺杂区域，设于所述跟随栅极晶体管一侧的所述第一离子井内，且具有一第二导电型，所述第二导电型与所述第一导电型不同；以及
一第二源极/漏极掺杂区域，设于所述跟随栅极晶体管另一侧的所述第二离子井内，且具有所述第二导电型。
2.根据权利要求1所述的非易失性存储单元，其特征在于，所述跟随栅极晶体管与所述第二离子井部分重叠。
3.根据权利要求1所述的非易失性存储单元，其特征在于，所述选择栅极晶体管设置在所述第一离子井内。
4.根据权利要求1所述的非易失性存储单元，其特征在于，所述逆熔丝可变电容设于所述第二离子井内。
5.根据权利要求1所述的非易失性存储单元，其特征在于，所述第一导电型为P型。
6.根据权利要求1所述的非易失性存储单元，其特征在于，所述第一离子井为一低电压P型阱。
7.根据权利要求1所述的非易失性存储单元，其特征在于，所述第一离子井为一中电压P型阱。
8.根据权利要求1所述的非易失性存储单元，其特征在于，所述选择栅极晶体管包括一字线栅极、所述字线栅极与所述有源区域之间的一选择栅极氧化层、设置在所述字线栅极一侧的一源极掺杂区域、设置在所述字线栅极另一侧的所述第一源极/漏极掺杂区域、耦合到所述源极掺杂区域的一第一源极/漏极延伸区域、耦合到所述第一源极/漏极掺杂区域的一第二源极/漏极延伸区域，及所述第一源极/漏极延伸区域与所述第二源极/漏极延伸区域之间的一选择栅极通道。
9.根据权利要求8所述的非易失性存储单元，其特征在于，所述源极掺杂区域电连接至一位线。
10.根据权利要求8所述的非易失性存储单元，其特征在于，所述源极掺杂区域具有所述第二导电型，所述第二导电型与所述第一导电型相反。
11.根据权利要求8所述的非易失性存储单元，其特征在于，所述源极掺杂区域设置在所述第一离子井内。
12.根据权利要求10所述的非易失性存储单元，其特征在于，所述跟随栅极晶体管包括一跟随栅极、所述跟随栅极与所述有源区域之间的一跟随栅极氧化层、设置在所述跟随栅极一侧的所述第一源极/漏极掺杂区域、设置在所述跟随栅极另一侧的所述第二源极/漏极掺杂区域、耦合到所述第一源极/漏极掺杂区域的一第三源极/漏极延伸区域、耦合到所述第二源极/漏极掺杂区域的一第四源极/漏极延伸区域，及所述第三源极/漏极延伸区域与所述第四源极/漏极延伸区域之间的一跟随栅极通道。
13.根据权利要求12所述的非易失性存储单元，其特征在于，耦合到所述第一源极/漏极掺杂区域的所述第三源极/漏极延伸区域设置在所述第一离子井内。
14.根据权利要求13所述的非易失性存储单元，其特征在于，耦合到所述第二源极/漏极掺杂区域的所述第四源极/漏极延伸区域设置在所述第二离子井内。
15.根据权利要求12所述的非易失性存储单元，其特征在于，所述跟随栅极通道是由部分所述第一离子井与部分所述第二离子井所构成。
16.根据权利要求12所述的非易失性存储单元，其特征在于，所述逆熔丝可变电容包括一逆熔丝栅极、所述逆熔丝栅极与所述有源区域之间的一逆熔丝栅极氧化层、设置在所述逆熔丝栅极一侧的所述第二源极/漏极掺杂区域、设置在所述逆熔丝栅极另一侧的一漏极掺杂区域、耦合到所述第二源极/漏极掺杂区域的一第五源极/漏极延伸区域、耦合到所述漏极掺杂区域的一第六源极/漏极延伸区域。
17.根据权利要求16所述的非易失性存储单元，其特征在于，于所述逆熔丝栅极正下方，所述第五源极/漏极延伸区域与所述第六源极/漏极延伸区域相衔接。
18.根据权利要求16所述的非易失性存储单元，其特征在于，所述第五源极/漏极延伸区域、所述第六源极/漏极延伸区域与所述漏极掺杂区域设置在所述第二离子井内。
19.一种非易失性存储单元，其特征在于，包含：
一硅衬底，具有一第一导电型，其中所述硅衬底包含一有源区域，被一沟道绝缘区域围绕；
一选择栅极晶体管、一跟随栅极晶体管及一逆熔丝可变电容，耦合串接在所述有源区域上，其中所述跟随栅极晶体管设置在所述选择栅极晶体管与所述逆熔丝可变电容中间；
一第一离子井，具有所述第一导电型，设于所述有源区域，其中所述跟随栅极晶体管与所述第一离子井部分重叠；以及
一第二离子井，具有所述第一导电型，设于所述有源区域并与所述第一离子井相连，其中所述第二离子井的掺杂浓度小于所述第一离子井的掺杂浓度，又其中，所述逆熔丝可变电容包括一逆熔丝栅极、设置在所述逆熔丝栅极一侧的一源极/漏极掺杂区域、设置在所述逆熔丝栅极另一侧的一漏极掺杂区域、耦合到所述源极/漏极掺杂区域的一第一源极/漏极延伸区域、耦合到所述漏极掺杂区域的一第二源极/漏极延伸区域。
CN201710972238.4A 2017-04-27 2017-10-18 可提高写入效能的非易失性存储单元 Active CN108807388B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201762490612P 2017-04-27 2017-04-27
US62/490,612 2017-04-27

Publications (2)

Publication Number Publication Date
CN108807388A CN108807388A (zh) 2018-11-13
CN108807388B true CN108807388B (zh) 2021-03-02

Family

ID=59416596

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201710972238.4A Active CN108807388B (zh) 2017-04-27 2017-10-18 可提高写入效能的非易失性存储单元
CN201711138102.XA Active CN108807365B (zh) 2017-04-27 2017-11-16 静电放电电路
CN201810360166.2A Active CN108806755B (zh) 2017-04-27 2018-04-20 具反熔丝型差分记忆胞的随机码产生器及相关感测方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN201711138102.XA Active CN108807365B (zh) 2017-04-27 2017-11-16 静电放电电路
CN201810360166.2A Active CN108806755B (zh) 2017-04-27 2018-04-20 具反熔丝型差分记忆胞的随机码产生器及相关感测方法

Country Status (5)

Country Link
US (5) US10090309B1 (zh)
EP (1) EP3396673B1 (zh)
JP (2) JP6487969B2 (zh)
CN (3) CN108807388B (zh)
TW (5) TWI630707B (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107123646B (zh) * 2017-05-25 2019-11-12 京东方科技集团股份有限公司 一种静电保护电路、静电保护方法、阵列基板及显示装置
CN110098183B (zh) * 2018-01-31 2021-09-07 台湾积体电路制造股份有限公司 静电放电保护电路和半导体电路
TWI670911B (zh) * 2018-05-01 2019-09-01 瑞昱半導體股份有限公司 靜電放電防護裝置
KR102585760B1 (ko) * 2018-08-08 2023-10-10 매그나칩 반도체 유한회사 오티피 메모리 장치의 정전기 방전 보호 회로
US10847236B2 (en) * 2018-10-17 2020-11-24 Ememory Technology Inc. Memory cell with a sensing control circuit
US11416416B2 (en) * 2019-01-13 2022-08-16 Ememory Technology Inc. Random code generator with non-volatile memory
US10924112B2 (en) * 2019-04-11 2021-02-16 Ememory Technology Inc. Bandgap reference circuit
US11031779B2 (en) * 2019-06-14 2021-06-08 Ememory Technology Inc. Memory system with a random bit block
US11238923B2 (en) * 2019-10-18 2022-02-01 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device
US11296096B2 (en) * 2019-11-08 2022-04-05 Zhuhai Chuangfeixin Technology Co., Ltd. Antifuse OTP structure with hybrid junctions
CN110993601B (zh) * 2019-12-24 2023-11-24 中电国基南方集团有限公司 一种基于GaAs工艺的ESD保护电路
US11217595B2 (en) * 2020-01-15 2022-01-04 Zhuhai Chuangfeixin Technology Co., Ltd. Antifuse OTP structure with hybrid device and hybrid junction for select transistor
US10984878B1 (en) * 2020-02-11 2021-04-20 Taiwan Semiconductor Manufacturing Company, Ltd One-time programmable memory bit cell
US11158641B2 (en) * 2020-02-12 2021-10-26 Zhuhai Chuangfeixin Technology Co., Ltd. Antifuse OTP structures with hybrid devices and hybrid junctions
US11189356B2 (en) * 2020-02-27 2021-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. One-time-programmable memory
US11139006B1 (en) * 2020-03-12 2021-10-05 Ememory Technology Inc. Self-biased sense amplification circuit
US11018143B1 (en) * 2020-03-12 2021-05-25 Zhuhai Chuangfeixin Technology Co., Ltd. Antifuse OTP structures with hybrid low-voltage devices
JP2021149996A (ja) 2020-03-23 2021-09-27 株式会社東芝 半導体記憶装置、及び半導体記憶装置の制御方法
KR20210143061A (ko) 2020-05-19 2021-11-26 에스케이하이닉스 주식회사 출력 구동 회로
KR20220001190A (ko) 2020-06-29 2022-01-05 에스케이하이닉스 주식회사 출력 구동 회로
US11799482B2 (en) 2020-06-29 2023-10-24 SK Hynix Inc. Interface circuit and semiconductor output circuit device
US11145344B1 (en) * 2020-08-06 2021-10-12 Synopsys, Inc. One time programmable anti-fuse physical unclonable function
US11244950B1 (en) * 2020-08-10 2022-02-08 Nanya Technology Corporation Method for preparing a memory device
TWI747528B (zh) * 2020-09-28 2021-11-21 億而得微電子股份有限公司 小面積低電壓反熔絲元件與陣列
TWI785736B (zh) 2020-11-16 2022-12-01 力旺電子股份有限公司 非揮發性記憶體之記憶胞
US11715706B2 (en) * 2021-07-22 2023-08-01 Nanya Technology Corporation Semiconductor chip, semiconductor device and electrostatic discharge protection method for semiconductor device thereof
US11728643B2 (en) * 2021-09-30 2023-08-15 Texas Instruments Incorporated Level sensing shut-off for a rate-triggered electrostatic discharge protection circuit
US20230320083A1 (en) * 2022-03-30 2023-10-05 Nanya Technology Corporation Semiconductor structure

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103531629A (zh) * 2012-07-03 2014-01-22 台湾积体电路制造股份有限公司 用于mos晶体管的设备和方法
CN104167222A (zh) * 2013-05-16 2014-11-26 力旺电子股份有限公司 单次可编程内存单元及编程和读取内存数组的方法

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5386136A (en) 1991-05-06 1995-01-31 Siliconix Incorporated Lightly-doped drain MOSFET with improved breakdown characteristics
JP2904645B2 (ja) * 1992-05-28 1999-06-14 株式会社東芝 不揮発性半導体メモリ
JP3348466B2 (ja) * 1992-06-09 2002-11-20 セイコーエプソン株式会社 不揮発性半導体装置
US5450341A (en) * 1992-08-31 1995-09-12 Nippon Steel Corporation Non-volatile semiconductor memory device having memory cells, each for at least three different data writable thereinto selectively and a method of using the same
US5798669A (en) * 1996-07-11 1998-08-25 Dallas Semiconductor Corp. Temperature compensated nanopower voltage/current reference
US5959488A (en) * 1998-01-24 1999-09-28 Winbond Electronics Corp. Dual-node capacitor coupled MOSFET for improving ESD performance
US5956219A (en) * 1998-06-08 1999-09-21 Intel Corporation High voltage power supply clamp circuitry for electrostatic discharge (ESD) protection
JP2003157681A (ja) * 2001-11-22 2003-05-30 Mitsubishi Electric Corp 不揮発性半導体記憶装置
JP2004158050A (ja) * 2002-11-01 2004-06-03 Renesas Technology Corp 半導体記憶装置
US6826099B2 (en) * 2002-11-20 2004-11-30 Infineon Technologies Ag 2T2C signal margin test mode using a defined charge and discharge of BL and /BL
US6798267B1 (en) 2003-03-03 2004-09-28 Semiconductor Components Industries, L.L.C. Buffer circuit with programmable switching thresholds
US7149114B2 (en) 2004-03-17 2006-12-12 Cypress Semiconductor Corp. Latch circuit and method for writing and reading volatile and non-volatile data to and from the latch
US7027276B2 (en) 2004-04-21 2006-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. High voltage ESD protection circuit with low voltage transistors
US7221021B2 (en) 2004-06-25 2007-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming high voltage devices with retrograde well
US7269047B1 (en) * 2006-03-06 2007-09-11 Kilopass Technology, Inc. Memory transistor gate oxide stress release and improved reliability
ITRM20070167A1 (it) * 2007-03-27 2008-09-29 Micron Technology Inc Non-volatile multilevel memory cell programming
US7995397B1 (en) 2007-05-03 2011-08-09 Cypress Semiconductor Corporation Power supply tracking single ended sensing scheme for SONOS memories
TWI357145B (en) * 2008-01-02 2012-01-21 Ememory Technology Inc Electrostatic discharge avoiding circuit
US7808833B2 (en) * 2008-01-28 2010-10-05 Qimonda Flash Gmbh Method of operating an integrated circuit, integrated circuit and method to determine an operating point
US8933492B2 (en) * 2008-04-04 2015-01-13 Sidense Corp. Low VT antifuse device
US8566377B2 (en) * 2008-05-23 2013-10-22 Agere Systems Llc Secure random number generator
TWI374595B (en) 2008-06-06 2012-10-11 Faraday Tech Corp Esd detection circuit and related method thereof
WO2010096915A1 (en) * 2009-02-27 2010-09-02 Sidense Corp. Low power antifuse sensing scheme with improved reliability
WO2011050464A1 (en) * 2009-10-30 2011-05-05 Sidense Corp. Twin well split-channel otp memory cell
US8472256B2 (en) * 2010-05-12 2013-06-25 Micron Technology, Inc. Non-volatile memory programming
US8797820B2 (en) * 2010-06-08 2014-08-05 Chengdu Kiloway Electronics Inc. Soft breakdown mode, low voltage, low power antifuse-based non-volatile memory cell
US8189402B2 (en) * 2010-06-16 2012-05-29 Ememory Technology Inc. Sensing circuit for memory cell supplied with low power
TWI416836B (zh) * 2010-06-29 2013-11-21 Realtek Semiconductor Corp 靜電防護電路
US8300450B2 (en) * 2010-11-03 2012-10-30 International Business Machines Corporation Implementing physically unclonable function (PUF) utilizing EDRAM memory cell capacitance variation
EP2456152B1 (en) 2010-11-17 2017-01-11 Nxp B.V. Integrated circuit for emulating a resistor
US8654490B2 (en) * 2012-02-16 2014-02-18 Newport Media, Inc. High voltage electrostatic discharge clamp using deep submicron CMOS technology
US8830641B2 (en) * 2012-03-02 2014-09-09 Sofics Bvba Electrostatic discharge protection for high voltage domains
US9601499B2 (en) 2013-05-16 2017-03-21 Ememory Technology Inc. One-time programmable memory cell capable of reducing leakage current and preventing slow bit response, and method for programming a memory array comprising the same
US9214203B2 (en) * 2014-02-12 2015-12-15 Ememory Technology Inc. Sensing apparatus and data sensing method thereof
US9508396B2 (en) * 2014-04-02 2016-11-29 Ememory Technology Inc. Array structure of single-ploy nonvolatile memory
CN104979814B (zh) * 2014-04-02 2017-12-29 中芯国际集成电路制造(上海)有限公司 一种静电放电保护电路
US9431111B2 (en) 2014-07-08 2016-08-30 Ememory Technology Inc. One time programming memory cell, array structure and operating method thereof
US9646660B2 (en) * 2014-09-23 2017-05-09 Intel Corporation Selectable memory access time
KR102358054B1 (ko) * 2014-09-29 2022-02-04 삼성전자주식회사 일회적 프로그램 가능 메모리 셀들을 구비하는 메모리 장치
US9362001B2 (en) 2014-10-14 2016-06-07 Ememory Technology Inc. Memory cell capable of operating under low voltage conditions
US10181357B2 (en) * 2015-08-18 2019-01-15 Ememory Technology Inc. Code generating apparatus and one time programming block
TWI578325B (zh) * 2015-08-18 2017-04-11 力旺電子股份有限公司 反熔絲型一次編程的記憶胞及其相關的陣列結構
US9620176B2 (en) 2015-09-10 2017-04-11 Ememory Technology Inc. One-time programmable memory array having small chip area
US10078494B2 (en) * 2015-09-25 2018-09-18 Arizona Board Of Regents On Behalf Of Arizona State University Secure true random number generation using 1.5-T transistor flash memory
US9514841B1 (en) * 2015-11-23 2016-12-06 International Business Machines Corporation Implementing eFuse visual security of stored data using EDRAM
US9613714B1 (en) * 2016-01-19 2017-04-04 Ememory Technology Inc. One time programming memory cell and memory array for physically unclonable function technology and associated random code generating method
JP6891423B2 (ja) * 2016-09-05 2021-06-18 富士フイルムビジネスイノベーション株式会社 駆動波形生成装置及び画像形成装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103531629A (zh) * 2012-07-03 2014-01-22 台湾积体电路制造股份有限公司 用于mos晶体管的设备和方法
CN104167222A (zh) * 2013-05-16 2014-11-26 力旺电子股份有限公司 单次可编程内存单元及编程和读取内存数组的方法

Also Published As

Publication number Publication date
TW201839769A (zh) 2018-11-01
TW201839604A (zh) 2018-11-01
US10410697B2 (en) 2019-09-10
JP2018186256A (ja) 2018-11-22
CN108806755A (zh) 2018-11-13
TWI657448B (zh) 2019-04-21
US20180315460A1 (en) 2018-11-01
JP6487969B2 (ja) 2019-03-20
CN108807365A (zh) 2018-11-13
CN108807365B (zh) 2020-10-16
US10475491B2 (en) 2019-11-12
EP3396673A1 (en) 2018-10-31
US10090309B1 (en) 2018-10-02
US20180316185A1 (en) 2018-11-01
JP2018190407A (ja) 2018-11-29
TW201839771A (zh) 2018-11-01
US20180315462A1 (en) 2018-11-01
JP6603963B2 (ja) 2019-11-13
TWI655578B (zh) 2019-04-01
TW201840087A (zh) 2018-11-01
TW201839959A (zh) 2018-11-01
CN108807388A (zh) 2018-11-13
TWI630707B (zh) 2018-07-21
US10546619B2 (en) 2020-01-28
CN108806755B (zh) 2021-02-26
US20180315482A1 (en) 2018-11-01
US10181342B2 (en) 2019-01-15
EP3396673B1 (en) 2020-11-11
TWI657633B (zh) 2019-04-21

Similar Documents

Publication Publication Date Title
CN108807388B (zh) 可提高写入效能的非易失性存储单元
CN108206186B (zh) 具有擦除元件的单层多晶硅非易失性存储单元结构
US9805806B2 (en) Non-volatile memory cell and method of operating the same
US7471570B2 (en) Embedded EEPROM array techniques for higher density
US11063772B2 (en) Multi-cell per bit nonvolatile memory unit
US20150001608A1 (en) Simple and cost-free mtp structure
KR102178025B1 (ko) 감소된 레이아웃 면적을 갖는 otp 셀
US9818867B2 (en) Simple and cost-free MTP structure
JP2009538519A (ja) Ｃｍｏｓ論理プロセス内の不揮発性メモリ及びその動作方法
US9406764B2 (en) Simple and cost-free MTP structure
US7876610B2 (en) Memory cell array with specific placement of field stoppers
US10490438B2 (en) Non-volatile semiconductor memory device and manufacturing method of p-channel MOS transistor
CN105390154A (zh) 页或字可擦除复合非易失性存储器
CN102820303A (zh) 非易失性存储器以及其编程与读取方法
KR101194917B1 (ko) 반도체 메모리 소자 및 그 제조방법
US10319442B2 (en) Parallel-connected merged-floating-gate nFET-pFET EEPROM cell and array
US10388660B2 (en) Semiconductor device and method for manufacturing the same
KR102128665B1 (ko) Nor형 플래시 메모리 및 이의 제조 방법
CN107658301B (zh) 闪存单元、闪存阵列及其操作方法
CN113160871A (zh) 基于深p阱工艺的非易失性存储器结构
US20080079055A1 (en) Non-volatile memory device
KR101598075B1 (ko) 싱글 게이트 구조의 반도체 메모리 소자 및 싱글 게이트 구조의 반도체 메모리 소자 어레이
KR101585972B1 (ko) 싱글 게이트 구조의 반도체 메모리 소자 및 싱글 게이트 구조의 반도체 메모리 소자 어레이
US20230371249A1 (en) Antifuse-type one time programming memory cell with gate-all-around transistor
CN114373766A (zh) 非易失性存储器装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant