JP6487969B2 - プログラム性能を改善可能な不揮発性メモリセル - Google Patents

プログラム性能を改善可能な不揮発性メモリセル Download PDF

Info

Publication number
JP6487969B2
JP6487969B2 JP2017135833A JP2017135833A JP6487969B2 JP 6487969 B2 JP6487969 B2 JP 6487969B2 JP 2017135833 A JP2017135833 A JP 2017135833A JP 2017135833 A JP2017135833 A JP 2017135833A JP 6487969 B2 JP6487969 B2 JP 6487969B2
Authority
JP
Japan
Prior art keywords
source
doped region
region
drain
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017135833A
Other languages
English (en)
Other versions
JP2018186256A (ja
Inventor
冠勳 陳
冠勳 陳
▲ティン▼▲ティン▼ 蘇
▲ティン▼▲ティン▼ 蘇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
eMemory Technology Inc
Original Assignee
eMemory Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by eMemory Technology Inc filed Critical eMemory Technology Inc
Publication of JP2018186256A publication Critical patent/JP2018186256A/ja
Application granted granted Critical
Publication of JP6487969B2 publication Critical patent/JP6487969B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/73—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by creating or determining hardware identification, e.g. serial numbers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0441—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates
    • G11C16/045—Floating gate memory cells with both P and N channel memory transistors, usually sharing a common floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • H04L9/0866—Generation of secret information including derivation or calculation of cryptographic keys or passwords involving user or device identifiers, e.g. serial number, physical or biometrical information, DNA, hand-signature or measurable physical characteristics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • H10B20/25—One-time programmable ROM [OTPROM] devices, e.g. using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Security & Cryptography (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Software Systems (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mathematical Physics (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Non-Volatile Memory (AREA)

Description

本発明は不揮発性メモリセルに関し、より具体的にはプログラム性能（program performance）を改善可能なワンタイムプログラマブル（ＯＴＰ）メモリセルに関する。
不揮発性メモリ（ＮＶＭ）は、そのメモリブロックに電力が供給されていなくても記憶する情報を維持する種類のメモリである。いくつかの例としては、磁気デバイス、光学ディスク、フラッシュメモリ及び他の半導体ベースのメモリトポロジが挙げられる。書き込み（programming）回数の制限に応じて、不揮発性メモリデバイスはマルチタイムプログラマブル（ＭＴＰ）メモリとワンタイムプログラマブルメモリ（ＯＴＰ）とに分けられる。
一般に、ＭＴＰメモリは何度でも書き込みができ、ＭＴＰメモリの記憶データは何度でも変更できる。それとは対照的に、ＯＴＰメモリの書き込みは一度であり得る。ＯＴＰメモリはヒューズ型ＯＴＰメモリ及びアンチヒューズ型ＯＴＰメモリの２種類に分類され得る。
本発明は、プログラム性能を改善可能なワンタイムプログラマブル（ＯＴＰ）メモリセルを提供することを目的とする。
一実施形態によれば、不揮発性メモリセルは第１の導電型を有するシリコン基板を含む。シリコン基板はトレンチ分離領域（trench isolation area）に取り囲まれた活性領域（active area）を含む。前記活性領域でセレクトゲートトランジスタ、フォローイングゲートトランジスタ（following gate transistor）及びアンチヒューズバラクタ（antifuse varactor）が直列に連結されている。フォローイングゲートトランジスタはセレクトゲートトランジスタとアンチヒューズバラクタとの間に配置されている。第１の導電型を有する第１のイオンウエル（ion well）が活性領域内に設けられている。フォローイングゲートトランジスタは第１のイオンウエルと部分的に重なっている。第１の導電型を有する第２のイオンウエルが活性領域内に設けられているとともに、第１のイオンウエルと近接する（contiguous with）。第２のイオンウエルは第１のイオンウエルのドープ濃度よりも低いドープ濃度を有する。
一実施形態によれば、前記セレクトゲートトランジスタは、ワード線ゲートと、前記ワード線ゲート及び前記活性領域の間にあるセレクトゲート酸化層と、前記ワード線ゲートの一方側に配置されたソースドープ領域と、前記ワード線ゲートの他方側に配置された第１のソース／ドレインドープ領域と、前記ソースドープ領域に連結された第１のソース／ドレイン拡張領域（extension region）と、前記第１のソース／ドレインドープ領域に連結された第２のソース／ドレイン拡張領域と、前記第１のソース／ドレイン拡張領域及び前記第２のソース／ドレイン拡張領域の間にあるセレクトゲートチャネルとを含む。ソースドープ領域はビット線に電気的に連結されている。
一実施形態によれば、前記ソースドープ領域及び前記第１のソース／ドレインドープ領域は前記第１の導電型とは逆の第２の導電型を有する。
一実施形態によれば、前記ソースドープ領域及び前記第１のソース／ドレインドープ領域の双方は前記第１のイオンウエル内に配置されている。
一実施形態によれば、前記フォローイングゲートトランジスタはフォローイングゲートと、前記フォローイングゲート及び前記活性領域の間にあるフォローイングゲート酸化層と、前記フォローイングゲートに隣接する第１のソース／ドレインドープ領域と、前記第１のソース／ドレインドープ領域の反対側にある第２のソース／ドレインドープ領域と、前記第１のソース／ドレインドープ領域に連結された第３のソース／ドレイン拡張領域と、前記第２のソース／ドレインドープ領域に連結された第４のソース／ドレイン拡張領域と、前記第３のソース／ドレイン拡張領域及び前記第４のソース／ドレイン拡張領域の間にあるフォローイングゲートチャネルとを含む。
一実施形態によれば、前記第１のソース／ドレインドープ領域と、前記第１のソース／ドレインドープ領域に連結された前記第３のソース／ドレイン拡張領域とは前記第１のイオンウエル内に配置されている。
一実施形態によれば、前記第２のソース／ドレインドープ領域と、前記第２のソース／ドレインドープ領域に連結された前記第４のソース／ドレイン拡張領域とは前記第２のイオンウエル内に配置されている。
一実施形態によれば、前記第２のソース／ドレインドープ領域は第２の導電型を有する。
一実施形態によれば、前記フォローイングゲートチャネルは、前記第１のイオンウエルの一部と前記第２のイオンウエルの一部とから構成されている。
一実施形態によれば、前記アンチヒューズバラクタは、アンチヒューズゲートと、前記アンチヒューズゲート及び前記活性領域の間にあるアンチヒューズゲート酸化層と、前記アンチヒューズゲートに隣接する前記第２のソース／ドレインドープ領域と、前記第２のソース／ドレインドープ領域と反対側のドレインドープ領域と、前記第２のソース／ドレインドープ領域に連結された第５のソース／ドレイン拡張領域と、前記ドレインドープ領域に連結された第６のソース／ドレイン拡張領域とを含む。
一実施形態によれば、前記第５のソース／ドレイン拡張領域は前記アンチヒューズゲートの下で前記第６のソース／ドレイン拡張領域と合流する。
一実施形態によれば、前記第２のソース／ドレインドープ領域、前記第５のソース／ドレイン拡張領域、前記第６のソース／ドレイン拡張領域及び前記ドレインドープ領域は前記第２のイオンウエル内に配置されている。
様々な図面に図示する下記の好ましい実施形態の詳細な説明を読み終えた後、本発明の上記の目的及び他の目的が当業者に間違いなく明らかになる。
添付の図面は実施形態のさらなる理解を提供するために含まれるとともに、本明細書に組み込まれてその一部を構成する。図面は実施形態の一部を図示し、発明の詳細な説明と共にそれらの原理を説明する役割を果たす。
図１は、本発明の一実施形態に係る、２つの例示のシングルポリ不揮発性メモリセルＣ１及びＣ２を含むメモリアレイの一部を示す概略レイアウト図である。 図２は、図１の線Ｉ−Ｉ’に沿った概略断面図である。 図３は、別の実施形態に係る、シングルポリ不揮発性メモリセルを示す概略断面図である。 図４は、さらに別の実施形態に係る、シングルポリ不揮発性メモリセルを示す概略断面図である。 図５は、さらに別の実施形態に係る、シングルポリ不揮発性メモリセルを示す概略断面図である。 図６は、さらに別の実施形態に係る、シングルポリ不揮発性メモリセルを示す概略断面図である。 なお、全ての図面は概略図である。図面の部分の相対寸法及び比率は、明瞭性及び利便性のために大きさが誇張されているか縮小されている。変形実施形態及び異なる実施形態における対応する特徴又は同様の特徴に言及するために、同じ参照符号を概して用いている。
下記の説明では、本発明の完全な理解を提供するために多くの具体的詳細を記載する。当業者であれば、これらの具体的詳細なしで本発明が実施され得ることが分かる。さらに、一部の周知なシステム構成又はプロセスステップは当業者に良く知られているため、それらの詳細は開示しない。
同様に、装置の実施形態を示す図面は半概略的であり縮尺通りでなく、一部の寸法は明確に提示するために図中で誇張されている。共通の、同様の又は類似の特徴を有するとして複数の実施形態が開示説明されている場合は、その図示及び説明を容易にするために通常同様の参照符号を用いて説明する。
本発明は、高いプログラム電圧（ＶＰＰ）を維持可能な低電圧ＮＭＯＳアンチヒューズメモリセルに関する。低電圧ＮＭＯＳアンチヒューズメモリセルは、シングルポリ不揮発性メモリセルであり、プログラム性能を改善可能なワンタイムプログラマブル（ＯＴＰ）メモリセルとして機能し得る。本発明の一実施形態によれば、低電圧ＮＭＯＳアンチヒューズメモリセルはバルクシリコン基板上に作られ得る。別の実施形態では、低電圧ＮＭＯＳアンチヒューズメモリセルはＳＯＩ（シリコンオンインシュレーター）基板上に作られ得る。
図１及び図２を参照されたい。図１は、本発明の一実施形態に係る２つの例示のシングルポリ不揮発性メモリセルＣ１及びＣ２を含むメモリアレイの一部を示す概略レイアウト図である。図２は、図１の線Ｉ−Ｉ’に沿った概略断面図である。図１及び図２に示すように、メモリアレイ１は少なくとも２つのシングルポリ不揮発性メモリ（ＮＶＭ）セルＣ１及びＣ２を含み、それらを破線で示す。本発明の一実施形態によれば、ＮＶＭセルＣ１及びＮＶＭセルＣ２は中央の破線１００に対して互いに鏡面対称である。本発明の一実施形態によれば、ＮＶＭセルＣ１及びＮＶＭセルＣ２は１つの共通のソースドープ領域１１１を共有し得るが、それに限定されない。
メモリアレイ１は複数のメモリセルを含むことが分かる。簡潔性のために、ＮＶＭセルＣ１及びＮＶＭセルＣ２だけを図示している。
ＮＶＭセルＣ１及びＮＶＭセルＣ２は、第１の導電型、例えばＰ型のバルクシリコン基板１０上に作られ得る。本発明の一実施形態によれば、バルクシリコン基板１０はＰ型ドープシリコン基板であり得る。本発明の一実施形態によれば、ＮＶＭセルＣ１及びＮＶＭセルＣ２は、シャロートレンチ分離（ＳＴＩ）領域に取り囲まれたシリコン基板１０のストライプ状の活性領域１０１上で製造され得る。
例えば、本発明の一実施形態によれば、ＮＶＭセルＣ１は活性領域１０１上で直列に連結されたセレクトゲートトランジスタ１１と、フォローイングゲートトランジスタ１２と、アンチヒューズバラクタ１３とを含み、フォローイングゲートトランジスタ１２はセレクトゲートトランジスタ１１とアンチヒューズバラクタ１３との間に配置されている。
図２から分かるように、ＮＶＭセルＣ１は、活性領域１０１内にある第１の導電型を有する第１のイオンウエル１３１と、活性領域１０１内にある第１の導電型を有する第２のイオンウエル１３２とを含む。第２のイオンウエル１３２は第１のイオンウエル１３１に近接している。本発明の一実施形態によれば、フォローイングゲートトランジスタ１２は第１のイオンウエル１３１と部分的に重なる。本発明の一実施形態によれば、フォローイングゲートトランジスタ１２も第２のイオンウエル１３２と部分的に重なっている。
本発明の一実施形態によれば、第２のイオンウエル１３２は第１のイオンウエル１３１のドーピング濃度よりも低いドーピング濃度を有する。例えば、第２のイオンウエル１３２は、論理コア回路領域で通常用いられるものと同様の中電圧Ｐウエル（ＭＶ Ｐウエル又はＭＶＰＷ）であり、ドーピング濃度は約１Ｅ１０原子／ｃｍ３であり得る。例えば、第１のイオンウエル１３１は、論理コア回路領域で通常用いられるものと同様の低電圧Ｐウエル（ＬＶ Ｐウエル又はＬＶＰＷ）であり、ドーピング濃度は約１Ｅ１１原子／ｃｍ３であり得る。
本発明の一実施形態によれば、セレクトゲートトランジスタ１１は第１のイオンウエル１３１内に配置されている。本発明の一実施形態によれば、アンチヒューズバラクタ１３は第２のイオンウエル１３２内に配置されている。
本発明の一実施形態によれば、セレクトゲートトランジスタ１１はメモリアレイ１内のワード線（ＷＬ）に連結されたワード線ゲート１２１と、ワード線ゲート１２１及び活性領域１０１の間にあるセレクトゲート酸化層１４１とを含む。本発明の一実施形態によれば、ワード線ゲート１２１の各側壁に側壁スペーサー１５１が設けられ得る。図１に示すように、ワード線ゲート１２１はゲート長Ｌ１を有し得る。
本発明の一実施形態によれば、セレクトゲートトランジスタ１１は、低電圧コア回路で用いられる低電圧コアデバイス（low-voltage core device）と同じトランジスタ構造を有し得るがそれに限定されない。本発明の別の実施形態によれば、セレクトゲートトランジスタ１１は中電圧入出力（Ｉ／Ｏ）回路で用いられる中電圧Ｉ／Ｏデバイスと同じトランジスタ構造を有し得るがそれに限定されない。
本発明の一実施形態によれば、セレクトゲートトランジスタ１１は、ワード線ゲート１２１の一方側に配置されたソースドープ領域１１１と、ワード線ゲート１２１の他方側に配置された第１のソース／ドレインドープ領域１１２と、ソースドープ領域１１１に連結されたＮＬＤＤ等の第１のソース／ドレイン拡張領域Ｅ１と、第１のソース／ドレインドープ領域１１２に連結されたＮＬＤＤ等の第２のソース／ドレイン拡張領域Ｅ２と、第１のソース／ドレイン拡張領域Ｅ１及び第２のソース／ドレイン延長領域Ｅ２との間にあるセレクトゲートチャネルＣＨ１とをさらに含む。
本発明の一実施形態によれば、ソースドープ領域１１１及び第１のソース／ドレインドープ領域１１２は第１の導電型とは逆の第２の導電型を有し得る。例えば、ソースドープ領域１１１及び第１のソース／ドレインドープ領域１１２はＮ＋ドープ領域であり得る。本発明の一実施形態によれば、セレクトゲートトランジスタ１１はＮＭＯＳトランジスタである。
本発明の一実施形態によれば、ソースドープ領域１１１はビット線（ＢＬ）に電気的に連結されている。本発明の一実施形態によれば、第１のソース／ドレインドープ領域１１２は書き込み又は読み出し動作の間電気的に浮遊している。
本発明の一実施形態によれば、フォローイングゲートトランジスタ１２は、メモリアレイ１内のフォローイングゲート線（ＦＬ）に連結されたフォローイングゲート１２２と、フォローイングゲート１２２及び活性領域１０１の間にあるフォローイングゲート酸化層１４２とを含む。フォローイングゲート１２２は第１のイオンウエル１３１の一部及び第２のイオンウエル１３２の一部の真上に配置されている。
本発明の一実施形態によれば、フォローイングゲート１２２の各側壁に側壁スペーサー１５２が設けられ得る。図１に示すように、フォローイングゲート１２２はゲート長Ｌ１と実質的に等しいゲート長Ｌ２を有し得る。
本発明の一実施形態によれば、フォローイングゲートトランジスタ１２は、低電圧コア回路で用いられる低電圧コアデバイスと同じトランジスタ構造を有し得るが、それに限定されない。
本発明の別の実施形態によれば、フォローイングゲートトランジスタ１２は中電圧入出力（Ｉ／Ｏ）回路で用いられる中電圧Ｉ／Ｏデバイスと同じトランジスタ構造を有し得るが、それに限定されない。セレクトゲート酸化層１４１の厚さ及びフォローイングゲート酸化層１４２の厚さはアンチヒューズヒューズゲート酸化層１４３の厚さよりも大きい場合がある。
本発明の一実施形態によれば、フォローイングゲート酸化層１４２の厚さはセレクトゲート酸化層１４１の厚さと実質的に同じであり得る。
本発明の一実施形態によれば、フォローイングゲートトランジスタ１２は、フォローイングゲート１２２に隣接する第１のソース／ドレインドープ領域１１２と、第１のソース／ドレインドープ領域１１２の反対側にある第２のソース／ドレインドープ領域１１３と、第１のソース／ドレインドープ領域１１２に連結されたＮＬＤＤ等の第３のソース／ドレイン拡張領域Ｅ３と、第２のソース／ドレインドープ領域１１３に連結されたＮＬＤＤ等の第４のソース／ドレイン拡張領域Ｅ４と、第３のソース／ドレイン拡張領域Ｅ３及び第４のソース／ドレイン拡張領域Ｅ４との間にあるフォローイングゲートチャネルＣＨ２とを含む。本発明の一実施形態によれば、フォローイングゲートチャネルＣＨ２は第１のイオンウエル１３１の一部及び第２のイオンウエル１３２の一部から構成される。
本発明の一実施形態によれば、第１のソース／ドレインドープ領域１１２は、セレクトゲートトランジスタ１１がフォローイングゲートトランジスタ１２に直列で接続されるようにセレクトゲートトランジスタ１１とフォローイングゲートトランジスタ１２とによって共有される。
本発明の一実施形態によれば、第１のソース／ドレインドープ領域１１２と、第１のソース／ドレインドープ領域１１２に連結された第３のソース／ドレイン拡張領域Ｅ３とは、第１のイオンウエル１３１内に配置されている。本発明の一実施形態によれば、第２のソース／ドレインドープ領域１１３と、第２のソース／ドレインドープ領域１１３に連結された第４のソース／ドレイン拡張領域Ｅ４とは第２のイオンウエル１３２内に配置されている。
本発明の一実施形態によれば、第２のソース／ドレインドープ領域１１３は第１の導電型とは逆の第２の導電型を有し得る。例えば、第２のソース／ドレインドープ領域１１３はＮ＋ドープ領域であり得る。本発明の一実施形態によれば、フォローイングゲートトランジスタ１２はＮＭＯＳトランジスタであり得る。
本発明の一実施形態によれば、アンチヒューズバラクタ１３はアンチヒューズゲート１２３と、アンチヒューズゲート１２３及び活性領域１０１の間にあるアンチヒューズゲート酸化層１４３とを含む。本発明の一実施形態によれば、アンチヒューズゲート１２３の各側壁に側壁スペーサー１５３が設けられ得る。図１に示すように、アンチヒューズゲート１２３はゲート長Ｌ１又はＬ２よりも小さいゲート長Ｌ３を有し得る。
本発明の一実施形態によれば、アンチヒューズバラクタ１３はアンチヒューズゲート１２３に隣接する第２のソース／ドレインドープ領域１１３と、第２のソース／ドレインドープ領域１１３の反対側のドレインドープ領域１１４と、第２のソース／ドレインドープ領域１１３に連結したＮＬＤＤ等の第５のソース／ドレイン拡張領域Ｅ５と、ドレインドープ領域１１４に連結されたＮＬＤＤ等の第６のソース／ドレイン拡張領域Ｅ６とを含む。ドレインドープ領域１１４は第１の導電型とは逆の第２の導電型を有する。例えば、ドレインドープ領域１１４はＮ＋ドープ領域であり得る。しかしながら、他の実施形態では、ドレインドープ領域１１４は省略され得る。
本発明の一実施形態によれば、第５のソース／ドレイン拡張領域Ｅ５は、第６のソース／ドレイン拡張領域Ｅ６にアンチヒューズゲート１２３の下で合流し得る。したがって、アンチヒューズゲート１２３の直下にはチャネル領域がない。別の実施形態では、第５のソース／ドレイン拡張領域Ｅ５は第６のソース／ドレイン拡張領域Ｅ６にアンチヒューズゲート１２３の下で合流しなくてもよい。
本発明の一実施形態によれば、第２のソース／ドレインドープ領域１１３、第５のソース／ドレイン拡張領域Ｅ５、第６のソース／ドレイン拡張領域Ｅ６及びドレインドープ領域１１４は第２のイオンウエル１３２内に配置されている。本発明の一実施形態によれば、第１のソース／ドレインドープ領域１１２、第２のソース／ドレインドープ領域１１３及びドレインドープ領域１１４は書き込み又は読み込み動作の間に電気的に浮遊している。
プログラムモード下で動作する場合、アンチヒューズゲート１２３は９Ｖ以上の電圧等の比較的高電圧ＶＰＰに連結され得る。第２のイオンウエル１３２を導入し、第２のイオンウエル１３２内にアンチヒューズバラクタ１３を配置することにより、アンチヒューズゲート１２３は動作の間に高電圧を維持できる。
図３を参照されたい。図３は、別の実施形態に係るシングルポリ不揮発性メモリセルを示す概略断面図である。図３に示すように、図３のメモリセルと図２のメモリセルとの違いは、図３のメモリセルは、低電圧コア論理回路内に形成される低電圧Ｐウエルのドープ濃度と同じドープ濃度を有する低電圧Ｐウエル（ＬＶＰＷ）等のイオンウエル１３０を１つだけ有する点である。セレクトゲートトランジスタ１１、フォローイングゲートトランジスタ１２及びアンチヒューズバラクタ１３はイオンウエル１３０内に配置されている。ディープＮウエル（ＤＮＷ）等のディープイオンウエル２１０がイオンウエル１３０の下に形成されている。
別の実施形態では、第２のイオンウエル１３２は図２に図示するようにイオンウエル１３０に加えられ得る。
図４に示すように、第１の導電型を有する第２のイオンウエル１３２がＤＮＷ内の活性領域１０１に配置されている。第２のイオンウエル１３２は第１のイオンウエル１３１に近接している。本発明の一実施形態によれば、フォローイングゲートトランジスタ１２はイオンウエル１３１と部分的に重なっている。本発明の一実施形態によれば、フォローイングゲートトランジスタ１２も第２のイオンウエル１３２と部分的に重なっている。
本発明の一実施形態によれば、第２のイオンウエル１３２は第１のイオンウエル１３１のドープ濃度よりも低いドープ濃度を有する。例えば、第２のイオンウエル１３２は論理コア回路領域で通常用いられる中電圧Ｐウエル（ＭＶ Ｐウエル又はＭＶＰＷ）であり、約１Ｅ１０原子／ｃｍ３のドープ濃度を有し得る。例えば、第１のイオンウエル１３１は論理コア回路領域で通常用いられる低電圧Ｐウエル（ＬＶ Ｐウエル又はＬＶＰＷ）であり、約１Ｅ１１原子／ｃｍ３のドープ濃度を有し得る。
本発明の一実施形態によれば、セレクトゲートトランジスタ１１は第１のイオンウエル１３１内に配置されている。本発明の一実施形態によれば、アンチヒューズバラクタ１３は第２のイオンウエル１３２内に配置されている。
フォローイングゲート１２２は第１のイオンウエル１３１の一部及び第２のイオンウエル１３２の一部の真上に配置されている。第２のソース／ドレインドープ領域１１３、第５のソース／ドレイン拡張領域Ｅ５、第６のソース／ドレイン拡張領域Ｅ６及びドレインドープ領域１１４は第２のイオンウエル１３２内に配置されている。
本発明の一実施形態によれば、フォローイングゲートチャンネルＣＨ２は第１のイオンウエル１３１の一部及び第２のイオンウエル１３２の一部から構成される。
図５は、さらに別の実施形態に係るシングルポリ不揮発性メモリセルを示す概略断面図である。図５に示すように、図５のメモリセルと図２のメモリセルとの違いは、図５のメモリセルは、低電圧コア論理回路に形成される低電圧Ｐウエルと同じドープ濃度を有する低電圧Ｐウエル（ＬＶＰＷ）等のイオンウエル１３０を１つだけ有している点である。セレクトゲートトランジスタ１１、フォローイングゲートトランジスタ１２及びアンチヒューズバラクタ１３はイオンウエル１３０内に配置されている。セレクトゲートトランジスタ１１、フォローイングゲートトランジスタ１２、アンチヒューズバラクタ１３及びイオンウエル１３０はシリコンオンインシュレーター（ＳＯＩ）基板２０のシリコン層２０１内に作られている。ＳＯＩ基板２０はシリコン層２０１と、シリコン層２０１の下にある絶縁層２０２と、シリコンベース層等のベース層２０３とを含む。
別の実施形態では、第２のイオンウエル１３２は図２に図示するようにイオンウエル１３０に加えられ得る。
図６は、さらに別の実施形態に係るシングルポリ不揮発性メモリセルを示す概略断面図である。図６に示すように、第１の導電型を有する第２のイオンウエル１３２がＳＯＩ基板２０のシリコン層２０１の活性領域１０１内に配置されている。第２のイオンウエル１３２は第１のイオンウエル１３１に近接している。本発明の一実施形態によれば、フォローイングゲートトランジスタ１２は第１のイオンウエル１３１と部分的に重なっている。本発明の一実施形態によれば、フォローイングゲートトランジスタ１２も第２のイオンウエル１３２と部分的に重なっている。
本発明の一実施形態によれば、第２のイオンウエル１３２は第１のイオンウエル１３１のドーピング濃度よりも低いドーピング濃度を有する。例えば、第２のイオンウエル１３２は論理コア回路領域で通常用いられる中電圧Ｐウエル（ＭＶＰ ウエル又はＭＶＰＷ）であり、約１Ｅ１０原子／ｃｍ３のドーピング濃度を有し得る。例えば、第１のイオンウエル１３１は論理コア回路領域で通常用いられる低電圧Ｐウエル（ＬＶ Ｐウエル又はＬＶＰＷ）であり、約１Ｅ１１原子／ｃｍ３のドーピング濃度を有し得る。
本発明の一実施形態によれば、セレクトゲートトランジスタ１１は第１のイオンウエル１３１内に配置されている。本発明の一実施形態によれば、アンチヒューズバラクタ１３は第２のイオンウエル１３２内に配置されている。
フォローイングゲート１２２は第１のイオンウエル１３１の一部及び第２のイオンウエル１３２の一部の真上に配置されている。第２のソース／ドレインドープ領域１１３、第５のソース／ドレイン拡張領域Ｅ５、第６のソース／ドレイン拡張領域Ｅ６及びドレインドープ領域１１４は第２のイオンウエル１３２内に配置されている。
本発明の一実施形態によれば、フォローイングチャネルＣＨ２は第１のイオンウエル１３１の一部及び第２のイオンウエル１３２の一部から構成されている。
当業者であれば、本発明の教示を維持しながら多くの変更及び改良が装置及び方法に加えられ得ることに容易に気付く。したがって、上記の開示は、添付の請求項の範囲によってのみ限定されると解釈すべきである。
１ メモリアレイ
１０ バルクシリコン基板
１１ セレクトゲートトランジスタ
１２ フォローイングゲートトランジスタ
１３ アンチヒューズバラクタ
２０ ＳＯＩ基板
１００ 中央の破線
１０１ 活性領域
１１１ ソースドープ領域
１１２ 第１のソース／ドレインドープ領域
１１３ 第２のソース／ドレインドープ領域
１１４ ドレインドープ領域
１２１ ワード線ゲート
１２２ フォローイングゲート
１２３ アンチヒューズゲート
１３１ 第１のイオンウエル
１３２ 第２のイオンウエル
１４１ セレクトゲート酸化層
１４２ フォローイングゲート酸化層
１４３ アンチヒューズヒューズゲート酸化層
１５１ 側壁スペーサー
１５２ 側壁スペーサー
１５３ 側壁スペーサー
２０１ シリコン層
２０２ 絶縁層
２０３ ベース層
２１０ ディープイオンウエル
Ｃ メモリセル
ＣＨ チャネル
Ｅ ソース／ドレイン拡張領域

Claims (17)

  1. 第１の導電型を有するシリコン基板であって、該シリコン基板はトレンチ分離領域に取り囲まれた活性領域を含む、シリコン基板と、
    前記活性領域で直列に連結されたセレクトゲートトランジスタ、フォローイングゲートトランジスタ及びアンチヒューズバラクタであって、該フォローイングゲートトランジスタは該セレクトゲートトランジスタと該アンチヒューズバラクタとの間に配置されている、セレクトゲートトランジスタ、フォローイングゲートトランジスタ及びアンチヒューズバラクタと、
    前記活性領域内にある第１の導電型を有する第１のイオンウエルであって、前記フォローイングゲートトランジスタは該第１のイオンウエルと部分的に重なっている、第１のイオンウエルと、
    前記活性領域内にある第１の導電型を有する第２のイオンウエルであって、該第２のイオンウエルは前記第１のイオンウエルと近接するとともに前記第１のイオンウエルのドープ濃度よりも低いドープ濃度を有する、第２のイオンウエルと、
    を含み、
    前記フォローイングゲートトランジスタは前記第２のイオンウエルと部分的に重なっており、
    前記セレクトゲートトランジスタは前記第１のイオンウエル内に配置されており、
    前記アンチヒューズバラクタは前記第２のイオンウエル内に配置されている、不揮発性メモリセル。
  2. 前記第１の導電型はＰ型である、請求項１に記載の不揮発性メモリセル。
  3. 前記第１のイオンウエルは低電圧Ｐウエルであり、
    前記低電圧Ｐウエルは、約１Ｅ１１原子／ｃｍ ３ のドープ濃度を有する、請求項２に記載の不揮発性メモリセル。
  4. 前記第１のイオンウエルは中電圧Ｐウエルであり、
    前記中電圧Ｐウエルは、約１Ｅ１０原子／ｃｍ ３ のドープ濃度を有する、請求項３に記載の不揮発性メモリセル。
  5. 前記セレクトゲートトランジスタは、ワード線ゲートと、前記ワード線ゲート及び前記活性領域の間にあるセレクトゲート酸化層と、前記ワード線ゲートの一方側に配置されたソースドープ領域と、前記ワード線ゲートの他方側に配置された第１のソース／ドレインドープ領域と、前記ソースドープ領域に連結された第１のソース／ドレイン拡張領域と、前記第１のソース／ドレインドープ領域に連結された第２のソース／ドレイン拡張領域と、前記第１のソース／ドレイン拡張領域及び前記第２のソース／ドレイン拡張領域の間にあるセレクトゲートチャネルとを含む、請求項１に記載の不揮発性メモリセル。
  6. 前記ソースドープ領域はビット線に電気的に連結されている、請求項５に記載の不揮発性メモリセル。
  7. 前記ソースドープ領域及び前記第１のソース／ドレインドープ領域は前記第１の導電型とは逆の第２の導電型を有する、請求項５に記載の不揮発性メモリセル。
  8. 前記ソースドープ領域及び前記第１のソース／ドレインドープ領域の双方は前記第１のイオンウエル内に配置されている、請求項５に記載の不揮発性メモリセル。
  9. 前記フォローイングゲートトランジスタはフォローイングゲートと、前記フォローイングゲート及び前記活性領域の間にあるフォローイングゲート酸化層と、前記フォローイングゲートに隣接する第１のソース／ドレインドープ領域と、前記第１のソース／ドレインドープ領域の反対側にある第２のソース／ドレインドープ領域と、前記第１のソース／ドレインドープ領域に連結された第３のソース／ドレイン拡張領域と、前記第２のソース／ドレインドープ領域に連結された第４のソース／ドレイン拡張領域と、前記第３のソース／ドレイン拡張領域及び前記第４のソース／ドレイン拡張領域の間にあるフォローイングゲートチャネルとを含む、請求項７に記載の不揮発性メモリセル。
  10. 前記第１のソース／ドレインドープ領域と、前記第１のソース／ドレインドープ領域に連結された前記第３のソース／ドレイン拡張領域とは前記第１のイオンウエル内に配置されている、請求項９に記載の不揮発性メモリセル。
  11. 前記第２のソース／ドレインドープ領域と、前記第２のソース／ドレインドープ領域に連結された前記第４のソース／ドレイン拡張領域とは前記第２のイオンウエル内に配置されている、請求項１０に記載の不揮発性メモリセル。
  12. 前記第２のソース／ドレインドープ領域は第２の導電型を有する、請求項９に記載の不揮発性メモリセル。
  13. 前記フォローイングゲートチャネルは、前記第１のイオンウエルの一部と前記第２のイオンウエルの一部とから構成されている、請求項９に記載の不揮発性メモリセル。
  14. 前記アンチヒューズバラクタは、アンチヒューズゲートと、前記アンチヒューズゲート及び前記活性領域の間にあるアンチヒューズゲート酸化層と、前記アンチヒューズゲートに隣接する前記第２のソース／ドレインドープ領域と、前記第２のソース／ドレインドープ領域と反対側のドレインドープ領域と、前記第２のソース／ドレインドープ領域に連結された第５のソース／ドレイン拡張領域と、前記ドレインドープ領域に連結された第６のソース／ドレイン拡張領域とを含む、請求項９に記載の不揮発性メモリセル。
  15. 前記第５のソース／ドレイン拡張領域は前記アンチヒューズゲートの下で前記第６のソース／ドレイン拡張領域と合流する、請求項１４に記載の不揮発性メモリセル。
  16. 前記第２のソース／ドレインドープ領域、前記第５のソース／ドレイン拡張領域、前記第６のソース／ドレイン拡張領域及び前記ドレインドープ領域は前記第２のイオンウエル内に配置されている、請求項１４に記載の不揮発性メモリセル。
  17. 前記ドレインドープ領域は第２の導電型を有する、請求項１４に記載の不揮発性メモリセル。
JP2017135833A 2017-04-27 2017-07-12 プログラム性能を改善可能な不揮発性メモリセル Active JP6487969B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201762490612P 2017-04-27 2017-04-27
US62/490,612 2017-04-27

Publications (2)

Publication Number Publication Date
JP2018186256A JP2018186256A (ja) 2018-11-22
JP6487969B2 true JP6487969B2 (ja) 2019-03-20

Family

ID=59416596

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2017135833A Active JP6487969B2 (ja) 2017-04-27 2017-07-12 プログラム性能を改善可能な不揮発性メモリセル
JP2018081638A Active JP6603963B2 (ja) 2017-04-27 2018-04-20 アンチヒューズ差動セルを有するランダムコード生成器および関連する検出方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2018081638A Active JP6603963B2 (ja) 2017-04-27 2018-04-20 アンチヒューズ差動セルを有するランダムコード生成器および関連する検出方法

Country Status (5)

Country Link
US (5) US10090309B1 (ja)
EP (1) EP3396673B1 (ja)
JP (2) JP6487969B2 (ja)
CN (3) CN108807388B (ja)
TW (5) TWI630707B (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107123646B (zh) * 2017-05-25 2019-11-12 京东方科技集团股份有限公司 一种静电保护电路、静电保护方法、阵列基板及显示装置
CN110098183B (zh) * 2018-01-31 2021-09-07 台湾积体电路制造股份有限公司 静电放电保护电路和半导体电路
TWI670911B (zh) * 2018-05-01 2019-09-01 瑞昱半導體股份有限公司 靜電放電防護裝置
KR102585760B1 (ko) * 2018-08-08 2023-10-10 매그나칩 반도체 유한회사 오티피 메모리 장치의 정전기 방전 보호 회로
US10847236B2 (en) * 2018-10-17 2020-11-24 Ememory Technology Inc. Memory cell with a sensing control circuit
US11416416B2 (en) * 2019-01-13 2022-08-16 Ememory Technology Inc. Random code generator with non-volatile memory
US10924112B2 (en) * 2019-04-11 2021-02-16 Ememory Technology Inc. Bandgap reference circuit
US11031779B2 (en) * 2019-06-14 2021-06-08 Ememory Technology Inc. Memory system with a random bit block
US11238923B2 (en) * 2019-10-18 2022-02-01 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device
US11296096B2 (en) * 2019-11-08 2022-04-05 Zhuhai Chuangfeixin Technology Co., Ltd. Antifuse OTP structure with hybrid junctions
CN110993601B (zh) * 2019-12-24 2023-11-24 中电国基南方集团有限公司 一种基于GaAs工艺的ESD保护电路
US11217595B2 (en) * 2020-01-15 2022-01-04 Zhuhai Chuangfeixin Technology Co., Ltd. Antifuse OTP structure with hybrid device and hybrid junction for select transistor
US10984878B1 (en) * 2020-02-11 2021-04-20 Taiwan Semiconductor Manufacturing Company, Ltd One-time programmable memory bit cell
US11158641B2 (en) * 2020-02-12 2021-10-26 Zhuhai Chuangfeixin Technology Co., Ltd. Antifuse OTP structures with hybrid devices and hybrid junctions
US11189356B2 (en) * 2020-02-27 2021-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. One-time-programmable memory
US11139006B1 (en) * 2020-03-12 2021-10-05 Ememory Technology Inc. Self-biased sense amplification circuit
US11018143B1 (en) * 2020-03-12 2021-05-25 Zhuhai Chuangfeixin Technology Co., Ltd. Antifuse OTP structures with hybrid low-voltage devices
JP2021149996A (ja) 2020-03-23 2021-09-27 株式会社東芝 半導体記憶装置、及び半導体記憶装置の制御方法
KR20210143061A (ko) 2020-05-19 2021-11-26 에스케이하이닉스 주식회사 출력 구동 회로
KR20220001190A (ko) 2020-06-29 2022-01-05 에스케이하이닉스 주식회사 출력 구동 회로
US11799482B2 (en) 2020-06-29 2023-10-24 SK Hynix Inc. Interface circuit and semiconductor output circuit device
US11145344B1 (en) * 2020-08-06 2021-10-12 Synopsys, Inc. One time programmable anti-fuse physical unclonable function
US11244950B1 (en) * 2020-08-10 2022-02-08 Nanya Technology Corporation Method for preparing a memory device
TWI747528B (zh) * 2020-09-28 2021-11-21 億而得微電子股份有限公司 小面積低電壓反熔絲元件與陣列
TWI785736B (zh) 2020-11-16 2022-12-01 力旺電子股份有限公司 非揮發性記憶體之記憶胞
US11715706B2 (en) * 2021-07-22 2023-08-01 Nanya Technology Corporation Semiconductor chip, semiconductor device and electrostatic discharge protection method for semiconductor device thereof
US11728643B2 (en) * 2021-09-30 2023-08-15 Texas Instruments Incorporated Level sensing shut-off for a rate-triggered electrostatic discharge protection circuit
US20230320083A1 (en) * 2022-03-30 2023-10-05 Nanya Technology Corporation Semiconductor structure

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5386136A (en) 1991-05-06 1995-01-31 Siliconix Incorporated Lightly-doped drain MOSFET with improved breakdown characteristics
JP2904645B2 (ja) * 1992-05-28 1999-06-14 株式会社東芝 不揮発性半導体メモリ
JP3348466B2 (ja) * 1992-06-09 2002-11-20 セイコーエプソン株式会社 不揮発性半導体装置
US5450341A (en) * 1992-08-31 1995-09-12 Nippon Steel Corporation Non-volatile semiconductor memory device having memory cells, each for at least three different data writable thereinto selectively and a method of using the same
US5798669A (en) * 1996-07-11 1998-08-25 Dallas Semiconductor Corp. Temperature compensated nanopower voltage/current reference
US5959488A (en) * 1998-01-24 1999-09-28 Winbond Electronics Corp. Dual-node capacitor coupled MOSFET for improving ESD performance
US5956219A (en) * 1998-06-08 1999-09-21 Intel Corporation High voltage power supply clamp circuitry for electrostatic discharge (ESD) protection
JP2003157681A (ja) * 2001-11-22 2003-05-30 Mitsubishi Electric Corp 不揮発性半導体記憶装置
JP2004158050A (ja) * 2002-11-01 2004-06-03 Renesas Technology Corp 半導体記憶装置
US6826099B2 (en) * 2002-11-20 2004-11-30 Infineon Technologies Ag 2T2C signal margin test mode using a defined charge and discharge of BL and /BL
US6798267B1 (en) 2003-03-03 2004-09-28 Semiconductor Components Industries, L.L.C. Buffer circuit with programmable switching thresholds
US7149114B2 (en) 2004-03-17 2006-12-12 Cypress Semiconductor Corp. Latch circuit and method for writing and reading volatile and non-volatile data to and from the latch
US7027276B2 (en) 2004-04-21 2006-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. High voltage ESD protection circuit with low voltage transistors
US7221021B2 (en) 2004-06-25 2007-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming high voltage devices with retrograde well
US7269047B1 (en) * 2006-03-06 2007-09-11 Kilopass Technology, Inc. Memory transistor gate oxide stress release and improved reliability
ITRM20070167A1 (it) * 2007-03-27 2008-09-29 Micron Technology Inc Non-volatile multilevel memory cell programming
US7995397B1 (en) 2007-05-03 2011-08-09 Cypress Semiconductor Corporation Power supply tracking single ended sensing scheme for SONOS memories
TWI357145B (en) * 2008-01-02 2012-01-21 Ememory Technology Inc Electrostatic discharge avoiding circuit
US7808833B2 (en) * 2008-01-28 2010-10-05 Qimonda Flash Gmbh Method of operating an integrated circuit, integrated circuit and method to determine an operating point
US8933492B2 (en) * 2008-04-04 2015-01-13 Sidense Corp. Low VT antifuse device
US8566377B2 (en) * 2008-05-23 2013-10-22 Agere Systems Llc Secure random number generator
TWI374595B (en) 2008-06-06 2012-10-11 Faraday Tech Corp Esd detection circuit and related method thereof
WO2010096915A1 (en) * 2009-02-27 2010-09-02 Sidense Corp. Low power antifuse sensing scheme with improved reliability
WO2011050464A1 (en) * 2009-10-30 2011-05-05 Sidense Corp. Twin well split-channel otp memory cell
US8472256B2 (en) * 2010-05-12 2013-06-25 Micron Technology, Inc. Non-volatile memory programming
US8797820B2 (en) * 2010-06-08 2014-08-05 Chengdu Kiloway Electronics Inc. Soft breakdown mode, low voltage, low power antifuse-based non-volatile memory cell
US8189402B2 (en) * 2010-06-16 2012-05-29 Ememory Technology Inc. Sensing circuit for memory cell supplied with low power
TWI416836B (zh) * 2010-06-29 2013-11-21 Realtek Semiconductor Corp 靜電防護電路
US8300450B2 (en) * 2010-11-03 2012-10-30 International Business Machines Corporation Implementing physically unclonable function (PUF) utilizing EDRAM memory cell capacitance variation
EP2456152B1 (en) 2010-11-17 2017-01-11 Nxp B.V. Integrated circuit for emulating a resistor
US8654490B2 (en) * 2012-02-16 2014-02-18 Newport Media, Inc. High voltage electrostatic discharge clamp using deep submicron CMOS technology
US8830641B2 (en) * 2012-03-02 2014-09-09 Sofics Bvba Electrostatic discharge protection for high voltage domains
US9653459B2 (en) * 2012-07-03 2017-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. MOSFET having source region formed in a double wells region
US9601499B2 (en) 2013-05-16 2017-03-21 Ememory Technology Inc. One-time programmable memory cell capable of reducing leakage current and preventing slow bit response, and method for programming a memory array comprising the same
US9281074B2 (en) * 2013-05-16 2016-03-08 Ememory Technology Inc. One time programmable memory cell capable of reducing leakage current and preventing slow bit response
US9214203B2 (en) * 2014-02-12 2015-12-15 Ememory Technology Inc. Sensing apparatus and data sensing method thereof
US9508396B2 (en) * 2014-04-02 2016-11-29 Ememory Technology Inc. Array structure of single-ploy nonvolatile memory
CN104979814B (zh) * 2014-04-02 2017-12-29 中芯国际集成电路制造(上海)有限公司 一种静电放电保护电路
US9431111B2 (en) 2014-07-08 2016-08-30 Ememory Technology Inc. One time programming memory cell, array structure and operating method thereof
US9646660B2 (en) * 2014-09-23 2017-05-09 Intel Corporation Selectable memory access time
KR102358054B1 (ko) * 2014-09-29 2022-02-04 삼성전자주식회사 일회적 프로그램 가능 메모리 셀들을 구비하는 메모리 장치
US9362001B2 (en) 2014-10-14 2016-06-07 Ememory Technology Inc. Memory cell capable of operating under low voltage conditions
US10181357B2 (en) * 2015-08-18 2019-01-15 Ememory Technology Inc. Code generating apparatus and one time programming block
TWI578325B (zh) * 2015-08-18 2017-04-11 力旺電子股份有限公司 反熔絲型一次編程的記憶胞及其相關的陣列結構
US9620176B2 (en) 2015-09-10 2017-04-11 Ememory Technology Inc. One-time programmable memory array having small chip area
US10078494B2 (en) * 2015-09-25 2018-09-18 Arizona Board Of Regents On Behalf Of Arizona State University Secure true random number generation using 1.5-T transistor flash memory
US9514841B1 (en) * 2015-11-23 2016-12-06 International Business Machines Corporation Implementing eFuse visual security of stored data using EDRAM
US9613714B1 (en) * 2016-01-19 2017-04-04 Ememory Technology Inc. One time programming memory cell and memory array for physically unclonable function technology and associated random code generating method
JP6891423B2 (ja) * 2016-09-05 2021-06-18 富士フイルムビジネスイノベーション株式会社 駆動波形生成装置及び画像形成装置

Also Published As

Publication number Publication date
TW201839769A (zh) 2018-11-01
TW201839604A (zh) 2018-11-01
US10410697B2 (en) 2019-09-10
JP2018186256A (ja) 2018-11-22
CN108806755A (zh) 2018-11-13
TWI657448B (zh) 2019-04-21
US20180315460A1 (en) 2018-11-01
CN108807365A (zh) 2018-11-13
CN108807365B (zh) 2020-10-16
US10475491B2 (en) 2019-11-12
EP3396673A1 (en) 2018-10-31
US10090309B1 (en) 2018-10-02
US20180316185A1 (en) 2018-11-01
JP2018190407A (ja) 2018-11-29
TW201839771A (zh) 2018-11-01
US20180315462A1 (en) 2018-11-01
JP6603963B2 (ja) 2019-11-13
TWI655578B (zh) 2019-04-01
TW201840087A (zh) 2018-11-01
TW201839959A (zh) 2018-11-01
CN108807388B (zh) 2021-03-02
CN108807388A (zh) 2018-11-13
TWI630707B (zh) 2018-07-21
US10546619B2 (en) 2020-01-28
CN108806755B (zh) 2021-02-26
US20180315482A1 (en) 2018-11-01
US10181342B2 (en) 2019-01-15
EP3396673B1 (en) 2020-11-11
TWI657633B (zh) 2019-04-21

Similar Documents

Publication Publication Date Title
JP6487969B2 (ja) プログラム性能を改善可能な不揮発性メモリセル
JP6205036B1 (ja) 小さいチップ領域を有するワンタイムプログラマブルメモリアレイ
KR100423896B1 (ko) 축소가능한 2개의 트랜지스터 기억 소자
US9041089B2 (en) Nonvolatile memory structure
JP4981661B2 (ja) 分割チャネルアンチヒューズアレイ構造
US10141319B2 (en) Layout pattern for static random access memory
CN107346770B (zh) 静态随机存取存储器的布局图案
KR102178025B1 (ko) 감소된 레이아웃 면적을 갖는 otp 셀
JP2009503901A (ja) 一回限りプログラム可能なメモリ及びそれを動作させる方法
KR102106664B1 (ko) Otp 셀 및 이를 이용한 otp 메모리 어레이
US8514648B2 (en) Anti-fuse, anti-fuse circuit including the same, and method of fabricating the anti-fuse
US20200027869A1 (en) Layout pattern for static random access memory
CN102820303A (zh) 非易失性存储器以及其编程与读取方法
JP2011009695A (ja) 不揮発性半導体記憶装置及びディプレッション型ｍｏｓトランジスタ
US10032522B2 (en) Three-transistor OTP memory cell
JP2017135355A (ja) ワンタイムプログラマブルメモリセル、該メモリセルを含むメモリアレイのプログラム方法及び読み込み方法
US11973031B2 (en) Reduced pitch memory subsystem for memory device
US10541244B1 (en) Layout pattern for static random access memory
US9524788B1 (en) Semiconductor memory device
US20240234311A1 (en) Reduced pitch memory subsystem for memory device
JP2021034584A (ja) 半導体装置及び半導体装置の製造方法
CN117062438A (zh) 具有环绕式栅极晶体管的反熔丝型一次编程存储单元
CN115240746A (zh) Otp存储器及其制造方法、otp电路
JP2005260253A (ja) 半導体集積回路装置およびその製造方法
JP2007123917A (ja) 半導体集積回路装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180911

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190222

R150 Certificate of patent or registration of utility model

Ref document number: 6487969

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250