TW201707197A - 半導體裝置、顯示面板、半導體裝置的製造方法、顯示面板的製造方法及資訊處理裝置 - Google Patents

半導體裝置、顯示面板、半導體裝置的製造方法、顯示面板的製造方法及資訊處理裝置 Download PDF

Info

Publication number
TW201707197A
TW201707197A TW105123284A TW105123284A TW201707197A TW 201707197 A TW201707197 A TW 201707197A TW 105123284 A TW105123284 A TW 105123284A TW 105123284 A TW105123284 A TW 105123284A TW 201707197 A TW201707197 A TW 201707197A
Authority
TW
Taiwan
Prior art keywords
film
insulating film
transistor
oxide semiconductor
terminal
Prior art date
Application number
TW105123284A
Other languages
English (en)
Other versions
TWI726898B (zh
Inventor
平形吉晴
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201707197A publication Critical patent/TW201707197A/zh
Application granted granted Critical
Publication of TWI726898B publication Critical patent/TWI726898B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1637—Details related to the display arrangement, including those related to the mounting of the display in the housing
    • G06F1/1643—Details related to the display arrangement, including those related to the mounting of the display in the housing the display being associated to a digitizer, e.g. laptops that can be used as penpads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/3827—Portable transceivers
    • H04B1/3833—Hand-held transceivers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Human Computer Interaction (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本發明的一個實施方式的目的之一是提供一種方便性或可靠性優異的新穎的半導體裝置。另外，提供一種方便性或可靠性優異的新穎的顯示面板。另外，提供一種方便性或可靠性優異的新穎的半導體裝置的製造方法。該半導體裝置包括：包括開口部的絕緣膜；貫穿開口部的第一連接部；與絕緣膜的一個表面接觸且與第一連接部電連接的端子；以及在絕緣膜的另一個表面上與第一連接部電連接的電路，其中，端子包括填埋於絕緣膜中的區域及沒被絕緣膜覆蓋的區域，並且，電路包括半導體元件。

Description

半導體裝置、顯示面板、半導體裝置的製造方 法、顯示面板的製造方法以及資訊處理裝置
本發明的一個實施方式係關於一種半導體裝置、顯示面板、半導體裝置的製造方法、顯示面板的製造方法或者資訊處理裝置。
本發明的一個實施方式不侷限於上述技術領域。本說明書等所公開的發明的一個實施方式的技術領域係關於一種物體、方法或製造方法。另外，本發明的一個實施方式係關於一種製程(process)、機器(machine)、產品(manufacture)或者組合物(composition of matter)。由此，更明確而言，作為本說明書所公開的本發明的一個實施方式的技術領域的一個例子可以舉出半導體裝置、顯示裝置、發光裝置、蓄電裝置、記憶體裝置、這些裝置的驅動方法或者這些裝置的製造方法。
與資訊傳送方法有關的社會基礎設施越來越充實。藉由使用資訊處理裝置，不僅在工作場所或家裡還可以在外出所到之地獲取、加工或發送多種豐富的資訊。
在上述背景下，對可攜式資訊處理裝置的開發日益興盛。
例如，可攜式資訊處理裝置大多是攜帶使用，所以有時因掉落而使可攜式資訊處理裝置及在其中使用的顯示裝置受到意外的外力衝擊。作為不容易破損的顯示裝置的一個例子，已知使分離發光層的結構體與第二電極層之間的貼緊性得到提高的結構(專利文獻1)。
[專利文獻1]日本專利申請公開第2012-190794號公報
本發明的一個實施方式的目的之一是提供一種方便性或可靠性優異的新穎的半導體裝置。另外，本發明的一個實施方式的目的之一是提供一種方便性或可靠性優異的新穎的顯示面板。另外，本發明的一個實施方式的目的之一是提供一種方便性或可靠性優異的新穎的半導體裝置的製造方法。另外，本發明的一個實施方式的目的之一是提供一種方便性或可靠性優異的新穎的顯示面板的製造方法。另外，本發明的一個實施方式的目的之一是提供一種新穎的半導體裝置、新穎的顯示面板、新穎的半導體裝置的製造方法或新穎的顯示面板的製造方法。
注意，上述目的的記載不妨礙其他目的的存在。此外，本發明的一個實施方式並不需要實現所有上述目的。另外，可以從說明書、圖式、申請專利範圍等的記載得知並衍生上述以外的目的。
(1)本發明的一個實施方式是一種包括絕緣膜、第一連接部、端子以及電路的半導體裝置。
另外，絕緣膜包括開口部。第一連接部貫穿開口部。端子與絕緣膜的一個表面接觸並與第一連接部電連接。電路在絕緣膜的另一個表面上與第一連接部電連接。
端子包括填埋於絕緣膜中的區域及沒被絕緣膜覆蓋的區域。電路包括半導體元件。
(2)本發明的一個實施方式是上述半導體裝置，其中絕緣膜的厚度為3nm以上且1500nm以下。
(3)本發明的一個實施方式是上述半導體裝置，該半導體裝置包括具有與絕緣膜重疊的區域的基材。基材包括撓性區域或彎曲區域。電路被設置在絕緣膜與撓性區域之間或者絕緣膜與彎曲區域之間。
由此，可以藉由對包括設置在包括撓性區域或彎曲區域的基材與絕緣膜之間的半導體元件的電路經過端子供應電力或電信號等，來使該電路進行工作。其結果是，可以提供方便性或可靠性優異的新穎的半導體裝置。
(4)本發明的一個實施方式是一種包括上述半導體裝置、電路、與電路電連接的顯示元件的顯示面板。顯示元件設置在撓性區域與絕緣膜之間或者彎曲區域與絕緣膜之間。
由此，可以藉由對包括設置在包括撓性區域或彎曲區域的基材與絕緣膜之間的半導體元件的電路經過端子供應電力或電信號等，來使顯示元件進行工作。其結果是，可以提供方便性或可靠性優異的新穎的顯示面板。
(5)本發明的一個實施方式是上述顯示面板，該顯示面板包括檢測元件。
檢測元件包括導電膜及暗色膜。暗色膜包括與導電膜重疊的區域，暗色膜的反射率低於導電膜的反射率。檢測元件在與顯示元件重疊的區域中包括開口部。導電膜包括夾在顯示元件與暗色膜之間的區域。
由此，可以降低導電膜所反射的可見光的強度。其結果是，可以強調顯示元件的顯示，可以進行良好的顯示。另外，可以將半導體裝置形成得薄。另外，可以減輕使半導體裝置彎曲時產生在基材等的應力。
(6)本發明的一個實施方式是一種包括算術裝置以及輸入/輸出裝置的資訊處理裝置。 算術裝置接收位置資訊及外部資訊且供應影像資訊及控制資訊。
輸入/輸出裝置供應位置資訊及外部資訊且接收影像資訊及控制資訊。
算術裝置根據外部資訊生成影像資訊並根據位置資訊決定且供應控制資訊。
輸入/輸出裝置包括顯示部、輸入部、通訊部。顯示部顯示影像資訊。輸入部供應位置資訊。通訊部接收外部資訊並發送控制資訊。顯示部包括上述顯示面板。
(7)本發明的一個實施方式是上述資訊處理裝置，其中輸入部包括鍵盤、硬體按鈕、指向裝置、觸控感測器、照度感測器、攝像裝置、音聲輸入裝置、視點輸入裝置和姿態檢測裝置中的一個以上。
由此，例如可以根據從外部設備接收的外部資訊生成影像資訊並將其顯示在顯示部上。另外，可以根據使用輸入部供應的位置資訊決定控制資訊並將其發送。其結果是，可以提供方便性或可靠性優異的新穎的資訊處理裝置。
(8)本發明的一個實施方式是一種上述半導體裝置的製造方法，該製造方法包括如下第一步驟至第八步驟。
在第一步驟中，在製程用基板上形成第一絕緣膜。
在第二步驟中，以包括與第一絕緣膜重疊的區域的方式形成端子。
在第三步驟中，以其一個表面接觸於端子且填埋端子的一部分的方式形成包括開口部的第二絕緣膜。
在第四步驟中，以與端子電連接的方式形成貫穿開口部的第一連接部。
在第五步驟中，以在第二絕緣膜的另一個表面上與第一連接部電連接的方 式形成電路。
在第六步驟中，層疊包括撓性區域或彎曲區域的基材，以使電路配置在第二絕緣膜與撓性區域之間或者第二絕緣膜與彎曲區域之間。
在第七步驟中，將製程用基板分離出來。
在第八步驟中，以使端子露出的方式去除第一絕緣膜。
由此，可以使用製程用基板形成包含半導體元件的電路及與電路電連接的端子，從電路及端子分離製程用基板，來使端子露出。由此，可以提供方便性或可靠性優異的新穎的半導體裝置的製造方法。
(9)本發明的一個實施方式是一種上述顯示面板的製造方法，該製造方法包括如下第一步驟至第九步驟。
在第一步驟中，在製程用基板上形成第一絕緣膜。
在第二步驟中，以包括與第一絕緣膜重疊的區域的方式形成端子。
在第三步驟中，以其一個表面接觸於端子且填埋端子的一部分的方式形成包括開口部的第二絕緣膜。
在第四步驟中，以與端子電連接的方式形成貫穿開口部的第一連接部。
在第五步驟中，以在第二絕緣膜的另一個表面上與第一連接部電連接的方式形成電路。
在第六步驟中，以與電路電連接的方式形成顯示元件。
在第七步驟中，層疊包括撓性區域或彎曲區域的基材，以使電路配置在第二絕緣膜與撓性區域之間或者第二絕緣膜與彎曲區域之間。
在第八步驟中，將製程用基板分離出來。
在第九步驟中，以使端子露出的方式去除第一絕緣膜。
由此，可以使用製程用基板形成包含半導體元件的電路、與電路電連接的顯示元件及與電路電連接的端子，從電路、顯示元件及端子分離製程用基板，來使端子露出。由此，可以提供方便性或可靠性優異的新穎的顯示面板的製造方法。
藉由本發明的一個實施方式，可以提供一種方便性或可靠性優異的新穎的半導體裝置。另外，可以提供一種方便性或可靠性優異的新穎的顯示面板。另外，可以提供一種方便性或可靠性優異的新穎的半導體裝置的製造方法。另外，可以提供一種方便性或可靠性優異的新穎的顯示面板的製造方法。另外，可以提供一種新穎的半導體裝置、新穎的顯示面板、新穎的半導體裝置的製造方法或新穎的顯示面板的製造方法。
注意，上述效果的記載不妨礙其他效果的存在。此外，本發明的一個實施方式並不需要具有所有上述效果。另外，可以從說明書、圖式、申請專利範圍等的記載得知並衍生上述以外的效果。
ACF1‧‧‧導電材料
ANO‧‧‧佈線
BR(g，h)‧‧‧佈線
C1(g)‧‧‧第一電極
C2(h)‧‧‧第二電極
CL(g)‧‧‧控制線
ML(h)‧‧‧信號線
S(j)‧‧‧信號線
VCOM‧‧‧佈線
FPC1‧‧‧撓性印刷基板
GD‧‧‧驅動電路
SD‧‧‧驅動電路
C‧‧‧電容元件
M‧‧‧電晶體
MB‧‧‧電晶體
MD‧‧‧電晶體
MDB‧‧‧電晶體
SW1‧‧‧開關
M1‧‧‧節點
M2‧‧‧節點
EX‧‧‧外部資訊
P1‧‧‧位置資訊
P2‧‧‧資訊
V‧‧‧影像資訊
V0‧‧‧電位
V1‧‧‧電位
VDD‧‧‧電源電位
11‧‧‧基板
12‧‧‧剝離膜
13a‧‧‧端子
13b‧‧‧絕緣膜
13c‧‧‧連接部
13d‧‧‧電路
13e‧‧‧絕緣膜
30‧‧‧接合層
42‧‧‧基材
91S‧‧‧起點
100‧‧‧電晶體
102‧‧‧基板
104‧‧‧導電膜
106‧‧‧絕緣膜
107‧‧‧絕緣膜
108‧‧‧氧化物半導體膜
108a‧‧‧氧化物半導體膜
108b‧‧‧氧化物半導體膜
108c‧‧‧氧化物半導體膜
112a‧‧‧導電膜
112b‧‧‧導電膜
114‧‧‧絕緣膜
116‧‧‧絕緣膜
118‧‧‧絕緣膜
120a‧‧‧導電膜
120b‧‧‧導電膜
150‧‧‧電晶體
200‧‧‧資訊處理裝置
201‧‧‧手錶
202‧‧‧通訊設備
210‧‧‧算術裝置
211‧‧‧運算部
212‧‧‧記憶部
214‧‧‧傳輸路徑
215‧‧‧輸入/輸出介面
220‧‧‧輸入/輸出裝置
230‧‧‧顯示部
240‧‧‧輸入部
250‧‧‧檢測部
280‧‧‧振盪部
290‧‧‧通訊部
500‧‧‧半導體裝置
500B‧‧‧半導體裝置
500C‧‧‧半導體裝置
500D‧‧‧半導體裝置
500E‧‧‧半導體裝置
500F‧‧‧半導體裝置
501A‧‧‧絕緣膜
501B‧‧‧絕緣膜
501C‧‧‧絕緣膜
502‧‧‧像素
504‧‧‧導電膜
505‧‧‧接合層
506‧‧‧絕緣膜
508‧‧‧半導體膜
510‧‧‧基板
510W‧‧‧剝離膜
511‧‧‧佈線
512A‧‧‧導電膜
512B‧‧‧導電膜
516‧‧‧絕緣膜
518‧‧‧絕緣膜
519D‧‧‧端子
520‧‧‧功能層
521A‧‧‧絕緣膜
521B‧‧‧絕緣膜
524‧‧‧導電膜
528‧‧‧絕緣膜
530‧‧‧電路
550‧‧‧顯示元件
550W‧‧‧顯示元件
551‧‧‧導電膜
551W‧‧‧導電膜
552‧‧‧導電膜
552W‧‧‧導電膜
553‧‧‧包括發光性有機化合物的層
553W‧‧‧包括發光性有機化合物的層
560‧‧‧基材
563‧‧‧接合層
565‧‧‧樹脂層
570‧‧‧基材
570A‧‧‧絕緣膜
570B‧‧‧基材
570C‧‧‧樹脂
570P‧‧‧功能薄膜
571‧‧‧絕緣膜
572‧‧‧絕緣膜
573‧‧‧保護膜
573a‧‧‧保護膜
573b‧‧‧保護膜
573c‧‧‧保護膜
574‧‧‧絕緣膜
575‧‧‧接近度感測器
576‧‧‧開口部
591‧‧‧連接部
592‧‧‧連接部
800‧‧‧輸入/輸出裝置
801‧‧‧上蓋
802‧‧‧下蓋
803‧‧‧FPC
804‧‧‧觸控感測器
805‧‧‧FPC
806‧‧‧顯示面板
809‧‧‧框架
810‧‧‧驅動電路
811‧‧‧電池
1189‧‧‧ROM介面
1190‧‧‧基板
1191‧‧‧ALU
1192‧‧‧ALU控制器
1193‧‧‧指令解碼器
1194‧‧‧中斷控制器
1195‧‧‧時序控制器
1196‧‧‧暫存器
1197‧‧‧暫存器控制器
1198‧‧‧匯流排介面
1199‧‧‧ROM
1200‧‧‧記憶元件
1201‧‧‧電路
1202‧‧‧電路
1203‧‧‧開關
1204‧‧‧開關
1206‧‧‧邏輯元件
1207‧‧‧電容元件
1208‧‧‧電容元件
1209‧‧‧電晶體
1210‧‧‧電晶體
1213‧‧‧電晶體
1214‧‧‧電晶體
1220‧‧‧電路
3001‧‧‧佈線
3002‧‧‧佈線
3003‧‧‧佈線
3004‧‧‧佈線
3005‧‧‧佈線
3200‧‧‧電晶體
3300‧‧‧電晶體
3400‧‧‧電容元件
5000‧‧‧外殼
5001‧‧‧顯示部
5002‧‧‧顯示部
5003‧‧‧揚聲器
5004‧‧‧LED燈
5005‧‧‧操作鍵
5006‧‧‧連接端子
5007‧‧‧感測器
5008‧‧‧麥克風
5009‧‧‧開關
5010‧‧‧紅外線埠
5011‧‧‧記錄介質讀取部
5012‧‧‧支撐部
5013‧‧‧耳機
5014‧‧‧天線
5015‧‧‧快門按鈕
5016‧‧‧影像接收部
5017‧‧‧充電器
7302‧‧‧外殼
7304‧‧‧顯示面板
7305‧‧‧圖示
7306‧‧‧圖示
7311‧‧‧操作按鈕
7312‧‧‧操作按鈕
7313‧‧‧連接端子
7321‧‧‧腕帶
7322‧‧‧錶帶扣
在圖式中：圖1A和圖1B是說明實施方式的半導體裝置的結構的俯視圖及電路圖；圖2A至圖2C是說明實施方式的半導體裝置的結構的剖面圖；圖3是說明實施方式的半導體裝置的結構的剖面圖；圖4A至圖4C是說明實施方式的半導體裝置的結構的剖面圖；圖5是說明實施方式的半導體裝置的製造方法的流程圖；圖6A1、圖6A2、圖6B1、圖6B2、圖6C1、圖6C2、圖6D1和圖6D2是說明實施方式的半導體裝置的製造方法的俯視圖及剖面圖；圖7A1、圖7A2、圖7B、圖7C1、圖7C2、圖7D1和圖7D2是說明實施方式的半導體裝置的製造方法的俯視圖及剖面圖；圖8是說明實施方式的半導體裝置的製造方法的流程圖； 圖9是說明實施方式的半導體裝置的製造方法的剖面圖；圖10是說明實施方式的半導體裝置的製造方法的剖面圖；圖11是說明實施方式的半導體裝置的製造方法的剖面圖；圖12是說明實施方式的半導體裝置的製造方法的剖面圖；圖13是說明實施方式的半導體裝置的製造方法的剖面圖；圖14是說明實施方式的半導體裝置的製造方法的剖面圖；圖15A至圖15D是說明實施方式的電晶體的結構的圖；圖16A至圖16C是說明實施方式的電晶體的結構的圖；圖17是說明實施方式的輸入/輸出裝置的結構的圖；圖18A和圖18B是說明實施方式的資訊處理裝置的結構的方塊圖及投影圖；圖19A和圖19B是說明實施方式的程式的流程圖；圖20A至圖20C是說明實施方式的半導體裝置的結構的剖面圖及電路圖；圖21是說明實施方式的CPU的結構的方塊圖；圖22是說明實施方式的記憶元件的結構的電路圖；圖23A至圖23H是說明實施方式的電子裝置的結構的圖；圖24是說明實施方式的半導體裝置的結構的剖面圖；圖25A至圖25C是說明實施方式的半導體裝置的結構的圖；圖26是說明實施方式的半導體裝置的結構的剖面圖；圖27A至圖27C是說明實施方式的半導體裝置的結構的圖；圖28是說明實施方式的半導體裝置的結構的剖面圖；圖29A至圖29C是說明實施方式的半導體裝置的結構的圖。
本發明的一個實施方式的半導體裝置包括：包括開口部的絕緣膜；貫穿開口部的第一連接部；與絕緣膜的一個表面接觸且與第一連接部電連接的端子；以及在絕緣膜的另一個表面上與第一連接部電連接的電路。
另外，端子包括填埋於絕緣膜中的區域及沒被絕緣膜覆蓋的區域，並且，電路包括半導體元件。
另外，絕緣膜的厚度為3nm以上且1500nm以下。本發明的一個實施方式的半導體裝置包括具有與所述絕緣膜重疊的區域的基材，基材包括撓性區域或彎曲區域，電路被設置在絕緣膜與撓性區域之間或者絕緣膜與彎曲區域之間。
由此，可以藉由對包括設置在包括撓性區域或彎曲區域的基材與絕緣膜之間的半導體元件的電路經過端子供應電力或電信號等，來使該電路進行工作。其結果是，可以提供方便性或可靠性優異的新穎的半導體裝置。
參照圖式對實施方式進行詳細說明。注意，本發明不侷限於以下說明，而所屬技術領域的通常知識者可以很容易地理解一個事實就是其方式及詳細內容在不脫離本發明的精神及其範圍的情況下可以被變換為各種各樣的形式。因此，本發明不應該被解釋為僅侷限在以下所示的實施方式所記載的內容中。注意，在下面說明的發明結構中，在不同的圖式中共同使用相同的元件符號來表示相同的部分或具有相同功能的部分，而省略反復說明。
實施方式1
在本實施方式中，參照圖1A和圖1B及圖2A至圖2C對本發明的一個實施方式的半導體裝置的結構進行說明。
圖1A和圖1B為說明本發明的一個實施方式的半導體裝置的結構的圖。圖1A為本發明的一個實施方式的半導體裝置500的俯視圖，圖1B為可用於半導體裝置500的電路的電路圖。
圖2A和圖2B為說明本發明的一個實施方式的半導體裝置500的結構的圖。圖2A為圖1A所示的切斷線X1-X2、X3-X4和X5-X6之間的剖面圖。圖2B為說明圖2A所示的電晶體M的詳細結構的剖面圖，圖2C為說明圖2A所示的電晶體MD的詳細結構的剖面圖。注意，在本說明書中，有時將取1以上的整數的值的變數用於符號。例如，有時將包含取1以上的整數的值的變數p的(p)用於指定最大為p個組件中的任一個的符號的一部分。另外，例如，有時將包含取1以上的整數的值的變數m及變數n的(m，n)用於指定最大為m×n個組件中的任一個的符號的一部分。
〈半導體裝置的結構實例〉
在本實施方式中進行說明的半導體裝置500包括第二絕緣膜501B、第一連接部591、端子519D及電路530(i，j)(參照圖1B及圖2A)。另外，半導體裝置500還包括基材570。
第二絕緣膜501B包括開口部。第二絕緣膜501B的厚度為3nm以上且1500nm以下，較佳為10nm以上且1200nm以下，更佳為100nm以上且1000nm以下，進一步較佳為300nm以上且800nm以下。
第一連接部591設置在開口部內。另外，可以將第一連接部591稱為貫穿電極。
端子519D包括與第二絕緣膜501B的一個表面接觸的區域。端子519D與第一連接部591電連接。端子519D包括填埋於第二絕緣膜501B中的區域及沒被第二絕緣膜501B覆蓋的區域。
電路530(i，j)在第二絕緣膜501B的另一個表面上與第一連接部591電連接。電路530(i，j)包括半導體元件。可以將第二絕緣膜501B的另一個表面稱為第二絕緣膜501B的背面。第二絕緣膜501B的另一個表面與一個表面對置。
基材570包括與第二絕緣膜501B重疊的區域。基材570包括撓性區域或彎曲區域。
電路530(i，j)設置在第二絕緣膜501B與撓性區域之間或者第二絕緣膜501B與彎曲區域之間。
由此，可以藉由對包括設置在包括撓性區域或彎曲區域的基材與絕緣膜之間的半導體元件的電路經過端子供應電力或電信號等，來使該電路進行工作。其結果是，可以提供方便性或可靠性優異的新穎的半導體裝置。
半導體裝置500包括與電路530(i，j)電連接的顯示元件550。顯示 元件550設置在撓性區域與第二絕緣膜501B之間或者彎曲區域與第二絕緣膜501B之間。
由此，可以藉由對包括設置在包括撓性區域或彎曲區域的基材與絕緣膜之間的半導體元件的電路經過端子供應電力或電信號等，來使顯示元件進行工作。其結果是，可以提供方便性或可靠性優異的新穎的顯示面板。
在本實施方式中說明的半導體裝置500包括具有電路530(i，j)及與電路530(i，j)電連接的顯示元件550的像素502(i，j)(參照圖1A和圖1B)。在半導體裝置500包括顯示元件550的情況下，可以將半導體裝置500稱為顯示面板。
半導體裝置500包括一個或多個像素502(i，j)(參照圖1A)。例如，半導體裝置500可以包括配置為行方向為n個且與行方向交叉的列方向為m個的行列狀的像素502(i，j)。注意，i是1以上且m以下的整數，j是1以上且n以下的整數，m及n是1以上的整數。
另外，半導體裝置500可以包括與配置在行方向上的像素502(i，1)至像素502(i，n)電連接的掃描線G(i)(參照圖1B)。
另外，半導體裝置500可以包括與配置在列方向上的像素502(1，j)至像素502(m，j)電連接的信號線S(j)。
另外，半導體裝置500包括具有與像素502(i，j)重疊的區域的功能薄膜570P。半導體裝置500在功能薄膜570P與第二絕緣膜501B之間包括基材570(參照圖2A)。
另外，半導體裝置500包括功能層520。功能層520包括第二絕緣膜501B、絕緣膜521A、絕緣膜521B及絕緣膜528。
第二絕緣膜501B具有設置有第一連接部591的開口部。在本實施方式中，說明將疊層膜用於第二絕緣膜501B的例子，但是也可以將一個膜用於第二絕緣膜501B。
絕緣膜521B具有與第二絕緣膜501B重疊的區域。
絕緣膜521A被配置在第二絕緣膜501B與絕緣膜521B之間。
另外，絕緣膜521A包括設置有第二連接部592的開口部。
絕緣膜528包括設置有顯示元件550的開口部。
另外，半導體裝置500包括：具有與功能層520重疊的區域的基材570；以及貼合功能層520與基材570的接合層505。
另外，半導體裝置500包括驅動電路GD。驅動電路GD例如包括電晶體MD(參照圖1A及圖2A至圖2C)。驅動電路GD例如具有將選擇信號供應到掃描線G(i)的功能。
另外，半導體裝置500包括與電路530(i，j)電連接的佈線511。另外，半導體裝置500包括與電路530(i，j)電連接的端子519D(參照圖1B及圖2A至圖2C)。
另外，半導體裝置500包括與電路530(i，j)電連接的佈線ANO及與電路530(i，j)電連接的佈線VCOM。
另外，例如可以將撓性印刷基板FPC1使用導電材料ACF1電連接到端子519D。
半導體裝置500以與第二絕緣膜501B之間夾有功能層520的方式包括保護膜573。例如，以使保護膜573與絕緣膜506接觸的區域圍繞電路530(i，j)或顯示元件550的方式設置保護膜573。由此，可以抑制雜質擴散到電路530(i，j)或顯示元件550(參照圖2A)。
明確而言，可以將保護膜573a與保護膜573c之間層疊有保護膜573b的複合材料用於保護膜573。
另外，例如可以將具有根據影像資訊供應影像信號的功能的驅動電路SD使用導電材料電連接到半導體裝置500(參照圖1A)。
下面說明半導體裝置500的各組件。注意，有時無法明確區分上述組件，一個組件可能兼作其他組件或包含其他組件的一部分。
〈結構〉
半導體裝置500包括功能層520、接合層505或基材570。半導體裝置500包括功能薄膜570P。半導體裝置500包括撓性區域或彎曲區域。
半導體裝置500包括像素502(i，j)、電路530(i，j)或顯示元件550。
半導體裝置500包括半導體元件。半導體裝置500包括開關SW1、電晶體M、電晶體MD或者電容元件C。
半導體裝置500包括端子519D、佈線511、掃描線G(i)、信號線S(j)、佈線ANO或者佈線VCOM。半導體裝置500包括第一連接部591或者第二連接部592。
半導體裝置500包括第二絕緣膜501B、絕緣膜521A、絕緣膜521B或者絕緣膜528。
半導體裝置500包括驅動電路GD。
半導體裝置500包括保護膜573。
《基材570》
例如，可以將第6代(1500mm×1850mm)、第7代(1870mm×2200mm)、第8代(2200mm×2400mm)、第9代(2400mm×2800mm)、第10代(2950mm×3400mm)等大面積的玻璃基板用於基材570。由此，可以製造大型半導體裝置。
可以將有機材料、無機材料或混合有機材料和無機材料等的複合材料等用於基材570。例如，可以將玻璃、陶瓷、金屬等無機材料用於基材570。
明確而言，可以將無鹼玻璃、鈉鈣玻璃、鉀鈣玻璃、水晶玻璃、石英或藍寶石等用於基材570。明確而言，可以將無機氧化物膜、無機氮化物膜或無機氧氮化物膜等用於基材570。例如，可以將氧化矽、氮化矽、氧氮化矽、氧化鋁膜等用於基材570。此外，可以將SUS或鋁等用於基材570。
例如，可以將以矽或碳化矽為材料的單晶半導體基板或多晶半導體基板、以矽鍺為材料的化合物半導體基板、SOI(Silicon on Insulator：絕緣層上覆矽)基板等用於基材570。由此，可以將半導體元件形成於基材570。
例如，可以將樹脂、樹脂薄膜或塑膠等有機材料用於基材570。明確而言，可以將聚酯、聚烯烴、聚醯胺、聚醯亞胺、聚碳酸酯或丙烯酸樹脂等的樹脂薄膜或樹脂板用於基材570。
例如，基材570可以使用將金屬板、薄板狀的玻璃板或無機材料等的膜貼合於樹脂薄膜等的複合材料。例如，基材570可以使用將纖維狀或粒子狀的金屬、玻璃或無機材料等分散到樹脂薄膜而得到的複合材料。例如，基材570可以使用將纖維狀或粒子狀的樹脂或有機材料等分散到無機材料而得到的複合材料。
另外，可以將單層的材料或層疊有多個層的材料用於基材570。例如，也可以將層疊有基材與防止包含在基材中的雜質擴散的絕緣膜等的材料用於基材570。明確而言，可以將層疊有玻璃與防止包含在玻璃中的雜質擴散的選自氧化矽層、氮化矽層或氧氮化矽層等中的一種或多種的膜的材料用於基材570。或者，可以將層疊有樹脂與防止透過樹脂的雜質的擴散的氧化矽膜、氮化矽膜或氧氮化矽膜等的材料用於基材570。
明確而言，可以將聚酯、聚烯烴、聚醯胺、聚醯亞胺、聚碳酸酯或丙烯酸樹脂等的樹脂薄膜、樹脂板或疊層體等用於基材570。
明確而言，可以將包含聚酯、聚烯烴、聚醯胺(尼龍、芳族聚醯胺等)、 聚醯亞胺、聚碳酸酯、丙烯酸樹脂、氨酯樹脂、環氧樹脂或矽酮等具有矽氧烷鍵合的樹脂的材料用於基材570。或者，可以將包含選自這些樹脂中的一個或多個樹脂的薄膜、板或疊層體等用於基材570。
明確而言，可以將聚對苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚碸(PES)或丙烯酸樹脂等用於基材570。
另外，可以將紙或木材等用於基材570。
例如，可以將撓性基材用於基材570。另外，可以將彎曲的基材用於基材570。
可以在基材上直接形成電晶體或電容元件等。另外，可以在具有耐熱性的製程用基板上形成電晶體或電容元件等，並將該電晶體或電容元件等轉置到基材。由此，例如可以在撓性基材上形成電晶體或電容元件等。
另外，在透過基材570觀看顯示元件550的顯示的情況下，將透光材料用於基材570。
《端子519D、佈線511、掃描線G(i)、信號線S(j)、佈線ANO及佈線VCOM》
可以將導電材料用於端子519D、佈線511、掃描線G(i)、信號線S(j)、佈線ANO或佈線VCOM等。
例如，可以將無機導電材料、有機導電材料、金屬或導電陶瓷等用於端子519D、佈線511、掃描線G(i)、信號線S(j)、佈線ANO或佈線VCOM等。
明確而言，可以將從鋁、金、鉑、銀、銅、鉻、鉭、鈦、鉬、鎢、鎳、鐵、鈷、鈀或錳中選擇的金屬元素等用於端子519D、佈線511、掃描線G(i)、信號線S(j)、佈線ANO或佈線VCOM等。或者，可以將含有上述金屬元素的合金等用於端子519D、佈線511、掃描線G(i)、信號線S(j)、佈線ANO或佈線VCOM等。尤其是，銅和錳的合金適用於利用濕蝕刻的 微細加工。
明確而言，端子519D、佈線511、掃描線G(i)、信號線S(j)、佈線ANO或佈線VCOM等可以使用如下結構：在鋁膜上層疊鈦膜的兩層結構；在氮化鈦膜上層疊鈦膜的兩層結構；在氮化鈦膜上層疊鎢膜的兩層結構；在氮化鉭膜或氮化鎢膜上層疊鎢膜的兩層結構；依次層疊鈦膜、鋁膜和鈦膜的三層結構等。
明確而言，可以將氧化銦、銦錫氧化物、銦鋅氧化物、氧化鋅、添加有鎵的氧化鋅等導電氧化物用於端子519D、佈線511、掃描線G(i)、信號線S(j)、佈線ANO或佈線VCOM等。
例如，可以將含有石墨烯或石墨的膜用於端子519D、佈線511、掃描線G(i)、信號線S(j)、佈線ANO或佈線VCOM等。
明確而言，藉由形成含有氧化石墨烯的膜並使含有氧化石墨烯的膜還原，可以形成含有石墨烯的膜。作為還原方法，可以舉出加熱的方法或使用還原劑的方法等。
例如，可以將導電性高分子用於端子519D、佈線511、掃描線G(i)、信號線S(j)、佈線ANO或佈線VCOM等。
《第一連接部591、第二連接部592》
可以將導電材料用於第一連接部591及第二連接部592。例如，可以使用可用於端子519D、佈線511、掃描線G(i)、信號線S(j)、佈線ANO或佈線VCOM等的材料。
《接合層505》
可以將無機材料、有機材料或無機材料和有機材料的複合材料等用於接合層505。
例如，可以將熱熔性樹脂或固化性樹脂等有機材料用於接合層505。
例如，可以將反應固化型黏合劑、光固化型黏合劑、熱固性黏合劑和/或厭氧型黏合劑等有機材料用於接合層505。
明確而言，可以將包含環氧樹脂、丙烯酸樹脂、矽酮樹脂、酚醛樹脂、聚醯亞胺樹脂、亞胺樹脂、PVC(聚氯乙烯)樹脂、PVB(聚乙烯醇縮丁醛)樹脂、EVA(乙烯-醋酸乙烯酯)樹脂等的黏合劑用於接合層505。
《功能層520》
例如，可以將功能電路、功能元件、光學元件或功能膜等用於功能層520。
明確而言，可以將顯示元件、用來驅動顯示元件的電路、用來驅動電路的驅動電路、彩色膜或者防潮膜等用於功能層520。
例如，可以將顯示元件550、電路530(i，j)、第一連接部591或第二連接部592用於功能層520。另外，可以將第二絕緣膜501B、絕緣膜521A、絕緣膜521B或絕緣膜528用於功能層520。
《顯示元件550》
例如，可以將發光元件用於顯示元件550。明確而言，可以將有機電致發光元件、無機電致發光元件或發光二極體等用於顯示元件550。
例如，可以將第一導電膜551、具有與第一導電膜551重疊的區域的第二導電膜552、以及第一導電膜551與第二導電膜552之間的包括發光性有機化合物的層553用於顯示元件550。
例如，可以將以發射藍色光、綠色光或紅色光的方式形成的疊層體用於包含發光性有機化合物的層553。
例如，可以將以發射白色光的方式形成的疊層體用於包含發光性有機化合物的層553。明確而言，可以將如下疊層體用於包含發光性有機化合物的層553：層疊有包括包含發射藍色光的螢光材料的發光性有機化合物的層及包含螢光材料以外的發射綠色光及紅色光的材料的層或包含螢光材料以 外的發射黃色光的材料的層。
例如，可以將用於佈線511等的材料用於第一導電膜551或第二導電膜552。
例如，可以將導電材料用於第一導電膜551。可以將反射可見光的導電材料用於第一導電膜551。可以將反射可見光的材料與導電材料的疊層材料用於第一導電膜551。
例如，可以將透過可見光的導電材料用於第二導電膜552。
明確而言，作為第二導電膜552可以使用導電性氧化物、包含銦的導電性氧化物、氧化銦、銦錫氧化物、銦鋅氧化物、氧化鋅、添加有鎵的氧化鋅等。
或者，可以將薄得可以透光的金屬膜用於第二導電膜552。
《電路530(i，j)》
例如，可以將開關SW1、電容元件C或電晶體M用於電路530(i，j)(參照圖1B)。另外，可以將掃描線G(i)、信號線S(j)、佈線ANO及佈線VCOM電連接到電路530(i，j)。
開關SW1包括與掃描線G(i)電連接的控制電極及與信號線S(j)電連接的第一電極。可以將電晶體用於開關SW1。
電晶體M包括與開關SW1的第二電極電連接的閘極電極及與佈線ANO電連接的第一電極。
電容元件C包括與開關SW1的第二電極電連接的第一電極及與電晶體M的第二電極電連接的第二電極。
可以使顯示元件550的第一導電膜551與電晶體M的第二電極電連接，並使顯示元件550的第二導電膜552與佈線VCOM電連接。
《電晶體M》
電晶體M包括半導體膜508及具有與半導體膜508重疊的區域的導電膜504(參照圖2B)。另外，電晶體M包括導電膜512A及導電膜512B。電晶體M在半導體膜508與導電膜504之間包括絕緣膜506。
導電膜504被用作閘極電極，絕緣膜506被用作閘極絕緣膜。另外，導電膜512A被用作源極電極和汲極電極中的一個，導電膜512B被用作源極電極和汲極電極中的另一個。
功能層520可以包括覆蓋電晶體M的絕緣膜516或絕緣膜518。由此，可以抑制雜質向電晶體M的擴散。
例如，可以使用底閘極型或頂閘極型等電晶體。
例如，可以利用使用包含第4族元素的半導體的電晶體。明確而言，可以將包含矽的半導體用於半導體膜。例如，可以使用將單晶矽、多晶矽、微晶矽或非晶矽等用於半導體膜的電晶體。
例如，可以利用使用氧化物半導體的電晶體。明確而言，可以將包含銦的氧化物半導體或包含銦、鎵及鋅的氧化物半導體用於半導體膜。
例如，可以使用關閉狀態(off-state)時的洩漏電流比將非晶矽用於半導體膜的電晶體小的電晶體。明確而言，可以使用將氧化物半導體用於半導體膜的電晶體。
由此，可以使電路能夠保持影像信號的時間比使用將非晶矽用於半導體膜的電晶體的電路長。明確而言，可以抑制閃爍的發生，並以低於30Hz、較佳為低於1Hz、更佳為低於1次/分的頻率供應選擇信號。其結果是，可以降低半導體裝置的使用者的眼疲勞。另外，可以降低伴隨驅動的功耗。
或者，例如，可以利用使用化合物半導體的電晶體。明確而言，可以將包含砷化鎵的半導體用於半導體膜。
例如，可以利用使用有機半導體的電晶體。明確而言，可以將包含聚並苯類或石墨烯的有機半導體用於半導體膜。
《開關SW1》
可以將電晶體用於開關SW1。
例如，可以將包括能夠與電晶體M的半導體膜在同一製程中形成的半導體膜的電晶體用於開關SW1。
《第二絕緣膜501B》
在本實施方式中，說明將疊層膜用於第二絕緣膜501B的例子，但是也可以將一個膜用於第二絕緣膜501B。
例如，可以將絕緣性無機材料、絕緣性有機材料或包含無機材料和有機材料的絕緣性複合材料用於第二絕緣膜501B。
明確而言，可以將無機氧化物膜、無機氮化物膜、無機氧氮化物膜等或層疊有上述膜的疊層材料用於第二絕緣膜501B。例如，可以將包含氧化矽膜、氮化矽膜、氧氮化矽膜、氧化鋁膜等或層疊有上述膜的疊層材料的膜用於第二絕緣膜501B。
明確而言，可以將聚酯、聚烯烴、聚醯胺、聚醯亞胺、聚碳酸酯、聚矽氧烷或丙烯酸樹脂等或者上述樹脂的疊層材料或複合材料等用於第二絕緣膜501B。另外，也可以使用具有感光性的材料形成第二絕緣膜501B。
明確而言，可以將包括層疊有厚度為600nm的氧氮化矽膜及厚度為200nm的氮化矽膜的疊層材料的膜用於第二絕緣膜501B。
明確而言，可以將包括依次層疊有厚度為600nm的氧氮化矽膜、厚度為200nm的氮化矽膜、厚度為200nm的氧氮化矽膜、厚度為140nm的氮氧化矽膜及厚度為100nm的氧氮化矽膜的疊層材料的膜用於第二絕緣膜501B。
由此，可以使第二絕緣膜501B的水蒸氣穿透率成為1 10-5g/(m2．day)以下，較佳為1 10-6g/(m2．day)以下，更佳為1 10-7g/(m2．day)以下，進一步較佳為1 10-8g/(m2．day)以下。
《絕緣膜521A、絕緣膜521B、絕緣膜528》
可以將可用於第二絕緣膜501B的材料用於絕緣膜521A、絕緣膜521B或絕緣膜528。
由此，例如可以使起因於與絕緣膜521A重疊的各種結構的步階平坦化。或者，可以使用設置在多個佈線之間的絕緣膜521B來防止多個佈線的短路。或者，使用具有與第一導電膜551重疊的開口部的絕緣膜528來防止在第一導電膜551的端部發生的第一導電膜551與第二導電膜552之間的短路。
《保護膜573》
例如，可以將絕緣性無機材料、絕緣性有機材料或包含無機材料和有機材料的絕緣性複合材料用於保護膜573。
明確而言，可以將絕緣性無機材料用於保護膜573a及保護膜573c並將絕緣性有機材料用於保護膜573b。由此，可以形成針孔或細孔等缺陷少的保護膜573。
由此，可以使保護膜573的水蒸氣穿透率成為1 10-5g/(m2．day)以下，較佳為1 10-6g/(m2．day)以下，更佳為1 10-7g/(m2．day)以下，進一步較佳為1 10-8g/(m2．day)以下。
《功能薄膜570P》
例如，可以將圓偏光板或防反射膜等用於功能薄膜570P。
另外，可以將抑制塵埃的附著的抗靜電膜、不容易沾汙的拒水性的膜、抑制使用時發生損傷的硬塗膜等用於功能薄膜570P。
《驅動電路GD》
可以將移位暫存器等各種時序電路等用於驅動電路GD。例如，可以將電晶體MD、電容元件等用於驅動電路GD。明確而言，可以使用包括能夠與電晶體M的半導體膜在同一製程中形成的半導體膜的電晶體。
或者，可以將具有與電晶體M不同的結構的電晶體用於電晶體MD。明確而言，可以將包括導電膜524的電晶體用於電晶體MD(參照圖2C)。在導電膜524與導電膜504之間設置半導體膜508，在導電膜524與半導體膜508之間設置絕緣膜516，並在半導體膜508與導電膜504之間設置絕緣膜506。例如，將導電膜524電連接到供應與導電膜504相同電位的佈線。
注意，也可以將具有與電晶體M相同的結構的電晶體用於電晶體MD。
《驅動電路SD》
例如，可以將集成電路用於驅動電路SD。明確而言，可以使用在矽基板上形成的集成電路。
例如，可以利用COG(Chip on glass：晶粒玻璃接合)法將驅動電路SD安裝於形成在第二絕緣膜501B上的焊盤上。明確而言，使用異方性導電膜將集成電路安裝於焊盤上。焊盤與電路530(i，j)電連接。
〈氧化物半導體的電阻率的控制方法〉
對控制氧化物半導體膜的電阻率的方法進行說明。
可以將具有指定的電阻率的氧化物半導體膜用於半導體膜508或導電膜524。
例如，可以藉由控制氧化物半導體膜所包含的氫、水等雜質的濃度和/或膜中的氧缺陷來控制氧化物半導體膜的電阻率。
明確而言，可以藉由電漿處理來增加或減少氫、水等的雜質濃度和/或膜中的氧缺陷。
明確而言，可以利用使用包含選自稀有氣體(He、Ne、Ar、Kr、Xe)、氫、硼、磷及氮中的一種以上的氣體進行的電漿處理。例如，可以利用Ar氛圍下的電漿處理、Ar和氫的混合氣體氛圍下的電漿處理、氨氛圍下的電漿處理、Ar和氨的混合氣體氛圍下的電漿處理或氮氛圍下的電漿處理等。由此，氧化物半導體膜可以具有高載子密度及低電阻率。
或者，可以利用離子植入法、離子摻雜法或電漿浸沒離子佈植技術等，將氫、硼、磷或氮注入到氧化物半導體膜，由此使氧化物半導體膜具有低電阻率。
或者，可以以接觸氧化物半導體膜的方式形成包含氫的絕緣膜，並且使氫從絕緣膜擴散到氧化物半導體膜。由此，可以提高氧化物半導體膜的載子密度，並降低電阻率。
例如，藉由以接觸氧化物半導體膜的方式形成膜中的含氫濃度為1×1022atoms/cm3以上的絕緣膜，可以有效地使氧化物半導體膜含氫。明確而言，可以以接觸氧化物半導體膜的方式形成氮化矽膜。
包含在氧化物半導體膜中的氫與鍵合於金屬原子的氧起反應生成水，與此同時在發生氧脫離的晶格(或氧脫離的部分)中形成氧缺陷。當氫進入該氧缺陷時，有時產生作為載子的電子。另外，有時由於氫的一部分與鍵合於金屬原子的氧鍵合，產生作為載子的電子。由此，氧化物半導體膜可以具有高載子密度及低電阻率。
明確而言，可以適當地將藉由二次離子質譜分析法(SIMS：Secondary Ion Mass Spectrometry)得到的氫濃度為8×1019atoms/cm3以上、較佳為1×1020atoms/cm3以上、更佳為5×1020atoms/cm3以上的氧化物半導體用於導電膜524。
另一方面，可以將電阻率高的氧化物半導體用於形成有電晶體的通道的半導體膜。
例如，以接觸氧化物半導體的方式形成包含氧的絕緣膜(換言之，能 夠釋放氧的絕緣膜)，將氧從絕緣膜供應到氧化物半導體膜中，而可以填充膜中或介面的氧缺陷。由此，氧化物半導體膜可以具有高電阻率。
例如，可以將氧化矽膜或氧氮化矽膜用於能釋放氧的絕緣膜。
氧缺陷被填補且氫濃度被降低的氧化物半導體膜可以說是高純度本質或實質上高純度本質的氧化物半導體膜。在此，“實質上本質”是指氧化物半導體膜的載子密度低於8×1011個/cm3，較佳為低於1×1011個/cm3，更佳為低於1×1010個/cm3。高純度本質或實質上高純度本質的氧化物半導體膜具有較少的載子發生源，因此可以具有較低的載子密度。此外，高純度本質或實質上高純度本質的氧化物半導體膜的缺陷能階密度低，因此可以降低陷阱態密度。
包括高純度本質或實質上高純度本質的氧化物半導體膜的電晶體的關態電流顯著低，即便是通道寬度為1×106μm、通道長度為10μm的元件，當源極電極與汲極電極間的電壓(汲極電壓)在1V至10V的範圍時，關態電流也可以為半導體參數分析儀的測定極限以下，亦即1×10-13A以下。
將上述高純度本質或實質上高純度本質的氧化物半導體膜用於通道區域的電晶體的電特性的變動小且可靠性高。
明確而言，可以適當地將藉由二次離子質譜分析法(SIMS：Secondary Ion Mass Spectrometry)得到的氫濃度為2×1020atoms/cm3以下、較佳為5×1019atoms/cm3以下、更佳為1×1019atoms/cm3以下、更佳為低於5×1018atoms/cm3、更佳為1×1018atoms/cm3以下、更佳為5×1017atoms/cm3以下、更佳為1×1016atoms/cm3以下的氧化物半導體用於形成有電晶體的通道的半導體。
將氫濃度和/或氧缺陷量比半導體膜508多且電阻率比半導體膜508低的氧化物半導體膜用於導電膜524。
另外，導電膜524所包含的氫濃度是半導體膜508所包含的氫濃度的2倍以上，較佳為10倍以上。
另外，導電膜524的電阻率是半導體膜508的電阻率的1×10-8倍以上且低於1×10-1倍。
明確而言，導電膜524的電阻率為1×10-3Ωcm以上且低於1×104Ωcm，較佳為1×10-3Ωcm以上且低於1×10-1Ωcm。
〈半導體裝置的結構實例2.〉
參照圖3對本發明的一個實施方式的半導體裝置的其他的結構進行說明。
圖3為說明本發明的一個實施方式的半導體裝置500B的結構的圖。圖3為圖1A所示的切斷線X1-X2、X3-X4和X5-X6之間的本發明的一個實施方式的半導體裝置500B的剖面圖。
半導體裝置500B與參照圖2A至圖2C進行說明的半導體裝置500的不同之處在於：包括其顯示能夠從第二絕緣膜501B一側被看到的顯示元件550W代替顯示元件550(參照圖3)；包括顯示元件550W及第二絕緣膜501B之間的彩色膜CF；包括具有與第二絕緣膜501B重疊的區域的基材560；包括貼合第二絕緣膜501B與基材560的接合層563；包括與顯示元件550W之間夾有第二絕緣膜501B的功能薄膜570P。在此，僅對不同的結構進行詳細的說明，關於可使用相同結構的部分，援用上述說明。
《顯示元件550W》
例如，可以將發光元件用於顯示元件550W。明確而言，可以將有機電致發光元件、無機電致發光元件或發光二極體等用於顯示元件550W。
明確而言，可以將以發射白色光的方式形成的疊層體用於包含發光性有機化合物的層553W。
例如，可以將反射可見光的導電材料用於第二導電膜552W。另外，可以將透過可見光的導電材料用於第一導電膜551W。由此，顯示元件550W可以將白色光向第二絕緣膜501B射出。
《彩色膜CF》
可以將透過指定顏色的光的材料用於彩色膜CF。由此，例如可以將彩色膜CF用於濾色片。
例如，可以將透過藍色光的材料、透過綠色光的材料、透過紅色光的材料、透過黃色光的材料或透過白色光的材料等用於彩色膜CF。
《基材560》
可以將可用於基材570的材料用於基材560。例如，可以將撓性基材用於基材560。另外，可以將彎曲的基材用於基材560。
另外，在透過基材560觀看顯示元件550W的顯示的情況下，將透光材料用於基材560。
《接合層563》
可以將可用於接合層505的材料用於接合層563。
《端子519D》
另外，例如可以將撓性印刷基板FPC1使用導電材料ACF1電連接到端子519D。
例如，可以在端子519D的周圍形成用來固定撓性印刷基板FPC1的樹脂層565。由此，可以防止撓性印刷基板FPC1從端子519D分離(參照圖3)。
〈半導體裝置的結構實例3.〉
參照圖4A至圖4C對本發明的一個實施方式的半導體裝置的其他的結構進行說明。
圖4A至圖4C為說明本發明的一個實施方式的半導體裝置500C的結構的圖。圖4A為圖1A所示的切斷線X1-X2、X3-X4和X5-X6之間的本發明的一個實施方式的半導體裝置500C的剖面圖，圖4B為說明圖4A所示 的電晶體MB或電晶體MDB的詳細結構的剖面圖。另外，圖4C為說明圖4A所示的電晶體MB或電晶體MDB的變形例子的剖面圖。
半導體裝置500C與參照圖2A至圖2C進行說明的半導體裝置500的不同之處在於：包括頂閘極型電晶體MB代替底閘極型電晶體M；包括具有與第二絕緣膜501B重疊的區域的基材560；包括貼合第二絕緣膜501B與基材560的接合層563；不包括絕緣膜521B。
《電晶體MB》
電晶體MB包括具有與絕緣膜501C重疊的區域的導電膜504以及具有設置在絕緣膜501C與導電膜504之間的區域的半導體膜508。注意，導電膜504被用作閘極電極(參照圖4B)。另外，較佳為將導電膜504的側面與基材的角度設定為80°以上且100°以下，較佳為85°以上且95°以下(參照圖4C)。
半導體膜508具有：不與導電膜504重疊的第一區域508A及第二區域508B；以及第一區域508A與第二區域508B之間的重疊於導電膜504的第三區域508C。
電晶體MB在第三區域508C與導電膜504之間包括絕緣膜506。絕緣膜506被用作閘極絕緣膜。
第一區域508A及第二區域508B具有比第三區域508C低的電阻，並被用作源極區域或汲極區域。
例如可以利用將氧化物半導體膜的電阻率的控制方法在半導體膜508中形成第一區域508A及第二區域508B。明確而言，可以適用使用包含稀有氣體的氣體的電漿處理。例如，當將導電膜504用於遮罩時，第三區域508C的形狀的一部分可以與導電膜504的端部的形狀相同。
電晶體MB包括與第一區域508A接觸的導電膜512A以及與第二區域508B接觸的導電膜512B。導電膜512A及導電膜512B被用作源極電極或汲極電極。
可以將能夠與電晶體MB在同一製程中形成的電晶體用於電晶體MDB或開關SW1。
《基材560》
可以將可用於基材570的材料用於基材560。例如，可以將撓性基材用於基材560。另外，可以將彎曲的基材用於基材560。
《接合層563》
可以將可用於接合層505的材料用於接合層563。
〈半導體裝置的結構實例4.〉
參照圖24及圖25A至圖25C對本發明的一個實施方式的半導體裝置的其他的結構進行說明。
圖24及圖25A至圖25C為說明本發明的一個實施方式的半導體裝置500D的結構的圖。明確而言，說明具有接近度感測器的顯示面板的結構的圖。
圖24為圖1A所示的切斷線X1-X2、X3-X4和X5-X6之間的本發明的一個實施方式的半導體裝置500D的剖面圖。
圖25A為本發明的一個實施方式的位置資訊輸入面板的投影圖。為了便於說明，示出位置資訊輸入面板的一部分的放大圖。圖25B為位置資訊輸入面板的接近度感測器的俯視圖，圖25C為圖25B的切斷線X7-X8之間的剖面圖。
半導體裝置500D與參照圖3進行說明的半導體裝置500B的不同之處在於包括接近度感測器575及絕緣膜572。在此，僅對不同的結構進行詳細的說明，關於可使用相同結構的部分，援用上述說明。
注意，第二絕緣膜501B包括夾在接近度感測器575與電路530(i，j)之間的區域。
絕緣膜572包括夾在第二絕緣膜501B與接近度感測器575之間的區域。
《接近度感測器575》
可以將檢測靠近的物件所帶來的靜電電容、照度、磁力、電波或壓力等的變化並供應基於檢測出的物理量的信號的檢測元件用作接近度感測器575。
例如，可以將導電膜、光電轉換元件、磁檢測元件、壓電元件或諧振器等用作檢測元件。
例如，可以將檢測電路用作接近度感測器575，該檢測電路具有供應基於寄生在導電膜中的靜電電容而變化的信號的功能。可以將控制信號供應給第一電極，且檢測基於被供應的控制信號及靜電電容而變化的第二電極的電位或電流等並將其作為檢測信號而供應。由此，藉由利用靜電電容的變化可以檢測在大氣中靠近於導電膜的指頭等。
例如，可以將第一電極C1(g)及第二電極C2(h)用於接近度感測器575(參照圖25A及圖25B)。注意，第二電極C2(h)具有不與第一電極C1(g)重疊的部分。注意，g及h為1以上的自然數。
明確而言，可以將與延伸在行方向(在圖式中以R表示的箭頭的方向)上的控制線CL(g)電連接的第一電極C1(g)以及與延伸在與行方向交叉的列方向(在圖式中以C表示的箭頭的方向)上的信號線ML(h)電連接的第二電極C2(h)用於接近度感測器575。
例如，可以將在與像素502(i，j)重疊的區域中具有透光區域的導電膜用於第一電極C1(g)或第二電極C2(h)。
例如，可以將在與像素502(i，j)重疊的區域中具有開口部576的網狀導電膜用於第一電極C1(g)或第二電極C2(h)。
控制線CL(g)具備佈線BR(g，h)。控制線CL(g)在佈線BR(g，h)中與信號線ML(h)交叉(參照圖25C)。
例如，可以將疊層膜用於第一電極C1(g)、第二電極C2(h)、控制線CL(g)或信號線ML(h)。明確而言，可以使用以導電膜CL(g)A夾在暗色膜CL(g)B與電路530(i，j)之間的方式層疊導電膜CL(g)A與暗色膜CL(g)B的疊層膜。
例如，可以將可見光反射率低於導電膜CL(g)A的膜用於暗色膜CL(g)B。由此，可以降低第一電極C1(g)、第二電極C2(h)、控制線CL(g)或信號線ML(h)所引起的可見光的反射。其結果是，可以強調顯示元件550的顯示，可以進行良好的顯示。另外，可以將半導體裝置形成得薄。另外，可以減輕使半導體裝置彎曲時產生在基材570等的應力。
例如，可以將可用於端子519D、佈線511、掃描線G(i)、信號線S(j)、佈線ANO或佈線VCOM等的材料用於導電膜CL(g)A。
另外，例如，可以將包含氧化銅(II)的膜、包含氯化銅或氯化碲的膜等用於暗色膜CL(g)B。
另外，接近度感測器575在佈線BR(g，h)與信號線ML(h)之間包括絕緣膜571。由此，可以防止佈線BR(g，h)與信號線ML(h)發生短路。
《絕緣膜572》
例如，可以將可用於第二絕緣膜501B的材料用於絕緣膜572。
半導體裝置500D包括可以與端子519D在同一製程中形成的端子。另外，控制線CL(g)和信號線ML(h)中的任一個與該端子電連接。由此，控制線CL(g)例如可以被供應控制信號，信號線ML(h)例如可以供應檢測信號。
〈半導體裝置的結構實例5.〉
參照圖26及圖27A至圖27C對本發明的一個實施方式的半導體裝置的其他的結構進行說明。
圖26及圖27A至圖27C為說明本發明的一個實施方式的半導體裝置500E的結構的圖。明確而言，說明具有接近度感測器的顯示面板的結構的圖。
圖26為圖1A所示的切斷線X1-X2、X3-X4和X5-X6之間的本發明的一個實施方式的半導體裝置500E的剖面圖。
圖27A為本發明的一個實施方式的位置資訊輸入面板的投影圖。為了便於說明，示出位置資訊輸入面板的一部分的放大圖。圖27B為位置資訊輸入面板的接近度感測器的俯視圖，圖27C為圖27B的切斷線X9-X10之間的剖面圖。
半導體裝置500E與參照圖4A至圖4C進行說明的半導體裝置500B的不同之處在於包括接近度感測器575、遮光膜BM、絕緣膜574及絕緣膜572。在此，僅對不同的結構進行詳細的說明，關於可使用相同結構的部分，援用上述說明。
接近度感測器575包括夾在基材570與功能層520之間的區域。
遮光膜BM包括夾在基材570與接近度感測器575之間的區域。
絕緣膜574包括夾在接近度感測器575與遮光膜BM之間的區域。
《接近度感測器575》
例如，可以將第一電極C1(g)及第二電極C2(h)用於接近度感測器575(參照圖27A及圖27B)。注意，第二電極C2(h)具有不與第一電極C1(g)重疊的部分。注意，g及h為1以上的自然數。
明確而言，可以將與延伸在行方向(在圖式中以R表示的箭頭的方向)上的控制線CL(g)電連接的第一電極C1(g)以及與延伸在與行方向交 叉的列方向(在圖式中以C表示的箭頭的方向)上的信號線ML(h)電連接的第二電極C2(h)用於接近度感測器575。
例如，可以將在與像素502(i，j)重疊的區域中具有透光區域的導電膜用於第一電極C1(g)或第二電極C2(h)。
例如，可以將在與像素502(i，j)重疊的區域中具有開口部576的網狀導電膜用於第一電極C1(g)或第二電極C2(h)。
控制線CL(g)具備佈線BR(g，h)。控制線CL(g)在佈線BR(g，h)中與信號線ML(h)交叉(參照圖27C)。
例如，可以將可用於端子519D、佈線511、掃描線G(i)、信號線S(j)、佈線ANO或佈線VCOM等的材料用於第一電極C1(g)、第二電極C2(h)、控制線CL(g)或信號線ML(h)。
另外，接近度感測器575在佈線BR(g，h)與信號線ML(h)之間包括絕緣膜571。由此，可以防止佈線BR(g，h)與信號線ML(h)發生短路。
《絕緣膜572、絕緣膜574》
例如，可以將可用於第二絕緣膜501B的材料用於絕緣膜572或絕緣膜574。
《遮光膜BM》
例如，可以將可見光反射率低於接近度感測器575的膜用於遮光膜BM。由此，可以降低第一電極C1(g)、第二電極C2(h)、控制線CL(g)或信號線ML(h)等所引起的可見光的反射。
例如，可以將具有遮光性的材料用於遮光層BM。
明確而言，可以使用分散有顏料的樹脂或者包含染料的樹脂等用於遮光膜BM。例如，可以使用分散有碳黑樹脂。
明確而言，可以使用無機化合物、無機氧化物、以及包含多個無機氧化物的固溶體的複合氧化物等。例如，可以使用黑色鉻膜、包含氧化銅(II)的膜、包含氯化銅或氯化碲的膜等。
半導體裝置500E在接合層505與接近度感測器575之間包括絕緣膜572。例如，可以將可用於第二絕緣膜501B的材料用於絕緣膜572。
《基材570》
可以將層疊有多個層的材料用於基材570。例如，也可以將層疊有基材與防止包含在基材中的雜質擴散的絕緣膜等的材料用於基材570。
明確而言，可以將絕緣膜570A、基材570B或樹脂570C用於基材570。基材570B具有與絕緣膜570A重疊的區域，樹脂570C具有貼合絕緣膜570A與基材570B的功能。
可以將氧化矽層、氮化矽層和氧氮化矽層等中的一個層或多個層的層疊材料用於絕緣膜570A。
例如，可以將玻璃、聚酯、聚烯烴、聚醯胺、聚醯亞胺、聚碳酸酯或丙烯酸樹脂等的樹脂薄膜、樹脂板或疊層體等用於基材570B。
例如，可以將可用於接合層505的材料用於樹脂570C。
半導體裝置500E在基材570與接合層505之間包括可以與控制線CL(g)或信號線ML(h)等在同一製程中形成的端子。另外，控制線CL(g)和信號線ML(h)中的任一個與該端子電連接。由此，控制線CL(g)例如可以被供應控制信號，信號線ML(h)例如可以供應檢測信號。
〈半導體裝置的結構實例6.〉
參照圖28及圖29A至圖29C對本發明的一個實施方式的半導體裝置的其他的結構進行說明。
圖28及圖29A至圖29C為說明本發明的一個實施方式的半導體裝置500F的結構的圖。明確而言，說明具有接近度感測器的顯示面板的結構的圖。
圖28為圖1A所示的切斷線X1-X2、X3-X4和X5-X6之間的本發明的一個實施方式的半導體裝置500F的剖面圖。
圖29A為本發明的一個實施方式的位置資訊輸入面板的投影圖。為了便於說明，示出位置資訊輸入面板的一部分的放大圖。圖29B為位置資訊輸入面板的接近度感測器的俯視圖，圖29C為圖29B的切斷線X9-X10之間的剖面圖。
半導體裝置500F與參照圖26進行說明的半導體裝置500E的不同之處在於包括導電膜CL(g)A與暗色膜CL(g)B的疊層膜。在此，僅對不同的結構進行詳細的說明，關於可使用相同結構的部分，援用上述說明。
接近度感測器575具有夾在基材570與功能層520之間的區域。
導電膜CL(g)A具有夾在暗色膜CL(g)B與電路530(i，j)之間的區域。暗色膜CL(g)B的可見光反射率低於導電膜CL(g)A。由此，在不使用遮光膜BM的情況下也可以降低第一電極C1(g)、第二電極C2(h)、控制線CL(g)或信號線ML(h)所反射的可見光的強度。其結果是，可以減少使用的材料。另外，可以強調顯示元件的顯示，可以進行良好的顯示。另外，可以將半導體裝置500F形成得薄。另外，可以減輕使半導體裝置500F彎曲時產生在絕緣膜570A等的應力。
半導體裝置500F包括彩色層CFB及彩色層CFG。彩色層CFB及彩色層CFG具有夾在基材570與功能層520之間的區域。
例如，可以將可用於彩色膜CF的材料用於彩色層CFB及彩色層CFG。
本實施方式可以與本說明書所示的其他實施方式適當地組合。
實施方式2
在本實施方式中，參照圖5、圖6A1至圖6D2及圖7A1至圖7D2對本發明的一個實施方式的半導體裝置的製造方法進行說明。
圖5為說明本發明的一個實施方式的半導體裝置的製造方法的流程圖。圖6A1至圖6D2及圖7A1至圖7D2為說明本發明的一個實施方式的半導體裝置的製造方法的圖。
圖6A2、圖6B2、圖6C2及圖6D2為半導體裝置的製程中的構件的俯視圖，圖6A1為圖6A2的切斷線W1-W2之間的剖面圖，圖6B1為圖6B2的切斷線W1-W2之間的剖面圖，圖6C1為圖6C2的切斷線W1-W2之間的剖面圖，圖6D1為圖6D2的切斷線W1-W2之間的剖面圖。
圖7A2、圖7C2及圖7D2為半導體裝置的製程中的構件的俯視圖，圖7A1及圖7B為圖7A2的切斷線W1-W2之間的剖面圖，圖7C1為圖7C2的切斷線W1-W2之間的剖面圖，圖7D1為圖7D2的切斷線W1-W2之間的剖面圖。
〈製造方法實例〉
在本實施方式中進行說明的半導體裝置的製造方法包括以下八個步驟(參照圖5)。
注意，在本實施方式中進行說明的半導體裝置包括：具有開口部的第二絕緣膜13b；貫穿開口部的第一連接部13c；與第二絕緣膜13b的一個表面接觸且與第一連接部13c電連接的端子13a；在第二絕緣膜13b的另一個表面上與第一連接部13c電連接的電路13d(參照圖7D1及圖7D2)。端子13a具有填埋於第二絕緣膜13b中的區域及沒被第二絕緣膜13b覆蓋的區域。另外，電路13d包括半導體元件。
《第一步驟》
在第一步驟中，將第一絕緣膜13e形成在製程用基板11上(參照圖5(U1))。
例如，形成第一絕緣膜13e，並使形成在基板11上的剝離膜12夾在第一絕緣膜13e與基板11之間。
可以將在後面的步驟中能夠從剝離膜12分離第一絕緣膜13e的材料用於剝離膜12。或者，可以將在後面的步驟中能夠從剝離膜12分離基板11的材料用於剝離膜12。
明確而言，可以將包含氧化鎢的膜用於剝離膜12，並將包含氧化矽的膜用於第一絕緣膜13e。或者，可以將包含聚醯亞胺的材料用於剝離膜12。
例如，可以將無鹼玻璃用於製程用基板11。
例如，藉由熱氧化處理、氧電漿處理、使用一氧化二氮(N2O)氣體的電漿處理或者使用氧化性高的溶液(例如，臭氧水等)的處理等，可以在包含鎢的膜的表面上形成包含氧化鎢的膜。另外，在用於第一絕緣膜13e的包含氧化矽的膜與用於剝離膜12的包含氧化鎢的膜接觸的狀態下進行加熱。
例如，形成包含單體的膜，進行加熱，由此可以形成包含聚醯亞胺的膜。
《第二步驟》
在第二步驟中，以具有與第一絕緣膜13e重疊的區域的方式形成端子13a(參照圖5(U2)、圖6A1及圖6A2)。
《第三步驟》
在第三步驟中，以其一個表面接觸於端子13a且填埋端子13a的一部分的方式形成具有開口部的第二絕緣膜13b(參照圖5(U3)、圖6B1及圖6B2)。
《第四步驟》
在第四步驟中，以與端子13a電連接的方式形成貫穿開口部的第一連 接部13c(參照圖5(U4))。
《第五步驟》
在第五步驟中，以在第二絕緣膜13b的另一個表面上與第一連接部13c電連接的方式形成電路13d(參照圖5(U5)、圖6C1及圖6C2)。
《第六步驟》
在第六步驟中，層疊具備撓性區域的基材42，以使電路13d配置在第二絕緣膜13b與撓性區域之間(參照圖5(U6)、圖6D1及圖6D2)。
明確而言，使用接合層30以彼此重疊的方式貼合具備撓性區域的基材42與電路13d。
《第七步驟》
在第七步驟中，將製程用基板11分離出來(參照圖5(U7)、圖7C1及圖7C2)。
例如，利用使用具有鋒利的尖端的刀具等從基材11一側切削或刺入第一絕緣膜13e的方法或使用雷射等的方法(明確而言，雷射燒蝕法)等，從基材11分離第一絕緣膜13e的一部分。由此，可以形成剝離起點91S(參照圖7A1及圖7A2)。
在剝離起點91S處逐漸分離基板11與第一絕緣膜13e，由此將基板11從第一絕緣膜13e分離出來(參照圖7B)。
此外，也可以對剝離膜12與第一絕緣膜13e的介面附近照射離子，一邊去除靜電一邊進行分離。明確而言，也可以照射使用離子發生器生成的離子。
此外，當將第一絕緣膜13e從剝離膜12分離時，也可以使液體滲透到剝離膜12與第一絕緣膜13e的介面。或者，也可以使液體從噴嘴99噴射出。例如，可以將水或極性溶劑等用於滲透的液體或噴射的液體。或者，可以使用使剝離膜12溶解的液體。
藉由使液體滲透，可以抑制隨著剝離而發生的靜電等的影響。
尤其是在從包含氧化鎢的剝離膜12將第一絕緣膜13e剝離時，使包含水的液體滲透或噴射。由此，可以降低因剝離而施加到第一絕緣膜13e的應力。
《第八步驟》
在第八步驟中，以使端子13a露出的方式去除第一絕緣膜13e(參照圖5(U8)、圖7D1及圖7D2)。
例如，可以利用蝕刻法或化學機械拋光去除第一絕緣膜13e。明確而言，可以利用濕蝕刻法或乾蝕刻法等。
經過以上第一步驟至第八步驟，可以製造本發明的一個實施方式的半導體裝置(參照圖7D1及圖7D2)。由此，可以使用製程用基板11形成包含半導體元件的電路13d及與電路13d電連接的端子13a，從電路13d及端子13a分離製程用基板11，來使端子13a露出。由此，可以提供方便性或可靠性優異的新穎的半導體裝置的製造方法。
本實施方式可以與本說明書所示的其他實施方式適當地組合。
實施方式3
在本實施方式中，參照圖8、圖9、圖10、圖11、圖12、圖13及圖14對本發明的一個實施方式的半導體裝置的製造方法進行說明。
圖8為說明本發明的一個實施方式的半導體裝置的製造方法的流程圖。圖9、圖10、圖11、圖12、圖13及圖14為說明本發明的一個實施方式的半導體裝置的製造方法的圖。
圖9、圖10、圖11、圖12、圖13及圖14為圖1A所示的切斷線X1-X2、X3-X4和X5-X6之間的半導體裝置500的製程中的構件的剖面圖。
〈製造方法實例〉
在本實施方式中進行說明的半導體裝置的製造方法包括以下九個步驟(參照圖8)。
注意，在本實施方式中進行說明的半導體裝置500包括：具有開口部的第二絕緣膜501B；貫穿開口部的第一連接部591；與第二絕緣膜501B的一個表面接觸且與第一連接部591電連接的端子519D；在第二絕緣膜501B的另一個表面上與第一連接部591電連接的電路530(i，j)(參照圖14)。電路530(i，j)例如包括電晶體M。此外，還包括具有與第二絕緣膜501B重疊的區域的基材570。此外，還包括與電路530(i，j)電連接的顯示元件550。
端子519D具有填埋於第二絕緣膜501B中的區域及沒被第二絕緣膜501B覆蓋的區域。
第二絕緣膜501B的厚度為3nm以上且1500nm以下，較佳為10nm以上且1200nm以下，更佳為100nm以上且1000nm以下，進一步較佳為300nm以上且800nm以下。
基材570包括撓性區域或彎曲區域。
電路530(i，j)包括半導體元件，電路530(i，j)設置在第二絕緣膜501B與撓性區域之間或者第二絕緣膜501B與彎曲區域之間。
顯示元件550設置在撓性區域與第二絕緣膜501B之間或者彎曲區域與第二絕緣膜501B之間。
在本實施方式中說明的半導體裝置500包括具有電路530(i，j)及與電路530(i，j)電連接的顯示元件550的像素502(i，j)(參照圖1A和圖1B)。在半導體裝置500包括顯示元件550的情況下，可以將半導體裝置500稱為顯示面板。
《第一步驟》
在第一步驟中，將第一絕緣膜501A形成在製程用基板510上(參照圖8(V1))。
例如，可以將無鹼玻璃用於製程用基板510。
另外，可以將對形成在製程用基板510上的鎢膜表面施行使用一氧化二氮(N2O)氣體的電漿處理的膜用於剝離膜510W。
另外，可以將包括層疊有厚度為600nm的氧氮化矽膜與厚度為200nm的氮化矽膜的疊層材料的膜用於第一絕緣膜501A。
另外，可以將包括依次層疊有厚度為600nm的氧氮化矽膜、厚度為200nm的氮化矽膜，厚度為200nm的氧氮化矽膜、厚度為140nm的氮氧化矽膜及厚度為100nm的氧氮化矽膜的疊層材料的膜用於第一絕緣膜501A。
《第二步驟》
在第二步驟中，以具有與第一絕緣膜501A重疊的區域的方式形成端子519D(參照圖8(V2))。
《第三步驟》
在第三步驟中，以其一個表面接觸於端子519D且填埋端子519D的一部分的方式形成具有開口部的第二絕緣膜501B(參照圖8(V3))。
將在後面的步驟中能夠選擇性地去除第一絕緣膜501A的材料用於第二絕緣膜501B。
另外，由於在形成端子519D之後形成第二絕緣膜501B，因此第二絕緣膜501B與端子519D的側面及背面接觸。由此，填埋於第二絕緣膜501B中的區域設置在端子519D的一部分中。
在本實施方式中，說明將疊層膜用於第二絕緣膜501B的例子，但是也可以將一個膜用於第二絕緣膜501B。
《第四步驟》
在第四步驟中，以與端子519D電連接的方式形成貫穿開口部的第一連接部591(參照圖8(V4)及圖9)。
《第五步驟》
在第五步驟中，以在第二絕緣膜501B的另一個表面上與第一連接部591電連接的方式形成電路530(i，j)(參照圖8(V5)及圖10)。另外，形成與在後面的步驟中形成的顯示元件550電連接的第二連接部592。
例如，可以將開關SW1或電晶體M用於電路530(i，j)。
另外，在形成電路530(i，j)的製程中，可以形成驅動電路GD。例如，可以將電晶體MD用於驅動電路GD。
《第六步驟》
在第六步驟中，以與電路530(i，j)電連接的方基形成顯示元件550(參照圖8(V6)及圖11)。由此形成功能層520。
另外，可以形成保護功能層520的保護膜573。例如，可以將包含無機材料的膜用於保護膜573a，將包含有機材料的膜用於保護膜573b，將包含無機材料的膜用於保護膜573c。明確而言，可以藉由原子層沉積法、化學氣相沉積法、濺射法或者印刷法等形成保護膜573。
藉由使用原子層沉積法，可以形成針孔或細孔等缺陷少的保護膜573。
在端子519D被第一絕緣膜501A等覆蓋的狀態下形成保護膜573，因此保護膜573不與端子519D接觸。由此，可以在後面的去除第一絕緣膜501A的步驟中容易使端子519D露出。
《第七步驟》
在第七步驟中，層疊具備撓性區域或彎曲區域的基材570，以使電路530(i，j)配置在第二絕緣膜501B與撓性區域之間或第二絕緣膜501B與 彎曲區域之間(參照圖8(V7)及圖12)。
例如，在具有流動性的狀態下形成接合層505，貼合用於基材570的撓性薄膜與功能層520，並使接合層505固化。
《第八步驟》
在第八步驟中，將製程用基板分離出來(參照圖8(V8)及圖13)。
例如，利用使用具有鋒利的尖端的刀具等從基材570一側切削或刺入第一絕緣膜501A的方法或使用雷射等的方法(明確而言，雷射燒蝕法)等，從基板510分離第一絕緣膜501A的一部分。由此，可以形成剝離起點。
在剝離起點處逐漸分離基板510與第一絕緣膜501A，由此將基板510從第一絕緣膜501A分離出來。
《第九步驟》
在第九步驟中，以使端子519D露出的方式去除第一絕緣膜501A(參照圖8(V9)及圖14)。
例如，可以利用蝕刻法或化學機械拋光去除第一絕緣膜501A。明確而言，可以利用濕蝕刻法或乾蝕刻法等。
經過以上第一步驟至第九步驟，可以製造本發明的一個實施方式的半導體裝置(參照圖14)。由此，可以使用製程用基板形成包含半導體元件的電路、與電路電連接的顯示元件及與電路電連接的端子，從電路、顯示元件及端子分離製程用基板，來使端子露出。由此，可以提供方便性或可靠性優異的新穎的半導體裝置的製造方法。
本實施方式可以與本說明書所示的其他實施方式適當地組合。
實施方式4
在本實施方式中，參照圖15A至圖15D對可用於本發明的一個實施方 式的半導體裝置的電晶體的結構進行說明。
〈半導體裝置的結構例子〉
圖15A是電晶體100的俯視圖，圖15C相當於沿著圖15A所示的切斷線X1-X2的切斷面的剖面圖，圖15D相當於沿著圖15A所示的切斷線Y1-Y2的切斷面的剖面圖。注意，在圖15A中，為了方便起見，省略電晶體100的組件的一部分(用作閘極絕緣膜的絕緣膜等)。此外，有時將切斷線X1-X2方向稱為通道長度方向，將切斷線Y1-Y2方向稱為通道寬度方向。注意，有時在後面的電晶體的俯視圖中也與圖15A同樣地省略組件的一部分。
注意，可以將電晶體100用於實施方式1所說明的半導體裝置。
例如，當將電晶體100用於電晶體M時，將基板102換稱為絕緣膜501C、將導電膜104換稱為導電膜504、將絕緣膜106和絕緣膜107的疊層膜換稱為絕緣膜506、將氧化物半導體膜108換稱為半導體膜508、將導電膜112a換稱為導電膜512A、將導電膜112b換稱為導電膜512B、將絕緣膜114和絕緣膜116的疊層膜換稱為絕緣膜516、並將絕緣膜118換稱為絕緣膜518。
電晶體100包括：基板102上的用作閘極電極的導電膜104；基板102及導電膜104上的絕緣膜106；絕緣膜106上的絕緣膜107；絕緣膜107上的氧化物半導體膜108；與氧化物半導體膜108電連接的用作源極電極的導電膜112a；以及與氧化物半導體膜108電連接的用作汲極電極的導電膜112b。另外，在電晶體100上，詳細地說，在導電膜112a、112b及氧化物半導體膜108上設置有絕緣膜114、116及118。在絕緣膜114、116及118具有電晶體100的保護絕緣膜的功能。
此外，氧化物半導體膜108包括用作閘極電極的導電膜104一側的氧化物半導體膜108a以及氧化物半導體膜108a上的氧化物半導體膜108b。另外，絕緣膜106及絕緣膜107具有電晶體100的閘極絕緣膜的功能。
作為氧化物半導體膜108可以使用In-M(M表示Ti、Ga、Sn、Y、Zr、La、Ce、Nd或Hf)氧化物及In-M-Zn氧化物。尤其是，作為氧化物半導 體膜108較佳為使用In-M-Zn氧化物。
此外，氧化物半導體膜108a包括其In的原子個數比大於M的原子個數比的第一區域。氧化物半導體膜108b包括其In的原子個數比少於氧化物半導體膜108a的第二區域。第二區域包括薄於第一區域的部分。
藉由使氧化物半導體膜108a包括其In的原子個數比大於M的原子個數比的第一區域，可以提高電晶體100的場效移動率(有時簡單地稱為移動率或μFE)。明確而言，電晶體100的場效移動率可以超過10cm2/Vs。
例如，藉由將上述場效移動率高的電晶體用於生成閘極信號的閘極驅動器(特別是，連接到閘極驅動器所包括的移位暫存器的輸出端子的解多工器)，可以提供邊框寬度窄(也稱為窄邊框)的半導體裝置或顯示裝置。
另一方面，當採用包括其In的原子個數比大於M的原子個數比的第一區域的氧化物半導體膜108a時，光照射時的電晶體100的電特性容易變動。然而，在本發明的一個實施方式的半導體裝置中，在氧化物半導體膜108a上形成有氧化物半導體膜108b。另外，氧化物半導體膜108b的通道區域附近的厚度小於氧化物半導體膜108a的厚度。
此外，因為氧化物半導體膜108b包括其In的原子個數比小於氧化物半導體膜108a的第二區域，所以其Eg大於氧化物半導體膜108a。因此，具有氧化物半導體膜108a和氧化物半導體膜108b的疊層結構的氧化物半導體膜108的對光負偏壓應力測試的耐性變高。
藉由採用上述結構的氧化物半導體膜，可以減少光照射時的氧化物半導體膜108的光吸收量。因此，能夠抑制光照射時的電晶體100的電特性變動。此外，因為在本發明的一個實施方式的半導體裝置中，絕緣膜114或絕緣膜116包含過量氧，所以可以進一步抑制光照射時的電晶體100的電特性變動。
在此，參照圖15B詳細地說明氧化物半導體膜108。
圖15B是將圖15C所示的電晶體100的剖面中的氧化物半導體膜108附近放大的剖面圖。
在圖15B中，將氧化物半導體膜108a的厚度表示為t1，將氧化物半導體膜108b的厚度表示為t2-1及t2-2。因為在氧化物半導體膜108a上設置有氧化物半導體膜108b，所以在形成導電膜112a、112b時不會使氧化物半導體膜108a暴露於蝕刻氣體或蝕刻溶液等。因此，氧化物半導體膜108a不會變薄或幾乎不會變薄。另一方面，在氧化物半導體膜108b中，在形成導電膜112a、112b時氧化物半導體膜108b的不與導電膜112a、112b重疊的部分被蝕刻而形成凹部。也就是說，氧化物半導體膜108b的與導電膜112a、112b重疊的區域的厚度為t2-1，氧化物半導體膜108b的不與導電膜112a、112b重疊的區域的厚度為t2-2。
氧化物半導體膜108a和氧化物半導體膜108b的厚度的關係較佳為t2-1>t1>t2-2。藉由採用這種厚度的關係，可以提供具有高場效移動率且光照射時的臨界電壓的變動量少的電晶體。
此外，當在電晶體100所具有的氧化物半導體膜108中形成有氧缺陷時，產生作為載子的電子，由此容易具有常開啟特性。由此，為了獲得穩定的電晶體特性，減少氧化物半導體膜108中的氧缺陷，特別減少氧化物半導體膜108a中的氧缺陷是重要的。於是，本發明的一個實施方式的電晶體的結構特徵在於：藉由對氧化物半導體膜108上的絕緣膜，在此，氧化物半導體膜108上的絕緣膜114及/或絕緣膜116引入過量氧，使氧從絕緣膜114及/或絕緣膜116移動到氧化物半導體膜108中，來填補氧化物半導體膜108中的氧缺陷，特別填補氧化物半導體膜108a中的氧缺陷。
另外，絕緣膜114、116更佳為具有含有超過化學計量組成的氧的區域(氧過剩區域)。換句話說，絕緣膜114、116是一種能夠釋放氧的絕緣膜。此外，為了在絕緣膜114、116中設置氧過剩區域，例如，藉由對成膜後的絕緣膜114、116引入氧形成氧過剩區域。作為氧的引入方法，可以使用離子植入法、離子摻雜法、電漿浸沒離子佈植技術、電漿處理等。
此外，為了填補氧化物半導體膜108a中的氧缺陷，較佳為使氧化物半 導體膜108b的通道區域附近的厚度減薄。因此，滿足t2-2<t1的關係，即可。例如，氧化物半導體膜108b的通道區域附近的厚度較佳為1nm以上且20nm以下，更佳為3nm以上且10nm以下。
下面，對本實施方式的半導體裝置所包括的其他組件進行詳細說明。
《基板》
雖然對基板102的材料等沒有特別的限制，但是至少需要具有能夠承受後續的加熱處理的耐熱性。例如，作為基板102，可以使用玻璃基板、陶瓷基板、石英基板、藍寶石基板等。另外，還可以使用以矽或碳化矽為材料的單晶半導體基板或多晶半導體基板、以矽鍺等為材料的化合物半導體基板、SOI(Silicon On Insulator：絕緣層上覆矽)基板等，並且，也可以將在這些基板上設置有半導體元件的基板用作基板102。當作為基板102使用玻璃基板時，藉由使用第6代(1500mm×1850mm)、第7代(1870mm×2200mm)、第8代(2200mm×2400mm)、第9代(2400mm×2800mm)、第10代(2950mm×3400mm)等的大面積基板，可以製造大型顯示裝置
作為基板102，也可以使用撓性基板，並且在撓性基板上直接形成電晶體100。或者，也可以在基板102與電晶體100之間設置剝離層。剝離層可以在如下情況下使用，亦即在剝離層上製造半導體裝置的一部分或全部，然後將其從基板102分離並轉置到其他基板上的情況。此時，也可以將電晶體100轉置到耐熱性低的基板或撓性基板上。
《用作閘極電極、源極電極及汲極電極的導電膜》
用作閘極電極的導電膜104、用作源極電極的導電膜112a及用作汲極電極的導電膜112b都可以使用選自鉻(Cr)、銅(Cu)、鋁(Al)、金(Au)、銀(Ag)、鋅(Zn)、鉬(Mo)、鉭(Ta)、鈦(Ti)、鎢(W)、錳(Mn)、鎳(Ni)、鐵(Fe)、鈷(Co)中的金屬元素、以上述金屬元素為成分的合金或者組合上述金屬元素的合金等形成。
此外，導電膜104及導電膜112a、112b也可以具有單層結構或者兩層以上的疊層結構。例如，可以舉出包含矽的鋁膜的單層結構、在鋁膜上層 疊鈦膜的兩層結構、在氮化鈦膜上層疊鈦膜的兩層結構、在氮化鈦膜上層疊鎢膜的兩層結構、在氮化鉭膜或氮化鎢膜上層疊鎢膜的兩層結構以及依次層疊鈦膜、鋁膜和鈦膜的三層結構等。另外，還可以使用組合鋁與選自鈦、鉭、鎢、鉬、鉻、釹、鈧中的一種或多種而形成的合金膜或氮化膜。
導電膜104及導電膜112a、112b也可以使用銦錫氧化物、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物、添加有氧化矽的銦錫氧化物等透光導電材料。
另外，作為導電膜104及導電膜112a、112b，也可以應用Cu-X合金膜(X為Mn、Ni、Cr、Fe、Co、Mo、Ta或Ti)。藉由使用Cu-X合金膜，可以藉由濕蝕刻製程進行加工，從而可以抑制製造成本。
《用作閘極絕緣膜的絕緣膜》
作為用作電晶體100的閘極絕緣膜的絕緣膜106、107，可以分別使用藉由電漿增強化學氣相沉積(PECVD：Plasma Enhanced Chemical Vapor Deposition)法、濺射法等形成的包括氧化矽膜、氧氮化矽膜、氮氧化矽膜、氮化矽膜、氧化鋁膜、氧化鉿膜、氧化釔膜、氧化鋯膜、氧化鎵膜、氧化鉭膜、氧化鎂膜、氧化鑭膜、氧化鈰膜和氧化釹膜中的一種以上的絕緣膜。注意，也可以使用選自上述材料中的單層或三層以上的絕緣膜，而不採用絕緣膜106和絕緣膜107的疊層結構。
絕緣膜106具有抑制氧透過的障壁膜的功能。例如，當對絕緣膜107、114、116及/或氧化物半導體膜108供應過量氧時，絕緣膜106能夠抑制氧透過。
接觸於用作電晶體100的通道區域的氧化物半導體膜108的絕緣膜107較佳為氧化物絕緣膜，更佳為包括包含超過化學計量組成的氧的區域(氧過剩區域)。換言之，絕緣膜107是能夠釋放氧的絕緣膜。為了在絕緣膜107中設置氧過剩區域，例如在氧氛圍下形成絕緣膜107即可。或者，也可以對成膜後的絕緣膜107引入氧形成氧過剩區域。作為氧的引入方法，可以使用離子植入法、離子摻雜法、電漿浸沒離子佈植技術、電漿處理等。
此外，當作為絕緣膜107使用氧化鉿時發揮如下效果。氧化鉿的相對介電常數比氧化矽或氧氮化矽高。因此，可以使絕緣膜107的厚度比使用氧化矽的情況大，由此，可以減少穿隧電流引起的洩漏電流。也就是說，可以實現關態電流(off-state current)小的電晶體。再者，與具有非晶結構的氧化鉿相比，具有結晶結構的氧化鉿的相對介電常數較高。因此，為了形成關態電流小的電晶體，較佳為使用包括結晶結構的氧化鉿。作為結晶結構的一個例子，可以舉出單斜晶系或立方晶系等。注意，本發明的一個實施方式不侷限於此。
注意，在本實施方式中，作為絕緣膜106形成氮化矽膜，作為絕緣膜107形成氧化矽膜。與氧化矽膜相比，氮化矽膜的相對介電常數較高且為了得到與氧化矽膜相等的靜電容量需要的厚度較大，因此，藉由使電晶體100的閘極絕緣膜包括氮化矽膜，可以增加絕緣膜的物理厚度。因此，可以藉由抑制電晶體100的絕緣耐壓的下降並提高絕緣耐壓來抑制電晶體100的靜電破壞。
《氧化物半導體膜》
作為氧化物半導體膜108可以使用上述材料。
當氧化物半導體膜108為In-M-Zn氧化物時，用來形成In-M-Zn氧化物的濺射靶材的金屬元素的原子個數比較佳為滿足InM及ZnM。這種濺射靶材的金屬元素的原子個數比較佳為In：M：Zn=1：1：1、In：M：Zn=1：1：1.2、In：M：Zn=2：1：3、In：M：Zn=3：1：2、In：M：Zn=4：2：4.1。
另外，當氧化物半導體膜108為In-M-Zn氧化物時，作為濺射靶材較佳為使用包含多晶的In-M-Zn氧化物的靶材。藉由使用包含多晶的In-M-Zn氧化物的靶材，容易形成具有結晶性的氧化物半導體膜108。注意，所形成的氧化物半導體膜108的原子個數比分別包含上述濺射靶材中的金屬元素的原子個數比的±40%的範圍內的誤差。例如，在作為濺射靶材使用原子個數比為In：Ga：Zn=4：2：4.1時，有時所形成的氧化物半導體膜108的原子個數比為In：Ga：Zn=4：2：3附近。
例如，氧化物半導體膜108a可以使用上述In：M：Zn=2：1：3、In：M：Zn=3：1：2、In：M：Zn=4：2：4.1等濺射靶材形成。此外，氧化物半導體膜108b可以使用上述In：M：Zn=1：1：1、In：M：Zn=1：1：1.2等濺射靶材形成。另外，作為用於氧化物半導體膜108b的濺射靶材的金屬元素的原子個數比，不一定必須滿足InM、ZnM，也可以滿足InM、Zn<M。明確而言，可以舉出In：M：Zn=1：3：2等。
氧化物半導體膜108的能隙為2eV以上，較佳為2.5eV以上，更佳為3eV以上。如此，藉由使用能隙較寬的氧化物半導體，可以降低電晶體100的關態電流。特別是，作為氧化物半導體膜108a使用能隙為2eV以上，較佳為2eV以上且3.0eV以下的氧化物半導體膜，作為氧化物半導體膜108b使用能隙為2.5eV以上且3.5eV以下的氧化物半導體膜。此外，較佳為氧化物半導體膜108b的能隙大於氧化物半導體膜108a的能隙。
此外，氧化物半導體膜108a及氧化物半導體膜108b的厚度為3nm以上且200nm以下，較佳為3nm以上且100nm以下，更佳為3nm以上且50nm以下。注意，較佳為滿足上述厚度的關係。
此外，作為氧化物半導體膜108b使用載子密度較低的氧化物半導體膜。例如，氧化物半導體膜108b的載子密度為1×1017個/cm3以下，較佳為1×1015個/cm3以下，更佳為1×1013個/cm3以下，進一步較佳為1×1011個/cm3以下。
本發明不侷限於上述記載，可以根據所需的電晶體的半導體特性及電特性(場效移動率、臨界電壓等)來使用具有適當的組成的材料。另外，較佳為適當地設定氧化物半導體膜108a及氧化物半導體膜108b的載子密度、雜質濃度、缺陷密度、金屬元素與氧的原子個數比、原子間距離、密度等，以得到所需的電晶體的半導體特性。
藉由作為氧化物半導體膜108a及氧化物半導體膜108b分別使用雜質濃度低且缺陷能階密度低的氧化物半導體膜，可以製造具有更優良的電特性的電晶體，所以是較佳的。這裡，將雜質濃度低且缺陷能階密度低(氧缺陷少)的狀態稱為“高純度本質”或“實質上高純度本質”。因為高純度本質 或實質上高純度本質的氧化物半導體膜的載子發生源較少，所以可以降低載子密度。因此，在該氧化物半導體膜中形成有通道區域的電晶體很少具有負臨界電壓的電特性(也稱為常開啟特性)。因為高純度本質或實質上高純度本質的氧化物半導體膜具有較低的缺陷能階密度，所以有可能具有較低的陷阱態密度。高純度本質或實質上高純度本質的氧化物半導體膜的關態電流顯著低，即便是通道寬度為1×106μm、通道長度為10μm的元件，當源極電極與汲極電極間的電壓(汲極電壓)在1V至10V的範圍時，關態電流也可以為半導體參數分析儀的測定極限以下，亦即1×10-13A以下。
因此，在上述高純度本質或實質上高純度本質的氧化物半導體膜中形成有通道區域的電晶體可以是電特性變動小且可靠性高的電晶體。此外，被氧化物半導體膜的陷阱能階俘獲的電荷到消失需要較長的時間，有時像固定電荷那樣動作。因此，有時在陷阱態密度高的氧化物半導體膜中形成有通道區域的電晶體的電特性不穩定。作為雜質有氫、氮、鹼金屬或鹼土金屬等。
包含在氧化物半導體膜中的氫與鍵合於金屬原子的氧起反應生成水，與此同時在發生氧脫離的晶格(或氧脫離的部分)中形成氧缺陷。當氫進入該氧缺陷時，有時生成作為載子的電子。另外，有時由於氫的一部分與鍵合於金屬原子的氧鍵合，產生作為載子的電子。因此，使用包含氫的氧化物半導體膜的電晶體容易具有常開啟特性。由此，較佳為儘可能減少氧化物半導體膜108中的氫。明確而言，在氧化物半導體膜108中，利用SIMS(二次離子質譜分析法：Secondary Ion Mass Spectrometry)測得的氫濃度為2×1020atoms/cm3以下，較佳為5×1019atoms/cm3以下，更佳為1×1019atoms/cm3以下，更佳為5×1018atoms/cm3以下，更佳為1×1018atoms/cm3以下，更佳為5×1017atoms/cm3以下，更佳為1×1016atoms/cm3以下。
此外，氧化物半導體膜108a較佳為包括其氫濃度低於氧化物半導體膜108b的部分。藉由使氧化物半導體膜108a包括其氫濃度低於氧化物半導體膜108b的部分，可以提供可靠性高的半導體裝置。
此外，當氧化物半導體膜108a包含第14族元素之一的矽或碳時，在氧化物半導體膜108a中氧缺陷增加而導致氧化物半導體膜108a的n型化。 因此，氧化物半導體膜108a中的矽或碳的濃度以及與氧化物半導體膜108a之間的介面附近的矽或碳的濃度(利用SIMS分析測得的濃度)為2×1018atoms/cm3以下，較佳為2×1017atoms/cm3以下。
另外，在氧化物半導體膜108a中，利用SIMS分析測得的鹼金屬或鹼土金屬的濃度為1×1018atoms/cm3以下，較佳為2×1016atoms/cm3以下。當鹼金屬及鹼土金屬與氧化物半導體鍵合時有時生成載子而使電晶體的關態電流增大。由此，較佳為降低氧化物半導體膜108a的鹼金屬或鹼土金屬的濃度。
當在氧化物半導體膜108a中含有氮時，生成作為載子的電子，載子密度增加而導致氧化物半導體膜108a的n型化。其結果是，使用含有氮的氧化物半導體膜的電晶體容易具有常開啟特性。因此，較佳為儘可能地減少氧化物半導體膜中的氮，例如，利用SIMS分析測得的氮濃度較佳為5×1018atoms/cm3以下。
氧化物半導體膜108a及氧化物半導體膜108b可以具有非單晶結構。非單晶結構例如包括CAAC-OS(C Axis Aligned a-b-plane-anchored Crystalline Oxide Semiconductor：c軸配向結晶氧化物半導體)、多晶結構、微晶結構或非晶結構。在非單晶結構中，非晶結構的缺陷能階密度最高，而CAAC-OS的缺陷能階密度最低。
《用作電晶體的保護絕緣膜的絕緣膜》
絕緣膜114、116具有對氧化物半導體膜108供應氧的功能。絕緣膜118具有電晶體100的保護絕緣膜的功能。絕緣膜114、116包含氧。絕緣膜114是能夠使氧透過的絕緣膜。注意，絕緣膜114還用作在後面形成絕緣膜116時緩解對氧化物半導體膜108造成的損傷的膜。
作為絕緣膜114，可以使用厚度為5nm以上且150nm以下，較佳為5nm以上且50nm以下的氧化矽、氧氮化矽等。
此外，較佳為使絕緣膜114中的缺陷量較少，典型的是，藉由ESR(Electron Spin Resonance：電子自旋共振)測量的起因於矽的懸空鍵的 g=2.001處呈現的信號的自旋密度較佳為3×1017spins/cm3以下。這是因為若絕緣膜114的缺陷密度高，氧則與該缺陷鍵合，而使絕緣膜114中的氧透過量減少。
在絕緣膜114中，有時從外部進入絕緣膜114的氧不是全部移動到絕緣膜114的外部，而是其一部分殘留在絕緣膜114的內部。另外，有時在氧進入絕緣膜114的同時，絕緣膜114中含有的氧移動到絕緣膜114的外部，而在絕緣膜114中發生氧的移動。在形成能夠使氧透過的氧化物絕緣膜作為絕緣膜114時，可以使從設置在絕緣膜114上的絕緣膜116脫離的氧經由絕緣膜114移動到氧化物半導體膜108中。
此外，絕緣膜114可以使用起因於氮氧化物的態密度低的氧化物絕緣膜形成。注意，該起因於氮氧化物的態密度有時會形成在氧化物半導體膜的價帶頂的能量(Ev_os)與氧化物半導體膜的導帶底的能量(Ec_os)之間。作為上述氧化物絕緣膜，可以使用氮氧化物的釋放量少的氧氮化矽膜或氮氧化物的釋放量少的氧氮化鋁膜等。
此外，在熱脫附譜分析中，氮氧化物的釋放量少的氧氮化矽膜是氨釋放量比氮氧化物的釋放量多的膜，典型的是氨釋放量為1×1018個/cm3以上且5×1019個/cm3以下。注意，該氨釋放量為在進行膜表面溫度為50℃以上且650℃以下，較佳為50℃以上且550℃以下的加熱處理時的釋放量。
氮氧化物(NOx，x大於0以上且為2以下，較佳為1以上且2以下)，典型的是NO2或NO，在絕緣膜114等中形成能階。該能階位於氧化物半導體膜108的能隙中。由此，當氮氧化物擴散到絕緣膜114與氧化物半導體膜108的介面時，有時該能階在絕緣膜114一側俘獲電子。其結果是，被俘獲的電子留在絕緣膜114與氧化物半導體膜108的介面附近，由此使電晶體的臨界電壓向正方向漂移。
另外，當進行加熱處理時，氮氧化物與氨及氧起反應。當進行加熱處理時，絕緣膜114所包含的氮氧化物與絕緣膜116所包含的氨起反應，由此絕緣膜114所包含的氮氧化物減少。因此，在絕緣膜114與氧化物半導體膜108的介面中不容易俘獲電子。
藉由作為絕緣膜114使用上述氧化物絕緣膜，可以降低電晶體的臨界電壓的漂移，從而可以降低電晶體的電特性的變動。
藉由進行電晶體的製程的加熱處理，典型的是300℃以上且低於350℃的加熱處理，在對絕緣膜114利用100K以下的ESR測得的光譜中，觀察到g值為2.037以上且2.039以下的第一信號、g值為2.001以上且2.003以下的第二信號以及g值為1.964以上且1.966以下的第三信號。在X帶的ESR測定中，第一信號與第二信號之間的分割寬度(split width)及第二信號與第三信號之間的分割寬度大約為5mT。另外，g值為2.037以上且2.039以下的第一信號、g值為2.001以上且2.003以下的第二信號以及g值為1.964以上且1.966以下的第三信號的自旋密度的總和低於1×1018spins/cm3，典型為1×1017spins/cm3以上且低於1×1018spins/cm3。
在100K以下的ESR譜中，g值為2.037以上且2.039以下的第一信號、g值為2.001以上且2.003以下的第二信號以及g值為1.964以上且1.966以下的第三信號相當於起因於氮氧化物(NOx，x大於0以上且為2以下，較佳為1以上且2以下)的信號。作為氮氧化物的典型例子，有一氧化氮、二氧化氮等。就是說，g值為2.037以上且2.039以下的第一信號、g值為2.001以上且2.003以下的第二信號以及g值為1.964以上且1.966以下的第三信號的自旋密度的總數越少，氧化物絕緣膜中的氮氧化物含量越少。
另外，上述氧化物絕緣膜的利用SIMS測得的氮濃度為6×1020atoms/cm3以下。
藉由在基板溫度為220℃以上且350℃以下的情況下利用使用矽烷及一氧化二氮的PECVD法形成上述氧化物絕緣膜，可以形成緻密且硬度高的膜。
絕緣膜116使用其氧含量超過化學計量組成的氧化物絕緣膜形成。其氧含量超過化學計量組成的氧化物絕緣膜由於被加熱而其一部分的氧脫離。藉由TDS分析，其氧含量超過化學計量組成的氧化物絕緣膜換算為氧原子的氧的脫離量為1.0×1019atoms/cm3以上，較佳為3.0×1020atoms/cm3以 上。注意，上述TDS分析時的膜的表面溫度較佳為100℃以上且700℃以下或100℃以上且500℃以下。
作為絕緣膜116可以使用厚度為30nm以上且500nm以下，較佳為50nm以上且400nm以下的氧化矽膜、氧氮化矽膜等。
此外，較佳為使絕緣膜116中的缺陷量較少，典型的是，藉由ESR測量的起因於矽的懸空鍵的g=2.001處呈現的信號的自旋密度低於1.5×1018spins/cm3，更佳為1×1018spins/cm3以下。由於絕緣膜116與絕緣膜114相比離氧化物半導體膜108更遠，所以絕緣膜116的缺陷密度也可以高於絕緣膜114。
另外，因為絕緣膜114、116可以使用相同種類材料形成，所以有時無法明確地確認到絕緣膜114與絕緣膜116之間的介面。因此，在本實施方式中，以虛線圖示出絕緣膜114與絕緣膜116之間的介面。注意，在本實施方式中，雖然說明絕緣膜114與絕緣膜116的兩層結構，但是不侷限於此，例如，也可以採用絕緣膜114的單層結構。
絕緣膜118包含氮。另外，絕緣膜118包含氮及矽。此外，絕緣膜118具有能夠阻擋氧、氫、水、鹼金屬、鹼土金屬等的功能。藉由設置絕緣膜118，能夠防止氧從氧化物半導體膜108擴散到外部，並且能夠防止絕緣膜114、116所包含的氧擴散到外部，還能夠防止氫、水等從外部侵入氧化物半導體膜108中。作為絕緣膜118，例如可以使用氮化物絕緣膜。作為該氮化物絕緣膜，有氮化矽、氮氧化矽、氮化鋁、氮氧化鋁等。另外，也可以設置對氧、氫、水等具有阻擋效果的氧化物絕緣膜代替對氧、氫、水、鹼金屬、鹼土金屬等具有阻擋效果的氮化物絕緣膜。作為對氧、氫、水等具有阻擋效果的氧化物絕緣膜，有氧化鋁膜、氧氮化鋁膜、氧化鎵膜、氧氮化鎵膜、氧化釔膜、氧氮化釔膜、氧化鉿膜、氧氮化鉿膜等。
雖然上述所記載的導電膜、絕緣膜及氧化物半導體膜等各種膜可以利用濺射法或PECVD法形成，但是也可以利用例如熱CVD(Chemical Vapor Deposition：有機金屬化學氣相沉積)法形成。作為熱CVD法的例子，可以使用MOCVD(Metal Organic Chemical Vapor Deposition：有機金屬化學 氣相沉積)法或ALD(Atomic Layer Deposition：原子層沉積)法。
由於熱CVD法是不使用電漿的成膜方法，因此具有不產生因電漿損傷所引起的缺陷的優點。
可以以如下方法進行利用熱CVD法的成膜：將源氣體及氧化劑同時供應到腔室內，將腔室內的壓力設定為大氣壓或減壓，使其在基板附近或在基板上發生反應而沉積在基板上。
另外，也可以以如下方法進行利用ALD法的成膜：將腔室內的壓力設定為大氣壓或減壓，將用於反應的源氣體依次引入腔室，並且按該順序反復地引入氣體。例如，藉由切換各開關閥(也稱為高速閥)來將兩種以上的源氣體依次供應到腔室內，為了防止多種源氣體混合，在引入第一源氣體的同時或之後引入惰性氣體(氬或氮等)等，然後引入第二源氣體。注意，當同時引入第一源氣體及惰性氣體時，惰性氣體被用作載子氣體，另外，可以在引入第二源氣體的同時引入惰性氣體。另外，也可以不引入惰性氣體而藉由真空抽氣將第一源氣體排出，然後引入第二源氣體。第一源氣體附著到基板表面形成第一層，之後引入的第二源氣體與該第一層起反應，由此第二層層疊在第一層上而形成薄膜。藉由按該順序反復多次地引入氣體直到獲得所希望的厚度為止，可以形成步階覆蓋性良好的薄膜。由於薄膜的厚度可以根據按順序反復引入氣體的次數來進行調節，因此，ALD法可以準確地調節厚度而適用於製造微型FET。
藉由MOCVD法或ALD法等熱CVD法可以形成上述實施方式所述的導電膜、絕緣膜、氧化物半導體膜及金屬氧化膜等各種膜，例如，當形成In-Ga-ZnO膜時，使用三甲基銦、三甲基鎵及二甲基鋅。三甲基銦的化學式為In(CH3)3。三甲基鎵的化學式為Ga(CH3)3。另外，二甲基鋅的化學式為Zn(CH3)2。另外，不侷限於上述組合，也可以使用三乙基鎵(化學式為Ga(C2H5)3)代替三甲基鎵，並使用二乙基鋅(化學式為Zn(C2H5)2)代替二甲基鋅。
例如，在使用利用ALD法的成膜裝置形成氧化鉿膜時，使用如下兩種氣體：藉由使包含溶劑和鉿前體化合物的液體(鉿醇鹽、四二甲基醯胺鉿 (TDMAH)等鉿醯胺)氣化而得到的源氣體；以及用作氧化劑的臭氧(O3)。此外，四二甲基醯胺鉿的化學式為Hf[NCH3)2]4。另外，作為其他材料液有四(乙基甲基醯胺)鉿等。
例如，在使用利用ALD法的成膜裝置形成氧化鋁膜時，使用如下兩種氣體：藉由使包含溶劑和鋁前體化合物的液體(三甲基鋁(TMA)等)氣化而得到的源氣體；以及用作氧化劑的H2O。此外，三甲基鋁的化學式為Al(CH3)3。另外，作為其他材料液有三(二甲基醯胺)鋁、三異丁基鋁、鋁三(2，2，6，6-四甲基-3，5-庚二酮)等。
例如，在使用利用ALD法的成膜裝置形成氧化矽膜時，使六氯乙矽烷附著在被成膜面上，去除附著物所包含的氯，供應氧化性氣體(O2、一氧化二氮)的自由基使其與附著物起反應。
例如，在使用利用ALD法的成膜裝置形成鎢膜時，依次反復引入WF6氣體和B2H6氣體形成初始鎢膜，然後使用WF6氣體和H2氣體形成鎢膜。注意，也可以使用SiH4氣體代替B2H6氣體。
例如，在使用利用ALD法的成膜裝置形成氧化物半導體膜如In-Ga-ZnO膜時，依次反復引入In(CH3)3氣體和O3氣體形成In-O層，然後使用Ga(CH3)3氣體和O3氣體形成GaO層，之後使用Zn(CH3)2氣體和O3氣體形成ZnO層。注意，這些層的順序不侷限於上述例子。此外，也可以混合這些氣體來形成混合化合物層如In-Ga-O層、In-Zn-O層、Ga-Zn-O層等。注意，雖然也可以使用利用Ar等惰性氣體使水起泡而得到的H2O氣體代替O3氣體，但是較佳為使用不包含H的O3氣體。另外，也可以使用In(C2H5)3氣體代替In(CH3)3氣體。也可以使用Ga(C2H5)3氣體代替Ga(CH3)3氣體。也可以使用Zn(CH3)2氣體。
注意，本實施方式可以與本說明書所示的其他實施方式適當地組合。
實施方式5
在本實施方式中，參照圖16A至圖16C對可用於本發明的一個實施方 式的半導體裝置的電晶體的結構進行說明。
〈半導體裝置的結構例子〉
圖16A是電晶體100的俯視圖，圖16B相當於沿著圖16A所示的切斷線X1-X2的切斷面的剖面圖，圖16C相當於沿著圖16A所示的切斷線Y1-Y2的切斷面的剖面圖。注意，在圖16A中，為了方便起見，省略電晶體100的組件的一部分(用作閘極絕緣膜的絕緣膜等)。此外，有時將切斷線X1-X2方向稱為通道長度方向，將切斷線Y1-Y2方向稱為通道寬度方向。注意，有時在後面的電晶體的俯視圖中也與圖16A同樣地省略組件的一部分。
注意，可以將電晶體100用於實施方式1所說明的半導體裝置等。
例如，當將電晶體100用於電晶體MD時，將基板102換稱為絕緣膜501C、將導電膜104換稱為導電膜504、將絕緣膜106及絕緣膜107的疊層膜換稱為絕緣膜506、將氧化物半導體膜108換稱為半導體膜508、將導電膜112a換稱為導電膜512A、將導電膜112b換稱為導電膜512B、將絕緣膜114及絕緣膜116的疊層膜換稱為絕緣膜516、將絕緣膜118換稱為絕緣膜518、並將導電膜120b換稱為導電膜524。
電晶體100包括：基板102上的用作第一閘極電極的導電膜104；基板102及導電膜104上的絕緣膜106；絕緣膜106上的絕緣膜107；絕緣膜107上的氧化物半導體膜108；與氧化物半導體膜108電連接的用作源極電極的導電膜112a；與氧化物半導體膜108電連接的用作汲極電極的導電膜112b；氧化物半導體膜108、導電膜112a及112b上的絕緣膜114、116；設置在絕緣膜116上且與導電膜112b電連接的導電膜120a；絕緣膜116上的導電膜120b；以及絕緣膜116及導電膜120a、120b上的絕緣膜118。
另外，在電晶體100中，絕緣膜106、107具有作為電晶體100的第一閘極絕緣膜的功能，絕緣膜114、116具有作為電晶體100的第二閘極絕緣膜的功能，絕緣膜118具有作為電晶體100的保護絕緣膜的功能。注意，在本說明書等中，有時將絕緣膜106、107稱為第一絕緣膜，將絕緣膜114、116稱為第二絕緣膜，將絕緣膜118稱為第三絕緣膜。
可以將導電膜120b用於電晶體100的第二閘極電極。
另外，當將電晶體100用於半導體裝置的像素部時，可以將導電膜120a用於顯示元件的電極等。
另外，氧化物半導體膜108包括用作第一閘極電極的導電膜104一側的氧化物半導體膜108b以及氧化物半導體膜108b上的氧化物半導體膜108c。另外，氧化物半導體膜108b及氧化物半導體膜108c包括In、M(M是Al、Ga、Y或Sn)及Zn。
例如，作為氧化物半導體膜108b，較佳為包括In的原子個數比大於M的原子個數比的區域。另外，作為氧化物半導體膜108c，較佳為包括In的原子個數比小於氧化物半導體膜108b的區域。
藉由使氧化物半導體膜108b包括其In的原子個數比大於M的原子個數比的區域，可以提高電晶體100的場效移動率(有時簡單地稱為移動率或μFE)。明確而言，電晶體100的場效移動率可以超過10cm2/Vs，較佳的是，電晶體100的場效移動率可以超過30cm2/Vs。
例如，藉由將上述場效移動率高的電晶體用於生成閘極信號的閘極驅動器(特別是，連接到閘極驅動器所包括的移位暫存器的輸出端子的解多工器)，可以提供邊框寬度窄(也稱為窄邊框)的半導體裝置或顯示裝置。
另一方面，當氧化物半導體膜108b包括In的原子個數比大於M的原子個數比的區域時，當光照射時電晶體100的電特性容易變動。然而，在本發明的一個實施方式的半導體裝置中，氧化物半導體膜108b上形成有氧化物半導體膜108c。另外，氧化物半導體膜108c包括In的原子個數比小於氧化物半導體膜108b的區域，所以氧化物半導體膜108c的Eg大於氧化物半導體膜108b。因此，採用氧化物半導體膜108b與氧化物半導體膜108c的疊層結構的氧化物半導體膜108能夠提高對光負偏壓應力測試的耐性。
另外，在氧化物半導體膜108中，尤其是混入到氧化物半導體膜108b的通道區域的氫或水分等雜質對電晶體特性造成影響而引起問題。因此， 在氧化物半導體膜108b中的通道區域中，氫或水分等雜質越少越好。另外，形成在氧化物半導體膜108b中的通道區域中的氧缺陷對電晶體特性造成影響而引起問題。例如，當在氧化物半導體膜108b的通道區域中形成有氧缺陷時，該氧缺陷與氫鍵合，而成為載子供應源。當在氧化物半導體膜108b的通道區域中產生載子供應源時，包括氧化物半導體膜108b的電晶體100的電特性發生變動，典型為臨界電壓的漂移。因此，在氧化物半導體膜108b的通道區域中，氧缺陷越少越好。
於是，在本發明的一個實施方式中，接觸於氧化物半導體膜108的絕緣膜，明確而言，形成在氧化物半導體膜108下方的絕緣膜107及形成在氧化物半導體膜108上方的絕緣膜114、116包含過量氧。藉由使氧或過量氧從絕緣膜107及絕緣膜114、116移動到氧化物半導體膜108，能夠減少氧化物半導體膜中的氧缺陷。因此，能夠抑制電晶體100的電特性，尤其是因光照射產生的電晶體100的變動。
另外，在本發明的一個實施方式中，為了使絕緣膜107及絕緣膜114、116包含過量氧，使用不增加製程或製程的增加極少的製造方法。因此，能夠提高電晶體100的良率。
明確而言，在形成氧化物半導體膜108b的製程中，藉由利用濺射法在包含氧氣體的氛圍下形成氧化物半導體膜108b，對其上形成有氧化物半導體膜108b的絕緣膜107添加氧或過量氧。
另外，在形成導電膜120a、120b的製程中，藉由利用濺射法在包含氧氣體的氛圍下形成導電膜120a、120b，對其上形成有導電膜120a、120b的絕緣膜116添加氧或過量氧。注意，當對絕緣膜116添加氧或過量氧時，氧或過量氧有時還添加到位於絕緣膜116的下方的絕緣膜114及氧化物半導體膜108。
〈氧化物導電體〉
接著，對氧化物導電體進行說明。在形成導電膜120a、120b的製程中，導電膜120a、120b被用作抑制氧從絕緣膜114、116釋放的保護膜。另外，導電膜120a、120b在形成絕緣膜118的製程之前具有作為半導體的功能， 而導電膜120a、120b在形成絕緣膜118的製程之後具有作為導電體的功能。
為了將導電膜120a、120b用作導電體，在導電膜120a、120b中形成氧缺陷，對該氧缺陷從絕緣膜118添加氫，由此在傳導帶附近形成施體能階。其結果是，導電膜120a、120b的導電性變高而成為導電體。可以將成為導電體的導電膜120a、120b稱為氧化物導電體。一般而言，氧化物半導體的能隙較大，所以對可見光具有透光性。另一方面，氧化物導電體是在傳導帶附近具有施體能階的氧化物半導體。因此，氧化物導電體的起因於該施體能階的吸收的影響較小，而對可見光具有與氧化物半導體相同程度的透光性。
〈半導體裝置的組件〉
下面將對本實施方式的半導體裝置所包括的組件進行詳細說明。
注意，下面的材料可以使用與在實施方式4中說明的材料同樣的材料。
可以將可用於實施方式4所說明的基板102的材料用於基板102。另外，可以將可用於實施方式4所說明的絕緣膜106、107的材料用於絕緣膜106、107。
另外，可以將可用於實施方式4所說明的用作閘極電極、源極電極及汲極電極的導電膜的材料用於用作第一閘極電極、源極電極及汲極電極的導電膜。
《氧化物半導體膜》
作為氧化物半導體膜108可以使用上述材料。
當氧化物半導體膜108b為In-M-Zn氧化物時，用來形成In-M-Zn氧化物的濺射靶材的金屬元素的原子個數比較佳為滿足In>M。作為這種濺射靶材的金屬元素的原子個數比，可以舉出In：M：Zn=2：1：3、In：M：Zn=3：1：2、In：M：Zn=4：2：4.1等。
另外，當氧化物半導體膜108c為In-M-Zn氧化物時，用來形成In-M-Zn 氧化物的濺射靶材的金屬元素的原子個數比較佳為滿足InM。作為這種濺射靶材的金屬元素的原子個數比，可以舉出In：M：Zn=1：1：1、In：M：Zn=1：1：1.2、In：M：Zn=1：3：2、In：M：Zn=1：3：4、In：M：Zn=1：3：6等。
另外，當氧化物半導體膜108b及氧化物半導體膜108c為In-M-Zn氧化物時，作為濺射靶材較佳為使用包含多晶的In-M-Zn氧化物的靶材。藉由使用包含多晶的In-M-Zn氧化物的靶材，容易形成具有結晶性的氧化物半導體膜108b及氧化物半導體膜108c。注意，所形成的氧化物半導體膜108b及氧化物半導體膜108c的原子個數比包含上述濺射靶材中的金屬元素的原子個數比的±40%的範圍內的誤差。例如，在作為氧化物半導體膜108b的濺射靶材使用原子個數比為In：Ga：Zn=4：2：4.1時，有時所形成的氧化物半導體膜108b的原子個數比為In：Ga：Zn=4：2：3附近。
氧化物半導體膜108的能隙為2eV以上，較佳為2.5eV以上，更佳為3eV以上。如此，藉由使用能隙較寬的氧化物半導體，可以降低電晶體100的關態電流。尤其是，作為氧化物半導體膜108b使用能隙為2eV以上，較佳為2eV以上且3.0eV以下的氧化物半導體膜，作為氧化物半導體膜108c使用能隙為2.5eV以上且3.5eV以下的氧化物半導體膜。此外，較佳為氧化物半導體膜108c的能隙大於氧化物半導體膜108b的能隙。
此外，氧化物半導體膜108b及氧化物半導體膜108c的厚度為3nm以上且200nm以下，較佳為3nm以上且100nm以下，更佳為3nm以上且50nm以下。
此外，作為氧化物半導體膜108c使用載子密度較低的氧化物半導體膜。例如，氧化物半導體膜108c的載子密度為1×1017個/cm3以下，較佳為1×1015個/cm3以下，更佳為1×1013個/cm3以下，進一步較佳為1×1011個/cm3以下。
本發明不侷限於上述記載，可以根據所需的電晶體的半導體特性及電特性(場效移動率、臨界電壓等)來使用具有適當的組成的材料。另外，較佳為適當地設定氧化物半導體膜108b及氧化物半導體膜108c的載子密度、雜質濃度、缺陷密度、金屬元素與氧的原子個數比、原子間距離、密 度等，以得到所需的電晶體的半導體特性。
藉由作為氧化物半導體膜108b及氧化物半導體膜108c使用雜質濃度低且缺陷能階密度低的氧化物半導體膜，可以製造具有更優良的電特性的電晶體，所以是較佳的。這裡，將雜質濃度低且缺陷能階密度低(氧缺陷少)的狀態稱為“高純度本質”或“實質上高純度本質”。因為高純度本質或實質上高純度本質的氧化物半導體膜的載子發生源較少，所以可以降低載子密度。因此，在該氧化物半導體膜中形成有通道區域的電晶體很少具有負臨界電壓的電特性(也稱為常開啟特性)。因為高純度本質或實質上高純度本質的氧化物半導體膜具有較低的缺陷能階密度，所以有可能具有較低的陷阱態密度。高純度本質或實質上高純度本質的氧化物半導體膜的關態電流顯著低，即便是通道寬度為1×106μm、通道長度為10μm的元件，當源極電極與汲極電極間的電壓(汲極電壓)在1V至10V的範圍時，關態電流也可以為半導體參數分析儀的測定極限以下，亦即1×10-13A以下。
因此，在上述高純度本質或實質上高純度本質的氧化物半導體膜中形成有通道區域的電晶體可以是電特性變動小且可靠性高的電晶體。此外，被氧化物半導體膜的陷阱能階俘獲的電荷到消失需要較長的時間，有時像固定電荷那樣動作。因此，有時在陷阱態密度高的氧化物半導體膜中形成有通道區域的電晶體的電特性不穩定。作為雜質有氫、氮、鹼金屬或鹼土金屬等。
包含在氧化物半導體膜中的氫與鍵合於金屬原子的氧起反應生成水，與此同時在發生氧脫離的晶格(或氧脫離的部分)中形成氧缺陷。當氫進入該氧缺陷時，有時生成作為載子的電子。另外，有時由於氫的一部分與鍵合於金屬原子的氧鍵合，產生作為載子的電子。因此，使用包含氫的氧化物半導體膜的電晶體容易具有常開啟特性。由此，較佳為儘可能減少氧化物半導體膜108中的氫。明確而言，在氧化物半導體膜108中，利用SIMS(二次離子質譜分析法：Secondary Ion Mass Spectrometry)測得的氫濃度為2×1020atoms/cm3以下，較佳為5×1019atoms/cm3以下，更佳為1×1019atoms/cm3以下，更佳為5×1018atoms/cm3以下，更佳為1×1018atoms/cm3以下，更佳為5×1017atoms/cm3以下，更佳為1×1016atoms/cm3以下。
另外，氧化物半導體膜108b較佳為包括氫濃度小於氧化物半導體膜108c的區域。藉由使氧化物半導體膜108b包括氫濃度小於氧化物半導體膜108c的區域，可以提供可靠性高的半導體裝置。
此外，當氧化物半導體膜108b包含第14族元素之一的矽或碳時，在氧化物半導體膜108b中氧缺陷增加而導致氧化物半導體膜108b的n型化。因此，氧化物半導體膜108b中的矽或碳的濃度以及與氧化物半導體膜108b之間的介面附近的矽或碳的濃度(利用SIMS分析測得的濃度)為2×1018atoms/cm3以下，較佳為2×1017atoms/cm3以下。
另外，在氧化物半導體膜108b中，利用SIMS分析測得的鹼金屬或鹼土金屬的濃度為1×1018atoms/cm3以下，較佳為2×1016atoms/cm3以下。當鹼金屬及鹼土金屬與氧化物半導體鍵合時有時生成載子而使電晶體的關態電流增大。由此，較佳為降低氧化物半導體膜108b的鹼金屬或鹼土金屬的濃度。
當在氧化物半導體膜108b中含有氮時，生成作為載子的電子，載子密度增加而導致氧化物半導體膜108b的n型化。其結果是，使用含有氮的氧化物半導體膜的電晶體容易具有常開啟特性。因此，較佳為儘可能地減少氧化物半導體膜中的氮，例如，利用SIMS分析測得的氮濃度較佳為5×1018atoms/cm3以下。
氧化物半導體膜108b及氧化物半導體膜108c可以具有非單晶結構。非單晶結構例如包括CAAC-OS、多晶結構、微晶結構或非晶結構。在非單晶結構中，非晶結構的缺陷能階密度最高，而CAAC-OS的缺陷能階密度最低。
《用作第二閘極絕緣膜的絕緣膜》
絕緣膜114、116被用作電晶體100的第二閘極絕緣膜。另外，絕緣膜114、116具有對氧化物半導體膜108供應氧的功能。亦即，絕緣膜114、116包含氧。另外，絕緣膜114是能夠使氧透過的絕緣膜。注意，絕緣膜114還被用作在後面形成絕緣膜116時緩解對氧化物半導體膜108造成的損傷的膜。
例如，可以將實施方式4所說明的絕緣膜114、116用於絕緣膜114、116。
《用作導電膜的氧化物半導體膜及用作第二閘極電極的氧化物半導體膜》
可以將與上述氧化物半導體膜108同樣的材料用於用作導電膜的導電膜120a及用作第二閘極電極的導電膜120b。
也就是說，用作導電膜的導電膜120a及用作第二閘極電極的導電膜120b含有包含於氧化物半導體膜108(氧化物半導體膜108b及氧化物半導體膜108c)中的金屬元素。例如，藉由使用作第二閘極電極的導電膜120b與用作氧化物半導體膜108(氧化物半導體膜108b及氧化物半導體膜108c)包含同一金屬元素，能夠抑制製造成本。
例如，當用作導電膜的導電膜120a及用作第二閘極電極的導電膜120b是In-M-Zn氧化物時，用來形成In-M-Zn氧化物的濺射靶材的金屬元素的原子個數比較佳為滿足InM。作為這種濺射靶材的金屬元素的原子個數比，可以舉出In：M：Zn=2：1：3、In：M：Zn=3：1：2、In：M：Zn=4：2：4.1等。
另外，作為用作導電膜的導電膜120a及用作第二閘極電極的導電膜120b的結構，可以採用單層結構或兩層以上的疊層結構。注意，當導電膜120a、120b是疊層結構時，不限於上述濺射靶材的組成。
《用作電晶體的保護絕緣膜的絕緣膜》
絕緣膜118被用作電晶體100的保護絕緣膜。
絕緣膜118包含氫和氮中的一個或兩個。另外，絕緣膜118包含氮及矽。此外，絕緣膜118具有能夠阻擋氧、氫、水、鹼金屬、鹼土金屬等的功能。藉由設置絕緣膜118，能夠防止氧從氧化物半導體膜108擴散到外部，並且能夠防止絕緣膜114、116所包含的氧擴散到外部，還能夠防止氫、水等從外部侵入氧化物半導體膜108中。
另外，絕緣膜118具有對用作導電膜的導電膜120a及用作第二閘極電極的導電膜120b供應氫及氮中的任一者或兩者的功能。尤其是，作為絕緣膜118，較佳為具有包含氫且將該氫供應到導電膜120a、120b的功能。藉由將氫從絕緣膜118供應到導電膜120a、120b，導電膜120a、120b具有作為導電體的功能。
作為絕緣膜118，例如可以使用氮化物絕緣膜。作為該氮化物絕緣膜，有氮化矽、氮氧化矽、氮化鋁、氮氧化鋁等。
雖然上述所記載的導電膜、絕緣膜及氧化物半導體膜等各種膜可以利用濺射法或PECVD法形成，但是也可以利用例如熱CVD(Chemical Vapor Deposition：有機金屬化學氣相沉積)法形成。作為熱CVD法的例子，可以使用MOCVD(Metal Organic Chemical Vapor Deposition：有機金屬化學氣相沉積)法或ALD(Atomic Layer Deposition：原子層沉積)法。明確而言，可以藉由實施方式4所說明的方法形成。
注意，本實施方式可以與本說明書所示的其他實施方式適當地組合。
實施方式6
在本實施方式中，參照圖17說明本發明的一個實施方式的輸入/輸出裝置的結構。
圖17是說明輸入/輸出裝置800的結構的分解圖。
輸入/輸出裝置800包括具有與顯示面板806及顯示面板806重疊的區域的觸控感測器804。輸入/輸出裝置800可以被稱為觸控面板。
輸入/輸出裝置800包括：驅動觸控感測器804及顯示面板806的驅動電路810；對驅動電路810供應電力的電池811；以及容納觸控感測器804、顯示面板806、驅動電路810及電池811的外殼部。
《觸控感測器804》
觸控感測器804具有與顯示面板806重疊的區域。FPC803與觸控感測器804電連接。
例如，可以將電阻膜方式、靜電電容式或使用光電轉換元件的方式等用於觸控感測器804。
另外，也可以將觸控感測器804用於顯示面板806的一部分。
《顯示面板806》
例如，可以將實施方式1所說明的半導體裝置用於顯示面板806。FPC805與顯示面板806電連接。
《驅動電路810》
例如，可以將電源電路或信號處理電路等用於驅動電路810。另外，也可以利用電池或外部的商用電源所供應的電力。
信號處理電路具有輸出視訊信號及時脈信號等的功能。
電源電路具有供應指定的電力的功能。
《外殼部》
例如，作為外殼部可以使用：上蓋801、與上蓋801嵌在一起的下蓋802；以及容納於被上蓋801及下蓋802圍繞的區域的框架809。
框架809具有保護顯示面板806的功能、遮斷隨著驅動電路810的工作而發生的電磁波的功能或作為散熱板的功能。
可以將金屬、樹脂或人造橡膠等用於上蓋801、下蓋802或框架809。
《電池811》
電池811具有供應電力的功能。
可以將偏光板、相位差板、稜鏡片等構件用於輸入/輸出裝置800。
注意，本實施方式可以與本說明書所示的其他實施方式適當地組合。
實施方式7
在本實施方式中，參照圖18A和圖18B及圖19A和圖19B說明本發明的一個實施方式的資訊處理裝置的結構。
圖18A是說明資訊處理裝置200的結構的方塊圖。圖18B是說明資訊處理裝置200、可以與資訊處理裝置200一起使用的手錶201以及通訊設備202的外觀的一個例子的投影圖。
圖19A為說明本發明的一個實施方式的程式的主處理的流程圖，圖19B為說明中斷處理的流程圖。
〈資訊處理裝置的結構例子〉
在本實施方式中說明的資訊處理裝置200包括算術裝置210及輸入/輸出裝置220(參照圖18A)。
算術裝置210具有被供應位置資訊P1及外部資訊EX且供應影像資訊V及控制資訊的功能。注意，在本說明書中，文字資料包括在影像資訊V中。
輸入/輸出裝置220具有供應位置資訊P1及外部資訊EX且被供應影像資訊V及控制資訊的功能。
算術裝置210具有根據外部資訊EX生成影像資訊V的功能。另外，算術裝置210還具有根據位置資訊P1決定且供應控制資訊的功能。
輸入/輸出裝置220包括：具有顯示影像資訊V的功能的顯示部230；具有供應位置資訊P1的功能的輸入部240；以及具有接收外部資訊EX且發送控制資訊的功能的通訊部290。
顯示部230例如包括實施方式1所記載的顯示面板。
由此，例如可以根據從外部設備接收的外部資訊生成影像資訊並將其顯示在顯示部上。另外，可以根據使用輸入部供應的位置資訊決定控制資訊並將其發送。其結果是，可以提供方便性或可靠性優異的新穎的資訊處理裝置。
〈結構〉
本發明的一個實施方式包括算術裝置210、輸入/輸出裝置220及外殼(參照圖18A)。
《算術裝置210》
算術裝置210包括運算部211、記憶部212、傳輸路徑214或者輸入/輸出介面215。
《輸入/輸出裝置220》
輸入/輸出裝置220包括顯示部230、輸入部240、檢測部250、振盪部280或者通訊部290。
《運算部211》
運算部211例如具有執行程式的功能。例如，可以使用在實施方式8中說明的CPU。由此，可以充分地降低功耗。
《記憶部212》
例如記憶部212具有儲存運算部211所執行的程式、初期資訊、設定資訊或影像等的功能。
明確而言，記憶部212可以使用硬碟、快閃記憶體或包括包含氧化物半導體的電晶體的記憶體等。
《輸入/輸出介面215、傳輸路徑214》
輸入/輸出介面215包括端子或佈線，具有供應且被供應資訊的功能。例如，可以與傳輸路徑214電連接。另外，可以與輸入/輸出裝置220電連 接。
傳輸路徑214包括佈線，具有供應且被供應資訊的功能。例如，可以與輸入/輸出介面215電連接。另外，可以與運算部211或記憶部212電連接。
《顯示部230》
例如，可以使用顯示面板。明確而言，可以使用實施方式1所說明的半導體裝置。
《輸入部240》
可以將各種人機介面等用於輸入部240(參照圖18A)。
例如，可以將鍵盤、滑鼠、觸控感測器、麥克風或照相機等用於輸入部240。另外，可以使用具有重疊於顯示部230的區域的觸控感測器。可以將包括顯示部230及具有重疊於顯示部230的區域的觸控感測器的輸入/輸出裝置稱為觸控面板。
例如，使用者可以將接觸到觸控面板的指頭用作指示器來作各種手勢(點按、拖拉、滑動或捏合等)。
例如，使用算術裝置210分析接觸觸控面板的指頭的位置或軌跡等資訊，當分析結果滿足預定的條件時，可以判斷其被供應了指定的手勢。由此，使用者可以使用預先設定成與指定的操作指令相關聯的指定的手勢供應指定的操作指令。
例如，使用者可以利用順著觸控面板移動接觸觸控面板的指頭的手勢提供改變影像資訊的顯示位置的“捲動指令”。
《檢測部250》
檢測部250具有檢測周圍的狀態而供應資訊P2的功能。
例如，可以將照相機、加速度感測器、方位感測器、壓力感測器、溫 度感測器、濕度感測器、照度感測器或GPS(Global positioning System：全球定位系統)信號接收電路等用於檢測部250。
《振盪部280》
振盪部280例如包括振盪發生裝置，具有根據來自算術裝置210的指令而振盪的功能。由此可以利用振盪對資訊處理裝置200的使用者傳送資訊。
《通訊部290》
通訊部290具有對網路等供應資訊且從網路等獲取資訊的功能。或者，通訊部290具有對其他的通訊設備等提供資訊且從其他的通訊設備等取得資訊的功能。
《外殼》
資訊處理裝置200包括容納算術裝置210及輸入/輸出裝置220的一部分的外殼及容納顯示部230的外殼。
容納算術裝置210及輸入/輸出裝置220的外殼包括嵌合部，例如嵌合部具有與手錶201嵌合而支撐手錶201的功能。
容納顯示部230的外殼例如具有容納顯示部230的刀鞘狀區域及與顯示部230重疊的透光區域。由此可以透過外殼觀看顯示部230的顯示。
另外，容納顯示部230的外殼具有手錶帶的功能，可以帶在胳膊等上而固定資訊處理裝置200。
由此，資訊處理裝置200的使用者可以確認從通訊設備202發送的影像資訊，而不用拿出通訊設備等。另外，例如藉由利用比手錶201的錶盤大的圍繞胳膊等的區域，可以顯示更多影像資訊。另外，資訊處理裝置200的使用者例如可以在手腕內側等使用者容易看到但不容易被別人看到的位置顯示影像資訊。
〈手錶201〉
手錶201具有顯示時刻的功能，並包括與資訊處理裝置200的外殼嵌合的外殼。
手錶201例如在底面或側面包括嵌合部。由此可以與資訊處理裝置200嵌合或從資訊處理裝置200分離。由此，資訊處理裝置200的使用者可以組合自己喜歡的設計的手錶201與資訊處理裝置200。
〈通訊設備202〉
通訊設備202具有發送外部資訊EX的功能、接收控制資訊的功能以及與通訊網連接的功能。另外，具有根據控制資訊進行指定工作的功能。
例如，通訊設備202可以與通訊網之間進行資料通訊。明確而言，可以進行包括聲音資訊等的資料的通訊。
例如，可以使用資訊處理裝置200操作通訊設備202。另外，可以使用通訊設備202操作資訊處理裝置200。
《程式》
參照圖19A和圖19B說明可用於本發明的一個實施方式的程式。
本發明的一個實施方式的程式包括如下的步驟(參照圖19A)。
《第一步驟》
在第一步驟中，使設定初始化(參照圖19A(S1))。
例如，可以將預定的影像資訊及第一模式用於初始設定。
《第二步驟》
在第二步驟中，允許中斷處理(參照圖19A(S2))。中斷處理被允許的算術裝置可以在進行主處理的同時進行中斷處理。從中斷處理恢復到主處理的算術裝置可以將藉由中斷處理獲得的結果反映到主處理。
當計數器為初始值時，也可以進行中斷處理，將計數器的值改為初始 值以外的值，然後回到主處理。由此，在啟動程式之後隨時可以執行中斷處理。
《第三步驟》
在第三步驟中，以在第一步驟中設定的指定模式或在中斷處理中選擇的指定模式進行工作(參照圖19A(S3))。
當選擇第一模式時，例如，在指定期間內在顯示部230顯示影像資訊V。
當選擇第二模式時，例如，停止顯示部230的工作。
由此，當被供應預定的事件時，可以在指定期間內在顯示部230顯示影像資訊V。或者，當不被供應預定的事件時，可以停止顯示部230的工作。
《第四步驟》
在第四步驟中，當被供應結束指令時選擇第五步驟，而當沒有被供應結束指令時選擇第三步驟(參照圖19A(S4))。
例如，在中斷處理中，可以供應結束指令。
《第五步驟》
在第五步驟中，結束程式(參照圖19A(S5))。
中斷處理包括如下第六步驟至第八步驟(參照圖19B)。
《第六步驟》
在第六步驟中，當在指定期間內被供應預定的事件時，選擇第七步驟，而當沒有被供應預定的事件時，選擇第八步驟(參照圖19B(S6))。
例如，可以將在預定的期間是否被供應預定的事件作為條件。明確而言，預定的期間可以是比0秒長且為5秒以下、1秒以下或0.5秒以下、較佳為0.1秒以下的期間。
另外，例如與結束指令相關聯的事件也可以包括在預定的事件中。
《第七步驟》
在第七步驟中，改變模式(參照圖19B(S7))。明確而言，當之前選擇第一模式時，選擇第二模式，當之前選擇第二模式時，選擇第一模式。
《第八步驟》
在第八步驟中，結束中斷處理(參照圖19B(S8))。
《預定的事件》
例如，可以將由輸入部240的按鈕等供應的“點選”或“拖拉”等的事件用於預定的事件。
或者，根據從輸入部240的觸控面板等使用指頭等作為指示器供應的位置資訊P1，可以將“點按”、“拖拉”或“滑動”等的事件用於預定的事件。
或者，可以將檢測部250所供應的滿足指定條件的資訊P2用於預定的事件。
例如，可以使從所顯示的一個影像資訊切換為顯示其他影像資訊的“翻頁指令”、移動一個影像資訊的顯示的一部分的顯示位置且顯示連著該一部分的其他部分的“捲動指令”等和預定的事件相關聯。
例如，可以利用指示器所指示的滑動條的位置、滑動速度或拖拉速度等供應與預定的事件相關聯的指令的引數。
明確而言，在執行“翻頁指令”時可以使用決定翻頁速度的引數，另外，在執行“捲動指令”時可以使用決定顯示位置的移動速度的引數。
可以使用檢測部250檢測資訊處理裝置的使用者的脈搏等或資訊處理裝置的使用環境等，並根據檢測出的資訊生成影像資訊。例如，可以檢測使用環境的亮度等，並將適合使用者所喜歡的影像用於影像資訊的背景。 由此，可以為使用資訊處理裝置200的使用者提供合適的環境。
注意，本實施方式可以與本說明書所示的其他實施方式適當地組合。
實施方式8
在本實施方式中，對半導體裝置(記憶體裝置)及包括該半導體裝置(記憶體裝置)的CPU進行說明，該半導體裝置(記憶體裝置)即使在沒有電力供應的情況下也能夠保持存儲內容，並且對寫入次數也沒有限制。在本實施方式中說明的CPU例如可以被用於在實施方式7中說明的資訊處理裝置。
〈記憶體裝置〉
圖20A至圖20C示出半導體裝置(記憶體裝置)的一個例子，該半導體裝置(記憶體裝置)即使在沒有電力供應的情況下也能夠保持存儲內容，並且，對寫入次數也沒有限制。另外，圖20B是由電路圖表示圖20A的圖。
在圖20A及圖20B所示的半導體裝置包括：使用第一半導體材料的電晶體3200；使用第二半導體材料的電晶體3300；以及電容元件3400。
第一半導體材料及第二半導體材料較佳為具有不同的能隙的材料。例如，第一半導體材料可以是氧化物半導體以外的半導體材料(矽(包括應變矽)、鍺、矽鍺、碳化矽、砷化鎵、砷化鋁鎵、磷化銦、氮化鎵、有機半導體等)，第二半導體材料可以是氧化物半導體。使用用作氧化物半導體以外的材料的單晶矽等的電晶體易於進行高速工作。另一方面，使用氧化物半導體的電晶體的關態電流低。
電晶體3300是其通道形成在包括氧化物半導體的半導體層中的電晶體。因為電晶體3300的關態電流小，所以藉由使用該電晶體，可以長期保持存儲內容。換言之，因為可以形成不需要更新工作或更新工作的頻率極低的半導體記憶體裝置，所以可以充分降低功耗。
在圖20B中，第一佈線3001與電晶體3200的源極電極電連接，第二 佈線3002與電晶體3200的汲極電極電連接。此外，第三佈線3003與電晶體3300的源極電極和汲極電極中的一個電連接，第四佈線3004與電晶體3300的閘極電連接。再者，電晶體3200的閘極及電晶體3300的源極電極和汲極電極中的另一個與電容元件3400的電極的一個電連接，第五佈線3005與電容元件3400的電極的另一個電連接。
在圖20A所示的半導體裝置中，藉由有效地利用能夠保持電晶體3200的閘極的電位的特徵，可以如下所示那樣進行資料的寫入、保持以及讀出。
對資料的寫入及保持進行說明。首先，將第四佈線3004的電位設定為使電晶體3300成為導通狀態的電位，使電晶體3300成為導通狀態。由此，第三佈線3003的電位施加到電晶體3200的閘極電極及電容元件3400。換言之，對電晶體3200的閘極電極施加規定的電荷(寫入)。這裡，施加賦予兩種不同電位位準的電荷(以下，稱為低位準電荷、高位準電荷)中的任一種。然後，藉由將第四佈線3004的電位設定為使電晶體3300成為關閉狀態(off-state)的電位，來使電晶體3300成為關閉狀態，而保持施加到電晶體3200的閘極電極的電荷(保持)。
因為電晶體3300的關態電流極小，所以電晶體3200的閘極電極的電荷被長時間地保持。
接著，對資料的讀出進行說明。當在對第一佈線3001施加規定的電位(恆電位)的狀態下對第五佈線3005施加適當的電位(讀出電位)時，根據保持在電晶體3200的閘極電極中的電荷量，第二佈線3002具有不同的電位。這是因為如下緣故：一般而言，在電晶體3200為n通道電晶體的情況下，對電晶體3200的閘極電極施加高位準電荷時的外觀上的臨界電壓Vth_H低於對電晶體3200的閘極電極施加低位準電荷時的外觀上的臨界電壓Vth_L。在此，外觀上的臨界電壓是指為了使電晶體3200成為“導通狀態”所需要的第五佈線3005的電位。因此，藉由將第五佈線3005的電位設定為Vth_L與Vth_H之間的電位V0，可以辨別施加到電晶體3200的閘極電極的電荷。例如，在寫入時被供應高位準電荷的情況下，如果第五佈線3005的電位為V0(>Vth_H)，電晶體3200則成為“導通狀態”。當被供應低位準電荷時，即使第五佈線3005的電位為V0(<Vth_L)，電晶體3200還保持“關閉狀態”。 因此，藉由辨別第二佈線3002的電位，可以讀出所保持的資料。
注意，當將記憶單元配置為陣列狀時，需要僅讀出所希望的記憶單元的資料。例如，不讀出資料的記憶單元可以採用如下結構：對第五佈線3005施加不管供應到閘極電極的電位如何都使電晶體3200成為“關閉狀態”的電位，亦即小於Vth_H的電位，可以僅讀出所希望的記憶單元的資料的結構。或者，不讀出資料的記憶單元可以採用如下結構：對第五佈線3005施加不管供應到閘極電極的電位如何都使電晶體3200成為“導通狀態”的電位，亦即大於Vth_L的電位，可以僅讀出所希望的記憶單元的資料的結構。
圖20C所示的半導體裝置與圖20A之間的不同之處在於沒有設置電晶體3200。在此情況下也可以藉由與上述相同的工作進行資料的寫入及保持工作。
接著，對圖20C所示的半導體裝置的資料的讀出進行說明。在電晶體3300成為導通狀態時，處於浮動狀態的第三佈線3003和電容元件3400導通，且在第三佈線3003和電容元件3400之間再次分配電荷。其結果是，第三佈線3003的電位產生變化。第三佈線3003的電位的變化量根據電容元件3400的電極中的一個的電位(或積累在電容元件3400中的電荷)而具有不同的值。
例如，在電容元件3400的電極中的一個的電位為V，電容元件3400的電容為C，第三佈線3003所具有的電容成分為CB，再次分配電荷之前的第三佈線3003的電位為VB0時，再次分配電荷之後的第三佈線3003的電位為(CB×VB0+C×V)/(CB+C)。因此，在假定作為記憶單元的狀態，電容元件3400的電極中的一個的電位成為兩種狀態，亦即V1和V0(V1>V0)時，可以知道保持電位V1時的第三佈線3003的電位(=(CB×VB0+C×V1)/(CB+C))高於保持電位V0時的第三佈線3003的電位(=(CB×VB0+C×V0)/(CB+C))。
藉由對第三佈線3003的電位和規定的電位進行比較，可以讀出資料。
在此情況下，可以將使用上述第一半導體材料的電晶體用於用來驅動 記憶單元的驅動電路，並在該驅動電路上作為電晶體3300層疊使用第二半導體材料的電晶體。
在本實施方式所示的半導體裝置中，藉由使用其通道形成區域包括氧化物半導體的關態電流極小的電晶體，可以極長期地保持存儲內容。換言之，因為不需要進行更新工作，或者，可以使更新工作的頻率變得極低，所以可以充分降低功耗。另外，即使在沒有電力供給的情況下(注意，較佳為固定電位)，也可以長期保持存儲內容。
另外，在本實施方式所示的半導體裝置中，資料的寫入不需要高電壓，而且也沒有元件劣化的問題。由於例如不需要如習知的非揮發性記憶體那樣地對浮動閘極注入電子或從浮動閘極抽出電子，因此不會發生如閘極絕緣膜的劣化等的問題。換言之，在根據本實施方式所示的半導體裝置中，對重寫的次數沒有限制，這限制是習知的非揮發性記憶體所具有的問題，所以可靠性得到極大提高。再者，根據電晶體的導通狀態或關閉狀態而進行資料寫入，而可以容易實現高速工作。
可以將上述記憶體裝置應用於例如CPU(Central Processing Unit：中央處理器)、LSI諸如DSP(Digital Signal Processor：數位信號處理器)、定製LSI、PLD(Programmable Logic Device：可程式邏輯裝置)等、RF-ID(Radio Frequency Identification：射頻識別)。
〈CPU〉
下面說明包括上述記憶體裝置的CPU。
圖21是示出包括上述記憶體裝置的CPU的結構的一個例子的方塊圖。
圖21所示的CPU在基板1190上具有：ALU1191(ALU：Arithmetic logic unit：算術邏輯單元)、ALU控制器1192、指令解碼器1193、中斷控制器1194、時序控制器1195、暫存器1196、暫存器控制器1197、匯流排介面1198(Bus I/F)、能夠重寫的ROM1199以及ROM介面1189(ROM I/F)。作為基板1190使用半導體基板、SOI基板、玻璃基板等。ROM1199及ROM介面1189也可以設置在不同的晶片上。當然，圖21所示的CPU只不過是簡 化其結構而表示的一個例子，所以實際上的CPU根據其用途具有各種結構。例如，也可以以包括圖21所示的CPU或算術電路的結構為核心，設置多個該核心並使其同時工作。另外，在CPU的內部算術電路或資料匯流排中能夠處理的位元數例如可以為8位元、16位元、32位元、64位元等。
藉由匯流排介面1198輸入到CPU的指令在輸入到指令解碼器1193並被解碼之後，輸入到ALU控制器1192、中斷控制器1194、暫存器控制器1197、時序控制器1195。
ALU控制器1192、中斷控制器1194、暫存器控制器1197、時序控制器1195根據被解碼的指令進行各種控制。明確而言，ALU控制器1192生成用來控制ALU1191的工作的信號。另外，中斷控制器1194在執行CPU的程式時，根據其優先度或遮罩的狀態來判斷來自外部的輸入/輸出裝置或週邊電路的中斷要求而對該要求進行處理。暫存器控制器1197生成暫存器1196的位址，並根據CPU的狀態來進行暫存器1196的讀出或寫入。
另外，時序控制器1195生成用來控制ALU1191、ALU控制器1192、指令解碼器1193、中斷控制器1194以及暫存器控制器1197的工作時序的信號。例如，時序控制器1195具有根據參考時脈信號生成內部時脈信號的內部時脈發生器，並將內部時脈信號供應到上述各種電路。
在圖21所示的CPU中，在暫存器1196中設置有記憶單元。
在圖21所示的CPU中，暫存器控制器1197根據來自ALU1191的指令進行暫存器1196中的保持工作的選擇。換言之，暫存器控制器1197在暫存器1196所具有的記憶單元中選擇由正反器保持資料還是由電容元件保持資料。在選擇由正反器保持資料的情況下，對暫存器1196中的記憶單元供應電源電壓。在選擇由電容元件保持資料的情況下，對電容元件進行資料的重寫，而可以停止對暫存器1196中的記憶單元供應電源電壓。
圖22是可以用作暫存器1196的記憶元件的電路圖的一個例子。記憶元件1200包括當關閉電源時丟失存儲資料的電路1201、當關閉電源時不丟失存儲資料的電路1202、開關1203、開關1204、邏輯元件1206、電容元 件1207以及具有選擇功能的電路1220。電路1202包括電容元件1208、電晶體1209及電晶體1210。另外，記憶元件1200根據需要還可以包括其他元件諸如二極體、電阻元件或電感器等。
在此，電路1202可以使用上述記憶體裝置。在停止對記憶元件1200供應電源電壓時，接地電位(0V)或使電晶體1209關閉的電位繼續輸入到電路1202中的電晶體1209的閘極。例如，電晶體1209的閘極藉由電阻器等負載接地。
在此示出開關1203為具有一導電型(例如，n通道型)的電晶體1213，而開關1204為具有與此相反的導電型(例如，p通道型)的電晶體1214的例子。這裡，開關1203的第一端子對應於電晶體1213的源極和汲極中的一個，開關1203的第二端子對應於電晶體1213的源極和汲極中的另一個，並且開關1203的第一端子與第二端子之間的導通或非導通(亦即，電晶體1213的開啟狀態或關閉狀態)由輸入到電晶體1213的閘極的控制信號RD選擇。開關1204的第一端子對應於電晶體1214的源極和汲極中的一個，開關1204的第二端子對應於電晶體1214的源極和汲極中的另一個，並且開關1204的第一端子與第二端子之間的導通或非導通(亦即，電晶體1214的開啟狀態或關閉狀態)由輸入到電晶體1214的閘極的控制信號RD選擇。
電晶體1209的源極電極和汲極電極中的一個電連接到電容元件1208的一對電極中的一個及電晶體1210的閘極。在此，將連接部分稱為節點M2。電晶體1210的源極和汲極中的一個電連接到能夠供應低電源電位的佈線(例如，GND線)，而另一個電連接到開關1203的第一端子(電晶體1213的源極和汲極中的一個)。開關1203的第二端子(電晶體1213的源極和汲極中的另一個)電連接到開關1204的第一端子(電晶體1214的源極和汲極中的一個)。開關1204的第二端子(電晶體1214的源極和汲極中的另一個)電連接到能夠供應電源電位VDD的佈線。開關1203的第二端子(電晶體1213的源極和汲極中的另一個)、開關1204的第一端子(電晶體1214的源極和汲極中的一個)、邏輯元件1206的輸入端子和電容元件1207的一對電極中的一個彼此電連接。在此，將連接部分稱為節點M1。可以對電容元件1207的一對電極中的另一個輸入固定電位。例如，可以輸入低電源電位(GND等)或高電源電位(VDD等)。電容元件1207的一對電極中的另 一個電連接到能夠供應低電源電位的佈線(例如，GND線)。可以對電容元件1208的一對電極中的另一個輸入固定電位。例如，可以輸入低電源電位(GND等)或高電源電位(VDD等)。電容元件1208的一對電極中的另一個電連接到能夠供應低電源電位的佈線(例如，GND線)。
當積極地利用電晶體或佈線的寄生電容等時，可以不設置電容元件1207及電容元件1208。
控制信號WE輸入到電晶體1209的第一閘極(第一閘極電極)。開關1203及開關1204的第一端子與第二端子之間的導通狀態或非導通狀態由與控制信號WE不同的控制信號RD選擇，當一個開關的第一端子與第二端子之間處於導通狀態時，另一個開關的第一端子與第二端子之間處於非導通狀態。
對應於保持在電路1201中的資料的信號被輸入到電晶體1209的源極和汲極中的另一個。圖22示出從電路1201輸出的信號輸入到電晶體1209的源極和汲極中的另一個的例子。由邏輯元件1206使從開關1203的第二端子(電晶體1213的源極和汲極中的另一個)輸出的信號的邏輯值反轉而成為反轉信號，將其經由電路1220輸入到電路1201。
另外，雖然圖22示出從開關1203的第二端子(電晶體1213的源極和汲極中的另一個)輸出的信號經由邏輯元件1206及電路1220輸入到電路1201的例子，但是不侷限於此。也可以不使從開關1203的第二端子(電晶體1213的源極和汲極中的另一個)輸出的信號的邏輯值反轉而輸入到電路1201。例如，當在電路1201內存在其中保持使從輸入端子輸入的信號的邏輯值反轉的信號的節點時，可以將從開關1203的第二端子(電晶體1213的源極和汲極中的另一個)輸出的信號輸入到該節點。
在圖22所示的用於記憶元件1200的電晶體中，電晶體1209以外的電晶體可以使用其通道形成在由氧化物半導體以外的半導體構成的層中或基板1190中的電晶體。例如，可以使用其通道形成在矽層或矽基板中的電晶體。此外，也可以作為用於記憶元件1200的所有的電晶體使用其通道形成在氧化物半導體膜中的電晶體。或者，記憶元件1200還可以包括電晶體1209 以外的其通道形成在氧化物半導體膜中的電晶體，並且作為剩下的電晶體可以使用其通道形成在由氧化物半導體以外的半導體構成的層中或基板1190中的電晶體。
圖22所示的電路1201例如可以使用正反器電路。另外，作為邏輯元件1206例如可以使用反相器或時脈反相器等。
在本實施方式所示的半導體裝置中，在不向記憶元件1200供應電源電壓期間，可以由設置在電路1202中的電容元件1208保持儲存在電路1201中的資料。
另外，其通道形成在氧化物半導體膜中的電晶體的關態電流極小。例如，其通道形成在氧化物半導體膜中的電晶體的關態電流比其通道形成在具有結晶性的矽中的電晶體的關態電流低得多。因此，藉由將其通道形成在氧化物半導體膜中的電晶體用作電晶體1209，即使在不向記憶元件1200供應電源電壓的期間也可以長期間地儲存電容元件1208所保持的信號。因此，記憶元件1200在停止供應電源電壓的期間也可以保持存儲內容(資料)。
另外，由於該記憶元件是以藉由設置開關1203及開關1204進行預充電工作為特徵的記憶元件，因此它可以縮短在再次開始供應電源電壓之後直到電路1201再次保持原來的資料為止的時間。
另外，在電路1202中，由電容元件1208保持的信號被輸入到電晶體1210的閘極。因此，在再次開始向記憶元件1200供應電源電壓之後，可以將由電容元件1208保持的信號轉換為電晶體1210的狀態(開啟狀態或關閉狀態)，並從電路1202讀出。因此，即使對應於保持在電容元件1208中的信號的電位有些變動，也可以準確地讀出原來的信號。
藉由將這種記憶元件1200用於處理器所具有的暫存器或快取記憶體等記憶體裝置，可以防止記憶體裝置內的資料因停止電源電壓的供應而消失。另外，在再次開始供應電源電壓之後記憶體裝置可以在短時間內恢復到停止供應電源之前的狀態。因此，在整個處理器或構成處理器的一個或多個邏輯電路中在短時間內也可以停止電源，從而可以抑制功耗。
注意，在本實施方式中，雖然對將記憶元件1200用於CPU的例子進行說明，但是也可以將記憶元件1200應用於LSI諸如DSP(Digital Signal Processor：數位信號處理器)、定製LSI、PLD(Programmable Logic Device：可程式邏輯裝置)等、RF-ID(Radio Frequency Identification：射頻識別)。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
實施方式9
在本實施方式中，參照圖23A至圖23H對包括本發明的一個實施方式的顯示面板的顯示模組及電子裝置進行說明。
圖23A至圖23G是示出電子裝置的圖。這些電子裝置可以包括外殼5000、顯示部5001、揚聲器5003、LED燈5004、操作鍵5005(包括電源開關或操作開關)、連接端子5006、感測器5007(具有測量如下因素的功能：力、位移、位置、速度、加速度、角速度、轉速、距離、光、液、磁、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、輻射線、流量、濕度、傾斜度、振動、氣味或紅外線)、麥克風5008等。
圖23A示出移動電腦，該移動電腦除了上述以外還可以包括開關5009、紅外線埠5010等。圖23B示出具備記錄介質的可攜式影像再現裝置(例如DVD再現裝置)，該可攜式影像再現裝置除了上述以外還可以包括第二顯示部5002、記錄介質讀取部5011等。圖23C示出護目鏡型顯示器，該護目鏡型顯示器除了上述以外還可以包括第二顯示部5002、支撐部5012、耳機5013等。圖23D示出可攜式遊戲機，該可攜式遊戲機除了上述以外還可以包括記錄介質讀取部5011等。圖23E示出具有電視接收功能的數位相機，該數位相機除了上述以外還可以包括天線5014、快門按鈕5015、影像接收部5016等。圖23F示出可攜式遊戲機，該可攜式遊戲機除了上述以外還可以包括第二顯示部5002、記錄介質讀取部5011等。圖23G示出可攜式電視接收機，該可攜式電視接收機除了上述以外還可以包括能夠收發信號的充電器5017等。
圖23A至圖23G所示的電子裝置可以具有各種功能。例如，可以具有如下功能：將各種資訊(靜態影像、動態影像、文字影像等)顯示在顯示部上；觸控面板；顯示日曆、日期或時刻等；藉由利用各種軟體(程式)控制處理；進行無線通訊；藉由利用無線通訊功能來連接到各種電腦網路；藉由利用無線通訊功能，進行各種資料的發送或接收；讀出儲存在記錄介質中的程式或資料來將其顯示在顯示部上等。再者，在具有多個顯示部的電子裝置中，可以具有如下功能：一個顯示部主要顯示影像資訊，而另一個顯示部主要顯示文字資訊；或者，在多個顯示部上顯示考慮到視差的影像來顯示立體影像等。再者，在具有影像接收部的電子裝置中，可以具有如下功能：拍攝靜態影像；拍攝動態影像；對所拍攝的影像進行自動或手動校正；將所拍攝的影像儲存在記錄介質(外部或內置於相機)中；將所拍攝的影像顯示在顯示部等。注意，圖23A至圖23G所示的電子裝置可具有的功能不侷限於上述功能，而可以具有各種功能。
圖23H示出一種智慧手錶，包括外殼7302、顯示面板7304、操作按鈕7311、7312、連接端子7313、腕帶7321、錶帶扣7322等。
安裝在兼作框架(bezel)部分的外殼7302中的顯示面板7304具有非矩形狀的顯示區域。另外，顯示面板7304也可以具有矩形狀的顯示區域。顯示面板7304可以顯示表示時間的圖示7305以及其他圖示7306等。
圖23H所示的智慧手錶可以具有各種功能。例如，可以具有如下功能：將各種資訊(靜態影像、動態影像、文字影像等)顯示在顯示部上；觸控面板；顯示日曆、日期或時刻等；藉由利用各種軟體(程式)控制處理；進行無線通訊；藉由利用無線通訊功能來連接到各種電腦網路；藉由利用無線通訊功能，進行各種資料的發送或接收；讀出儲存在記錄介質中的程式或資料來將其顯示在顯示部上等。
外殼7302的內部可具有揚聲器、感測器(具有測定如下因素的功能：力、位移、位置、速度、加速度、角速度、轉速、距離、光、液、磁、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、輻射線、流量、濕度、傾斜度、振動、氣味或紅外線)、麥克風等。另外，智慧手錶 可以藉由將發光元件用於其顯示面板7304來製造。
注意，本實施方式可以與本說明書所示的其他實施方式適當地組合。
例如，在本說明書等中，當明確地記載為“X與Y連接”時，在本說明書等中公開了如下情況：X與Y電連接的情況；X與Y在功能上連接的情況；以及X與Y直接連接的情況。因此，不侷限於圖式或文中所示的連接關係等規定的連接關係，圖式或文中所示的連接關係以外的連接關係也記載於圖式或文中。
在此，X和Y為物件(例如，裝置、元件、電路、佈線、電極、端子、導電膜、層等)。
作為X與Y直接連接的情況的一個例子，可以舉出在X與Y之間沒有連接能夠電連接X與Y的元件(例如開關、電晶體、電容元件、電感器、電阻器、二極體、顯示元件、發光元件和負載等)，並且X與Y沒有藉由能夠電連接X與Y的元件(例如開關、電晶體、電容元件、電感器、電阻器、二極體、顯示元件、發光元件和負載等)連接的情況。
作為X和Y電連接的情況的一個例子，可以在X和Y之間連接一個以上的能夠電連接X和Y的元件(例如開關、電晶體、電容元件、電感器、電阻器、二極體、顯示元件、發光元件、負載等)。此外，開關具有控制導通或關閉的功能。換言之，開關具有其成為導通狀態(開啟狀態)或非導通狀態(關閉狀態)而控制是否使電流流過的功能。或者，開關具有選擇並切換電流路徑的功能。另外，X和Y電連接的情況包括X與Y直接連接的情況。
作為X和Y在功能上連接的情況的一個例子，可以在X和Y之間連接一個以上的能夠在功能上連接X和Y的電路(例如，邏輯電路(反相器、NAND電路、NOR電路等)、信號轉換電路(DA轉換電路、AD轉換電路、γ(伽瑪)校正電路等)、電位位準轉換電路(電源電路(升壓電路、降壓電路等)、改變信號的電位位準的位準轉移器電路等)、電壓源、電流源、切換電路、放大電路(能夠增大信號振幅或電流量等的電路、運算放大器、 差動放大電路、源極隨耦電路、緩衝器電路等)、信號產生電路、記憶體電路、控制電路等)。注意，例如，即使在X與Y之間夾有其他電路，當從X輸出的信號傳送到Y時，也可以說X與Y在功能上是連接著的。另外，X與Y在功能上連接的情況包括X與Y直接連接的情況及X與Y電連接的情況。
此外，當明確地記載為“X與Y電連接”時，在本說明書等中公開了如下情況：X與Y電連接的情況(換言之，以中間夾有其他元件或其他電路的方式連接X與Y的情況)；X與Y在功能上連接的情況(換言之，以中間夾有其他電路的方式在功能上連接X與Y的情況)；以及X與Y直接連接的情況(換言之，以中間不夾有其他元件或其他電路的方式連接X與Y的情況)。換言之，當明確記載為“電連接”時，在本說明書等中公開了與只明確記載為“連接”的情況相同的內容。
注意，例如，在電晶體的源極(或第一端子等)藉由Z1(或沒有藉由Z1)與X電連接，電晶體的汲極(或第二端子等)藉由Z2(或沒有藉由Z2)與Y電連接的情況下以及在電晶體的源極(或第一端子等)與Z1的一部分直接連接，Z1的另一部分與X直接連接，電晶體的汲極(或第二端子等)與Z2的一部分直接連接，Z2的另一部分與Y直接連接的情況下，可以表示為如下。
例如，可以表示為“X、Y、電晶體的源極(或第一端子等)及電晶體的汲極(或第二端子等)互相電連接，並按X、電晶體的源極(或第一端子等)、電晶體的汲極(或第二端子等)及Y的順序電連接”。或者，可以表示為“電晶體的源極(或第一端子等)與X電連接，電晶體的汲極(或第二端子等)與Y電連接，X、電晶體的源極(或第一端子等)、電晶體的汲極(或第二端子等)與Y依次電連接”。或者，可以表示為“X藉由電晶體的源極(或第一端子等)及汲極(或第二端子等)與Y電連接，X、電晶體的源極(或第一端子等)、電晶體的汲極(或第二端子等)、Y依次設置為相互連接”。藉由使用與這種例子相同的表示方法規定電路結構中的連接順序，可以區別電晶體的源極(或第一端子等)與汲極(或第二端子等)而決定技術範圍。
另外，作為其他表示方法，例如可以表示為“電晶體的源極(或第一端子等)至少藉由第一連接路徑與X電連接，上述第一連接路徑不具有第二連接路徑，上述第二連接路徑是電晶體的源極(或第一端子等)與電晶體的汲極(或第二端子等)之間的路徑，上述第一連接路徑是藉由Z1的路徑，電晶體的汲極(或第二端子等)至少藉由第三連接路徑與Y電連接，上述第三連接路徑不具有上述第二連接路徑，上述第三連接路徑是藉由Z2的路徑”。或者，也可以表示為“電晶體的源極(或第一端子等)至少在第一連接路徑上藉由Z1與X電連接，上述第一連接路徑不具有第二連接路徑，上述第二連接路徑具有藉由電晶體的連接路徑，電晶體的汲極(或第二端子等)至少在第三連接路徑上藉由Z2與Y電連接，上述第三連接路徑不具有上述第二連接路徑”。或者，也可以表示為“電晶體的源極(或第一端子等)至少經過第一電路徑，藉由Z1與X電連接，上述第一電路徑不具有第二電路徑，上述第二電路徑是從電晶體的源極(或第一端子等)到電晶體的汲極(或第二端子等)的電路徑，電晶體的汲極(或第二端子等)至少經過第三電路徑，藉由Z2與Y電連接，上述第三電路徑不具有第四電路徑，上述第四電路徑是從電晶體的汲極(或第二端子等)到電晶體的源極(或第一端子等)的電路徑”。藉由使用與這些例子同樣的表述方法規定電路結構中的連接路徑，可以區別電晶體的源極(或第一端子等)和汲極(或第二端子等)來確定技術範圍。
注意，這種表示方法是一個例子，不侷限於上述表示方法。在此，X、Y、Z1及Z2為物件(例如，裝置、元件、電路、佈線、電極、端子、導電膜及層等)。
另外，即使在電路圖上獨立的組件彼此電連接，也有時一個組件兼有多個組件的功能。例如，在佈線的一部分用作電極時，一個導電膜兼有佈線和電極的兩個組件的功能。因此，本說明書中的“電連接”的範疇內還包括這種一個導電膜兼有多個組件的功能的情況。
ACF1‧‧‧導電材料
FPC1‧‧‧撓性印刷基板
GD‧‧‧驅動電路
M‧‧‧電晶體
MD‧‧‧電晶體
SW1‧‧‧開關
500‧‧‧半導體裝置
501B‧‧‧絕緣膜
502‧‧‧像素
505‧‧‧接合層
511‧‧‧佈線
519D‧‧‧端子
520‧‧‧功能層
521A‧‧‧絕緣膜
521B‧‧‧絕緣膜
528‧‧‧絕緣膜
550‧‧‧顯示元件
551‧‧‧導電膜
552‧‧‧導電膜
553‧‧‧包括發光性有機化合物的層
570‧‧‧基材
570P‧‧‧功能薄膜
573‧‧‧保護膜
573a‧‧‧保護膜
573b‧‧‧保護膜
573c‧‧‧保護膜
591‧‧‧連接部
592‧‧‧連接部

Claims (11)

  1. 一種半導體裝置，包括：一絕緣膜；一第一連接部；一端子；以及一電路，其中，該絕緣膜包括一開口部，該第一連接部貫穿該開口部，該端子與該絕緣膜的一個表面接觸並與該第一連接部電連接，該電路在該絕緣膜的另一個表面上與該第一連接部電連接，該端子包括填埋於該絕緣膜中的區域及沒被該絕緣膜覆蓋的區域，並且，該電路包括一半導體元件。
  2. 根據申請專利範圍第1項之半導體裝置，其中該絕緣膜的厚度為3nm以上且1500nm以下。
  3. 根據申請專利範圍第1項之半導體裝置，還包括：包括與該絕緣膜重疊的區域的一基材，其中該基材包括一撓性區域或一彎曲區域，該電路被設置在該絕緣膜與該撓性區域之間或者該絕緣膜與該彎曲區域之間。
  4. 一種顯示面板，包括：申請專利範圍第1項之半導體裝置，其中該顯示面板包括與該電路電連接的一顯示元件，並且該顯示元件位於該絕緣膜與該撓性區域之間或者該絕緣膜與該彎曲區域之間。
  5. 根據申請專利範圍第4項之顯示面板，還包括：一檢測元件，其中該檢測元件包括一導電膜及一暗色膜，該暗色膜包括與該導電膜重疊的區域，該暗色膜的反射率低於該導電膜的反射率，該檢測元件在與該顯示元件重疊的區域中包括開口部，並且該導電膜包括夾在該顯示元件與該暗色膜之間的區域。
  6. 一種資訊處理裝置，包括：包括一顯示部的一輸入/輸出裝置，該顯示部包括申請專利範圍第4項之 顯示面板，其中，該資訊處理裝置包括一算術裝置，該算術裝置接收一位置資訊及一外部資訊且供應一影像資訊及一控制資訊，該輸入/輸出裝置供應該位置資訊及該外部資訊且接收該影像資訊及該控制資訊，該算術裝置根據該外部資訊生成該影像資訊並根據該位置資訊決定且供應該控制資訊，該輸入/輸出裝置包括：供應該位置資訊的一輸入部；以及接收該外部資訊並發送該控制資訊的一通訊部，並且，該顯示部顯示該影像資訊。
  7. 一種資訊處理裝置，包括：包括一顯示部的一輸入/輸出裝置，該顯示部包括申請專利範圍第5項之顯示面板，其中，該資訊處理裝置包括一算術裝置，該算術裝置接收一位置資訊及一外部資訊且供應一影像資訊及一控制資訊，該輸入/輸出裝置供應該位置資訊及該外部資訊且接收該影像資訊及該控制資訊，該算術裝置根據該外部資訊生成該影像資訊並根據該位置資訊決定且供應該控制資訊，該輸入/輸出裝置包括：供應該位置資訊的一輸入部；以及接收該外部資訊並發送該控制資訊的一通訊部，並且，該顯示部顯示該影像資訊。
  8. 根據申請專利範圍第6項之資訊處理裝置，其中該輸入部包括鍵盤、硬體按鈕、指向裝置、觸控感測器、照度感測器、攝像裝置、音聲輸入裝置、視點輸入裝置和姿態檢測裝置中的至少一個。
  9. 根據申請專利範圍第7項之資訊處理裝置，其中該輸入部包括鍵盤、硬體按鈕、指向裝置、觸控感測器、照度感測器、攝像裝置、音聲輸入裝置、視點輸入裝置和姿態檢測裝置中的至少 一個。
  10. 一種半導體裝置的製造方法，包括如下步驟：在一製程用基板上形成一第一絕緣膜的第一步驟；形成一端子以使該端子包括與該第一絕緣膜重疊的區域的第二步驟；形成包括一開口部的一第二絕緣膜以使該第二絕緣膜的一個表面接觸於該端子且使該端子的一部分填埋於該第二絕緣膜中的第三步驟；形成貫穿該開口部的一第一連接部以使該第一連接部電連接到該端子的第四步驟，形成一電路以使該電路在該第二絕緣膜的另一個表面上電連接到該第一連接部的第五步驟，層疊包括一撓性區域的基材以使該電路配置在該第二絕緣膜與該撓性區域之間的第六步驟，將該製程用基板分離出來的第七步驟；以及去除該第一絕緣膜以使該端子露出的第八步驟。
  11. 一種顯示面板的製造方法，包括如下步驟：在一製程用基板上形成一第一絕緣膜的第一步驟；形成一端子以使該端子包括與該第一絕緣膜重疊的區域的第二步驟；形成包括一開口部的一第二絕緣膜以使該第二絕緣膜的一個表面接觸於該端子且使該端子的一部分填埋於該第二絕緣膜中的第三步驟；形成貫穿該開口部的一第一連接部以使該第一連接部電連接到該端子的第四步驟，形成一電路以使該電路在該第二絕緣膜的另一個表面上電連接到該第一連接部的第五步驟，形成一顯示元件以使該顯示元件電連接到該電路的第六步驟，層疊包括一撓性區域或一彎曲區域的基材以使該電路配置在該第二絕緣膜與該撓性區域之間或者該第二絕緣膜與該彎曲區域之間的第七步驟，將該製程用基板分離出來的第八步驟；以及去除該第一絕緣膜以使該端子露出的第九步驟。
TW105123284A 2015-07-24 2016-07-22 半導體裝置、顯示面板、半導體裝置的製造方法、顯示面板的製造方法以及資訊處理裝置 TWI726898B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2015-146316 2015-07-24
JP2015146316 2015-07-24
JP2016012007 2016-01-26
JP2016-012007 2016-01-26

Publications (2)

Publication Number Publication Date
TW201707197A true TW201707197A (zh) 2017-02-16
TWI726898B TWI726898B (zh) 2021-05-11

Family

ID=57837401

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105123284A TWI726898B (zh) 2015-07-24 2016-07-22 半導體裝置、顯示面板、半導體裝置的製造方法、顯示面板的製造方法以及資訊處理裝置

Country Status (4)

Country Link
US (1) US10978489B2 (zh)
JP (3) JP6742845B2 (zh)
TW (1) TWI726898B (zh)
WO (1) WO2017017558A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112074893A (zh) * 2018-05-11 2020-12-11 株式会社半导体能源研究所 显示面板、显示装置、输入输出装置及数据处理装置

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017103737A1 (en) 2015-12-18 2017-06-22 Semiconductor Energy Laboratory Co., Ltd. Display panel, input/output device, data processing device, and method for manufacturing display panel
JP6907051B2 (ja) 2016-07-08 2021-07-21 株式会社半導体エネルギー研究所 表示装置
US10848584B2 (en) * 2016-11-21 2020-11-24 Intel Corporation Routing in an information-centric network
JP6827332B2 (ja) * 2017-02-01 2021-02-10 株式会社ジャパンディスプレイ 表示装置
US10529780B2 (en) 2017-02-28 2020-01-07 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
KR102400426B1 (ko) * 2017-07-24 2022-05-23 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
JP6862380B2 (ja) * 2018-03-01 2021-04-21 パナソニック液晶ディスプレイ株式会社 表示装置及び表示装置の製造方法
WO2019175704A1 (ja) * 2018-03-16 2019-09-19 株式会社半導体エネルギー研究所 電気モジュール、表示パネル、表示装置、入出力装置、情報処理装置、電気モジュールの作製方法
US11943955B2 (en) * 2018-09-27 2024-03-26 Sharp Kabushiki Kaisha Display device and method for manufacturing display device
JP7166935B2 (ja) 2019-01-08 2022-11-08 株式会社ジャパンディスプレイ 表示装置
TWI690060B (zh) * 2019-04-25 2020-04-01 元太科技工業股份有限公司 記憶體結構及其製造方法
CN110649180B (zh) * 2019-09-30 2021-10-26 武汉天马微电子有限公司 一种显示面板的制作方法、显示面板和显示装置
CN110853531B (zh) * 2019-11-21 2021-11-05 京东方科技集团股份有限公司 显示用驱动背板及其制备方法、显示面板
KR20220033645A (ko) 2020-09-09 2022-03-17 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20220039918A (ko) 2020-09-21 2022-03-30 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조방법
KR20220092692A (ko) 2020-12-24 2022-07-04 삼성디스플레이 주식회사 표시장치

Family Cites Families (189)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
US5821597A (en) 1992-09-11 1998-10-13 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4619462B2 (ja) 1996-08-27 2011-01-26 セイコーエプソン株式会社 薄膜素子の転写方法
DE69737086T2 (de) * 1996-08-27 2007-05-16 Seiko Epson Corp. Trennverfahren, verfahren zur übertragung eines dünnfilmbauelements, und unter verwendung des übertragungsverfahrens hergestelltes flüssigkristall-anzeigebauelement
US6331722B1 (en) 1997-01-18 2001-12-18 Semiconductor Energy Laboratory Co., Ltd. Hybrid circuit and electronic device using same
JP3482856B2 (ja) 1998-01-26 2004-01-06 株式会社日立製作所 液晶表示装置およびその製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP3767264B2 (ja) 1999-08-25 2006-04-19 セイコーエプソン株式会社 液晶表示装置および電子機器
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4161574B2 (ja) 2000-05-24 2008-10-08 株式会社日立製作所 カラー／白黒切換可能携帯端末及び表示装置
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP2002196702A (ja) 2000-12-25 2002-07-12 Sony Corp 画像表示装置
JP4202030B2 (ja) 2001-02-20 2008-12-24 シャープ株式会社 表示装置
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
US7211828B2 (en) * 2001-06-20 2007-05-01 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic apparatus
US7019809B2 (en) * 2001-06-29 2006-03-28 Citizen Watch Co., Ltd Liquid crystal display panel having an insulating member to protect lead electrodes
TW546857B (en) * 2001-07-03 2003-08-11 Semiconductor Energy Lab Light-emitting device, method of manufacturing a light-emitting device, and electronic equipment
TW558743B (en) * 2001-08-22 2003-10-21 Semiconductor Energy Lab Peeling method and method of manufacturing semiconductor device
JP3898012B2 (ja) 2001-09-06 2007-03-28 シャープ株式会社 表示装置
JP4176400B2 (ja) 2001-09-06 2008-11-05 シャープ株式会社 表示装置
JP4043864B2 (ja) 2001-09-06 2008-02-06 シャープ株式会社 表示装置及びその駆動方法
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7248235B2 (en) 2001-09-14 2007-07-24 Sharp Kabushiki Kaisha Display, method of manufacturing the same, and method of driving the same
JP5072157B2 (ja) * 2001-09-27 2012-11-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4166455B2 (ja) * 2001-10-01 2008-10-15 株式会社半導体エネルギー研究所 偏光フィルム及び発光装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP2003228304A (ja) 2002-01-31 2003-08-15 Toyota Industries Corp 表示装置
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
TW544944B (en) 2002-04-16 2003-08-01 Ind Tech Res Inst Pixel element structure of sunlight-readable display
JP4122828B2 (ja) 2002-04-30 2008-07-23 日本電気株式会社 表示装置及びその駆動方法
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
US20060072047A1 (en) 2002-12-06 2006-04-06 Kanetaka Sekiguchi Liquid crystal display
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP3852931B2 (ja) 2003-03-26 2006-12-06 株式会社東芝 発光表示装置
JP2004349513A (ja) 2003-05-22 2004-12-09 Seiko Epson Corp 薄膜回路装置及びその製造方法、並びに電気光学装置、電子機器
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
CN1998087B (zh) 2004-03-12 2014-12-31 独立行政法人科学技术振兴机构 非晶形氧化物和薄膜晶体管
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
EP2453480A2 (en) 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
RU2358354C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Светоизлучающее устройство
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
KR100911698B1 (ko) 2004-11-10 2009-08-10 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI481024B (zh) 2005-01-28 2015-04-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
US7485511B2 (en) 2005-06-01 2009-02-03 Semiconductor Energy Laboratory Co., Ltd. Integrated circuit device and method for manufacturing integrated circuit device
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
US7863188B2 (en) 2005-07-29 2011-01-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8138502B2 (en) 2005-08-05 2012-03-20 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and manufacturing method thereof
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007123240A (ja) * 2005-09-28 2007-05-17 Sony Corp 表示装置の製造方法および表示装置
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101667544B (zh) 2005-11-15 2012-09-05 株式会社半导体能源研究所 半导体器件及其制造方法
CN101297340A (zh) * 2005-12-05 2008-10-29 夏普株式会社 显示装置
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP2007232882A (ja) 2006-02-28 2007-09-13 Casio Comput Co Ltd 表示装置及び電子機器
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
WO2008089302A1 (en) * 2007-01-17 2008-07-24 United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Wireless sensing system for non-invasive monitoring of attributes of contents in a container
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5067355B2 (ja) 2007-12-17 2012-11-07 日立化成工業株式会社 回路接続材料及び回路部材の接続構造
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
EP2091096A1 (en) * 2008-02-15 2009-08-19 Nederlandse Organisatie voor toegepast-natuurwetenschappelijk Onderzoek TNO Encapsulated electronic device and method of manufacturing
KR101588576B1 (ko) 2008-07-10 2016-01-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 전자 기기
JP5258436B2 (ja) 2008-07-30 2013-08-07 株式会社東芝 表示装置及びその製造方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
EP2346020A4 (en) * 2008-10-02 2014-12-31 Sharp Kk DISPLAY DEVICE SUBSTRATE, DISPLAY DEVICE SUBSTRATE MANUFACTURING METHOD, DISPLAY DEVICE, LIQUID CRYSTAL DISPLAY (LCD) DEVICE, LCD PRODUCTION METHOD AND ORGANIC ELECTROLUMINESCENCE DISPLAY DEVICE
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5361651B2 (ja) * 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2010153813A (ja) 2008-11-18 2010-07-08 Semiconductor Energy Lab Co Ltd 発光装置及びその作製方法、並びに、携帯電話機
BRPI0920935A2 (pt) * 2008-11-26 2019-09-24 Sharp Kk dispositivo de video
KR101702329B1 (ko) 2008-12-17 2017-02-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 전자 기기
TWI393950B (zh) 2009-01-08 2013-04-21 Au Optronics Corp 半穿反型顯示面板
JP5483151B2 (ja) 2009-03-05 2014-05-07 カシオ計算機株式会社 薄膜素子およびその製造方法
WO2011058913A1 (en) 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9443984B2 (en) * 2010-12-28 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5977523B2 (ja) * 2011-01-12 2016-08-24 株式会社半導体エネルギー研究所 トランジスタの作製方法
KR102010429B1 (ko) 2011-02-25 2019-08-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치를 사용한 전자 기기
JP5789113B2 (ja) 2011-03-31 2015-10-07 株式会社Ｊｏｌｅｄ 表示装置および電子機器
JP6147992B2 (ja) * 2011-11-30 2017-06-14 株式会社半導体エネルギー研究所 半導体装置
JP6083930B2 (ja) * 2012-01-18 2017-02-22 キヤノン株式会社 光電変換装置および撮像システム、光電変換装置の製造方法
US9349849B2 (en) 2012-03-28 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device including the semiconductor device
JP2013221965A (ja) 2012-04-13 2013-10-28 Seiko Epson Corp 電気光学装置
US20130300456A1 (en) * 2012-05-10 2013-11-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor chip and semiconductor device
US9226347B2 (en) 2012-06-25 2015-12-29 Apple Inc. Displays with vias
KR101960523B1 (ko) * 2012-08-17 2019-03-21 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102161078B1 (ko) * 2012-08-28 2020-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 그 제작 방법
JP2014071734A (ja) 2012-09-28 2014-04-21 Dainippon Printing Co Ltd カラーフィルタ一体型タッチパネルセンサ用基板、カラーフィルタ一体型タッチパネルセンサおよびカラーフィルタ一体型タッチパネルモジュール
US9569992B2 (en) * 2012-11-15 2017-02-14 Semiconductor Energy Laboratory Co., Ltd. Method for driving information processing device, program, and information processing device
US20140179110A1 (en) * 2012-12-21 2014-06-26 Applied Materials, Inc. Methods and apparatus for processing germanium containing material, a iii-v compound containing material, or a ii-vi compound containing material disposed on a substrate using a hot wire source
JP6335616B2 (ja) 2013-04-30 2018-05-30 株式会社半導体エネルギー研究所 半導体装置
KR102222344B1 (ko) 2013-05-02 2021-03-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2014181785A1 (en) 2013-05-09 2014-11-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2015009768A1 (en) * 2013-07-15 2015-01-22 Polyera Corporation Photopatternable materials and related electronic devices and methods
TWI679575B (zh) 2013-10-11 2019-12-11 日商半導體能源研究所股份有限公司 驅動可攜式資料處理裝置的方法
JP6201623B2 (ja) 2013-10-22 2017-09-27 大日本印刷株式会社 電極部材、その製造方法、該電極部材を用いたタッチパネル、および該タッチパネルを配置した画像表示装置
JP6561399B2 (ja) * 2013-11-20 2019-08-21 株式会社Ｊｏｌｅｄ 表示装置、およびその製造方法
KR102239367B1 (ko) * 2013-11-27 2021-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 터치 패널
US20150154730A1 (en) 2013-12-02 2015-06-04 Semiconductor Energy Laboratory Co., Ltd. Data processing device
JP2015125563A (ja) 2013-12-26 2015-07-06 凸版印刷株式会社 タッチパネルセンサーの製造方法
KR102472875B1 (ko) 2013-12-26 2022-12-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102529174B1 (ko) 2013-12-27 2023-05-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102325158B1 (ko) 2014-01-30 2021-11-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 전자 기기, 및 반도체 장치의 제작 방법
JP6509596B2 (ja) 2014-03-18 2019-05-08 株式会社半導体エネルギー研究所 半導体装置
JP6567856B2 (ja) 2014-04-18 2019-08-28 株式会社半導体エネルギー研究所 発光装置
TWI687143B (zh) 2014-04-25 2020-03-01 日商半導體能源研究所股份有限公司 顯示裝置及電子裝置
JP2015228367A (ja) * 2014-05-02 2015-12-17 株式会社半導体エネルギー研究所 半導体装置、入出力装置、及び電子機器
US9831238B2 (en) 2014-05-30 2017-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including insulating film having opening portion and conductive film in the opening portion
US10031582B2 (en) * 2014-06-05 2018-07-24 Immersion Corporation Systems and methods for induced electrostatic haptic effects
JP6497858B2 (ja) * 2014-07-11 2019-04-10 株式会社ジャパンディスプレイ 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法
US9843017B2 (en) * 2014-08-22 2017-12-12 Semiconductor Energy Laboratory Co., Ltd. Display device, manufacturing method thereof, and electronic device
US9933812B2 (en) * 2014-09-05 2018-04-03 Semiconductor Energy Laboratory Co., Ltd. Display panel, input/output device, and data processor
TWI565380B (zh) 2014-09-30 2017-01-01 友達光電股份有限公司 顯示裝置及其製造方法
KR20160044414A (ko) * 2014-10-15 2016-04-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 터치 패널 및 전자 기기
KR102500994B1 (ko) 2014-10-17 2023-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 터치 패널
US9933872B2 (en) 2014-12-01 2018-04-03 Semiconductor Energy Laboratory Co., Ltd. Touch panel
US9535522B2 (en) * 2014-12-22 2017-01-03 Lg Display Co., Ltd. Flexible organic light emitting diode display device
JP6363046B2 (ja) * 2015-04-10 2018-07-25 三菱電機株式会社 電気光学表示装置
CN106255999B (zh) * 2015-04-13 2021-07-02 株式会社半导体能源研究所 显示面板、数据处理器及显示面板的制造方法
JP2018081768A (ja) * 2016-11-14 2018-05-24 株式会社ジャパンディスプレイ 表示装置及び表示装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112074893A (zh) * 2018-05-11 2020-12-11 株式会社半导体能源研究所 显示面板、显示装置、输入输出装置及数据处理装置
CN112074893B (zh) * 2018-05-11 2023-09-26 株式会社半导体能源研究所 显示面板、显示装置、输入输出装置及数据处理装置

Also Published As

Publication number Publication date
JP2021157189A (ja) 2021-10-07
JP2020201493A (ja) 2020-12-17
TWI726898B (zh) 2021-05-11
WO2017017558A1 (en) 2017-02-02
JP7139490B2 (ja) 2022-09-20
US20170025444A1 (en) 2017-01-26
JP6742845B2 (ja) 2020-08-19
JP6898503B2 (ja) 2021-07-07
JP2017134382A (ja) 2017-08-03
US10978489B2 (en) 2021-04-13

Similar Documents

Publication Publication Date Title
TWI726898B (zh) 半導體裝置、顯示面板、半導體裝置的製造方法、顯示面板的製造方法以及資訊處理裝置
TWI816217B (zh) 顯示面板、資料處理裝置及顯示面板的製造方法
TWI715621B (zh) 資訊處理裝置
JP6700079B2 (ja) 表示パネル
TWI729015B (zh) 顯示面板、輸入/輸出裝置及資料處理裝置
JP6739274B2 (ja) 表示装置
TW201723619A (zh) 顯示面板，資料處理裝置，及用於製造顯示面板之方法
JP6983989B2 (ja) 入出力パネル
TW201727342A (zh) 顯示裝置、輸入／輸出裝置以及資料處理裝置
JP2017059239A (ja) 入出力装置、情報処理装置
TWI724097B (zh) 資訊處理裝置
TW201732385A (zh) 顯示裝置、輸入輸出裝置、資料處理裝置以及資料處理裝置的驅動方法
JP2017044893A (ja) 表示パネル

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees