TW201723619A - 顯示面板，資料處理裝置，及用於製造顯示面板之方法 - Google Patents

顯示面板，資料處理裝置，及用於製造顯示面板之方法 Download PDF

Info

Publication number
TW201723619A
TW201723619A TW105124474A TW105124474A TW201723619A TW 201723619 A TW201723619 A TW 201723619A TW 105124474 A TW105124474 A TW 105124474A TW 105124474 A TW105124474 A TW 105124474A TW 201723619 A TW201723619 A TW 201723619A
Authority
TW
Taiwan
Prior art keywords
film
insulating film
oxide semiconductor
conductive film
transistor
Prior art date
Application number
TW105124474A
Other languages
English (en)
Inventor
保本清治
安達広樹
佐藤将孝
楠紘慈
平形吉晴
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201723619A publication Critical patent/TW201723619A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/44—Arrangements combining different electro-active layers, e.g. electrochromic, liquid crystal or electroluminescent layers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/02—Composition of display devices
    • G09G2300/023—Display panel composed of stacked panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/046—Pixel structures with an emissive area and a light-modulating area combined in one pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0205—Simultaneous scanning of several lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0242—Compensation of deficiencies in the appearance of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/066—Adjustment of display parameters for control of contrast
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0666—Adjustment of display parameters for control of colour parameters, e.g. colour temperature
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/10—Special adaptations of display systems for operation with variable images
    • G09G2320/103—Detection of image changes, e.g. determination of an index representative of the image change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/14—Detecting light within display terminals, e.g. using a single or a plurality of photosensors
    • G09G2360/144—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light being ambient light
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/34—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators for rolling or scrolling

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • General Engineering & Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Human Computer Interaction (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本發明的一個實施方式提供一種方便性或可靠性優異的新穎的顯示面板。本發明的一個實施方式還提供一種方便性或可靠性優異的新穎的顯示面板的製造方法。本發明的一個實施方式包括：第一顯示元件；與第一顯示元件電連接的第一導電膜；包括與第一導電膜重疊的區域的第二導電膜；包括被夾在第二導電膜和第一導電膜之間的區域的第一絕緣膜；在與第二導電膜之間包括夾有第一導電膜的區域的中間膜；與第二導電膜電連接的像素電路；以及與像素電路電連接的第二顯示元件，其中，第一絕緣膜包括開口，並且，第二導電膜藉由開口與第一導電膜電連接。

Description

顯示面板，資料處理裝置，及用於製造顯示面板之方法
本發明的一個實施方式係關於一種顯示面板、資料處理裝置、半導體裝置或顯示面板的製造方法。
本發明的一個實施方式不侷限於上述技術領域。本說明書等所公開的發明的一個實施方式的技術領域係關於一種物體、方法或製造方法。另外，本發明的一個實施方式係關於一種製程(process)、機器(machine)、產品(manufacture)或者組合物(composition of matter)。由此，更明確而言，作為本說明書所公開的本發明的一個實施方式的技術領域的一個例子可以舉出半導體裝置、顯示裝置、發光裝置、蓄電裝置、記憶體裝置、這些裝置的驅動方法或者這些裝置的製造方法。
已知有具有如下結構的液晶顯示裝置：在基板的同一側設置聚光單元及像素電極，在聚光單元的光軸 上重疊地設置像素電極的使可見光透過的區域。還已知有具有如下結構的液晶顯示裝置：使用具有聚光方向X及非聚光方向Y的各向異性的聚光單元，使非聚光方向Y對應於像素電極的使可見光透過的區域的長軸方向(專利文獻1)。
[專利文獻1]日本專利申請公開第2011-191750號公報
本發明的一個實施方式的目的之一是提供一種方便性或可靠性優異的新穎的顯示面板。本發明的一個實施方式的目的之一是提供一種方便性或可靠性優異的新穎的資料處理裝置。本發明的一個實施方式的目的之一是提供一種方便性或可靠性優異的新穎的顯示面板的製造方法。本發明的一個實施方式的目的之一是提供一種新穎的顯示面板、新穎的資料處理裝置、新穎的顯示面板的製造方法或新穎的半導體裝置。
注意，上述目的的記載不妨礙其他目的的存在。此外，本發明的一個實施方式並不需要實現所有上述目的。另外，可以從說明書、圖式、申請專利範圍等的記載得知並衍生上述以外的目的。
(1)本發明的一個實施方式是一種包括信號線以及像素的顯示面板。
像素與信號線電連接。此外，像素包括第一顯示元件、第一導電膜、第二導電膜、第一絕緣膜、中間膜、像素電路以及第二顯示元件。
第一導電膜與第一顯示元件電連接。第二導電膜包括與第一導電膜重疊的區域。第一絕緣膜包括被夾在第二導電膜和第一導電膜之間的區域。中間膜在與第一絕緣膜之間包括夾有第一導電膜的區域。像素電路與第二導電膜電連接。第二顯示元件與像素電路電連接。
第一絕緣膜包括開口。第二導電膜藉由開口與第一導電膜電連接。像素電路與信號線電連接。
(2)此外，本發明的一個實施方式是上述顯示面板，其中上述中間膜包括導電氧化物或氧化物半導體。
(3)此外，本發明的一個實施方式是上述顯示面板，還包括第二絕緣膜。
第二絕緣膜包括開口。第二絕緣膜沿著開口的外周包括被夾在中間膜和第一絕緣膜之間的區域。
中間膜包括埋入於第二絕緣膜的側端部。中間膜在與第二絕緣膜的開口重疊的區域包括與第一導電膜接觸的區域。
(4)本發明的一個實施方式是上述顯示面板，其中上述像素電路包括開關，開關包括電晶體，並且電晶體包括氧化物半導體。
(5)本發明的一個實施方式是上述顯示面 板，其中上述第二顯示元件以在看到所述第一顯示元件的範圍的一部分中被看到的方式設置。
(6)本發明的一個實施方式是上述顯示面板，其中上述第二顯示元件具有在由第一顯示元件進行顯示的區域圍繞的區域中進行顯示的功能。
(7)本發明的一個實施方式是上述顯示面板，其中上述第一顯示元件包括反射膜並具有控制反射光的強度的功能。
反射膜反射入射光。反射膜包括開口。第二顯示元件具有向開口發射光的功能。
(8)本發明的一個實施方式是上述顯示面板，包括像素、一個像素群、另一個像素群以及掃描線。
一個像素群包括上述像素且設置在行方向上。另一個像素群包括像素且設置在與行方向交叉的列方向上。
掃描線電連接到設置在行方向上的一個像素群。
信號線電連接到設置在列方向上的另一個像素群。
在行方向或列方向上與一個像素相鄰的另一個像素在與一個像素中的開口的位置不同的位置中包括開口。
上述本發明的一個實施方式的顯示面板包括：第一顯示元件；與第一顯示元件電連接的第一導電 膜；包括與第一導電膜重疊的區域的第二導電膜；包括被夾在第二導電膜和第一導電膜之間的區域的第一絕緣膜；在與第二導電膜之間包括夾有第一導電膜的區域的中間膜；與第二導電膜電連接的像素電路；以及與像素電路電連接的第二顯示元件，其中第一絕緣膜包括開口，並且第二導電膜藉由開口與第一導電膜電連接。
由此，例如可以使用能夠藉由同一製程形成的像素電路來驅動第一顯示元件以及藉由與第一顯示元件不同的方法進行顯示的第二顯示元件。其結果是，可以提供一種方便性或可靠性優異的新穎的顯示面板。
(9)此外，本發明的一個實施方式是包括端子和導電膜的上述顯示面板。
第一絕緣膜包括被夾在端子和導電膜之間的區域。第一絕緣膜包括開口。
端子藉由開口與導電膜電連接。導電膜與像素電路電連接。
由此，可以藉由端子將電力或信號供應到像素電路。其結果是，可以提供一種方便性或可靠性優異的新穎的顯示面板。
(10)此外，本發明的一個實施方式是一種包括算術裝置和輸入輸出裝置的資料處理裝置。
算術裝置具有接收位置資料且供應影像資料及控制資料的功能。
輸入輸出裝置具有供應位置資料且接收影像 資料及控制資料的功能。
算術裝置包括顯示影像資料的顯示部及供應控制資料的輸入部。
顯示部包括上述顯示面板。
輸入部具有供應基於指示器的位置的位置資料的功能。
算術裝置具有根據位置資料決定指示器的移動速度的功能。
算術裝置具有根據指示器的移動速度決定影像資料的對比度或亮度的功能。
上述本發明的一個實施方式的資料處理裝置包括供應位置資料並接收影像資料的輸入輸出裝置以及接收位置資料並供應影像資料的算術裝置，該算術裝置根據指示器的移動速度決定影像資料的對比度或亮度。由此，在移動影像資料的顯示位置時，可以減輕對使用者的眼睛產生的負擔，而可以實現護眼顯示。其結果是，可以提供一種方便性或可靠性優異的新穎的資料處理裝置。
(11)此外，本發明的一個實施方式是上述資料處理裝置，其中輸入部包括鍵盤、硬體按鈕、指向裝置、觸控感測器、照度感測器、攝像裝置、聲音輸入裝置、視點輸入裝置、姿態檢測裝置中的一個以上。
由此，可以降低功耗，而即使在亮環境下也能夠確保優異的可見度。其結果是，可以提供一種方便性或可靠性優異的新穎的資料處理裝置。
(12)此外，本發明的一個實施方式是一種包括以下12個步驟的上述顯示面板的製造方法。
在第一步驟中，形成包括與製程用基板重疊的區域的中間膜。
在第二步驟中，形成覆蓋中間膜的第二絕緣膜。
在第三步驟中，對第二絕緣膜進行加熱。
在第四步驟中，將第二絕緣膜形成為預定的形狀。
在第五步驟中，形成包括與中間膜重疊的區域的第一導電膜。
在第六步驟中，形成在與第一導電膜重疊的區域包括開口的第一絕緣膜。
在第七步驟中，形成與第一絕緣膜的開口重疊的第二導電膜及像素電路。
在第八步驟中，形成與像素電路電連接的第二顯示元件。
在第九步驟中，以在製程用基板與第二基板之間夾有第二顯示元件的方式層疊第二基板。
在第十步驟中，分離製程用基板。
在第十一步驟中，形成在與第一導電膜之間夾有中間膜的配向膜。
在第十二步驟中，形成第一顯示元件。
上述本發明的一個實施方式的顯示面板的製 造方法包括：形成中間膜的步驟；形成覆蓋中間膜的第二絕緣膜的步驟；以及分離製程用基板的步驟。由此，可以形成中間膜露出的區域以及第二絕緣膜露出的區域。其結果是，可以提供一種方便性或可靠性優異的新穎的顯示面板的製造方法。
本說明書的圖式中的方塊圖示出在獨立的方塊中根據其功能進行分類的組件，但是，實際上的組件難以根據其功能清楚地劃分，而一個組件有時具有多個功能。
在本說明書中，電晶體所具有的源極和汲極的名稱根據電晶體的極性及施加到各端子的電位的高低互相調換。一般而言，在n通道型電晶體中，將被施加低電位的端子稱為源極，而將被施加高電位的端子稱為汲極。另外，在p通道型電晶體中，將被供應低電位的端子稱為汲極，而將被供應高電位的端子稱為源極。在本說明書中，儘管為方便起見在一些情況下假設源極和汲極是固定的來描述電晶體的連接關係，但是實際上源極和汲極的名稱根據上述電位關係而互換。
在本說明書中，電晶體的源極是指用作活性層的半導體膜的一部分的源極區域或與上述半導體膜連接的源極電極。同樣地，電晶體的汲極是指上述半導體膜的一部分的汲極區域或與上述半導體膜連接的汲極電極。另外，閘極是指閘極電極。
在本說明書中，電晶體串聯連接的狀態是指 例如第一電晶體的源極和汲極中的僅一個與第二電晶體的源極和汲極中的僅一個連接的狀態。另外，電晶體並聯連接的狀態是指第一電晶體的源極和汲極中的一個與第二電晶體的源極和汲極中的一個連接且第一電晶體的源極和汲極中的另一個與第二電晶體的源極和汲極中的另一個連接的狀態。
在本說明書中，連接是指電連接，並相當於能夠供應或傳送電流、電壓或電位的狀態。因此，連接狀態不一定必須是指直接連接的狀態，而在其範疇內還包括以能夠供應或傳送電流、電壓或電位的方式藉由佈線、電阻器、二極體、電晶體等電路元件間接地連接的狀態。
即使當在本說明中在電路圖上獨立的組件彼此連接時，實際上也有一個導電膜兼具有多個組件的功能的情況，例如佈線的一部分用作電極的情況等。本說明書中的連接的範疇內包括這種一個導電膜兼具有多個組件的功能的情況。
在本說明書中，電晶體的第一電極和第二電極中的一個是源極電極，而另一個是汲極電極。
根據本發明的一個實施方式，可以提供一種方便性或可靠性優異的新穎的顯示面板。另外，可以提供一種方便性或可靠性優異的新穎的資料處理裝置。另外，可以提供一種方便性或可靠性優異的新穎的顯示面板的製造方法。另外，可以提供一種新穎的顯示面板、新穎的資料處理裝置、新穎的顯示面板的製造方法或新穎的半導體 裝置。
注意，上述效果的記載不妨礙其他效果的存在。此外，本發明的一個實施方式並不需要具有所有上述效果。另外，可以從說明書、圖式、申請專利範圍等的記載得知並衍生上述以外的效果。
AF1‧‧‧配向膜
AF2‧‧‧配向膜
C1‧‧‧電容元件
C2‧‧‧電容元件
CF1‧‧‧彩色膜
CF1D‧‧‧彩色膜
CF2‧‧‧彩色膜
ANO‧‧‧佈線
CSCOM‧‧‧佈線
G1(i)‧‧‧掃描線
G2(i)‧‧‧掃描線
S1(j)‧‧‧信號線
S2(j)‧‧‧信號線
VCOM1‧‧‧佈線
VCOM2‧‧‧佈線
GD‧‧‧驅動電路
GDA‧‧‧驅動電路
GDB‧‧‧驅動電路
SD‧‧‧驅動電路
KB1‧‧‧結構體
M1‧‧‧節點
M2‧‧‧節點
M‧‧‧電晶體
MD‧‧‧電晶體
MB‧‧‧電晶體
MDB‧‧‧電晶體
P1‧‧‧位置資料
P2‧‧‧資料
SW1‧‧‧開關
SW2‧‧‧開關
SW1B‧‧‧開關
T1‧‧‧時刻
T2‧‧‧時刻
T3‧‧‧時刻
T4‧‧‧時刻
T5‧‧‧時刻
T6‧‧‧時刻
V‧‧‧影像資料
V0‧‧‧電位
V1‧‧‧電位
VDD‧‧‧電源電位
PIC1‧‧‧影像資料
PIC2‧‧‧影像資料
PIC3‧‧‧影像資料
PIC4‧‧‧影像資料
100‧‧‧電晶體
102‧‧‧基板
104‧‧‧導電膜
106‧‧‧絕緣膜
107‧‧‧絕緣膜
108‧‧‧氧化物半導體膜
108a‧‧‧氧化物半導體膜
108b‧‧‧氧化物半導體膜
108c‧‧‧氧化物半導體膜
112a‧‧‧導電膜
112b‧‧‧導電膜
114‧‧‧絕緣膜
116‧‧‧絕緣膜
118‧‧‧絕緣膜
120a‧‧‧導電膜
120b‧‧‧導電膜
150‧‧‧電晶體
200‧‧‧資料處理裝置
210‧‧‧算術裝置
211‧‧‧算術部
212‧‧‧記憶部
214‧‧‧傳輸路徑
215‧‧‧輸入輸出介面
220‧‧‧輸入輸出裝置
230‧‧‧顯示部
230B‧‧‧顯示部
231‧‧‧顯示區域
232‧‧‧像素
235EL‧‧‧顯示元件
235LC‧‧‧顯示元件
240‧‧‧輸入部
250‧‧‧檢測部
290‧‧‧通訊部
501A‧‧‧絕緣膜
501A1‧‧‧絕緣膜
501A2‧‧‧絕緣膜
501C‧‧‧絕緣膜
501H‧‧‧開口
504‧‧‧導電膜
505‧‧‧接合層
506‧‧‧絕緣膜
508‧‧‧半導體膜
510‧‧‧基板
511B‧‧‧導電膜
511C‧‧‧導電膜
512A‧‧‧導電膜
512B‧‧‧導電膜
516‧‧‧絕緣膜
518‧‧‧絕緣膜
519B‧‧‧端子
519C‧‧‧端子
520‧‧‧功能層
521‧‧‧絕緣膜
522‧‧‧連接部
524‧‧‧導電膜
528‧‧‧絕緣膜
530‧‧‧像素電路
550‧‧‧顯示元件
551‧‧‧電極
552‧‧‧電極
553‧‧‧包含發光性有機化合物的層
570‧‧‧基板
591A‧‧‧開口
591B‧‧‧開口
591C‧‧‧開口
700‧‧‧顯示面板
700B‧‧‧顯示面板
700C‧‧‧顯示面板
700D‧‧‧顯示面板
702‧‧‧像素
705‧‧‧密封劑
750‧‧‧顯示元件
751‧‧‧電極
751A‧‧‧導電膜
751B‧‧‧導電膜
751H‧‧‧開口
752‧‧‧電極
753‧‧‧層
754‧‧‧中間膜
754A‧‧‧中間膜
754B‧‧‧中間膜
770‧‧‧基板
770P‧‧‧功能膜
771‧‧‧絕緣膜
800‧‧‧輸入輸出裝置
801‧‧‧上蓋
802‧‧‧下蓋
803‧‧‧FPC
804‧‧‧觸控感測器
805‧‧‧FPC
806‧‧‧顯示面板
809‧‧‧框架
810‧‧‧驅動電路
811‧‧‧電池
1189‧‧‧ROM介面
1190‧‧‧基板
1191‧‧‧ALU
1192‧‧‧ALU控制器
1193‧‧‧指令解碼器
1194‧‧‧中斷控制器
1195‧‧‧時序控制器
1196‧‧‧暫存器
1197‧‧‧暫存器控制器
1198‧‧‧匯流排介面
1199‧‧‧ROM
1200‧‧‧記憶元件
1201‧‧‧電路
1202‧‧‧電路
1203‧‧‧開關
1204‧‧‧開關
1206‧‧‧邏輯元件
1207‧‧‧電容元件
1208‧‧‧電容元件
1209‧‧‧電晶體
1210‧‧‧電晶體
1213‧‧‧電晶體
1214‧‧‧電晶體
1220‧‧‧電路
3001‧‧‧佈線
3002‧‧‧佈線
3003‧‧‧佈線
3004‧‧‧佈線
3005‧‧‧佈線
3200‧‧‧電晶體
3300‧‧‧電晶體
3400‧‧‧電容元件
5000‧‧‧外殼
5001‧‧‧顯示部
5002‧‧‧顯示部
5003‧‧‧揚聲器
5004‧‧‧LED燈
5005‧‧‧操作鍵
5006‧‧‧連接端子
5007‧‧‧感測器
5008‧‧‧麥克風
5009‧‧‧開關
5010‧‧‧紅外線埠
5011‧‧‧記錄介質讀取部
5012‧‧‧支撐部
5013‧‧‧耳機
5014‧‧‧天線
5015‧‧‧快門按鈕
5016‧‧‧影像接收部
5017‧‧‧充電器
7302‧‧‧外殼
7304‧‧‧顯示面板
7305‧‧‧圖示
7306‧‧‧圖示
7311‧‧‧操作按鈕
7312‧‧‧操作按鈕
7313‧‧‧連接端子
7321‧‧‧錶帶
7322‧‧‧錶帶扣
在圖式中：圖1A、圖1B1及圖1B2是說明根據實施方式的顯示面板的結構的圖；圖2A至圖2C是說明根據實施方式的顯示面板的結構的圖；圖3是說明根據實施方式的像素電路的電路圖；圖4A、圖4B1及圖4B2是說明根據實施方式的顯示面板的結構的圖；圖5A至圖5D是說明根據實施方式的電晶體的結構的圖；圖6A至圖6C是說明根據實施方式的電晶體的結構的圖；圖7是說明根據實施方式的顯示面板的製造方法的流程圖；圖8是說明根據實施方式的顯示面板的製造方法的圖； 圖9是說明根據實施方式的顯示面板的製造方法的圖；圖10是說明根據實施方式的顯示面板的製造方法的圖；圖11A至圖11C是說明根據實施方式的顯示面板的製造方法的圖；圖12A至圖12C是說明根據實施方式的顯示面板的製造方法的圖；圖13A至圖13C是說明根據實施方式的顯示面板的製造方法的圖；圖14A至圖14C是說明根據實施方式的顯示面板的製造方法的圖；圖15是說明根據實施方式的輸入輸出裝置的結構的圖；圖16A至圖16C是說明根據實施方式的資料處理裝置的結構的方塊圖及投影圖；圖17A至圖17C是說明根據實施方式的顯示部的結構的方塊圖及電路圖；圖18A和圖18B是說明根據實施方式的程式的流程圖；圖19是說明根據實施方式的影像資料的示意圖；圖20A至圖20C是說明根據實施方式的半導體裝置的結構的剖面圖及電路圖；圖21是說明根據實施方式的CPU的結構的方塊圖； 圖22是說明根據實施方式的記憶元件的結構的電路圖；圖23A至圖23H是說明根據實施方式的電子裝置的結構的圖；圖24A和圖24B是說明根據實施方式的顯示面板的結構的圖；圖25A至圖25C是說明根據實施方式的顯示面板的結構的圖；圖26A至圖26C是說明根據實施方式的顯示面板的結構的圖；圖27是說明樣本的XRD譜的測定結果的圖；圖28A和圖28B是說明樣本的TEM影像的圖，圖28C至圖28L是說明電子繞射圖案的圖；圖29A至圖29C是說明樣本的EDX面分析影像的圖。
本發明的一個實施方式的顯示面板包括：第一顯示元件；與第一顯示元件電連接的第一導電膜；包括與第一導電膜重疊的區域的第二導電膜；在與第二導電膜之間包括夾有第一導電膜的區域的中間膜；包括被夾在第二導電膜和第一導電膜之間的區域的第一絕緣膜；與第二導電膜電連接的像素電路；以及與像素電路電連接的第二顯示元件，其中第一絕緣膜包括開口，並且第二導電膜藉 由開口與第一導電膜電連接。
由此，例如可以使用能夠藉由同一製程形成的像素電路驅動第一顯示元件及以與第一顯示元件不同的方法進行顯示的第二顯示元件。其結果是，可以提供一種方便性或可靠性優異的新穎的顯示面板。
參照圖式對實施方式進行詳細說明。注意，本發明不侷限於以下說明，而所屬技術領域的通常知識者可以很容易地理解一個事實就是其方式及詳細內容在不脫離本發明的精神及其範圍的情況下可以被變換為各種各樣的形式。因此，本發明不應該被解釋為僅侷限在以下所示的實施方式所記載的內容中。注意，在下面說明的發明結構中，在不同的圖式中共同使用相同的元件符號來表示相同的部分或具有相同功能的部分，而省略反復說明。
實施方式1
在本實施方式中，參照圖1A、圖1B1及圖1B2至圖 4A、圖4B1及圖4B2對本發明的一個實施方式的顯示面板的結構進行說明。
圖1A、圖1B1及圖1B2是說明本發明的一個實施方式的顯示面板700的結構的圖。圖1A是本發明的一個實施方式的顯示面板700的仰視圖。圖1B1是說明圖1A的一部分的仰視圖。圖1B2是省略在圖1B1中圖示的一部分結構而說明的仰視圖。
圖2A至圖2C是說明本發明的一個實施方式的顯示面板700的結構的圖。圖2A是沿著圖1A的截斷線X1-X2、X3-X4、X5-X6、X7-X8、X9-X10、X11-X12的剖面圖。圖2B是說明顯示面板的一部分的結構的剖面圖。圖2C是說明顯示面板的其他一部分的結構的剖面圖。
圖3是說明本發明的一個實施方式的顯示面板700的結構的圖。圖3是可以用於本發明的一個實施方式的顯示面板700所包括的像素電路的像素電路530(i,j)及像素電路530(i,j+1)的電路圖。
圖4A、圖4B1及圖4B2是說明本發明的一個實施方式的顯示面板700的結構的圖。圖4A是說明可以用於本發明的一個實施方式的顯示面板700的像素及佈線等的配置的方塊圖。圖4B1及圖4B2是說明可以用於本發明的一個實施方式的顯示面板700的開口751H的配置的示意圖。
注意，在本說明書中，有時將取1以上的整數的值的變數用於符號。例如，有時將包含取1以上的整數的值的變數p的(p)用於指定最大為p個組件中的任一個的符號的一部分。另外，例如，有時將包含取1以上的整數的值的變數m及變數n的(m，n)用於指定最大為m×n個組件中的任一個的符號的一部分。
〈顯示面板的結構實例1〉
本實施方式所說明的顯示面板700包括信號線S1(j)以及像素702(i,j)(參照圖1B1及圖1B2)。
像素702(i,j)與信號線S1(j)電連接。
像素702(i,j)包括第一顯示元件750(i,j)、第一導電膜、第二導電膜、中間膜754、絕緣膜501C、像素電路530(i,j)以及第二顯示元件550(i,j)(參照圖2A及圖3)。
第一導電膜與第一顯示元件750(i,j)電連接(參照圖2A)。例如，可以將第一導電膜用於第一顯示元件750(i,j)的第一電極751(i,j)。
第二導電膜包括與第一導電膜重疊的區域。例如，可以將第二導電膜用於導電膜512B，該導電膜512B具有可用於開關SW1的電晶體的源極電極或汲極電極的功能。
絕緣膜501C包括被夾在第二導電膜和第一導電膜之間的區域。
中間膜754在與絕緣膜501C之間包括夾有第一導電膜的區域。
像素電路530(i,j)與第二導電膜電連接。例如，像素電路530(i,j)的開關SW1可以使用將第二導電膜用於用作源極電極或汲極電極的導電膜512B的電晶體(參照圖2A及圖3)。
第二顯示元件550(i,j)與像素電路530(i,j)電連接。
例如，可以將具有透過或供應氫的功能的膜用於中間膜754。例如，可以將具有透過絕緣膜501A所供應的氫的功能的材料用於中間膜754。
絕緣膜501C包括開口591A(參照圖2A)。
第二導電膜藉由開口591A與第一導電膜電連接。例如，導電膜512B與兼作第一導電膜的第一電極751(i,j)電連接。
像素電路530(i,j)與信號線S1(j)電連接(參照圖3)。導電膜512A與信號線S1(j)電連接(參照圖2A及圖3)。
此外，本實施方式所說明的顯示面板的中間膜754包含導電氧化物或氧化物半導體。
另外，本實施方式所說明的顯示面板包括絕緣膜501A。
絕緣膜501A包括開口501H。絕緣膜501A沿著開口501H的外周包括被夾在中間膜754和絕緣膜501C之間的區域。
中間膜754包括埋入於絕緣膜501A的側端部。中間膜754和絕緣膜501A一樣高。中間膜754在與絕緣膜501A的開口重疊的區域中包括與第一導電膜接觸的區域。
本實施方式所說明的顯示面板的像素電路530(i,j)包括開關SW1。開關SW1包括電晶體。電晶體包括氧化物半導體。
本實施方式所說明的顯示面板的第二顯示元件550(i,j)以在能夠看到第一顯示元件750(i,j)的範圍的一部分中能夠看到的方式設置。例如，在圖式中以虛線的箭頭表示第一顯示元件750(i,j)藉由控制反射外光的強度進行顯示的方向。此外，在圖式中以實線的箭頭表示第二顯示元件550(i,j)進行顯示的方向(參照圖2A)。
此外，本實施方式所說明的顯示面板的第二顯示元件550(i,j)具有在由第一顯示元件750(i,j)進行顯示的區域圍繞的區域中進行顯示的功能(參照圖4B1或圖4B2)。另外，第一顯示元件750(i,j)在與第一電極751(i,j)重疊的區域中進行顯示，而第二顯示元件550(i,j)在與開口751H重疊的區域中進行顯示。也就是說，本實施方式所說明的顯示面板的第二顯示元件550(i,j)具有在重疊於開口751H的區域中進行顯示的功能，該開口751H由與第一顯示元件750(i,j)所進行顯示的區域重疊的第一電極751(i,j)圍繞(參照圖4B1或圖4B2)。
本實施方式所說明的顯示面板的第一顯示元件750(i,j)包括具有反射入射光的功能的反射膜，且具有控制反射光的強度的功能。而且，反射膜包括開口751H。例如，可以將第一電極751(i,j)用於第一顯示元件750(i,j)的反射膜。
第二顯示元件550(i,j)具有向開口751H發 射光的功能。
本實施方式所說明的顯示面板包括像素702(i,j)、一群像素702(i,1)至像素702(i,n)、另一群像素702(1,j)至像素702(m,j)以及掃描線G1(i)(參照圖4A)。另外，i是1以上且m以下的整數，j是1以上且n以下的整數，並且m及n是1以上的整數。
本實施方式所說明的顯示面板包括掃描線G2(i)、佈線CSCOM以及佈線ANO。
一群像素702(i,1)至像素702(i,n)包括像素702(i,j)，並設置在行方向(圖式中的以箭頭R表示的方向)上。
此外，另一群像素702(1,j)至像素702(m,j)包括像素702(i,j)，並設置在與行方向交叉的列方向(圖式中的以箭頭C表示的方向)上。
掃描線G1(i)與設置在行方向上的一群像素702(i,1)至像素702(i,n)電連接。
設置在列方向上的另一群像素702(1,j)至像素702(m,j)與信號線S1(j)電連接。
例如，在行方向上與像素702(i,j)相鄰的像素702(i,j+1)包括開口，該開口以與相對於像素702(i,j)的開口751H的位置不同的方式設置在像素702(i,j+1)中(參照圖4B1)。
例如，在列方向上與像素702(i,j)相鄰的像素702(i+1,j)包括開口，該開口以與相對於像素702 (i,j)的開口751H的位置不同的方式設置在像素702(i+1,j)中(參照圖4B2)。另外，例如，可以將第一電極751(i,j)用於反射膜。
上述本發明的一個實施方式的顯示面板包括：第一顯示元件；與第一顯示元件電連接的第一導電膜；包括與第一導電膜重疊的區域的第二導電膜；在與第二導電膜之間包括夾有第一導電膜的區域的中間膜；包括被夾在第二導電膜和第一導電膜之間的區域的第一絕緣膜；與第二導電膜電連接的像素電路；以及與像素電路電連接的第二顯示元件，其中第一絕緣膜包括開口，並且第二導電膜藉由開口與第一導電膜電連接。
由此，例如可以使用能夠藉由同一製程形成的像素電路驅動第一顯示元件及以與第一顯示元件不同的方法進行顯示的第二顯示元件。其結果是，可以提供一種方便性或可靠性優異的新穎的顯示面板。
此外，本實施方式所說明的顯示面板包括端子519B以及導電膜511B(參照圖2A)。
絕緣膜501C包括被夾在端子519B和導電膜511B之間的區域。此外，絕緣膜501C包括開口591B。
端子519B藉由開口591B與導電膜511B電連接。此外，導電膜511B與像素電路530(i,j)電連接。例如，當將第一電極751(i,j)用於反射膜時，端子519B的用作切點的面與第一電極751(i,j)的朝向入射到第一顯示元件750(i,j)的光的面朝向相同的方向。
由此，可以藉由端子將電力或信號供應到像素電路。其結果是，可以提供一種方便性或可靠性優異的新穎的顯示面板。
本實施方式所說明的顯示面板的第一顯示元件750(i,j)包括包含液晶材料的層753、第一電極751(i,j)以及第二電極752。另外，第二電極752以在與第一電極751(i,j)之間形成控制液晶材料的配向的電場的方式設置。
此外，本實施方式所說明的顯示面板包括配向膜AF1及配向膜AF2。配向膜AF2以在與配向膜AF1之間夾有包含液晶材料的層753的方式設置。
此外，本實施方式所說明的顯示面板的第二顯示元件550(i,j)包括第三電極551(i,j)、第四電極552以及包含發光性有機化合物的層553(j)。
第四電極552包括與第三電極551(i,j)重疊的區域。包含發光性有機化合物的層553(j)設置在第三電極551和第四電極552之間。而且，第三電極551(i,j)在連接部522中與像素電路530(i,j)電連接。
本實施方式所說明的顯示面板的像素702(i,j)包括彩色膜CF1、遮光膜BM、絕緣膜771以及功能膜770P。
彩色膜CF1包括與第一顯示元件750(i,j)重疊的區域。遮光膜BM在與第一顯示元件750(i,j)重疊的區域包括開口。
絕緣膜771設置在彩色膜CF1和包含液晶材料的層753之間或遮光膜BM和包含液晶材料的層753之間。由此，可以使因彩色膜CF1的厚度產生的凹凸為平坦。或者，可以抑制從遮光膜BM或彩色膜CF1等擴散到包含液晶材料的層753的雜質。
功能膜770P包括與第一顯示元件750(i,j)重疊的區域。功能膜770P以在與第一顯示元件750(i,j)之間夾有基板770的方式設置。
本實施方式所說明的顯示面板包括基板570、基板770以及功能層520。
基板770包括與基板570重疊的區域。功能層520設置在基板570和基板770之間。
功能層520包括像素電路530(i,j)、第二顯示元件550(i,j)、絕緣膜521以及絕緣膜528。此外，功能層520包括絕緣膜518以及絕緣膜516。
絕緣膜521設置在像素電路530(i,j)和第二顯示元件550(i,j)之間。
絕緣膜528設置在絕緣膜521和基板570之間，並在與第二顯示元件550(i,j)重疊的區域包括開口。沿著第三電極551的外周形成的絕緣膜528可以防止第三電極551和第四電極552之間的短路。
絕緣膜518包括設置在絕緣膜521和像素電路530(i,j)之間的區域。絕緣膜516包括設置在絕緣膜518和像素電路530(i,j)之間的區域。
此外，本實施方式所說明的顯示面板包括接合層505、密封劑705以及結構體KB1。
接合層505設置在功能層520和基板570之間，並具有貼合功能層520和基板570的功能。
密封劑705設置在功能層520和基板770之間，並具有貼合功能層520和基板770的功能。
結構體KB1具有在功能層520和基板770之間提供指定的空隙的功能。
本實施方式所說明的顯示面板包括端子519C、導電膜511C以及導電體CP。
絕緣膜501C包括被夾在端子519C和導電膜511C之間的區域。此外，絕緣膜501C還包括開口591C。
端子519C藉由開口591C與導電膜511C電連接。此外，導電膜511C與像素電路530(i,j)電連接。
導電體CP被夾在端子519C和第二電極752之間，並使端子519C和第二電極752電連接。例如，可以將導電粒子用於導電體CP。
此外，本實施方式所說明的顯示面板包括驅動電路GD以及驅動電路SD(參照圖1A及圖4A)。
驅動電路GD與掃描線G1(i)電連接。驅動電路GD例如包括電晶體MD。明確而言，可以將包括能夠藉由與像素電路530(i,j)所包括的電晶體相同的製程 形成的半導體膜的電晶體用於電晶體MD(參照圖2A及圖2C)。
驅動電路SD與信號線S1(j)電連接。例如，驅動電路SD使用導電材料電連接到能夠藉由與端子519B或端子519C同一製程形成的端子。
下面說明顯示面板的各組件。注意，有時無法明確區分上述組件，一個組件可能兼作其他組件或包含其他組件的一部分。
例如，可以將第一導電膜用於第一電極751(i,j)。此外，還可以將第一導電膜用於反射膜。
可以將第二導電膜用於具有電晶體的源極電極或汲極電極的功能的導電膜512B。
〈〈結構實例1〉〉
本發明的一個實施方式的顯示面板包括基板570、基板770、結構體KB1、密封劑705及接合層505。
本發明的一個實施方式的顯示面板包括功能層520、絕緣膜521以及絕緣膜528。
本發明的一個實施方式的顯示面板包括信號線S1(j)、信號線S2(j)、掃描線G1(i)、掃描線G2(i)、佈線CSCOM以及佈線ANO。
本發明的一個實施方式的顯示面板包括第一導電膜或第二導電膜。
本發明的一個實施方式的顯示面板包括端子 519B、端子519C、導電膜511B或導電膜511C。
本發明的一個實施方式的顯示面板包括像素電路530(i,j)以及開關SW1。
本發明的一個實施方式的顯示面板包括第一顯示元件750(i,j)、第一電極751(i,j)、反射膜、開口751H、包含液晶材料的層753或第二電極752。
本發明的一個實施方式的顯示面板包括配向膜AF1、配向膜AF2、彩色膜CF1、遮光膜BM、絕緣膜771或功能膜770P。
本發明的一個實施方式的顯示面板包括第二顯示元件550(i,j)、第三電極551(i,j)、第四電極552或包含發光性有機化合物的層553(j)。
本發明的一個實施方式的顯示面板包括絕緣膜501A、絕緣膜501C或中間膜754。
本發明的一個實施方式的顯示面板包括驅動電路GD或驅動電路SD。
〈〈基板570〉〉
可以將具有能夠承受製程中的熱處理的程度的耐熱性的材料用於基板570等。明確而言，可以使用厚度為0.7mm的無鹼玻璃。
例如，可以將第6代(1500mm×1850mm)、第7代(1870mm×2200mm)、第8代(2200mm×2400mm)、第9代(2400mm×2800mm)、第10代(2950mm×3400mm) 等大面積的玻璃基板用於基板570等。由此，可以製造大型顯示裝置。
可以將有機材料、無機材料或混合有機材料和無機材料等的複合材料等用於基板570等。例如，可以將玻璃、陶瓷、金屬等無機材料用於基板570等。
明確而言，可以將無鹼玻璃、鈉鈣玻璃、鉀鈣玻璃、水晶玻璃、石英或藍寶石等用於基板570。明確而言，可以將包含無機氧化物、無機氮化物或無機氧氮化物等的材料用於基板570。例如，可以將包含氧化矽、氮化矽、氧氮化矽、氧化鋁等的材料用於基板570。可以將不鏽鋼或鋁等用於基板570。
例如，可以將以矽或碳化矽為材料的單晶半導體基板或多晶半導體基板、以矽鍺等為材料的化合物半導體基板、SOI基板等用於基板570等。由此，可以將半導體元件形成於基板570等。
例如，可以將樹脂、樹脂薄膜或塑膠等有機材料用於基板570等。明確而言，可以將聚酯、聚烯烴、聚醯胺、聚醯亞胺、聚碳酸酯或丙烯酸樹脂等的樹脂薄膜或樹脂板用於基板570等。
例如，基板570等可以使用將金屬板、薄板狀的玻璃板或無機材料等的膜貼合於樹脂薄膜等的複合材料。例如，基板570等可以使用將纖維狀或粒子狀的金屬、玻璃或無機材料等分散到樹脂薄膜而得到的複合材料。例如，基板570等可以使用將纖維狀或粒子狀的樹脂 或有機材料等分散到無機材料而得到的複合材料。
另外，可以將單層的材料或層疊有多個層的材料用於基板570等。例如，也可以將層疊有基材與防止包含在基材中的雜質擴散的絕緣膜等的材料用於基板570等。明確而言，可以將層疊有玻璃與防止包含在玻璃中的雜質擴散的選自氧化矽層、氮化矽層或氧氮化矽層等中的一種或多種的膜的材料用於基板570等。或者，可以將層疊有樹脂與防止穿過樹脂的雜質的擴散的氧化矽膜、氮化矽膜或氧氮化矽膜等的材料用於基板570等。
具體地，可以將聚酯、聚烯烴、聚醯胺、聚醯亞胺、聚碳酸酯或丙烯酸樹脂等的樹脂薄膜、樹脂板或疊層體等用於基板570等。
明確而言，可以將包含聚酯、聚烯烴、聚醯胺(尼龍、芳族聚醯胺等)、聚醯亞胺、聚碳酸酯、聚氨酯、丙烯酸樹脂、環氧樹脂或矽酮樹脂等具有矽氧烷鍵合的樹脂的材料用於基板570等。
明確而言，可以將聚對苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚碸(PES)或丙烯酸等用於基板570等。
另外，可以將紙或木材等用於基板570等。
例如，可以將具有撓性的基板用於基板570等。
此外，可以採用在基板上直接形成電晶體或電容元件等的方法。另外，可以使用如下方法：例如在對 製程中的加熱具有耐性的製程用基板上形成電晶體或電容元件等，並將形成的電晶體或電容元件等轉置到基板570等。由此，例如可以在具有撓性的基板上形成電晶體或電容元件等。
〈〈基板770〉〉
例如，可以將具有透光性的材料用於基板770。明確而言，基板770可以使用選自可用於基板570的材料的材料。明確而言，可以使用拋光至大約0.7mm厚或0.1mm厚的無鹼玻璃。
〈〈結構體KB1〉〉
例如，可以將有機材料、無機材料或有機材料和無機材料的複合材料用於結構體KB1等。由此，可以將夾住結構體KB1等的結構之間設定成預定的間隔。
明確而言，可以將聚酯、聚烯烴、聚醯胺、聚醯亞胺、聚碳酸酯、聚矽氧烷或丙烯酸樹脂等或選自上述樹脂中的多種樹脂的複合材料等用於結構體KB1等。另外，也可以使用具有感光性的材料。
〈〈密封劑705〉〉
可以將無機材料、有機材料或無機材料和有機材料的複合材料等用於密封劑705等。
例如，可以將熱熔性樹脂或固化樹脂等有機 材料用於密封劑705等。
例如，可以將反應固化型黏合劑、光固化型黏合劑、熱固性黏合劑或/及厭氧型黏合劑等有機材料用於密封劑705等。
明確而言，可以將包含環氧樹脂、丙烯酸樹脂、矽酮樹脂、酚醛樹脂、聚醯亞胺樹脂、亞胺樹脂、PVC(聚氯乙烯)樹脂、PVB(聚乙烯醇縮丁醛)樹脂、EVA(乙烯-醋酸乙烯酯)樹脂等的黏合劑用於密封劑705等。
〈〈接合層505〉〉
例如，可以將能夠用於密封劑705的材料用於接合層505。
〈〈絕緣膜521〉〉
例如，可以將絕緣性無機材料、絕緣性有機材料或包含無機材料和有機材料的絕緣性複合材料用於絕緣膜521等。
明確而言，可以將無機氧化物膜、無機氮化物膜、無機氧氮化物膜等或層疊有選自這些材料中的多個材料的疊層材料用於絕緣膜521等。例如，可以將氧化矽膜、氮化矽膜、氧氮化矽膜、氧化鋁膜等或包含層疊有選自這些材料中的多個材料的疊層材料的膜用於絕緣膜521等。
明確而言，可以將聚酯、聚烯烴、聚醯胺、聚醯亞胺、聚碳酸酯、聚矽氧烷或丙烯酸樹脂等或選自上述樹脂中的多個樹脂的疊層材料或複合材料等用於絕緣膜521等。另外，也可以使用具有感光性的材料。
由此，例如可以使起因於與絕緣膜521重疊的各種結構的步階平坦化。
〈〈絕緣膜528〉〉
例如，可以將能夠用於絕緣膜521的材料用於絕緣膜528等。明確而言，可以將厚度為1μm的包含聚醯亞胺的膜用於絕緣膜528。
〈〈絕緣膜501A〉〉
例如，可以將能夠用於絕緣膜521的材料用於絕緣膜501A。
例如，可以將具有供應氫的功能的材料用於絕緣膜501A。
明確而言，可以將依次層疊有包含矽及氧的材料與包含矽及氮的材料的材料用於絕緣膜501A。例如，可以將具有藉由加熱等使氫釋放而將其供應給其他組件的功能的材料用於絕緣膜501A。明確而言，可以將藉由加熱使製程中被引入的氫釋放而將其供應給其他組件的功能的材料用於絕緣膜501A。
例如，可以將藉由使用矽烷等作為源氣體的 化學氣相沉積法形成的包含矽及氧的膜用作絕緣膜501A。
〈〈絕緣膜501C〉〉
例如，可以將能夠用於絕緣膜521的材料用作絕緣膜501C。明確而言，可以將包含矽及氧的材料用於絕緣膜501C。由此，可以抑制雜質擴散到像素電路或第二顯示元件等。
例如，可以將包含矽、氧及氮的厚度為200nm的膜用作絕緣膜501C。
此外，絕緣膜501C包括開口591A、開口591B及/或開口591C。
〈〈中間膜754〉〉
例如，可以將厚度為10nm以上且500nm以下，較佳為10nm以上且100nm以下的膜用作中間膜754。
例如，可以將具有透過或供應氫的功能的材料用於中間膜754。
例如，可以將具有導電性的材料用於中間膜754。
例如，可以將具有透光性的材料用於中間膜754。
明確而言，可以將包含銦及氧的材料、包含銦、鎵、鋅及氧的材料、包含銦、錫及氧的材料等用於中 間膜754。
包含銦及氧的材料、包含銦、鎵、鋅及氧的材料、包含銦、錫及氧的材料等具有透過氫的功能。
明確而言，可以將包含銦、鎵、鋅及氧的厚度為50nm的膜或厚度為100nm的膜用作中間膜754。
〈〈佈線、端子、導電膜〉〉
可以將具有導電性的材料用於佈線等。明確而言，可以將具有導電性的材料用於信號線S1(j)、信號線S2(j)、掃描線G1(i)、掃描線G2(i)、佈線CSCOM、佈線ANO、端子519B、端子519C、導電膜511B或導電膜511C等。
例如，可以將無機導電性材料、有機導電性材料、金屬或導電性陶瓷等用於佈線等。
具體地，可以將選自鋁、金、鉑、銀、銅、鉻、鉭、鈦、鉬、鎢、鎳、鐵、鈷、鈀或錳的金屬元素等用於佈線等。或者，可以將含有上述金屬元素的合金等用於佈線等。尤其是，銅和錳的合金適用於利用濕蝕刻法的微細加工。
具體地，佈線等可以採用如下結構：在鋁膜上層疊有鈦膜的兩層結構；在氮化鈦膜上層疊有鈦膜的兩層結構；在氮化鈦膜上層疊有鎢膜的兩層結構；在氮化鉭膜或氮化鎢膜上層疊有鎢膜的兩層結構；依次層疊有鈦膜、鋁膜和鈦膜的三層結構等。
具體地，可以將氧化銦、銦錫氧化物、銦鋅氧化物、氧化鋅、添加了鎵的氧化鋅等導電氧化物用於佈線等。
具體地，可以將含有石墨烯或石墨的膜用於佈線等。
例如，可以形成含有氧化石墨烯的膜，然後藉由使含有氧化石墨烯的膜還原來形成含有石墨烯的膜。作為還原方法，可以舉出利用加熱的方法以及利用還原劑的方法等。
具體地，可以將導電高分子用於佈線等。
〈〈第一導電膜、第二導電膜〉〉
例如，可以將能夠用於佈線等的材料用於第一導電膜或第二導電膜。
此外，可以將第一電極751(i，j)或佈線等用於第一導電膜。
此外，可以將能夠用於開關SW1的電晶體的導電膜512B或佈線等用於第二導電膜。
〈〈像素電路530(i，j)〉〉
像素電路530(i，j)與信號線S1(j)、信號線S2(j)、掃描線G1(i)、掃描線G2(i)、佈線CSCOM及佈線ANO電連接(參照圖3)。
像素電路530(i，j+1)與信號線S1(j+1)、 信號線S2(j+1)、掃描線G1(i)、掃描線G2(i)、佈線CSCOM及佈線ANO電連接。
在用於供應到信號線S2(j)的信號的電壓與用於供應到信號線S1(j+1)的信號的電壓不同的情況下，以與信號線S2(j)相離的方式配置信號線S1(j+1)。明確而言，以與信號線S2(j)相鄰的方式配置信號線S2(j+1)。
像素電路530(i,j)包括開關SW1、電容元件C1、開關SW2、電晶體M及電容元件C2。
例如，可以將包括與掃描線G1(i)電連接的閘極電極及與信號線S1(j)電連接的第一電極的電晶體用於開關SW1。
電容元件C1包括與用於開關SW1的電晶體的第二電極電連接的第一電極以及與佈線CSCOM電連接的第二電極。
例如，可以將包括與掃描線G2(i)電連接的閘極電極及與信號線S2(j)電連接的第一電極的電晶體用於開關SW2。
電晶體M包括與用於開關SW2的電晶體的第二電極電連接的閘極電極及與佈線ANO電連接的第一電極。
此外，可以將包括以在閘極電極與導電膜之間夾著半導體膜的方式設置的導電膜的電晶體用於電晶體M。例如，可以使用與能夠供應與電晶體M的第一電極相 同的電位的佈線電連接的導電膜。
電容元件C2包括與用於開關SW2的電晶體的第二電極電連接的第一電極及與電晶體M的第一電極電連接的第二電極。
此外，第一顯示元件750的第一電極與用於開關SW1的電晶體的第二電極電連接，第一顯示元件750的第二電極與佈線VCOM1電連接。由此，可以驅動第一顯示元件750。
此外，第二顯示元件550的第一電極與電晶體M的第二電極電連接，第二顯示元件550的第二電極與佈線VCOM2電連接。由此，可以驅動第二顯示元件550。
〈〈開關SW1、開關SW2、電晶體M、電晶體MD〉〉
例如，可以將底閘極型或頂閘極型等電晶體用於開關SW1、開關SW2、電晶體M、電晶體MD等。
例如，可以利用將包含第14族元素的半導體用於半導體膜的電晶體。明確而言，可以將包含矽的半導體用於半導體膜。例如，可以使用將單晶矽、多晶矽、微晶矽或非晶矽等用於半導體膜的電晶體。
例如，可以利用將氧化物半導體用於半導體膜的電晶體。明確而言，可以將包含銦的氧化物半導體或包含銦、鎵及鋅的氧化物半導體用於半導體膜。
例如，可以將與將非晶矽用於半導體膜的電 晶體相比關閉狀態下的洩漏電流更小的電晶體用於開關SW1、開關SW2、電晶體M、電晶體MD等。明確而言，可以將對半導體膜508使用氧化物半導體的電晶體用於開關SW1、開關SW2、電晶體M、電晶體MD等。
由此，與利用將非晶矽用於半導體膜的電晶體的像素電路相比，可以使像素電路能夠保持的影像信號的時間長。明確而言，可以抑制閃爍的發生，並以低於30Hz、較佳為低於1Hz、更佳為低於1次/分的頻率供應選擇信號。其結果是，可以降低資料處理裝置的使用者的眼疲勞。另外，可以降低伴隨驅動的功耗。
能夠用於開關SW1的電晶體包括半導體膜508及具有與半導體膜508重疊的區域的導電膜504(參照圖2B)。另外，能夠用於開關SW1的電晶體包括導電膜512A及導電膜512B。
導電膜504具有閘極電極的功能，絕緣膜506具有閘極絕緣膜的功能。導電膜512A具有源極電極的功能和汲極電極的功能中的一個，導電膜512B具有源極電極的功能和汲極電極的功能中的另一個。
此外，可以將包括以在與導電膜504之間夾著半導體膜508的方式設置的導電膜524的電晶體用作電晶體M(參照圖2C)。
可以將依次層疊有包含鉭及氮的厚度為10nm的膜以及包含銅的厚度為300nm的膜的導電膜用作導電膜504。
可以將層疊有包含矽及氮的厚度為400nm的膜以及包含矽、氧及氮的厚度為200nm的膜的材料用作絕緣膜506。
可以將包含銦、鎵及鋅的厚度為25nm的膜用作半導體膜508。
可以將依次層疊有包含鎢的厚度為50nm的膜、包含鋁的厚度為400nm的膜、包含鈦的厚度為100nm的膜的導電膜用作導電膜512A或導電膜512B。
〈〈第一顯示元件750(i，j)〉〉
例如，可以將具有控制反射光或透光的功能的顯示元件用作第一顯示元件750(i，j)等。例如，可以使用組合有液晶元件與偏光板的結構或快門方式的MEMS顯示元件等。藉由使用反射型顯示元件，可以抑制顯示面板的功耗。明確而言，可以將反射型液晶顯示元件用作第一顯示元件750(i，j)。
此外，可以使用可藉由IPS(In-Plane-Switching：平面內切換)模式、TN(Twisted Nematic：扭曲向列)模式、FFS(Fringe Field Switching：邊緣電場切換)模式、ASM(Axially Symmetric aligned Micro-cell：軸對稱排列微單元)模式、OCB(Optically Compensated Birefringence：光學補償彎曲)模式、FLC(Ferroelectric Liquid Crystal：鐵電性液晶)模式以及AFLC(Anti Ferroelectric Liquid Crystal：反鐵電性液晶)模式等驅動 方法驅動的液晶元件。
另外，可以使用可藉由例如如下模式驅動的液晶元件：垂直配向(VA)模式諸如MVA(Multi-Domain Vertical Alignment：多象限垂直配向)模式、PVA(Patterned Vertical Alignment：垂直配向構型)模式、ECB(Electrically Controlled Birefringence：電控雙折射)模式、CPA(Continuous Pinwheel Alignment：連續焰火狀排列)模式、ASV(Advanced Super View：高級超視覺)模式等。
例如，可以使用熱致液晶、低分子液晶、高分子液晶、高分子分散型液晶、鐵電液晶、反鐵電液晶等。或者，可以使用呈現膽固醇相、層列相、立方相、手性向列相、各向同性相等的液晶材料。或者，可以使用呈現藍相的液晶材料。
〈〈第一電極751(i,j)〉〉
例如，可以將用於佈線等的材料用於第一電極751(i,j)。明確而言，可以將反射膜用於第一電極751(i,j)。
〈〈反射膜〉〉
例如，可以將反射可見光的材料用於反射膜。明確而言，可以將包含銀的材料用於反射膜。例如，可以將包含銀及鈀等的材料或包含銀及銅等的材料用於反射膜。
反射膜例如反射透過包含液晶材料的層753的光。由此，可以將第一顯示元件750用作反射型液晶元件。另外，例如，可以將其表面不平坦的材料用於反射膜。由此，使入射的光向各種方向反射，而可以進行白色顯示。
另外，不侷限於將第一電極751(i,j)用於反射膜的結構。例如，可以在包含液晶材料的層753與第一電極751(i,j)之間設置反射膜。或者，可以在反射膜與包含液晶材料的層753之間設置具有透光性的第一電極751(i,j)。
〈〈開口751H〉〉
當對於非開口的總面積的開口751H的總面積的比過大時，使用第一顯示元件750(i,j)的顯示變暗。另外，當對於非開口的總面積的開口751H的總面積的比過小時，使用第二顯示元件550(i,j)的顯示變暗。
另外，當設置在反射膜中的開口751H的面積過小時，從第二顯示元件550(i，j)所發射的光提取的光的效率降低。
可以將多角形、四角形、橢圓形、圓形或十字等形狀用作開口751H的形狀。另外，可以將細條狀、狹縫狀、方格狀的形狀用作開口751H的形狀。此外，也可以將開口751H配置在相鄰的像素附近。較佳的是，以靠近具有顯示相同顏色的功能的其他像素的方式配置開口 751H。由此，可以抑制第二顯示元件550所發射的光射入到配置在鄰接的像素的彩色膜中的現象(也稱為串擾)。
〈〈第二電極752〉〉
例如，可以將對可見光具有透光性及導電性的材料用於第二電極752。
例如，可以將導電性氧化物、薄得可以透光的金屬膜或金屬奈米線用於第二電極752。
明確而言，可以將包含銦的導電性氧化物用於第二電極752。或者，可以將厚度為1nm以上且10nm以下的金屬薄膜用於第二電極752。或者，可以將包含銀的金屬奈米線用於第二電極752。
明確而言，可以將氧化銦、銦錫氧化物、銦鋅氧化物、氧化鋅、添加有鎵的氧化鋅、添加有鋁的氧化鋅等用於第二電極752。
〈〈配向膜AF1、配向膜AF2〉〉
例如，可以將包含聚醯亞胺等的材料用於配向膜AF1或配向膜AF2。明確而言，可以使用藉由摩擦處理或光配向技術在預定的方向上配向而形成的材料。
例如，可以將包含可溶性聚醯亞胺的膜用於配向膜AF1或配向膜AF2。
〈〈彩色膜CF1〉〉
可以將使預定的顏色的光透過的材料用於彩色膜CF1。由此，例如可以將彩色膜CF1用於濾色片。
例如，可以將使藍色光透過的材料、使綠色光透過的材料、使紅色光透過的材料、使黃色光透過的材料或使白色光透過的材料等用於彩色膜CF1。
〈〈遮光膜BM〉〉
可以將防止透光的材料用於遮光膜BM。由此，例如可以將遮光膜BM用於黑矩陣。
〈〈絕緣膜771〉〉
例如，可以將聚醯亞胺、環氧樹脂、丙烯酸樹脂等用於絕緣膜771。
〈〈功能膜770P〉〉
例如，可以將偏光板、相位差板、擴散薄膜、防反射膜或聚光薄膜等用於功能膜770P。或者，可以將包含二向色性染料的偏光板用於功能膜770P。
另外，可以將抑制塵埃的附著的抗靜電膜、不容易被弄髒的具有拒水性的膜、抑制使用時的損傷的硬塗膜等用於功能膜770P。
〈〈第二顯示元件550(i,j)〉〉
例如，可以將發光元件用於第二顯示元件550(i,j)。 明確而言，可以將有機電致發光元件、無機電致發光元件或發光二極體等用於第二顯示元件550(i,j)。
例如，可以以發射藍色光的方式形成的疊層體、以發射綠色光的方式形成的疊層體或以發射紅色光的方式形成的疊層體等用於包含發光性有機化合物的層553(j)。
例如，可以將沿著信號線S1(j)在列方向上較長的帶狀疊層體用於包含發光性有機化合物的層553(j)。此外，可以將發射與包含發光性有機化合物的層553(j)不同的顏色的光且沿著信號線S1(j+1)在列方向上較長的帶狀疊層體用於包含發光性有機化合物的層553(j+1)。
例如，可以將以發射白色光的方式形成的疊層體用於包含發光性有機化合物的層553(j)及包含發光性有機化合物的層553(j+1)。明確而言，可以將層疊有使用包含發射藍色光的螢光材料的發光性有機化合物的層及包含發射綠色光及紅色光的螢光材料以外的材料的層或包含發射黃色光的螢光材料以外的材料的層的疊層體用於包含發光性有機化合物的層553(j)及包含發光性有機化合物的層553(j+1)。
例如，可以將能夠用於佈線等的材料用於第三電極551(i,j)或第四電極552。
例如，可以將選自能夠用於佈線等的材料的對可見光具有透光性的材料用於第三電極551(i,j)。
明確而言，作為第三電極551(i,j)可以使用導電性氧化物或包含銦的導電性氧化物、氧化銦、銦錫氧化物、銦鋅氧化物、氧化鋅、添加有鎵的氧化鋅等。或者，可以將薄得可以透光的金屬膜用於第三電極551(i,j)。
例如，可以將選自能夠用於佈線等的材料的對可見光具有反射性的材料用於第四電極552。
〈〈驅動電路GD〉〉
可以將移位暫存器等各種時序電路等用於驅動電路GD。例如，可以將電晶體MD、電容元件等用於驅動電路GD。明確而言，可以使用包括能夠與電晶體M在同一製程中形成的半導體膜的電晶體。
或者，可以將具有與能夠用於開關SW1的電晶體不同的結構的電晶體用於電晶體MD。明確而言，可以將包括導電膜524的電晶體用於電晶體MD(參照圖2C)。
在與導電膜504之間夾著半導體膜508的方式設置導電膜524，在導電膜524與半導體膜508之間設置絕緣膜516，並在半導體膜508與導電膜504之間設置絕緣膜506。例如，使供應與導電膜504相同電位的佈線與導電膜524電連接。
可以將與電晶體M相同的結構用於電晶體MD。
〈〈驅動電路SD〉〉
例如，可以將集成電路用於驅動電路SD。明確而言，可以將在矽基板上形成的集成電路用於驅動電路SD。
例如，可以利用COG(Chip on glass：晶粒玻璃接合)法將驅動電路SD安裝於與像素電路530(i，j)電連接的焊盤上。明確而言，可以使用異方性導電膜將集成電路安裝於焊盤上。
焊盤可以與端子519B或端子519C在同一製程中形成。
〈顯示面板的結構例子2〉
圖24A及圖24B是說明本發明的一個實施方式的顯示面板700B的結構的圖。圖24A是沿圖1A的切斷線X1-X2、X3-X4、X5-X6、X7-X8、X9-X10、X11-X12中的剖面圖。圖24B是說明顯示面板的一部分的結構的剖面圖。
顯示面板700B與參照圖2A至圖2C說明的顯示面板700的不同之處在於包括頂閘極型電晶體代替底閘極型電晶體。在此，關於能夠使用與上述說明相同的結構的部分援用上述說明，對不同的部分進行詳細說明。
〈〈開關SW1B、電晶體MB、電晶體MDB〉〉
能夠用於開關SW1B的電晶體、電晶體MB以及電晶體MDB包括具有與絕緣膜501C重疊的區域的導電膜504以及具有設置在絕緣膜501C與導電膜504之間的區域的半導體膜508。此外，導電膜504具有閘極電極的功能(參照圖24B)。
半導體膜508具有：不與導電膜504重疊的第一區域508A及第二區域508B；以及第一區域508A與第二區域508B之間的重疊於導電膜504的第三區域508C。
電晶體MDB在第三區域508C與導電膜504之間包括絕緣膜506。絕緣膜506具有閘極絕緣膜的功能。
第一區域508A及第二區域508B具有比第三區域508C低的電阻率，並具有源極區域的功能或汲極區域的功能。
例如可以利用將在本實施方式的最後詳細說明的氧化物半導體膜的電阻率的控制方法在半導體膜508中形成第一區域508A及第二區域508B。明確而言，可以適用使用包含稀有氣體的氣體的電漿處理。
例如，可以將導電膜504用作遮罩。由此，第三區域508C的一部分的形狀可以自對準地與導電膜504的端部的形狀一致。
電晶體MDB包括與第一區域508A接觸的導電膜512A以及與第二區域508B接觸的導電膜512B。導 電膜512A及導電膜512B具有源極電極或汲極電極的功能。
可以將能夠與電晶體MDB在同一製程中形成的電晶體用於電晶體MB。
〈顯示面板的結構例子3〉
圖25A及圖25B是說明本發明的一個實施方式的顯示面板700C的結構。圖25A是沿圖1A的切斷線X1-X2、X3-X4、X5-X6、X7-X8、X9-X10、X11-X12中的剖面圖。圖25B及圖25C是說明顯示面板的一部分的結構的剖面圖。
顯示面板700C與參照圖2A至圖2C說明的顯示面板700不同之處在於包括發射白色光的第二顯示元件550(i,j)以及將具有與開口751H重疊的區域的彩色膜CF2包括在第二顯示元件550(i,j)與絕緣膜501C之間。
在與彩色膜CF1一起將反射型顯示元件用於第一顯示元件750(i,j)時，第一顯示元件750(i,j)以透過彩色膜CF1入射的光再次透過彩色膜CF1的方式反射光。
第二顯示元件550(i,j)使白色光以透過彩色膜CF2及彩色膜CF1的方式發射。此外，作為彩色膜CF2可以使用具有將照射的光變換為預定的顏色的光的功能的材料。明確而言，可以將量子點用於彩色膜CF2。由 此，可以進行色純度高的顯示。
〈顯示面板的結構例子4〉
圖26A及圖26B是說明本發明的一個實施方式的顯示面板700D的結構的圖。圖26A是沿圖1A的切斷線X1-X2、X3-X4、X5-X6、X7-X8、X9-X10、X11-X12中的剖面圖。圖26B及圖26C是說明顯示面板的一部分的結構的剖面圖。
顯示面板700D與參照圖2A至圖2C說明的顯示面板700不同之處在於包括發射白色光的第一顯示元件550(i,j)以及在與開口751H重疊的區域中包括厚度厚的區域的彩色膜CF1D。
在與彩色膜CF1D一起在第一顯示元件750(i,j)中使用反射型顯示元件時，第一顯示元件750(i,j)以透過彩色膜CF1D入射到反射膜的光再次透過彩色膜CF1D的方式反射光。
第二顯示元件550(i,j)以透過彩色膜CF1D的厚度厚的區域的方式發射白色光。
〈氧化物半導體膜的電阻率的控制方法〉
對控制氧化物半導體膜的電阻率的方法進行說明。
可以將具有預定的電阻率的氧化物半導體膜用於半導體膜508或導電膜524等。
例如，可以將控制氧化物半導體膜所包含的 氫、水等雜質的濃度及/或膜中的氧缺陷的方法用於控制氧化物半導體膜的電阻率的方法。
明確而言，可以將電漿處理用於增加或減少氫、水等雜質濃度及/或膜中的氧缺陷的方法。
明確而言，可以利用使用包含選自稀有氣體(He、Ne、Ar、Kr、Xe)、氫、硼、磷及氮中的一種以上的氣體進行的電漿處理。例如，可以使用Ar氛圍下的電漿處理、Ar和氫的混合氣體氛圍下的電漿處理、氨氛圍下的電漿處理、Ar和氨的混合氣體氛圍下的電漿處理或氮氛圍下的電漿處理等。由此，氧化物半導體膜可以具有高載子密度及低電阻率。
或者，可以利用離子植入法、離子摻雜法或電漿浸沒離子佈植技術等，將氫、硼、磷或氮注入到氧化物半導體膜，由此使氧化物半導體膜具有低電阻率。
或者，可以以接觸氧化物半導體膜的方式形成包含氫的絕緣膜，並且使氫從絕緣膜擴散到氧化物半導體膜。由此，可以提高氧化物半導體膜的載子密度，並降低電阻率。
例如，藉由以接觸氧化物半導體膜的方式形成膜中的含氫濃度為1×1022atoms/cm3以上的絕緣膜，可以有效地使氧化物半導體膜含氫。明確而言，可以將氮化矽膜用於以接觸氧化物半導體膜的方式形成的絕緣膜。
包含在氧化物半導體膜中的氫與鍵合於金屬原子的氧起反應生成水，與此同時在發生氧脫離的晶格 (或氧脫離的部分)中形成氧缺陷。當氫進入該氧缺陷時，有時產生作為載子的電子。另外，有時由於氫的一部分與鍵合於金屬原子的氧鍵合，產生作為載子的電子。由此，氧化物半導體膜可以具有高載子密度及低電阻率。
明確而言，可以適當地將藉由二次離子質譜分析法(SIMS：Secondary Ion Mass Spectrometry)得到的氫濃度為8×1019atoms/cm3以上、較佳為1×1020atoms/cm3以上、更佳為5×1020atoms/cm3以上的氧化物半導體膜用於導電膜524。
另一方面，可以將電阻率高的氧化物半導體膜用於形成有電晶體的通道的半導體膜。明確而言，可以將電阻率高的氧化物半導體膜用於半導體膜508。
例如，以接觸氧化物半導體膜的方式形成包含氧的絕緣膜(換言之，能夠釋放氧的絕緣膜)，將氧從絕緣膜供應到氧化物半導體膜中，而可以填充膜中或介面的氧缺陷。由此，氧化物半導體膜可以具有高電阻率。
例如，可以將氧化矽膜或氧氮化矽膜用於能釋放氧的絕緣膜。
氧缺陷被填補且氫濃度被降低的氧化物半導體膜可以說是高純度本質或實質上高純度本質的氧化物半導體膜。在此，“實質上本質”是指氧化物半導體膜的載子密度低於8×1011/cm3，較佳為低於1×1011/cm3，更佳為低於1×1010/cm3。高純度本質或實質上高純度本質的氧化物半導體膜具有較少的載子發生源，因此可以具有較低的載 子密度。此外，高純度本質或實質上高純度本質的氧化物半導體膜的缺陷態密度低，因此可以降低陷阱態密度。
包括高純度本質或實質上高純度本質的氧化物半導體膜的電晶體的關態電流顯著低，即便是通道寬度為1×106μm、通道長度L為10μm的元件，當源極電極與汲極電極間的電壓(汲極電壓)在1V至10V的範圍時，關態電流也可以為半導體參數分析儀的測定極限以下，亦即1×10-13A以下。
將上述高純度本質或實質上高純度本質的氧化物半導體膜用於通道區域的電晶體的電特性的變動小且可靠性高。
明確而言，可以適當地將藉由二次離子質譜分析法(SIMS：Secondary Ion Mass Spectrometry)得到的氫濃度為2×1020atoms/cm3以下、較佳為5×1019atoms/cm3以下、更佳為1×1019atoms/cm3以下、更佳為低於5×1018atoms/cm3、更佳為1×1018atoms/cm3以下、更佳為5×1017atoms/cm3以下、更佳為1×1016atoms/cm3以下的氧化物半導體膜用於形成有電晶體的通道的半導體膜。
將氫濃度及/或氧缺陷量比半導體膜508多且電阻率比半導體膜508低的氧化物半導體膜用於導電膜524。
另外，可以將包含其濃度為半導體膜508所包含的氫濃度的2倍以上，較佳為10倍以上的氫的膜用於導電膜524。
另外，可以將其電阻率為半導體膜508的電阻率的1×10-8倍以上且低於1×10-1倍的膜用於導電膜524。
明確而言，可以將其電阻率為1×10-3Ωcm以上且低於1×104Ωcm，較佳為1×10-3Ωcm以上且低於1×10-1Ωcm的膜用於導電膜524。
注意，本實施方式可以與本說明書所示的其他實施方式適當地組合。
實施方式2
在本實施方式中，參照圖5A至圖5D對可用於本發明的一個實施方式的顯示面板的電晶體的結構進行說明。
〈半導體裝置的結構例子〉
圖5A是電晶體100的俯視圖，圖5C相當於沿著圖5A所示的切斷線X1-X2的切斷面的剖面圖，圖5D相當於沿著圖5A所示的切斷線Y1-Y2的切斷面的剖面圖。注意，在圖5A中，為了方便起見，省略電晶體100的組件的一部分(用作閘極絕緣膜的絕緣膜等)而進行圖示。此外，有時將切斷線X1-X2方向稱為通道長度方向，將切斷線Y1-Y2方向稱為通道寬度方向。注意，有時在後面的電晶體的俯視圖中也與圖5A同樣地省略組件的一部分。
注意，可以將電晶體100用於實施方式1所 說明的顯示面板700等。
例如，當將電晶體100用於開關SW1時，將基板102換稱為絕緣膜501C、將導電膜104換稱為導電膜504、將層疊有絕緣膜106及絕緣膜107的疊層膜換稱為絕緣膜506、將氧化物半導體膜108換稱為半導體膜508、將導電膜112a換稱為導電膜512A、將導電膜112b換稱為導電膜512B、將層疊有絕緣膜114及絕緣膜116的疊層膜換稱為絕緣膜516、並將絕緣膜118換稱為絕緣膜518。
電晶體100包括：基板102上的用作閘極電極的導電膜104；基板102及導電膜104上的絕緣膜106；絕緣膜106上的絕緣膜107；絕緣膜107上的氧化物半導體膜108；與氧化物半導體膜108電連接的用作源極電極的導電膜112a；以及與氧化物半導體膜108電連接的用作汲極電極的導電膜112b。另外，在電晶體100上，詳細地說，在導電膜112a、112b及氧化物半導體膜108上設置有絕緣膜114、116及118。在絕緣膜114、116及118具有電晶體100的保護絕緣膜的功能。
此外，氧化物半導體膜108包括用作閘極電極的導電膜104一側的氧化物半導體膜108a以及氧化物半導體膜108a上的氧化物半導體膜108b。另外，絕緣膜106及絕緣膜107具有電晶體100的閘極絕緣膜的功能。
作為氧化物半導體膜108可以使用In-M(M表示Ti、Ga、Sn、Y、Zr、La、Ce、Nd或Hf)氧化物及 In-M-Zn氧化物。尤其是，作為氧化物半導體膜108較佳為使用In-M-Zn氧化物。
此外，氧化物半導體膜108a包括其In的原子個數比大於M的原子個數比的第一區域。氧化物半導體膜108b包括其In的原子個數比少於氧化物半導體膜108a的第二區域。第二區域包括薄於第一區域的部分。
藉由使氧化物半導體膜108a包括其In的原子個數比大於M的原子個數比的第一區域，可以提高電晶體100的場效移動率(有時簡單地稱為移動率或μFE)。明確而言，電晶體100的場效移動率可以超過10cm2/Vs。
例如，藉由將上述場效移動率高的電晶體用於生成閘極信號的閘極驅動器(特別是，連接到閘極驅動器所包括的移位暫存器的輸出端子的解多工器)，可以提供邊框寬度窄(也稱為窄邊框)的半導體裝置或顯示裝置。
另一方面，當採用包括其In的原子個數比大於M的原子個數比的第一區域的氧化物半導體膜108a時，光照射時的電晶體100的電特性容易變動。然而，在本發明的一個實施方式的半導體裝置中，在氧化物半導體膜108a上形成有氧化物半導體膜108b。另外，氧化物半導體膜108b的通道區域的厚度小於氧化物半導體膜108a的厚度。
此外，因為氧化物半導體膜108b包括其In的原子個數比小於氧化物半導體膜108a的第二區域，所 以其Eg大於氧化物半導體膜108a。因此，具有氧化物半導體膜108a和氧化物半導體膜108b的疊層結構的氧化物半導體膜108的對光負偏壓應力測試的耐性變高。
藉由採用上述結構的氧化物半導體膜，可以減少光照射時的氧化物半導體膜108的光吸收量。因此，能夠抑制光照射時的電晶體100的電特性變動。此外，因為在本發明的一個實施方式的半導體裝置中，絕緣膜114或絕緣膜116包含過量氧，所以可以進一步抑制光照射時的電晶體100的電特性變動。
在此，參照圖5B詳細地說明氧化物半導體膜108。
圖5B是將圖5C所示的電晶體100的剖面中的氧化物半導體膜108附近放大的剖面圖。
在圖5B中，將氧化物半導體膜108a的厚度表示為t1，將氧化物半導體膜108b的厚度表示為t2-1及t2-2。因為在氧化物半導體膜108a上設置有氧化物半導體膜108b，所以在形成導電膜112a、112b時不會使氧化物半導體膜108a暴露於蝕刻氣體或蝕刻溶液等。因此，氧化物半導體膜108a不會變薄或幾乎不會變薄。另一方面，在氧化物半導體膜108b中，在形成導電膜112a、112b時氧化物半導體膜108b的不與導電膜112a、112b重疊的部分被蝕刻而形成凹部。也就是說，氧化物半導體膜108b的與導電膜112a、112b重疊的區域的厚度為t2-1，氧化物半導體膜108b的不與導電膜112a、112b重疊的區域的 厚度為t2-2。
氧化物半導體膜108a和氧化物半導體膜108b的厚度的關係較佳為t2-1>t1>t2-2。藉由採用這種厚度的關係，可以提供具有高場效移動率且光照射時的臨界電壓的變動量少的電晶體。
此外，當在電晶體100所具有的氧化物半導體膜108中形成有氧缺陷時，產生作為載子的電子，由此容易成為常開啟特性。由此，為了獲得穩定的電晶體特性，減少氧化物半導體膜108中的氧缺陷，特別減少氧化物半導體膜108a中的氧缺陷是重要的。於是，本發明的一個實施方式的電晶體的結構特徵在於：藉由對氧化物半導體膜108上的絕緣膜，在此，氧化物半導體膜108上的絕緣膜114及/或絕緣膜116引入過量氧，使氧從絕緣膜114及/或絕緣膜116移動到氧化物半導體膜108中，來填補氧化物半導體膜108中的氧缺陷，特別填補氧化物半導體膜108a中的氧缺陷。
另外，絕緣膜114、116更佳為具有含有超過化學計量組成的氧的區域(氧過量區域)。換句話說，絕緣膜114、116是一種能夠釋放氧的絕緣膜。此外，為了在絕緣膜114、116中設置氧過量區域，例如，藉由對成膜後的絕緣膜114、116引入氧形成氧過量區域。作為氧的引入方法，可以使用離子植入法、離子摻雜法、電漿浸沒離子佈植技術、電漿處理等。
此外，為了填補氧化物半導體膜108a中的氧 缺陷，較佳為使氧化物半導體膜108b的通道區域附近的厚度減薄。因此，滿足t2-2<t1的關係，即可。例如，氧化物半導體膜108b的通道區域附近的厚度較佳為1nm以上且20nm以下，更佳為3nm以上且10nm以下。
下面，對本實施方式的半導體裝置所包括的其他組件進行詳細說明。
〈〈基板〉〉
雖然對基板102的材料等沒有特別的限制，但是至少需要具有能夠承受後續的加熱處理的耐熱性。例如，作為基板102，可以使用玻璃基板、陶瓷基板、石英基板、藍寶石基板等。
另外，作為基板102還可以使用以矽或碳化矽為材料的單晶半導體基板或多晶半導體基板、以矽鍺等為材料的化合物半導體基板、SOI(Silicon On Insulator：絕緣層上覆矽)基板等。
並且也可以將在這些基板上設置有半導體元件的基板用作基板102。
當作為基板102使用玻璃基板時，藉由使用第6代(1500mm×1850mm)、第7代(1870mm×2200mm)、第8代(2200mm×2400mm)、第9代(2400mm×2800mm)、第10代(2950mm×3400mm)等的大面積基板，可以製造大型顯示裝置。
作為基板102，也可以使用撓性基板，並且在 撓性基板上直接形成電晶體100。或者，也可以在基板102與電晶體100之間設置剝離層。剝離層可以在如下情況下使用，亦即在剝離層上製造半導體裝置的一部分或全部，然後將其從基板102分離並轉置到其他基板上的情況。此時，也可以將電晶體100轉置到耐熱性低的基板或撓性基板上。
〈〈用作閘極電極、源極電極及汲極電極的導電膜〉〉
用作閘極電極的導電膜104、用作源極電極的導電膜112a及用作汲極電極的導電膜112b都可以使用選自鉻(Cr)、銅(Cu)、鋁(Al)、金(Au)、銀(Ag)、鋅(Zn)、鉬(Mo)、鉭(Ta)、鈦(Ti)、鎢(W)、錳(Mn)、鎳(Ni)、鐵(Fe)、鈷(Co)中的金屬元素、以上述金屬元素為成分的合金或者組合上述金屬元素的合金等形成。
此外，導電膜104及導電膜112a、112b也可以具有單層結構或者兩層以上的疊層結構。例如，可以舉出包含矽的鋁膜的單層結構、在鋁膜上層疊鈦膜的兩層結構、在氮化鈦膜上層疊鈦膜的兩層結構、在氮化鈦膜上層疊鎢膜的兩層結構、在氮化鉭膜或氮化鎢膜上層疊鎢膜的兩層結構以及依次層疊鈦膜、鋁膜和鈦膜的三層結構等。另外，還可以使用組合鋁與選自鈦、鉭、鎢、鉬、鉻、釹、鈧中的一種或多種而形成的合金膜或氮化膜。
導電膜104及導電膜112a、112b也可以使用 銦錫氧化物、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物、添加有氧化矽的銦錫氧化物等透光導電材料。
另外，作為導電膜104及導電膜112a、112b，也可以應用Cu-X合金膜(X為Mn、Ni、Cr、Fe、Co、Mo、Ta或Ti)。藉由使用Cu-X合金膜，可以藉由濕蝕刻製程進行加工，從而可以抑制製造成本。
〈〈用作閘極絕緣膜的絕緣膜〉〉
作為用作電晶體100的閘極絕緣膜的絕緣膜106、107，可以分別使用藉由電漿增強化學氣相沉積(PECVD：Plasma Enhanced Chemical Vapor Deposition)法、濺射法等形成的包括氧化矽膜、氧氮化矽膜、氮氧化矽膜、氮化矽膜、氧化鋁膜、氧化鉿膜、氧化釔膜、氧化鋯膜、氧化鎵膜、氧化鉭膜、氧化鎂膜、氧化鑭膜、氧化鈰膜和氧化釹膜中的一種以上的絕緣膜。注意，也可以使用選自上述材料中的單層或三層以上的絕緣膜，而不採用絕緣膜106和絕緣膜107的疊層結構。
絕緣膜106具有抑制氧透過的障壁膜的功能。例如，當對絕緣膜107、114、116及/或氧化物半導體膜108供應過量氧時，絕緣膜106能夠抑制氧透過。
接觸於用作電晶體100的通道區域的氧化物半導體膜108的絕緣膜107較佳為氧化物絕緣膜，更佳為 包括包含超過化學計量組成的氧的區域(氧過量區域)。換言之，絕緣膜107是能夠釋放氧的絕緣膜。為了在絕緣膜107中設置氧過量區域，例如在氧氛圍下形成絕緣膜107即可。或者，也可以對成膜後的絕緣膜107引入氧形成氧過量區域。作為氧的引入方法，可以使用離子植入法、離子摻雜法、電漿浸沒離子佈植技術、電漿處理等。
此外，當作為絕緣膜107使用氧化鉿時發揮如下效果。氧化鉿的相對介電常數比氧化矽或氧氮化矽高。因此，可以使絕緣膜107的厚度比使用氧化矽的情況大，由此，可以減少穿隧電流引起的洩漏電流。也就是說，可以實現關態電流(off-state current)小的電晶體。再者，與具有非晶結構的氧化鉿相比，具有結晶結構的氧化鉿的相對介電常數較高。因此，為了形成關態電流小的電晶體，較佳為使用包括結晶結構的氧化鉿。作為結晶結構的一個例子，可以舉出單斜晶系或立方晶系等。注意，本發明的一個實施方式不侷限於此。
注意，在本實施方式中，作為絕緣膜106形成氮化矽膜，作為絕緣膜107形成氧化矽膜。與氧化矽膜相比，氮化矽膜的相對介電常數較高且為了得到與氧化矽膜相等的靜電容量需要的厚度較大，因此，藉由使電晶體100的閘極絕緣膜包括氮化矽膜，可以增加絕緣膜的物理厚度。因此，可以藉由抑制電晶體100的絕緣耐壓的下降並提高絕緣耐壓來抑制電晶體100的靜電破壞。
〈〈氧化物半導體膜〉〉
作為氧化物半導體膜108可以使用上述材料。
當氧化物半導體膜108為In-M-Zn氧化物時，用來形成In-M-Zn氧化物的濺射靶材的金屬元素的原子個數比較佳為滿足InM及ZnM。這種濺射靶材的金屬元素的原子個數比較佳為In：M：Zn=1：1：1、In：M：Zn=1：1：1.2、In：M：Zn=2：1：3、In：M：Zn=3：1：2、In：M：Zn=4：2：4.1。
另外，當氧化物半導體膜108為In-M-Zn氧化物時，作為濺射靶材較佳為使用包含多晶的In-M-Zn氧化物的靶材。藉由使用包含多晶的In-M-Zn氧化物的靶材，容易形成具有結晶性的氧化物半導體膜108。注意，所形成的氧化物半導體膜108的原子個數比分別包含上述濺射靶材中的金屬元素的原子個數比的±40%的範圍內的誤差。例如，在作為濺射靶材使用原子個數比為In：Ga：Zn=4：2：4.1時，有時所形成的氧化物半導體膜108的原子個數比為In：Ga：Zn=4：2：3附近。
例如，氧化物半導體膜108a可以使用上述In：M：Zn=2：1：3、In：M：Zn=3：1：2、In：M：Zn=4：2：4.1等濺射靶材形成。此外，氧化物半導體膜108b可以使用上述In：M：Zn=1：1：1、In：M：Zn=1：1：1.2等濺射靶材形成。另外，作為用於氧化物半導體膜108b的濺射靶材的金屬元素的原子個數比，不一定需要滿足InM、ZnM，也可以滿足InM、Zn<M。明確而言，可以舉出In：M：Zn=1：3：2等。
氧化物半導體膜108的能隙為2eV以上，較佳為2.5eV以上，更佳為3eV以上。如此，藉由使用能隙較寬的氧化物半導體，可以降低電晶體100的關態電流。特別是，作為氧化物半導體膜108a使用能隙為2eV以上，較佳為2eV以上且3.0eV以下的氧化物半導體膜，作為氧化物半導體膜108b使用能隙為2.5eV以上且3.5eV以下的氧化物半導體膜。此外，較佳為氧化物半導體膜108b的能隙大於氧化物半導體膜108a的能隙。
此外，氧化物半導體膜108a及氧化物半導體膜108b的厚度分別為3nm以上且200nm以下，較佳為分別為3nm以上且100nm以下，更佳為分別為3nm以上且50nm以下。注意，較佳為滿足上述厚度的關係。
此外，作為氧化物半導體膜108b使用載子密度較低的氧化物半導體膜。例如，氧化物半導體膜108b的載子密度為1×1017/cm3以下，較佳為1×1015/cm3以下，更佳為1×1013/cm3以下，進一步較佳為1×1011/cm3以下。
本發明不侷限於上述記載，可以根據所需的電晶體的半導體特性及電特性(場效移動率、臨界電壓等)來使用具有適當的組成的材料。另外，較佳為適當地設定氧化物半導體膜108a及氧化物半導體膜108b的載子密度、雜質濃度、缺陷密度、金屬元素與氧的原子個數比、原子間距離、密度等，以得到所需的電晶體的半導體特性。
藉由作為氧化物半導體膜108a及氧化物半導 體膜108b分別使用雜質濃度低且缺陷態密度低的氧化物半導體膜，可以製造具有更優良的電特性的電晶體，所以是較佳的。這裡，將雜質濃度低且缺陷態密度低(氧缺陷少)的狀態稱為“高純度本質”或“實質上高純度本質”。因為高純度本質或實質上高純度本質的氧化物半導體膜的載子發生源較少，所以可以降低載子密度。因此，在該氧化物半導體膜中形成有通道區域的電晶體很少具有負臨界電壓的電特性(也稱為常開啟特性)。因為高純度本質或實質上高純度本質的氧化物半導體膜具有較低的缺陷態密度，所以有可能具有較低的陷阱態密度。高純度本質或實質上高純度本質的氧化物半導體膜的關態電流顯著低，即便是通道寬度為1×106μm、通道長度L為10μm的元件，當源極電極與汲極電極間的電壓(汲極電壓)在1V至10V的範圍時，關態電流也可以為半導體參數分析儀的測定極限以下，亦即1×10-13A以下。
因此，在上述高純度本質或實質上高純度本質的氧化物半導體膜中形成有通道區域的電晶體可以是電特性變動小且可靠性高的電晶體。此外，被氧化物半導體膜的陷阱態俘獲的電荷到消失需要較長的時間，有時像固定電荷那樣動作。因此，有時在陷阱態密度高的氧化物半導體膜中形成有通道區域的電晶體的電特性不穩定。作為雜質有氫、氮、鹼金屬或鹼土金屬等。
包含在氧化物半導體膜中的氫與鍵合於金屬原子的氧起反應生成水，與此同時在發生氧脫離的晶格 (或氧脫離的部分)中形成氧缺陷。當氫進入該氧缺陷時，有時生成作為載子的電子。另外，有時由於氫的一部分與鍵合於金屬原子的氧鍵合，產生作為載子的電子。因此，使用包含氫的氧化物半導體膜的電晶體容易具有常開啟特性。由此，較佳為儘可能減少氧化物半導體膜108中的氫。明確而言，在氧化物半導體膜108中，利用SIMS(二次離子質譜分析法：Secondary Ion Mass Spectrometry)測得的氫濃度為2×1020atoms/cm3以下，較佳為5×1019atoms/cm3以下，更佳為1×1019atoms/cm3以下，更佳為5×1018atoms/cm3以下，更佳為1×1018atoms/cm3以下，更佳為5×1017atoms/cm3以下，更佳為1×1016atoms/cm3以下。
此外，當氧化物半導體膜108a包含第14族元素之一的矽或碳時，在氧化物半導體膜108a中氧缺陷增加而導致氧化物半導體膜108a的n型化。因此，氧化物半導體膜108a中的矽或碳的濃度以及與氧化物半導體膜108a之間的介面附近的矽或碳的濃度(利用SIMS分析測得的濃度)為2×1018atoms/cm3以下，較佳為2×1017atoms/cm3以下。
另外，在氧化物半導體膜108a中，利用SIMS分析測得的鹼金屬或鹼土金屬的濃度為1×1018atoms/cm3以下，較佳為2×1016atoms/cm3以下。當鹼金屬及鹼土金屬與氧化物半導體鍵合時有時生成載子而使電晶體的關態電流增大。由此，較佳為降低氧化物半導體膜108a的鹼金屬或鹼土金屬的濃度。
當在氧化物半導體膜108a中含有氮時，生成作為載子的電子，載子密度增加而導致氧化物半導體膜108a的n型化。其結果是，使用含有氮的氧化物半導體膜的電晶體容易具有常開啟特性。因此，較佳為儘可能地減少氧化物半導體膜中的氮，例如，利用SIMS分析測得的氮濃度較佳為5×1018atoms/cm3以下。
氧化物半導體膜108a及氧化物半導體膜108b可以分別具有非單晶結構。非單晶結構例如包括下述CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor：c軸配向結晶氧化物半導體)、多晶結構、微晶結構或非晶結構。在非單晶結構中，非晶結構的缺陷態密度最高，而CAAC-OS的缺陷態密度最低。
〈〈用作電晶體的保護絕緣膜的絕緣膜〉〉
絕緣膜114、116具有對氧化物半導體膜108供應氧的功能。絕緣膜118具有電晶體100的保護絕緣膜的功能。絕緣膜114、116包含氧。絕緣膜114是能夠使氧透過的絕緣膜。注意，絕緣膜114還用作在後面形成絕緣膜116時緩解對氧化物半導體膜108造成的損傷的膜。
作為絕緣膜114，可以使用厚度為5nm以上且150nm以下，較佳為5nm以上且50nm以下的氧化矽、氧氮化矽等。
此外，較佳為使絕緣膜114中的缺陷量較少，典型的是，藉由ESR(Electron Spin Resonance：電 子自旋共振)測量的起因於矽的懸空鍵的g=2.001處呈現的信號的自旋密度較佳為3×1017spins/cm3以下。這是因為若絕緣膜114的缺陷密度高，氧則與該缺陷鍵合，而使絕緣膜114中的氧透過量減少。
在絕緣膜114中，有時從外部進入絕緣膜114的氧不是全部移動到絕緣膜114的外部，而是其一部分殘留在絕緣膜114的內部。另外，有時在氧進入絕緣膜114的同時，絕緣膜114中含有的氧移動到絕緣膜114的外部，而在絕緣膜114中發生氧的移動。在形成能夠使氧透過的氧化物絕緣膜作為絕緣膜114時，可以使從設置在絕緣膜114上的絕緣膜116脫離的氧經由絕緣膜114移動到氧化物半導體膜108中。
此外，絕緣膜114可以使用起因於氮氧化物的態密度低的氧化物絕緣膜形成。注意，該起因於氮氧化物的態密度有時會形成在氧化物半導體膜的價帶頂的能量(Ev_os)與氧化物半導體膜的導帶底的能量(Ec_os)之間。作為上述氧化物絕緣膜，可以使用氮氧化物的釋放量少的氧氮化矽膜或氮氧化物的釋放量少的氧氮化鋁膜等。
此外，在熱脫附譜分析中，氮氧化物的釋放量少的氧氮化矽膜是氨釋放量比氮氧化物的釋放量多的膜，典型的是氨釋放量為1×1018/cm3以上且5×1019/cm3以下。注意，該氨釋放量為在進行膜表面溫度為50℃以上且650℃以下，較佳為50℃以上且550℃以下的加熱處理時的釋放量。
氮氧化物(NOx，x大於0以上且為2以下，較佳為1以上且2以下)，典型的是NO2或NO，在絕緣膜114等中形成能階。該能階位於氧化物半導體膜108的能隙中。由此，當氮氧化物擴散到絕緣膜114與氧化物半導體膜108的介面時，有時該能階在絕緣膜114一側俘獲電子。其結果是，被俘獲的電子留在絕緣膜114與氧化物半導體膜108的介面附近，由此使電晶體的臨界電壓向正方向漂移。
另外，當進行加熱處理時，氮氧化物與氨及氧起反應。當進行加熱處理時，絕緣膜114所包含的氮氧化物與絕緣膜116所包含的氨起反應，由此絕緣膜114所包含的氮氧化物減少。因此，在絕緣膜114與氧化物半導體膜108的介面中不容易俘獲電子。
藉由作為絕緣膜114使用上述氧化物絕緣膜，可以降低電晶體的臨界電壓的漂移，從而可以降低電晶體的電特性的變動。
藉由進行電晶體的製程的加熱處理，典型的是300℃以上且低於350℃的加熱處理，在對絕緣膜114利用100K以下的ESR測得的光譜中，觀察到g值為2.037以上且2.039以下的第一信號、g值為2.001以上且2.003以下的第二信號以及g值為1.964以上且1.966以下的第三信號。在X帶的ESR測定中，第一信號與第二信號之間的分割寬度(split width)及第二信號與第三信號之間的分割寬度大約為5mT。另外，g值為2.037以上且 2.039以下的第一信號、g值為2.001以上且2.003以下的第二信號以及g值為1.964以上且1.966以下的第三信號的自旋密度的總和低於1×1018spins/cm3，典型為1×1017spins/cm3以上且低於1×1018spins/cm3。
在100K以下的ESR譜中，g值為2.037以上且2.039以下的第一信號、g值為2.001以上且2.003以下的第二信號以及g值為1.964以上且1.966以下的第三信號相當於起因於氮氧化物(NOx，x大於0以上且為2以下，較佳為1以上且2以下)的信號。作為氮氧化物的典型例子，有一氧化氮、二氧化氮等。就是說，g值為2.037以上且2.039以下的第一信號、g值為2.001以上且2.003以下的第二信號以及g值為1.964以上且1.966以下的第三信號的自旋密度的總數越少，氧化物絕緣膜中的氮氧化物含量越少。
另外，對上述氧化物絕緣膜利用SIMS測得的氮濃度為6×1020atoms/cm3以下。
藉由在基板溫度為220℃以上且350℃以下的情況下利用使用矽烷及一氧化二氮的PECVD法形成上述氧化物絕緣膜，可以形成緻密且硬度高的膜。
絕緣膜116使用其氧含量超過化學計量組成的氧化物絕緣膜形成。其氧含量超過化學計量組成的氧化物絕緣膜由於被加熱而其一部分的氧脫離。藉由TDS分析，其氧含量超過化學計量組成的氧化物絕緣膜換算為氧原子的氧的脫離量為1.0×1019atoms/cm3以上，較佳為 3.0×1020atoms/cm3以上。注意，上述TDS分析時的膜的表面溫度較佳為100℃以上且700℃以下或100℃以上且500℃以下。
作為絕緣膜116可以使用厚度為30nm以上且500nm以下，較佳為50nm以上且400nm以下的氧化矽膜、氧氮化矽膜等。
此外，較佳為使絕緣膜116中的缺陷量較少，典型的是，藉由ESR測量的起因於矽的懸空鍵的g=2.001處呈現的信號的自旋密度低於1.5×1018spins/cm3，更佳為1×1018spins/cm3以下。由於絕緣膜116與絕緣膜114相比離氧化物半導體膜108更遠，所以絕緣膜116的缺陷密度也可以高於絕緣膜114。
另外，因為絕緣膜114、116可以使用相同種類材料形成，所以有時無法明確地確認到絕緣膜114與絕緣膜116之間的介面。因此，在本實施方式中，以虛線圖示出絕緣膜114與絕緣膜116之間的介面。注意，在本實施方式中，雖然說明絕緣膜114與絕緣膜116的兩層結構，但是不侷限於此，例如，也可以採用絕緣膜114的單層結構。
絕緣膜118包含氮。另外，絕緣膜118包含氮及矽。此外，絕緣膜118具有能夠阻擋氧、氫、水、鹼金屬、鹼土金屬等的功能。藉由設置絕緣膜118，能夠防止氧從氧化物半導體膜108擴散到外部，並且能夠防止絕緣膜114、116所包含的氧擴散到外部，還能夠防止氫、 水等從外部侵入氧化物半導體膜108中。作為絕緣膜118，例如可以使用氮化物絕緣膜。作為該氮化物絕緣膜，有氮化矽、氮氧化矽、氮化鋁、氮氧化鋁等。另外，也可以設置對氧、氫、水等具有阻擋效果的氧化物絕緣膜代替對氧、氫、水、鹼金屬、鹼土金屬等具有阻擋效果的氮化物絕緣膜。作為對氧、氫、水等具有阻擋效果的氧化物絕緣膜，有氧化鋁膜、氧氮化鋁膜、氧化鎵膜、氧氮化鎵膜、氧化釔膜、氧氮化釔膜、氧化鉿膜、氧氮化鉿膜等。
雖然上述所記載的導電膜、絕緣膜及氧化物半導體膜等各種膜可以利用濺射法或PECVD法形成，但是也可以利用例如熱CVD(Chemical Vapor Deposition：有機金屬化學氣相沉積)法形成。作為熱CVD法的例子，可以使用MOCVD(Metal Organic Chemical Vapor Deposition：有機金屬化學氣相沉積)法或ALD(Atomic Layer Deposition：原子層沉積)法。
由於熱CVD法是不使用電漿的成膜方法，因此具有不產生因電漿損傷所引起的缺陷的優點。
可以以如下方法進行利用熱CVD法的成膜：將源氣體及氧化劑同時供應到腔室內，將腔室內的壓力設定為大氣壓或減壓，使其在基板附近或在基板上發生反應而沉積在基板上。
另外，也可以以如下方法進行利用ALD法的成膜：將腔室內的壓力設定為大氣壓或減壓，將用於反應 的源氣體依次引入腔室，並且按該順序反復地引入氣體。例如，藉由切換各開關閥(也稱為高速閥)來將兩種以上的源氣體依次供應到腔室內，為了防止多種源氣體混合，在引入第一源氣體的同時或之後引入惰性氣體(氬或氮等)等，然後引入第二源氣體。注意，當同時引入第一源氣體及惰性氣體時，惰性氣體被用作載子氣體，另外，可以在引入第二源氣體的同時引入惰性氣體。另外，也可以不引入惰性氣體而藉由真空抽氣將第一源氣體排出，然後引入第二源氣體。第一源氣體附著到基板表面形成第一層，之後引入的第二源氣體與該第一層起反應，由此第二層層疊在第一層上而形成薄膜。藉由按該順序反復多次地引入氣體直到獲得所希望的厚度為止，可以形成步階覆蓋性良好的薄膜。由於薄膜的厚度可以根據按順序反復引入氣體的次數來進行調節，因此，ALD法可以準確地調節厚度而適用於製造微型FET。
藉由MOCVD法或ALD法等熱CVD法可以形成上述實施方式所述的導電膜、絕緣膜、氧化物半導體膜及金屬氧化膜等各種膜，例如，當形成In-Ga-ZnO膜時，使用三甲基銦、三甲基鎵及二甲基鋅。三甲基銦的化學式為In(CH3)3。三甲基鎵的化學式為Ga(CH3)3。另外，二甲基鋅的化學式為Zn(CH3)2。另外，不侷限於上述組合，也可以使用三乙基鎵(化學式為Ga(C2H5)3)代替三甲基鎵，並使用二乙基鋅(化學式為Zn(C2H5)2)代替二甲基鋅。
例如，在使用利用ALD法的成膜裝置形成氧化鉿膜時，使用如下兩種氣體：藉由使包含溶劑和鉿前體化合物的液體(鉿醇鹽、四二甲基醯胺鉿(TDMAH)等鉿醯胺)氣化而得到的源氣體；以及用作氧化劑的臭氧(O3)。此外，四二甲基醯胺鉿的化學式為Hf[N(CH3)2]4。另外，作為其他材料液有四(乙基甲基醯胺)鉿等。
例如，在使用利用ALD法的成膜裝置形成氧化鋁膜時，使用如下兩種氣體：藉由使包含溶劑和鋁前體化合物的液體(三甲基鋁(TMA)等)氣化而得到的源氣體；以及用作氧化劑的H2O。此外，三甲基鋁的化學式為Al(CH3)3。另外，作為其他材料液有三(二甲基醯胺)鋁、三異丁基鋁、鋁三(2,2,6,6-四甲基-3,5-庚二酮)等。
例如，在使用利用ALD法的成膜裝置形成氧化矽膜時，使六氯乙矽烷附著在被成膜面上，去除附著物所包含的氯，供應氧化性氣體(O2、一氧化二氮)的自由基使其與附著物起反應。
例如，在使用利用ALD法的成膜裝置形成鎢膜時，依次反復引入WF6氣體和B2H6氣體形成初始鎢膜，然後使用WF6氣體和H2氣體形成鎢膜。注意，也可以使用SiH4氣體代替B2H6氣體。
例如，在使用利用ALD法的成膜裝置形成氧化物半導體膜如In-Ga-ZnO膜時，依次反復引入In(CH3)3氣體和O3氣體形成In-O層，然後使用Ga(CH3)3氣體 和O3氣體形成GaO層，之後使用Zn(CH3)2氣體和O3氣體形成ZnO層。注意，這些層的順序不侷限於上述例子。此外，也可以混合這些氣體來形成混合化合物層如In-Ga-O層、In-Zn-O層、Ga-Zn-O層等。注意，雖然也可以使用利用Ar等惰性氣體進行起泡而得到的H2O氣體代替O3氣體，但是較佳為使用不包含H的O3氣體。另外，也可以使用In(C2H5)3氣體代替In(CH3)3氣體，也可以使用Ga(C2H5)3氣體代替Ga(CH3)3氣體，也可以使用Zn(CH3)2氣體。
注意，本實施方式可以與本說明書所示的其他實施方式適當地組合。
實施方式3
在本實施方式中，參照圖6A至圖6C對可用於本發明的一個實施方式的顯示面板的電晶體的結構進行說明。
〈半導體裝置的結構例子〉
圖6A是電晶體100的俯視圖，圖6B相當於沿著圖6A所示的切斷線X1-X2的切斷面的剖面圖，圖6C相當於沿著圖6A所示的切斷線Y1-Y2的切斷面的剖面圖。注意，在圖6A中，為了方便起見，省略電晶體100的組件的一部分(用作閘極絕緣膜的絕緣膜等)而進行圖示。此外，有時將切斷線X1-X2方向稱為通道長度方向，將切斷線Y1-Y2方向稱為通道寬度方向。注意，有時在後面 的電晶體的俯視圖中也與圖6A同樣地省略組件的一部分。
注意，可以將電晶體100用於實施方式1所說明的顯示面板700等。
例如，當將電晶體100用於電晶體M或電晶體MD時，將基板102換稱為絕緣膜501C、將導電膜104換稱為導電膜504、將層疊有絕緣膜106及絕緣膜107的疊層膜換稱為絕緣膜506、將氧化物半導體膜108換稱為半導體膜508、將導電膜112a換稱為導電膜512A、將導電膜112b換稱為導電膜512B、將層疊有絕緣膜114及絕緣膜116的疊層膜換稱為絕緣膜516、將絕緣膜118換稱為絕緣膜518、並將導電膜120b換稱為導電膜524。
電晶體100包括：基板102上的用作第一閘極電極的導電膜104；基板102及導電膜104上的絕緣膜106；絕緣膜106上的絕緣膜107；絕緣膜107上的氧化物半導體膜108；與氧化物半導體膜108電連接的用作源極電極的導電膜112a；與氧化物半導體膜108電連接的用作汲極電極的導電膜112b；氧化物半導體膜108、導電膜112a及112b上的絕緣膜114、116；設置在絕緣膜116上且與導電膜112b電連接的導電膜120a；絕緣膜116上的導電膜120b；以及絕緣膜116及導電膜120a、120b上的絕緣膜118。
另外，在電晶體100中，絕緣膜106、107具有作為電晶體100的第一閘極絕緣膜的功能，絕緣膜 114、116具有作為電晶體100的第二閘極絕緣膜的功能，絕緣膜118具有作為電晶體100的保護絕緣膜的功能。注意，在本說明書等中，有時分別將絕緣膜106、107稱為第一絕緣膜，將絕緣膜114、116稱為第二絕緣膜，將絕緣膜118稱為第三絕緣膜。
可以將導電膜120b用於電晶體100的第二閘極電極。
另外，當將電晶體100用於顯示面板的像素部時，可以將導電膜120a用於顯示元件的電極等。
另外，氧化物半導體膜108包括用作第一閘極電極的導電膜104一側的氧化物半導體膜108b以及氧化物半導體膜108b上的氧化物半導體膜108c。另外，氧化物半導體膜108b及氧化物半導體膜108c包括In、M(M是Al、Ga、Y或Sn)及Zn。
例如，作為氧化物半導體膜108b，較佳為包括In的原子個數比大於M的原子個數比的區域。另外，作為氧化物半導體膜108c，較佳為包括In的原子個數比小於氧化物半導體膜108b的區域。
藉由使氧化物半導體膜108b包括其In的原子個數比大於M的原子個數比的區域，可以提高電晶體100的場效移動率(有時簡單地稱為移動率或μFE)。明確而言，電晶體100的場效移動率可以超過10cm2/Vs，較佳的是，電晶體100的場效移動率可以超過30cm2/Vs。
例如，藉由將上述場效移動率高的電晶體用 於生成閘極信號的閘極驅動器(特別是，連接到閘極驅動器所包括的移位暫存器的輸出端子的解多工器)，可以提供邊框寬度窄(也稱為窄邊框)的半導體裝置或顯示裝置。
另一方面，當氧化物半導體膜108b包括In的原子個數比大於M的原子個數比的區域時，當光照射時電晶體100的電特性容易變動。然而，在本發明的一個實施方式的半導體裝置中，氧化物半導體膜108b上形成有氧化物半導體膜108c。另外，氧化物半導體膜108c包括In的原子個數比小於氧化物半導體膜108b的區域，所以氧化物半導體膜108c的Eg大於氧化物半導體膜108b。因此，採用氧化物半導體膜108b與氧化物半導體膜108c的疊層結構的氧化物半導體膜108能夠提高對光負偏壓應力測試的耐性。
另外，在氧化物半導體膜108中，尤其是混入到氧化物半導體膜108b的通道區域的氫或水分等雜質對電晶體特性造成影響而引起問題。因此，在氧化物半導體膜108b中的通道區域中，氫或水分等雜質越少越好。另外，形成在氧化物半導體膜108b中的通道區域中的氧缺陷對電晶體特性造成影響而引起問題。例如，當在氧化物半導體膜108b的通道區域中形成有氧缺陷時，該氧缺陷與氫鍵合，而成為載子供應源。當在氧化物半導體膜108b的通道區域中產生載子供應源時，包括氧化物半導體膜108b的電晶體100的電特性發生變動，典型為臨界 電壓的漂移。因此，在氧化物半導體膜108b的通道區域中，氧缺陷越少越好。
於是，在本發明的一個實施方式中，接觸於氧化物半導體膜108的絕緣膜，明確而言，形成在氧化物半導體膜108下方的絕緣膜107及形成在氧化物半導體膜108上方的絕緣膜114、116包含過量氧。藉由使氧或過量氧從絕緣膜107及絕緣膜114、116移動到氧化物半導體膜108，能夠減少氧化物半導體膜中的氧缺陷。因此，能夠抑制電晶體100的電特性，尤其是因光照射產生的電晶體100的變動。
另外，在本發明的一個實施方式中，為了使絕緣膜107及絕緣膜114、116包含過量氧，使用不增加製程或製程的增加極少的製造方法。因此，能夠提高電晶體100的良率。
明確而言，在形成氧化物半導體膜108b的製程中，藉由利用濺射法在包含氧氣體的氛圍下形成氧化物半導體膜108b，對其上形成有氧化物半導體膜108b的絕緣膜107添加氧或過量氧。
另外，在形成導電膜120a、120b的製程中，藉由利用濺射法在包含氧氣體的氛圍下形成導電膜120a、120b，對其上形成有導電膜120a、120b的絕緣膜116添加氧或過量氧。注意，當對絕緣膜116添加氧或過量氧時，有時還對位於絕緣膜116的下方的絕緣膜114及氧化物半導體膜108添加氧或過量氧。
〈氧化物導電體〉
接著，對氧化物導電體進行說明。在形成導電膜120a、120b的製程中，導電膜120a、120b被用作抑制氧從絕緣膜114、116釋放的保護膜。另外，導電膜120a、120b在形成絕緣膜118的製程之前具有作為半導體的功能，而導電膜120a、120b在形成絕緣膜118的製程之後具有作為導電體的功能。
為了將導電膜120a、120b用作導電體，在導電膜120a、120b中形成氧缺陷，對該氧缺陷從絕緣膜118添加氫，由此在傳導帶附近形成施體能階。其結果是，導電膜120a、120b的導電性變高而成為導電體。可以將成為導電體的導電膜120a、120b分別稱為氧化物導電體。一般而言，氧化物半導體的能隙較大，所以對可見光具有透光性。另一方面，氧化物導電體是在傳導帶附近具有施體能階的氧化物半導體。因此，氧化物導電體的起因於該施體能階的吸收的影響較小，而對可見光具有與氧化物半導體相同程度的透光性。
〈半導體裝置的組件〉
下面將對本實施方式的半導體裝置所包括的組件進行詳細說明。
注意，下面的材料可以使用與實施方式2所說明的材料同樣的材料。
可以將可用於實施方式2所說明的基板102的材料用於基板102。另外，可以將可用於實施方式2所說明的絕緣膜106、107的材料用於絕緣膜106、107。
另外，可以將可用於實施方式2所說明的用作閘極電極、源極電極及汲極電極的導電膜的材料用於用作第一閘極電極、源極電極及汲極電極的導電膜。
〈〈氧化物半導體膜〉〉
作為氧化物半導體膜108可以使用上述材料。
當氧化物半導體膜108b為In-M-Zn氧化物時，用來形成In-M-Zn氧化物的濺射靶材的金屬元素的原子個數比較佳為滿足In>M。作為這種濺射靶材的金屬元素的原子個數比，可以舉出In：M：Zn=2：1：3、In：M：Zn=3：1：2、In：M：Zn=4：2：4.1等。
另外，當氧化物半導體膜108c為In-M-Zn氧化物時，用來形成In-M-Zn氧化物的濺射靶材的金屬元素的原子個數比較佳為滿足InM。作為這種濺射靶材的金屬元素的原子個數比，可以舉出In：M：Zn=1：1：1、In：M：Zn=1：1：1.2、In：M：Zn=1：3：2、In：M：Zn=1：3：4、In：M：Zn=1：3：6、In：M：Zn=1：4：5等。
另外，當氧化物半導體膜108b及氧化物半導體膜108c為In-M-Zn氧化物時，作為濺射靶材較佳為使用包含多晶的In-M-Zn氧化物的靶材。藉由使用包含多晶的In-M-Zn氧化物的靶材，容易形成具有結晶性的氧化物 半導體膜108b及氧化物半導體膜108c。注意，所形成的氧化物半導體膜108b及氧化物半導體膜108c的原子個數比分別包含上述濺射靶材中的金屬元素的原子個數比的±40%的範圍內的誤差。例如，在作為氧化物半導體膜108b的濺射靶材使用原子個數比為In：Ga：Zn=4：2：4.1時，有時所形成的氧化物半導體膜108b的原子個數比為In：Ga：Zn=4：2：3附近。
氧化物半導體膜108的能隙為2eV以上，較佳為2.5eV以上，更佳為3eV以上。如此，藉由使用能隙較寬的氧化物半導體，可以降低電晶體100的關態電流。尤其是，作為氧化物半導體膜108b使用能隙為2eV以上，較佳為2eV以上且3.0eV以下的氧化物半導體膜，作為氧化物半導體膜108c使用能隙為2.5eV以上且3.5eV以下的氧化物半導體膜。此外，較佳為氧化物半導體膜108c的能隙大於氧化物半導體膜108b的能隙。
此外，氧化物半導體膜108b及氧化物半導體膜108c的厚度分別為3nm以上且200nm以下，較佳為分別為3nm以上且100nm以下，更佳為分別為3nm以上且50nm以下。
此外，作為氧化物半導體膜108c使用載子密度較低的氧化物半導體膜。例如，氧化物半導體膜108c的載子密度為1×1017/cm3以下，較佳為1×1015/cm3以下，更佳為1×1013/cm3以下，進一步較佳為1×1011/cm3以下。
本發明不侷限於上述記載，可以根據所需的 電晶體的半導體特性及電特性(場效移動率、臨界電壓等)來使用具有適當的組成的材料。另外，較佳為適當地設定氧化物半導體膜108b及氧化物半導體膜108c的載子密度、雜質濃度、缺陷密度、金屬元素與氧的原子個數比、原子間距離、密度等，以得到所需的電晶體的半導體特性。
藉由作為氧化物半導體膜108b及氧化物半導體膜108c分別使用雜質濃度低且缺陷態密度低的氧化物半導體膜，可以製造具有更優良的電特性的電晶體，所以是較佳的。這裡，將雜質濃度低且缺陷態密度低(氧缺陷少)的狀態稱為“高純度本質”或“實質上高純度本質”。因為高純度本質或實質上高純度本質的氧化物半導體膜的載子發生源較少，所以可以降低載子密度。因此，在該氧化物半導體膜中形成有通道區域的電晶體很少具有負臨界電壓的電特性(也稱為常開啟特性)。因為高純度本質或實質上高純度本質的氧化物半導體膜具有較低的缺陷態密度，所以有可能具有較低的陷阱態密度。高純度本質或實質上高純度本質的氧化物半導體膜的關態電流顯著低，即便是通道寬度為1×106μm、通道長度L為10μm的元件，當源極電極與汲極電極間的電壓(汲極電壓)在1V至10V的範圍時，關態電流也可以為半導體參數分析儀的測定極限以下，亦即1×10-13A以下。
因此，在上述高純度本質或實質上高純度本質的氧化物半導體膜中形成有通道區域的電晶體可以是電 特性變動小且可靠性高的電晶體。此外，被氧化物半導體膜的陷阱態俘獲的電荷到消失需要較長的時間，有時像固定電荷那樣動作。因此，有時在陷阱態密度高的氧化物半導體膜中形成有通道區域的電晶體的電特性不穩定。作為雜質有氫、氮、鹼金屬或鹼土金屬等。
包含在氧化物半導體膜中的氫與鍵合於金屬原子的氧起反應生成水，與此同時在發生氧脫離的晶格(或氧脫離的部分)中形成氧缺陷。當氫進入該氧缺陷時，有時生成作為載子的電子。另外，有時由於氫的一部分與鍵合於金屬原子的氧鍵合，產生作為載子的電子。因此，使用包含氫的氧化物半導體膜的電晶體容易具有常開啟特性。由此，較佳為儘可能減少氧化物半導體膜108中的氫。明確而言，在氧化物半導體膜108中，利用SIMS(二次離子質譜分析法：Secondary Ion Mass Spectrometry)測得的氫濃度為2×1020atoms/cm3以下，較佳為5×1019atoms/cm3以下，更佳為1×1019atoms/cm3以下，更佳為5×1018atoms/cm3以下，更佳為1×1018atoms/cm3以下，更佳為5×1017atoms/cm3以下，更佳為1×1016atoms/cm3以下。
另外，氧化物半導體膜108b較佳為包括氫濃度小於氧化物半導體膜108c的區域。藉由使氧化物半導體膜108b包括氫濃度小於氧化物半導體膜108c的區域，可以提供可靠性高的半導體裝置。
此外，當氧化物半導體膜108b包含第14族元素之一的矽或碳時，在氧化物半導體膜108b中氧缺陷 增加而導致氧化物半導體膜108b的n型化。因此，氧化物半導體膜108b中的矽或碳的濃度以及與氧化物半導體膜108b之間的介面附近的矽或碳的濃度(利用SIMS分析測得的濃度)為2×1018atoms/cm3以下，較佳為2×1017atoms/cm3以下。
另外，在氧化物半導體膜108b中，利用SIMS分析測得的鹼金屬或鹼土金屬的濃度為1×1018atoms/cm3以下，較佳為2×1016atoms/cm3以下。當鹼金屬及鹼土金屬與氧化物半導體鍵合時有時生成載子而使電晶體的關態電流增大。由此，較佳為降低氧化物半導體膜108b的鹼金屬或鹼土金屬的濃度。
當在氧化物半導體膜108b中含有氮時，生成作為載子的電子，載子密度增加而導致氧化物半導體膜108b的n型化。其結果是，使用含有氮的氧化物半導體膜的電晶體容易具有常開啟特性。因此，較佳為儘可能地減少氧化物半導體膜中的氮，例如，利用SIMS分析測得的氮濃度較佳為5×1018atoms/cm3以下。
氧化物半導體膜108b及氧化物半導體膜108c可以分別具有非單晶結構。非單晶結構例如包括下述CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor：c軸配向結晶氧化物半導體)、多晶結構、微晶結構或非晶結構。在非單晶結構中，非晶結構的缺陷態密度最高，而CAAC-OS的缺陷態密度最低。
〈〈用作第二閘極絕緣膜的絕緣膜〉〉
絕緣膜114、116被用作電晶體100的第二閘極絕緣膜。另外，絕緣膜114、116具有對氧化物半導體膜108供應氧的功能。亦即，絕緣膜114、116包含氧。另外，絕緣膜114是能夠使氧透過的絕緣膜。注意，絕緣膜114還被用作在後面形成絕緣膜116時緩解對氧化物半導體膜108造成的損傷的膜。
例如，可以將實施方式2所說明的絕緣膜114、116用於絕緣膜114、116。
〈〈用作導電膜的氧化物半導體膜及用作第二閘極電極的氧化物半導體膜〉〉
可以將與上述氧化物半導體膜108同樣的材料用於用作導電膜的導電膜120a及用作第二閘極電極的導電膜120b。
也就是說，用作導電膜的導電膜120a及用作第二閘極電極的導電膜120b含有包含於氧化物半導體膜108(氧化物半導體膜108b及氧化物半導體膜108c)中的金屬元素。例如，藉由使用作第二閘極電極的導電膜120b與用作氧化物半導體膜108(氧化物半導體膜108b及氧化物半導體膜108c)包含同一金屬元素，能夠抑制製造成本。
例如，當用作導電膜的導電膜120a及用作第二閘極電極的導電膜120b是In-M-Zn氧化物時，用來 形成In-M-Zn氧化物的濺射靶材的金屬元素的原子個數比較佳為滿足InM。作為這種濺射靶材的金屬元素的原子個數比，可以舉出In：M：Zn=2：1：3、In：M：Zn=3：1：2、In：M：Zn=4：2：4.1等。
另外，作為用作導電膜的導電膜120a及用作第二閘極電極的導電膜120b的結構，可以採用單層結構或兩層以上的疊層結構。注意，當導電膜120a、120b是疊層結構時，不限於上述濺射靶材的組成。
〈〈用作電晶體的保護絕緣膜的絕緣膜〉〉
絕緣膜118被用作電晶體100的保護絕緣膜。
絕緣膜118包含氫和氮中的一個或兩個。另外，絕緣膜118包含氮及矽。此外，絕緣膜118具有能夠阻擋氧、氫、水、鹼金屬、鹼土金屬等的功能。藉由設置絕緣膜118，能夠防止氧從氧化物半導體膜108擴散到外部，並且能夠防止絕緣膜114、116所包含的氧擴散到外部，還能夠防止氫、水等從外部侵入氧化物半導體膜108中。
另外，絕緣膜118具有對用作導電膜的導電膜120a及用作第二閘極電極的導電膜120b供應氫及氮中的任一者或兩者的功能。尤其是，作為絕緣膜118，較佳為具有包含氫且將該氫供應到導電膜120a、120b的功能。藉由將氫從絕緣膜118供應到導電膜120a、120b，導電膜120a、120b具有作為導電體的功能。
作為絕緣膜118，例如可以使用氮化物絕緣膜。作為該氮化物絕緣膜，有氮化矽、氮氧化矽、氮化鋁、氮氧化鋁等。
雖然上述所記載的導電膜、絕緣膜及氧化物半導體膜等各種膜可以利用濺射法或PECVD法形成，但是也可以利用例如熱CVD(Chemical Vapor Deposition：有機金屬化學氣相沉積)法形成。作為熱CVD法的例子，可以使用MOCVD(Metal Organic Chemical Vapor Deposition：有機金屬化學氣相沉積)法或ALD(Atomic Layer Deposition：原子層沉積)法。
由於熱CVD法是不使用電漿的成膜方法，因此具有不產生因電漿損傷所引起的缺陷的優點。
可以以如下方法進行利用熱CVD法的成膜：將源氣體及氧化劑同時供應到腔室內，將腔室內的壓力設定為大氣壓或減壓，使其在基板附近或在基板上發生反應而沉積在基板上。
另外，也可以以如下方法進行利用ALD法的成膜：將腔室內的壓力設定為大氣壓或減壓，將用於反應的源氣體依次引入腔室，並且按該順序反復地引入氣體。例如，藉由切換各開關閥(也稱為高速閥)來將兩種以上的源氣體依次供應到腔室內，為了防止多種源氣體混合，在引入第一源氣體的同時或之後引入惰性氣體(氬或氮等)等，然後引入第二源氣體。注意，當同時引入第一源氣體及惰性氣體時，惰性氣體被用作載子氣體，另外，可 以在引入第二源氣體的同時引入惰性氣體。另外，也可以不引入惰性氣體而藉由真空抽氣將第一源氣體排出，然後引入第二源氣體。第一源氣體附著到基板表面形成第一層，之後引入的第二源氣體與該第一層起反應，由此第二層層疊在第一層上而形成薄膜。藉由按該順序反復多次地引入氣體直到獲得所希望的厚度為止，可以形成步階覆蓋性良好的薄膜。由於薄膜的厚度可以根據按順序反復引入氣體的次數來進行調節，因此，ALD法可以準確地調節厚度而適用於製造微型FET。
藉由MOCVD法或ALD法等熱CVD法可以形成上述實施方式所述的導電膜、絕緣膜、氧化物半導體膜及金屬氧化膜等各種膜，例如，當形成In-Ga-ZnO膜時，使用三甲基銦、三甲基鎵及二甲基鋅。三甲基銦的化學式為In(CH3)3。三甲基鎵的化學式為Ga(CH3)3。另外，二甲基鋅的化學式為Zn(CH3)2。另外，不侷限於上述組合，也可以使用三乙基鎵(化學式為Ga(C2H5)3)代替三甲基鎵，並使用二乙基鋅(化學式為Zn(C2H5)2)代替二甲基鋅。
例如，在使用利用ALD法的成膜裝置形成氧化鉿膜時，使用如下兩種氣體：藉由使包含溶劑和鉿前體化合物的液體(鉿醇鹽、四二甲基醯胺鉿(TDMAH)等鉿醯胺)氣化而得到的源氣體；以及用作氧化劑的臭氧(O3)。此外，四二甲基醯胺鉿的化學式為Hf[N(CH3)2]4。另外，作為其他材料液有四(乙基甲基醯胺)鉿等。
例如，在使用利用ALD法的成膜裝置形成氧化鋁膜時，使用如下兩種氣體：藉由使包含溶劑和鋁前體化合物的液體(三甲基鋁(TMA)等)氣化而得到的源氣體；以及用作氧化劑的H2O。此外，三甲基鋁的化學式為Al(CH3)3。另外，作為其他材料液有三(二甲基醯胺)鋁、三異丁基鋁、鋁三(2,2,6,6-四甲基-3,5-庚二酮)等。
例如，在使用利用ALD法的成膜裝置形成氧化矽膜時，使六氯乙矽烷附著在被成膜面上，去除附著物所包含的氯，供應氧化性氣體(O2、一氧化二氮)的自由基使其與附著物起反應。
例如，在使用利用ALD法的成膜裝置形成鎢膜時，依次反復引入WF6氣體和B2H6氣體形成初始鎢膜，然後使用WF6氣體和H2氣體形成鎢膜。注意，也可以使用SiH4氣體代替B2H6氣體。
例如，在使用利用ALD法的成膜裝置形成氧化物半導體膜如In-Ga-ZnO膜時，依次反復引入In(CH3)3氣體和O3氣體形成In-O層，然後使用Ga(CH3)3氣體和O3氣體形成GaO層，之後使用Zn(CH3)2氣體和O3氣體形成ZnO層。注意，這些層的順序不侷限於上述例子。此外，也可以混合這些氣體來形成混合化合物層如In-Ga-O層、In-Zn-O層、Ga-Zn-O層等。注意，雖然也可以使用利用Ar等惰性氣體進行起泡而得到的H2O氣體代替O3氣體，但是較佳為使用不包 含H的O3氣體。另外，也可以使用In(C2H5)3氣體代替In(CH3)3氣體，也可以使用Ga(C2H5)3氣體代替Ga(CH3)3氣體，也可以使用Zn(CH3)2氣體。
注意，本實施方式可以與本說明書所示的其他實施方式適當地組合。
實施方式4 〈CAC-OS的構成〉
以下，對可用於在本發明的一個實施方式中公開的電晶體的CAC(Cloud Aligned Complementary)-OS的構成進行說明。
在本說明書等中，金屬氧化物(metal oxide)是指廣義上的金屬的氧化物。金屬氧化物被分類為氧化物絕緣體、氧化物導電體(包括透明氧化物導電體)和氧化物半導體(Oxide Semiconductor，也可以簡稱為OS)等。例如，在將金屬氧化物用於電晶體的活性層的情況下，有時將該金屬氧化物稱為氧化物半導體。換言之，可以將OS FET稱為包含金屬氧化物或氧化物半導體的電晶體。
在本說明書中，將如下金屬氧化物定義為CAC(Cloud Aligned Complementary)-OS(Oxide Semiconductor)或CAC-metal oxide：金屬氧化物中具有導電體的功能的區域和具有電介質的功能的區域混合而使金屬氧化物在整體上具有半導體的功能。
換言之，CAC-OS例如是指包含在氧化物半導體中的元素不均勻地分佈的構成，其中包含不均勻地分佈的元素的材料的尺寸為0.5nm以上且10nm以下，較佳為0.5nm以上且3nm以下或近似的尺寸。注意，在下面也將在氧化物半導體中一個或多個元素不均勻地分佈且包含該元素的區域混合的狀態稱為馬賽克(mosaic)狀或補丁(patch)狀，該區域的尺寸為0.5nm以上且10nm以下，較佳為0.5nm以上且3nm以下或近似的尺寸。
包含不均勻地分佈的特定的元素的區域其物理特性由該元素所具有的性質決定。例如，包含不均勻地分佈的包含在金屬氧化物中的元素中更趨於成為絕緣體的元素的區域成為電介質區域。另一方面，包含不均勻地分佈的包含在金屬氧化物中的元素中更趨於成為導體的元素的區域成為導電體區域。藉由使導電體區域及電介質區域以馬賽克狀混合，該材料具有半導體的功能。
換言之，本發明的一個實施方式的金屬氧化物是物理特性不同的材料混合的基質複合材料(matrix composite)或金屬基質複合材料(metal matrix composite)的一種。
氧化物半導體較佳為至少包含銦。尤其較佳為包含銦及鋅。除此之外，也可以還包含元素M(M選自鎵、鋁、矽、硼、釔、銅、釩、鈹、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢和鎂等中的一種或多種)。
例如，In-Ga-Zn氧化物中的CAC-OS(在CAC-OS中，尤其可以將In-Ga-Zn氧化物稱為CAC-IGZO)是指材料分成銦氧化物(以下，稱為InOX1(X1為大於0的實數))或銦鋅氧化物(以下，稱為InX2ZnY2OZ2(X2、Y2及Z2為大於0的實數))以及鎵氧化物(以下，稱為GaOX3(X3為大於0的實數))或鎵鋅氧化物(以下，稱為GaX4ZnY4OZ4(X4、Y4及Z4為大於0的實數))等而成為馬賽克狀，且馬賽克狀的InOX1或InX2ZnY2OZ2均勻地分佈在膜中的構成(以下，也稱為雲狀)。
換言之，CAC-OS是具有以GaOX3為主要成分的區域和以InX2ZnY2OZ2或InOX1為主要成分的區域混在一起的構成的複合氧化物半導體。在本說明書中，例如，當第一區域的In對元素M的原子數比大於第二區域的In對元素M的原子數比時，第一區域的In濃度高於第二區域。
注意，IGZO是通稱，有時是指包含In、Ga、Zn及O的化合物。作為典型例子，可以舉出以InGaO3(ZnO)m1(m1為自然數)或In(1+x0)Ga(1-x0)O3(ZnO)m0(-1x01，m0為任意數)表示的結晶性化合物。
上述結晶性化合物具有單晶結構、多晶結構或CAAC結構。CAAC結構是多個IGZO的奈米晶具有c軸配向性且在a-b面上以不配向的方式連接的結晶結構。
另一方面，CAC-OS與氧化物半導體的材料構 成有關。CAC-OS是指如下構成：在包含In、Ga、Zn及O的材料構成中，一部分中觀察到以Ga為主要成分的奈米粒子狀區域，一部分中觀察到以In為主要成分的奈米粒子狀區域，並且，這些區域以馬賽克狀無規律地分散。因此，在CAC-OS中，結晶結構是次要因素。
CAC-OS不包含組成不同的二種以上的膜的疊層結構。例如，不包含由以In為主要成分的膜與以Ga為主要成分的膜的兩層構成的結構。
注意，有時觀察不到以GaOX3為主要成分的區域與以InX2ZnY2OZ2或InOX1為主要成分的區域之間的明確的邊界。
在CAC-OS中包含選自鋁、矽、硼、釔、銅、釩、鈹、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢和鎂等中的一種或多種以代替鎵的情況下，CAC-OS是指如下結構：一部分中觀察到以該元素為主要成分的奈米粒子狀區域，一部分中觀察到以In為主要成分的奈米粒子狀區域，並且，這些區域以馬賽克狀無規律地分散。
〈CAC-OS的分析〉
接著，說明使用各種測定方法對在基板上形成的氧化物半導體進行測定的結果。
〈〈樣本的結構及製造方法〉〉
以下，對本發明的一個實施方式的九個樣本進行說明。各樣本在形成氧化物半導體時的基板溫度及氧氣體流量比上不同。各樣本包括基板及基板上的氧化物半導體。
對各樣本的製造方法進行說明。
作為基板使用玻璃基板。使用濺射裝置在玻璃基板上作為氧化物半導體形成厚度為100nm的In-Ga-Zn氧化物。成膜條件為如下：將腔室內的壓力設定為0.6Pa，作為靶材使用氧化物靶材(In：Ga：Zn=4：2：4.1[原子數比])。另外，對設置在濺射裝置內的氧化物靶材供應2500W的AC功率。
在形成氧化物時採用如下條件來製造九個樣本：將基板溫度設定為不進行意圖性的加熱時的溫度(以下，也稱為室溫或R.T.)、130℃或170℃。另外，將氧氣體對Ar和氧的混合氣體的流量比(以下，也稱為氧氣體流量比)設定為10%、30%或100%。
〈〈X射線繞射分析〉〉
在本節中，說明對九個樣本進行X射線繞射(XRD：X-ray diffraction)測定的結果。作為XRD裝置，使用Bruker公司製造的D8 ADVANCE。條件為如下：利用Out-of-plane法進行θ/2θ掃描，掃描範圍為15deg.至50deg.，步進寬度為0.02deg.，掃描速度為3.0deg./分。
圖27示出利用Out-of-plane法測定XRD譜的結果。在圖27中，最上行示出成膜時的基板溫度為 170℃的樣本的測定結果，中間行示出成膜時的基板溫度為130℃的樣本的測定結果，最下行示出成膜時的基板溫度為R.T.的樣本的測定結果。另外，最左列示出氧氣體流量比為10%的樣本的測定結果，中間列示出氧氣體流量比為30%的樣本的測定結果，最右列示出氧氣體流量比為100%的樣本的測定結果。
圖27所示的XRD譜示出成膜時的基板溫度越高或成膜時的氧氣體流量比越高，2θ=31°附近的峰值強度則越高。另外，已知2θ=31。附近的峰值來源於在大致垂直於被形成面或頂面的方向上具有c軸配向性的結晶性IGZO化合物(也稱為CAAC(c-axis aligned crystalline)-IGZO)。
另外，如圖27的XRD譜所示，成膜時的基板溫度越低或氧氣體流量比越低，峰值則越不明顯。因此，可知在成膜時的基板溫度低或氧氣體流量比低的樣本中，觀察不到測定區域的a-b面方向及c軸方向的配向。
〈〈電子顯微鏡分析〉〉
在本節中，說明對在成膜時的基板溫度為R.T.且氧氣體流量比為10%的條件下製造的樣本利用HAADF-STEM(High-Angle Annular Dark Field Scanning Transmission Electron Microscope：高角度環形暗場-掃描穿透式電子顯微鏡)進行觀察及分析的結果(以下，也將利用HAADF-STEM取得的影像稱為TEM影像)。
說明對利用HAADF-STEM取得的平面影像(以下，也稱為平面TEM影像)及剖面影像(以下，也稱為剖面TEM影像)進行影像分析的結果。利用球面像差校正功能觀察TEM影像。在取得HAADF-STEM影像時，使用日本電子株式會社製造的原子解析度分析電子顯微鏡JEM-ARM200F，將加速電壓設定為200kV，照射束徑大致為0.1nmΦ的電子束。
圖28A為在成膜時的基板溫度為R.T.且氧氣體流量比為10%的條件下製造的樣本的平面TEM影像。圖28B為在成膜時的基板溫度為R.T.且氧氣體流量比為10%的條件下製造的樣本的剖面TEM影像。
〈〈電子繞射圖案的分析〉〉
在本節中，說明藉由對在成膜時的基板溫度為R.T.且氧氣體流量比為10%的條件下製造的樣本照射束徑為1nm的電子束(也稱為奈米束)，來取得電子繞射圖案的結果。
觀察圖28A所示的在成膜時的基板溫度為R.T.且氧氣體流量比為10%的條件下製造的樣本的平面TEM影像中的黑點a1、黑點a2、黑點a3、黑點a4及黑點a5的電子繞射圖案。電子繞射圖案的觀察以固定速度照射電子束35秒鐘的方式進行。圖28C示出黑點a1的結果，圖28D示出黑點a2的結果，圖28E示出黑點a3的結果，圖28F示出黑點a4的結果，圖28G示出黑點a5的結 果。
在圖28C、圖28D、圖28E、圖28F及圖28G中，觀察到如圓圈那樣的(環狀的)亮度高的區域。另外，在環狀區域內觀察到多個斑點。
觀察圖28B所示的在成膜時的基板溫度為R.T.且氧氣體流量比為10%的條件下製造的樣本的剖面TEM影像中的黑點b1、黑點b2、黑點b3、黑點b4及黑點b5的電子繞射圖案。圖28H示出黑點b1的結果，圖28I示出黑點b2的結果，圖28J示出黑點b3的結果，圖28K示出黑點b4的結果，圖28L示出黑點b5的結果。
在圖28H、圖28I、圖28J、圖28K及圖28L中，觀察到環狀的亮度高的區域。另外，在環狀區域內觀察到多個斑點。
例如，當對包含InGaZnO4結晶的CAAC-OS在平行於樣本面的方向上入射束徑為300nm的電子束時，獲得了包含起因於InGaZnO4結晶的(009)面的斑點的繞射圖案。換言之，CAAC-OS具有c軸配向性，並且c軸朝向大致垂直於被形成面或頂面的方向。另一方面，當對相同的樣本在垂直於樣本面的方向上入射束徑為300nm的電子束時，確認到環狀繞射圖案。換言之，CAAC-OS不具有a軸配向性及b軸配向性。
當使用大束徑(例如，50nm以上)的電子束對具有微晶的氧化物半導體(nano crystalline oxide semiconductor，以下稱為nc-OS)進行電子繞射時，觀察 到類似光暈圖案的繞射圖案。另外，當使用小束徑(例如，小於50nm)的電子束對nc-OS進行奈米束電子繞射時，觀察到亮點(斑點)。另外，在nc-OS的奈米束電子繞射圖案中，有時觀察到如圓圈那樣的(環狀的)亮度高的區域。而且，有時在環狀區域內觀察到多個亮點。
在成膜時的基板溫度為R.T.且氧氣體流量比為10%的條件下製造的樣本的電子繞射圖案具有環狀的亮度高的區域且在該環狀區域內出現多個亮點。因此，在成膜時的基板溫度為R.T.且氧氣體流量比為10%的條件下製造的樣本呈現與nc-OS類似的電子繞射圖案，在平面方向及剖面方向上不具有配向性。
如上所述，成膜時的基板溫度低或氧氣體流量比低的氧化物半導體的性質與非晶結構的氧化物半導體膜及單晶結構的氧化物半導體膜都明顯不同。
〈〈元素分析〉〉
在本節中，說明使用能量色散型X射線性分析法(EDX：Energy Dispersive X-ray spectroscopy)取得EDX面分析影像且進行評價，由此進行在成膜時的基板溫度為R.T.且氧氣體流量比為10%的條件下製造的樣本的元素分析的結果。在EDX測定中，作為元素分析裝置使用日本電子株式會社製造的能量色散型X射線性分析裝置JED-2300T。在檢測從樣本發射的X射線時，使用矽漂移探測器。
在EDX測定中，對樣本的分析目標區域的各點照射電子束，並測定此時發生的樣本的特性X射線的能量及發生次數，獲得對應於各點的EDX譜。在本實施方式中，各點的EDX譜的峰值歸屬於In原子中的向L殼層的電子躍遷、Ga原子中的向K殼層的電子躍遷、Zn原子中的向K殼層的電子躍遷及O原子中的向K殼層的電子躍遷，並算出各點的各原子的比率。藉由在樣本的分析目標區域中進行上述步驟，可以獲得示出各原子的比率分佈的EDX面分析影像。
圖29A至圖29C示出在成膜時的基板溫度為R.T.且氧氣體流量比為10%的條件下製造的樣本的剖面的EDX面分析影像。圖29A示出Ga原子的EDX面分析影像(在所有的原子中Ga原子所占的比率為1.18至18.64[atomic%])。圖29B示出In原子的EDX面分析影像(在所有的原子中In原子所占的比率為9.28至33.74[atomic%])。圖29C示出Zn原子的EDX面分析影像(在所有的原子中Zn原子所占的比率為6.69至24.99[atomic%])。另外，圖29A、圖29B及圖29C示出在成膜時的基板溫度為R.T.且氧氣體流量比為10%的條件下製造的樣本的剖面中的相同區域。在EDX面分析影像中，由明暗表示元素的比率：該區域內的測定元素越多該區域越亮，測定元素越少該區域就越暗。圖29A至圖29C所示的EDX面分析影像的倍率為720萬倍。
在圖29A、圖29B及圖29C所示的EDX面分 析影像中，確認到明暗的相對分佈，在成膜時的基板溫度為R.T.且氧氣體流量比為10%的條件下製造的樣本中確認到各原子具有分佈。在此，著眼於圖29A、圖29B及圖29C所示的由實線圍繞的區域及由虛線圍繞的區域。
在圖29A中，在由實線圍繞的區域內相對較暗的區域較多，在由虛線圍繞的區域內相對較亮的區域較多。另外，在圖29B中，在由實線圍繞的區域內相對較亮的區域較多，在由虛線圍繞的區域內相對較暗的區域較多。
換言之，由實線圍繞的區域為In原子相對較多的區域，由虛線圍繞的區域為In原子相對較少的區域。在圖29C中，在由實線圍繞的區域內，右側是相對較亮的區域，左側是相對較暗的區域。因此，由實線圍繞的區域為以InX2ZnY2OZ2或InOX1等為主要成分的區域。
另外，由實線圍繞的區域為Ga原子相對較少的區域，由虛線圍繞的區域為Ga原子相對較多的區域。在圖29C中，在由虛線圍繞的區域內，左上方的區域為相對較亮的區域，右下方的區域為相對較暗的區域。因此，由虛線圍繞的區域為以GaOX3或GaX4ZnY4OZ4等為主要成分的區域。
如圖29A、圖29B及圖29C所示，In原子的分佈與Ga原子的分佈相比更均勻，以InOX1為主要成分的區域看起來像是藉由以InX2ZnY2OZ2為主要成分的區域互相連接的。如此，以InX2ZnY2OZ2或InOX1為主要成分 的區域以雲狀展開形成。
如此，可以將具有以GaOX3等為主要成分的區域及以InX2ZnY2OZ2或InOX1為主要成分的區域不均勻地分佈而混合的構成的In-Ga-Zn氧化物稱為CAC-OS。
CAC-OS的結晶結構具有nc結構。在具有nc結構的CAC-OS的電子繞射圖案中，除了起因於包含單晶、多晶或CAAC結構的IGZO的亮點(斑點)以外，還出現多個亮點(斑點)。或者，該結晶結構定義為除了出現多個亮點(斑點)之外，還出現環狀的亮度高的區域。
另外，如圖29A、圖29B及圖29C所示，以GaOX3等為主要成分的區域及以InX2ZnY2OZ2或InOX1為主要成分的區域的尺寸為0.5nm以上且10nm以下或者1nm以上且3nm以下。在EDX面分析影像中，以各元素為主要成分的區域的直徑較佳為1nm以上且2nm以下。
如上所述，CAC-OS的結構與金屬元素均勻地分佈的IGZO化合物不同，具有與IGZO化合物不同的性質。換言之，CAC-OS具有以GaOX3等為主要成分的區域及以InX2ZnY2OZ2或InOX1為主要成分的區域互相分離且以各元素為主要成分的區域為馬賽克狀的構成。
在此，以InX2ZnY2OZ2或InOX1為主要成分的區域的導電性高於以GaOX3等為主要成分的區域。換言之，當載子流過以InX2ZnY2OZ2或InOX1為主要成分的區域時，呈現氧化物半導體的導電性。因此，當以InX2ZnY2OZ2或InOX1為主要成分的區域在氧化物半導體中 以雲狀分佈時，可以實現高場效移動率(μ)。
另一方面，以GaOX3等為主要成分的區域的絕緣性高於以InX2ZnY2OZ2或InOX1為主要成分的區域。換言之，當以GaOX3等為主要成分的區域在氧化物半導體中分佈時，可以抑制洩漏電流而實現良好的切換工作。
因此，當將CAC-OS用於半導體元件時，起因於GaOX3等的絕緣性及起因於InX2ZnY2OZ2或InOX1的導電性的互補作用可以實現高通態電流(Ion)及高場效移動率(μ)。
另外，使用CAC-OS的半導體元件具有高可靠性。因此，CAC-OS適於顯示器等各種半導體裝置。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式或其他實施例適當地組合而實施。
實施方式5
在本實施方式中，參照圖7至圖14C說明本發明的一個實施方式的顯示面板的製造方法。
圖7是說明本發明的一個實施方式的顯示面板的製造方法的流程圖。
圖8至圖14C是說明製程中的本發明的一個實施方式的顯示面板的結構的圖。圖8至圖14C是沿著圖1A的截斷線X1-X2、X3-X4、X5-X6、X7-X8、X9-X10、X11-X12的剖面圖。
〈顯示面板的製造方法〉
本實施方式所說明的顯示面板的製造方法包括下面的12個步驟。
〈〈第一步驟〉〉
在第一步驟中，形成包括與製程用基板重疊的區域的中間膜754(參照圖7(U1))。
例如，可以將層疊有剝離膜510W的基板510用作製程用基板。此外，將可以在後面的步驟中從基板510分離的材料用於中間膜754。由此，可以以在基板510一側留下剝離膜510W而將中間膜754從基板510分離。或者，可以將剝離膜510W與中間膜754一起從基板510分離。
例如，可以將無機材料或有機樹脂等用於剝離膜510W。
例如，可以將單膜的材料或層疊有多個膜的材料用於剝離膜510W。
明確而言，可以將包含選自鎢、鉬、鈦、鉭、鈮、鎳、鈷、鋯、鋅、釕、銠、鈀、鋨、銥及矽中的元素的金屬、包含該元素的合金或包含該元素的化合物等的無機材料用於剝離膜510W。
可以將包含鎢的膜或層疊有包含鎢的膜及包含鎢氧化物的膜的材料用於剝離膜510W。
作為在包含鎢的膜上形成包含鎢氧化物的膜 的方法，可以採用在包含鎢的膜上層疊其他膜的方法。明確而言，在包含鎢的膜上層疊包含矽及氧的膜。例如，使用包含一氧化二氮(N2O)的氣體層疊包含矽及氧的膜。
此外，可以對包含鎢的膜的表面進行熱氧化處理、氧電漿處理、一氧化二氮(N2O)電漿處理或利用氧化力強的溶液(例如，臭氧水等)的處理等來形成包含鎢氧化物的膜。
明確而言，可以將具有在包含一氧化二氮(N2O)的氛圍中經受電漿處理的表面的包含鎢的30nm厚的膜用於剝離膜510W。
可以將聚醯亞胺、聚酯、聚烯、聚醯胺、聚碳酸酯或丙烯酸樹脂等的有機材料用於剝離膜510W。明確而言，可以將包含聚醯亞胺的膜用於剝離膜510W。可以將包含具有200℃以上、較佳為250℃以上、更佳為300℃以上、進一步較佳為350℃以上的耐熱性的聚醯亞胺的膜用於剝離膜510W。
可以將具有能夠承受製程中的加熱處理的程度的耐熱性的材料用於基板510。
例如，可以將第6代(1500mm×1850mm)、第7代(1870mm×2200mm)、第8代(2200mm×2400mm)、第9代(2400mm×2800mm)、第10代(2950mm×3400mm)等大面積的玻璃基板用於基板510。由此，可以製造大型顯示裝置。
例如，可以將玻璃、陶瓷、金屬等無機材料 用於基板510。
明確而言，可以將無鹼玻璃、鈉鈣玻璃、鉀鈣玻璃、水晶玻璃、石英或藍寶石等用於基板510。明確而言，可以將包含無機氧化物、無機氮化物或無機氧氮化物的材料等用於基板510。例如，可以將包含氧化矽、氮化矽、氧氮化矽、氧化鋁等的材料用於基板510。可以將不鏽鋼或鋁等用於基板510。
另外，可以將層疊有用作蝕刻停止膜的膜的材料用於中間膜754。明確而言，可以將依次層疊有包含銦、鎵、鋅及氧的50nm厚的中間膜754A及包含銦、錫及氧的20nm厚的中間膜754B的疊層材料用於中間膜754。此外，可以將包含銦、錫、矽及氧的20nm厚的膜用於中間膜754B。由此，可以抑制在將絕緣膜501A形成為預定的形狀的後面的步驟中，中間膜754的厚度減少的現象。
例如，可以利用濺射法形成中間膜754。明確而言，可以利用將以1：1：1的比例包含銦、鎵及鋅的材料用於靶材的濺射法。或者，還可以利用將以4：2：3的比例包含銦、鎵及鋅的材料用於靶材的濺射法。
〈〈第二步驟〉〉
在第二步驟中，形成覆蓋中間膜754的絕緣膜501A(參照圖7(U2)及圖8)。另外，可以將可以在後面的步驟中從基板510分離的材料用於絕緣膜501A。
例如，可以藉由將矽烷等用作源氣體的化學氣相成長法形成絕緣膜501A。
明確而言，可以將依次層疊有絕緣膜501A1及絕緣膜501A2的材料用於絕緣膜501A。
例如，可以使用厚度為200nm以上且600nm以下的絕緣膜501A1。此外，可以將包含矽及氧的材料或包含矽、氧及氮的材料用於絕緣膜501A1。
例如，可以使用200nm左右的絕緣膜501A2。此外，可以將包含矽及氮的材料用於絕緣膜501A2。
絕緣膜501A在後面的步驟被加熱而供應氫。此外，絕緣膜501A2抑制氫的透過。其結果是，氫擴散到絕緣膜501A和剝離膜510W的介面或中間膜754和剝離膜510W的介面。
〈〈第三步驟〉〉
在第三步驟中，對絕緣膜501A進行加熱(參照圖7(U3))。
例如，對絕緣膜501A進行加熱來使絕緣膜501A供應氫。明確而言，在450℃下進行1小時的加熱。
絕緣膜501A所供應的氫穿過中間膜754而到達剝離膜510W。由此，在中間膜754和基板510之間及絕緣膜501A和基板510之間形成可以在後面的步驟中將中間膜754及絕緣膜501A從基板510分離的結構。
〈〈第四步驟〉〉
在第四步驟中，將絕緣膜501A形成為預定的形狀(參照圖7(U4))。
例如，藉由光微影法及蝕刻法將絕緣膜501A形成為預定的形狀。
〈〈第五步驟〉〉
在第五步驟中，形成包括與中間膜754重疊的區域的第一導電膜(參照圖7(U5)及圖9)。另外，可以將第一電極751(i,j)用於第一導電膜。
例如，使用光微影法及蝕刻法將第一導電膜形成為預定的形狀。明確而言，形成可以反射穿過開口751H及中間膜754而入射的外光的區域。
明確而言，可以將依次層疊有包含銀的100nm厚的導電膜751A及包含銦、錫及氧的100nm厚的導電膜751B的疊層材料用於第一導電膜。或者，可以將依次層疊有包含銀的100nm厚的導電膜751A及包含銦、錫、矽及氧的100nm厚的導電膜751B的疊層材料用於第一導電膜。由此，可以抑制在將絕緣膜501C形成為預定的形狀的後面的步驟中，第一導電膜的厚度減少的現象。
〈〈第六步驟〉〉
在第六步驟中，形成在與第一導電膜重疊的區域包括 開口591A的絕緣膜501C(參照圖7(U6)及圖10)。
例如，藉由光微影法及蝕刻法將絕緣膜501C形成為預定的形狀。
明確而言，可以使用厚度為200nm左右的絕緣膜501C。例如，可以將包含矽及氧的材料或包含矽、氧及氮的材料用於絕緣膜501C。
絕緣膜501C包括開口591B及開口591C。可以將包括與開口591B重疊的區域的導電膜用於端子519B。可以將與開口591C重疊的導電膜用於端子519C。
〈〈第七步驟〉〉
在第七步驟中，形成與開口591A重疊的第二導電膜及像素電路530(i,j)(參照圖7(U7)及圖11A至圖11C)。
例如，可以將能夠用於開關SW1的電晶體的導電膜512B用於第二導電膜。
此外，可以使用包括與開口591A重疊的區域的其他導電膜來使第一導電膜和第二導電膜電連接。例如，可以將能夠藉由與導電膜504同一製程形成的導電膜用作其他導電膜。
〈〈第八步驟〉〉
在第八步驟中，形成與像素電路530(i,j)電連接的第二顯示元件550(i,j)(參照圖7(U8)及圖12A至圖 12C)。
〈〈第九步驟〉〉
在第九步驟中，以在製程用基板與第二基板570之間夾有第二顯示元件550(i,j)的方式層疊第二基板570(參照圖7(U9)及圖13A至圖13C)。
例如，藉由印刷法或塗布法等形成接合層505，並使用接合層505將第二基板570貼合到製程用基板。
〈〈第十步驟〉〉
在第十步驟中，將製程用基板分離(參照圖7(U10))。
例如，將絕緣膜501A及中間膜754從剝離膜510W分離。明確而言，形成具有絕緣膜501A的一部分從製程用基板分離的結構的剝離起點。接著，使具有絕緣膜501A或中間膜754從製程用基板分離的結構的區域從剝離起點逐漸擴大，來將絕緣膜501A及中間膜754從製程用基板分離。
例如，可以藉由使用雷射等的方法(明確而言，雷射燒蝕法)等或使用其尖端銳利的刀等的方法來形成剝離起點。
〈〈第十一步驟〉〉
在第十一步驟中，以在第一導電膜與配向膜AF1之間夾有中間膜754的方式形成配向膜AF1(參照圖7(U11)及圖14A至圖14C)。
例如，使用印刷法形成用於配向膜AF1的包含可溶性聚醯亞胺的膜。藉由使用包含可溶性聚醯亞胺的膜，可以使在形成配向膜AF1時傳送到第二顯示元件550(i,j)的溫度低於使用聚醯胺酸(polyamic acid)等的聚醯亞胺前體的方法。其結果是，可以提供一種方便性或可靠性優異的新穎的顯示面板的製造方法。
〈〈第十二步驟〉〉
在第十二步驟中，形成第一顯示元件750(i,j)(參照圖7(U12)及圖2A至圖2C)。
上述本發明的一個實施方式的顯示面板的製造方法包括：形成中間膜的步驟；形成覆蓋中間膜的第二絕緣膜的步驟；以及分離製程用基板的步驟。由此，可以形成中間膜露出的區域及第二絕緣膜露出的區域。其結果是，可以提供一種方便性或可靠性優異的新穎的顯示面板的製造方法。
此外，上述本發明的一個實施方式的顯示面板的製造方法包括：形成第一導電膜的步驟；形成包括與第一導電膜重疊的區域及與第一導電膜重疊的開口的第一絕緣膜的步驟；形成在與第一導電膜之間包括夾有第一絕緣膜的區域並與第一導電膜電連接的像素電路的步驟；形 成與像素電路電連接的第二顯示元件的步驟；以及形成與第一導電膜電連接的第一顯示元件的步驟。由此，可以按需要最高溫度的像素電路的製程、需要高真空度的第二顯示元件的製程、不需要高溫度或高真空度的第一顯示元件的製程的順序，逐漸降低所需要的製程的難度地製造顯示面板。其結果是，可以提供一種方便性或可靠性優異的新穎的顯示面板的製造方法。
注意，本實施方式可以與本說明書所示的其他實施方式適當地組合。
實施方式6
在本實施方式中，參照圖15說明本發明的一個實施方式的輸入輸出裝置的結構。
圖15是說明輸入輸出裝置800的結構的分解圖。
輸入輸出裝置800包括具有與顯示面板806及顯示面板806重疊的區域的觸控感測器804。輸入輸出裝置800可以被稱為觸控面板。
輸入輸出裝置800包括：驅動觸控感測器804及顯示面板806的驅動電路810；對驅動電路810供應電力的電池811；以及容納觸控感測器804、顯示面板806、驅動電路810及電池811的外殼部。
〈〈觸控感測器804〉〉
觸控感測器804具有與顯示面板806重疊的區域。FPC803與觸控感測器804電連接。
例如，可以將電阻膜方式、靜電電容式或使用光電轉換元件的方式等用於觸控感測器804。
另外，也可以將觸控感測器804用於顯示面板806的一部分。
〈〈顯示面板806〉〉
例如，可以將實施方式1所說明的顯示面板用於顯示面板806。FPC805等與顯示面板806電連接。
〈〈驅動電路810〉〉
例如，可以將電源電路或信號處理電路等用於驅動電路810。另外，也可以利用電池或外部的商用電源所供應的電力。
信號處理電路具有輸出視訊信號及時脈信號等的功能。
電源電路具有供應預定的電力的功能。
〈〈外殼部〉〉
例如，作為外殼部可以使用：上蓋801、與上蓋801嵌在一起的下蓋802；以及容納於被上蓋801及下蓋802圍繞的區域的框架809。
框架809具有保護顯示面板806的功能、遮 斷隨著驅動電路810的工作而發生的電磁波的功能或作為散熱板的功能。
可以將金屬、樹脂或彈性物等用於上蓋801、下蓋802或框架809。
〈〈電池811〉〉
電池811具有供應電力的功能。
可以將偏光板、相位差板、稜鏡片等構件用於輸入輸出裝置800。
注意，本實施方式可以與本說明書所示的其他實施方式適當地組合。
實施方式7
在本實施方式中，參照圖16A至圖19說明本發明的一個實施方式的資料處理裝置的結構。
圖16A是說明資料處理裝置200的結構的方塊圖。圖16B及圖16C是說明資料處理裝置200的外觀的一個例子的投影圖。
圖17A是說明顯示部230的結構的方塊圖。圖17B是說明顯示部230B的結構的方塊圖。圖17C是說明像素232(i，j)的結構的電路圖。
〈資料處理裝置的結構例子〉
本實施方式所說明的資料處理裝置200包括算術裝置 210及輸入輸出裝置220(參照圖16A)。
並且，算術裝置210具有被供應位置資料P1且供應影像資料V及控制資料的功能。
輸入輸出裝置220具有供應位置資料P1的功能，且被供應影像資料V及控制資料。
輸入輸出裝置220包括顯示影像資料V的顯示部230及供應位置資料P1的輸入部240。
另外，顯示部230包括第一顯示元件及與第一顯示元件重疊的第二顯示元件。另外，包括驅動第一顯示元件的第一像素電路及驅動第二顯示元件的第二像素電路。
輸入部240具有檢測指示器的位置並供應根據位置決定的位置資料P1的功能。
算術裝置210具有根據位置資料P1決定指示器的移動速度的功能。
算術裝置210具有根據影像資料V的對比度或亮度決定移動速度的功能。
本實施方式所說明的資料處理裝置200包括：供應位置資料P1且被供應影像資料V的輸入輸出裝置220；以及被供應位置資料P1且供應影像資料V的算術裝置210，算術裝置210具有根據位置資料P1的移動速度決定影像資料V的對比度或亮度的功能。
由此，在移動影像資料的顯示位置時，可以減輕對使用者的眼睛產生的負擔，而可以實現護眼顯示。 另外，可以降低功耗，並且即使在直射陽光等亮環境也可以提供優異的可見度。其結果是，可以提供一種方便性或可靠性優異的新穎的資料處理裝置。
〈結構〉
本發明的一個實施方式包括算術裝置210或輸入輸出裝置220。
〈〈算術裝置210〉〉
算術裝置210包括算術部211及記憶部212。另外，包括傳輸路徑214及輸入輸出介面215(參照圖16A)。
〈〈算術部211〉〉
算術部211例如具有執行程式的功能。例如，可以使用實施方式8所說明的CPU。由此，可以充分地降低功耗。
〈〈記憶部212〉〉
記憶部212具有儲存例如算術部211所執行的程式、初期資料、設定資料或影像等的功能。
明確而言，記憶部212可以使用硬碟、快閃記憶體或包括包含氧化物半導體的電晶體的記憶體等。
〈〈輸入輸出介面215、傳輸路徑214〉〉
輸入輸出介面215包括端子或佈線，具有供應且被供應資料的功能。例如，可以與傳輸路徑214電連接。另外，可以與輸入輸出裝置220電連接。
傳輸路徑214包括佈線，具有供應且被供應資料的功能。例如，可以與輸入輸出介面215電連接。另外，可以與算術部211、記憶部212或輸入輸出介面215電連接。
〈〈輸入輸出裝置220〉〉
輸入輸出裝置220包括顯示部230、輸入部240、檢測部250或通訊部290。
〈〈顯示部230〉〉
顯示部230包括顯示區域231、驅動電路GD以及驅動電路SD(參照圖17A)。例如，可以使用實施方式1所說明的顯示面板。由此，可以降低功耗。
顯示區域231包括：配置在行方向上的多個像素232(i，1)至232(i，n)；配置在列方向上的多個像素232(1，j)至232(m，j)；與多個像素232(i，1)至232(i，n)電連接的掃描線G1(i)及掃描線G2(i)；以及與多個像素232(1，j)至232(m，j)電連接的信號線S1(j)及信號線S2(j)。注意，i是1以上且m以下的整數，j是1以上且n以下的整數，m及n是1以上的整數。
像素232(i，j)與掃描線G1(i)、掃描線G2(i)、信號線S1(j)、信號線S2(j)、佈線ANO、佈線CSCOM、佈線VCOM1及佈線VCOM2電連接(參照圖17C)。
另外，顯示部可以包括多個驅動電路。例如，顯示部230B可以包括驅動電路GDA及驅動電路GDB(參照圖17B)。
〈〈驅動電路GD〉〉
驅動電路GD具有根據控制資料供應選擇信號的功能。
例如，驅動電路GD具有根據控制資料以30Hz以上、較佳為60Hz以上的頻率對一掃描線供應選擇信號的功能。由此，可以流暢地顯示動態影像。
例如，驅動電路GD具有根據控制資料以低於30Hz、較佳為低於1Hz、更佳為低於1次/分的頻率對一掃描線供應選擇信號的功能。由此，可以在閃爍被抑制的狀態下顯示靜態影像。
另外，例如，當包括多個驅動電路時，可以使驅動電路GDA供應選擇信號的頻率與驅動電路GDB供應選擇信號的頻率不同。明確而言，可以在流暢地顯示動態影像的區域中以比在閃爍被抑制的狀態下顯示靜態影像的區域更高的頻率供應選擇信號。
〈〈驅動電路SD〉〉
驅動電路SD具有根據影像資料V供應影像信號的功能。
〈〈像素232(i，j)〉〉
像素232(i，j)包括第一顯示元件235LC及與第一顯示元件235LC重疊的第二顯示元件235EL。另外，包括驅動第一顯示元件235LC及第二顯示元件235EL的像素電路(參照圖17C)。
〈〈第一顯示元件235LC〉〉
例如，可以將具有控制光的反射或透過的功能的顯示元件用於第一顯示元件235LC。例如，可以使用組合液晶元件和偏光板的結構或快門方式的MEMS顯示元件等。藉由使用反射型顯示元件，可以抑制顯示面板的功耗。明確而言，可以將反射型液晶顯示元件用於第一顯示元件235LC。
第一顯示元件235LC包括第一電極、第二電極及液晶層。液晶層包含能夠利用第一電極及第二電極間的電壓控制配向的液晶材料。例如，可以將液晶層的厚度方向(也被稱為縱向方向)、橫向方向或斜方向的電場用於控制液晶材料的配向的電場。
〈〈第二顯示元件235EL〉〉
例如，可以將具有發射光的功能的顯示元件用於第二顯示元件235EL。明確而言，可以使用有機EL元件。
明確而言，可以將具有發射白色光的功能的有機EL元件用於第二顯示元件235EL。或者，可以將發射藍色光、綠色光或紅色光的有機EL元件用於第二顯示元件235EL。
〈〈像素電路〉〉
可以將具有驅動第一顯示元件235LC或第二顯示元件235EL的功能的電路用於像素電路。
可以將開關、電晶體、二極體、電阻元件、電感器或電容元件等用於像素電路。
例如，可以將一個或多個電晶體用於開關。或者，可以將並聯連接的多個電晶體、串聯連接的多個電晶體、組合串聯與並聯連接的多個電晶體用於一開關。
〈〈電晶體〉〉
例如，可以將能夠在同一製程中形成的半導體膜用於驅動電路及像素電路的電晶體。
例如，可以使用底閘極型電晶體或頂閘極型電晶體等。
例如，可以容易地將作為半導體包含非晶矽的底閘極型電晶體的生產線改造成作為半導體包含氧化物半導體的底閘極型電晶體的生產線。另外，例如，可以容 易地將作為半導體包含多晶矽的頂閘極型的生產線改造成作為半導體包含氧化物半導體的頂閘極型的電晶體的生產線。
例如，可以利用使用包含第14族元素的半導體的電晶體。明確而言，可以將包含矽的半導體用於半導體膜。例如，可以使用將單晶矽、多晶矽、微晶矽或非晶矽等用於半導體膜的電晶體。
將多晶矽用於半導體膜的電晶體的製造所需的溫度低於將單晶矽用於半導體膜的電晶體的製造所需的溫度。
另外，將多晶矽用於半導體膜的電晶體的場效移動率高於將非晶矽用於半導體膜的電晶體的場效移動率。由此，可以提高像素的開口率。另外，可以將以極高的密度設置的像素與閘極驅動電路及源極驅動電路形成在同一基板上。其結果是，可以減少構成電子裝置的構件數。
另外，將多晶矽用於半導體膜的電晶體的可靠性比將非晶矽用於半導體的電晶體高。
例如，可以利用使用氧化物半導體的電晶體。明確而言，可以將包含銦的氧化物半導體或包含銦、鎵及鋅的氧化物半導體用於半導體膜。
例如，可以使用關閉狀態時的洩漏電流比將非晶矽用於半導體膜的電晶體小的電晶體。明確而言，可以使用將氧化物半導體用於半導體膜的電晶體。
由此，可以使像素電路能夠保持影像信號的時間比使用將非晶矽用於半導體膜的電晶體的像素電路能夠保持的時間長。明確而言，可以抑制閃爍的發生，並以低於30Hz、較佳為低於1Hz、更佳為低於1次/分的頻率供應選擇信號。其結果是，可以降低資料處理裝置的使用者的眼疲勞。另外，可以降低伴隨驅動的功耗。
另外，例如，可以利用使用化合物半導體的電晶體。明確而言，可以將包含砷化鎵的半導體用於半導體膜。
例如，可以利用使用有機半導體的電晶體。明確而言，可以將包含聚並苯類或石墨烯的有機半導體用於半導體膜。
〈〈輸入部240〉〉
可以將各種人機介面等用於輸入部240(參照圖16A)。
例如，可以將鍵盤、滑鼠、觸控感測器、麥克風或照相機等用於輸入部240。另外，可以使用具有重疊於顯示部230的區域的觸控感測器。可以將包括顯示部230及具有重疊於顯示部230的區域的觸控感測器的輸入輸出裝置稱為觸控面板。
例如，使用者可以將接觸到觸控面板的手指用作指示器來作各種手勢(點按、拖拉、滑動或捏合等)。
例如，算術裝置210分析接觸觸控面板的手指的位置或軌跡等資料，當分析結果滿足預定的條件時，可以說其被供應了指定的手勢。由此，使用者可以使用該手勢供應預先設定成與預定的手勢相關聯的指定的操作指令。
例如，使用者可以利用順著觸控面板移動接觸觸控面板的手指的手勢提供改變影像資料的顯示位置的“捲動指令”。
〈〈檢測部250〉〉
檢測部250具有檢測周圍的狀態而獲取資料P2的功能。
例如，可以將照相機、加速度感測器、方位感測器、壓力感測器、溫度感測器、濕度感測器、照度感測器或GPS(Global positioning System：全球定位系統)信號接收電路等用於檢測部250。
例如，當算術裝置210判斷檢測部250的照度感測器所檢測的周圍的亮度與預定的照度相比充分亮時，使用第一顯示元件235LC顯示影像資料。當算術裝置210判斷為微暗時，使用第一顯示元件235LC及第二顯示元件235EL顯示影像資料。或者，當判斷為暗時，使用第二顯示元件235EL顯示影像資料。
明確而言，使用反射型液晶元件或/及有機EL元件，根據周圍的亮度顯示影像。
由此，例如，可以在外光較強的環境下使用反射型顯示元件，在微暗環境下使用反射型顯示元件及自發光型顯示元件，並在暗環境下使用自發光型顯示元件顯示影像資料。其結果是，可以提供一種功耗被降低且方便性或可靠性優異的新穎的資料處理裝置。
例如，可以將具有檢測環境光的色度的功能的感測器用於檢測部250。明確而言，可以使用CCD照相機等。由此，例如，可以根據檢測部250所檢測出的環境光的色度調整白平衡。
明確而言，在第一步驟中，檢測環境光的白平衡的偏差。
在第二步驟中，預測使用第一顯示元件反射環境光而顯示的影像所缺的顏色的光的強度。
在第三步驟中，使用第一顯示元件反射環境光，從第二顯示元件以彌補所缺的顏色的光的方式發射光，由此顯示影像。
由此，藉由使用第一顯示元件反射的光及第二顯示元件發射的光，可以進行白平衡被調整的顯示。其結果是，可以提供一種能夠顯示功耗被降低或白平衡被調整的影像且方便性或可靠性優異的新穎的資料處理裝置。
〈〈通訊部290〉〉
通訊部290具有對網路供應資料且從網路獲取資料的功能。
〈〈程式〉〉
參照圖18A和圖18B及圖19，利用本發明的一個實施方式的程式說明本發明的一個實施方式。
圖18A是說明本發明的一個實施方式的程式的主處理的流程圖，圖18B是說明中斷處理的流程圖。
圖19是說明在顯示部230顯示影像資料的方法的示意圖。
本發明的一個實施方式的程式包括如下的步驟(參照圖18A)。
[第一步驟]
在第一步驟中，使設定初始化(參照圖18A(S1))。
例如，可以將預定的影像資料及第二模式用於初始設定。
例如，可以將靜態影像用於預定的影像資料。或者，可以將以低於30Hz、較佳為低於1Hz、更佳為低於1次/分的頻率供應選擇信號的模式用於第二模式。
[第二步驟]
在第二步驟中，允許中斷處理(參照圖18A(S2))。中斷處理被允許的算術裝置可以在進行主處理的同時進行 中斷處理。從中斷處理恢復到主處理的算術裝置可以將藉由中斷處理獲得的結果反映到主處理。
當計數器為初始值時，使算術裝置進行中斷處理，在從中斷處理恢復時，也可以將計數器設定為初始值以外的值。由此，在啟動程式之後隨時可以執行中斷處理。
[第三步驟]
在第三步驟中，以在第一步驟或中斷處理中選擇的預定的模式顯示影像資料(參照圖18A(S3))。
例如，根據初始設定以第二模式顯示預定的影像資料。
明確而言，利用以低於30Hz、較佳為低於1Hz、更佳為低於1次/分的頻率對一掃描線供應選擇信號的模式顯示預定的影像資料。
例如，在時刻T1供應選擇信號，在顯示部230顯示第一影像資料PIC1(參照圖19)。另外，例如在時刻T1的1秒後的時刻T2供應選擇信號來顯示預定的影像資料。
或者，當在中斷處理中沒有被供應預定的事件時，以第二模式顯示一影像資料。
例如，在時刻T5供應選擇信號，在顯示部230中顯示第四影像資料PIC4。另外，例如在時刻T5的1秒後的時刻T6供應選擇信號以顯示同一影像資料。注 意，時刻T5至時刻T6的期間可以與時刻T1至時刻T2的期間相等。
例如，當在中斷處理中被供應預定的事件時，以第一模式顯示預定的影像資料。
明確而言，在中斷處理中，當被供應與“翻頁指令”相關聯的事件時，使用以30Hz以上、較佳為60Hz以上的頻率對一掃描線供應選擇信號的模式，從顯示的一影像資料切換成其他影像資料。
或者，在中斷處理中，當被供應與“捲動指令”相關聯的事件時，在以30Hz以上、較佳為60Hz以上的頻率對一掃描線供應選擇信號的模式中顯示包括所顯示的第一影像資料PIC1的一部分及隨後的部分的第二影像資料PIC2。
由此，例如可以流暢地顯示隨著“翻頁指令”逐漸切換影像的動態影像。或者，可以流暢地顯示隨著“捲動指令”逐漸移動影像的動態影像。
明確而言，在與“捲動指令”相關聯的事件被供應後的時刻T3供應選擇信號，顯示顯示位置等改變了的第二影像資料PIC2(參照圖19)。另外，在時刻T4供應選擇信號，並顯示顯示位置等改變了的第三影像資料PIC3。注意，時刻T2至時刻T3的期間、時刻T3至時刻T4的期間及時刻T4至時刻T5的期間比時刻T1至時刻T2的期間短。
[第四步驟]
在第四步驟中，當被供應結束指令時移動到第五步驟，而當沒有被供應結束指令時移動到第三步驟(參照圖18A(S4))。
例如，在中斷處理中，可以供應結束指令。
[第五步驟]
在第五步驟中，結束程式(參照圖18A(S5))。
中斷處理包括如下第六步驟至第九步驟(參照圖18B)。
[第六步驟]
在第六步驟中，當被供應預定的事件時，選擇第七步驟，而當沒有被供應預定的事件時，選擇第八步驟(參照圖18B(S6))。例如，可以將在預定的期間是否被供應預定的事件作為條件。明確而言，預定的期間可以是比0秒長且為5秒以下、1秒以下或0.5秒以下，較佳為0.1秒以下的期間。
[第七步驟]
在第七步驟中，改變模式(參照圖18B(S7))。明確而言，當之前選擇第一模式時，選擇第二模式，當之前選擇第二模式時，選擇第一模式。
[第八步驟]
在第八步驟中，結束中斷處理(參照圖18B(S8))。另外，也可以在進行主要處理的期間中反復進行中斷處理。
〈〈指定事件〉〉
可以使各種指令和各種事件相關聯。
例如，有從所顯示的一個影像資料切換為顯示其他影像資料的“翻頁指令”、移動一個影像資料的顯示的一部分的顯示位置且顯示連著該一部分的其他部分的“捲動指令”等。
例如，可以使用利用滑鼠等指向裝置提供的“點選”或“拖拉”等的事件、將手指等用於指示器對觸控面板提供的“點按”、“拖拉”或“滑動”等事件。
例如，可以利用由指示器指示的滑動條的位置、滑動速度、拖拉速度等對各種指令賦予參數。
明確而言，可以賦予在執行“翻頁指令”時使用的決定翻頁速度等的參數、在執行“捲動指令”時使用的決定移動顯示位置的速度等的參數。
此外，例如，也可以根據翻頁速度及/或捲動速度改變顯示的亮度、對比度或色調。
明確而言，當翻頁速度及/或捲動速度比預定的速度快時，可以以與速度同步地使顯示亮度變暗的方式顯示。
或者，當翻頁速度及/或捲動速度比預定的速度快時，可以以與速度同步地降低對比度的方式顯示。
例如，預定的速度可以是難以用眼睛追蹤所顯示的影像的速度。
另外，可以以促使影像資料所含的亮灰階的區域接近暗灰階的區域的方式降低對比度。
可以以促使影像資料所含的暗灰階的區域接近亮灰階的區域的方式降低對比度的方法。
明確而言，當翻頁速度及/或捲動速度比預定的速度快時，可以以與速度同步地增大黃色色調的方式顯示。或者，可以以減弱藍色色調的方式顯示。
可以使用檢測部250檢測資料處理裝置的使用環境，並根據檢測出的資料生成影像資料。例如，可以根據被檢測出的環境的亮度等而將使用者所希望的顏色用於影像資料的背景(參照圖16B)。
另外，可以使用通訊部290接收傳送到特定空間的資料，並根據接收的資料生成影像資料。例如，可以接收並顯示傳送到學校或大學等的教室的教材，並將該教材用於教科書。或者，可以接收並顯示傳送到企業等的會議室的資料(參照圖16C)。
由此，可以為資料處理裝置200的使用者提供合適的環境。
注意，本實施方式可以與本說明書所示的其他實施方式適當地組合。
實施方式8
在本實施方式中，對半導體裝置(記憶體裝置)及包括該半導體裝置(記憶體裝置)的CPU進行說明，該半導體裝置(記憶體裝置)即使在沒有電力供應的情況下也能夠保持存儲內容，並且對寫入次數也沒有限制。本實施方式所說明的CPU例如可以被用於實施方式7所說明的資料處理裝置。
〈記憶體裝置〉
圖20A至圖20C示出半導體裝置(記憶體裝置)的一個例子，該半導體裝置(記憶體裝置)即使在沒有電力供應的情況下也能夠保持存儲內容，並且，對寫入次數也沒有限制。另外，圖20B是由電路圖表示圖20A的圖。
在圖20A及圖20B所示的半導體裝置包括：使用第一半導體材料的電晶體3200；使用第二半導體材料的電晶體3300；以及電容元件3400。
第一半導體材料及第二半導體材料較佳為具有不同的能隙的材料。例如，第一半導體材料可以是氧化物半導體以外的半導體材料(矽(包括應變矽)、鍺、矽鍺、碳化矽、砷化鎵、砷化鋁鎵、磷化銦、氮化鎵、有機半導體等)，第二半導體材料可以是氧化物半導體。使用用作氧化物半導體以外的材料的單晶矽等的電晶體易於進行高速工作。另一方面，使用氧化物半導體的電晶體的關 態電流低。
電晶體3300是其通道形成在包括氧化物半導體的半導體層中的電晶體。因為電晶體3300的關態電流小，所以藉由使用該電晶體，可以長期保持存儲內容。換言之，因為可以形成不需要更新工作或更新工作的頻率極低的半導體記憶體裝置，所以可以充分降低功耗。
在圖20B中，第一佈線3001與電晶體3200的源極電極電連接，第二佈線3002與電晶體3200的汲極電極電連接。此外，第三佈線3003與電晶體3300的源極電極和汲極電極中的一個電連接，第四佈線3004與電晶體3300的閘極電極電連接。再者，電晶體3200的閘極電極及電晶體3300的源極電極和汲極電極中的另一個與電容元件3400的電極的一個電連接，第五佈線3005與電容元件3400的電極的另一個電連接。
在圖20A所示的半導體裝置中，藉由有效地利用能夠保持電晶體3200的閘極電極的電位的特徵，可以如下所示那樣進行資料的寫入、保持以及讀出。
對資料的寫入及保持進行說明。首先，將第四佈線3004的電位設定為使電晶體3300成為導通狀態的電位，使電晶體3300成為導通狀態。由此，第三佈線3003的電位施加到電晶體3200的閘極電極及電容元件3400。換言之，對電晶體3200的閘極施加規定的電荷(寫入)。這裡，施加賦予兩種不同電位位準的電荷(以下，稱為低位準電荷、高位準電荷)中的任一種。然後， 藉由將第四佈線3004的電位設定為使電晶體3300成為關閉狀態(off-state)的電位，來使電晶體3300成為關閉狀態，而保持施加到電晶體3200的閘極的電荷(保持)。
因為電晶體3300的關態電流極小，所以電晶體3200的閘極的電荷被長時間地保持。
接著，對資料的讀出進行說明。當在對第一佈線3001施加規定的電位(恆電位)的狀態下對第五佈線3005施加適當的電位(讀出電位)時，根據保持在電晶體3200的閘極中的電荷量，第二佈線3002具有不同的電位。這是因為如下緣故：一般而言，在電晶體3200為n通道電晶體的情況下，對電晶體3200的閘極電極施加高位準電荷時的外觀上的臨界電壓Vth_H低於對電晶體3200的閘極電極施加低位準電荷時的外觀上的臨界電壓Vth_L。在此，外觀上的臨界電壓是指為了使電晶體3200成為“導通狀態”所需要的第五佈線3005的電位。因此，藉由將第五佈線3005的電位設定為Vth_L與Vth_H之間的電位V0，可以辨別施加到電晶體3200的閘極的電荷。例如，在寫入時被供應高位準電荷的情況下，如果第五佈線3005的電位為V0(>Vth_H)，電晶體3200則成為“導通狀態”。當被供應低位準電荷時，即使第五佈線3005的電位為V0(<Vth_L)，電晶體3200還保持“關閉狀態”。因此，藉由辨別第二佈線3002的電位，可以讀出所保持的資料。
注意，當將記憶單元配置為陣列狀時，需要 僅讀出所希望的記憶單元的資料。例如，不讀出資料的記憶單元可以採用如下結構：對第五佈線3005施加不管供應到閘極電極的電位如何都使電晶體3200成為“關閉狀態”的電位，亦即小於Vth_H的電位，可以僅讀出所希望的記憶單元的資料的結構。或者，不讀出資料的記憶單元可以採用如下結構：對第五佈線3005施加不管供應到閘極電極的電位如何都使電晶體3200成為“導通狀態”的電位，亦即大於Vth_L的電位，可以僅讀出所希望的記憶單元的資料的結構。
圖20C所示的半導體裝置與圖20A之間的不同之處在於沒有設置電晶體3200。在此情況下也可以藉由與上述相同的工作進行資料的寫入及保持工作。
接著，對圖20C所示的半導體裝置的資料的讀出進行說明。在電晶體3300成為導通狀態時，處於浮動狀態的第三佈線3003和電容元件3400導通，且在第三佈線3003和電容元件3400之間再次分配電荷。其結果是，第三佈線3003的電位產生變化。第三佈線3003的電位的變化量根據電容元件3400的電極中的一個的電位(或積累在電容元件3400中的電荷)而具有不同的值。
例如，在電容元件3400的電極中的一個的電位為V，電容元件3400的電容為C，第三佈線3003所具有的電容成分為CB，再次分配電荷之前的第三佈線3003的電位為VB0時，再次分配電荷之後的第三佈線3003的電位為(CB×VB0+C×V)/(CB+C)。因此， 在假定作為記憶單元的狀態，電容元件3400的電極中的一個的電位成為兩種狀態，亦即V1和V0(V1>V0)時，可以知道保持電位V1時的第三佈線3003的電位(=(CB×VB0+C×V1)/(CB+C))高於保持電位V0時的第三佈線3003的電位(=(CB×VB0+C×V0)/(CB+C))。
藉由對第三佈線3003的電位和規定的電位進行比較，可以讀出資料。
在此情況下，可以將使用上述第一半導體材料的電晶體用於用來驅動記憶單元的驅動電路，並在該驅動電路上作為電晶體3300層疊使用第二半導體材料的電晶體。
在本實施方式所示的半導體裝置中，藉由使用其通道形成區域包括氧化物半導體的關態電流極小的電晶體，可以極長期地保持存儲內容。換言之，因為不需要進行更新工作，或者，可以使更新工作的頻率變得極低，所以可以充分降低功耗。另外，即使在沒有電力供給的情況下(注意，較佳為固定電位)，也可以長期保持存儲內容。
另外，在本實施方式所示的半導體裝置中，資料的寫入不需要高電壓，而且也沒有元件劣化的問題。由於例如不需要如習知的非揮發性記憶體那樣地對浮動閘極注入電子或從浮動閘極抽出電子，因此不會發生如閘極絕緣膜的劣化等的問題。換言之，在根據本實施方式所示的半導體裝置中，對重寫的次數沒有限制，這限制是習知 的非揮發性記憶體所具有的問題，所以可靠性得到極大提高。再者，根據電晶體的導通狀態或關閉狀態而進行資料寫入，而可以容易實現高速工作。
可以將上述記憶體裝置應用於例如CPU(Central Processing Unit：中央處理器)、LSI諸如DSP(Digital Signal Processor：數位信號處理器)、定製LSI、PLD(Programmable Logic Device：可程式邏輯裝置)等、RF-ID(Radio Frequency Identification：射頻識別)。
〈CPU〉
下面說明包括上述記憶體裝置的CPU。
圖21是示出包括上述記憶體裝置的CPU的結構的一個例子的方塊圖。
圖21所示的CPU在基板1190上具有：ALU1191(ALU：Arithmetic logic unit：算術邏輯單元)、ALU控制器1192、指令解碼器1193、中斷控制器1194、時序控制器1195、暫存器1196、暫存器控制器1197、匯流排介面1198(Bus I/F)、能夠重寫的ROM1199以及ROM介面1189(ROM I/F)。作為基板1190使用半導體基板、SOI基板、玻璃基板等。ROM1199及ROM介面1189也可以設置在不同的晶片上。當然，圖21所示的CPU只不過是簡化其結構而表示的一個例子，所以實際上的CPU根據其用途具有各種結構。例如，也可以以包括 圖21所示的CPU或算術電路的結構為核心，設置多個該核心並使其同時工作。另外，在CPU的內部算術電路或資料匯流排中能夠處理的位元數例如可以為8位元、16位元、32位元、64位元等。
藉由匯流排介面1198輸入到CPU的指令在輸入到指令解碼器1193並被解碼之後，輸入到ALU控制器1192、中斷控制器1194、暫存器控制器1197、時序控制器1195。
ALU控制器1192、中斷控制器1194、暫存器控制器1197、時序控制器1195根據被解碼的指令進行各種控制。明確而言，ALU控制器1192生成用來控制ALU1191的工作的信號。另外，中斷控制器1194在執行CPU的程式時，根據其優先度或遮罩的狀態來判斷來自外部的輸入輸出裝置或週邊電路的中斷要求而對該要求進行處理。暫存器控制器1197生成暫存器1196的地址，並根據CPU的狀態來進行暫存器1196的讀出或寫入。
另外，時序控制器1195生成用來控制ALU1191、ALU控制器1192、指令解碼器1193、中斷控制器1194以及暫存器控制器1197的工作時序的信號。例如，時序控制器1195具有根據參考時脈信號生成內部時脈信號的內部時脈發生器，並將內部時脈信號供應到上述各種電路。
在圖21所示的CPU中，在暫存器1196中設置有記憶單元。
在圖21所示的CPU中，暫存器控制器1197根據來自ALU1191的指令進行暫存器1196中的保持工作的選擇。換言之，暫存器控制器1197在暫存器1196所具有的記憶單元中選擇由正反器保持資料還是由電容元件保持資料。在選擇由正反器保持資料的情況下，對暫存器1196中的記憶單元供應電源電壓。在選擇由電容元件保持資料的情況下，對電容元件進行資料的重寫，而可以停止對暫存器1196中的記憶單元供應電源電壓。
圖22是可以用作暫存器1196的記憶元件的電路圖的一個例子。記憶元件1200包括當關閉電源時丟失存儲資料的電路1201、當關閉電源時不丟失存儲資料的電路1202、開關1203、開關1204、邏輯元件1206、電容元件1207以及具有選擇功能的電路1220。電路1202包括電容元件1208、電晶體1209及電晶體1210。另外，記憶元件1200根據需要還可以包括其他元件諸如二極體、電阻元件或電感器等。
在此，電路1202可以使用上述記憶體裝置。在停止對記憶元件1200供應電源電壓時，接地電位(0V)或使電晶體1209關閉的電位繼續輸入到電路1202中的電晶體1209的閘極。例如，電晶體1209的閘極藉由電阻器等負載接地。
在此示出開關1203為具有一導電型(例如，n通道型)的電晶體1213，而開關1204為具有與此相反的導電型(例如，p通道型)的電晶體1214的例子。這 裡，開關1203的第一端子對應於電晶體1213的源極和汲極中的一個，開關1203的第二端子對應於電晶體1213的源極和汲極中的另一個，並且開關1203的第一端子與第二端子之間的導通或非導通(亦即，電晶體1213的開啟狀態或關閉狀態)由輸入到電晶體1213的閘極的控制信號RD選擇。開關1204的第一端子對應於電晶體1214的源極和汲極中的一個，開關1204的第二端子對應於電晶體1214的源極和汲極中的另一個，並且開關1204的第一端子與第二端子之間的導通或非導通(亦即，電晶體1214的開啟狀態或關閉狀態)由輸入到電晶體1214的閘極的控制信號RD選擇。
電晶體1209的源極電極和汲極電極中的一個電連接到電容元件1208的一對電極中的一個及電晶體1210的閘極。在此，將連接部分稱為節點M2。電晶體1210的源極和汲極中的一個電連接到能夠供應低電源電位的佈線(例如，GND線)，而另一個電連接到開關1203的第一端子(電晶體1213的源極和汲極中的一個)。開關1203的第二端子(電晶體1213的源極和汲極中的另一個)電連接到開關1204的第一端子(電晶體1214的源極和汲極中的一個)。開關1204的第二端子(電晶體1214的源極和汲極中的另一個)電連接到能夠供應電源電位VDD的佈線。開關1203的第二端子(電晶體1213的源極和汲極中的另一個)、開關1204的第一端子(電晶體1214的源極和汲極中的一個)、邏輯元件 1206的輸入端子和電容元件1207的一對電極中的一個彼此電連接。在此，將連接部分稱為節點M1。可以對電容元件1207的一對電極中的另一個輸入固定電位。例如，可以輸入低電源電位(GND等)或高電源電位(VDD等)。電容元件1207的一對電極中的另一個電連接到能夠供應低電源電位的佈線(例如，GND線)。可以對電容元件1208的一對電極中的另一個輸入固定電位。例如，可以輸入低電源電位(GND等)或高電源電位(VDD等)。電容元件1208的一對電極中的另一個電連接到能夠供應低電源電位的佈線(例如，GND線)。
當積極地利用電晶體或佈線的寄生電容等時，可以不設置電容元件1207及電容元件1208。
控制信號WE輸入到電晶體1209的第一閘極(第一閘極電極)。開關1203及開關1204的第一端子與第二端子之間的導通狀態或非導通狀態由與控制信號WE不同的控制信號RD選擇，當一個開關的第一端子與第二端子之間處於導通狀態時，另一個開關的第一端子與第二端子之間處於非導通狀態。
對應於保持在電路1201中的資料的信號被輸入到電晶體1209的源極和汲極中的另一個。圖22示出從電路1201輸出的信號輸入到電晶體1209的源極和汲極中的另一個的例子。由邏輯元件1206使從開關1203的第二端子(電晶體1213的源極和汲極中的另一個)輸出的信號的邏輯值反轉而成為反轉信號，將其經由電路1220輸 入到電路1201。
另外，雖然圖22示出從開關1203的第二端子(電晶體1213的源極和汲極中的另一個)輸出的信號經由邏輯元件1206及電路1220輸入到電路1201的例子，但是不侷限於此，也可以不使從開關1203的第二端子(電晶體1213的源極和汲極中的另一個)輸出的信號的邏輯值反轉而輸入到電路1201。例如，當在電路1201內存在其中保持使從輸入端子輸入的信號的邏輯值反轉的信號的節點時，可以將從開關1203的第二端子(電晶體1213的源極和汲極中的另一個)輸出的信號輸入到該節點。
在圖22所示的用於記憶元件1200的電晶體中，電晶體1209以外的電晶體可以使用其通道形成在由氧化物半導體以外的半導體構成的層中或基板1190中的電晶體。例如，可以使用其通道形成在矽層或矽基板中的電晶體。此外，也可以作為用於記憶元件1200的所有的電晶體使用其通道形成在氧化物半導體膜中的電晶體。或者，記憶元件1200還可以包括電晶體1209以外的其通道形成在氧化物半導體膜中的電晶體，並且作為剩下的電晶體可以使用其通道形成在由氧化物半導體以外的半導體構成的層中或基板1190中的電晶體。
圖22所示的電路1201例如可以使用正反器電路。另外，作為邏輯元件1206例如可以使用反相器或時脈反相器等。
在本實施方式所示的半導體裝置中，在不向記憶元件1200供應電源電壓的期間，可以由設置在電路1202中的電容元件1208保持儲存在電路1201中的資料。
另外，其通道形成在氧化物半導體膜中的電晶體的關態電流極小。例如，其通道形成在氧化物半導體膜中的電晶體的關態電流比其通道形成在具有結晶性的矽中的電晶體的關態電流低得多。因此，藉由將其通道形成在氧化物半導體膜中的電晶體用作電晶體1209，即使在不向記憶元件1200供應電源電壓的期間也可以長期間地儲存電容元件1208所保持的信號。因此，記憶元件1200在停止供應電源電壓的期間也可以保持存儲內容(資料)。
另外，由於該記憶元件是以藉由設置開關1203及開關1204進行預充電工作為特徵的記憶元件，因此它可以縮短在再次開始供應電源電壓之後直到電路1201再次保持原來的資料為止的時間。
另外，在電路1202中，由電容元件1208保持的信號被輸入到電晶體1210的閘極。因此，在再次開始向記憶元件1200供應電源電壓之後，根據由電容元件1208保持的信號而電晶體1210成為開啟狀態或關閉狀態，並且可以從電路1202讀出信號。因此，即使對應於保持在電容元件1208中的信號的電位有些變動，也可以準確地讀出原來的信號。
藉由將這種記憶元件1200用於處理器所具有的暫存器或快取記憶體等記憶體裝置，可以防止記憶體裝置內的資料因停止電源電壓的供應而消失。另外，在再次開始供應電源電壓之後記憶體裝置可以在短時間內恢復到停止供應電源之前的狀態。因此，在整個處理器或構成處理器的一個或多個邏輯電路中在短時間內也可以停止電源，從而可以抑制功耗。
注意，在本實施方式中，雖然對將記憶元件1200用於CPU的例子進行說明，但是也可以將記憶元件1200應用於LSI諸如DSP(Digital Signal Processor：數位信號處理器)、定製LSI、PLD(Programmable Logic Device：可程式邏輯裝置)等、RF-ID(Radio Frequency Identification：射頻識別)。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
實施方式9
在本實施方式中，參照圖23A至圖23H對包括本發 明的一個實施方式的顯示面板的顯示模組及電子裝置進行說明。
圖23A至圖23G是示出電子裝置的圖。這些電子裝置可以包括外殼5000、顯示部5001、揚聲器5003、LED燈5004、操作鍵5005(包括電源開關或操作開關)、連接端子5006、感測器5007(具有測量如下因 素的功能：力、位移、位置、速度、加速度、角速度、轉速、距離、光、液、磁、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、輻射線、流量、濕度、傾斜度、振動、氣味或紅外線)、麥克風5008等。
圖23A示出移動電腦，該移動電腦除了上述以外還可以包括開關5009、紅外線埠5010等。圖23B示出具備記錄介質的可攜式影像再現裝置(例如DVD再現裝置)，該可攜式影像再現裝置除了上述以外還可以包括第二顯示部5002、記錄介質讀取部5011等。圖23C示出護目鏡型顯示器，該護目鏡型顯示器除了上述以外還可以包括第二顯示部5002、支撐部5012、耳機5013等。圖23D示出可攜式遊戲機，該可攜式遊戲機除了上述以外還可以包括記錄介質讀取部5011等。圖23E示出具有電視接收功能的數位相機，該數位相機除了上述以外還可以包括天線5014、快門按鈕5015、影像接收部5016等。圖23F示出可攜式遊戲機，該可攜式遊戲機除了上述以外還可以包括第二顯示部5002、記錄介質讀取部5011等。圖23G示出可攜式電視接收機，該可攜式電視接收機除了上述以外還可以包括能夠收發信號的充電器5017等。
圖23A至圖23G所示的電子裝置可以具有各種功能。例如，可以具有如下功能：將各種資料(靜態影像、動態影像、文字影像等)顯示在顯示部上；觸控面板；顯示日曆、日期或時刻等；藉由利用各種軟體(程式)控制處理；進行無線通訊；藉由利用無線通訊功能來 連接到各種電腦網路；藉由利用無線通訊功能，進行各種資料的發送或接收；讀出儲存在記錄介質中的程式或資料來將其顯示在顯示部上等。再者，在具有多個顯示部的電子裝置中，可以具有如下功能：一個顯示部主要顯示影像資料，而另一個顯示部主要顯示文字資料；或者，在多個顯示部上顯示考慮到視差的影像來顯示立體影像等。再者，在具有影像接收部的電子裝置中，可以具有如下功能：拍攝靜態影像；拍攝動態影像；對所拍攝的影像進行自動或手動校正；將所拍攝的影像儲存在記錄介質(外部或內置於相機)中；將所拍攝的影像顯示在顯示部等。注意，圖23A至圖23G所示的電子裝置可具有的功能不侷限於上述功能，而可以具有各種功能。
圖23H示出一種智慧手錶，包括外殼7302、顯示面板7304、操作按鈕7311、7312、連接端子7313、錶帶7321、錶帶扣7322等。
安裝在兼作框架(bezel)部分的外殼7302中的顯示面板7304具有非矩形狀的顯示區域。另外，顯示面板7304也可以具有矩形狀的顯示區域。顯示面板7304可以顯示表示時間的圖示7305以及其他圖示7306等。
圖23H所示的智慧手錶可以具有各種功能。例如，可以具有如下功能：將各種資料(靜態影像、動態影像、文字影像等)顯示在顯示部上；觸控面板；顯示日曆、日期或時刻等；藉由利用各種軟體(程式)控制處理；進行無線通訊；藉由利用無線通訊功能來連接到各種 電腦網路；藉由利用無線通訊功能，進行各種資料的發送或接收；讀出儲存在記錄介質中的程式或資料來將其顯示在顯示部上等。
外殼7302的內部可具有揚聲器、感測器(具有測定如下因素的功能：力、位移、位置、速度、加速度、角速度、轉速、距離、光、液、磁、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、輻射線、流量、濕度、傾斜度、振動、氣味或紅外線)、麥克風等。另外，智慧手錶可以藉由將發光元件用於其顯示面板7304來製造。
注意，本實施方式可以與本說明書所示的其他實施方式適當地組合。
例如，在本說明書等中，當明確地記載為“X與Y連接”時，在本說明書等中公開了如下情況：X與Y電連接的情況；X與Y在功能上連接的情況；以及X與Y直接連接的情況。因此，不侷限於圖式或文中所示的連接關係等規定的連接關係，圖式或文中所示的連接關係以外的連接關係也記載於圖式或文中。
在此，X和Y為物件(例如，裝置、元件、電路、佈線、電極、端子、導電膜、層等)。
作為X與Y直接連接的情況的一個例子，可以舉出在X與Y之間沒有連接能夠電連接X與Y的元件(例如開關、電晶體、電容器、電感器、電阻器、二極體、顯示元件、發光元件和負載等)，並且X與Y沒有 藉由能夠電連接X與Y的元件(例如開關、電晶體、電容器、電感器、電阻器、二極體、顯示元件、發光元件和負載等)連接的情況。
作為X和Y電連接的情況的一個例子，可以在X和Y之間連接一個以上的能夠電連接X和Y的元件(例如開關、電晶體、電容器、電感器、電阻器、二極體、顯示元件、發光元件、負載等)。此外，開關具有控制導通或關閉的功能。換言之，開關具有其成為導通狀態(開啟狀態)或非導通狀態(關閉狀態)而控制是否使電流流過的功能。或者，開關具有選擇並切換電流路徑的功能。另外，X和Y電連接的情況包括X與Y直接連接的情況。
作為X和Y在功能上連接的情況的一個例子，可以在X和Y之間連接一個以上的能夠在功能上連接X和Y的電路(例如，邏輯電路(反相器、NAND電路、NOR電路等)、信號轉換電路(DA轉換電路、AD轉換電路、γ(伽瑪)校正電路等)、電位位準轉換電路(電源電路(升壓電路、降壓電路等)、改變信號的電位位準的位準轉移器電路等)、電壓源、電流源、切換電路、放大電路(能夠增大信號振幅或電流量等的電路、運算放大器、差動放大電路、源極隨耦電路、緩衝器電路等)、信號產生電路、記憶體電路、控制電路等)。注意，例如，即使在X與Y之間夾有其他電路，當從X輸出的信號傳送到Y時，也可以說X與Y在功能上是連接 著的。另外，X與Y在功能上連接的情況包括X與Y直接連接的情況及X與Y電連接的情況。
此外，當明確地記載為“X與Y電連接”時，在本說明書等中公開了如下情況：X與Y電連接的情況(換言之，以中間夾有其他元件或其他電路的方式連接X與Y的情況)；X與Y在功能上連接的情況(換言之，以中間夾有其他電路的方式在功能上連接X與Y的情況)；以及X與Y直接連接的情況(換言之，以中間不夾有其他元件或其他電路的方式連接X與Y的情況)。換言之，當明確記載為“電連接”時，在本說明書等中公開了與只明確記載為“連接”的情況相同的內容。
注意，例如，在電晶體的源極(或第一端子等)藉由Z1(或沒有藉由Z1)與X電連接，電晶體的汲極(或第二端子等)藉由Z2(或沒有藉由Z2)與Y電連接的情況下以及在電晶體的源極(或第一端子等)與Z1的一部分直接連接，Z1的另一部分與X直接連接，電晶體的汲極(或第二端子等)與Z2的一部分直接連接，Z2的另一部分與Y直接連接的情況下，可以表示為如下。
例如，可以表示為“X、Y、電晶體的源極(或第一端子等)及電晶體的汲極(或第二端子等)互相電連接，並按X、電晶體的源極(或第一端子等)、電晶體的汲極(或第二端子等)及Y的順序電連接”。或者，可以表示為“電晶體的源極(或第一端子等)與X電連接，電晶體的汲極(或第二端子等)與Y電連接，X、電晶體的 源極(或第一端子等)、電晶體的汲極(或第二端子等)與Y依次電連接”。或者，可以表示為“X藉由電晶體的源極(或第一端子等)及汲極(或第二端子等)與Y電連接，X、電晶體的源極(或第一端子等)、電晶體的汲極(或第二端子等)、Y依次設置為相互連接”。藉由使用與這種例子相同的表示方法規定電路結構中的連接順序，可以區別電晶體的源極(或第一端子等)與汲極(或第二端子等)而決定技術範圍。
另外，作為其他表示方法，例如可以表示為“電晶體的源極(或第一端子等)至少藉由第一連接路徑與X電連接，上述第一連接路徑不具有第二連接路徑，上述第二連接路徑是電晶體的源極(或第一端子等)與電晶體的汲極(或第二端子等)之間的路徑，上述第一連接路徑是藉由Z1的路徑，電晶體的汲極(或第二端子等)至少藉由第三連接路徑與Y電連接，上述第三連接路徑不具有上述第二連接路徑，上述第三連接路徑是藉由Z2的路徑”。或者，也可以表示為“電晶體的源極(或第一端子等)至少在第一連接路徑上藉由Z1與X電連接，上述第一連接路徑不具有第二連接路徑，上述第二連接路徑具有藉由電晶體的連接路徑，電晶體的汲極(或第二端子等)至少在第三連接路徑上藉由Z2與Y電連接，上述第三連接路徑不具有上述第二連接路徑”。或者，也可以表示為“電晶體的源極(或第一端子等)至少經過第一電路徑，藉由Z1與X電連接，上述第一電路徑不具有第二電路 徑，上述第二電路徑是從電晶體的源極(或第一端子等)到電晶體的汲極(或第二端子等)的電路徑，電晶體的汲極(或第二端子等)至少經過第三電路徑，藉由Z2與Y電連接，上述第三電路徑不具有第四電路徑，上述第四電路徑是從電晶體的汲極(或第二端子等)到電晶體的源極(或第一端子等)的電路徑”。藉由使用與這些例子同樣的表述方法規定電路結構中的連接路徑，可以區別電晶體的源極(或第一端子等)和汲極(或第二端子等)來確定技術範圍。
注意，這種表示方法是一個例子，不侷限於上述表示方法。在此，X、Y、Z1及Z2為物件(例如，裝置、元件、電路、佈線、電極、端子、導電膜及層等)。
另外，即使在電路圖上獨立的組件彼此電連接，也有時一個組件兼有多個組件的功能。例如，在佈線的一部分用作電極時，一個導電膜兼有佈線和電極的兩個組件的功能。因此，本說明書中的“電連接”的範疇內還包括這種一個導電膜兼有多個組件的功能的情況。
501A‧‧‧絕緣膜
501C‧‧‧絕緣膜
501H‧‧‧開口
505‧‧‧接合層
511B‧‧‧導電膜
511C‧‧‧導電膜
512A、512B‧‧‧導電膜
519B‧‧‧端子
519C‧‧‧端子
520‧‧‧功能層
521‧‧‧絕緣膜
522‧‧‧連接部
528‧‧‧絕緣膜
550(ij)‧‧‧第二顯示元件
551(ij)‧‧‧第三電極
553(j)‧‧‧層
552‧‧‧電極
570‧‧‧基板
591A‧‧‧開口
591B‧‧‧開口
591C‧‧‧開口
700‧‧‧顯示面板
702(ij)‧‧‧像素
705‧‧‧密封劑
750(ij)‧‧‧第一顯示元件
751H‧‧‧開口
751(ij)‧‧‧第一電極
752‧‧‧電極
753‧‧‧層
754‧‧‧中間膜
770‧‧‧基板
770P‧‧‧功能膜
771‧‧‧絕緣膜
AF1‧‧‧配向膜
AF2‧‧‧配向膜
CF1‧‧‧彩色膜
KB1‧‧‧結構體
M‧‧‧電晶體
MD‧‧‧電晶體
BM‧‧‧遮光膜
SW1‧‧‧開關
X1-X2、X3-X4、X5-X6、X7-X8、X9-X10、X11-X12‧‧‧截斷線

Claims (12)

  1. 一種顯示面板，包括：信號線；以及像素，其中該像素電連接到該信號線，該像素包括：第一顯示元件；第一導電膜；第二導電膜；第一絕緣膜；中間膜；像素電路；以及第二顯示元件，該第一導電膜電連接到該第一顯示元件，該第二導電膜的一部分與該第一導電膜重疊；該第一絕緣膜的一部分位於該第二導電膜和該第一導電膜之間，該第一絕緣膜包括開口，該第二導電膜藉由該開口電連接到該第一導電膜，該第一導電膜位於該第一絕緣膜和該中間膜的一部分之間，該像素電路電連接到該第二導電膜，該像素電路電連接到該信號線，並且，該第二顯示元件電連接到該像素電路。
  2. 根據申請專利範圍第1項之顯示面板，其中該中間膜包括導電氧化物或氧化物半導體。
  3. 根據申請專利範圍第1項之該顯示面板，還包括：第二絕緣膜，其中該第二絕緣膜包括開口，該第二絕緣膜的一部分沿著該開口的外周位於該中間膜和該第一絕緣膜之間，該中間膜包括埋入於該第二絕緣膜的側端部，並且，該中間膜的一部分與該開口重疊且與該第一導電膜接觸。
  4. 根據申請專利範圍第1項之顯示面板，其中該像素電路包括開關，該開關包括電晶體，並且該電晶體包括氧化物半導體。
  5. 根據申請專利範圍第1項之顯示面板，其中該第二顯示元件以在看到該第一顯示元件的範圍的一部分中被看到的方式設置。
  6. 根據申請專利範圍第1項之顯示面板，其中該第二顯示元件在由該第一顯示元件顯示影像的第二區域圍繞的第一區域中顯示影像。
  7. 根據申請專利範圍第1項之顯示面板，其中該第一顯示元件包括反射膜且控制反射光的強度，該反射膜反射入射光， 該反射膜包括開口，並且該第二顯示元件向該開口發射光。
  8. 根據申請專利範圍第1項之顯示面板，包括：該像素；第一像素群；第二像素群；以及掃描線，其中，該第一像素群包括該像素，該第一像素群設置在行方向上，該第二像素群包括該像素，該第二像素群設置在與該行方向交叉的列方向上，該掃描線電連接到設置在該行方向上的該第一像素群，設置在該列方向上的該第二像素群電連接到該信號線，該第一像素群包括第一像素，包括在該第一像素群或該第二像素群中的第二像素與該第一像素相鄰，該第一像素包括第一開口，該第二像素包括第二開口，並且，該第一像素中的該第一開口的相對位置與該第二像素中的該第二開口的相對位置不同。
  9. 根據申請專利範圍第1項之顯示面板，還包括：端子；以及 第三導電膜，其中該第三導電膜包括與該端子重疊的區域，該第一絕緣膜包括位於該端子和該第三導電膜之間的區域，該第一絕緣膜包括開口，該端子藉由該開口電連接到該第三導電膜，並且該第三導電膜電連接到該像素電路。
  10. 一種資料處理裝置，包括：算術裝置；以及輸入輸出裝置，其中，該算術裝置接收位置資料且供應影像資料及控制資料，該輸入輸出裝置供應該位置資料且接收該影像資料及該控制資料，該輸入輸出裝置包括顯示該影像資料的顯示部及供應該位置資料的輸入部，該顯示部包括權利要求1至9中任一項該的顯示面板，該輸入部供應基於指示器的位置的該位置資料，該算術裝置根據該位置資料決定該指示器的移動速度，並且，該算術裝置根據該指示器的該移動速度決定該影像資料的對比度或亮度。
  11. 根據申請專利範圍第10項之資料處理裝置， 其中該輸入部包括鍵盤、硬體按鈕、指向裝置、觸控感測器、照度感測器、攝像裝置、聲音輸入裝置、視點輸入裝置、姿態檢測裝置中的至少一個。
  12. 一種權利要求1至9中任一項該的顯示面板的製造方法，包括：形成包括與製程用基板重疊的區域的中間膜的第一步驟；形成覆蓋該中間膜的第二絕緣膜的第二步驟；對該第二絕緣膜進行加熱的第三步驟；將該第二絕緣膜加工為預定的形狀的第四步驟；形成包括與該中間膜重疊的區域的第一導電膜的第五步驟；形成在與該第一導電膜重疊的區域中包括開口的第一絕緣膜的第六步驟；形成與該開口重疊的第二導電膜及像素電路的第七步驟；形成與該像素電路電連接的第二顯示元件的第八步驟；層疊第二基板的第九步驟，在該第九步驟中該第二顯示元件位於該第二基板和該製程用基板之間；分離該製程用基板的第十步驟；形成配向膜的第十一步驟，在該第十一步驟中該中間膜位於第一導電膜和該配向膜之間；以及形成第一顯示元件的第十二步驟。
TW105124474A 2015-08-07 2016-08-02 顯示面板，資料處理裝置，及用於製造顯示面板之方法 TW201723619A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015156992 2015-08-07
JP2016122745 2016-06-21

Publications (1)

Publication Number Publication Date
TW201723619A true TW201723619A (zh) 2017-07-01

Family

ID=57984153

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105124474A TW201723619A (zh) 2015-08-07 2016-08-02 顯示面板，資料處理裝置，及用於製造顯示面板之方法

Country Status (4)

Country Link
US (1) US20170040402A1 (zh)
JP (1) JP2017227855A (zh)
TW (1) TW201723619A (zh)
WO (1) WO2017025836A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI703509B (zh) * 2018-12-13 2020-09-01 致茂電子股份有限公司 光學檢測裝置以及校正方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017055971A1 (en) 2015-10-01 2017-04-06 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
WO2017064587A1 (en) 2015-10-12 2017-04-20 Semiconductor Energy Laboratory Co., Ltd. Display panel, input/output device, data processor, and method for manufacturing display panel
WO2017081575A1 (en) 2015-11-11 2017-05-18 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
WO2017125834A1 (en) 2016-01-18 2017-07-27 Semiconductor Energy Laboratory Co., Ltd. Input/output device and data processor
JP6921575B2 (ja) 2016-03-30 2021-08-18 株式会社半導体エネルギー研究所 表示パネル
TWI746394B (zh) 2016-08-17 2021-11-11 日商半導體能源研究所股份有限公司 顯示裝置、電子裝置以及攜帶資訊終端
CN116775543A (zh) 2016-09-06 2023-09-19 株式会社半导体能源研究所 电子设备
WO2018051212A1 (en) 2016-09-16 2018-03-22 Semiconductor Energy Laboratory Co., Ltd. Display panel, display device, input/output device, data processing device, and method for manufacturing the display panel
TWI713003B (zh) 2016-09-20 2020-12-11 日商半導體能源研究所股份有限公司 顯示裝置及電子機器
JP6563378B2 (ja) * 2016-11-04 2019-08-21 株式会社東芝 自動電圧調整器、自動電圧調整方法、自動電圧調整プログラム、発電機励磁システムおよび発電システム
KR20180052089A (ko) 2016-11-09 2018-05-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전자 기기의 동작 방법
CN108376695B (zh) * 2018-02-05 2021-01-08 惠科股份有限公司 一种显示面板和显示装置
CN110400775A (zh) * 2019-07-10 2019-11-01 深圳市华星光电半导体显示技术有限公司 柔性阵列基板的制作方法及柔性阵列基板和柔性显示装置
US11210048B2 (en) 2019-10-04 2021-12-28 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3898012B2 (ja) * 2001-09-06 2007-03-28 シャープ株式会社 表示装置
JP2006350312A (ja) * 2005-05-19 2006-12-28 Semiconductor Energy Lab Co Ltd 表示装置
JP2014164389A (ja) * 2013-02-22 2014-09-08 Kyocera Corp 携帯端末、及び携帯端末制御方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI703509B (zh) * 2018-12-13 2020-09-01 致茂電子股份有限公司 光學檢測裝置以及校正方法
US11209371B2 (en) 2018-12-13 2021-12-28 Chroma Ate Inc. Optical detecting device and calibrating method

Also Published As

Publication number Publication date
JP2017227855A (ja) 2017-12-28
WO2017025836A1 (en) 2017-02-16
US20170040402A1 (en) 2017-02-09

Similar Documents

Publication Publication Date Title
TWI715621B (zh) 資訊處理裝置
JP7003185B2 (ja) 表示装置
JP6856802B2 (ja) 表示パネル
TW201723619A (zh) 顯示面板，資料處理裝置，及用於製造顯示面板之方法
JP6739274B2 (ja) 表示装置
TWI729015B (zh) 顯示面板、輸入/輸出裝置及資料處理裝置
JP6791661B2 (ja) 表示パネル
JP2017059239A (ja) 入出力装置、情報処理装置
TWI724097B (zh) 資訊處理裝置
CN113781942A (zh) 信息处理装置
TW201727342A (zh) 顯示裝置、輸入／輸出裝置以及資料處理裝置
JP2017076125A (ja) 表示パネル、入出力装置、情報処理装置および表示パネルの作製方法
TW201732385A (zh) 顯示裝置、輸入輸出裝置、資料處理裝置以及資料處理裝置的驅動方法
WO2017025841A1 (ja) 表示パネル
JP6725226B2 (ja) 表示パネル
JP2024149681A (ja) 表示パネル