JP6983989B2 - 入出力パネル - Google Patents
入出力パネル Download PDFInfo
- Publication number
- JP6983989B2 JP6983989B2 JP2020203330A JP2020203330A JP6983989B2 JP 6983989 B2 JP6983989 B2 JP 6983989B2 JP 2020203330 A JP2020203330 A JP 2020203330A JP 2020203330 A JP2020203330 A JP 2020203330A JP 6983989 B2 JP6983989 B2 JP 6983989B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- transistor
- conductive film
- oxide semiconductor
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/13338—Input devices, e.g. touch panels
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/0412—Digitisers structurally integrated in a display
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/0416—Control or interface arrangements specially adapted for digitisers
- G06F3/04166—Details of scanning methods, e.g. sampling time, grouping of sub areas or time sharing with display driving
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
- G06F3/0445—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using two or more layers of sensing electrodes, e.g. using two layers of electrodes separated by a dielectric layer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
- G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/40—OLEDs integrated with touch screens
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
- G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
- G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2230/00—Details of flat display driving waveforms
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Nonlinear Science (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
- Thin Film Transistor (AREA)
Description
。
一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明
の一態様は、プロセス、マシン、マニュファクチャ、または、組成物(コンポジション・
オブ・マター)に関するものである。そのため、より具体的に本明細書で開示する本発明
の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、
それらの駆動方法、または、それらの製造方法、を一例として挙げることができる。
その間に延在する光電変換素子と、を含んで構成される撮像パネルが知られている(特許
文献1)。
ュール)が実用化されている。タッチセンサを搭載した表示装置(または表示モジュール
)は、タッチパネル、またはタッチスクリーンなどと呼ばれている場合がある(以下、こ
れを単に「タッチパネル」とも呼ぶ場合がある)。なお、表示装置を有しておらず、タッ
チセンサのみで構成されている部材に対して、そのような部材のことをタッチパネルと呼
ぶ場合もある。または、タッチセンサを搭載した表示装置は、タッチセンサ付表示装置、
表示装置付タッチパネル、または、表示モジュール、などとも呼ばれる場合がある。また
、表示装置の内部にタッチセンサが組み込まれている場合には、インセル型タッチセンサ
(またはインセル型タッチセンサ付表示装置)、または、オンセル型タッチセンサ(また
はオンセル型タッチセンサ付表示装置)などとも呼ばれる場合がある。インセル型タッチ
センサは、例えば、液晶素子で用いられる電極をタッチセンサ用の電極としても用いてい
るものである。一方、オンセル型タッチセンサは、例えば、対向基板の上側(表示素子が
設けられていない面側)に、タッチセンサ用の電極が形成されているものである。例えば
、これらのタッチパネルなどを備える携帯情報端末としては、スマートフォン、タブレッ
ト端末などがある。(特許文献2及び特許文献3)。
題の一とする。または、利便性または信頼性に優れた新規な入出力装置を提供することを
課題の一とする。または、利便性または信頼性に優れた新規な情報処理装置を提供するこ
とを課題の一とする。または、新規な入出力パネル、新規な入出力装置、新規な情報処理
装置または新規な半導体装置を提供することを課題の一とする。
態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題
は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図
面、請求項などの記載から、これら以外の課題を抽出することが可能である。
ネルである。
膜との間に、表示素子と重なる領域に近接するものにより一部が遮られる電界を、形成す
るように配置される。
なる領域および第2の導電膜と重なる領域を備え、第1の電極は第2の電極と重なる領域
を備える。
と重なる領域に備える上記の入出力パネルである。
ものにより一部が遮られる電界を形成するように配置された第1の導電膜および第2の導
電膜と、を含んで構成される。これにより、近接するものに遮られる電界に基づいて導電
膜の電位が変化する。その結果、利便性または信頼性に優れた新規な入出力パネルを提供
することができる。
力パネルである。
に配設される。
に配設される複数の画素回路と電気的に接続される。
素回路と電気的に接続される。
を含む上記の入出力パネルである。
、を含んで構成される。第1の導電膜は複数の画素回路と電気的に接続され、第2の導電
膜は表示素子が表示をする側に近接するものにより一部が遮られる電界を、第1の導電膜
との間に形成するように配置される。これにより、表示素子が表示をする側に近接するも
のを検知し、その位置を知ることができる。また、近接するものの位置を検知する精度よ
り精細な画像を表示することができる。その結果、利便性または信頼性に優れた新規な入
出力パネルを提供することができる。
1の電極および第2の電極の間に備える上記の入出力パネルである。
電極は、第1の導電膜または前記第2の導電膜の一方との間に他方を挟む領域を備える。
ンジスタと、容量素子と、を備える上記の入出力パネルである。
接続される第1の電極を備える。
極、第1の導電膜と電気的に接続される第1の電極および表示素子の第1の電極と電気的
に接続される第2の電極を備える。
2のトランジスタの第2の電極と電気的に接続される第2の電極を備える。
ものにより一部が遮られる電界を形成するように配置される第1の導電膜および第2の導
電膜と、を含んで構成される。これにより、近接するものを検知することができる。また
、第1の導電膜を用いて表示素子に電力を供給することができる。その結果、利便性また
は信頼性に優れた新規な入出力パネルを提供することができる。
び酸素を含む上記の入出力パネルである。
よび酸素を含む、上記の入出力パネルである。
ものにより一部が遮られる電界を形成するように配置された第1の導電膜および第2の導
電膜と、を含んで構成される。これにより、近接するものを検知することができる。また
、トランジスタの一部を作製する工程を利用して、第2の導電膜を形成することができる
。その結果、利便性または信頼性に優れた新規な入出力パネルを提供することができる。
置である。
る。また、駆動回路は、検知信号を、第1の導電膜または第2の導電膜の他方から供給さ
れる電位に基づいて生成する機能を備える。
られる電界に基づいて変化する電位を供給する機能を備える入出力パネルと、探索信号を
供給し、供給される電位に基づいて検知信号を生成する機能を備える駆動回路と、を含ん
で構成される。これにより、近接するものにより一部が遮られる電界に基づいて変化する
電位を用いて、近接するものを検知することができる。その結果、利便性または信頼性に
優れた新規な入出力装置を提供することができる。
装置である。
供給する機能を備える。
される機能を備える。
情報に基づいて決定し供給する機能と、を備える。
表示する機能を備え、入力部は、位置情報を供給する機能を備え、通信部は、外部情報を
受信する機能および制御情報を送信する機能を備える。
ティングデバイス、タッチセンサ、照度センサ、撮像装置、音声入力装置、視点入力装置
、姿勢検出装置、のうち一以上を含む、上記の情報処理装置である。
報を表示部に表示することができる。また、入力部を用いて供給された位置情報に基づい
て制御情報を決定し、制御情報を送信することができる。その結果、利便性または信頼性
に優れた新規な情報処理装置を提供することができる。
してブロック図を示しているが、実際の構成要素は機能ごとに完全に切り分けることが難
しく、一つの構成要素が複数の機能に係わることもあり得る。
端子に与えられる電位の高低によって、その呼び方が入れ替わる。一般的に、nチャネル
型トランジスタでは、低い電位が与えられる端子がソースと呼ばれ、高い電位が与えられ
る端子がドレインと呼ばれる。また、pチャネル型トランジスタでは、低い電位が与えら
れる端子がドレインと呼ばれ、高い電位が与えられる端子がソースと呼ばれる。本明細書
では、便宜上、ソースとドレインとが固定されているものと仮定して、トランジスタの接
続関係を説明する場合があるが、実際には上記電位の関係に従ってソースとドレインの呼
び方が入れ替わる。
るソース領域、或いは上記半導体膜に接続されたソース電極を意味する。同様に、トラン
ジスタのドレインとは、上記半導体膜の一部であるドレイン領域、或いは上記半導体膜に
接続されたドレイン電極を意味する。また、ゲートはゲート電極を意味する。
ジスタのソースまたはドレインの一方のみが、第2のトランジスタのソースまたはドレイ
ンの一方のみに接続されている状態を意味する。また、トランジスタが並列に接続されて
いる状態とは、第1のトランジスタのソースまたはドレインの一方が第2のトランジスタ
のソースまたはドレインの一方に接続され、第1のトランジスタのソースまたはドレイン
の他方が第2のトランジスタのソースまたはドレインの他方に接続されている状態を意味
する。
給可能、或いは伝送可能な状態に相当する。従って、接続している状態とは、直接接続し
ている状態を必ずしも指すわけではなく、電流、電圧または電位が、供給可能、或いは伝
送可能であるように、配線、抵抗、ダイオード、トランジスタなどの回路素子を介して間
接的に接続している状態も、その範疇に含む。
も、実際には、例えば配線の一部が電極として機能する場合など、一の導電膜が、複数の
構成要素の機能を併せ持っている場合もある。本明細書において接続とは、このような、
一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
電極を、他方がドレイン電極を指す。
。または、利便性または信頼性に優れた新規な入出力装置を提供できる。または、利便性
または信頼性に優れた新規な情報処理装置を提供できる。または、新規な入出力パネル、
新規な入出力装置、新規な情報処理装置または新規な半導体装置を提供できる。
態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は
、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面
、請求項などの記載から、これら以外の効果を抽出することが可能である。
含んで構成される。第1の導電膜は複数の画素回路と電気的に接続され、第2の導電膜は
、表示素子が表示をする側に近接するものにより一部が遮られる電界を、第1の導電膜と
の間に形成するように配置される。
きる。また、近接するものの位置を検知する精度より精細な画像を表示することができる
。その結果、利便性または信頼性に優れた新規な入出力パネルを提供することができる。
れず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し
得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の
記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において
、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、
その繰り返しの説明は省略する。
本実施の形態では、本発明の一態様の入出力パネルの構成について、図1乃至図3を参照
しながら説明する。
本発明の一態様の入出力パネルの上面図であり、図1(B)は図1(A)の切断線W1−
W2、W3−W4における断面図である。
本発明の一態様の入出力パネル700Pに用いることができる画素回路730(i,j)
を説明する回路図であり、図2(B)は本発明の一態様の入出力パネル700Pの上面図
である。
図3(A)は本発明の一態様の入出力パネル700Pの構成を説明する模式図であり、図
3(B)は本発明の一態様の入出力装置700の構成を説明する模式図である。
。なお、図1(A)の右側は、画素702(i,j)の構成を説明する図であり、図1(
A)の左側は、第1の導電膜C1(g)および第2の導電膜C2(h)の配置を説明する
図である。
ば、1以上の整数の値をとる変数pを含む(p)を、最大p個の構成要素のいずれかを特
定する符号の一部に用いる場合がある。また、例えば、1以上の整数の値をとる変数mお
よび変数nを含む(m,n)を、最大m×n個の構成要素のいずれかを特定する符号の一
部に用いる場合がある。
本実施の形態で説明する入出力パネル700Pは、表示素子750(i,j)と、第1の
導電膜C1(g)と、第2の導電膜C2(h)と、を有する(図1(A)参照)。
)参照)。例えば、第1の導電膜C1(g)は、接続部722AにおいてトランジスタM
Aの第1の電極と電気的に接続され、トランジスタMAの第2の電極は、接続部722B
において表示素子750(i,j)の第1の電極751(i,j)と電気的に接続される
。
矢印で示す)に対向する方向から近接するものにより一部が遮られる電界を、第1の導電
膜C1(g)との間に形成するように配置される。例えば、行方向に延在する第1の導電
膜C1(g)に交差するように、列方向に延在する第2の導電膜C2(h)を配置する。
これにより、近接するものにより一部が遮られる電界(図中に破線の矢印で示す)が、交
差する領域の近傍に形成される(図1(B)参照)。
備える。
)と重なる領域を備える。
と重なる領域に備えることができる(図1(B)参照)。
るものにより一部が遮られる電界を形成するように配置された第1の導電膜および第2の
導電膜と、を含んで構成される。これにより、近接するものに遮られる電界に基づいて導
電膜の電位が変化する。その結果、利便性または信頼性に優れた新規な入出力パネルを提
供することができる。
線と、複数の信号線と、を有する(図2(B)参照)。例えば、入出力パネル700Pは
、画素回路730(i,j)、走査線G(i)および信号線S(j)を有する。
回路は、行方向と交差する列方向(図中に矢印Cで示す方向)に配設される。
る複数の画素回路と電気的に接続される。
A)参照)。
する複数の導電膜を含む(図2(B)参照)。例えば、第1の導電膜C1(g)は3本の
導電膜を含む。
と、を含んで構成される。第1の導電膜は複数の画素回路と電気的に接続され、第2の導
電膜は表示素子が表示をする側に近接するものにより一部が遮られる電界を、第1の導電
膜との間に形成するように配置される。これにより、表示素子が表示をする側に近接する
ものを検知し、その位置を知ることができる。また、近接するものの位置を検知する精度
より精細な画像を表示することができる。その結果、利便性または信頼性に優れた新規な
入出力パネルを提供することができる。
機化合物を含む層753を、第1の電極751(i,j)および第2の電極752の間に
備える(図1(B)参照)。
に備える。
間に他方を挟む領域を備える。
ンジスタM1と、第2のトランジスタMAと、容量素子CPと、を備える(図2(A)参
照)。
線S(j)と電気的に接続される第1の電極を備える。
ゲート電極、第1の導電膜C1(g)と電気的に接続される第1の電極および表示素子7
50(i,j)の第1の電極と電気的に接続される第2の電極を備える。
および第2のトランジスタMAの第2の電極と電気的に接続される第2の電極を備える。
るものにより一部が遮られる電界を形成するように配置される第1の導電膜および第2の
導電膜と、を含んで構成される。これにより、近接するものを検知することができる。ま
た、第1の導電膜を用いて表示素子に電力を供給することができる。その結果、利便性ま
たは信頼性に優れた新規な入出力パネルを提供することができる。
膜C1(p)を備え、第1の導電膜C1(g)は、これから選択される一である(図3(
A)参照)。
膜C2(q)を備え、第2の導電膜C2(g)は、これから選択される一である。
以下の整数である。
を備える。交差部C(g,h)は、絶縁膜を第1の導電膜C1(g)および第2の導電膜
C2(h)の間に備える。具体的には、絶縁膜706、絶縁膜716および絶縁膜718
を備える。
る。画素702(i,j)は、これから選択される一である。なお、mおよびnは1以上
の整数であり、iは1以上m以下の整数であり、jは1以上n以下の整数である(図3(
B)参照)。
j)と電気的に接続される画素回路730(i,j)を備える(図2(A)参照)。
G(i)は、これから選択される一であり、画素702(i,1)乃至画素702(i,
n)と電気的に接続される。
S(j)は、これから選択される一であり、画素702(1,j)乃至画素702(m,
j)と電気的に接続される。
色膜CF、絶縁膜716、絶縁膜718、トランジスタMA、導電膜724および絶縁膜
701を有する。
確に分離できず、一つの構成が他の構成を兼ねる場合や他の構成の一部を含む場合がある
。
素子750(i,j)に電力を供給する配線でもある。
本発明の一態様の入出力パネルは、表示素子750(i,j)、第1の導電膜C1(g)
、第2の導電膜C2(h)、第1の電極751(i,j)、第2の電極752、画素回路
730(i,j)、走査線G(i)または信号線S(j)を有する。
絶縁膜728または絶縁膜701を有する。
トランジスタMAを有する。
作製工程中の熱処理に耐えうる程度の耐熱性を有する材料を基材710等に用いることが
できる。
mm)、第8世代(2200mm×2400mm)、第9世代(2400mm×2800
mm)、第10世代(2950mm×3400mm)等の面積が大きなガラス基板を基材
710等に用いることができる。これにより、大型の表示装置を作製することができる。
とができる。例えば、ガラス、セラミックス、金属等の無機材料を基材710等に用いる
ことができる。
英またはサファイア等を、基材710等に用いることができる。具体的には、無機酸化物
膜、無機窒化物膜または無機酸窒化物膜等を、基材710等に用いることができる。例え
ば、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜等を、
基材710等に用いることができる。ステンレス・スチールまたはアルミニウム等を、基
材710等に用いることができる。
ンゲルマニウム等の化合物半導体基板、SOI基板等を基材710等に用いることができ
る。これにより、半導体素子を基材710等に形成することができる。
とができる。具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポ
リカーボネートまたはアクリル樹脂等の樹脂フィルムまたは樹脂板を、基材710等に用
いることができる。
た複合材料を基材710等に用いることができる。例えば、繊維状または粒子状の金属、
ガラスもしくは無機材料等を樹脂フィルムに分散した複合材料を、基材710等に用いる
ことができる。例えば、繊維状または粒子状の樹脂もしくは有機材料等を無機材料に分散
した複合材料を、基材710等に用いることができる。
る。例えば、基材と基材に含まれる不純物の拡散を防ぐ絶縁膜等が積層された材料を、基
材710等に用いることができる。具体的には、ガラスとガラスに含まれる不純物の拡散
を防ぐ酸化シリコン層、窒化シリコン層または酸化窒化シリコン層等から選ばれた一また
は複数の膜が積層された材料を、基材710等に用いることができる。または、樹脂と樹
脂を透過する不純物の拡散を防ぐ酸化シリコン膜、窒化シリコン膜または酸化窒化シリコ
ン膜等が積層された材料を、基材710等に用いることができる。
ト若しくはアクリル樹脂等の樹脂フィルム、樹脂板または積層体等を基材710等に用い
ることができる。
リイミド、ポリカーボネートまたはアクリル樹脂、ウレタン樹脂、エポキシ樹脂もしくは
シリコーンなどのシロキサン結合を有する樹脂を含む材料を基材710等に用いることが
できる。
N)、ポリエーテルサルフォン(PES)またはアクリル等を基材710等に用いること
ができる。
できる。また、例えば作製工程中に加わる熱に耐熱性を有する工程用の基板にトランジス
タまたは容量素子等を形成し、形成されたトランジスタまたは容量素子等を基材710等
に転置する方法を用いることができる。これにより、例えば可撓性を有する基板にトラン
ジスタまたは容量素子等を形成できる。
導電性を備える材料を第1の導電膜C1(g)、第2の導電膜C2(h)または導電膜7
24等に用いることができる。
導電膜C1(g)、第2の導電膜C2(h)または導電膜724等に用いることができる
。
、タングステン、ニッケル、鉄、コバルト、パラジウムまたはマンガンから選ばれた金属
元素などを、第1の導電膜C1(g)、第2の導電膜C2(h)または導電膜724等に
用いることができる。または、上述した金属元素を含む合金などを、第1の導電膜C1(
g)、第2の導電膜C2(h)または導電膜724等に用いることができる。特に、銅と
マンガンの合金がウエットエッチング法を用いた微細加工に好適である。
膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タン
タル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と、
そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造
等を第1の導電膜C1(g)、第2の導電膜C2(h)または導電膜724等に用いるこ
とができる。
ガリウムを添加した酸化亜鉛などの導電性酸化物を、第1の導電膜C1(g)、第2の導
電膜C2(h)または導電膜724等に用いることができる。
C1(g)、第2の導電膜C2(h)または導電膜724等に用いることができる。
膜C2(h)または導電膜724等に用いることができる。
により、グラフェンを含む膜を形成することができる。還元する方法としては、熱を加え
る方法や還元剤を用いる方法等を挙げることができる。
724等に用いることができる。
導電性を備える材料を、走査線G(i)または信号線S(j)に用いることができる。例
えば、第1の導電膜C1(g)または第2の導電膜C2(h)等に用いることができる材
料を走査線G(i)、信号線S(j)に用いることができる。
導電性を備える材料を、第1の電極751(i,j)または第2の電極752に用いるこ
とができる。例えば、第1の導電膜C1(g)または第2の導電膜C2(h)等に用いる
ことができる材料構成を第1の電極751(i,j)または第2の電極752に用いるこ
とができる。
例えば、絶縁性の無機材料、絶縁性の有機材料または無機材料と有機材料を含む絶縁性の
複合材料を、絶縁膜706、絶縁膜716、絶縁膜718、絶縁膜728または絶縁膜7
01等に用いることができる。
れた複数を積層した積層材料を、絶縁膜706、絶縁膜716、絶縁膜718、絶縁膜7
28または絶縁膜701等に用いることができる。例えば、酸化珪素膜、窒化珪素膜また
は酸化窒化珪素膜またはこれらから選ばれた複数を積層した積層材料を用いることができ
る。
ト、ポリシロキサン若しくはアクリル樹脂等またはこれらから選択された複数の樹脂の積
層材料もしくは複合材料などを絶縁膜706、絶縁膜716、絶縁膜718、絶縁膜72
8または絶縁膜701等に用いることができる。また、感光性を有する材料を用いて形成
してもよい。
きる。
例えば、光の反射を制御する機能を備える表示素子、光の透過を制御する機能を備える表
示素子または発光素子等を、表示素子750(i,j)等に用いることができる。
素子等を表示素子750(i,j)等に用いることができる。
蛍光または三重項励起状態を経由して光を発する有機化合物を含む層を、発光性の有機化
合物を含む層753に用いることができる。
に用いることができる。
優れる材料を含む層等を用いることができる。
に用いることができる。
いることができる。
の有機化合物を含む層と、青色の光を発する発光性の有機化合物を含む層と、を一の入出
力パネルに用いることができる。
所定の色の光を透過する材料を着色膜CFに用いることができる。これにより、例えば着
色膜CFをカラーフィルターに用いることができる。
黄色の光を透過する材料または白色の光を透過する材料などを着色膜CFに用いることが
できる。
例えば、走査線G(i)、信号線S(j)および第1の導電膜C1(g)と電気的に接続
され、表示素子750(i,j)を駆動する機能を備える画素回路を画素回路730(i
,j)に用いることができる。
えば、トランジスタ、ダイオード、抵抗素子、容量素子またはインダクタなどを用いるこ
とができる。
に接続された複数のトランジスタ、直列に接続された複数のトランジスタ、直列と並列が
組み合わされて接続された複数のトランジスタを、一のスイッチに用いることができる。
の電極751(i,j)と重なる領域を備える導電膜と、を用いて形成してもよい。
例えば、ボトムゲート型またはトップゲート型等のトランジスタをトランジスタM1また
はトランジスタMAに用いることができる。
きる。具体的には、シリコンを含む半導体を半導体膜に用いることができる。例えば、単
結晶シリコン、ポリシリコン、微結晶シリコンまたはアモルファスシリコンなどを半導体
膜に用いたトランジスタを用いることができる。
には、インジウムを含む酸化物半導体またはインジウムとガリウムと亜鉛を含む酸化物半
導体を半導体膜に用いることができる。
フ状態におけるリーク電流が小さいトランジスタをトランジスタM1またはトランジスタ
MAに用いることができる。具体的には、酸化物半導体を半導体膜708に用いたトラン
ジスタをトランジスタM1またはトランジスタMAに用いることができる。
と比較して、画素回路が画像信号を保持することができる時間を長くすることができる。
具体的には、フリッカーの発生を抑制しながら、選択信号を30Hz未満、好ましくは1
Hz未満より好ましくは一分に一回未満の頻度で供給することができる。その結果、情報
処理装置の使用者に蓄積する疲労を低減することができる。また、駆動に伴う消費電力を
低減することができる。
704を備える(図1(B)参照)。また、トランジスタMAは、導電膜712Aおよび
導電膜712Bを備える。
える。また、導電膜712Aはソース電極の機能またはドレイン電極の機能の一方を備え
、導電膜712Bはソース電極の機能またはドレイン電極の機能の他方を備える。
例えば、導電膜704と、導電膜704と重なる領域を備える導電膜712Aと、導電膜
704および導電膜712Aの間に配設される絶縁膜706と、を備える積層構造を、容
量素子CPに用いることができる(図1(B)参照)。
酸化物半導体膜の抵抗率を制御する方法について説明する。
2の導電膜C2(h)または導電膜724等に用いることができる。
を制御する方法を、酸化物半導体膜の抵抗率を制御する方法に用いることができる。
たは低減する方法に用いることができる。
中から選ばれた一種以上を含むガスを用いて行うプラズマ処理を適用できる。例えば、A
r雰囲気下でのプラズマ処理、Arと水素の混合ガス雰囲気下でのプラズマ処理、アンモ
ニア雰囲気下でのプラズマ処理、Arとアンモニアの混合ガス雰囲気下でのプラズマ処理
、または窒素雰囲気下でのプラズマ処理などを適用できる。これにより、キャリア密度が
高く、抵抗率が低い酸化物半導体膜にすることができる。
ンテーション法などを用いて、水素、ボロン、リンまたは窒素を酸化物半導体膜に注入し
て、抵抗率が低い酸化物半導体膜にすることができる。
に水素を拡散させる方法を用いることができる。これにより、酸化物半導体膜のキャリア
密度を高め、抵抗率を低くすることができる。
導体膜に接して形成することで、効果的に水素を酸化物半導体膜に含有させることができ
る。具体的には、窒化シリコン膜を酸化物半導体膜に接して形成する絶縁膜に用いること
ができる。
酸素が脱離した格子(または酸素が脱離した部分)に酸素欠損を形成する。該酸素欠損に
水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金
属原子と結合する酸素と結合することで、キャリアである電子を生成する場合がある。こ
れにより、キャリア密度が高く、抵抗率が低い酸化物半導体膜にすることができる。
Spectrometry)により得られる水素濃度が、8×1019atoms/c
m3以上、好ましくは1×1020atoms/cm3以上、より好ましくは5×102
0atoms/cm3以上である酸化物半導体を第1の導電膜C1(g)、第2の導電膜
C2(h)または導電膜724に好適に用いることができる。
ることができる。具体的には半導体膜708に好適に用いることができる。
導体に接して形成し、絶縁膜から酸化物半導体膜に酸素を供給させて、膜中または界面の
酸素欠損を補填することができる。これにより、抵抗率が高い酸化物半導体膜にすること
ができる。
膜に用いることができる。
的に高純度真性化された酸化物半導体膜といえる。ここで、実質的に真性とは、酸化物半
導体膜のキャリア密度が、8×1011/cm3未満、好ましくは1×1011/cm3
未満、さらに好ましくは1×1010/cm3未満であることを指す。高純度真性または
実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密
度を低くすることができる。また、高純度真性または実質的に高純度真性である酸化物半
導体膜は、欠陥準位密度が低いため、トラップ準位密度を低減することができる。
は、オフ電流が著しく小さく、チャネル幅が1×106μmでチャネル長Lが10μmの
素子であっても、ソース電極とドレイン電極間の電圧(ドレイン電圧)が1Vから10V
の範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち1
×10−13A以下という特性を備えることができる。
いるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。
Spectrometry)により得られる水素濃度が、2×1020atoms/c
m3以下、好ましくは5×1019atoms/cm3以下、より好ましくは1×101
9atoms/cm3以下、5×1018atoms/cm3未満、好ましくは1×10
18atoms/cm3以下、より好ましくは5×1017atoms/cm3以下、さ
らに好ましくは1×1016atoms/cm3以下である酸化物半導体を、トランジス
タのチャネルが形成される半導体膜に好適に用いることができる。
半導体膜を、導電膜724に用いる。
素を含む膜を、導電膜724に用いることができる。
る膜を、導電膜724に用いることができる。
Ωcm以上1×10−1Ωcm未満である膜を、導電膜724に用いることができる。
。
本実施の形態では、本発明の一態様の入出力装置の構成について、図3を参照しながら説
明する。
図3(A)は本発明の一態様の入出力パネルの構成を説明する模式図であり、図3(B)
は本発明の一態様の入出力装置の構成を説明する模式図である。
ら説明する入出力パネルとは異なる。ここでは、異なる部分について詳細に説明し、同様
の構成を用いることができる部分について上記の説明を援用する。
本実施の形態で説明する入出力装置700は、入出力パネル700Pと、駆動回路と、を
有する(図3(B)参照)。
に供給する機能を備える。また、駆動回路は、検知信号を、第1の導電膜C1(g)また
は第2の導電膜C2(h)の他方から供給される電位に基づいて生成する機能を備える。
遮られる電界に基づいて変化する電位を供給する機能を備える入出力パネルと、探索信号
を供給し、供給される電位に基づいて検知信号を生成する機能を備える駆動回路と、を含
んで構成される。これにより、近接するものにより一部が遮られる電界に基づいて変化す
る電位を用いて、近接するものを検知することができる。その結果、利便性または信頼性
に優れた新規な入出力装置を提供することができる。
知回路DCを備える。
能を備える。例えば、矩形波、のこぎり波また三角波等を探索信号に用いることができる
。
の電位の変化に基づいて検知信号を供給する機能を備える。
走査線G(i)と電気的に接続され、選択信号を供給する機能を備える。
信号線S(j)と電気的に接続され、画像信号を供給する機能を備える。
に分離できず、一つの構成が他の構成を兼ねる場合や他の構成の一部を含む場合がある。
素子750(i,j)に電力を供給する配線でもある。
本発明の一態様の入出力装置は、入出力パネルまたは駆動回路を有する。
たは駆動回路SDを有する。
例えば、実施の形態1で説明する入出力パネル700Pを、入出力装置に用いることがで
きる。
例えば、発振回路OSCおよび検知回路DCを駆動回路に用いることができる。
に用いることができる。これにより、生成した信号を探索信号に用いることができる。
路を、検知回路DCに用いることができる。これにより、第2の導電膜C2(h)の電位
の変化を増幅し、検知信号として供給することができる。
とができる。例えば、トランジスタMAとおなじ構成を備えるトランジスタを駆動回路に
用いることができる。または、トランジスタMAと異なる構成を備えるトランジスタを駆
動回路に用いることができる。
シフトレジスタ等のさまざまな順序回路等を駆動回路GDに用いることができる。
ることができる。例えば、トランジスタMAとおなじ構成を備えるトランジスタを駆動回
路GDに用いることができる。または、トランジスタMAと異なる構成を備えるトランジ
スタを駆動回路GDに用いることができる。
例えば、トランジスタ、容量素子等を駆動回路に用いることができる。具体的には、駆動
回路GDに用いることができる構成を駆動回路SDに用いることができる。
形成された集積回路を用いることができる。
具体的には、信号線S(j)と電気的に接続されたパッドに、異方性導電膜を用いて、駆
動回路SDを実装できる。
。
本実施の形態では、本発明の一態様の入出力装置の駆動方法について、図2乃至図5を参
照しながら説明する。
の一態様の入出力装置の駆動方法を説明するタイミングチャートである。
本実施の形態で説明する入出力装置の駆動方法は、以下の二つのステップを有する(図4
参照)。
素回路と電気的に接続される走査線に所定の順番で供給する(図4(U1)参照)。
信号GOUT[i−1]を走査線G(i−1)に、選択信号GOUT[i]を走査線G(
i)に、所定の順番に供給する(図2(B)および図5参照)。これにより、走査線G(
i−2)乃至走査線G(i)のそれぞれと電気的に接続される画素回路に画像信号が書き
込まれる。
1の導電膜C1(g)と重なる領域を備える第2の導電膜C2(1)乃至第2の導電膜C
2(q)の電位の変化を、検知信号として取得する(図4(U2)参照)。
の変化を、検知信号として取得する(図3(B)参照)。
と電気的に接続される画素回路と電気的に接続される走査線に供給する第1のステップと
、当該選択信号が供給されていない期間に、第1の導電膜C1(g)に探索信号を供給す
る第2のステップと、を含んで構成される。
O[g]を供給することにより、選択信号が供給されている期間に書き込まれる画像信号
に与える探索信号ANO[g]の影響を、低減することができる。また、近接するものに
遮られて変化する電界を、第2の導電膜C2(h)の電位を用いて検知して、検知信号と
して供給することができる。その結果、利便性または信頼性に優れた新規な入出力装置の
駆動方法を提供することができる。
と電気的に接続される画素回路と電気的に接続される走査線に、選択信号を所定の順番で
供給してもよい。言い換えると、走査線G(1)乃至G(n)に、所定の順番で選択信号
を供給して、それぞれの走査線と電気的に接続される画素回路に画像信号を書き込みなが
ら、電気的に接続されるすべての画素回路に画像信号が書き込まれた第1の導電膜に、探
索信号を供給してもよい。これにより、選択信号が供給されている期間に書き込まれる画
像信号に与える、探索信号ANO[g]の影響を低減しながら、入出力装置に画像を表示
することができる。また入出力装置に近接するものの位置を検知することができる。
の走査線G(1)乃至G(n)に供給した後(たとえば期間R3の後)に、探索信号AN
O[1]乃至探索信号ANO[p]を、所定の第1の導電膜C1(1)乃至第1の導電膜
C1(p)に供給してもよい。言い換えると、垂直帰線期間R4に探索信号ANO[1]
乃至探索信号ANO[p]を所定の第1の導電膜C1(1)乃至第1の導電膜C1(p)
に供給してもよい。
。
本実施の形態では、本発明の一態様の入出力装置の構成について、図6乃至図9を参照し
ながら説明する。
6に示す切断線X1−X2、X3−X4、X5−X6における本発明の一態様の入出力装
置700Bの断面図である。また、図7(B)は図7(A)に示すトランジスタMBの詳
細を説明する断面図であり、図7(C)は図7(A)に示すトランジスタMDBの詳細を
説明する断面図である。
本実施の形態で説明する入出力装置700Bは、表示素子750(i,j)と、第1の導
電膜C1(g)と、第2の導電膜C2B(h)と、を有する(図7(A)参照)。
第1の導電膜C1(g)は、接続部722AにおいてトランジスタMBの第1の電極と電
気的に接続され、トランジスタMBの第2の電極は、接続部722Bにおいて表示素子7
50(i,j)の第1の電極751(i,j)と電気的に接続される。
より一部が遮られる電界を、第1の導電膜C1(g)との間に形成するように配置される
。例えば、行方向に延在する第1の導電膜C1(g)に交差するように、列方向に延在す
る第2の導電膜C2B(h)を配置する。これにより、近接するものにより一部が遮られ
る電界が、交差する領域の近傍に形成される。
備える。
h)と重なる領域を備える。
導電膜と、を含んで構成される。第1の導電膜は複数の画素回路と電気的に接続され、第
2の導電膜は表示素子が表示をする側に近接するものにより一部が遮られる電界を、第1
の導電膜との間に形成するように配置される。これにより、表示素子が表示をする側に近
接するものを検知し、その位置を知ることができる。また、近接するものの位置を検知す
る精度より精細な画像を表示することができる。その結果、利便性または信頼性に優れた
新規な入出力装置を提供することができる。
性の有機化合物を含む層753を、第1の電極751(i,j)および第2の電極752
の間に備える。
に備える。
の間に他方を挟む領域を備える。
0を有する。また、基材710および基材770の間に接合層705を有する。
728を有する。
える。
絶縁膜718とトランジスタMBの間に絶縁膜716を備える。
2Aと、半導体膜708と電気的に接続する導電膜712Bと、半導体膜708と重なる
領域を導電膜712Aおよび導電膜712Bの間に備える導電膜704と、半導体膜70
8および導電膜704の間に絶縁膜706と、を有する。
イン電極の一方として機能し、導電膜712Bは、ソース電極またはドレイン電極の他方
として機能する。
る。
724Bを有する。
有する。入出力装置700Bは、導電膜711と電気的に接続する接続部719を備える
。接続部719は、例えばフレキシブルプリント基板FPC1と導電材料ACF1を用い
て電気的に接続される。
ることができる。
とができる。
る保護膜773を有することができる。保護膜773は、例えば、保護膜773aと、保
護膜773bと、保護膜773cと、が積層された構造を有することができる。
(j)と電気的に接続される駆動回路SDと、を有することができる(図6参照)。
本発明の一態様の入出力装置は、第1の導電膜C1(g)、第2の導電膜C2B(h)、
表示素子750(i,j)、第1の電極751(i,j)、第2の電極752または発光
性の有機化合物を含む層753を有する。
る。
、導電膜724B、導電膜711、または接続部719を有することができる。
絶縁膜718、絶縁膜721または絶縁膜728を有することができる。
することができる。
Dまたは駆動回路SDを有することができる。
例えば、実施の形態1で説明する表示素子750(i,j)等に用いることができる構成
を、表示素子750(i,j)等に用いることができる。
例えば、実施の形態1で説明する発光性の有機化合物を含む層753等に用いることがで
きる構成を、発光性の有機化合物を含む層753等に用いることができる。
53に用いることができる。
例えば、実施の形態1で説明する第1の電極751(i,j)または第2の電極752等
に用いることができる構成を、第1の電極751(i,j)または第2の電極752等に
用いることができる。
作製工程中の熱処理に耐えうる程度の耐熱性を有する材料を基材710または基材770
等に用いることができる。例えば、実施の形態1で説明する基材710等に用いることが
できる材料を、基材710または基材770等に用いることができる。
導電性を備える材料を導電膜712A、導電膜712B、導電膜704、導電膜711ま
たは接続部719等に用いることができる。例えば、実施の形態1で説明する第1の導電
膜C1(g)、第2の導電膜C2(h)等に用いることができる材料を、導電膜712A
、導電膜712B、導電膜704、導電膜711または接続部719等に用いることがで
きる。
例えば、実施の形態1で説明する第1の導電膜C1(g)等に用いることができる構成を
、第1の導電膜C1(g)等に用いることができる。
例えば、酸化物半導体の抵抗率を制御する方法を用いて導電性が高められた酸化物半導体
を、導電膜724Bおよび第2の導電膜C2B(h)に用いることができる。
とガリウムと亜鉛を含む酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などの導電性酸
化物を、導電膜724Bおよび第2の導電膜C2B(h)に用いることができる。
電膜C2B(h)に接する絶縁膜718に、水素を拡散させる材料を用いることができる
。これにより、導電膜724Bおよび第2の導電膜C2B(h)の抵抗率を下げることが
できる。
例えば、ボトムゲート型またはトップゲート型等のトランジスタをトランジスタMBまた
はトランジスタMDB等に用いることができる。例えば、実施の形態1で説明するトラン
ジスタM1またはトランジスタMA等に用いることができる構成を、トランジスタMBま
たはトランジスタMDB等に用いることができる。
708に用いることができる構成を、トランジスタMBまたはトランジスタMDB等の半
導体膜708に用いることができる。
728》
例えば、絶縁性の無機材料、絶縁性の有機材料または無機材料と有機材料を含む絶縁性の
複合材料を、絶縁膜701C、絶縁膜706、絶縁膜716、絶縁膜718、絶縁膜72
1または絶縁膜728等に用いることができる。例えば、実施の形態1で説明する絶縁膜
706、絶縁膜716、絶縁膜718、絶縁膜728または絶縁膜701等に用いること
ができる構成を、絶縁膜701C、絶縁膜706、絶縁膜716、絶縁膜718、絶縁膜
721または絶縁膜728等に用いることができる。
例えば、絶縁性の無機材料、絶縁性の有機材料または無機材料と有機材料を含む絶縁性の
複合材料を、保護膜773等に用いることができる。
有機材料を含む保護膜773bに用いることができる。これにより、ピンホールや細孔等
の欠陥の少ない保護膜773を形成することができる。
好ましくは1×10−6g/(m2・day)以下、より好ましくは1×10−7g/(
m2・day)以下、さらに好ましくは1×10−8g/(m2・day)以下にするこ
とができる。
無機材料、有機材料または無機材料と有機材料の複合材料等を接合層705に用いること
ができる。
ができる。
剤等の有機材料を接合層705に用いることができる。
ド樹脂、イミド樹脂、PVC(ポリビニルクロライド)樹脂、PVB(ポリビニルブチラ
ル)樹脂、EVA(エチレンビニルアセテート)樹脂等を含む接着剤を接合層705に用
いることができる。
例えば、円偏光板または反射防止膜等を機能膜710Pに用いることができる。
う傷の発生を抑制するハードコート膜などを、機能膜710Pに用いることができる。
所定の色の光を透過する材料を着色膜CFに用いることができる。これにより、着色膜C
Fを例えばカラーフィルターに用いることができる。
黄色の光を透過する材料または白色の光を透過する材料などを着色膜CFに用いることが
できる。
シフトレジスタ等のさまざまな順序回路等を駆動回路GDに用いることができる。例えば
、トランジスタMDB、容量素子等を駆動回路GDに用いることができる。具体的には、
トランジスタMBと同一の工程で形成することができる半導体膜を備えるトランジスタを
用いることができる。
たは、トランジスタMBと異なる構成をトランジスタMDBに用いることができる。
きる(図7(B)参照)。
導体膜708の間に絶縁膜716を配設する。また、半導体膜708および導電膜704
の間に絶縁膜706を配設する。例えば、導電膜724を、導電膜704と同じ電位を供
給する配線と電気的に接続する。
例えば、集積回路を駆動回路SDに用いることができる。具体的には、シリコン基板上に
形成された集積回路を用いることができる。
on glass)法を用いて駆動回路SDを実装できる。具体的には、異方性導電膜を
用いて、集積回路をパッドに実装できる。なお、接続部719に用いることができる構成
と同様の構成を、パッドに用いることができる。
本発明の一態様の入出力装置の別の構成について、図8を参照しながら説明する。
6に示す切断線X1−X2、X3−X4、X5−X6における本発明の一態様の入出力装
置700Cの断面図である。また、図8(B)は図8(A)に示すトランジスタMC、M
DCの詳細を説明する断面図である。
性の有機化合物を含む層753に換えて発光性の有機化合物を含む層753Cを有する点
、着色層CFを有しない点が、図7を参照しながら説明する入出力装置700Bとは異な
る。ここでは、異なる部分について詳細に説明し、同様の構成を用いることができる部分
について上記の説明を援用する。
を含む層753Cと、を有する。
例えば、実施の形態1で説明する第1の導電膜C1(g)、第2の導電膜C2(h)また
は導電膜724等に用いることができる構成を、導電膜724C等に用いることができる
。
例えば、青色の光、緑色の光または赤色の光を射出するように積層された構成を、発光性
の有機化合物を含む層753Cに用いることができる。
本発明の一態様の入出力装置の別の構成について、図9を参照しながら説明する。
6に示す切断線X1−X2、X3−X4、X5−X6における本発明の一態様の入出力装
置700Eの断面図である。また、図9(B)は図9(A)に示すトランジスタME、M
DEの詳細を説明する断面図である。
DCに換えてトップゲート型のトランジスタMEまたはトランジスタMDEを有する点が
、図8を参照しながら説明する入出力装置700Cとは異なる。ここでは、異なる部分に
ついて詳細に説明し、同様の構成を用いることができる部分について上記の説明を援用す
る。
DEを有する。
トランジスタMEは、絶縁膜701Cと重なる領域を備える導電膜704と、絶縁膜70
1Cおよび導電膜704の間に配設される領域を備える半導体膜708と、を備える。な
お、導電膜704はゲート電極の機能を備える(図9(B)参照)。
8Bと、第1の領域708Aおよび第2の領域708Bの間に導電膜704と重なる第3
の領域708Cと、を備える。
る。なお、絶縁膜706はゲート絶縁膜の機能を備える。
され、ソース領域の機能またはドレイン領域の機能を備える。
08に第1の領域708Aおよび第2の領域708Bを形成することができる。具体的に
は、希ガスを含むガスを用いるプラズマ処理を適用することができる。例えば、導電膜7
04をマスクに用いてプラズマ処理を施すと、第3の領域708Cの形状の一部を導電膜
704の端部の形状に自己整合することができる。
Bと接する導電膜712Bと、を備える。導電膜712Aおよび導電膜712Bは、ソー
ス電極またはドレイン電極の機能を備える。
ことができる。
。
本実施の形態では、本発明の一態様の入出力装置または入出力装置に用いることができる
トランジスタの構成について、図10を参照しながら説明する。
図10(A)は、トランジスタ100の上面図であり、図10(C)は、図10(A)に
示す切断線X1−X2間における切断面の断面図に相当し、図10(D)は、図10(A
)に示す切断線Y1−Y2間における切断面の断面図に相当する。なお、図10(A)に
おいて、煩雑になることを避けるため、トランジスタ100の構成要素の一部(ゲート絶
縁膜として機能する絶縁膜等)を省略して図示している。また、切断線X1−X2方向を
チャネル長方向、切断線Y1−Y2方向をチャネル幅方向と呼称する場合がある。なお、
トランジスタの上面図においては、以降の図面においても図10(A)と同様に、構成要
素の一部を省略して図示する場合がある。
ることができる。
01Cに、導電膜104を導電膜704に、絶縁膜106および絶縁膜107の積層膜を
絶縁膜706に、酸化物半導体膜108を半導体膜708に、導電膜112aを導電膜7
12Aに、導電膜112bを導電膜712Bに、絶縁膜114および絶縁膜116の積層
膜を絶縁膜716に、絶縁膜118を絶縁膜718に、それぞれ読み替えることができる
。
102及び導電膜104上の絶縁膜106と、絶縁膜106上の絶縁膜107と、絶縁膜
107上の酸化物半導体膜108と、酸化物半導体膜108に電気的に接続されるソース
電極として機能する導電膜112aと、酸化物半導体膜108に電気的に接続されるドレ
イン電極として機能する導電膜112bと、を有する。また、トランジスタ100上、よ
り詳しくは、導電膜112a、112b及び酸化物半導体膜108上には絶縁膜114、
116、及び絶縁膜118が設けられる。絶縁膜114、116、118は、トランジス
タ100の保護絶縁膜としての機能を有する。
物半導体膜108aと、第1の酸化物半導体膜108a上の第2の酸化物半導体膜108
bと、を有する。また、絶縁膜106及び絶縁膜107は、トランジスタ100のゲート
絶縁膜としての機能を有する。
Ce、Nd、またはHfを表す)酸化物、In−M−Zn酸化物を用いることができる。
とくに、酸化物半導体膜108としては、In−M−Zn酸化物を用いると好ましい。
領域を有する。また、第2の酸化物半導体膜108bは、第1の酸化物半導体膜108a
よりもInの原子数比が少ない第2の領域を有する。また、第2の領域は、第1の領域よ
りも薄い部分を有する。
することで、トランジスタ100の電界効果移動度(単に移動度、またはμFEという場
合がある)を高くすることができる。具体的には、トランジスタ100の電界効果移動度
が10cm2/Vsを超えることが可能となる。
イバ(とくに、ゲートドライバが有するシフトレジスタの出力端子に接続されるデマルチ
プレクサ)に用いることで、額縁幅の狭い(狭額縁ともいう)半導体装置または表示装置
を提供することができる。
膜108aとすることで、光照射時にトランジスタ100の電気特性が変動しやすくなる
。しかしながら、本発明の一態様の半導体装置においては、第1の酸化物半導体膜108
a上に第2の酸化物半導体膜108bが形成されている。また、第2の酸化物半導体膜1
08bのチャネル領域の膜厚が第1の酸化物半導体膜108aの膜厚よりも小さい。
子数比が少ない第2の領域を有するため、第1の酸化物半導体膜108aよりもEgが大
きくなる。したがって、第1の酸化物半導体膜108aと、第2の酸化物半導体膜108
bとの積層構造である酸化物半導体膜108は、光負バイアスストレス試験による耐性が
高くなる。
収量を低減させることができる。したがって、光照射時におけるトランジスタ100の電
気特性の変動を抑制することができる。また、本発明の一態様の半導体装置においては、
絶縁膜114または絶縁膜116中に過剰の酸素を含有する構成のため、光照射における
トランジスタ100の電気特性の変動をさらに、抑制することができる。
膜108の近傍を拡大した断面図である。
物半導体膜108bの膜厚をt2−1、及びt2−2として、それぞれ示している。第1
の酸化物半導体膜108a上には、第2の酸化物半導体膜108bが設けられているため
、導電膜112a、112bの形成時において、第1の酸化物半導体膜108aがエッチ
ングガスまたはエッチング溶液等に曝されることがない。したがって、第1の酸化物半導
体膜108aにおいては、膜減りがない、または極めて少ない。一方で、第2の酸化物半
導体膜108bにおいては、導電膜112a、112bの形成時において、第2の酸化物
半導体膜108bの導電膜112a、112bと重ならない部分がエッチングされ、凹部
が形成される。すなわち、第2の酸化物半導体膜108bの導電膜112a、112bと
重なる領域の膜厚がt2−1となり、第2の酸化物半導体膜108bの導電膜112a、
112bと重ならない領域の膜厚がt2−2となる。
1>t1>t2−2となると好ましい。このような膜厚の関係とすることによって、高い
電界効果移動度を有し、且つ光照射時における、しきい値電圧の変動量が少ないトランジ
スタとすることが可能となる。
ャリアである電子が生じ、ノーマリーオン特性になりやすい。したがって、酸化物半導体
膜108中の酸素欠損、とくに第1の酸化物半導体膜108a中の酸素欠損を減らすこと
が、安定したトランジスタ特性を得る上でも重要となる。そこで、本発明の一態様のトラ
ンジスタの構成においては、酸化物半導体膜108上の絶縁膜、ここでは、酸化物半導体
膜108上の絶縁膜114及び/又は絶縁膜116に過剰な酸素を導入することで、絶縁
膜114及び/又は絶縁膜116から酸化物半導体膜108中に酸素を移動させ、酸化物
半導体膜108中、とくに第1の酸化物半導体膜108a中の酸素欠損を補填することを
特徴とする。
(酸素過剰領域)を有することがより好ましい。別言すると、絶縁膜114、116は、
酸素を放出することが可能な絶縁膜である。なお、絶縁膜114、116に酸素過剰領域
を設けるには、例えば、成膜後の絶縁膜114、116に酸素を導入して、酸素過剰領域
を形成する。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイ
マージョンイオン注入法、プラズマ処理等を用いることができる。
導体膜108bのチャネル領域近傍の膜厚を薄くした方が好適である。したがって、t2
−2<t1の関係を満たせばよい。例えば、第2の酸化物半導体膜108bのチャネル領
域近傍の膜厚としては、好ましくは1nm以上20nm以下、さらに好ましくは、3nm
以上10nm以下である。
る。
基板102の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の
耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サフ
ァイア基板等を、基板102として用いてもよい。また、シリコンや炭化シリコンを材料
とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基
板、SOI基板等を適用することも可能であり、これらの基板上に半導体素子が設けられ
たものを、基板102として用いてもよい。なお、基板102として、ガラス基板を用い
る場合、第6世代(1500mm×1850mm)、第7世代(1870mm×2200
mm)、第8世代(2200mm×2400mm)、第9世代(2400mm×2800
mm)、第10世代(2950mm×3400mm)等の大面積基板を用いることで、大
型の表示装置を作製することができる。
を形成してもよい。または、基板102とトランジスタ100の間に剥離層を設けてもよ
い。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板102より分
離し、他の基板に転載するのに用いることができる。その際、トランジスタ100は耐熱
性の劣る基板や可撓性の基板にも転載できる。
ゲート電極として機能する導電膜104、及びソース電極として機能する導電膜112a
、及びドレイン電極として機能する導電膜112bとしては、クロム(Cr)、銅(Cu
)、アルミニウム(Al)、金(Au)、銀(Ag)、亜鉛(Zn)、モリブデン(Mo
)、タンタル(Ta)、チタン(Ti)、タングステン(W)、マンガン(Mn)、ニッ
ケル(Ni)、鉄(Fe)、コバルト(Co)から選ばれた金属元素、または上述した金
属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いてそれぞれ形
成することができる。
もよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン
膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上
にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタ
ングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層
し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、チタ
ン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれ
た一または複数を組み合わせた合金膜、もしくは窒化膜を用いてもよい。
を含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを
含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、
酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を適用するこ
ともできる。
r、Fe、Co、Mo、Ta、またはTi)を適用してもよい。Cu−X合金膜を用いる
ことで、ウエットエッチングプロセスで加工できるため、製造コストを抑制することが可
能となる。
トランジスタ100のゲート絶縁膜として機能する絶縁膜106、107としては、プラ
ズマ化学気相堆積(PECVD:(Plasma Enhanced Chemical
Vapor Deposition))法、スパッタリング法等により、酸化シリコン
膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、
酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タ
ンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜および酸化ネオジム膜
を一種以上含む絶縁膜を、それぞれ用いることができる。なお、絶縁膜106、107の
積層構造とせずに、上述の材料から選択された単層の絶縁膜、または3層以上の絶縁膜を
用いてもよい。
えば、絶縁膜107、114、116及び/または酸化物半導体膜108中に過剰の酸素
を供給する場合において、絶縁膜106は酸素の透過を抑制することができる。
絶縁膜107は、酸化物絶縁膜であることが好ましく、化学量論的組成よりも過剰に酸素
を含有する領域(酸素過剰領域)を有することがより好ましい。別言すると、絶縁膜10
7は、酸素を放出することが可能な絶縁膜である。なお、絶縁膜107に酸素過剰領域を
設けるには、例えば、酸素雰囲気下にて絶縁膜107を形成すればよい。または、成膜後
の絶縁膜107に酸素を導入して、酸素過剰領域を形成してもよい。酸素の導入方法とし
ては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズ
マ処理等を用いることができる。
フニウムは、酸化シリコンや酸化窒化シリコンと比べて比誘電率が高い。したがって、酸
化シリコンを用いる場合に比べて膜厚を大きくできるため、トンネル電流によるリーク電
流を小さくすることができる。すなわち、オフ電流の小さいトランジスタを実現すること
ができる。さらに、結晶構造を有する酸化ハフニウムは、非晶質構造を有する酸化ハフニ
ウムと比べて高い比誘電率を備える。したがって、オフ電流の小さいトランジスタとする
ためには、結晶構造を有する酸化ハフニウムを用いることが好ましい。結晶構造の例とし
ては、単斜晶系や立方晶系などが挙げられる。ただし、本発明の一態様は、これらに限定
されない。
して酸化シリコン膜を形成する。窒化シリコン膜は、酸化シリコン膜と比較して比誘電率
が高く、酸化シリコン膜と同等の静電容量を得るのに必要な膜厚が大きいため、トランジ
スタ100のゲート絶縁膜として、窒化シリコン膜を含むことで絶縁膜を物理的に厚膜化
することができる。よって、トランジスタ100の絶縁耐圧の低下を抑制、さらには絶縁
耐圧を向上させて、トランジスタ100の静電破壊を抑制することができる。
酸化物半導体膜108としては、先に示す材料を用いることができる。
ために用いるスパッタリングターゲットの金属元素の原子数比は、In≧M、Zn≧Mを
満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比とし
て、In:M:Zn=1:1:1、In:M:Zn=1:1:1.2、In:M:Zn=
2:1:3、In:M:Zn=3:1:2、In:M:Zn=4:2:4.1が好ましい
。
としては、多結晶のIn−M−Zn酸化物を含むターゲットを用いると好ましい。多結晶
のIn−M−Zn酸化物を含むターゲットを用いることで、結晶性を有する酸化物半導体
膜108を形成しやすくなる。なお、成膜される酸化物半導体膜108の原子数比はそれ
ぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラ
スマイナス40%の変動を含む。例えば、スパッタリングターゲットとして、原子数比が
In:Ga:Zn=4:2:4.1を用いる場合、成膜される酸化物半導体膜108の原
子数比は、In:Ga:Zn=4:2:3近傍となる場合がある。
In:M:Zn=3:1:2、In:M:Zn=4:2:4.1等のスパッタリングター
ゲットを用いて形成すればよい。また、第2の酸化物半導体膜108bとしては、上述の
In:M:Zn=1:1:1、In:M:Zn=1:1:1.2等を用いて形成すればよ
い。なお、第2の酸化物半導体膜108bに用いるスパッタリングターゲットの金属元素
の原子数比としては、In≧M、Zn≧Mを満たす必要はなく、In≧M、Zn<Mを満
たす組成でもよい。具体的には、In:M:Zn=1:3:2等が挙げられる。
V以上、より好ましくは3eV以上である。このように、エネルギーギャップの広い酸化
物半導体を用いることで、トランジスタ100のオフ電流を低減することができる。とく
に、第1の酸化物半導体膜108aには、エネルギーギャップが2eV以上、好ましくは
2eV以上3.0eV以下の酸化物半導体膜を用い、第2の酸化物半導体膜108bには
、エネルギーギャップが2.5eV以上3.5eV以下の酸化物半導体膜を用いると、好
適である。また、第1の酸化物半導体膜108aよりも第2の酸化物半導体膜108bの
エネルギーギャップが大きい方が好ましい。
れぞれ3nm以上200nm以下、好ましくは3nm以上100nm以下、さらに好まし
くは3nm以上50nm以下とする。なお、先に記載の膜厚の関係を満たすと好ましい。
いる。例えば、第2の酸化物半導体膜108bは、キャリア密度が1×1017/cm3
以下、好ましくは1×1015/cm3以下、さらに好ましくは1×1013/cm3以
下、より好ましくは1×1011/cm3以下とする。
移動度、しきい値電圧等)に応じて適切な組成のものを用いればよい。また、必要とする
トランジスタの半導体特性を得るために、第1の酸化物半導体膜108a、及び第2の酸
化物半導体膜108bのキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数
比、原子間距離、密度等を適切なものとすることが好ましい。
れぞれ不純物濃度が低く、欠陥準位密度の低い酸化物半導体膜を用いることで、さらに優
れた電気特性を有するトランジスタを作製することができ好ましい。ここでは、不純物濃
度が低く、欠陥準位密度の低い(酸素欠損の少ない)ことを高純度真性または実質的に高
純度真性とよぶ。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリ
ア発生源が少ないため、キャリア密度を低くすることができる。従って、該酸化物半導体
膜にチャネル領域が形成されるトランジスタは、しきい値電圧がマイナスとなる電気特性
(ノーマリーオンともいう。)になることが少ない。また、高純度真性または実質的に高
純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くな
る場合がある。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、オ
フ電流が著しく小さく、チャネル幅が1×106μmでチャネル長Lが10μmの素子で
あっても、ソース電極とドレイン電極間の電圧(ドレイン電圧)が1Vから10Vの範囲
において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち1×10
−13A以下という特性を得ることができる。
域が形成されるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタと
することができる。なお、酸化物半導体膜のトラップ準位に捕獲された電荷は、消失する
までに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、ト
ラップ準位密度の高い酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気
特性が不安定となる場合がある。不純物としては、水素、窒素、アルカリ金属、またはア
ルカリ土類金属等がある。
酸素が脱離した格子(または酸素が脱離した部分)に酸素欠損を形成する。該酸素欠損に
水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金
属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、
水素が含まれている酸化物半導体膜を用いたトランジスタはノーマリーオン特性となりや
すい。このため、酸化物半導体膜108は水素ができる限り低減されていることが好まし
い。具体的には、酸化物半導体膜108において、SIMS分析により得られる水素濃度
を、2×1020atoms/cm3以下、好ましくは5×1019atoms/cm3
以下、より好ましくは1×1019atoms/cm3以下、より好ましくは5×101
8atoms/cm3以下、より好ましくは1×1018atoms/cm3以下、より
好ましくは5×1017atoms/cm3以下、さらに好ましくは1×1016ato
ms/cm3以下とする。
が少ない部分を有すると好ましい。第1の酸化物半導体膜108aの方が、第2の酸化物
半導体膜108bよりも水素濃度が少ない部分を有すことにより、信頼性の高い半導体装
置とすることができる。
が含まれると、第1の酸化物半導体膜108aにおいて酸素欠損が増加し、n型化してし
まう。このため、第1の酸化物半導体膜108aにおけるシリコンや炭素の濃度と、第1
の酸化物半導体膜108aとの界面近傍のシリコンや炭素の濃度(SIMS分析により得
られる濃度)を、2×1018atoms/cm3以下、好ましくは2×1017ato
ms/cm3以下とする。
属またはアルカリ土類金属の濃度を、1×1018atoms/cm3以下、好ましくは
2×1016atoms/cm3以下にする。アルカリ金属及びアルカリ土類金属は、酸
化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大
してしまうことがある。このため、第1の酸化物半導体膜108aのアルカリ金属または
アルカリ土類金属の濃度を低減することが好ましい。
じ、キャリア密度が増加し、n型化しやすい。この結果、窒素が含まれている酸化物半導
体膜を用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物半導体
膜において、窒素はできる限り低減されていることが好ましい、例えば、SIMS分析に
より得られる窒素濃度は、5×1018atoms/cm3以下にすることが好ましい。
非単結晶構造でもよい。非単結晶構造は、例えば、後述するCAAC−OS(C Axi
s Aligned Crystalline Oxide Semiconducto
r)、多結晶構造、微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶
質構造は最も欠陥準位密度が高く、CAAC−OSは最も欠陥準位密度が低い。
絶縁膜114、116は、酸化物半導体膜108に酸素を供給する機能を有する。また、
絶縁膜118は、トランジスタ100の保護絶縁膜としての機能を有する。また、絶縁膜
114、116は、酸素を有する。また、絶縁膜114は、酸素を透過することのできる
絶縁膜である。なお、絶縁膜114は、後に形成する絶縁膜116を形成する際の、酸化
物半導体膜108へのダメージ緩和膜としても機能する。
m以下の酸化シリコン、酸化窒化シリコン等を用いることができる。
、シリコンのダングリングボンドに由来するg=2.001に現れる信号のスピン密度が
3×1017spins/cm3以下であることが好ましい。これは、絶縁膜114に含
まれる欠陥密度が多いと、該欠陥に酸素が結合してしまい、絶縁膜114における酸素の
透過量が減少してしまう。
の外部に移動せず、絶縁膜114にとどまる酸素もある。また、絶縁膜114に酸素が入
ると共に、絶縁膜114に含まれる酸素が絶縁膜114の外部へ移動することで、絶縁膜
114において酸素の移動が生じる場合もある。絶縁膜114として酸素を透過すること
ができる酸化物絶縁膜を形成すると、絶縁膜114上に設けられる、絶縁膜116から脱
離する酸素を、絶縁膜114を介して酸化物半導体膜108に移動させることができる。
することができる。なお、当該窒素酸化物に起因する準位密度は、酸化物半導体膜の価電
子帯の上端のエネルギー(Ev_os)と酸化物半導体膜の伝導帯の下端のエネルギー(
Ec_os)の間に形成され得る場合がある。上記酸化物絶縁膜として、窒素酸化物の放
出量が少ない酸化窒化シリコン膜、または窒素酸化物の放出量が少ない酸化窒化アルミニ
ウム膜等を用いることができる。
、窒素酸化物の放出量よりアンモニアの放出量が多い膜であり、代表的にはアンモニアの
放出量が1×1018/cm3以上5×1019/cm3以下である。なお、アンモニア
の放出量は、膜の表面温度が50℃以上650℃以下、好ましくは50℃以上550℃以
下の加熱処理による放出量とする。
O2またはNOは、絶縁膜114などに準位を形成する。当該準位は、酸化物半導体膜1
08のエネルギーギャップ内に位置する。そのため、窒素酸化物が、絶縁膜114及び酸
化物半導体膜108の界面に拡散すると、当該準位が絶縁膜114側において電子をトラ
ップする場合がある。この結果、トラップされた電子が、絶縁膜114及び酸化物半導体
膜108界面近傍に留まるため、トランジスタのしきい値電圧をプラス方向にシフトさせ
てしまう。
含まれる窒素酸化物は、加熱処理において、絶縁膜116に含まれるアンモニアと反応す
るため、絶縁膜114に含まれる窒素酸化物が低減される。このため、絶縁膜114及び
酸化物半導体膜108の界面において、電子がトラップされにくい。
シフトを低減することが可能であり、トランジスタの電気特性の変動を低減することがで
きる。
処理により、絶縁膜114は、100K以下のESRで測定して得られたスペクトルにお
いてg値が2.037以上2.039以下の第1のシグナル、g値が2.001以上2.
003以下の第2のシグナル、及びg値が1.964以上1.966以下の第3のシグナ
ルが観測される。なお、第1のシグナル及び第2のシグナルのスプリット幅、並びに第2
のシグナル及び第3のシグナルのスプリット幅は、XバンドのESR測定において約5m
Tである。また、g値が2.037以上2.039以下の第1のシグナル、g値が2.0
01以上2.003以下の第2のシグナル、及びg値が1.964以上1.966以下で
ある第3のシグナルのスピンの密度の合計が1×1018spins/cm3未満であり
、代表的には1×1017spins/cm3以上1×1018spins/cm3未満
である。
第1シグナル、g値が2.001以上2.003以下の第2のシグナル、及びg値が1.
964以上1.966以下の第3のシグナルは、窒素酸化物(NOx、xは0より大きく
2以下、好ましくは1以上2以下)起因のシグナルに相当する。窒素酸化物の代表例とし
ては、一酸化窒素、二酸化窒素等がある。即ち、g値が2.037以上2.039以下の
第1のシグナル、g値が2.001以上2.003以下の第2のシグナル、及びg値が1
.964以上1.966以下である第3のシグナルのスピンの密度の合計が少ないほど、
酸化物絶縁膜に含まれる窒素酸化物の含有量が少ないといえる。
cm3以下である。
CVD法を用いて、上記酸化物絶縁膜を形成することで、緻密であり、且つ硬度の高い膜
を形成することができる。
いて形成する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、加
熱により酸素の一部が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸
化物絶縁膜は、TDS分析にて、酸素原子に換算しての酸素の脱離量が1.0×1019
atoms/cm3以上、好ましくは3.0×1020atoms/cm3以上である酸
化物絶縁膜である。なお、上記TDSにおける膜の表面温度としては100℃以上700
℃以下、または100℃以上500℃以下の範囲が好ましい。
00nm以下の、酸化シリコン、酸化窒化シリコン等を用いることができる。
、シリコンのダングリングボンドに由来するg=2.001に現れる信号のスピン密度が
1.5×1018spins/cm3未満、さらには1×1018spins/cm3以
下であることが好ましい。なお、絶縁膜116は、絶縁膜114と比較して酸化物半導体
膜108から離れているため、絶縁膜114より、欠陥密度が多くともよい。
114と絶縁膜116の界面が明確に確認できない場合がある。したがって、本実施の形
態においては、絶縁膜114と絶縁膜116の界面は、破線で図示している。なお、本実
施の形態においては、絶縁膜114と絶縁膜116の2層構造について説明したが、これ
に限定されず、例えば、絶縁膜114の単層構造としてもよい。
た、絶縁膜118は、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキン
グできる機能を有する。絶縁膜118を設けることで、酸化物半導体膜108からの酸素
の外部への拡散と、絶縁膜114、116に含まれる酸素の外部への拡散と、外部から酸
化物半導体膜108への水素、水等の入り込みを防ぐことができる。絶縁膜118として
は、例えば、窒化物絶縁膜を用いることができる。該窒化物絶縁膜としては、窒化シリコ
ン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等がある。なお、酸素
、水素、水、アルカリ金属、アルカリ土類金属等のブロッキング効果を有する窒化物絶縁
膜の代わりに、酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜を設けてもよ
い。酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜としては、酸化アルミニ
ウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸
化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。
法やPECVD法により形成することができるが、他の方法、例えば、熱CVD(Che
mical Vapor Deposition)法により形成してもよい。熱CVD法
の例としてMOCVD(Metal Organic Chemical Vapor
Deposition)法やALD(Atomic Layer Deposition
)法を用いても良い。
されることが無いという利点を有する。
たは減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行
ってもよい。
次チャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行ってもよい。例
えば、それぞれのスイッチングバルブ(高速バルブとも呼ぶ)を切り替えて2種類以上の
原料ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第1の原料
ガスと同時またはその後に不活性ガス(アルゴン、或いは窒素など)などを導入し、第2
の原料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスはキャ
リアガスとなり、また、第2の原料ガスの導入時にも同時に不活性ガスを導入してもよい
。また、不活性ガスを導入する代わりに真空排気によって第1の原料ガスを排出した後、
第2の原料ガスを導入してもよい。第1の原料ガスが基板の表面に吸着して第1の層を成
膜し、後から導入される第2の原料ガスと反応して、第2の層が第1の層上に積層されて
薄膜が形成される。このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り返す
ことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入順序
を繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり、微細
なFETを作製する場合に適している。
導体膜、金属酸化膜などの様々な膜を形成することができ、例えば、In−Ga−ZnO
膜を成膜する場合には、トリメチルインジウム、トリメチルガリウム、及びジメチル亜鉛
を用いる。なお、トリメチルインジウムの化学式は、In(CH3)3である。また、ト
リメチルガリウムの化学式は、Ga(CH3)3である。また、ジメチル亜鉛の化学式は
、Zn(CH3)2である。また、これらの組み合わせに限定されず、トリメチルガリウ
ムに代えてトリエチルガリウム(化学式Ga(C2H5)3)を用いることもでき、ジメ
チル亜鉛に代えてジエチル亜鉛(化学式Zn(C2H5)2)を用いることもできる。
ハフニウム前駆体化合物を含む液体(ハフニウムアルコキシドや、テトラキスジメチルア
ミドハフニウム(TDMAH)などのハフニウムアミド)を気化させた原料ガスと、酸化
剤としてオゾン(O3)の2種類のガスを用いる。なお、テトラキスジメチルアミドハフ
ニウムの化学式はHf[N(CH3)2]4である。また、他の材料液としては、テトラ
キス(エチルメチルアミド)ハフニウムなどがある。
とアルミニウム前駆体化合物を含む液体(トリメチルアルミニウム(TMA)など)を気
化させた原料ガスと、酸化剤としてH2Oの2種類のガスを用いる。なお、トリメチルア
ルミニウムの化学式はAl(CH3)3である。また、他の材料液としては、トリス(ジ
メチルアミド)アルミニウム、トリイソブチルアルミニウム、アルミニウムトリス(2,
2,6,6−テトラメチル−3,5−ヘプタンジオナート)などがある。
ロロジシランを被成膜面に吸着させ、吸着物に含まれる塩素を除去し、酸化性ガス(O2
、一酸化二窒素)のラジカルを供給して吸着物と反応させる。
スとB2H6ガスを順次繰り返し導入して初期タングステン膜を形成し、その後、WF6
ガスとH2ガスを用いてタングステン膜を形成する。なお、B2H6ガスに代えてSiH
4ガスを用いてもよい。
を成膜する場合には、In(CH3)3ガスとO3ガスを順次繰り返し導入してIn−O
層を形成し、その後、Ga(CH3)3ガスとO3ガスを用いてGaO層を形成し、更に
その後Zn(CH3)2ガスとO3ガスを用いてZnO層を形成する。なお、これらの層
の順番はこの例に限らない。また、これらのガスを混ぜてIn−Ga−O層やIn−Zn
−O層、Ga−Zn−O層などの混合化合物層を形成しても良い。なお、O3ガスに変え
てAr等の不活性ガスでバブリングして得られたH2Oガスを用いても良いが、Hを含ま
ないO3ガスを用いる方が好ましい。また、In(CH3)3ガスにかえて、In(C2
H5)3ガスを用いても良い。また、Ga(CH3)3ガスにかえて、Ga(C2H5)
3ガスを用いても良い。また、Zn(CH3)2ガスを用いても良い。
。
本実施の形態では、本発明の一態様の入出力装置または入出力装置に用いることができる
トランジスタの構成について、図11を参照しながら説明する。
図11(A)は、トランジスタ100の上面図であり、図11(B)は、図11(A)に
示す切断線X1−X2間における切断面の断面図に相当し、図11(C)は、図11(A
)に示す切断線Y1−Y2間における切断面の断面図に相当する。なお、図11(A)に
おいて、煩雑になることを避けるため、トランジスタ100の構成要素の一部(ゲート絶
縁膜として機能する絶縁膜等)を省略して図示している。また、切断線X1−X2方向を
チャネル長方向、切断線Y1−Y2方向をチャネル幅方向と呼称する場合がある。なお、
トランジスタの上面図においては、以降の図面においても図11(A)と同様に、構成要
素の一部を省略して図示する場合がある。
ることができる。
01Cに、導電膜104を導電膜704に、絶縁膜106および絶縁膜107の積層膜を
絶縁膜706に、酸化物半導体膜108を半導体膜708に、導電膜112aを導電膜7
12Aに、導電膜112bを導電膜712Bに、絶縁膜114および絶縁膜116の積層
膜を絶縁膜716に、絶縁膜118を絶縁膜718に、導電膜120bを導電膜724B
に、それぞれ読み替えることができる。
、基板102及び導電膜104上の絶縁膜106と、絶縁膜106上の絶縁膜107と、
絶縁膜107上の酸化物半導体膜108と、酸化物半導体膜108に電気的に接続される
ソース電極として機能する導電膜112aと、酸化物半導体膜108に電気的に接続され
るドレイン電極として機能する導電膜112bと、酸化物半導体膜108、導電膜112
a、及び112b上の絶縁膜114、116と、絶縁膜116上に設けられ、且つ導電膜
112bと電気的に接続される導電膜120aと、絶縁膜116上の導電膜120bと、
絶縁膜116及び導電膜120a、120b上の絶縁膜118と、を有する。
1のゲート絶縁膜としての機能を有し、絶縁膜114、116は、トランジスタ100の
第2のゲート絶縁膜としての機能を有し、絶縁膜118は、トランジスタ100の保護絶
縁膜としての機能を有する。なお、本明細書等において、絶縁膜106、107を第1の
絶縁膜と、絶縁膜114、116を第2の絶縁膜と、絶縁膜118を第3の絶縁膜と、そ
れぞれ呼称する場合がある。
素子の電極等に用いることができる。
物半導体膜108bと、酸化物半導体膜108b上の酸化物半導体膜108cと、を有す
る。また、酸化物半導体膜108b及び酸化物半導体膜108cは、Inと、M(MはA
l、Ga、Y、またはSn)と、Znと、を有する。
を有すると好ましい。また、酸化物半導体膜108cとしては、酸化物半導体膜108b
よりもInの原子数が少ない領域を有すると好ましい。
、トランジスタ100の電界効果移動度(単に移動度、またはμFEという場合がある)
を高くすることができる。具体的には、トランジスタ100の電界効果移動度が10cm
2/Vsを超える、さらに好ましくはトランジスタ100の電界効果移動度が30cm2
/Vsを超えることが可能となる。
イバ(とくに、ゲートドライバが有するシフトレジスタの出力端子に接続されるデマルチ
プレクサ)に用いることで、額縁幅の狭い(狭額縁ともいう)半導体装置または表示装置
を提供することができる。
る場合、光照射時にトランジスタ100の電気特性が変動しやすくなる。しかしながら、
本発明の一態様の半導体装置においては、酸化物半導体膜108b上に酸化物半導体膜1
08cが形成されている。また、酸化物半導体膜108cは、酸化物半導体膜108bよ
りもInの原子数比が少ない領域を有するため、酸化物半導体膜108bよりもEgが大
きくなる。したがって、酸化物半導体膜108bと、酸化物半導体膜108cとの積層構
造である酸化物半導体膜108は、光負バイアスストレス試験による耐性を高めることが
可能となる。
水素または水分などの不純物は、トランジスタ特性に影響を与えるため問題となる。した
がって、酸化物半導体膜108b中のチャネル領域においては、水素または水分などの不
純物が少ないほど好ましい。また、酸化物半導体膜108b中のチャネル領域に形成され
る酸素欠損は、トランジスタ特性に影響を与えるため問題となる。例えば、酸化物半導体
膜108bのチャネル領域中に酸素欠損が形成されると、該酸素欠損に水素が結合し、キ
ャリア供給源となる。酸化物半導体膜108bのチャネル領域中にキャリア供給源が生成
されると、酸化物半導体膜108bを有するトランジスタ100の電気特性の変動、代表
的にはしきい値電圧のシフトが生じる。したがって、酸化物半導体膜108bのチャネル
領域においては、酸素欠損が少ないほど好ましい。
、酸化物半導体膜108の下方に形成される絶縁膜107、及び酸化物半導体膜108の
上方に形成される絶縁膜114、116が過剰酸素を含有する構成である。絶縁膜107
、及び絶縁膜114、116から酸化物半導体膜108へ酸素または過剰酸素を移動させ
ることで、酸化物半導体膜中の酸素欠損を低減することが可能となる。よって、トランジ
スタ100の電気特性、特に光照射におけるトランジスタ100の変動を抑制することが
可能となる。
を含有させるために、作製工程の増加がない、または作製工程の増加が極めて少ない作製
方法を用いる。よって、トランジスタ100の歩留まりを高くすることが可能である。
、酸素ガスを含む雰囲気にて酸化物半導体膜108bを形成することで、酸化物半導体膜
108bの被形成面となる、絶縁膜107に酸素または過剰酸素を添加する。
素ガスを含む雰囲気にて導電膜120a、120bを形成することで、導電膜120a、
120bの被形成面となる、絶縁膜116に酸素または過剰酸素を添加する。なお、絶縁
膜116に酸素または過剰酸素を添加する際に、絶縁膜116の下方に位置する絶縁膜1
14、及び酸化物半導体膜108にも酸素または過剰酸素が添加される場合がある。
次に、酸化物導電体について説明する。導電膜120a、120bを形成する工程におい
て、導電膜120a、120bは、絶縁膜114、116から酸素の放出を抑制する保護
膜として機能する。また、導電膜120a、120bは、絶縁膜118を形成する工程の
前においては、半導体としての機能を有し、絶縁膜118を形成する工程の後においては
、導電膜120a、120bは、導電体としての機能を有する。
bに酸素欠損を形成し、該酸素欠損に絶縁膜118から水素を添加すると、伝導帯近傍に
ドナー準位が形成される。この結果、導電膜120a、120bは、導電性が高くなり導
電体化する。導電体化された導電膜120a、120bを、それぞれ酸化物導電体という
ことができる。一般に、酸化物半導体は、エネルギーギャップが大きいため、可視光に対
して透光性を有する。一方、酸化物導電体は、伝導帯近傍にドナー準位を有する酸化物半
導体である。したがって、酸化物導電体は、ドナー準位による吸収の影響は小さく、可視
光に対して酸化物半導体と同程度の透光性を有する。
以下に、本実施の形態の半導体装置に含まれる構成要素について、詳細に説明する。
ことができる。
ることができる。また、実施の形態5において説明する絶縁膜106、107に用いるこ
とができる材料を絶縁膜106、107に用いることができる。
機能する導電膜に用いることができる材料を、第1のゲート電極、ソース電極、及びドレ
イン電極として機能する導電膜に用いることができる。
酸化物半導体膜108としては、先に示す材料を用いることができる。
るために用いるスパッタリングターゲットの金属元素の原子数比は、In>Mを満たすこ
とが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、In
:M:Zn=2:1:3、In:M:Zn=3:1:2、In:M:Zn=4:2:4.
1等が挙げられる。
成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、In≦Mを満
たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として
、In:M:Zn=1:1:1、In:M:Zn=1:1:1.2、In:M:Zn=1
:3:2、In:M:Zn=1:3:4、In:M:Zn=1:3:6、等が挙げられる
。
合、スパッタリングターゲットとしては、多結晶のIn−M−Zn酸化物を含むターゲッ
トを用いると好ましい。多結晶のIn−M−Zn酸化物を含むターゲットを用いることで
、結晶性を有する酸化物半導体膜108b及び酸化物半導体膜108cを形成しやすくな
る。なお、成膜される酸化物半導体膜108b及び酸化物半導体膜108cの原子数比は
それぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数比の
プラスマイナス40%の変動を含む。例えば、酸化物半導体膜108bのスパッタリング
ターゲットとして、原子数比がIn:Ga:Zn=4:2:4.1を用いる場合、成膜さ
れる酸化物半導体膜108bの原子数比は、In:Ga:Zn=4:2:3近傍となる場
合がある。
V以上、より好ましくは3eV以上である。このように、エネルギーギャップの広い酸化
物半導体を用いることで、トランジスタ100のオフ電流を低減することができる。とく
に、酸化物半導体膜108bには、エネルギーギャップが2eV以上、好ましくは2eV
以上3.0eV以下の酸化物半導体膜を用い、酸化物半導体膜108cには、エネルギー
ギャップが2.5eV以上3.5eV以下の酸化物半導体膜を用いると、好適である。ま
た、酸化物半導体膜108bよりも酸化物半導体膜108cのエネルギーギャップが大き
い方が好ましい。
以上200nm以下、好ましくは3nm以上100nm以下、さらに好ましくは3nm以
上50nm以下とする。
例えば、酸化物半導体膜108cは、キャリア密度が1×1017/cm3以下、好まし
くは1×1015/cm3以下、さらに好ましくは1×1013/cm3以下、より好ま
しくは1×1011/cm3以下とする。
移動度、しきい値電圧等)に応じて適切な組成のものを用いればよい。また、必要とする
トランジスタの半導体特性を得るために、酸化物半導体膜108b、及び酸化物半導体膜
108cのキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距
離、密度等を適切なものとすることが好ましい。
濃度が低く、欠陥準位密度の低い酸化物半導体膜を用いることで、さらに優れた電気特性
を有するトランジスタを作製することができ好ましい。ここでは、不純物濃度が低く、欠
陥準位密度の低い(酸素欠損の少ない)ことを高純度真性または実質的に高純度真性とよ
ぶ。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少
ないため、キャリア密度を低くすることができる。従って、該酸化物半導体膜にチャネル
領域が形成されるトランジスタは、しきい値電圧がマイナスとなる電気特性(ノーマリー
オンともいう。)になることが少ない。また、高純度真性または実質的に高純度真性であ
る酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある
。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、オフ電流が著し
く小さく、チャネル幅が1×106μmでチャネル長Lが10μmの素子であっても、ソ
ース電極とドレイン電極間の電圧(ドレイン電圧)が1Vから10Vの範囲において、オ
フ電流が、半導体パラメータアナライザの測定限界以下、すなわち1×10−13A以下
という特性を得ることができる。
域が形成されるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタと
することができる。なお、酸化物半導体膜のトラップ準位に捕獲された電荷は、消失する
までに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、ト
ラップ準位密度の高い酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気
特性が不安定となる場合がある。不純物としては、水素、窒素、アルカリ金属、またはア
ルカリ土類金属等がある。
酸素が脱離した格子(または酸素が脱離した部分)に酸素欠損を形成する。該酸素欠損に
水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金
属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、
水素が含まれている酸化物半導体膜を用いたトランジスタはノーマリーオン特性となりや
すい。このため、酸化物半導体膜108は水素ができる限り低減されていることが好まし
い。具体的には、酸化物半導体膜108において、SIMS分析により得られる水素濃度
を、2×1020atoms/cm3以下、好ましくは5×1019atoms/cm3
以下、より好ましくは1×1019atoms/cm3以下、より好ましくは5×101
8atoms/cm3以下、より好ましくは1×1018atoms/cm3以下、より
好ましくは5×1017atoms/cm3以下、さらに好ましくは1×1016ato
ms/cm3以下とする。
を有すると好ましい。酸化物半導体膜108bの方が、酸化物半導体膜108cよりも水
素濃度が少ない領域を有すことにより、信頼性の高い半導体装置とすることができる。
まれると、酸化物半導体膜108bにおいて酸素欠損が増加し、n型化してしまう。この
ため、酸化物半導体膜108bにおけるシリコンや炭素の濃度と、酸化物半導体膜108
bとの界面近傍のシリコンや炭素の濃度(SIMS分析により得られる濃度)を、2×1
018atoms/cm3以下、好ましくは2×1017atoms/cm3以下とする
。
はアルカリ土類金属の濃度を、1×1018atoms/cm3以下、好ましくは2×1
016atoms/cm3以下にする。アルカリ金属及びアルカリ土類金属は、酸化物半
導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してし
まうことがある。このため、酸化物半導体膜108bのアルカリ金属またはアルカリ土類
金属の濃度を低減することが好ましい。
ャリア密度が増加し、n型化しやすい。この結果、窒素が含まれている酸化物半導体膜を
用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物半導体膜にお
いて、窒素はできる限り低減されていることが好ましい、例えば、SIMS分析により得
られる窒素濃度は、5×1018atoms/cm3以下にすることが好ましい。
でもよい。非単結晶構造は、例えば、後述するCAAC−OS(C Axis Alig
ned Crystalline Oxide Semiconductor)、多結晶
構造、微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も
欠陥準位密度が高く、CAAC−OSは最も欠陥準位密度が低い。
絶縁膜114、116は、トランジスタ100の第2のゲート絶縁膜として機能する。ま
た、絶縁膜114、116は、酸化物半導体膜108に酸素を供給する機能を有する。す
なわち、絶縁膜114、116は、酸素を有する。また、絶縁膜114は、酸素を透過す
ることのできる絶縁膜である。なお、絶縁膜114は、後に形成する絶縁膜116を形成
する際の、酸化物半導体膜108へのダメージ緩和膜としても機能する。
用いることができる。
導体膜》
先に記載の酸化物半導体膜108と同様の材料を、導電膜として機能する導電膜120a
、及び第2のゲート電極として機能する導電膜120bに用いることができる。
導電膜120bは、酸化物半導体膜108(酸化物半導体膜108b及び酸化物半導体膜
108c)に含まれる金属元素を有する。例えば、第2のゲート電極として機能する導電
膜120bと、酸化物半導体膜108(酸化物半導体膜108b及び酸化物半導体膜10
8c)と、が同一の金属元素を有する構成とすることで、製造コストを抑制することが可
能となる。
電膜120bとしては、In−M−Zn酸化物の場合、In−M−Zn酸化物を成膜する
ために用いるスパッタリングターゲットの金属元素の原子数比は、In≧Mを満たすこと
が好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、In:
M:Zn=2:1:3、In:M:Zn=3:1:2、In:M:Zn=4:2:4.1
等が挙げられる。
膜120bの構造としては、単層構造または2層以上の積層構造とすることができる。な
お、導電膜120a、120bが積層構造の場合においては、上記のスパッタリングター
ゲットの組成に限定されない。
絶縁膜118は、トランジスタ100の保護絶縁膜として機能する。
8は、窒素及びシリコンを有する。また、絶縁膜118は、酸素、水素、水、アルカリ金
属、アルカリ土類金属等のブロッキングできる機能を有する。絶縁膜118を設けること
で、酸化物半導体膜108からの酸素の外部への拡散と、絶縁膜114、116に含まれ
る酸素の外部への拡散と、外部から酸化物半導体膜108への水素、水等の入り込みを防
ぐことができる。
して機能する導電膜120bに、水素及び窒素のいずれか一方または双方を供給する機能
を有する。特に絶縁膜118としては、水素を含み、当該水素を導電膜120a、120
bに供給する機能を有すると好ましい。絶縁膜118から導電膜120a、120bに水
素が供給されることで、導電膜120a、120bは、導電体としての機能を有する。
しては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等
がある。
法やPECVD法により形成することができるが、他の方法、例えば、熱CVD(Che
mical Vapor Deposition)法により形成してもよい。熱CVD法
の例としてMOCVD(Metal Organic Chemical Vapor
Deposition)法やALD(Atomic Layer Deposition
)法を用いても良い。
されることが無いという利点を有する。
たは減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行
ってもよい。
次チャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行ってもよい。例
えば、それぞれのスイッチングバルブ(高速バルブとも呼ぶ)を切り替えて2種類以上の
原料ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第1の原料
ガスと同時またはその後に不活性ガス(アルゴン、或いは窒素など)などを導入し、第2
の原料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスはキャ
リアガスとなり、また、第2の原料ガスの導入時にも同時に不活性ガスを導入してもよい
。また、不活性ガスを導入する代わりに真空排気によって第1の原料ガスを排出した後、
第2の原料ガスを導入してもよい。第1の原料ガスが基板の表面に吸着して第1の層を成
膜し、後から導入される第2の原料ガスと反応して、第2の層が第1の層上に積層されて
薄膜が形成される。このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り返す
ことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入順序
を繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり、微細
なFETを作製する場合に適している。
導体膜、金属酸化膜などの様々な膜を形成することができ、例えば、In−Ga−ZnO
膜を成膜する場合には、トリメチルインジウム、トリメチルガリウム、及びジメチル亜鉛
を用いる。なお、トリメチルインジウムの化学式は、In(CH3)3である。また、ト
リメチルガリウムの化学式は、Ga(CH3)3である。また、ジメチル亜鉛の化学式は
、Zn(CH3)2である。また、これらの組み合わせに限定されず、トリメチルガリウ
ムに代えてトリエチルガリウム(化学式Ga(C2H5)3)を用いることもでき、ジメ
チル亜鉛に代えてジエチル亜鉛(化学式Zn(C2H5)2)を用いることもできる。
ハフニウム前駆体化合物を含む液体(ハフニウムアルコキシドや、テトラキスジメチルア
ミドハフニウム(TDMAH)などのハフニウムアミド)を気化させた原料ガスと、酸化
剤としてオゾン(O3)の2種類のガスを用いる。なお、テトラキスジメチルアミドハフ
ニウムの化学式はHf[N(CH3)2]4である。また、他の材料液としては、テトラ
キス(エチルメチルアミド)ハフニウムなどがある。
とアルミニウム前駆体化合物を含む液体(トリメチルアルミニウム(TMA)など)を気
化させた原料ガスと、酸化剤としてH2Oの2種類のガスを用いる。なお、トリメチルア
ルミニウムの化学式はAl(CH3)3である。また、他の材料液としては、トリス(ジ
メチルアミド)アルミニウム、トリイソブチルアルミニウム、アルミニウムトリス(2,
2,6,6−テトラメチル−3,5−ヘプタンジオナート)などがある。
ロロジシランを被成膜面に吸着させ、吸着物に含まれる塩素を除去し、酸化性ガス(O2
、一酸化二窒素)のラジカルを供給して吸着物と反応させる。
スとB2H6ガスを順次繰り返し導入して初期タングステン膜を形成し、その後、WF6
ガスとH2ガスを用いてタングステン膜を形成する。なお、B2H6ガスに代えてSiH
4ガスを用いてもよい。
を成膜する場合には、In(CH3)3ガスとO3ガスを順次繰り返し導入してIn−O
層を形成し、その後、Ga(CH3)3ガスとO3ガスを用いてGaO層を形成し、更に
その後Zn(CH3)2ガスとO3ガスを用いてZnO層を形成する。なお、これらの層
の順番はこの例に限らない。また、これらのガスを混ぜてIn−Ga−O層やIn−Zn
−O層、Ga−Zn−O層などの混合化合物層を形成しても良い。なお、O3ガスに変え
てAr等の不活性ガスでバブリングして得られたH2Oガスを用いても良いが、Hを含ま
ないO3ガスを用いる方が好ましい。また、In(CH3)3ガスに変えて、In(C2
H5)3ガスを用いても良い。また、Ga(CH3)3ガスに変えて、Ga(C2H5)
3ガスを用いても良い。また、Zn(CH3)2ガスを用いても良い。
。
本実施の形態では、本発明の一態様の情報処理装置の構成について、図12および図13
を参照しながら説明する。
は、情報処理装置200、情報処理装置200と共に用いることができる通信機器202
の外観の一例を説明する投影図である。
13(B)は、割り込み処理を説明するフロー図である。
本実施の形態で説明する情報処理装置200は、演算装置210および入出力装置220
を備える(図12(A)参照)。
Vおよび制御情報を供給する機能を備える。なお、本明細書において、文字情報は画像情
報Vに含まれる。
Vおよび制御情報を供給される機能を備える。
制御情報を位置情報P1に基づいて決定し供給する機能を備える。
を供給する機能を備える入力部240と、外部情報EXを受信する機能、外部情報EXを
供給する機能および制御情報を送信する機能を備える通信部290と、を備える。
ることができる。
報を表示部に表示することができる。また、入力部を用いて供給された位置情報に基づい
て制御情報を決定し、制御情報を送信することができる。その結果、利便性または信頼性
に優れた新規な情報処理装置を提供することができる。
本発明の一態様は、演算装置210、入出力装置220および筐体を備える(図12(A
)参照)。
演算装置210は、演算部211、記憶部212、伝送路214または入出力インターフ
ェース215を備える。
入出力装置220は、表示部230、入力部240、検知部250、振動部280または
通信部290を備える。
演算部211は、例えばプログラムを実行する機能を備える。例えば、実施の形態7で説
明するCPUを用いることができる。これにより、消費電力を十分に低減することができ
る。
記憶部212は、例えば演算部211が実行するプログラム、初期情報、設定情報または
画像等を記憶する機能を有する。
を用いたメモリ等を用いることができる。
入出力インターフェース215は端子または配線を備え、情報を供給し、情報を供給され
る機能を備える。例えば、伝送路214と電気的に接続することができる。また、入出力
装置220と電気的に接続することができる。
出力インターフェース215と電気的に接続することができる。また、演算部211、記
憶部212または入出力インターフェース215と電気的に接続することができる。
例えば、表示部230および入力部240を備える入出力パネルを用いることができる。
具体的には、実施の形態1で説明する入出力パネルを用いることができる。
(A)参照)。
いることができる。なお、表示部230に重なる領域を備えるタッチセンサを用いること
ができる。表示部230と表示部230に重なる領域を備えるタッチセンサを備える入出
力パネルを、タッチパネルということができる。
ップ、ドラッグ、スワイプまたはピンチイン等)をすることができる。
を解析し、解析結果が所定の条件を満たすとき、特定のジェスチャーが供給されたとする
ことができる。これにより、使用者は、所定の操作命令にあらかじめ関連付けられた特定
のジェスチャーを用いて、所定の操作命令を供給できる。
チパネルに沿ってタッチパネルに接触する指を移動するジェスチャーを用いて供給できる
。
検知部250は、周囲の状態を検知して情報P2を供給する機能を備える。
度センサまたはGPS(Global positioning System)信号受
信回路等を、検知部250に用いることができる。
振動部280は、例えば振動発生装置を備え、演算装置210からの命令に基づいて振動
する機能を備える。これにより、情報処理装置200の使用者に、振動を用いて情報を伝
えることができる。
通信部290は、ネットワーク等に情報を供給し、ネットワーク等から情報を取得する機
能を備える。または、他の通信機器等に情報を提供し、他の通信機器等から情報を取得す
る機能を備える。
情報処理装置200は、演算装置210および入出力装置220を収納する筐体を有する
。
202が送信する画像情報を確認することができる。
通信機器202は、外部情報EXを送信する機能と、制御情報を受信する機能と、通信網
と接続する機能と、を有する。そして、制御情報に基づいて、所定の動作をする機能を備
える。
音声情報等を含むデータを通信することができる。
通信機器202を用いて情報処理装置200を操作することができる。
図13を参照しながら、本発明の一態様に用いることができるプログラムを説明する。
)参照)。
第1のステップにおいて、設定を初期化する(図13(A)(S1)参照)。
第2のステップにおいて、割り込み処理を許可する(図13(A)(S2)参照)。なお
、割り込み処理が許可された演算装置は、主の処理と並行して割り込み処理を行うことが
できる。割り込み処理から主の処理に復帰した演算装置は、割り込み処理をして得た結果
を主の処理に反映することができる。
以外の値に変えてから、主の処理に復帰してもよい。これにより、プログラムを起動した
後に常に割り込み処理をさせることができる。
第3のステップにおいて、第1のステップにおいて設定された所定のモードまたは割り込
み処理において選択された所定のモードで動作する(図13(A)(S3)参照)。
示する。
間表示することができる。または、所定のイベントが供給されない場合に、表示部230
の動作を停止することができる。
第4のステップにおいて、終了命令が供給された場合は第5のステップに進み、終了命令
が供給されなかった場合は第3のステップに進むように選択する(図13(A)(S4)
参照)。
第5のステップにおいて、終了する(図13(A)(S5)参照)。
。
第6のステップにおいて、所定の期間の間に所定のイベントが供給された場合は、第7の
ステップに進み、所定のイベントが供給されなかった場合は、第8のステップに進む(図
13(B)(S6)参照)。
具体的には、5秒以下、好ましくは1秒未満、より好ましくは0.5秒未満、さらに好ま
しくは0.1秒未満を所定の期間とすることができる。
第7のステップにおいて、モードを変更する(図13(B)(S7)参照)。具体的には
、第1のモードを選択していた場合は、第2のモードを選択し、第2のモードを選択して
いた場合は、第1のモードを選択する。
第8のステップにおいて、割り込み処理を終了する(図13(B)(S8)参照)。
例えば、入力部240の釦等から供給される「クリック」や「ドラッグ」等のイベントを
、所定のイベントに用いることができる。
P1に基づいて、「タップ」、「ドラッグ」または「スワイプ」等のイベントを、所定の
イベントに用いることができる。
いることができる。
り命令」、一の画像情報の表示されている一部分の表示位置を移動して、一部分に連続す
る他の部分を表示する「スクロール命令」などを、所定のイベントに関連付けることがで
きる。
の速度等を、さまざまな命令の引数に用いることができる。
クロール命令」を実行する際に用いる表示位置を移動する速度を決定する引数などに用い
ることができる。
境等を検知して、検知された情報に基づいて、画像情報を生成してもよい。例えば、使用
環境の明るさ等を検知して、画像情報の背景に使用者の嗜好に合わせた画像を用いること
ができる。これにより、情報処理装置200を使用する使用者に好適な環境を提供するこ
とができる。
。
本実施の形態では、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込
み回数にも制限が無い半導体装置(記憶装置)、およびそれを含むCPUについて説明す
る。本実施の形態で説明するCPUは、例えば、実施の形態6で説明する情報処理装置に
用いる事が出来る。
電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無
い半導体装置(記憶装置)の一例を図14に示す。なお、図14(B)は図14(A)を
回路図で表したものである。
200と第2の半導体材料を用いたトランジスタ3300、および容量素子3400を有
している。
が好ましい。例えば、第1の半導体材料を酸化物半導体以外の半導体材料(シリコン(歪
シリコン含む)、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、
アルミニウムガリウムヒ素、インジウムリン、窒化ガリウム、有機半導体など)とし、第
2の半導体材料を酸化物半導体とすることができる。酸化物半導体以外の材料として単結
晶シリコンなどを用いたトランジスタは、高速動作が容易である。一方で、酸化物半導体
を用いたトランジスタは、オフ電流が低い。
ジスタである。トランジスタ3300は、オフ電流が小さいため、これを用いることによ
り長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要
としない、或いは、リフレッシュ動作の頻度が極めて少ない半導体記憶装置とすることが
可能となるため、消費電力を十分に低減することができる。
的に接続され、第2の配線3002はトランジスタ3200のドレイン電極と電気的に接
続されている。また、第3の配線3003はトランジスタ3300のソース電極およびド
レイン電極の一方と電気的に接続され、第4の配線3004はトランジスタ3300のゲ
ート電極と電気的に接続されている。そして、トランジスタ3200のゲート電極、およ
びトランジスタ3300のソース電極およびドレイン電極の他方は、容量素子3400の
電極の一方と電気的に接続され、第5の配線3005は容量素子3400の電極の他方と
電気的に接続されている。
能という特徴を活かすことで、次のように、情報の書き込み、保持、読み出しが可能であ
る。
ンジスタ3300がオン状態となる電位にして、トランジスタ3300をオン状態とする
。これにより、第3の配線3003の電位が、トランジスタ3200のゲート電極、およ
び容量素子3400に与えられる。すなわち、トランジスタ3200のゲート電極には、
所定の電荷が与えられる(書き込み)。ここでは、異なる二つの電位レベルを与える電荷
(以下Lowレベル電荷、Highレベル電荷という)のいずれかが与えられるものとす
る。その後、第4の配線3004の電位を、トランジスタ3300がオフ状態となる電位
にして、トランジスタ3300をオフ状態とすることにより、トランジスタ3200のゲ
ート電極に与えられた電荷が保持される(保持)。
極の電荷は長時間にわたって保持される。
えた状態で、第5の配線3005に適切な電位(読み出し電位)を与えると、トランジス
タ3200のゲート電極に保持された電荷量に応じて、第2の配線3002は異なる電位
をとる。一般に、トランジスタ3200をnチャネル型とすると、トランジスタ3200
のゲート電極にHighレベル電荷が与えられている場合の見かけのしきい値Vth_H
は、トランジスタ3200のゲート電極にLowレベル電荷が与えられている場合の見か
けのしきい値Vth_Lより低くなるためである。ここで、見かけのしきい値電圧とは、
トランジスタ3200を「オン状態」とするために必要な第5の配線3005の電位をい
うものとする。したがって、第5の配線3005の電位をVth_HとVth_Lの間の
電位V0とすることにより、トランジスタ3200のゲート電極に与えられた電荷を判別
できる。例えば、書き込みにおいて、Highレベル電荷が与えられていた場合には、第
5の配線3005の電位がV0(>Vth_H)となれば、トランジスタ3200は「オ
ン状態」となる。Lowレベル電荷が与えられていた場合には、第5の配線3005の電
位がV0(<Vth_L)となっても、トランジスタ3200は「オフ状態」のままであ
る。このため、第2の配線3002の電位を判別することで、保持されている情報を読み
出すことができる。
出せることが必要になる。例えば、情報を読み出さないメモリセルにおいては、ゲート電
極に与えられている電位にかかわらずトランジスタ3200が「オフ状態」となるような
電位、つまり、Vth_Hより小さい電位を第5の配線3005に与えることで所望のメ
モリセルの情報のみを読み出せる構造とすればよい。または、情報を読み出さないメモリ
セルにおいては、ゲート電極に与えられている電位にかかわらず、トランジスタ3200
が「オン状態」となるような電位、つまり、Vth_Lより大きい電位を第5の配線30
05に与えることで所望のメモリセルの情報のみを読み出せる構成とすればよい。
)と相違している。この場合も上記と同様の動作により情報の書き込みおよび保持動作が
可能である。
3300がオン状態となると、浮遊状態である第3の配線3003と容量素子3400と
が導通し、第3の配線3003と容量素子3400の間で電荷が再分配される。その結果
、第3の配線3003の電位が変化する。第3の配線3003の電位の変化量は、容量素
子3400の電極の一方の電位(または容量素子3400に蓄積された電荷)によって、
異なる値をとる。
の配線3003が有する容量成分をCB、電荷が再分配される前の第3の配線3003の
電位をVB0とすると、電荷が再分配された後の第3の配線3003の電位は、(CB×
VB0+C×V)/(CB+C)となる。従って、メモリセルの状態として、容量素子3
400の電極の一方の電位がV1とV0(V1>V0)の2状態をとるとすると、電位V
1を保持している場合の第3の配線3003の電位(=(CB×VB0+C×V1)/(
CB+C))は、電位V0を保持している場合の第3の配線3003の電位(=(CB×
VB0+C×V0)/(CB+C))よりも高くなることがわかる。
ができる。
トランジスタを用い、トランジスタ3300として第2の半導体材料が適用されたトラン
ジスタを駆動回路上に積層して設ける構成とすればよい。
の極めて小さいトランジスタを適用することで、極めて長期にわたり記憶内容を保持する
ことが可能である。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動
作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができ
る。また、電力の供給がない場合(ただし、電位は固定されていることが望ましい)であ
っても、長期にわたって記憶内容を保持することが可能である。
子の劣化の問題もない。例えば、従来の不揮発性メモリのように、フローティングゲート
への電子の注入や、フローティングゲートからの電子の引き抜きを行う必要がないため、
ゲート絶縁膜の劣化といった問題が全く生じない。すなわち、本実施の形態に示す半導体
装置では、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、信
頼性が飛躍的に向上する。さらに、トランジスタのオン状態、オフ状態によって、情報の
書き込みが行われるため、高速な動作も容易に実現しうる。
nit)の他に、DSP(Digital Signal Processor)、カス
タムLSI、PLD(Programmable Logic Device)等のLS
I、RF−ID(Radio Frequency Identification)に
も応用可能である。
以下で、上記の記憶装置を含むCPUについて説明する。
ic logic unit、演算回路)、ALUコントローラ1192、インストラク
ションデコーダ1193、インタラプトコントローラ1194、タイミングコントローラ
1195、レジスタ1196、レジスタコントローラ1197、バスインターフェース1
198(Bus I/F)、書き換え可能なROM1199、及びROMインターフェー
ス1189(ROM I/F)を有している。基板1190は、半導体基板、SOI基板
、ガラス基板などを用いる。ROM1199及びROMインターフェース1189は、別
チップに設けてもよい。もちろん、図15に示すCPUは、その構成を簡略化して示した
一例にすぎず、実際のCPUはその用途によって多種多様な構成を有している。例えば、
図15に示すCPUまたは演算回路を含む構成を一つのコアとし、当該コアを複数含み、
それぞれのコアが並列で動作するような構成としてもよい。また、CPUが内部演算回路
やデータバスで扱えるビット数は、例えば8ビット、16ビット、32ビット、64ビッ
トなどとすることができる。
デコーダ1193に入力され、デコードされた後、ALUコントローラ1192、インタ
ラプトコントローラ1194、レジスタコントローラ1197、タイミングコントローラ
1195に入力される。
ラ1197、タイミングコントローラ1195は、デコードされた命令に基づき、各種制
御を行なう。具体的にALUコントローラ1192は、ALU1191の動作を制御する
ための信号を生成する。また、インタラプトコントローラ1194は、CPUのプログラ
ム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク
状態から判断し、処理する。レジスタコントローラ1197は、レジスタ1196のアド
レスを生成し、CPUの状態に応じてレジスタ1196の読み出しや書き込みを行なう。
2、インストラクションデコーダ1193、インタラプトコントローラ1194、及びレ
ジスタコントローラ1197の動作のタイミングを制御する信号を生成する。例えばタイ
ミングコントローラ1195は、基準クロック信号を元に、内部クロック信号を生成する
内部クロック生成部を備えており、内部クロック信号を上記各種回路に供給する。
指示に従い、レジスタ1196における保持動作の選択を行う。すなわち、レジスタ11
96が有するメモリセルにおいて、フリップフロップによるデータの保持を行うか、容量
素子によるデータの保持を行うかを、選択する。フリップフロップによるデータの保持が
選択されている場合、レジスタ1196内のメモリセルへの、電源電圧の供給が行われる
。容量素子におけるデータの保持が選択されている場合、容量素子へのデータの書き換え
が行われ、レジスタ1196内のメモリセルへの電源電圧の供給を停止することができる
。
記憶素子1200は、電源遮断で記憶データが揮発する回路1201と、電源遮断で記憶
データが揮発しない回路1202と、スイッチ1203と、スイッチ1204と、論理素
子1206と、容量素子1207と、選択機能を有する回路1220と、を有する。回路
1202は、容量素子1208と、トランジスタ1209と、トランジスタ1210と、
を有する。なお、記憶素子1200は、必要に応じて、ダイオード、抵抗素子、インダク
タなどのその他の素子をさらに有していても良い。
への電源電圧の供給が停止した際、回路1202のトランジスタ1209のゲートには接
地電位(0V)、またはトランジスタ1209がオフする電位が入力され続ける構成とす
る。例えば、トランジスタ1209のゲートが抵抗等の負荷を介して接地される構成とす
る。
て構成され、スイッチ1204は、一導電型とは逆の導電型(例えば、pチャネル型)の
トランジスタ1214を用いて構成した例を示す。ここで、スイッチ1203の第1の端
子はトランジスタ1213のソースとドレインの一方に対応し、スイッチ1203の第2
の端子はトランジスタ1213のソースとドレインの他方に対応し、スイッチ1203は
トランジスタ1213のゲートに入力される制御信号RDによって、第1の端子と第2の
端子の間の導通または非導通(つまり、トランジスタ1213のオン状態またはオフ状態
)が選択される。スイッチ1204の第1の端子はトランジスタ1214のソースとドレ
インの一方に対応し、スイッチ1204の第2の端子はトランジスタ1214のソースと
ドレインの他方に対応し、スイッチ1204はトランジスタ1214のゲートに入力され
る制御信号RDによって、第1の端子と第2の端子の間の導通または非導通(つまり、ト
ランジスタ1214のオン状態またはオフ状態)が選択される。
ちの一方、及びトランジスタ1210のゲートと電気的に接続される。ここで、接続部分
をノードMN2とする。トランジスタ1210のソースとドレインの一方は、低電源電位
を供給することのできる配線(例えばGND線)に電気的に接続され、他方は、スイッチ
1203の第1の端子(トランジスタ1213のソースとドレインの一方)と電気的に接
続される。スイッチ1203の第2の端子(トランジスタ1213のソースとドレインの
他方)はスイッチ1204の第1の端子(トランジスタ1214のソースとドレインの一
方)と電気的に接続される。スイッチ1204の第2の端子(トランジスタ1214のソ
ースとドレインの他方)は電源電位VDDを供給することのできる配線と電気的に接続さ
れる。スイッチ1203の第2の端子(トランジスタ1213のソースとドレインの他方
)と、スイッチ1204の第1の端子(トランジスタ1214のソースとドレインの一方
)と、論理素子1206の入力端子と、容量素子1207の一対の電極のうちの一方と、
は電気的に接続される。ここで、接続部分をノードMN1とする。容量素子1207の一
対の電極のうちの他方は、一定の電位が入力される構成とすることができる。例えば、低
電源電位(GND等)または高電源電位(VDD等)が入力される構成とすることができ
る。容量素子1207の一対の電極のうちの他方は、低電源電位を供給することのできる
配線(例えばGND線)と電気的に接続される。容量素子1208の一対の電極のうちの
他方は、一定の電位が入力される構成とすることができる。例えば、低電源電位(GND
等)または高電源電位(VDD等)が入力される構成とすることができる。容量素子12
08の一対の電極のうちの他方は、低電源電位を供給することのできる配線(例えばGN
D線)と電気的に接続される。
極的に利用することによって省略することも可能である。
る。スイッチ1203及びスイッチ1204は、制御信号WEとは異なる制御信号RDに
よって第1の端子と第2の端子の間の導通状態または非導通状態を選択され、一方のスイ
ッチの第1の端子と第2の端子の間が導通状態のとき他方のスイッチの第1の端子と第2
の端子の間は非導通状態となる。
に対応する信号が入力される。図16では、回路1201から出力された信号が、トラン
ジスタ1209のソースとドレインの他方に入力される例を示した。スイッチ1203の
第2の端子(トランジスタ1213のソースとドレインの他方)から出力される信号は、
論理素子1206によってその論理値が反転された反転信号となり、回路1220を介し
て回路1201に入力される。
レインの他方)から出力される信号は、論理素子1206及び回路1220を介して回路
1201に入力する例を示したがこれに限定されない。スイッチ1203の第2の端子(
トランジスタ1213のソースとドレインの他方)から出力される信号が、論理値を反転
させられることなく、回路1201に入力されてもよい。例えば、回路1201内に、入
力端子から入力された信号の論理値が反転した信号が保持されるノードが存在する場合に
、スイッチ1203の第2の端子(トランジスタ1213のソースとドレインの他方)か
ら出力される信号を当該ノードに入力することができる。
タ1209以外のトランジスタは、酸化物半導体以外の半導体でなる層または基板119
0にチャネルが形成されるトランジスタとすることができる。例えば、シリコン層または
シリコン基板にチャネルが形成されるトランジスタとすることができる。また、記憶素子
1200に用いられるトランジスタ全てを、チャネルが酸化物半導体膜で形成されるトラ
ンジスタとすることもできる。または、記憶素子1200は、トランジスタ1209以外
にも、チャネルが酸化物半導体膜で形成されるトランジスタを含んでいてもよく、残りの
トランジスタは酸化物半導体以外の半導体でなる層または基板1190にチャネルが形成
されるトランジスタとすることもできる。
また、論理素子1206としては、例えばインバータやクロックドインバータ等を用いる
ことができる。
回路1201に記憶されていたデータを、回路1202に設けられた容量素子1208に
よって保持することができる。
例えば、酸化物半導体膜にチャネルが形成されるトランジスタのオフ電流は、結晶性を有
するシリコンにチャネルが形成されるトランジスタのオフ電流に比べて著しく低い。その
ため、酸化物半導体膜にチャネルが形成されるトランジスタをトランジスタ1209とし
て用いることによって、記憶素子1200に電源電圧が供給されない間も容量素子120
8に保持された信号は長期間にわたり保たれる。こうして、記憶素子1200は電源電圧
の供給が停止した間も記憶内容(データ)を保持することが可能である。
を行うことを特徴とする記憶素子であるため、電源電圧供給再開後に、回路1201が元
のデータを保持しなおすまでの時間を短くすることができる。
1210のゲートに入力される。そのため、記憶素子1200への電源電圧の供給が再開
された後、容量素子1208によって保持された信号に応じて、トランジスタ1210の
状態(オン状態、またはオフ状態)が決まり、回路1202から読み出すことができる。
それ故、容量素子1208に保持された信号に対応する電位が多少変動していても、元の
信号を正確に読み出すことが可能である。
記憶装置に用いることで、電源電圧の供給停止による記憶装置内のデータの消失を防ぐこ
とができる。また、電源電圧の供給を再開した後、短時間で電源供給停止前の状態に復帰
することができる。よって、プロセッサ全体、もしくはプロセッサを構成する一つ、また
は複数の論理回路において、短い時間でも電源停止を行うことができるため、消費電力を
抑えることができる。
素子1200は、DSP(Digital Signal Processor)、カス
タムLSI、PLD(Programmable Logic Device)等のLS
I、RF−ID(Radio Frequency Identification)に
も応用可能である。
合わせて実施することができる。
本実施の形態では、本発明の一態様の入出力パネルを有する電子機器について、図17を
用いて説明を行う。
5000、表示部5001、スピーカ5003、LEDランプ5004、操作キー500
5(電源スイッチ、又は操作スイッチを含む)、接続端子5006、センサ5007(力
、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、
音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい
又は赤外線を測定する機能を含むもの)、マイクロフォン5008、等を有することがで
きる。
赤外線ポート5010、等を有することができる。図17(B)は記録媒体を備えた携帯
型の画像再生装置(たとえば、DVD再生装置)であり、上述したものの他に、第2表示
部5002、記録媒体読込部5011、等を有することができる。図17(C)はゴーグ
ル型ディスプレイであり、上述したものの他に、第2表示部5002、支持部5012、
イヤホン5013、等を有することができる。図17(D)は携帯型遊技機であり、上述
したものの他に、記録媒体読込部5011、等を有することができる。図17(E)はテ
レビ受像機能付きデジタルカメラであり、上述したものの他に、アンテナ5014、シャ
ッターボタン5015、受像部5016、等を有することができる。図17(F)は携帯
型遊技機であり、上述したものの他に、第2表示部5002、記録媒体読込部5011、
等を有することができる。図17(G)は持ち運び型テレビ受像器であり、上述したもの
の他に、信号の送受信が可能な充電器5017、等を有することができる。
えば、様々な情報(静止画、動画、テキスト画像など)を表示部に表示する機能、タッチ
パネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウェア(プロ
グラム)によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコン
ピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信又は受
信を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部に表
示する機能、等を有することができる。さらに、複数の表示部を有する電子機器において
は、一つの表示部を主として画像情報を表示し、別の一つの表示部を主として文字情報を
表示する機能、または、複数の表示部に視差を考慮した画像を表示することで立体的な画
像を表示する機能、等を有することができる。さらに、受像部を有する電子機器において
は、静止画を撮影する機能、動画を撮影する機能、撮影した画像を自動または手動で補正
する機能、撮影した画像を記録媒体(外部又はカメラに内蔵)に保存する機能、撮影した
画像を表示部に表示する機能、等を有することができる。なお、図17(A)乃至図17
(G)に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有
することができる。
タン7311、7312、接続端子7313、バンド7321、留め金7322、等を有
する。
域を有している。なお、表示パネル7304としては、矩形状の表示領域としてもよい。
表示パネル7304は、時刻を表すアイコン7305、その他のアイコン7306等を表
示することができる。
ば、様々な情報(静止画、動画、テキスト画像など)を表示部に表示する機能、タッチパ
ネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウェア(プログ
ラム)によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピ
ュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信又は受信
を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示
する機能、等を有することができる。
度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電
圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むも
の)、マイクロフォン等を有することができる。なお、スマートウオッチは、発光素子を
その表示パネル7304に用いることにより作製することができる。
。
合は、XとYとが電気的に接続されている場合と、XとYとが機能的に接続されている場
合と、XとYとが直接接続されている場合とが、本明細書等に開示されているものとする
。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず
、図または文章に示された接続関係以外のものも、図または文章に記載されているものと
する。
、など)であるとする。
とする素子(例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイ
オード、表示素子、発光素子、負荷など)が、XとYとの間に接続されていない場合であ
り、XとYとの電気的な接続を可能とする素子(例えば、スイッチ、トランジスタ、容量
素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など)を介さずに
、XとYとが、接続されている場合である。
とする素子(例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイ
オード、表示素子、発光素子、負荷など)が、XとYとの間に1個以上接続されることが
可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイ
ッチは、導通状態(オン状態)、または、非導通状態(オフ状態)になり、電流を流すか
流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択し
て切り替える機能を有している。なお、XとYとが電気的に接続されている場合は、Xと
Yとが直接的に接続されている場合を含むものとする。
とする回路(例えば、論理回路(インバータ、NAND回路、NOR回路など)、信号変
換回路(DA変換回路、AD変換回路、ガンマ補正回路など)、電位レベル変換回路(電
源回路(昇圧回路、降圧回路など)、信号の電位レベルを変えるレベルシフタ回路など)
、電圧源、電流源、切り替え回路、増幅回路(信号振幅または電流量などを大きく出来る
回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など)、信号生成
回路、記憶回路、制御回路など)が、XとYとの間に1個以上接続されることが可能であ
る。なお、一例として、XとYとの間に別の回路を挟んでいても、Xから出力された信号
がYへ伝達される場合は、XとYとは機能的に接続されているものとする。なお、XとY
とが機能的に接続されている場合は、XとYとが直接的に接続されている場合と、XとY
とが電気的に接続されている場合とを含むものとする。
が電気的に接続されている場合(つまり、XとYとの間に別の素子又は別の回路を挟んで
接続されている場合)と、XとYとが機能的に接続されている場合(つまり、XとYとの
間に別の回路を挟んで機能的に接続されている場合)と、XとYとが直接接続されている
場合(つまり、XとYとの間に別の素子又は別の回路を挟まずに接続されている場合)と
が、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明示
的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合
と同様な内容が、本明細書等に開示されているものとする。
さず)、Xと電気的に接続され、トランジスタのドレイン(又は第2の端子など)が、Z
2を介して(又は介さず)、Yと電気的に接続されている場合や、トランジスタのソース
(又は第1の端子など)が、Z1の一部と直接的に接続され、Z1の別の一部がXと直接
的に接続され、トランジスタのドレイン(又は第2の端子など)が、Z2の一部と直接的
に接続され、Z2の別の一部がYと直接的に接続されている場合では、以下のように表現
することが出来る。
の端子など)とは、互いに電気的に接続されており、X、トランジスタのソース(又は第
1の端子など)、トランジスタのドレイン(又は第2の端子など)、Yの順序で電気的に
接続されている。」と表現することができる。または、「トランジスタのソース(又は第
1の端子など)は、Xと電気的に接続され、トランジスタのドレイン(又は第2の端子な
ど)はYと電気的に接続され、X、トランジスタのソース(又は第1の端子など)、トラ
ンジスタのドレイン(又は第2の端子など)、Yは、この順序で電気的に接続されている
」と表現することができる。または、「Xは、トランジスタのソース(又は第1の端子な
ど)とドレイン(又は第2の端子など)とを介して、Yと電気的に接続され、X、トラン
ジスタのソース(又は第1の端子など)、トランジスタのドレイン(又は第2の端子など
)、Yは、この接続順序で設けられている」と表現することができる。これらの例と同様
な表現方法を用いて、回路構成における接続の順序について規定することにより、トラン
ジスタのソース(又は第1の端子など)と、ドレイン(又は第2の端子など)とを、区別
して、技術的範囲を決定することができる。
は、少なくとも第1の接続経路を介して、Xと電気的に接続され、前記第1の接続経路は
、第2の接続経路を有しておらず、前記第2の接続経路は、トランジスタを介した、トラ
ンジスタのソース(又は第1の端子など)とトランジスタのドレイン(又は第2の端子な
ど)との間の経路であり、前記第1の接続経路は、Z1を介した経路であり、トランジス
タのドレイン(又は第2の端子など)は、少なくとも第3の接続経路を介して、Yと電気
的に接続され、前記第3の接続経路は、前記第2の接続経路を有しておらず、前記第3の
接続経路は、Z2を介した経路である。」と表現することができる。または、「トランジ
スタのソース(又は第1の端子など)は、少なくとも第1の接続経路によって、Z1を介
して、Xと電気的に接続され、前記第1の接続経路は、第2の接続経路を有しておらず、
前記第2の接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイン
(又は第2の端子など)は、少なくとも第3の接続経路によって、Z2を介して、Yと電
気的に接続され、前記第3の接続経路は、前記第2の接続経路を有していない。」と表現
することができる。または、「トランジスタのソース(又は第1の端子など)は、少なく
とも第1の電気的パスによって、Z1を介して、Xと電気的に接続され、前記第1の電気
的パスは、第2の電気的パスを有しておらず、前記第2の電気的パスは、トランジスタの
ソース(又は第1の端子など)からトランジスタのドレイン(又は第2の端子など)への
電気的パスであり、トランジスタのドレイン(又は第2の端子など)は、少なくとも第3
の電気的パスによって、Z2を介して、Yと電気的に接続され、前記第3の電気的パスは
、第4の電気的パスを有しておらず、前記第4の電気的パスは、トランジスタのドレイン
(又は第2の端子など)からトランジスタのソース(又は第1の端子など)への電気的パ
スである。」と表現することができる。これらの例と同様な表現方法を用いて、回路構成
における接続経路について規定することにより、トランジスタのソース(又は第1の端子
など)と、ドレイン(又は第2の端子など)とを、区別して、技術的範囲を決定すること
ができる。
、Y、Z1、Z2は、対象物(例えば、装置、素子、回路、配線、電極、端子、導電膜、
層、など)であるとする。
る場合であっても、1つの構成要素が、複数の構成要素の機能を併せ持っている場合もあ
る。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及び
電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電
気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場
合も、その範疇に含める。
FPC1 フレキシブルプリント基板
C(g,h) 交差部
C1(g) 導電膜
C2(h) 導電膜
C2B(h) 導電膜
CP 容量素子
DC 検知回路
OSC 発振回路
GD 駆動回路
SD 駆動回路
M1 トランジスタ
MA トランジスタ
MB トランジスタ
MC トランジスタ
MD トランジスタ
ME トランジスタ
MDB トランジスタ
MDC トランジスタ
MDE トランジスタ
MN1 ノード
MN2 ノード
P1 位置情報
P2 情報
EX 外部情報
V 画像情報
R1 期間
R2 期間
R3 期間
R4 垂直帰線期間
V0 電位
V1 電位
VDD 電源電位
100 トランジスタ
102 基板
104 導電膜
106 絶縁膜
107 絶縁膜
108 酸化物半導体膜
108a 酸化物半導体膜
108b 酸化物半導体膜
108c 酸化物半導体膜
112a 導電膜
112b 導電膜
114 絶縁膜
116 絶縁膜
118 絶縁膜
120a 導電膜
120b 導電膜
150 トランジスタ
200 情報処理装置
202 通信機器
210 演算装置
211 演算部
212 記憶部
214 伝送路
215 入出力インターフェース
220 入出力装置
230 表示部
240 入力部
250 検知部
280 振動部
290 通信部
700 入出力装置
700B 入出力装置
700C 入出力装置
700E 入出力装置
700P 入出力パネル
701 絶縁膜
701C 絶縁膜
702(i,j) 画素
704 導電膜
705 接合層
706 絶縁膜
708 半導体膜
708A 領域
708B 領域
708C 領域
710 基材
710P 機能膜
711 導電膜
712A 導電膜
712B 導電膜
716 絶縁膜
718 絶縁膜
719 接続部
721 絶縁膜
722A 接続部
722B 接続部
724 導電膜
724B 導電膜
724C 導電膜
728 絶縁膜
730(i,j) 画素回路
750(i,j) 表示素子
751(i,j) 第1の電極
752 第2の電極
753 発光性の有機化合物を含む層
753C 発光性の有機化合物を含む層
770 基材
773 保護膜
773a 保護膜
773b 保護膜
773c 保護膜
1189 ROMインターフェース
1190 基板
1191 ALU
1192 ALUコントローラ
1193 インストラクションデコーダ
1194 インタラプトコントローラ
1195 タイミングコントローラ
1196 レジスタ
1197 レジスタコントローラ
1198 バスインターフェース
1199 ROM
1200 記憶素子
1201 回路
1202 回路
1203 スイッチ
1204 スイッチ
1206 論理素子
1207 容量素子
1208 容量素子
1209 トランジスタ
1210 トランジスタ
1213 トランジスタ
1214 トランジスタ
1220 回路
3001 配線
3002 配線
3003 配線
3004 配線
3005 配線
3200 トランジスタ
3300 トランジスタ
3400 容量素子
5000 筐体
5001 表示部
5002 表示部
5003 スピーカ
5004 LEDランプ
5005 操作キー
5006 接続端子
5007 センサ
5008 マイクロフォン
5009 スイッチ
5010 赤外線ポート
5011 記録媒体読込部
5012 支持部
5013 イヤホン
5014 アンテナ
5015 シャッターボタン
5016 受像部
5017 充電器
7302 筐体
7304 表示パネル
7305 アイコン
7306 アイコン
7311 操作ボタン
7312 操作ボタン
7313 接続端子
7321 バンド
7322 留め金
Claims (7)
- 表示素子と、第1の導電膜と、第2の導電膜と、を基材上に有し、
前記表示素子は、前記第1の導電膜上、及び前記第2の導電膜上に配置された第1の電極と、前記第1の電極上に配置された第2の電極と、を有し、
前記第1の導電膜は、前記表示素子が有する前記第1の電極と電気的に接続され、
前記第2の導電膜は、前記表示素子と重なりを有する領域に配置される入出力パネルであって、
前記入出力パネルは、前記第1の導電膜及び前記第2の導電膜を用いて前記基材の裏側において近接するものの位置情報を取得する機能を有する入出力パネル。 - 請求項1において、
前記第2の導電膜は、透光性を有する領域を、前記第1の電極と重なる領域に有する入出力パネル。 - 請求項1または請求項2において、
複数の画素回路を有し、
前記複数の画素回路は、前記表示素子をそれぞれ有し、
前記複数の画素回路のうち行方向に配設される複数の画素回路と電気的に接続される走査線と、
前記複数の画素回路のうち列方向に配設される複数の画素回路と電気的に接続される信号線と、を有し、
前記第1の導電膜は、前記行方向に配設される複数の画素回路および前記列方向に配設される複数の画素回路と電気的に接続される入出力パネル。 - 請求項3において、
前記画素回路は、
前記走査線と電気的に接続されるゲート電極および前記信号線と電気的に接続される第1の電極を有する第1のトランジスタと、
前記第1のトランジスタの第2の電極と電気的に接続されるゲート電極、前記第1の導電膜と電気的に接続される第1の電極および前記表示素子の第1の電極と電気的に接続される第2の電極を有する第2のトランジスタと、
前記第2のトランジスタのゲート電極に電気的に接続される第1の電極および前記第2のトランジスタの第2の電極と電気的に接続される第2の電極を有する容量素子と、を有する入出力パネル。 - 請求項4において、
前記第1のトランジスタまたは前記第2のトランジスタは、半導体膜を有し、
前記半導体膜は、インジウム、ガリウム、亜鉛および酸素を含む入出力パネル。 - 請求項1乃至請求項5のいずれか一において、
前記第2の導電膜は、インジウム、ガリウム、亜鉛および酸素を含む入出力パネル。 - 請求項1乃至請求項6のいずれか一において、
前記表示素子は、発光性の有機化合物を含む層を、前記第1の電極および前記第2の電極の間に有し、
前記第1の電極は、透光性を有する領域を、前記第2の電極と重なる領域に有し、
断面視において、前記第2の電極と前記第1の導電膜との間に、前記第2の導電膜が配置される領域を有する入出力パネル。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015179183 | 2015-09-11 | ||
JP2015179183 | 2015-09-11 | ||
JP2016173662A JP6807683B2 (ja) | 2015-09-11 | 2016-09-06 | 入出力パネル |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016173662A Division JP6807683B2 (ja) | 2015-09-11 | 2016-09-06 | 入出力パネル |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021064379A JP2021064379A (ja) | 2021-04-22 |
JP6983989B2 true JP6983989B2 (ja) | 2021-12-17 |
Family
ID=58236856
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016173662A Active JP6807683B2 (ja) | 2015-09-11 | 2016-09-06 | 入出力パネル |
JP2020203330A Active JP6983989B2 (ja) | 2015-09-11 | 2020-12-08 | 入出力パネル |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016173662A Active JP6807683B2 (ja) | 2015-09-11 | 2016-09-06 | 入出力パネル |
Country Status (2)
Country | Link |
---|---|
US (1) | US10234983B2 (ja) |
JP (2) | JP6807683B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102365490B1 (ko) | 2016-07-13 | 2022-02-18 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 입출력 패널, 입출력 장치, 반도체 장치 |
US20180053811A1 (en) | 2016-08-22 | 2018-02-22 | Emagin Corporation | Arrangement of color sub-pixels for full color oled and method of manufacturing same |
US11437451B2 (en) * | 2016-09-22 | 2022-09-06 | Emagin Corporation | Large area display and method for making same |
KR20180075783A (ko) * | 2016-12-26 | 2018-07-05 | 삼성디스플레이 주식회사 | 압력 센서 및 이를 구비하는 표시 장치 |
CN109545837B (zh) * | 2018-12-17 | 2020-10-13 | 武汉华星光电半导体显示技术有限公司 | Amoled柔性显示装置 |
Family Cites Families (126)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60198861A (ja) | 1984-03-23 | 1985-10-08 | Fujitsu Ltd | 薄膜トランジスタ |
JPH0244256B2 (ja) | 1987-01-28 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPS63210023A (ja) | 1987-02-24 | 1988-08-31 | Natl Inst For Res In Inorg Mater | InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法 |
JPH0244260B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0244258B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0244262B2 (ja) | 1987-02-27 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0244263B2 (ja) | 1987-04-22 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH05251705A (ja) | 1992-03-04 | 1993-09-28 | Fuji Xerox Co Ltd | 薄膜トランジスタ |
JP3479375B2 (ja) | 1995-03-27 | 2003-12-15 | 科学技術振興事業団 | 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法 |
KR100394896B1 (ko) | 1995-08-03 | 2003-11-28 | 코닌클리케 필립스 일렉트로닉스 엔.브이. | 투명스위칭소자를포함하는반도체장치 |
JP3625598B2 (ja) | 1995-12-30 | 2005-03-02 | 三星電子株式会社 | 液晶表示装置の製造方法 |
JP4170454B2 (ja) | 1998-07-24 | 2008-10-22 | Hoya株式会社 | 透明導電性酸化物薄膜を有する物品及びその製造方法 |
JP2000150861A (ja) | 1998-11-16 | 2000-05-30 | Tdk Corp | 酸化物薄膜 |
JP3276930B2 (ja) | 1998-11-17 | 2002-04-22 | 科学技術振興事業団 | トランジスタ及び半導体装置 |
TW460731B (en) | 1999-09-03 | 2001-10-21 | Ind Tech Res Inst | Electrode structure and production method of wide viewing angle LCD |
JP4089858B2 (ja) | 2000-09-01 | 2008-05-28 | 国立大学法人東北大学 | 半導体デバイス |
KR20020038482A (ko) | 2000-11-15 | 2002-05-23 | 모리시타 요이찌 | 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널 |
JP3997731B2 (ja) | 2001-03-19 | 2007-10-24 | 富士ゼロックス株式会社 | 基材上に結晶性半導体薄膜を形成する方法 |
JP2002289859A (ja) | 2001-03-23 | 2002-10-04 | Minolta Co Ltd | 薄膜トランジスタ |
JP4090716B2 (ja) | 2001-09-10 | 2008-05-28 | 雅司 川崎 | 薄膜トランジスタおよびマトリクス表示装置 |
JP3925839B2 (ja) | 2001-09-10 | 2007-06-06 | シャープ株式会社 | 半導体記憶装置およびその試験方法 |
JP4164562B2 (ja) | 2002-09-11 | 2008-10-15 | 独立行政法人科学技術振興機構 | ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ |
EP1443130B1 (en) | 2001-11-05 | 2011-09-28 | Japan Science and Technology Agency | Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film |
JP4507480B2 (ja) | 2001-12-27 | 2010-07-21 | ソニー株式会社 | 表示装置 |
JP4083486B2 (ja) | 2002-02-21 | 2008-04-30 | 独立行政法人科学技術振興機構 | LnCuO(S,Se,Te)単結晶薄膜の製造方法 |
CN1445821A (zh) | 2002-03-15 | 2003-10-01 | 三洋电机株式会社 | ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法 |
JP3933591B2 (ja) | 2002-03-26 | 2007-06-20 | 淳二 城戸 | 有機エレクトロルミネッセント素子 |
US7339187B2 (en) | 2002-05-21 | 2008-03-04 | State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University | Transistor structures |
JP2004022625A (ja) | 2002-06-13 | 2004-01-22 | Murata Mfg Co Ltd | 半導体デバイス及び該半導体デバイスの製造方法 |
US7105868B2 (en) | 2002-06-24 | 2006-09-12 | Cermet, Inc. | High-electron mobility transistor with zinc oxide |
US7067843B2 (en) | 2002-10-11 | 2006-06-27 | E. I. Du Pont De Nemours And Company | Transparent oxide semiconductor thin film transistors |
JP4166105B2 (ja) | 2003-03-06 | 2008-10-15 | シャープ株式会社 | 半導体装置およびその製造方法 |
JP2004273732A (ja) | 2003-03-07 | 2004-09-30 | Sharp Corp | アクティブマトリクス基板およびその製造方法 |
JP4108633B2 (ja) | 2003-06-20 | 2008-06-25 | シャープ株式会社 | 薄膜トランジスタおよびその製造方法ならびに電子デバイス |
US7262463B2 (en) | 2003-07-25 | 2007-08-28 | Hewlett-Packard Development Company, L.P. | Transistor including a deposited channel region having a doped portion |
US7282782B2 (en) | 2004-03-12 | 2007-10-16 | Hewlett-Packard Development Company, L.P. | Combined binary oxide semiconductor device |
CN1998087B (zh) | 2004-03-12 | 2014-12-31 | 独立行政法人科学技术振兴机构 | 非晶形氧化物和薄膜晶体管 |
US7145174B2 (en) | 2004-03-12 | 2006-12-05 | Hewlett-Packard Development Company, Lp. | Semiconductor device |
US7297977B2 (en) | 2004-03-12 | 2007-11-20 | Hewlett-Packard Development Company, L.P. | Semiconductor device |
US7211825B2 (en) | 2004-06-14 | 2007-05-01 | Yi-Chi Shih | Indium oxide-based thin film transistors and circuits |
KR101133753B1 (ko) | 2004-07-26 | 2012-04-09 | 삼성전자주식회사 | 감지 소자를 내장한 액정 표시 장치 |
JP2006100760A (ja) | 2004-09-02 | 2006-04-13 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
US7285501B2 (en) | 2004-09-17 | 2007-10-23 | Hewlett-Packard Development Company, L.P. | Method of forming a solution processed device |
US7298084B2 (en) | 2004-11-02 | 2007-11-20 | 3M Innovative Properties Company | Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes |
CN101057333B (zh) | 2004-11-10 | 2011-11-16 | 佳能株式会社 | 发光器件 |
US7453065B2 (en) | 2004-11-10 | 2008-11-18 | Canon Kabushiki Kaisha | Sensor and image pickup device |
US7829444B2 (en) | 2004-11-10 | 2010-11-09 | Canon Kabushiki Kaisha | Field effect transistor manufacturing method |
AU2005302962B2 (en) | 2004-11-10 | 2009-05-07 | Canon Kabushiki Kaisha | Amorphous oxide and field effect transistor |
US7863611B2 (en) | 2004-11-10 | 2011-01-04 | Canon Kabushiki Kaisha | Integrated circuits utilizing amorphous oxides |
US7791072B2 (en) | 2004-11-10 | 2010-09-07 | Canon Kabushiki Kaisha | Display |
KR100911698B1 (ko) | 2004-11-10 | 2009-08-10 | 캐논 가부시끼가이샤 | 비정질 산화물을 사용한 전계 효과 트랜지스터 |
US7579224B2 (en) | 2005-01-21 | 2009-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a thin film semiconductor device |
TWI562380B (en) | 2005-01-28 | 2016-12-11 | Semiconductor Energy Lab Co Ltd | Semiconductor device, electronic device, and method of manufacturing semiconductor device |
TWI481024B (zh) | 2005-01-28 | 2015-04-11 | Semiconductor Energy Lab | 半導體裝置,電子裝置,和半導體裝置的製造方法 |
US7858451B2 (en) | 2005-02-03 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device, semiconductor device and manufacturing method thereof |
US7948171B2 (en) | 2005-02-18 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
US20060197092A1 (en) | 2005-03-03 | 2006-09-07 | Randy Hoffman | System and method for forming conductive material on a substrate |
US8681077B2 (en) | 2005-03-18 | 2014-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device, driving method and electronic apparatus thereof |
US7544967B2 (en) | 2005-03-28 | 2009-06-09 | Massachusetts Institute Of Technology | Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications |
US7645478B2 (en) | 2005-03-31 | 2010-01-12 | 3M Innovative Properties Company | Methods of making displays |
US8300031B2 (en) | 2005-04-20 | 2012-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element |
JP2006344849A (ja) | 2005-06-10 | 2006-12-21 | Casio Comput Co Ltd | 薄膜トランジスタ |
US7691666B2 (en) | 2005-06-16 | 2010-04-06 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
US7402506B2 (en) | 2005-06-16 | 2008-07-22 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
US7507618B2 (en) | 2005-06-27 | 2009-03-24 | 3M Innovative Properties Company | Method for making electronic devices using metal oxide nanoparticles |
KR100711890B1 (ko) | 2005-07-28 | 2007-04-25 | 삼성에스디아이 주식회사 | 유기 발광표시장치 및 그의 제조방법 |
JP2007059128A (ja) | 2005-08-23 | 2007-03-08 | Canon Inc | 有機el表示装置およびその製造方法 |
JP5116225B2 (ja) | 2005-09-06 | 2013-01-09 | キヤノン株式会社 | 酸化物半導体デバイスの製造方法 |
JP2007073705A (ja) | 2005-09-06 | 2007-03-22 | Canon Inc | 酸化物半導体チャネル薄膜トランジスタおよびその製造方法 |
JP4850457B2 (ja) | 2005-09-06 | 2012-01-11 | キヤノン株式会社 | 薄膜トランジスタ及び薄膜ダイオード |
JP4280736B2 (ja) | 2005-09-06 | 2009-06-17 | キヤノン株式会社 | 半導体素子 |
EP1998375A3 (en) | 2005-09-29 | 2012-01-18 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device having oxide semiconductor layer and manufacturing method |
JP5078246B2 (ja) | 2005-09-29 | 2012-11-21 | 株式会社半導体エネルギー研究所 | 半導体装置、及び半導体装置の作製方法 |
JP5037808B2 (ja) | 2005-10-20 | 2012-10-03 | キヤノン株式会社 | アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置 |
KR20090130089A (ko) | 2005-11-15 | 2009-12-17 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 다이오드 및 액티브 매트릭스 표시장치 |
TWI292281B (en) | 2005-12-29 | 2008-01-01 | Ind Tech Res Inst | Pixel structure of active organic light emitting diode and method of fabricating the same |
US7867636B2 (en) | 2006-01-11 | 2011-01-11 | Murata Manufacturing Co., Ltd. | Transparent conductive film and method for manufacturing the same |
JP4977478B2 (ja) | 2006-01-21 | 2012-07-18 | 三星電子株式会社 | ZnOフィルム及びこれを用いたTFTの製造方法 |
US7576394B2 (en) | 2006-02-02 | 2009-08-18 | Kochi Industrial Promotion Center | Thin film transistor including low resistance conductive thin films and manufacturing method thereof |
US7977169B2 (en) | 2006-02-15 | 2011-07-12 | Kochi Industrial Promotion Center | Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof |
KR20070101595A (ko) | 2006-04-11 | 2007-10-17 | 삼성전자주식회사 | ZnO TFT |
US20070252928A1 (en) | 2006-04-28 | 2007-11-01 | Toppan Printing Co., Ltd. | Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof |
JP5028033B2 (ja) | 2006-06-13 | 2012-09-19 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
JP4999400B2 (ja) | 2006-08-09 | 2012-08-15 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
JP4609797B2 (ja) | 2006-08-09 | 2011-01-12 | Nec液晶テクノロジー株式会社 | 薄膜デバイス及びその製造方法 |
JP4332545B2 (ja) | 2006-09-15 | 2009-09-16 | キヤノン株式会社 | 電界効果型トランジスタ及びその製造方法 |
JP4274219B2 (ja) | 2006-09-27 | 2009-06-03 | セイコーエプソン株式会社 | 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置 |
JP5164357B2 (ja) | 2006-09-27 | 2013-03-21 | キヤノン株式会社 | 半導体装置及び半導体装置の製造方法 |
US7622371B2 (en) | 2006-10-10 | 2009-11-24 | Hewlett-Packard Development Company, L.P. | Fused nanocrystal thin film semiconductor and method |
US7772021B2 (en) | 2006-11-29 | 2010-08-10 | Samsung Electronics Co., Ltd. | Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays |
JP2008140684A (ja) | 2006-12-04 | 2008-06-19 | Toppan Printing Co Ltd | カラーelディスプレイおよびその製造方法 |
US7920129B2 (en) | 2007-01-03 | 2011-04-05 | Apple Inc. | Double-sided touch-sensitive panel with shield and drive combined layer |
KR101303578B1 (ko) | 2007-01-05 | 2013-09-09 | 삼성전자주식회사 | 박막 식각 방법 |
US8207063B2 (en) | 2007-01-26 | 2012-06-26 | Eastman Kodak Company | Process for atomic layer deposition |
KR100851215B1 (ko) | 2007-03-14 | 2008-08-07 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치 |
US7795613B2 (en) | 2007-04-17 | 2010-09-14 | Toppan Printing Co., Ltd. | Structure with transistor |
KR101325053B1 (ko) | 2007-04-18 | 2013-11-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
KR20080094300A (ko) | 2007-04-19 | 2008-10-23 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이 |
KR101334181B1 (ko) | 2007-04-20 | 2013-11-28 | 삼성전자주식회사 | 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법 |
WO2008133345A1 (en) | 2007-04-25 | 2008-11-06 | Canon Kabushiki Kaisha | Oxynitride semiconductor |
KR101345376B1 (ko) | 2007-05-29 | 2013-12-24 | 삼성전자주식회사 | ZnO 계 박막 트랜지스터 및 그 제조방법 |
US8202365B2 (en) | 2007-12-17 | 2012-06-19 | Fujifilm Corporation | Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film |
JP5014971B2 (ja) | 2007-12-19 | 2012-08-29 | ソニーモバイルディスプレイ株式会社 | ディスプレイ装置 |
JP4816668B2 (ja) | 2008-03-28 | 2011-11-16 | ソニー株式会社 | タッチセンサ付き表示装置 |
JP5081035B2 (ja) | 2008-03-28 | 2012-11-21 | 株式会社竹中工務店 | 犯罪リスク評価装置及び犯罪リスク評価プログラム |
JP4623179B2 (ja) | 2008-09-18 | 2011-02-02 | ソニー株式会社 | 薄膜トランジスタおよびその製造方法 |
JP5451280B2 (ja) | 2008-10-09 | 2014-03-26 | キヤノン株式会社 | ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置 |
US8217913B2 (en) | 2009-02-02 | 2012-07-10 | Apple Inc. | Integrated touch screen |
JP4888669B2 (ja) * | 2009-03-30 | 2012-02-29 | カシオ計算機株式会社 | 表示装置及び表示装置の駆動制御方法並びに表示装置の製造方法 |
JP5191453B2 (ja) | 2009-06-29 | 2013-05-08 | 株式会社ジャパンディスプレイウェスト | タッチセンサ、表示装置および電子機器 |
TWI576746B (zh) * | 2010-12-31 | 2017-04-01 | 劉鴻達 | 雙模式觸控感應的顯示器 |
JP5789113B2 (ja) * | 2011-03-31 | 2015-10-07 | 株式会社Joled | 表示装置および電子機器 |
US8878176B2 (en) | 2011-08-11 | 2014-11-04 | The Hong Kong University Of Science And Technology | Metal-oxide based thin-film transistors with fluorinated active layer |
KR101971147B1 (ko) * | 2012-04-09 | 2019-04-23 | 삼성디스플레이 주식회사 | 터치 센서를 포함하는 표시 장치 |
JP5971708B2 (ja) | 2012-08-27 | 2016-08-17 | 株式会社ジャパンディスプレイ | タッチパネル内蔵型表示装置 |
US9535277B2 (en) | 2012-09-05 | 2017-01-03 | Semiconductor Energy Laboratory Co., Ltd. | Conductive oxide film, display device, and method for forming conductive oxide film |
KR101932126B1 (ko) * | 2012-09-24 | 2018-12-24 | 엘지디스플레이 주식회사 | 터치 타입 유기발광다이오드 표시장치 |
JP6131071B2 (ja) | 2013-03-14 | 2017-05-17 | 株式会社ジャパンディスプレイ | タッチパネル内蔵型表示装置 |
US9817520B2 (en) | 2013-05-20 | 2017-11-14 | Semiconductor Energy Laboratory Co., Ltd. | Imaging panel and imaging device |
WO2015132694A1 (en) | 2014-03-07 | 2015-09-11 | Semiconductor Energy Laboratory Co., Ltd. | Touch sensor, touch panel, and manufacturing method of touch panel |
JP2015187852A (ja) | 2014-03-13 | 2015-10-29 | 株式会社半導体エネルギー研究所 | タッチパネル |
JP6613044B2 (ja) | 2014-04-22 | 2019-11-27 | 株式会社半導体エネルギー研究所 | 表示装置、表示モジュール、及び電子機器 |
JP2015215606A (ja) | 2014-04-22 | 2015-12-03 | 株式会社半導体エネルギー研究所 | 液晶表示装置、およびそれを備える電子機器 |
JP6468686B2 (ja) | 2014-04-25 | 2019-02-13 | 株式会社半導体エネルギー研究所 | 入出力装置 |
JP2016184096A (ja) * | 2015-03-26 | 2016-10-20 | 株式会社ジャパンディスプレイ | 表示装置、表示装置の駆動方法 |
CN107850963B (zh) * | 2015-07-22 | 2020-11-17 | 夏普株式会社 | 具有触摸面板的显示装置以及其制造方法 |
-
2016
- 2016-09-06 JP JP2016173662A patent/JP6807683B2/ja active Active
- 2016-09-08 US US15/259,117 patent/US10234983B2/en active Active
-
2020
- 2020-12-08 JP JP2020203330A patent/JP6983989B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2021064379A (ja) | 2021-04-22 |
US10234983B2 (en) | 2019-03-19 |
JP6807683B2 (ja) | 2021-01-06 |
JP2017054508A (ja) | 2017-03-16 |
US20170075475A1 (en) | 2017-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6898503B2 (ja) | 半導体装置 | |
JP6856802B2 (ja) | 表示パネル | |
JP7003185B2 (ja) | 表示装置 | |
JP6983989B2 (ja) | 入出力パネル | |
JP6849386B2 (ja) | 表示パネル及び情報処理装置 | |
JP2024009288A (ja) | 入力装置 | |
JP6739274B2 (ja) | 表示装置 | |
JP7044921B2 (ja) | 表示パネル | |
JP7083594B2 (ja) | 表示装置 | |
JP2017059239A (ja) | 入出力装置、情報処理装置 | |
JP6869039B2 (ja) | 情報処理装置 | |
JP2021121925A (ja) | 電子機器 | |
JP2017097342A (ja) | 表示装置、入出力装置、情報処理装置 | |
JP6725226B2 (ja) | 表示パネル |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211025 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211102 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211124 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6983989 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |