JP7044921B2 - 表示パネル - Google Patents

表示パネル Download PDF

Info

Publication number
JP7044921B2
JP7044921B2 JP2021036057A JP2021036057A JP7044921B2 JP 7044921 B2 JP7044921 B2 JP 7044921B2 JP 2021036057 A JP2021036057 A JP 2021036057A JP 2021036057 A JP2021036057 A JP 2021036057A JP 7044921 B2 JP7044921 B2 JP 7044921B2
Authority
JP
Japan
Prior art keywords
film
transistor
oxide semiconductor
insulating film
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021036057A
Other languages
English (en)
Other versions
JP2021105723A (ja
Inventor
昌孝 中田
雅博 片山
清治 保本
広樹 安達
将孝 佐藤
紘慈 楠
吉晴 平形
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2021105723A publication Critical patent/JP2021105723A/ja
Application granted granted Critical
Publication of JP7044921B2 publication Critical patent/JP7044921B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)
  • Optical Filters (AREA)

Description

本発明の一態様は、表示パネル、入出力装置、情報処理装置、半導体装置または半導体装
置の作製方法に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の
一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明
の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・
オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明
の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、
それらの駆動方法、または、それらの製造方法、を一例として挙げることができる。
基板の同一面側に集光手段と画素電極を設け、集光手段の光軸上に画素電極の可視光を透
過する領域を重ねて設ける構成を有する液晶表示装置や、集光方向Ｘと非集光方向Ｙを有
する異方性の集光手段を用い、非集光方向Ｙと画素電極の可視光を透過する領域の長軸方
向を一致して設ける構成を有する液晶表示装置が、知られている（特許文献１）。
特開２０１１－１９１７５０号公報
本発明の一態様は、利便性または信頼性に優れた新規な表示パネルを提供することを課題
の一とする。または、利便性または信頼性に優れた新規な入出力装置を提供することを課
題の一とする。または、利便性または信頼性に優れた新規な表示パネルの作製方法を提供
することを課題の一とする。または、新規な表示パネル、新規な入出力装置、新規な表示
パネルの作製方法または新規な半導体装置を提供することを課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一
態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題
は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図
面、請求項などの記載から、これら以外の課題を抽出することが可能である。
（１）本発明の一態様は、信号線と、画素と、端子と、を有する表示パネルである。
画素は信号線と電気的に接続され、画素は画素回路と、第２の表示素子と、第２の導電膜
と、第１の導電膜と、第１の絶縁膜と、第１の表示素子と、第１の中間膜と、を備える。
画素回路は、信号線と電気的に接続される。
第２の表示素子は、画素回路と電気的に接続される。
第２の導電膜は、画素回路と電気的に接続される。
第１の導電膜は、第２の導電膜と重なる領域を備える。
第１の絶縁膜は第２の導電膜と第１の導電膜の間に挟まれる領域を備え、第１の絶縁膜は
第１の導電膜と第２の導電膜の間に挟まれる領域に開口部を備える。
第２の導電膜は、開口部において第１の導電膜と電気的に接続される。
第１の表示素子は第１の導電膜と電気的に接続され、第１の表示素子は第１の導電膜と電
気的に接続される第１の電極を備える。
第１の中間膜は第１の絶縁膜との間に第１の導電膜を挟む領域を備え、第１の中間膜は第
１の電極と接する領域を備える。
端子は信号線と電気的に接続され、端子は第３の導電膜と、第２の中間膜と、を備える。
第３の導電膜は信号線と電気的に接続される。
第２の中間膜は第３の導電膜と接する領域を備え、第２の中間膜は第３の導電膜と接する
領域に、第１の中間膜が第１の電極と接する領域の面積より大きい面積を備える。
（２）また、本発明の一態様は、上記の第１の中間膜が導電性酸化物または酸化物半導体
を含み、上記の第２の中間膜が導電性酸化物または酸化物半導体を含む、上記の表示パネ
ルである。
（３）また、本発明の一態様は、上記の第１の中間膜が、第１の電極と接する領域を備え
、領域は４００μｍ２以上１９００μｍ２以下の面積を備える上記の表示パネルである。
（４）また、本発明の一態様は、上記の第２の中間膜が、第３の導電膜と接する領域を備
え、領域は、０．０２ｍｍ２以上の面積を備える上記の表示パネルである。
上記本発明の一態様の表示パネルは、第１の中間膜、第１の中間膜と接する領域を具備す
る第１の電極、第１の電極を具備する第１の表示素子および第１の表示素子と電気的に接
続される画素回路を備える画素と、画素と電気的に接続される信号線と、信号線と電気的
に接続される第３の導電膜および第３の導電膜と接する領域を具備する第２の中間膜を備
える端子と、を含んで構成される。
これにより、第１の表示素子を駆動する信号を、第２の中間膜に接する第３の導電膜に供
給することができる。または、第１の中間膜に接する第１の電極を備える第１の表示素子
を、当該信号を用いて駆動することができる。その結果、利便性または信頼性に優れた新
規な表示パネルを提供できる。
（５）また、本発明の一態様は、第２の絶縁膜を有する上記の表示パネルである。
第２の絶縁膜は、第１の開口部および第２の開口部を備える。
第１の開口部は、第１の中間膜および第１の電極と重なる領域または第１の中間膜および
第１の絶縁膜と重なる領域を備える。
第２の開口部は、第２の中間膜および第３の導電膜と重なる領域を備える。
第２の絶縁膜は第１の開口部の周縁に沿って、第１の中間膜および第１の絶縁膜の間に挟
まれる領域を備え、第２の絶縁膜は第２の開口部の周縁に沿って、第２の中間膜および第
３の導電膜の間に挟まれる領域を備える。
（６）また、本発明の一態様は、上記の第１の中間膜が、第２の絶縁膜に埋め込まれた側
端部を備え、第２の中間膜が、第２の絶縁膜に埋め込まれた側端部を備える上記の表示パ
ネルである。
上記本発明の一態様の表示パネルは、第１の中間膜および第１の電極と重なる領域または
第１の中間膜および第１の絶縁膜と重なる領域を備える第１の開口部と、第２の中間膜お
よび第３の導電膜と重なる第２の開口部と、を備える第２の絶縁膜を含んで構成される。
これにより、画素回路および第２の表示素子への不純物の拡散を抑制しながら、第１の電
極が接する第１の中間膜と、第３の導電膜が接する第２の中間膜と、を第２の絶縁膜から
露出させることができる。その結果、利便性または信頼性に優れた新規な表示パネルを提
供できる。
（７）また、本発明の一態様は、第１の表示素子を用いた表示を視認できる範囲の一部に
おいて、第２の表示素子を用いた表示を視認できるように上記の第２の表示素子が配設さ
れる、上記の表示パネルである。
これにより、第１の表示素子を用いた表示を視認することができる領域の一部において、
第２の表示素子を用いた表示を視認することができる。または、表示パネルの姿勢等を変
えることなく使用者は表示を視認することができる。その結果、利便性または信頼性に優
れた新規な表示パネルを提供することができる。
（８）また、本発明の一態様は、上記の第２の表示素子が、第１の表示素子が表示をする
領域に囲まれた領域に表示をする機能を備える上記の表示パネルである。
（９）また、本発明の一態様は、上記の第１の表示素子が、反射膜と、反射する光の強さ
を制御する機能と、を備える上記の表示パネルである。
反射膜は入射する光を反射する機能を備え、反射膜は開口部を備える。
第２の表示素子は、開口部に向けて光を射出する機能を有する。
（１０）また、本発明の一態様は、一群の複数の画素と、他の一群の複数の画素と、走査
線と、を有する上記の表示パネルである。
一群の複数の画素は画素を含み、一群の複数の画素は行方向に配設される。
他の一群の複数の画素は画素を含み、他の一群の複数の画素は行方向と交差する列方向に
配設される。
走査線は、行方向に配設される一群の複数の画素と電気的に接続される。
列方向に配設される他の一群の複数の画素は、信号線と電気的に接続される。
一の画素の行方向または列方向に隣接する他の画素は、一の画素に対する開口部の配置と
異なるように配置された開口部を備える。
上記本発明の一態様の表示パネルは、第１の表示素子と、第１の表示素子と電気的に接続
される第１の導電膜と、第１の導電膜と重なる領域を備える第２の導電膜と、第２の導電
膜と第１の導電膜の間に挟まれる領域を備える第１の絶縁膜と、第２の導電膜との間に第
１の導電膜を挟む領域を備える第１の中間膜と、第２の導電膜と電気的に接続される画素
回路と、画素回路と電気的に接続される第２の表示素子と、を含み、第１の絶縁膜は開口
部を備え、第２の導電膜は第１の導電膜と開口部で電気的に接続される。
これにより、例えば同一の工程を用いて形成することができる画素回路を用いて、第１の
表示素子と、第１の表示素子とは異なる方法を用いて表示をする第２の表示素子と、を駆
動することができる。その結果、利便性または信頼性に優れた新規な表示パネルを提供す
ることができる。
（１１）また、本発明の一態様は、上記の表示パネルと、入力部と、を有する入出力装置
である。
入力部は表示パネルと重なる領域を備え、入力部は表示パネルと重なる領域に近接するも
のを検知する機能を備える。入力部は、制御線と、信号線と、検知素子を備える。
制御線は行方向に延在し、信号線は行方向と交差する列方向に延在する。
検知素子は透光性を備える。検知素子は制御線と電気的に接続される第１の電極と、信号
線と電気的に接続される第２の電極と、を備える。
第２の電極は、表示パネルと重なる領域に近接するものによって一部が遮られる電界を、
第１の電極との間に形成するように配置される。
（１２）また、本発明の一態様は、上記検知素子が、画素と重なる領域を備える上記の入
出力装置である。
第１の電極は、透光性の導電膜を備え、第２の電極は透光性の導電膜を備える。
上記本発明の一態様の入出力装置は、画素と重なる領域に透光性を備える検知素子を含ん
で構成される。これにより、表示パネルの表示を遮ることなく、表示パネルと重なる領域
に近接するものを検知することができる。その結果、利便性または信頼性に優れた新規な
入出力装置を提供することができる。
（１３）また、本発明の一態様は、キーボード、ハードウェアボタン、ポインティングデ
バイス、タッチセンサ、照度センサ、撮像装置、音声入力装置、視線入力装置、姿勢検出
装置、のうち一以上と、上記のいずれか一に記載の表示パネルと、を含む、情報処理装置
である。
これにより、消費電力を低減し、明るい場所でも優れた視認性を確保することができる。
その結果、利便性または信頼性に優れた新規な情報処理装置を提供することができる。
（１４）また、本発明の一態様は、第１のステップ乃至第１２のステップを有する表示パ
ネルの作製方法である。
第１のステップにおいて、工程用基板と重なる領域を有する第１の中間膜および第２の中
間膜を形成する。
第２のステップにおいて、第１の中間膜および第２の中間膜を覆う第２の絶縁膜を成膜す
る。
第３のステップにおいて、第２の絶縁膜を加熱する。
第４のステップにおいて、第１の開口部および第２の開口部を第２の絶縁膜に形成する。
第５のステップにおいて、第１の中間膜と重なる領域を備える第１の導電膜を形成する。
第６のステップにおいて、第１の絶縁膜を形成する。
第７のステップにおいて、第１の導電膜と重なる領域の第１の絶縁膜に一の開口部を形成
し、第２の中間膜と重なる領域の第１の絶縁膜に他の開口部を形成し、一の開口部と重な
る第２の導電膜、他の開口部と重なる第３の導電膜および画素回路を形成する。
第８のステップにおいて、画素回路と電気的に接続される第２の表示素子を形成する。
第９のステップにおいて、工程用基板との間に第２の表示素子を挟む第２の基板を積層す
る。
第１０のステップにおいて、工程用基板から分離する。
第１１のステップにおいて、第１の導電膜との間に第１の中間膜を挟む配向膜を形成する
。
第１２のステップにおいて、第１の導電膜との間に配向膜を挟む基板を積層する。
上記本発明の一態様の表示パネルの作製方法は、第１の中間膜および第２の中間膜を形成
するステップと、第１の中間膜および第２の中間膜を覆う第２の絶縁膜を形成するステッ
プと、工程用基板から分離するステップと、を含んで構成される。これにより、第１の中
間膜が第２の絶縁膜から露出した領域と、第２の中間膜が第２の絶縁膜から露出した領域
と、を形成することができる。その結果、利便性または信頼性に優れた新規な表示パネル
の作製方法を提供することができる。
本明細書に添付した図面では、構成要素を機能ごとに分類し、互いに独立したブロックと
してブロック図を示しているが、実際の構成要素は機能ごとに完全に切り分けることが難
しく、一つの構成要素が複数の機能に係わることもあり得る。
本明細書においてトランジスタが有するソースとドレインは、トランジスタの極性及び各
端子に与えられる電位の高低によって、その呼び方が入れ替わる。一般的に、ｎチャネル
型トランジスタでは、低い電位が与えられる端子がソースと呼ばれ、高い電位が与えられ
る端子がドレインと呼ばれる。また、ｐチャネル型トランジスタでは、低い電位が与えら
れる端子がドレインと呼ばれ、高い電位が与えられる端子がソースと呼ばれる。本明細書
では、便宜上、ソースとドレインとが固定されているものと仮定して、トランジスタの接
続関係を説明する場合があるが、実際には上記電位の関係に従ってソースとドレインの呼
び方が入れ替わる。
本明細書においてトランジスタのソースとは、活性層として機能する半導体膜の一部であ
るソース領域、或いは上記半導体膜に接続されたソース電極を意味する。同様に、トラン
ジスタのドレインとは、上記半導体膜の一部であるドレイン領域、或いは上記半導体膜に
接続されたドレイン電極を意味する。また、ゲートはゲート電極を意味する。
本明細書においてトランジスタが直列に接続されている状態とは、例えば、第１のトラン
ジスタのソースまたはドレインの一方のみが、第２のトランジスタのソースまたはドレイ
ンの一方のみに接続されている状態を意味する。また、トランジスタが並列に接続されて
いる状態とは、第１のトランジスタのソースまたはドレインの一方が第２のトランジスタ
のソースまたはドレインの一方に接続され、第１のトランジスタのソースまたはドレイン
の他方が第２のトランジスタのソースまたはドレインの他方に接続されている状態を意味
する。
本明細書において接続とは、電気的な接続を意味しており、電流、電圧または電位が、供
給可能、或いは伝送可能な状態に相当する。従って、接続している状態とは、直接接続し
ている状態を必ずしも指すわけではなく、電流、電圧または電位が、供給可能、或いは伝
送可能であるように、配線、抵抗、ダイオード、トランジスタなどの回路素子を介して間
接的に接続している状態も、その範疇に含む。
本明細書において回路図上は独立している構成要素どうしが接続されている場合であって
も、実際には、例えば配線の一部が電極として機能する場合など、一の導電膜が、複数の
構成要素の機能を併せ持っている場合もある。本明細書において接続とは、このような、
一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
また、本明細書中において、トランジスタの第１の電極または第２の電極の一方がソース
電極を、他方がドレイン電極を指す。
本発明の一態様によれば、利便性または信頼性に優れた新規な表示パネルを提供できる。
または、利便性または信頼性に優れた新規な入出力装置を提供できる。または、利便性ま
たは信頼性に優れた新規な表示パネルの作製方法を提供できる。または、新規な表示パネ
ル、新規な入出力装置、新規な表示パネルの作製方法または、新規な半導体装置を提供で
きる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一
態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は
、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面
、請求項などの記載から、これら以外の効果を抽出することが可能である。
実施の形態に係る表示パネルの構成を説明する図。 実施の形態に係る表示パネルの断面の構成を説明する断面図。 実施の形態に係る表示パネルの断面の構成を説明する断面図。 実施の形態に係る表示パネルの構成を説明する回路図。 実施の形態に係る表示パネルの構成を説明するブロック図および模式図。 実施の形態に係る入出力装置の構成を説明する図。 実施の形態に係る入出力装置の断面の構成を説明する断面図。 実施の形態に係る入出力装置の断面の構成を説明する断面図。 実施の形態に係る入出力装置の検知素子の構成を説明する図。 実施の形態に係る入出力装置の構成を説明する図。 実施の形態に係る入出力装置の断面の構成を説明する断面図。 実施の形態に係る入出力装置の断面の構成を説明する断面図。 実施の形態に係るトランジスタの構成を説明する図。 実施の形態に係るトランジスタの構成を説明する図。 実施の形態に係る表示パネルの作製方法を説明するフロー図。 実施の形態に係る表示パネルの作製方法を説明する図。 実施の形態に係る表示パネルの作製方法を説明する図。 実施の形態に係る表示パネルの作製方法を説明する図。 実施の形態に係る表示パネルの作製方法を説明する図。 実施の形態に係る表示パネルの作製方法を説明する図。 実施の形態に係る表示パネルの作製方法を説明する図。 実施の形態に係る表示パネルの作製方法を説明する図。 実施の形態に係る表示パネルの作製方法を説明する図。 実施の形態に係る情報処理装置の構成を説明するブロック図および投影図。 実施の形態に係る表示部の構成を説明するブロック図および回路図。 実施の形態に係るプログラムを説明するフローチャート。 実施の形態に係る半導体装置の構成を説明する断面図および回路図。 実施の形態に係るＣＰＵの構成を説明するブロック図。 実施の形態に係る記憶素子の構成を説明する回路図。 実施の形態に係る電子機器の構成を説明する図。 実施例に係る表示パネルの構成を説明する図。 実施の形態に係る表示パネルの断面の構成を説明する断面図。 実施の形態に係る表示パネルの断面の構成を説明する断面図。
本発明の一態様の表示パネルは、第１の中間膜、第１の中間膜と接する領域を具備する第
１の電極、第１の電極を具備する第１の表示素子および第１の表示素子と電気的に接続さ
れる画素回路を備える画素と、画素と電気的に接続される信号線と、信号線と電気的に接
続される第３の導電膜および第３の導電膜と接する領域を具備する第２の中間膜を備える
端子と、を含んで構成される。
これにより、第１の表示素子を駆動する信号を、第２の中間膜に接する第３の導電膜に供
給することができる。または、第１の中間膜に接する第１の電極を備える第１の表示素子
を、当該信号を用いて駆動することができる。その結果、利便性または信頼性に優れた新
規な表示パネルを提供できる。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定さ
れず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し
得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の
記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において
、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、
その繰り返しの説明は省略する。
（実施の形態１）
本実施の形態では、本発明の一態様の表示パネルの構成について、図１乃至図５を参照し
ながら説明する。
図１は本発明の一態様の表示パネル７００の構成を説明する図である。図１（Ａ）は本発
明の一態様の表示パネル７００の上面図である。図１（Ｂ－１）は図１（Ａ）の一部を説
明する下面図であり、図１（Ｂ－２）は図１（Ｂ－１）に図示する一部の構成を省略して
説明する下面図である。
図２は本発明の一態様の表示パネル７００の構成を説明する図である。図２（Ａ）は図１
（Ａ）の切断線Ｘ１－Ｘ２、Ｘ３－Ｘ４、Ｘ５－Ｘ６における断面図であり、図２（Ｂ）
は表示パネルの一部の構成を説明する断面図である。
図３は本発明の一態様の表示パネル７００の構成を説明する図である。図３（Ａ）は図１
（Ａ）の切断線Ｘ７－Ｘ８、Ｘ９－Ｘ１０、Ｘ１１－Ｘ１２における断面図であり、図３
（Ｂ）は表示パネルの一部の構成を説明する断面図である。
図４は本発明の一態様の表示パネル７００が備える画素回路に用いることができる画素回
路５３０（ｉ，ｊ）および画素回路５３０（ｉ，ｊ＋１）の回路図である。
図５（Ａ）は本発明の一態様の表示パネル７００に用いることができる画素および配線等
の配置を説明するブロック図である。図５（Ｂ－１）および図５（Ｂ－２）は本発明の一
態様の表示パネル７００に用いることができる開口部７５１Ｈの配置を説明する模式図で
ある。
なお、本明細書において、１以上の整数を値にとる変数を符号に用いる場合がある。例え
ば、１以上の整数の値をとる変数ｐを含む（ｐ）を、最大ｐ個の構成要素のいずれかを特
定する符号の一部に用いる場合がある。また、例えば、１以上の整数の値をとる変数ｍお
よび変数ｎを含む（ｍ，ｎ）を、最大ｍ×ｎ個の構成要素のいずれかを特定する符号の一
部に用いる場合がある。
＜表示パネルの構成例１．＞
本実施の形態で説明する表示パネル７００は、信号線Ｓ１（ｊ）と、画素７０２（ｉ，ｊ
）と、端子５１９Ｂと、を有する（図１（Ａ）および図１（Ｂ－１）参照）。
画素７０２（ｉ，ｊ）は、信号線Ｓ１（ｊ）と電気的に接続される（図１（Ｂ－１）また
は（Ｂ－２）参照）。
画素７０２（ｉ，ｊ）は、画素回路５３０（ｉ，ｊ）と、第２の表示素子５５０（ｉ，ｊ
）と、第２の導電膜と、第１の導電膜と、絶縁膜５０１Ｃと、第１の表示素子７５０（ｉ
，ｊ）と、第１の中間膜７５４Ａと、を備える（図２、図３および図４参照）。
画素回路５３０（ｉ，ｊ）は、信号線Ｓ１（ｊ）と電気的に接続される。
第２の表示素子５５０（ｉ，ｊ）は、画素回路５３０（ｉ，ｊ）と電気的に接続される。
第２の導電膜は、画素回路５３０（ｉ，ｊ）と電気的に接続され、第１の導電膜は、第２
の導電膜と重なる領域を備える。例えば、第２の導電膜を、スイッチＳＷ１に用いること
ができるトランジスタのソース電極またはドレイン電極として機能する導電膜５１２Ｂに
用いることができる。また、例えば、第１の導電膜を、第１の表示素子７５０（ｉ，ｊ）
の第１の電極７５１（ｉ，ｊ）に用いることができる（図３（Ａ）参照）。
絶縁膜５０１Ｃは、第２の導電膜と第１の導電膜の間に挟まれる領域を備え、絶縁膜５０
１Ｃは、第１の導電膜と第２の導電膜の間に挟まれる領域に開口部５９１Ａを備える。ま
た、絶縁膜５０１Ｃは、絶縁膜５０１Ａおよび第３の導電膜５１１Ｂに挟まれる領域を備
える。また、絶縁膜５０１Ｃは、絶縁膜５０１Ａおよび第３の導電膜５１１Ｂに挟まれる
領域に開口部５９１Ｂおよび開口部５９１Ｃを備える。
第２の導電膜は、開口部５９１Ａにおいて第１の導電膜と電気的に接続される。例えば、
第２の導電膜を兼ねる導電膜５１２Ｂは、第１の導電膜を兼ねる第１の電極７５１（ｉ，
ｊ）と電気的に接続される。ところで、絶縁膜５０１Ｃに設けられた開口部５９１Ａにお
いて第２の導電膜と電気的に接続される第１の導電膜を、貫通電極ということができる。
第１の表示素子７５０（ｉ，ｊ）は、第１の導電膜と電気的に接続され、第１の表示素子
７５０（ｉ，ｊ）は、第１の導電膜と電気的に接続される第１の電極７５１（ｉ，ｊ）を
備える。
第１の中間膜７５４Ａは、絶縁膜５０１Ｃとの間に第１の導電膜を挟む領域を備え、第１
の中間膜７５４Ａは、第１の電極７５１（ｉ，ｊ）と接する領域を備える。
端子５１９Ｂは、信号線Ｓ１（ｊ）と電気的に接続され、端子５１９Ｂは、第３の導電膜
５１１Ｂと、第２の中間膜７５４Ｂと、を備える（図２（Ａ）参照）。
第３の導電膜５１１Ｂは、信号線Ｓ１（ｊ）と電気的に接続される。
第２の中間膜７５４Ｂは、第３の導電膜５１１Ｂと接する領域を備え、第２の中間膜７５
４Ｂは、第３の導電膜５１１Ｂと接する領域に、第１の中間膜７５４Ａが第１の電極７５
１（ｉ，ｊ）と接する領域の面積より大きい面積を備える。
なお、上述の第３の導電膜５１１Ｂと接する領域を備える第２の中間膜７５４Ｂの構成は
、例えば、第２の中間膜７５４Ｂおよび第３の導電膜５１１Ｂの間に、第２の中間膜７５
４Ｂおよび第３の導電膜５１１Ｂと接する導電性の膜が配設される構成を含む。この場合
、導電性の膜が第３の導電膜５１１Ｂと接する領域と重なる、導電性の膜が第２の中間膜
７５４Ｂと接する領域の面積を、第３の導電膜５１１Ｂと接する第２の中間膜７５４Ｂの
領域の面積とする。
なお、例えば、導電材料ＡＣＦ１を用いて、端子５１９Ｂとフレキシブルプリント基板Ｆ
ＰＣ１を電気的に接続することができる。
また、本実施の形態で説明する表示パネルの第１の中間膜７５４Ａは、導電性酸化物また
は酸化物半導体を含み、第２の中間膜７５４Ｂは、導電性酸化物または酸化物半導体を含
む。
また、本実施の形態で説明する表示パネルの第１の中間膜７５４Ａは、第１の電極７５１
（ｉ，ｊ）と接する領域を備え、当該領域は４００μｍ２以上１９００μｍ２以下の面積
を備える。
また、本実施の形態で説明する表示パネルの第２の中間膜７５４Ｂは、第３の導電膜５１
１Ｂと接する領域を備え、当該領域は０．０２ｍｍ２以上の面積を備える。
本実施の形態で説明する表示パネルは、第１の中間膜、第１の中間膜と接する領域を具備
する第１の電極、第１の電極を具備する第１の表示素子および第１の表示素子と電気的に
接続される画素回路を備える画素と、画素と電気的に接続される信号線と、信号線と電気
的に接続される第３の導電膜および第３の導電膜と接する領域を具備する第２の中間膜を
備える端子と、を含んで構成される。
これにより、第１の表示素子を駆動する信号を、第２の中間膜に接する第３の導電膜に供
給することができる。または、第１の中間膜に接する第１の電極を備える第１の表示素子
を、当該信号を用いて駆動することができる。その結果、利便性または信頼性に優れた新
規な表示パネルを提供できる。
また、本実施の形態で説明する表示パネルは、絶縁膜５０１Ａを有する。
絶縁膜５０１Ａは、第１の開口部５９２Ａおよび第２の開口部５９２Ｂを備える。また、
絶縁膜５０１Ａは、開口部５９２Ｃを備える（図２（Ａ）または図３（Ａ）参照）。
第１の開口部５９２Ａは、第１の中間膜７５４Ａおよび第１の電極７５１（ｉ，ｊ）と重
なる領域または第１の中間膜７５４Ａおよび絶縁膜５０１Ｃと重なる領域を備える。
第２の開口部５９２Ｂは、第２の中間膜７５４Ｂおよび第３の導電膜５１１Ｂと重なる領
域を備える。また、開口部５９２Ｃは、中間膜７５４Ｃと重なる領域を備える。
絶縁膜５０１Ａは、第１の開口部５９２Ａの周縁に沿って、第１の中間膜７５４Ａおよび
絶縁膜５０１Ｃの間に挟まれる領域を備え、絶縁膜５０１Ａは、第２の開口部５９２Ｂの
周縁に沿って、第２の中間膜７５４Ｂおよび第３の導電膜５１１Ｂの間に挟まれる領域を
備える。
また、本実施の形態で説明する表示パネルの第１の中間膜７５４Ａは、絶縁膜５０１Ａに
埋め込まれた側端部を備え、第２の中間膜７５４Ｂは、絶縁膜５０１Ａに埋め込まれた側
端部を備える。
本実施の形態で説明する表示パネルは、第１の中間膜および第１の電極と重なる領域また
は第１の中間膜および第１の絶縁膜と重なる領域を備える第１の開口部と、第２の中間膜
および第３の導電膜と重なる第２の開口部と、を備える第２の絶縁膜を含んで構成される
。
これにより、画素回路および第２の表示素子への不純物の拡散を抑制しながら、第１の電
極が接する第１の中間膜と、第３の導電膜が接する第２の中間膜と、を第２の絶縁膜から
露出させることができる。その結果、利便性または信頼性に優れた新規な表示パネルを提
供できる。
また、本実施の形態で説明する表示パネルでは、第１の表示素子７５０（ｉ，ｊ）を用い
た表示を視認できる範囲の一部において、第２の表示素子５５０（ｉ，ｊ）を用いた表示
を視認できるように第２の表示素子５５０（ｉ，ｊ）が配設される。
これにより、第１の表示素子を用いた表示を視認することができる領域の一部において、
第２の表示素子を用いた表示を視認することができる。または、使用者は、表示パネルの
姿勢等を変えることなく表示を視認することができる。その結果、利便性または信頼性に
優れた新規な表示パネルを提供することができる。
また、本実施の形態で説明する表示パネルの第２の表示素子５５０（ｉ，ｊ）は、第１の
表示素子７５０（ｉ，ｊ）が表示をする領域に囲まれた領域に表示をする機能を備える。
また、本実施の形態で説明する表示パネルの第１の表示素子７５０（ｉ，ｊ）は、反射膜
と、反射する光の強さを制御する機能と、を備える。なお、例えば、第１の表示素子７５
０（ｉ，ｊ）の反射膜に、第１の導電膜または第１の電極７５１（ｉ，ｊ）等を用いるこ
とができる。
反射膜は入射する光を反射する機能を備え、反射膜は、開口部７５１Ｈを備える。
第２の表示素子５５０（ｉ，ｊ）は、開口部７５１Ｈに向けて光を射出する機能を有する
。
また、本実施の形態で説明する表示パネルは、画素７０２（ｉ，ｊ）と、一群の画素７０
２（ｉ，１）乃至画素７０２（ｉ，ｎ）と、他の一群の画素７０２（１，ｊ）乃至画素７
０２（ｍ，ｊ）と、走査線Ｇ１（ｉ）と、を有する（図５（Ａ）参照）。なお、ｉは１以
上ｍ以下の整数であり、ｊは１以上ｎ以下の整数であり、ｍおよびｎは１以上の整数であ
る。
一群の画素７０２（ｉ，１）乃至画素７０２（ｉ，ｎ）は、画素７０２（ｉ，ｊ）を含み
、一群の画素７０２（ｉ，１）乃至画素７０２（ｉ，ｎ）は、行方向（図中に矢印Ｒで示
す方向）に配設される。
他の一群の画素７０２（１，ｊ）乃至画素７０２（ｍ，ｊ）は、画素７０２（ｉ，ｊ）を
含み、他の一群の画素７０２（１，ｊ）乃至画素７０２（ｍ，ｊ）は、行方向と交差する
列方向（図中に矢印Ｃで示す方向）に配設される。
走査線Ｇ１（ｉ）は、行方向に配設される一群の画素７０２（ｉ，１）乃至画素７０２（
ｉ，ｎ）と電気的に接続される。
列方向に配設される他の一群の画素７０２（１，ｊ）乃至画素７０２（ｍ，ｊ）は、信号
線Ｓ１（ｊ）と電気的に接続される。
一の画素の行方向または列方向に隣接する他の画素は、一の画素に対する開口部７５１Ｈ
の配置と異なるように配置された開口部７５１Ｈを備える。
例えば、画素７０２（ｉ，ｊ）の行方向に隣接する画素７０２（ｉ，ｊ＋１）は、画素７
０２（ｉ，ｊ）に対する開口部７５１Ｈの配置と異なるように配置される開口部を備える
（図５（Ｂ－１）参照）。
例えば、画素７０２（ｉ，ｊ）の列方向に隣接する画素７０２（ｉ＋１，ｊ）は、画素７
０２（ｉ，ｊ）に対する開口部７５１Ｈの配置と異なるように配置される開口部を備える
（図５（Ｂ－２）参照）。なお、例えば、第１の電極７５１（ｉ，ｊ）を反射膜に用いる
ことができる。
本実施の形態で説明する表示パネルは、第１の表示素子と、第１の表示素子と電気的に接
続される第１の導電膜と、第１の導電膜と重なる領域を備える第２の導電膜と、第２の導
電膜と第１の導電膜の間に挟まれる領域を備える第１の絶縁膜と、第２の導電膜との間に
第１の導電膜を挟む領域を備える第１の中間膜と、第２の導電膜と電気的に接続される画
素回路と、画素回路と電気的に接続される第２の表示素子と、を含み、第１の絶縁膜は開
口部を備え、第２の導電膜は第１の導電膜と開口部で電気的に接続される。
これにより、例えば同一の工程を用いて形成することができる画素回路を用いて、第１の
表示素子と、第１の表示素子とは異なる方法を用いて表示をする第２の表示素子と、を駆
動することができる。その結果、利便性または信頼性に優れた新規な表示パネルを提供す
ることができる。
また、本実施の形態で説明する表示パネルは、走査線Ｇ２（ｉ）と、配線ＣＳＣＯＭと、
配線ＡＮＯと、を有する（図５（Ａ）参照）。
また、本実施の形態で説明する表示パネルの第１の表示素子７５０（ｉ，ｊ）は、液晶材
料を含む層７５３と、第１の電極７５１（ｉ，ｊ）および第２の電極７５２と、を備える
。なお、第２の電極７５２は、第１の電極７５１（ｉ，ｊ）との間に液晶材料の配向を制
御する電界が形成されるように配置される（図２（Ａ）および図３（Ａ）参照）。
また、本実施の形態で説明する表示パネルは、配向膜ＡＦ１および配向膜ＡＦ２を備える
。配向膜ＡＦ２は、配向膜ＡＦ１との間に液晶材料を含む層７５３を挟むように配設され
る。
また、本実施の形態で説明する表示パネルの第２の表示素子５５０（ｉ，ｊ）は、第３の
電極５５１（ｉ，ｊ）と、第４の電極５５２と、発光性の材料を含む層５５３（ｊ）と、
を備える。
第４の電極５５２は、第３の電極５５１（ｉ，ｊ）と重なる領域を備える。発光性の材料
を含む層５５３（ｊ）は、第３の電極５５１（ｉ，ｊ）および第４の電極５５２の間に配
設される領域を備える。そして、第３の電極５５１（ｉ，ｊ）は、接続部５２２において
、画素回路５３０（ｉ，ｊ）と電気的に接続される。
また、本実施の形態で説明する表示パネルは、着色膜ＣＦ１と、遮光膜ＢＭと、絶縁膜７
７１と、機能膜７７０Ｐと、機能膜７７０Ｄと、を有する。また、着色膜ＣＦ２を有する
。
着色膜ＣＦ１は、第１の表示素子７５０（ｉ，ｊ）と重なる領域を備える。遮光膜ＢＭは
、第１の表示素子７５０（ｉ，ｊ）と重なる領域に開口部を備える。着色膜ＣＦ２は、絶
縁膜５０１Ｃおよび第２の表示素子５５０（ｉ，ｊ）の間に配設され、開口部７５１Ｈと
重なる領域を備える。
絶縁膜７７１は、着色膜ＣＦ１と液晶材料を含む層７５３の間または遮光膜ＢＭと液晶材
料を含む層７５３の間に配設される。これにより、着色膜ＣＦ１の厚さに基づく凹凸を平
坦にすることができる。または、遮光膜ＢＭまたは着色膜ＣＦ１等から液晶材料を含む層
７５３への不純物の拡散を、抑制することができる。
機能膜７７０Ｐは、第１の表示素子７５０（ｉ，ｊ）と重なる領域を備える。
機能膜７７０Ｄは、第１の表示素子７５０（ｉ，ｊ）と重なる領域を備える。機能膜７７
０Ｄは、第１の表示素子７５０（ｉ，ｊ）との間に基板７７０を挟むように配設される。
これにより、例えば、第１の表示素子７５０（ｉ，ｊ）が反射する光を拡散することがで
きる。
また、本実施の形態で説明する表示パネルは、基板５７０と、基板７７０と、機能層５２
０と、を有する。
基板７７０は、基板５７０と重なる領域を備える。
機能層５２０は、基板５７０および基板７７０の間に配設される領域を備える。機能層５
２０は、画素回路５３０（ｉ，ｊ）と、第２の表示素子５５０（ｉ，ｊ）と、絶縁膜５２
１と、絶縁膜５２８と、を含む。また、機能層５２０は、絶縁膜５１８および絶縁膜５１
６を含む（図２（Ａ）および図２（Ｂ）参照）。
絶縁膜５２１は、画素回路５３０（ｉ，ｊ）および第２の表示素子５５０（ｉ，ｊ）の間
に配設される。
絶縁膜５２８は、絶縁膜５２１および基板５７０の間に配設され、第２の表示素子５５０
（ｉ，ｊ）と重なる領域に開口部を備える。第３の電極５５１（ｉ，ｊ）の周縁に沿って
形成される絶縁膜５２８は、第３の電極５５１（ｉ，ｊ）および第４の電極５５２の短絡
を防止することができる。
絶縁膜５１８は、絶縁膜５２１および画素回路５３０（ｉ，ｊ）の間に配設される領域を
備え、絶縁膜５１６は、絶縁膜５１８および画素回路５３０（ｉ，ｊ）の間に配設される
領域を備える。
また、本実施の形態で説明する表示パネルは、接合層５０５と、封止材７０５と、構造体
ＫＢ１と、を有する。
接合層５０５は、機能層５２０および基板５７０の間に配設され、機能層５２０および基
板５７０を貼り合せる機能を備える。
封止材７０５は、機能層５２０および基板７７０の間に配設され、機能層５２０および基
板７７０を貼り合わせる機能を備える。
構造体ＫＢ１は、機能層５２０および基板７７０の間に所定の間隙を設ける機能を備える
。
また、本実施の形態で説明する表示パネルは、端子５１９Ｃを有する。端子５１９Ｃは、
導電膜５１１Ｃと、中間膜７５４Ｃと、を備える。
導電膜５１１Ｃは、例えば配線ＶＣＯＭ１と電気的に接続され、中間膜７５４Ｃは、導電
膜５１１Ｃと接する領域を備える。
中間膜７５４Ｃは、導電膜５１１Ｃと接する領域に、第１の中間膜７５４Ａが第１の電極
７５１（ｉ，ｊ）と接する領域の面積より大きい面積を備える。
導電体ＣＰは、端子５１９Ｃと第２の電極７５２の間に挟まれ、端子５１９Ｃと第２の電
極７５２を電気的に接続する。例えば、導電性の粒子を導電体ＣＰに用いることができる
。
また、本実施の形態で説明する表示パネルは、駆動回路ＧＤと、駆動回路ＳＤと、を有す
る（図１（Ａ）および図５（Ａ）参照）。
駆動回路ＧＤは、走査線Ｇ１（ｉ）と電気的に接続される。駆動回路ＧＤは、例えばトラ
ンジスタＭＤを備える。具体的には、画素回路５３０（ｉ，ｊ）が備えるトランジスタに
含まれる半導体膜と同じ工程で形成することができる半導体膜を含むトランジスタをトラ
ンジスタＭＤに用いることができる（図２（Ａ）および図２（Ｂ）参照）。
駆動回路ＳＤは、信号線Ｓ１（ｊ）と電気的に接続される。駆動回路ＳＤは、例えば端子
５１９Ｂと電気的に接続される。
以下に、表示パネルを構成する個々の要素について説明する。なお、これらの構成は明確
に分離できず、一つの構成が他の構成を兼ねる場合や他の構成の一部を含む場合がある。
例えば第１の導電膜を第１の電極７５１（ｉ，ｊ）に用いることができる。また、第１の
導電膜を反射膜に用いることができる。
また、第２の導電膜をトランジスタのソース電極またはドレイン電極の機能を備える導電
膜５１２Ｂに用いることができる。
《構成例》
本発明の一態様の表示パネルは、基板５７０、基板７７０、構造体ＫＢ１、封止材７０５
または接合層５０５を有する。
また、本発明の一態様の表示パネルは、機能層５２０、絶縁膜５２１または絶縁膜５２８
を有する。
また、本発明の一態様の表示パネルは、信号線Ｓ１（ｊ）、信号線Ｓ２（ｊ）、走査線Ｇ
１（ｉ）、走査線Ｇ２（ｉ）、配線ＣＳＣＯＭまたは配線ＡＮＯを有する。
また、本発明の一態様の表示パネルは、第１の導電膜または第２の導電膜を有する。
また、本発明の一態様の表示パネルは、端子５１９Ｂ、端子５１９Ｃ、導電膜５１１Ｂま
たは導電膜５１１Ｃを有する。
また、本発明の一態様の表示パネルは、画素回路５３０（ｉ，ｊ）またはスイッチＳＷ１
、を有する。
また、本発明の一態様の表示パネルは、第１の表示素子７５０（ｉ，ｊ）、第１の電極７
５１（ｉ，ｊ）、反射膜、開口部７５１Ｈ、液晶材料を含む層７５３または第２の電極７
５２を有する。
また、本発明の一態様の表示パネルは、配向膜ＡＦ１、配向膜ＡＦ２、着色膜ＣＦ１、遮
光膜ＢＭ、絶縁膜７７１、機能膜７７０Ｐまたは機能膜７７０Ｄを有する。
また、本発明の一態様の表示パネルは、第２の表示素子５５０（ｉ，ｊ）、第３の電極５
５１（ｉ，ｊ）、第４の電極５５２または発光性の材料を含む層５５３（ｊ）を有する。
また、本発明の一態様の表示パネルは、絶縁膜５０１Ａまたは絶縁膜５０１Ｃを有する。
また、本発明の一態様の表示パネルは、駆動回路ＧＤまたは駆動回路ＳＤを有する。
《基板５７０》
作製工程中の熱処理に耐えうる程度の耐熱性を有する材料を基板５７０等に用いることが
できる。例えば、厚さ０．７ｍｍ以下厚さ０．１ｍｍ以上の材料を基板５７０に用いるこ
とができる。具体的には厚さ０．７ｍｍの無アルカリガラスを用いることができる。また
は、厚さ０．１ｍｍ程度まで研磨した無アルカリガラスを用いることができる。
例えば、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００
ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００
ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の面積が大きなガラス基板を基板
５７０等に用いることができる。これにより、大型の表示装置を作製することができる。
有機材料、無機材料または有機材料と無機材料等の複合材料等を基板５７０等に用いるこ
とができる。例えば、ガラス、セラミックス、金属等の無機材料を基板５７０等に用いる
ことができる。
具体的には、無アルカリガラス、ソーダ石灰ガラス、カリガラス、クリスタルガラス、ア
ルミノ珪酸ガラス、強化ガラス、化学強化ガラス、石英またはサファイア等を、基板５７
０等に用いることができる。具体的には、無機酸化物膜、無機窒化物膜または無機酸窒化
物膜等を、基板５７０等に用いることができる。例えば、酸化シリコン膜、窒化シリコン
膜、酸化窒化シリコン膜、酸化アルミニウム膜等を、基板５７０等に用いることができる
。ステンレス・スチールまたはアルミニウム等を、基板５７０等に用いることができる。
例えば、シリコンや炭化シリコンからなる単結晶半導体基板、多結晶半導体基板、シリコ
ンゲルマニウム等の化合物半導体基板、ＳＯＩ基板等を基板５７０等に用いることができ
る。これにより、半導体素子を基板５７０等に形成することができる。
例えば、樹脂、樹脂フィルムまたはプラスチック等の有機材料を基板５７０等に用いるこ
とができる。具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポ
リカーボネートまたはアクリル樹脂等の樹脂フィルムまたは樹脂板を、基板５７０等に用
いることができる。
例えば、金属板、薄板状のガラス板または無機材料等の膜を樹脂フィルム等に貼り合わせ
た複合材料を基板５７０等に用いることができる。例えば、繊維状または粒子状の金属、
ガラスもしくは無機材料等を樹脂フィルムに分散した複合材料を、基板５７０等に用いる
ことができる。例えば、繊維状または粒子状の樹脂もしくは有機材料等を無機材料に分散
した複合材料を、基板５７０等に用いることができる。
また、単層の材料または複数の層が積層された材料を、基板５７０等に用いることができ
る。例えば、基材と基材に含まれる不純物の拡散を防ぐ絶縁膜等が積層された材料を、基
板５７０等に用いることができる。具体的には、ガラスとガラスに含まれる不純物の拡散
を防ぐ酸化シリコン層、窒化シリコン層または酸化窒化シリコン層等から選ばれた一また
は複数の膜が積層された材料を、基板５７０等に用いることができる。または、樹脂と樹
脂を透過する不純物の拡散を防ぐ酸化シリコン膜、窒化シリコン膜または酸化窒化シリコ
ン膜等が積層された材料を、基板５７０等に用いることができる。
具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネー
ト若しくはアクリル樹脂等の樹脂フィルム、樹脂板または積層材料等を基板５７０等に用
いることができる。
具体的には、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミド等）、ポ
リイミド、ポリカーボネート、ポリウレタン、アクリル樹脂、エポキシ樹脂もしくはシリ
コーン等のシロキサン結合を有する樹脂を含む材料を基板５７０等に用いることができる
。
具体的には、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥ
Ｎ）、ポリエーテルサルフォン（ＰＥＳ）またはアクリル等を基板５７０等に用いること
ができる。
また、紙または木材などを基板５７０等に用いることができる。
例えば、可撓性を有する基板を基板５７０等に用いることができる。
なお、トランジスタまたは容量素子等を基板に直接形成する方法を用いることができる。
また、例えば作製工程中に加わる熱に耐熱性を有する工程用の基板にトランジスタまたは
容量素子等を形成し、形成されたトランジスタまたは容量素子等を基板５７０等に転置す
る方法を用いることができる。これにより、例えば可撓性を有する基板にトランジスタま
たは容量素子等を形成できる。
《基板７７０》
例えば、透光性を備える材料を基板７７０に用いることができる。具体的には、基板５７
０に用いることができる材料から選択された材料を基板７７０に用いることができる。
例えば、アルミノ珪酸ガラス、強化ガラス、化学強化ガラスまたはサファイア等を、表示
パネルの使用者に近い側に配置される基板７７０に好適に用いることができる。これによ
り、使用に伴う表示パネルの破損や傷付きを防止することができる。
また、例えば、厚さ０．７ｍｍ以下厚さ０．１ｍｍ以上の材料を基板７７０に用いること
ができる。これにより、機能膜７７０Ｄを第１の表示素子７５０（ｉ，ｊ）に近づけて配
置することができる。その結果、画像のボケを低減し、画像を鮮明に表示することができ
る。なお、例えば研磨することにより基板の厚さを薄くすることができる。
《構造体ＫＢ１》
例えば、有機材料、無機材料または有機材料と無機材料の複合材料を構造体ＫＢ１等に用
いることができる。これにより、構造体ＫＢ１等を挟む構成の間に所定の間隔を設けるこ
とができる。
具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネー
ト、ポリシロキサン若しくはアクリル樹脂等またはこれらから選択された複数の樹脂の複
合材料などを構造体ＫＢ１に用いることができる。また、感光性を有する材料を用いて形
成してもよい。
《封止材７０５》
無機材料、有機材料または無機材料と有機材料の複合材料等を封止材７０５等に用いるこ
とができる。
例えば、熱溶融性の樹脂または硬化性の樹脂等の有機材料を、封止材７０５等に用いるこ
とができる。
例えば、反応硬化型接着剤、光硬化型接着剤、熱硬化型接着剤または／および嫌気型接着
剤等の有機材料を封止材７０５等に用いることができる。
具体的には、エポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミ
ド樹脂、イミド樹脂、ＰＶＣ（ポリビニルクロライド）樹脂、ＰＶＢ（ポリビニルブチラ
ル）樹脂、ＥＶＡ（エチレンビニルアセテート）樹脂等を含む接着剤を封止材７０５等に
用いることができる。
《接合層５０５》
例えば、封止材７０５に用いることができる材料を接合層５０５に用いることができる。
《絶縁膜５２１》
例えば、絶縁性の無機材料、絶縁性の有機材料または無機材料と有機材料を含む絶縁性の
複合材料を、絶縁膜５２１等に用いることができる。
具体的には、無機酸化物膜、無機窒化物膜または無機酸化窒化物膜等またはこれらから選
ばれた複数を積層した積層材料を、絶縁膜５２１等に用いることができる。例えば、酸化
シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜等またはこれら
から選ばれた複数を積層した積層材料を含む膜を、絶縁膜５２１等に用いることができる
。
具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネー
ト、ポリシロキサン若しくはアクリル樹脂等またはこれらから選択された複数の樹脂の積
層材料もしくは複合材料などを絶縁膜５２１等に用いることができる。また、感光性を有
する材料を用いて形成してもよい。
これにより、例えば絶縁膜５２１と重なるさまざまな構造に由来する段差を平坦化するこ
とができる。
《絶縁膜５２８》
例えば、絶縁膜５２１に用いることができる材料を絶縁膜５２８等に用いることができる
。具体的には、厚さ１μｍのポリイミドを含む膜を絶縁膜５２８に用いることができる。
《絶縁膜５０１Ａ》
例えば、絶縁膜５２１に用いることができる材料を絶縁膜５０１Ａに用いることができる
。また、例えば、水素を供給する機能を備える材料を絶縁膜５０１Ａに用いることができ
る。
具体的には、シリコンおよび酸素を含む材料と、シリコンおよび窒素を含む材料と、を積
層した材料を、絶縁膜５０１Ａに用いることができる。例えば、加熱等により水素を放出
し、放出した水素を他の構成に供給する機能を、備える材料を、絶縁膜５０１Ａに用いる
ことができる。具体的には、作製工程中に取り込まれた水素を加熱等により放出し、他の
構成に供給する機能を備える材料を絶縁膜５０１Ａに用いることができる。
例えば、原料ガスにシラン等を用いる化学気相成長法により形成されたシリコンおよび酸
素を含む膜を、絶縁膜５０１Ａに用いることができる。
具体的には、シリコンおよび酸素を含む厚さ２００ｎｍ以上６００ｎｍ以下の材料と、シ
リコンおよび窒素を含む厚さ２００ｎｍ程度の材料と、を積層した材料を絶縁膜５０１Ａ
に用いることができる。
《絶縁膜５０１Ｃ》
例えば、絶縁膜５２１に用いることができる材料を絶縁膜５０１Ｃに用いることができる
。具体的には、シリコンおよび酸素を含む材料を絶縁膜５０１Ｃに用いることができる。
これにより、画素回路または第２の表示素子等への不純物の拡散を抑制することができる
。
例えば、シリコン、酸素および窒素を含む厚さ２００ｎｍの膜を絶縁膜５０１Ｃに用いる
ことができる。
《中間膜７５４Ａ、中間膜７５４Ｂ、中間膜７５４Ｃ》
例えば、１０ｎｍ以上５００ｎｍ以下、好ましくは１０ｎｍ以上１００ｎｍ以下の厚さを
有する膜を、中間膜７５４Ａ、中間膜７５４Ｂまたは中間膜７５４Ｃに用いることができ
る。なお、本明細書において、中間膜７５４Ａ、中間膜７５４Ｂまたは中間膜７５４Ｃを
中間膜という。
例えば、水素を透過または供給する機能を備える材料を中間膜に用いることができる。
例えば、導電性を備える材料を中間膜に用いることができる。
例えば、透光性を備える材料を中間膜に用いることができる。
具体的には、インジウムおよび酸素を含む材料、インジウム、ガリウム、亜鉛および酸素
を含む材料またはインジウム、スズおよび酸素を含む材料等を中間膜に用いることができ
る。なお、これらの材料は水素を透過する機能を備える。
具体的には、インジウム、ガリウム、亜鉛および酸素を含む厚さ５０ｎｍの膜または厚さ
１００ｎｍの膜を中間膜に用いることができる。
なお、エッチングストッパーとして機能する膜が積層された材料を中間膜に用いることが
できる。具体的には、インジウム、ガリウム、亜鉛および酸素を含む厚さ５０ｎｍの膜と
、インジウム、スズおよび酸素を含む厚さ２０ｎｍの膜と、をこの順で積層した積層材料
を中間膜に用いることができる。
《配線、端子、導電膜》
導電性を備える材料を配線等に用いることができる。具体的には、導電性を備える材料を
、信号線Ｓ１（ｊ）、信号線Ｓ２（ｊ）、走査線Ｇ１（ｉ）、走査線Ｇ２（ｉ）、配線Ｃ
ＳＣＯＭ、配線ＡＮＯ、端子５１９Ｂ、端子５１９Ｃ、端子７１９、導電膜５１１Ｂまた
は導電膜５１１Ｃ等に用いることができる。
例えば、無機導電性材料、有機導電性材料、金属または導電性セラミックスなどを配線等
に用いることができる。
具体的には、アルミニウム、金、白金、銀、銅、クロム、タンタル、チタン、モリブデン
、タングステン、ニッケル、鉄、コバルト、パラジウムまたはマンガンから選ばれた金属
元素などを、配線等に用いることができる。または、上述した金属元素を含む合金などを
、配線等に用いることができる。特に、銅とマンガンの合金がウエットエッチング法を用
いた微細加工に好適である。
具体的には、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン
膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タン
タル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と、
そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造
等を配線等に用いることができる。
具体的には、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、
ガリウムを添加した酸化亜鉛などの導電性酸化物を、配線等に用いることができる。
具体的には、グラフェンまたはグラファイトを含む膜を配線等に用いることができる。
例えば、酸化グラフェンを含む膜を形成し、酸化グラフェンを含む膜を還元することによ
り、グラフェンを含む膜を形成することができる。還元する方法としては、熱を加える方
法や還元剤を用いる方法等を挙げることができる。
例えば、金属ナノワイヤーを含む膜を配線等に用いることができる。具体的には、銀を含
むナノワイヤーを用いることができる。
具体的には、導電性高分子を配線等に用いることができる。
《第１の導電膜、第２の導電膜》
例えば、配線等に用いることができる材料を第１の導電膜または第２の導電膜に用いるこ
とができる。
また、第１の電極７５１（ｉ，ｊ）または配線等を第１の導電膜に用いることができる。
また、スイッチＳＷ１に用いることができるトランジスタのソース電極またはドレイン電
極として機能する導電膜５１２Ｂまたは配線等を第２の導電膜に用いることができる。
《画素回路５３０（ｉ，ｊ）》
画素回路５３０（ｉ，ｊ）は、信号線Ｓ１（ｊ）、信号線Ｓ２（ｊ）、走査線Ｇ１（ｉ）
、走査線Ｇ２（ｉ）、配線ＣＳＣＯＭおよび配線ＡＮＯと電気的に接続される（図４参照
）。
画素回路５３０（ｉ，ｊ＋１）は、信号線Ｓ１（ｊ＋１）、信号線Ｓ２（ｊ＋１）、走査
線Ｇ１（ｉ）、走査線Ｇ２（ｉ）、配線ＣＳＣＯＭおよび配線ＡＮＯと電気的に接続され
る。
なお、信号線Ｓ２（ｊ）に供給する信号に用いる電圧が、信号線Ｓ１（ｊ＋１）に供給す
る信号に用いる電圧と異なる場合、信号線Ｓ１（ｊ＋１）を信号線Ｓ２（ｊ）から離して
配置する。具体的には、信号線Ｓ２（ｊ＋１）を信号線Ｓ２（ｊ）に隣接するように配置
する。
画素回路５３０（ｉ，ｊ）は、スイッチＳＷ１、容量素子Ｃ１、スイッチＳＷ２、トラン
ジスタＭおよび容量素子Ｃ２を含む。
例えば、走査線Ｇ１（ｉ）と電気的に接続されるゲート電極と、信号線Ｓ１（ｊ）と電気
的に接続される第１の電極と、を有するトランジスタを、スイッチＳＷ１に用いることが
できる。
容量素子Ｃ１は、スイッチＳＷ１に用いるトランジスタの第２の電極と電気的に接続され
る第１の電極と、配線ＣＳＣＯＭと電気的に接続される第２の電極と、を有する。
例えば、走査線Ｇ２（ｉ）と電気的に接続されるゲート電極と、信号線Ｓ２（ｊ）と電気
的に接続される第１の電極と、を有するトランジスタを、スイッチＳＷ２に用いることが
できる。
トランジスタＭは、スイッチＳＷ２に用いるトランジスタの第２の電極と電気的に接続さ
れるゲート電極と、配線ＡＮＯと電気的に接続される第１の電極と、を有する。
なお、半導体膜をゲート電極との間に挟むように設けられた導電膜を備えるトランジスタ
を、トランジスタＭに用いることができる。例えば、トランジスタＭのゲート電極と同じ
電位を供給することができる配線と電気的に接続される導電膜を用いることができる。
容量素子Ｃ２は、スイッチＳＷ２に用いるトランジスタの第２の電極と電気的に接続され
る第１の電極と、トランジスタＭの第１の電極と電気的に接続される第２の電極と、を有
する。
なお、第１の表示素子７５０（ｉ，ｊ）の第１の電極をスイッチＳＷ１に用いるトランジ
スタの第２の電極と電気的に接続し、第１の表示素子７５０（ｉ，ｊ）の第２の電極を配
線ＶＣＯＭ１と電気的に接続する。これにより、第１の表示素子７５０（ｉ，ｊ）を駆動
することができる。
また、第２の表示素子５５０（ｉ，ｊ）の第１の電極をトランジスタＭの第２の電極と電
気的に接続し、第２の表示素子５５０（ｉ，ｊ）の第２の電極を配線ＶＣＯＭ２と電気的
に接続する。これにより、第２の表示素子５５０（ｉ，ｊ）を駆動することができる。
《スイッチＳＷ１、スイッチＳＷ２、トランジスタＭ、トランジスタＭＤ》
例えば、ボトムゲート型またはトップゲート型等のトランジスタをスイッチＳＷ１、スイ
ッチＳＷ２、トランジスタＭ、トランジスタＭＤ等に用いることができる。
例えば、１４族の元素を含む半導体を半導体膜に用いるトランジスタを利用することがで
きる。具体的には、シリコンを含む半導体を半導体膜に用いることができる。例えば、単
結晶シリコン、ポリシリコン、微結晶シリコンまたはアモルファスシリコンなどを半導体
膜に用いたトランジスタを用いることができる。
例えば、酸化物半導体を半導体膜に用いるトランジスタを利用することができる。具体的
には、インジウムを含む酸化物半導体またはインジウムとガリウムと亜鉛を含む酸化物半
導体を半導体膜に用いることができる。
一例を挙げれば、アモルファスシリコンを半導体膜に用いたトランジスタと比較して、オ
フ状態におけるリーク電流が小さいトランジスタをスイッチＳＷ１、スイッチＳＷ２、ト
ランジスタＭ、トランジスタＭＤ等に用いることができる。具体的には、酸化物半導体を
半導体膜５０８に用いたトランジスタをスイッチＳＷ１、スイッチＳＷ２、トランジスタ
Ｍ、トランジスタＭＤ等に用いることができる。
これにより、アモルファスシリコンを半導体膜に用いたトランジスタを利用する画素回路
と比較して、画素回路が画像信号を保持することができる時間を長くすることができる。
具体的には、フリッカーの発生を抑制しながら、選択信号を３０Ｈｚ未満、好ましくは１
Ｈｚ未満より好ましくは一分に一回未満の頻度で供給することができる。その結果、情報
処理装置の使用者に蓄積する疲労を低減することができる。また、駆動に伴う消費電力を
低減することができる。
スイッチＳＷ１に用いることができるトランジスタは、半導体膜５０８および半導体膜５
０８と重なる領域を備える導電膜５０４を備える（図３（Ｂ）参照）。また、スイッチＳ
Ｗ１に用いることができるトランジスタは、ソース電極またはドレイン電極として機能す
る導電膜５１２Ａおよび導電膜５１２Ｂを備える。
なお、導電膜５０４はゲート電極の機能を備え、絶縁膜５０６はゲート絶縁膜の機能を備
える。また、導電膜５１２Ａはソース電極の機能またはドレイン電極の機能の一方を備え
、導電膜５１２Ｂはソース電極の機能またはドレイン電極の機能の他方を備える。
また、導電膜５０４との間に半導体膜５０８を挟むように設けられた導電膜５２４を備え
るトランジスタを、トランジスタＭに用いることができる（図２（Ｂ）参照）。
例えば、タンタルおよび窒素を含む厚さ１０ｎｍの膜と、銅を含む厚さ３００ｎｍの膜と
、をこの順で積層した導電膜を導電膜５０４に用いることができる。
例えば、シリコンおよび窒素を含む厚さ４００ｎｍの膜と、シリコン、酸素および窒素を
含む厚さ２００ｎｍの膜と、を積層した材料を絶縁膜５０６に用いることができる。
例えば、インジウム、ガリウムおよび亜鉛を含む厚さ２５ｎｍの膜を、半導体膜５０８に
用いることができる。
例えば、タングステンを含む厚さ５０ｎｍの膜と、アルミニウムを含む厚さ４００ｎｍの
膜と、チタンを含む厚さ１００ｎｍの膜と、をこの順で積層した導電膜を、導電膜５１２
Ａまたは導電膜５１２Ｂに用いることができる。
《第１の表示素子７５０（ｉ，ｊ）》
例えば、光の反射または透過を制御する機能を備える表示素子を、第１の表示素子７５０
（ｉ，ｊ）等に用いることができる。例えば、液晶素子と偏光板を組み合わせた構成また
はシャッター方式のＭＥＭＳ表示素子等を用いることができる。具体的には、反射型の表
示素子を用いることにより、表示パネルの消費電力を抑制することができる。例えば、反
射型の液晶表示素子を第１の表示素子７５０（ｉ，ｊ）に用いることができる。
例えば、ＩＰＳ（Ｉｎ－Ｐｌａｎｅ－Ｓｗｉｔｃｈｉｎｇ）モード、ＴＮ（Ｔｗｉｓｔｅ
ｄ Ｎｅｍａｔｉｃ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ
）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ
－ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅ
ｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃ
ｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ
Ｃｒｙｓｔａｌ）モードなどの駆動方法を用いて駆動することができる液晶素子を用い
ることができる。
また、例えば垂直配向（ＶＡ）モード、具体的には、ＭＶＡ（Ｍｕｌｔｉ－Ｄｏｍａｉｎ
Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅ
ｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏ
ｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＣＰＡ（Ｃｏｎｔｉｎｕｏｕ
ｓ Ｐｉｎｗｈｅｅｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕ
ｐｅｒ－Ｖｉｅｗ）モードなどの駆動方法を用いて駆動することができる液晶素子を用い
ることができる。
《液晶材料を含む層７５３》
例えば、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性
液晶、反強誘電性液晶等を、液晶材料を含む層７５３に用いることができる。または、コ
レステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を
示す液晶材料を用いることができる。または、ブルー相を示す液晶材料を用いることがで
きる。
《第１の電極７５１（ｉ，ｊ）》
例えば、配線等に用いる材料を第１の電極７５１（ｉ，ｊ）に用いることができる。具体
的には、反射膜を第１の電極７５１（ｉ，ｊ）に用いることができる。例えば、透光性を
備える導電材料と、開口部を備える反射膜と、を積層した材料を第１の電極７５１（ｉ，
ｊ）に用いることができる。
《反射膜》
例えば、可視光を反射する材料を反射膜に用いることができる。具体的には、銀を含む材
料を反射膜に用いることができる。例えば、銀およびパラジウム等を含む材料または銀お
よび銅等を含む材料を反射膜に用いることができる。
反射膜は、例えば、液晶材料を含む層７５３を透過してくる光を反射する。これにより、
第１の表示素子７５０を反射型の液晶素子にすることができる。また、例えば、表面に凹
凸を備える材料を、反射膜に用いることができる。これにより、入射する光をさまざまな
方向に反射して、白色の表示をすることができる。
なお、第１の電極７５１（ｉ，ｊ）を反射膜に用いる構成に限られない。例えば、液晶材
料を含む層７５３と第１の電極７５１（ｉ，ｊ）の間に反射膜を配設する構成を用いるこ
とができる。または、反射膜と液晶材料を含む層７５３の間に透光性を有する第１の電極
７５１（ｉ，ｊ）を配置する構成を用いることができる。
《開口部７５１Ｈ》
非開口部の総面積に対する開口部７５１Ｈの総面積の比の値が大きすぎると、第１の表示
素子７５０（ｉ，ｊ）を用いた表示が暗くなってしまう。また、非開口部の総面積に対す
る開口部７５１Ｈの総面積の比の値が小さすぎると、第２の表示素子５５０（ｉ，ｊ）を
用いた表示が暗くなってしまう。
多角形、四角形、楕円形、円形または十字等の形状を開口部７５１Ｈの形状に用いること
ができる。また、細長い筋状、スリット状、市松模様状の形状を開口部７５１Ｈの形状に
用いることができる。また、開口部７５１Ｈを隣接する画素に寄せて配置してもよい。好
ましくは、一の画素の開口部７５１Ｈを、同じ色の光を射出する他の画素の開口部に寄せ
て配置する。これにより、第２の表示素子５５０（ｉ，ｊ）が射出する光が、隣接する画
素に配置された異なる色の着色膜に入射してしまう現象（クロストークともいう）を抑制
できる。
《第２の電極７５２》
例えば、可視光について透光性を有し且つ導電性を備える材料を、第２の電極７５２に用
いることができる。
例えば、導電性酸化物、光が透過する程度に薄い金属膜または金属ナノワイヤーを第２の
電極７５２に用いることができる。
具体的には、インジウムを含む導電性酸化物を第２の電極７５２に用いることができる。
または、厚さ１ｎｍ以上１０ｎｍ以下の金属薄膜を第２の電極７５２に用いることができ
る。または、銀を含む金属ナノワイヤーを第２の電極７５２に用いることができる。
具体的には、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、
ガリウムを添加した酸化亜鉛、アルミニウムを添加した酸化亜鉛などを、第２の電極７５
２に用いることができる。
《配向膜ＡＦ１、配向膜ＡＦ２》
例えば、ポリイミド等を含む材料を配向膜ＡＦ１または配向膜ＡＦ２に用いることができ
る。具体的には、液晶材料が所定の方向に配向するようにラビング処理または光配向技術
を用いて形成された材料を用いることができる。
例えば、可溶性のポリイミドを含む膜を配向膜ＡＦ１または配向膜ＡＦ２に用いることが
できる。これにより、配向膜ＡＦ１または配向膜ＡＦ２を形成する際に必要とされる温度
を低くすることができる。その結果、配向膜ＡＦ１または配向膜ＡＦ２を形成する際に他
の構成に与える損傷を軽減することができる。
《着色膜ＣＦ１、着色膜ＣＦ２》
所定の色の光を透過する材料を着色膜ＣＦ１または着色膜ＣＦ２に用いることができる。
これにより、着色膜ＣＦ１または着色膜ＣＦ２を例えばカラーフィルターに用いることが
できる。なお、照射された光を所定の色の光に変換する機能を備える材料を着色膜ＣＦ２
に用いることができる。具体的には、量子ドットを着色膜ＣＦ２に用いることができる。
これにより、色純度の高い表示をすることができる。
例えば、青色の光を透過する材料、緑色の光を透過する材料、赤色の光を透過する材料、
黄色の光を透過する材料または白色の光を透過する材料などを着色膜ＣＦ１または着色膜
ＣＦ２に用いることができる。
《遮光膜ＢＭ》
光の透過を妨げる材料を遮光膜ＢＭに用いることができる。これにより、遮光膜ＢＭを例
えばブラックマトリクスに用いることができる。
《絶縁膜７７１》
例えば、ポリイミド、エポキシ樹脂、アクリル樹脂等を絶縁膜７７１に用いることができ
る。
《機能膜７７０Ｐ、機能膜７７０Ｄ》
例えば、反射防止フィルム、偏光フィルム、位相差フィルム、光拡散フィルムまたは集光
フィルム等を機能膜７７０Ｐまたは機能膜７７０Ｄに用いることができる。
具体的には、２色性色素を含む膜を機能膜７７０Ｐまたは機能膜７７０Ｄに用いることが
できる。または、基材の表面と交差する方向に沿った軸を備える柱状構造を有する材料を
、機能膜７７０Ｐまたは機能膜７７０Ｄに用いることができる。これにより、光を軸に沿
った方向に透過し易く、他の方向に散乱し易くすることができる。
また、ゴミの付着を抑制する帯電防止膜、汚れを付着しにくくする撥水性の膜、使用に伴
う傷の発生を抑制するハードコート膜などを、機能膜７７０Ｐに用いることができる。
具体的には、円偏光フィルムを機能膜７７０Ｐに用いることができる。また、光拡散フィ
ルムを機能膜７７０Ｄに用いることができる。
《第２の表示素子５５０（ｉ，ｊ）》
例えば、発光素子を第２の表示素子５５０（ｉ，ｊ）に用いることができる。具体的には
、有機エレクトロルミネッセンス素子、無機エレクトロルミネッセンス素子または発光ダ
イオードなどを、第２の表示素子５５０（ｉ，ｊ）に用いることができる。
例えば、発光性の有機化合物を発光性の材料を含む層５５３（ｊ）に用いることができる
。
例えば、量子ドットを発光性の材料を含む層５５３（ｊ）に用いることができる。これに
より、半値幅が狭く、鮮やかな色の光を発することができる。
例えば、青色の光を射出するように積層された積層材料、緑色の光を射出するように積層
された積層材料または赤色の光を射出するように積層された積層材料等を、発光性の材料
を含む層５５３（ｊ）に用いることができる。
例えば、信号線Ｓ１（ｊ）に沿って列方向に長い帯状の積層材料を、発光性の材料を含む
層５５３（ｊ）に用いることができる。また、発光性の材料を含む層５５３（ｊ）とは異
なる色の光を射出する信号線Ｓ１（ｊ＋１）に沿って列方向に長い帯状の積層材料を、発
光性の材料を含む層５５３（ｊ＋１）に用いることができる。
また、例えば、白色の光を射出するように積層された積層材料を、発光性の材料を含む層
５５３（ｊ）および発光性の材料を含む層５５３（ｊ＋１）に用いることができる。具体
的には、青色の光を射出する蛍光材料を含む発光性の材料を含む層と、緑色および赤色の
光を射出する蛍光材料以外の材料を含む層または黄色の光を射出する蛍光材料以外の材料
を含む層と、を積層した積層材料を、発光性の材料を含む層５５３（ｊ）および発光性の
材料を含む層５５３（ｊ＋１）に用いることができる。
例えば、配線等に用いることができる材料を第３の電極５５１（ｉ，ｊ）に用いることが
できる。
例えば、配線等に用いることができる材料から選択された、可視光について透光性を有す
る材料を、第３の電極５５１（ｉ，ｊ）に用いることができる。
具体的には、導電性酸化物またはインジウムを含む導電性酸化物、酸化インジウム、イン
ジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などを
、第３の電極５５１（ｉ，ｊ）に用いることができる。または、光が透過する程度に薄い
金属膜を第３の電極５５１（ｉ，ｊ）に用いることができる。または、光の一部を透過し
、光の他の一部を反射する金属膜を第３の電極５５１（ｉ，ｊ）に用いることができる。
これにより、微小共振器構造を第２の表示素子５５０（ｉ，ｊ）に設けることができる。
その結果、所定の波長の光を他の光より効率よく取り出すことができる。
例えば、配線等に用いることができる材料を、第４の電極５５２に用いることができる。
具体的には、可視光について反射性を有する材料を、第４の電極５５２に用いることがで
きる。
《駆動回路ＧＤ》
シフトレジスタ等のさまざまな順序回路等を駆動回路ＧＤに用いることができる。例えば
、トランジスタＭＤ、容量素子等を駆動回路ＧＤに用いることができる。具体的には、ト
ランジスタＭと同一の工程で形成することができる半導体膜を備えるトランジスタを用い
ることができる。
または、スイッチＳＷ１に用いることができるトランジスタと異なる構成をトランジスタ
ＭＤに用いることができる。具体的には、導電膜５２４を有するトランジスタをトランジ
スタＭＤに用いることができる（図２（Ｂ）参照）。
導電膜５０４との間に半導体膜５０８を挟むように導電膜５２４を配設し、導電膜５２４
および半導体膜５０８の間に絶縁膜５１６を配設し、半導体膜５０８および導電膜５０４
の間に絶縁膜５０６を配設する。例えば、導電膜５０４と同じ電位を供給する配線に導電
膜５２４を電気的に接続する。
なお、トランジスタＭと同一の構成を、トランジスタＭＤに用いることができる。
《駆動回路ＳＤ》
例えば、集積回路を駆動回路ＳＤに用いることができる。具体的には、シリコン基板上に
形成された集積回路を駆動回路ＳＤに用いることができる。
例えば、ＣＯＧ（Ｃｈｉｐ ｏｎ ｇｌａｓｓ）法を用いて、画素回路５３０（ｉ，ｊ）
と電気的に接続される端子５１９Ｂに駆動回路ＳＤを実装することができる。具体的には
、異方性導電膜を用いて、端子５１９Ｂに集積回路を実装できる。
＜酸化物半導体膜の抵抗率の制御方法＞
酸化物半導体膜の抵抗率を制御する方法について説明する。
所定の抵抗率を備える酸化物半導体膜を、半導体膜５０８または導電膜５２４等に用いる
ことができる。
例えば、酸化物半導体膜に含まれる水素、水等の不純物の濃度及び／又は膜中の酸素欠損
を制御する方法を、酸化物半導体膜の抵抗率を制御する方法に用いることができる。
具体的には、プラズマ処理を水素、水等の不純物濃度及び／又は膜中の酸素欠損を増加ま
たは低減する方法に用いることができる。
具体的には、希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅ）、水素、ボロン、リン及び窒素の
中から選ばれた一種以上を含むガスを用いて行うプラズマ処理を適用できる。例えば、Ａ
ｒ雰囲気下でのプラズマ処理、Ａｒと水素の混合ガス雰囲気下でのプラズマ処理、アンモ
ニア雰囲気下でのプラズマ処理、Ａｒとアンモニアの混合ガス雰囲気下でのプラズマ処理
、または窒素雰囲気下でのプラズマ処理などを適用できる。これにより、キャリア密度が
高く、抵抗率が低い酸化物半導体膜にすることができる。
または、イオン注入法、イオンドーピング法またはプラズマイマージョンイオンインプラ
ンテーション法などを用いて、水素、ボロン、リンまたは窒素を酸化物半導体膜に注入し
て、抵抗率が低い酸化物半導体膜にすることができる。
または、水素を含む絶縁膜を酸化物半導体膜に接して形成し、絶縁膜から酸化物半導体膜
に水素を拡散させる方法を用いることができる。これにより、酸化物半導体膜のキャリア
密度を高め、抵抗率を低くすることができる。
例えば、膜中の含有水素濃度が１×１０２２ａｔｏｍｓ／ｃｍ３以上の絶縁膜を酸化物半
導体膜に接して形成することで、効果的に水素を酸化物半導体膜に含有させることができ
る。具体的には、窒化シリコン膜を酸化物半導体膜に接して形成する絶縁膜に用いること
ができる。
酸化物半導体膜に含まれる水素は、金属原子と結合する酸素と反応して水になると共に、
酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損を形成する。該酸素欠損に
水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金
属原子と結合する酸素と結合することで、キャリアである電子を生成する場合がある。こ
れにより、キャリア密度が高く、抵抗率が低い酸化物半導体膜にすることができる。
具体的には、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ
Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素濃度が、８×１０１９ａｔｏｍｓ／ｃ
ｍ３以上、好ましくは１×１０２０ａｔｏｍｓ／ｃｍ３以上、より好ましくは５×１０２
０ａｔｏｍｓ／ｃｍ３以上である酸化物半導体膜を導電膜５２４に好適に用いることがで
きる。
一方、抵抗率の高い酸化物半導体膜をトランジスタのチャネルが形成される半導体膜に用
いることができる。具体的には半導体膜５０８に好適に用いることができる。
例えば、酸素を含む絶縁膜、別言すると、酸素を放出することが可能な絶縁膜を酸化物半
導体膜に接して形成し、絶縁膜から酸化物半導体膜に酸素を供給させて、膜中または界面
の酸素欠損を補填することができる。これにより、抵抗率が高い酸化物半導体膜にするこ
とができる。
例えば、酸化シリコン膜または酸化窒化シリコン膜を、酸素を放出することが可能な絶縁
膜に用いることができる。
酸素欠損が補填され、水素濃度が低減された酸化物半導体膜は、高純度真性化、又は実質
的に高純度真性化された酸化物半導体膜といえる。ここで、実質的に真性とは、酸化物半
導体膜のキャリア密度が、８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３
未満、さらに好ましくは１×１０１０／ｃｍ３未満であることを指す。高純度真性または
実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密
度を低くすることができる。また、高純度真性または実質的に高純度真性である酸化物半
導体膜は、欠陥準位密度が低いため、トラップ準位密度を低減することができる。
また、高純度真性または実質的に高純度真性である酸化物半導体膜を備えるトランジスタ
は、オフ電流が著しく小さく、チャネル幅が１×１０６μｍでチャネル長Ｌが１０μｍの
素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖ
の範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１
×１０－１３Ａ以下という特性を備えることができる。
上述した高純度真性または実質的に高純度真性である酸化物半導体膜をチャネル領域に用
いるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。
具体的には、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ
Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素濃度が、２×１０２０ａｔｏｍｓ／ｃ
ｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１
９ａｔｏｍｓ／ｃｍ３以下、５×１０１８ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０
１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下、さ
らに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下である酸化物半導体膜を、トランジ
スタのチャネルが形成される半導体膜に好適に用いることができる。
なお、半導体膜５０８よりも水素濃度及び／又は酸素欠損量が多く、抵抗率が低い酸化物
半導体膜を、導電膜５２４に用いる。
また、半導体膜５０８に含まれる水素濃度の２倍以上、好ましくは１０倍以上の濃度の水
素を含む膜を、導電膜５２４に用いることができる。
また、半導体膜５０８の抵抗率の１×１０－８倍以上１×１０－１倍未満の抵抗率を備え
る膜を、導電膜５２４に用いることができる。
具体的には、１×１０－３Ωｃｍ以上１×１０４Ωｃｍ未満、好ましくは、１×１０－３
Ωｃｍ以上１×１０－１Ωｃｍ未満である膜を、導電膜５２４に用いることができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。
（実施の形態２）
本実施の形態では、本発明の一態様の入出力装置の構成について、図６乃至図９を参照し
ながら説明する。
図６は本発明の一態様の入出力装置７００ＴＰＡの構成を説明する図である。図６（Ａ）
は本発明の一態様の入出力装置７００ＴＰＡの上面図である。図６（Ｂ－１）は図６（Ａ
）の一部を説明する下面図であり、図６（Ｂ－２）は図６（Ｂ－１）に図示する一部の構
成を省略して説明する下面図である。
図７は本発明の一態様の入出力装置７００ＴＰＡの構成を説明する図である。図７（Ａ）
は図６（Ａ）の切断線Ｘ１－Ｘ２、Ｘ３－Ｘ４、Ｘ５－Ｘ６における断面図であり、図７
（Ｂ）は入出力装置７００ＴＰＡの一部の構成を説明する断面図である。
図８は本発明の一態様の入出力装置７００ＴＰＡの構成を説明する図である。図８（Ａ）
は図７（Ａ）の切断線Ｘ７－Ｘ８、Ｘ９－Ｘ１０、Ｘ１１－Ｘ１２における断面図であり
、図８（Ｂ）は入出力装置７００ＴＰＡの一部の構成を説明する断面図である。
図９は本発明の一態様の入出力装置の構成を説明する図である。図９（Ａ）は本発明の一
態様の入出力装置の入力部のブロック図であり、図９（Ｂ－１）は図９（Ａ）の一部を説
明する模式図であり、図９（Ｂ－２）は図９（Ｂ－１）の一部を説明する模式図である。
＜入出力装置の構成例１．＞
本実施の形態で説明する入出力装置７００ＴＰＡは、表示パネルと、入力部と、を有する
（図７（Ａ）および図８（Ａ）参照）。例えば、実施の形態１で説明する表示パネルを、
入出力装置に用いることができる。
入力部は、表示パネルと重なる領域を備える。入力部は、表示パネルと重なる領域に近接
するものを検知する機能を備える。入力部は、制御線ＣＬ（ｇ）と、信号線ＭＬ（ｈ）と
、検知素子７７５（ｇ，ｈ）を備える（図７（Ａ）参照）。
制御線ＣＬ（ｇ）は行方向に延在し、信号線ＭＬ（ｈ）は列方向に延在する（図９（Ａ）
参照）。
検知素子７７５（ｇ，ｈ）は透光性を備える。検知素子７７５（ｇ，ｈ）は、制御線ＣＬ
（ｇ）と電気的に接続される第１の電極Ｃ（ｇ）と、信号線ＭＬ（ｈ）と電気的に接続さ
れる第２の電極Ｍ（ｈ）と、を備える（図９（Ｂ－２）参照）。
第２の電極Ｍ（ｈ）は、表示パネルと重なる領域に近接するものによって一部が遮られる
電界を、第１の電極Ｃ（ｇ）との間に形成するように配置される（図７（Ａ）および図９
（Ａ）参照）。
また、本実施の形態で説明する入出力装置の検知素子７７５（ｇ，ｈ）は、画素７０２（
ｉ，ｊ）と重なる領域を備える。
第１の電極Ｃ（ｇ）は、透光性の導電膜を備える。または、第２の電極Ｍ（ｈ）は、透光
性の導電膜を備える。
本実施の形態で説明する入出力装置は、画素と重なる領域に透光性を備える検知素子を含
んで構成される。これにより、表示パネルの表示を遮ることなく、表示パネルと重なる領
域に近接するものを検知することができる。その結果、利便性または信頼性に優れた新規
な入出力装置を提供することができる。
また、本実施の形態で説明する入出力装置の入力部は、基板７１０と、接合層７０９と、
を備える（図７（Ａ）参照）。
基板７１０は、基板７７０との間に検知素子７７５（ｇ，ｈ）を挟むように配設される。
接合層７０９は、基板７７０および検知素子７７５（ｇ，ｈ）の間に配設される。
機能膜７７０Ｐは、第１の表示素子７５０（ｉ，ｊ）との間に検知素子７７５（ｇ，ｈ）
を挟むように配設される。これにより、例えば、検知素子７７５（ｇ，ｈ）が反射する光
の強度を低減することができる。
また、本実施の形態で説明する入出力装置は、一群の検知素子７７５（ｇ，１）乃至検知
素子７７５（ｇ，ｑ）と、他の一群の検知素子７７５（１，ｈ）乃至検知素子７７５（ｐ
，ｈ）と、を有する（図９（Ａ）参照）。なお、ｇは１以上ｐ以下の整数であり、ｈは１
以上ｑ以下の整数であり、ｐおよびｑは１以上の整数である。
一群の検知素子７７５（ｇ，１）乃至検知素子７７５（ｇ，ｑ）は、検知素子７７５（ｇ
，ｈ）を含み、行方向（図中に矢印Ｒで示す方向）に配設される。
また、他の一群の検知素子７７５（１，ｈ）乃至検知素子７７５（ｐ，ｈ）は、検知素子
７７５（ｇ，ｈ）を含み、行方向と交差する列方向（図中に矢印Ｃで示す方向）に配設さ
れる。
行方向に配設される一群の検知素子７７５（ｇ，１）乃至検知素子７７５（ｇ，ｑ）は、
制御線ＣＬ（ｇ）と電気的に接続される第１の電極Ｃ（ｇ）を含む。
列方向に配設される他の一群の検知素子７７５（１，ｈ）乃至検知素子７７５（ｐ，ｈ）
は、信号線ＭＬ（ｈ）と電気的に接続される第２の電極Ｍ（ｈ）を含む。
また、本実施の形態で説明する入出力装置の制御線ＣＬ（ｇ）は、導電膜ＢＲ（ｇ，ｈ）
を含む（図７（Ａ）参照）。導電膜ＢＲ（ｇ，ｈ）は、信号線ＭＬ（ｈ）と重なる領域を
備える。
絶縁膜７０６は、信号線ＭＬ（ｈ）および導電膜ＢＲ（ｇ，ｈ）の間に配設される。これ
により、信号線ＭＬ（ｈ）および導電膜ＢＲ（ｇ，ｈ）の短絡を防止することができる。
また、本実施の形態で説明する入出力装置は、発振回路ＯＳＣおよび検知回路ＤＣを備え
る（図９（Ａ）参照）。
発振回路ＯＳＣは、制御線ＣＬ（ｇ）と電気的に接続され、探索信号を供給する機能を備
える。例えば、矩形波、のこぎり波また三角波等を探索信号に用いることができる。
検知回路ＤＣは、信号線ＭＬ（ｈ）と電気的に接続され、信号線ＭＬ（ｈ）の電位の変化
に基づいて検知信号を供給する機能を備える。
以下に、入出力装置を構成する個々の要素について説明する。なお、これらの構成は明確
に分離できず、一つの構成が他の構成を兼ねる場合や他の構成の一部を含む場合がある。
例えば検知素子と電気的に接続される制御線は、制御線であるとともに検知素子の電極で
もある。または、検知素子と電気的に接続される信号線は、信号線であるとともに検知素
子の電極でもある。
なお、入出力装置は、入力部を有する点が、図１乃至図５を参照しながら実施の形態１で
説明する表示パネルとは異なる。ここでは、異なる部分について詳細に説明し、同様の構
成を用いることができる部分について上記の説明を援用する。
《構成例１．》
本実施の形態で説明する入出力装置は、実施の形態１で説明する表示パネルと、基板７１
０と、機能層７２０と、を有する（図７（Ａ）および図８（Ａ）参照）。
機能層７２０は、基板７７０および基板７１０の間に配設される領域を備える。機能層７
２０は、検知素子７７５（ｇ，ｈ）と、絶縁膜７０６と、を備える。
また、本実施の形態で説明する入出力装置は、接合層７０９を有する。
接合層７０９は、機能層７２０および基板７７０の間に配設され、機能層７２０および基
板７７０を貼り合せる機能を備える。
また、本実施の形態で説明する入出力装置は、端子７１９を有する。端子７１９は、検知
素子７７５（ｇ，ｈ）と電気的に接続される。
《基板７１０》
例えば、透光性を備える材料を基板７１０に用いることができる。具体的には、基板５７
０に用いることができる材料から選択された材料を基板７１０に用いることができる。
例えば、アルミノ珪酸ガラス、強化ガラス、化学強化ガラスまたはサファイア等を、表示
パネルの使用者に近い側に配置される基板７１０に好適に用いることができる。これによ
り、使用に伴う表示パネルの破損や傷付きを防止することができる。
《検知素子７７５（ｇ，ｈ）》
例えば静電容量、照度、磁力、電波または圧力等を検知して、検知した物理量に基づく情
報を供給する素子を、検知素子７７５（ｇ，ｈ）に用いることができる。
具体的には、容量素子、光電変換素子、磁気検知素子、圧電素子または共振器等を検知素
子７７５（ｇ，ｈ）に用いることができる。
例えば、大気中において、大気より大きな誘電率を備える指などが導電膜に近接すると、
指などと導電膜の間の静電容量が変化する。この静電容量の変化を検知して検知情報を供
給することができる。具体的には、自己容量方式の検知素子を用いることができる。
例えば、第１の電極Ｃ（ｇ）と、第２の電極Ｍ（ｈ）と、を検知素子に用いることができ
る。具体的には、探索信号が供給される第１の電極Ｃ（ｇ）と、近接するものによって一
部が遮られる電界が第１の電極Ｃ（ｇ）との間に形成されるように配設される第２の電極
Ｍ（ｈ）と、を用いることができる。これにより、近接するものに遮られて変化する電界
を信号線ＭＬ（ｈ）の電位を用いて検知して、検知信号として供給することができる。そ
の結果、電界を遮るように近接するものを検知することができる。具体的には、相互容量
方式の検知素子を用いることができる。
《制御線ＣＬ（ｇ）、第１の電極Ｃ（ｇ）、信号線ＭＬ（ｈ）、第２の電極Ｍ（ｈ）、導
電膜ＢＲ（ｇ，ｈ）》
例えば、可視光について透光性を有し且つ導電性を備える材料を、制御線ＣＬ（ｇ）、第
１の電極Ｃ（ｇ）、信号線ＭＬ（ｈ）、第２の電極Ｍ（ｈ）または導電膜ＢＲ（ｇ，ｈ）
に用いることができる。
具体的には、第２の電極７５２に用いる材料を制御線ＣＬ（ｇ）、信号線ＭＬ（ｈ）また
は導電膜ＢＲ（ｇ，ｈ）に用いることができる。
《絶縁膜７０６》
例えば、絶縁膜５２１に用いることができる材料を絶縁膜７０６に用いることができる。
具体的には、シリコンおよび酸素を含む膜を絶縁膜７０６に用いることができる。
《端子７１９》
例えば、配線等に用いることができる材料を端子７１９に用いることができる。なお、例
えば、導電材料ＡＣＦ２を用いて、端子７１９とフレキシブルプリント基板ＦＰＣ２を電
気的に接続することができる。
なお、端子７１９を用いて、制御線ＣＬ（ｇ）に探索信号を供給することができる。また
は、信号線ＭＬ（ｈ）から検知信号を供給されることができる。
《接合層７０９》
例えば、封止材７０５に用いることができる材料を接合層７０９に用いることができる。
＜入出力装置の構成例２．＞
本発明の一態様の入出力装置の別の構成について、図１０乃至図１２を参照しながら説明
する。
図１０は本発明の一態様の入出力装置７００ＴＰＢの構成を説明する図である。図１０（
Ａ）は本発明の一態様の入出力装置７００ＴＰＢの上面図である。図１０（Ｂ－１）は本
発明の一態様の入出力装置の入力部の一部を説明する模式図であり、図１０（Ｂ－２）は
図１０（Ｂ－１）の一部を説明する模式図である。
図１１および図１２は本発明の一態様の入出力装置７００ＴＰＢの構成を説明する断面図
である。図１１（Ａ）は図１０（Ａ）の切断線Ｘ１－Ｘ２、切断線Ｘ３－Ｘ４、図１０（
Ｂ－２）の切断線Ｘ５－Ｘ６における断面図であり、図１１（Ｂ）は入出力装置７００Ｔ
ＰＢの一部の構成を説明する断面図である。
図１２は本発明の一態様の入出力装置７００ＴＰＢの構成を説明する図である。図１２は
図１０（Ｂ－２）の切断線Ｘ７－Ｘ８、図１０（Ａ）の切断線Ｘ９－Ｘ１０、切断線Ｘ１
１－Ｘ１２における断面図である。
なお、入出力装置７００ＴＰＢは、トップゲート型のトランジスタを有する点、基板７７
０、絶縁膜５０１Ｃおよび封止材７０５に囲まれる領域に入力部を含む機能層７２０を有
する点、画素と重なる領域に開口部を備える第１の電極Ｃ（ｇ）を有する点、画素と重な
る領域に開口部を備える第２の電極Ｍ（ｈ）を有する点、制御線ＣＬ（ｇ）または信号線
ＭＬ（ｈ）と電気的に接続する導電膜５１１Ｄを有する点、導電膜５１１Ｄと電気的に接
続する端子５１９Ｄを有する点が、図６乃至図９を参照しながら説明する入出力装置７０
０ＴＰＡとは異なる。ここでは、異なる部分について詳細に説明し、同様の構成を用いる
ことができる部分について上記の説明を援用する。
本実施の形態で説明する入出力装置７００ＴＰＢの制御線ＣＬ（ｇ）は開口部が設けられ
た第１の電極Ｃ（ｇ）と電気的に接続され、信号線ＭＬ（ｈ）は開口部が設けられた第２
の電極Ｍ（ｈ）と電気的に接続される。また、開口部は画素と重なる領域を備える。例え
ば、制御線ＣＬ（ｇ）が備える導電膜の開口部は、画素７０２（ｉ，ｊ）と重なる領域を
備える（図１０（Ｂ－１）、図１０（Ｂ－２）および図１１（Ａ）参照）。なお、入出力
装置７００ＴＰＢは検知素子７７５（ｇ，ｈ）および基板７７０の間に遮光膜ＢＭを備え
る（図１１（Ａ）参照）。遮光膜ＢＭは、第１の表示素子７５０（ｉ，ｊ）と重なる領域
に開口部を備え、遮光膜ＢＭは、検知素子７７５（ｇ，ｈ）と重なる領域を備える。
本実施の形態で説明する入出力装置７００ＴＰＢは、制御線ＣＬ（ｇ）および第２の電極
７５２の間または信号線ＭＬ（ｈ）および第２の電極７５２の間に０．２μｍ以上１６μ
ｍ以下、好ましくは１μｍ以上８μｍ以下、より好ましくは２．５μｍ以上４μｍ以下の
間隔を備える。
上記本発明の一態様の入出力装置は、画素と重なる領域に開口部が設けられた第１の電極
と、画素と重なる領域に開口部が設けられた第２の電極と、を含んで構成される。これに
より、表示パネルの表示を遮ることなく、表示パネルと重なる領域に近接するものを検知
することができる。また、入出力装置の厚さを薄くすることができる。その結果、利便性
または信頼性に優れた新規な入出力装置を提供することができる。
また、本実施の形態で説明する入出力装置は、機能層７２０を基板７７０、絶縁膜５０１
Ｃおよび封止材７０５に囲まれる領域に有する。これにより、基板７１０および接合層７
０９を用いることなく入出力装置を構成することができる。
また、本実施の形態で説明する入出力装置は、導電膜５１１Ｄを有する（図１２参照）。
なお、制御線ＣＬ（ｇ）および導電膜５１１Ｄの間に導電材料等を配設し、制御線ＣＬ（
ｇ）と導電膜５１１Ｄを電気的に接続することができる。または、信号線ＭＬ（ｈ）およ
び導電膜５１１Ｄの間に導電材料等を配設し、信号線ＭＬ（ｈ）と導電膜５１１Ｄを、電
気的に接続することができる。
また、本実施の形態で説明する入出力装置は、導電膜５１１Ｄと電気的に接続する端子５
１９Ｄを有する。
なお、例えば、導電材料ＡＣＦ２を用いて、端子５１９Ｄとフレキシブルプリント基板Ｆ
ＰＣ２を電気的に接続することができる。これにより、例えば、端子５１９Ｄを用いて探
索信号を制御線ＣＬ（ｇ）に供給することができる。または、端子５１９Ｄを用いて検知
信号を、信号線ＭＬ（ｈ）から供給されることができる。
《導電膜５１１Ｄ》
例えば、配線等に用いることができる材料を導電膜５１１Ｄに用いることができる。
《端子５１９Ｄ》
例えば、配線等に用いることができる材料を端子５１９Ｄに用いることができる。具体的
には、端子５１９Ｂまたは端子５１９Ｃと同じ構成を端子５１９Ｄに用いることができる
。
《スイッチＳＷ１Ｂ、トランジスタＭＢ、トランジスタＭＤＢ》
スイッチＳＷ１Ｂに用いることができるトランジスタ、トランジスタＭＢおよびトランジ
スタＭＤＢは、絶縁膜５０１Ｃと重なる領域を備える導電膜５０４と、絶縁膜５０１Ｃお
よび導電膜５０４の間に配設される領域を備える半導体膜５０８と、を備える。なお、導
電膜５０４はゲート電極の機能を備える（図１１（Ｂ）参照）。
半導体膜５０８は、導電膜５０４と重ならない第１の領域５０８Ａおよび第２の領域５０
８Ｂと、第１の領域５０８Ａおよび第２の領域５０８Ｂの間に導電膜５０４と重なる第３
の領域５０８Ｃと、を備える。
トランジスタＭＤＢは絶縁膜５０６を、第３の領域５０８Ｃおよび導電膜５０４の間に備
える。なお、絶縁膜５０６はゲート絶縁膜の機能を備える。
第１の領域５０８Ａおよび第２の領域５０８Ｂは、第３の領域５０８Ｃに比べて抵抗率が
低く、ソース領域の機能またはドレイン領域の機能を備える。
なお、例えば実施の形態１の最後において詳細に説明する酸化物半導体膜の抵抗率を制御
する方法を用いて、第１の領域５０８Ａおよび第２の領域５０８Ｂを半導体膜５０８に形
成することができる。具体的には、希ガスを含むガスを用いるプラズマ処理を適用するこ
とができる。
また、例えば、導電膜５０４をマスクに用いることができる。これにより、第３の領域５
０８Ｃの一部の形状を、導電膜５０４の端部の形状に自己整合させることができる。
トランジスタＭＤＢは、第１の領域５０８Ａと接する導電膜５１２Ａと、第２の領域５０
８Ｂと接する導電膜５１２Ｂと、を備える。導電膜５１２Ａおよび導電膜５１２Ｂは、ソ
ース電極またはドレイン電極の機能を備える。
トランジスタＭＤＢと同一の工程で形成することができるトランジスタをトランジスタＭ
Ｂに用いることができる。
＜入出力装置の構成例３．＞
本発明の一態様の入出力装置の別の構成について、図３２および図３３を参照しながら説
明する。
図３２および図３３は本発明の一態様の入出力装置の構成を説明する断面図である。図３
２（Ａ）は図１１（Ａ）に示す構成とは異なる構成を備える入出力装置の断面図であり、
図３２（Ｂ）は図３２（Ａ）の一部を説明する図である。
図３３は図１２に示す構成とは異なる構成を備える入出力装置の断面図である。
なお、入出力装置７００ＴＰＣは、ＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）技術に替えて、
ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）技術を用いて電気的に接続される駆動回路ＳＤを
有する点、液晶層の厚さ方向（縦方向ともいう）の電界に替えて、縦方向と交差する方向
（横方向または斜め方向ともいう）の電界を液晶材料の配向を制御する電界に用いる点が
、図１０乃至図１２を参照しながら説明する入出力装置７００ＴＰＢとは異なる。ここで
は、異なる部分について詳細に説明し、同様の構成を用いることができる部分について上
記の説明を援用する。
《端子５１９Ｅ》
例えば、配線等に用いることができる材料を端子５１９Ｅに用いることができる。具体的
には、端子５１９Ｂと同じ構成を端子５１９Ｅに用いることができる。なお、例えば、導
電材料ＡＣＦ３を用いて、端子５１９Ｅを駆動回路ＳＤと電気的に接続することができる
。また、端子５１９Ｂを駆動回路ＳＤと電気的に接続することができる。
《第２の電極７５２Ｃ》
例えば、第１の電極７５１（ｉ，ｊ）と同一の工程で形成することができる導電膜を、第
２の電極７５２Ｃに用いることができる。これにより、例えばＩＰＳ（Ｉｎ－Ｐｌａｎｅ
－Ｓｗｉｔｃｈｉｎｇ）モードで駆動することができる液晶素子を第１の表示素子７５０
（ｉ，ｊ）に用いることができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。
（実施の形態３）
本実施の形態では、本発明の一態様の表示パネルに用いることができるトランジスタの構
成について、図１３を参照しながら説明する。
＜半導体装置の構成例＞
図１３（Ａ）は、トランジスタ１００の上面図であり、図１３（Ｃ）は、図１３（Ａ）に
示す切断線Ｘ１－Ｘ２間における切断面の断面図に相当し、図１３（Ｄ）は、図１３（Ａ
）に示す切断線Ｙ１－Ｙ２間における切断面の断面図に相当する。なお、図１３（Ａ）に
おいて、煩雑になることを避けるため、トランジスタ１００の構成要素の一部（ゲート絶
縁膜として機能する絶縁膜等）を省略して図示している。また、切断線Ｘ１－Ｘ２方向を
チャネル長方向、切断線Ｙ１－Ｙ２方向をチャネル幅方向と呼称する場合がある。なお、
トランジスタの上面図においては、以降の図面においても図１３（Ａ）と同様に、構成要
素の一部を省略して図示する場合がある。
なお、トランジスタ１００を実施の形態１において説明する表示パネル等に用いることが
できる。
例えば、トランジスタ１００をスイッチＳＷ１に用いる場合は、基板１０２を絶縁膜５０
１Ｃに、導電膜１０４を導電膜５０４に、絶縁膜１０６および絶縁膜１０７が積層された
積層膜を絶縁膜５０６に、酸化物半導体膜１０８を半導体膜５０８に、導電膜１１２ａを
導電膜５１２Ａに、導電膜１１２ｂを導電膜５１２Ｂに、絶縁膜１１４および絶縁膜１１
６が積層された積層膜を絶縁膜５１６に、絶縁膜１１８を絶縁膜５１８に、それぞれ読み
替えることができる。
トランジスタ１００は、基板１０２上のゲート電極として機能する導電膜１０４と、基板
１０２及び導電膜１０４上の絶縁膜１０６と、絶縁膜１０６上の絶縁膜１０７と、絶縁膜
１０７上の酸化物半導体膜１０８と、酸化物半導体膜１０８と電気的に接続されるソース
電極として機能する導電膜１１２ａと、酸化物半導体膜１０８と電気的に接続されるドレ
イン電極として機能する導電膜１１２ｂと、を有する。また、トランジスタ１００上、よ
り詳しくは、導電膜１１２ａ、１１２ｂ及び酸化物半導体膜１０８上には絶縁膜１１４、
１１６、及び絶縁膜１１８が設けられる。絶縁膜１１４、１１６、１１８は、トランジス
タ１００の保護絶縁膜としての機能を有する。
また、酸化物半導体膜１０８は、ゲート電極として機能する導電膜１０４側の第１の酸化
物半導体膜１０８ａと、第１の酸化物半導体膜１０８ａ上の第２の酸化物半導体膜１０８
ｂと、を有する。また、絶縁膜１０６及び絶縁膜１０７は、トランジスタ１００のゲート
絶縁膜としての機能を有する。
酸化物半導体膜１０８としては、Ｉｎ－Ｍ（Ｍは、Ｔｉ、Ｇａ、Ｓｎ、Ｙ、Ｚｒ、Ｌａ、
Ｃｅ、Ｎｄ、またはＨｆを表す）酸化物、Ｉｎ－Ｍ－Ｚｎ酸化物を用いることができる。
とくに、酸化物半導体膜１０８としては、Ｉｎ－Ｍ－Ｚｎ酸化物を用いると好ましい。
また、第１の酸化物半導体膜１０８ａは、Ｉｎの原子数比がＭの原子数比より多い第１の
領域を有する。また、第２の酸化物半導体膜１０８ｂは、第１の酸化物半導体膜１０８ａ
よりもＩｎの原子数比が少ない第２の領域を有する。また、第２の領域は、第１の領域よ
りも薄い部分を有する。
第１の酸化物半導体膜１０８ａにＩｎの原子数比がＭの原子数比より多い第１の領域を有
することで、トランジスタ１００の電界効果移動度（単に移動度、またはμＦＥという場
合がある）を高くすることができる。具体的には、トランジスタ１００の電界効果移動度
が１０ｃｍ２／Ｖｓを超えることが可能となる。
例えば、上記の電界効果移動度が高いトランジスタを、ゲート信号を生成するゲートドラ
イバ（とくに、ゲートドライバが有するシフトレジスタの出力端子に接続されるデマルチ
プレクサ）に用いることで、額縁幅の狭い（狭額縁ともいう）半導体装置または表示装置
を提供することができる。
一方で、Ｉｎの原子数比がＭの原子数比より多い第１の領域を有する第１の酸化物半導体
膜１０８ａとすることで、光照射時にトランジスタ１００の電気特性が変動しやすくなる
。しかしながら、本発明の一態様の半導体装置においては、第１の酸化物半導体膜１０８
ａ上に第２の酸化物半導体膜１０８ｂが形成されている。また、第２の酸化物半導体膜１
０８ｂのチャネル領域の膜厚が第１の酸化物半導体膜１０８ａの膜厚よりも小さい。
また、第２の酸化物半導体膜１０８ｂは、第１の酸化物半導体膜１０８ａよりもＩｎの原
子数比が少ない第２の領域を有するため、第１の酸化物半導体膜１０８ａよりもＥｇが大
きくなる。したがって、第１の酸化物半導体膜１０８ａと、第２の酸化物半導体膜１０８
ｂとの積層構造である酸化物半導体膜１０８は、光負バイアスストレス試験による耐性が
高くなる。
上記構成の酸化物半導体膜とすることで、光照射時における酸化物半導体膜１０８の光吸
収量を低減させることができる。したがって、光照射時におけるトランジスタ１００の電
気特性の変動を抑制することができる。また、本発明の一態様の半導体装置においては、
絶縁膜１１４または絶縁膜１１６中に過剰の酸素を含有する構成のため、光照射における
トランジスタ１００の電気特性の変動をさらに、抑制することができる。
ここで、酸化物半導体膜１０８について、図１３（Ｂ）を用いて詳細に説明する。
図１３（Ｂ）は、図１３（Ｃ）を用いて示すトランジスタ１００の断面の、酸化物半導体
膜１０８の近傍を拡大した断面図である。
図１３（Ｂ）において、第１の酸化物半導体膜１０８ａの膜厚をｔ１として、第２の酸化
物半導体膜１０８ｂの膜厚をｔ２－１、及びｔ２－２として、それぞれ示している。第１
の酸化物半導体膜１０８ａ上には、第２の酸化物半導体膜１０８ｂが設けられているため
、導電膜１１２ａ、１１２ｂの形成時において、第１の酸化物半導体膜１０８ａがエッチ
ングガスまたはエッチング溶液等に曝されることがない。したがって、第１の酸化物半導
体膜１０８ａにおいては、膜減りがない、または極めて少ない。一方で、第２の酸化物半
導体膜１０８ｂにおいては、導電膜１１２ａ、１１２ｂの形成時において、第２の酸化物
半導体膜１０８ｂの導電膜１１２ａ、１１２ｂと重ならない部分がエッチングされ、凹部
が形成される。すなわち、第２の酸化物半導体膜１０８ｂの導電膜１１２ａ、１１２ｂと
重なる領域の膜厚がｔ２－１となり、第２の酸化物半導体膜１０８ｂの導電膜１１２ａ、
１１２ｂと重ならない領域の膜厚がｔ２－２となる。
第１の酸化物半導体膜１０８ａと第２の酸化物半導体膜１０８ｂの膜厚の関係は、ｔ２－
１＞ｔ１＞ｔ２－２となると好ましい。このような膜厚の関係とすることによって、高い
電界効果移動度を有し、且つ光照射時における、しきい値電圧の変動量が少ないトランジ
スタとすることが可能となる。
また、トランジスタ１００が有する酸化物半導体膜１０８は、酸素欠損が形成されるとキ
ャリアである電子が生じ、ノーマリーオン特性になりやすい。したがって、酸化物半導体
膜１０８中の酸素欠損、とくに第１の酸化物半導体膜１０８ａ中の酸素欠損を減らすこと
が、安定したトランジスタ特性を得る上でも重要となる。そこで、本発明の一態様のトラ
ンジスタの構成においては、酸化物半導体膜１０８上の絶縁膜、ここでは、酸化物半導体
膜１０８上の絶縁膜１１４及び／又は絶縁膜１１６に過剰な酸素を導入することで、絶縁
膜１１４及び／又は絶縁膜１１６から酸化物半導体膜１０８中に酸素を移動させ、酸化物
半導体膜１０８中、とくに第１の酸化物半導体膜１０８ａ中の酸素欠損を補填することを
特徴とする。
なお、絶縁膜１１４、１１６としては、化学量論的組成よりも過剰に酸素を含有する領域
（酸素過剰領域）を有することがより好ましい。別言すると、絶縁膜１１４、１１６は、
酸素を放出することが可能な絶縁膜である。なお、絶縁膜１１４、１１６に酸素過剰領域
を設けるには、例えば、成膜後の絶縁膜１１４、１１６に酸素を導入して、酸素過剰領域
を形成する。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイ
マージョンイオン注入法、プラズマ処理等を用いることができる。
また、第１の酸化物半導体膜１０８ａ中の酸素欠損を補填するためには、第２の酸化物半
導体膜１０８ｂのチャネル領域近傍の膜厚を薄くした方が好適である。したがって、ｔ２
－２＜ｔ１の関係を満たせばよい。例えば、第２の酸化物半導体膜１０８ｂのチャネル領
域近傍の膜厚としては、好ましくは１ｎｍ以上２０ｎｍ以下、さらに好ましくは、３ｎｍ
以上１０ｎｍ以下である。
以下に、本実施の形態の半導体装置に含まれるその他の構成要素について、詳細に説明す
る。
《基板》
基板１０２の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の
耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サフ
ァイア基板等を、基板１０２として用いてもよい。
また、シリコンや炭化シリコンを材料とした単結晶半導体基板、多結晶半導体基板、シリ
コンゲルマニウム等の化合物半導体基板、ＳＯＩ基板等を適用することも可能である。
また、これらの基板上に半導体素子または絶縁膜等が設けられたものを、基板１０２とし
て用いてもよい。
なお、基板１０２として、ガラス基板を用いる場合、第６世代（１５００ｍｍ×１８５０
ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００
ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）、第１０世代（２９５０ｍｍ×３４０
０ｍｍ）等の大面積基板を用いることで、大型の表示装置を作製することができる。
また、基板１０２として、可撓性基板を用い、可撓性基板上に直接、トランジスタ１００
を形成してもよい。または、基板１０２とトランジスタ１００の間に剥離層を設けてもよ
い。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板１０２より分
離し、他の基板に転載するのに用いることができる。その際、トランジスタ１００は耐熱
性の劣る基板や可撓性の基板にも転載できる。
《ゲート電極、ソース電極、及びドレイン電極として機能する導電膜》
ゲート電極として機能する導電膜１０４、及びソース電極として機能する導電膜１１２ａ
、及びドレイン電極として機能する導電膜１１２ｂとしては、クロム（Ｃｒ）、銅（Ｃｕ
）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、亜鉛（Ｚｎ）、モリブデン（Ｍｏ
）、タンタル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）、マンガン（Ｍｎ）、ニッ
ケル（Ｎｉ）、鉄（Ｆｅ）、コバルト（Ｃｏ）から選ばれた金属元素、または上述した金
属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いてそれぞれ形
成することができる。
また、導電膜１０４、１１２ａ、１１２ｂは、単層構造でも、二層以上の積層構造として
もよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン
膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上
にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタ
ングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層
し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、チタ
ン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれ
た一または複数を組み合わせた合金膜、もしくは窒化膜を用いてもよい。
また、導電膜１０４、１１２ａ、１１２ｂには、インジウム錫酸化物、酸化タングステン
を含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを
含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、
酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を適用するこ
ともできる。
また、導電膜１０４、１１２ａ、１１２ｂには、Ｃｕ－Ｘ合金膜（Ｘは、Ｍｎ、Ｎｉ、Ｃ
ｒ、Ｆｅ、Ｃｏ、Ｍｏ、Ｔａ、またはＴｉ）を適用してもよい。Ｃｕ－Ｘ合金膜を用いる
ことで、ウエットエッチングプロセスで加工できるため、製造コストを抑制することが可
能となる。
《ゲート絶縁膜として機能する絶縁膜》
トランジスタ１００のゲート絶縁膜として機能する絶縁膜１０６、１０７としては、プラ
ズマ化学気相堆積（ＰＥＣＶＤ：（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ
Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ））法、スパッタリング法等により、酸化シリコン
膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、
酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タ
ンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜および酸化ネオジム膜
を一種以上含む絶縁膜を、それぞれ用いることができる。なお、絶縁膜１０６、１０７の
積層構造とせずに、上述の材料から選択された単層の絶縁膜、または３層以上の絶縁膜を
用いてもよい。
また、絶縁膜１０６は、酸素の透過を抑制するブロッキング膜としての機能を有する。例
えば、絶縁膜１０７、１１４、１１６及び／または酸化物半導体膜１０８中に過剰の酸素
を供給する場合において、絶縁膜１０６は酸素の透過を抑制することができる。
なお、トランジスタ１００のチャネル領域として機能する酸化物半導体膜１０８と接する
絶縁膜１０７は、酸化物絶縁膜であることが好ましく、化学量論的組成よりも過剰に酸素
を含有する領域（酸素過剰領域）を有することがより好ましい。別言すると、絶縁膜１０
７は、酸素を放出することが可能な絶縁膜である。なお、絶縁膜１０７に酸素過剰領域を
設けるには、例えば、酸素雰囲気下にて絶縁膜１０７を形成すればよい。または、成膜後
の絶縁膜１０７に酸素を導入して、酸素過剰領域を形成してもよい。酸素の導入方法とし
ては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズ
マ処理等を用いることができる。
また、絶縁膜１０７として、酸化ハフニウムを用いる場合、以下の効果を奏する。酸化ハ
フニウムは、酸化シリコンや酸化窒化シリコンと比べて比誘電率が高い。したがって、酸
化シリコンを用いる場合に比べて膜厚を大きくできるため、トンネル電流によるリーク電
流を小さくすることができる。すなわち、オフ電流の小さいトランジスタを実現すること
ができる。さらに、結晶構造を有する酸化ハフニウムは、非晶質構造を有する酸化ハフニ
ウムと比べて高い比誘電率を備える。したがって、オフ電流の小さいトランジスタとする
ためには、結晶構造を有する酸化ハフニウムを用いることが好ましい。結晶構造の例とし
ては、単斜晶系や立方晶系などが挙げられる。ただし、本発明の一態様は、これらに限定
されない。
なお、本実施の形態では、絶縁膜１０６として窒化シリコン膜を形成し、絶縁膜１０７と
して酸化シリコン膜を形成する。窒化シリコン膜は、酸化シリコン膜と比較して比誘電率
が高く、酸化シリコン膜と同等の静電容量を得るのに必要な膜厚が大きいため、トランジ
スタ１００のゲート絶縁膜として、窒化シリコン膜を含むことで絶縁膜を物理的に厚膜化
することができる。よって、トランジスタ１００の絶縁耐圧の低下を抑制、さらには絶縁
耐圧を向上させて、トランジスタ１００の静電破壊を抑制することができる。
《酸化物半導体膜》
酸化物半導体膜１０８としては、先に示す材料を用いることができる。
酸化物半導体膜１０８がＩｎ－Ｍ－Ｚｎ酸化物の場合、Ｉｎ－Ｍ－Ｚｎ酸化物を成膜する
ために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを
満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比とし
て、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝
２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１が好ましい
。
また、酸化物半導体膜１０８がＩｎ－Ｍ－Ｚｎ酸化物の場合、スパッタリングターゲット
としては、多結晶のＩｎ－Ｍ－Ｚｎ酸化物を含むターゲットを用いると好ましい。多結晶
のＩｎ－Ｍ－Ｚｎ酸化物を含むターゲットを用いることで、結晶性を有する酸化物半導体
膜１０８を形成しやすくなる。なお、成膜される酸化物半導体膜１０８の原子数比はそれ
ぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラ
スマイナス４０％の変動を含む。例えば、スパッタリングターゲットとして、原子数比が
Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１を用いる場合、成膜される酸化物半導体膜１０８の原
子数比は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３近傍となる場合がある。
例えば、第１の酸化物半導体膜１０８ａとしては、上述のＩｎ：Ｍ：Ｚｎ＝２：１：３、
Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１等のスパッタリングター
ゲットを用いて形成すればよい。また、第２の酸化物半導体膜１０８ｂとしては、上述の
Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２等を用いて形成すればよ
い。なお、第２の酸化物半導体膜１０８ｂに用いるスパッタリングターゲットの金属元素
の原子数比としては、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たす必要はなく、Ｉｎ≧Ｍ、Ｚｎ＜Ｍを満
たす組成でもよい。具体的には、Ｉｎ：Ｍ：Ｚｎ＝１：３：２等が挙げられる。
また、酸化物半導体膜１０８は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅ
Ｖ以上、より好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い酸化
物半導体を用いることで、トランジスタ１００のオフ電流を低減することができる。とく
に、第１の酸化物半導体膜１０８ａには、エネルギーギャップが２ｅＶ以上、好ましくは
２ｅＶ以上３．０ｅＶ以下の酸化物半導体膜を用い、第２の酸化物半導体膜１０８ｂには
、エネルギーギャップが２．５ｅＶ以上３．５ｅＶ以下の酸化物半導体膜を用いると、好
適である。また、第１の酸化物半導体膜１０８ａよりも第２の酸化物半導体膜１０８ｂの
エネルギーギャップが大きい方が好ましい。
また、第１の酸化物半導体膜１０８ａ、及び第２の酸化物半導体膜１０８ｂの厚さは、そ
れぞれ３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好まし
くは３ｎｍ以上５０ｎｍ以下とする。なお、先に記載の膜厚の関係を満たすと好ましい。
また、第２の酸化物半導体膜１０８ｂとしては、キャリア密度の低い酸化物半導体膜を用
いる。例えば、第２の酸化物半導体膜１０８ｂは、キャリア密度が１×１０１７／ｃｍ３
以下、好ましくは１×１０１５／ｃｍ３以下、さらに好ましくは１×１０１３／ｃｍ３以
下、より好ましくは１×１０１１／ｃｍ３以下とする。
なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効果
移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とする
トランジスタの半導体特性を得るために、第１の酸化物半導体膜１０８ａ、及び第２の酸
化物半導体膜１０８ｂのキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数
比、原子間距離、密度等を適切なものとすることが好ましい。
なお、第１の酸化物半導体膜１０８ａ、及び第２の酸化物半導体膜１０８ｂとしては、そ
れぞれ不純物濃度が低く、欠陥準位密度の低い酸化物半導体膜を用いることで、さらに優
れた電気特性を有するトランジスタを作製することができ好ましい。ここでは、不純物濃
度が低く、欠陥準位密度の低い（酸素欠損の少ない）ことを高純度真性または実質的に高
純度真性とよぶ。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリ
ア発生源が少ないため、キャリア密度を低くすることができる。従って、該酸化物半導体
膜にチャネル領域が形成されるトランジスタは、しきい値電圧がマイナスとなる電気特性
（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高
純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くな
る場合がある。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、オ
フ電流が著しく小さく、チャネル幅が１×１０６μｍでチャネル長Ｌが１０μｍの素子で
あっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲
において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０
－１３Ａ以下という特性を得ることができる。
したがって、上記高純度真性、または実質的に高純度真性の酸化物半導体膜にチャネル領
域が形成されるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタと
することができる。なお、酸化物半導体膜のトラップ準位に捕獲された電荷は、消失する
までに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、ト
ラップ準位密度の高い酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気
特性が不安定となる場合がある。不純物としては、水素、窒素、アルカリ金属、またはア
ルカリ土類金属等がある。
酸化物半導体膜に含まれる水素は、金属原子と結合する酸素と反応して水になると共に、
酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損を形成する。該酸素欠損に
水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金
属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、
水素が含まれている酸化物半導体膜を用いたトランジスタはノーマリーオン特性となりや
すい。このため、酸化物半導体膜１０８は水素ができる限り低減されていることが好まし
い。具体的には、酸化物半導体膜１０８において、ＳＩＭＳ分析により得られる水素濃度
を、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３
以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、５×１０１８ａｔｏｍｓ／
ｃｍ３以下、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０
１７ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下と
する。
また、第１の酸化物半導体膜１０８ａにおいて、第１４族元素の一つであるシリコンや炭
素が含まれると、第１の酸化物半導体膜１０８ａにおいて酸素欠損が増加し、ｎ型化して
しまう。このため、第１の酸化物半導体膜１０８ａにおけるシリコンや炭素の濃度と、第
１の酸化物半導体膜１０８ａとの界面近傍のシリコンや炭素の濃度（ＳＩＭＳ分析により
得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔ
ｏｍｓ／ｃｍ３以下とする。
また、第１の酸化物半導体膜１０８ａにおいて、ＳＩＭＳ分析により得られるアルカリ金
属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは
２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。アルカリ金属及びアルカリ土類金属は、酸
化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大
してしまうことがある。このため、第１の酸化物半導体膜１０８ａのアルカリ金属または
アルカリ土類金属の濃度を低減することが好ましい。
また、第１の酸化物半導体膜１０８ａに窒素が含まれていると、キャリアである電子が生
じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導
体膜を用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物半導体
膜において、窒素はできる限り低減されていることが好ましい、例えば、ＳＩＭＳ分析に
より得られる窒素濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることが好ましい。
また、第１の酸化物半導体膜１０８ａ、及び第２の酸化物半導体膜１０８ｂは、それぞれ
非単結晶構造でもよい。非単結晶構造は、例えば、後述するＣＡＡＣ－ＯＳ（Ｃ Ａｘｉ
ｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏ
ｒ）、多結晶構造、微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶
質構造は最も欠陥準位密度が高く、ＣＡＡＣ－ＯＳは最も欠陥準位密度が低い。
《トランジスタの保護絶縁膜として機能する絶縁膜》
絶縁膜１１４、１１６は、酸化物半導体膜１０８に酸素を供給する機能を有する。また、
絶縁膜１１８は、トランジスタ１００の保護絶縁膜としての機能を有する。また、絶縁膜
１１４、１１６は、酸素を有する。また、絶縁膜１１４は、酸素を透過することのできる
絶縁膜である。なお、絶縁膜１１４は、後に形成する絶縁膜１１６を形成する際の、酸化
物半導体膜１０８へのダメージ緩和膜としても機能する。
絶縁膜１１４としては、厚さが５ｎｍ以上１５０ｎｍ以下、好ましくは５ｎｍ以上５０ｎ
ｍ以下の酸化シリコン、酸化窒化シリコン等を用いることができる。
また、絶縁膜１１４は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により
、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が
３×１０１７ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。これは、絶縁膜１１４に含
まれる欠陥密度が多いと、該欠陥に酸素が結合してしまい、絶縁膜１１４における酸素の
透過量が減少してしまうためである。
なお、絶縁膜１１４においては、外部から絶縁膜１１４に入った酸素が全て絶縁膜１１４
の外部に移動せず、絶縁膜１１４にとどまる酸素もある。また、絶縁膜１１４に酸素が入
ると共に、絶縁膜１１４に含まれる酸素が絶縁膜１１４の外部へ移動することで、絶縁膜
１１４において酸素の移動が生じる場合もある。絶縁膜１１４として酸素を透過すること
ができる酸化物絶縁膜を形成すると、絶縁膜１１４上に設けられる、絶縁膜１１６から脱
離する酸素を、絶縁膜１１４を介して酸化物半導体膜１０８に移動させることができる。
また、絶縁膜１１４は、窒素酸化物に起因する準位密度が低い酸化物絶縁膜を用いて形成
することができる。なお、当該窒素酸化物に起因する準位密度は、酸化物半導体膜の価電
子帯の上端のエネルギー（Ｅｖ＿ｏｓ）と酸化物半導体膜の伝導帯の下端のエネルギー（
Ｅｃ＿ｏｓ）の間に形成され得る場合がある。上記酸化物絶縁膜として、窒素酸化物の放
出量が少ない酸化窒化シリコン膜、または窒素酸化物の放出量が少ない酸化窒化アルミニ
ウム膜等を用いることができる。
なお、窒素酸化物の放出量の少ない酸化窒化シリコン膜は、昇温脱離ガス分析法において
、窒素酸化物の放出量よりアンモニアの放出量が多い膜であり、代表的にはアンモニアの
放出量が１×１０１８／ｃｍ３以上５×１０１９／ｃｍ３以下である。なお、アンモニア
の放出量は、膜の表面温度が５０℃以上６５０℃以下、好ましくは５０℃以上５５０℃以
下の加熱処理による放出量とする。
窒素酸化物（ＮＯｘ、ｘは０より大きく２以下、好ましくは１以上２以下）、代表的には
ＮＯ２またはＮＯは、絶縁膜１１４などに準位を形成する。当該準位は、酸化物半導体膜
１０８のエネルギーギャップ内に位置する。そのため、窒素酸化物が、絶縁膜１１４及び
酸化物半導体膜１０８の界面に拡散すると、当該準位が絶縁膜１１４側において電子をト
ラップする場合がある。この結果、トラップされた電子が、絶縁膜１１４及び酸化物半導
体膜１０８界面近傍に留まるため、トランジスタのしきい値電圧をプラス方向にシフトさ
せてしまう。
また、窒素酸化物は、加熱処理においてアンモニア及び酸素と反応する。絶縁膜１１４に
含まれる窒素酸化物は、加熱処理において、絶縁膜１１６に含まれるアンモニアと反応す
るため、絶縁膜１１４に含まれる窒素酸化物が低減される。このため、絶縁膜１１４及び
酸化物半導体膜１０８の界面において、電子がトラップされにくい。
絶縁膜１１４として、上記酸化物絶縁膜を用いることで、トランジスタのしきい値電圧の
シフトを低減することが可能であり、トランジスタの電気特性の変動を低減することがで
きる。
なお、トランジスタの作製工程の加熱処理、代表的には３００℃以上３５０℃未満の加熱
処理により、絶縁膜１１４は、１００Ｋ以下のＥＳＲで測定して得られたスペクトルにお
いてｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上２．
００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下の第３のシグナ
ルが観測される。なお、第１のシグナル及び第２のシグナルのスプリット幅、並びに第２
のシグナル及び第３のシグナルのスプリット幅は、ＸバンドのＥＳＲ測定において約５ｍ
Ｔである。また、ｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．０
０１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下で
ある第３のシグナルのスピンの密度の合計が１×１０１８ｓｐｉｎｓ／ｃｍ３未満であり
、代表的には１×１０１７ｓｐｉｎｓ／ｃｍ３以上１×１０１８ｓｐｉｎｓ／ｃｍ３未満
である。
なお、１００Ｋ以下のＥＳＲスペクトルにおいてｇ値が２．０３７以上２．０３９以下の
第１シグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．
９６４以上１．９６６以下の第３のシグナルは、窒素酸化物（ＮＯｘ、ｘは０より大きく
２以下、好ましくは１以上２以下）起因のシグナルに相当する。窒素酸化物の代表例とし
ては、一酸化窒素、二酸化窒素等がある。即ち、ｇ値が２．０３７以上２．０３９以下の
第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１
．９６４以上１．９６６以下である第３のシグナルのスピンの密度の合計が少ないほど、
酸化物絶縁膜に含まれる窒素酸化物の含有量が少ないといえる。
また、上記酸化物絶縁膜は、ＳＩＭＳで測定される窒素濃度が６×１０２０ａｔｏｍｓ／
ｃｍ３以下である。
膜の表面温度が２２０℃以上３５０℃以下であり、シラン及び一酸化二窒素を用いたＰＥ
ＣＶＤ法を用いて、上記酸化物絶縁膜を形成することで、緻密であり、且つ硬度の高い膜
を形成することができる。
絶縁膜１１６は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用
いて形成する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、加
熱により酸素の一部が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸
化物絶縁膜は、ＴＤＳ分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１９
ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸
化物絶縁膜である。なお、上記ＴＤＳにおける膜の表面温度としては１００℃以上７００
℃以下、または１００℃以上５００℃以下の範囲が好ましい。
絶縁膜１１６としては、厚さが３０ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ以上４
００ｎｍ以下の、酸化シリコン、酸化窒化シリコン等を用いることができる。
また、絶縁膜１１６は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により
、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が
１．５×１０１８ｓｐｉｎｓ／ｃｍ３未満、さらには１×１０１８ｓｐｉｎｓ／ｃｍ３以
下であることが好ましい。なお、絶縁膜１１６は、絶縁膜１１４と比較して酸化物半導体
膜１０８から離れているため、絶縁膜１１４より、欠陥密度が多くともよい。
また、絶縁膜１１４、１１６は、同種の材料の絶縁膜を用いることができるため、絶縁膜
１１４と絶縁膜１１６の界面が明確に確認できない場合がある。したがって、本実施の形
態においては、絶縁膜１１４と絶縁膜１１６の界面は、破線で図示している。なお、本実
施の形態においては、絶縁膜１１４と絶縁膜１１６の２層構造について説明したが、これ
に限定されず、例えば、絶縁膜１１４の単層構造としてもよい。
絶縁膜１１８は、窒素を有する。また、絶縁膜１１８は、窒素及びシリコンを有する。ま
た、絶縁膜１１８は、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキン
グできる機能を有する。絶縁膜１１８を設けることで、酸化物半導体膜１０８からの酸素
の外部への拡散と、絶縁膜１１４、１１６に含まれる酸素の外部への拡散と、外部から酸
化物半導体膜１０８への水素、水等の入り込みを防ぐことができる。絶縁膜１１８として
は、例えば、窒化物絶縁膜を用いることができる。該窒化物絶縁膜としては、窒化シリコ
ン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等がある。なお、酸素
、水素、水、アルカリ金属、アルカリ土類金属等のブロッキング効果を有する窒化物絶縁
膜の代わりに、酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜を設けてもよ
い。酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜としては、酸化アルミニ
ウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸
化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。
なお、上記記載の、導電膜、絶縁膜、酸化物半導体膜などの様々な膜は、スパッタリング
法やＰＥＣＶＤ法により形成することができるが、他の方法、例えば、熱ＣＶＤ（Ｃｈｅ
ｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成してもよい。熱ＣＶＤ法
の例としてＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ
Ｄｅｐｏｓｉｔｉｏｎ）法やＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ
）法を用いても良い。
熱ＣＶＤ法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生成
されることが無いという利点を有する。
熱ＣＶＤ法は、原料ガスと酸化剤を同時にチャンバー内に送り、チャンバー内を大気圧ま
たは減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行
ってもよい。
また、ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスが順
次チャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行ってもよい。例
えば、それぞれのスイッチングバルブ（高速バルブとも呼ぶ）を切り替えて２種類以上の
原料ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第１の原料
ガスと同時またはその後に不活性ガス（アルゴン、或いは窒素など）などを導入し、第２
の原料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスはキャ
リアガスとなり、また、第２の原料ガスの導入時にも同時に不活性ガスを導入してもよい
。また、不活性ガスを導入する代わりに真空排気によって第１の原料ガスを排出した後、
第２の原料ガスを導入してもよい。第１の原料ガスが基板の表面に吸着して第１の層を成
膜し、後から導入される第２の原料ガスと反応して、第２の層が第１の層上に積層されて
薄膜が形成される。このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り返す
ことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入順序
を繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり、微細
なＦＥＴを作製する場合に適している。
ＭＯＣＶＤ法やＡＬＤ法などの熱ＣＶＤ法は、上記実施形態の導電膜、絶縁膜、酸化物半
導体膜、金属酸化膜などの様々な膜を形成することができ、例えば、Ｉｎ－Ｇａ－Ｚｎ－
Ｏ膜を成膜する場合には、トリメチルインジウム、トリメチルガリウム、及びジメチル亜
鉛を用いる。なお、トリメチルインジウムの化学式は、Ｉｎ（ＣＨ３）３である。また、
トリメチルガリウムの化学式は、Ｇａ（ＣＨ３）３である。また、ジメチル亜鉛の化学式
は、Ｚｎ（ＣＨ３）２である。また、これらの組み合わせに限定されず、トリメチルガリ
ウムに代えてトリエチルガリウム（化学式Ｇａ（Ｃ２Ｈ５）３）を用いることもでき、ジ
メチル亜鉛に代えてジエチル亜鉛（化学式Ｚｎ（Ｃ２Ｈ５）２）を用いることもできる。
例えば、ＡＬＤを利用する成膜装置により酸化ハフニウム膜を形成する場合には、溶媒と
ハフニウム前駆体化合物を含む液体（ハフニウムアルコキシドや、テトラキスジメチルア
ミドハフニウム（ＴＤＭＡＨ）などのハフニウムアミド）を気化させた原料ガスと、酸化
剤としてオゾン（Ｏ３）の２種類のガスを用いる。なお、テトラキスジメチルアミドハフ
ニウムの化学式はＨｆ［Ｎ（ＣＨ３）２］４である。また、他の材料液としては、テトラ
キス（エチルメチルアミド）ハフニウムなどがある。
例えば、ＡＬＤを利用する成膜装置により酸化アルミニウム膜を形成する場合には、溶媒
とアルミニウム前駆体化合物を含む液体（トリメチルアルミニウム（ＴＭＡ）など）を気
化させた原料ガスと、酸化剤としてＨ２Ｏの２種類のガスを用いる。なお、トリメチルア
ルミニウムの化学式はＡｌ（ＣＨ３）３である。また、他の材料液としては、トリス（ジ
メチルアミド）アルミニウム、トリイソブチルアルミニウム、アルミニウムトリス（２，
２，６，６－テトラメチル－３，５－ヘプタンジオナート）などがある。
例えば、ＡＬＤを利用する成膜装置により酸化シリコン膜を形成する場合には、ヘキサク
ロロジシランを被成膜面に吸着させ、吸着物に含まれる塩素を除去し、酸化性ガス（Ｏ２
、一酸化二窒素）のラジカルを供給して吸着物と反応させる。
例えば、ＡＬＤを利用する成膜装置によりタングステン膜を成膜する場合には、ＷＦ６ガ
スとＢ２Ｈ６ガスを順次繰り返し導入して初期タングステン膜を形成し、その後、ＷＦ６
ガスとＨ２ガスを用いてタングステン膜を形成する。なお、Ｂ２Ｈ６ガスに代えてＳｉＨ
４ガスを用いてもよい。
例えば、ＡＬＤを利用する成膜装置により酸化物半導体膜、例えばＩｎ－Ｇａ－Ｚｎ－Ｏ
膜を成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを順次繰り返し導入してＩｎ－
Ｏ層を形成し、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスを用いてＧａＯ層を形成し、更
にその後Ｚｎ（ＣＨ３）２ガスとＯ３ガスを用いてＺｎＯ層を形成する。なお、これらの
層の順番はこの例に限らない。また、これらのガスを混ぜてＩｎ－Ｇａ－Ｏ層やＩｎ－Ｚ
ｎ－Ｏ層、Ｇａ－Ｚｎ－Ｏ層などの混合化合物層を形成しても良い。なお、Ｏ３ガスに変
えてＡｒ等の不活性ガスで水をバブリングして得られたＨ２Ｏガスを用いても良いが、Ｈ
を含まないＯ３ガスを用いる方が好ましい。また、Ｉｎ（ＣＨ３）３ガスにかえて、Ｉｎ
（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｇａ（ＣＨ３）３ガスにかえて、Ｇａ（Ｃ２
Ｈ５）３ガスを用いても良い。また、Ｚｎ（ＣＨ３）２ガスを用いても良い。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。
（実施の形態４）
本実施の形態では、本発明の一態様の表示パネルに用いることができるトランジスタの構
成について、図１４を参照しながら説明する。
＜半導体装置の構成例＞
図１４（Ａ）は、トランジスタ１００の上面図であり、図１４（Ｂ）は、図１４（Ａ）に
示す切断線Ｘ１－Ｘ２間における切断面の断面図に相当し、図１４（Ｃ）は、図１４（Ａ
）に示す切断線Ｙ１－Ｙ２間における切断面の断面図に相当する。なお、図１４（Ａ）に
おいて、煩雑になることを避けるため、トランジスタ１００の構成要素の一部（ゲート絶
縁膜として機能する絶縁膜等）を省略して図示している。また、切断線Ｘ１－Ｘ２方向を
チャネル長方向、切断線Ｙ１－Ｙ２方向をチャネル幅方向と呼称する場合がある。なお、
トランジスタの上面図においては、以降の図面においても図１４（Ａ）と同様に、構成要
素の一部を省略して図示する場合がある。
なお、トランジスタ１００を実施の形態１において説明する表示パネル等に用いることが
できる。
例えば、トランジスタ１００をトランジスタＭまたはトランジスタＭＤに用いる場合は、
基板１０２を絶縁膜５０１Ｃに、導電膜１０４を導電膜５０４に、絶縁膜１０６および絶
縁膜１０７が積層された積層膜を絶縁膜５０６に、酸化物半導体膜１０８を半導体膜５０
８に、導電膜１１２ａを導電膜５１２Ａに、導電膜１１２ｂを導電膜５１２Ｂに、絶縁膜
１１４および絶縁膜１１６が積層された積層膜を絶縁膜５１６に、絶縁膜１１８を絶縁膜
５１８に、導電膜１２０ｂを導電膜５２４に、それぞれ読み替えることができる。
トランジスタ１００は、基板１０２上の第１のゲート電極として機能する導電膜１０４と
、基板１０２及び導電膜１０４上の絶縁膜１０６と、絶縁膜１０６上の絶縁膜１０７と、
絶縁膜１０７上の酸化物半導体膜１０８と、酸化物半導体膜１０８と電気的に接続される
ソース電極として機能する導電膜１１２ａと、酸化物半導体膜１０８と電気的に接続され
るドレイン電極として機能する導電膜１１２ｂと、酸化物半導体膜１０８、導電膜１１２
ａ、及び１１２ｂ上の絶縁膜１１４、１１６と、絶縁膜１１６上に設けられ、且つ導電膜
１１２ｂと電気的に接続される導電膜１２０ａと、絶縁膜１１６上の導電膜１２０ｂと、
絶縁膜１１６及び導電膜１２０ａ、１２０ｂ上の絶縁膜１１８と、を有する。
また、トランジスタ１００において、絶縁膜１０６、１０７は、トランジスタ１００の第
１のゲート絶縁膜としての機能を有し、絶縁膜１１４、１１６は、トランジスタ１００の
第２のゲート絶縁膜としての機能を有し、絶縁膜１１８は、トランジスタ１００の保護絶
縁膜としての機能を有する。
なお、導電膜１２０ｂをトランジスタ１００の第２のゲート電極に用いることができる。
また、トランジスタ１００を表示パネルに用いる場合は、導電膜１２０ａを表示素子の電
極等に用いることができる。
また、酸化物半導体膜１０８は、第１のゲート電極として機能する導電膜１０４側の酸化
物半導体膜１０８ｂと、酸化物半導体膜１０８ｂ上の酸化物半導体膜１０８ｃと、を有す
る。また、酸化物半導体膜１０８ｂ及び酸化物半導体膜１０８ｃは、Ｉｎと、Ｍ（ＭはＡ
ｌ、Ｇａ、Ｙ、またはＳｎ）と、Ｚｎと、を有する。
例えば、酸化物半導体膜１０８ｂとしては、Ｉｎの原子数比がＭの原子数比より多い領域
を有すると好ましい。また、酸化物半導体膜１０８ｃとしては、酸化物半導体膜１０８ｂ
よりもＩｎの原子数が少ない領域を有すると好ましい。
酸化物半導体膜１０８ｂが、Ｉｎの原子数比がＭの原子数比より多い領域を有することで
、トランジスタ１００の電界効果移動度（単に移動度、またはμＦＥという場合がある）
を高くすることができる。具体的には、トランジスタ１００の電界効果移動度が１０ｃｍ
２／Ｖｓを超える、さらに好ましくはトランジスタ１００の電界効果移動度が３０ｃｍ２
／Ｖｓを超えることが可能となる。
例えば、上記の電界効果移動度が高いトランジスタを、ゲート信号を生成するゲートドラ
イバ（とくに、ゲートドライバが有するシフトレジスタの出力端子に接続されるデマルチ
プレクサ）に用いることで、額縁幅の狭い（狭額縁ともいう）半導体装置または表示装置
を提供することができる。
一方で、酸化物半導体膜１０８ｂが、Ｉｎの原子数比がＭの原子数比より多い領域を有す
る場合、光照射時にトランジスタ１００の電気特性が変動しやすくなる。しかしながら、
本発明の一態様の半導体装置においては、酸化物半導体膜１０８ｂ上に酸化物半導体膜１
０８ｃが形成されている。また、酸化物半導体膜１０８ｃは、酸化物半導体膜１０８ｂよ
りもＩｎの原子数比が少ない領域を有するため、酸化物半導体膜１０８ｂよりもＥｇが大
きくなる。したがって、酸化物半導体膜１０８ｂと、酸化物半導体膜１０８ｃとの積層構
造である酸化物半導体膜１０８は、光負バイアスストレス試験による耐性を高めることが
可能となる。
また、酸化物半導体膜１０８中、特に酸化物半導体膜１０８ｂのチャネル領域に混入する
水素または水分などの不純物は、トランジスタ特性に影響を与えるため問題となる。した
がって、酸化物半導体膜１０８ｂ中のチャネル領域においては、水素または水分などの不
純物が少ないほど好ましい。また、酸化物半導体膜１０８ｂ中のチャネル領域に形成され
る酸素欠損は、トランジスタ特性に影響を与えるため問題となる。例えば、酸化物半導体
膜１０８ｂのチャネル領域中に酸素欠損が形成されると、該酸素欠損に水素が結合し、キ
ャリア供給源となる。酸化物半導体膜１０８ｂのチャネル領域中にキャリア供給源が生成
されると、酸化物半導体膜１０８ｂを有するトランジスタ１００の電気特性の変動、代表
的にはしきい値電圧のシフトが生じる。したがって、酸化物半導体膜１０８ｂのチャネル
領域においては、酸素欠損が少ないほど好ましい。
そこで、本発明の一態様においては、酸化物半導体膜１０８に接する絶縁膜、具体的には
、酸化物半導体膜１０８の下方に形成される絶縁膜１０７、及び酸化物半導体膜１０８の
上方に形成される絶縁膜１１４、１１６が過剰酸素を含有する構成である。絶縁膜１０７
、及び絶縁膜１１４、１１６から酸化物半導体膜１０８へ酸素または過剰酸素を移動させ
ることで、酸化物半導体膜中の酸素欠損を低減することが可能となる。よって、トランジ
スタ１００の電気特性、特に光照射におけるトランジスタ１００の変動を抑制することが
可能となる。
また、本発明の一態様においては、絶縁膜１０７、及び絶縁膜１１４、１１６に過剰酸素
を含有させるために、作製工程の増加がない、または作製工程の増加が極めて少ない作製
方法を用いる。よって、トランジスタ１００の歩留まりを高くすることが可能である。
具体的には、酸化物半導体膜１０８ｂを形成する工程において、スパッタリング法を用い
、酸素ガスを含む雰囲気にて酸化物半導体膜１０８ｂを形成することで、酸化物半導体膜
１０８ｂの被形成面となる、絶縁膜１０７に酸素または過剰酸素を添加する。
また、導電膜１２０ａ、１２０ｂを形成する工程において、スパッタリング法を用い、酸
素ガスを含む雰囲気にて導電膜１２０ａ、１２０ｂを形成することで、導電膜１２０ａ、
１２０ｂの被形成面となる、絶縁膜１１６に酸素または過剰酸素を添加する。なお、絶縁
膜１１６に酸素または過剰酸素を添加する際に、絶縁膜１１６の下方に位置する絶縁膜１
１４、及び酸化物半導体膜１０８にも酸素または過剰酸素が添加される場合がある。
＜酸化物導電体＞
次に、酸化物導電体について説明する。導電膜１２０ａ、１２０ｂを形成する工程におい
て、導電膜１２０ａ、１２０ｂは、絶縁膜１１４、１１６から酸素の放出を抑制する保護
膜として機能する。また、導電膜１２０ａ、１２０ｂは、絶縁膜１１８を形成する工程の
前においては、半導体としての機能を有し、絶縁膜１１８を形成する工程の後においては
、導電膜１２０ａ、１２０ｂは、導電体としての機能を有する。
導電膜１２０ａ、１２０ｂを導電体として機能させるためには、導電膜１２０ａ、１２０
ｂに酸素欠損を形成し、該酸素欠損に絶縁膜１１８から水素を添加すると、伝導帯近傍に
ドナー準位が形成される。この結果、導電膜１２０ａ、１２０ｂは、導電性が高くなり導
電体化する。導電体化された導電膜１２０ａ、１２０ｂを、それぞれ酸化物導電体という
ことができる。一般に、酸化物半導体は、エネルギーギャップが大きいため、可視光に対
して透光性を有する。一方、酸化物導電体は、伝導帯近傍にドナー準位を有する酸化物半
導体である。したがって、酸化物導電体は、ドナー準位による吸収の影響は小さく、可視
光に対して酸化物半導体と同程度の透光性を有する。
＜半導体装置の構成要素＞
以下に、本実施の形態の半導体装置に含まれる構成要素について、詳細に説明する。
なお、以下の材料については、実施の形態２において説明する材料と同様の材料を用いる
ことができる。
実施の形態２において説明する基板１０２に用いることができる材料を基板１０２に用い
ることができる。また、実施の形態２において説明する絶縁膜１０６、１０７に用いるこ
とができる材料を絶縁膜１０６、１０７に用いることができる。
また、実施の形態２において説明するゲート電極、ソース電極、及びドレイン電極として
機能する導電膜に用いることができる材料を、第１のゲート電極、ソース電極、及びドレ
イン電極として機能する導電膜に用いることができる。
《酸化物半導体膜》
酸化物半導体膜１０８としては、先に示す材料を用いることができる。
酸化物半導体膜１０８ｂがＩｎ－Ｍ－Ｚｎ酸化物の場合、Ｉｎ－Ｍ－Ｚｎ酸化物を成膜す
るために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ＞Ｍを満たすこ
とが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ
：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．
１等が挙げられる。
また、酸化物半導体膜１０８ｃがＩｎ－Ｍ－Ｚｎ酸化物の場合、Ｉｎ－Ｍ－Ｚｎ酸化物を
成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≦Ｍを満
たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として
、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝１
：３：２、Ｉｎ：Ｍ：Ｚｎ＝１：３：４、Ｉｎ：Ｍ：Ｚｎ＝１：３：６、Ｉｎ：Ｍ：Ｚｎ
＝１：４：５等が挙げられる。
また、酸化物半導体膜１０８ｂ及び酸化物半導体膜１０８ｃがＩｎ－Ｍ－Ｚｎ酸化物の場
合、スパッタリングターゲットとしては、多結晶のＩｎ－Ｍ－Ｚｎ酸化物を含むターゲッ
トを用いると好ましい。多結晶のＩｎ－Ｍ－Ｚｎ酸化物を含むターゲットを用いることで
、結晶性を有する酸化物半導体膜１０８ｂ及び酸化物半導体膜１０８ｃを形成しやすくな
る。なお、成膜される酸化物半導体膜１０８ｂ及び酸化物半導体膜１０８ｃの原子数比は
それぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数比の
プラスマイナス４０％の変動を含む。例えば、酸化物半導体膜１０８ｂのスパッタリング
ターゲットとして、原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１を用いる場合、成膜さ
れる酸化物半導体膜１０８ｂの原子数比は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３近傍となる場
合がある。
また、酸化物半導体膜１０８は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅ
Ｖ以上、より好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い酸化
物半導体を用いることで、トランジスタ１００のオフ電流を低減することができる。とく
に、酸化物半導体膜１０８ｂには、エネルギーギャップが２ｅＶ以上、好ましくは２ｅＶ
以上３．０ｅＶ以下の酸化物半導体膜を用い、酸化物半導体膜１０８ｃには、エネルギー
ギャップが２．５ｅＶ以上３．５ｅＶ以下の酸化物半導体膜を用いると、好適である。ま
た、酸化物半導体膜１０８ｂよりも酸化物半導体膜１０８ｃのエネルギーギャップが大き
い方が好ましい。
また、酸化物半導体膜１０８ｂ、及び酸化物半導体膜１０８ｃの厚さは、それぞれ３ｎｍ
以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以
上５０ｎｍ以下とする。
また、酸化物半導体膜１０８ｃとしては、キャリア密度の低い酸化物半導体膜を用いる。
例えば、酸化物半導体膜１０８ｃは、キャリア密度が１×１０１７／ｃｍ３以下、好まし
くは１×１０１５／ｃｍ３以下、さらに好ましくは１×１０１３／ｃｍ３以下、より好ま
しくは１×１０１１／ｃｍ３以下とする。
なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効果
移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とする
トランジスタの半導体特性を得るために、酸化物半導体膜１０８ｂ、及び酸化物半導体膜
１０８ｃのキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距
離、密度等を適切なものとすることが好ましい。
なお、酸化物半導体膜１０８ｂ、及び酸化物半導体膜１０８ｃとしては、それぞれ不純物
濃度が低く、欠陥準位密度の低い酸化物半導体膜を用いることで、さらに優れた電気特性
を有するトランジスタを作製することができ好ましい。ここでは、不純物濃度が低く、欠
陥準位密度の低い（酸素欠損の少ない）ことを高純度真性または実質的に高純度真性とよ
ぶ。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少
ないため、キャリア密度を低くすることができる。従って、該酸化物半導体膜にチャネル
領域が形成されるトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリー
オンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性であ
る酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある
。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、オフ電流が著し
く小さく、チャネル幅が１×１０６μｍでチャネル長Ｌが１０μｍの素子であっても、ソ
ース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オ
フ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０－１３Ａ以下
という特性を得ることができる。
したがって、上記高純度真性、または実質的に高純度真性の酸化物半導体膜にチャネル領
域が形成されるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタと
することができる。なお、酸化物半導体膜のトラップ準位に捕獲された電荷は、消失する
までに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、ト
ラップ準位密度の高い酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気
特性が不安定となる場合がある。不純物としては、水素、窒素、アルカリ金属、またはア
ルカリ土類金属等がある。
酸化物半導体膜に含まれる水素は、金属原子と結合する酸素と反応して水になると共に、
酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損を形成する。該酸素欠損に
水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金
属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、
水素が含まれている酸化物半導体膜を用いたトランジスタはノーマリーオン特性となりや
すい。このため、酸化物半導体膜１０８は水素ができる限り低減されていることが好まし
い。具体的には、酸化物半導体膜１０８において、ＳＩＭＳ分析により得られる水素濃度
を、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３
以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、５×１０１８ａｔｏｍｓ／
ｃｍ３以下、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０
１７ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下と
する。
また、酸化物半導体膜１０８ｂは、酸化物半導体膜１０８ｃよりも水素濃度が少ない領域
を有すると好ましい。酸化物半導体膜１０８ｂの方が、酸化物半導体膜１０８ｃよりも水
素濃度が少ない領域を有すことにより、信頼性の高い半導体装置とすることができる。
また、酸化物半導体膜１０８ｂにおいて、第１４族元素の一つであるシリコンや炭素が含
まれると、酸化物半導体膜１０８ｂにおいて酸素欠損が増加し、ｎ型化してしまう。この
ため、酸化物半導体膜１０８ｂにおけるシリコンや炭素の濃度と、酸化物半導体膜１０８
ｂとの界面近傍のシリコンや炭素の濃度（ＳＩＭＳ分析により得られる濃度）を、２×１
０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする
。
また、酸化物半導体膜１０８ｂにおいて、ＳＩＭＳ分析により得られるアルカリ金属また
はアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１
０１６ａｔｏｍｓ／ｃｍ３以下にする。アルカリ金属及びアルカリ土類金属は、酸化物半
導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してし
まうことがある。このため、酸化物半導体膜１０８ｂのアルカリ金属またはアルカリ土類
金属の濃度を低減することが好ましい。
また、酸化物半導体膜１０８ｂに窒素が含まれていると、キャリアである電子が生じ、キ
ャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体膜を
用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物半導体膜にお
いて、窒素はできる限り低減されていることが好ましい、例えば、ＳＩＭＳ分析により得
られる窒素濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることが好ましい。
また、酸化物半導体膜１０８ｂ、及び酸化物半導体膜１０８ｃは、それぞれ非単結晶構造
でもよい。非単結晶構造は、例えば、後述するＣＡＡＣ－ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇ
ｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶
構造、微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も
欠陥準位密度が高く、ＣＡＡＣ－ＯＳは最も欠陥準位密度が低い。
《第２のゲート絶縁膜として機能する絶縁膜》
絶縁膜１１４、１１６は、トランジスタ１００の第２のゲート絶縁膜として機能する。ま
た、絶縁膜１１４、１１６は、酸化物半導体膜１０８に酸素を供給する機能を有する。す
なわち、絶縁膜１１４、１１６は、酸素を有する。また、絶縁膜１１４は、酸素を透過す
ることのできる絶縁膜である。なお、絶縁膜１１４は、後に形成する絶縁膜１１６を形成
する際の、酸化物半導体膜１０８へのダメージ緩和膜としても機能する。
例えば、実施の形態２において説明する絶縁膜１１４、１１６を絶縁膜１１４、１１６に
用いることができる。
《導電膜として機能する酸化物半導体膜、及び第２のゲート電極として機能する酸化物半
導体膜》
先に記載の酸化物半導体膜１０８と同様の材料を、導電膜として機能する導電膜１２０ａ
、及び第２のゲート電極として機能する導電膜１２０ｂに用いることができる。
すなわち、導電膜として機能する導電膜１２０ａ、及び第２のゲート電極として機能する
導電膜１２０ｂは、酸化物半導体膜１０８（酸化物半導体膜１０８ｂ及び酸化物半導体膜
１０８ｃ）に含まれる金属元素を有する。例えば、第２のゲート電極として機能する導電
膜１２０ｂと、酸化物半導体膜１０８（酸化物半導体膜１０８ｂ及び酸化物半導体膜１０
８ｃ）と、が同一の金属元素を有する構成とすることで、製造コストを抑制することが可
能となる。
例えば、導電膜として機能する導電膜１２０ａ、及び第２のゲート電極として機能する導
電膜１２０ｂとしては、Ｉｎ－Ｍ－Ｚｎ酸化物の場合、Ｉｎ－Ｍ－Ｚｎ酸化物を成膜する
ために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍを満たすこと
が好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：
Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１
等が挙げられる。
また、導電膜として機能する導電膜１２０ａ、及び第２のゲート電極として機能する導電
膜１２０ｂの構造としては、単層構造または２層以上の積層構造とすることができる。な
お、導電膜１２０ａ、１２０ｂが積層構造の場合においては、上記のスパッタリングター
ゲットの組成に限定されない。
《トランジスタの保護絶縁膜として機能する絶縁膜》
絶縁膜１１８は、トランジスタ１００の保護絶縁膜として機能する。
絶縁膜１１８は、水素及び窒素のいずれか一方または双方を有する。または、絶縁膜１１
８は、窒素及びシリコンを有する。また、絶縁膜１１８は、酸素、水素、水、アルカリ金
属、アルカリ土類金属等のブロッキングできる機能を有する。絶縁膜１１８を設けること
で、酸化物半導体膜１０８からの酸素の外部への拡散と、絶縁膜１１４、１１６に含まれ
る酸素の外部への拡散と、外部から酸化物半導体膜１０８への水素、水等の入り込みを防
ぐことができる。
また、絶縁膜１１８は、導電膜として機能する導電膜１２０ａ、及び第２のゲート電極と
して機能する導電膜１２０ｂに、水素及び窒素のいずれか一方または双方を供給する機能
を有する。特に絶縁膜１１８としては、水素を含み、当該水素を導電膜１２０ａ、１２０
ｂに供給する機能を有すると好ましい。絶縁膜１１８から導電膜１２０ａ、１２０ｂに水
素が供給されることで、導電膜１２０ａ、１２０ｂは、導電体としての機能を有する。
絶縁膜１１８としては、例えば、窒化物絶縁膜を用いることができる。該窒化物絶縁膜と
しては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等
がある。
なお、上記記載の、導電膜、絶縁膜、酸化物半導体膜などの様々な膜は、スパッタリング
法やＰＥＣＶＤ法により形成することができるが、他の方法、例えば、熱ＣＶＤ（Ｃｈｅ
ｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成してもよい。熱ＣＶＤ法
の例としてＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ
Ｄｅｐｏｓｉｔｉｏｎ）法やＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ
）法を用いても良い。具体的には、実施の形態３で説明する方法により形成することがで
きる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。
（実施の形態５）
本実施の形態では、本発明の一態様の表示パネルの作製方法について、図１５乃至図２３
を参照しながら説明する。
図１５は本発明の一態様の表示パネルの作製方法を説明するフロー図である。
図１６乃至図２３は作製工程中の本発明の一態様の表示パネルの構成を説明する図である
。図１６、図１８、図２０および図２２は図１（Ａ）の切断線Ｘ１－Ｘ２、Ｘ３－Ｘ４、
Ｘ５－Ｘ６における断面図である。また、図１７、図１９、図２１および図２３は図１（
Ａ）の切断線Ｘ７－Ｘ８、Ｘ９－Ｘ１０、Ｘ１１－Ｘ１２における断面図である。なお、
図１８（Ｂ）は、図１８（Ａ）の一部を説明する図であり、図１９（Ｂ）は、図１９（Ａ
）の一部を説明する図である。
＜表示パネルの作製方法＞
本実施の形態で説明する表示パネルの作製方法は、以下の１２のステップを有する。
《第１のステップ》
第１のステップにおいて、工程用基板と重なる領域を有する第１の中間膜７５４Ａおよび
第２の中間膜７５４Ｂを形成する（図１５（Ｕ１）、図１６（Ａ）および図１７（Ａ）参
照）。また、中間膜７５４Ｃを形成する。
例えば、剥離膜５１０Ｗが積層された基板５１０を工程用基板に用いることができる。ま
た、後のステップで基板５１０から分離することができる材料を第１の中間膜７５４Ａ、
第２の中間膜７５４Ｂおよび中間膜７５４Ｃに用いる。これにより、基板５１０側に剥離
膜５１０Ｗを残して、中間膜を基板５１０から分離することができる。または、中間膜と
共に剥離膜５１０Ｗを基板５１０から分離することができる。
例えば無機材料または有機樹脂等を剥離膜５１０Ｗに用いることができる。
例えば、単膜の材料または複数の膜が積層された材料を剥離膜５１０Ｗに用いることがで
きる。
具体的には、タングステン、モリブデン、チタン、タンタル、ニオブ、ニッケル、コバル
ト、ジルコニウム、亜鉛、ルテニウム、ロジウム、パラジウム、オスミウム、イリジウム
、シリコンから選択された元素を含む金属、該元素を含む合金または該元素を含む化合物
等の無機材料を剥離膜５１０Ｗに用いることができる。
タングステンを含む膜またはタングステンを含む膜およびタングステンの酸化物を含む膜
が積層された材料を、剥離膜５１０Ｗに用いることができる。
タングステンを含む膜に他の膜を積層する方法を用いて、タングステンの酸化物を含む膜
を形成することができる。具体的には、タングステンを含む膜にシリコンおよび酸素を含
む膜を積層する。例えば、亜酸化窒素（Ｎ２Ｏ）を含むガスを用いて、シリコンおよび酸
素を含む膜を積層する。
また、タングステンを含む膜の表面に、さまざまな処理を施してタングステンの酸化物を
含む膜を形成することができる。例えば、熱酸化処理、酸素プラズマ処理、亜酸化窒素（
Ｎ２Ｏ）プラズマ処理または酸化力の強い溶液（例えば、オゾン水等）を用いる処理等を
施す。
具体的には、亜酸化窒素（Ｎ２Ｏ）を含む雰囲気でプラズマ処理された表面を備える、厚
さ３０ｎｍのタングステンを含む膜を、剥離膜５１０Ｗに用いることができる。または、
シランおよび亜酸化窒素（Ｎ２Ｏ）を含む雰囲気でプラズマ処理された表面を備える厚さ
３０ｎｍタングステンを含む膜を、剥離膜５１０Ｗに用いることができる。
ポリイミド、ポリエステル、ポリオレフィン、ポリアミド、ポリカーボネート若しくはア
クリル樹脂等の有機材料を剥離膜５１０Ｗに用いることができる。具体的には、ポリイミ
ドを含む膜を剥離膜５１０Ｗに用いることができる。２００℃以上、好ましくは２５０℃
以上、より好ましくは３００℃以上、より好ましくは３５０℃以上の耐熱性を備えるポリ
イミドを含む膜を剥離膜５１０Ｗに用いることができる。
作製工程中の熱処理に耐えうる程度の耐熱性を有する材料を基板５１０に用いることがで
きる。
例えば、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００
ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００
ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の面積が大きなガラス基板を基板
５１０に用いることができる。これにより、大型の表示装置を作製することができる。
例えば、ガラス、セラミックス、金属等の無機材料を基板５１０に用いることができる。
具体的には、無アルカリガラス、ソーダ石灰ガラス、カリガラス、クリスタルガラス、石
英またはサファイア等を、基板５１０に用いることができる。具体的には、無機酸化物膜
、無機窒化物膜または無機酸窒化物膜等を、基板５１０に用いることができる。例えば、
酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜等を、基板
５１０に用いることができる。ステンレス・スチールまたはアルミニウム等を、基板５１
０に用いることができる。
導電性酸化物または酸化物半導体を含む膜と、エッチングストッパーとして機能する膜と
、が積層された材料を中間膜に用いることができる。例えば、インジウム、スズおよび酸
素を含む膜をエッチングストッパーとして機能する膜に用いることができる。また、イン
ジウム、スズ、シリコンおよび酸素を含む膜をエッチングストッパーとして機能する膜に
用いることができる。
具体的には、インジウム、ガリウム、亜鉛および酸素を含む厚さ５０ｎｍの膜を第１の中
間膜７５４Ａに用いることができる。
例えば、スパッタリング法を利用して、中間膜を形成することができる。具体的には、イ
ンジウム、ガリウムおよび亜鉛を１：１：１の比率で含む材料をターゲットに用いるスパ
ッタリング法を利用することができる。または、インジウム、ガリウムおよび亜鉛を４：
２：３の比率で含む材料をターゲットに用いるスパッタリング法を利用することができる
。
《第２のステップ》
第２のステップにおいて、第１の中間膜７５４Ａおよび第２の中間膜７５４Ｂを覆う絶縁
膜５０１Ａを成膜する（図１５（Ｕ２）、図１６（Ａ）および図１７（Ａ）参照）。また
、絶縁膜５０１Ａは中間膜７５４Ｃを覆う。なお、後のステップで基板５１０から分離す
ることができる材料を絶縁膜５０１Ａに用いることができる。
例えば、シラン等を原料ガスに用いる化学気相成長法により、絶縁膜５０１Ａを形成する
ことができる。
具体的には、膜５０１Ａ１と、膜５０１Ａ２と、をこの順で積層した材料を、絶縁膜５０
１Ａに用いることができる。
例えば、２００ｎｍ以上６００ｎｍ以下の厚さの膜を膜５０１Ａ１に用いることができる
。また、シリコンおよび酸素を含む材料またはシリコン、酸素および窒素を含む材料を膜
５０１Ａ１に用いることができる。
例えば、２００ｎｍ程度の膜を膜５０１Ａ２に用いることができる。また、シリコンおよ
び窒素を含む材料を膜５０１Ａ２に用いることができる。
絶縁膜５０１Ａは、後のステップにおいて加熱され、水素を供給する機能を備える。また
、膜５０１Ａ２は水素の透過を抑制する機能を備える。後のステップにおいて加熱された
絶縁膜５０１Ａが供給する水素は、絶縁膜５０１Ａと剥離膜５１０Ｗの界面または中間膜
と剥離膜５１０Ｗの界面に向かって拡散する。
《第３のステップ》
第３のステップにおいて、絶縁膜５０１Ａを加熱する（図１５（Ｕ３）参照）。例えば、
絶縁膜５０１Ａを４５０℃で１時間加熱する。
これにより、絶縁膜５０１Ａは水素を供給する。水素は剥離膜５１０Ｗに到達する。また
は、水素は中間膜を透過して剥離膜５１０Ｗに到達する。これにより、後のステップにお
いて、中間膜および絶縁膜５０１Ａを基板５１０から分離することができる構造が、中間
膜７５４と基板５１０の間および絶縁膜５０１Ａと基板５１０の間に形成される。
《第４のステップ》
第４のステップにおいて、第１の開口部５９２Ａおよび第２の開口部５９２Ｂを絶縁膜５
０１Ａに形成する（図１５（Ｕ４）、図１６（Ｂ）および図１７（Ｂ）参照）。また、開
口部５９２Ｃを形成する。
例えば、フォトリソグラフィー法およびエッチング法を用いて所定の形状にする。
《第５のステップ》
第５のステップにおいて、第１の中間膜７５４Ａと重なる領域を備える第１の導電膜を形
成する（図１５（Ｕ５）、図１６（Ｂ）および図１７（Ｂ）参照）。なお、第１の電極７
５１（ｉ，ｊ）を第１の導電膜に用いることができる。
例えば、フォトリソグラフィー法およびエッチング法を用いて第１の電極７５１（ｉ，ｊ
）を所定の形状にする。具体的には、第１の電極７５１（ｉ，ｊ）を透過して入射する外
光を反射することができる領域と、開口部７５１Ｈと、を形成する。
例えば、エッチングストッパーとして機能する導電性の膜７５１（ｉ，ｊ）１と、光を反
射する膜７５１（ｉ，ｊ）２と、エッチングストッパーとして機能する導電性の膜７５１
（ｉ，ｊ）３と、が積層された材料を第１の電極７５１（ｉ，ｊ）に用いることができる
。
具体的には、インジウム、スズおよび酸素を含む厚さ２０ｎｍの膜またはインジウム、ス
ズ、シリコンおよび酸素を含む厚さ２０ｎｍの膜を膜７５１（ｉ，ｊ）１に用いることが
できる。また、銀を含む厚さ１００ｎｍの膜を膜７５１（ｉ，ｊ）２に用いることができ
る。また、インジウム、スズおよび酸素を含む厚さ１００ｎｍの膜またはインジウム、ス
ズ、シリコンおよび酸素を含む厚さ１００ｎｍの膜を、膜７５１（ｉ，ｊ）３に用いるこ
とができる。これにより、後のステップにおいて絶縁膜５０１Ｃを所定の形状に形成する
際に第１の導電膜の厚さが減少してしまう現象を、抑制することができる。
例えば、第１の中間膜７５４Ａと接する領域が４００μｍ２以上１９００μｍ２以下の面
積を備えるように、第１の電極７５１（ｉ，ｊ）を形成する。これにより、後の工程にお
いて第１の電極７５１（ｉ，ｊ）が、工程用基板から意図せず剥離、ピーリングまたは浮
き上がってしまう等の不具合の発生を抑制することができる。
《第６のステップ》
第６のステップにおいて、絶縁膜５０１Ｃを形成する（図１５（Ｕ６）および図１６（Ｃ
）参照）。
具体的には、厚さ２００ｎｍ程度の絶縁性の材料を絶縁膜５０１Ｃに用いることができる
。例えば、シリコンおよび酸素を含む材料またはシリコン、酸素および窒素を含む材料を
絶縁膜５０１Ｃに用いることができる。
《第７のステップ》
第７のステップにおいて、第１の導電膜と重なる領域の絶縁膜５０１Ｃに開口部５９１Ａ
を形成し、第２の中間膜７５４Ｂと重なる領域の絶縁膜５０１Ｃに開口部５９１Ｂを形成
し、開口部５９１Ａと重なる第２の導電膜、第３の導電膜５１１Ｂおよび画素回路５３０
（ｉ，ｊ）を形成する（図１５（Ｕ７）、図１８（Ａ）および図１９（Ａ）参照）。また
、導電膜５１１Ｃを形成する。
例えば、スイッチＳＷ１に用いることができるトランジスタのソース電極またはドレイン
電極として機能する導電膜５１２Ｂを第２の導電膜に用いることができる。また、導電膜
５１２Ｂと同一の工程で形成することができる導電膜を導電膜５１１Ｂまたは導電膜５１
１Ｃに用いることができる。
例えば、画素回路５３０（ｉ，ｊ）を形成する際に、開口部５９１Ａ、開口部５９１Ｂお
よび開口部５９１Ｃを絶縁膜５０１Ｃに形成する（図１８（Ｃ）および図１９（Ｃ）参照
）。具体的には、フォトリソグラフィー法およびエッチング法を用いる。
次いで、導電膜５１２Ｂを開口部５９１Ａと重なる領域に、導電膜５１１Ｂを開口部５９
１Ｂと重なる領域に、導電膜５１１Ｃを開口部５９１Ｃと重なる領域に形成する。これに
より、第２の導電膜は、開口部５９１Ａにおいて第１の導電膜と電気的に接続される。な
お、導電膜５１１Ｂおよび第２の中間膜７５４Ｂの間に、導電性の膜７５１（ｉ，ｊ）１
および膜７５１（ｉ，ｊ）３が積層された材料を配設することができる。また、導電膜５
１１Ｃおよび中間膜７５４Ｃの間に、導電性の膜７５１（ｉ，ｊ）１および膜７５１（ｉ
，ｊ）３が積層された材料を配設することができる。
また、画素回路５３０（ｉ，ｊ）を形成する際に、例えば、導電膜５０４と同一の工程で
形成することができる導電膜を用いて、第１の電極７５１（ｉ，ｊ）および導電膜５１２
Ｂを電気的に接続することができる。
例えば、第２の中間膜７５４Ｂが第３の導電膜５１１Ｂと接する領域の面積が０．０２ｍ
ｍ２以上である場合、スイッチＳＷ１に用いることができるトランジスタのソース電極ま
たはドレイン電極として機能する導電膜を形成する工程で形成することができる導電膜ま
たはそれより後の工程で形成することができる導電膜を、第３の導電膜５１１Ｂに用いる
ことができる。これにより、スイッチＳＷ１に用いることができるトランジスタを形成す
る際に加える熱処理等により、第３の導電膜５１１Ｂが、工程用基板から意図せず剥離、
ピーリングまたは浮き上がってしまう等の不具合を抑制することができる。
《第８のステップ》
第８のステップにおいて、画素回路５３０（ｉ，ｊ）と電気的に接続される第２の表示素
子５５０（ｉ，ｊ）を形成する（図１５（Ｕ８）、図１８（Ｃ）および図１９（Ｃ）参照
）。
《第９のステップ》
第９のステップにおいて、工程用基板との間に第２の表示素子５５０（ｉ，ｊ）を挟む第
２の基板５７０を積層する（図１５（Ｕ９）、図２０（Ａ）および図２１（Ａ）参照）。
例えば、印刷法またはコーティング法等を用いて接合層５０５を形成し、接合層５０５を
用いて第２の基板５７０を機能層５２０と貼り合わせる。
《第１０のステップ》
第１０のステップにおいて、工程用基板から分離する（図１５（Ｕ１０）、図２０（Ｂ）
および図２１（Ｂ）参照）。
例えば、絶縁膜５０１Ａおよび中間膜を剥離膜５１０Ｗから分離する。具体的には、工程
用基板から絶縁膜５０１Ａの一部が分離した構造を備える剥離の起点を、形成する。次い
で、工程用基板から絶縁膜５０１Ａまたは中間膜７５４が分離した構造を備える領域を、
剥離の起点から徐々に広げ、工程用基板から絶縁膜５０１Ａおよび中間膜７５４を分離す
る。
例えば、レーザを用いる方法（具体的にはレーザアブレーション法）等または鋭利な先端
を備える刃物を用いる方法等により、剥離の起点を形成することができる。また、例えば
、液体を剥離膜５１０Ｗおよび絶縁膜５０１Ａの間に浸透させながら、絶縁膜５０１Ａを
工程用基板から分離する。具体的には、水を含む液体を浸透させながら、絶縁膜５０１Ａ
を分離する。これにより、分離の際に絶縁膜５０１Ａに加わる応力を低減し、工程中に引
き起こされる絶縁膜５０１Ａの破壊を防ぐことができる。
なお、中間膜を剥離膜５１０Ｗから分離する際に、中間膜に接する剥離膜５１０Ｗの一部
分が他の部分から分離して、中間膜に付着してしまう場合がある。この場合、中間膜に付
着した剥離膜５１０Ｗの一部分を、エッチング法を用いて除去することができる。これに
より、中間膜を露出させることができる。
《第１１のステップ》
第１１のステップにおいて、第１の導電膜との間に第１の中間膜７５４Ａを挟む配向膜Ａ
Ｆ１を形成する（図１５（Ｕ１１）、図２０（Ｂ）および図２１（Ｂ）参照）。
例えば、印刷法を用いて配向膜ＡＦ１を形成することができる。なお、配向膜ＡＦ１に印
刷法を用いて形成された可溶性のポリイミドを含む膜を用いることができる。可溶性のポ
リイミドを用いる方法は、ポリアミック酸等のポリイミド前駆体を用いる方法に比べて、
配向膜ＡＦ１を形成する際に必要とされる温度を低温化することができる。これにより、
第２の表示素子５５０（ｉ，ｊ）に加わる、加熱に伴う損傷を軽減することができる。そ
の結果、利便性または信頼性に優れた新規な表示パネルの作製方法を提供することができ
る。
《第１２のステップ》
第１２のステップにおいて、第１の導電膜との間に配向膜ＡＦ１を挟む基板７７０を積層
する（図１５（Ｕ１２）、図２２および図２３参照）。
上記本発明の一態様の表示パネルの作製方法は、第１の中間膜および第２の中間膜を形成
するステップと、第１の中間膜および第２の中間膜を覆う第２の絶縁膜を形成するステッ
プと、工程用基板から分離するステップと、を含んで構成される。これにより、第１の中
間膜が第２の絶縁膜から露出した領域と、第２の中間膜が第２の絶縁膜から露出した領域
と、を形成することができる。その結果、利便性または信頼性に優れた新規な表示パネル
の作製方法を提供することができる。
また、上記本発明の一態様の表示パネルの作製方法は、第１の導電膜を形成するステップ
と、第１の導電膜と重なる領域および第１の導電膜と重なる開口部を備える第１の絶縁膜
を形成するステップと、第１の導電膜との間に第１の絶縁膜を挟む領域を備え第１の導電
膜と電気的に接続される画素回路を形成するステップと、画素回路と電気的に接続される
第２の表示素子を形成するステップと、第１の導電膜と電気的に接続される第１の表示素
子を形成するステップと、を有する。これにより、最も高い温度が必要とされる画素回路
の作製工程、次に高い真空度が必要とされる第２の表示素子の作製工程、高い温度または
高い真空度が必要とされない第１の表示素子の作製工程、の順番に、各作製工程において
必要とされる難易度を次第に下げながら、表示パネルを作製することができる。その結果
、利便性または信頼性に優れた新規な表示パネルの作製方法を提供することができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。
（実施の形態６）
本実施の形態では、本発明の一態様の情報処理装置の構成について、図２４乃至図２６を
参照しながら説明する。
図２４（Ａ）は、情報処理装置２００の構成を説明するブロック図である。図２４（Ｂ）
および図２４（Ｃ）は、情報処理装置２００の外観の一例を説明する投影図である。
図２５（Ａ）は、表示部２３０の構成を説明するブロック図である。図２５（Ｂ）は、表
示部２３０Ｂの構成を説明するブロック図である。図２５（Ｃ）は、画素２３２（ｉ，ｊ
）の構成を説明する回路図である。
＜情報処理装置の構成例＞
本実施の形態で説明する情報処理装置２００は、入出力装置２２０と、演算装置２１０と
、を有する（図２４（Ａ）参照）。
入出力装置２２０は、位置情報Ｐ１および圧力情報を供給する機能を備え、画像情報Ｖ１
および制御情報を供給される機能を備える。例えば、筐体に押し込むことができるように
配設された竜頭または竜頭等と接する感圧検知器等を用いることができる。
演算装置２１０は、位置情報Ｐ１および圧力情報を供給され、画像情報Ｖ１および制御情
報を供給する機能を備える。
演算装置２１０は、圧力情報に基づいて、画像情報Ｖ１および制御情報を生成する機能を
備える。
入出力装置２２０は、画像情報Ｖ１を表示する表示部２３０、位置情報Ｐ１を供給する入
力部２４０および圧力情報を供給する検知部２５０を備える。
表示部２３０は、表示パネルを備え、検知部２５０は、感圧検知器および感圧検知器の信
号に基づいて圧力情報を生成する機能を備える。
また、演算装置２１０は、演算部２１１と、記憶部２１２と、を有する。
記憶部２１２は、演算部２１１に実行させるプログラムを記憶する。
プログラムは、所定の閾値を超える圧力情報が供給される場合に、第１のモードを選択す
るステップを備える。また、プログラムは、所定の閾値を超える圧力情報が所定の期間を
超えて供給されない場合に、第２のモードを選択するステップと、を備える。
演算部２１１は、第１のモードを選択している場合に供給する制御信号とは異なる制御信
号を、第２のモードを選択している場合に供給する機能を備える。
また、制御信号は、表示パネルの表示を更新する信号を含む。
演算装置２１０は、第２のモードを選択している場合に、第１のモードを選択している場
合より低い頻度で表示パネルの表示を更新するように、制御信号を供給する機能を備える
。
上記本発明の一態様の情報処理装置は、圧力情報を供給する入出力装置と、圧力情報に基
づいて異なる制御情報を供給する演算装置と、を有する。
これにより、情報処理装置を例えば押圧して、情報処理装置を異なるモードで動作させる
ことができる。その結果、利便性または信頼性に優れた新規な情報処理装置を提供するこ
とができる。
＜構成＞
本発明の一態様は、演算装置２１０または入出力装置２２０を備える。
《演算装置２１０》
演算装置２１０は、演算部２１１および記憶部２１２を備える。また、伝送路２１４およ
び入出力インターフェース２１５を備える（図２４（Ａ）参照）。
《演算部２１１》
演算部２１１は、例えばプログラムを実行する機能を備える。例えば、実施の形態７で説
明するＣＰＵを用いることができる。これにより、消費電力を十分に低減することができ
る。
《記憶部２１２》
記憶部２１２は、例えば演算部２１１が実行するプログラム、初期情報、設定情報または
画像等を記憶する機能を有する。
具体的には、ハードディスク、フラッシュメモリまたは酸化物半導体を含むトランジスタ
を用いたメモリ等を用いることができる。
《入出力インターフェース２１５、伝送路２１４》
入出力インターフェース２１５は端子または配線を備え、情報を供給し、情報を供給され
る機能を備える。例えば、伝送路２１４と電気的に接続することができる。また、入出力
装置２２０と電気的に接続することができる。
伝送路２１４は配線を備え、情報を供給し、情報を供給される機能を備える。例えば、入
出力インターフェース２１５と電気的に接続することができる。また、演算部２１１、記
憶部２１２または入出力インターフェース２１５と電気的に接続することができる。
《入出力装置２２０》
入出力装置２２０は、表示部２３０、入力部２４０、検知部２５０または通信部２９０を
備える。例えば、実施の形態２で説明する入出力装置を用いることができる。これにより
、消費電力を低減することができる。
《表示部２３０》
表示部２３０は、表示領域２３１と、駆動回路ＧＤと、駆動回路ＳＤと、を有する（図２
５（Ａ）参照）。
表示領域２３１は、行方向に配設される複数の画素２３２（ｉ，１）乃至２３２（ｉ，ｎ
）と、列方向に配設される複数の画素２３２（１，ｊ）乃至２３２（ｍ，ｊ）と、複数の
画素２３２（ｉ，１）乃至２３２（ｉ，ｎ）と電気的に接続される走査線Ｇ１（ｉ）およ
び走査線Ｇ２（ｉ）と、複数の画素２３２（１，ｊ）乃至２３２（ｍ，ｊ）と電気的に接
続される信号線Ｓ１（ｊ）および信号線Ｓ２（ｊ）と、を備える。なお、ｉは１以上ｍ以
下の整数であり、ｊは１以上ｎ以下の整数であり、ｍおよびｎは１以上の整数である。
なお、画素２３２（ｉ，ｊ）は、走査線Ｇ１（ｉ）、走査線Ｇ２（ｉ）、信号線Ｓ１（ｊ
）信号線Ｓ２（ｊ）、配線ＡＮＯ、配線ＣＳＣＯＭ、配線ＶＣＯＭ１および配線ＶＣＯＭ
２と電気的に接続される（図２５（Ｃ）参照）。
また、表示部は、複数の駆動回路を有することができる。例えば、表示部２３０Ｂは、駆
動回路ＧＤＡおよび駆動回路ＧＤＢを有することができる（図２５（Ｂ）参照）。
《駆動回路ＧＤ》
駆動回路ＧＤは、制御情報に基づいて選択信号を供給する機能を有する。
一例を挙げれば、制御情報に基づいて、３０Ｈｚ以上、好ましくは６０Ｈｚ以上の頻度で
一の走査線に選択信号を供給する機能を備える。これにより、動画像をなめらかに表示す
ることができる。
例えば、制御情報に基づいて、３０Ｈｚ未満、好ましくは１Ｈｚ未満より好ましくは一分
に一回未満の頻度で一の走査線に選択信号を供給する機能を備える。これにより、フリッ
カーが抑制された状態で静止画像を表示することができる。
また、例えば、複数の駆動回路を備える場合、駆動回路ＧＤＡが選択信号を供給する頻度
と、駆動回路ＧＤＢが選択信号を供給する頻度を、異ならせることができる。具体的には
、動画像を滑らかに表示する領域に、静止画像をフリッカーが抑制された状態で表示する
領域より高い頻度で選択信号を供給することができる。
《駆動回路ＳＤ》
駆動回路ＳＤは、画像情報Ｖ１に基づいて画像信号を供給する機能を有する。
《画素２３２（ｉ，ｊ）》
画素２３２（ｉ，ｊ）は、第１の表示素子２３５ＬＣおよび第１の表示素子２３５ＬＣと
重なる第２の表示素子２３５ＥＬを備える。また、第１の表示素子２３５ＬＣおよび第２
の表示素子２３５ＥＬを駆動する画素回路を備える（図２５（Ｃ）参照）。
《第１の表示素子２３５ＬＣ》
例えば、光の反射または透過を制御する機能を備える表示素子を、第１の表示素子２３５
ＬＣに用いることができる。例えば、液晶素子と偏光板を組み合わせた構成またはシャッ
ター方式のＭＥＭＳ表示素子等を用いることができる。反射型の表示素子を用いることに
より、表示パネルの消費電力を抑制することができる。具体的には、反射型の液晶表示素
子を第１の表示素子２３５ＬＣに用いることができる。
第１の表示素子２３５ＬＣは、第１電極と、第２電極と、液晶層と、を有する。液晶層は
、第１電極および第２電極の間の電圧を用いて配向を制御することができる液晶材料を含
む。例えば、液晶層の厚さ方向（縦方向ともいう）、縦方向と交差する方向（横方向また
は斜め方向ともいう）の電界を、液晶材料の配向を制御する電界に用いることができる。
《第２の表示素子２３５ＥＬ》
例えば、光を射出する機能を備える表示素子を第２の表示素子２３５ＥＬに用いることが
できる。具体的には、有機ＥＬ素子を用いることができる。
具体的には、白色の光を射出する機能を備える有機ＥＬ素子を第２の表示素子２３５ＥＬ
に用いることができる。または、青色の光、緑色の光または赤色の光を射出する有機ＥＬ
素子を第２の表示素子２３５ＥＬに用いることができる。
《画素回路》
第１の表示素子２３５ＬＣまたは第２の表示素子２３５ＥＬを駆動する機能を備える回路
を画素回路に用いることができる。
スイッチ、トランジスタ、ダイオード、抵抗素子、インダクタまたは容量素子等を画素回
路に用いることができる。
例えば、単数または複数のトランジスタをスイッチに用いることができる。または、並列
に接続された複数のトランジスタ、直列に接続された複数のトランジスタ、直列と並列が
組み合わされて接続された複数のトランジスタを、一のスイッチに用いることができる。
《トランジスタ》
例えば、同一の工程で形成することができる半導体膜を駆動回路および画素回路のトラン
ジスタに用いることができる。
例えば、ボトムゲート型のトランジスタまたはトップゲート型のトランジスタなどを用い
ることができる。
ところで、例えば、アモルファスシリコンを半導体に用いるボトムゲート型のトランジス
タの製造ラインは、酸化物半導体を半導体に用いるボトムゲート型のトランジスタの製造
ラインに容易に改造できる。また、例えばポリシリコンを半導体に用いるトップゲート型
の製造ラインは、酸化物半導体を半導体に用いるトップゲート型のトランジスタの製造ラ
インに容易に改造できる。
例えば、１４族の元素を含む半導体を用いるトランジスタを利用することができる。具体
的には、シリコンを含む半導体を半導体膜に用いることができる。例えば、単結晶シリコ
ン、ポリシリコン、微結晶シリコンまたはアモルファスシリコンなどを半導体膜に用いた
トランジスタを用いることができる。
なお、半導体にポリシリコンを用いるトランジスタの作製に要する温度は、半導体に単結
晶シリコンを用いるトランジスタに比べて低い。
また、ポリシリコンを半導体に用いるトランジスタの電界効果移動度は、アモルファスシ
リコンを半導体に用いるトランジスタに比べて高い。これにより、画素の開口率を向上す
ることができる。また、極めて高い精細度で設けられた画素と、ゲート駆動回路およびソ
ース駆動回路を同一の基板上に形成することができる。その結果、電子機器を構成する部
品数を低減することができる。
また、ポリシリコンを半導体に用いるトランジスタの信頼性は、アモルファスシリコンを
半導体に用いるトランジスタに比べて優れる。
例えば、酸化物半導体を用いるトランジスタを利用することができる。具体的には、イン
ジウムを含む酸化物半導体またはインジウムとガリウムと亜鉛を含む酸化物半導体を半導
体膜に用いることができる。
一例を挙げれば、オフ状態におけるリーク電流が、半導体膜にアモルファスシリコンを用
いたトランジスタより小さいトランジスタを用いることができる。具体的には、半導体膜
に酸化物半導体を用いたトランジスタを用いることができる。
これにより、画素回路が画像信号を保持することができる時間を、アモルファスシリコン
を半導体膜に用いたトランジスタを利用する画素回路が保持することができる時間より長
くすることができる。具体的には、フリッカーの発生を抑制しながら、選択信号を３０Ｈ
ｚ未満、好ましくは１Ｈｚ未満より好ましくは一分に一回未満の頻度で供給することがで
きる。その結果、情報処理装置の使用者に蓄積する疲労を低減することができる。また、
駆動に伴う消費電力を低減することができる。
また、例えば、化合物半導体を用いるトランジスタを利用することができる。具体的には
、ガリウムヒ素を含む半導体を半導体膜に用いることができる。
例えば、有機半導体を用いるトランジスタを利用することができる。具体的には、ポリア
セン類またはグラフェンを含む有機半導体を半導体膜に用いることができる。
《入力部２４０》
さまざまなヒューマンインターフェイス等を入力部２４０に用いることができる（図２４
（Ａ）参照）。
例えば、キーボード、マウス、タッチセンサ、マイクまたはカメラ等を入力部２４０に用
いることができる。なお、表示部２３０に重なる領域を備えるタッチセンサを用いること
ができる。表示部２３０と表示部２３０に重なる領域を備えるタッチセンサを備える入出
力装置を、タッチパネルということができる。
例えば、使用者は、タッチパネルに触れた指をポインタに用いて様々なジェスチャー（タ
ップ、ドラッグ、スワイプまたはピンチイン等）をすることができる。
例えば、演算装置２１０は、タッチパネルに接触する指の位置または軌跡等の情報を解析
し、解析結果が所定の条件を満たすとき、特定のジェスチャーが供給されたとすることが
できる。これにより、使用者は、所定のジェスチャーにあらかじめ関連付けられた所定の
操作命令を、当該ジェスチャーを用いて供給できる。
一例を挙げれば、使用者は、画像情報の表示位置を変更する「スクロール命令」を、タッ
チパネルに沿ってタッチパネルに接触する指を移動するジェスチャーを用いて供給できる
。
《検知部２５０》
検知部２５０は、周囲の状態を検知して情報Ｐ２を供給する機能を備える。具体的には、
圧力情報等を供給できる。
例えば、カメラ、加速度センサ、方位センサ、圧力センサ、温度センサ、湿度センサ、照
度センサまたはＧＰＳ（Ｇｌｏｂａｌ ｐｏｓｉｔｉｏｎｉｎｇ Ｓｙｓｔｅｍ）信号受
信回路等を、検知部２５０に用いることができる。
例えば、検知部２５０の照度センサが検知した周囲の明るさを、演算装置２１０が、所定
の照度と比較して十分に明るいと判断した場合、画像情報を第１の表示素子２３５ＬＣを
使用して表示する。または、薄暗いと判断した場合、画像情報を第１の表示素子２３５Ｌ
Ｃおよび第２の表示素子２３５ＥＬを使用して表示する。または、暗いと判断した場合、
画像情報を第２の表示素子２３５ＥＬを使用して表示する。
具体的には、反射型の液晶素子または／および有機ＥＬ素子を用いて、周囲の明るさに基
づいて画像を表示する。
これにより、例えば、外光の強い環境において反射型の表示素子を用い、薄暗い環境にお
いて反射型の表示素子および自発光型の表示素子を用い、暗い環境において自発光型の表
示素子を用いて画像情報を表示することができる。その結果、消費電力が低減された、利
便性または信頼性に優れた新規な情報処理装置を提供することができる。
例えば、環境光の色度を検出する機能を備えるセンサを検知部２５０に用いることができ
る。具体的には、ＣＣＤカメラ等を用いることができる。これにより、例えば、検知部２
５０が検出した環境光の色度に基づいて、ホワイトバランスの偏りを補うことができる。
具体的には、第１のステップにおいて、環境光のホワイトバランスの偏りを検知する。
第２のステップにおいて、第１の表示素子を用いて環境光を反射して表示する画像に不足
する色の光の強さを予測する。
第３のステップにおいて、第１の表示素子を用いて環境光を反射し、第２の表示素子を用
いて不足する色の光を補うように光を射出して、画像を表示する。
これにより、ホワイトバランスが偏った環境光を第１の表示素子が反射する光と、第２の
表示素子が射出する光を用いて、ホワイトバランスの偏りが補正された表示をすることが
できる。その結果、消費電力が低減された、またはホワイトバランスが整えられた画像を
表示することができる、利便性または信頼性に優れた新規な情報処理装置を提供すること
ができる。
《通信部２９０》
通信部２９０は、ネットワークに情報を供給し、ネットワークから情報を取得する機能を
備える。
＜プログラム＞
図２６を参照しながら、本発明の一態様を、本発明の一態様のプログラムを用いて説明す
る。
図２６（Ａ）は、本発明の一態様のプログラムの主の処理を説明するフローチャートであ
り、図２６（Ｂ）は、割り込み処理を説明するフローチャートである。
本発明の一態様のプログラムは、下記のステップを有するプログラムである（図２６（Ａ
）参照）。
《第１のステップ》
第１のステップにおいて、設定を初期化する（図２６（Ａ）（Ｓ１）参照）。
例えば、起動時に表示する所定の画像情報と、当該画像情報を表示する方法を特定する情
報と、を記憶部２１２から取得する。具体的には、静止画像を所定の画像情報に用いるこ
とができる。また、動画像を用いる場合より低い頻度で画像情報を更新する方法を、画像
情報を表示する方法に用いることができる。例えば、第２のモードを画像情報を表示する
方法に用いることができる。
《第２のステップ》
第２のステップにおいて、割り込み処理を許可する（図２６（Ａ）（Ｓ２）参照）。なお
、割り込み処理が許可された演算装置は、主の処理と並行して割り込み処理を行うことが
できる。割り込み処理から主の処理に復帰した演算装置は、割り込み処理をして得た結果
を主の処理に反映することができる。
なお、カウンタの値が初期値であるとき、演算装置に割り込み処理をさせ、割り込み処理
から復帰する際に、カウンタを初期値以外の値としてもよい。これにより、プログラムを
起動した後に常に割り込み処理をさせることができる。
《第３のステップ》
第３のステップにおいて、第１のステップまたは割り込み処理において選択された、所定
のモードで画像情報を表示する（図２６（Ａ）（Ｓ３）参照）。なお、モードは画像情報
を表示する方法を特定する。
例えば、第１のモードまたは第２のモードを選択することができる。
《第１のモード》
具体的には、３０Ｈｚ以上、好ましくは６０Ｈｚ以上の頻度で一の走査線に選択信号を供
給し、選択信号に基づいて表示をする方法を、第１のモードに用いることができる。
３０Ｈｚ以上、好ましくは６０Ｈｚ以上の頻度で選択信号を供給すると、動画像の動きを
滑らかに表示することができる。
例えば、３０Ｈｚ以上、好ましくは６０Ｈｚ以上の頻度で画像を更新すると、使用者の操
作に滑らかに追従するように変化する画像を、使用者が操作中の情報処理装置２００に表
示することができる。
《第２のモード》
具体的には、３０Ｈｚ未満、好ましくは１Ｈｚ未満より好ましくは一分に一回未満の頻度
で一の走査線に選択信号を供給し、選択信号に基づいて表示をする方法を、第２のモード
に用いることができる。
３０Ｈｚ未満、好ましくは１Ｈｚ未満より好ましくは一分に一回未満の頻度で選択信号を
供給すると、フリッカーまたはちらつきが抑制された表示をすることができる。また、消
費電力を低減することができる。
ところで、例えば、発光素子を第２の表示素子に用いる場合、発光素子をパルス状に発光
させて、画像情報を表示することができる。具体的には、パルス状に有機ＥＬ素子を発光
させて、その残光を表示に用いることができる。有機ＥＬ素子は優れた周波数特性を備え
るため、発光素子を駆動する時間を短縮し、消費電力を低減することができる場合がある
。または、発熱が抑制されるため、発光素子の劣化を軽減することができる場合がある。
例えば、情報処理装置２００を時計に用いる場合、１秒に一回の頻度または１分に一回の
頻度で表示を更新することができる。
《第４のステップ》
第４のステップにおいて、終了命令が供給された場合は第５のステップに進み、終了命令
が供給されなかった場合は第３のステップに進むように選択する（図２６（Ａ）（Ｓ４）
参照）。
例えば、割り込み処理において供給された終了命令を用いてもよい。
《第５のステップ》
第５のステップにおいて、終了する（図２６（Ａ）（Ｓ５）参照）。
《割り込み処理》
割り込み処理は以下の第６のステップ乃至第８のステップを備える（図２６（Ｂ）参照）
。
《第６のステップ》
第６のステップにおいて、所定の期間に所定のイベントが供給された場合は、第７のステ
ップに進み、所定のイベントが供給されなかった場合は、第８のステップに進む（図２６
（Ｂ）（Ｓ６）参照）。例えば、所定の期間に所定のイベントが供給されたか否かを条件
に用いることができる。具体的には、５秒以下、１秒以下または０．５秒以下好ましくは
０．１秒以下であって０秒より長い期間を所定の期間とすることができる。
《第７のステップ》
第７のステップにおいて、モードを変更する（図２６（Ｂ）（Ｓ７）参照）。具体的には
、第１のモードを選択していた場合は、第２のモードを選択し、第２のモードを選択して
いた場合は、第１のモードを選択する。
《第８のステップ》
第８のステップにおいて、割り込み処理を終了する（図２６（Ｂ）（Ｓ８）参照）。
《所定のイベント》
例えば、マウス等のポインティング装置を用いて供給する、「クリック」や「ドラッグ」
等のイベント、指等をポインタに用いてタッチパネルに供給する、「タップ」、「ドラッ
グ」または「スワイプ」等のイベントを用いることができる。
例えば、ポインタが指し示すスライドバーの位置、スワイプの速度、ドラッグの速度等を
用いて、所定のイベントに関連付けられた命令の引数を与えることができる。
例えば、検知部２５０が検知した情報を設定された閾値と比較して、比較結果をイベント
に用いることができる。
具体的には、筐体に押し込むことができるように配設された竜頭または竜頭等と接する感
圧検知器等を検知部２５０に用いることができる（図２４（Ｂ）参照）。
具体的には、筐体に設けられた光電変換素子等を検知部２５０に用いることができる（図
２４（Ｃ）参照）。
《所定のイベントに関連付ける命令》
例えば、終了命令を、特定のイベントに関連付けることができる。
例えば、表示されている一の画像情報から他の画像情報に表示を切り替える「ページめく
り命令」を、所定のイベントに関連付けることができる。なお、「ページめくり命令」を
実行する際に用いるページをめくる速度などを決定する引数を、所定のイベントを用いて
与えることができる。
例えば、一の画像情報の表示されている一部分の表示位置を移動して、一部分に連続する
他の部分を表示する「スクロール命令」などを、所定のイベントに関連付けることができ
る。なお、「スクロール命令」を実行する際に用いる表示を移動する速度などを決定する
引数を、所定のイベントを用いて与えることができる。
例えば、画像情報を生成する命令などを、所定のイベントに関連付けることができる。な
お、生成する画像の明るさを決定する引数に、検知部２５０が検知する環境の明るさを用
いてもよい。
例えば、プッシュ型のサービスを用いて配信される情報を、通信部２９０を用いて取得す
る命令などを、所定のイベントに関連付けることができる。なお、情報を取得する資格の
有無の判断に、検知部２５０が検知する位置情報を用いてもよい。具体的には、特定の教
室、学校、会議室、企業、建物等の内部または領域にいる場合に、情報を取得する資格を
有すると判断してもよい。例えば、学校または大学等の教室で配信される教材を受信して
表示して、情報処理装置２００を教科書等に用いることができる（図２４（Ｃ）参照）。
または、企業等の会議室で配信される資料を受信して表示することができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。
（実施の形態７）
本実施の形態では、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込
み回数にも制限が無い半導体装置（記憶装置）、およびそれを含むＣＰＵについて説明す
る。本実施の形態で説明するＣＰＵは、例えば、実施の形態６で説明する情報処理装置に
用いる事が出来る。
＜記憶装置＞
電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無
い半導体装置（記憶装置）の一例を図２７に示す。なお、図２７（Ｂ）は図２７（Ａ）を
回路図で表したものである。
図２７（Ａ）及び（Ｂ）に示す半導体装置は、第１の半導体材料を用いたトランジスタ３
２００と第２の半導体材料を用いたトランジスタ３３００、および容量素子３４００を有
している。
第１の半導体材料と第２の半導体材料は異なるエネルギーギャップを持つ材料とすること
が好ましい。例えば、第１の半導体材料を酸化物半導体以外の半導体材料（シリコン（歪
シリコン含む）、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、
アルミニウムガリウムヒ素、インジウムリン、窒化ガリウム、有機半導体など）とし、第
２の半導体材料を酸化物半導体とすることができる。酸化物半導体以外の材料として単結
晶シリコンなどを用いたトランジスタは、高速動作が容易である。一方で、酸化物半導体
を用いたトランジスタは、オフ電流が低い。
トランジスタ３３００は、酸化物半導体を有する半導体層にチャネルが形成されるトラン
ジスタである。トランジスタ３３００は、オフ電流が小さいため、これを用いることによ
り長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要
としない、或いは、リフレッシュ動作の頻度が極めて少ない半導体記憶装置とすることが
可能となるため、消費電力を十分に低減することができる。
図２７（Ｂ）において、第１の配線３００１はトランジスタ３２００のソース電極と電気
的に接続され、第２の配線３００２はトランジスタ３２００のドレイン電極と電気的に接
続されている。また、第３の配線３００３はトランジスタ３３００のソース電極またはド
レイン電極の一方と電気的に接続され、第４の配線３００４はトランジスタ３３００のゲ
ート電極と電気的に接続されている。そして、トランジスタ３２００のゲート電極、およ
びトランジスタ３３００のソース電極またはドレイン電極の他方は、容量素子３４００の
電極の一方と電気的に接続され、第５の配線３００５は容量素子３４００の電極の他方と
電気的に接続されている。
図２７（Ａ）に示す半導体装置では、トランジスタ３２００のゲート電極の電位が保持可
能という特徴を活かすことで、次のように、情報の書き込み、保持、読み出しが可能であ
る。
情報の書き込みおよび保持について説明する。まず、第４の配線３００４の電位を、トラ
ンジスタ３３００がオン状態となる電位にして、トランジスタ３３００をオン状態とする
。これにより、第３の配線３００３の電位が、トランジスタ３２００のゲート電極、およ
び容量素子３４００に与えられる。すなわち、トランジスタ３２００のゲート電極には、
所定の電荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与える電荷
（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という）のいずれかが与えられるものとす
る。その後、第４の配線３００４の電位を、トランジスタ３３００がオフ状態となる電位
にして、トランジスタ３３００をオフ状態とすることにより、トランジスタ３２００のゲ
ート電極に与えられた電荷が保持される（保持）。
トランジスタ３３００のオフ電流は極めて小さいため、トランジスタ３２００のゲート電
極の電荷は長時間にわたって保持される。
次に情報の読み出しについて説明する。第１の配線３００１に所定の電位（定電位）を与
えた状態で、第５の配線３００５に適切な電位（読み出し電位）を与えると、トランジス
タ３２００のゲート電極に保持された電荷量に応じて、第２の配線３００２は異なる電位
をとる。一般に、トランジスタ３２００をｎチャネル型とすると、トランジスタ３２００
のゲート電極にＨｉｇｈレベル電荷が与えられている場合の見かけのしきい値Ｖｔｈ＿Ｈ
は、トランジスタ３２００のゲート電極にＬｏｗレベル電荷が与えられている場合の見か
けのしきい値Ｖｔｈ＿Ｌより低くなるためである。ここで、見かけのしきい値電圧とは、
トランジスタ３２００を「オン状態」とするために必要な第５の配線３００５の電位をい
うものとする。したがって、第５の配線３００５の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの間の
電位Ｖ０とすることにより、トランジスタ３２００のゲート電極に与えられた電荷を判別
できる。例えば、書き込みにおいて、Ｈｉｇｈレベル電荷が与えられていた場合には、第
５の配線３００５の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ３２００は「オ
ン状態」となる。Ｌｏｗレベル電荷が与えられていた場合には、第５の配線３００５の電
位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ３２００は「オフ状態」のままであ
る。このため、第２の配線３００２の電位を判別することで、保持されている情報を読み
出すことができる。
なお、メモリセルをアレイ状に配置して用いる場合、所望のメモリセルの情報のみを読み
出せることが必要になる。例えば、情報を読み出さないメモリセルにおいては、ゲート電
極に与えられている電位にかかわらずトランジスタ３２００が「オフ状態」となるような
電位、つまり、Ｖｔｈ＿Ｈより小さい電位を第５の配線３００５に与えることで所望のメ
モリセルの情報のみを読み出せる構造とすればよい。または、情報を読み出さないメモリ
セルにおいては、ゲート電極に与えられている電位にかかわらず、トランジスタ３２００
が「オン状態」となるような電位、つまり、Ｖｔｈ＿Ｌより大きい電位を第５の配線３０
０５に与えることで所望のメモリセルの情報のみを読み出せる構成とすればよい。
図２７（Ｃ）に示す半導体装置は、トランジスタ３２００を設けていない点で図２７（Ａ
）と相違している。この場合も上記と同様の動作により情報の書き込みおよび保持動作が
可能である。
次に、図２７（Ｃ）に示す半導体装置の情報の読み出しについて説明する。トランジスタ
３３００がオン状態となると、浮遊状態である第３の配線３００３と容量素子３４００と
が導通し、第３の配線３００３と容量素子３４００の間で電荷が再分配される。その結果
、第３の配線３００３の電位が変化する。第３の配線３００３の電位の変化量は、容量素
子３４００の電極の一方の電位（または容量素子３４００に蓄積された電荷）によって、
異なる値をとる。
例えば、容量素子３４００の電極の一方の電位をＶ、容量素子３４００の容量をＣ、第３
の配線３００３が有する容量成分をＣＢ、電荷が再分配される前の第３の配線３００３の
電位をＶＢ０とすると、電荷が再分配された後の第３の配線３００３の電位は、（ＣＢ×
ＶＢ０＋Ｃ×Ｖ）／（ＣＢ＋Ｃ）となる。従って、メモリセルの状態として、容量素子３
４００の電極の一方の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２状態をとるとすると、電位Ｖ
１を保持している場合の第３の配線３００３の電位（＝（ＣＢ×ＶＢ０＋Ｃ×Ｖ１）／（
ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合の第３の配線３００３の電位（＝（ＣＢ×
ＶＢ０＋Ｃ×Ｖ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。
そして、第３の配線３００３の電位を所定の電位と比較することで、情報を読み出すこと
ができる。
この場合、メモリセルを駆動させるための駆動回路に上記第１の半導体材料が適用された
トランジスタを用い、トランジスタ３３００として第２の半導体材料が適用されたトラン
ジスタを駆動回路上に積層して設ける構成とすればよい。
本実施の形態に示す半導体装置では、チャネル形成領域に酸化物半導体を用いたオフ電流
の極めて小さいトランジスタを適用することで、極めて長期にわたり記憶内容を保持する
ことが可能である。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動
作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができ
る。また、電力の供給がない場合（ただし、電位は固定されていることが望ましい）であ
っても、長期にわたって記憶内容を保持することが可能である。
また、本実施の形態に示す半導体装置では、情報の書き込みに高い電圧を必要とせず、素
子の劣化の問題もない。例えば、従来の不揮発性メモリのように、フローティングゲート
への電子の注入や、フローティングゲートからの電子の引き抜きを行う必要がないため、
ゲート絶縁膜の劣化といった問題が全く生じない。すなわち、本実施の形態に示す半導体
装置では、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、信
頼性が飛躍的に向上する。さらに、トランジスタのオン状態、オフ状態によって、情報の
書き込みが行われるため、高速な動作も容易に実現しうる。
なお、上記の記憶装置は、例えば、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕ
ｎｉｔ）の他に、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、カス
タムＬＳＩ、ＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）等のＬＳ
Ｉ、ＲＦ－ＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）に
も応用可能である。
＜ＣＰＵ＞
以下で、上記の記憶装置を含むＣＰＵについて説明する。
図２８は、上記の記憶装置を含むＣＰＵの一例の構成を示すブロック図である。
図２８に示すＣＰＵは、基板１１９０上に、ＡＬＵ１１９１（ＡＬＵ：Ａｒｉｔｈｍｅｔ
ｉｃ ｌｏｇｉｃ ｕｎｉｔ、演算回路）、ＡＬＵコントローラ１１９２、インストラク
ションデコーダ１１９３、インタラプトコントローラ１１９４、タイミングコントローラ
１１９５、レジスタ１１９６、レジスタコントローラ１１９７、バスインターフェース１
１９８（Ｂｕｓ Ｉ／Ｆ）、書き換え可能なＲＯＭ１１９９、及びＲＯＭインターフェー
ス１１８９（ＲＯＭ Ｉ／Ｆ）を有している。基板１１９０は、半導体基板、ＳＯＩ基板
、ガラス基板などを用いる。ＲＯＭ１１９９及びＲＯＭインターフェース１１８９は、別
チップに設けてもよい。もちろん、図２８に示すＣＰＵは、その構成を簡略化して示した
一例にすぎず、実際のＣＰＵはその用途によって多種多様な構成を有している。例えば、
図２８に示すＣＰＵまたは演算回路を含む構成を一つのコアとし、当該コアを複数含み、
それぞれのコアが並列で動作するような構成としてもよい。また、ＣＰＵが内部演算回路
やデータバスで扱えるビット数は、例えば８ビット、１６ビット、３２ビット、６４ビッ
トなどとすることができる。
バスインターフェース１１９８を介してＣＰＵに入力された命令は、インストラクション
デコーダ１１９３に入力され、デコードされた後、ＡＬＵコントローラ１１９２、インタ
ラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ
１１９５に入力される。
ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントロー
ラ１１９７、タイミングコントローラ１１９５は、デコードされた命令に基づき、各種制
御を行なう。具体的にＡＬＵコントローラ１１９２は、ＡＬＵ１１９１の動作を制御する
ための信号を生成する。また、インタラプトコントローラ１１９４は、ＣＰＵのプログラ
ム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク
状態から判断し、処理する。レジスタコントローラ１１９７は、レジスタ１１９６のアド
レスを生成し、ＣＰＵの状態に応じてレジスタ１１９６の読み出しや書き込みを行なう。
また、タイミングコントローラ１１９５は、ＡＬＵ１１９１、ＡＬＵコントローラ１１９
２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、及びレ
ジスタコントローラ１１９７の動作のタイミングを制御する信号を生成する。例えばタイ
ミングコントローラ１１９５は、基準クロック信号を元に、内部クロック信号を生成する
内部クロック生成部を備えており、内部クロック信号を上記各種回路に供給する。
図２８に示すＣＰＵでは、レジスタ１１９６に、メモリセルが設けられている。
図２８に示すＣＰＵにおいて、レジスタコントローラ１１９７は、ＡＬＵ１１９１からの
指示に従い、レジスタ１１９６における保持動作の選択を行う。すなわち、レジスタ１１
９６が有するメモリセルにおいて、フリップフロップによるデータの保持を行うか、容量
素子によるデータの保持を行うかを、選択する。フリップフロップによるデータの保持が
選択されている場合、レジスタ１１９６内のメモリセルへの、電源電圧の供給が行われる
。容量素子におけるデータの保持が選択されている場合、容量素子へのデータの書き換え
が行われ、レジスタ１１９６内のメモリセルへの電源電圧の供給を停止することができる
。
図２９は、レジスタ１１９６として用いることのできる記憶素子の回路図の一例である。
記憶素子１２００は、電源遮断で記憶データが揮発する回路１２０１と、電源遮断で記憶
データが揮発しない回路１２０２と、スイッチ１２０３と、スイッチ１２０４と、論理素
子１２０６と、容量素子１２０７と、選択機能を有する回路１２２０と、を有する。回路
１２０２は、容量素子１２０８と、トランジスタ１２０９と、トランジスタ１２１０と、
を有する。なお、記憶素子１２００は、必要に応じて、ダイオード、抵抗素子、インダク
タなどのその他の素子をさらに有していても良い。
ここで、回路１２０２には、上述した記憶装置を用いることができる。記憶素子１２００
への電源電圧の供給が停止した際、回路１２０２のトランジスタ１２０９のゲートには接
地電位（０Ｖ）、またはトランジスタ１２０９がオフする電位が入力され続ける構成とす
る。例えば、トランジスタ１２０９のゲートが抵抗等の負荷を介して接地される構成とす
る。
スイッチ１２０３は、一導電型（例えば、ｎチャネル型）のトランジスタ１２１３を用い
て構成され、スイッチ１２０４は、一導電型とは逆の導電型（例えば、ｐチャネル型）の
トランジスタ１２１４を用いて構成した例を示す。ここで、スイッチ１２０３の第１の端
子はトランジスタ１２１３のソースとドレインの一方に対応し、スイッチ１２０３の第２
の端子はトランジスタ１２１３のソースとドレインの他方に対応し、スイッチ１２０３は
トランジスタ１２１３のゲートに入力される制御信号ＲＤによって、第１の端子と第２の
端子の間の導通または非導通（つまり、トランジスタ１２１３のオン状態またはオフ状態
）が選択される。スイッチ１２０４の第１の端子はトランジスタ１２１４のソースとドレ
インの一方に対応し、スイッチ１２０４の第２の端子はトランジスタ１２１４のソースと
ドレインの他方に対応し、スイッチ１２０４はトランジスタ１２１４のゲートに入力され
る制御信号ＲＤによって、第１の端子と第２の端子の間の導通または非導通（つまり、ト
ランジスタ１２１４のオン状態またはオフ状態）が選択される。
トランジスタ１２０９のソースとドレインの一方は、容量素子１２０８の一対の電極のう
ちの一方、及びトランジスタ１２１０のゲートと電気的に接続される。ここで、接続部分
をノードＭ２とする。トランジスタ１２１０のソースとドレインの一方は、低電源電位を
供給することのできる配線（例えばＧＮＤ線）と電気的に接続され、他方は、スイッチ１
２０３の第１の端子（トランジスタ１２１３のソースとドレインの一方）と電気的に接続
される。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他
方）はスイッチ１２０４の第１の端子（トランジスタ１２１４のソースとドレインの一方
）と電気的に接続される。スイッチ１２０４の第２の端子（トランジスタ１２１４のソー
スとドレインの他方）は電源電位ＶＤＤを供給することのできる配線と電気的に接続され
る。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）
と、スイッチ１２０４の第１の端子（トランジスタ１２１４のソースとドレインの一方）
と、論理素子１２０６の入力端子と、容量素子１２０７の一対の電極のうちの一方と、は
電気的に接続される。ここで、接続部分をノードＭ１とする。容量素子１２０７の一対の
電極のうちの他方は、一定の電位が入力される構成とすることができる。例えば、低電源
電位（ＧＮＤ等）または高電源電位（ＶＤＤ等）が入力される構成とすることができる。
容量素子１２０７の一対の電極のうちの他方は、低電源電位を供給することのできる配線
（例えばＧＮＤ線）と電気的に接続される。容量素子１２０８の一対の電極のうちの他方
は、一定の電位が入力される構成とすることができる。例えば、低電源電位（ＧＮＤ等）
または高電源電位（ＶＤＤ等）が入力される構成とすることができる。容量素子１２０８
の一対の電極のうちの他方は、低電源電位を供給することのできる配線（例えばＧＮＤ線
）と電気的に接続される。
なお、容量素子１２０７及び容量素子１２０８は、トランジスタや配線の寄生容量等を積
極的に利用することによって省略することも可能である。
トランジスタ１２０９の第１ゲート（第１のゲート電極）には、制御信号ＷＥが入力され
る。スイッチ１２０３及びスイッチ１２０４は、制御信号ＷＥとは異なる制御信号ＲＤに
よって第１の端子と第２の端子の間の導通状態または非導通状態を選択され、一方のスイ
ッチの第１の端子と第２の端子の間が導通状態のとき他方のスイッチの第１の端子と第２
の端子の間は非導通状態となる。
トランジスタ１２０９のソースとドレインの他方には、回路１２０１に保持されたデータ
に対応する信号が入力される。図２９では、回路１２０１から出力された信号が、トラン
ジスタ１２０９のソースとドレインの他方に入力される例を示した。スイッチ１２０３の
第２の端子（トランジスタ１２１３のソースとドレインの他方）から出力される信号は、
論理素子１２０６によってその論理値が反転された反転信号となり、回路１２２０を介し
て回路１２０１に入力される。
なお、図２９では、スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとド
レインの他方）から出力される信号は、論理素子１２０６及び回路１２２０を介して回路
１２０１に入力する例を示したがこれに限定されない。スイッチ１２０３の第２の端子（
トランジスタ１２１３のソースとドレインの他方）から出力される信号が、論理値を反転
させられることなく、回路１２０１に入力されてもよい。例えば、回路１２０１内に、入
力端子から入力された信号の論理値が反転した信号が保持されるノードが存在する場合に
、スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）か
ら出力される信号を当該ノードに入力することができる。
また、図２９において、記憶素子１２００に用いられるトランジスタのうち、トランジス
タ１２０９以外のトランジスタは、酸化物半導体以外の半導体でなる層または基板１１９
０にチャネルが形成されるトランジスタとすることができる。例えば、シリコン層または
シリコン基板にチャネルが形成されるトランジスタとすることができる。また、記憶素子
１２００に用いられるトランジスタ全てを、チャネルが酸化物半導体膜で形成されるトラ
ンジスタとすることもできる。または、記憶素子１２００は、トランジスタ１２０９以外
にも、チャネルが酸化物半導体膜で形成されるトランジスタを含んでいてもよく、残りの
トランジスタは酸化物半導体以外の半導体でなる層または基板１１９０にチャネルが形成
されるトランジスタとすることもできる。
図２９における回路１２０１には、例えばフリップフロップ回路を用いることができる。
また、論理素子１２０６としては、例えばインバータやクロックドインバータ等を用いる
ことができる。
本実施の形態に示す半導体装置では、記憶素子１２００に電源電圧が供給されない間は、
回路１２０１に記憶されていたデータを、回路１２０２に設けられた容量素子１２０８に
よって保持することができる。
また、酸化物半導体膜にチャネルが形成されるトランジスタはオフ電流が極めて小さい。
例えば、酸化物半導体膜にチャネルが形成されるトランジスタのオフ電流は、結晶性を有
するシリコンにチャネルが形成されるトランジスタのオフ電流に比べて著しく低い。その
ため、酸化物半導体膜にチャネルが形成されるトランジスタをトランジスタ１２０９とし
て用いることによって、記憶素子１２００に電源電圧が供給されない間も容量素子１２０
８に保持された信号は長期間にわたり保たれる。こうして、記憶素子１２００は電源電圧
の供給が停止した間も記憶内容（データ）を保持することが可能である。
また、スイッチ１２０３及びスイッチ１２０４を設けることによって、プリチャージ動作
を行うことを特徴とする記憶素子であるため、電源電圧供給再開後に、回路１２０１が元
のデータを保持しなおすまでの時間を短くすることができる。
また、回路１２０２において、容量素子１２０８によって保持された信号はトランジスタ
１２１０のゲートに入力される。そのため、記憶素子１２００への電源電圧の供給が再開
された後、容量素子１２０８によって保持された信号に応じてトランジスタ１２１０の状
態（オン状態、またはオフ状態）が決まり、回路１２０２から読み出すことができる。そ
れ故、容量素子１２０８に保持された信号に対応する電位が多少変動していても、元の信
号を正確に読み出すことが可能である。
このような記憶素子１２００を、プロセッサが有するレジスタやキャッシュメモリなどの
記憶装置に用いることで、電源電圧の供給停止による記憶装置内のデータの消失を防ぐこ
とができる。また、電源電圧の供給を再開した後、短時間で電源供給停止前の状態に復帰
することができる。よって、プロセッサ全体、もしくはプロセッサを構成する一つ、また
は複数の論理回路において、短い時間でも電源停止を行うことができるため、消費電力を
抑えることができる。
なお、本実施の形態では、記憶素子１２００をＣＰＵに用いる例として説明したが、記憶
素子１２００は、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、カス
タムＬＳＩ、ＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）等のＬＳ
Ｉ、ＲＦ－ＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）に
も応用可能である。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み
合わせて実施することができる。
（実施の形態８）
本実施の形態では、本発明の一態様の表示パネルを有する表示モジュール及び電子機器に
ついて、図３０を用いて説明を行う。
図３０（Ａ）乃至図３０（Ｇ）は、電子機器を示す図である。これらの電子機器は、筐体
５０００、表示部５００１、スピーカ５００３、ＬＥＤランプ５００４、操作キー５００
５（電源スイッチ、又は操作スイッチを含む）、接続端子５００６、センサ５００７（力
、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、
音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい
又は赤外線を測定する機能を含むもの）、マイクロフォン５００８、等を有することがで
きる。
図３０（Ａ）はモバイルコンピュータであり、上述したものの他に、スイッチ５００９、
赤外線ポート５０１０、等を有することができる。図３０（Ｂ）は記録媒体を備えた携帯
型の画像再生装置（たとえば、ＤＶＤ再生装置）であり、上述したものの他に、第２表示
部５００２、記録媒体読込部５０１１、等を有することができる。図３０（Ｃ）はゴーグ
ル型ディスプレイであり、上述したものの他に、第２表示部５００２、支持部５０１２、
イヤホン５０１３、等を有することができる。図３０（Ｄ）は携帯型遊技機であり、上述
したものの他に、記録媒体読込部５０１１、等を有することができる。図３０（Ｅ）はテ
レビ受像機能付きデジタルカメラであり、上述したものの他に、アンテナ５０１４、シャ
ッターボタン５０１５、受像部５０１６、等を有することができる。図３０（Ｆ）は携帯
型遊技機であり、上述したものの他に、第２表示部５００２、記録媒体読込部５０１１、
等を有することができる。図３０（Ｇ）は持ち運び型テレビ受像器であり、上述したもの
の他に、信号の送受信が可能な充電器５０１７、等を有することができる。
図３０（Ａ）乃至図３０（Ｇ）に示す電子機器は、様々な機能を有することができる。例
えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチ
パネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウェア（プロ
グラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコン
ピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信又は受
信を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部に表
示する機能、等を有することができる。さらに、複数の表示部を有する電子機器において
は、一つの表示部を主として画像情報を表示し、別の一つの表示部を主として文字情報を
表示する機能、または、複数の表示部に視差を考慮した画像を表示することで立体的な画
像を表示する機能、等を有することができる。さらに、受像部を有する電子機器において
は、静止画を撮影する機能、動画を撮影する機能、撮影した画像を自動または手動で補正
する機能、撮影した画像を記録媒体（外部又はカメラに内蔵）に保存する機能、撮影した
画像を表示部に表示する機能、等を有することができる。なお、図３０（Ａ）乃至図３０
（Ｇ）に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有
することができる。
図３０（Ｈ）は、スマートウオッチであり、筐体７３０２、表示パネル７３０４、操作ボ
タン７３１１、７３１２、接続端子７３１３、バンド７３２１、留め金７３２２、等を有
する。
ベゼル部分を兼ねる筐体７３０２に搭載された表示パネル７３０４は、非矩形状の表示領
域を有している。なお、表示パネル７３０４としては、矩形状の表示領域としてもよい。
表示パネル７３０４は、時刻を表すアイコン７３０５、その他のアイコン７３０６等を表
示することができる。
なお、図３０（Ｈ）に示すスマートウオッチは、様々な機能を有することができる。例え
ば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパ
ネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウェア（プログ
ラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピ
ュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信又は受信
を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示
する機能、等を有することができる。
また、筐体７３０２の内部に、スピーカ、センサ（力、変位、位置、速度、加速度、角速
度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電
圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むも
の）、マイクロフォン等を有することができる。なお、スマートウオッチは、発光素子を
その表示パネル７３０４に用いることにより作製することができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。
例えば、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場
合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場
合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする
。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず
、図または文章に示された接続関係以外のものも、図または文章に記載されているものと
する。
ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層
、など）であるとする。
ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能
とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイ
オード、表示素子、発光素子、負荷など）が、ＸとＹとの間に接続されていない場合であ
り、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量
素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに
、ＸとＹとが、接続されている場合である。
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能
とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイ
オード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが
可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイ
ッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか
流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択し
て切り替える機能を有している。なお、ＸとＹとが電気的に接続されている場合は、Ｘと
Ｙとが直接的に接続されている場合を含むものとする。
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能
とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変
換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電
源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）
、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る
回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成
回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能であ
る。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号
がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。なお、ＸとＹ
とが機能的に接続されている場合は、ＸとＹとが直接的に接続されている場合と、ＸとＹ
とが電気的に接続されている場合とを含むものとする。
なお、ＸとＹとが電気的に接続されている、と明示的に記載されている場合は、ＸとＹと
が電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで
接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの
間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている
場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）と
が、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明示
的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合
と同様な内容が、本明細書等に開示されているものとする。
なお、例えば、トランジスタのソース（又は第１の端子など）が、Ｚ１を介して（又は介
さず）、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ
２を介して（又は介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース
（又は第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接
的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２の一部と直接的
に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現
することが出来る。
例えば、「ＸとＹとトランジスタのソース（又は第１の端子など）とドレイン（又は第２
の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は第
１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙの順序で電気的に
接続されている。」と表現することができる。または、「トランジスタのソース（又は第
１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子な
ど）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トラ
ンジスタのドレイン（又は第２の端子など）、Ｙは、この順序で電気的に接続されている
」と表現することができる。または、「Ｘは、トランジスタのソース（又は第１の端子な
ど）とドレイン（又は第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トラン
ジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など
）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様
な表現方法を用いて、回路構成における接続の順序について規定することにより、トラン
ジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別
して、技術的範囲を決定することができる。
または、別の表現方法として、例えば、「トランジスタのソース（又は第１の端子など）
は、少なくとも第１の接続経路を介して、Ｘと電気的に接続され、前記第１の接続経路は
、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した、トラ
ンジスタのソース（又は第１の端子など）とトランジスタのドレイン（又は第２の端子な
ど）との間の経路であり、前記第１の接続経路は、Ｚ１を介した経路であり、トランジス
タのドレイン（又は第２の端子など）は、少なくとも第３の接続経路を介して、Ｙと電気
的に接続され、前記第３の接続経路は、前記第２の接続経路を有しておらず、前記第３の
接続経路は、Ｚ２を介した経路である。」と表現することができる。または、「トランジ
スタのソース（又は第１の端子など）は、少なくとも第１の接続経路によって、Ｚ１を介
して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、
前記第２の接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイン
（又は第２の端子など）は、少なくとも第３の接続経路によって、Ｚ２を介して、Ｙと電
気的に接続され、前記第３の接続経路は、前記第２の接続経路を有していない。」と表現
することができる。または、「トランジスタのソース（又は第１の端子など）は、少なく
とも第１の電気的パスによって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の電気
的パスは、第２の電気的パスを有しておらず、前記第２の電気的パスは、トランジスタの
ソース（又は第１の端子など）からトランジスタのドレイン（又は第２の端子など）への
電気的パスであり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３
の電気的パスによって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の電気的パスは
、第４の電気的パスを有しておらず、前記第４の電気的パスは、トランジスタのドレイン
（又は第２の端子など）からトランジスタのソース（又は第１の端子など）への電気的パ
スである。」と表現することができる。これらの例と同様な表現方法を用いて、回路構成
における接続経路について規定することにより、トランジスタのソース（又は第１の端子
など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定すること
ができる。
なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ
、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、
層、など）であるとする。
なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されてい
る場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もあ
る。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及び
電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電
気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場
合も、その範疇に含める。
本実施例では、作製した本発明の一態様の表示パネルを、図３１を参照しながら説明する
。
図３１（Ａ）は作製した表示パネルの構成を説明する上面図であり、図３１（Ｂ）は作製
した表示パネルの構成の一部を説明する断面図である。
作製した表示パネルの特徴を次の表に示す。
Figure 0007044921000001
＜構成＞
端子５１９Ｂの導電膜と中間膜が接する領域の面積、端子５１９Ｃの導電膜と中間膜が接
する領域の面積または端子５１９Ｄの導電膜と中間膜が接する領域の面積は、第１の電極
７５１（ｉ，ｊ）と中間膜が接する領域の面積より大きい（表１参照）。
《中間膜》
酸化物半導体を含む膜を中間膜に用いた（図３１（Ｂ）参照）。具体的には、インジウム
、ガリウム、亜鉛および酸素を含む厚さ５０ｎｍの膜を中間膜７５４Ａおよび中間膜７５
４Ｂに用いた。
《第１の電極７５１（ｉ，ｊ）》
エッチングストッパーとして機能する導電性の膜７５１（ｉ，ｊ）１と、可視光に対して
反射性を備える導電性の膜７５１（ｉ，ｊ）２と、エッチングストッパーとして機能する
導電性の膜７５１（ｉ，ｊ）３と、を積層した材料を第１の電極７５１（ｉ，ｊ）に用い
た。具体的には、インジウム、スズ、シリコンおよび酸素を含む厚さ２０ｎｍの膜を膜７
５１（ｉ，ｊ）１に用い、銀を含む厚さ１００ｎｍの膜を膜７５１（ｉ，ｊ）２に用い、
インジウム、スズ、シリコンおよび酸素を含む厚さ１００ｎｍの膜を膜７５１（ｉ，ｊ）
３に用いた。
《第３の導電膜等》
スイッチＳＷ１に用いることができるトランジスタのソース電極またはドレイン電極とし
て機能する導電膜と同一の工程で形成することができる導電膜を端子５１９Ｂ、端子５１
９Ｃおよび端子５１９Ｄに用いた。具体的には、厚さ５０ｎｍのタングステン膜と、厚さ
４００ｎｍのアルミニウム膜と、厚さ１００ｎｍのチタン膜をこの順で積層した材料を用
いた。
＜評価＞
作製工程中に、工程用基板から第１の電極７５１（ｉ，ｊ）が浮き上がることなく、第１
の電極７５１（ｉ，ｊ）を良好に形成することができた。
作製工程中に、工程用基板から第３の導電膜が浮き上がることなく、端子５１９Ｂ、端子
５１９Ｃおよび端子５１９Ｄを良好に形成することができた。
なお、トランジスタのソース電極またはドレイン電極として機能する導電膜に替えて第１
の導電膜と同一の工程で形成した導電膜を用いると、端子５１９Ｂ、端子５１９Ｃおよび
端子５１９Ｄにおいて、導電膜が浮き上がる不具合が発生した。
ＡＣＦ１ 導電材料
ＡＣＦ２ 導電材料
ＡＦ１ 配向膜
ＡＦ２ 配向膜
ＢＭ 遮光膜
ＢＲ（ｇ，ｈ） 導電膜
Ｃ１ 容量素子
Ｃ２ 容量素子
ＣＦ１ 着色膜
ＣＦ２ 着色膜
ＤＣ 検知回路
ＯＳＣ 発振回路
ＦＰＣ１ フレキシブルプリント基板
ＦＰＣ２ フレキシブルプリント基板
Ｇ１（ｉ） 走査線
Ｇ２（ｉ） 走査線
ＧＤ 駆動回路
ＧＤＡ 駆動回路
ＧＤＢ 駆動回路
ＳＤ 駆動回路
ＫＢ１ 構造体
Ｍ１ ノード
Ｍ２ ノード
Ｍ トランジスタ
ＭＢ トランジスタ
ＭＤ トランジスタ
ＭＤＢ トランジスタ
Ｐ１ 位置情報
Ｐ２ 情報
Ｓ１（ｊ） 信号線
Ｓ２（ｊ） 信号線
ＳＷ１ スイッチ
ＳＷ１Ｂ スイッチ
ＳＷ２ スイッチ
Ｖ１ 画像情報
Ｃ（ｇ） 第１の電極
ＣＬ（ｇ） 制御線
Ｍ（ｈ） 第２の電極
ＭＬ（ｈ） 信号線
ＡＮＯ 配線
ＣＳＣＯＭ 配線
ＶＣＯＭ１ 配線
ＶＣＯＭ２ 配線
１００ トランジスタ
１０２ 基板
１０４ 導電膜
１０６ 絶縁膜
１０７ 絶縁膜
１０８ 酸化物半導体膜
１０８ａ 酸化物半導体膜
１０８ｂ 酸化物半導体膜
１０８ｃ 酸化物半導体膜
１１２ａ 導電膜
１１２ｂ 導電膜
１１４ 絶縁膜
１１６ 絶縁膜
１１８ 絶縁膜
１２０ａ 導電膜
１２０ｂ 導電膜
２００ 情報処理装置
２１０ 演算装置
２１１ 演算部
２１２ 記憶部
２１４ 伝送路
２１５ 入出力インターフェース
２２０ 入出力装置
２３０ 表示部
２３０Ｂ 表示部
２３１ 表示領域
２３２ 画素
２３５ＥＬ 表示素子
２３５ＬＣ 表示素子
２４０ 入力部
２５０ 検知部
２９０ 通信部
５０１Ａ 絶縁膜
５０１Ａ１ 膜
５０１Ａ２ 膜
５０１Ｃ 絶縁膜
５０４ 導電膜
５０５ 接合層
５０６ 絶縁膜
５０８ 半導体膜
５０８Ａ 領域
５０８Ｂ 領域
５０８Ｃ 領域
５１０ 基板
５１０Ｗ 剥離膜
５１１Ｂ 導電膜
５１１Ｃ 導電膜
５１１Ｄ 導電膜
５１２Ａ 導電膜
５１２Ｂ 導電膜
５１６ 絶縁膜
５１８ 絶縁膜
５１９Ｂ 端子
５１９Ｃ 端子
５１９Ｄ 端子
５２０ 機能層
５２１ 絶縁膜
５２２ 接続部
５２４ 導電膜
５２８ 絶縁膜
５３０ 画素回路
５５０ 表示素子
５５１ 電極
５５２ 電極
５５３ 層
５７０ 基板
５９１Ａ 開口部
５９１Ｂ 開口部
５９１Ｃ 開口部
５９２Ａ 開口部
５９２Ｂ 開口部
５９２Ｃ 開口部
７００ 表示パネル
７００ＴＰＡ 入出力装置
７００ＴＰＢ 入出力装置
７０２ 画素
７０５ 封止材
７０６ 絶縁膜
７０９ 接合層
７１０ 基板
７１９ 端子
７２０ 機能層
７５０ 表示素子
７５１（ｉ，ｊ） 電極
７５１（ｉ，ｊ）１ 膜
７５１（ｉ，ｊ）２ 膜
７５１（ｉ，ｊ）３ 膜
７５１Ｈ 開口部
７５２ 電極
７５３ 層
７５４ 中間膜
７５４Ａ 中間膜
７５４Ｂ 中間膜
７５４Ｃ 中間膜
７７０ 基板
７７０Ｄ 機能膜
７７０Ｐ 機能膜
７７１ 絶縁膜
７７５ 検知素子
１１８９ ＲＯＭインターフェース
１１９０ 基板
１１９１ ＡＬＵ
１１９２ ＡＬＵコントローラ
１１９３ インストラクションデコーダ
１１９４ インタラプトコントローラ
１１９５ タイミングコントローラ
１１９６ レジスタ
１１９７ レジスタコントローラ
１１９８ バスインターフェース
１１９９ ＲＯＭ
１２００ 記憶素子
１２０１ 回路
１２０２ 回路
１２０３ スイッチ
１２０４ スイッチ
１２０６ 論理素子
１２０７ 容量素子
１２０８ 容量素子
１２０９ トランジスタ
１２１０ トランジスタ
１２１３ トランジスタ
１２１４ トランジスタ
１２２０ 回路
３００１ 配線
３００２ 配線
３００３ 配線
３００４ 配線
３００５ 配線
３２００ トランジスタ
３３００ トランジスタ
３４００ 容量素子
５０００ 筐体
５００１ 表示部
５００２ 表示部
５００３ スピーカ
５００４ ＬＥＤランプ
５００５ 操作キー
５００６ 接続端子
５００７ センサ
５００８ マイクロフォン
５００９ スイッチ
５０１０ 赤外線ポート
５０１１ 記録媒体読込部
５０１２ 支持部
５０１３ イヤホン
５０１４ アンテナ
５０１５ シャッターボタン
５０１６ 受像部
５０１７ 充電器
７３０２ 筐体
７３０４ 表示パネル
７３０５ アイコン
７３０６ アイコン
７３１１ 操作ボタン
７３１２ 操作ボタン
７３１３ 接続端子
７３２１ バンド
７３２２ 留め金

Claims (1)

  1. 第１の表示素子と、第２の表示素子と、画素回路と、第１のカラーフィルタと、第２のカラーフィルタと、を有し、
    前記第１の表示素子は、液晶素子であり、
    前記第２の表示素子は、発光素子であり、
    前記画素回路は、前記第１の表示素子と前記第２の表示素子の間に配置され、
    前記第１のカラーフィルタは、前記第１の表示素子と重なるように配置され、
    前記第２のカラーフィルタは、前記第２の表示素子と前記第１の表示素子との間に配置され、
    前記第２の表示素子から発生した光は、前記第２のカラーフィルタと、前記第１の表示素子と、前記第１のカラーフィルタとを順に介して射出される、表示パネル。
JP2021036057A 2015-10-12 2021-03-08 表示パネル Active JP7044921B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015201639 2015-10-12
JP2015201639 2015-10-12

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2016199878A Division JP6850581B2 (ja) 2015-10-12 2016-10-11 表示パネル

Publications (2)

Publication Number Publication Date
JP2021105723A JP2021105723A (ja) 2021-07-26
JP7044921B2 true JP7044921B2 (ja) 2022-03-30

Family

ID=58499998

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2016199878A Active JP6850581B2 (ja) 2015-10-12 2016-10-11 表示パネル
JP2021036057A Active JP7044921B2 (ja) 2015-10-12 2021-03-08 表示パネル

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2016199878A Active JP6850581B2 (ja) 2015-10-12 2016-10-11 表示パネル

Country Status (3)

Country Link
US (2) US10031392B2 (ja)
JP (2) JP6850581B2 (ja)
WO (1) WO2017064587A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017081575A1 (en) 2015-11-11 2017-05-18 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US10126899B2 (en) * 2016-04-04 2018-11-13 Japan Display Inc. Detection device and display device
CN116775543A (zh) 2016-09-06 2023-09-19 株式会社半导体能源研究所 电子设备
KR102588423B1 (ko) * 2016-12-22 2023-10-12 삼성전자주식회사 벤디드 디스플레이를 통한 부품 실장 구조를 갖는 전자 장치
WO2018131554A1 (ja) * 2017-01-13 2018-07-19 シャープ株式会社 表示装置
CN108376695B (zh) * 2018-02-05 2021-01-08 惠科股份有限公司 一种显示面板和显示装置
US11209877B2 (en) * 2018-03-16 2021-12-28 Semiconductor Energy Laboratory Co., Ltd. Electrical module, display panel, display device, input/output device, data processing device, and method of manufacturing electrical module
CN109390356B (zh) * 2018-10-11 2021-06-25 武汉华星光电半导体显示技术有限公司 一种阵列基板及其制备方法
US11210048B2 (en) 2019-10-04 2021-12-28 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001166300A (ja) 1999-12-06 2001-06-22 Seiko Epson Corp バックライト内蔵型液晶表示装置及びその製造方法
JP2003076302A (ja) 2001-09-06 2003-03-14 Sharp Corp 表示装置
JP2003098983A (ja) 2001-09-21 2003-04-04 Seiko Epson Corp 電子機器及び表示体
JP2003322850A (ja) 2002-04-30 2003-11-14 Nec Corp 表示装置及びその駆動方法
JP2004045769A (ja) 2002-07-11 2004-02-12 Toyota Industries Corp 表示装置
WO2004053819A1 (ja) 2002-12-06 2004-06-24 Citizen Watch Co., Ltd. 液晶表示装置
JP2007108771A (ja) 2006-11-20 2007-04-26 Sharp Corp 表示装置
JP2007171932A (ja) 2005-12-21 2007-07-05 Samsung Sdi Co Ltd 有機発光表示装置
US20100013380A1 (en) 2008-07-17 2010-01-21 Samsung Mobile Display Co., Ltd. Double-emission organic light emitting diode display device
JP2011040365A (ja) 2009-08-13 2011-02-24 Samsung Mobile Display Co Ltd 有機発光表示装置
JP2018081290A (ja) 2016-11-10 2018-05-24 株式会社半導体エネルギー研究所 表示装置

Family Cites Families (132)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH10253959A (ja) * 1997-03-10 1998-09-25 Casio Comput Co Ltd 液晶表示装置
JPH10282494A (ja) * 1997-04-07 1998-10-23 Casio Comput Co Ltd 液晶表示装置
JPH11249135A (ja) * 1998-03-04 1999-09-17 Mitsubishi Electric Corp 液晶モジュール
JPH11316376A (ja) * 1998-05-06 1999-11-16 Toyota Motor Corp 自発光表示素子
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001281649A (ja) * 2000-03-28 2001-10-10 Seiko Epson Corp 液晶装置および電子機器
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP2002196702A (ja) * 2000-12-25 2002-07-12 Sony Corp 画像表示装置
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
TW588185B (en) 2001-09-06 2004-05-21 Sharp Kk Display, method of manufacturing the same, and method of driving the same
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7248235B2 (en) 2001-09-14 2007-07-24 Sharp Kabushiki Kaisha Display, method of manufacturing the same, and method of driving the same
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
WO2003091977A1 (en) * 2002-04-26 2003-11-06 Toshiba Matsushita Display Technology Co., Ltd. Driver circuit of el display panel
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
KR100790606B1 (ko) * 2003-08-05 2008-01-02 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 자기 발광 표시 장치의 구동 회로, 컨트롤러, 자기 발광 표시 장치 및 그 구동 방법
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006350312A (ja) * 2005-05-19 2006-12-28 Semiconductor Energy Lab Co Ltd 表示装置
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
EP1845514B1 (en) 2006-04-14 2013-10-02 Semiconductor Energy Laboratory Co., Ltd. Display device and method for driving the same
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101778513B1 (ko) * 2009-10-09 2017-09-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 표시 장치 및 이를 포함한 전자 기기
KR101872678B1 (ko) 2009-12-28 2018-07-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 전자 기기
US8830424B2 (en) 2010-02-19 2014-09-09 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device having light-condensing means
CN102844873B (zh) 2010-03-31 2015-06-17 株式会社半导体能源研究所 半导体显示装置
KR102072244B1 (ko) * 2011-11-30 2020-01-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US9065077B2 (en) * 2012-06-15 2015-06-23 Apple, Inc. Back channel etch metal-oxide thin film transistor and process
KR102173801B1 (ko) * 2012-07-12 2020-11-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 및 표시 장치의 제작 방법
KR102141977B1 (ko) * 2012-07-20 2020-08-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
KR102309244B1 (ko) 2013-02-20 2021-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2014164389A (ja) 2013-02-22 2014-09-08 Kyocera Corp 携帯端末、及び携帯端末制御方法
JP6625796B2 (ja) * 2013-10-25 2019-12-25 株式会社半導体エネルギー研究所 表示装置
KR102239367B1 (ko) * 2013-11-27 2021-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 터치 패널
JP2015215606A (ja) * 2014-04-22 2015-12-03 株式会社半導体エネルギー研究所 液晶表示装置、およびそれを備える電子機器
JP6537892B2 (ja) * 2014-05-30 2019-07-03 株式会社半導体エネルギー研究所 半導体装置、及び電子機器
JP2016038581A (ja) 2014-08-08 2016-03-22 株式会社半導体エネルギー研究所 表示パネル、表示装置および表示装置の駆動方法
KR102284754B1 (ko) * 2014-10-27 2021-08-03 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 및 이를 포함하는 유기 발광 표시 장치
WO2016151429A1 (en) 2015-03-23 2016-09-29 Semiconductor Energy Laboratory Co., Ltd. Display panel and information processing device
KR102494418B1 (ko) 2015-04-13 2023-01-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 패널, 데이터 처리 장치, 및 표시 패널의 제조방법
US10664020B2 (en) 2015-04-23 2020-05-26 Semiconductor Energy Laboratory Co., Ltd. Electronic device
WO2017025836A1 (en) 2015-08-07 2017-02-16 Semiconductor Energy Laboratory Co., Ltd. Display panel, data processing device, and method for manufacturing display panel

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001166300A (ja) 1999-12-06 2001-06-22 Seiko Epson Corp バックライト内蔵型液晶表示装置及びその製造方法
JP2003076302A (ja) 2001-09-06 2003-03-14 Sharp Corp 表示装置
JP2003098983A (ja) 2001-09-21 2003-04-04 Seiko Epson Corp 電子機器及び表示体
JP2003322850A (ja) 2002-04-30 2003-11-14 Nec Corp 表示装置及びその駆動方法
JP2004045769A (ja) 2002-07-11 2004-02-12 Toyota Industries Corp 表示装置
WO2004053819A1 (ja) 2002-12-06 2004-06-24 Citizen Watch Co., Ltd. 液晶表示装置
JP2007171932A (ja) 2005-12-21 2007-07-05 Samsung Sdi Co Ltd 有機発光表示装置
JP2007108771A (ja) 2006-11-20 2007-04-26 Sharp Corp 表示装置
US20100013380A1 (en) 2008-07-17 2010-01-21 Samsung Mobile Display Co., Ltd. Double-emission organic light emitting diode display device
JP2011040365A (ja) 2009-08-13 2011-02-24 Samsung Mobile Display Co Ltd 有機発光表示装置
JP2018081290A (ja) 2016-11-10 2018-05-24 株式会社半導体エネルギー研究所 表示装置

Also Published As

Publication number Publication date
US10345668B2 (en) 2019-07-09
WO2017064587A1 (en) 2017-04-20
JP2017076125A (ja) 2017-04-20
JP2021105723A (ja) 2021-07-26
JP6850581B2 (ja) 2021-03-31
US10031392B2 (en) 2018-07-24
US20170102598A1 (en) 2017-04-13
US20180275474A1 (en) 2018-09-27

Similar Documents

Publication Publication Date Title
JP7003185B2 (ja) 表示装置
JP6856802B2 (ja) 表示パネル
JP7044921B2 (ja) 表示パネル
JP6849386B2 (ja) 表示パネル及び情報処理装置
JP7083594B2 (ja) 表示装置
JP6739274B2 (ja) 表示装置
US20170082882A1 (en) Input/output device and data processor
JP2021039365A (ja) 表示パネル
JP6869039B2 (ja) 情報処理装置
US20170139253A1 (en) Display device, input/output device, and data processing device
JP2017182804A (ja) 表示パネル、入出力装置、情報処理装置
JP2021121925A (ja) 電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210316

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220317

R150 Certificate of patent or registration of utility model

Ref document number: 7044921

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150