JP2021121925A - 電子機器 - Google Patents

電子機器 Download PDF

Info

Publication number
JP2021121925A
JP2021121925A JP2021064189A JP2021064189A JP2021121925A JP 2021121925 A JP2021121925 A JP 2021121925A JP 2021064189 A JP2021064189 A JP 2021064189A JP 2021064189 A JP2021064189 A JP 2021064189A JP 2021121925 A JP2021121925 A JP 2021121925A
Authority
JP
Japan
Prior art keywords
film
transistor
oxide semiconductor
conductive film
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2021064189A
Other languages
English (en)
Inventor
博之 三宅
Hiroyuki Miyake
博之 三宅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2021121925A publication Critical patent/JP2021121925A/ja
Priority to JP2023111241A priority Critical patent/JP2023118912A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/13338Input devices, e.g. touch panels
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/133308Support structures for LCD panels, e.g. frames or bezels
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412Digitisers structurally integrated in a display
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416Control or interface arrangements specially adapted for digitisers
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/042Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/06Adjustment of display parameters
    • G09G2320/0626Adjustment of display parameters for control of overall brightness
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/06Adjustment of display parameters
    • G09G2320/066Adjustment of display parameters for control of contrast
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2354/00Aspects of interface with display user

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Position Input By Displaying (AREA)
  • Thin Film Transistor (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

【課題】利便性または信頼性に優れた新規なタッチパネルを提供する。また、利便性または信頼性に優れた新規な情報処理装置を提供する。また、新規なタッチパネル、新規な情報処理装置または新規な半導体装置を提供する。【解決手段】第1の導電膜および第2の導電膜を備える検知素子と、液晶材料を含む層および液晶材料を含む層に含まれる液晶材料の配向を制御する電界を、第1の導電膜との間に印加することができるように配置された第3の導電膜を備える表示素子と、を含む構成に想到した。【選択図】図1

Description

本発明の一態様は、タッチパネル、情報処理装置または半導体装置に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の
一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明
の一態様は、プロセス、マシン、マニュファクチャ、または、組成物(コンポジション・
オブ・マター)に関するものである。そのため、より具体的に本明細書で開示する本発明
の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、
それらの駆動方法、または、それらの製造方法、を一例として挙げることができる。
光学式のタッチパネルの一例としては、情報を表示することができる複数の表示画素と、
その間に延在する光電変換素子と、を含んで構成される撮像パネルが知られている(特許
文献1)。
光学式の他にも、位置入力手段としてタッチセンサを搭載した表示装置(または表示モジ
ュール)が実用化されている。タッチセンサを搭載した表示装置(または表示モジュール
)は、タッチパネル、またはタッチスクリーンなどと呼ばれている場合がある(以下、こ
れを単に「タッチパネル」とも呼ぶ場合がある)。なお、表示装置を有しておらず、タッ
チセンサのみで構成されている部材に対して、そのような部材のことをタッチパネルと呼
ぶ場合もある。または、タッチセンサを搭載した表示装置は、タッチセンサ付表示装置、
表示装置付タッチパネル、または、表示モジュール、などとも呼ばれる場合がある。また
、表示装置の内部にタッチセンサが組み込まれている場合には、インセル型タッチセンサ
(またはインセル型タッチセンサ付表示装置)、または、オンセル型タッチセンサ(また
はオンセル型タッチセンサ付表示装置)などとも呼ばれる場合がある。インセル型タッチ
センサは、例えば、液晶素子で用いられる電極をタッチセンサ用の電極としても用いてい
るものである。一方、オンセル型タッチセンサは、例えば、対向基板の上側(表示素子が
設けられていない面側)に、タッチセンサ用の電極が形成されているものである。例えば
、これらのタッチパネルなどを備える携帯情報端末としては、スマートフォン、タブレッ
ト端末などがある。(特許文献2及び特許文献3)。
特開2015−5280号公報 特開2011−197685号公報 特開2009−244958号公報
本発明の一態様は、利便性または信頼性に優れた新規なタッチパネルを提供することを課
題の一とする。または、利便性または信頼性に優れた新規な情報処理装置を提供すること
を課題の一とする。または、新規なタッチパネル、新規な情報処理装置、新規な表示装置
、新規な発光装置または新規な半導体装置を提供することを課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一
態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題
は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図
面、請求項などの記載から、これら以外の課題を抽出することが可能である。
(1)本発明の一態様は、基材と、表示素子と、検知素子と、を有するタッチパネルであ
る。そして、基材は透光性を備え、表示素子は基材と重なる領域を備え、検知素子は表示
素子と基材の間に配設される。
また、表示素子は基材がある側に表示をする機能を備え、検知素子は、基材がある側に近
接または接触するものを検知する機能を備える。
また、検知素子は、第1の導電膜と、第1の導電膜および基材の間に第2の導電膜と、第
1の導電膜および第2の導電膜の間に絶縁膜と、を備える。
(2)また、本発明の一態様は、上記の表示素子が、液晶材料を含む層と、第3の導電膜
と、を備えるタッチパネルである。そして、第3の導電膜は、液晶材料を含む層に含まれ
る液晶材料の配向を制御する電界を、第1の導電膜との間に印加することができるように
配設される。
上記本発明の一態様のタッチパネルは、第1の導電膜および第2の導電膜を備える検知素
子と、液晶材料を含む層および液晶材料を含む層に含まれる液晶材料の配向を制御する電
界を、第1の導電膜との間に印加することができるように配置された第3の導電膜を備え
る表示素子と、を含んで構成される。これにより、検知素子が備える導電膜を、表示素子
に用いることができる。その結果、利便性または信頼性に優れた新規なタッチパネルを提
供することができる。
(3)また、本発明の一態様は、トランジスタを有する上記のタッチパネルである。そし
て、第3の導電膜は、トランジスタのソース電極またはドレイン電極と電気的に接続され
る。
(4)また、本発明の一態様は、上記トランジスタが半導体膜を備え、絶縁膜は、液晶材
料を含む層および半導体膜の間に挟まれる領域を備えるタッチパネルである。
(5)また、本発明の一態様は、走査線と、信号線と、を有する上記のタッチパネルであ
る。そして、走査線は、トランジスタのゲート電極と電気的に接続され、信号線は、トラ
ンジスタのソース電極またはドレイン電極と電気的に接続される。
また、走査線と電気的に接続される複数のトランジスタと、信号線と電気的に接続される
複数のトランジスタと、を有する。そして、第1の導電膜または第2の導電膜は、走査線
または信号線と重なる開口部を備える。
上記本発明の一態様のタッチパネルは、トランジスタと電気的に接続される走査線と、ト
ランジスタと電気的に接続される信号線と、を有し、走査線または信号線と重なる開口部
を備える第1の導電膜または第2の導電膜を含んで構成される。これにより、第1の導電
膜または第2の導電膜の、走査線または信号線が重なる領域の面積を小さくし、走査線ま
たは信号線に寄生する容量を小さくすることができる。その結果、利便性または信頼性に
優れた新規なタッチパネルを提供することができる。
(6)また、本発明の一態様は、トランジスタの半導体膜が、インジウム、ガリウム、亜
鉛および酸素を含む、上記のタッチパネルである。
(7)また、本発明の一態様は、検知素子の第2の導電膜が、インジウム、ガリウム、亜
鉛および酸素を含む、上記のタッチパネルである。
上記本発明の一態様のタッチパネルは、インジウム、ガリウム、亜鉛および酸素を含む半
導体膜を備えるトランジスタと、インジウム、ガリウム、亜鉛および酸素を含む第2の導
電膜を備える検知素子と、を含んで構成される。これにより、インジウム、ガリウム、亜
鉛および酸素を含む膜を、同一の工程で形成することができる。また、同一の工程で形成
されたインジウム、ガリウム、亜鉛および酸素を含む膜を、半導体膜または第2の導電膜
に用いることができる。その結果、利便性または信頼性に優れた新規なタッチパネルを提
供することができる。
(8)また、本発明の一態様は、演算装置と、上記のタッチパネルと、を有する情報処理
装置である。そして、演算装置は位置情報を供給され、画像情報および制御情報を供給す
る機能を備え、タッチパネルは、位置情報を供給する機能を備え、画像情報および制御情
報を供給される機能を備える。
また、タッチパネルは、画像情報を表示する表示部および位置情報を供給する入力部を備
える。入力部は、ポインタの位置を検知して、位置に基づいて決定された位置情報を供給
する機能を備える。
また、演算装置は、位置情報に基づいてポインタの移動速度を決定する機能を備える。演
算装置は、画像情報のコントラストまたは明るさをポインタの移動速度に基づいて決定す
る機能を備える。
上記本発明の一態様の情報処理装置は、位置情報を供給し、画像情報を供給されるタッチ
パネルと、位置情報を供給され、画像情報を供給する演算装置と、を含んで構成され、演
算装置はポインタの移動速度に基づいて画像情報のコントラストまたは明るさを決定する
。これにより、画像情報の表示位置を移動する際に、使用者の目に与える負担を軽減する
ことができ、使用者の目にやさしい表示をすることができる。その結果、利便性または信
頼性に優れた新規な情報処理装置を提供することができる。
本明細書に添付した図面では、構成要素を機能ごとに分類し、互いに独立したブロックと
してブロック図を示しているが、実際の構成要素は機能ごとに完全に切り分けることが難
しく、一つの構成要素が複数の機能に係わることもあり得る。
本明細書においてトランジスタが有するソースとドレインは、トランジスタの極性及び各
端子に与えられる電位の高低によって、その呼び方が入れ替わる。一般的に、nチャネル
型トランジスタでは、低い電位が与えられる端子がソースと呼ばれ、高い電位が与えられ
る端子がドレインと呼ばれる。また、pチャネル型トランジスタでは、低い電位が与えら
れる端子がドレインと呼ばれ、高い電位が与えられる端子がソースと呼ばれる。本明細書
では、便宜上、ソースとドレインとが固定されているものと仮定して、トランジスタの接
続関係を説明する場合があるが、実際には上記電位の関係に従ってソースとドレインの呼
び方が入れ替わる。
本明細書においてトランジスタのソースとは、活性層として機能する半導体膜の一部であ
るソース領域、或いは上記半導体膜に接続されたソース電極を意味する。同様に、トラン
ジスタのドレインとは、上記半導体膜の一部であるドレイン領域、或いは上記半導体膜に
接続されたドレイン電極を意味する。また、ゲートはゲート電極を意味する。
本明細書においてトランジスタが直列に接続されている状態とは、例えば、第1のトラン
ジスタのソースまたはドレインの一方のみが、第2のトランジスタのソースまたはドレイ
ンの一方のみに接続されている状態を意味する。また、トランジスタが並列に接続されて
いる状態とは、第1のトランジスタのソースまたはドレインの一方が第2のトランジスタ
のソースまたはドレインの一方に接続され、第1のトランジスタのソースまたはドレイン
の他方が第2のトランジスタのソースまたはドレインの他方に接続されている状態を意味
する。
本明細書において接続とは、電気的な接続を意味しており、電流、電圧または電位が、供
給可能、或いは伝送可能な状態に相当する。従って、接続している状態とは、直接接続し
ている状態を必ずしも指すわけではなく、電流、電圧または電位が、供給可能、或いは伝
送可能であるように、配線、抵抗、ダイオード、トランジスタなどの回路素子を介して間
接的に接続している状態も、その範疇に含む。
本明細書において回路図上は独立している構成要素どうしが接続されている場合であって
も、実際には、例えば配線の一部が電極として機能する場合など、一の導電膜が、複数の
構成要素の機能を併せ持っている場合もある。本明細書において接続とは、このような、
一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
また、本明細書中において、トランジスタの第1の電極または第2の電極の一方がソース
電極を、他方がドレイン電極を指す。
本発明の一態様によれば、利便性または信頼性に優れた新規なタッチパネルを提供できる
。または、利便性または信頼性に優れた新規な情報処理装置を提供できる。または、新規
なタッチパネル、新規な情報処理装置または新規な半導体装置を提供できる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一
態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は
、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面
、請求項などの記載から、これら以外の効果を抽出することが可能である。
実施の形態に係るタッチパネルの構成を説明する図。 実施の形態に係る検知素子の構成を説明する図。 実施の形態に係る検知素子の構成を説明する図。 実施の形態に係るタッチパネルの構成を説明する図。 実施の形態に係るタッチパネルの構成を説明する図。 実施の形態に係るタッチパネルの構成を説明する図。 実施の形態に係るタッチパネルの構成を説明する図。 実施の形態に係るタッチパネルの構成を説明する図。 実施の形態に係るタッチパネルの駆動方法を説明するフロー図。 実施の形態に係るタッチパネルの駆動方法を説明するタイミングチャート。 実施の形態に係るトランジスタの構成を説明する図。 実施の形態に係るトランジスタの構成を説明する図。 実施の形態に係る情報処理装置の構成を説明する図。 実施の形態に係る表示部の構成を説明するブロック図。 実施の形態に係るプログラムを説明するフローチャート。 実施の形態に係る画像情報を説明する模式図。 実施の形態に係る半導体装置の構成を説明する断面図および回路図。 実施の形態に係るCPUの構成を説明するブロック図。 実施の形態に係る記憶素子の構成を説明する回路図。 実施の形態に係る電子機器の構成を説明する図。 実施の形態に係る情報処理装置の構成を説明する図。 実施の形態に係る情報処理装置の構成を説明する図。 実施の形態に係る情報処理装置の構成を説明する図。 実施の形態に係るタッチパネルの構成を説明する図。
本発明の一態様のタッチパネルは、第1の導電膜および第2の導電膜を備える検知素子と
、液晶材料を含む層および液晶材料を含む層に含まれる液晶材料の配向を制御する電界を
、第1の導電膜との間に印加することができるように配置された第3の導電膜を備える表
示素子と、を含んで構成される。
これにより、検知素子が備える導電膜を、表示素子に用いることができる。その結果、利
便性または信頼性に優れた新規なタッチパネルを提供することができる。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定さ
れず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し
得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の
記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において
、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、
その繰り返しの説明は省略する。
(実施の形態1)
本実施の形態では、本発明の一態様のタッチパネルの構成について、図1乃至図5を参照
しながら説明する。なお、本明細書において、1以上の整数を値にとる変数を符号に用い
る場合がある。例えば、1以上の整数の値をとる変数pを含む(p)を、最大p個の構成
要素のいずれかを特定する符号の一部に用いる場合がある。また、例えば、1以上の整数
の値をとる変数mおよび変数nを含む(m,n)を、最大m×n個の構成要素のいずれか
を特定する符号の一部に用いる場合がある。
図1は本発明の一態様のタッチパネル700の構成を説明する図である。図1(A)は本
発明の一態様のタッチパネル700の構成を説明するブロック図であり、図1(B)は図
1(A)に示す検知素子C(g,h)および検知素子C(g,h)と重なる画素702(
i,j)の配置を説明する模式図である。
図2は図1に示す本発明の一態様のタッチパネル700の検知素子C(g,h)の構成を
説明する図である。図2(A)は本発明の一態様の検知素子C(g,h)の上面図であり
、図2(B)は図2(A)に示す切断線W1−W2における検知素子C(g,h)および
画素702(i,j)の断面図である。
図3は本発明の一態様のタッチパネル700の検知素子C(g,h)の構成を説明する図
である。図3(A)は検知素子C(g,h)の第2の導電膜C2(h)の上面図であり、
図3(B)は検知素子C(g,h)の第1の導電膜C1(g)の上面図であり、図3(C
)は本発明の一態様のタッチパネル700の第3の導電膜751の上面図である。
図4は本発明の一態様のタッチパネル700の構成を説明する図である。図4(A)は本
発明の一態様のタッチパネル700の下面図であり、図4(B)は本発明の一態様のタッ
チパネル700の画素702(i,j)の下面図である。
図5は本発明の一態様のタッチパネル700の構成を説明する図である。図5(A)は図
4(A)に示す切断線X1−X2、X3−X4、X5−X6における本発明の一態様のタ
ッチパネル700の断面図である。また、図5(B)は図5(A)に示すトランジスタM
Dの詳細を説明する断面図であり、図5(C)は図5(A)に示すトランジスタMAの詳
細を説明する断面図である。また、図5(D)は図5(A)に示す一部の構成の変形例を
説明する断面図である。
<タッチパネル700の構成例>
本実施の形態で説明するタッチパネル700は、基材710と、画素702(i,j)と
、表示素子750と、検知素子C(g,h)と、を有する(図5参照)。
基材710は透光性を備え、表示素子750は基材710と重なる領域を備え、検知素子
C(g,h)は、表示素子750と基材710の間に配設される。
画素702(i,j)は、表示素子750を備える。
表示素子750は、基材710がある側に表示をする機能を備える。例えば、基材770
から基材710に向かう光を射出するように、基材770側にバックライトを配置して、
表示をすることができる(図2(B)参照)。
検知素子C(g,h)は、基材710がある側に近接または接触するものを検知する機能
を備える(図2(B)参照)。
検知素子C(g,h)は、第1の導電膜C1(g)と、第1の導電膜C1(g)および基
材710の間に第2の導電膜C2(h)と、第1の導電膜C1(g)および第2の導電膜
C2(h)の間に絶縁膜721Bと、を備える。
また、タッチパネル700の表示素子750は、液晶材料を含む層753と、液晶材料を
含む層753に含まれる液晶材料の配向を制御する電界を、第1の導電膜C1(g)との
間に印加することができるように配設された第3の導電膜751と、を備える。
本実施の形態で説明するタッチパネル700は、第1の導電膜C1(g)および第2の導
電膜C2(h)を備える検知素子C(g,h)と、液晶材料を含む層753および液晶材
料を含む層753に含まれる液晶材料の配向を制御する電界を、第1の導電膜C1(g)
との間に印加することができるように配置された第3の導電膜751を備える表示素子7
50と、を含んで構成される。これにより、検知素子が備える導電膜を、表示素子に用い
ることができる。その結果、利便性または信頼性に優れた新規なタッチパネルを提供する
ことができる。
また、タッチパネル700は、表示素子750と電気的に接続されるトランジスタMAを
有する。そして、第3の導電膜751は、トランジスタMAのソース電極またはドレイン
電極と電気的に接続される。
また、タッチパネル700のトランジスタMAは、半導体膜718を備える。そして、絶
縁膜721Bは、液晶材料を含む層753および半導体膜718の間に挟まれる領域を備
える(図5(C)参照)。
また、タッチパネル700は、トランジスタMAと電気的に接続される走査線G(i)と
、トランジスタMAと電気的に接続される信号線S(j)と、走査線G(i)と電気的に
接続される複数のトランジスタと、信号線S(j)と電気的に接続される複数のトランジ
スタと、を有する(図2(A)参照)。具体的には、トランジスタMAのゲート電極とし
て機能する導電膜704は走査線G(i)と電気的に接続され、ソース電極またはドレイ
ン電極として機能する導電膜712Bは信号線S(j)と電気的に接続される(図5(C
)参照)。
第1の導電膜C1(g)または第2の導電膜C2(h)は、走査線G(i)または信号線
S(j)と重なる開口部を備える(図3(A)または図3(B)参照)。
本実施の形態で説明するタッチパネル700は、トランジスタMAと電気的に接続される
走査線G(i)と、トランジスタと電気的に接続される信号線S(j)と、を有し、走査
線S(j)または信号線G(i)と重なる開口部を備える第1の導電膜C1(g)または
第2の導電膜C2(h)を含んで構成される。これにより、第1の導電膜または第2の導
電膜の、走査線または信号線が重なる領域の面積を小さくし、走査線または信号線に寄生
する容量を小さくすることができる。その結果、利便性または信頼性に優れた新規なタッ
チパネルを提供することができる。
また、タッチパネル700の半導体膜718は、インジウム、ガリウム、亜鉛および酸素
を含む。
また、タッチパネル700の第2の導電膜C2(h)は、インジウム、ガリウム、亜鉛お
よび酸素を含む。
本実施の形態で説明するタッチパネル700は、インジウム、ガリウム、亜鉛および酸素
を含む半導体膜718を備えるトランジスタMAと、インジウム、ガリウム、亜鉛および
酸素を含む第2の導電膜C2(h)を備える検知素子C(g,h)と、を含んで構成され
る。これにより、インジウム、ガリウム、亜鉛および酸素を含む膜を、同一の工程で形成
することができる。また、同一の工程で形成されたインジウム、ガリウム、亜鉛および酸
素を含む膜を、半導体膜または第2の導電膜に用いることができる。その結果、利便性ま
たは信頼性に優れた新規なタッチパネルを提供することができる。
上記の構成のほか、タッチパネル700は、駆動回路GDまたは駆動回路SDを有するこ
とができる(図1(A)参照)。
駆動回路GDは、走査線G(i)と電気的に接続され、例えば選択信号を供給する機能を
備える。駆動回路SDは、信号線S(j)と電気的に接続され、例えば画像信号を供給す
る機能を備える。また、例えばトランジスタMDを駆動回路GDに用いることができる。
トランジスタMAと同一の工程で形成することができる半導体膜をトランジスタMDに用
いることができる(図5参照)。
また、タッチパネル700は、発振回路OSCまたは検知回路DCを有することができる
(図1(A)参照)。
発振回路OSCは、第1の導電膜C1(g)と電気的に接続され、例えば矩形波等を含む
駆動用信号を供給する機能を備える。また、検知回路DCは、第2の導電膜C2(h)と
電気的に接続され、例えば駆動用信号および入出力パネルに近接するものに遮られる電界
の大きさに基づいて変化する第2の導電膜C2(h)の電位を検知して、検知信号を供給
する機能を備える。
また、タッチパネル700は、p個の第1の導電膜を有することができる(図1(A)参
照)。また、q個の第2の導電膜を有することができる。なお、pおよびqは1以上の整
数であり、gは1以上p以下の整数であり、hは1以上q以下の整数である。
また、タッチパネル700は、p行q列の行列状に検知素子を有することができる。なお
、検知素子C(g,h)は、g行目の第1の導電膜C1(g)と、h列目の第2の導電膜
C2(h)を含む。
また、タッチパネル700は、m個の走査線を有することができる。また、n個の信号線
を有することができる。なお、mおよびnは1以上の整数であり、iは1以上m以下の整
数であり、jは1以上n以下の整数である。
また、タッチパネル700は、m行n列の行列状に表示素子を有することができる。なお
、画素702(i,j)は、表示素子750を備える。また、画素702(i,j)は、
i行目の走査線G(i)と電気的に接続され、j列目の信号線S(j)と電気的に接続さ
れる。
また、タッチパネル700は、検知素子に重なる領域を備える単数または複数の画素を有
することができる。例えば、検知素子C(g,h)に重なる画素702(i,j)および
その他に画素を有することができる(図1(B)および図2(B)参照)。
また、タッチパネル700は、第1の導電膜C1(g)に沿って配設される複数の走査線
を有することができる。例えば、第1の導電膜C1(g)に沿って配設される走査線G(
i−1)および走査線G(i)を有することができる(図2(A)参照)。なお、第1の
導電膜C1(g)に他の導電膜を電気的に接続してもよい。例えば、第1の導電膜C1(
g)に導電膜704Sを接続してもよい(図5(D)参照)。これにより、電気抵抗を低
減することができる。
また、タッチパネル700は、第2の導電膜に沿って配設される複数の信号線を有するこ
とができる。例えば、第2の導電膜C2(h)に沿って配設される信号線S(j)乃至信
号線S(j+9)を有することができる(図2(A)参照)。
また、タッチパネル700は、開口部を備える第1の導電膜C1(g)を有することがで
きる。例えば、走査線G(i−1)と重なる開口部および走査線G(i)と重なる開口部
を備える導電膜を第1の導電膜C1(g)に用いることができる(図3(B)参照)。
また、タッチパネル700は、開口部を備える第2の導電膜を有することができる。例え
ば、信号線S(j)と重なる開口部乃至信号線S(j+9)と重なる開口部を備える導電
膜を第2の導電膜C2(h)に用いることができる(図3(A)参照)。
また、タッチパネル700は、液晶材料を含む層753の厚み方向と交差する方向に向か
う電界(横電界ともいう)を印加するように配設された第3の導電膜751を用いること
ができる。例えば、第1の導電膜C1(g)と重なる領域を備える櫛歯状の第3の導電膜
751を用いることができる(図2(A)、図2(B)、図3(B)および図3(C)参
照)。または、液晶材料を含む層753の厚み方向に向かう電界(縦電界ともいう)を印
加するように配設された第3の導電膜751を用いることができる。
以下に、本発明の一態様のタッチパネルを構成する個々の要素について説明する。なお、
これらの構成は明確に分離できず、一つの構成が他の構成を兼ねる場合や他の構成の一部
を含む場合がある。
例えば、第1の導電膜C1(g)は、検知素子C(g,h)の一部であるとともに表示素
子750の一部でもある。
また、タッチパネル700は、基材710と重なる領域を備える基材770と、基材71
0および基材770を貼り合わせる機能を備える封止材730と、を有することができる
。これにより、例えば、基材710、基材770および封止材730に囲まれた領域に表
示素子750を配設することができる。
また、タッチパネル700は、基材710および基材770の間に構造体KBを有するこ
とができる。これにより、所定の間隔を基材710および基材770の間に設けることが
できる。
また、タッチパネル700は、表示素子750と重なる領域を備える着色膜CFを有する
ことができる。また、表示素子750と重なる領域に開口部を備える遮光膜BMを有する
ことができる。
また、タッチパネル700は、着色膜CFおよび液晶材料を含む層753の間に絶縁膜7
71を有することができる。また、遮光膜BMおよび液晶材料を含む層753の間に絶縁
膜771を有することができる。これにより、着色膜CFの厚さに由来して生じる凹凸を
平坦にすること、または、着色膜CFまたは遮光膜BMから液晶材料を含む層753への
不純物の拡散を抑制できる。
また、タッチパネル700は、液晶材料を含む層753および基材710の間に配向膜A
F1を有することができる。また、液晶材料を含む層753および基材770の間に配向
膜AF2を有することができる。
また、タッチパネル700は、光学フィルム710Pまたは光学フィルム770Pを有す
ることができる。例えば、液晶材料を含む層753との間に基材710を挟むように、光
学フィルム710Pを配設することができる。または、液晶材料を含む層753との間に
基材770を挟むように、光学フィルム770Pを配設することができる。
例えば偏光板を光学フィルム710Pおよび光学フィルム770Pに用いることができる
。一方の偏光方向に対して他方の偏光方向が所定の方向になるように、偏光板を用いるこ
とができる。具体的には、2枚の直線偏光板をクロスニコルの関係になるように配置して
用いることができる。
また、タッチパネル700は、トランジスタMDの半導体膜718と重なる領域を備える
導電膜724を有することができる。例えば、第1の導電膜C1(g)と同一の工程で形
成できる材料を導電膜724に用いることができる(図5(B)参照)。
また、タッチパネル700は、トランジスタMAおよび基材710の間に絶縁膜701を
有することができる。また、液晶材料を含む層753および半導体膜718の間に絶縁膜
721Bまたは絶縁膜728を有することができる。また、絶縁膜721Bおよび半導体
膜718の間に絶縁膜721Aを有することができる。
例えば、絶縁膜701は基材710からトランジスタMAへの不純物の拡散を抑制する機
能を備え、絶縁膜721Bまたは絶縁膜721Aは、半導体膜718への不純物の拡散を
抑制する機能を備える。
例えば、絶縁膜728は、絶縁膜728と重なるトランジスタMA等の構造に由来する段
差を平坦化する機能を備える。
また、タッチパネル700は、導電膜704および半導体膜718の間に絶縁膜706を
有することができる。例えば、絶縁膜706はゲート絶縁膜の機能を備える。
また、タッチパネル700は、表示素子750または検知素子C(g,h)と電気的に接
続する配線711を有することができる。
また、タッチパネル700は、配線711と電気的に接続する端子719を有することが
できる。例えば、フレキシブルプリント基板FPCを、導電部材ACFを用いて端子71
9に電気的に接続できる。
《構成》
タッチパネル700は、基材710、表示素子750または検知素子C(g,h)を有す
る。
また、タッチパネル700は、第1の導電膜C1(g)、第2の導電膜C2(h)、絶縁
膜721B、液晶材料を含む層753または第3の導電膜751を備える。
また、タッチパネル700は、トランジスタMA、半導体膜718、走査線G(i)また
は信号線S(j)を備える。
また、タッチパネル700は、発振回路OSC、検知回路DC、駆動回路GDまたは駆動
回路SDを有することができる。
《基材710》
透光性を備える材料を基材710に用いることができる。
作製工程中の熱処理に耐えうる程度の耐熱性を有する材料を基材710に用いることがで
きる。
例えば、第6世代(1500mm×1850mm)、第7世代(1870mm×2200
mm)、第8世代(2200mm×2400mm)、第9世代(2400mm×2800
mm)、第10世代(2950mm×3400mm)等の面積が大きなガラス基板を基材
710に用いることができる。これにより、大型の表示装置を作製することができる。
有機材料、無機材料または有機材料と無機材料等の複合材料等を基材710に用いること
ができる。例えば、ガラス、セラミックス、金属等の無機材料を基材710に用いること
ができる。
具体的には、無アルカリガラス、ソーダ石灰ガラス、カリガラス、クリスタルガラス、石
英またはサファイア等を、基材710に用いることができる。具体的には、無機酸化物膜
、無機窒化物膜または無機酸窒化物膜等を含む材料を、基材710に用いることができる
。例えば、酸化シリコン、窒化シリコン、酸化窒化シリコン、酸化アルミニウム等を含む
材料を、基材710に用いることができる。ステンレス・スチールまたはアルミニウム等
を、基材710に用いることができる。
例えば、シリコンや炭化シリコンからなる単結晶半導体基板、多結晶半導体基板、シリコ
ンゲルマニウム等の化合物半導体基板、SOI基板等を基材710に用いることができる
。これにより、半導体素子を基材710に形成することができる。
例えば、樹脂、樹脂フィルムまたはプラスチック等の有機材料を基材710に用いること
ができる。具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリ
カーボネートまたはアクリル樹脂等の樹脂フィルムまたは樹脂板を、基材710に用いる
ことができる。
例えば、金属板、薄板状のガラス板または無機材料等の膜を樹脂フィルム等に貼り合わせ
た複合材料を基材710に用いることができる。例えば、繊維状または粒子状の金属、ガ
ラスもしくは無機材料等を樹脂フィルムに分散した複合材料を、基材710に用いること
ができる。例えば、繊維状または粒子状の樹脂もしくは有機材料等を無機材料に分散した
複合材料を、基材710に用いることができる。
また、単層の材料または複数の層が積層された材料を、基材710に用いることができる
。例えば、基材と基材に含まれる不純物の拡散を防ぐ絶縁膜等が積層された材料を、基材
710に用いることができる。具体的には、ガラスとガラスに含まれる不純物の拡散を防
ぐ酸化シリコン層、窒化シリコン層または酸化窒化シリコン層等から選ばれた一または複
数の膜が積層された材料を、基材710に用いることができる。または、樹脂と樹脂を透
過する不純物の拡散を防ぐ酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜等
が積層された材料を、基材710に用いることができる。
具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネー
ト若しくはアクリル樹脂等の樹脂フィルム、樹脂板または積層体等を基材710に用いる
ことができる。
具体的には、ポリエステル、ポリオレフィン、ポリアミド(ナイロン、アラミド等)、ポ
リイミド、ポリカーボネートまたはアクリル樹脂、ウレタン樹脂、エポキシ樹脂もしくは
シリコーンなどシロキサン結合を有する樹脂を含む材料を基材710に用いることができ
る。または、これらから選ばれた単数または複数の樹脂を含むフィルム、板または積層体
等を基材710に用いることができる。
具体的には、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PE
N)、ポリエーテルサルフォン(PES)またはアクリル等を基材710に用いることが
できる。
なお、トランジスタまたは容量素子等を基材710に直接形成する方法を用いることがで
きる。また、例えば作製工程中に加わる熱に耐熱性を有する工程用の基板にトランジスタ
または容量素子等を形成し、形成されたトランジスタまたは容量素子等を基材710に転
置する方法を用いることができる。
《基材770》
基材710に用いることができる材料から選択された材料を、基材770に用いることが
できる。
《導電膜704、導電膜712A、導電膜712B、配線711、端子719》
導電性を備える材料を導電膜704、導電膜712A、導電膜712B、配線711また
は端子719に用いることができる。
例えば、無機導電性材料、有機導電性材料、金属または導電性セラミックスなどを導電膜
704、導電膜712A、導電膜712B、配線711または端子719に用いることが
できる。
具体的には、アルミニウム、金、白金、銀、銅、クロム、タンタル、チタン、モリブデン
、タングステン、ニッケル、鉄、コバルト、パラジウムまたはマンガンから選ばれた金属
元素などを、導電膜704、導電膜712A、導電膜712B、配線711または端子7
19に用いることができる。または、上述した金属元素を含む合金などを、導電膜704
、導電膜712A、導電膜712B、配線711または端子719に用いることができる
。特に、銅とマンガンの合金がウエットエッチング法を用いた微細加工に好適である。
具体的には、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン
膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タン
タル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と、
そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造
等を導電膜704、導電膜712A、導電膜712B、配線711または端子719に用
いることができる。
具体的には、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、
ガリウムを添加した酸化亜鉛などの導電性酸化物を、導電膜704、導電膜712A、導
電膜712B、配線711または端子719に用いることができる。
具体的には、グラフェンまたはグラファイトを含む膜を導電膜704、導電膜712A、
導電膜712B、配線711または端子719に用いることができる。
例えば、酸化グラフェンを含む膜を形成し、酸化グラフェンを含む膜を還元することによ
り、グラフェンを含む膜を形成することができる。還元する方法としては、熱を加える方
法や還元剤を用いる方法等を挙げることができる。
具体的には、導電性高分子を導電膜704、導電膜712A、導電膜712B、配線71
1または端子719に用いることができる。
《走査線G(i)、信号線S(j)》
導電性を備える材料を走査線G(i)または信号線S(j)に用いることができる。例え
ば、配線711に用いることができる材料を走査線G(i)または信号線S(j)に用い
ることができる。
《検知素子C(g,h)》
検知素子C(g,h)は、電界の大きさ、静電容量、照度、磁力、電波または圧力等を検
知して、検知した物理量に基づく信号を供給する機能を備える。
例えば、容量素子、光電変換素子、磁気検知素子、圧電素子または共振器等を検知素子C
(g,h)に用いることができる。
例えば、入出力パネルに近接するものに遮られる電界の大きさの変化に基づいて変化する
信号を供給する機能を備える検知素子を検知素子C(g,h)に用いることができる。具
体的には、相互容量方式または自己容量方式を用いることができる。
例えば、第1の導電膜C1(g)および第2の導電膜C2(h)を含む容量素子を検知素
子C(g,h)に用いることができる。
大気より大きな誘電率を備える指などのものが、大気中で第2の導電膜C2(h)に近接
すると、指に遮られる電界の大きさが変化する。この電界の大きさの変化に基づいて信号
を供給することができる。
具体的には、第1の導電膜C1(g)に駆動用信号を供給し、駆動用信号および静電容量
に基づいて変化する第2の導電膜C2(h)の電位を検知して、検知信号に用いることが
できる。
《第1の導電膜C1(g)》
導電性を備える材料を第1の導電膜C1(g)に用いることができる。例えば、配線71
1に用いることができる材料を第1の導電膜C1(g)に用いることができる。
具体的には、導電性および透光性を有する材料を第1の導電膜C1(g)に用いることが
できる。例えば、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜
鉛、ガリウムを添加した酸化亜鉛などの導電性酸化物を用いることができる。これにより
、表示素子750の表示を遮ることなく、均一な電界を供給できる。
《第2の導電膜C2(h)》
導電性を備える材料を第2の導電膜C2(h)に用いることができる。例えば、導電性お
よび透光性を有する材料を第2の導電膜C2(h)に用いることができる。具体的には、
導電性酸化物または酸化物半導体を用いることができる。例えば、インジウム、ガリウム
、亜鉛および酸素を含む材料を用いることができる。
一例を挙げれば、酸化物半導体の抵抗率を制御する方法を用いて導電性が高められた、半
導体膜718と同一の工程で形成された酸化物半導体を、第2の導電膜C2(h)に用い
ることができる。これにより、第2の導電膜C2(h)を簡便な工程を用いて作製するこ
とができる。
なお、本実施の形態の最後で、酸化物半導体の抵抗率を制御する方法を詳細に説明する。
《絶縁膜701、絶縁膜706、絶縁膜721A、絶縁膜721B、絶縁膜728、絶縁
膜771》
例えば、絶縁性の無機材料、絶縁性の有機材料または無機材料と有機材料を含む絶縁性の
複合材料を、絶縁膜701、絶縁膜706、絶縁膜721A、絶縁膜721B、絶縁膜7
28または絶縁膜771に用いることができる。
具体的には、無機酸化物膜、無機窒化物膜または無機酸化窒化物膜またはこれらから選ば
れた複数を積層した積層材料を、絶縁膜701、絶縁膜706、絶縁膜721A、絶縁膜
721B、絶縁膜728または絶縁膜771に用いることができる。例えば、酸化珪素膜
、窒化珪素膜または酸化窒化珪素膜またはこれらから選ばれた複数を積層した積層材料を
用いることができる。
具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネー
ト、ポリシロキサン若しくはアクリル樹脂等またはこれらから選択された複数の樹脂の積
層材料もしくは複合材料などを絶縁膜721A、絶縁膜721B、絶縁膜728、絶縁膜
771に用いることができる。また、感光性を有する材料を用いて形成してもよい。
例えば、ポリイミド、エポキシ樹脂、アクリル樹脂等を絶縁膜771に用いることができ
る。
例えば、水素を含む絶縁膜を絶縁膜721Bに用いることができる。具体的には、酸化物
半導体に接して設けることにより、酸化物半導体の抵抗率を制御する方法に用いることが
できる材料を絶縁膜721Bに用いることができる。
一例を挙げれば、半導体膜718と同一の工程で形成された酸化物半導体に接して設ける
ことにより、水素を拡散させる材料を絶縁膜721Bに用いることができる。
なお、本実施の形態の最後で、酸化物半導体の抵抗率を制御する方法を詳細に説明する。
《表示素子750》
例えば、光の反射または透過を制御する機能を備える表示素子を、表示素子750に用い
ることができる。例えば、液晶素子と偏光板を組み合わせた構成またはシャッター方式の
MEMS表示素子等を用いることができる。
具体的には、IPS(In−Plane−Switching)モード、TN(Twis
ted Nematic)モード、FFS(Fringe Field Switchi
ng)モード、ASM(Axially Symmetric aligned Mic
ro−cell)モード、OCB(Optically Compensated Bi
refringence)モード、FLC(Ferroelectric Liquid
Crystal)モード、AFLC(AntiFerroelectric Liqu
id Crystal)モードなどの駆動方法を用いて駆動することができる液晶素子を
用いることができる。
また、例えば垂直配向(VA)モード、具体的には、MVA(Multi−Domain
Vertical Alignment)モード、PVA(Patterned Ve
rtical Alignment)モード、ASVモードなどの駆動方法を用いて駆動
することができる液晶素子を表示素子750に用いることができる。
例えば、液晶材料を含む層753、液晶材料の配向を制御する電界を印加できるように配
置された第1の導電膜C1(g)および第3の導電膜751を表示素子750に用いるこ
とができる。
《液晶材料を含む層753》
例えば、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性
液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレ
ステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示
す液晶材料を用いることができる。または、ブルー相を示す液晶材料を、液晶材料を含む
層753に用いることができる。
《第3の導電膜751》
導電性を備える材料を第3の導電膜751に用いることができる。
例えば、配線711に用いることができる材料を第3の導電膜751に用いることができ
る。具体的には、透光性を有する材料を第3の導電膜751に用いることができる。例え
ば、櫛歯状の形状を第3の導電膜751に用いることができる。
《トランジスタMA》
例えば、ボトムゲート型またはトップゲート型等のトランジスタをトランジスタMAに用
いることができる。
一例を挙げれば、アモルファスシリコンを半導体膜に用いたトランジスタと比較して、オ
フ状態におけるリーク電流が小さいトランジスタをトランジスタMAに用いることができ
る。具体的には、酸化物半導体を半導体膜718に用いたトランジスタをトランジスタM
Aに用いることができる。
これにより、アモルファスシリコンを半導体膜に用いたトランジスタを利用する画素回路
と比較して、画素回路が画像信号を保持することができる時間を長くすることができる。
具体的には、フリッカーの発生を抑制しながら、選択信号を30Hz未満、好ましくは1
Hz未満より好ましくは一分に一回未満の頻度で供給することができる。その結果、情報
処理装置の使用者に蓄積する疲労を低減することができる。また、駆動に伴う消費電力を
低減することができる。
トランジスタMAは、半導体膜718および半導体膜718と重なる領域を備える導電膜
704を備える(図5(B)参照)。また、トランジスタMAは、導電膜712Aおよび
導電膜712Bを備える。
なお、導電膜704はゲート電極の機能を備え、絶縁膜706はゲート絶縁膜の機能を備
える。また、導電膜712Aはソース電極の機能またはドレイン電極の機能の一方を備え
、導電膜712Bはソース電極の機能またはドレイン電極の機能の他方を備える。
《半導体膜718》
例えば、4族の元素を含む半導体を半導体膜718に用いることができる。具体的には、
シリコンを含む半導体を半導体膜718に用いることができる。例えば、単結晶シリコン
、ポリシリコン、微結晶シリコンまたはアモルファスシリコンなどを半導体膜718に用
いることができる。
例えば、酸化物半導体を半導体膜718に用いることができる。具体的には、インジウム
を含む酸化物半導体またはインジウムとガリウムと亜鉛を含む酸化物半導体を半導体膜に
用いることができる。
例えば、化合物半導体を半導体膜718に用いることができる。具体的には、ガリウムヒ
素を含む半導体を半導体膜718に用いることができる。
例えば、有機半導体を半導体膜718に用いることができる。具体的には、ポリアセン類
またはグラフェンを含む有機半導体を半導体膜718に用いることができる。
《駆動回路GD》
シフトレジスタ等のさまざまな順序回路等を駆動回路GDに用いることができる。例えば
、トランジスタMD、容量素子等を駆動回路GDに用いることができる。
例えば、トランジスタMAが備える半導体膜718と同一の工程で形成することができる
半導体膜を備えるトランジスタを用いることができる。
具体的には、トランジスタMAとおなじ構成を備えるトランジスタをトランジスタMDに
用いることができる。または、トランジスタMAと異なる構成を備えるトランジスタをト
ランジスタMDに用いることができる。
具体的には、第1のゲート電極の機能を備える導電膜704と重なる領域を備える導電膜
724を有するトランジスタを、トランジスタMDに用いることができる。
トランジスタMDは、絶縁膜721Aおよび絶縁膜721Bが積層された積層膜を導電膜
724および半導体膜718の間に有する。
例えば、導電膜704に供給する電位と同じ電位を供給する配線に導電膜724を電気的
に接続する。
《駆動回路SD》
例えば、集積回路を駆動回路SDに用いることができる。具体的には、シリコン基板上に
形成された集積回路を用いることができる。
例えば、COG(Chip on glass)法を用いて駆動回路SDを実装できる。
具体的には、異方性導電膜を用いて、信号線S(j)と電気的に接続されたパッドに実装
できる。
《発振回路OSC》
発振回路OSCは、第1の導電膜C1(1)乃至第1の導電膜C1(p)から選ばれた単
数または複数の第1の導電膜に、単数または複数の信号を供給する機能等を備える(図1
(A)参照)。
《検知回路DC》
検知回路DCは、第2の導電膜C2(1)乃至第2の導電膜C2(q)から選ばれた単数
または複数の第2の導電膜が受信する単数または複数の信号を、分離して増幅する機能等
を備える。
《封止材730》
例えば、無機材料、有機材料または無機材料と有機材料の複合材料等を封止材730に用
いることができる。
例えば、熱溶融性の樹脂または硬化性の樹脂等の有機材料を、封止材730に用いること
ができる。
例えば、反応硬化型接着剤、光硬化型接着剤、熱硬化型接着剤または/および嫌気型接着
剤等の有機材料を封止材730に用いることができる。
具体的には、エポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミ
ド樹脂、イミド樹脂、PVC(ポリビニルクロライド)樹脂、PVB(ポリビニルブチラ
ル)樹脂、EVA(エチレンビニルアセテート)樹脂等を含む接着剤を封止材730に用
いることができる。
《着色膜CF》
所定の色の光を透過する材料を着色膜CFに用いることができる。これにより、例えば着
色膜CFをカラーフィルターに用いることができる。
例えば、青色の光を透過する材料、緑色の光を透過する材料、赤色の光を透過する材料、
黄色の光を透過する材料または白色の光を透過する材料などを着色膜CFに用いることが
できる。
《遮光膜BM》
光の透過を妨げる材料を遮光膜BMに用いることができる。これにより、例えば遮光膜B
Mをブラックマトリクスに用いることができる。
《構造体KB》
例えば、有機材料、無機材料または有機材料と無機材料の複合材料を構造体KBに用いる
ことができる。これにより、構造体KBを挟む構成の間に所定の間隔を設けることができ
る。
具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネー
ト、ポリシロキサン若しくはアクリル樹脂等またはこれらから選択された複数の樹脂の複
合材料などを構造体KBに用いることができる。また、感光性を有する材料を用いて形成
してもよい。
《配向膜AF1、配向膜AF2》
例えば、ポリイミド等を配向膜AF1または配向膜AF2に用いることができる。具体的
には、所定の方向に配向するようにラビング処理または光配向技術を用いて形成された配
向膜を用いることができる。
《光学フィルム710P、光学フィルム770P》
例えば、偏光板、位相差板、拡散フィルム、反射防止膜または集光フィルム等を光学フィ
ルム710Pまたは光学フィルム770Pに用いることができる。または、2色性色素を
含む偏光板を光学フィルム710Pに用いることができる。
また、ゴミの付着を抑制する帯電防止膜、汚れの付着しにくくする撥水性の膜、使用に伴
う傷の発生を抑制するハードコート膜などを、光学フィルム710Pに用いることができ
る。
<タッチパネル700Bの構成例>
本発明の一態様のタッチパネルの別の構成について、図6を参照しながら説明する。
図6は本発明の一態様のタッチパネル700Bの構成を説明する図である。図6(A)は
図4(A)に示す切断線X1−X2、X3−X4、X5−X6における本発明の一態様の
タッチパネル700の断面図である。また、図6(B)は図6(A)に示すトランジスタ
MDBの詳細を説明する断面図である。
なお、タッチパネル700Bは、導電膜724Bを導電膜724に替えて有する点(図6
(B)参照)、第2の導電膜C2B(h)を第2の導電膜C2(h)に替えて有する点(
図6(A)参照)が、図5を参照しながら説明するタッチパネル700とは異なる。ここ
では異なる構成について詳細に説明し、同様の構成を用いることができる部分は、上記の
説明を援用する。
本実施の形態で説明するタッチパネル700Bは、絶縁膜721Aおよび絶縁膜721B
の間に導電膜724Bを備え、絶縁膜721Aおよび絶縁膜721Bの間に第2の導電膜
C2Bを備える。そして、導電膜724Bおよび第2の導電膜C2Bは、導電性酸化物を
含む(図6(A)または図6(B)参照)。
《導電膜724B、第2の導電膜C2B(h)》
具体的には、酸化物半導体の抵抗率を制御する方法を用いて導電性が高められた酸化物半
導体を、導電膜724Bおよび第2の導電膜C2B(h)に用いることができる。
具体的には、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、インジウム
とガリウムと亜鉛を含む酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などの導電性酸
化物を、導電膜724Bおよび第2の導電膜C2B(h)に用いることができる。
一例を挙げれば、導電膜724Bに酸化物半導体を用い、導電膜724Bおよび第2の導
電膜C2B(h)に接して設ける絶縁膜721Bに水素を拡散させる材料を用いることが
できる。これにより、導電膜724Bおよび第2の導電膜C2B(h)の抵抗率を下げる
ことができる。
なお、本実施の形態の最後で、酸化物半導体の抵抗率を制御する方法を詳細に説明する。
<タッチパネル700Cの構成例>
本発明の一態様のタッチパネルの別の構成について、図7を参照しながら説明する。
図7は本発明の一態様のタッチパネル700Cの構成を説明する図である。図7(A)は
図4(A)に示す切断線X1−X2、X3−X4、X5−X6における本発明の一態様の
タッチパネル700の断面図である。また、図7(B)は図6(A)に示すトランジスタ
MDCの詳細を説明する断面図である。
なお、タッチパネル700Cは、トップゲート型のトランジスタMCをボトムゲート型の
トランジスタMAに替えて有する点、トップゲート型のトランジスタMDCをボトムゲー
ト型のトランジスタMDに替えて有する点、第2の導電膜C2C(h)を第2の導電膜C
2(h)に替えて有する点(図7(A)参照)が、図5を参照しながら説明するタッチパ
ネル700とは異なる。ここでは異なる構成について詳細に説明し、同様の構成を用いる
ことができる部分は、上記の説明を援用する。
《トランジスタMC、トランジスタMDC》
トランジスタMDCは、絶縁膜701Cと重なる領域を備える導電膜704と、絶縁膜7
01Cおよび導電膜704の間に配設される領域を備える半導体膜718と、を備える。
なお、導電膜704はゲート電極の機能を備える(図7(B)参照)。
半導体膜718は、導電膜704と重ならない第1の領域718Aおよび第2の領域71
8Bと、第1の領域718Aおよび第2の領域718Bの間に導電膜704と重なる第3
の領域718Cを備える。
トランジスタMDCは絶縁膜706を、第3の領域718Cおよび導電膜704の間に備
える。なお、絶縁膜706はゲート絶縁膜の機能を備える。
第1の領域718Aおよび第2の領域718Bは、第3の領域718Cに比べて抵抗率が
低く、ソース領域の機能またはドレイン領域の機能を備える。
なお、例えば本実施の形態の最後で詳細に説明する酸化物半導体の抵抗率を制御する方法
を用いて、第1の領域718Aおよび第2の領域718Bを半導体膜718に形成するこ
とができる。具体的には、希ガスを含むガスを用いるプラズマ処理を適用することができ
る。
また、例えば、導電膜704の端部の形状に第3の領域718Cの形状の一部を自己整合
するために、導電膜704をマスクに用いることができる。
トランジスタMDCは、第1の領域718Aと接する導電膜712Aと、第2の領域71
8Bと接する導電膜712Bと、を備える。導電膜712Aおよび導電膜712Bは、ソ
ース電極またはドレイン電極の機能を備える。
トランジスタMDCと同一の工程で形成できるトランジスタをトランジスタMCに用いる
ことができる。
《第2の導電膜C2C(h)》
一例を挙げれば、半導体膜の第1の領域718Aおよび第2の領域718Bと同一の工程
で形成された酸化物半導体を、第2の導電膜C2C(h)に用いることができる。これに
より、第2の導電膜C2C(h)を簡便な工程を用いて作製することができる。
<タッチパネル700Dの構成例>
本発明の一態様のタッチパネルの別の構成について、図8を参照しながら説明する。
図8は本発明の一態様のタッチパネル700Dの構成を説明する図である。図8(A)は
図4(A)に示す切断線X1−X2、X3−X4、X5−X6における本発明の一態様の
タッチパネル700の断面図である。また、図8(B)、図8(C)、および図8(D)
は、図8(A)に示す一部の構成の変形例を説明する断面図である。
なお、タッチパネル700Dは、液晶材料を含む層753と絶縁膜728Aの間に絶縁膜
728Bを有する点、第1の導電膜C1D(g)を第1の導電膜C1(g)に替えて有す
る点、第2の導電膜C2D(h)を第2の導電膜C2C(h)に替えて有する点が、図7
を参照しながら説明するタッチパネル700Cとは異なる。ここでは異なる構成について
詳細に説明し、同様の構成を用いることができる部分は、上記の説明を援用する。
《絶縁膜728A》
例えば、絶縁膜728に用いることができる材料を絶縁膜728Aに用いることができる
《絶縁膜728B》
タッチパネル700Dは、液晶材料を含む層753と絶縁膜728Aの間に絶縁膜728
Bを有する。
例えば、絶縁膜728に用いることができる材料を絶縁膜728Bに用いることができる
《第1の導電膜C1D(g)》
タッチパネル700Dは、絶縁膜728Aおよび絶縁膜728Bの間に第1の導電膜C1
D(g)を有する。
例えば、櫛歯状の形状を備える第3の導電膜751と重なる領域に開口部を備える形状の
導電膜を、第1の導電膜C1D(g)に用いることができる。
例えば、導電性を備える材料を第1の導電膜C1D(g)に用いることができる。例えば
、配線711に用いることができる材料を第1の導電膜C1D(g)に用いることができ
る。
具体的には、導電性および透光性を有する材料を第1の導電膜C1D(g)に用いること
ができる。例えば、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化
亜鉛、ガリウムを添加した酸化亜鉛などの導電性酸化物を用いることができる。これによ
り、表示素子750の表示を遮ることなく、均一な電界を供給できる。
《第2の導電膜C2D(h)》
導電性を備える材料を第2の導電膜C2D(h)に用いることができる。例えば、配線7
11に用いることができる材料を第2の導電膜C2D(h)に用いることができる。
具体的には、導電性および透光性を有する材料を第2の導電膜C2D(h)に用いること
ができる。例えば、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化
亜鉛、ガリウムを添加した酸化亜鉛などの導電性酸化物を用いることができる。これによ
り、表示素子750の表示を遮ることなく、均一な電界を供給できる。
ところで、第3の導電膜751および第3の導電膜751の開口部と重なる形状を備える
導電膜を、第1の導電膜C1D(g)に用いることができる(図8(B)参照)。
または、第3の導電膜751の開口部に配設することができる形状を備える導電膜を、第
1の導電膜C1D(g)に用いることができる(図8(C)参照)。
または、第1の導電膜C1D(g)および第1の導電膜C1D(g)の開口部と重なる形
状を備える導電膜を、第3の導電膜751に用いることができる(図8(D)参照)。
<タッチパネル700Eの構成例>
本発明の一態様のタッチパネルの別の構成について、図24を参照しながら説明する。
図24は本発明の一態様のタッチパネル700Eの構成を説明する図である。図24(A
)は図4(A)に示す切断線X1−X2、X3−X4、X5−X6における本発明の一態
様のタッチパネル700の断面図である。また、図24(B)は、図24(A)に示すト
ランジスタMDEの詳細を説明する断面図である。
なお、タッチパネル700Eは、チャネル保護型のトランジスタMEをチャネルエッチ型
のトランジスタMAに替えて有する点、チャネル保護型のトランジスタMDEをチャネル
エッチ型のトランジスタMDに替えて有する点、第1の導電膜C1(g)および第3の導
電膜751の間に着色膜CFを備える点、液晶材料を含む層753および基材710の間
に遮光膜BMを備える点(図24(A)参照)が、図5を参照しながら説明するタッチパ
ネル700とは異なる。ここでは異なる構成について詳細に説明し、同様の構成を用いる
ことができる部分は、上記の説明を援用する。
《トランジスタME、トランジスタMDE》
チャネル保護型のトランジスタをトランジスタMEおよびトランジスタMDEに用いるこ
とができる。例えば、トランジスタMDEは、ゲート絶縁膜として機能する絶縁膜106
との間に半導体膜718を挟むように配設された絶縁膜721Aを備える(図24(B)
参照)。
<酸化物半導体の抵抗率を制御する方法>
酸化物半導体を含む膜の抵抗率を制御する方法について説明する。
所定の抵抗率を備える酸化物半導体を含む膜を、第2の導電膜C2(h)(図5(A)参
照)、第2の導電膜C2B(h)および導電膜724B(図6(A)および図6(B)参
照)または第2の導電膜C2C(h)、第1の領域718Aおよび第2の領域718B(
図7(A)および図7(B)参照)に用いることができる。
例えば、酸化物半導体膜に含まれる水素、水等の不純物の濃度及び/又は膜中の酸素欠損
を制御する方法を、酸化物半導体の抵抗率を制御する方法に用いることができる。
具体的には、プラズマ処理を水素、水等の不純物濃度及び/又は膜中の酸素欠損を増加ま
たは低減する方法に用いることができる。
具体的には、希ガス(He、Ne、Ar、Kr、Xe)、水素、ボロン、リン及び窒素の
中から選ばれた一種以上を含むガスを用いて行うプラズマ処理を適用できる。例えば、A
r雰囲気下でのプラズマ処理、Arと水素の混合ガス雰囲気下でのプラズマ処理、アンモ
ニア雰囲気下でのプラズマ処理、Arとアンモニアの混合ガス雰囲気下でのプラズマ処理
、または窒素雰囲気下でのプラズマ処理などを適用できる。これにより、キャリア密度が
高く、抵抗率が低い酸化物半導体膜にすることができる。
または、イオン注入法、イオンドーピング法またはプラズマイマージョンイオンインプラ
ンテーション法などを用いて、水素、ボロン、リンまたは窒素を酸化物半導体膜に注入し
て、抵抗率が低い酸化物半導体膜にすることができる。
または、水素を含む絶縁膜を酸化物半導体膜に接して形成し、絶縁膜から酸化物半導体膜
に水素を拡散させる方法を用いることができる。これにより、酸化物半導体膜のキャリア
密度を高め、抵抗率を低くすることができる。
例えば、膜中の含有水素濃度が1×1022atoms/cm以上の絶縁膜を酸化物半
導体膜に接して形成することで、効果的に水素を酸化物半導体膜に含有させることができ
る。具体的には、窒化シリコン膜を酸化物半導体膜に接して形成する絶縁膜に用いること
ができる。
酸化物半導体膜に含まれる水素は、金属原子と結合する酸素と反応して水になると共に、
酸素が脱離した格子(または酸素が脱離した部分)に酸素欠損を形成する。該酸素欠損に
水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金
属原子と結合する酸素と結合することで、キャリアである電子を生成する場合がある。こ
れにより、キャリア密度が高く、抵抗率が低い酸化物半導体膜にすることができる。
具体的には、二次イオン質量分析法(SIMS:Secondary Ion Mass
Spectrometry)により得られる水素濃度が、8×1019以上、好ましく
は1×1020atoms/cm以上、より好ましくは5×1020以上である酸化物
半導体を第2の導電膜C2(h)(図5(A)参照)、第2の導電膜C2B(h)および
導電膜724B(図6(A)および図6(B)参照)または第2の導電膜C2C(h)、
第1の領域718Aおよび第2の領域718B(図7(A)および図7(B)参照)に好
適に用いることができる。
一方、抵抗率の高い酸化物半導体をトランジスタのチャネルが形成される半導体膜に用い
ることができる。
例えば、酸素を含む絶縁膜、別言すると、酸素を放出することが可能な絶縁膜を酸化物半
導体に接して形成し、絶縁膜から酸化物半導体膜に酸素を供給させて、膜中または界面の
酸素欠損を補填することができる。これにより、抵抗率が高い酸化物半導体膜にすること
ができる。
例えば、酸化シリコン膜または酸化窒化シリコン膜を、酸素を放出することが可能な絶縁
膜に用いることができる。
酸素欠損が補填され、水素濃度が低減された酸化物半導体膜は、高純度真性化、又は実質
的に高純度真性化された酸化物半導体膜といえる。ここで、実質的に真性とは、酸化物半
導体膜のキャリア密度が、8×1011個/cm未満、好ましくは1×1011/cm
未満、さらに好ましくは1×1010個/cm未満であることを指す。高純度真性ま
たは実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリ
ア密度を低くすることができる。また、高純度真性または実質的に高純度真性である酸化
物半導体膜は、欠陥準位密度が低いため、トラップ準位密度を低減することができる。
また、高純度真性または実質的に高純度真性である酸化物半導体膜を備えるトランジスタ
は、オフ電流が著しく小さく、チャネル幅が1×10μmでチャネル長Lが10μmの
素子であっても、ソース電極とドレイン電極間の電圧(ドレイン電圧)が1Vから10V
の範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち1
×10−13A以下という特性を備えることができる。
上述した高純度真性または実質的に高純度真性である酸化物半導体膜をチャネル領域に用
いるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。
具体的には、二次イオン質量分析法(SIMS:Secondary Ion Mass
Spectrometry)により得られる水素濃度が、2×1020atoms/c
以下、好ましくは5×1019atoms/cm以下、より好ましくは1×10
atoms/cm以下、5×1018atoms/cm未満、好ましくは1×10
18atoms/cm以下、より好ましくは5×1017atoms/cm以下、さ
らに好ましくは1×1016atoms/cm以下である酸化物半導体を、トランジス
タのチャネルが形成される半導体に好適に用いることができる。
なお、トランジスタMDBは半導体膜718を備え、半導体膜718よりも水素濃度及び
/又は酸素欠損量が多く、抵抗率が低い酸化物半導体膜を、導電膜724Bに用いること
ができる(図6(B)参照)。
または、導電膜724Bに含まれる水素濃度は、半導体膜718に含まれる水素濃度の2
倍以上、好ましくは10倍以上である。
また、導電膜724Bの抵抗率は、半導体膜718の抵抗率の1×10−8倍以上1×1
−1倍未満である。
具体的には、導電膜724Bの抵抗率は、1×10−3Ωcm以上1×10Ωcm未満
、好ましくは、1×10−3Ωcm以上1×10−1Ωcm未満である。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
(実施の形態2)
本実施の形態では、本発明の一態様のタッチパネルの駆動方法について、図2、図9およ
び図10を参照しながら説明する。
図2は図1に示す本発明の一態様のタッチパネル700の検知素子C(g,h)の構成を
説明する図である。図2(A)は本発明の一態様の検知素子C(g,h)の上面図であり
、図2(B)は図2(A)に示す切断線W1−W2における検知素子C(g,h)および
画素702(i,j)の断面図である。
図9は本発明の一態様のタッチパネルの駆動方法を説明するフロー図である。図10は本
発明の一態様のタッチパネルの駆動方法を説明するタイミングチャートである。
<タッチパネルの駆動方法例>
本実施の形態で説明するタッチパネルの駆動方法は、以下の二つのステップを有する(図
9参照)。
第1のステップにおいて、選択信号を、第1の導電膜C1(g)と重なる領域を有する第
3の導電膜751と電気的に接続されるトランジスタのゲート電極と電気的に接続される
走査線に所定の順番で供給する(図9(U1)参照)。
例えば、期間R1において、選択信号GOUT[i−2]を走査線G(i−2)に、選択
信号GOUT[i−1]を走査線G(i−1)に、選択信号GOUT[i]を走査線G(
i)に、選択信号GOUT[i+1]を走査線G(i+1)に、所定の順番で供給する(
図10参照)。
第2のステップにおいて、駆動用信号を第1の導電膜C1(g)に供給し、第1の導電膜
C1(g)と重なる領域を備える第2の導電膜の電位の変化を、検知信号として取得する
(図9(U2)参照)。
例えば、期間R2において、第2の導電膜C2(1)乃至第2の導電膜C2(q)の電位
の変化を、検知信号として取得する。
本実施の形態で説明するタッチパネルの駆動方法は、選択信号を、第1の導電膜C1(g
)と重なる領域を備える第3の導電膜751とソース電極またはドレイン電極が電気的に
接続されるトランジスタのゲート電極と電気的に接続される走査線に、供給する第1のス
テップと、当該選択信号が供給されていない期間に、第1の導電膜C1(g)に駆動用信
号を供給する第2のステップと、を含んで構成される。
トランジスタが導通状態にされる期間を避けて、第1の導電膜C1(g)に駆動用信号を
供給することにより、画像信号を第3の導電膜751に確実に供給することができる。ま
た、駆動用信号および入出力パネルに近接するものに遮られる電界の大きさに基づいて変
化する第2の導電膜の電位を、検知信号として取得することができる。その結果、利便性
または信頼性に優れた新規なタッチパネルの駆動方法を提供することができる。
なお、すべての選択信号GOUT[1]乃至選択信号GOUT[n]を、所定の走査線G
(1)乃至G(n)に供給した後(たとえば期間R3の後)に、駆動用信号COM[1]
乃至駆動用信号COM[p]を、所定の第1の導電膜C1(1)乃至第1の導電膜C1(
p)に供給してもよい。言い換えると、垂直帰線期間R4に駆動用信号COM[1]乃至
駆動用信号COM[p]を所定の第1の導電膜C1(1)乃至第1の導電膜C1(p)に
供給してもよい。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
(実施の形態3)
本実施の形態では、本発明の一態様のタッチパネルに用いることができるトランジスタの
構成について、図11を参照しながら説明する。
<半導体装置の構成例>
図11(A)は、トランジスタ100の上面図であり、図11(C)は、図11(A)に
示す切断線X1−X2間における切断面の断面図に相当し、図11(D)は、図11(A
)に示す切断線Y1−Y2間における切断面の断面図に相当する。なお、図11(A)に
おいて、煩雑になることを避けるため、トランジスタ100の構成要素の一部(ゲート絶
縁膜として機能する絶縁膜等)を省略して図示している。また、切断線X1−X2方向を
チャネル長方向、切断線Y1−Y2方向をチャネル幅方向と呼称する場合がある。なお、
トランジスタの上面図においては、以降の図面においても図11(A)と同様に、構成要
素の一部を省略して図示する場合がある。
なお、トランジスタ100を実施の形態1で説明するタッチパネルに用いることができる
例えば、トランジスタ100をトランジスタMAに用いる場合は、基板102を基材71
0および絶縁膜701の積層材料に、導電膜104を導電膜704に、絶縁膜106およ
び絶縁膜107の積層膜を706に、酸化物半導体膜108を半導体膜718に、導電膜
112aを導電膜712Aに、導電膜112bを導電膜712Bに、絶縁膜114および
絶縁膜116の積層膜を絶縁膜721Aに、絶縁膜118を絶縁膜721Bに、それぞれ
読み替えることができる。
トランジスタ100は、基板102上のゲート電極として機能する導電膜104と、基板
102及び導電膜104上の絶縁膜106と、絶縁膜106上の絶縁膜107と、絶縁膜
107上の酸化物半導体膜108と、酸化物半導体膜108に電気的に接続されるソース
電極として機能する導電膜112aと、酸化物半導体膜108に電気的に接続されるドレ
イン電極として機能する導電膜112bと、を有する。また、トランジスタ100上、よ
り詳しくは、導電膜112a、112b及び酸化物半導体膜108上には絶縁膜114、
116、及び絶縁膜118が設けられる。絶縁膜114、116、118は、トランジス
タ100の保護絶縁膜としての機能を有する。
また、酸化物半導体膜108は、ゲート電極として機能する導電膜104側の第1の酸化
物半導体膜108aと、第1の酸化物半導体膜108a上の第2の酸化物半導体膜108
bと、を有する。また、絶縁膜106及び絶縁膜107は、トランジスタ100のゲート
絶縁膜としての機能を有する。
酸化物半導体膜108としては、In−M(Mは、Ti、Ga、Sn、Y、Zr、La、
Ce、Nd、またはHfを表す)酸化物、In−M−Zn酸化物を用いることができる。
とくに、酸化物半導体膜108としては、In−M−Zn酸化物を用いると好ましい。
また、第1の酸化物半導体膜108aは、Inの原子数比がMの原子数比より多い第1の
領域を有する。また、第2の酸化物半導体膜108bは、第1の酸化物半導体膜108a
よりもInの原子数比が少ない第2の領域を有する。また、第2の領域は、第1の領域よ
りも薄い部分を有する。
第1の酸化物半導体膜108aにInの原子数比がMの原子数比より多い第1の領域を有
することで、トランジスタ100の電界効果移動度(単に移動度、またはμFEという場
合がある)を高くすることができる。具体的には、トランジスタ100の電界効果移動度
が10cm/Vsを超えることが可能となる。
例えば、上記の電界効果移動度が高いトランジスタを、ゲート信号を生成するゲートドラ
イバ(とくに、ゲートドライバが有するシフトレジスタの出力端子に接続されるデマルチ
プレクサ)に用いることで、額縁幅の狭い(狭額縁ともいう)半導体装置または表示装置
を提供することができる。
一方で、Inの原子数比がMの原子数比より多い第1の領域を有する第1の酸化物半導体
膜108aとすることで、光照射時にトランジスタ100の電気特性が変動しやすくなる
。しかしながら、本発明の一態様の半導体装置においては、第1の酸化物半導体膜108
a上に第2の酸化物半導体膜108bが形成されている。また、第2の酸化物半導体膜1
08bのチャネル領域の膜厚が第1の酸化物半導体膜108aの膜厚よりも小さい。
また、第2の酸化物半導体膜108bは、第1の酸化物半導体膜108aよりもInの原
子数比が少ない第2の領域を有するため、第1の酸化物半導体膜108aよりもEgが大
きくなる。したがって、第1の酸化物半導体膜108aと、第2の酸化物半導体膜108
bとの積層構造である酸化物半導体膜108は、光負バイアスストレス試験による耐性が
高くなる。
上記構成の酸化物半導体膜とすることで、光照射時における酸化物半導体膜108の光吸
収量を低減させることができる。したがって、光照射時におけるトランジスタ100の電
気特性の変動を抑制することができる。また、本発明の一態様の半導体装置においては、
絶縁膜114または絶縁膜116中に過剰の酸素を含有する構成のため、光照射における
トランジスタ100の電気特性の変動をさらに、抑制することができる。
ここで、酸化物半導体膜108について、図11(B)を用いて詳細に説明する。
図11(B)は、図11(C)を用いて示すトランジスタ100の断面の、酸化物半導体
膜108の近傍を拡大した断面図である。
図11(B)において、第1の酸化物半導体膜108aの膜厚をt1として、第2の酸化
物半導体膜108bの膜厚をt2−1、及びt2−2として、それぞれ示している。第1
の酸化物半導体膜108a上には、第2の酸化物半導体膜108bが設けられているため
、導電膜112a、112bの形成時において、第1の酸化物半導体膜108aがエッチ
ングガスまたはエッチング溶液等に曝されることがない。したがって、第1の酸化物半導
体膜108aにおいては、膜減りがない、または極めて少ない。一方で、第2の酸化物半
導体膜108bにおいては、導電膜112a、112bの形成時において、第2の酸化物
半導体膜108bの導電膜112a、112bと重ならない部分がエッチングされ、凹部
が形成される。すなわち、第2の酸化物半導体膜108bの導電膜112a、112bと
重なる領域の膜厚がt2−1となり、第2の酸化物半導体膜108bの導電膜112a、
112bと重ならない領域の膜厚がt2−2となる。
第1の酸化物半導体膜108aと第2の酸化物半導体膜108bの膜厚の関係は、t2−
1>t1>t2−2となると好ましい。このような膜厚の関係とすることによって、高い
電界効果移動度を有し、且つ光照射時における、しきい値電圧の変動量が少ないトランジ
スタとすることが可能となる。
また、トランジスタ100が有する酸化物半導体膜108は、酸素欠損が形成されるとキ
ャリアである電子が生じ、ノーマリーオン特性になりやすい。したがって、酸化物半導体
膜108中の酸素欠損、とくに第1の酸化物半導体膜108a中の酸素欠損を減らすこと
が、安定したトランジスタ特性を得る上でも重要となる。そこで、本発明の一態様のトラ
ンジスタの構成においては、酸化物半導体膜108上の絶縁膜、ここでは、酸化物半導体
膜108上の絶縁膜114及び/又は絶縁膜116に過剰な酸素を導入することで、絶縁
膜114及び/又は絶縁膜116から酸化物半導体膜108中に酸素を移動させ、酸化物
半導体膜108中、とくに第1の酸化物半導体膜108a中の酸素欠損を補填することを
特徴とする。
なお、絶縁膜114、116としては、化学量論的組成よりも過剰に酸素を含有する領域
(酸素過剰領域)を有することがより好ましい。別言すると、絶縁膜114、116は、
酸素を放出することが可能な絶縁膜である。なお、絶縁膜114、116に酸素過剰領域
を設けるには、例えば、成膜後の絶縁膜114、116に酸素を導入して、酸素過剰領域
を形成する。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイ
マージョンイオン注入法、プラズマ処理等を用いることができる。
また、第1の酸化物半導体膜108a中の酸素欠損を補填するためには、第2の酸化物半
導体膜108bのチャネル領域近傍の膜厚を薄くした方が好適である。したがって、t2
−2<t1の関係を満たせばよい。例えば、第2の酸化物半導体膜108bのチャネル領
域近傍の膜厚としては、好ましくは1nm以上20nm以下、さらに好ましくは、3nm
以上10nm以下である。
以下に、本実施の形態の半導体装置に含まれるその他の構成要素について、詳細に説明す
る。
《基板》
基板102の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の
耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サフ
ァイア基板等を、基板102として用いてもよい。また、シリコンや炭化シリコンを材料
とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基
板、SOI基板等を適用することも可能であり、これらの基板上に半導体素子が設けられ
たものを、基板102として用いてもよい。なお、基板102として、ガラス基板を用い
る場合、第6世代(1500mm×1850mm)、第7世代(1870mm×2200
mm)、第8世代(2200mm×2400mm)、第9世代(2400mm×2800
mm)、第10世代(2950mm×3400mm)等の大面積基板を用いることで、大
型の表示装置を作製することができる。
また、基板102として、可撓性基板を用い、可撓性基板上に直接、トランジスタ100
を形成してもよい。または、基板102とトランジスタ100の間に剥離層を設けてもよ
い。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板102より分
離し、他の基板に転載するのに用いることができる。その際、トランジスタ100は耐熱
性の劣る基板や可撓性の基板にも転載できる。
《ゲート電極、ソース電極、及びドレイン電極として機能する導電膜》
ゲート電極として機能する導電膜104、及びソース電極として機能する導電膜112a
、及びドレイン電極として機能する導電膜112bとしては、クロム(Cr)、銅(Cu
)、アルミニウム(Al)、金(Au)、銀(Ag)、亜鉛(Zn)、モリブデン(Mo
)、タンタル(Ta)、チタン(Ti)、タングステン(W)、マンガン(Mn)、ニッ
ケル(Ni)、鉄(Fe)、コバルト(Co)から選ばれた金属元素、または上述した金
属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いてそれぞれ形
成することができる。
また、導電膜104、112a、112bは、単層構造でも、二層以上の積層構造として
もよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン
膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上
にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタ
ングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層
し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、チタ
ン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれ
た一または複数を組み合わせた合金膜、もしくは窒化膜を用いてもよい。
また、導電膜104、112a、112bには、インジウム錫酸化物、酸化タングステン
を含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを
含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、
酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を適用するこ
ともできる。
また、導電膜104、112a、112bには、Cu−X合金膜(Xは、Mn、Ni、C
r、Fe、Co、Mo、Ta、またはTi)を適用してもよい。Cu−X合金膜を用いる
ことで、ウエットエッチングプロセスで加工できるため、製造コストを抑制することが可
能となる。
《ゲート絶縁膜として機能する絶縁膜》
トランジスタ100のゲート絶縁膜として機能する絶縁膜106、107としては、プラ
ズマ化学気相堆積(PECVD:(Plasma Enhanced Chemical
Vapor Deposition))法、スパッタリング法等により、酸化シリコン
膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、
酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タ
ンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜および酸化ネオジム膜
を一種以上含む絶縁膜を、それぞれ用いることができる。なお、絶縁膜106、107の
積層構造とせずに、上述の材料から選択された単層の絶縁膜、または3層以上の絶縁膜を
用いてもよい。
また、絶縁膜106は、酸素の透過を抑制するブロッキング膜としての機能を有する。例
えば、絶縁膜107、114、116及び/または酸化物半導体膜108中に過剰の酸素
を供給する場合において、絶縁膜106は酸素の透過を抑制することができる。
なお、トランジスタ100のチャネル領域として機能する酸化物半導体膜108と接する
絶縁膜107は、酸化物絶縁膜であることが好ましく、化学量論的組成よりも過剰に酸素
を含有する領域(酸素過剰領域)を有することがより好ましい。別言すると、絶縁膜10
7は、酸素を放出することが可能な絶縁膜である。なお、絶縁膜107に酸素過剰領域を
設けるには、例えば、酸素雰囲気下にて絶縁膜107を形成すればよい。または、成膜後
の絶縁膜107に酸素を導入して、酸素過剰領域を形成してもよい。酸素の導入方法とし
ては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズ
マ処理等を用いることができる。
また、絶縁膜107として、酸化ハフニウムを用いる場合、以下の効果を奏する。酸化ハ
フニウムは、酸化シリコンや酸化窒化シリコンと比べて比誘電率が高い。したがって、膜
厚を酸化シリコンを用いる場合に比べて大きくできるため、トンネル電流によるリーク電
流を小さくすることができる。すなわち、オフ電流の小さいトランジスタを実現すること
ができる。さらに、結晶構造を有する酸化ハフニウムは、非晶質構造を有する酸化ハフニ
ウムと比べて高い比誘電率を備える。したがって、オフ電流の小さいトランジスタとする
ためには、結晶構造を有する酸化ハフニウムを用いることが好ましい。結晶構造の例とし
ては、単斜晶系や立方晶系などが挙げられる。ただし、本発明の一態様は、これらに限定
されない。
なお、本実施の形態では、絶縁膜106として窒化シリコン膜を形成し、絶縁膜107と
して酸化シリコン膜を形成する。窒化シリコン膜は、酸化シリコン膜と比較して比誘電率
が高く、酸化シリコン膜と同等の静電容量を得るのに必要な膜厚が大きいため、トランジ
スタ150のゲート絶縁膜として、窒化シリコン膜を含むことで絶縁膜を物理的に厚膜化
することができる。よって、トランジスタ100の絶縁耐圧の低下を抑制、さらには絶縁
耐圧を向上させて、トランジスタ100の静電破壊を抑制することができる。
《酸化物半導体膜》
酸化物半導体膜108としては、先に示す材料を用いることができる。
酸化物半導体膜108がIn−M−Zn酸化物の場合、In−M−Zn酸化物を成膜する
ために用いるスパッタリングターゲットの金属元素の原子数比は、In≧M、Zn≧Mを
満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比とし
て、In:M:Zn=1:1:1、In:M:Zn=1:1:1.2、In:M:Zn=
2:1:3、In:M:Zn=3:1:2、In:M:Zn=4:2:4.1が好ましい
また、酸化物半導体膜108がIn−M−Zn酸化物の場合、スパッタリングターゲット
としては、多結晶のIn−M−Zn酸化物を含むターゲットを用いると好ましい。多結晶
のIn−M−Zn酸化物を含むターゲットを用いることで、結晶性を有する酸化物半導体
膜108を形成しやすくなる。なお、成膜される酸化物半導体膜108の原子数比はそれ
ぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラ
スマイナス40%の変動を含む。例えば、スパッタリングターゲットとして、原子数比が
In:Ga:Zn=4:2:4.1を用いる場合、成膜される酸化物半導体膜108の原
子数比は、In:Ga:Zn=4:2:3近傍となる場合がある。
例えば、第1の酸化物半導体膜108aとしては、上述のIn:M:Zn=2:1:3、
In:M:Zn=3:1:2、In:M:Zn=4:2:4.1等のスパッタリングター
ゲットを用いて形成すればよい。また、第2の酸化物半導体膜108bとしては、上述の
In:M:Zn=1:1:1、In:M:Zn=1:1:1.2等を用いて形成すればよ
い。なお、第2の酸化物半導体膜108bに用いるスパッタリングターゲットの金属元素
の原子数比としては、In≧M、Zn≧Mを満たす必要はなく、In≧M、Zn<Mを満
たす組成でもよい。具体的には、In:M:Zn=1:3:2等が挙げられる。
また、酸化物半導体膜108は、エネルギーギャップが2eV以上、好ましくは2.5e
V以上、より好ましくは3eV以上である。このように、エネルギーギャップの広い酸化
物半導体を用いることで、トランジスタ100のオフ電流を低減することができる。とく
に、第1の酸化物半導体膜108aには、エネルギーギャップが2eV以上、好ましくは
2eV以上3.0eV以下の酸化物半導体膜を用い、第2の酸化物半導体膜108bには
、エネルギーギャップが2.5eV以上3.5eV以下の酸化物半導体膜を用いると、好
適である。また、第1の酸化物半導体膜108aよりも第2の酸化物半導体膜108bの
エネルギーギャップが大きい方が好ましい。
また、第1の酸化物半導体膜108a、及び第2の酸化物半導体膜108bの厚さは、そ
れぞれ3nm以上200nm以下、好ましくは3nm以上100nm以下、さらに好まし
くは3nm以上50nm以下とする。なお、先に記載の膜厚の関係を満たすと好ましい。
また、第2の酸化物半導体膜108bとしては、キャリア密度の低い酸化物半導体膜を用
いる。例えば、第2の酸化物半導体膜108bは、キャリア密度が1×1017個/cm
以下、好ましくは1×1015個/cm以下、さらに好ましくは1×1013個/c
以下、より好ましくは1×1011個/cm以下とする。
なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性(電界効果
移動度、しきい値電圧等)に応じて適切な組成のものを用いればよい。また、必要とする
トランジスタの半導体特性を得るために、第1の酸化物半導体膜108a、及び第2の酸
化物半導体膜108bのキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数
比、原子間距離、密度等を適切なものとすることが好ましい。
なお、第1の酸化物半導体膜108a、及び第2の酸化物半導体膜108bとしては、そ
れぞれ不純物濃度が低く、欠陥準位密度の低い酸化物半導体膜を用いることで、さらに優
れた電気特性を有するトランジスタを作製することができ好ましい。ここでは、不純物濃
度が低く、欠陥準位密度の低い(酸素欠損の少ない)ことを高純度真性または実質的に高
純度真性とよぶ。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリ
ア発生源が少ないため、キャリア密度を低くすることができる。従って、該酸化物半導体
膜にチャネル領域が形成されるトランジスタは、しきい値電圧がマイナスとなる電気特性
(ノーマリーオンともいう。)になることが少ない。また、高純度真性または実質的に高
純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くな
る場合がある。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、オ
フ電流が著しく小さく、チャネル幅が1×10μmでチャネル長Lが10μmの素子で
あっても、ソース電極とドレイン電極間の電圧(ドレイン電圧)が1Vから10Vの範囲
において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち1×10
−13A以下という特性を得ることができる。
したがって、上記高純度真性、または実質的に高純度真性の酸化物半導体膜にチャネル領
域が形成されるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタと
することができる。なお、酸化物半導体膜のトラップ準位に捕獲された電荷は、消失する
までに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、ト
ラップ準位密度の高い酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気
特性が不安定となる場合がある。不純物としては、水素、窒素、アルカリ金属、またはア
ルカリ土類金属等がある。
酸化物半導体膜に含まれる水素は、金属原子と結合する酸素と反応して水になると共に、
酸素が脱離した格子(または酸素が脱離した部分)に酸素欠損を形成する。該酸素欠損に
水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金
属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、
水素が含まれている酸化物半導体膜を用いたトランジスタはノーマリーオン特性となりや
すい。このため、酸化物半導体膜108は水素ができる限り低減されていることが好まし
い。具体的には、酸化物半導体膜108において、SIMS分析により得られる水素濃度
を、2×1020atoms/cm以下、好ましくは5×1019atoms/cm
以下、より好ましくは1×1019atoms/cm以下、5×1018atoms/
cm以下、好ましくは1×1018atoms/cm以下、より好ましくは5×10
17atoms/cm以下、さらに好ましくは1×1016atoms/cm以下と
する。
また、第1の酸化物半導体膜108aは、第2の酸化物半導体膜108bよりも水素濃度
が少ない部分を有すると好ましい。第1の酸化物半導体膜108aの方が、第2の酸化物
半導体膜108bよりも水素濃度が少ない部分を有すことにより、信頼性の高い半導体装
置とすることができる。
また、第1酸化物半導体膜108aにおいて、第14族元素の一つであるシリコンや炭素
が含まれると、第1の酸化物半導体膜108aにおいて酸素欠損が増加し、n型化してし
まう。このため、第1の酸化物半導体膜108aにおけるシリコンや炭素の濃度と、第1
の酸化物半導体膜108aとの界面近傍のシリコンや炭素の濃度(SIMS分析により得
られる濃度)を、2×1018atoms/cm以下、好ましくは2×1017ato
ms/cm以下とする。
また、第1の酸化物半導体膜108aにおいて、SIMS分析により得られるアルカリ金
属またはアルカリ土類金属の濃度を、1×1018atoms/cm以下、好ましくは
2×1016atoms/cm以下にする。アルカリ金属及びアルカリ土類金属は、酸
化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大
してしまうことがある。このため、第1の酸化物半導体膜108aのアルカリ金属または
アルカリ土類金属の濃度を低減することが好ましい。
また、第1の酸化物半導体膜108aに窒素が含まれていると、キャリアである電子が生
じ、キャリア密度が増加し、n型化しやすい。この結果、窒素が含まれている酸化物半導
体膜を用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物半導体
膜において、窒素はできる限り低減されていることが好ましい、例えば、SIMS分析に
より得られる窒素濃度は、5×1018atoms/cm以下にすることが好ましい。
また、第1の酸化物半導体膜108a、及び第2の酸化物半導体膜108bは、それぞれ
非単結晶構造でもよい。非単結晶構造は、例えば、後述するCAAC−OS(C Axi
s Aligned Crystalline Oxide Semiconducto
r)、多結晶構造、微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶
質構造は最も欠陥準位密度が高く、CAAC−OSは最も欠陥準位密度が低い。
《トランジスタの保護絶縁膜として機能する絶縁膜》
絶縁膜114、116は、酸化物半導体膜108に酸素を供給する機能を有する。また、
絶縁膜118は、トランジスタ100の保護絶縁膜としての機能を有する。また、絶縁膜
114、116は、酸素を有する。また、絶縁膜114は、酸素を透過することのできる
絶縁膜である。なお、絶縁膜114は、後に形成する絶縁膜116を形成する際の、酸化
物半導体膜108へのダメージ緩和膜としても機能する。
絶縁膜114としては、厚さが5nm以上150nm以下、好ましくは5nm以上50n
m以下の酸化シリコン、酸化窒化シリコン等を用いることができる。
また、絶縁膜114は、欠陥量が少ないことが好ましく、代表的には、ESR測定により
、シリコンのダングリングボンドに由来するg=2.001に現れる信号のスピン密度が
3×1017spins/cm以下であることが好ましい。これは、絶縁膜114に含
まれる欠陥密度が多いと、該欠陥に酸素が結合してしまい、絶縁膜114における酸素の
透過量が減少してしまう。
なお、絶縁膜114においては、外部から絶縁膜114に入った酸素が全て絶縁膜114
の外部に移動せず、絶縁膜114にとどまる酸素もある。また、絶縁膜114に酸素が入
ると共に、絶縁膜114に含まれる酸素が絶縁膜114の外部へ移動することで、絶縁膜
114において酸素の移動が生じる場合もある。絶縁膜114として酸素を透過すること
ができる酸化物絶縁膜を形成すると、絶縁膜114上に設けられる、絶縁膜116から脱
離する酸素を、絶縁膜114を介して酸化物半導体膜108に移動させることができる。
また、絶縁膜114は、窒素酸化物に起因する準位密度が低い酸化物絶縁膜を用いて形成
することができる。なお、当該窒素酸化物に起因する準位密度は、酸化物半導体膜の価電
子帯の上端のエネルギー(Ev_os)と酸化物半導体膜の伝導帯の下端のエネルギー(
Ec_os)の間に形成され得る場合がある。上記酸化物絶縁膜として、窒素酸化物の放
出量が少ない酸化窒化シリコン膜、または窒素酸化物の放出量が少ない酸化窒化アルミニ
ウム膜等を用いることができる。
なお、窒素酸化物の放出量の少ない酸化窒化シリコン膜は、昇温脱離ガス分析法において
、窒素酸化物の放出量よりアンモニアの放出量が多い膜であり、代表的にはアンモニアの
放出量が1×1018個/cm以上5×1019個/cm以下である。なお、アンモ
ニアの放出量は、膜の表面温度が50℃以上650℃以下、好ましくは50℃以上550
℃以下の加熱処理による放出量とする。
窒素酸化物(NO、xは0より大きく2以下、好ましくは1以上2以下)、代表的には
NOまたはNOは、絶縁膜114などに準位を形成する。当該準位は、酸化物半導体膜
108のエネルギーギャップ内に位置する。そのため、窒素酸化物が、絶縁膜114及び
酸化物半導体膜108の界面に拡散すると、当該準位が絶縁膜114側において電子をト
ラップする場合がある。この結果、トラップされた電子が、絶縁膜114及び酸化物半導
体膜108界面近傍に留まるため、トランジスタのしきい値電圧をプラス方向にシフトさ
せてしまう。
また、窒素酸化物は、加熱処理においてアンモニア及び酸素と反応する。絶縁膜114に
含まれる窒素酸化物は、加熱処理において、絶縁膜116に含まれるアンモニアと反応す
るため、絶縁膜114に含まれる窒素酸化物が低減される。このため、絶縁膜114及び
酸化物半導体膜108の界面において、電子がトラップされにくい。
絶縁膜114として、上記酸化物絶縁膜を用いることで、トランジスタのしきい値電圧の
シフトを低減することが可能であり、トランジスタの電気特性の変動を低減することがで
きる。
なお、トランジスタの作製工程の加熱処理、代表的には300℃以上350℃未満の加熱
処理により、絶縁膜114は、100K以下のESRで測定して得られたスペクトルにお
いてg値が2.037以上2.039以下の第1のシグナル、g値が2.001以上2.
003以下の第2のシグナル、及びg値が1.964以上1.966以下の第3のシグナ
ルが観測される。なお、第1のシグナル及び第2のシグナルのスプリット幅、並びに第2
のシグナル及び第3のシグナルのスプリット幅は、XバンドのESR測定において約5m
Tである。また、g値が2.037以上2.039以下の第1のシグナル、g値が2.0
01以上2.003以下の第2のシグナル、及びg値が1.964以上1.966以下で
ある第3のシグナルのスピンの密度の合計が1×1018spins/cm未満であり
、代表的には1×1017spins/cm以上1×1018spins/cm未満
である。
なお、100K以下のESRスペクトルにおいてg値が2.037以上2.039以下の
第1シグナル、g値が2.001以上2.003以下の第2のシグナル、及びg値が1.
964以上1.966以下の第3のシグナルは、窒素酸化物(NO、xは0より大きく
2以下、好ましくは1以上2以下)起因のシグナルに相当する。窒素酸化物の代表例とし
ては、一酸化窒素、二酸化窒素等がある。即ち、g値が2.037以上2.039以下の
第1のシグナル、g値が2.001以上2.003以下の第2のシグナル、及びg値が1
.964以上1.966以下である第3のシグナルのスピンの密度の合計が少ないほど、
酸化物絶縁膜に含まれる窒素酸化物の含有量が少ないといえる。
また、上記酸化物絶縁膜は、SIMSで測定される窒素濃度が6×1020atoms/
cm以下である。
膜の表面温度が220℃以上350℃以下であり、シラン及び一酸化二窒素を用いたPE
CVD法を用いて、上記酸化物絶縁膜を形成することで、緻密であり、且つ硬度の高い膜
を形成することができる。
絶縁膜116は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用
いて形成する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、加
熱により酸素の一部が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸
化物絶縁膜は、TDS分析にて、酸素原子に換算しての酸素の脱離量が1.0×1019
atoms/cm以上、好ましくは3.0×1020atoms/cm以上である酸
化物絶縁膜である。なお、上記TDSにおける膜の表面温度としては100℃以上700
℃以下、または100℃以上500℃以下の範囲が好ましい。
絶縁膜116としては、厚さが30nm以上500nm以下、好ましくは50nm以上4
00nm以下の、酸化シリコン、酸化窒化シリコン等を用いることができる。
また、絶縁膜116は、欠陥量が少ないことが好ましく、代表的には、ESR測定により
、シリコンのダングリングボンドに由来するg=2.001に現れる信号のスピン密度が
1.5×1018spins/cm未満、さらには1×1018spins/cm
下であることが好ましい。なお、絶縁膜116は、絶縁膜114と比較して酸化物半導体
膜108から離れているため、絶縁膜114より、欠陥密度が多くともよい。
また、絶縁膜114、116は、同種の材料の絶縁膜を用いることができるため、絶縁膜
114と絶縁膜116の界面が明確に確認できない場合がある。したがって、本実施の形
態においては、絶縁膜114と絶縁膜116の界面は、破線で図示している。なお、本実
施の形態においては、絶縁膜114と絶縁膜116の2層構造について説明したが、これ
に限定されず、例えば、絶縁膜114の単層構造としてもよい。
絶縁膜118は、窒素を有する。また、絶縁膜118は、窒素及びシリコンを有する。ま
た、絶縁膜118は、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキン
グできる機能を有する。絶縁膜118を設けることで、酸化物半導体膜108からの酸素
の外部への拡散と、絶縁膜114、116に含まれる酸素の外部への拡散と、外部から酸
化物半導体膜108への水素、水等の入り込みを防ぐことができる。絶縁膜118として
は、例えば、窒化物絶縁膜を用いることができる。該窒化物絶縁膜としては、窒化シリコ
ン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等がある。なお、酸素
、水素、水、アルカリ金属、アルカリ土類金属等のブロッキング効果を有する窒化物絶縁
膜の代わりに、酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜を設けてもよ
い。酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜としては、酸化アルミニ
ウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸
化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。
なお、上記記載の、導電膜、絶縁膜、酸化物半導体膜などの様々な膜は、スパッタリング
法やPECVD法により形成することができるが、他の方法、例えば、熱CVD(Che
mical Vapor Deposition)法により形成してもよい。熱CVD法
の例としてMOCVD(Metal Organic Chemical Vapor
Deposition)法やALD(Atomic Layer Deposition
)法を用いても良い。
熱CVD法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生成
されることが無いという利点を有する。
熱CVD法は、原料ガスと酸化剤を同時にチャンバー内に送り、チャンバー内を大気圧ま
たは減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行
ってもよい。
また、ALD法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスが順
次チャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行ってもよい。例
えば、それぞれのスイッチングバルブ(高速バルブとも呼ぶ)を切り替えて2種類以上の
原料ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第1の原料
ガスと同時またはその後に不活性ガス(アルゴン、或いは窒素など)などを導入し、第2
の原料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスはキャ
リアガスとなり、また、第2の原料ガスの導入時にも同時に不活性ガスを導入してもよい
。また、不活性ガスを導入する代わりに真空排気によって第1の原料ガスを排出した後、
第2の原料ガスを導入してもよい。第1の原料ガスが基板の表面に吸着して第1の層を成
膜し、後から導入される第2の原料ガスと反応して、第2の層が第1の層上に積層されて
薄膜が形成される。このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り返す
ことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入順序
を繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり、微細
なFETを作製する場合に適している。
MOCVD法やALD法などの熱CVD法は、上記実施形態の導電膜、絶縁膜、酸化物半
導体膜、金属酸化膜などの様々な膜を形成することができ、例えば、In−Ga−ZnO
膜を成膜する場合には、トリメチルインジウム、トリメチルガリウム、及びジメチル亜鉛
を用いる。なお、トリメチルインジウムの化学式は、In(CHである。また、ト
リメチルガリウムの化学式は、Ga(CHである。また、ジメチル亜鉛の化学式は
、Zn(CHである。また、これらの組み合わせに限定されず、トリメチルガリウ
ムに代えてトリエチルガリウム(化学式Ga(C)を用いることもでき、ジメ
チル亜鉛に代えてジエチル亜鉛(化学式Zn(C)を用いることもできる。
例えば、ALDを利用する成膜装置により酸化ハフニウム膜を形成する場合には、溶媒と
ハフニウム前駆体化合物を含む液体(ハフニウムアルコキシドや、テトラキスジメチルア
ミドハフニウム(TDMAH)などのハフニウムアミド)を気化させた原料ガスと、酸化
剤としてオゾン(O)の2種類のガスを用いる。なお、テトラキスジメチルアミドハフ
ニウムの化学式はHf[N(CHである。また、他の材料液としては、テトラ
キス(エチルメチルアミド)ハフニウムなどがある。
例えば、ALDを利用する成膜装置により酸化アルミニウム膜を形成する場合には、溶媒
とアルミニウム前駆体化合物を含む液体(トリメチルアルミニウム(TMA)など)を気
化させた原料ガスと、酸化剤としてHOの2種類のガスを用いる。なお、トリメチルア
ルミニウムの化学式はAl(CHである。また、他の材料液としては、トリス(ジ
メチルアミド)アルミニウム、トリイソブチルアルミニウム、アルミニウムトリス(2,
2,6,6−テトラメチル−3,5−ヘプタンジオナート)などがある。
例えば、ALDを利用する成膜装置により酸化シリコン膜を形成する場合には、ヘキサク
ロロジシランを被成膜面に吸着させ、吸着物に含まれる塩素を除去し、酸化性ガス(O
、一酸化二窒素)のラジカルを供給して吸着物と反応させる。
例えば、ALDを利用する成膜装置によりタングステン膜を成膜する場合には、WF
スとBガスを順次繰り返し導入して初期タングステン膜を形成し、その後、WF
ガスとHガスを用いて導入してタングステン膜を形成する。なお、Bガスに代え
てSiHガスを用いてもよい。
例えば、ALDを利用する成膜装置により酸化物半導体膜、例えばIn−Ga−ZnO膜
を成膜する場合には、In(CHガスとOガスを順次繰り返し導入してIn−O
層を形成し、その後、Ga(CHガスとOガスを用いてGaO層を形成し、更に
その後Zn(CHガスとOガスを用いてZnO層を形成する。なお、これらの層
の順番はこの例に限らない。また、これらのガスを混ぜてIn−Ga−O層やIn−Zn
−O層、Ga−Zn−O層などの混合化合物層を形成しても良い。なお、Oガスに変え
てAr等の不活性ガスでバブリングして得られたHOガスを用いても良いが、Hを含ま
ないOガスを用いる方が好ましい。また、In(CHガスにかえて、In(C
ガスを用いても良い。また、Ga(CHガスにかえて、Ga(C
ガスを用いても良い。また、Zn(CHガスを用いても良い。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
(実施の形態4)
本実施の形態では、本発明の一態様のタッチパネルに用いることができるトランジスタの
構成について、図12を参照しながら説明する。
<半導体装置の構成例>
図12(A)は、トランジスタ100の上面図であり、図12(B)は、図12(A)に
示す切断線X1−X2間における切断面の断面図に相当し、図12(C)は、図12(A
)に示す切断線Y1−Y2間における切断面の断面図に相当する。なお、図12(A)に
おいて、煩雑になることを避けるため、トランジスタ100の構成要素の一部(ゲート絶
縁膜として機能する絶縁膜等)を省略して図示している。また、切断線X1−X2方向を
チャネル長方向、切断線Y1−Y2方向をチャネル幅方向と呼称する場合がある。なお、
トランジスタの上面図においては、以降の図面においても図12(A)と同様に、構成要
素の一部を省略して図示する場合がある。
なお、トランジスタ100を実施の形態1で説明するタッチパネルに用いることができる
例えば、トランジスタ100をトランジスタMDBに用いる場合は、基板102を基材7
10および絶縁膜701の積層材料に、導電膜104を導電膜704に、絶縁膜106お
よび絶縁膜107の積層膜を706に、酸化物半導体膜108を半導体膜718に、導電
膜112aを導電膜712Aに、導電膜112bを導電膜712Bに、絶縁膜114およ
び絶縁膜116の積層膜を絶縁膜721Aに、絶縁膜118を絶縁膜721Bに、導電膜
120bを導電膜724Bに、それぞれ読み替えることができる。
トランジスタ100は、基板102上の第1のゲート電極として機能する導電膜104と
、基板102及び導電膜104上の絶縁膜106と、絶縁膜106上の絶縁膜107と、
絶縁膜107上の酸化物半導体膜108と、酸化物半導体膜108に電気的に接続される
ソース電極として機能する導電膜112aと、酸化物半導体膜108に電気的に接続され
るドレイン電極として機能する導電膜112bと、酸化物半導体膜108、導電膜112
a、及び112b上の絶縁膜114、116と、絶縁膜116上に設けられ、且つ導電膜
112bと電気的に接続される導電膜120aと、絶縁膜116上の導電膜120bと、
絶縁膜116及び導電膜120a、120b上の絶縁膜118と、を有する。
また、トランジスタ100において、絶縁膜106、107は、トランジスタ100の第
1のゲート絶縁膜としての機能を有し、絶縁膜114、116は、トランジスタ100の
第2のゲート絶縁膜としての機能を有し、絶縁膜118は、トランジスタ100の保護絶
縁膜としての機能を有する。なお、本明細書等において、絶縁膜106、107を第1の
絶縁膜と、絶縁膜114、116を第2の絶縁膜と、絶縁膜118を第3の絶縁膜と、そ
れぞれ呼称する場合がある。
なお、導電膜120bをトランジスタ100の第2のゲート電極に用いることができる。
また、トランジスタ100を表示パネルの画素部に用いる場合は、導電膜120aを表示
素子の電極等に用いることができる。
また、酸化物半導体膜108は、第1のゲート電極として機能する導電膜104側の酸化
物半導体膜108bと、酸化物半導体膜108b上の酸化物半導体膜108cと、を有す
る。また、酸化物半導体膜108b及び酸化物半導体膜108cは、Inと、M(MはA
l、Ga、Y、またはSn)と、Znと、を有する。
例えば、酸化物半導体膜108bとしては、Inの原子数比がMの原子数比より多い領域
を有すると好ましい。また、酸化物半導体膜108cとしては、酸化物半導体膜108b
よりもInの原子数が少ない領域を有すると好ましい。
酸化物半導体膜108bが、Inの原子数比がMの原子数比より多い領域を有することで
、トランジスタ100の電界効果移動度(単に移動度、またはμFEという場合がある)
を高くすることができる。具体的には、トランジスタ100の電界効果移動度が10cm
/Vsを超える、さらに好ましくはトランジスタ100の電界効果移動度が30cm
/Vsを超えることが可能となる。
例えば、上記の電界効果移動度が高いトランジスタを、ゲート信号を生成するゲートドラ
イバ(とくに、ゲートドライバが有するシフトレジスタの出力端子に接続されるデマルチ
プレクサ)に用いることで、額縁幅の狭い(狭額縁ともいう)半導体装置または表示装置
を提供することができる。
一方で、酸化物半導体膜108bが、Inの原子数比がMの原子数比より多い領域を有す
る場合、光照射時にトランジスタ100の電気特性が変動しやすくなる。しかしながら、
本発明の一態様の半導体装置においては、酸化物半導体膜108b上に酸化物半導体膜1
08cが形成されている。また、酸化物半導体膜108cは、酸化物半導体膜108bよ
りもInの原子数比が少ない領域を有するため、酸化物半導体膜108bよりもEgが大
きくなる。したがって、酸化物半導体膜108bと、酸化物半導体膜108cとの積層構
造である酸化物半導体膜108は、光負バイアスストレス試験による耐性を高めることが
可能となる。
また、酸化物半導体膜108中、特に酸化物半導体膜108bのチャネル領域に混入する
水素または水分などの不純物は、トランジスタ特性に影響を与えるため問題となる。した
がって、酸化物半導体膜108b中のチャネル領域においては、水素または水分などの不
純物が少ないほど好ましい。また、酸化物半導体膜108b中のチャネル領域に形成され
る酸素欠損は、トランジスタ特性に影響を与えるため問題となる。例えば、酸化物半導体
膜108bのチャネル領域中に酸素欠損が形成されると、該酸素欠損に水素が結合し、キ
ャリア供給源となる。酸化物半導体膜108bのチャネル領域中にキャリア供給源が生成
されると、酸化物半導体膜108bを有するトランジスタ100の電気特性の変動、代表
的にはしきい値電圧のシフトが生じる。したがって、酸化物半導体膜108bのチャネル
領域においては、酸素欠損が少ないほど好ましい。
そこで、本発明の一態様においては、酸化物半導体膜108に接する絶縁膜、具体的には
、酸化物半導体膜108の下方に形成される絶縁膜107、及び酸化物半導体膜108の
上方に形成される絶縁膜114、116が過剰酸素を含有する構成である。絶縁膜107
、及び絶縁膜114、116から酸化物半導体膜108へ酸素または過剰酸素を移動させ
ることで、酸化物半導体膜中の酸素欠損を低減することが可能となる。よって、トランジ
スタ100の電気特性、特に光照射におけるトランジスタ100の変動を抑制することが
可能となる。
また、本発明の一態様においては、絶縁膜107、及び絶縁膜114、116に過剰酸素
を含有させるために、作製工程の増加がない、または作製工程の増加が極めて少ない作製
方法を用いる。よって、トランジスタ100の歩留まりを高くすることが可能である。
具体的には、酸化物半導体膜108bを形成する工程において、スパッタリング法を用い
、酸素ガスを含む雰囲気にて酸化物半導体膜108bを形成することで、酸化物半導体膜
108bの被形成面となる、絶縁膜107に酸素または過剰酸素を添加する。
また、導電膜120a、120bを形成する工程において、スパッタリング法を用い、酸
素ガスを含む雰囲気にて導電膜120a、120bを形成することで、導電膜120a、
120bの被形成面となる、絶縁膜116に酸素または過剰酸素を添加する。なお、絶縁
膜116に酸素または過剰酸素を添加する際に、絶縁膜116の下方に位置する絶縁膜1
14、及び酸化物半導体膜108にも酸素または過剰酸素が添加される場合がある。
<酸化物導電体>
次に、酸化物導電体について説明する。導電膜120a、120bを形成する工程におい
て、導電膜120a、120bは、絶縁膜114、116から酸素の放出を抑制する保護
膜として機能する。また、導電膜120a、120bは、絶縁膜118を形成する工程の
前においては、半導体としての機能を有し、絶縁膜118を形成する工程の後においては
、導電膜120a、120bは、導電体としての機能を有する。
導電膜120a、120bを導電体として機能させるためには、導電膜120a、120
bに酸素欠損を形成し、該酸素欠損に絶縁膜118から水素を添加すると、伝導帯近傍に
ドナー準位が形成される。この結果、導電膜120a、120bは、導電性が高くなり導
電体化する。導電体化された導電膜120a、120bを、それぞれ酸化物導電体という
ことができる。一般に、酸化物半導体は、エネルギーギャップが大きいため、可視光に対
して透光性を有する。一方、酸化物導電体は、伝導帯近傍にドナー準位を有する酸化物半
導体である。したがって、酸化物導電体は、ドナー準位による吸収の影響は小さく、可視
光に対して酸化物半導体と同程度の透光性を有する。
<半導体装置の構成要素>
以下に、本実施の形態の半導体装置に含まれる構成要素について、詳細に説明する。
なお、以下の材料については、実施の形態3で説明する材料と同様の材料を用いることが
できる。
実施の形態3で説明する基板102に用いることができる材料を基板102に用いること
ができる。また、実施の形態3で説明する絶縁膜106、107に用いることができる材
料を絶縁膜106、107に用いることができる。
また、実施の形態3で説明するゲート電極、ソース電極、及びドレイン電極として機能す
る導電膜に用いることができる材料を、第1のゲート電極、ソース電極、及びドレイン電
極として機能する導電膜に用いることができる。
《酸化物半導体膜》
酸化物半導体膜108としては、先に示す材料を用いることができる。
酸化物半導体膜108bがIn−M−Zn酸化物の場合、In−M−Zn酸化物を成膜す
るために用いるスパッタリングターゲットの金属元素の原子数比は、In>Mを満たすこ
とが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、In
:M:Zn=2:1:3、In:M:Zn=3:1:2、In:M:Zn=4:2:4.
1等が挙げられる。
また、酸化物半導体膜108cがIn−M−Zn酸化物の場合、In−M−Zn酸化物を
成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、In≦Mを満
たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として
、In:M:Zn=1:1:1、In:M:Zn=1:1:1.2、In:M:Zn=1
:3:2、In:M:Zn=1:3:4、In:M:Zn=1:3:6、等が挙げられる
また、酸化物半導体膜108b及び酸化物半導体膜108cがIn−M−Zn酸化物の場
合、スパッタリングターゲットとしては、多結晶のIn−M−Zn酸化物を含むターゲッ
トを用いると好ましい。多結晶のIn−M−Zn酸化物を含むターゲットを用いることで
、結晶性を有する酸化物半導体膜108b及び酸化物半導体膜108cを形成しやすくな
る。なお、成膜される酸化物半導体膜108b及び酸化物半導体膜108cの原子数比は
それぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数比の
プラスマイナス40%の変動を含む。例えば、酸化物半導体膜108bのスパッタリング
ターゲットとして、原子数比がIn:Ga:Zn=4:2:4.1を用いる場合、成膜さ
れる酸化物半導体膜108bの原子数比は、In:Ga:Zn=4:2:3近傍となる場
合がある。
また、酸化物半導体膜108は、エネルギーギャップが2eV以上、好ましくは2.5e
V以上、より好ましくは3eV以上である。このように、エネルギーギャップの広い酸化
物半導体を用いることで、トランジスタ100のオフ電流を低減することができる。とく
に、酸化物半導体膜108bには、エネルギーギャップが2eV以上、好ましくは2eV
以上3.0eV以下の酸化物半導体膜を用い、酸化物半導体膜108cには、エネルギー
ギャップが2.5eV以上3.5eV以下の酸化物半導体膜を用いると、好適である。ま
た、酸化物半導体膜108bよりも酸化物半導体膜108cのエネルギーギャップが大き
い方が好ましい。
また、酸化物半導体膜108b、及び酸化物半導体膜108cの厚さは、それぞれ3nm
以上200nm以下、好ましくは3nm以上100nm以下、さらに好ましくは3nm以
上50nm以下とする。
また、酸化物半導体膜108cとしては、キャリア密度の低い酸化物半導体膜を用いる。
例えば、第2の酸化物半導体膜108cは、キャリア密度が1×1017個/cm以下
、好ましくは1×1015個/cm以下、さらに好ましくは1×1013個/cm
下、より好ましくは1×1011個/cm以下とする。
なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性(電界効果
移動度、しきい値電圧等)に応じて適切な組成のものを用いればよい。また、必要とする
トランジスタの半導体特性を得るために、酸化物半導体膜108b、及び酸化物半導体膜
108cのキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距
離、密度等を適切なものとすることが好ましい。
なお、酸化物半導体膜108b、及び酸化物半導体膜108cとしては、それぞれ不純物
濃度が低く、欠陥準位密度の低い酸化物半導体膜を用いることで、さらに優れた電気特性
を有するトランジスタを作製することができ好ましい。ここでは、不純物濃度が低く、欠
陥準位密度の低い(酸素欠損の少ない)ことを高純度真性または実質的に高純度真性とよ
ぶ。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少
ないため、キャリア密度を低くすることができる。従って、該酸化物半導体膜にチャネル
領域が形成されるトランジスタは、しきい値電圧がマイナスとなる電気特性(ノーマリー
オンともいう。)になることが少ない。また、高純度真性または実質的に高純度真性であ
る酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある
。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、オフ電流が著し
く小さく、チャネル幅が1×10μmでチャネル長Lが10μmの素子であっても、ソ
ース電極とドレイン電極間の電圧(ドレイン電圧)が1Vから10Vの範囲において、オ
フ電流が、半導体パラメータアナライザの測定限界以下、すなわち1×10−13A以下
という特性を得ることができる。
したがって、上記高純度真性、または実質的に高純度真性の酸化物半導体膜にチャネル領
域が形成されるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタと
することができる。なお、酸化物半導体膜のトラップ準位に捕獲された電荷は、消失する
までに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、ト
ラップ準位密度の高い酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気
特性が不安定となる場合がある。不純物としては、水素、窒素、アルカリ金属、またはア
ルカリ土類金属等がある。
酸化物半導体膜に含まれる水素は、金属原子と結合する酸素と反応して水になると共に、
酸素が脱離した格子(または酸素が脱離した部分)に酸素欠損を形成する。該酸素欠損に
水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金
属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、
水素が含まれている酸化物半導体膜を用いたトランジスタはノーマリーオン特性となりや
すい。このため、酸化物半導体膜108は水素ができる限り低減されていることが好まし
い。具体的には、酸化物半導体膜108において、SIMS分析により得られる水素濃度
を、2×1020atoms/cm以下、好ましくは5×1019atoms/cm
以下、より好ましくは1×1019atoms/cm以下、5×1018atoms/
cm以下、好ましくは1×1018atoms/cm以下、より好ましくは5×10
17atoms/cm以下、さらに好ましくは1×1016atoms/cm以下と
する。
また、酸化物半導体膜108bは、酸化物半導体膜108cよりも水素濃度が少ない領域
を有すると好ましい。酸化物半導体膜108bの方が、酸化物半導体膜108cよりも水
素濃度が少ない領域を有すことにより、信頼性の高い半導体装置とすることができる。
また、酸化物半導体膜108bにおいて、第14族元素の一つであるシリコンや炭素が含
まれると、酸化物半導体膜108bにおいて酸素欠損が増加し、n型化してしまう。この
ため、酸化物半導体膜108bにおけるシリコンや炭素の濃度と、酸化物半導体膜108
bとの界面近傍のシリコンや炭素の濃度(SIMS分析により得られる濃度)を、2×1
18atoms/cm以下、好ましくは2×1017atoms/cm以下とする
また、酸化物半導体膜108bにおいて、SIMS分析により得られるアルカリ金属また
はアルカリ土類金属の濃度を、1×1018atoms/cm以下、好ましくは2×1
16atoms/cm以下にする。アルカリ金属及びアルカリ土類金属は、酸化物半
導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してし
まうことがある。このため、酸化物半導体膜108bのアルカリ金属またはアルカリ土類
金属の濃度を低減することが好ましい。
また、酸化物半導体膜108bに窒素が含まれていると、キャリアである電子が生じ、キ
ャリア密度が増加し、n型化しやすい。この結果、窒素が含まれている酸化物半導体膜を
用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物半導体膜にお
いて、窒素はできる限り低減されていることが好ましい、例えば、SIMS分析により得
られる窒素濃度は、5×1018atoms/cm以下にすることが好ましい。
また、酸化物半導体膜108b、及び酸化物半導体膜108cは、それぞれ非単結晶構造
でもよい。非単結晶構造は、例えば、後述するCAAC−OS(C Axis Alig
ned Crystalline Oxide Semiconductor)、多結晶
構造、微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も
欠陥準位密度が高く、CAAC−OSは最も欠陥準位密度が低い。
《第2のゲート絶縁膜として機能する絶縁膜》
絶縁膜114、116は、トランジスタ100の第2のゲート絶縁膜として機能する。ま
た、絶縁膜114、116は、酸化物半導体膜108に酸素を供給する機能を有する。す
なわち、絶縁膜114、116は、酸素を有する。また、絶縁膜114は、酸素を透過す
ることのできる絶縁膜である。なお、絶縁膜114は、後に形成する絶縁膜116を形成
する際の、酸化物半導体膜108へのダメージ緩和膜としても機能する。
例えば、実施の形態3で説明する絶縁膜114、116を絶縁膜114、116に用いる
ことができる。
《導電膜として機能する酸化物半導体膜、及び第2のゲート電極として機能する酸化物半
導体膜》
先に記載の酸化物半導体膜108と同様の材料を、導電膜として機能する導電膜120a
、及び第2のゲート電極として機能する導電膜120bに用いることができる。
すなわち、導電膜として機能する導電膜120a、及び第2のゲート電極として機能する
導電膜120bは、酸化物半導体膜108(酸化物半導体膜108b及び酸化物半導体膜
108c)に含まれる金属元素を有する。例えば、第2のゲート電極として機能する導電
膜120bと、酸化物半導体膜108(酸化物半導体膜108b及び酸化物半導体膜10
8c)と、が同一の金属元素を有する構成とすることで、製造コストを抑制することが可
能となる。
例えば、導電膜として機能する導電膜120a、及び第2のゲート電極として機能する導
電膜120bとしては、In−M−Zn酸化物の場合、In−M−Zn酸化物を成膜する
ために用いるスパッタリングターゲットの金属元素の原子数比は、In≧Mを満たすこと
が好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、In:
M:Zn=2:1:3、In:M:Zn=3:1:2、In:M:Zn=4:2:4.1
等が挙げられる。
また、導電膜として機能する導電膜120a、及び第2のゲート電極として機能する導電
膜120bの構造としては、単層構造または2層以上の積層構造とすることができる。な
お、導電膜120a、120bが積層構造の場合においては、上記のスパッタリングター
ゲットの組成に限定されない。
《トランジスタの保護絶縁膜として機能する絶縁膜》
絶縁膜118は、トランジスタ100の保護絶縁膜として機能する。
絶縁膜118は、水素及び窒素のいずれか一方または双方を有する。または、絶縁膜11
8は、窒素及びシリコンを有する。また、絶縁膜118は、酸素、水素、水、アルカリ金
属、アルカリ土類金属等のブロッキングできる機能を有する。絶縁膜118を設けること
で、酸化物半導体膜108からの酸素の外部への拡散と、絶縁膜114、116に含まれ
る酸素の外部への拡散と、外部から酸化物半導体膜108への水素、水等の入り込みを防
ぐことができる。
また、絶縁膜118は、導電膜として機能する導電膜120a、及び第2のゲート電極と
して機能する導電膜120bに、水素及び窒素のいずれか一方または双方を供給する機能
を有する。特に絶縁膜118としては、水素を含み、当該水素を導電膜120a、120
bに供給する機能を有すると好ましい。絶縁膜118から導電膜120a、120bに水
素が供給されることで、導電膜120a、120bは、導電体としての機能を有する。
絶縁膜118としては、例えば、窒化物絶縁膜を用いることができる。該窒化物絶縁膜と
しては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等
がある。
なお、上記記載の、導電膜、絶縁膜、酸化物半導体膜などの様々な膜は、スパッタリング
法やPECVD法により形成することができるが、他の方法、例えば、熱CVD(Che
mical Vapor Deposition)法により形成してもよい。熱CVD法
の例としてMOCVD(Metal Organic Chemical Vapor
Deposition)法やALD(Atomic Layer Deposition
)法を用いても良い。
熱CVD法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生成
されることが無いという利点を有する。
熱CVD法は、原料ガスと酸化剤を同時にチャンバー内に送り、チャンバー内を大気圧ま
たは減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行
ってもよい。
また、ALD法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスが順
次チャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行ってもよい。例
えば、それぞれのスイッチングバルブ(高速バルブとも呼ぶ)を切り替えて2種類以上の
原料ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第1の原料
ガスと同時またはその後に不活性ガス(アルゴン、或いは窒素など)などを導入し、第2
の原料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスはキャ
リアガスとなり、また、第2の原料ガスの導入時にも同時に不活性ガスを導入してもよい
。また、不活性ガスを導入する代わりに真空排気によって第1の原料ガスを排出した後、
第2の原料ガスを導入してもよい。第1の原料ガスが基板の表面に吸着して第1の層を成
膜し、後から導入される第2の原料ガスと反応して、第2の層が第1の層上に積層されて
薄膜が形成される。このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り返す
ことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入順序
を繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり、微細
なFETを作製する場合に適している。
MOCVD法やALD法などの熱CVD法は、上記実施形態の導電膜、絶縁膜、酸化物半
導体膜、金属酸化膜などの様々な膜を形成することができ、例えば、In−Ga−ZnO
膜を成膜する場合には、トリメチルインジウム、トリメチルガリウム、及びジメチル亜鉛
を用いる。なお、トリメチルインジウムの化学式は、In(CHである。また、ト
リメチルガリウムの化学式は、Ga(CHである。また、ジメチル亜鉛の化学式は
、Zn(CHである。また、これらの組み合わせに限定されず、トリメチルガリウ
ムに代えてトリエチルガリウム(化学式Ga(C)を用いることもでき、ジメ
チル亜鉛に代えてジエチル亜鉛(化学式Zn(C)を用いることもできる。
例えば、ALDを利用する成膜装置により酸化ハフニウム膜を形成する場合には、溶媒と
ハフニウム前駆体化合物を含む液体(ハフニウムアルコキシドや、テトラキスジメチルア
ミドハフニウム(TDMAH)などのハフニウムアミド)を気化させた原料ガスと、酸化
剤としてオゾン(O)の2種類のガスを用いる。なお、テトラキスジメチルアミドハフ
ニウムの化学式はHf[N(CHである。また、他の材料液としては、テトラ
キス(エチルメチルアミド)ハフニウムなどがある。
例えば、ALDを利用する成膜装置により酸化アルミニウム膜を形成する場合には、溶媒
とアルミニウム前駆体化合物を含む液体(トリメチルアルミニウム(TMA)など)を気
化させた原料ガスと、酸化剤としてHOの2種類のガスを用いる。なお、トリメチルア
ルミニウムの化学式はAl(CHである。また、他の材料液としては、トリス(ジ
メチルアミド)アルミニウム、トリイソブチルアルミニウム、アルミニウムトリス(2,
2,6,6−テトラメチル−3,5−ヘプタンジオナート)などがある。
例えば、ALDを利用する成膜装置により酸化シリコン膜を形成する場合には、ヘキサク
ロロジシランを被成膜面に吸着させ、吸着物に含まれる塩素を除去し、酸化性ガス(O
、一酸化二窒素)のラジカルを供給して吸着物と反応させる。
例えば、ALDを利用する成膜装置によりタングステン膜を成膜する場合には、WF
スとBガスを順次繰り返し導入して初期タングステン膜を形成し、その後、WF
ガスとHガスを順次繰り返し導入してタングステン膜を形成する。なお、Bガス
に代えてSiHガスを用いてもよい。
例えば、ALDを利用する成膜装置により酸化物半導体膜、例えばIn−Ga−ZnO膜
を成膜する場合には、In(CHガスとOガスを順次繰り返し導入してIn−O
層を形成し、その後、Ga(CHガスとOガスを順次繰り返し導入してGaO層
を形成し、更にその後Zn(CHガスとOガスを順次繰り返し導入してZnO層
を形成する。なお、これらの層の順番はこの例に限らない。また、これらのガスを混ぜて
In−Ga−O層やIn−Zn−O層、Ga−Zn−O層などの混合化合物層を形成して
も良い。なお、Oガスに変えてAr等の不活性ガスでバブリングして得られたHOガ
スを用いても良いが、Hを含まないOガスを用いる方が好ましい。また、In(CH
ガスに変えて、In(Cガスを用いても良い。また、Ga(CH
スにかえて、Ga(Cガスを用いても良い。また、Zn(CHガスを用
いても良い。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
(実施の形態5)
本実施の形態では、本発明の一態様の情報処理装置の構成について、図13乃至図16を
参照しながら説明する。
図13(A)は、情報処理装置200の構成を説明するブロック図である。図13(B)
は、情報処理装置200の外観の一例を説明する投影図である。
図14(A)は、表示部230の構成を説明するブロック図である。図14(B)は、表
示部230Bの構成説明するブロック図である。図14(C)は、画素232(i,j)
の構成説明する回路図である。
<情報処理装置の構成例>
本実施の形態で説明する情報処理装置200は、演算装置210と入出力装置220と、
を有する(図13(A)参照)。
演算装置210は、位置情報P1を供給され、画像情報Vおよび制御情報を供給する機能
を備える。
入出力装置220は、位置情報P1を供給する機能を備え、画像情報Vおよび制御情報を
供給される。
入出力装置220は、画像情報Vを表示する表示部230および位置情報P1を供給する
入力部240を備える。なお、タッチパネルは表示部230および入力部240を備える
また、表示部230は、表示素子と、表示素子を駆動する画素回路と、を備える。
入力部240は、ポインタの位置を検知して、検知された位置に基づく位置情報P1を供
給する機能を備える。
演算装置210は、位置情報P1に基づいてポインタの移動速度等を決定する機能を備え
る。
演算装置210は、画像情報Vのコントラストまたは明るさを移動速度等に基づいて決定
する機能を備える。
これにより、画像情報の表示位置を移動する際に使用者の目に与える負担を軽減すること
ができ、使用者の目にやさしい表示をすることができる。その結果、利便性または信頼性
に優れた新規な情報処理装置を提供することができる。
<構成>
本発明の一態様は、演算装置210または入出力装置220を備える。
《演算装置210》
演算装置210は、演算部211および記憶部212を備える。また、伝送路214およ
び入出力インターフェース215を備える(図13(A)参照)。
《演算部211》
演算部211は、例えばプログラムを実行する機能を備える。
例えば、実施の形態6で説明するCPUを演算部211に用いることができる。これによ
り、消費電力を低減することができる。
《記憶部212》
記憶部212は、例えば演算部211が実行するプログラム、初期情報、設定情報または
画像等を記憶する機能を有する。
具体的には、ハードディスク、フラッシュメモリまたは酸化物半導体を含むトランジスタ
を用いたメモリ等を記憶部212に用いることができる。
《入出力インターフェース215、伝送路214》
入出力インターフェース215は端子または配線を備え、情報を供給し、情報を供給され
る機能を備える。例えば、伝送路214と電気的に接続することができる。また、入出力
装置220と電気的に接続することができる。
伝送路214は配線を備え、情報を供給し、情報を供給される機能を備える。例えば、入
出力インターフェース215と電気的に接続することができる。また、演算部211、記
憶部212または入出力インターフェース215と電気的に接続することができる。
《入出力装置220》
入出力装置220は、表示部230、入力部240、検知部250または通信部290を
備える。例えば、実施の形態1で説明するタッチパネルを入出力装置220に用いること
ができる。
《表示部230》
表示部230は、表示領域231と、駆動回路GDと、駆動回路SDと、を有する(図1
4(A)参照)。
表示領域231は、単数または複数の画素232(i,j)と、行方向に配設される画素
232(i,j)と電気的に接続される走査線G(i)と、行方向と交差する列方向に配
設される画素232(i,j)と電気的に接続される信号線S(j)と、を備える。なお
、iは1以上m以下の整数であり、jは1以上n以下の整数であり、mおよびnは1以上
の整数である。
なお、画素232(i,j)は、走査線G(i)、信号線S(j)および配線VCOMと
電気的に接続される(図14(C)参照)。
また、表示部230は、複数の駆動回路を有することができる。例えば、表示部230B
は、駆動回路GDAおよび駆動回路GDBを有することができる(図14(B)参照)。
《駆動回路GD》
駆動回路GDは、制御情報に基づいて選択信号を供給する機能を有する。
一例を挙げれば、制御情報に基づいて、30Hz以上、好ましくは60Hz以上の頻度で
一の走査線に選択信号を供給する機能を備える。これにより、動画像をなめらかに表示す
ることができる。
例えば、制御情報に基づいて、30Hz未満、好ましくは1Hz未満より好ましくは一分
に一回未満の頻度で一の走査線に選択信号を供給する機能を備える。これにより、フリッ
カーが抑制された状態で静止画像を表示することができる。
また、例えば、複数の駆動回路を備える場合、駆動回路GDAが選択信号を供給する頻度
と、駆動回路GDBが選択信号を供給する頻度を、異ならせることができる。具体的には
、動画像を滑らかに表示する領域に、静止画像をフリッカーが抑制された状態で表示する
領域より高い頻度で選択信号を供給することができる。
《駆動回路SD》
駆動回路SDは、画像情報Vに基づいて画像信号を供給する機能を有する。
《画素232(i,j)》
画素232(i,j)は、表示素子235LCを備える。また、表示素子235LCを駆
動する画素回路を備える(図14(C)参照)。
《表示素子235LC》
例えば、光の透過を制御する機能を備える表示素子を、表示素子235LCに用いること
ができる。具体的には、偏光板および液晶素子またはシャッター方式のMEMS表示素子
等を表示素子235LCに用いることができる。
例えば、IPS(In−Plane−Switching)モード、FFS(Fring
e Field Switching)モードなどの駆動方法を用いて駆動することがで
きる液晶素子を表示素子に用いることができる。
また、MVA(Multi−Domain Vertical Alignment)モ
ード、EVA(Electrically tilted Vertical Alig
nment)モード、PVA(Patterned Vertical Alignme
nt)モード、CPA(Continuous Pinwheel Alignment
))モード、ASV(Advanced Super−View)モード、PSA(Po
lymer Sustained Alignment)モード、UVA(Ultra
Violet induced Multi−domain Vertical Al
ignment)モード、FPA(Field induced Photo−reac
tive Alignment)モード、TBA(Transverse Bend A
lignment)モード、SFR(Super−Fast Responce)モード
などの駆動方法を用いて駆動することができる液晶素子を表示素子に用いることができる
または、TN(Twisted Nematic)モード、FLC(Ferroelec
tric Liquid Crystal)モード、AFLC(AntiFerroel
ectric Liquid Crystal)モード、ASM(Axially Sy
mmetric aligned Micro−cell)モード、OCB(Optic
ally Compensated Birefringence)モードなどの駆動方
法を用いて駆動することができる液晶素子を表示素子に用いることができる。
液晶素子は、液晶材料を含む層と、液晶材料の配向を制御する電界を印加することができ
るように配設された電極と、を有する。例えば、液晶材料を含む層の厚さ方向(縦方向と
もいう)と交差する方向の電界を、液晶材料の配向を制御する電界に用いることができる
例えば、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性
液晶または反強誘電性液晶等を、液晶材料を含む層に用いることができる。また、条件に
より、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等
方相等を示す液晶を、液晶材料を含む層に用いることができる。または、ブルー相を示す
液晶を、液晶材料を含む層に用いることができる。
《画素回路》
表示素子に応じた回路を画素回路に用いることができる。
例えば、走査線G(i)、信号線S(j)、および配線VCOMと電気的に接続され、表
示素子235LCを駆動する機能を備える画素回路について説明する(図14(C)参照
)。
スイッチおよび容量素子等を画素回路に用いることができる。また、例えば、トランジス
タ、ダイオード、抵抗素子、容量素子またはインダクタなどを用いることができる。
例えば、単数または複数のトランジスタをスイッチに用いることができる。または、並列
に接続された複数のトランジスタ、直列に接続された複数のトランジスタ、直列と並列が
組み合わされて接続された複数のトランジスタを、一のスイッチに用いることができる。
例えば、第1の表示素子235LCの一の電極と、第1の電極と重なる領域を備える導電
膜とを用いて、容量素子を形成してもよい。
例えば、画素回路は、ゲート電極が走査線G(i)と電気的に接続され、第1の電極が信
号線S(j)と電気的に接続され、スイッチSWとして機能するトランジスタを有する。
また、一の電極がトランジスタの第2の電極に電気的に接続され、他の電極が配線VCO
Mと電気的に接続される表示素子235LCを有する。また、第1の電極がトランジスタ
の第2の電極に電気的に接続され、第2の電極が配線VCOMと電気的に接続される容量
素子Cを有する。
《トランジスタ》
例えば、同一の工程で形成することができる半導体膜を、駆動回路および画素回路のトラ
ンジスタに用いることができる。
例えば、ボトムゲート型のトランジスタまたはトップゲート型のトランジスタなどを用い
ることができる。
ところで、例えば、アモルファスシリコンを半導体に用いるボトムゲート型のトランジス
タの製造ラインは、酸化物半導体を半導体に用いるボトムゲート型のトランジスタの製造
ラインに容易に改造できる。また、例えばポリシリコンを半導体に用いるトップゲート型
の製造ラインは、酸化物半導体を半導体に用いるトップゲート型のトランジスタの製造ラ
インに容易に改造できる。
例えば、4族の元素を含む半導体を用いるトランジスタを利用することができる。具体的
には、シリコンを含む半導体を半導体膜に用いることができる。例えば、単結晶シリコン
、ポリシリコン、微結晶シリコンまたはアモルファスシリコンなどを半導体膜に用いたト
ランジスタを用いることができる。
なお、半導体にポリシリコンを用いるトランジスタの作製に要する温度は、半導体に単結
晶シリコンを用いるトランジスタに比べて低い。
また、ポリシリコンを半導体に用いるトランジスタの電界効果移動度は、アモルファスシ
リコンを半導体に用いるトランジスタに比べて高い。これにより、画素の開口率を向上す
ることができる。また、極めて高い精細度で設けられた画素と、ゲート駆動回路およびソ
ース駆動回路を同一の基板上に形成することができる。その結果、電子機器を構成する部
品数を低減することができる。
また、ポリシリコンを半導体に用いるトランジスタの信頼性は、アモルファスシリコンを
半導体に用いるトランジスタに比べて優れる。
例えば、酸化物半導体を用いるトランジスタを利用することができる。具体的には、イン
ジウムを含む酸化物半導体またはインジウムとガリウムと亜鉛を含む酸化物半導体を半導
体膜に用いることができる。
一例を挙げれば、オフ状態におけるリーク電流が、半導体膜にアモルファスシリコンを用
いたトランジスタより小さいトランジスタを用いることができる。具体的には、半導体膜
に酸化物半導体を用いたトランジスタを用いることができる。
これにより、画素回路が画像信号を保持することができる時間を、アモルファスシリコン
を半導体膜に用いたトランジスタを利用する画素回路が保持することができる時間より長
くすることができる。具体的には、フリッカーの発生を抑制しながら、選択信号を30H
z未満、好ましくは1Hz未満より好ましくは一分に一回未満の頻度で供給することがで
きる。その結果、情報処理装置の使用者に蓄積する疲労を低減することができる。また、
駆動に伴う消費電力を低減することができる。
また、例えば、化合物半導体を用いるトランジスタを利用することができる。具体的には
、ガリウムヒ素を含む半導体を半導体膜に用いることができる。
例えば、有機半導体を用いるトランジスタを利用することができる。具体的には、ポリア
セン類またはグラフェンを含む有機半導体を半導体膜に用いることができる。
《入力部240》
さまざまなヒューマンインターフェイス等を入力部240に用いることができる(図13
(A)参照)。
例えば、キーボード、マウス、タッチセンサ、マイクまたはカメラ等を入力部240に用
いることができる。なお、表示部230に重なる領域を備えるタッチセンサを用いること
ができる。表示部230と表示部230に重なる領域を備えるタッチセンサを備える入出
力装置を、タッチパネルということができる。
例えば、使用者は、タッチパネルに触れた指をポインタに用いて様々なジェスチャー(タ
ップ、ドラッグ、スワイプまたはピンチイン等)をすることができる。
例えば、演算装置210は、タッチパネルに接触する指の位置または軌跡等の情報を解析
し、解析結果が所定の条件を満たすとき、特定のジェスチャーが供給されたとすることが
できる。これにより、使用者は、所定のジェスチャーにあらかじめ関連付けられた所定の
操作命令を、当該ジェスチャーを用いて供給できる。
一例を挙げれば、使用者は、画像情報の表示位置を変更する「スクロール命令」を、タッ
チパネルに沿ってタッチパネルに接触する指を移動するジェスチャーを用いて供給できる
《検知部250》
検知部250は、周囲の状態を検知して情報P2を取得する機能を備える。
例えば、カメラ、加速度センサ、方位センサ、圧力センサ、温度センサ。湿度センサ、照
度センサまたはGPS(Global positioning System)信号受
信回路等を、検知部250に用いることができる。
《通信部290》
通信部290は、ネットワークに情報を供給し、ネットワークから情報を取得する機能を
備える。
《プログラム》
図15および図16を参照しながら、本発明の一態様を、本発明の一態様のプログラムを
用いて説明する。
図15(A)は、本発明の一態様のプログラムの主の処理を説明するフローチャートであ
り、図15(B)は、割り込み処理を説明するフローチャートである。
図16は、表示部230に画像情報を表示する方法を説明する模式図である。
本発明の一態様のプログラムは、下記のステップを有するプログラムである(図15(A
)参照)。
第1のステップにおいて、設定を初期化する。(図15(A)(S1)参照)
一例を挙げれば、所定の画像情報と第2のモードを初期設定に用いることができる。
例えば、静止画像を所定の画像情報に用いることができる。または、選択信号を30Hz
未満、好ましくは1Hz未満より好ましくは一分に一回未満の頻度で供給するモードを第
2のモードに用いることができる。
第2のステップにおいて、割り込み処理を許可する(図15(A)(S2)参照)。なお
、割り込み処理が許可された演算装置は、主の処理と並行して割り込み処理を行うことが
できる。割り込み処理から主の処理に復帰した演算装置は、割り込み処理をして得た結果
を主の処理に反映することができる。
なお、カウンタの値が初期値であるとき、演算装置に割り込み処理をさせ、割り込み処理
から復帰する際に、カウンタを初期値以外の値としてもよい。これにより、プログラムを
起動した後に常に割り込み処理をさせることができる。
第3のステップにおいて、第1のステップまたは割り込み処理において選択された、所定
のモードで画像情報を表示する(図15(A)(S3)参照)。
一例を挙げれば、初期設定に基づいて、第2のモードで所定の画像情報を表示する。
具体的には、30Hz未満、好ましくは1Hz未満より好ましくは一分に一回未満の頻度
で一の走査線に選択信号を供給するモードを用いて、所定の画像情報を表示する。
例えば、時刻T1に選択信号を供給し、表示部230に第1の画像情報PIC1を表示す
る(図16参照)。また、例えば1秒後の時刻T2に選択信号を供給し所定の画像情報を
表示する。
または、割り込み処理において所定のイベントが供給されない場合において、第2のモー
ドで一の画像情報を表示する。
例えば、時刻T5に選択信号を供給し、表示部230に第4の画像情報PIC4を表示す
る。また、例えば1秒後の時刻T6に選択信号を供給し同一の画像情報を表示する。なお
、時刻T5から時刻T6までの期間は、時刻T1から時刻T2までの期間と同じにするこ
とができる。
一例を挙げれば、割り込み処理において、所定のイベントが供給された場合、第1のモー
ドで所定の画像情報を表示する。
具体的には、割り込み処理において、「ページめくり命令」と関連付けられたイベントが
供給された場合、30Hz以上、好ましくは60Hz以上の頻度で一の走査線に選択信号
を供給するモードを用いて、表示されている一の画像情報から他の画像情報に表示を切り
替える。
または、割り込み処理において、「スクロール命令」と関連付けられたイベントが供給さ
れた場合、30Hz以上、好ましくは60Hz以上の頻度で一の走査線に選択信号を供給
するモードを用いて、表示されていた第1の画像情報PIC1の一部およびそれに連続す
る部分を含む第2の画像情報PIC2を表示する。
これにより、例えば「ページめくり命令」に伴って画像が徐々に切り替わる動画像を滑ら
かに表示することができる。または、「スクロール命令」に伴って画像が徐々に移動する
動画像を滑らかに表示することができる。
具体的には、「スクロール命令」と関連付けられたイベントが供給された後の時刻T3に
選択信号を供給し、表示位置等が変更された第2の画像情報PIC2を表示する(図16
参照)。また、時刻T4に選択信号を供給し、さらに表示位置等が変更された第3の画像
情報PIC3を表示する。なお、時刻T2から時刻T3までの期間、時刻T3から時刻T
4までの期間および時刻T4から時刻T5までの期間は、時刻T1から時刻T2までの期
間より短い。
第4のステップにおいて、終了命令が供給された場合は第5のステップに進み、終了命令
が供給されなかった場合は第3のステップに進むように選択する(図15(A)(S4)
参照)。
なお、例えば、割り込み処理において、終了命令を供給することができる。
第5のステップにおいて、終了する(図15(A)(S5)参照)。
割り込み処理は以下の第6のステップ乃至第9のステップを備える(図15(B)参照)
第6のステップにおいて、所定の期間の間に所定のイベントが供給された場合は、第7の
ステップに進み、所定のイベントが供給されなかった場合は、第8のステップに進むよう
に決定する(図15(B)(S6)参照)。
例えば、所定の期間に所定のイベントが供給されたか否かを条件に用いることができる。
具体的には、5秒以下、1秒以下または0.5秒以下好ましくは0.1秒以下であって0
秒より長い期間を所定の期間とすることができる。
また、例えば終了命令を関連付けたイベントを所定のイベントに含めることができる。
第7のステップにおいて、モードを変更する。具体的には、第1のモードを選択していた
場合は、第2のモードを選択し、第2のモードを選択していた場合は、第1のモードを選
択する(図15(B)(S7)参照)。
第8のステップにおいて、割り込み処理を終了する(図15(B)(S8)参照)。
《所定のイベント》
様々な命令に様々なイベントを関連付けることができる。
例えば、表示されている一の画像情報から他の画像情報に表示を切り替える「ページめく
り命令」、一の画像情報の表示されている一部分の表示位置を移動して、一部分に連続す
る他の部分を表示する「スクロール命令」などがある。
例えば、マウス等のポインティング装置を用いて供給する、「クリック」や「ドラッグ」
等のイベント、指等をポインタに用いてタッチパネルに供給する、「タップ」、「ドラッ
グ」または「スワイプ」等のイベントを用いることができる。
例えば、ポインタが指し示すスライドバーの位置、スワイプの速度、ドラッグの速度等を
用いて、所定のイベントに関連付けられた命令の引数を与えることができる。
具体的には、「ページめくり命令」を実行する際に用いるページをめくる速度などを決定
する引数や、「スクロール命令」を実行する際に用いる表示位置を移動する速度などを決
定する引数を与えることができる。
また、例えば、ページをめくる速度または/およびスクロール速度に応じて、表示の明る
さ、コントラストまたは色味を変化してもよい。
具体的には、ページをめくる速度または/およびスクロール速度が所定の速度より速い場
合に、速度と同期して表示の明るさが暗くなるように表示してもよい。
または、ページをめくる速度または/およびスクロール速度が所定の速度より速い場合に
、速度と同期してコントラストが低下するように表示してもよい。
例えば、表示されている画像を目で追いかけ難い速度を、所定の速度に用いることができ
る。
また、画像情報に含まれる明るい階調の領域を暗い階調に近づけてコントラストを低下す
る方法を用いることができる。
また、画像情報に含まれる暗い階調の領域を明るい階調に近づけてコントラストを低下す
る方法を用いることができる。
具体的には、ページをめくる速度または/およびスクロール速度が所定の速度より速い場
合に、速度と同期して黄色味が強くなるように表示してもよい。または、青みが弱くなる
ように表示してもよい。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
(実施の形態6)
本実施の形態では、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込
み回数にも制限が無い半導体装置(記憶装置)、およびそれを含むCPUについて説明す
る。本実施の形態で説明するCPUは、例えば、実施の形態5で説明する情報処理装置に
用いる事が出来る。
<記憶装置>
電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無
い半導体装置(記憶装置)の一例を図17に示す。なお、図17(B)は図17(A)を
回路図で表したものである。
図17(A)及び(B)に示す半導体装置は、第1の半導体材料を用いたトランジスタ3
200と第2の半導体材料を用いたトランジスタ3300、および容量素子3400を有
している。
第1の半導体材料と第2の半導体材料は異なるエネルギーギャップを持つ材料とすること
が好ましい。例えば、第1の半導体材料を酸化物半導体以外の半導体材料(シリコン(歪
シリコン含む)、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、
アルミニウムガリウムヒ素、インジウムリン、窒化ガリウム、有機半導体など)とし、第
2の半導体材料を酸化物半導体とすることができる。酸化物半導体以外の材料として単結
晶シリコンなどを用いたトランジスタは、高速動作が容易である。一方で、酸化物半導体
を用いたトランジスタは、オフ電流が低い。
トランジスタ3300は、酸化物半導体を有する半導体層にチャネルが形成されるトラン
ジスタである。トランジスタ3300は、オフ電流が小さいため、これを用いることによ
り長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要
としない、或いは、リフレッシュ動作の頻度が極めて少ない半導体記憶装置とすることが
可能となるため、消費電力を十分に低減することができる。
図17(B)において、第1の配線3001はトランジスタ3200のソース電極と電気
的に接続され、第2の配線3002はトランジスタ3200のドレイン電極と電気的に接
続されている。また、第3の配線3003はトランジスタ3300のソース電極およびド
レイン電極の一方と電気的に接続され、第4の配線3004はトランジスタ3300のゲ
ート電極と電気的に接続されている。そして、トランジスタ3200のゲート電極、およ
びトランジスタ3300のソース電極およびドレイン電極の他方は、容量素子3400の
電極の一方と電気的に接続され、第5の配線3005は容量素子3400の電極の他方と
電気的に接続されている。
図17(A)に示す半導体装置では、トランジスタ3200のゲート電極の電位が保持可
能という特徴を活かすことで、次のように、情報の書き込み、保持、読み出しが可能であ
る。
情報の書き込みおよび保持について説明する。まず、第4の配線3004の電位を、トラ
ンジスタ3300がオン状態となる電位にして、トランジスタ3300をオン状態とする
。これにより、第3の配線3003の電位が、トランジスタ3200のゲート電極、およ
び容量素子3400に与えられる。すなわち、トランジスタ3200のゲートには、所定
の電荷が与えられる(書き込み)。ここでは、異なる二つの電位レベルを与える電荷(以
下Lowレベル電荷、Highレベル電荷という)のいずれかが与えられるものとする。
その後、第4の配線3004の電位を、トランジスタ3300がオフ状態となる電位にし
て、トランジスタ3300をオフ状態とすることにより、トランジスタ3200のゲート
に与えられた電荷が保持される(保持)。
トランジスタ3300のオフ電流は極めて小さいため、トランジスタ3200のゲートの
電荷は長時間にわたって保持される。
次に情報の読み出しについて説明する。第1の配線3001に所定の電位(定電位)を与
えた状態で、第5の配線3005に適切な電位(読み出し電位)を与えると、トランジス
タ3200のゲートに保持された電荷量に応じて、第2の配線3002は異なる電位をと
る。一般に、トランジスタ3200をnチャネル型とすると、トランジスタ3200のゲ
ート電極にHighレベル電荷が与えられている場合の見かけのしきい値Vth_Hは、
トランジスタ3200のゲート電極にLowレベル電荷が与えられている場合の見かけの
しきい値Vth_Lより低くなるためである。ここで、見かけのしきい値電圧とは、トラ
ンジスタ3200を「オン状態」とするために必要な第5の配線3005の電位をいうも
のとする。したがって、第5の配線3005の電位をVth_HとVth_Lの間の電位
V0とすることにより、トランジスタ3200のゲートに与えられた電荷を判別できる。
例えば、書き込みにおいて、Highレベル電荷が与えられていた場合には、第5の配線
3005の電位がV0(>Vth_H)となれば、トランジスタ3200は「オン状態」
となる。Lowレベル電荷が与えられていた場合には、第5の配線3005の電位がV0
(<Vth_L)となっても、トランジスタ3200は「オフ状態」のままである。この
ため、第2の配線3002の電位を判別することで、保持されている情報を読み出すこと
ができる。
なお、メモリセルをアレイ状に配置して用いる場合、所望のメモリセルの情報のみを読み
出せることが必要になる。例えば、このように情報を読み出さないメモリセルにおいては
、ゲート電極に与えられている電位にかかわらずトランジスタ3200が「オフ状態」と
なるような電位、つまり、Vth_Hより小さい電位を第5の配線3005に与えること
で所望のメモリセルの情報のみを読み出せる構造とすればよい。または、情報を読み出さ
ないメモリセルにおいては、ゲート電極に与えられている電位にかかわらず、トランジス
タ3200が「オン状態」となるような電位、つまり、Vth_Lより大きい電位を第5
の配線3005に与えることで所望のメモリセルの情報のみを読み出せる構成とすればよ
い。
図17(C)に示す半導体装置は、トランジスタ3200を設けていない点で図17(A
)と相違している。この場合も上記と同様の動作により情報の書き込みおよび保持動作が
可能である。
次に、図17(C)に示す半導体装置の情報の読み出しについて説明する。トランジスタ
3300がオン状態となると、浮遊状態である第3の配線3003と容量素子3400と
が導通し、第3の配線3003と容量素子3400の間で電荷が再分配される。その結果
、第3の配線3003の電位が変化する。第3の配線3003の電位の変化量は、容量素
子3400の電極の一方の電位(または容量素子3400に蓄積された電荷)によって、
異なる値をとる。
例えば、容量素子3400の電極の一方の電位をV、容量素子3400の容量をC、第3
の配線3003が有する容量成分をCB、電荷が再分配される前の第3の配線3003の
電位をVB0とすると、電荷が再分配された後の第3の配線3003の電位は、(CB×
VB0+C×V)/(CB+C)となる。従って、メモリセルの状態として、容量素子3
400の電極の一方の電位がV1とV0(V1>V0)の2状態をとるとすると、電位V
1を保持している場合の第3の配線3003の電位(=(CB×VB0+C×V1)/(
CB+C))は、電位V0を保持している場合の第3の配線3003の電位(=(CB×
VB0+C×V0)/(CB+C))よりも高くなることがわかる。
そして、第3の配線3003の電位を所定の電位と比較することで、情報を読み出すこと
ができる。
この場合、メモリセルを駆動させるための駆動回路に上記第1の半導体材料が適用された
トランジスタを用い、トランジスタ3300として第2の半導体材料が適用されたトラン
ジスタを駆動回路上に積層して設ける構成とすればよい。
本実施の形態に示す半導体装置では、チャネル形成領域に酸化物半導体を用いたオフ電流
の極めて小さいトランジスタを適用することで、極めて長期にわたり記憶内容を保持する
ことが可能である。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動
作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができ
る。また、電力の供給がない場合(ただし、電位は固定されていることが望ましい)であ
っても、長期にわたって記憶内容を保持することが可能である。
また、本実施の形態に示す半導体装置では、情報の書き込みに高い電圧を必要とせず、素
子の劣化の問題もない。例えば、従来の不揮発性メモリのように、フローティングゲート
への電子の注入や、フローティングゲートからの電子の引き抜きを行う必要がないため、
ゲート絶縁膜の劣化といった問題が全く生じない。すなわち、本実施の形態に示す半導体
装置では、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、信
頼性が飛躍的に向上する。さらに、トランジスタのオン状態、オフ状態によって、情報の
書き込みが行われるため、高速な動作も容易に実現しうる。
なお、上記の記憶装置は、例えば、CPU(Central Processing U
nit)の他に、DSP(Digital Signal Processor)、カス
タムLSI、PLD(Programmable Logic Device)等のLS
I、RF−ID(Radio Frequency Identification)に
も応用可能である。
<CPU>
以下で、上記の記憶装置を含むCPUについて説明する。
図18は、上記の記憶装置を含むCPUの一例の構成を示すブロック図である。
図18に示すCPUは、基板1190上に、ALU1191(ALU:Arithmet
ic logic unit、演算回路)、ALUコントローラ1192、インストラク
ションデコーダ1193、インタラプトコントローラ1194、タイミングコントローラ
1195、レジスタ1196、レジスタコントローラ1197、バスインターフェース1
198(Bus I/F)、書き換え可能なROM1199、及びROMインターフェー
ス1189(ROM I/F)を有している。基板1190は、半導体基板、SOI基板
、ガラス基板などを用いる。ROM1199及びROMインターフェース1189は、別
チップに設けてもよい。もちろん、図18に示すCPUは、その構成を簡略化して示した
一例にすぎず、実際のCPUはその用途によって多種多様な構成を有している。例えば、
図18に示すCPUまたは演算回路を含む構成を一つのコアとし、当該コアを複数含み、
それぞれのコアが並列で動作するような構成としてもよい。また、CPUが内部演算回路
やデータバスで扱えるビット数は、例えば8ビット、16ビット、32ビット、64ビッ
トなどとすることができる。
バスインターフェース1198を介してCPUに入力された命令は、インストラクション
デコーダ1193に入力され、デコードされた後、ALUコントローラ1192、インタ
ラプトコントローラ1194、レジスタコントローラ1197、タイミングコントローラ
1195に入力される。
ALUコントローラ1192、インタラプトコントローラ1194、レジスタコントロー
ラ1197、タイミングコントローラ1195は、デコードされた命令に基づき、各種制
御を行なう。具体的にALUコントローラ1192は、ALU1191の動作を制御する
ための信号を生成する。また、インタラプトコントローラ1194は、CPUのプログラ
ム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク
状態から判断し、処理する。レジスタコントローラ1197は、レジスタ1196のアド
レスを生成し、CPUの状態に応じてレジスタ1196の読み出しや書き込みを行なう。
また、タイミングコントローラ1195は、ALU1191、ALUコントローラ119
2、インストラクションデコーダ1193、インタラプトコントローラ1194、及びレ
ジスタコントローラ1197の動作のタイミングを制御する信号を生成する。例えばタイ
ミングコントローラ1195は、基準クロック信号を元に、内部クロック信号を生成する
内部クロック生成部を備えており、内部クロック信号を上記各種回路に供給する。
図18に示すCPUでは、レジスタ1196に、メモリセルが設けられている。
図18に示すCPUにおいて、レジスタコントローラ1197は、ALU1191からの
指示に従い、レジスタ1196における保持動作の選択を行う。すなわち、レジスタ11
96が有するメモリセルにおいて、フリップフロップによるデータの保持を行うか、容量
素子によるデータの保持を行うかを、選択する。フリップフロップによるデータの保持が
選択されている場合、レジスタ1196内のメモリセルへの、電源電圧の供給が行われる
。容量素子におけるデータの保持が選択されている場合、容量素子へのデータの書き換え
が行われ、レジスタ1196内のメモリセルへの電源電圧の供給を停止することができる
図19は、レジスタ1196として用いることのできる記憶素子の回路図の一例である。
記憶素子1200は、電源遮断で記憶データが揮発する回路1201と、電源遮断で記憶
データが揮発しない回路1202と、スイッチ1203と、スイッチ1204と、論理素
子1206と、容量素子1207と、選択機能を有する回路1220と、を有する。回路
1202は、容量素子1208と、トランジスタ1209と、トランジスタ1210と、
を有する。なお、記憶素子1200は、必要に応じて、ダイオード、抵抗素子、インダク
タなどのその他の素子をさらに有していても良い。
ここで、回路1202には、上述した記憶装置を用いることができる。記憶素子1200
への電源電圧の供給が停止した際、回路1202のトランジスタ1209のゲートには接
地電位(0V)、またはトランジスタ1209がオフする電位が入力され続ける構成とす
る。例えば、トランジスタ1209のゲートが抵抗等の負荷を介して接地される構成とす
る。
スイッチ1203は、一導電型(例えば、nチャネル型)のトランジスタ1213を用い
て構成され、スイッチ1204は、一導電型とは逆の導電型(例えば、pチャネル型)の
トランジスタ1214を用いて構成した例を示す。ここで、スイッチ1203の第1の端
子はトランジスタ1213のソースとドレインの一方に対応し、スイッチ1203の第2
の端子はトランジスタ1213のソースとドレインの他方に対応し、スイッチ1203は
トランジスタ1213のゲートに入力される制御信号RDによって、第1の端子と第2の
端子の間の導通または非導通(つまり、トランジスタ1213のオン状態またはオフ状態
)が選択される。スイッチ1204の第1の端子はトランジスタ1214のソースとドレ
インの一方に対応し、スイッチ1204の第2の端子はトランジスタ1214のソースと
ドレインの他方に対応し、スイッチ1204はトランジスタ1214のゲートに入力され
る制御信号RDによって、第1の端子と第2の端子の間の導通または非導通(つまり、ト
ランジスタ1214のオン状態またはオフ状態)が選択される。
トランジスタ1209のソースとドレインの一方は、容量素子1208の一対の電極のう
ちの一方、及びトランジスタ1210のゲートと電気的に接続される。ここで、接続部分
をノードM2とする。トランジスタ1210のソースとドレインの一方は、低電源電位を
供給することのできる配線(例えばGND線)に電気的に接続され、他方は、スイッチ1
203の第1の端子(トランジスタ1213のソースとドレインの一方)と電気的に接続
される。スイッチ1203の第2の端子(トランジスタ1213のソースとドレインの他
方)はスイッチ1204の第1の端子(トランジスタ1214のソースとドレインの一方
)と電気的に接続される。スイッチ1204の第2の端子(トランジスタ1214のソー
スとドレインの他方)は電源電位VDDを供給することのできる配線と電気的に接続され
る。スイッチ1203の第2の端子(トランジスタ1213のソースとドレインの他方)
と、スイッチ1204の第1の端子(トランジスタ1214のソースとドレインの一方)
と、論理素子1206の入力端子と、容量素子1207の一対の電極のうちの一方と、は
電気的に接続される。ここで、接続部分をノードM1とする。容量素子1207の一対の
電極のうちの他方は、一定の電位が入力される構成とすることができる。例えば、低電源
電位(GND等)または高電源電位(VDD等)が入力される構成とすることができる。
容量素子1207の一対の電極のうちの他方は、低電源電位を供給することのできる配線
(例えばGND線)と電気的に接続される。容量素子1208の一対の電極のうちの他方
は、一定の電位が入力される構成とすることができる。例えば、低電源電位(GND等)
または高電源電位(VDD等)が入力される構成とすることができる。容量素子1208
の一対の電極のうちの他方は、低電源電位を供給することのできる配線(例えばGND線
)と電気的に接続される。
なお、容量素子1207及び容量素子1208は、トランジスタや配線の寄生容量等を積
極的に利用することによって省略することも可能である。
トランジスタ1209の第1ゲート(第1のゲート電極)には、制御信号WEが入力され
る。スイッチ1203及びスイッチ1204は、制御信号WEとは異なる制御信号RDに
よって第1の端子と第2の端子の間の導通状態または非導通状態を選択され、一方のスイ
ッチの第1の端子と第2の端子の間が導通状態のとき他方のスイッチの第1の端子と第2
の端子の間は非導通状態となる。
トランジスタ1209のソースとドレインの他方には、回路1201に保持されたデータ
に対応する信号が入力される。図19では、回路1201から出力された信号が、トラン
ジスタ1209のソースとドレインの他方に入力される例を示した。スイッチ1203の
第2の端子(トランジスタ1213のソースとドレインの他方)から出力される信号は、
論理素子1206によってその論理値が反転された反転信号となり、回路1220を介し
て回路1201に入力される。
なお、図19では、スイッチ1203の第2の端子(トランジスタ1213のソースとド
レインの他方)から出力される信号は、論理素子1206及び回路1220を介して回路
1201に入力する例を示したがこれに限定されない。スイッチ1203の第2の端子(
トランジスタ1213のソースとドレインの他方)から出力される信号が、論理値を反転
させられることなく、回路1201に入力されてもよい。例えば、回路1201内に、入
力端子から入力された信号の論理値が反転した信号が保持されるノードが存在する場合に
、スイッチ1203の第2の端子(トランジスタ1213のソースとドレインの他方)か
ら出力される信号を当該ノードに入力することができる。
また、図19において、記憶素子1200に用いられるトランジスタのうち、トランジス
タ1209以外のトランジスタは、酸化物半導体以外の半導体でなる層または基板119
0にチャネルが形成されるトランジスタとすることができる。例えば、シリコン層または
シリコン基板にチャネルが形成されるトランジスタとすることができる。また、記憶素子
1200に用いられるトランジスタ全てを、チャネルが酸化物半導体膜で形成されるトラ
ンジスタとすることもできる。または、記憶素子1200は、トランジスタ1209以外
にも、チャネルが酸化物半導体膜で形成されるトランジスタを含んでいてもよく、残りの
トランジスタは酸化物半導体以外の半導体でなる層または基板1190にチャネルが形成
されるトランジスタとすることもできる。
図19における回路1201には、例えばフリップフロップ回路を用いることができる。
また、論理素子1206としては、例えばインバータやクロックドインバータ等を用いる
ことができる。
本実施の形態に示す半導体装置では、記憶素子1200に電源電圧が供給されない間は、
回路1201に記憶されていたデータを、回路1202に設けられた容量素子1208に
よって保持することができる。
また、酸化物半導体膜にチャネルが形成されるトランジスタはオフ電流が極めて小さい。
例えば、酸化物半導体膜にチャネルが形成されるトランジスタのオフ電流は、結晶性を有
するシリコンにチャネルが形成されるトランジスタのオフ電流に比べて著しく低い。その
ため、酸化物半導体膜にチャネルが形成されるトランジスタをトランジスタ1209とし
て用いることによって、記憶素子1200に電源電圧が供給されない間も容量素子120
8に保持された信号は長期間にわたり保たれる。こうして、記憶素子1200は電源電圧
の供給が停止した間も記憶内容(データ)を保持することが可能である。
また、スイッチ1203及びスイッチ1204を設けることによって、プリチャージ動作
を行うことを特徴とする記憶素子であるため、電源電圧供給再開後に、回路1201が元
のデータを保持しなおすまでの時間を短くすることができる。
また、回路1202において、容量素子1208によって保持された信号はトランジスタ
1210のゲートに入力される。そのため、記憶素子1200への電源電圧の供給が再開
された後、容量素子1208によって保持された信号を、トランジスタ1210の状態(
オン状態、またはオフ状態)に変換して、回路1202から読み出すことができる。それ
故、容量素子1208に保持された信号に対応する電位が多少変動していても、元の信号
を正確に読み出すことが可能である。
このような記憶素子1200を、プロセッサが有するレジスタやキャッシュメモリなどの
記憶装置に用いることで、電源電圧の供給停止による記憶装置内のデータの消失を防ぐこ
とができる。また、電源電圧の供給を再開した後、短時間で電源供給停止前の状態に復帰
することができる。よって、プロセッサ全体、もしくはプロセッサを構成する一つ、また
は複数の論理回路において、短い時間でも電源停止を行うことができるため、消費電力を
抑えることができる。
なお、本実施の形態では、記憶素子1200をCPUに用いる例として説明したが、記憶
素子1200は、DSP(Digital Signal Processor)、カス
タムLSI、PLD(Programmable Logic Device)等のLS
I、RF−ID(Radio Frequency Identification)に
も応用可能である。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み
合わせて実施することができる。
(実施の形態7)
本実施の形態では、本発明の一態様の表示装置を有する表示モジュール及び電子機器につ
いて、図20を用いて説明を行う。
図20(A)乃至図20(G)は、電子機器を示す図である。これらの電子機器は、筐体
5000、表示部5001、スピーカ5003、LEDランプ5004、操作キー500
5(電源スイッチ、又は操作スイッチを含む)、接続端子5006、センサ5007(力
、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、
音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい
又は赤外線を測定する機能を含むもの)、マイクロフォン5008、等を有することがで
きる。
図20(A)はモバイルコンピュータであり、上述したものの他に、スイッチ5009、
赤外線ポート5010、等を有することができる。図20(B)は記録媒体を備えた携帯
型の画像再生装置(たとえば、DVD再生装置)であり、上述したものの他に、第2表示
部5002、記録媒体読込部5011、等を有することができる。図20(C)はゴーグ
ル型ディスプレイであり、上述したものの他に、第2表示部5002、支持部5012、
イヤホン5013、等を有することができる。図20(D)は携帯型遊技機であり、上述
したものの他に、記録媒体読込部5011、等を有することができる。図20(E)はテ
レビ受像機能付きデジタルカメラであり、上述したものの他に、アンテナ5014、シャ
ッターボタン5015、受像部5016、等を有することができる。図20(F)は携帯
型遊技機であり、上述したものの他に、第2表示部5002、記録媒体読込部5011、
等を有することができる。図20(G)は持ち運び型テレビ受像器であり、上述したもの
の他に、信号の送受信が可能な充電器5017、等を有することができる。
図20(A)乃至図20(G)に示す電子機器は、様々な機能を有することができる。例
えば、様々な情報(静止画、動画、テキスト画像など)を表示部に表示する機能、タッチ
パネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウェア(プロ
グラム)によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコン
ピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信又は受
信を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部に表
示する機能、等を有することができる。さらに、複数の表示部を有する電子機器において
は、一つの表示部を主として画像情報を表示し、別の一つの表示部を主として文字情報を
表示する機能、または、複数の表示部に視差を考慮した画像を表示することで立体的な画
像を表示する機能、等を有することができる。さらに、受像部を有する電子機器において
は、静止画を撮影する機能、動画を撮影する機能、撮影した画像を自動または手動で補正
する機能、撮影した画像を記録媒体(外部又はカメラに内蔵)に保存する機能、撮影した
画像を表示部に表示する機能、等を有することができる。なお、図20(A)乃至図20
(G)に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有
することができる。
図20(H)は、スマートウオッチであり、筐体7302、表示パネル7304、操作ボ
タン7311、7312、接続端子7313、バンド7321、留め金7322、等を有
する。
ベゼル部分を兼ねる筐体7302に搭載された表示パネル7304は、非矩形状の表示領
域を有している。なお、表示パネル7304としては、矩形状の表示領域としてもよい。
表示パネル7304は、時刻を表すアイコン7305、その他のアイコン7306等を表
示することができる。
なお、図20(H)に示すスマートウオッチは、様々な機能を有することができる。例え
ば、様々な情報(静止画、動画、テキスト画像など)を表示部に表示する機能、タッチパ
ネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウェア(プログ
ラム)によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピ
ュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信又は受信
を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示
する機能、等を有することができる。
また、筐体7302の内部に、スピーカ、センサ(力、変位、位置、速度、加速度、角速
度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電
圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むも
の)、マイクロフォン等を有することができる。なお、スマートウオッチは、発光素子を
その表示パネル7304に用いることにより作製することができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
(実施の形態8)
本実施の形態では、本発明の一態様の情報処理装置の構成について、図21を参照しなが
ら説明する。
図21は本発明の一態様の情報処理装置200Bの構成を説明する図である。図21(A
)は本発明の一態様の情報処理装置200Bの構成を説明するブロック図であり、図21
(B)は操作されている情報処理装置200Bの状態を説明する模式図である。
<情報処理装置の構成例>
本実施の形態で説明する情報処理装置200Bは、位置情報P1を供給され、画像情報V
を供給する演算装置210と、位置情報P1を供給し、画像情報Vを供給される入出力装
置220と、を有する(図21(A)参照)。
そして、入出力装置220は、画像情報Vを表示する表示部230および位置情報P1を
供給する入力部240を備える。
また、入力部240は、表示部230と重なる領域に近接するポインタ19の位置を検知
する機能を備え、検知したポインタ19の位置に基づいて位置情報P1を決定する機能を
備える(図21(B)参照)。
また、演算装置210は、位置情報P1に基づいて第1の領域11を決定する機能を備え
、輝度が第1の領域11において他の領域より抑制された画像情報Vを生成する機能を備
える。
また、演算装置210は、第1の領域11を位置情報P1に基づいて円形状に決定する。
本実施の形態で説明する情報処理装置200Bは、ポインタ19の位置情報P1を供給す
る機能を備える入力部240と、ポインタ19の位置情報P1に基づいて第1の領域11
を決定し、輝度が第1の領域11において抑制された画像情報Vを生成する演算装置21
0と、画像情報Vを表示する表示部230と、を含んで構成される。これにより、ポイン
タが近接する領域に、輝度が抑制された画像を表示することができる。その結果、利便性
または信頼性に優れた新規な情報処理装置を提供することができる。
例えば、情報処理装置200Bを教育、デジタルサイネージまたはスマートテレビジョン
システム等に用いる場合、離れた場所からよく見えるように、表示部230に近接して操
作する者にとっては明るすぎる輝度で、表示をする場合がある。
ポインタ19を用いて情報処理装置200Bを操作する者は、ポインタが指し示す部分を
注視する。よって、その領域に他の領域より輝度が抑制された画像を表示することにより
、操作者が感じる眩しさを軽減することができる。また、操作者は快適に操作することが
できる。
なお、ポインタが指し示す部分の近傍は、情報処理装置200Bと情報処理装置200B
を観る者の間に立つ操作者の姿の陰に隠される場合がある。これにより、情報処理装置2
00Bを観る者が覚える違和感を軽減することができる。
また、情報処理装置200Bは、検知部250を有する。
以下に、情報処理装置200Bを構成する個々の要素について説明する。なお、これらの
構成は明確に分離できず、一つの構成が他の構成を兼ねる場合や他の構成の一部を含む場
合がある。
例えば入力部240が重ねられた表示部230は、入力部240であるとともに表示部2
30でもある。
《構成例》
情報処理装置200Bは、演算装置210、入出力装置220、表示部230、検知部2
50または入力部240を有する。
《演算装置210》
演算装置210は、演算部211および記憶部212を備える。また、伝送路214およ
び入出力インターフェース215を備える。
《演算部211》
演算部211は、例えばプログラムを実行する機能を備える。
《記憶部212》
記憶部212は、例えば演算部211が実行するプログラム、初期情報、設定情報または
画像等を記憶する機能を有する。
具体的には、ハードディスク、フラッシュメモリまたは酸化物半導体を含むトランジスタ
等を用いることができる。
《プログラム》
例えば、位置情報P1を取得する第1のステップと、位置情報P1に基づいて、第1の領
域11を決定する第2のステップと、他の領域より第1の領域11において輝度が抑制さ
れた画像情報Vを生成する第3のステップと、を有するプログラムを用いることができる
また、演算装置210は、第1の領域11を位置情報P1に基づいて円形状に決定する。
例えば、位置情報P1を含む半径60cm以下好ましくは30cm以下5cm以上の範囲
を第1の領域11に決定する。
なお、第1の領域に表示する画像の輝度の最大値を、他の領域に表示する画像の輝度の最
大値の90%以下好ましくは80%以下10%以上に抑制する。または、第1の領域に表
示する画像の輝度の平均を、他の領域に表示する画像の輝度の平均値の90%以下好まし
くは80%以下10%以上に抑制する。
本実施の形態で説明するプログラムを実行する情報処理装置200Bは、位置情報P1に
基づいて第1の領域11において他の領域より輝度が抑制された画像情報Vを生成するこ
とができる。その結果、利便性または信頼性に優れた新規なプログラムを提供することが
できる。
《入出力インターフェース215、伝送路214》
入出力インターフェース215は端子または配線を備え、情報を供給し、供給される機能
を備える。例えば、伝送路214と電気的に接続することができる。また、入出力装置2
20と電気的に接続することができる。
伝送路214は配線を備え、情報を供給し、供給される機能を備える。例えば、入出力イ
ンターフェース215と電気的に接続することができる。また、演算部211、記憶部2
12または入出力インターフェース215と電気的に接続することができる。
《入出力装置220》
入出力装置220は、表示部230または入力部240を備える。
例えば、表示部230と、表示部230と重なる領域を備える入力部240と、を備える
。タッチパネル等を入出力装置220に用いることができる。具体的には、実施の形態1
で説明するタッチパネルを入出力装置220に用いることができる。
《表示部230》
表示部230は表示パネルを備える。
例えば、マトリクス状に配置された表示素子を備える表示パネルを用いることができる。
また、行方向に配設される表示素子と電気的に接続される選択線と、行方向と交差する列
方向に配設される表示素子と電気的に接続される信号線と、を備える表示パネルを用いる
ことができる。
また、表示素子をパッシブマトリクス法またはアクティブマトリクス法を用いて駆動する
表示パネルを用いることができる。
具体的には、有機エレクトロルミネッセンス素子、電気泳動方式や電子粉流体(登録商標
)方式やエレクトロウェッティング方式などを、表示素子(電子インクともいう)に用い
ることができる。
また、シャッター方式のMEMS表示素子、光干渉方式のMEMS表示素子、液晶素子な
どを表示素子に用いることができる。
《入力部240》
入力部240は入力パネルを備える。
例えば、入力パネルは近接センサを備え、近接センサは近接するポインタを検知する機能
を備える。なお、指やスタイラスペン等をポインタに用いることができる。
発光ダイオード等の発光素子、金属片またはコイル等を、スタイラスペンに用いることが
できる。
例えば、静電容量型の近接センサ、電磁誘導型の近接センサ、赤外線検知型の近接センサ
、光電変換素子を用いた近接センサ等を近接センサに用いることができる。
静電容量型の近接センサは導電膜を備え、大気より大きい誘電率を備えるものの導電膜に
対する近接を、検知する機能を備える。例えば、入力パネルの互いに異なる領域に複数の
導電膜を配設し、ポインタに用いられる指等が近接する領域を、導電膜に寄生する容量の
変化に基づいて特定し、位置情報を決定できる。
また、電磁誘導型の近接センサは、金属片やコイル等の検知回路に対する近接を検知する
機能を備える。例えば、入力パネルの互いに異なる領域に複数の発振回路を配設し、ポイ
ンタに用いるスタイラスペン等に配設された金属片やコイル等が近接する領域を、発振回
路の回路定数の変化に基づいて特定し、位置情報を決定できる。
例えば、光検知型の近接センサは、発光素子の近接を、検知する機能を備える。例えば、
入力パネルの互いに異なる領域に複数の光電変換素子を配設し、ポインタに用いるスタイ
ラスペン等に配設された発光素子が近接する領域を、光電変換素子の起電力の変化に基づ
いて特定し、位置情報を決定できる。
《検知部250》
例えば、環境の明るさを検知する照度センサや人感センサ等を検知部250に用いること
ができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
(実施の形態9)
本実施の形態では、本発明の一態様の情報処理装置の構成について、図22を参照しなが
ら説明する。
図22は本発明の一態様の情報処理装置200Cの構成を説明する図である。図22(A
)は本発明の一態様の情報処理装置200Cの構成を説明するブロック図であり、図22
(B)は操作されている情報処理装置200Cの状態を説明する模式図である。
<情報処理装置の構成例>
本実施の形態で説明する情報処理装置200Cは、情報P2を供給され、画像情報Vを供
給する演算装置210と、情報P2を供給し、画像情報Vを供給される入出力装置220
と、を有する(図22(A)参照)。
そして、入出力装置220は、画像情報Vを表示する表示部230および情報P2を供給
する検知部250を備える。
検知部250は、表示部230と重なる領域20を監視する機能を備え、領域20の進入
された部分に基づいて情報P2を決定する機能を備える(図22(B)参照)。
演算装置210は、情報P2に基づいて第1の領域11Bを決定する機能を備え、輝度が
第1の領域11Bにおいて他の領域より抑制された画像情報Vを生成する機能を備える。
また、演算装置210は、進入された部分の一部と重なるように第1の領域11Bを決定
する。
本実施の形態で説明する情報処理装置200Cは、表示部230と、表示部230に重な
る領域20に進入するものの情報P2を供給する機能を備える検知部250と、情報P2
に基づいて第1の領域11Bを決定し、輝度が第1の領域11Bにおいて抑制された画像
情報Vを生成する演算装置210と、を含んで構成される。これにより、例えば表示部と
重なる領域に操作者が進入してきた際に、操作者と重なる表示部に、輝度が抑制された画
像を表示することができる。その結果、利便性または信頼性に優れた新規な情報処理装置
を提供することができる。
例えば、ポインタ等を用いて情報処理装置200Cを操作することができる領域、表示部
230から表示をする側に向けて1.5m以内好ましくは1m以内0m以上の領域を、表
示部230に重なる領域20ということができる(図22(B)参照)。
また、情報処理装置200Cは、入力部240を有する。
以下に、情報処理装置200Cを構成する個々の要素について説明する。なお、これらの
構成は明確に分離できず、一つの構成が他の構成を兼ねる場合や他の構成の一部を含む場
合がある。
例えば入力部240が重ねられた表示部230は、入力部240であるとともに表示部2
30でもある。
《構成例》
情報処理装置200Cは、演算装置210、入出力装置220、表示部230、入力部2
40または検知部250を有する。
なお、情報処理装置200Cは、表示部230に重なる領域20に進入するものの情報P
2を供給する機能を備える検知部250を備える点と、情報P2に基づいて第1の領域1
1Bを決定し、輝度が第1の領域11Bにおいて抑制された画像情報Vを生成する演算装
置210を備える点とが、実施の形態8において図21を参照しながら説明する情報処理
装置200Bと異なる。ここでは異なる構成について詳細に説明し、同様の構成を用いる
ことができる部分は、上記の説明を援用する。
《検知部250》
検知部250は、表示部230と重なる領域20を監視し、位置情報を決定する機能を備
える。例えば、図22(B)に示すように表示部230の一方の面に向き合う領域20を
監視する機能を備える。なお、情報P2は監視している領域20の進入された部分の位置
を代表する情報である。
具体的には、人感センサまたはカメラ等を検知部250に用いることができる。例えば、
単数または複数の人感センサまたはカメラを用いることができる。
人感センサを用いる場合、検知部250は、人感センサが検知する信号に基づいて情報P
2を決定する機能を備える。例えば、検知した人影の重心等を情報P2に用いることがで
きる。
カメラを用いる場合、検知部250は、カメラが撮影する画像に基づいて情報P2を決定
する機能を備える。例えば、検知した人影の頭部の重心等を情報P2に用いることができ
る。
なお、演算装置210を用いて情報P2を決定することもできる。演算装置を用いて情報
P2を決定する場合は、検知部250は検知した信号または撮影した画像を演算装置21
0に供給する。
《演算装置210》
演算装置210は、情報P2に基づいて第1の領域11Bを決定し、輝度が第1の領域1
1Bにおいて抑制された画像情報Vを生成する機能を備える。また、演算装置210は、
進入された部分の一部と重なるように第1の領域11Bを決定する。
例えば、情報処理装置200Cの操作者が進入した領域20の一部と第1の領域11Bが
、表示部230を閲覧する者から観て重なって見えるように、第1の領域11Bを決定す
る。これにより、第1の領域11Bが、表示部230の操作者の陰に配置されるため、第
1の領域11Bに輝度が抑制された画像が表示された際に表示部230を閲覧する者が覚
える違和感を、軽減することができる。
例えば、図22(B)に示すように第1の領域11Bを情報処理装置200Cの操作者の
陰影状に決定する。例えば、複数のカメラを用いて撮影された多視点映像から3次元的な
形状モデルを生成し、表示部230にモデルを投影し、陰影状の領域を決定する。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
(実施の形態10)
本実施の形態では、本発明の一態様の情報処理装置の構成について、図23を参照しなが
ら説明する。
図23は本発明の一態様の情報処理装置200Dの構成を説明する図である。図23(A
)は本発明の一態様の情報処理装置200Dの構成を説明するブロック図であり、図23
(B)は操作されている情報処理装置200Dの状態を説明する模式図である。
<情報処理装置の構成例>
本実施の形態で説明する情報処理装置200Dは、追跡情報P3を供給され、画像情報V
を供給する演算装置210と、追跡情報P3を供給し、画像情報Vを供給される入出力装
置220と、を有する。
そして、入出力装置220は、画像情報を表示する表示部230および追跡情報を供給す
る検知部250Dを備える。
検知部250Dは、表示部230に対する距離DSおよび表示部230に対する方向DR
を含む追跡情報P3を決定する機能を備える。
演算装置210は、追跡情報P3に基づいて円形状に第1の領域11Cを決定する機能を
備え、演算装置210は、輝度が第1の領域11Cにおいて他の領域より抑制された画像
情報Vを生成する機能を備える。
本実施の形態で説明する情報処理装置200Dは、表示部230と、距離DSおよび方向
DRを含む追跡情報P3を供給する機能を備える検知部250Dと、追跡情報P3に基づ
いて第1の領域11Cを決定し、輝度が第1の領域11Cにおいて抑制された画像情報V
を生成する演算装置210と、を含んで構成される。これにより、例えば表示部と重なる
領域に操作者が進入してきた際に、操作者と重なる表示部に、輝度が抑制された画像を表
示することができる。その結果、利便性または信頼性に優れた新規な情報処理装置を提供
することができる。
例えば、情報処理装置200Dを教育、デジタルサイネージまたはスマートテレビジョン
システムに用いる場合、離れた場所からよく見えるように、表示部230に近接して操作
する者にとっては明るすぎる輝度で、表示をする場合がある。
情報処理装置200Dを操作する者が注視する部分に、輝度が他の領域より抑制された画
像を表示することにより、操作者が感じる眩しさを軽減し、快適に操作することができる
例えば、操作する者の視線を追跡することにより、操作者が注視する部分を特定し、輝度
が抑制された画像を表示することができる。
また、情報処理装置200Dは、入力部240を有する。
以下に、情報処理装置200Dを構成する個々の要素について説明する。なお、これらの
構成は明確に分離できず、一つの構成が他の構成を兼ねる場合や他の構成の一部を含む場
合がある。
例えば、入力部240が重ねられた表示部230は、入力部240であるとともに表示部
230でもある。
《構成例》
情報処理装置200Dは、演算装置210、入出力装置220、表示部230、入力部2
40または検知部250Dを有する。
なお、情報処理装置200Dは、表示部230に対する距離DSおよび表示部230に対
する方向DR向を含む追跡情報P3を決定する機能を備える検知部250Dを備える点と
、追跡情報P3に基づいて円形状に第1の領域11Cを決定し、輝度が第1の領域11C
において抑制された画像情報Vを生成する演算装置210を備える点とが、実施の形態8
において図21を参照しながら説明する情報処理装置200Bと異なる。ここでは異なる
構成について詳細に説明し、同様の構成を用いることができる部分は、上記の説明を援用
する。
《検知部250D》
検知部250Dは、表示部230に対する距離DSおよび表示部230に対する方向DR
向を含む追跡情報P3を決定する機能を備える。
例えば、情報処理装置200Dの操作者が視線を追跡するように身に付けたヘッドトラッ
キング装置を、検知部250Dに用いることができる(図23(B)参照)。これにより
、表示部230に対する検知部250Dからの距離DSおよび表示部230に対する検知
部250Dからの方向DR向を含む追跡情報P3を決定することができる。
具体的には、ジャイロセンサまたは眼鏡等に配設されたカメラを検知部250Dに用いる
ことができる。
入力部240は、表示部230と重なる領域に近接するポインタ19の位置情報P1を検
知する機能を備える。
演算装置210は、位置情報P1に基づいて第2の領域11Dを決定する機能を備え、輝
度が第1の領域11Cおよび第2の領域11Dにおいて他の領域より抑制された画像情報
Vを生成する機能を備える。
本実施の形態で説明する情報処理装置200Dは、ポインタ19の位置情報P1を供給す
る機能を備える入力部240と、位置情報P1に基づいて第2の領域11Dを決定し、輝
度が第1の領域11Cおよび第2の領域11Dにおいて抑制された画像情報Vを生成する
演算装置210と、画像情報Vを表示する表示部230と、を含んで構成される。これに
より、ポインタが近接する領域に、輝度が抑制された画像を表示することができる。その
結果、利便性または信頼性に優れた新規な情報処理装置を提供することができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
例えば、本明細書等において、XとYとが接続されている、と明示的に記載されている場
合は、XとYとが電気的に接続されている場合と、XとYとが機能的に接続されている場
合と、XとYとが直接接続されている場合とが、本明細書等に開示されているものとする
。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず
、図または文章に示された接続関係以外のものも、図または文章に記載されているものと
する。
ここで、X、Yは、対象物(例えば、装置、素子、回路、配線、電極、端子、導電膜、層
、など)であるとする。
XとYとが直接的に接続されている場合の一例としては、XとYとの電気的な接続を可能
とする素子(例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイ
オード、表示素子、発光素子、負荷など)が、XとYとの間に接続されていない場合であ
り、XとYとの電気的な接続を可能とする素子(例えば、スイッチ、トランジスタ、容量
素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など)を介さずに
、XとYとが、接続されている場合である。
XとYとが電気的に接続されている場合の一例としては、XとYとの電気的な接続を可能
とする素子(例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイ
オード、表示素子、発光素子、負荷など)が、XとYとの間に1個以上接続されることが
可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイ
ッチは、導通状態(オン状態)、または、非導通状態(オフ状態)になり、電流を流すか
流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択し
て切り替える機能を有している。なお、XとYとが電気的に接続されている場合は、Xと
Yとが直接的に接続されている場合を含むものとする。
XとYとが機能的に接続されている場合の一例としては、XとYとの機能的な接続を可能
とする回路(例えば、論理回路(インバータ、NAND回路、NOR回路など)、信号変
換回路(DA変換回路、AD変換回路、ガンマ補正回路など)、電位レベル変換回路(電
源回路(昇圧回路、降圧回路など)、信号の電位レベルを変えるレベルシフタ回路など)
、電圧源、電流源、切り替え回路、増幅回路(信号振幅または電流量などを大きく出来る
回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など)、信号生成
回路、記憶回路、制御回路など)が、XとYとの間に1個以上接続されることが可能であ
る。なお、一例として、XとYとの間に別の回路を挟んでいても、Xから出力された信号
がYへ伝達される場合は、XとYとは機能的に接続されているものとする。なお、XとY
とが機能的に接続されている場合は、XとYとが直接的に接続されている場合と、XとY
とが電気的に接続されている場合とを含むものとする。
なお、XとYとが電気的に接続されている、と明示的に記載されている場合は、XとYと
が電気的に接続されている場合(つまり、XとYとの間に別の素子又は別の回路を挟んで
接続されている場合)と、XとYとが機能的に接続されている場合(つまり、XとYとの
間に別の回路を挟んで機能的に接続されている場合)と、XとYとが直接接続されている
場合(つまり、XとYとの間に別の素子又は別の回路を挟まずに接続されている場合)と
が、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明示
的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合
と同様な内容が、本明細書等に開示されているものとする。
なお、例えば、トランジスタのソース(又は第1の端子など)が、Z1を介して(又は介
さず)、Xと電気的に接続され、トランジスタのドレイン(又は第2の端子など)が、Z
2を介して(又は介さず)、Yと電気的に接続されている場合や、トランジスタのソース
(又は第1の端子など)が、Z1の一部と直接的に接続され、Z1の別の一部がXと直接
的に接続され、トランジスタのドレイン(又は第2の端子など)が、Z2の一部と直接的
に接続され、Z2の別の一部がYと直接的に接続されている場合では、以下のように表現
することが出来る。
例えば、「XとYとトランジスタのソース(又は第1の端子など)とドレイン(又は第2
の端子など)とは、互いに電気的に接続されており、X、トランジスタのソース(又は第
1の端子など)、トランジスタのドレイン(又は第2の端子など)、Yの順序で電気的に
接続されている。」と表現することができる。または、「トランジスタのソース(又は第
1の端子など)は、Xと電気的に接続され、トランジスタのドレイン(又は第2の端子な
ど)はYと電気的に接続され、X、トランジスタのソース(又は第1の端子など)、トラ
ンジスタのドレイン(又は第2の端子など)、Yは、この順序で電気的に接続されている
」と表現することができる。または、「Xは、トランジスタのソース(又は第1の端子な
ど)とドレイン(又は第2の端子など)とを介して、Yと電気的に接続され、X、トラン
ジスタのソース(又は第1の端子など)、トランジスタのドレイン(又は第2の端子など
)、Yは、この接続順序で設けられている」と表現することができる。これらの例と同様
な表現方法を用いて、回路構成における接続の順序について規定することにより、トラン
ジスタのソース(又は第1の端子など)と、ドレイン(又は第2の端子など)とを、区別
して、技術的範囲を決定することができる。
または、別の表現方法として、例えば、「トランジスタのソース(又は第1の端子など)
は、少なくとも第1の接続経路を介して、Xと電気的に接続され、前記第1の接続経路は
、第2の接続経路を有しておらず、前記第2の接続経路は、トランジスタを介した、トラ
ンジスタのソース(又は第1の端子など)とトランジスタのドレイン(又は第2の端子な
ど)との間の経路であり、前記第1の接続経路は、Z1を介した経路であり、トランジス
タのドレイン(又は第2の端子など)は、少なくとも第3の接続経路を介して、Yと電気
的に接続され、前記第3の接続経路は、前記第2の接続経路を有しておらず、前記第3の
接続経路は、Z2を介した経路である。」と表現することができる。または、「トランジ
スタのソース(又は第1の端子など)は、少なくとも第1の接続経路によって、Z1を介
して、Xと電気的に接続され、前記第1の接続経路は、第2の接続経路を有しておらず、
前記第2の接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイン
(又は第2の端子など)は、少なくとも第3の接続経路によって、Z2を介して、Yと電
気的に接続され、前記第3の接続経路は、前記第2の接続経路を有していない。」と表現
することができる。または、「トランジスタのソース(又は第1の端子など)は、少なく
とも第1の電気的パスによって、Z1を介して、Xと電気的に接続され、前記第1の電気
的パスは、第2の電気的パスを有しておらず、前記第2の電気的パスは、トランジスタの
ソース(又は第1の端子など)からトランジスタのドレイン(又は第2の端子など)への
電気的パスであり、トランジスタのドレイン(又は第2の端子など)は、少なくとも第3
の電気的パスによって、Z2を介して、Yと電気的に接続され、前記第3の電気的パスは
、第4の電気的パスを有しておらず、前記第4の電気的パスは、トランジスタのドレイン
(又は第2の端子など)からトランジスタのソース(又は第1の端子など)への電気的パ
スである。」と表現することができる。これらの例と同様な表現方法を用いて、回路構成
における接続経路について規定することにより、トランジスタのソース(又は第1の端子
など)と、ドレイン(又は第2の端子など)とを、区別して、技術的範囲を決定すること
ができる。
なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、X
、Y、Z1、Z2は、対象物(例えば、装置、素子、回路、配線、電極、端子、導電膜、
層、など)であるとする。
なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されてい
る場合であっても、1つの構成要素が、複数の構成要素の機能を併せ持っている場合もあ
る。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及び
電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電
気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場
合も、その範疇に含める。
AF1 配向膜
AF2 配向膜
C 容量素子
C1 導電膜
C1D 導電膜
C2 導電膜
C2B 導電膜
C2C 導電膜
C2D 導電膜
DC 検知回路
FPC フレキシブルプリント基板
OSC 発振回路
GD 駆動回路
GDA 駆動回路
GDB 駆動回路
SD 駆動回路
SW スイッチ
M1 ノード
M2 ノード
MA トランジスタ
MC トランジスタ
MD トランジスタ
ME トランジスタ
MDB トランジスタ
MDC トランジスタ
MDE トランジスタ
P1 位置情報
P2 情報
P3 追跡情報
R1 期間
R2 期間
R3 期間
R4 垂直帰線期間
T1 時刻
T2 時刻
T3 時刻
T4 時刻
T5 時刻
T6 時刻
PIC1 画像情報
PIC2 画像情報
PIC3 画像情報
PIC4 画像情報
V 画像情報
VCOM 配線
11 領域
11B 領域
11C 領域
11D 領域
19 ポインタ
20 領域
100 トランジスタ
102 基板
104 導電膜
106 絶縁膜
107 絶縁膜
108 酸化物半導体膜
108a 酸化物半導体膜
108b 酸化物半導体膜
108c 酸化物半導体膜
112a 導電膜
112b 導電膜
114 絶縁膜
116 絶縁膜
118 絶縁膜
120a 導電膜
120b 導電膜
150 トランジスタ
200 情報処理装置
200B 情報処理装置
200C 情報処理装置
200D 情報処理装置
210 演算装置
211 演算部
212 記憶部
214 伝送路
215 入出力インターフェース
220 入出力装置
230 表示部
230B 表示部
231 表示領域
232 画素
235LC 表示素子
240 入力部
250 検知部
250D 検知部
290 通信部
700 タッチパネル
700B タッチパネル
700C タッチパネル
700D タッチパネル
700E タッチパネル
701 絶縁膜
701C 絶縁膜
702 画素
704 導電膜
704S 導電膜
706 絶縁膜
710 基材
710P 光学フィルム
711 配線
712A 導電膜
712B 導電膜
718 半導体膜
718A 領域
718B 領域
718C 領域
719 端子
721A 絶縁膜
721B 絶縁膜
724 導電膜
724B 導電膜
728 絶縁膜
728A 絶縁膜
728B 絶縁膜
730 封止材
750 表示素子
751 導電膜
753 層
770 基材
770P 光学フィルム
771 絶縁膜
1189 ROMインターフェース
1190 基板
1191 ALU
1192 ALUコントローラ
1193 インストラクションデコーダ
1194 インタラプトコントローラ
1195 タイミングコントローラ
1196 レジスタ
1197 レジスタコントローラ
1198 バスインターフェース
1199 ROM
1200 記憶素子
1201 回路
1202 回路
1203 スイッチ
1204 スイッチ
1206 論理素子
1207 容量素子
1208 容量素子
1209 トランジスタ
1210 トランジスタ
1213 トランジスタ
1214 トランジスタ
1220 回路
3001 配線
3002 配線
3003 配線
3004 配線
3005 配線
3200 トランジスタ
3300 トランジスタ
3400 容量素子
5000 筐体
5001 表示部
5002 表示部
5003 スピーカ
5004 LEDランプ
5005 操作キー
5006 接続端子
5007 センサ
5008 マイクロフォン
5009 スイッチ
5010 赤外線ポート
5011 記録媒体読込部
5012 支持部
5013 イヤホン
5014 アンテナ
5015 シャッターボタン
5016 受像部
5017 充電器
7302 筐体
7304 表示パネル
7305 アイコン
7306 アイコン
7311 操作ボタン
7312 操作ボタン
7313 接続端子
7321 バンド
7322 留め金

Claims (1)

  1. 基材と、表示素子と、検知素子と、を有し、
    前記基材は、透光性を備え、
    前記表示素子は、前記基材と重なる領域を備え、
    前記検知素子は、前記表示素子と前記基材の間に配設され、
    前記表示素子は、前記基材がある側に表示をする機能を備え、
    前記検知素子は、前記基材がある側に近接または接触するものを検知する機能を備え、
    前記検知素子は、
    第1の導電膜と、
    前記第1の導電膜および前記基材の間に第2の導電膜と、
    前記第1の導電膜および前記第2の導電膜の間に絶縁膜と、を備えるタッチパネル。
JP2021064189A 2015-05-04 2021-04-05 電子機器 Withdrawn JP2021121925A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023111241A JP2023118912A (ja) 2015-05-04 2023-07-06 タッチパネル

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015094488 2015-05-04
JP2015094488 2015-05-04
JP2016092869A JP2016212870A (ja) 2015-05-04 2016-05-04 タッチパネル、情報処理装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2016092869A Division JP2016212870A (ja) 2015-05-04 2016-05-04 タッチパネル、情報処理装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023111241A Division JP2023118912A (ja) 2015-05-04 2023-07-06 タッチパネル

Publications (1)

Publication Number Publication Date
JP2021121925A true JP2021121925A (ja) 2021-08-26

Family

ID=57222607

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2016092869A Withdrawn JP2016212870A (ja) 2015-05-04 2016-05-04 タッチパネル、情報処理装置
JP2021064189A Withdrawn JP2021121925A (ja) 2015-05-04 2021-04-05 電子機器
JP2023111241A Pending JP2023118912A (ja) 2015-05-04 2023-07-06 タッチパネル

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2016092869A Withdrawn JP2016212870A (ja) 2015-05-04 2016-05-04 タッチパネル、情報処理装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023111241A Pending JP2023118912A (ja) 2015-05-04 2023-07-06 タッチパネル

Country Status (2)

Country Link
US (2) US10671204B2 (ja)
JP (3) JP2016212870A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180012285A (ko) 2015-05-28 2018-02-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 터치 패널
KR102619052B1 (ko) 2015-06-15 2023-12-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR102365490B1 (ko) 2016-07-13 2022-02-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 입출력 패널, 입출력 장치, 반도체 장치
US20180145096A1 (en) 2016-11-23 2018-05-24 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
TWI668617B (zh) 2018-08-17 2019-08-11 友達光電股份有限公司 非矩形之異形觸控裝置
US11623464B1 (en) * 2018-09-28 2023-04-11 Kids2, Inc. System and method for detection of position and motion

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013037678A (ja) * 2011-07-08 2013-02-21 Semiconductor Energy Lab Co Ltd 表示装置
JP2013224977A (ja) * 2012-04-19 2013-10-31 Toshiba Corp 表示パネル及び表示装置
JP2014053000A (ja) * 2012-08-07 2014-03-20 Japan Display Inc タッチセンサ付き表示装置、及び電子機器
JP2014164389A (ja) * 2013-02-22 2014-09-08 Kyocera Corp 携帯端末、及び携帯端末制御方法
JP2014174864A (ja) * 2013-03-12 2014-09-22 Konica Minolta Inc 画像処理装置、画像処理装置の制御方法、および画像処理装置の制御プログラム
JP2014178847A (ja) * 2013-03-14 2014-09-25 Japan Display Inc タッチパネル内蔵型表示装置
WO2014203418A1 (ja) * 2013-06-19 2014-12-24 凸版印刷株式会社 表示装置用基板および表示装置
WO2015016196A1 (ja) * 2013-07-30 2015-02-05 シャープ株式会社 表示装置およびその駆動方法

Family Cites Families (127)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP2904086B2 (ja) * 1995-12-27 1999-06-14 日本電気株式会社 半導体装置およびその製造方法
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
KR100560404B1 (ko) * 2003-11-04 2006-03-14 엘지.필립스 엘시디 주식회사 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
JP2007533021A (ja) * 2004-04-14 2007-11-15 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ タッチセンス式表示装置
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
CN102938420B (zh) 2004-11-10 2015-12-02 佳能株式会社 无定形氧化物和场效应晶体管
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置,電子裝置,和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置,電子裝置,和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101707212B (zh) 2005-11-15 2012-07-11 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
US8259078B2 (en) 2006-06-09 2012-09-04 Apple Inc. Touch screen liquid crystal display
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP4816668B2 (ja) 2008-03-28 2011-11-16 ソニー株式会社 タッチセンサ付き表示装置
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US7995041B2 (en) 2009-02-02 2011-08-09 Apple Inc. Integrated touch screen
US8217913B2 (en) 2009-02-02 2012-07-10 Apple Inc. Integrated touch screen
CN101989160A (zh) 2009-08-07 2011-03-23 铼宝科技股份有限公司 电容式触控面板
KR101746198B1 (ko) * 2009-09-04 2017-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 전자기기
TWI441119B (zh) 2010-04-02 2014-06-11 Arolltech Co Ltd 具內嵌觸控裝置之顯示器
US8804056B2 (en) 2010-12-22 2014-08-12 Apple Inc. Integrated touch screens
US8772849B2 (en) * 2011-03-10 2014-07-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
CN103314347A (zh) * 2012-01-17 2013-09-18 松下电器产业株式会社 电子设备
KR101973168B1 (ko) * 2012-08-24 2019-04-29 삼성디스플레이 주식회사 멀티 터치 및 터치 힘을 인식하는 터치 표시장치 및 그 구동 방법
TWI485490B (zh) * 2012-09-04 2015-05-21 Au Optronics Corp 防窺顯示裝置及其驅動方法
WO2014092011A1 (ja) * 2012-12-14 2014-06-19 シャープ株式会社 表示装置およびその駆動方法
KR102141459B1 (ko) 2013-03-22 2020-08-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
US9817520B2 (en) 2013-05-20 2017-11-14 Semiconductor Energy Laboratory Co., Ltd. Imaging panel and imaging device
TWI636309B (zh) 2013-07-25 2018-09-21 日商半導體能源研究所股份有限公司 液晶顯示裝置及電子裝置
KR102239367B1 (ko) 2013-11-27 2021-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 터치 패널
US9569047B2 (en) * 2013-12-31 2017-02-14 Boe Technology Group Co., Ltd. Display device and method for preparing the same
WO2015132694A1 (en) 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Touch sensor, touch panel, and manufacturing method of touch panel
JP2015187854A (ja) 2014-03-13 2015-10-29 株式会社半導体エネルギー研究所 入力装置、入出力装置
DE112015001971T5 (de) 2014-04-23 2016-12-29 Semiconductor Energy Laboratory Co., Ltd. Eingabe-/Ausgabevorrichtung und Verfahren zum Betreiben derEingabe-/Ausgabevorrichtung
JP6518133B2 (ja) 2014-05-30 2019-05-22 株式会社半導体エネルギー研究所 入力装置
KR20160114510A (ko) 2015-03-24 2016-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 터치 패널
TWI723984B (zh) 2015-03-27 2021-04-11 日商半導體能源研究所股份有限公司 觸控面板

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013037678A (ja) * 2011-07-08 2013-02-21 Semiconductor Energy Lab Co Ltd 表示装置
JP2013224977A (ja) * 2012-04-19 2013-10-31 Toshiba Corp 表示パネル及び表示装置
JP2014053000A (ja) * 2012-08-07 2014-03-20 Japan Display Inc タッチセンサ付き表示装置、及び電子機器
JP2014164389A (ja) * 2013-02-22 2014-09-08 Kyocera Corp 携帯端末、及び携帯端末制御方法
JP2014174864A (ja) * 2013-03-12 2014-09-22 Konica Minolta Inc 画像処理装置、画像処理装置の制御方法、および画像処理装置の制御プログラム
JP2014178847A (ja) * 2013-03-14 2014-09-25 Japan Display Inc タッチパネル内蔵型表示装置
WO2014203418A1 (ja) * 2013-06-19 2014-12-24 凸版印刷株式会社 表示装置用基板および表示装置
WO2015016196A1 (ja) * 2013-07-30 2015-02-05 シャープ株式会社 表示装置およびその駆動方法

Also Published As

Publication number Publication date
JP2023118912A (ja) 2023-08-25
US20200033991A1 (en) 2020-01-30
US10671204B2 (en) 2020-06-02
US10852870B2 (en) 2020-12-01
US20160328080A1 (en) 2016-11-10
JP2016212870A (ja) 2016-12-15

Similar Documents

Publication Publication Date Title
JP6856802B2 (ja) 表示パネル
JP7003185B2 (ja) 表示装置
JP7064565B2 (ja) 入出力装置、及び情報処理装置
JP6849386B2 (ja) 表示パネル及び情報処理装置
JP7044921B2 (ja) 表示パネル
JP2021121925A (ja) 電子機器
JP7083594B2 (ja) 表示装置
JP2017059239A (ja) 入出力装置、情報処理装置
JP6983989B2 (ja) 入出力パネル
JP6869039B2 (ja) 情報処理装置
JP2017097342A (ja) 表示装置、入出力装置、情報処理装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210427

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220208

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20220407

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220606

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221018

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20221215

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230411

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20230707