JP2017054508A - 入出力パネル、入出力装置、情報処理装置 - Google Patents

入出力パネル、入出力装置、情報処理装置 Download PDF

Info

Publication number
JP2017054508A
JP2017054508A JP2016173662A JP2016173662A JP2017054508A JP 2017054508 A JP2017054508 A JP 2017054508A JP 2016173662 A JP2016173662 A JP 2016173662A JP 2016173662 A JP2016173662 A JP 2016173662A JP 2017054508 A JP2017054508 A JP 2017054508A
Authority
JP
Japan
Prior art keywords
film
transistor
conductive film
input
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016173662A
Other languages
English (en)
Other versions
JP6807683B2 (ja
JP2017054508A5 (ja
Inventor
三宅　博之
Hiroyuki Miyake
博之 三宅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2017054508A publication Critical patent/JP2017054508A/ja
Publication of JP2017054508A5 publication Critical patent/JP2017054508A5/ja
Priority to JP2020203330A priority Critical patent/JP6983989B2/ja
Application granted granted Critical
Publication of JP6807683B2 publication Critical patent/JP6807683B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04166—Details of scanning methods, e.g. sampling time, grouping of sub areas or time sharing with display driving
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0445—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using two or more layers of sensing electrodes, e.g. using two layers of electrodes separated by a dielectric layer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】利便性または信頼性に優れた新規な入出力パネルを提供する。また、利便性または信頼性に優れた新規な入出力装置を提供する。【解決手段】表示素子と、第１の導電膜および第２の導電膜と、を含んで構成される。第１の導電膜は複数の画素回路と電気的に接続され、第２の導電膜は、表示素子が表示をする側に近接するものにより一部が遮られる電界を、第１の導電膜との間に形成するように配置される。【選択図】図１

Description

本発明の一態様は、入出力パネル、入出力装置、情報処理装置または半導体装置に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、それらの駆動方法、または、それらの製造方法、を一例として挙げることができる。
光学式のタッチパネルの一例としては、情報を表示することができる複数の表示画素と、その間に延在する光電変換素子と、を含んで構成される撮像パネルが知られている（特許文献１）。
光学式の他にも、位置入力手段としてタッチセンサを搭載した表示装置（または表示モジュール）が実用化されている。タッチセンサを搭載した表示装置（または表示モジュール）は、タッチパネル、またはタッチスクリーンなどと呼ばれている場合がある（以下、これを単に「タッチパネル」とも呼ぶ場合がある）。なお、表示装置を有しておらず、タッチセンサのみで構成されている部材に対して、そのような部材のことをタッチパネルと呼ぶ場合もある。または、タッチセンサを搭載した表示装置は、タッチセンサ付表示装置、表示装置付タッチパネル、または、表示モジュール、などとも呼ばれる場合がある。また、表示装置の内部にタッチセンサが組み込まれている場合には、インセル型タッチセンサ（またはインセル型タッチセンサ付表示装置）、または、オンセル型タッチセンサ（またはオンセル型タッチセンサ付表示装置）などとも呼ばれる場合がある。インセル型タッチセンサは、例えば、液晶素子で用いられる電極をタッチセンサ用の電極としても用いているものである。一方、オンセル型タッチセンサは、例えば、対向基板の上側（表示素子が設けられていない面側）に、タッチセンサ用の電極が形成されているものである。例えば、これらのタッチパネルなどを備える携帯情報端末としては、スマートフォン、タブレット端末などがある。（特許文献２及び特許文献３）。
特開２０１５−５２８０号公報 特開２０１１−１９７６８５号公報 特開２００９−２４４９５８号公報
本発明の一態様は、利便性または信頼性に優れた新規な入出力パネルを提供することを課題の一とする。または、利便性または信頼性に優れた新規な入出力装置を提供することを課題の一とする。または、利便性または信頼性に優れた新規な情報処理装置を提供することを課題の一とする。または、新規な入出力パネル、新規な入出力装置、新規な情報処理装置または新規な半導体装置を提供することを課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
（１）本発明の一態様は、表示素子と、第１の導電膜と、第２の導電膜を有する入出力パネルである。
そして、第１の導電膜は、表示素子と電気的に接続される。第２の導電膜は、第１の導電膜との間に、表示素子と重なる領域に近接するものにより一部が遮られる電界を、形成するように配置される。
また、表示素子は、第１の電極と第２の電極を備える。第２の電極は、第１の導電膜と重なる領域および第２の導電膜と重なる領域を備え、第１の電極は第２の電極と重なる領域を備える。
（２）また、本発明の一態様は、上記の第２の導電膜が透光性を備える領域を第１の電極と重なる領域に備える上記の入出力パネルである。
上記本発明の一態様の入出力パネルは、表示素子と、表示素子が表示をする側に近接するものにより一部が遮られる電界を形成するように配置された第１の導電膜および第２の導電膜と、を含んで構成される。これにより、近接するものに遮られる電界に基づいて導電膜の電位が変化する。その結果、利便性または信頼性に優れた新規な入出力パネルを提供することができる。
（３）また、本発明の一態様は、画素回路と、走査線と、信号線と、を有する上記の入出力パネルである。
そして、複数の画素回路が行方向に配設され、複数の画素回路が行方向と交差する列方向に配設される。
走査線は、行方向に配設される複数の画素回路と電気的に接続される。信号線は、列方向に配設される複数の画素回路と電気的に接続される。
第１の導電膜は、行方向に配設される複数の画素回路および列方向に配設される複数の画素回路と電気的に接続される。
表示素子は、画素回路と電気的に接続される。
（４）また、本発明の一態様は、上記の第１の導電膜が、行方向に延在する複数の導電膜を含む上記の入出力パネルである。
上記本発明の一態様の入出力パネルは、表示素子と、第１の導電膜および第２の導電膜と、を含んで構成される。第１の導電膜は複数の画素回路と電気的に接続され、第２の導電膜は表示素子が表示をする側に近接するものにより一部が遮られる電界を、第１の導電膜との間に形成するように配置される。これにより、表示素子が表示をする側に近接するものを検知し、その位置を知ることができる。また、近接するものの位置を検知する精度より精細な画像を表示することができる。その結果、利便性または信頼性に優れた新規な入出力パネルを提供することができる。
（５）また、本発明の一態様は、上記の表示素子が、発光性の有機化合物を含む層を、第１の電極および第２の電極の間に備える上記の入出力パネルである。
そして、第１の電極は、透光性を備える領域を、第２の電極と重なる領域に備え、第２の電極は、第１の導電膜または前記第２の導電膜の一方との間に他方を挟む領域を備える。
（６）また、本発明の一態様は、上記の画素回路が、第１のトランジスタと、第２のトランジスタと、容量素子と、を備える上記の入出力パネルである。
第１のトランジスタは、走査線と電気的に接続されるゲート電極および信号線と電気的に接続される第１の電極を備える。
第２のトランジスタは、第１のトランジスタの第２の電極と電気的に接続されるゲート電極、第１の導電膜と電気的に接続される第１の電極および表示素子の第１の電極と電気的に接続される第２の電極を備える。
容量素子は、第２のトランジスタのゲート電極に電気的に接続される第１の電極および第２のトランジスタの第２の電極と電気的に接続される第２の電極を備える。
上記本発明の一態様の入出力パネルは、表示素子と、表示素子が表示をする側に近接するものにより一部が遮られる電界を形成するように配置される第１の導電膜および第２の導電膜と、を含んで構成される。これにより、近接するものを検知することができる。また、第１の導電膜を用いて表示素子に電力を供給することができる。その結果、利便性または信頼性に優れた新規な入出力パネルを提供することができる。
（７）また、本発明の一態様は、上記のトランジスタがインジウム、ガリウム、亜鉛および酸素を含む上記の入出力パネルである。
（８）また、本発明の一態様は、上記の第２の導電膜が、インジウム、ガリウム、亜鉛および酸素を含む、上記の入出力パネルである。
上記本発明の一態様の入出力パネルは、表示素子と、表示素子が表示をする側に近接するものにより一部が遮られる電界を形成するように配置された第１の導電膜および第２の導電膜と、を含んで構成される。これにより、近接するものを検知することができる。また、トランジスタの一部を作製する工程を利用して、第２の導電膜を形成することができる。その結果、利便性または信頼性に優れた新規な入出力パネルを提供することができる。
（９）また、本発明の一態様は、上記の入出力パネルと、駆動回路と、を有する入出力装置である。
そして、駆動回路は、入出力パネルと電気的に接続される。
駆動回路は、探索信号を、第１の導電膜または第２の導電膜の一方に供給する機能を備える。また、駆動回路は、検知信号を、第１の導電膜または第２の導電膜の他方から供給される電位に基づいて生成する機能を備える。
上記本発明の一態様の入出力装置は、探索信号を供給され、近接するものにより一部が遮られる電界に基づいて変化する電位を供給する機能を備える入出力パネルと、探索信号を供給し、供給される電位に基づいて検知信号を生成する機能を備える駆動回路と、を含んで構成される。これにより、近接するものにより一部が遮られる電界に基づいて変化する電位を用いて、近接するものを検知することができる。その結果、利便性または信頼性に優れた新規な入出力装置を提供することができる。
（１０）また、本発明の一態様は、演算装置と、上記の入出力装置と、を有する情報処理装置である。
そして、演算装置は、位置情報および外部情報を供給され、画像情報をおよび制御情報を供給する機能を備える。
また、入出力装置は、位置情報および外部情報を供給し、画像情報および制御情報を供給される機能を備える。
また、演算装置は、画像情報を外部情報に基づいて生成する機能を備え、制御情報を位置情報に基づいて決定し供給する機能と、を備える。
また、入出力装置は、表示部と、入力部と、通信部と、を有する。表示部は、画像情報を表示する機能を備え、入力部は、位置情報を供給する機能を備え、通信部は、外部情報を受信する機能および制御情報を送信する機能を備える。
（１１）また、本発明の一態様は、入力部が、キーボード、ハードウェアボタン、ポインティングデバイス、タッチセンサ、照度センサ、撮像装置、音声入力装置、視点入力装置、姿勢検出装置、のうち一以上を含む、上記の情報処理装置である。
これにより、例えば外部機器から受信した外部情報に基づいて画像情報を生成し、画像情報を表示部に表示することができる。また、入力部を用いて供給された位置情報に基づいて制御情報を決定し、制御情報を送信することができる。その結果、利便性または信頼性に優れた新規な情報処理装置を提供することができる。
本明細書に添付した図面では、構成要素を機能ごとに分類し、互いに独立したブロックとしてブロック図を示しているが、実際の構成要素は機能ごとに完全に切り分けることが難しく、一つの構成要素が複数の機能に係わることもあり得る。
本明細書においてトランジスタが有するソースとドレインは、トランジスタの極性及び各端子に与えられる電位の高低によって、その呼び方が入れ替わる。一般的に、ｎチャネル型トランジスタでは、低い電位が与えられる端子がソースと呼ばれ、高い電位が与えられる端子がドレインと呼ばれる。また、ｐチャネル型トランジスタでは、低い電位が与えられる端子がドレインと呼ばれ、高い電位が与えられる端子がソースと呼ばれる。本明細書では、便宜上、ソースとドレインとが固定されているものと仮定して、トランジスタの接続関係を説明する場合があるが、実際には上記電位の関係に従ってソースとドレインの呼び方が入れ替わる。
本明細書においてトランジスタのソースとは、活性層として機能する半導体膜の一部であるソース領域、或いは上記半導体膜に接続されたソース電極を意味する。同様に、トランジスタのドレインとは、上記半導体膜の一部であるドレイン領域、或いは上記半導体膜に接続されたドレイン電極を意味する。また、ゲートはゲート電極を意味する。
本明細書においてトランジスタが直列に接続されている状態とは、例えば、第１のトランジスタのソースまたはドレインの一方のみが、第２のトランジスタのソースまたはドレインの一方のみに接続されている状態を意味する。また、トランジスタが並列に接続されている状態とは、第１のトランジスタのソースまたはドレインの一方が第２のトランジスタのソースまたはドレインの一方に接続され、第１のトランジスタのソースまたはドレインの他方が第２のトランジスタのソースまたはドレインの他方に接続されている状態を意味する。
本明細書において接続とは、電気的な接続を意味しており、電流、電圧または電位が、供給可能、或いは伝送可能な状態に相当する。従って、接続している状態とは、直接接続している状態を必ずしも指すわけではなく、電流、電圧または電位が、供給可能、或いは伝送可能であるように、配線、抵抗、ダイオード、トランジスタなどの回路素子を介して間接的に接続している状態も、その範疇に含む。
本明細書において回路図上は独立している構成要素どうしが接続されている場合であっても、実際には、例えば配線の一部が電極として機能する場合など、一の導電膜が、複数の構成要素の機能を併せ持っている場合もある。本明細書において接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
また、本明細書中において、トランジスタの第１の電極または第２の電極の一方がソース電極を、他方がドレイン電極を指す。
本発明の一態様によれば、利便性または信頼性に優れた新規な入出力パネルを提供できる。または、利便性または信頼性に優れた新規な入出力装置を提供できる。または、利便性または信頼性に優れた新規な情報処理装置を提供できる。または、新規な入出力パネル、新規な入出力装置、新規な情報処理装置または新規な半導体装置を提供できる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
実施の形態に係る入出力パネルの構成を説明する図。 実施の形態に係る入出力パネルの構成を説明する図。 実施の形態に係る入出力パネルの構成および入出力装置の構成を説明する図。 実施の形態に係る入出力装置の駆動方法を説明するフロー図。 実施の形態に係る入出力装置の駆動方法を説明するタイミングチャート。 実施の形態に係る入出力装置の構成を説明する図。 実施の形態に係る入出力装置の構成を説明する断面図。 実施の形態に係る入出力装置の構成を説明する断面図。 実施の形態に係る入出力装置の構成を説明する断面図。 実施の形態に係るトランジスタの構成を説明する図。 実施の形態に係るトランジスタの構成を説明する図。 実施の形態に係る情報処理装置の構成を説明するブロック図および投影図。 実施の形態に係るプログラムを説明するフロー図。 実施の形態に係る半導体装置の構成を説明する断面図および回路図。 実施の形態に係るＣＰＵの構成を説明するブロック図。 実施の形態に係る記憶素子の構成を説明する回路図。 実施の形態に係る電子機器の構成を説明する図。
本発明の一態様の入出力パネルは、表示素子と、第１の導電膜および第２の導電膜と、を含んで構成される。第１の導電膜は複数の画素回路と電気的に接続され、第２の導電膜は、表示素子が表示をする側に近接するものにより一部が遮られる電界を、第１の導電膜との間に形成するように配置される。
これにより、表示素子が表示をする側に近接するものを検知し、その位置を知ることができる。また、近接するものの位置を検知する精度より精細な画像を表示することができる。その結果、利便性または信頼性に優れた新規な入出力パネルを提供することができる。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
（実施の形態１）
本実施の形態では、本発明の一態様の入出力パネルの構成について、図１乃至図３を参照しながら説明する。
図１は本発明の一態様の入出力パネル７００Ｐの構成を説明する図である。図１（Ａ）は本発明の一態様の入出力パネルの上面図であり、図１（Ｂ）は図１（Ａ）の切断線Ｗ１−Ｗ２、Ｗ３−Ｗ４における断面図である。
図２は本発明の一態様の入出力パネル７００Ｐの構成を説明する図である。図２（Ａ）は本発明の一態様の入出力パネル７００Ｐに用いることができる画素回路７３０（ｉ，ｊ）を説明する回路図であり、図２（Ｂ）は本発明の一態様の入出力パネル７００Ｐの上面図である。
図３は本発明の一態様の入出力パネルおよび入出力装置の構成を説明する模式図である。図３（Ａ）は本発明の一態様の入出力パネル７００Ｐの構成を説明する模式図であり、図３（Ｂ）は本発明の一態様の入出力装置７００の構成を説明する模式図である。
なお、図２（Ｂ）は、図３（Ａ）に示す交差部Ｃ（ｇ，ｈ）の構成を説明する図である。
また、図１（Ａ）は、図２（Ｂ）に示す画素７０２（ｉ，ｊ）の構成を説明する図である。なお、図１（Ａ）の右側は、画素７０２（ｉ，ｊ）の構成を説明する図であり、図１（Ａ）の左側は、第１の導電膜Ｃ１（ｇ）および第２の導電膜Ｃ２（ｈ）の配置を説明する図である。
なお、本明細書において、１以上の整数を値にとる変数を符号に用いる場合がある。例えば、１以上の整数の値をとる変数ｐを含む（ｐ）を、最大ｐ個の構成要素のいずれかを特定する符号の一部に用いる場合がある。また、例えば、１以上の整数の値をとる変数ｍおよび変数ｎを含む（ｍ，ｎ）を、最大ｍ×ｎ個の構成要素のいずれかを特定する符号の一部に用いる場合がある。
＜入出力パネルの構成例１．＞
本実施の形態で説明する入出力パネル７００Ｐは、表示素子７５０（ｉ，ｊ）と、第１の導電膜Ｃ１（ｇ）と、第２の導電膜Ｃ２（ｈ）と、を有する（図１（Ａ）参照）。
第１の導電膜Ｃ１（ｇ）は、表示素子７５０（ｉ，ｊ）と電気的に接続される（図１（Ｂ）参照）。例えば、第１の導電膜Ｃ１（ｇ）は、接続部７２２ＡにおいてトランジスタＭＡの第１の電極と電気的に接続され、トランジスタＭＡの第２の電極は、接続部７２２Ｂにおいて表示素子７５０（ｉ，ｊ）の第１の電極７５１（ｉ，ｊ）と電気的に接続される。
第２の導電膜Ｃ２（ｈ）は、表示素子７５０（ｉ，ｊ）が表示をする方向（図中に大きな矢印で示す）に対向する方向から近接するものにより一部が遮られる電界を、第１の導電膜Ｃ１（ｇ）との間に形成するように配置される。例えば、行方向に延在する第１の導電膜Ｃ１（ｇ）に交差するように、列方向に延在する第２の導電膜Ｃ２（ｈ）を配置する。これにより、近接するものにより一部が遮られる電界（図中に破線の矢印で示す）が、交差する領域の近傍に形成される（図１（Ｂ）参照）。
表示素子７５０（ｉ，ｊ）は、第１の電極７５１（ｉ，ｊ）と、第２の電極７５２と、を備える。
第２の電極７５２は、第１の導電膜Ｃ１（ｇ）と重なる領域および第２の導電膜Ｃ２（ｈ）と重なる領域を備える。
また、第１の電極７５１（ｉ，ｊ）は、第２の電極７５２と重なる領域を備える。
また、第２の導電膜Ｃ２（ｈ）は、透光性を備える領域を、第１の電極７５１（ｉ，ｊ）と重なる領域に備えることができる（図１（Ｂ）参照）。
本実施の形態で説明する入出力パネルは、表示素子と、表示素子が表示をする側に近接するものにより一部が遮られる電界を形成するように配置された第１の導電膜および第２の導電膜と、を含んで構成される。これにより、近接するものに遮られる電界に基づいて導電膜の電位が変化する。その結果、利便性または信頼性に優れた新規な入出力パネルを提供することができる。
また、本実施の形態で説明する入出力パネル７００Ｐは、複数の画素回路と、複数の走査線と、複数の信号線と、を有する（図２（Ｂ）参照）。例えば、入出力パネル７００Ｐは、画素回路７３０（ｉ，ｊ）、走査線Ｇ（ｉ）および信号線Ｓ（ｊ）を有する。
複数の画素回路は、行方向（図中に矢印Ｒで示す方向）に配設される。また、複数の画素回路は、行方向と交差する列方向（図中に矢印Ｃで示す方向）に配設される。
走査線Ｇ（ｉ）は、行方向に配設される複数の画素回路と電気的に接続される。
信号線Ｓ（ｊ）は、列方向に配設される複数の画素回路と電気的に接続される。
第１の導電膜Ｃ１（ｇ）は、行方向に配設される複数の画素回路および列方向に配設される複数の画素回路と電気的に接続される。
表示素子７５０（ｉ，ｊ）は、画素回路７３０（ｉ，ｊ）と電気的に接続される（図２（Ａ）参照）。
また、本実施の形態で説明する入出力パネルの第１の導電膜Ｃ１（ｇ）は、行方向に延在する複数の導電膜を含む（図２（Ｂ）参照）。例えば、第１の導電膜Ｃ１（ｇ）は３本の導電膜を含む。
本実施の形態で説明する入出力パネルは、表示素子と、第１の導電膜および第２の導電膜と、を含んで構成される。第１の導電膜は複数の画素回路と電気的に接続され、第２の導電膜は表示素子が表示をする側に近接するものにより一部が遮られる電界を、第１の導電膜との間に形成するように配置される。これにより、表示素子が表示をする側に近接するものを検知し、その位置を知ることができる。また、近接するものの位置を検知する精度より精細な画像を表示することができる。その結果、利便性または信頼性に優れた新規な入出力パネルを提供することができる。
また、本実施の形態で説明する入出力パネルの表示素子７５０（ｉ，ｊ）は、発光性の有機化合物を含む層７５３を、第１の電極７５１（ｉ，ｊ）および第２の電極７５２の間に備える（図１（Ｂ）参照）。
第１の電極７５１（ｉ，ｊ）は、透光性を備える領域を、第２の電極７５２と重なる領域に備える。
第２の電極７５２は、第１の導電膜Ｃ１（ｇ）または第２の導電膜Ｃ２（ｈ）の一方との間に他方を挟む領域を備える。
また、本実施の形態で説明する入出力パネルの画素回路７３０（ｉ，ｊ）は、第１のトランジスタＭ１と、第２のトランジスタＭＡと、容量素子ＣＰと、を備える（図２（Ａ）参照）。
第１のトランジスタＭ１は、走査線Ｇ（ｉ）と電気的に接続されるゲート電極および信号線Ｓ（ｊ）と電気的に接続される第１の電極を備える。
第２のトランジスタＭＡは、第１のトランジスタＭ１の第２の電極と電気的に接続されるゲート電極、第１の導電膜Ｃ１（ｇ）と電気的に接続される第１の電極および表示素子７５０（ｉ，ｊ）の第１の電極と電気的に接続される第２の電極を備える。
容量素子ＣＰは、第２のトランジスタＭＡのゲート電極に電気的に接続される第１の電極および第２のトランジスタＭＡの第２の電極と電気的に接続される第２の電極を備える。
本実施の形態で説明する入出力パネルは、表示素子と、表示素子が表示をする側に近接するものにより一部が遮られる電界を形成するように配置される第１の導電膜および第２の導電膜と、を含んで構成される。これにより、近接するものを検知することができる。また、第１の導電膜を用いて表示素子に電力を供給することができる。その結果、利便性または信頼性に優れた新規な入出力パネルを提供することができる。
また、本実施の形態で説明する入出力パネルは、第１の導電膜Ｃ１（１）乃至第１の導電膜Ｃ１（ｐ）を備え、第１の導電膜Ｃ１（ｇ）は、これから選択される一である（図３（Ａ）参照）。
また、本実施の形態で説明する入出力パネルは、第２の導電膜Ｃ２（１）乃至第２の導電膜Ｃ２（ｑ）を備え、第２の導電膜Ｃ２（ｇ）は、これから選択される一である。
なお、ｐおよびｑは１以上の整数であり、ｇは１以上ｐ以下の整数であり、ｈは１以上ｑ以下の整数である。
また、第１の導電膜Ｃ１（ｇ）と第２の導電膜Ｃ２（ｈ）が交差する交差部Ｃ（ｇ，ｈ）を備える。交差部Ｃ（ｇ，ｈ）は、絶縁膜を第１の導電膜Ｃ１（ｇ）および第２の導電膜Ｃ２（ｈ）の間に備える。具体的には、絶縁膜７０６、絶縁膜７１６および絶縁膜７１８を備える。
また、本実施の形態で説明する入出力パネル７００Ｐは、ｍ行ｎ列の行列状に画素を有する。画素７０２（ｉ，ｊ）は、これから選択される一である。なお、ｍおよびｎは１以上の整数であり、ｉは１以上ｍ以下の整数であり、ｊは１以上ｎ以下の整数である（図３（Ｂ）参照）。
また、画素７０２（ｉ，ｊ）は、表示素子７５０（ｉ，ｊ）および表示素子７５０（ｉ，ｊ）と電気的に接続される画素回路７３０（ｉ，ｊ）を備える（図２（Ａ）参照）。
また、本実施の形態で説明する入出力パネル７００Ｐは、ｍ行の走査線を備える。走査線Ｇ（ｉ）は、これから選択される一であり、画素７０２（ｉ，１）乃至画素７０２（ｉ，ｎ）と電気的に接続される。
また、本実施の形態で説明する入出力パネル７００Ｐは、ｎ列の信号線を備える。信号線Ｓ（ｊ）は、これから選択される一であり、画素７０２（１，ｊ）乃至画素７０２（ｍ，ｊ）と電気的に接続される。
また、本実施の形態で説明する入出力パネル７００Ｐは、基材７１０、絶縁膜７２８、着色膜ＣＦ、絶縁膜７１６、絶縁膜７１８、トランジスタＭＡ、導電膜７２４および絶縁膜７０１を有する。
絶縁膜７２８は、表示素子７５０（ｉ，ｊ）と基材７１０の間に配設される。
着色膜ＣＦは、表示素子７５０（ｉ，ｊ）と基材７１０の間に配設される。
絶縁膜７１６および絶縁膜７１８は、着色膜ＣＦと基材７１０の間に配設される。
トランジスタＭＡは、絶縁膜７１８と基材７１０の間に配設される。
絶縁膜７０１は、トランジスタＭＡと基材７１０の間に配設される。
導電膜７２４は、導電膜７０４との間に半導体膜７０８を挟む領域を備える。
以下に、入出力パネルを構成する個々の要素について説明する。なお、これらの構成は明確に分離できず、一つの構成が他の構成を兼ねる場合や他の構成の一部を含む場合がある。
例えば、第１の導電膜Ｃ１（ｇ）は、近接センサを構成する一の電極であるとともに表示素子７５０（ｉ，ｊ）に電力を供給する配線でもある。
《構成》
本発明の一態様の入出力パネルは、表示素子７５０（ｉ，ｊ）、第１の導電膜Ｃ１（ｇ）、第２の導電膜Ｃ２（ｈ）、第１の電極７５１（ｉ，ｊ）、第２の電極７５２、画素回路７３０（ｉ，ｊ）、走査線Ｇ（ｉ）または信号線Ｓ（ｊ）を有する。
また、本発明の一態様の入出力パネルは、絶縁膜７０６、絶縁膜７１６、絶縁膜７１８、絶縁膜７２８または絶縁膜７０１を有する。
また、本発明の一態様の入出力パネルは、基材７１０、着色膜ＣＦ、導電膜７２４またはトランジスタＭＡを有する。
《基材７１０》
作製工程中の熱処理に耐えうる程度の耐熱性を有する材料を基材７１０等に用いることができる。
例えば、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の面積が大きなガラス基板を基材７１０等に用いることができる。これにより、大型の表示装置を作製することができる。
有機材料、無機材料または有機材料と無機材料等の複合材料等を基材７１０等に用いることができる。例えば、ガラス、セラミックス、金属等の無機材料を基材７１０等に用いることができる。
具体的には、無アルカリガラス、ソーダ石灰ガラス、カリガラス、クリスタルガラス、石英またはサファイア等を、基材７１０等に用いることができる。具体的には、無機酸化物膜、無機窒化物膜または無機酸窒化物膜等を、基材７１０等に用いることができる。例えば、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜等を、基材７１０等に用いることができる。ステンレス・スチールまたはアルミニウム等を、基材７１０等に用いることができる。
例えば、シリコンや炭化シリコンからなる単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板等を基材７１０等に用いることができる。これにより、半導体素子を基材７１０等に形成することができる。
例えば、樹脂、樹脂フィルムまたはプラスチック等の有機材料を基材７１０等に用いることができる。具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネートまたはアクリル樹脂等の樹脂フィルムまたは樹脂板を、基材７１０等に用いることができる。
例えば、金属板、薄板状のガラス板または無機材料等の膜を樹脂フィルム等に貼り合わせた複合材料を基材７１０等に用いることができる。例えば、繊維状または粒子状の金属、ガラスもしくは無機材料等を樹脂フィルムに分散した複合材料を、基材７１０等に用いることができる。例えば、繊維状または粒子状の樹脂もしくは有機材料等を無機材料に分散した複合材料を、基材７１０等に用いることができる。
また、単層の材料または複数の層が積層された材料を、基材７１０等に用いることができる。例えば、基材と基材に含まれる不純物の拡散を防ぐ絶縁膜等が積層された材料を、基材７１０等に用いることができる。具体的には、ガラスとガラスに含まれる不純物の拡散を防ぐ酸化シリコン層、窒化シリコン層または酸化窒化シリコン層等から選ばれた一または複数の膜が積層された材料を、基材７１０等に用いることができる。または、樹脂と樹脂を透過する不純物の拡散を防ぐ酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜等が積層された材料を、基材７１０等に用いることができる。
具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネート若しくはアクリル樹脂等の樹脂フィルム、樹脂板または積層体等を基材７１０等に用いることができる。
具体的には、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミド等）、ポリイミド、ポリカーボネートまたはアクリル樹脂、ウレタン樹脂、エポキシ樹脂もしくはシリコーンなどのシロキサン結合を有する樹脂を含む材料を基材７１０等に用いることができる。
具体的には、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）またはアクリル等を基材７１０等に用いることができる。
また、紙または木材などを基材７１０等に用いることができる。
例えば、可撓性を有する基板を基材７１０等に用いることができる。
なお、トランジスタまたは容量素子等を基材７１０等に直接形成する方法を用いることができる。また、例えば作製工程中に加わる熱に耐熱性を有する工程用の基板にトランジスタまたは容量素子等を形成し、形成されたトランジスタまたは容量素子等を基材７１０等に転置する方法を用いることができる。これにより、例えば可撓性を有する基板にトランジスタまたは容量素子等を形成できる。
《第１の導電膜Ｃ１（ｇ）、第２の導電膜Ｃ２（ｈ）、導電膜７２４》
導電性を備える材料を第１の導電膜Ｃ１（ｇ）、第２の導電膜Ｃ２（ｈ）または導電膜７２４等に用いることができる。
例えば、無機導電性材料、有機導電性材料、金属または導電性セラミックスなどを第１の導電膜Ｃ１（ｇ）、第２の導電膜Ｃ２（ｈ）または導電膜７２４等に用いることができる。
具体的には、アルミニウム、金、白金、銀、銅、クロム、タンタル、チタン、モリブデン、タングステン、ニッケル、鉄、コバルト、パラジウムまたはマンガンから選ばれた金属元素などを、第１の導電膜Ｃ１（ｇ）、第２の導電膜Ｃ２（ｈ）または導電膜７２４等に用いることができる。または、上述した金属元素を含む合金などを、第１の導電膜Ｃ１（ｇ）、第２の導電膜Ｃ２（ｈ）または導電膜７２４等に用いることができる。特に、銅とマンガンの合金がウエットエッチング法を用いた微細加工に好適である。
具体的には、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等を第１の導電膜Ｃ１（ｇ）、第２の導電膜Ｃ２（ｈ）または導電膜７２４等に用いることができる。
具体的には、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などの導電性酸化物を、第１の導電膜Ｃ１（ｇ）、第２の導電膜Ｃ２（ｈ）または導電膜７２４等に用いることができる。
具体的には、後述する方法を用いて抵抗率が制御された酸化物半導体膜を、第１の導電膜Ｃ１（ｇ）、第２の導電膜Ｃ２（ｈ）または導電膜７２４等に用いることができる。
例えば、グラフェンまたはグラファイトを含む膜を第１の導電膜Ｃ１（ｇ）、第２の導電膜Ｃ２（ｈ）または導電膜７２４等に用いることができる。
具体的には、酸化グラフェンを含む膜を形成し、酸化グラフェンを含む膜を還元することにより、グラフェンを含む膜を形成することができる。還元する方法としては、熱を加える方法や還元剤を用いる方法等を挙げることができる。
例えば、導電性高分子を第１の導電膜Ｃ１（ｇ）、第２の導電膜Ｃ２（ｈ）または導電膜７２４等に用いることができる。
《走査線Ｇ（ｉ）、信号線Ｓ（ｊ）》
導電性を備える材料を、走査線Ｇ（ｉ）または信号線Ｓ（ｊ）に用いることができる。例えば、第１の導電膜Ｃ１（ｇ）または第２の導電膜Ｃ２（ｈ）等に用いることができる材料を走査線Ｇ（ｉ）、信号線Ｓ（ｊ）に用いることができる。
《第１の電極７５１（ｉ，ｊ）、第２の電極７５２》
導電性を備える材料を、第１の電極７５１（ｉ，ｊ）または第２の電極７５２に用いることができる。例えば、第１の導電膜Ｃ１（ｇ）または第２の導電膜Ｃ２（ｈ）等に用いることができる材料構成を第１の電極７５１（ｉ，ｊ）または第２の電極７５２に用いることができる。
《絶縁膜７０６、絶縁膜７１６、絶縁膜７１８、絶縁膜７２８、絶縁膜７０１》
例えば、絶縁性の無機材料、絶縁性の有機材料または無機材料と有機材料を含む絶縁性の複合材料を、絶縁膜７０６、絶縁膜７１６、絶縁膜７１８、絶縁膜７２８または絶縁膜７０１等に用いることができる。
具体的には、無機酸化物膜、無機窒化物膜または無機酸化窒化物膜またはこれらから選ばれた複数を積層した積層材料を、絶縁膜７０６、絶縁膜７１６、絶縁膜７１８、絶縁膜７２８または絶縁膜７０１等に用いることができる。例えば、酸化珪素膜、窒化珪素膜または酸化窒化珪素膜またはこれらから選ばれた複数を積層した積層材料を用いることができる。
具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネート、ポリシロキサン若しくはアクリル樹脂等またはこれらから選択された複数の樹脂の積層材料もしくは複合材料などを絶縁膜７０６、絶縁膜７１６、絶縁膜７１８、絶縁膜７２８または絶縁膜７０１等に用いることができる。また、感光性を有する材料を用いて形成してもよい。
例えば、ポリイミド、エポキシ樹脂、アクリル樹脂等を絶縁膜７２８等に用いることができる。
《表示素子７５０（ｉ，ｊ）》
例えば、光の反射を制御する機能を備える表示素子、光の透過を制御する機能を備える表示素子または発光素子等を、表示素子７５０（ｉ，ｊ）等に用いることができる。
具体的には、液晶素子と偏光板を組み合わせた構成またはシャッター方式のＭＥＭＳ表示素子等を表示素子７５０（ｉ，ｊ）等に用いることができる。
《発光性の有機化合物を含む層７５３》
蛍光または三重項励起状態を経由して光を発する有機化合物を含む層を、発光性の有機化合物を含む層７５３に用いることができる。
また、単一の層または複数の層が積層された構造を、発光性の有機化合物を含む層７５３に用いることができる。
例えば、電子に比べて正孔の移動度が優れる材料を含む層、正孔に比べて電子の移動度が優れる材料を含む層等を用いることができる。
例えば、白色の光を射出するように積層された構成を発光性の有機化合物を含む層７５３に用いることができる。
例えば、構成が異なる複数の発光性の有機化合物を含む層７５３を一の入出力パネルに用いることができる。
具体的には、赤色の光を発する発光性の有機化合物を含む層と、緑色の光を発する発光性の有機化合物を含む層と、青色の光を発する発光性の有機化合物を含む層と、を一の入出力パネルに用いることができる。
《着色膜ＣＦ》
所定の色の光を透過する材料を着色膜ＣＦに用いることができる。これにより、例えば着色膜ＣＦをカラーフィルターに用いることができる。
例えば、青色の光を透過する材料、緑色の光を透過する材料、赤色の光を透過する材料、黄色の光を透過する材料または白色の光を透過する材料などを着色膜ＣＦに用いることができる。
《画素回路７３０（ｉ，ｊ）》
例えば、走査線Ｇ（ｉ）、信号線Ｓ（ｊ）および第１の導電膜Ｃ１（ｇ）と電気的に接続され、表示素子７５０（ｉ，ｊ）を駆動する機能を備える画素回路を画素回路７３０（ｉ，ｊ）に用いることができる。
スイッチおよび容量素子等を画素回路７３０（ｉ，ｊ）に用いることができる。また、例えば、トランジスタ、ダイオード、抵抗素子、容量素子またはインダクタなどを用いることができる。
例えば、単数または複数のトランジスタをスイッチに用いることができる。または、並列に接続された複数のトランジスタ、直列に接続された複数のトランジスタ、直列と並列が組み合わされて接続された複数のトランジスタを、一のスイッチに用いることができる。
例えば、容量素子を、表示素子７５０（ｉ，ｊ）の第１の電極７５１（ｉ，ｊ）と、第１の電極７５１（ｉ，ｊ）と重なる領域を備える導電膜と、を用いて形成してもよい。
《トランジスタＭ１、トランジスタＭＡ》
例えば、ボトムゲート型またはトップゲート型等のトランジスタをトランジスタＭ１またはトランジスタＭＡに用いることができる。
例えば、１４族の元素を含む半導体を半導体膜に用いるトランジスタを利用することができる。具体的には、シリコンを含む半導体を半導体膜に用いることができる。例えば、単結晶シリコン、ポリシリコン、微結晶シリコンまたはアモルファスシリコンなどを半導体膜に用いたトランジスタを用いることができる。
例えば、酸化物半導体を半導体膜に用いるトランジスタを利用することができる。具体的には、インジウムを含む酸化物半導体またはインジウムとガリウムと亜鉛を含む酸化物半導体を半導体膜に用いることができる。
一例を挙げれば、アモルファスシリコンを半導体膜に用いたトランジスタと比較して、オフ状態におけるリーク電流が小さいトランジスタをトランジスタＭ１またはトランジスタＭＡに用いることができる。具体的には、酸化物半導体を半導体膜７０８に用いたトランジスタをトランジスタＭ１またはトランジスタＭＡに用いることができる。
これにより、アモルファスシリコンを半導体膜に用いたトランジスタを利用する画素回路と比較して、画素回路が画像信号を保持することができる時間を長くすることができる。具体的には、フリッカーの発生を抑制しながら、選択信号を３０Ｈｚ未満、好ましくは１Ｈｚ未満より好ましくは一分に一回未満の頻度で供給することができる。その結果、情報処理装置の使用者に蓄積する疲労を低減することができる。また、駆動に伴う消費電力を低減することができる。
トランジスタＭＡは、半導体膜７０８および半導体膜７０８と重なる領域を備える導電膜７０４を備える（図１（Ｂ）参照）。また、トランジスタＭＡは、導電膜７１２Ａおよび導電膜７１２Ｂを備える。
なお、導電膜７０４はゲート電極の機能を備え、絶縁膜７０６はゲート絶縁膜の機能を備える。また、導電膜７１２Ａはソース電極の機能またはドレイン電極の機能の一方を備え、導電膜７１２Ｂはソース電極の機能またはドレイン電極の機能の他方を備える。
《容量素子ＣＰ》
例えば、導電膜７０４と、導電膜７０４と重なる領域を備える導電膜７１２Ａと、導電膜７０４および導電膜７１２Ａの間に配設される絶縁膜７０６と、を備える積層構造を、容量素子ＣＰに用いることができる（図１（Ｂ）参照）。
＜酸化物半導体の抵抗率の制御方法＞
酸化物半導体膜の抵抗率を制御する方法について説明する。
所定の抵抗率を備える酸化物半導体膜を、半導体膜７０８、第１の導電膜Ｃ１（ｇ）、第２の導電膜Ｃ２（ｈ）または導電膜７２４等に用いることができる。
例えば、酸化物半導体膜に含まれる水素、水等の不純物の濃度及び／又は膜中の酸素欠損を制御する方法を、酸化物半導体膜の抵抗率を制御する方法に用いることができる。
具体的には、プラズマ処理を水素、水等の不純物濃度及び／又は膜中の酸素欠損を増加または低減する方法に用いることができる。
具体的には、希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅ）、水素、ボロン、リン及び窒素の中から選ばれた一種以上を含むガスを用いて行うプラズマ処理を適用できる。例えば、Ａｒ雰囲気下でのプラズマ処理、Ａｒと水素の混合ガス雰囲気下でのプラズマ処理、アンモニア雰囲気下でのプラズマ処理、Ａｒとアンモニアの混合ガス雰囲気下でのプラズマ処理、または窒素雰囲気下でのプラズマ処理などを適用できる。これにより、キャリア密度が高く、抵抗率が低い酸化物半導体膜にすることができる。
または、イオン注入法、イオンドーピング法またはプラズマイマージョンイオンインプランテーション法などを用いて、水素、ボロン、リンまたは窒素を酸化物半導体膜に注入して、抵抗率が低い酸化物半導体膜にすることができる。
または、水素を含む絶縁膜を酸化物半導体膜に接して形成し、絶縁膜から酸化物半導体膜に水素を拡散させる方法を用いることができる。これにより、酸化物半導体膜のキャリア密度を高め、抵抗率を低くすることができる。
例えば、膜中の含有水素濃度が１×１０２２ａｔｏｍｓ／ｃｍ３以上の絶縁膜を酸化物半導体膜に接して形成することで、効果的に水素を酸化物半導体膜に含有させることができる。具体的には、窒化シリコン膜を酸化物半導体膜に接して形成する絶縁膜に用いることができる。
酸化物半導体膜に含まれる水素は、金属原子と結合する酸素と反応して水になると共に、酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損を形成する。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合することで、キャリアである電子を生成する場合がある。これにより、キャリア密度が高く、抵抗率が低い酸化物半導体膜にすることができる。
具体的には、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素濃度が、８×１０１９ａｔｏｍｓ／ｃｍ３以上、好ましくは１×１０２０ａｔｏｍｓ／ｃｍ３以上、より好ましくは５×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物半導体を第１の導電膜Ｃ１（ｇ）、第２の導電膜Ｃ２（ｈ）または導電膜７２４に好適に用いることができる。
一方、抵抗率の高い酸化物半導体をトランジスタのチャネルが形成される半導体膜に用いることができる。具体的には半導体膜７０８に好適に用いることができる。
例えば、酸素を含む絶縁膜、別言すると、酸素を放出することが可能な絶縁膜を酸化物半導体に接して形成し、絶縁膜から酸化物半導体膜に酸素を供給させて、膜中または界面の酸素欠損を補填することができる。これにより、抵抗率が高い酸化物半導体膜にすることができる。
例えば、酸化シリコン膜または酸化窒化シリコン膜を、酸素を放出することが可能な絶縁膜に用いることができる。
酸素欠損が補填され、水素濃度が低減された酸化物半導体膜は、高純度真性化、又は実質的に高純度真性化された酸化物半導体膜といえる。ここで、実質的に真性とは、酸化物半導体膜のキャリア密度が、８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０／ｃｍ３未満であることを指す。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度を低減することができる。
また、高純度真性または実質的に高純度真性である酸化物半導体膜を備えるトランジスタは、オフ電流が著しく小さく、チャネル幅が１×１０６μｍでチャネル長Ｌが１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０−１３Ａ以下という特性を備えることができる。
上述した高純度真性または実質的に高純度真性である酸化物半導体膜をチャネル領域に用いるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。
具体的には、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素濃度が、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、５×１０１８ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下である酸化物半導体を、トランジスタのチャネルが形成される半導体膜に好適に用いることができる。
なお、半導体膜７０８よりも水素濃度及び／又は酸素欠損量が多く、抵抗率が低い酸化物半導体膜を、導電膜７２４に用いる。
また、半導体膜７０８に含まれる水素濃度の２倍以上、好ましくは１０倍以上の濃度の水素を含む膜を、導電膜７２４に用いることができる。
また、半導体膜７０８の抵抗率の１×１０−８倍以上１×１０−１倍未満の抵抗率を備える膜を、導電膜７２４に用いることができる。
具体的には、１×１０−３Ωｃｍ以上１×１０４Ωｃｍ未満、好ましくは、１×１０−３Ωｃｍ以上１×１０−１Ωｃｍ未満である膜を、導電膜７２４に用いることができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態２）
本実施の形態では、本発明の一態様の入出力装置の構成について、図３を参照しながら説明する。
図３は本発明の一態様の入出力パネルおよび入出力装置の構成を説明する模式図である。図３（Ａ）は本発明の一態様の入出力パネルの構成を説明する模式図であり、図３（Ｂ）は本発明の一態様の入出力装置の構成を説明する模式図である。
なお、本発明の一態様の入出力装置は、駆動回路を有する点が、図３（Ａ）を参照しながら説明する入出力パネルとは異なる。ここでは、異なる部分について詳細に説明し、同様の構成を用いることができる部分について上記の説明を援用する。
＜入出力装置の構成例＞
本実施の形態で説明する入出力装置７００は、入出力パネル７００Ｐと、駆動回路と、を有する（図３（Ｂ）参照）。
駆動回路は、入出力パネル７００Ｐと電気的に接続される。
駆動回路は、探索信号を、第１の導電膜Ｃ１（ｇ）または第２の導電膜Ｃ２（ｈ）の一方に供給する機能を備える。また、駆動回路は、検知信号を、第１の導電膜Ｃ１（ｇ）または第２の導電膜Ｃ２（ｈ）の他方から供給される電位に基づいて生成する機能を備える。
本実施の形態で説明する入出力装置は、探索信号を供給され、近接するものにより一部が遮られる電界に基づいて変化する電位を供給する機能を備える入出力パネルと、探索信号を供給し、供給される電位に基づいて検知信号を生成する機能を備える駆動回路と、を含んで構成される。これにより、近接するものにより一部が遮られる電界に基づいて変化する電位を用いて、近接するものを検知することができる。その結果、利便性または信頼性に優れた新規な入出力装置を提供することができる。
また、本実施の形態で説明する入出力装置が備える駆動回路は、発振回路ＯＳＣおよび検知回路ＤＣを備える。
発振回路ＯＳＣは、第１の導電膜Ｃ１（ｇ）と電気的に接続され、探索信号を供給する機能を備える。例えば、矩形波、のこぎり波また三角波等を探索信号に用いることができる。
検知回路ＤＣは、第２の導電膜Ｃ２（ｈ）と電気的に接続され、第２の導電膜Ｃ２（ｈ）の電位の変化に基づいて検知信号を供給する機能を備える。
また、本実施の形態で説明する入出力装置は、駆動回路ＧＤを備える。駆動回路ＧＤは、走査線Ｇ（ｉ）と電気的に接続され、選択信号を供給する機能を備える。
また、本実施の形態で説明する入出力装置は、駆動回路ＳＤを備える。駆動回路ＳＤは、信号線Ｓ（ｊ）と電気的に接続され、画像信号を供給する機能を備える。
以下に、入出力装置を構成する個々の要素について説明する。なお、これらの構成は明確に分離できず、一つの構成が他の構成を兼ねる場合や他の構成の一部を含む場合がある。
例えば、第１の導電膜Ｃ１（ｇ）は、近接センサを構成する一の電極であるとともに表示素子７５０（ｉ，ｊ）に電力を供給する配線でもある。
《構成》
本発明の一態様の入出力装置は、入出力パネルまたは駆動回路を有する。
また、本発明の一態様の入出力装置は、発振回路ＯＳＣ、検知回路ＤＣ、駆動回路ＧＤまたは駆動回路ＳＤを有する。
《入出力パネル》
例えば、実施の形態１で説明する入出力パネル７００Ｐを、入出力装置に用いることができる。
《駆動回路》
例えば、発振回路ＯＳＣおよび検知回路ＤＣを駆動回路に用いることができる。
例えば、矩形波、のこぎり波また三角波等を生成することができる発振回路を、駆動回路に用いることができる。これにより、生成した信号を探索信号に用いることができる。
例えば、接続された第２の導電膜Ｃ２（ｈ）の電位の変化を増幅することができる増幅回路を、検知回路ＤＣに用いることができる。これにより、第２の導電膜Ｃ２（ｈ）の電位の変化を増幅し、検知信号として供給することができる。
例えば、トランジスタ、容量素子等を駆動回路に用いることができる。
具体的には、トランジスタＭＡに用いることができるトランジスタを駆動回路に用いることができる。例えば、トランジスタＭＡとおなじ構成を備えるトランジスタを駆動回路に用いることができる。または、トランジスタＭＡと異なる構成を備えるトランジスタを駆動回路に用いることができる。
《駆動回路ＧＤ》
シフトレジスタ等のさまざまな順序回路等を駆動回路ＧＤに用いることができる。
例えば、トランジスタ、容量素子等を駆動回路ＧＤに用いることができる。
具体的には、トランジスタＭＡに用いることができるトランジスタを駆動回路ＧＤに用いることができる。例えば、トランジスタＭＡとおなじ構成を備えるトランジスタを駆動回路ＧＤに用いることができる。または、トランジスタＭＡと異なる構成を備えるトランジスタを駆動回路ＧＤに用いることができる。
《駆動回路ＳＤ》
例えば、トランジスタ、容量素子等を駆動回路に用いることができる。具体的には、駆動回路ＧＤに用いることができる構成を駆動回路ＳＤに用いることができる。
例えば、集積回路を駆動回路ＳＤに用いることができる。具体的には、シリコン基板上に形成された集積回路を用いることができる。
例えば、ＣＯＧ（Ｃｈｉｐ ｏｎ ｇｌａｓｓ）法を用いて駆動回路ＳＤを実装できる。具体的には、信号線Ｓ（ｊ）と電気的に接続されたパッドに、異方性導電膜を用いて、駆動回路ＳＤを実装できる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態３）
本実施の形態では、本発明の一態様の入出力装置の駆動方法について、図２乃至図５を参照しながら説明する。
図４は本発明の一態様の入出力装置の駆動方法を説明するフロー図である。図５は本発明の一態様の入出力装置の駆動方法を説明するタイミングチャートである。
＜入出力装置の駆動方法例＞
本実施の形態で説明する入出力装置の駆動方法は、以下の二つのステップを有する（図４参照）。
第１のステップにおいて、選択信号を、第１の導電膜Ｃ１（ｇ）と電気的に接続される画素回路と電気的に接続される走査線に所定の順番で供給する（図４（Ｕ１）参照）。
例えば、期間Ｒ１において、選択信号ＧＯＵＴ［ｉ−２］を走査線Ｇ（ｉ−２）に、選択信号ＧＯＵＴ［ｉ−１］を走査線Ｇ（ｉ−１）に、選択信号ＧＯＵＴ［ｉ］を走査線Ｇ（ｉ）に、所定の順番に供給する（図２（Ｂ）および図５参照）。これにより、走査線Ｇ（ｉ−２）乃至走査線Ｇ（ｉ）のそれぞれと電気的に接続される画素回路に画像信号が書き込まれる。
第２のステップにおいて、探索信号ＡＮＯ［ｇ］を第１の導電膜Ｃ１（ｇ）に供給し、第１の導電膜Ｃ１（ｇ）と重なる領域を備える第２の導電膜Ｃ２（１）乃至第２の導電膜Ｃ２（ｑ）の電位の変化を、検知信号として取得する（図４（Ｕ２）参照）。
例えば、期間Ｒ２において、第２の導電膜Ｃ２（１）乃至第２の導電膜Ｃ２（ｑ）の電位の変化を、検知信号として取得する（図３（Ｂ）参照）。
本実施の形態で説明する入出力装置の駆動方法は、選択信号を、第１の導電膜Ｃ１（ｇ）と電気的に接続される画素回路と電気的に接続される走査線に供給する第１のステップと、当該選択信号が供給されていない期間に、第１の導電膜Ｃ１（ｇ）に探索信号を供給する第２のステップと、を含んで構成される。
画素回路に選択信号が供給される期間を避けて、第１の導電膜Ｃ１（ｇ）に探索信号ＡＮＯ［ｇ］を供給することにより、選択信号が供給されている期間に書き込まれる画像信号に与える探索信号ＡＮＯ［ｇ］の影響を、低減することができる。また、近接するものに遮られて変化する電界を、第２の導電膜Ｃ２（ｈ）の電位を用いて検知して、検知信号として供給することができる。その結果、利便性または信頼性に優れた新規な入出力装置の駆動方法を提供することができる。
なお、例えば、ｇがｎ未満である場合、期間Ｒ２において、第１の導電膜Ｃ１（ｇ＋１）と電気的に接続される画素回路と電気的に接続される走査線に、選択信号を所定の順番で供給してもよい。言い換えると、走査線Ｇ（１）乃至Ｇ（ｎ）に、所定の順番で選択信号を供給して、それぞれの走査線と電気的に接続される画素回路に画像信号を書き込みながら、電気的に接続されるすべての画素回路に画像信号が書き込まれた第１の導電膜に、探索信号を供給してもよい。これにより、選択信号が供給されている期間に書き込まれる画像信号に与える、探索信号ＡＮＯ［ｇ］の影響を低減しながら、入出力装置に画像を表示することができる。また入出力装置に近接するものの位置を検知することができる。
または、例えば、すべての選択信号ＧＯＵＴ［１］乃至選択信号ＧＯＵＴ［ｎ］を、所定の走査線Ｇ（１）乃至Ｇ（ｎ）に供給した後（たとえば期間Ｒ３の後）に、探索信号ＡＮＯ［１］乃至探索信号ＡＮＯ［ｐ］を、所定の第１の導電膜Ｃ１（１）乃至第１の導電膜Ｃ１（ｐ）に供給してもよい。言い換えると、垂直帰線期間Ｒ４に探索信号ＡＮＯ［１］乃至探索信号ＡＮＯ［ｐ］を所定の第１の導電膜Ｃ１（１）乃至第１の導電膜Ｃ１（ｐ）に供給してもよい。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態４）
本実施の形態では、本発明の一態様の入出力装置の構成について、図６乃至図９を参照しながら説明する。
図６は本発明の一態様の入出力装置の構成を説明する下面図である。
図７は本発明の一態様の入出力装置７００Ｂの構成を説明する図である。図７（Ａ）は図６に示す切断線Ｘ１−Ｘ２、Ｘ３−Ｘ４、Ｘ５−Ｘ６における本発明の一態様の入出力装置７００Ｂの断面図である。また、図７（Ｂ）は図７（Ａ）に示すトランジスタＭＢの詳細を説明する断面図であり、図７（Ｃ）は図７（Ａ）に示すトランジスタＭＤＢの詳細を説明する断面図である。
＜入出力装置の構成例１．＞
本実施の形態で説明する入出力装置７００Ｂは、表示素子７５０（ｉ，ｊ）と、第１の導電膜Ｃ１（ｇ）と、第２の導電膜Ｃ２Ｂ（ｈ）と、を有する（図７（Ａ）参照）。
第１の導電膜Ｃ１（ｇ）は、表示素子７５０（ｉ，ｊ）と電気的に接続される。例えば、第１の導電膜Ｃ１（ｇ）は、接続部７２２ＡにおいてトランジスタＭＢの第１の電極と電気的に接続され、トランジスタＭＢの第２の電極は、接続部７２２Ｂにおいて表示素子７５０（ｉ，ｊ）の第１の電極７５１（ｉ，ｊ）と電気的に接続される。
第２の導電膜Ｃ２Ｂ（ｈ）は、表示素子７５０（ｉ，ｊ）と重なる領域に近接するものにより一部が遮られる電界を、第１の導電膜Ｃ１（ｇ）との間に形成するように配置される。例えば、行方向に延在する第１の導電膜Ｃ１（ｇ）に交差するように、列方向に延在する第２の導電膜Ｃ２Ｂ（ｈ）を配置する。これにより、近接するものにより一部が遮られる電界が、交差する領域の近傍に形成される。
表示素子７５０（ｉ，ｊ）は、第１の電極７５１（ｉ，ｊ）と、第２の電極７５２と、を備える。
第２の電極７５２は、第１の導電膜Ｃ１（ｇ）と重なる領域および第２の導電膜Ｃ２Ｂ（ｈ）と重なる領域を備える。
また、第１の電極７５１（ｉ，ｊ）は、第２の電極７５２と重なる領域を備える。
本実施の形態で説明する入出力装置７００Ｂは、表示素子と、第１の導電膜および第２の導電膜と、を含んで構成される。第１の導電膜は複数の画素回路と電気的に接続され、第２の導電膜は表示素子が表示をする側に近接するものにより一部が遮られる電界を、第１の導電膜との間に形成するように配置される。これにより、表示素子が表示をする側に近接するものを検知し、その位置を知ることができる。また、近接するものの位置を検知する精度より精細な画像を表示することができる。その結果、利便性または信頼性に優れた新規な入出力装置を提供することができる。
また、本実施の形態で説明する入出力装置７００Ｂの表示素子７５０（ｉ，ｊ）は、発光性の有機化合物を含む層７５３を、第１の電極７５１（ｉ，ｊ）および第２の電極７５２の間に備える。
第１の電極７５１（ｉ，ｊ）は、透光性を備える領域を、第２の電極７５２と重なる領域に備える。
第２の電極７５２は、第１の導電膜Ｃ１（ｇ）または第２の導電膜Ｃ２Ｂ（ｈ）の一方との間に他方を挟む領域を備える。
また、入出力装置７００Ｂは、基材７１０と、基材７１０と重なる領域を備える基材７７０を有する。また、基材７１０および基材７７０の間に接合層７０５を有する。
入出力装置７００Ｂは、表示素子７５０（ｉ，ｊ）と重なる領域に開口部を備える絶縁膜７２８を有する。
入出力装置７００Ｂは、表示素子７５０（ｉ，ｊ）と基材７１０の間に絶縁膜７２１を備える。
入出力装置７００Ｂは、絶縁膜７２１と基材７１０の間にトランジスタＭＢを備える。
入出力装置７００Ｂは、絶縁膜７２１とトランジスタＭＢの間に、絶縁膜７１８を備え、絶縁膜７１８とトランジスタＭＢの間に絶縁膜７１６を備える。
トランジスタＭＢは、半導体膜７０８と、半導体膜７０８と電気的に接続する導電膜７１２Ａと、半導体膜７０８と電気的に接続する導電膜７１２Ｂと、半導体膜７０８と重なる領域を導電膜７１２Ａおよび導電膜７１２Ｂの間に備える導電膜７０４と、半導体膜７０８および導電膜７０４の間に絶縁膜７０６と、を有する。
なお、導電膜７０４はゲート電極として機能し、導電膜７１２Ａはソース電極またはドレイン電極の一方として機能し、導電膜７１２Ｂは、ソース電極またはドレイン電極の他方として機能する。
入出力装置７００Ｂは、トランジスタＭＢおよび基材７１０の間に絶縁膜７０１Ｃを有する。
入出力装置７００Ｂは、導電膜７０４との間に半導体膜７０８を挟む領域を備える導電膜７２４Ｂを有する。
入出力装置７００Ｂは、表示素子７５０（ｉ，ｊ）と電気的に接続される導電膜７１１を有する。入出力装置７００Ｂは、導電膜７１１と電気的に接続する接続部７１９を備える。接続部７１９は、例えばフレキシブルプリント基板ＦＰＣ１と導電材料ＡＣＦ１を用いて電気的に接続される。
入出力装置７００Ｂは、表示素子７５０（ｉ，ｊ）と重なる領域に機能膜７１０Ｐを有することができる。
入出力装置７００Ｂは、表示素子７５０（ｉ，ｊ）と重なる領域に着色層ＣＦを有することができる。
入出力装置７００Ｂは、基材７１０との間に表示素子７５０（ｉ，ｊ）を挟む領域を備える保護膜７７３を有することができる。保護膜７７３は、例えば、保護膜７７３ａと、保護膜７７３ｂと、保護膜７７３ｃと、が積層された構造を有することができる。
入出力装置７００Ｂは、走査線Ｇ（ｉ）と電気的に接続される駆動回路ＧＤと、信号線Ｓ（ｊ）と電気的に接続される駆動回路ＳＤと、を有することができる（図６参照）。
《構成例１．》
本発明の一態様の入出力装置は、第１の導電膜Ｃ１（ｇ）、第２の導電膜Ｃ２Ｂ（ｈ）、表示素子７５０（ｉ，ｊ）、第１の電極７５１（ｉ，ｊ）、第２の電極７５２または発光性の有機化合物を含む層７５３を有する。
また、本発明の一態様の入出力装置は、基材７１０または基材７７０を有することができる。
また、本発明の一態様の入出力装置は、導電膜７１２Ａ、導電膜７１２Ｂ、導電膜７０４、導電膜７２４Ｂ、導電膜７１１、または接続部７１９を有することができる。
また、本発明の一態様の入出力装置は、絶縁膜７０１Ｃ、絶縁膜７０６、絶縁膜７１６、絶縁膜７１８、絶縁膜７２１または絶縁膜７２８を有することができる。
また、本発明の一態様の入出力装置は、接合層７０５を有することができる。
また、本発明の一態様の入出力装置は、機能膜７１０Ｐ、着色層ＣＦ、保護膜７７３を有することができる。
また、本発明の一態様の入出力装置は、トランジスタＭＢ、半導体膜７０８、駆動回路ＧＤまたは駆動回路ＳＤを有することができる。
《表示素子７５０（ｉ，ｊ）》
例えば、実施の形態１で説明する表示素子７５０（ｉ，ｊ）等に用いることができる構成を、表示素子７５０（ｉ，ｊ）等に用いることができる。
《発光性の有機化合物を含む層７５３》
例えば、実施の形態１で説明する発光性の有機化合物を含む層７５３等に用いることができる構成を、発光性の有機化合物を含む層７５３等に用いることができる。
具体的には、白色の光を射出するように積層された構成を発光性の有機化合物を含む層７５３に用いることができる。
《第１の電極７５１（ｉ，ｊ）、第２の電極７５２》
例えば、実施の形態１で説明する第１の電極７５１（ｉ，ｊ）または第２の電極７５２等に用いることができる構成を、第１の電極７５１（ｉ，ｊ）または第２の電極７５２等に用いることができる。
《基材７１０、基材７７０》
作製工程中の熱処理に耐えうる程度の耐熱性を有する材料を基材７１０または基材７７０等に用いることができる。例えば、実施の形態１で説明する基材７１０等に用いることができる材料を、基材７１０または基材７７０等に用いることができる。
また、透光性を備える材料を基材７１０等に用いることができる。
《導電膜７１２Ａ、導電膜７１２Ｂ、導電膜７０４、導電膜７１１、接続部７１９》
導電性を備える材料を導電膜７１２Ａ、導電膜７１２Ｂ、導電膜７０４、導電膜７１１または接続部７１９等に用いることができる。例えば、実施の形態１で説明する第１の導電膜Ｃ１（ｇ）、第２の導電膜Ｃ２（ｈ）等に用いることができる材料を、導電膜７１２Ａ、導電膜７１２Ｂ、導電膜７０４、導電膜７１１または接続部７１９等に用いることができる。
《第１の導電膜Ｃ１（ｇ）》
例えば、実施の形態１で説明する第１の導電膜Ｃ１（ｇ）等に用いることができる構成を、第１の導電膜Ｃ１（ｇ）等に用いることができる。
《導電膜７２４Ｂ、第２の導電膜Ｃ２Ｂ（ｈ）》
例えば、酸化物半導体の抵抗率を制御する方法を用いて導電性が高められた酸化物半導体を、導電膜７２４Ｂおよび第２の導電膜Ｃ２Ｂ（ｈ）に用いることができる。
具体的には、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、インジウムとガリウムと亜鉛を含む酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などの導電性酸化物を、導電膜７２４Ｂおよび第２の導電膜Ｃ２Ｂ（ｈ）に用いることができる。
一例を挙げれば、導電膜７２４Ｂに酸化物半導体を用い、導電膜７２４Ｂおよび第２の導電膜Ｃ２Ｂ（ｈ）に接する絶縁膜７１８に、水素を拡散させる材料を用いることができる。これにより、導電膜７２４Ｂおよび第２の導電膜Ｃ２Ｂ（ｈ）の抵抗率を下げることができる。
《トランジスタＭＢ、トランジスタＭＤＢ》
例えば、ボトムゲート型またはトップゲート型等のトランジスタをトランジスタＭＢまたはトランジスタＭＤＢ等に用いることができる。例えば、実施の形態１で説明するトランジスタＭ１またはトランジスタＭＡ等に用いることができる構成を、トランジスタＭＢまたはトランジスタＭＤＢ等に用いることができる。
例えば、実施の形態１で説明するトランジスタＭ１またはトランジスタＭＡ等の半導体膜７０８に用いることができる構成を、トランジスタＭＢまたはトランジスタＭＤＢ等の半導体膜７０８に用いることができる。
《絶縁膜７０１Ｃ、絶縁膜７０６、絶縁膜７１６、絶縁膜７１８、絶縁膜７２１、絶縁膜７２８》
例えば、絶縁性の無機材料、絶縁性の有機材料または無機材料と有機材料を含む絶縁性の複合材料を、絶縁膜７０１Ｃ、絶縁膜７０６、絶縁膜７１６、絶縁膜７１８、絶縁膜７２１または絶縁膜７２８等に用いることができる。例えば、実施の形態１で説明する絶縁膜７０６、絶縁膜７１６、絶縁膜７１８、絶縁膜７２８または絶縁膜７０１等に用いることができる構成を、絶縁膜７０１Ｃ、絶縁膜７０６、絶縁膜７１６、絶縁膜７１８、絶縁膜７２１または絶縁膜７２８等に用いることができる。
《保護膜７７３》
例えば、絶縁性の無機材料、絶縁性の有機材料または無機材料と有機材料を含む絶縁性の複合材料を、保護膜７７３等に用いることができる。
具体的には、絶縁性の無機材料を保護膜７７３ａおよび保護膜７７３ｃに用い、絶縁性の有機材料を含む保護膜７７３ｂに用いることができる。これにより、ピンホールや細孔等の欠陥の少ない保護膜７７３を形成することができる。
これにより、保護膜７７３の水蒸気透過量を、１×１０−５ｇ／（ｍ２・ｄａｙ）以下、好ましくは１×１０−６ｇ／（ｍ２・ｄａｙ）以下、より好ましくは１×１０−７ｇ／（ｍ２・ｄａｙ）以下、さらに好ましくは１×１０−８ｇ／（ｍ２・ｄａｙ）以下にすることができる。
《接合層７０５》
無機材料、有機材料または無機材料と有機材料の複合材料等を接合層７０５に用いることができる。
例えば、熱溶融性の樹脂または硬化性の樹脂等の有機材料を、接合層７０５に用いることができる。
例えば、反応硬化型接着剤、光硬化型接着剤、熱硬化型接着剤または／および嫌気型接着剤等の有機材料を接合層７０５に用いることができる。
具体的には、エポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド樹脂、イミド樹脂、ＰＶＣ（ポリビニルクロライド）樹脂、ＰＶＢ（ポリビニルブチラル）樹脂、ＥＶＡ（エチレンビニルアセテート）樹脂等を含む接着剤を接合層７０５に用いることができる。
《機能膜７１０Ｐ》
例えば、円偏光板または反射防止膜等を機能膜７１０Ｐに用いることができる。
また、ゴミの付着を抑制する帯電防止膜、汚れの付着しにくくする撥水性の膜、使用に伴う傷の発生を抑制するハードコート膜などを、機能膜７１０Ｐに用いることができる。
《着色膜ＣＦ》
所定の色の光を透過する材料を着色膜ＣＦに用いることができる。これにより、着色膜ＣＦを例えばカラーフィルターに用いることができる。
例えば、青色の光を透過する材料、緑色の光を透過する材料、赤色の光を透過する材料、黄色の光を透過する材料または白色の光を透過する材料などを着色膜ＣＦに用いることができる。
《駆動回路ＧＤ》
シフトレジスタ等のさまざまな順序回路等を駆動回路ＧＤに用いることができる。例えば、トランジスタＭＤＢ、容量素子等を駆動回路ＧＤに用いることができる。具体的には、トランジスタＭＢと同一の工程で形成することができる半導体膜を備えるトランジスタを用いることができる。
例えば、トランジスタＭＢと同一の構成を、トランジスタＭＤに用いることができる。または、トランジスタＭＢと異なる構成をトランジスタＭＤＢに用いることができる。
具体的には、導電膜７２４を有するトランジスタをトランジスタＭＤＢに用いることができる（図７（Ｂ）参照）。
導電膜７２４および導電膜７０４の間に半導体膜７０８を配設し、導電膜７２４および半導体膜７０８の間に絶縁膜７１６を配設する。また、半導体膜７０８および導電膜７０４の間に絶縁膜７０６を配設する。例えば、導電膜７２４を、導電膜７０４と同じ電位を供給する配線と電気的に接続する。
《駆動回路ＳＤ》
例えば、集積回路を駆動回路ＳＤに用いることができる。具体的には、シリコン基板上に形成された集積回路を用いることができる。
例えば、画素回路７３０（ｉ，ｊ）と電気的に接続されるパッドに、ＣＯＧ（Ｃｈｉｐ ｏｎ ｇｌａｓｓ）法を用いて駆動回路ＳＤを実装できる。具体的には、異方性導電膜を用いて、集積回路をパッドに実装できる。なお、接続部７１９に用いることができる構成と同様の構成を、パッドに用いることができる。
＜入出力装置の構成例２．＞
本発明の一態様の入出力装置の別の構成について、図８を参照しながら説明する。
図８は本発明の一態様の入出力装置７００Ｃの構成を説明する図である。図８（Ａ）は図６に示す切断線Ｘ１−Ｘ２、Ｘ３−Ｘ４、Ｘ５−Ｘ６における本発明の一態様の入出力装置７００Ｃの断面図である。また、図８（Ｂ）は図８（Ａ）に示すトランジスタＭＣ、ＭＤＣの詳細を説明する断面図である。
なお、入出力装置７００Ｃは、導電膜７２４Ｂに換えて導電膜７２４Ｃを有する点、発光性の有機化合物を含む層７５３に換えて発光性の有機化合物を含む層７５３Ｃを有する点、着色層ＣＦを有しない点が、図７を参照しながら説明する入出力装置７００Ｂとは異なる。ここでは、異なる部分について詳細に説明し、同様の構成を用いることができる部分について上記の説明を援用する。
本実施の形態で説明する入出力装置７００Ｃは、導電膜７２４Ｃと、発光性の有機化合物を含む層７５３Ｃと、を有する。
《導電膜７２４Ｃ》
例えば、実施の形態１で説明する第１の導電膜Ｃ１（ｇ）、第２の導電膜Ｃ２（ｈ）または導電膜７２４等に用いることができる構成を、導電膜７２４Ｃ等に用いることができる。
《発光性の有機化合物を含む層７５３Ｃ》
例えば、青色の光、緑色の光または赤色の光を射出するように積層された構成を、発光性の有機化合物を含む層７５３Ｃに用いることができる。
＜入出力装置の構成例３．＞
本発明の一態様の入出力装置の別の構成について、図９を参照しながら説明する。
図９は本発明の一態様の入出力装置７００Ｅの構成を説明する図である。図９（Ａ）は図６に示す切断線Ｘ１−Ｘ２、Ｘ３−Ｘ４、Ｘ５−Ｘ６における本発明の一態様の入出力装置７００Ｅの断面図である。また、図９（Ｂ）は図９（Ａ）に示すトランジスタＭＥ、ＭＤＥの詳細を説明する断面図である。
なお、入出力装置７００Ｅは、ボトムゲート型のトランジスタＭＣまたはトランジスタＭＤＣに換えてトップゲート型のトランジスタＭＥまたはトランジスタＭＤＥを有する点が、図８を参照しながら説明する入出力装置７００Ｃとは異なる。ここでは、異なる部分について詳細に説明し、同様の構成を用いることができる部分について上記の説明を援用する。
本実施の形態で説明する入出力装置７００Ｅは、トランジスタＭＥまたはトランジスタＭＤＥを有する。
《トランジスタＭＥ》
トランジスタＭＥは、絶縁膜７０１Ｃと重なる領域を備える導電膜７０４と、絶縁膜７０１Ｃおよび導電膜７０４の間に配設される領域を備える半導体膜７０８と、を備える。なお、導電膜７０４はゲート電極の機能を備える（図９（Ｂ）参照）。
半導体膜７０８は、導電膜７０４と重ならない第１の領域７０８Ａおよび第２の領域７０８Ｂと、第１の領域７０８Ａおよび第２の領域７０８Ｂの間に導電膜７０４と重なる第３の領域７０８Ｃと、を備える。
トランジスタＭＥは、第３の領域７０８Ｃおよび導電膜７０４の間に絶縁膜７０６を備える。なお、絶縁膜７０６はゲート絶縁膜の機能を備える。
第１の領域７０８Ａおよび第２の領域７０８Ｂは、第３の領域７０８Ｃに比べて低抵抗化され、ソース領域の機能またはドレイン領域の機能を備える。
なお、実施の形態１で説明する酸化物半導体膜の抵抗率の制御方法を用いて、半導体膜７０８に第１の領域７０８Ａおよび第２の領域７０８Ｂを形成することができる。具体的には、希ガスを含むガスを用いるプラズマ処理を適用することができる。例えば、導電膜７０４をマスクに用いてプラズマ処理を施すと、第３の領域７０８Ｃの形状の一部を導電膜７０４の端部の形状に自己整合することができる。
トランジスタＭＥは、第１の領域７０８Ａと接する導電膜７１２Ａと、第２の領域７０８Ｂと接する導電膜７１２Ｂと、を備える。導電膜７１２Ａおよび導電膜７１２Ｂは、ソース電極またはドレイン電極の機能を備える。
トランジスタＭＥと同一の工程で形成できるトランジスタをトランジスタＭＤＥに用いることができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態５）
本実施の形態では、本発明の一態様の入出力装置または入出力装置に用いることができるトランジスタの構成について、図１０を参照しながら説明する。
＜半導体装置の構成例＞
図１０（Ａ）は、トランジスタ１００の上面図であり、図１０（Ｃ）は、図１０（Ａ）に示す切断線Ｘ１−Ｘ２間における切断面の断面図に相当し、図１０（Ｄ）は、図１０（Ａ）に示す切断線Ｙ１−Ｙ２間における切断面の断面図に相当する。なお、図１０（Ａ）において、煩雑になることを避けるため、トランジスタ１００の構成要素の一部（ゲート絶縁膜として機能する絶縁膜等）を省略して図示している。また、切断線Ｘ１−Ｘ２方向をチャネル長方向、切断線Ｙ１−Ｙ２方向をチャネル幅方向と呼称する場合がある。なお、トランジスタの上面図においては、以降の図面においても図１０（Ａ）と同様に、構成要素の一部を省略して図示する場合がある。
なお、トランジスタ１００を実施の形態３において説明する入出力装置７００Ｂ等に用いることができる。
例えば、トランジスタ１００をトランジスタＭＢに用いる場合は、基板１０２を絶縁膜７０１Ｃに、導電膜１０４を導電膜７０４に、絶縁膜１０６および絶縁膜１０７の積層膜を絶縁膜７０６に、酸化物半導体膜１０８を半導体膜７０８に、導電膜１１２ａを導電膜７１２Ａに、導電膜１１２ｂを導電膜７１２Ｂに、絶縁膜１１４および絶縁膜１１６の積層膜を絶縁膜７１６に、絶縁膜１１８を絶縁膜７１８に、それぞれ読み替えることができる。
トランジスタ１００は、基板１０２上のゲート電極として機能する導電膜１０４と、基板１０２及び導電膜１０４上の絶縁膜１０６と、絶縁膜１０６上の絶縁膜１０７と、絶縁膜１０７上の酸化物半導体膜１０８と、酸化物半導体膜１０８に電気的に接続されるソース電極として機能する導電膜１１２ａと、酸化物半導体膜１０８に電気的に接続されるドレイン電極として機能する導電膜１１２ｂと、を有する。また、トランジスタ１００上、より詳しくは、導電膜１１２ａ、１１２ｂ及び酸化物半導体膜１０８上には絶縁膜１１４、１１６、及び絶縁膜１１８が設けられる。絶縁膜１１４、１１６、１１８は、トランジスタ１００の保護絶縁膜としての機能を有する。
また、酸化物半導体膜１０８は、ゲート電極として機能する導電膜１０４側の第１の酸化物半導体膜１０８ａと、第１の酸化物半導体膜１０８ａ上の第２の酸化物半導体膜１０８ｂと、を有する。また、絶縁膜１０６及び絶縁膜１０７は、トランジスタ１００のゲート絶縁膜としての機能を有する。
酸化物半導体膜１０８としては、Ｉｎ−Ｍ（Ｍは、Ｔｉ、Ｇａ、Ｓｎ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、またはＨｆを表す）酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物を用いることができる。とくに、酸化物半導体膜１０８としては、Ｉｎ−Ｍ−Ｚｎ酸化物を用いると好ましい。
また、第１の酸化物半導体膜１０８ａは、Ｉｎの原子数比がＭの原子数比より多い第１の領域を有する。また、第２の酸化物半導体膜１０８ｂは、第１の酸化物半導体膜１０８ａよりもＩｎの原子数比が少ない第２の領域を有する。また、第２の領域は、第１の領域よりも薄い部分を有する。
第１の酸化物半導体膜１０８ａにＩｎの原子数比がＭの原子数比より多い第１の領域を有することで、トランジスタ１００の電界効果移動度（単に移動度、またはμＦＥという場合がある）を高くすることができる。具体的には、トランジスタ１００の電界効果移動度が１０ｃｍ２／Ｖｓを超えることが可能となる。
例えば、上記の電界効果移動度が高いトランジスタを、ゲート信号を生成するゲートドライバ（とくに、ゲートドライバが有するシフトレジスタの出力端子に接続されるデマルチプレクサ）に用いることで、額縁幅の狭い（狭額縁ともいう）半導体装置または表示装置を提供することができる。
一方で、Ｉｎの原子数比がＭの原子数比より多い第１の領域を有する第１の酸化物半導体膜１０８ａとすることで、光照射時にトランジスタ１００の電気特性が変動しやすくなる。しかしながら、本発明の一態様の半導体装置においては、第１の酸化物半導体膜１０８ａ上に第２の酸化物半導体膜１０８ｂが形成されている。また、第２の酸化物半導体膜１０８ｂのチャネル領域の膜厚が第１の酸化物半導体膜１０８ａの膜厚よりも小さい。
また、第２の酸化物半導体膜１０８ｂは、第１の酸化物半導体膜１０８ａよりもＩｎの原子数比が少ない第２の領域を有するため、第１の酸化物半導体膜１０８ａよりもＥｇが大きくなる。したがって、第１の酸化物半導体膜１０８ａと、第２の酸化物半導体膜１０８ｂとの積層構造である酸化物半導体膜１０８は、光負バイアスストレス試験による耐性が高くなる。
上記構成の酸化物半導体膜とすることで、光照射時における酸化物半導体膜１０８の光吸収量を低減させることができる。したがって、光照射時におけるトランジスタ１００の電気特性の変動を抑制することができる。また、本発明の一態様の半導体装置においては、絶縁膜１１４または絶縁膜１１６中に過剰の酸素を含有する構成のため、光照射におけるトランジスタ１００の電気特性の変動をさらに、抑制することができる。
ここで、酸化物半導体膜１０８について、図１０（Ｂ）を用いて詳細に説明する。
図１０（Ｂ）は、図１０（Ｃ）を用いて示すトランジスタ１００の断面の、酸化物半導体膜１０８の近傍を拡大した断面図である。
図１０（Ｂ）において、第１の酸化物半導体膜１０８ａの膜厚をｔ１として、第２の酸化物半導体膜１０８ｂの膜厚をｔ２−１、及びｔ２−２として、それぞれ示している。第１の酸化物半導体膜１０８ａ上には、第２の酸化物半導体膜１０８ｂが設けられているため、導電膜１１２ａ、１１２ｂの形成時において、第１の酸化物半導体膜１０８ａがエッチングガスまたはエッチング溶液等に曝されることがない。したがって、第１の酸化物半導体膜１０８ａにおいては、膜減りがない、または極めて少ない。一方で、第２の酸化物半導体膜１０８ｂにおいては、導電膜１１２ａ、１１２ｂの形成時において、第２の酸化物半導体膜１０８ｂの導電膜１１２ａ、１１２ｂと重ならない部分がエッチングされ、凹部が形成される。すなわち、第２の酸化物半導体膜１０８ｂの導電膜１１２ａ、１１２ｂと重なる領域の膜厚がｔ２−１となり、第２の酸化物半導体膜１０８ｂの導電膜１１２ａ、１１２ｂと重ならない領域の膜厚がｔ２−２となる。
第１の酸化物半導体膜１０８ａと第２の酸化物半導体膜１０８ｂの膜厚の関係は、ｔ２−１＞ｔ１＞ｔ２−２となると好ましい。このような膜厚の関係とすることによって、高い電界効果移動度を有し、且つ光照射時における、しきい値電圧の変動量が少ないトランジスタとすることが可能となる。
また、トランジスタ１００が有する酸化物半導体膜１０８は、酸素欠損が形成されるとキャリアである電子が生じ、ノーマリーオン特性になりやすい。したがって、酸化物半導体膜１０８中の酸素欠損、とくに第１の酸化物半導体膜１０８ａ中の酸素欠損を減らすことが、安定したトランジスタ特性を得る上でも重要となる。そこで、本発明の一態様のトランジスタの構成においては、酸化物半導体膜１０８上の絶縁膜、ここでは、酸化物半導体膜１０８上の絶縁膜１１４及び／又は絶縁膜１１６に過剰な酸素を導入することで、絶縁膜１１４及び／又は絶縁膜１１６から酸化物半導体膜１０８中に酸素を移動させ、酸化物半導体膜１０８中、とくに第１の酸化物半導体膜１０８ａ中の酸素欠損を補填することを特徴とする。
なお、絶縁膜１１４、１１６としては、化学量論的組成よりも過剰に酸素を含有する領域（酸素過剰領域）を有することがより好ましい。別言すると、絶縁膜１１４、１１６は、酸素を放出することが可能な絶縁膜である。なお、絶縁膜１１４、１１６に酸素過剰領域を設けるには、例えば、成膜後の絶縁膜１１４、１１６に酸素を導入して、酸素過剰領域を形成する。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理等を用いることができる。
また、第１の酸化物半導体膜１０８ａ中の酸素欠損を補填するためには、第２の酸化物半導体膜１０８ｂのチャネル領域近傍の膜厚を薄くした方が好適である。したがって、ｔ２−２＜ｔ１の関係を満たせばよい。例えば、第２の酸化物半導体膜１０８ｂのチャネル領域近傍の膜厚としては、好ましくは１ｎｍ以上２０ｎｍ以下、さらに好ましくは、３ｎｍ以上１０ｎｍ以下である。
以下に、本実施の形態の半導体装置に含まれるその他の構成要素について、詳細に説明する。
《基板》
基板１０２の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板等を、基板１０２として用いてもよい。また、シリコンや炭化シリコンを材料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板等を適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板１０２として用いてもよい。なお、基板１０２として、ガラス基板を用いる場合、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の大面積基板を用いることで、大型の表示装置を作製することができる。
また、基板１０２として、可撓性基板を用い、可撓性基板上に直接、トランジスタ１００を形成してもよい。または、基板１０２とトランジスタ１００の間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板１０２より分離し、他の基板に転載するのに用いることができる。その際、トランジスタ１００は耐熱性の劣る基板や可撓性の基板にも転載できる。
《ゲート電極、ソース電極、及びドレイン電極として機能する導電膜》
ゲート電極として機能する導電膜１０４、及びソース電極として機能する導電膜１１２ａ、及びドレイン電極として機能する導電膜１１２ｂとしては、クロム（Ｃｒ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、亜鉛（Ｚｎ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）、マンガン（Ｍｎ）、ニッケル（Ｎｉ）、鉄（Ｆｅ）、コバルト（Ｃｏ）から選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いてそれぞれ形成することができる。
また、導電膜１０４、１１２ａ、１１２ｂは、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた一または複数を組み合わせた合金膜、もしくは窒化膜を用いてもよい。
また、導電膜１０４、１１２ａ、１１２ｂには、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。
また、導電膜１０４、１１２ａ、１１２ｂには、Ｃｕ−Ｘ合金膜（Ｘは、Ｍｎ、Ｎｉ、Ｃｒ、Ｆｅ、Ｃｏ、Ｍｏ、Ｔａ、またはＴｉ）を適用してもよい。Ｃｕ−Ｘ合金膜を用いることで、ウエットエッチングプロセスで加工できるため、製造コストを抑制することが可能となる。
《ゲート絶縁膜として機能する絶縁膜》
トランジスタ１００のゲート絶縁膜として機能する絶縁膜１０６、１０７としては、プラズマ化学気相堆積（ＰＥＣＶＤ：（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ））法、スパッタリング法等により、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜および酸化ネオジム膜を一種以上含む絶縁膜を、それぞれ用いることができる。なお、絶縁膜１０６、１０７の積層構造とせずに、上述の材料から選択された単層の絶縁膜、または３層以上の絶縁膜を用いてもよい。
また、絶縁膜１０６は、酸素の透過を抑制するブロッキング膜としての機能を有する。例えば、絶縁膜１０７、１１４、１１６及び／または酸化物半導体膜１０８中に過剰の酸素を供給する場合において、絶縁膜１０６は酸素の透過を抑制することができる。
なお、トランジスタ１００のチャネル領域として機能する酸化物半導体膜１０８と接する絶縁膜１０７は、酸化物絶縁膜であることが好ましく、化学量論的組成よりも過剰に酸素を含有する領域（酸素過剰領域）を有することがより好ましい。別言すると、絶縁膜１０７は、酸素を放出することが可能な絶縁膜である。なお、絶縁膜１０７に酸素過剰領域を設けるには、例えば、酸素雰囲気下にて絶縁膜１０７を形成すればよい。または、成膜後の絶縁膜１０７に酸素を導入して、酸素過剰領域を形成してもよい。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理等を用いることができる。
また、絶縁膜１０７として、酸化ハフニウムを用いる場合、以下の効果を奏する。酸化ハフニウムは、酸化シリコンや酸化窒化シリコンと比べて比誘電率が高い。したがって、酸化シリコンを用いる場合に比べて膜厚を大きくできるため、トンネル電流によるリーク電流を小さくすることができる。すなわち、オフ電流の小さいトランジスタを実現することができる。さらに、結晶構造を有する酸化ハフニウムは、非晶質構造を有する酸化ハフニウムと比べて高い比誘電率を備える。したがって、オフ電流の小さいトランジスタとするためには、結晶構造を有する酸化ハフニウムを用いることが好ましい。結晶構造の例としては、単斜晶系や立方晶系などが挙げられる。ただし、本発明の一態様は、これらに限定されない。
なお、本実施の形態では、絶縁膜１０６として窒化シリコン膜を形成し、絶縁膜１０７として酸化シリコン膜を形成する。窒化シリコン膜は、酸化シリコン膜と比較して比誘電率が高く、酸化シリコン膜と同等の静電容量を得るのに必要な膜厚が大きいため、トランジスタ１００のゲート絶縁膜として、窒化シリコン膜を含むことで絶縁膜を物理的に厚膜化することができる。よって、トランジスタ１００の絶縁耐圧の低下を抑制、さらには絶縁耐圧を向上させて、トランジスタ１００の静電破壊を抑制することができる。
《酸化物半導体膜》
酸化物半導体膜１０８としては、先に示す材料を用いることができる。
酸化物半導体膜１０８がＩｎ−Ｍ−Ｚｎ酸化物の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１が好ましい。
また、酸化物半導体膜１０８がＩｎ−Ｍ−Ｚｎ酸化物の場合、スパッタリングターゲットとしては、多結晶のＩｎ−Ｍ−Ｚｎ酸化物を含むターゲットを用いると好ましい。多結晶のＩｎ−Ｍ−Ｚｎ酸化物を含むターゲットを用いることで、結晶性を有する酸化物半導体膜１０８を形成しやすくなる。なお、成膜される酸化物半導体膜１０８の原子数比はそれぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。例えば、スパッタリングターゲットとして、原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１を用いる場合、成膜される酸化物半導体膜１０８の原子数比は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３近傍となる場合がある。
例えば、第１の酸化物半導体膜１０８ａとしては、上述のＩｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１等のスパッタリングターゲットを用いて形成すればよい。また、第２の酸化物半導体膜１０８ｂとしては、上述のＩｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２等を用いて形成すればよい。なお、第２の酸化物半導体膜１０８ｂに用いるスパッタリングターゲットの金属元素の原子数比としては、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たす必要はなく、Ｉｎ≧Ｍ、Ｚｎ＜Ｍを満たす組成でもよい。具体的には、Ｉｎ：Ｍ：Ｚｎ＝１：３：２等が挙げられる。
また、酸化物半導体膜１０８は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタ１００のオフ電流を低減することができる。とくに、第１の酸化物半導体膜１０８ａには、エネルギーギャップが２ｅＶ以上、好ましくは２ｅＶ以上３．０ｅＶ以下の酸化物半導体膜を用い、第２の酸化物半導体膜１０８ｂには、エネルギーギャップが２．５ｅＶ以上３．５ｅＶ以下の酸化物半導体膜を用いると、好適である。また、第１の酸化物半導体膜１０８ａよりも第２の酸化物半導体膜１０８ｂのエネルギーギャップが大きい方が好ましい。
また、第１の酸化物半導体膜１０８ａ、及び第２の酸化物半導体膜１０８ｂの厚さは、それぞれ３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。なお、先に記載の膜厚の関係を満たすと好ましい。
また、第２の酸化物半導体膜１０８ｂとしては、キャリア密度の低い酸化物半導体膜を用いる。例えば、第２の酸化物半導体膜１０８ｂは、キャリア密度が１×１０１７／ｃｍ３以下、好ましくは１×１０１５／ｃｍ３以下、さらに好ましくは１×１０１３／ｃｍ３以下、より好ましくは１×１０１１／ｃｍ３以下とする。
なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、第１の酸化物半導体膜１０８ａ、及び第２の酸化物半導体膜１０８ｂのキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
なお、第１の酸化物半導体膜１０８ａ、及び第２の酸化物半導体膜１０８ｂとしては、それぞれ不純物濃度が低く、欠陥準位密度の低い酸化物半導体膜を用いることで、さらに優れた電気特性を有するトランジスタを作製することができ好ましい。ここでは、不純物濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）ことを高純度真性または実質的に高純度真性とよぶ。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。従って、該酸化物半導体膜にチャネル領域が形成されるトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、オフ電流が著しく小さく、チャネル幅が１×１０６μｍでチャネル長Ｌが１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。
したがって、上記高純度真性、または実質的に高純度真性の酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとすることができる。なお、酸化物半導体膜のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性が不安定となる場合がある。不純物としては、水素、窒素、アルカリ金属、またはアルカリ土類金属等がある。
酸化物半導体膜に含まれる水素は、金属原子と結合する酸素と反応して水になると共に、酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損を形成する。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体膜を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体膜１０８は水素ができる限り低減されていることが好ましい。具体的には、酸化物半導体膜１０８において、ＳＩＭＳ分析により得られる水素濃度を、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下とする。
また、第１の酸化物半導体膜１０８ａは、第２の酸化物半導体膜１０８ｂよりも水素濃度が少ない部分を有すると好ましい。第１の酸化物半導体膜１０８ａの方が、第２の酸化物半導体膜１０８ｂよりも水素濃度が少ない部分を有すことにより、信頼性の高い半導体装置とすることができる。
また、第１酸化物半導体膜１０８ａにおいて、第１４族元素の一つであるシリコンや炭素が含まれると、第１の酸化物半導体膜１０８ａにおいて酸素欠損が増加し、ｎ型化してしまう。このため、第１の酸化物半導体膜１０８ａにおけるシリコンや炭素の濃度と、第１の酸化物半導体膜１０８ａとの界面近傍のシリコンや炭素の濃度（ＳＩＭＳ分析により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、第１の酸化物半導体膜１０８ａにおいて、ＳＩＭＳ分析により得られるアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、第１の酸化物半導体膜１０８ａのアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。
また、第１の酸化物半導体膜１０８ａに窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体膜を用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物半導体膜において、窒素はできる限り低減されていることが好ましい、例えば、ＳＩＭＳ分析により得られる窒素濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることが好ましい。
また、第１の酸化物半導体膜１０８ａ、及び第２の酸化物半導体膜１０８ｂは、それぞれ非単結晶構造でもよい。非単結晶構造は、例えば、後述するＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ−ＯＳは最も欠陥準位密度が低い。
《トランジスタの保護絶縁膜として機能する絶縁膜》
絶縁膜１１４、１１６は、酸化物半導体膜１０８に酸素を供給する機能を有する。また、絶縁膜１１８は、トランジスタ１００の保護絶縁膜としての機能を有する。また、絶縁膜１１４、１１６は、酸素を有する。また、絶縁膜１１４は、酸素を透過することのできる絶縁膜である。なお、絶縁膜１１４は、後に形成する絶縁膜１１６を形成する際の、酸化物半導体膜１０８へのダメージ緩和膜としても機能する。
絶縁膜１１４としては、厚さが５ｎｍ以上１５０ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ以下の酸化シリコン、酸化窒化シリコン等を用いることができる。
また、絶縁膜１１４は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が３×１０１７ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。これは、絶縁膜１１４に含まれる欠陥密度が多いと、該欠陥に酸素が結合してしまい、絶縁膜１１４における酸素の透過量が減少してしまう。
なお、絶縁膜１１４においては、外部から絶縁膜１１４に入った酸素が全て絶縁膜１１４の外部に移動せず、絶縁膜１１４にとどまる酸素もある。また、絶縁膜１１４に酸素が入ると共に、絶縁膜１１４に含まれる酸素が絶縁膜１１４の外部へ移動することで、絶縁膜１１４において酸素の移動が生じる場合もある。絶縁膜１１４として酸素を透過することができる酸化物絶縁膜を形成すると、絶縁膜１１４上に設けられる、絶縁膜１１６から脱離する酸素を、絶縁膜１１４を介して酸化物半導体膜１０８に移動させることができる。
また、絶縁膜１１４は、窒素酸化物に起因する準位密度が低い酸化物絶縁膜を用いて形成することができる。なお、当該窒素酸化物に起因する準位密度は、酸化物半導体膜の価電子帯の上端のエネルギー（Ｅｖ＿ｏｓ）と酸化物半導体膜の伝導帯の下端のエネルギー（Ｅｃ＿ｏｓ）の間に形成され得る場合がある。上記酸化物絶縁膜として、窒素酸化物の放出量が少ない酸化窒化シリコン膜、または窒素酸化物の放出量が少ない酸化窒化アルミニウム膜等を用いることができる。
なお、窒素酸化物の放出量の少ない酸化窒化シリコン膜は、昇温脱離ガス分析法において、窒素酸化物の放出量よりアンモニアの放出量が多い膜であり、代表的にはアンモニアの放出量が１×１０１８／ｃｍ３以上５×１０１９／ｃｍ３以下である。なお、アンモニアの放出量は、膜の表面温度が５０℃以上６５０℃以下、好ましくは５０℃以上５５０℃以下の加熱処理による放出量とする。
窒素酸化物（ＮＯｘ、ｘはより大きく２以下、好ましくは１以上２以下）、代表的にはＮＯ２またはＮＯは、絶縁膜１１４などに準位を形成する。当該準位は、酸化物半導体膜１０８のエネルギーギャップ内に位置する。そのため、窒素酸化物が、絶縁膜１１４及び酸化物半導体膜１０８の界面に拡散すると、当該準位が絶縁膜１１４側において電子をトラップする場合がある。この結果、トラップされた電子が、絶縁膜１１４及び酸化物半導体膜１０８界面近傍に留まるため、トランジスタのしきい値電圧をプラス方向にシフトさせてしまう。
また、窒素酸化物は、加熱処理においてアンモニア及び酸素と反応する。絶縁膜１１４に含まれる窒素酸化物は、加熱処理において、絶縁膜１１６に含まれるアンモニアと反応するため、絶縁膜１１４に含まれる窒素酸化物が低減される。このため、絶縁膜１１４及び酸化物半導体膜１０８の界面において、電子がトラップされにくい。
絶縁膜１１４として、上記酸化物絶縁膜を用いることで、トランジスタのしきい値電圧のシフトを低減することが可能であり、トランジスタの電気特性の変動を低減することができる。
なお、トランジスタの作製工程の加熱処理、代表的には３００℃以上３５０℃未満の加熱処理により、絶縁膜１１４は、１００Ｋ以下のＥＳＲで測定して得られたスペクトルにおいてｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下の第３のシグナルが観測される。なお、第１のシグナル及び第２のシグナルのスプリット幅、並びに第２のシグナル及び第３のシグナルのスプリット幅は、ＸバンドのＥＳＲ測定において約５ｍＴである。また、ｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下である第３のシグナルのスピンの密度の合計が１×１０１８ｓｐｉｎｓ／ｃｍ３未満であり、代表的には１×１０１７ｓｐｉｎｓ／ｃｍ３以上１×１０１８ｓｐｉｎｓ／ｃｍ３未満である。
なお、１００Ｋ以下のＥＳＲスペクトルにおいてｇ値が２．０３７以上２．０３９以下の第１シグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下の第３のシグナルは、窒素酸化物（ＮＯｘ、ｘは０より大きく２以下、好ましくは１以上２以下）起因のシグナルに相当する。窒素酸化物の代表例としては、一酸化窒素、二酸化窒素等がある。即ち、ｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下である第３のシグナルのスピンの密度の合計が少ないほど、酸化物絶縁膜に含まれる窒素酸化物の含有量が少ないといえる。
また、上記酸化物絶縁膜は、ＳＩＭＳで測定される窒素濃度が６×１０２０ａｔｏｍｓ／ｃｍ３以下である。
膜の表面温度が２２０℃以上３５０℃以下であり、シラン及び一酸化二窒素を用いたＰＥＣＶＤ法を用いて、上記酸化物絶縁膜を形成することで、緻密であり、且つ硬度の高い膜を形成することができる。
絶縁膜１１６は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いて形成する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、加熱により酸素の一部が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、ＴＤＳ分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１９ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物絶縁膜である。なお、上記ＴＤＳにおける膜の表面温度としては１００℃以上７００℃以下、または１００℃以上５００℃以下の範囲が好ましい。
絶縁膜１１６としては、厚さが３０ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ以上４００ｎｍ以下の、酸化シリコン、酸化窒化シリコン等を用いることができる。
また、絶縁膜１１６は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が１．５×１０１８ｓｐｉｎｓ／ｃｍ３未満、さらには１×１０１８ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。なお、絶縁膜１１６は、絶縁膜１１４と比較して酸化物半導体膜１０８から離れているため、絶縁膜１１４より、欠陥密度が多くともよい。
また、絶縁膜１１４、１１６は、同種の材料の絶縁膜を用いることができるため、絶縁膜１１４と絶縁膜１１６の界面が明確に確認できない場合がある。したがって、本実施の形態においては、絶縁膜１１４と絶縁膜１１６の界面は、破線で図示している。なお、本実施の形態においては、絶縁膜１１４と絶縁膜１１６の２層構造について説明したが、これに限定されず、例えば、絶縁膜１１４の単層構造としてもよい。
絶縁膜１１８は、窒素を有する。また、絶縁膜１１８は、窒素及びシリコンを有する。また、絶縁膜１１８は、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキングできる機能を有する。絶縁膜１１８を設けることで、酸化物半導体膜１０８からの酸素の外部への拡散と、絶縁膜１１４、１１６に含まれる酸素の外部への拡散と、外部から酸化物半導体膜１０８への水素、水等の入り込みを防ぐことができる。絶縁膜１１８としては、例えば、窒化物絶縁膜を用いることができる。該窒化物絶縁膜としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等がある。なお、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキング効果を有する窒化物絶縁膜の代わりに、酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜を設けてもよい。酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。
なお、上記記載の、導電膜、絶縁膜、酸化物半導体膜などの様々な膜は、スパッタリング法やＰＥＣＶＤ法により形成することができるが、他の方法、例えば、熱ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成してもよい。熱ＣＶＤ法の例としてＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法やＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いても良い。
熱ＣＶＤ法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生成されることが無いという利点を有する。
熱ＣＶＤ法は、原料ガスと酸化剤を同時にチャンバー内に送り、チャンバー内を大気圧または減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行ってもよい。
また、ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスが順次チャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行ってもよい。例えば、それぞれのスイッチングバルブ（高速バルブとも呼ぶ）を切り替えて２種類以上の原料ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第１の原料ガスと同時またはその後に不活性ガス（アルゴン、或いは窒素など）などを導入し、第２の原料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスはキャリアガスとなり、また、第２の原料ガスの導入時にも同時に不活性ガスを導入してもよい。また、不活性ガスを導入する代わりに真空排気によって第１の原料ガスを排出した後、第２の原料ガスを導入してもよい。第１の原料ガスが基板の表面に吸着して第１の層を成膜し、後から導入される第２の原料ガスと反応して、第２の層が第１の層上に積層されて薄膜が形成される。このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り返すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入順序を繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり、微細なＦＥＴを作製する場合に適している。
ＭＯＣＶＤ法やＡＬＤ法などの熱ＣＶＤ法は、上記実施形態の導電膜、絶縁膜、酸化物半導体膜、金属酸化膜などの様々な膜を形成することができ、例えば、Ｉｎ−Ｇａ−ＺｎＯ膜を成膜する場合には、トリメチルインジウム、トリメチルガリウム、及びジメチル亜鉛を用いる。なお、トリメチルインジウムの化学式は、Ｉｎ（ＣＨ３）３である。また、トリメチルガリウムの化学式は、Ｇａ（ＣＨ３）３である。また、ジメチル亜鉛の化学式は、Ｚｎ（ＣＨ３）２である。また、これらの組み合わせに限定されず、トリメチルガリウムに代えてトリエチルガリウム（化学式Ｇａ（Ｃ２Ｈ５）３）を用いることもでき、ジメチル亜鉛に代えてジエチル亜鉛（化学式Ｚｎ（Ｃ２Ｈ５）２）を用いることもできる。
例えば、ＡＬＤを利用する成膜装置により酸化ハフニウム膜を形成する場合には、溶媒とハフニウム前駆体化合物を含む液体（ハフニウムアルコキシドや、テトラキスジメチルアミドハフニウム（ＴＤＭＡＨ）などのハフニウムアミド）を気化させた原料ガスと、酸化剤としてオゾン（Ｏ３）の２種類のガスを用いる。なお、テトラキスジメチルアミドハフニウムの化学式はＨｆ［Ｎ（ＣＨ３）２］４である。また、他の材料液としては、テトラキス（エチルメチルアミド）ハフニウムなどがある。
例えば、ＡＬＤを利用する成膜装置により酸化アルミニウム膜を形成する場合には、溶媒とアルミニウム前駆体化合物を含む液体（トリメチルアルミニウム（ＴＭＡ）など）を気化させた原料ガスと、酸化剤としてＨ２Ｏの２種類のガスを用いる。なお、トリメチルアルミニウムの化学式はＡｌ（ＣＨ３）３である。また、他の材料液としては、トリス（ジメチルアミド）アルミニウム、トリイソブチルアルミニウム、アルミニウムトリス（２，２，６，６−テトラメチル−３，５−ヘプタンジオナート）などがある。
例えば、ＡＬＤを利用する成膜装置により酸化シリコン膜を形成する場合には、ヘキサクロロジシランを被成膜面に吸着させ、吸着物に含まれる塩素を除去し、酸化性ガス（Ｏ２、一酸化二窒素）のラジカルを供給して吸着物と反応させる。
例えば、ＡＬＤを利用する成膜装置によりタングステン膜を成膜する場合には、ＷＦ６ガスとＢ２Ｈ６ガスを順次繰り返し導入して初期タングステン膜を形成し、その後、ＷＦ６ガスとＨ２ガスを用いてタングステン膜を形成する。なお、Ｂ２Ｈ６ガスに代えてＳｉＨ４ガスを用いてもよい。
例えば、ＡＬＤを利用する成膜装置により酸化物半導体膜、例えばＩｎ−Ｇａ−ＺｎＯ膜を成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを順次繰り返し導入してＩｎ−Ｏ層を形成し、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスを用いてＧａＯ層を形成し、更にその後Ｚｎ（ＣＨ３）２ガスとＯ３ガスを用いてＺｎＯ層を形成する。なお、これらの層の順番はこの例に限らない。また、これらのガスを混ぜてＩｎ−Ｇａ−Ｏ層やＩｎ−Ｚｎ−Ｏ層、Ｇａ−Ｚｎ−Ｏ層などの混合化合物層を形成しても良い。なお、Ｏ３ガスに変えてＡｒ等の不活性ガスでバブリングして得られたＨ２Ｏガスを用いても良いが、Ｈを含まないＯ３ガスを用いる方が好ましい。また、Ｉｎ（ＣＨ３）３ガスにかえて、Ｉｎ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｇａ（ＣＨ３）３ガスにかえて、Ｇａ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｚｎ（ＣＨ３）２ガスを用いても良い。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態６）
本実施の形態では、本発明の一態様の入出力装置または入出力装置に用いることができるトランジスタの構成について、図１１を参照しながら説明する。
＜半導体装置の構成例＞
図１１（Ａ）は、トランジスタ１００の上面図であり、図１１（Ｂ）は、図１１（Ａ）に示す切断線Ｘ１−Ｘ２間における切断面の断面図に相当し、図１１（Ｃ）は、図１１（Ａ）に示す切断線Ｙ１−Ｙ２間における切断面の断面図に相当する。なお、図１１（Ａ）において、煩雑になることを避けるため、トランジスタ１００の構成要素の一部（ゲート絶縁膜として機能する絶縁膜等）を省略して図示している。また、切断線Ｘ１−Ｘ２方向をチャネル長方向、切断線Ｙ１−Ｙ２方向をチャネル幅方向と呼称する場合がある。なお、トランジスタの上面図においては、以降の図面においても図１１（Ａ）と同様に、構成要素の一部を省略して図示する場合がある。
なお、トランジスタ１００を実施の形態３において説明する入出力装置７００Ｂ等に用いることができる。
例えば、トランジスタ１００をトランジスタＭＢに用いる場合は、基板１０２を絶縁膜７０１Ｃに、導電膜１０４を導電膜７０４に、絶縁膜１０６および絶縁膜１０７の積層膜を絶縁膜７０６に、酸化物半導体膜１０８を半導体膜７０８に、導電膜１１２ａを導電膜７１２Ａに、導電膜１１２ｂを導電膜７１２Ｂに、絶縁膜１１４および絶縁膜１１６の積層膜を絶縁膜７１６に、絶縁膜１１８を絶縁膜７１８に、導電膜１２０ｂを導電膜７２４Ｂに、それぞれ読み替えることができる。
トランジスタ１００は、基板１０２上の第１のゲート電極として機能する導電膜１０４と、基板１０２及び導電膜１０４上の絶縁膜１０６と、絶縁膜１０６上の絶縁膜１０７と、絶縁膜１０７上の酸化物半導体膜１０８と、酸化物半導体膜１０８に電気的に接続されるソース電極として機能する導電膜１１２ａと、酸化物半導体膜１０８に電気的に接続されるドレイン電極として機能する導電膜１１２ｂと、酸化物半導体膜１０８、導電膜１１２ａ、及び１１２ｂ上の絶縁膜１１４、１１６と、絶縁膜１１６上に設けられ、且つ導電膜１１２ｂと電気的に接続される導電膜１２０ａと、絶縁膜１１６上の導電膜１２０ｂと、絶縁膜１１６及び導電膜１２０ａ、１２０ｂ上の絶縁膜１１８と、を有する。
また、トランジスタ１００において、絶縁膜１０６、１０７は、トランジスタ１００の第１のゲート絶縁膜としての機能を有し、絶縁膜１１４、１１６は、トランジスタ１００の第２のゲート絶縁膜としての機能を有し、絶縁膜１１８は、トランジスタ１００の保護絶縁膜としての機能を有する。なお、本明細書等において、絶縁膜１０６、１０７を第１の絶縁膜と、絶縁膜１１４、１１６を第２の絶縁膜と、絶縁膜１１８を第３の絶縁膜と、それぞれ呼称する場合がある。
なお、導電膜１２０ｂをトランジスタ１００の第２のゲート電極に用いることができる。
また、トランジスタ１００を表示パネルの画素部に用いる場合は、導電膜１２０ａを表示素子の電極等に用いることができる。
また、酸化物半導体膜１０８は、第１のゲート電極として機能する導電膜１０４側の酸化物半導体膜１０８ｂと、酸化物半導体膜１０８ｂ上の酸化物半導体膜１０８ｃと、を有する。また、酸化物半導体膜１０８ｂ及び酸化物半導体膜１０８ｃは、Ｉｎと、Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）と、Ｚｎと、を有する。
例えば、酸化物半導体膜１０８ｂとしては、Ｉｎの原子数比がＭの原子数比より多い領域を有すると好ましい。また、酸化物半導体膜１０８ｃとしては、酸化物半導体膜１０８ｂよりもＩｎの原子数が少ない領域を有すると好ましい。
酸化物半導体膜１０８ｂが、Ｉｎの原子数比がＭの原子数比より多い領域を有することで、トランジスタ１００の電界効果移動度（単に移動度、またはμＦＥという場合がある）を高くすることができる。具体的には、トランジスタ１００の電界効果移動度が１０ｃｍ２／Ｖｓを超える、さらに好ましくはトランジスタ１００の電界効果移動度が３０ｃｍ２／Ｖｓを超えることが可能となる。
例えば、上記の電界効果移動度が高いトランジスタを、ゲート信号を生成するゲートドライバ（とくに、ゲートドライバが有するシフトレジスタの出力端子に接続されるデマルチプレクサ）に用いることで、額縁幅の狭い（狭額縁ともいう）半導体装置または表示装置を提供することができる。
一方で、酸化物半導体膜１０８ｂが、Ｉｎの原子数比がＭの原子数比より多い領域を有する場合、光照射時にトランジスタ１００の電気特性が変動しやすくなる。しかしながら、本発明の一態様の半導体装置においては、酸化物半導体膜１０８ｂ上に酸化物半導体膜１０８ｃが形成されている。また、酸化物半導体膜１０８ｃは、酸化物半導体膜１０８ｂよりもＩｎの原子数比が少ない領域を有するため、酸化物半導体膜１０８ｂよりもＥｇが大きくなる。したがって、酸化物半導体膜１０８ｂと、酸化物半導体膜１０８ｃとの積層構造である酸化物半導体膜１０８は、光負バイアスストレス試験による耐性を高めることが可能となる。
また、酸化物半導体膜１０８中、特に酸化物半導体膜１０８ｂのチャネル領域に混入する水素または水分などの不純物は、トランジスタ特性に影響を与えるため問題となる。したがって、酸化物半導体膜１０８ｂ中のチャネル領域においては、水素または水分などの不純物が少ないほど好ましい。また、酸化物半導体膜１０８ｂ中のチャネル領域に形成される酸素欠損は、トランジスタ特性に影響を与えるため問題となる。例えば、酸化物半導体膜１０８ｂのチャネル領域中に酸素欠損が形成されると、該酸素欠損に水素が結合し、キャリア供給源となる。酸化物半導体膜１０８ｂのチャネル領域中にキャリア供給源が生成されると、酸化物半導体膜１０８ｂを有するトランジスタ１００の電気特性の変動、代表的にはしきい値電圧のシフトが生じる。したがって、酸化物半導体膜１０８ｂのチャネル領域においては、酸素欠損が少ないほど好ましい。
そこで、本発明の一態様においては、酸化物半導体膜１０８に接する絶縁膜、具体的には、酸化物半導体膜１０８の下方に形成される絶縁膜１０７、及び酸化物半導体膜１０８の上方に形成される絶縁膜１１４、１１６が過剰酸素を含有する構成である。絶縁膜１０７、及び絶縁膜１１４、１１６から酸化物半導体膜１０８へ酸素または過剰酸素を移動させることで、酸化物半導体膜中の酸素欠損を低減することが可能となる。よって、トランジスタ１００の電気特性、特に光照射におけるトランジスタ１００の変動を抑制することが可能となる。
また、本発明の一態様においては、絶縁膜１０７、及び絶縁膜１１４、１１６に過剰酸素を含有させるために、作製工程の増加がない、または作製工程の増加が極めて少ない作製方法を用いる。よって、トランジスタ１００の歩留まりを高くすることが可能である。
具体的には、酸化物半導体膜１０８ｂを形成する工程において、スパッタリング法を用い、酸素ガスを含む雰囲気にて酸化物半導体膜１０８ｂを形成することで、酸化物半導体膜１０８ｂの被形成面となる、絶縁膜１０７に酸素または過剰酸素を添加する。
また、導電膜１２０ａ、１２０ｂを形成する工程において、スパッタリング法を用い、酸素ガスを含む雰囲気にて導電膜１２０ａ、１２０ｂを形成することで、導電膜１２０ａ、１２０ｂの被形成面となる、絶縁膜１１６に酸素または過剰酸素を添加する。なお、絶縁膜１１６に酸素または過剰酸素を添加する際に、絶縁膜１１６の下方に位置する絶縁膜１１４、及び酸化物半導体膜１０８にも酸素または過剰酸素が添加される場合がある。
＜酸化物導電体＞
次に、酸化物導電体について説明する。導電膜１２０ａ、１２０ｂを形成する工程において、導電膜１２０ａ、１２０ｂは、絶縁膜１１４、１１６から酸素の放出を抑制する保護膜として機能する。また、導電膜１２０ａ、１２０ｂは、絶縁膜１１８を形成する工程の前においては、半導体としての機能を有し、絶縁膜１１８を形成する工程の後においては、導電膜１２０ａ、１２０ｂは、導電体としての機能を有する。
導電膜１２０ａ、１２０ｂを導電体として機能させるためには、導電膜１２０ａ、１２０ｂに酸素欠損を形成し、該酸素欠損に絶縁膜１１８から水素を添加すると、伝導帯近傍にドナー準位が形成される。この結果、導電膜１２０ａ、１２０ｂは、導電性が高くなり導電体化する。導電体化された導電膜１２０ａ、１２０ｂを、それぞれ酸化物導電体ということができる。一般に、酸化物半導体は、エネルギーギャップが大きいため、可視光に対して透光性を有する。一方、酸化物導電体は、伝導帯近傍にドナー準位を有する酸化物半導体である。したがって、酸化物導電体は、ドナー準位による吸収の影響は小さく、可視光に対して酸化物半導体と同程度の透光性を有する。
＜半導体装置の構成要素＞
以下に、本実施の形態の半導体装置に含まれる構成要素について、詳細に説明する。
なお、以下の材料については、実施の形態５において説明する材料と同様の材料を用いることができる。
実施の形態５において説明する基板１０２に用いることができる材料を基板１０２に用いることができる。また、実施の形態５において説明する絶縁膜１０６、１０７に用いることができる材料を絶縁膜１０６、１０７に用いることができる。
また、実施の形態５において説明するゲート電極、ソース電極、及びドレイン電極として機能する導電膜に用いることができる材料を、第１のゲート電極、ソース電極、及びドレイン電極として機能する導電膜に用いることができる。
《酸化物半導体膜》
酸化物半導体膜１０８としては、先に示す材料を用いることができる。
酸化物半導体膜１０８ｂがＩｎ−Ｍ−Ｚｎ酸化物の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ＞Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１等が挙げられる。
また、酸化物半導体膜１０８ｃがＩｎ−Ｍ−Ｚｎ酸化物の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≦Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝１：３：２、Ｉｎ：Ｍ：Ｚｎ＝１：３：４、Ｉｎ：Ｍ：Ｚｎ＝１：３：６、等が挙げられる。
また、酸化物半導体膜１０８ｂ及び酸化物半導体膜１０８ｃがＩｎ−Ｍ−Ｚｎ酸化物の場合、スパッタリングターゲットとしては、多結晶のＩｎ−Ｍ−Ｚｎ酸化物を含むターゲットを用いると好ましい。多結晶のＩｎ−Ｍ−Ｚｎ酸化物を含むターゲットを用いることで、結晶性を有する酸化物半導体膜１０８ｂ及び酸化物半導体膜１０８ｃを形成しやすくなる。なお、成膜される酸化物半導体膜１０８ｂ及び酸化物半導体膜１０８ｃの原子数比はそれぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。例えば、酸化物半導体膜１０８ｂのスパッタリングターゲットとして、原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１を用いる場合、成膜される酸化物半導体膜１０８ｂの原子数比は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３近傍となる場合がある。
また、酸化物半導体膜１０８は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタ１００のオフ電流を低減することができる。とくに、酸化物半導体膜１０８ｂには、エネルギーギャップが２ｅＶ以上、好ましくは２ｅＶ以上３．０ｅＶ以下の酸化物半導体膜を用い、酸化物半導体膜１０８ｃには、エネルギーギャップが２．５ｅＶ以上３．５ｅＶ以下の酸化物半導体膜を用いると、好適である。また、酸化物半導体膜１０８ｂよりも酸化物半導体膜１０８ｃのエネルギーギャップが大きい方が好ましい。
また、酸化物半導体膜１０８ｂ、及び酸化物半導体膜１０８ｃの厚さは、それぞれ３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。
また、酸化物半導体膜１０８ｃとしては、キャリア密度の低い酸化物半導体膜を用いる。例えば、酸化物半導体膜１０８ｃは、キャリア密度が１×１０１７／ｃｍ３以下、好ましくは１×１０１５／ｃｍ３以下、さらに好ましくは１×１０１３／ｃｍ３以下、より好ましくは１×１０１１／ｃｍ３以下とする。
なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、酸化物半導体膜１０８ｂ、及び酸化物半導体膜１０８ｃのキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
なお、酸化物半導体膜１０８ｂ、及び酸化物半導体膜１０８ｃとしては、それぞれ不純物濃度が低く、欠陥準位密度の低い酸化物半導体膜を用いることで、さらに優れた電気特性を有するトランジスタを作製することができ好ましい。ここでは、不純物濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）ことを高純度真性または実質的に高純度真性とよぶ。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。従って、該酸化物半導体膜にチャネル領域が形成されるトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、オフ電流が著しく小さく、チャネル幅が１×１０６μｍでチャネル長Ｌが１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。
したがって、上記高純度真性、または実質的に高純度真性の酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとすることができる。なお、酸化物半導体膜のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性が不安定となる場合がある。不純物としては、水素、窒素、アルカリ金属、またはアルカリ土類金属等がある。
酸化物半導体膜に含まれる水素は、金属原子と結合する酸素と反応して水になると共に、酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損を形成する。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体膜を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体膜１０８は水素ができる限り低減されていることが好ましい。具体的には、酸化物半導体膜１０８において、ＳＩＭＳ分析により得られる水素濃度を、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体膜１０８ｂは、酸化物半導体膜１０８ｃよりも水素濃度が少ない領域を有すると好ましい。酸化物半導体膜１０８ｂの方が、酸化物半導体膜１０８ｃよりも水素濃度が少ない領域を有すことにより、信頼性の高い半導体装置とすることができる。
また、酸化物半導体膜１０８ｂにおいて、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物半導体膜１０８ｂにおいて酸素欠損が増加し、ｎ型化してしまう。このため、酸化物半導体膜１０８ｂにおけるシリコンや炭素の濃度と、酸化物半導体膜１０８ｂとの界面近傍のシリコンや炭素の濃度（ＳＩＭＳ分析により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体膜１０８ｂにおいて、ＳＩＭＳ分析により得られるアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、酸化物半導体膜１０８ｂのアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。
また、酸化物半導体膜１０８ｂに窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体膜を用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物半導体膜において、窒素はできる限り低減されていることが好ましい、例えば、ＳＩＭＳ分析により得られる窒素濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることが好ましい。
また、酸化物半導体膜１０８ｂ、及び酸化物半導体膜１０８ｃは、それぞれ非単結晶構造でもよい。非単結晶構造は、例えば、後述するＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ−ＯＳは最も欠陥準位密度が低い。
《第２のゲート絶縁膜として機能する絶縁膜》
絶縁膜１１４、１１６は、トランジスタ１００の第２のゲート絶縁膜として機能する。また、絶縁膜１１４、１１６は、酸化物半導体膜１０８に酸素を供給する機能を有する。すなわち、絶縁膜１１４、１１６は、酸素を有する。また、絶縁膜１１４は、酸素を透過することのできる絶縁膜である。なお、絶縁膜１１４は、後に形成する絶縁膜１１６を形成する際の、酸化物半導体膜１０８へのダメージ緩和膜としても機能する。
例えば、実施の形態５において説明する絶縁膜１１４、１１６を絶縁膜１１４、１１６に用いることができる。
《導電膜として機能する酸化物半導体膜、及び第２のゲート電極として機能する酸化物半導体膜》
先に記載の酸化物半導体膜１０８と同様の材料を、導電膜として機能する導電膜１２０ａ、及び第２のゲート電極として機能する導電膜１２０ｂに用いることができる。
すなわち、導電膜として機能する導電膜１２０ａ、及び第２のゲート電極として機能する導電膜１２０ｂは、酸化物半導体膜１０８（酸化物半導体膜１０８ｂ及び酸化物半導体膜１０８ｃ）に含まれる金属元素を有する。例えば、第２のゲート電極として機能する導電膜１２０ｂと、酸化物半導体膜１０８（酸化物半導体膜１０８ｂ及び酸化物半導体膜１０８ｃ）と、が同一の金属元素を有する構成とすることで、製造コストを抑制することが可能となる。
例えば、導電膜として機能する導電膜１２０ａ、及び第２のゲート電極として機能する導電膜１２０ｂとしては、Ｉｎ−Ｍ−Ｚｎ酸化物の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１等が挙げられる。
また、導電膜として機能する導電膜１２０ａ、及び第２のゲート電極として機能する導電膜１２０ｂの構造としては、単層構造または２層以上の積層構造とすることができる。なお、導電膜１２０ａ、１２０ｂが積層構造の場合においては、上記のスパッタリングターゲットの組成に限定されない。
《トランジスタの保護絶縁膜として機能する絶縁膜》
絶縁膜１１８は、トランジスタ１００の保護絶縁膜として機能する。
絶縁膜１１８は、水素及び窒素のいずれか一方または双方を有する。または、絶縁膜１１８は、窒素及びシリコンを有する。また、絶縁膜１１８は、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキングできる機能を有する。絶縁膜１１８を設けることで、酸化物半導体膜１０８からの酸素の外部への拡散と、絶縁膜１１４、１１６に含まれる酸素の外部への拡散と、外部から酸化物半導体膜１０８への水素、水等の入り込みを防ぐことができる。
また、絶縁膜１１８は、導電膜として機能する導電膜１２０ａ、及び第２のゲート電極として機能する導電膜１２０ｂに、水素及び窒素のいずれか一方または双方を供給する機能を有する。特に絶縁膜１１８としては、水素を含み、当該水素を導電膜１２０ａ、１２０ｂに供給する機能を有すると好ましい。絶縁膜１１８から導電膜１２０ａ、１２０ｂに水素が供給されることで、導電膜１２０ａ、１２０ｂは、導電体としての機能を有する。
絶縁膜１１８としては、例えば、窒化物絶縁膜を用いることができる。該窒化物絶縁膜としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等がある。
なお、上記記載の、導電膜、絶縁膜、酸化物半導体膜などの様々な膜は、スパッタリング法やＰＥＣＶＤ法により形成することができるが、他の方法、例えば、熱ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成してもよい。熱ＣＶＤ法の例としてＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法やＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いても良い。
熱ＣＶＤ法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生成されることが無いという利点を有する。
熱ＣＶＤ法は、原料ガスと酸化剤を同時にチャンバー内に送り、チャンバー内を大気圧または減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行ってもよい。
また、ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスが順次チャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行ってもよい。例えば、それぞれのスイッチングバルブ（高速バルブとも呼ぶ）を切り替えて２種類以上の原料ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第１の原料ガスと同時またはその後に不活性ガス（アルゴン、或いは窒素など）などを導入し、第２の原料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスはキャリアガスとなり、また、第２の原料ガスの導入時にも同時に不活性ガスを導入してもよい。また、不活性ガスを導入する代わりに真空排気によって第１の原料ガスを排出した後、第２の原料ガスを導入してもよい。第１の原料ガスが基板の表面に吸着して第１の層を成膜し、後から導入される第２の原料ガスと反応して、第２の層が第１の層上に積層されて薄膜が形成される。このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り返すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入順序を繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり、微細なＦＥＴを作製する場合に適している。
ＭＯＣＶＤ法やＡＬＤ法などの熱ＣＶＤ法は、上記実施形態の導電膜、絶縁膜、酸化物半導体膜、金属酸化膜などの様々な膜を形成することができ、例えば、Ｉｎ−Ｇａ−ＺｎＯ膜を成膜する場合には、トリメチルインジウム、トリメチルガリウム、及びジメチル亜鉛を用いる。なお、トリメチルインジウムの化学式は、Ｉｎ（ＣＨ３）３である。また、トリメチルガリウムの化学式は、Ｇａ（ＣＨ３）３である。また、ジメチル亜鉛の化学式は、Ｚｎ（ＣＨ３）２である。また、これらの組み合わせに限定されず、トリメチルガリウムに代えてトリエチルガリウム（化学式Ｇａ（Ｃ２Ｈ５）３）を用いることもでき、ジメチル亜鉛に代えてジエチル亜鉛（化学式Ｚｎ（Ｃ２Ｈ５）２）を用いることもできる。
例えば、ＡＬＤを利用する成膜装置により酸化ハフニウム膜を形成する場合には、溶媒とハフニウム前駆体化合物を含む液体（ハフニウムアルコキシドや、テトラキスジメチルアミドハフニウム（ＴＤＭＡＨ）などのハフニウムアミド）を気化させた原料ガスと、酸化剤としてオゾン（Ｏ３）の２種類のガスを用いる。なお、テトラキスジメチルアミドハフニウムの化学式はＨｆ［Ｎ（ＣＨ３）２］４である。また、他の材料液としては、テトラキス（エチルメチルアミド）ハフニウムなどがある。
例えば、ＡＬＤを利用する成膜装置により酸化アルミニウム膜を形成する場合には、溶媒とアルミニウム前駆体化合物を含む液体（トリメチルアルミニウム（ＴＭＡ）など）を気化させた原料ガスと、酸化剤としてＨ２Ｏの２種類のガスを用いる。なお、トリメチルアルミニウムの化学式はＡｌ（ＣＨ３）３である。また、他の材料液としては、トリス（ジメチルアミド）アルミニウム、トリイソブチルアルミニウム、アルミニウムトリス（２，２，６，６−テトラメチル−３，５−ヘプタンジオナート）などがある。
例えば、ＡＬＤを利用する成膜装置により酸化シリコン膜を形成する場合には、ヘキサクロロジシランを被成膜面に吸着させ、吸着物に含まれる塩素を除去し、酸化性ガス（Ｏ２、一酸化二窒素）のラジカルを供給して吸着物と反応させる。
例えば、ＡＬＤを利用する成膜装置によりタングステン膜を成膜する場合には、ＷＦ６ガスとＢ２Ｈ６ガスを順次繰り返し導入して初期タングステン膜を形成し、その後、ＷＦ６ガスとＨ２ガスを用いてタングステン膜を形成する。なお、Ｂ２Ｈ６ガスに代えてＳｉＨ４ガスを用いてもよい。
例えば、ＡＬＤを利用する成膜装置により酸化物半導体膜、例えばＩｎ−Ｇａ−ＺｎＯ膜を成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを順次繰り返し導入してＩｎ−Ｏ層を形成し、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスを用いてＧａＯ層を形成し、更にその後Ｚｎ（ＣＨ３）２ガスとＯ３ガスを用いてＺｎＯ層を形成する。なお、これらの層の順番はこの例に限らない。また、これらのガスを混ぜてＩｎ−Ｇａ−Ｏ層やＩｎ−Ｚｎ−Ｏ層、Ｇａ−Ｚｎ−Ｏ層などの混合化合物層を形成しても良い。なお、Ｏ３ガスに変えてＡｒ等の不活性ガスでバブリングして得られたＨ２Ｏガスを用いても良いが、Ｈを含まないＯ３ガスを用いる方が好ましい。また、Ｉｎ（ＣＨ３）３ガスに変えて、Ｉｎ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｇａ（ＣＨ３）３ガスに変えて、Ｇａ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｚｎ（ＣＨ３）２ガスを用いても良い。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態７）
本実施の形態では、本発明の一態様の情報処理装置の構成について、図１２および図１３を参照しながら説明する。
図１２（Ａ）は、情報処理装置２００の構成を説明するブロック図である。図１２（Ｂ）は、情報処理装置２００、情報処理装置２００と共に用いることができる通信機器２０２の外観の一例を説明する投影図である。
図１３（Ａ）は、本発明の一態様のプログラムの主の処理を説明するフロー図であり、図１３（Ｂ）は、割り込み処理を説明するフロー図である。
＜情報処理装置の構成例＞
本実施の形態で説明する情報処理装置２００は、演算装置２１０および入出力装置２２０を備える（図１２（Ａ）参照）。
演算装置２１０は、位置情報Ｐ１および外部情報ＥＸを供給される機能を備え、画像情報Ｖおよび制御情報を供給する機能を備える。なお、本明細書において、文字情報は画像情報Ｖに含まれる。
入出力装置２２０は、位置情報Ｐ１および外部情報ＥＸを供給する機能を備え、画像情報Ｖおよび制御情報を供給される機能を備える。
演算装置２１０は、画像情報Ｖを外部情報ＥＸに基づいて生成する機能を備える。また、制御情報を位置情報Ｐ１に基づいて決定し供給する機能を備える。
入出力装置２２０は、画像情報Ｖを表示する機能を備える表示部２３０と、位置情報Ｐ１を供給する機能を備える入力部２４０と、外部情報ＥＸを受信する機能、外部情報ＥＸを供給する機能および制御情報を送信する機能を備える通信部２９０と、を備える。
例えば、実施の形態１で説明する入出力パネルを表示部２３０および入力部２４０に用いることができる。
これにより、例えば外部機器から受信した外部情報に基づいて画像情報を生成し、画像情報を表示部に表示することができる。また、入力部を用いて供給された位置情報に基づいて制御情報を決定し、制御情報を送信することができる。その結果、利便性または信頼性に優れた新規な情報処理装置を提供することができる。
＜構成＞
本発明の一態様は、演算装置２１０、入出力装置２２０および筐体を備える（図１２（Ａ）参照）。
《演算装置２１０》
演算装置２１０は、演算部２１１、記憶部２１２、伝送路２１４または入出力インターフェース２１５を備える。
《入出力装置２２０》
入出力装置２２０は、表示部２３０、入力部２４０、検知部２５０、振動部２８０または通信部２９０を備える。
《演算部２１１》
演算部２１１は、例えばプログラムを実行する機能を備える。例えば、実施の形態７で説明するＣＰＵを用いることができる。これにより、消費電力を十分に低減することができる。
《記憶部２１２》
記憶部２１２は、例えば演算部２１１が実行するプログラム、初期情報、設定情報または画像等を記憶する機能を有する。
具体的には、ハードディスク、フラッシュメモリまたは酸化物半導体を含むトランジスタを用いたメモリ等を用いることができる。
《入出力インターフェース２１５、伝送路２１４》
入出力インターフェース２１５は端子または配線を備え、情報を供給し、情報を供給される機能を備える。例えば、伝送路２１４と電気的に接続することができる。また、入出力装置２２０と電気的に接続することができる。
伝送路２１４は配線を備え、情報を供給し、情報を供給される機能を備える。例えば、入出力インターフェース２１５と電気的に接続することができる。また、演算部２１１、記憶部２１２または入出力インターフェース２１５と電気的に接続することができる。
《表示部２３０、入力部２４０》
例えば、表示部２３０および入力部２４０を備える入出力パネルを用いることができる。具体的には、実施の形態１で説明する入出力パネルを用いることができる。
さまざまなヒューマンインターフェイス等を入力部２４０に用いることができる（図１２（Ａ）参照）。
例えば、キーボード、マウス、タッチセンサ、マイクまたはカメラ等を入力部２４０に用いることができる。なお、表示部２３０に重なる領域を備えるタッチセンサを用いることができる。表示部２３０と表示部２３０に重なる領域を備えるタッチセンサを備える入出力パネルを、タッチパネルということができる。
例えば、使用者は、タッチパネルに触れた指をポインタに用いて様々なジェスチャー（タップ、ドラッグ、スワイプまたはピンチイン等）をすることができる。
例えば、演算装置２１０を用いて、タッチパネルに接触する指の位置または軌跡等の情報を解析し、解析結果が所定の条件を満たすとき、特定のジェスチャーが供給されたとすることができる。これにより、使用者は、所定の操作命令にあらかじめ関連付けられた特定のジェスチャーを用いて、所定の操作命令を供給できる。
一例を挙げれば、使用者は、画像情報の表示位置を変更する「スクロール命令」を、タッチパネルに沿ってタッチパネルに接触する指を移動するジェスチャーを用いて供給できる。
《検知部２５０》
検知部２５０は、周囲の状態を検知して情報Ｐ２を供給する機能を備える。
例えば、カメラ、加速度センサ、方位センサ、圧力センサ、温度センサ、湿度センサ、照度センサまたはＧＰＳ（Ｇｌｏｂａｌ ｐｏｓｉｔｉｏｎｉｎｇ Ｓｙｓｔｅｍ）信号受信回路等を、検知部２５０に用いることができる。
《振動部２８０》
振動部２８０は、例えば振動発生装置を備え、演算装置２１０からの命令に基づいて振動する機能を備える。これにより、情報処理装置２００の使用者に、振動を用いて情報を伝えることができる。
《通信部２９０》
通信部２９０は、ネットワーク等に情報を供給し、ネットワーク等から情報を取得する機能を備える。または、他の通信機器等に情報を提供し、他の通信機器等から情報を取得する機能を備える。
《筐体》
情報処理装置２００は、演算装置２１０および入出力装置２２０を収納する筐体を有する。
これにより、情報処理装置２００の使用者は、通信機器等を取り出すことなく、通信機器２０２が送信する画像情報を確認することができる。
＜通信機器２０２＞
通信機器２０２は、外部情報ＥＸを送信する機能と、制御情報を受信する機能と、通信網と接続する機能と、を有する。そして、制御情報に基づいて、所定の動作をする機能を備える。
例えば、通信機器２０２は通信網との間でデータ通信をすることができる。具体的には、音声情報等を含むデータを通信することができる。
例えば、情報処理装置２００を用いて、通信機器２０２を操作することができる。また、通信機器２０２を用いて情報処理装置２００を操作することができる。
＜プログラム＞
図１３を参照しながら、本発明の一態様に用いることができるプログラムを説明する。
本発明の一態様のプログラムは、下記のステップを有するプログラムである（図１３（Ａ）参照）。
《第１のステップ》
第１のステップにおいて、設定を初期化する（図１３（Ａ）（Ｓ１）参照）。
一例を挙げれば、所定の画像情報と第１のモードを初期設定に用いることができる。
《第２のステップ》
第２のステップにおいて、割り込み処理を許可する（図１３（Ａ）（Ｓ２）参照）。なお、割り込み処理が許可された演算装置は、主の処理と並行して割り込み処理を行うことができる。割り込み処理から主の処理に復帰した演算装置は、割り込み処理をして得た結果を主の処理に反映することができる。
なお、カウンタの値が初期値であるとき、割り込み処理を実行し、カウンタの値を初期値以外の値に変えてから、主の処理に復帰してもよい。これにより、プログラムを起動した後に常に割り込み処理をさせることができる。
《第３のステップ》
第３のステップにおいて、第１のステップにおいて設定された所定のモードまたは割り込み処理において選択された所定のモードで動作する（図１３（Ａ）（Ｓ３）参照）。
第１のモードが選択されている場合、例えば、画像情報Ｖを表示部２３０に所定の期間表示する。
第２のモードが選択されている場合、例えば、表示部２３０の動作を停止する。
これにより、所定のイベントが供給された場合に、画像情報Ｖを表示部２３０に所定の期間表示することができる。または、所定のイベントが供給されない場合に、表示部２３０の動作を停止することができる。
《第４のステップ》
第４のステップにおいて、終了命令が供給された場合は第５のステップに進み、終了命令が供給されなかった場合は第３のステップに進むように選択する（図１３（Ａ）（Ｓ４）参照）。
なお、例えば、割り込み処理において、終了命令を供給することができる。
《第５のステップ》
第５のステップにおいて、終了する（図１３（Ａ）（Ｓ５）参照）。
割り込み処理は以下の第６のステップ乃至第９のステップを備える（図１３（Ｂ）参照）。
《第６のステップ》
第６のステップにおいて、所定の期間の間に所定のイベントが供給された場合は、第７のステップに進み、所定のイベントが供給されなかった場合は、第８のステップに進む（図１３（Ｂ）（Ｓ６）参照）。
例えば、所定の期間に所定のイベントが供給されたか否かを条件に用いることができる。具体的には、５秒以下、好ましくは１秒未満、より好ましくは０．５秒未満、さらに好ましくは０．１秒未満を所定の期間とすることができる。
また、例えば終了命令を関連付けたイベントを所定のイベントに含めることができる。
《第７のステップ》
第７のステップにおいて、モードを変更する（図１３（Ｂ）（Ｓ７）参照）。具体的には、第１のモードを選択していた場合は、第２のモードを選択し、第２のモードを選択していた場合は、第１のモードを選択する。
《第８のステップ》
第８のステップにおいて、割り込み処理を終了する（図１３（Ｂ）（Ｓ８）参照）。
《所定のイベント》
例えば、入力部２４０の釦等から供給される「クリック」や「ドラッグ」等のイベントを、所定のイベントに用いることができる。
または、入力部２４０のタッチパネル等から指等をポインタに用いて供給される位置情報Ｐ１に基づいて、「タップ」、「ドラッグ」または「スワイプ」等のイベントを、所定のイベントに用いることができる。
または、検知部２５０が供給する、所定の条件を満たす情報Ｐ２を、所定のイベントに用いることができる。
例えば、表示されている一の画像情報から他の画像情報に表示を切り替える「ページめくり命令」、一の画像情報の表示されている一部分の表示位置を移動して、一部分に連続する他の部分を表示する「スクロール命令」などを、所定のイベントに関連付けることができる。
例えば、ポインタを用いて指し示すスライドバーの位置、スワイプの速度またはドラッグの速度等を、さまざまな命令の引数に用いることができる。
具体的には、「ページめくり命令」を実行する際に用いるページをめくる速度または「スクロール命令」を実行する際に用いる表示位置を移動する速度を決定する引数などに用いることができる。
または、検知部２５０を用いて、情報処理装置の使用者の脈拍等や情報処理装置の使用環境等を検知して、検知された情報に基づいて、画像情報を生成してもよい。例えば、使用環境の明るさ等を検知して、画像情報の背景に使用者の嗜好に合わせた画像を用いることができる。これにより、情報処理装置２００を使用する使用者に好適な環境を提供することができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態８）
本実施の形態では、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置（記憶装置）、およびそれを含むＣＰＵについて説明する。本実施の形態で説明するＣＰＵは、例えば、実施の形態６で説明する情報処理装置に用いる事が出来る。
＜記憶装置＞
電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置（記憶装置）の一例を図１４に示す。なお、図１４（Ｂ）は図１４（Ａ）を回路図で表したものである。
図１４（Ａ）及び（Ｂ）に示す半導体装置は、第１の半導体材料を用いたトランジスタ３２００と第２の半導体材料を用いたトランジスタ３３００、および容量素子３４００を有している。
第１の半導体材料と第２の半導体材料は異なるエネルギーギャップを持つ材料とすることが好ましい。例えば、第１の半導体材料を酸化物半導体以外の半導体材料（シリコン（歪シリコン含む）、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウム、有機半導体など）とし、第２の半導体材料を酸化物半導体とすることができる。酸化物半導体以外の材料として単結晶シリコンなどを用いたトランジスタは、高速動作が容易である。一方で、酸化物半導体を用いたトランジスタは、オフ電流が低い。
トランジスタ３３００は、酸化物半導体を有する半導体層にチャネルが形成されるトランジスタである。トランジスタ３３００は、オフ電流が小さいため、これを用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、或いは、リフレッシュ動作の頻度が極めて少ない半導体記憶装置とすることが可能となるため、消費電力を十分に低減することができる。
図１４（Ｂ）において、第１の配線３００１はトランジスタ３２００のソース電極と電気的に接続され、第２の配線３００２はトランジスタ３２００のドレイン電極と電気的に接続されている。また、第３の配線３００３はトランジスタ３３００のソース電極およびドレイン電極の一方と電気的に接続され、第４の配線３００４はトランジスタ３３００のゲート電極と電気的に接続されている。そして、トランジスタ３２００のゲート電極、およびトランジスタ３３００のソース電極およびドレイン電極の他方は、容量素子３４００の電極の一方と電気的に接続され、第５の配線３００５は容量素子３４００の電極の他方と電気的に接続されている。
図１４（Ａ）に示す半導体装置では、トランジスタ３２００のゲート電極の電位が保持可能という特徴を活かすことで、次のように、情報の書き込み、保持、読み出しが可能である。
情報の書き込みおよび保持について説明する。まず、第４の配線３００４の電位を、トランジスタ３３００がオン状態となる電位にして、トランジスタ３３００をオン状態とする。これにより、第３の配線３００３の電位が、トランジスタ３２００のゲート電極、および容量素子３４００に与えられる。すなわち、トランジスタ３２００のゲート電極には、所定の電荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という）のいずれかが与えられるものとする。その後、第４の配線３００４の電位を、トランジスタ３３００がオフ状態となる電位にして、トランジスタ３３００をオフ状態とすることにより、トランジスタ３２００のゲート電極に与えられた電荷が保持される（保持）。
トランジスタ３３００のオフ電流は極めて小さいため、トランジスタ３２００のゲート電極の電荷は長時間にわたって保持される。
次に情報の読み出しについて説明する。第１の配線３００１に所定の電位（定電位）を与えた状態で、第５の配線３００５に適切な電位（読み出し電位）を与えると、トランジスタ３２００のゲート電極に保持された電荷量に応じて、第２の配線３００２は異なる電位をとる。一般に、トランジスタ３２００をｎチャネル型とすると、トランジスタ３２００のゲート電極にＨｉｇｈレベル電荷が与えられている場合の見かけのしきい値Ｖｔｈ＿Ｈは、トランジスタ３２００のゲート電極にＬｏｗレベル電荷が与えられている場合の見かけのしきい値Ｖｔｈ＿Ｌより低くなるためである。ここで、見かけのしきい値電圧とは、トランジスタ３２００を「オン状態」とするために必要な第５の配線３００５の電位をいうものとする。したがって、第５の配線３００５の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることにより、トランジスタ３２００のゲート電極に与えられた電荷を判別できる。例えば、書き込みにおいて、Ｈｉｇｈレベル電荷が与えられていた場合には、第５の配線３００５の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ３２００は「オン状態」となる。Ｌｏｗレベル電荷が与えられていた場合には、第５の配線３００５の電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ３２００は「オフ状態」のままである。このため、第２の配線３００２の電位を判別することで、保持されている情報を読み出すことができる。
なお、メモリセルをアレイ状に配置して用いる場合、所望のメモリセルの情報のみを読み出せることが必要になる。例えば、情報を読み出さないメモリセルにおいては、ゲート電極に与えられている電位にかかわらずトランジスタ３２００が「オフ状態」となるような電位、つまり、Ｖｔｈ＿Ｈより小さい電位を第５の配線３００５に与えることで所望のメモリセルの情報のみを読み出せる構造とすればよい。または、情報を読み出さないメモリセルにおいては、ゲート電極に与えられている電位にかかわらず、トランジスタ３２００が「オン状態」となるような電位、つまり、Ｖｔｈ＿Ｌより大きい電位を第５の配線３００５に与えることで所望のメモリセルの情報のみを読み出せる構成とすればよい。
図１４（Ｃ）に示す半導体装置は、トランジスタ３２００を設けていない点で図１４（Ａ）と相違している。この場合も上記と同様の動作により情報の書き込みおよび保持動作が可能である。
次に、図１４（Ｃ）に示す半導体装置の情報の読み出しについて説明する。トランジスタ３３００がオン状態となると、浮遊状態である第３の配線３００３と容量素子３４００とが導通し、第３の配線３００３と容量素子３４００の間で電荷が再分配される。その結果、第３の配線３００３の電位が変化する。第３の配線３００３の電位の変化量は、容量素子３４００の電極の一方の電位（または容量素子３４００に蓄積された電荷）によって、異なる値をとる。
例えば、容量素子３４００の電極の一方の電位をＶ、容量素子３４００の容量をＣ、第３の配線３００３が有する容量成分をＣＢ、電荷が再分配される前の第３の配線３００３の電位をＶＢ０とすると、電荷が再分配された後の第３の配線３００３の電位は、（ＣＢ×ＶＢ０＋Ｃ×Ｖ）／（ＣＢ＋Ｃ）となる。従って、メモリセルの状態として、容量素子３４００の電極の一方の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２状態をとるとすると、電位Ｖ１を保持している場合の第３の配線３００３の電位（＝（ＣＢ×ＶＢ０＋Ｃ×Ｖ１）／（ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合の第３の配線３００３の電位（＝（ＣＢ×ＶＢ０＋Ｃ×Ｖ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。
そして、第３の配線３００３の電位を所定の電位と比較することで、情報を読み出すことができる。
この場合、メモリセルを駆動させるための駆動回路に上記第１の半導体材料が適用されたトランジスタを用い、トランジスタ３３００として第２の半導体材料が適用されたトランジスタを駆動回路上に積層して設ける構成とすればよい。
本実施の形態に示す半導体装置では、チャネル形成領域に酸化物半導体を用いたオフ電流の極めて小さいトランジスタを適用することで、極めて長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。また、電力の供給がない場合（ただし、電位は固定されていることが望ましい）であっても、長期にわたって記憶内容を保持することが可能である。
また、本実施の形態に示す半導体装置では、情報の書き込みに高い電圧を必要とせず、素子の劣化の問題もない。例えば、従来の不揮発性メモリのように、フローティングゲートへの電子の注入や、フローティングゲートからの電子の引き抜きを行う必要がないため、ゲート絶縁膜の劣化といった問題が全く生じない。すなわち、本実施の形態に示す半導体装置では、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、信頼性が飛躍的に向上する。さらに、トランジスタのオン状態、オフ状態によって、情報の書き込みが行われるため、高速な動作も容易に実現しうる。
なお、上記の記憶装置は、例えば、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）の他に、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、カスタムＬＳＩ、ＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）等のＬＳＩ、ＲＦ−ＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）にも応用可能である。
＜ＣＰＵ＞
以下で、上記の記憶装置を含むＣＰＵについて説明する。
図１５は、上記の記憶装置を含むＣＰＵの一例の構成を示すブロック図である。
図１５に示すＣＰＵは、基板１１９０上に、ＡＬＵ１１９１（ＡＬＵ：Ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ、演算回路）、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、タイミングコントローラ１１９５、レジスタ１１９６、レジスタコントローラ１１９７、バスインターフェース１１９８（Ｂｕｓ Ｉ／Ｆ）、書き換え可能なＲＯＭ１１９９、及びＲＯＭインターフェース１１８９（ＲＯＭ Ｉ／Ｆ）を有している。基板１１９０は、半導体基板、ＳＯＩ基板、ガラス基板などを用いる。ＲＯＭ１１９９及びＲＯＭインターフェース１１８９は、別チップに設けてもよい。もちろん、図１５に示すＣＰＵは、その構成を簡略化して示した一例にすぎず、実際のＣＰＵはその用途によって多種多様な構成を有している。例えば、図１５に示すＣＰＵまたは演算回路を含む構成を一つのコアとし、当該コアを複数含み、それぞれのコアが並列で動作するような構成としてもよい。また、ＣＰＵが内部演算回路やデータバスで扱えるビット数は、例えば８ビット、１６ビット、３２ビット、６４ビットなどとすることができる。
バスインターフェース１１９８を介してＣＰＵに入力された命令は、インストラクションデコーダ１１９３に入力され、デコードされた後、ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５に入力される。
ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５は、デコードされた命令に基づき、各種制御を行なう。具体的にＡＬＵコントローラ１１９２は、ＡＬＵ１１９１の動作を制御するための信号を生成する。また、インタラプトコントローラ１１９４は、ＣＰＵのプログラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク状態から判断し、処理する。レジスタコントローラ１１９７は、レジスタ１１９６のアドレスを生成し、ＣＰＵの状態に応じてレジスタ１１９６の読み出しや書き込みを行なう。
また、タイミングコントローラ１１９５は、ＡＬＵ１１９１、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、及びレジスタコントローラ１１９７の動作のタイミングを制御する信号を生成する。例えばタイミングコントローラ１１９５は、基準クロック信号を元に、内部クロック信号を生成する内部クロック生成部を備えており、内部クロック信号を上記各種回路に供給する。
図１５に示すＣＰＵでは、レジスタ１１９６に、メモリセルが設けられている。
図１５に示すＣＰＵにおいて、レジスタコントローラ１１９７は、ＡＬＵ１１９１からの指示に従い、レジスタ１１９６における保持動作の選択を行う。すなわち、レジスタ１１９６が有するメモリセルにおいて、フリップフロップによるデータの保持を行うか、容量素子によるデータの保持を行うかを、選択する。フリップフロップによるデータの保持が選択されている場合、レジスタ１１９６内のメモリセルへの、電源電圧の供給が行われる。容量素子におけるデータの保持が選択されている場合、容量素子へのデータの書き換えが行われ、レジスタ１１９６内のメモリセルへの電源電圧の供給を停止することができる。
図１６は、レジスタ１１９６として用いることのできる記憶素子の回路図の一例である。記憶素子１２００は、電源遮断で記憶データが揮発する回路１２０１と、電源遮断で記憶データが揮発しない回路１２０２と、スイッチ１２０３と、スイッチ１２０４と、論理素子１２０６と、容量素子１２０７と、選択機能を有する回路１２２０と、を有する。回路１２０２は、容量素子１２０８と、トランジスタ１２０９と、トランジスタ１２１０と、を有する。なお、記憶素子１２００は、必要に応じて、ダイオード、抵抗素子、インダクタなどのその他の素子をさらに有していても良い。
ここで、回路１２０２には、上述した記憶装置を用いることができる。記憶素子１２００への電源電圧の供給が停止した際、回路１２０２のトランジスタ１２０９のゲートには接地電位（０Ｖ）、またはトランジスタ１２０９がオフする電位が入力され続ける構成とする。例えば、トランジスタ１２０９のゲートが抵抗等の負荷を介して接地される構成とする。
スイッチ１２０３は、一導電型（例えば、ｎチャネル型）のトランジスタ１２１３を用いて構成され、スイッチ１２０４は、一導電型とは逆の導電型（例えば、ｐチャネル型）のトランジスタ１２１４を用いて構成した例を示す。ここで、スイッチ１２０３の第１の端子はトランジスタ１２１３のソースとドレインの一方に対応し、スイッチ１２０３の第２の端子はトランジスタ１２１３のソースとドレインの他方に対応し、スイッチ１２０３はトランジスタ１２１３のゲートに入力される制御信号ＲＤによって、第１の端子と第２の端子の間の導通または非導通（つまり、トランジスタ１２１３のオン状態またはオフ状態）が選択される。スイッチ１２０４の第１の端子はトランジスタ１２１４のソースとドレインの一方に対応し、スイッチ１２０４の第２の端子はトランジスタ１２１４のソースとドレインの他方に対応し、スイッチ１２０４はトランジスタ１２１４のゲートに入力される制御信号ＲＤによって、第１の端子と第２の端子の間の導通または非導通（つまり、トランジスタ１２１４のオン状態またはオフ状態）が選択される。
トランジスタ１２０９のソースとドレインの一方は、容量素子１２０８の一対の電極のうちの一方、及びトランジスタ１２１０のゲートと電気的に接続される。ここで、接続部分をノードＭＮ２とする。トランジスタ１２１０のソースとドレインの一方は、低電源電位を供給することのできる配線（例えばＧＮＤ線）に電気的に接続され、他方は、スイッチ１２０３の第１の端子（トランジスタ１２１３のソースとドレインの一方）と電気的に接続される。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）はスイッチ１２０４の第１の端子（トランジスタ１２１４のソースとドレインの一方）と電気的に接続される。スイッチ１２０４の第２の端子（トランジスタ１２１４のソースとドレインの他方）は電源電位ＶＤＤを供給することのできる配線と電気的に接続される。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）と、スイッチ１２０４の第１の端子（トランジスタ１２１４のソースとドレインの一方）と、論理素子１２０６の入力端子と、容量素子１２０７の一対の電極のうちの一方と、は電気的に接続される。ここで、接続部分をノードＭＮ１とする。容量素子１２０７の一対の電極のうちの他方は、一定の電位が入力される構成とすることができる。例えば、低電源電位（ＧＮＤ等）または高電源電位（ＶＤＤ等）が入力される構成とすることができる。容量素子１２０７の一対の電極のうちの他方は、低電源電位を供給することのできる配線（例えばＧＮＤ線）と電気的に接続される。容量素子１２０８の一対の電極のうちの他方は、一定の電位が入力される構成とすることができる。例えば、低電源電位（ＧＮＤ等）または高電源電位（ＶＤＤ等）が入力される構成とすることができる。容量素子１２０８の一対の電極のうちの他方は、低電源電位を供給することのできる配線（例えばＧＮＤ線）と電気的に接続される。
なお、容量素子１２０７及び容量素子１２０８は、トランジスタや配線の寄生容量等を積極的に利用することによって省略することも可能である。
トランジスタ１２０９の第１ゲート（第１のゲート電極）には、制御信号ＷＥが入力される。スイッチ１２０３及びスイッチ１２０４は、制御信号ＷＥとは異なる制御信号ＲＤによって第１の端子と第２の端子の間の導通状態または非導通状態を選択され、一方のスイッチの第１の端子と第２の端子の間が導通状態のとき他方のスイッチの第１の端子と第２の端子の間は非導通状態となる。
トランジスタ１２０９のソースとドレインの他方には、回路１２０１に保持されたデータに対応する信号が入力される。図１６では、回路１２０１から出力された信号が、トランジスタ１２０９のソースとドレインの他方に入力される例を示した。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）から出力される信号は、論理素子１２０６によってその論理値が反転された反転信号となり、回路１２２０を介して回路１２０１に入力される。
なお、図１６では、スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）から出力される信号は、論理素子１２０６及び回路１２２０を介して回路１２０１に入力する例を示したがこれに限定されない。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）から出力される信号が、論理値を反転させられることなく、回路１２０１に入力されてもよい。例えば、回路１２０１内に、入力端子から入力された信号の論理値が反転した信号が保持されるノードが存在する場合に、スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）から出力される信号を当該ノードに入力することができる。
また、図１６において、記憶素子１２００に用いられるトランジスタのうち、トランジスタ１２０９以外のトランジスタは、酸化物半導体以外の半導体でなる層または基板１１９０にチャネルが形成されるトランジスタとすることができる。例えば、シリコン層またはシリコン基板にチャネルが形成されるトランジスタとすることができる。また、記憶素子１２００に用いられるトランジスタ全てを、チャネルが酸化物半導体膜で形成されるトランジスタとすることもできる。または、記憶素子１２００は、トランジスタ１２０９以外にも、チャネルが酸化物半導体膜で形成されるトランジスタを含んでいてもよく、残りのトランジスタは酸化物半導体以外の半導体でなる層または基板１１９０にチャネルが形成されるトランジスタとすることもできる。
図１６における回路１２０１には、例えばフリップフロップ回路を用いることができる。また、論理素子１２０６としては、例えばインバータやクロックドインバータ等を用いることができる。
本実施の形態に示す半導体装置では、記憶素子１２００に電源電圧が供給されない間は、回路１２０１に記憶されていたデータを、回路１２０２に設けられた容量素子１２０８によって保持することができる。
また、酸化物半導体膜にチャネルが形成されるトランジスタはオフ電流が極めて小さい。例えば、酸化物半導体膜にチャネルが形成されるトランジスタのオフ電流は、結晶性を有するシリコンにチャネルが形成されるトランジスタのオフ電流に比べて著しく低い。そのため、酸化物半導体膜にチャネルが形成されるトランジスタをトランジスタ１２０９として用いることによって、記憶素子１２００に電源電圧が供給されない間も容量素子１２０８に保持された信号は長期間にわたり保たれる。こうして、記憶素子１２００は電源電圧の供給が停止した間も記憶内容（データ）を保持することが可能である。
また、スイッチ１２０３及びスイッチ１２０４を設けることによって、プリチャージ動作を行うことを特徴とする記憶素子であるため、電源電圧供給再開後に、回路１２０１が元のデータを保持しなおすまでの時間を短くすることができる。
また、回路１２０２において、容量素子１２０８によって保持された信号はトランジスタ１２１０のゲートに入力される。そのため、記憶素子１２００への電源電圧の供給が再開された後、容量素子１２０８によって保持された信号に応じて、トランジスタ１２１０の状態（オン状態、またはオフ状態）が決まり、回路１２０２から読み出すことができる。それ故、容量素子１２０８に保持された信号に対応する電位が多少変動していても、元の信号を正確に読み出すことが可能である。
このような記憶素子１２００を、プロセッサが有するレジスタやキャッシュメモリなどの記憶装置に用いることで、電源電圧の供給停止による記憶装置内のデータの消失を防ぐことができる。また、電源電圧の供給を再開した後、短時間で電源供給停止前の状態に復帰することができる。よって、プロセッサ全体、もしくはプロセッサを構成する一つ、または複数の論理回路において、短い時間でも電源停止を行うことができるため、消費電力を抑えることができる。
なお、本実施の形態では、記憶素子１２００をＣＰＵに用いる例として説明したが、記憶素子１２００は、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、カスタムＬＳＩ、ＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）等のＬＳＩ、ＲＦ−ＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）にも応用可能である。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態９）
本実施の形態では、本発明の一態様の入出力パネルを有する電子機器について、図１７を用いて説明を行う。
図１７（Ａ）乃至図１７（Ｈ）は、電子機器を示す図である。これらの電子機器は、筐体５０００、表示部５００１、スピーカ５００３、ＬＥＤランプ５００４、操作キー５００５（電源スイッチ、又は操作スイッチを含む）、接続端子５００６、センサ５００７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン５００８、等を有することができる。
図１７（Ａ）はモバイルコンピュータであり、上述したものの他に、スイッチ５００９、赤外線ポート５０１０、等を有することができる。図１７（Ｂ）は記録媒体を備えた携帯型の画像再生装置（たとえば、ＤＶＤ再生装置）であり、上述したものの他に、第２表示部５００２、記録媒体読込部５０１１、等を有することができる。図１７（Ｃ）はゴーグル型ディスプレイであり、上述したものの他に、第２表示部５００２、支持部５０１２、イヤホン５０１３、等を有することができる。図１７（Ｄ）は携帯型遊技機であり、上述したものの他に、記録媒体読込部５０１１、等を有することができる。図１７（Ｅ）はテレビ受像機能付きデジタルカメラであり、上述したものの他に、アンテナ５０１４、シャッターボタン５０１５、受像部５０１６、等を有することができる。図１７（Ｆ）は携帯型遊技機であり、上述したものの他に、第２表示部５００２、記録媒体読込部５０１１、等を有することができる。図１７（Ｇ）は持ち運び型テレビ受像器であり、上述したものの他に、信号の送受信が可能な充電器５０１７、等を有することができる。
図１７（Ａ）乃至図１７（Ｇ）に示す電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信又は受信を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能、等を有することができる。さらに、複数の表示部を有する電子機器においては、一つの表示部を主として画像情報を表示し、別の一つの表示部を主として文字情報を表示する機能、または、複数の表示部に視差を考慮した画像を表示することで立体的な画像を表示する機能、等を有することができる。さらに、受像部を有する電子機器においては、静止画を撮影する機能、動画を撮影する機能、撮影した画像を自動または手動で補正する機能、撮影した画像を記録媒体（外部又はカメラに内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有することができる。なお、図１７（Ａ）乃至図１７（Ｇ）に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。
図１７（Ｈ）は、スマートウオッチであり、筐体７３０２、表示パネル７３０４、操作ボタン７３１１、７３１２、接続端子７３１３、バンド７３２１、留め金７３２２、等を有する。
ベゼル部分を兼ねる筐体７３０２に搭載された表示パネル７３０４は、非矩形状の表示領域を有している。なお、表示パネル７３０４としては、矩形状の表示領域としてもよい。表示パネル７３０４は、時刻を表すアイコン７３０５、その他のアイコン７３０６等を表示することができる。
なお、図１７（Ｈ）に示すスマートウオッチは、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信又は受信を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能、等を有することができる。
また、筐体７３０２の内部に、スピーカ、センサ（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン等を有することができる。なお、スマートウオッチは、発光素子をその表示パネル７３０４に用いることにより作製することができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
例えば、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に記載されているものとする。
ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に接続されていない場合であり、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに、ＸとＹとが、接続されている場合である。
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択して切り替える機能を有している。なお、ＸとＹとが電気的に接続されている場合は、ＸとＹとが直接的に接続されている場合を含むものとする。
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。なお、ＸとＹとが機能的に接続されている場合は、ＸとＹとが直接的に接続されている場合と、ＸとＹとが電気的に接続されている場合とを含むものとする。
なお、ＸとＹとが電気的に接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）とが、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明示的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合と同様な内容が、本明細書等に開示されているものとする。
なお、例えば、トランジスタのソース（又は第１の端子など）が、Ｚ１を介して（又は介さず）、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２を介して（又は介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース（又は第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２の一部と直接的に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現することが出来る。
例えば、「ＸとＹとトランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙの順序で電気的に接続されている。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この順序で電気的に接続されている」と表現することができる。または、「Ｘは、トランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。
または、別の表現方法として、例えば、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した、トランジスタのソース（又は第１の端子など）とトランジスタのドレイン（又は第２の端子など）との間の経路であり、前記第１の接続経路は、Ｚ１を介した経路であり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有しておらず、前記第３の接続経路は、Ｚ２を介した経路である。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路によって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路によって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有していない。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の電気的パスによって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の電気的パスは、第２の電気的パスを有しておらず、前記第２の電気的パスは、トランジスタのソース（又は第１の端子など）からトランジスタのドレイン（又は第２の端子など）への電気的パスであり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の電気的パスによって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の電気的パスは、第４の電気的パスを有しておらず、前記第４の電気的パスは、トランジスタのドレイン（又は第２の端子など）からトランジスタのソース（又は第１の端子など）への電気的パスである。」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続経路について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。
なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及び電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
ＡＣＦ１ 導電材料
ＦＰＣ１ フレキシブルプリント基板
Ｃ（ｇ，ｈ） 交差部
Ｃ１（ｇ） 導電膜
Ｃ２（ｈ） 導電膜
Ｃ２Ｂ（ｈ） 導電膜
ＣＰ 容量素子
ＤＣ 検知回路
ＯＳＣ 発振回路
ＧＤ 駆動回路
ＳＤ 駆動回路
Ｍ１ トランジスタ
ＭＡ トランジスタ
ＭＢ トランジスタ
ＭＣ トランジスタ
ＭＤ トランジスタ
ＭＥ トランジスタ
ＭＤＢ トランジスタ
ＭＤＣ トランジスタ
ＭＤＥ トランジスタ
ＭＮ１ ノード
ＭＮ２ ノード
Ｐ１ 位置情報
Ｐ２ 情報
ＥＸ 外部情報
Ｖ 画像情報
Ｒ１ 期間
Ｒ２ 期間
Ｒ３ 期間
Ｒ４ 垂直帰線期間
Ｖ０ 電位
Ｖ１ 電位
ＶＤＤ 電源電位
１００ トランジスタ
１０２ 基板
１０４ 導電膜
１０６ 絶縁膜
１０７ 絶縁膜
１０８ 酸化物半導体膜
１０８ａ 酸化物半導体膜
１０８ｂ 酸化物半導体膜
１０８ｃ 酸化物半導体膜
１１２ａ 導電膜
１１２ｂ 導電膜
１１４ 絶縁膜
１１６ 絶縁膜
１１８ 絶縁膜
１２０ａ 導電膜
１２０ｂ 導電膜
１５０ トランジスタ
２００ 情報処理装置
２０２ 通信機器
２１０ 演算装置
２１１ 演算部
２１２ 記憶部
２１４ 伝送路
２１５ 入出力インターフェース
２２０ 入出力装置
２３０ 表示部
２４０ 入力部
２５０ 検知部
２８０ 振動部
２９０ 通信部
７００ 入出力装置
７００Ｂ 入出力装置
７００Ｃ 入出力装置
７００Ｅ 入出力装置
７００Ｐ 入出力パネル
７０１ 絶縁膜
７０１Ｃ 絶縁膜
７０２（ｉ，ｊ） 画素
７０４ 導電膜
７０５ 接合層
７０６ 絶縁膜
７０８ 半導体膜
７０８Ａ 領域
７０８Ｂ 領域
７０８Ｃ 領域
７１０ 基材
７１０Ｐ 機能膜
７１１ 導電膜
７１２Ａ 導電膜
７１２Ｂ 導電膜
７１６ 絶縁膜
７１８ 絶縁膜
７１９ 接続部
７２１ 絶縁膜
７２２Ａ 接続部
７２２Ｂ 接続部
７２４ 導電膜
７２４Ｂ 導電膜
７２４Ｃ 導電膜
７２８ 絶縁膜
７３０（ｉ，ｊ） 画素回路
７５０（ｉ，ｊ） 表示素子
７５１（ｉ，ｊ） 第１の電極
７５２ 第２の電極
７５３ 発光性の有機化合物を含む層
７５３Ｃ 発光性の有機化合物を含む層
７７０ 基材
７７３ 保護膜
７７３ａ 保護膜
７７３ｂ 保護膜
７７３ｃ 保護膜
１１８９ ＲＯＭインターフェース
１１９０ 基板
１１９１ ＡＬＵ
１１９２ ＡＬＵコントローラ
１１９３ インストラクションデコーダ
１１９４ インタラプトコントローラ
１１９５ タイミングコントローラ
１１９６ レジスタ
１１９７ レジスタコントローラ
１１９８ バスインターフェース
１１９９ ＲＯＭ
１２００ 記憶素子
１２０１ 回路
１２０２ 回路
１２０３ スイッチ
１２０４ スイッチ
１２０６ 論理素子
１２０７ 容量素子
１２０８ 容量素子
１２０９ トランジスタ
１２１０ トランジスタ
１２１３ トランジスタ
１２１４ トランジスタ
１２２０ 回路
３００１ 配線
３００２ 配線
３００３ 配線
３００４ 配線
３００５ 配線
３２００ トランジスタ
３３００ トランジスタ
３４００ 容量素子
５０００ 筐体
５００１ 表示部
５００２ 表示部
５００３ スピーカ
５００４ ＬＥＤランプ
５００５ 操作キー
５００６ 接続端子
５００７ センサ
５００８ マイクロフォン
５００９ スイッチ
５０１０ 赤外線ポート
５０１１ 記録媒体読込部
５０１２ 支持部
５０１３ イヤホン
５０１４ アンテナ
５０１５ シャッターボタン
５０１６ 受像部
５０１７ 充電器
７３０２ 筐体
７３０４ 表示パネル
７３０５ アイコン
７３０６ アイコン
７３１１ 操作ボタン
７３１２ 操作ボタン
７３１３ 接続端子
７３２１ バンド
７３２２ 留め金

Claims (11)

  1. 表示素子と、第１の導電膜と、第２の導電膜と、を有し、
    第１の導電膜は、前記表示素子と電気的に接続され、
    第２の導電膜は、前記表示素子と重なる領域に近接するものにより一部が遮られる電界を、前記第１の導電膜との間に形成するように配置され、
    前記表示素子は、第１の電極と、第２の電極と、を備え、
    第２の電極は、前記第１の導電膜と重なる領域および前記第２の導電膜と重なる領域を備え、
    第１の電極は、前記第２の電極と重なる領域を備える、入出力パネル。
  2. 前記第２の導電膜は、透光性を備える領域を、前記第１の電極と重なる領域に備える請求項１に記載の入出力パネル。
  3. 行方向に配設される複数の画素回路と、
    行方向と交差する列方向に配設される複数の画素回路と、
    前記行方向に配設される複数の画素回路と電気的に接続される走査線と、
    前記列方向に配設される複数の画素回路と電気的に接続される信号線と、を有し、
    前記第１の導電膜は、前記行方向に配設される複数の画素回路および前記列方向に配設される複数の画素回路と電気的に接続され、
    前記表示素子は、前記画素回路と電気的に接続される、請求項１または請求項２に記載の入出力パネル。
  4. 前記第１の導電膜は、行方向に延在する複数の導電膜を含む、請求項３に記載の入出力パネル。
  5. 前記表示素子は、発光性の有機化合物を含む層を、前記第１の電極および前記第２の電極の間に備え、
    前記第１の電極は、透光性を備える領域を、前記第２の電極と重なる領域に備え、
    前記第２の電極は、前記第１の導電膜または前記第２の導電膜の一方との間に他方を挟む領域を備える、請求項１乃至請求項４のいずれか一に記載の入出力パネル。
  6. 前記画素回路は、
    前記走査線と電気的に接続されるゲート電極および前記信号線と電気的に接続される第１の電極を備える第１のトランジスタと、
    前記第１のトランジスタの第２の電極と電気的に接続されるゲート電極、前記第１の導電膜と電気的に接続される第１の電極および前記表示素子の第１の電極と電気的に接続される第２の電極を備える第２のトランジスタと、
    前記第２のトランジスタのゲート電極に電気的に接続される第１の電極および前記第２のトランジスタの第２の電極と電気的に接続される第２の電極を備える容量素子と、を備える、請求項３または請求項４に記載の入出力パネル。
  7. 前記トランジスタは、半導体膜を備え、
    前記半導体膜は、インジウム、ガリウム、亜鉛および酸素を含む、請求項６に記載の入出力パネル。
  8. 前記第２の導電膜は、インジウム、ガリウム、亜鉛および酸素を含む、請求項１乃至請求項７のいずれか一に記載の入出力パネル。
  9. 請求項１乃至請求項８のいずれか一に記載の入出力パネルと、
    前記入出力パネルと電気的に接続される駆動回路と、を有し、
    前記駆動回路は、探索信号を、前記第１の導電膜または前記第２の導電膜の一方に供給する機能を備え、
    前記駆動回路は、検知信号を、前記第１の導電膜または前記第２の導電膜の他方から供給される電位に基づいて生成する機能を備える入出力装置。
  10. 演算装置と、請求項９に記載の入出力装置と、を有し、
    前記演算装置は、位置情報および外部情報を供給され、画像情報および制御情報を供給する機能を備え、
    前記入出力装置は、前記位置情報および前記外部情報を供給し、前記画像情報および前記制御情報を供給される機能を備え、
    演算装置は、
    前記画像情報を前記外部情報に基づいて生成する機能と、
    前記制御情報を前記位置情報に基づいて決定し供給する機能と、を備え、
    前記入出力装置は、
    表示部と、入力部と、通信部と、を有し、
    前記表示部は、前記画像情報を表示する機能を備え、
    前記入力部は、前記位置情報を供給する機能を備え、
    前記通信部は、前記外部情報を受信する機能および前記制御情報を送信する機能を備える、情報処理装置。
  11. 入力部が、キーボード、ハードウェアボタン、ポインティングデバイス、タッチセンサ、照度センサ、撮像装置、音声入力装置、視点入力装置、姿勢検出装置、のうち一以上を含む、請求項１０に記載の情報処理装置。
JP2016173662A 2015-09-11 2016-09-06 入出力パネル Active JP6807683B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020203330A JP6983989B2 (ja) 2015-09-11 2020-12-08 入出力パネル

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015179183 2015-09-11
JP2015179183 2015-09-11

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2020203330A Division JP6983989B2 (ja) 2015-09-11 2020-12-08 入出力パネル

Publications (3)

Publication Number Publication Date
JP2017054508A true JP2017054508A (ja) 2017-03-16
JP2017054508A5 JP2017054508A5 (ja) 2019-10-17
JP6807683B2 JP6807683B2 (ja) 2021-01-06

Family

ID=58236856

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2016173662A Active JP6807683B2 (ja) 2015-09-11 2016-09-06 入出力パネル
JP2020203330A Active JP6983989B2 (ja) 2015-09-11 2020-12-08 入出力パネル

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2020203330A Active JP6983989B2 (ja) 2015-09-11 2020-12-08 入出力パネル

Country Status (2)

Country Link
US (1) US10234983B2 (ja)
JP (2) JP6807683B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102365490B1 (ko) 2016-07-13 2022-02-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 입출력 패널, 입출력 장치, 반도체 장치
US20180053811A1 (en) 2016-08-22 2018-02-22 Emagin Corporation Arrangement of color sub-pixels for full color oled and method of manufacturing same
US11437451B2 (en) * 2016-09-22 2022-09-06 Emagin Corporation Large area display and method for making same
KR20180075783A (ko) * 2016-12-26 2018-07-05 삼성디스플레이 주식회사 압력 센서 및 이를 구비하는 표시 장치
CN109545837B (zh) * 2018-12-17 2020-10-13 武汉华星光电半导体显示技术有限公司 Amoled柔性显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012212076A (ja) * 2011-03-31 2012-11-01 Sony Corp 表示装置および電子機器
JP2016184096A (ja) * 2015-03-26 2016-10-20 株式会社ジャパンディスプレイ 表示装置、表示装置の駆動方法
WO2017014252A1 (ja) * 2015-07-22 2017-01-26 シャープ株式会社 タッチパネル付き表示装置及びタッチパネル付き表示装置の製造方法

Family Cites Families (123)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4507480B2 (ja) 2001-12-27 2010-07-21 ソニー株式会社 表示装置
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
KR101133753B1 (ko) 2004-07-26 2012-04-09 삼성전자주식회사 감지 소자를 내장한 액정 표시 장치
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CN102938420B (zh) 2004-11-10 2015-12-02 佳能株式会社 无定形氧化物和场效应晶体管
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101707212B (zh) 2005-11-15 2012-07-11 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
US7920129B2 (en) 2007-01-03 2011-04-05 Apple Inc. Double-sided touch-sensitive panel with shield and drive combined layer
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5014971B2 (ja) 2007-12-19 2012-08-29 ソニーモバイルディスプレイ株式会社 ディスプレイ装置
JP5081035B2 (ja) 2008-03-28 2012-11-21 株式会社竹中工務店 犯罪リスク評価装置及び犯罪リスク評価プログラム
JP4816668B2 (ja) 2008-03-28 2011-11-16 ソニー株式会社 タッチセンサ付き表示装置
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US8217913B2 (en) 2009-02-02 2012-07-10 Apple Inc. Integrated touch screen
JP4888669B2 (ja) * 2009-03-30 2012-02-29 カシオ計算機株式会社 表示装置及び表示装置の駆動制御方法並びに表示装置の製造方法
JP5191453B2 (ja) 2009-06-29 2013-05-08 株式会社ジャパンディスプレイウェスト タッチセンサ、表示装置および電子機器
TWI576746B (zh) * 2010-12-31 2017-04-01 劉鴻達 雙模式觸控感應的顯示器
US8878176B2 (en) 2011-08-11 2014-11-04 The Hong Kong University Of Science And Technology Metal-oxide based thin-film transistors with fluorinated active layer
KR101971147B1 (ko) * 2012-04-09 2019-04-23 삼성디스플레이 주식회사 터치 센서를 포함하는 표시 장치
JP5971708B2 (ja) 2012-08-27 2016-08-17 株式会社ジャパンディスプレイ タッチパネル内蔵型表示装置
US9535277B2 (en) 2012-09-05 2017-01-03 Semiconductor Energy Laboratory Co., Ltd. Conductive oxide film, display device, and method for forming conductive oxide film
KR101932126B1 (ko) * 2012-09-24 2018-12-24 엘지디스플레이 주식회사 터치 타입 유기발광다이오드 표시장치
JP6131071B2 (ja) 2013-03-14 2017-05-17 株式会社ジャパンディスプレイ タッチパネル内蔵型表示装置
US9817520B2 (en) 2013-05-20 2017-11-14 Semiconductor Energy Laboratory Co., Ltd. Imaging panel and imaging device
WO2015132694A1 (en) 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Touch sensor, touch panel, and manufacturing method of touch panel
JP2015187852A (ja) 2014-03-13 2015-10-29 株式会社半導体エネルギー研究所 タッチパネル
US9952725B2 (en) 2014-04-22 2018-04-24 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device having sensor circuit comprising a transistor and a capacitor
JP6613044B2 (ja) 2014-04-22 2019-11-27 株式会社半導体エネルギー研究所 表示装置、表示モジュール、及び電子機器
JP6468686B2 (ja) 2014-04-25 2019-02-13 株式会社半導体エネルギー研究所 入出力装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012212076A (ja) * 2011-03-31 2012-11-01 Sony Corp 表示装置および電子機器
JP2016184096A (ja) * 2015-03-26 2016-10-20 株式会社ジャパンディスプレイ 表示装置、表示装置の駆動方法
WO2017014252A1 (ja) * 2015-07-22 2017-01-26 シャープ株式会社 タッチパネル付き表示装置及びタッチパネル付き表示装置の製造方法

Also Published As

Publication number Publication date
JP2021064379A (ja) 2021-04-22
US10234983B2 (en) 2019-03-19
US20170075475A1 (en) 2017-03-16
JP6807683B2 (ja) 2021-01-06
JP6983989B2 (ja) 2021-12-17

Similar Documents

Publication Publication Date Title
JP7139490B2 (ja) 半導体装置
JP6723802B2 (ja) 表示パネル及び情報処理装置
JP6700079B2 (ja) 表示パネル
JP6983989B2 (ja) 入出力パネル
JP6739274B2 (ja) 表示装置
JP6849386B2 (ja) 表示パネル及び情報処理装置
JP2017227859A (ja) 情報処理装置
JP2017059239A (ja) 入出力装置、情報処理装置
JP2017227855A (ja) 表示パネル、情報処理装置、表示パネルの作製方法
JP6869039B2 (ja) 情報処理装置
JP2017076125A (ja) 表示パネル、入出力装置、情報処理装置および表示パネルの作製方法
JP2017037291A (ja) 表示パネル、表示パネルの駆動方法
JP2017097342A (ja) 表示装置、入出力装置、情報処理装置
JP2017107194A (ja) 表示装置、入出力装置、情報処理装置、情報処理装置の駆動方法
JP2017182804A (ja) 表示パネル、入出力装置、情報処理装置
JP2016212870A (ja) タッチパネル、情報処理装置
JP6725226B2 (ja) 表示パネル

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190904

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190904

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200512

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200701

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201208

R150 Certificate of patent or registration of utility model

Ref document number: 6807683

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250