JP2017054508A5 - 入出力パネル - Google Patents

Claims (8)

1. 表示素子と、第１の導電膜と、第２の導電膜と、を有し、
   前記第１の導電膜は、前記表示素子と電気的に接続され、
   前記第２の導電膜は、前記表示素子と重なる領域に近接するものにより一部が遮られる電界を、前記第１の導電膜との間に形成するように配置され、
   前記表示素子は、第１の電極と、第２の電極と、を有し、
   前記第２の電極は、前記第１の導電膜と重なる領域および前記第２の導電膜と重なる領域を有し、
   前記第１の電極は、前記第２の電極と重なる領域を有する、入出力パネル。
2. 前記第２の導電膜は、透光性を有する領域を、前記第１の電極と重なる領域に有する請求項１に記載の入出力パネル。
3. 複数の画素回路を有し、
   前記複数の画素回路は、前記表示素子をそれぞれ有し、
   前記複数の画素回路のうち行方向に配設される複数の画素回路と電気的に接続される走査線と、
   前記複数の画素回路のうち列方向に配設される複数の画素回路と電気的に接続される信号線と、を有し、
   前記第１の導電膜は、前記行方向に配設される複数の画素回路および前記列方向に配設される複数の画素回路と電気的に接続される、請求項１または請求項２に記載の入出力パネル。
4. 前記第１の導電膜は、行方向に延在する複数の導電膜を含む、請求項３に記載の入出力パネル。
5. 前記表示素子は、発光性の有機化合物を含む層を、前記第１の電極および前記第２の電極の間に有し、
   前記第１の電極は、透光性を有する領域を、前記第２の電極と重なる領域に有し、
   前記第２の電極は、前記第１の導電膜または前記第２の導電膜の一方との間に他方を挟む領域を有する、請求項１乃至請求項４のいずれか一に記載の入出力パネル。
6. 前記画素回路は、
   前記走査線と電気的に接続されるゲート電極および前記信号線と電気的に接続される第１の電極を有する第１のトランジスタと、
   前記第１のトランジスタの第２の電極と電気的に接続されるゲート電極、前記第１の導電膜と電気的に接続される第１の電極および前記表示素子の第１の電極と電気的に接続される第２の電極を有する第２のトランジスタと、
   前記第２のトランジスタのゲート電極に電気的に接続される第１の電極および前記第２のトランジスタの第２の電極と電気的に接続される第２の電極を有する容量素子と、を有する、請求項３または請求項４に記載の入出力パネル。
7. 前記第１のトランジスタまたは前記第２のトランジスタは、半導体膜を有し、
   前記半導体膜は、インジウム、ガリウム、亜鉛および酸素を含む、請求項６に記載の入出力パネル。
8. 前記第２の導電膜は、インジウム、ガリウム、亜鉛および酸素を含む、請求項１乃至請求項７のいずれか一に記載の入出力パネル。