TW201316486A - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TW201316486A
TW201316486A TW101134048A TW101134048A TW201316486A TW 201316486 A TW201316486 A TW 201316486A TW 101134048 A TW101134048 A TW 101134048A TW 101134048 A TW101134048 A TW 101134048A TW 201316486 A TW201316486 A TW 201316486A
Authority
TW
Taiwan
Prior art keywords
wafer
semiconductor
interposer
laminate
electrode
Prior art date
Application number
TW101134048A
Other languages
English (en)
Other versions
TWI483376B (zh
Inventor
Masayuki Miura
Taku Kamoto
Takao Sato
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW201316486A publication Critical patent/TW201316486A/zh
Application granted granted Critical
Publication of TWI483376B publication Critical patent/TWI483376B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/14181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

在一實施形態中，本發明之半導體裝置包含配置於中介基板上之晶片積層體與搭載於晶片積層體上之介面晶片。晶片積層體經由設於除了位於積層順序最下段之半導體晶片以外之半導體晶片內之貫通電極及凸塊電極電性連接。介面晶片經由形成於位於積層順序最上段之半導體晶片之表面之再佈線層或設於介面晶片內之貫通電極與中介基板電性連接。

Description

半導體裝置及其製造方法
本文揭示之實施形態一般係關於半導體裝置與其製造方法。
相關申請案
本專利申請案享有以日本專利申請案第2011-206869號(申請日期：2011年9月22日)為基礎申請案之優先權。該基礎申請案之全部內容以引用之方式併入本申請案中。
在NAND型快閃記憶體等之內置記憶體晶片之半導體記憶裝置中，為實現小型．高容量化，已應用將多段積層薄化之記憶體晶片之晶片積層體配置於中介基板上之構造。再者，為高速接收發送記憶體晶片間之電性信號，在複數個記憶體晶片內分別設置貫通電極，且以凸塊電極連接貫通電極間，藉此，進行使多段積層之記憶體晶片間之電性連接。
在半導體記憶裝置中，必須在記憶體晶片與外部設備之間進行資料通信之介面(IF)電路。IF電路搭載於例如晶片積層體之位於最下段之記憶體晶片。由於最下段之記憶體與其他記憶體晶片相比較無法避免尺寸之增大，故使裝置尺寸大型化。再者，由於需要2種類之記憶體晶片，故產生開發效率降低或製造成本增加等之問題。亦已探討將搭載有IF電路之半導體晶片(IF晶片)配置於晶片積層體上。在如此之情形下，要求藉由改善IF晶片之配置位置、IF晶片與記憶體晶片或中介基板之連接構造等，而實現製造成 本之降低或與外部設備之資料通信速度之提高。
本發明之實施形態，提供一種可抑制晶片積層體之尺寸增加，且可實現製造成本之降低或與外部設備之資料傳送速度之提高等之積層型半導體裝置與其製造方法。
根據1個實施形態，提供一種半導體裝置，其包含：中介基板，其具有包含外部連接端子之第1面與包含內部連接端子之第2面；晶片積層體，其具有配置於上述中介基板之上述第2面上，且依序積層之複數個半導體晶片；及介面晶片，其搭載於上述晶片積層體之位於積層順序最上段之半導體晶片上。複數個半導體晶片經由設於除了位於積層順序之最下段之半導體晶片以外之半導體晶片內之第1貫通電極、及連接第1貫通電極之第1凸塊電極而電性連接。最下段之半導體晶片經由設有貫通電極之半導體晶片之至少1個與中介基板電性連接。介面晶片經由第2凸塊電極與最上段之半導體晶片電性連接。介面晶片經由形成於最上段之半導體晶片表面之再佈線層、或設於介面晶片內之第2貫通電極，與中介基板之內部連接端子電性連接。
根據本發明之實施形態，可提供一種可抑制晶片積層體之尺寸增加，且可實現製造成本之降低或與外部設備之資料傳送速度之提高等之積層型半導體裝置與其製造方法。
以下，就實施形態之半導體裝置與其製造方法，參照圖式進行說明。在以下之實施形態中，就作為半導體晶片， 針對如NAND型快閃記憶體等之非揮發性記憶體之使用記憶體晶片之半導體記憶裝置為主進行說明，但實施形態之半導體裝置與其製造方法並非限定於此者。
(第1實施形態)
圖1顯示第1實施形態之半導體裝置。圖1所示之半導體裝置1為使用記憶體晶片作為半導體晶片之半導體記憶裝置。半導體記憶裝置1具備中介基板2。中介基板2，例如為於絕緣樹脂基板之表面或內部設有佈線網3者，具體而言係應用使用玻璃-環氧樹脂或BT樹脂(雙馬來醯亞胺‧三嗪樹脂)等之絕緣樹脂之印刷佈線板(多層印刷基板等)。中介基板2具有作為外部連接端子之形成面之第1面2a與作為晶片積層體之配置面之第2面2b。
中介基板2之第1面2a上，形成有外部連接端子4。使用半導體記憶裝置1作為BGA封裝之情形，外部連接端子4係以包含焊接球、焊接電鍍、Au電鍍等之突起端子構成。在使用半導體記憶裝置1作為LGA封裝之情形下，設置金屬焊點作為外部連接端子4。中介基板2之第2面2b上，設有內部連接端子5。內部連接端子5為於與晶片積層體之連接時作為連接部(連接焊墊)發揮功能者，且經由中介基板2之佈線網3與外部連接端子4電性連接。
中介基板2之第2面2b上，配置有具有複數個記憶體晶片6(6A~6H)之積層體7。晶片積層體7係由在位於最下段之記憶體晶片6A上依序積層複數個記憶體晶片6B~6H而構成者。複數個記憶體晶片6A~6H具有相同之矩形形狀。雖圖 1中以8個記憶體晶片6A~6H構成晶片積層體7，但記憶體晶片6之數量並非限定於此。記憶體晶片6之數量係根據1個記憶體晶片6之記憶容量、半導體記憶裝置1之記憶容量或使用用途等適宜設定。
稱為晶片積層體7之最下段及最上段之措詞為以複數個記憶體晶片6A~6H之積層順序為基準者，而非必須與中介基板2上之配置位置一致者。所謂第幾段之記憶體晶片之情形亦相同。所謂最下段之記憶體晶片6A，為表示積層複數個記憶體晶片6A~6H時位於最下段之記憶體晶片者。所謂最上段之記憶體晶片6H，為表示積層複數個記憶體晶片6A~6H時位於最上段之記憶體晶片者。
晶片積層體7係藉由以接著劑層8將最下段之記憶體晶片6A之下表面(非電路面)與中介基板2之第2面2b接著，而安裝於中介基板2之第2面2b上。晶片積層體7之積層順序之最下段之記憶體晶片6A，僅以包含絕緣性樹脂等之接著劑層8與中介基板2之第2面2b接著，而未與設於中介基板2之第2面2b之佈線(內部連接端子5等)直接電性連接。最下段之記憶體晶片6A，經由複數個記憶體晶片6B~6H，與設於中介基板2之第2面2b之佈線電性連接。
晶片積層體7係經由分別設於自第二段至最上段之記憶體晶片6B~6H內部之貫通電極(Through Silicon Via(矽穿孔)：TSV)9與連接該等貫通電極9之凸塊電極10，使分別鄰接之記憶體晶片6間電性連接。記憶體晶片6B~6H，例如依序積層在與中介基板2接著之記憶體晶片6A上。最下 段之記憶體晶片6A，僅以接著劑層8與中介基板2之第2面2b接著，且僅與第二段之記憶體晶片6B電性連接。因此，最下段之記憶體晶片6A亦可不具有貫通電極。最下段之記憶體晶片6A不具有貫通電極。
複數個記憶體晶片6A~6H經由設於除了最下段之記憶體晶片6A以外之記憶體晶片6B~6H之貫通電極9與凸塊電極10電性連接。圖1簡潔化顯示鄰接之記憶體晶片6間之電性連接構造。具體而言，使以於下段側之記憶體晶片6之上表面(電路面)與貫通電極9電性連接之方式形成之第1端子與以於上段側之記憶體晶片6之下表面(非電路面)與貫通電極9電性連接之方式形成之第2端子接觸，且熔化至少一方之電極端子而一體化，藉此，使鄰接之記憶體晶片6間電性連接。圖1所示之凸塊電極10表示第1電極端子1與第2電極端子之連接體。記憶體晶片6B~6H，一面經由第1及第2電極端子之連接體即凸塊電極10電性連接鄰接之記憶體晶片6間，一面在接著於中介基板2上之記憶體晶片6A上依序積層。
作為第1及第2電極端子之形成材料，列舉包含對Sn添加Cu、Ag、Bi、In等之Sn合金之焊接材料、或Au、Cu、Ni、Sn、Pd、Ag等之金屬材料。作為焊接材料(無Pb焊接)之具體例，列舉Sn-Cu合金、Sn-Ag合金、Sn-Ag-Cu合金等。金屬材料並不限於單層膜，可為Ni/Au或Ni/Pd/Au等之複數個金屬膜之積層膜。再者，金屬材料可為包含如上所述之金屬之合金。作為第1電極端子與第2電極端子之組 合，列舉焊接/焊接、金屬/焊接、焊接/金屬、金屬/金屬等。作為第1及第2電極端子之形狀，列舉半球狀或柱狀等之突起形狀彼此之組合、突起形狀與如焊墊般之平坦形狀之組合。
第1及第2電極端子之至少一方較好為包含焊接材料。再者，若考慮製作晶片積層體7時之記憶體晶片6之操作性等，則較好為在記憶體晶片6之上表面(電路面)形成包含Ni/Au或Ni/Pd/Au等之金屬材料之第1電極端子，在記憶體晶片6之下表面(非電路面)形成包含Sn-Cu合金、Sn-Ag合金、Sn-Ag-Cu合金等之焊接材料之第2電極端子。該情形，較好為將包含金屬材料之第1電極設為平坦形狀，將包含焊接材料之第2電極端子設為突起形狀。藉由保持具有平坦之第1電極端子之上表面，記憶體晶片6之操作性提高，藉此可提高記憶體晶片6間之位置對準精度或利用凸塊電極10之連接性。
構成晶片積層體7之記憶體晶片6A~6H之外形，如上所述設為相同之矩形狀。關於記憶體晶片6A~6H之厚度，雖可設為分別相同之厚度，但較好為將最下段之記憶體晶片6A之厚度設為較其他之記憶體晶片6B~6H之厚度厚。藉由增厚最下段之記憶體晶片6A之厚度，可抑制因中介基板2與記憶體晶片6之熱膨脹係數差而產生之應力、記憶體晶片6之翹曲、基於其等之記憶體晶片6間之連接不良(凸塊電極之連接不良)，進而可實現晶片積層體7之製造成本之降低或可靠性之提高。在其他實施形態中亦相同。
即，若在將最下段之記憶體晶片6A與中介基板2接著時，為使接著劑層8硬化而實施固化處理，則基於記憶體晶片6A與中介基板2之熱膨脹係數差而容易產生翹曲。相對於構成記憶體晶片6A之Si之熱膨脹係數為3 ppm/℃，由於作為中介基板2使用之樹脂基板之熱膨脹係數為10ppm/℃以上，故接著劑層8之固化處理時(加熱處理時)中介基板2之膨脹較記憶體晶片6A大。因此，因固化處理後之冷卻步驟之收縮，中介基板2與記憶體晶片6A之接著體中，晶片上表面側易產生凸狀之翹曲。
若最下段之記憶體晶片6A與中介基板2接著時之翹曲增大，則第2段以後之記憶體晶片6B~6H之積層較困難。若接著後之最下段之記憶體晶片6A之翹曲量相對於凸塊電極10之高度較大，則在積層第2段以後之記憶體晶片6B~6H時，下段側晶片表面之電極端子與上段側晶片背面之電極端子未接觸，從而導致連接不良。若在記憶體晶片6積層時進行加熱，或暴露於積層後之回焊步驟之高溫，則加熱時為減少翹曲量而在高溫下完成連接。然而，會有其後若在常溫下冷卻則產生翹曲，且因該翹曲而破壞凸塊電極之連接，從而產生以連接部為起點之龜裂之虞。
產生之翹曲量，雖亦依存於接著劑之特性或固化溫度、記憶體晶片6或中介基板2之厚度等而定，但最具影響之主要原因為記憶體晶片(半導體晶片)6之厚度。最下段之記憶體晶片6A之厚度越薄則翹曲量越大。藉由增厚最下段之記憶體晶片6A之厚度，可減少與中介基板2接著後之翹曲 量。因此，最下段之記憶體晶片6A之厚度較好為較其他之記憶體晶片6B~6H之厚度更厚。藉此，可使第2段以後之記憶體晶片6B~6H之積層良率提高。
除了最下段之記憶體晶片6A以外之記憶體晶片6B~6H，就減小晶片積層體7之厚度、進而減小半導體記憶裝置1之厚度而言，較好為經薄化加工者。具體而言，較好為使用厚度20~40 μm之範圍之記憶體晶片6B~6H。最下段之記憶體晶片6A較好為具有100~300 μm之範圍之厚度。最下段之記憶體晶片6A之厚度若未滿100 μm，則無法充分獲得翹曲之抑制效果。若過度增厚最下段之記憶體晶片6A之厚度，則晶片積層體7之厚度變厚，進而半導體記憶裝置1之尺寸過大。記憶體晶片6A之厚度較好為設為300 μm以下。最下段之記憶體晶片6A由於不需要貫通電極，故可容易地增厚晶片厚度。
替代較厚之記憶體晶片6A，使用以接著劑將具有相當於記憶體晶片6厚度之厚度程度之厚度的支持板與非電路面接著之半導體晶片亦有效。使用支持板之情形，最下段之記憶體晶片6A可應用與第2段以後之記憶體晶片6B~6H相同地薄化之記憶體晶片。作為支持板，例如應用Si板或具有與Si相同之物性值之金屬板。自翹曲減小之觀點而言，較好為使用熱膨脹率與Si相同，楊氏係數較大之金屬板。作為如此之金屬板，列舉例如如42合金般之Fe-Ni系合金板，基於成本觀點，其比Si更有利。支持板較好為以楊氏係數較大之材料構成。楊氏係數越大，越可以較薄之板厚 獲得更大之翹曲減小效果。
上述晶片積層體7之製作步驟，並不限於在中介基板2上直接積層複數個記憶體晶片6之情形，在於如玻璃基板般之支持基板上以接著劑暫時接著而積層之情形下亦有效。在於支持基板上製作晶片積層體7之情形下，將自支持基板剝離之晶片積層體7安裝於中介基板2上。在如此之情形下，在最下段之較厚之記憶體晶片6A或非電路面上接著支持板之記憶體晶片亦有效地發揮作用。再者，可在包含金屬基板或Si基板等之支持基板上製作晶片積層體7，將接著於支持基板之晶片積層體7安裝於中介基板2上。該情形，支持基板不僅作為積層複數個記憶體晶片6時之基台，亦可作為抑制記憶體晶片6翹曲之支持板發揮功能。關於使用支持基板之晶片積層體7之製造步驟，將於後文詳述。
在晶片積層體7之位於最上段之記憶體晶片6H上，搭載有具備用以在構成晶片積層體7之複數個記憶體晶片6A~6H與外部設備之間進行資料通信之介面(IF)電路之介面晶片(IF晶片)11。IF晶片11與晶片積層體7電性連接，且具有與各記憶體晶片6A~6H進行資料通信之內部連接用電極12。IF晶片11之內部連接用電極12經由凸塊電極13與最上段之記憶體晶片6H之貫通電極9電性連接。IF晶片11對於最上段之記憶體晶片6H、進而對於晶片積層體7覆晶連接(FC連接)。
IF晶片11具有經由中介基板2與外部設備進行資料通信 之外部連接用電極14。為了電性連接IF晶片11之外部連接用電極14與中介基板2之內部連接端子5，在最上段之記憶體晶片6H之表面(IF晶片11之搭載面)上形成再佈線層15。再佈線層15之一端部經由凸塊電極16與IF晶片11之外部連接用電極14電性連接。再佈線層15之另一端部與中介基板2之內部連接端子5經由接合線(Au導線等之金屬導線)17電性連接。
即，IF晶片11之外部連接用電極14經由凸塊電極16、再佈線層15及接合線17，與中介基板2之內部連接端子5電性連接。接合線17之一端部配置於例如最上段之記憶體晶片6H之表面外周側，且連接於與再佈線層15電性連接之接合墊(未圖示)。該情形，再佈線層15形成為連結接合墊與IF晶片11之外部連接用電極14之連接部。接合墊亦可形成於位於再佈線層15之晶片外周側之端部。
圖1中雖就在晶片積層體7上搭載具備IF電路之IF晶片11之例進行說明，但搭載於晶片積層體7上之半導體晶片並非限於僅搭載有IF電路之IF晶片11者。用以在晶片積層體7與外部設備之間進行資料通信之IF晶片11可為除IF電路外亦搭載有控制電路者。在晶片積層體7上，亦可搭載IF電路與控制電路之混載晶片，即控制兼IF晶片。該等係基於半導體記憶裝置1之使用用途或外部設備之構成等而適宜選擇。
構成晶片積層體7之記憶體晶片6間，進而於最上段之記憶體晶片6H與IF晶片11之間之間隙中，填充有底部填充樹 脂18。再者，中介基板2之第2面2b上，以將晶片積層體7或IF晶片11與接合線17一起封裝之方式，使包含環氧樹脂等之絕緣樹脂之封裝樹脂層19予以例如模製成形。如此，構成第1實施形態之半導體記憶裝置(積層型半導體裝置/積層型半導體封裝體)1。
在第1實施形態之半導體記憶裝置1中，將IF電路設於與記憶體晶片6不同之晶片(IF晶片11)，並將該晶片搭載於晶片積層體7上。因此，由於可將複數個記憶體晶片6A~6H之外形形狀設為相同，故與例如在最下段之記憶體晶片搭載IF電路之情形相比，可使積層有複數個記憶體晶片6A~6H之晶片積層體7尺寸小型化、進而使具備晶片積層體7之半導體記憶裝置1之封裝尺寸小型化。再者，複數個記憶體晶片6A~6H中，由於除了最下段之記憶體晶片6A不具有貫通電極以外，係使用相同構造之記憶體晶片6，故可實現開發效率之提高或製造成本之降低等。
晶片積層體7經由IF晶片11與中介基板2電性連接。換言之，由於晶片積層體7僅相對於中介基板2之第2面2b接著，故可降低晶片積層體7之安裝所需之成本。此外，由於無須在最下段之記憶體晶片6A中形成貫通電極，故可容易地增厚最下段之記憶體晶片6A之厚度。因此，在將晶片積層體7與中介基板2接著時，抑制了基於最下段之記憶體晶片6A與中介基板2之熱膨脹差之應力影響或記憶體晶片6A之翹曲。藉此，可提高記憶體晶片6間之電性連接可靠性，尤其最下段之記憶體晶片6A與第二段之記憶體晶片 6B之電性連接可靠性。
再者，在晶片積層體7與外部設備之間進行資料通信之IF晶片11係經由形成於最上段之記憶體晶片6H之再佈線層15及接合線17，與中介基板2電性連接。如此，由於IF晶片11與中介基板2之連接構造簡潔化，故與在記憶體晶片內設置用以連接IF晶片與中介基板之貫通電極等之情形相比較，可減少包含IF晶片11之晶片積層體7之製造步驟數或製造成本。即，可以低成本提供小型且可靠性優異之半導體記憶裝置1。此外，藉由使IF晶片11與中介基板2之連接構造簡潔化，可實現晶片積層體7與外部設備之資料通信速度之提高等。
(第2實施形態)
接著，就第2實施形態之半導體裝置，參照圖2至圖4進行說明。第1實施形態之半導體記憶裝置1係藉由在於複數個記憶體晶片6間填充底部填充樹脂18之後，以接合線17電性連接再佈線層15與中介基板2而製作。該情形，在於複數個記憶體晶片6間填充底部填充樹脂18時，有再佈線層15或中介基板2之內部連接端子5受到污染之虞。若因底部填充樹脂18而再佈線層15或內部連接端子5受到污染，則無法進行利用導線焊接之電性連接。
對於如此方面，以接合線17電性連接晶片積層體7之再佈線層15與中介基板2之後，在晶片積層體7內填充底部填充樹脂18較有效。該情形，由於對於未填充有底部填充樹脂18之晶片積層體7實施導線焊接，故有於記憶體晶片6產 生龜裂等之虞。因此，事先在構成晶片積層體7之記憶體晶片6間配置間隔物。藉此，就防止底部填充樹脂18造成之再佈線層15或內部連接端子5之污染而言，可對於未填充有底部填充樹脂18之晶片積層體7健全地實施導線焊接。
圖2顯示第2實施形態之半導體裝置(半導體記憶裝置)21。第2實施形態之半導體裝置21，除了構成晶片積層體7之記憶體晶片6間配置有間隔物22、及在實施導線焊接之後填充底部填充樹脂以外，具有基本上與第1實施形態之半導體裝置1相同之構成。間隔物22較好為以環氧樹脂、聚醯亞胺樹脂、丙烯酸樹脂、酚醛樹脂、苯并環丁烯樹脂等之絕緣樹脂形成。
間隔物22亦可藉具有感光性及熱硬化性之樹脂形成。作為感光性及熱硬化性樹脂之具體例，列舉如感光性接著劑樹脂般之含有感光劑之熱硬化性樹脂。感光性及熱硬化性樹脂，由於在間隔物22之形成階段利用紫外線之照射硬化，故間隔物22可發揮作為保持記憶體晶片6間之間隙之擋塊之功能。再者，由於藉由加熱樹脂並使之熱硬化，使間隔物22接著於記憶體晶片6，故可提高底部填充樹脂之填充前之晶片積層體7中記憶體晶片6間之接著強度。藉此，可抑制凸塊電極10之過度壓潰引起之短路發生或因記憶體晶片6翹曲引起之凸塊電極10之連接不良(接通不良)之產生。
間隔物22不限於在導線焊接之後填充底部填充樹脂18之情形，對於以貫通電極9與凸塊電極13電性連接複數個記 憶體晶片6間之晶片積層體7亦有效地發揮功能。藉由於記憶體晶片6間配置間隔物22，於以凸塊電極13連接鄰接之記憶體晶片6間時，可保持記憶體晶片6間之間隙。因此，可抑制凸塊電極13之過度壓潰或短路不良之發生。再者，藉由使用具有接著性之間隔物22，可獲得記憶體晶片6間之間隙之保持功能與記憶體晶片6間之接著強度之提高效果。因此，可抑制凸塊電極10之過度壓潰引起之短路發生或記憶體晶片6之翹曲引起之凸塊電極10之連接不良之發生。在其他之實施形態之晶片積層體7中，亦較好為使用間隔物22。
參照圖3A至圖3C與圖4說明第2實施形態之半導體裝置21之製造步驟。如圖3A所示，在中介基板2之第2面2b上積層複數個記憶體晶片6(6A~6D)。首先，將最下段之記憶體晶片6A接著於中介基板2之第2面2b。記憶體晶片6A之電路面具有包含上述之金屬材料之第1電極端子23。在記憶體晶片6A上積層第二段之記憶體晶片6B。記憶體晶片6B之非電路面具有包含上述之焊接材料之第2電極端子(焊接凸塊)24與間隔物22。記憶體晶片6B之電路面與記憶體晶片6A相同地具有包含金屬材料之第1電極端子23。
記憶體晶片6B於將第2電極端子24與記憶體晶片6A之第1電極端子23位置對準之後，一面以間隔物22維持記憶體晶片6A、6B間之間隙一面壓著於記憶體晶片6A。相同地，積層第三段及第四段之記憶體晶片6C、6D。最後，將具有形成於電路面之電極端子25之IF晶片11積層於記憶 體晶片6D上。電極端子25包含焊接材料，且與形成於第四段之記憶體晶片6D之電路面之第1電極端子23連接。壓著溫度可設為電極端子23、24(25)之連接溫度以上，亦可為暫時固定電極端子23、24(25)間之溫度。在暫時固定電極端子23、24(25)間之情形下，積層包含記憶體晶片6及IF晶片11之所有半導體晶片之後，在還原性氣體環境中以電極端子23、24(25)之連接溫度以上之溫度壓著或回焊。
如此，以凸塊電極10(第1電極端子23與第2電極端子24之連接體)電性及機械地連接記憶體晶片6A~6D間而製作晶片積層體7，且在晶片積層體7上搭載IF晶片11。IF晶片11經由凸塊電極13(電極端子23與電極端子25之連接體)，與晶片積層體7電性及機械地連接。構成晶片積層體7之記憶體晶片6A~6D間，配置有間隔物22。
如圖3B所示，對於晶片積層體7實施導線焊接。接合線17與設於再佈線層15之端部之接合墊及中介基板2之內部連接端子5連接。間隔物22如圖4所示，配置於位於設在再佈線層15之端部之接合墊之下方。因此，導線焊接時之記憶體晶片6之撓曲或龜裂之產生得到抑制。如圖3C所示，在記憶體晶片6A~6D間之間隙及記憶體晶片6D與IF晶片11之間之間隙中填充底部填充樹脂18。固化處理底部填充樹脂18。藉由在導線焊接後填充底部填充樹脂18，可維持利用接合線17之連接可靠性。
(第3實施形態)
接著，就第3實施形態之半導體裝置(半導體記憶裝置) 及其製造方法，參照圖5A至圖5F進行說明。在第1實施形態之半導體記憶裝置1中，複數個記憶體晶片6在中介基板2上積層，進而於中介基板2填充底部填充樹脂18。該情形，在於複數個記憶體晶片6間填充底部填充樹脂18時，有中介基板2之內部連接端子5被底部填充樹脂18污染之虞。再者，有因記憶體晶片6與中介基板2之熱膨脹係數差，使記憶體晶片6產生翹曲等之虞。
相對於如此之點，在支持基板上積層複數個記憶體晶片6較有效。藉由在支持基板上積層複數個記憶體晶片6，可防止因底部填充樹脂18造成之中介基板2之內部連接端子5之污染。再者，藉由於支持基板使用具有與Si相同之物性值之金屬板等，可抑制記憶體晶片6之翹曲或基於此之凸塊電極10之連接不良。支持基板可在積層複數個記憶體晶片6之後剝離，亦可將具有支持基板之晶片積層體7安裝於中介基板2上。在第3實施形態中，就將具有支持基板之晶片積層體7安裝於中介基板2上之情形進行敘述。
如圖5A所示，準備支持基板31。支持基板31具有較記憶體晶片6大，且較中介基板2小之外形。支持基板31較好為包含具有與Si相同之物性值之金屬板。作為金屬板，例示有Fe-Ni系合金板。支持基板31，可代替金屬板，而為Si基板或玻璃基板等。支持基板31具有晶片搭載部31a與設置於其周圍之槽31b。槽31b如後文詳細敘述般，係作為底部填充樹脂之收納部發揮功能。由於晶片搭載部31a具有基於支持基板31之原本厚度之厚度，故複數個記憶體晶片6 在平坦性優異之晶片搭載部31a上積層。因此，可提高凸塊電極10之連接可靠性。再者，由於晶片搭載部31a之周圍設有槽31b，故底部填充樹脂不會向支持基板31之外側流出。
在支持基板31之晶片搭載部31a上，積層複數個記憶體晶片6(6A~6H)及IF晶片11。如圖5B所示，將最下段之記憶體晶片6A接著於支持基板31之晶片搭載部31a上。如圖5C所示，在記憶體晶片6A上依序積層第二段至第八段之記憶體晶片6B~6H，最後在記憶體晶片6H上搭載IF晶片11。記憶體晶片6A~6H之積層及IF晶片11之搭載與第2實施形態相同地實施。記憶體晶片6A具有設於電路面之第1電極端子。記憶體晶片6B~6H具有設於電路面之第1電極端子及設於非電路面之第2電極端子。記憶體晶片6B~6H之非電路面上，進而設有間隔物22。第1電極端子較好包含金屬材料，第2電極端子較好包含焊接材料。
記憶體晶片6A~6H一面連接鄰接之記憶體晶片6之第1電極端子與第2電極端子一面積層。鄰接之記憶體晶片6之間隙以間隔物22予以保持。最後，將具有形成於電路面之電極端子之IF晶片11積層在記憶體晶片6H上。在最上段之記憶體晶片6H之電路面上，形成有再佈線層15。IF晶片11之電極端子包含焊接材料，且與設於記憶體晶片6H之再佈線層15之電極端子連接。半導體晶片之壓著溫度可設為電極端子之連接溫度以上，亦可為暫時固定電極端子間之溫度。在暫時固定電極端子間之情形下，積層包含記憶體晶 片6及IF晶片11之所有半導體晶片之後，在還原性氣體環境中以電極端子之連接溫度以上之溫度壓著或回焊。
在支持基板31上以凸塊電極10連接記憶體晶片6A~6H間而製作晶片積層體7，且在晶片積層體7上搭載IF晶片11。IF晶片11經由凸塊電極13與晶片積層體7電性及機械地連接。構成晶片積層體7之記憶體晶片6A~6H間，配置有間隔物22。如圖5D所示，在記憶體晶片6A~6H間之間隙及記憶體晶片6H與IF晶片11之間之間隙中填充底部填充樹脂18。固化處理底部填充樹脂18。由於支持基板31之晶片搭載部31a之周圍設有槽31b，自晶片積層體7之外周面擠出之底部填充樹脂18收納於槽31b內，故底部填充樹脂18不會向支持基板31之外側流出。
如圖5E所示，將具備支持基板31及IF晶片11之晶片積層體7安裝於中介基板2上。晶片積層體7藉由經由接著劑層32將支持基板31接著於中介基板2而安裝。對於安裝於中介基板2之晶片積層體7實施導線焊接。接合線17與電性連接於再佈線層15之接合墊33及中介基板2之內部連接端子5連接。如圖5F所示，以將晶片積層體7或IF晶片11與接合線17一起封裝之方式，在中介基板2上形成包含環氧樹脂等之絕緣樹脂之封裝樹脂層19。如此，製作第3實施形態之半導體記憶裝置(積層型半導體裝置/積層型半導體封裝)34。
(第4實施形態)
接著，就第4實施形態之半導體記憶裝置，參照圖6進行 說明。圖6所示之半導體記憶裝置41，代替第1實施形態之導線焊接IF晶片11與中介基板2之構造，而具有覆晶連接(FC連接)IF晶片11與中介基板2之構造。半導體記憶裝置41與第1實施形態相同，具備IF晶片11搭載於最上段之記憶體晶片6H之晶片積層體7。晶片積層體7之構造、晶片積層體7與IF晶片11之連接構造等，與第1實施形態之半導體記憶裝置1相同。
然而，晶片積層體7以積層順序之最上段之記憶體晶片6H位於中介基板2之第2面2b側之方式配置。在第1實施形態中，將晶片積層體7配置於中介基板2上時之複數個記憶體晶片6A~6H之順序與積層複數個記憶體晶片6A~6H時之順序(積層順序)相同。在第2實施形態中，將晶片積層體7配置於中介基板2上時之複數個記憶體晶片6A~6H之順序與複數個記憶體晶片6A~6H之積層順序相反。因此，晶片積層體7之積層順序之最上段之記憶體晶片6H配置於離中介基板2最近之位置，在中介基板2上位於最下層。
晶片積層體7之積層順序之最上段之記憶體晶片6H，即在中介基板2上位於最下層之記憶體晶片6H上，與第1實施形態相同，搭載有IF晶片11。在第2實施形態中，IF晶片11配置於中介基板2與晶片積層體7之間。積層順序之最上段之記憶體晶片6H之表面上，與第1實施形態相同，形成有再佈線層15。再佈線層15之一端部，經由凸塊電極16與IF晶片11之電極14電性連接。再佈線層15之另一端部，經由凸塊電極42與中介基板2之內部連接端子5電性連接。
將再佈線層15與中介基板2經由凸塊電極42電性連接時，基板連接用之凸塊電極42具有較晶片連接用之凸塊電極16大之尺寸。即，基板連接用之凸塊電極42具有可確保IF晶片11之配置空間之大小。具體而言，凸塊電極42具有IF晶片11之厚度及確保IF晶片11與中介基板2之間之間隙之大小(高度)。另，難以確保IF晶片11與中介基板2之間之間隙之情形，可在中介基板2之表面對應於IF晶片11之配置位置形成凹部。
形成於積層順序之最上段之記憶體晶片6H之表面之再佈線層15經由凸塊電極42與中介基板2連接。由於最上段之記憶體晶片6H之電極本身連接於IF晶片11，故晶片積層體7經由IF晶片11與中介基板2電性連接。構成晶片積層體7之記憶體晶片6間、最上段之記憶體晶片6H與IF晶片11之間之間隙中，填充有底部填充樹脂18。再者，晶片積層體7及IF晶片11與中介基板2之間之間隙中，亦填充有底部填充樹脂18。在中介基板2上，以封裝晶片積層體7之方式，使包含環氧樹脂等之絕緣樹脂之封裝樹脂層19予以例如模製成形。
將具有IF晶片11之晶片積層體7安裝於中介基板2上之步驟，參照圖7A至圖7C進行敘述。首先，在支持基板上製作搭載有IF晶片11之晶片積層體7。晶片積層體7在暫時固定於支持基板之狀態下製作。記憶體晶片6間及記憶體晶片6與IF晶片11之間，例如在晶片積層體7上積層至IF晶片11後，在還原性氣體環境中回焊，藉此進行連接。將晶片 積層體7自支持基板剝離並安裝於中介基板2上。如圖7A所示，準備於內部連接端子5上形成有作為凸塊電極42之電極端子(焊接凸塊)44之中介基板2。
如圖7A所示，在具有電極端子(焊接凸塊)44之中介基板2上，以與記憶體晶片6A~6H之積層順序相反之狀態配置晶片積層體7。晶片積層體7配置為形成於積層順序之最上段之記憶體晶片6H之表面之再佈線層15與電極端子44連接。如圖7B所示，將電極端子44連接於再佈線層15而形成凸塊電極42。藉由例如在還原性氣體環境中回焊壓著於再佈線層15之電極端子(焊接凸塊)44而形成凸塊電極42。如圖7C所示，在包含IF晶片11之晶片積層體7與中介基板2之間之間隙中填充底部填充樹脂43後進行固化處理。
凸塊電極42之形成步驟，代替電極端子(焊接凸塊)44之還原性氣體環境中之回焊處理，亦可在具有還原作用之絕緣樹脂中實施。如圖8A所示，準備在內部連接端子5上形成有電極端子(焊接凸塊)44之中介基板2。在中介基板2上塗布絕緣樹脂膏45。在塗布絕緣樹脂膏45之中介基板2上，以與記憶體晶片6A~6H之積層順序相反之狀態配置晶片積層體7。以使再佈線層15與電極端子44連接之方式進行位置對準後，將晶片積層體7按壓於中介基板2。
在將晶片積層體7按壓於中介基板2之狀態下，以電極端子(焊接凸塊)44之連接溫度以上，且絕緣樹脂膏45之硬化溫度以上之溫度加熱。根據如此之加熱處理，與形成使再佈線層15與中介基板2之內部連接端子5連接之凸塊電極42 相同，形成保護凸塊電極42等之包含絕緣樹脂膏45之硬化物之底部填充樹脂46。藉由在具有還原作用之絕緣樹脂膏45中加熱電極端子(焊接凸塊)44，可抑制形成於電極端子(焊接凸塊)44之表面之氧化膜引起之連接不良之產生等。還原性氣體環境中之回焊處理亦具備相同效果。
在第4實施形態之半導體記憶裝置41中，由於與第1實施形態相同地，將IF晶片11與記憶體晶片6分開搭載於晶片積層體7上，故可將複數個記憶體晶片6A~6H之外形形狀設為相同。因此，與例如於最下段之記憶體晶片上搭載IF電路之情形相比較，可使積層複數個記憶體晶片6A~6H之晶片積層體7、進而使具備晶片積層體7之半導體記憶裝置41之封裝尺寸小型化。再者，由於複數個記憶體晶片6A~6H中，除了最下段之記憶體晶片6A不具有貫通電極以外，係使用相同構造之記憶體晶片6，故可實現開發效率之提高或製造成本之降低等。
晶片積層體7之積層順序之最下段之記憶體晶片6A中，由於無須形成貫通電極，故可容易地增厚最下段之記憶體晶片6A之厚度。因此，在積層複數個記憶體晶片6A~6H時，記憶體晶片6A之翹曲得到抑制，從而可提高記憶體晶片6間之電性連接可靠性。IF晶片11經由形成於最上段之記憶體晶片6H之再佈線層15與凸塊電極42，與中介基板2電性連接。如此，藉由簡潔化IF晶片11與中介基板2之連接構造，可降低包含IF晶片11之晶片積層體7之製造步驟數或製造成本，進而可實現晶片積層體7與外部設備之資 料通信速度之提高等。
(第5實施形態)
接著，針對第5實施形態之半導體記憶裝置，參照圖9進行說明。圖9所示之半導體記憶裝置51具備在支持基板31上積層之晶片積層體7及IF晶片11。具備支持基板31及IF晶片11之晶片積層體7，與第3實施形態相同地製作。具體之製作步驟，如圖5A至圖5F所示。半導體記憶裝置51，除了將具有支持基板31之晶片積層體7覆晶連接(FC連接)於中介基板2以外，具備與第4實施形態之半導體記憶裝置41相同之構成。
接著於支持基板31上之晶片積層體7以積層順序之最上段之記憶體晶片6H最接近中介基板2之方式進行配置。支持基板31配置於距離中介基板2最遠之位置。IF晶片11配置於晶片積層體7與中介基板2之間。形成於積層順序之最上段之記憶體晶片6H之表面之再佈線層15，經由凸塊電極42與中介基板2之內部連接端子5電性連接。與第4實施形態相同，基板連接用之凸塊電極42具有較晶片連接用之凸塊電極16大之尺寸。
就將具有支持基板31及IF晶片11之晶片積層體7安裝於中介基板2上之步驟，參照圖10A及圖10B進行敘述。在支持基板31上製作搭載有IF晶片11之晶片積層體7。晶片積層體7之製作步驟及IF晶片11之搭載步驟，如圖5A至圖5F所示。如圖7A所示，在具有形成於內部連接端子5上之電極端子(焊接凸塊)44之中介基板2上，以與記憶體晶片 6A~6H之積層順序相反之狀態配置晶片積層體7。將形成於積層順序之最上段之記憶體晶片6H之表面之再佈線層15壓著於電極端子(焊接凸塊)44。
如圖10A所示，亦可在中介基板2上之與IF晶片11對向之部分中預先形成接著劑層52。接著劑層52為提高樹脂封裝以前之晶片積層體7與中介基板2之接著強度者。藉此，樹脂封裝以前之構造體之操作性提高。再者，藉由以接著劑層52填補中介基板2與IF晶片11之間之間隙，可抑制填充底部填充樹脂43後之孔之產生等。接著劑層52亦可使用包含如A1粒子之金屬粒子之接著劑。藉此，提高了自IF晶片11至中介基板2之熱傳導性。如圖10B所示，在還原性氣體環境中回焊壓著於再佈線層15之電極端子(焊接凸塊)44後，在晶片積層體7與中介基板2之間之間隙中填充底部填充樹脂43並進行固化處理。
與第4實施形態相同，凸塊電極42之形成步驟亦可在具有還原作用之絕緣樹脂中實施。如圖11A所示，在具有形成於內部連接端子5上之電極端子(焊接凸塊)44之中介基板2上，塗布絕緣樹脂膏45。以再佈線層15與電極端子44連接之方式進行位置對準後，將晶片積層體7按壓於中介基板2。以將晶片積層體7按壓於中介基板2之狀態，以電極端子(焊接凸塊)44之連接溫度以上，且絕緣樹脂膏45之硬化溫度以上之溫度加熱。如圖11B所示，與形成使再佈線層15與中介基板2連接之凸塊電極42相同，形成保護凸塊電極42等之包含絕緣樹脂膏45之硬化物之底部填充樹脂 46。
(第6實施形態)
接著，針對第6實施形態之半導體記憶裝置，參照圖12進行說明。圖12所示之半導體記憶裝置61，代替第1實施形態之將接合線17連接於再佈線層15之構造，而具有將接合線17直接連接於IF晶片11之構造。因此，IF晶片11具有貫通電極62。電性連接IF晶片11與中介基板2之接合線17，可直接連接於設於IF晶片11之貫通電極62上之接合墊，亦可根據貫通電極62之形成位置在IF晶片11之表面形成再佈線層，且連接於設於其端部之接合墊。關於該等以外之構成，與第1實施形態相同。
根據第6實施形態之半導體記憶裝置61，與第1實施形態相同地可使封裝尺寸小型化。再者，可實現記憶體晶片6之開發效率之提高或製造成本之降低、晶片積層體7之安裝成本之降低等。將晶片積層體7與中介基板2接著時，可提高記憶體晶片6間之電性連接可靠性。此外，與第1實施形態相同，藉由使IF晶片11與中介基板2之連接構造簡潔化，可減少包含IF晶片11之晶片積層體7之製造步驟數或製造成本，進而可實現晶片積層體7與外部設備之資料通信速度之提高等。
(第7實施形態)
接著，針對第7實施形態之半導體記憶裝置，參照圖13進行說明。圖13所示之半導體記憶裝置71，代替第4實施形態之將凸塊電極42形成於再佈線層15上之構造，而具有 將凸塊電極直接形成於IF晶片11上之構造。因此，IF晶片11具有貫通電極72。IF晶片11之貫通電極72，經由凸塊電極73與中介基板2之內部連接端子5電性連接。晶片積層體7與中介基板2之間，介隔間隔物74。關於該等以外之構成，與第4實施形態相同。
第7實施形態之半導體記憶裝置71，與第1實施形態相同地可使封裝尺寸小型化。再者，可實現記憶體晶片6之開發效率之提高或製造成本之降低等。積層複數個記憶體晶片6A~6H時，可提高記憶體晶片6間之電性連接可靠性。此外，與第4實施形態相同，藉由使IF晶片11與中介基板2之連接構造簡潔化，可減少包含IF晶片11之晶片積層體7之製造步驟數或製造成本，進而可實現晶片積層體7與外部設備之資料通信速度之提高等。
(第8實施形態)
接著，針對第8實施形態之半導體裝置(半導體記憶裝置)之製造步驟，參照圖14A至圖14H進行說明。第8實施形態之半導體裝置(半導體記憶裝置)之製造步驟，其特徵為將作為最下段之記憶體晶片之半導體晶圓使用作為支持基板，從而製作晶片積層體。
如圖14A所示，準備半導體晶圓81。半導體晶圓81具有分離後成為半導體晶片之複數個晶片區域X。基於複數個晶片區域X之半導體晶片為相當於晶片積層體之位於最下段之記憶體晶片者。在複數個晶片區域X間，分別設置有切割區域D。複數個晶片區域X之電路面81a上，分別形成 有具有半導體電路或佈線層等之半導體元件部(未圖示)。各晶片區域X中形成有作為凸塊電極之電極端子82。由於半導體晶圓81之晶片區域X相當於晶片積層體之位於最下段之記憶體晶片，故未形成貫通電極。
如圖14B所示，在半導體晶圓81上自電路面81a側形成槽83。槽83藉由例如以刀片研削切割區域D而形成。槽83之深度設定為較半導體晶圓81之厚度淺，且較記憶體晶片完成時之厚度深。半導體晶圓81上形成有半切割狀態之槽(切割槽)83。切割槽83可藉蝕刻等形成。藉由於半導體晶圓81上形成如此深度之切割槽83，複數個晶片區域X以分別對應半導體晶片之完成厚度之狀態下被區分。
如圖14C所示，在形成有半切割狀態之切割槽83之半導體晶圓81之各晶片區域X上，分別積層經單片化之半導體晶片84。半導體晶片84與上述實施形態之記憶體晶片6相同，分別具有作為貫通電極85與凸塊電極86之電極端子。半導體晶片84之積層步驟中，一面在半導體晶圓81之晶片區域X上連接電極端子間一面積層作為第二段記憶體晶片之半導體晶片84。藉由根據晶片積層數實施相同積層步驟，而形成複數個晶片積層體87。
圖14A至圖14H顯示在各晶片區域X上分別積層7個半導體晶片84，最終基於晶片區域X加上半導體晶片而製作積層8個半導體晶片之晶片積層體87之狀態。半導體晶片84之積層數並非限定於此者。半導體晶片84之積層數，根據基於半導體晶片84等之記憶體晶片之記憶容量、包含晶片 區域X之晶片記憶體87之記憶容量、具備晶片積層體87之半導體記憶裝置之使用用途等而適宜設定。
如圖14C所示，由於半導體晶圓81之各晶片區域X上，積層與晶片區域X相同形狀之半導體晶片84，故晶片積層體87間產生相當於切割槽83上方之空間88。在構成晶片積層體87之半導體晶片84(包含晶片區域X)間之間隙中填充底部填充樹脂時，係利用鄰接之晶片積層體87間之空間88。晶片積層體87間之空間88，由於具有切割槽83向上方延伸之形狀，故可有效作為用以在多段積層半導體晶片84之晶片積層體87之間隙中填充底部填充樹脂之空間。
具體而言，如圖14D所示，藉由在位於切割槽83上方之複數個晶片積層體87間之空間88中導入底部填充樹脂89，而在晶片積層體87之間隙中填充底部填充樹脂89。此後，藉由固化處理底部填充樹脂89，使包含空間88內之底部填充樹脂89以及填充於晶片積層體87之間隙中之底部填充樹脂89硬化。藉由在複數個晶片積層體87間之槽狀之空間88中導入底部填充樹脂89，可在多段積層半導體晶片84(包含晶片區域X)之晶片積層體87之間隙中良好地填充底部填充樹脂89。
如圖14E所示，在晶片積層體87上貼附保護膠帶90之後，研削半導體晶圓81之非電路面(背面)81b。保護膠帶90為在研削半導體晶圓81之非電路面81b之時，保護晶片積層體87之位於最上段之半導體晶片84之電路面，且維持晶片區域X單片化後之半導體晶圓81之形狀者。作為保護膠 帶90係使用各種樹脂膠帶等。半導體晶圓81之非電路面81b，例如使用磨削壓盤機械研削，接著使用研磨壓盤進行研磨(例如乾式拋光)。半導體晶圓81之非電路面81b之研削/研磨步驟係實施至到達切割槽83。藉此，半導體晶圓81分割為各晶片區域X而單片化。
藉由研削半導體晶圓81之非電路面(背面)81b，使複數個晶片區域X分別單片化。藉此，製作具有作為最下段之記憶體晶片之半導體晶片91之晶片積層體87。半導體晶圓81之整體形狀藉由導入至晶片積層體87間之空間88之底部填充樹脂89予以保持。如圖14F所示，在晶片積層體87之最下面，換言之單片化之半導體晶片91之非電路面上貼附切割膠帶92後，剝離保護膠帶90。如圖14G所示，藉由切割存在於晶片積層體87間之空間88中之底部填充樹脂89，分別將複數個晶片積層體87單體化。
單體化之複數個晶片積層體87送至下一步驟之拾取步驟。由於晶片積層體87之最下面上貼附有切割膠帶92，故複數個晶片積層體87在貼附於切割膠帶92之狀態下送至拾取步驟。送至拾取步驟之複數個晶片積層體87依序被拾取，且如圖14G所示般安裝於中介基板93上。圖14G顯示與第1實施形態相同之晶片積層體87之安裝構造。圖14A至圖14H中雖省略圖示，但晶片積層體87上搭載有IF晶片。如圖1、圖2、圖3A至圖3C所示，在晶片積層體87上搭載IF晶片後，實施晶片積層體87對中介基板93之安裝步驟。
晶片積層體87之位於最下段之半導體晶片91，與第1實 施形態相同未直接電性連接於中介基板93。半導體晶片91之厚度較好為較其他半導體晶片84厚。藉此，基於半導體晶片91與中介基板93之熱膨脹係數之差，在接著步驟(加熱步驟)中產生之應力對凸塊電極等造成之不良影響得到抑制。因此，可抑制凸塊電極或其周圍產生龜裂引起之連接不良之產生。
且，以接合線電性連接省略圖示之IF晶片、或晶片積層體87之最上段之半導體晶片84與中介基板93之內部連接端子後，以封裝樹脂層封裝晶片積層體87，藉此，製作半導體記憶裝置等之半導體裝置。安裝晶片積層體87之電路基材亦可替代中介基板93而為導線架等。在應用與第2實施形態相同之晶片積層體87之安裝構造之情形下，在晶片積層體87上搭載IF晶片後，實施晶片積層體87對中介基板93之安裝步驟。
另，第1至第8實施形態之構成，可分別組合應用，再者亦可置換一部分。雖說明了本發明之若干個實施形態，但該等之實施形態係作為例而提示者，並不意圖限定發明之範圍。該等實施形態為可藉其他各種形態實施者，在不脫離發明之宗旨之範圍內，可進行各種省略、置換、更改。該等實施形態或其變化，包含於發明之範圍或宗旨，同時包含於申請專利範圍中所記載之發明與其均等之範圍中。
1‧‧‧半導體記憶裝置
2‧‧‧中介基板
2a‧‧‧第1面
2b‧‧‧第2面
3‧‧‧內部樹脂佈線網
4‧‧‧外部連接端子
5‧‧‧內部連接端子
6A‧‧‧記憶體晶片
6B‧‧‧記憶體晶片
6C‧‧‧記憶體晶片
6D‧‧‧記憶體晶片
6E‧‧‧記憶體晶片
6F‧‧‧記憶體晶片
6G‧‧‧記憶體晶片
6H‧‧‧記憶體晶片
7‧‧‧積層體
8‧‧‧接著劑層
9‧‧‧貫通電極
10‧‧‧凸塊電極
11‧‧‧IF晶片
12‧‧‧內部連接用電極
13‧‧‧凸塊電極
14‧‧‧外部連接用電極
15‧‧‧再佈線層
16‧‧‧凸塊電極
17‧‧‧接合線
18‧‧‧底部填充樹脂
19‧‧‧封裝樹脂層
21‧‧‧半導體裝置
22‧‧‧間隔物
23‧‧‧電極端子
24‧‧‧電極端子
25‧‧‧電極端子
31‧‧‧支持基板
31a‧‧‧晶片搭載部
31b‧‧‧槽
32‧‧‧接著劑層
33‧‧‧接合墊
41‧‧‧半導體記憶裝置
42‧‧‧凸塊電極
43‧‧‧底部填充樹脂
44‧‧‧凸塊電極
45‧‧‧絕緣樹脂焊膏
46‧‧‧底部填充樹脂
51‧‧‧半導體記憶裝置
52‧‧‧接著劑層
71‧‧‧半導體記憶裝置
72‧‧‧貫通電極
73‧‧‧凸塊電極
74‧‧‧間隔物
81‧‧‧半導體晶圓
81a‧‧‧電路面
81b‧‧‧非電路面
82‧‧‧電極端子
83‧‧‧槽
84‧‧‧半導體晶片
85‧‧‧貫通電極
86‧‧‧凸塊電極
87‧‧‧晶片積層體
88‧‧‧空間
89‧‧‧底部填充樹脂
90‧‧‧保護膠帶
91‧‧‧半導體晶片
92‧‧‧切割膠帶
93‧‧‧中介基板
圖1係顯示第1實施形態之半導體裝置之剖面圖。
圖2係顯示第2實施形態之半導體裝置之剖面圖。
圖3A至圖3C係顯示圖2所示之半導體裝置之製造方法之剖面圖。
圖4係圖3B所示之半導體裝置之製造步驟之俯視圖。
圖5A至圖5F係顯示第3實施形態之半導體裝置與其製造方法之剖面圖。
圖6係顯示第4實施形態之半導體裝置之剖面圖。
圖7A至圖7C係顯示圖6所示之半導體裝置之第1製造方法之剖面圖。
圖8A及圖8B係顯示圖6所示之半導體裝置之第2製造方法之剖面圖。
圖9係顯示第5實施形態之半導體裝置之剖面圖。
圖10A及圖10B係顯示圖9所示之半導體裝置之第1製造方法之剖面圖。
圖11A及圖11B係顯示圖9所示之半導體裝置之第2製造方法之剖面圖。
圖12係顯示第6實施形態之半導體裝置之剖面圖。
圖13係顯示第7實施形態之半導體裝置之剖面圖。
圖14A至圖14H係顯示第8實施形態之半導體裝置之製造方法之剖面圖。
1‧‧‧半導體記憶裝置
2‧‧‧中介基板
2a‧‧‧第1面
2b‧‧‧第2面
3‧‧‧內部樹脂佈線網
4‧‧‧外部連接端子
5‧‧‧內部連接端子
6A‧‧‧記憶體晶片
6B‧‧‧記憶體晶片
6C‧‧‧記憶體晶片
6D‧‧‧記憶體晶片
6E‧‧‧記憶體晶片
6F‧‧‧記憶體晶片
6G‧‧‧記憶體晶片
6H‧‧‧記憶體晶片
7‧‧‧積層體
8‧‧‧接著劑層
9‧‧‧貫通電極
10‧‧‧凸塊電極
11‧‧‧IF晶片
12‧‧‧內部連接用電極
13‧‧‧凸塊電極
14‧‧‧外部連接用電極
15‧‧‧再佈線層
16‧‧‧凸塊電極
17‧‧‧接合線
18‧‧‧底部填充樹脂
19‧‧‧封裝樹脂層

Claims (20)

  1. 一種半導體裝置，其包含：中介基板，其具有包含外部連接端子之第1面與包含內部連接端子之第2面；晶片積層體，其係具有配置於上述中介基板之上述第2面上，且依序積層之複數個半導體晶片者，且上述複數個半導體晶片經由設於除了位於積層順序之最下段之半導體晶片以外之上述半導體晶片內之貫通電極、及連接上述貫通電極間之第1凸塊電極而電性連接，上述最下段之半導體晶片經由設有上述貫通電極之上述半導體晶片之至少1個與上述中介基板電性連接，位於積層順序之最上段之半導體晶片具有設於其表面之再佈線層；及介面晶片，其搭載於上述晶片積層體中之上述最上段之半導體晶片上，並經由第2凸塊電極與上述最上段之半導體晶片電性連接，且經由上述再佈線層與上述中介基板之上述內部連接端子電性連接。
  2. 如請求項1之半導體裝置，其中上述晶片積層體以上述最下段之半導體晶片位於上述中介基板之上述第2面側之方式配置；上述介面晶片經由連接於上述再佈線層之接合線，與上述中介基板之上述內部連接端子電性連接。
  3. 如請求項2之半導體裝置，其中上述最下段之半導體晶片接著於上述中介基板之第2面。
  4. 如請求項2之半導體裝置，其中 上述晶片積層體配置於支持基板之晶片搭載部上，上述支持基板接著於上述中介基板之第2面；上述支持基板具有設於上述晶片搭載部周圍之槽，於上述複數個半導體晶片間填充有樹脂，上述樹脂之自上述複數個半導體晶片間擠出之部分收納於上述槽內。
  5. 如請求項1之半導體裝置，其中上述晶片積層體以上述最上段之半導體晶片位於上述中介基板之上述第2面側之方式配置；上述介面晶片經由連接於上述再佈線層且具有較上述第2凸塊電極大之尺寸之第3凸塊電極，與上述中介基板之上述內部連接端子電性連接。
  6. 如請求項5之半導體裝置，其中上述晶片積層體配置於支持基板之晶片搭載部上，上述支持基板接著於上述中介基板之第2面；上述支持基板具有設於上述晶片搭載部周圍之槽，於上述複數個半導體晶片間填充有樹脂，上述樹脂之自上述複數個半導體晶片間擠出之部分收納於上述槽內。
  7. 如請求項1之半導體裝置，其中上述最下段之半導體晶片具有比其以外之上述半導體晶片厚之厚度。
  8. 如請求項1之半導體裝置，其中上述晶片積層體具有配置於上述複數個半導體晶片間之間隔物。
  9. 一種半導體裝置，其包含：中介基板，其具有包含外部連接端子之第1面與包含內部連接端子之第2面； 晶片積層體，其係具有配置於上述中介基板之上述第2面上且依序積層之複數個半導體晶片者，且上述複數個半導體晶片經由設置於除了位於積層順序之最下段之半導體晶片以外之上述半導體晶片內之第1貫通電極與連接上述第1貫通電極間之第1凸塊電極電性連接，上述最下段之半導體晶片經由設有上述貫通電極之上述半導體晶片之至少1個與上述中介基板電性連接；及介面晶片，其搭載於上述晶片積層體之位於積層順序之最上段之上述半導體晶片上，經由第2凸塊電極與上述最上段之半導體晶片電性連接，且具有與上述中介基板之上述內部連接端子電性連接之第2貫通電極。
  10. 如請求項9之半導體裝置，其中上述晶片積層體以上述最下段之半導體晶片位於上述中介基板之上述第2面側之方式配置；上述介面晶片經由連接於上述第2貫通電極之接合線，與上述中介基板之上述內部連接端子電性連接。
  11. 如請求項9之半導體裝置，其中上述晶片積層體以上述最上段之半導體晶片位於上述中介基板之上述第2面側之方式配置；上述介面晶片經由連接於上述第2貫通電極之第3凸塊電極，與上述中介基板之上述內部連接端子電性連接。
  12. 如請求項9之半導體裝置，其中上述最下段之半導體晶片具有較其以外之上述半導體晶片厚之厚度。
  13. 一種半導體裝置之製造方法，其包含： 準備具有第1面與第2面之基板之步驟；一面經由設於半導體晶片內之第1貫通電極、及連接上述第1貫通電極間之第1凸塊電極電性連接，一面依序積層複數個半導體晶片，藉此製作晶片積層體之步驟；一面經由第2凸塊電極電性連接上述複數個半導體晶片之位於積層順序最上段之半導體晶片與介面晶片，一面在上述晶片積層體上搭載上述介面晶片之步驟；及一面經由設於上述最上段之半導體晶片表面之再佈線層、或設於上述介面晶片內之第2貫通電極電性連接上述介面晶片與設於上述基板之第2面之內部連接端子，一面將搭載有上述介面晶片之上述晶片積層體配置於上述基板之第2面上之步驟。
  14. 如請求項13之半導體裝置之製造方法，其中將搭載有上述介面晶片之上述晶片積層體，以使上述複數個半導體晶片之位於積層順序之最下段之半導體晶片位於上述基板之上述第2面側之方式，配置於上述基板之上述第2面上；將上述介面晶片經由連接於上述再佈線層之接合線，與上述基板之上述內部連接端子電性連接。
  15. 如請求項13之半導體裝置之製造方法，其中將搭載有上述介面晶片之上述晶片積層體，以上述最上段之半導體晶片位於上述基板之上述第2面側之方式，配置於上述基板之上述第2面上；將上述介面晶片經由連接於上述再佈線層之第3凸塊 電極，與上述基板之上述內部連接端子電性連接。
  16. 如請求項13之半導體裝置之製造方法，其中藉由在較其他半導體晶片厚之最下段之半導體晶片上依序積層上述複數個半導體晶片，而製作上述晶片積層體；將上述介面晶片搭載於上述晶片積層體上後，實施用以形成上述第1及第2凸塊電極之熱處理。
  17. 如請求項16之半導體裝置之製造方法，其中藉由在上述基板之上述第2面上依序積層上述複數個半導體晶片，而製作上述晶片積層體；將上述介面晶片經由上述再佈線層及連接於上述再佈線層之接合線，與上述基板之上述內部連接端子電性連接；且在連接有上述接合線之上述晶片積層體中之上述複數個半導體晶片間之間隙、及上述晶片積層體與上述介面晶片之間之間隙中，填充樹脂。
  18. 如請求項13之半導體裝置之製造方法，其中在具有晶片搭載部與設於上述晶片搭載部周圍之槽之支持基板上，積層上述複數個半導體晶片，藉此製作上述晶片積層體；將上述介面晶片搭載於上述晶片積層體上後，實施用以形成上述第1及第2凸塊電極之熱處理。
  19. 如請求項13之半導體裝置之製造方法，其中藉由一面介隔間隔物一面積層上述複數個半導體晶 片，而製作上述晶片積層體；在上述晶片積層體中之上述複數個半導體晶片間之間隙、及上述晶片積層體與上述介面晶片之間之間隙中，填充樹脂。
  20. 如請求項13之半導體裝置之製造方法，其中製作上述晶片積層體之步驟包含：準備具有由半切割狀態之切割槽予以區分之上述複數個晶片區域及分別設於上述複數個晶片區域之電路面上之第1電極端子之半導體晶圓之步驟；以形成複數個包含上述晶片區域之上述晶片積層體之方式，一面連接上述第1電極端子與第2電極端子，一面在上述複數個晶片區域上分別積層具有貫通電極與上述第2電極端子之半導體晶片之步驟；以在上述晶片積層體之間隙中填充樹脂之方式，在位於上述切割槽上之上述複數個晶片積層體間之空間導入上述樹脂之步驟；研削上述半導體晶圓之非電路面，使上述複數個晶片區域分別單片化之步驟；及切斷導入至上述複數個晶片積層體間之空間之上述樹脂，將包含基於上述經單片化之晶片區域之半導體晶片之上述複數個晶片積層體分別單體化之步驟。
TW101134048A 2011-09-22 2012-09-17 Semiconductor device and manufacturing method thereof TWI483376B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011206869 2011-09-22
JP2012200287A JP5936968B2 (ja) 2011-09-22 2012-09-12 半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
TW201316486A true TW201316486A (zh) 2013-04-16
TWI483376B TWI483376B (zh) 2015-05-01

Family

ID=47910372

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101134048A TWI483376B (zh) 2011-09-22 2012-09-17 Semiconductor device and manufacturing method thereof

Country Status (4)

Country Link
US (1) US8941246B2 (zh)
JP (1) JP5936968B2 (zh)
CN (1) CN103022021B (zh)
TW (1) TWI483376B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI642162B (zh) * 2015-06-01 2018-11-21 東芝記憶體股份有限公司 Semiconductor device and method of manufacturing the same
TWI721960B (zh) * 2014-12-18 2021-03-21 日商新力股份有限公司 半導體裝置、製造方法及電子機器

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9000599B2 (en) * 2013-05-13 2015-04-07 Intel Corporation Multichip integration with through silicon via (TSV) die embedded in package
KR102041639B1 (ko) * 2013-07-08 2019-11-07 삼성전기주식회사 고주파 모듈
JP2015056563A (ja) * 2013-09-12 2015-03-23 株式会社東芝 半導体装置およびその製造方法
JP2015177007A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体装置の製造方法及び半導体装置
JP2015177062A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体装置の製造方法および半導体装置
US9786643B2 (en) 2014-07-08 2017-10-10 Micron Technology, Inc. Semiconductor devices comprising protected side surfaces and related methods
DE102014112430A1 (de) 2014-08-29 2016-03-03 Ev Group E. Thallner Gmbh Verfahren zur Herstellung eines leitenden Mehrfachsubstratstapels
JP6276151B2 (ja) 2014-09-17 2018-02-07 東芝メモリ株式会社 半導体装置
JP6212011B2 (ja) * 2014-09-17 2017-10-11 東芝メモリ株式会社 半導体製造装置
JP6495692B2 (ja) * 2015-03-11 2019-04-03 東芝メモリ株式会社 半導体装置及びその製造方法
KR102401109B1 (ko) 2015-06-03 2022-05-23 삼성전자주식회사 반도체 패키지
JP6421083B2 (ja) 2015-06-15 2018-11-07 株式会社東芝 半導体装置の製造方法
US9741695B2 (en) * 2016-01-13 2017-08-22 Globalfoundries Inc. Three-dimensional hybrid packaging with through-silicon-vias and tape-automated-bonding
KR102579876B1 (ko) 2016-02-22 2023-09-18 삼성전자주식회사 반도체 패키지
JP6524003B2 (ja) 2016-03-17 2019-06-05 東芝メモリ株式会社 半導体装置
JP2018107394A (ja) * 2016-12-28 2018-07-05 新光電気工業株式会社 配線基板及び電子部品装置とそれらの製造方法
US11081451B2 (en) * 2017-03-10 2021-08-03 Intel Corporation Die stack with reduced warpage
JP6679528B2 (ja) 2017-03-22 2020-04-15 キオクシア株式会社 半導体装置
KR102315325B1 (ko) 2017-07-05 2021-10-19 삼성전자주식회사 반도체 패키지
JP7304335B2 (ja) 2017-08-21 2023-07-06 長江存儲科技有限責任公司 Ｎａｎｄメモリデバイスおよびｎａｎｄメモリデバイスを形成するための方法
US10700028B2 (en) 2018-02-09 2020-06-30 Sandisk Technologies Llc Vertical chip interposer and method of making a chip assembly containing the vertical chip interposer
KR102506698B1 (ko) * 2018-02-19 2023-03-07 에스케이하이닉스 주식회사 보강용 탑 다이를 포함하는 반도체 패키지 제조 방법
US11471993B2 (en) 2018-03-09 2022-10-18 Hoya Corporation Spacer, laminate of substrates, method for manufacturing substrate, and method for manufacturing substrate for magnetic disk
JP7144951B2 (ja) * 2018-03-20 2022-09-30 キオクシア株式会社 半導体装置
KR102589736B1 (ko) 2018-03-26 2023-10-17 삼성전자주식회사 반도체 칩 및 이를 포함하는 반도체 패키지
CN110660805B (zh) * 2018-06-28 2023-06-20 西部数据技术公司 包含分支存储器裸芯模块的堆叠半导体装置
JP2019220621A (ja) * 2018-06-21 2019-12-26 キオクシア株式会社 半導体装置及びその製造方法
KR102514903B1 (ko) 2018-06-29 2023-03-27 양쯔 메모리 테크놀로지스 씨오., 엘티디. 인터포저를 이용하여 장치 칩이 적층된 3차원 메모리 장치
KR102551751B1 (ko) * 2018-11-06 2023-07-05 삼성전자주식회사 반도체 패키지
JP6689420B2 (ja) * 2019-01-17 2020-04-28 キオクシア株式会社 半導体装置および半導体装置の製造方法
US10879260B2 (en) 2019-02-28 2020-12-29 Sandisk Technologies Llc Bonded assembly of a support die and plural memory dies containing laterally shifted vertical interconnections and methods for making the same
US10923438B2 (en) 2019-04-26 2021-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method for forming the same
JP2021048195A (ja) * 2019-09-17 2021-03-25 キオクシア株式会社 半導体装置及び半導体装置の製造方法
JP2021129084A (ja) 2020-02-17 2021-09-02 キオクシア株式会社 半導体装置およびその製造方法
CN117133727A (zh) * 2023-08-29 2023-11-28 江苏柒捌玖电子科技有限公司 一种三维堆叠封装结构及其封装方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2997231B2 (ja) * 1997-09-12 2000-01-11 富士通株式会社 マルチ半導体ベアチップ実装モジュールの製造方法
JP4419049B2 (ja) * 2003-04-21 2010-02-24 エルピーダメモリ株式会社 メモリモジュール及びメモリシステム
JP4205613B2 (ja) * 2004-03-01 2009-01-07 エルピーダメモリ株式会社 半導体装置
JP4345705B2 (ja) 2005-04-19 2009-10-14 エルピーダメモリ株式会社 メモリモジュール
JP4191167B2 (ja) * 2005-05-16 2008-12-03 エルピーダメモリ株式会社 メモリモジュールの製造方法
JP4507101B2 (ja) 2005-06-30 2010-07-21 エルピーダメモリ株式会社 半導体記憶装置及びその製造方法
JP2007036104A (ja) * 2005-07-29 2007-02-08 Nec Electronics Corp 半導体装置およびその製造方法
JP4753725B2 (ja) * 2006-01-20 2011-08-24 エルピーダメモリ株式会社 積層型半導体装置
JP4910512B2 (ja) * 2006-06-30 2012-04-04 富士通セミコンダクター株式会社 半導体装置および半導体装置の製造方法
TWI349318B (en) * 2007-04-11 2011-09-21 Siliconware Precision Industries Co Ltd Stackable semiconductor device and manufacturing method thereof
JP2008294367A (ja) * 2007-05-28 2008-12-04 Nec Electronics Corp 半導体装置およびその製造方法
TWI355731B (en) * 2008-02-26 2012-01-01 Powertech Technology Inc Chips-between-substrates semiconductor package and
JP2010107388A (ja) * 2008-10-30 2010-05-13 Denso Corp マルチチップパッケージ
JP2010161102A (ja) * 2009-01-06 2010-07-22 Elpida Memory Inc 半導体装置
TWI401785B (zh) * 2009-03-27 2013-07-11 Chipmos Technologies Inc 多晶片堆疊封裝
JP5543125B2 (ja) * 2009-04-08 2014-07-09 ピーエスフォー ルクスコ エスエイアールエル 半導体装置および半導体装置の製造方法
JP2010287852A (ja) 2009-06-15 2010-12-24 Elpida Memory Inc 半導体装置及びその製造方法
JP5709218B2 (ja) * 2009-11-27 2015-04-30 日本電気株式会社 半導体装置、３次元実装型半導体装置、半導体モジュール、電子機器、及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI721960B (zh) * 2014-12-18 2021-03-21 日商新力股份有限公司 半導體裝置、製造方法及電子機器
TWI642162B (zh) * 2015-06-01 2018-11-21 東芝記憶體股份有限公司 Semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
JP5936968B2 (ja) 2016-06-22
JP2013080912A (ja) 2013-05-02
CN103022021A (zh) 2013-04-03
TWI483376B (zh) 2015-05-01
US8941246B2 (en) 2015-01-27
US20130075895A1 (en) 2013-03-28
CN103022021B (zh) 2016-05-11

Similar Documents

Publication Publication Date Title
TWI483376B (zh) Semiconductor device and manufacturing method thereof
US10867897B2 (en) PoP device
TWI620291B (zh) Semiconductor device
KR101419597B1 (ko) 반도체 디바이스 및 그 제조 방법
US11289346B2 (en) Method for fabricating electronic package
JP5847749B2 (ja) 積層型半導体装置の製造方法
KR101678539B1 (ko) 적층 패키지, 반도체 패키지 및 적층 패키지의 제조 방법
US9312240B2 (en) Semiconductor packages and methods of packaging semiconductor devices
TWI662667B (zh) 封裝結構及其製造方法
TW201511209A (zh) 半導體裝置及半導體裝置之製造方法
JP2016062995A (ja) 半導体装置および半導体装置の製造方法
JP2013045863A (ja) 半導体装置およびその製造方法
TWI587415B (zh) 半導體裝置之製造方法
JP2015177061A (ja) 半導体装置の製造方法および半導体装置
US20200212019A1 (en) Method for fabricating electronic package
JP6495692B2 (ja) 半導体装置及びその製造方法
JP2011044654A (ja) 半導体装置
KR20120058118A (ko) 적층 패키지의 제조 방법, 및 이에 의하여 제조된 적층 패키지의 실장 방법
KR101654518B1 (ko) 칩 적층형 반도체 패키지 및 이의 제조 방법
JP2015018897A (ja) 半導体装置の製造方法
TWI688067B (zh) 半導體裝置及其製造方法
JP2012009713A (ja) 半導体パッケージおよび半導体パッケージの製造方法
US11817422B2 (en) Semiconductor device
KR101607989B1 (ko) 패키지 온 패키지 및 이의 제조 방법
JP2015222837A (ja) 半導体装置