KR102041639B1 - 고주파 모듈 - Google Patents

고주파 모듈 Download PDF

Info

Publication number
KR102041639B1
KR102041639B1 KR1020130079753A KR20130079753A KR102041639B1 KR 102041639 B1 KR102041639 B1 KR 102041639B1 KR 1020130079753 A KR1020130079753 A KR 1020130079753A KR 20130079753 A KR20130079753 A KR 20130079753A KR 102041639 B1 KR102041639 B1 KR 102041639B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
substrate
semiconductor
via hole
high frequency
Prior art date
Application number
KR1020130079753A
Other languages
English (en)
Other versions
KR20150006227A (ko
Inventor
이현준
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020130079753A priority Critical patent/KR102041639B1/ko
Publication of KR20150006227A publication Critical patent/KR20150006227A/ko
Application granted granted Critical
Publication of KR102041639B1 publication Critical patent/KR102041639B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 고주파 모듈에 관한 것으로, 본 발명의 고주파 모듈은 다수의 도전성 패턴이 형성되는 기판; 적어도 하나의 제1 비아 홀을 포함하고, 상기 기판의 상면에 실장되는 제1 반도체 소자; 적어도 하나의 제2 비아 홀을 포함하고, 상기 제1 반도체 소자의 상부에 적층되는 제2 반도체 소자; 및 상기 제2 반도체 소자의 상부에 형성되는 도전성 패턴과 상기 기판에 형성되는 도전성 패턴을 연결하는 도전성 와이어를 포함하고, 상기 제2 비아 홀은 상기 제1 비아 홀의 연장선 상에 형성될 수 있다.

Description

고주파 모듈{HIGH FREQUENCY MODULE}
본 발명은 복수의 반도체 소자를 고밀도로 적층할 수 있고, 열방출 효율이 우수한 고주파 모듈에 관한 것이다.
최근 통신 기술의 발전에 따라, 모바일 폰, PDA(Personal Digital Assistants), 스마트 폰 등의 이동통신 단말기 및 각종 멀티미디어 단말기(예를 들어, MP3, PMP) 등과 같은 다양한 디지털 기기가 개발되고 있다. 이러한 디지털 기기는 휴대용으로 보급되는 것이 일반적인데, 이를 만족하기 위하여 디지털 기기에 내장되는 전자 부품 및 소자들은 소형화 및 경량화되는 추세에 있다.
이러한 전자 부품 및 소자들의 소형화 및 경량화를 실현하기 위하여 실장 부품의 사이즈를 감소하는 기술뿐만 아니라 다수의 개별 소자들은 하나의 칩에 형성하는 시스템 온 칩 기술, 하나의 패키지로 집적하는 시스템 인 패키지 기술 등이 요구되고 있다.
이와 같은 반도체 패키지는 용량의 증가를 위하여 적층되는 반도체 소자의 수가 증가되고 있으나 반도체 소자를 단순 적층하는 경우에는 적층되는 반도체 소자의 수가 증가됨에 따라 증가하는 열을 효과적으로 방출하지 못하는 문제점이 있다.
하기의 선행기술문헌 중 특허문헌 1은 반도체 장치 및 그 제조방법에 관한 것으로서 다수의 반도체 소자를 적층하여 반도체 장치를 제조하는 내용을 개시하고 있으나 다수의 반도체 소자 내에 구비되는 비아 홀의 위치를 일치하여 다수의 반도체 소자에서 생성되는 열을 효과적으로 배출하는 내용은 개시하고 있지 못하다.
일본 공개특허공보 2001-135781
본 발명의 과제는 전술한 종래 기술의 문제점을 해결하기 위한 것으로, 본 발명은 적층되는 다수의 반도체 소자 내에 구비되는 복수의 비아 홀의 위치를 일치하여 반도체 소자에서 생성되는 열을 효과적으로 방출할 수 있는 고주파 모듈을 제공한다.
본 발명의 제1 기술적인 측면에 따르면, 다수의 도전성 패턴이 형성되는 기판; 적어도 하나의 제1 비아 홀을 포함하고, 상기 기판의 상면에 실장되는 제1 반도체 소자; 적어도 하나의 제2 비아 홀을 포함하고, 상기 제1 반도체 소자의 상부에 적층되는 제2 반도체 소자; 및 상기 제2 반도체 소자의 상부에 형성되는 도전성 패턴과 상기 기판에 형성되는 도전성 패턴을 연결하는 도전성 와이어를 포함하고, 상기 제2 비아 홀은 상기 제1 비아 홀의 연장선 상에서 형성되는 고주파 모듈을 제안한다.
상기 제1 비아 홀은 상기 기판 상에 마련되는 다수의 도전성 패턴 중 그라운드 도전성 패턴과 전기적으로 연결될 수 있다.
상기 도전성 와이어는 상기 제2 반도체 소자의 상부에 마련되는 다이 패드 및 상기 기판에 마련되는 본딩 패드에 접속될 수 있다.
상기 다이 패드는, 상기 제2 반도체 소자의 상부에 형성되는 도전성 패턴을 통하여 상기 제2 비아 홀과 전기적으로 연결될 수 있다.
상기 본딩 패드는, 상기 기판의 상에 마련되는 다수의 도전성 패턴 중 그라운드 도전성 패턴과 전기적으로 연결될 수 있다.
상기 제1 반도체 소자는, 상기 제1 반도체 소자의 상면 또는 상기 제2 반도체 소자에 대한 대향면 측에 매립되는 제1 그라운드 패턴을 더 포함할 수 있다.
상기 제2 반도체 소자는, 상기 제2 반도체 소자의 하면 또는 상기 제1 반도체 소자에 대한 대향면 측에 매립되는 제2 그라운드 패턴을 더 포함할 수 있다.
상기 제1 반도체 소자와 상기 기판을 접착하는 제1 접착층; 을 더 포함할 수 있다.
상기 제1 반도체 소자와 상기 제2 반도체 소자를 접착하는 제1 접착층; 을 더 포함할 수 있다.
상기 제1 접착층 및 제2 접착층은 에폭시계 접착제로 이루어질 수 있다.
상기 기판, 상기 제1, 2 반도체 소자 및 상기 도전성 와이어를 밀봉하는 몰딩부; 를 더 포함할 수 있다.
상기 제1 반도체 소자는 무선 주파수 송신단을 포함하고, 상기 제2 반도체 소자는 무선 주파수 수신단을 포함할 수 있다.
본 발명의 제2 기술적인 측면에 따르면, 다수의 도전성 패턴이 형성되는 기판; 적어도 하나의 비아 홀을 각각 포함하고, 상기 기판의 상면에 순차적으로 적층되는 복수의 반도체 소자; 상기 복수의 반도체 소자 중 최상층에 적층되는 반도체 소자의 상부에 형성되는 도전성 패턴과 상기 기판에 형성되는 도전성 패턴을 연결하는 도전성 와이어를 포함하고, 상기 복수의 복수의 반도체 소자에 형성되는 복수의 비아 홀은 하나의 연장선 상에서 형성될 수 있다.
상기 복수의 반도체 소자는 에폭시계 접착제로 접착될 수 있다.
본 발명의 일 실시예에 따르면, 적층되는 다수의 반도체 소자 내에 구비되는 복수의 비아 홀의 위치를 일치하여 반도체 소자에서 생성되는 열을 효과적으로 방출할 수 있다.
도 1은 본 발명의 일 실시예에 따른 고주파 모듈을 나타낸 도이다.
도 2는 본 발명의 다른 일 실시예에 따른 고주파 모듈을 나타낸 도이다.
후술하는 본 발명에 대한 상세한 설명은, 본 발명이 실시될 수 있는 특정 실시예를 예시로서 도시하는 첨부 도면을 참조한다. 이들 실시예는 당업자가 본 발명을 실시할 수 있기에 충분하도록 상세히 설명된다. 본 발명의 다양한 실시예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시예에 관련하여 본 발명의 정신 및 범위를 벗어나지 않으면서 다른 실시예로 구현될 수 있다. 또한, 각각의 개시된 실시예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 정신 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는, 적절하게 설명된다면, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다. 도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거나 유사한 기능을 지칭한다.
이하에서는, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위하여, 본 발명의 실시예들에 관하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 고주파 모듈을 나타낸 도이다.
본 실시예에 따른 고주파 모듈은 기판(100), 기판 상에 적층되는 다수의 반도체 소자(200, 300), 제2 반도체 소자(400)와 기판을 연결하는 도전성 와이어(400), 및 다수의 반도체 소자(200, 300)을 보호하도록 형성되는 몰딩부(500)를 포함할 수 있다. 본 실시예에서 두 개의 반도체 소자가 적층되는 것으로 도시되어 있으나, 본 발명이 이에 한정되는 것은 아니며 다수의 반도체 소자가 적층될 수 있음은 자명하다.
기판(100)은 다수의 반도체 소자(200, 300)을 적층하기 위해 마련되며, 제1 반도체 소자(200)는 제1 접착층(250)에 의하여 기판(100) 상에 적층된다. 이 때, 제1 접착층(250)은 에폭시계, 실리콘계, 아크릴계 접착제 및 양면 테이프 중 어느 하나로 이루어질 수 있으며, 특히 에폭시계 접착제로 형성될 수 있다. 기판(100) 상에 제1 반도체 소자(200)를 숄더 볼 범핑(sholder ball bumping)이 아닌 에폭시계 접착제로 적층함으로써, D/A(Die attach) 공정 및 W/B(wire-bonding) 공정 시에 가해지는 압력에 의해 기판(100) 및 제1 반도체 소자(200)가 손상을 입는 것을 방지할 수 있다. 기판(100) 상에는 다수의 도전성 패턴(미도시)이 형성되는데, 제1 반도체 소자(210)는 제1 접착층(250) 및 다수의 도전성 패턴을 통하여 기판(100)과 전기적으로 접속될 수 있다.
제2 반도체 소자(300)는 제1 접착층(350)에 의해 제1 반도체 소자(200) 상부에 접착된다. 제1 접착층(350)은 제1 접착층(250)과 마찬가지로 에폭시계, 실리콘계, 아크릴계 접착제 및 양면 테이프 중 어느 하나로 이루어질 수 있으며, 특히 에폭시계 접착제로 형성될 수 있다.
제2 반도체 소자(300) 상부에는 다이 패드(420)가 마련되고, 기판(100) 상에는 본딩 패드(440)가 마련된다. 제2 반도체 소자(300)에 마련되는 도전성 패턴과 다이 패드(420)가 접속되고, 기판(100)에 마련되는 도전성 패턴과 본딩 패드(440)가 접속된다. 다이 패드(420)와 본딩 패드(440)는 도전성 와이어(400)에 의해 연결되어, 제2 반도체 소자(400)와 기판(100)은 전기적으로 연결될 수 있다.
도 1에서 제1 반도체 소자(200)와 제2 반도체 소자(300)은 동일한 크기로 도시되어 있으나 이에 한정되는 것은 아니며 각각의 중심축이 일치하는 형태로 적층될 수 있다.
제1 반도체 소자(200)와 제2 반도체 소자(300)는 각각 적어도 하나의 비아 홀(220, 320)이 마련될 수 있는데, 제1 반도체 소자(200)와 제2 반도체 소자(300)를 각각 관통하는 적어도 하나의 비아 홀(220, 320)은 동일한 위치에서 형성될 수 있다. 즉, 제1 비아 홀(220)의 연장선 상에 제2 비아 홀(320)이 형성될 수 있다.
제1 비아 홀(220) 및 제2 비아 홀(320)은 제1 반도체 소자(200)와 제2 반도체 소자(300)를 전기적으로 연결할 수 있으며, 또한 제1 반도체 소자(200)와 제2 반도체 소자에서 생성되는 열을 전달하는 역할을 할 수 있다.
구체적으로 제1 반도체 소자(200)의 비아 홀(220)은 기판(100) 상에 형성되는 다수의 도전성 패턴 중 그라운드와 연결되는 도전성 패턴과 연결될 수 있는데, 반도체 소자(200)에서 생성되는 열은 제1 비아 홀(220) 및 제1 접착층(250)을 통하여 기판(100)의 그라운드 도전성 패턴으로 방출될 수 있다.
또한, 도전성 와이어(400)는 기판(100) 상의 그라운드 도전성 패턴과 연결될 수 있고, 다이 패드(420)는 제2 비아 홀(320)과 제2 반도체 소자(300)의 상면에 형성되는 도전성 패턴을 통하여 전기적으로 연결될 수 있는데, 제2 반도체 소자(300)에서 생성되는 열은 제2 비아 홀(320) 및 도전성 와이어(400)를 통하여 기판(100)의 그라운드 도전성 패턴으로 방출될 수 있다.
이 때, 제1 반도체 소자(200) 및 제2 반도체 소자(300)는 그 동작 상태에 따라서 제1 반도체 소자(200) 및 제2 반도체 소자(300) 중 하나만 동작하거나 발열되는 열의 양이 다를 수 있는데, 제1 비아 홀(220) 및 제2 비아 홀(320)의 위치를 동일하게 형성함으로써 동작상태에 따라 열의 전달 방향이 달라질 수 있다.
예를 들어, 제1 반도체 소자(200)에서 생성되는 열이 제2 반도체 소자(300)에서 생성되는 열보다 많은 경우, 제1 반도체 소자(200)에서 생성되는 일 부 열 즉, 상측에서 생성되는 열은 제1 비아 홀(220), 제1 접착층(350), 제2 비아 홀(320) 및 도전성 와이어(400)를 통하여 기판(100)의 그라운드 도전성 패턴으로 전달될 수 있고, 제1 반도체 소자(200)의 하측에서 생성되는 열은 제1 비아 홀(220) 및 제1 접착층(250)을 통하여 직접 그라운드 도전성 패턴으로 방출될 수 있다.
또한 마찬가지로, 제2 반도체 소자(300)에서 생성되는 열이 제1 반도체 소자(200)에서 생서되는 열보다 많은 경우, 제2 반도체 소자(300)에서 생성되는 일부 열 즉, 하측에서 생성되는 열은 제2 비아 홀(320), 제1 접착층(350), 제1 비아 홀(220) 및 제1 접착층(250)을 통하여 기판(100)의 그라운드 도전성 패턴으로 전달될 수 있고, 제2 반도체 소자(300)의 상측에서 생성되는 열은 제2 비아 홀(320) 및 도전성 와이어(400)를 통하여 기판(100)의 그라운도 도전성 패턴으로 전달될 수 있다.
다만, 일반적으로, 제1 반도체 소자(200)에서 생성되는 열은 제1 비아 홀(220) 및 제1 접착층(250)을 통하여 직접 방출되는데 반하여, 제2 반도체 소자(300)에서 생성되는 열은 제2 비아 홀(320), 도전성 와이어(400)을 통하여 간접적으로 방출되므로, 제1 반도체 소자(200)에서 생성되는 열이 제2 반도체 소자(300)에서 생성되는 열보다 쉽게 방출될 수 있다. 따라서, 본 실시예에서, 제1 반도체 소자는 무선 주파수 송신부(Tx)에 해당할 수 있으며, 제2 반도체 소자는 무선 주파수 수신부(Rx)에 해당할 수 있다.
도 2는 본 발명의 다른 일 실시예에 따른 고주파 모듈을 나타낸 도이다. 도 1의 실시예와 도2의 실시예를 비교하면, 제1 반도체 소자(200)와 제2 반도체 소자(300)는 각각 제1 그라운드 패턴(230) 및 제2 그라운드 패턴(330)을 더 포함하고 있다.
제1 반도체 소자(200)와 제2 반도체 소자(300)는 각각 제1 그라운드 패턴(230) 및 제2 그라운드 패턴(330)을 더 포함함으로써, 제1 반도체 소자(200)와 제2 반도체 소자(300)에서 생성되는 열을 각각 제1 비아 홀(220) 및 제2 비아 홀(320)에 더 효과적으로 전달할 수 있다.
또한, 제1 그라운드 패턴(230)은 제1 반도체 소자(200)에서 제2 반도체 소자(300)의 대향측 - 제1 반도체 소자(200)의 상측 - 또는 제2 반도체 소자(300)의 상면에 형성될 수 있으며, 제2 그라운드 패턴(330)은 제2 반도체(300)에서 제1 반도체 소자(300)의 대향측 - 제2 반도체 소자(300)의 하측 - 또는 제1 반도체 소자(200)의 하면에 형성될 수 있다. 상기 전술한 위치에 제1 그라운드 패턴(230) 및 제2 그라운드 패턴(330)을 위치함으로써, 제1 비아 홀(220) 및 제2 비아 홀(320)을 통하여 제1 반도체 소자(200)와 제2 반도체 소자(300)에서 생성되는 열을 상호 효과적으로 전달할 수 있다.
이상에서 본 발명이 구체적인 구성요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나, 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명이 상기 실시예들에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형을 꾀할 수 있다.
따라서, 본 발명의 사상은 상기 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등하게 또는 등가적으로 변형된 모든 것들은 본 발명의 사상의 범주에 속한다고 할 것이다.
100: 기판
200: 제1 반도체 소자
220: 제1 비아 홀
230: 제1 그라운드 패턴
250: 제1 접착층
300: 제2 반도체 소자
320: 제2 비아 홀
330: 제2 그라운드 패턴
350: 제2 접착층
400: 도전성 와이어
420: 다이 패드
440: 본딩 패드
500: 몰딩부

Claims (14)

  1. 다수의 도전성 패턴이 형성되는 기판;
    적어도 하나의 제1 비아 홀을 포함하고, 상기 기판의 상면에 실장되는 제1 반도체 소자;
    적어도 하나의 제2 비아 홀을 포함하고, 상기 제1 반도체 소자의 상부에 적층되는 제2 반도체 소자; 및
    상기 제2 반도체 소자의 상부에 형성되는 도전성 패턴과 상기 기판에 형성되는 도전성 패턴을 연결하는 도전성 와이어를 포함하고,
    상기 제2 비아 홀은 상기 제1 비아 홀의 연장선 상에서 형성되고,
    상기 제1 반도체 소자는 무선 주파수 송신부에 해당하고, 상기 제2 반도체 소자는 무선 주파수 수신부에 해당하는 고주파 모듈.
  2. 제1항에 있어서,
    상기 제1 비아 홀은 상기 기판 상에 마련되는 다수의 도전성 패턴 중 그라운드 도전성 패턴과 전기적으로 연결되는 고주파 모듈.
  3. 제1항에 있어서,
    상기 도전성 와이어는 상기 제2 반도체 소자의 상부에 마련되는 다이 패드 및 상기 기판에 마련되는 본딩 패드에 접속되는 고주파 모듈.
  4. 제3항에 있어서, 상기 다이 패드는,
    상기 제2 반도체 소자의 상부에 형성되는 도전성 패턴을 통하여 상기 제2 비아 홀과 전기적으로 연결되는 고주파 모듈.
  5. 제3항에 있어서, 상기 본딩 패드는,
    상기 기판의 상에 마련되는 다수의 도전성 패턴 중 그라운드 도전성 패턴과 전기적으로 연결되는 고주파 모듈.
  6. 제1항에 있어서, 상기 제1 반도체 소자는,
    상기 제1 반도체 소자의 상면 또는 상기 제2 반도체 소자에 대한 대향면 측에 매립되는 제1 그라운드 패턴을 더 포함하는 고주파 모듈.
  7. 제1항에 있어서, 상기 제2 반도체 소자는,
    상기 제2 반도체 소자의 하면 또는 상기 제1 반도체 소자에 대한 대향면 측에 매립되는 제2 그라운드 패턴을 더 포함하는 고주파 모듈.
  8. 제1항에 있어서,
    상기 제1 반도체 소자와 상기 기판을 접착하는 제1 접착층; 을 더 포함하는 고주파 모듈.
  9. 제8항에 있어서,
    상기 제1 반도체 소자와 상기 제2 반도체 소자를 접착하는 제2 접착층; 을 더 포함하는 고주파 모듈.
  10. 제9항에 있어서,
    상기 제1 접착층 및 상기 제2 접착층은 에폭시계 접착제로 이루어진 고주파 모듈.
  11. 제1항에 있어서,
    상기 기판, 상기 제1, 2 반도체 소자 및 상기 도전성 와이어를 밀봉하는 몰딩부; 를 더 포함하는 고주파 모듈.
  12. 삭제
  13. 다수의 도전성 패턴이 형성되는 기판;
    적어도 하나의 비아 홀을 각각 포함하고, 상기 기판의 상면에 순차적으로 적층되는 복수의 반도체 소자;
    상기 복수의 반도체 소자 중 최상층에 적층되는 반도체 소자의 상부에 형성되는 도전성 패턴과 상기 기판에 형성되는 도전성 패턴을 연결하는 도전성 와이어를 포함하고,
    상기 복수의 반도체 소자에 형성되는 복수의 비아 홀은 하나의 연장선 상에서 형성되고,
    상기 복수의 반도체 소자는 상기 기판의 상면에 실장되는 제1 반도체 소자 및 상기 최상층에 적층되는 제2 반도체 소자를 포함하고, 상기 제1 반도체 소자는 무선 주파수 송신부에 해당하고, 상기 제2 반도체 소자는 무선 주파수 수신부에 해당하는 고주파 모듈.
  14. 제13항에 있어서,
    상기 복수의 반도체 소자는 에폭시계 접착제로 접착되는 고주파 모듈.

KR1020130079753A 2013-07-08 2013-07-08 고주파 모듈 KR102041639B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130079753A KR102041639B1 (ko) 2013-07-08 2013-07-08 고주파 모듈

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130079753A KR102041639B1 (ko) 2013-07-08 2013-07-08 고주파 모듈

Publications (2)

Publication Number Publication Date
KR20150006227A KR20150006227A (ko) 2015-01-16
KR102041639B1 true KR102041639B1 (ko) 2019-11-07

Family

ID=52569687

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130079753A KR102041639B1 (ko) 2013-07-08 2013-07-08 고주파 모듈

Country Status (1)

Country Link
KR (1) KR102041639B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008004853A (ja) * 2006-06-26 2008-01-10 Hitachi Ltd 積層半導体装置およびモジュール
JP2010034254A (ja) * 2008-07-29 2010-02-12 Mitsubishi Chemicals Corp 三次元ｌｓｉ
JP2013080912A (ja) * 2011-09-22 2013-05-02 Toshiba Corp 半導体装置とその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3649064B2 (ja) 1999-11-10 2005-05-18 松下電器産業株式会社 半導体装置の製造方法
KR20090122965A (ko) * 2007-02-23 2009-12-01 스카이워크스 솔루션즈, 인코포레이티드 저손실, 저고조파 및 향상된 선형성 성능을 가진 고주파 스위치
KR20110044963A (ko) * 2011-04-20 2011-05-03 앰코 테크놀로지 코리아 주식회사 Ｔｓｖ를 이용한 적층 칩 패키지

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008004853A (ja) * 2006-06-26 2008-01-10 Hitachi Ltd 積層半導体装置およびモジュール
JP2010034254A (ja) * 2008-07-29 2010-02-12 Mitsubishi Chemicals Corp 三次元ｌｓｉ
JP2013080912A (ja) * 2011-09-22 2013-05-02 Toshiba Corp 半導体装置とその製造方法

Also Published As

Publication number Publication date
KR20150006227A (ko) 2015-01-16

Similar Documents

Publication Publication Date Title
US8319298B2 (en) Integrated circuit module
US10115712B2 (en) Electronic module
US9324657B2 (en) Semiconductor package and method of fabricating the same
JP3143893U (ja) マルチチップ封止パッケージ
KR100480437B1 (ko) 반도체 칩 패키지 적층 모듈
US9158081B2 (en) Semiconductor package with an optical signal path, memory card including the same, and electronic system including the same
US9401316B2 (en) Electronic devices with improved thermal performance
US20130093073A1 (en) High thermal performance 3d package on package structure
US20200381365A1 (en) Semiconductor package
US9437512B2 (en) Integrated circuit package structure
KR102107147B1 (ko) 패키지 온 패키지 장치
US20100237483A1 (en) Integrated circuit packaging system with an interposer and method of manufacture thereof
KR20150030023A (ko) 반도체 패키지 및 그 제조방법
US9349671B2 (en) Integrated circuit chip comprising electronic device and electronic system
CN107240761B (zh) 电子封装件
KR20150136393A (ko) 칩 고정 구조물을 갖는 플립칩 패키지
US10433424B2 (en) Electronic module and the fabrication method thereof
US9502377B2 (en) Semiconductor package and fabrication method thereof
KR20160047841A (ko) 반도체 패키지
KR102041639B1 (ko) 고주파 모듈
CN203774319U (zh) 堆叠式封装结构
CN102543910A (zh) 芯片封装件及其制造方法
EP3291296B1 (en) Semiconductor package with a memory die and an integrated circuit die having an rf circuit
US20090189295A1 (en) Stack chip package structure and manufacturing method thereof
KR101514525B1 (ko) 반도체 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right