TWI620291B - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
TWI620291B
TWI620291B TW104106903A TW104106903A TWI620291B TW I620291 B TWI620291 B TW I620291B TW 104106903 A TW104106903 A TW 104106903A TW 104106903 A TW104106903 A TW 104106903A TW I620291 B TWI620291 B TW I620291B
Authority
TW
Taiwan
Prior art keywords
wafer
electrode
protective film
semiconductor
memory
Prior art date
Application number
TW104106903A
Other languages
English (en)
Other versions
TW201613050A (en
Inventor
Satoshi Tsukiyama
Hideko Mukaida
Yoichiro Kurita
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Publication of TW201613050A publication Critical patent/TW201613050A/zh
Application granted granted Critical
Publication of TWI620291B publication Critical patent/TWI620291B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本發明之實施形態提供一種抑制凸塊電極之間之連接不良之產生之半導體裝置。
實施形態之半導體裝置包括第1半導體晶片、第2半導體晶片、第1樹脂層、及鑄模樹脂層，該第1半導體晶片包括：第1晶片本體，其具有第1表面與第2表面；第1電極，其設置於第1晶片本體之第1表面；第1無機保護膜，其使第1電極露出，且覆蓋第1晶片本體之第1表面；及第1凸塊電極，其設置於第1電極上；該第2半導體晶片包括：第2晶片本體，其具有第1表面與第2表面；第2電極，其設置於第2晶片本體之第1表面；第2無機保護膜，其使第2電極露出，且覆蓋第2晶片本體之第1表面；有機保護膜，其使第2電極露出，且覆蓋第2無機保護膜；第1貫通電極，其以貫通第2晶片本體之方式設置，且與第2電極電性連接；及第3凸塊電極，其設置於第2晶片本體之第2表面側，且與第1貫通電極電性連接；該第2半導體晶片使第3凸塊電極連接於上述第1凸塊電極，且該第2半導體晶片積層於第1半導體晶片上；該第1樹脂層設置於第1半導體晶片與第2半導體晶片之間，且與第1無機保護膜相接；該塑模樹脂層覆蓋第1半導體晶片、第2半導體晶片及第1樹脂層。

Description

半導體裝置 [相關申請案]
本申請案享有以日本專利申請案2014-188531號(申請日：2014年9月17日)為基礎申請案之優先權。本申請案藉由參照該基礎申請案而包含基礎申請案之全部內容。
本發明之實施形態係關於一種半導體裝置。
於內置NAND(NOT AND，反及)型快閃記憶體等記憶體晶片之半導體記憶裝置中，為了實現小型、高容量化，而應用將使薄厚化之記憶體晶片積層為多段之記憶體晶片積層體配置於電路基板上之構造。被積層為多段之記憶體晶片之間之電性連接使用設置於記憶體晶片內之貫通電極與將貫通電極之間電性連接之微凸塊。於記憶體晶片積層體上配置有搭載有於記憶體晶片與外部裝置之間進行資料通信之介面(IF)電路之半導體晶片(IF晶片等)。由於IF晶片之電極排列與記憶體晶片之電極排列不同，故而進行如下情況：例如於位於記憶體晶片積層體之最上段之記憶體晶片上形成對電極進行再配置之再配線層。IF晶片之電極經由形成於再配線層上之微凸塊而與記憶體晶片之電極電性連接。
於使用微凸塊將半導體晶片之間連接之情形時，於將設置於上下之半導體晶片之凸塊電極彼此進行位置對準後，一面施加熱一面對上下之半導體晶片進行壓接而將凸塊電極彼此連接。於半導體晶片之 間，為了提高連接可靠性等而填充有底膠填充樹脂。於底膠填充樹脂被填充之前之階段，由於上下之半導體晶片之間僅藉由微凸塊連接，故而容易因凸塊連接後之半導體晶片之翹曲而於凸塊電極之間產生連接不良(打開不良)。對於此種問題，進行如下情況：於半導體晶片之間局部配置接著劑而提高半導體晶片之間之接著強度。然而，隨著半導體晶片之積層數增加而半導體晶片之翹曲量增大，有無法充分抑制凸塊電極之間之連接不良之虞。
本發明所欲解決之問題在於提供一種於利用凸塊電極將經積層之半導體晶片之間連接時，可抑制因半導體晶片之翹曲等而導致產生凸塊電極之間之連接不良之半導體裝置。
實施形態之半導體裝置包括第1半導體晶片、第2半導體晶片、第1樹脂層、及鑄模樹脂層，該第1半導體晶片包括：第1晶片本體，其具有第1表面與第2表面；第1電極，其設置於第1晶片本體之第1表面；第1無機保護膜，其使第1電極露出，且覆蓋第1晶片本體之第1表面；及第1凸塊電極，其設置於第1電極上；該第2半導體晶片包括：第2晶片本體，其具有第1表面與第2表面；第2電極，其設置於第2晶片本體之第1表面；第2無機保護膜，其使第2電極露出，且覆蓋第2晶片本體之第1表面；有機保護膜，其使第2電極露出，且覆蓋第2無機保護膜；第1貫通電極，其以貫通第2晶片本體之方式設置，且與第2電極電性連接；及第3凸塊電極，其設置於第2晶片本體之第2表面側，且與第1貫通電極電性連接；該第2半導體晶片使第3凸塊電極連接於上述第1凸塊電極，且該第2半導體晶片積層於第1半導體晶片上；該第1樹脂層設置於第1半導體晶片與第2半導體晶片之間，且與第1無機保護膜相接；該塑模樹脂層覆蓋第1半導體晶片、第2半導體晶片及第1樹脂層。
1‧‧‧半導體裝置
2‧‧‧配線基板
2a‧‧‧第1面
2b‧‧‧第2面
3‧‧‧配線網
4‧‧‧外部連接端子
5‧‧‧內部連接端子
6A‧‧‧記憶體晶片
6B‧‧‧記憶體晶片
6Ba‧‧‧記憶體晶片
6Bb‧‧‧記憶體晶片
6Bc‧‧‧記憶體晶片
6Bd‧‧‧記憶體晶片
6Be‧‧‧記憶體晶片
6Bf‧‧‧記憶體晶片
6C‧‧‧記憶體晶片
7‧‧‧IF晶片
8‧‧‧晶片積層體
11A‧‧‧晶片本體
11B‧‧‧晶片本體
11C‧‧‧晶片本體
12A‧‧‧電極
12B‧‧‧電極
12C‧‧‧電極
13A‧‧‧無機保護膜
13B‧‧‧無機保護膜
13C‧‧‧無機保護膜
14A‧‧‧凸塊電極
14B‧‧‧凸塊電極
14C‧‧‧凸塊電極
15B‧‧‧貫通電極
15C‧‧‧貫通電極
16B‧‧‧凸塊電極
16C‧‧‧凸塊電極
17‧‧‧連接體
17a‧‧‧凸塊連接體
17b‧‧‧凸塊連接體
17c‧‧‧凸塊連接體
18‧‧‧接著性間隔件
19‧‧‧有機保護膜
19a‧‧‧有機保護膜
19b‧‧‧有機保護膜
20‧‧‧再配線層
21‧‧‧開口
22‧‧‧晶片本體
23‧‧‧電極
24‧‧‧無機保護膜
25‧‧‧凸塊電極
26a‧‧‧樹脂層
26b‧‧‧樹脂層
27‧‧‧凸塊電極
28‧‧‧凸塊電極
29‧‧‧底膠填充樹脂
30‧‧‧密封樹脂層
61‧‧‧積層體
圖1係表示實施形態之半導體裝置之剖視圖。
圖2係將圖1所示之半導體裝置之一部分放大表示之剖視圖。
圖3係將用於圖1所示之半導體裝置之半導體晶片之一部分放大表示之剖視圖。
圖4係將用於圖1所示之半導體裝置之半導體晶片之一部分放大表示之剖視圖。
圖5係將用於圖1所示之半導體裝置之半導體晶片之一部分放大表示之剖視圖。
圖6係將用於圖1所示之半導體裝置之半導體晶片之一部分放大表示之剖視圖。
以下，參照圖式對實施形態之半導體裝置進行說明。圖1係表示實施形態之半導體裝置之剖視圖，圖2係將圖1所示之半導體裝置之一部分放大表示之剖視圖。圖3至圖6係將用於圖1所示之半導體裝置之半導體晶片之構成局部放大表示之剖視圖。圖1所示之半導體裝置1係包括記憶體晶片及介面(IF)晶片作為半導體晶片之半導體記憶裝置。半導體裝置1包括電路基板2。電路基板2係於絕緣樹脂基板之表面或內部設置有配線網3者，具體而言使用利用玻璃-環氧樹脂或BT(Bismaleimide Triazine，雙馬來醯亞胺三嗪)樹脂(雙馬來醯亞胺三嗪樹脂)等絕緣樹脂之印刷配線板(多層印刷基板等)。
電路基板2具有成為外部連接端子之形成面之第1面2a與成為半導體晶片之搭載面之第2面2b。於電路基板2之第1面2a形成有外部連接端子4。於將半導體裝置1用作BGA(Ball Grid Array，球柵陣列)封裝體之情形時，外部連接端子4係由包含焊料球、鍍錫鉛合金、鍍Au等之突起端子構成。於將半導體裝置1用作LGA(Land Grid Array，平台 柵格陣列)封裝體之情形時，設置金屬焊盤作為外部連接端子4。於電路基板2之第2面2b設置有內部連接端子5。內部連接端子5係於與半導體晶片連接時作為連接部(連接焊墊)而發揮功能，且經由電路基板2之配線網3而與外部連接端子4電性連接。
於電路基板2之第2面2b上配置有具有複數個記憶體晶片6(6A、6Ba~6Bf、6C)與IF晶片7之晶片積層體8。記憶體晶片6係包括例如NAND型快閃記憶體般之非揮發性記憶元件之半導體晶片。IF晶片7係搭載有於複數個記憶體晶片6與外部裝置之間進行資料通信之IF電路之半導體晶片。圖1表示具有8個記憶體晶片6A、6Ba~6Bf、6C之晶片積層體8，但記憶體晶片6之數量並不限定於此。記憶體晶片6之數量係根據1個記憶體晶片6之記憶容量、半導體記憶裝置1之記憶容量或使用用途等適當設定。
晶片積層體8係於與積層順序相反之狀態下搭載於電路基板2之第2面2b上。晶片積層體8係藉由將複數個記憶體晶片6A、6Ba~6Bf、6C按此順序依序積層而形成積層體61，進而於積層體61上積層IF晶片7製作而成。於與積層順序相反之狀態下將此種晶片積層體8搭載於電路基板2之第2面2b上。因此，以晶片積層體8之積層順序中之最上段之半導體晶片、即IF晶片7最接近電路基板2之方式將晶片積層體8配置於電路基板2之第2面2b上。
再者，晶片積層體8只要具有積層體61之積層順序中之最下段之半導體晶片(記憶體晶片6A)及最上段之半導體晶片(記憶體晶片6C)、經由下述再配線層與其等電性連接之半導體晶片(IF晶片7)即可，中間之半導體晶片(記憶體晶片6Ba~6Bf)為任意。所謂晶片積層體8或記憶體晶片之積層體61中之最下段及最上段之詞語係以複數個半導體晶片6A、6Ba~6Bf、6C、7之積層順序為基準者，未必與電路基板2上之配置位置一致。又，半導體晶片6、7之上表面或下表面等之上下之 方向亦以複數個半導體晶片之積層順序為基準。
參照圖2至圖6對晶片積層體8之構造進行詳細敍述。晶片積層體8係藉由依序積層複數個記憶體晶片6A、6B、6C而形成積層體61，進而於積層體61上積層IF晶片7而構成。積層體61之積層順序中之最下段之記憶體晶片6A與最上段之記憶體晶片6C分別具有對應於積層位置之構成。於圖1所示之積層體61中，中間之記憶體晶片6Ba~6Bf具有相同之構成。於圖2中圖示記憶體晶片6B以代表中間之記憶體晶片6Ba~6Bf。如上述般，中間之記憶體晶片6B為任意。積層體61可不具有中間之記憶體晶片6B，又，亦可具有複數個記憶體晶片6B(6Ba~6Bf)。
積層體61中之最下段之記憶體晶片6A具有：電極12A，其設置於晶片本體11A之形成有記憶體元件等之電路之上表面(電路面/第1表面)；無機保護膜13A，其使電極12A露出，並且覆蓋晶片本體11A之上表面；及凸塊電極14A，其設置於電極12A上。如下文詳細敍述般，記憶體晶片6A之上表面(電路面)由無機保護膜13A覆蓋，且未由使用聚醯亞胺樹脂等之有機保護膜覆蓋。記憶體晶片6A之上表面側之最表面層為無機保護膜13A，且下述底膠填充樹脂與無機保護膜13A相接。
積層體61中之中間之記憶體晶片6B具有：電極12B，其設置於晶片本體11B之上表面(電路面/第1表面)；無機保護膜13B，其使電極12B露出，並且覆蓋晶片本體11B之上表面；及凸塊電極14B，其設置於電極12B上。記憶體晶片6B進而具有：貫通電極(Through Silicon Via(矽穿孔)，TSV)15B，其以貫通晶片本體11B之方式設置，且與電極12B電性連接；及凸塊電極16B，其設置於晶片本體11B之下表面(非電路面/第2表面)，且與貫通電極15B電性連接。記憶體晶片6B之上表面(電路面)與記憶體晶片6A相同，係由無機保護膜13B覆蓋。下 述底膠填充樹脂與無機保護膜13B相接。
中間之記憶體晶片6B使凸塊電極16B連接於記憶體晶片6A之凸塊電極14A，並且積層於記憶體晶片6A上。記憶體晶片6B之電極12B經由貫通電極15B及凸塊電極14A與凸塊電極16B之連接體17a而與記憶體晶片6A之電極12A電性連接。於積層體61具有複數個記憶體晶片6B(6Ba~6Bf)之情形時，使上段側之記憶體晶片6B之凸塊電極16B與下段側之記憶體晶片6B之凸塊電極14B連接，並且依序積層複數個記憶體晶片6B。複數個記憶體晶片6B之電極12B之間係經由貫通電極15B及凸塊電極14B與凸塊電極16B之連接體而電性連接。
於最下段之記憶體晶片6A與中間之記憶體晶片6B之間配置有複數個接著性間隔件18。複數個接著性間隔件18具有突起形狀，且局部配置於記憶體晶片6A、6B之間。接著性間隔件18在作為保持記憶體晶片6A、6B之間之間隙之止動構件發揮功能的同時，於填充底膠填充樹脂之前之階段作為將記憶體晶片6A、6B間接著之接著構件發揮功能。亦可於記憶體晶片6A、6B之間分別配置止動構件與接著構件。於積層複數個記憶體晶片6B之情形時，亦於其等之間配置有接著性間隔件18。
積層體61中之最上段之記憶體晶片6C具有：電極12C，其設置於晶片本體11C之上表面(電路面/第1表面)；及無機保護膜13C，其使電極12C露出，並且覆蓋晶片本體11C之上表面。於無機保護膜13C上以使電極12C露出之方式設置有第1有機保護膜19a。無機保護膜13C由第1有機保護膜19a覆蓋。於第1有機保護膜19a上形成有與電極12C電性連接之再配線層20。於再配線層20上形成有第2有機保護膜19b。第2有機保護膜19b具有使再配線層20露出之開口21。於第2有機保護膜19b上形成有經由開口21而與再配線層20電性連接之凸塊電極14C。再配線層20例如為對應於IF晶片7之電極形狀對電極12C之位置進行再 配置者。
記憶體晶片6C進而具有：貫通電極15C，其以貫通晶片本體11C之方式而設置，且與電極12C電性連接；及凸塊電極16C，其設置於晶片本體11C之下表面(非電路面/第2表面)，且與貫通電極15C電性連接。記憶體晶片6C之上表面(電路面)由無機保護膜13C及有機保護膜19覆蓋。記憶體晶片6C之上表面側之最表面層為有機保護膜19，且與下述底膠填充樹脂相接。記憶體晶片6C使凸塊電極16C連接於記憶體晶片6B之凸塊電極14B，並且積層於記憶體晶片6B上。記憶體晶片6C之電極12C經由貫通電極15C及凸塊電極14B與凸塊電極16C之連接體17b而與記憶體晶片6B之電極12B電性連接。於中間之記憶體晶片6B與最上段之記憶體晶片6C之間，與記憶體晶片6A、6B之間相同，局部配置有複數個接著性間隔件18。
如此，於記憶體晶片6A、6B、6C之積層體61中，複數個記憶體晶片6A、6B、6C之間係經由設置於除最下段之記憶體晶片6A以外之記憶體晶片6B、6C之貫通電極15與凸塊連接體17而電性連接。進而，藉由配置於鄰接之記憶體晶片6A、6B、6C之間(於具有複數個中間之記憶體晶片6B之情形時，為其等複數個記憶體晶片6B之間)之接著性間隔件18，而保持記憶體晶片6A、6B、6C之間之間隙，並且於填充底膠填充樹脂之前之階段記憶體晶片6A、6B、6C之間被接著。
於位於積層體61之最上段之記憶體晶片6C上搭載有介面(IF)晶片7。搭載於積層體61上之半導體晶片並不限定於僅搭載IF電路之IF晶片7。IF晶片7除IF電路外，亦可搭載有控制器電路。亦可於記憶體晶片之積層體61上搭載IF電路與控制器電路之混載晶片、即控制器兼IF晶片。該等係基於半導體記憶裝置1之使用用途或外部裝置之構成等適當選擇。IF晶片7係以面朝下方式覆晶(FC)連接於最上段之記憶體晶片6C、甚至是記憶體晶片之積層體61。
IF晶片7具有：電極23，其設置於晶片本體22之下表面(電路面/第1表面)；無機保護膜24，其使電極23露出，並且覆蓋晶片本體22之上表面；及凸塊電極25，其設置於電極23上。IF晶片7之電路面由無機保護膜24覆蓋，且未由有機保護膜覆蓋。IF晶片7之下表面側之最表面層為無機保護膜24，且下述底膠填充樹脂與無機保護膜24相接。IF晶片7使凸塊電極25連接於記憶體晶片6C之凸塊電極14C，且積層於記憶體晶片6C上。IF晶片7之電極23係經由凸塊電極25與凸塊電極14C之連接體17c而與記憶體晶片6C之電極12C電性連接，進而與記憶體晶片6A、6B之電極12A、12B電性連接。
無機保護膜13、24可應用各種無機絕緣材料，例如可使用氮化矽膜(SiN膜)、氮氧化矽膜(SiON膜)、氧化矽膜(SiO膜)、摻碳氧化矽膜(SiOC膜)等單層膜或積層膜。有機保護膜19可應用各種有機絕緣材料，例如可使用聚醯亞胺樹脂膜、酚樹脂膜、丙烯酸系樹脂膜、聚苯并唑樹脂膜、聚苯并環丁烯樹脂膜等。第1有機保護膜19a與第2有機保護膜19b既可為相同之有機樹脂膜，亦可為不同之有機樹脂膜。
作為凸塊電極14、16、25之形成材料，可列舉包含於Sn中添加了Cu、Ag、Bi、In等之Sn合金之焊料材料或Cu、Ni、Au、Ag、Pd、Sn等金屬材料。作為焊料材料(無鉛焊料)之具體例，可列舉Sn-Cu合金、Sn-Ag合金、Sn-Ag-Cu合金等。金屬材料不限定於單層膜，亦可為Cu/Ni、Cu/Ni/Cu、Cu/Ni/Au、Ni/Au、Cu/Au等之複數個金屬膜之積層膜。進而，金屬材料亦可為包含如上述般之金屬之合金。作為凸塊電極14與凸塊電極16(或凸塊電極25)之組合，可例示焊料/焊料、金屬/焊料、焊料/金屬、金屬/金屬等。又，關於凸塊電極14與凸塊電極16、25之形狀，使用半球狀或柱狀等突起形狀彼此之組合或突起形狀與如焊墊般之平坦形狀之組合。
凸塊電極14及凸塊電極16、25之至少一者較佳為包含焊料材 料。若考慮到製作晶片積層體8時之記憶體晶片6或IF晶片7之操作性等，則較佳為於記憶體晶片6之上表面(電路面)形成包含Cu/Ni/Cu、Cu/Ni/Au、Ni/Au等金屬材料之凸塊電極14，於記憶體晶片6之下表面(非電路面)或IF晶片7之上表面(電路面)形成包含Sn-Cu合金、Sn-Ag-Cu合金等焊料材料之凸塊電極16、25。於該情形時，較佳為將包含金屬材料之凸塊電極14設為平坦形狀，將包含焊料材料之凸塊電極16、25設為突起形狀。凸塊連接體17係藉由使凸塊電極14與凸塊電極16、25接觸，且將至少一者(例如，包含焊料材料之凸塊電極16、25)熔融並一體化而形成。
貫通電極15使用Cu、Ni、Au、Ag、包含該等之至少1種之合金等金屬材料。再配線層20例如係由Cu、Ni、Ti、Au、Ag、Al、包含該等之至少1種之合金等金屬材料之單層膜或積層膜形成。電極12、23通常為包含Al或Al合金之金屬焊墊。
接著性間隔件18例如係由具有感光性及熱硬化性之樹脂形成。作為感光性及熱硬化性樹脂之具體例，可列舉如感光性接著劑樹脂般之含有感光劑之熱硬化性樹脂。由於感光性及熱硬化性樹脂於間隔件18之形成階段藉由紫外線之照射而硬化，故而可使間隔件18作為保持記憶體晶片6之間之間隙之止動部發揮功能。進而，藉由對樹脂進行加熱而使其熱硬化，間隔件18接著於記憶體晶片6，故而可提高填充底膠填充樹脂之前之積層體61中之記憶體晶片6之間之接著強度。藉由該等，因凸塊連接體17之過度壓扁而引起之短路或因記憶體晶片6之翹曲而引起之凸塊連接體17之打開不良之產生得以抑制。但是，若僅形成接著性間隔件18，則有無法充分抑制如下述般增加記憶體晶片6之積層數時之記憶體晶片6之翹曲之虞。因此，於實施形態之半導體裝置1中，如下文詳細敍述般規定形成於記憶體晶片6或IF晶片7之電路面之保護膜之種類。
於構成記憶體晶片之積層體61之記憶體晶片6A、6B、6C之間之間隙填充有第1底膠填充樹脂18。進而，於位於積層體61之最上段之記憶體晶片6C與IF晶片7之間之間隙填充有第2底膠填充樹脂18。第2底膠填充樹脂18既可於第1底膠填充樹脂18之形成步驟中同時形成，亦可於與第1底膠填充樹脂18之形成步驟不同之步驟中形成。底膠填充樹脂18可使用環氧樹脂、酚樹脂、丙烯酸系樹脂、聚矽氧樹脂、聚醯亞胺樹脂等熱硬化性樹脂。如上述般構成記憶體晶片之積層體61及晶片積層體8。
記憶體晶片之積層體61及晶片積層體8例如係如以下般形成。首先，於記憶體晶片6A上積層記憶體晶片6B。例如，於記憶體晶片6B之下表面形成有凸塊電極16B與接著性間隔件18。記憶體晶片6B使凸塊電極16B位置對準於記憶體晶片6A之凸塊電極14A，並且熱壓接於記憶體晶片6A。於記憶體晶片6A與記憶體晶片6B之間配置有接著性間隔件18。因此，於將記憶體晶片6B熱壓接於記憶體晶片6A時，該等記憶體晶片6A、6B之間之間隙被保持。以相同之方式於記憶體晶片6B上積層記憶體晶片6C。進而，將具有形成於電路面之凸塊電極25之IF晶片7積層於記憶體晶片6C上。
壓接溫度既可設為凸塊電極14與凸塊電極16、25之連接溫度以上，亦可為將凸塊電極14、16(25)之間暫時固定之溫度。於將凸塊電極14、16(25)之間暫時固定之情形時，於積層了包含記憶體晶片6及IF晶片7在內之所有半導體晶片後，於還原性氣氛中且於凸塊電極14、16(25)之連接溫度以上之溫度下進行壓接或回焊。接著性間隔件18於記憶體晶片6之熱壓接步驟等中被固化。如上述般將凸塊電極14與凸塊電極16、25之間連接，並且將接著性間隔件18接著於記憶體晶片6。亦可於記憶體晶片6C與IF晶片7之間配置接著性間隔件18。然後，對記憶體晶片6A~6C之間之間隙及記憶體晶片6C與IF晶片7之間之間 隙填充底膠填充樹脂26a、26b，進而進行固化處理。底膠填充樹脂26a、26b既可同時填充，亦可分開填充。
如上述般，藉由於記憶體晶片6A、6B、6C之間、進而視需要於記憶體晶片6C與IF晶片7之間配置接著性間隔件18，可提高填充底膠填充樹脂26之前之積層體61中之記憶體晶片6A、6B、6C之間之接著強度，進而可提高積層體61與IF晶片7之間之接著強度。然而，於增加了記憶體晶片6之積層數之情形時，有無法充分抑制壓接步驟後之記憶體晶片6之翹曲之虞。即，於將為了對記憶體晶片6之間進行熱壓接而施加之壓力解放時，因記憶體晶片6之翹曲而導致接著性間隔件18延伸，從而導致有於凸塊電極14與凸塊電極16之連接體17產生破斷之虞。
記憶體晶片6之翹曲雖然會因種種因素而產生，但可認為尤其是因構成記憶體晶片6之晶片本體11之Si與構成有機保護膜19之聚醯亞胺樹脂等有機絕緣樹脂之熱膨脹差而產生。具體而言，Si之熱膨脹係數為3ppm/℃，相對於此，聚醯亞胺樹脂之熱膨脹係數為10ppm/℃以上(例如10~50ppm/℃左右)。因此，關於記憶體晶片6之熱壓接步驟中之膨脹，有機保護膜19大於晶片本體11。於在熱壓接後之冷卻步驟中收縮時，於晶片積層體8中記憶體晶片6之上表面側容易產生凹狀之翹曲。
因此，於實施形態之晶片積層體8中，雖然具有再配線層20之記憶體晶片6C之電路面係由有機保護膜19覆蓋，但除此以外之記憶體晶片6A、6B及IF晶片7之電路面係由無機保護膜13、24覆蓋。即，記憶體晶片6A、6B及IF晶片7不具有有機保護膜。因此，關於記憶體晶片6A、6B之電路面側，無機保護膜13A、13B與第1底膠填充樹脂26a相接。關於記憶體晶片6C之電路面側，有機保護膜19與第2底膠填充樹脂26b相接，相對於此，關於IF晶片7之電路面側，無機保護膜24與 第2底膠填充樹脂26b相接。
於實施形態之晶片積層體8中，記憶體晶片6C具有形成再配線層20所必須之有機保護膜19，除此以外之記憶體晶片6A、6B及IF晶片7不具有有機保護膜19。構成無機保護膜13、24之無機絕緣材料例如係以氮化矽膜之熱膨脹係數為2.5~3ppm/℃左右之方式使熱膨脹係數接近Si之熱膨脹係數，故而不會如有機保護膜般成為基於與Si之熱膨脹差而使記憶體晶片6產生翹曲之因素。即，即便記憶體晶片6或IF晶片7具有無機保護膜13、24，亦不會因此而導致於熱壓接步驟等中於記憶體晶片6或IF晶片7產生翹曲。
於先前之使用記憶體晶片或IF晶片之晶片積層體中，由於所有半導體晶片具有有機保護膜，故而若半導體晶片之積層數增加，則晶片本體與有機保護膜之熱膨脹差之影響增大。因此，熱壓接步驟等中之半導體晶片之翹曲量增大。即便於在半導體晶片之間配置接著性間隔件之情形時，亦可認為因增大之半導體晶片之翹曲量而導致接著性間隔件沿半導體晶片之翹曲方向延伸，從而導致於凸塊連接體產生破斷之顧慮增大。
相對於此，於實施形態之晶片積層體8中，由於僅於具有再配線層20之記憶體晶片6C設置有機保護膜19，故而即便記憶體晶片6之積層數增大，晶片本體與有機保護膜之熱膨脹差之影響亦不會改變。因此，因記憶體晶片6之翹曲而引起之接著性間隔件18之延伸得以抑制，故而可有效地防止凸塊連接體17之連接不良(打開不良)之產生。再者，即便於不具有接著性間隔件18之晶片積層體8中，藉由限定設置有機保護膜之半導體晶片，而因晶片本體與有機保護膜之熱膨脹差而引起之半導體晶片之翹曲亦得以降低。因此，可抑制凸塊連接體之連接不良(打開不良)之產生。
如圖1所示，上述晶片積層體8係於與積層順序相反之狀態下搭 載於電路基板2之第2面2b上。IF晶片7之電極23之一部分經由凸塊電極27而與再配線層20連接，進而再配線層20經由凸塊電極28而與電路基板2之內部連接端子5電性連接。再配線層20除具有對記憶體晶片6C之電極12C進行再配置之配線功能以外，亦具有對應於電路基板2之內部連接端子5對IF晶片7之電極23之一部分進行再配置之配線功能。記憶體晶片之積層體61經由IF晶片7而與電路基板2電性連接。
於利用凸塊電極28將再配線層20與內部連接端子5連接時，基板連接用之凸塊電極28具有大於晶片連接用之凸塊電極27之尺寸。即，基板連接用之凸塊電極28具有可確保IF晶片7之厚度及IF晶片7與電路基板2之間隙之大小(高度)。於晶片積層體8與電路基板2之間之間隙填充有底膠填充樹脂29。包含環氧樹脂等絕緣樹脂之密封樹脂層30例如係以密封晶片積層體8之方式塑模成形於電路基板2上。底膠填充樹脂29亦可省略。於此情形時，將密封樹脂(30)填充至晶片積層體8與電路基板2之間隙。如上述般構成實施形態之半導體裝置(半導體記憶裝置)1。
對本發明之實施形態進行了說明，但實施形態僅作為例子而提出，並不意圖限定發明之範圍。本發明之實施形態可以其他各種形態實施，且可於不脫離發明之主旨之範圍內進行各種省略、替換、變更。實施形態或其變化包含於發明之範圍或主旨，同時包含於申請專利範圍所記載之發明及其均等之範圍。

Claims (9)

  1. 一種半導體裝置，其包括：第1半導體晶片，其包括：第1晶片本體，其具有第1表面與第2表面；第1電極，其設置於上述第1晶片本體之上述第1表面；及第1無機保護膜，其覆蓋上述第1晶片本體之上述第1表面之至少一部分，而使上述第1電極之至少一部分露出；第1凸塊電極，其設置於上述第1電極上；第2半導體晶片，其包括：第2晶片本體，其具有第1表面與第2表面；貫通電極(via)，其從上述第2晶片本體之上述第1表面至上述第2表面而貫通上述第2晶片本體，並與上述第1凸塊電極電性連接；第2電極，其設置於上述第2晶片本體之上述第1表面，並與上述貫通電極電性連接；及第2無機保護膜，其覆蓋上述第2晶片本體之上述第1表面之至少一部分，而使上述第2電極之至少一部分露出；第1有機保護膜，其覆蓋上述第2無機保護膜之至少一部分，而使上述第2電極之至少一部分露出；再配線層，其設置於上述第1有機保護膜上，且與上述第2電極電性連接；第2凸塊電極，其設置於上述再配線層上，而與上述再配線層電性連接；第3半導體晶片，其包括：第3晶片本體；第3電極，其設置於上述第3晶片本體之第1表面，且與上述第2凸塊電極電性連接；及第3無機保護膜，其覆蓋上述第3晶片本體之上述第1表面，而使上述第3電極之至少一部分露出；及樹脂層，其包括第1樹脂部(resin portion)及第2樹脂部，上述 第1樹脂部設置於上述第1半導體晶片與上述第2半導體晶片之間，且與上述第1無機保護膜相接；上述第2樹脂部設置於上述第2半導體晶片與上述第3半導體晶片之間，與上述第3無機保護膜相接，且未與上述第2無機保護膜相接。
  2. 如請求項1之半導體裝置，其中上述第2樹脂部與上述第1有機保護膜相接。
  3. 如請求項1之半導體裝置，其進而包括：第2有機保護膜，其覆蓋上述再配線層之至少一部分及上述第1有機保護膜之至少一部分。
  4. 如請求項3之半導體裝置，其中上述第2樹脂部與上述第2有機保護膜相接。
  5. 如請求項1之半導體裝置，其進而包括：第1間隔件，其位於上述第1半導體晶片與上述第2半導體晶片之間。
  6. 如請求項1或5之半導體裝置，其進而包括：第2間隔件，其位於上述第2半導體晶片與上述第3半導體晶片之間。
  7. 如請求項1之半導體裝置，其進而包括：電路基板，其包括具備外部連接端子之第1面與具備內部連接端子之第2面；第4凸塊電極，其與上述第3電極電性連接；第5凸塊電極，其設置於上述第2電極之至少一部分之下，上述內部連接端子與上述第5凸塊電極電性連接。
  8. 如請求項7之半導體裝置，其中上述樹脂層進而包括：第3樹脂部，其設置於上述電路基板與上述第3半導體晶片之 間，上述第3樹脂部與上述第3晶片本體之第2表面相接。
  9. 如請求項7之半導體裝置，其中上述樹脂層密封上述電路基板之上述第2面之至少一部分、上述第1半導體晶片、上述第2半導體晶片及上述第3半導體晶片。
TW104106903A 2014-09-17 2015-03-04 Semiconductor device TWI620291B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014188531A JP6276151B2 (ja) 2014-09-17 2014-09-17 半導体装置

Publications (2)

Publication Number Publication Date
TW201613050A TW201613050A (en) 2016-04-01
TWI620291B true TWI620291B (zh) 2018-04-01

Family

ID=55455490

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104106903A TWI620291B (zh) 2014-09-17 2015-03-04 Semiconductor device

Country Status (4)

Country Link
US (2) US9972600B2 (zh)
JP (1) JP6276151B2 (zh)
CN (1) CN105990267B (zh)
TW (1) TWI620291B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6489965B2 (ja) * 2015-07-14 2019-03-27 新光電気工業株式会社 電子部品装置及びその製造方法
JP6478853B2 (ja) * 2015-07-14 2019-03-06 新光電気工業株式会社 電子部品装置及びその製造方法
KR102019352B1 (ko) 2016-06-20 2019-09-09 삼성전자주식회사 팬-아웃 반도체 패키지
US10957592B2 (en) 2016-08-31 2021-03-23 Dai Nippon Printing Co., Ltd. Through electrode substrate, method of manufacturing through electrode substrate, and mounting substrate
JP6753743B2 (ja) 2016-09-09 2020-09-09 キオクシア株式会社 半導体装置の製造方法
US20180175004A1 (en) * 2016-12-18 2018-06-21 Nanya Technology Corporation Three dimensional integrated circuit package and method for manufacturing thereof
JP6727111B2 (ja) * 2016-12-20 2020-07-22 新光電気工業株式会社 半導体装置及びその製造方法
JP6679528B2 (ja) 2017-03-22 2020-04-15 キオクシア株式会社 半導体装置
JP2019054160A (ja) * 2017-09-15 2019-04-04 東芝メモリ株式会社 半導体装置
KR20190083054A (ko) * 2018-01-03 2019-07-11 삼성전자주식회사 반도체 패키지
JP2019153619A (ja) * 2018-02-28 2019-09-12 東芝メモリ株式会社 半導体装置
JP2019220621A (ja) * 2018-06-21 2019-12-26 キオクシア株式会社 半導体装置及びその製造方法
TWI700798B (zh) * 2018-07-12 2020-08-01 南韓商三星電子股份有限公司 半導體封裝
JP2020155591A (ja) 2019-03-20 2020-09-24 株式会社東芝 半導体装置
US10818640B1 (en) 2019-04-02 2020-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Die stacks and methods forming same
JP2021048195A (ja) * 2019-09-17 2021-03-25 キオクシア株式会社 半導体装置及び半導体装置の製造方法
KR20210066049A (ko) * 2019-11-27 2021-06-07 삼성전자주식회사 반도체 패키지
TWI725820B (zh) * 2020-04-15 2021-04-21 瑞峰半導體股份有限公司 具有矽穿孔結構的半導體元件及其製作方法
TWI787685B (zh) * 2020-12-11 2022-12-21 力成科技股份有限公司 三維積體電路構裝及其製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070281374A1 (en) * 2003-08-26 2007-12-06 Samsung Electronics Co., Ltd. Chip stack package and manufacturing method thereof
US20120049354A1 (en) * 2010-08-27 2012-03-01 Elpida Memory, Inc. Semiconductor device and method of forming the same
US20130075895A1 (en) * 2011-09-22 2013-03-28 Masayuki Miura Semiconductor device and manufacturing method thereof

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3772066B2 (ja) 2000-03-09 2006-05-10 沖電気工業株式会社 半導体装置
JP4126891B2 (ja) 2001-08-03 2008-07-30 セイコーエプソン株式会社 半導体装置の製造方法
JP2003282819A (ja) * 2002-03-27 2003-10-03 Seiko Epson Corp 半導体装置の製造方法
KR100570514B1 (ko) * 2004-06-18 2006-04-13 삼성전자주식회사 웨이퍼 레벨 칩 스택 패키지 제조 방법
JP4016984B2 (ja) 2004-12-21 2007-12-05 セイコーエプソン株式会社 半導体装置、半導体装置の製造方法、回路基板、及び電子機器
JP2007180529A (ja) * 2005-12-02 2007-07-12 Nec Electronics Corp 半導体装置およびその製造方法
KR100832845B1 (ko) * 2006-10-03 2008-05-28 삼성전자주식회사 반도체 패키지 구조체 및 그 제조 방법
US8749065B2 (en) * 2007-01-25 2014-06-10 Tera Probe, Inc. Semiconductor device comprising electromigration prevention film and manufacturing method thereof
KR100997272B1 (ko) 2008-07-17 2010-11-29 주식회사 동부하이텍 반도체칩 및 반도체칩 적층 패키지
JP2011061004A (ja) * 2009-09-10 2011-03-24 Elpida Memory Inc 半導体装置及びその製造方法
JP2011123955A (ja) * 2009-12-11 2011-06-23 Elpida Memory Inc 半導体システム
JP2012209497A (ja) * 2011-03-30 2012-10-25 Elpida Memory Inc 半導体装置
US8710654B2 (en) 2011-05-26 2014-04-29 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
CN203521406U (zh) * 2013-10-25 2014-04-02 矽力杰半导体技术(杭州)有限公司 多芯片叠合封装结构
JP2015177061A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体装置の製造方法および半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070281374A1 (en) * 2003-08-26 2007-12-06 Samsung Electronics Co., Ltd. Chip stack package and manufacturing method thereof
US20120049354A1 (en) * 2010-08-27 2012-03-01 Elpida Memory, Inc. Semiconductor device and method of forming the same
US20130075895A1 (en) * 2011-09-22 2013-03-28 Masayuki Miura Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
CN105990267A (zh) 2016-10-05
JP2016063017A (ja) 2016-04-25
US20160365336A1 (en) 2016-12-15
TW201613050A (en) 2016-04-01
US10096574B2 (en) 2018-10-09
US20160079184A1 (en) 2016-03-17
CN105990267B (zh) 2018-11-30
JP6276151B2 (ja) 2018-02-07
US9972600B2 (en) 2018-05-15

Similar Documents

Publication Publication Date Title
TWI620291B (zh) Semiconductor device
TWI483376B (zh) Semiconductor device and manufacturing method thereof
JP5847749B2 (ja) 積層型半導体装置の製造方法
JP5814859B2 (ja) 半導体装置とその製造方法
JP5559452B2 (ja) 半導体装置及びその製造方法
US9570414B2 (en) Semiconductor device and method of manufacturing the semiconductor device
CN109524367B (zh) 半导体装置
US20160079222A1 (en) Semiconductor device having terminals formed on a chip package including a plurality of semiconductor chips and manufacturing method thereof
JP2015177061A (ja) 半導体装置の製造方法および半導体装置
JP6495692B2 (ja) 半導体装置及びその製造方法
TWI688067B (zh) 半導體裝置及其製造方法
TWI658544B (zh) 半導體裝置及半導體裝置之製造方法
JP2014192171A (ja) 半導体装置及びその製造方法
JP2015222837A (ja) 半導体装置
WO2013084384A1 (ja) 半導体装置及びその製造方法