JP2010107388A - マルチチップパッケージ - Google Patents

マルチチップパッケージ Download PDF

Info

Publication number
JP2010107388A
JP2010107388A JP2008280398A JP2008280398A JP2010107388A JP 2010107388 A JP2010107388 A JP 2010107388A JP 2008280398 A JP2008280398 A JP 2008280398A JP 2008280398 A JP2008280398 A JP 2008280398A JP 2010107388 A JP2010107388 A JP 2010107388A
Authority
JP
Japan
Prior art keywords
chip
circuit chip
level shift
circuit
shift circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008280398A
Other languages
English (en)
Inventor
Tadashi Nasu
忠司 那須
Koichi Maeda
耕一 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2008280398A priority Critical patent/JP2010107388A/ja
Publication of JP2010107388A publication Critical patent/JP2010107388A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Abstract

【課題】回路チップ間で電源電圧が異なる電位であっても検査を同時に行なうことができるマルチチップパッケージを提供すること。
【解決手段】パッケージの内部に電気的に接続された複数の回路チップを備え、回路チップの検査を行なう検査モードを有するマルチチップパッケージ１００であって、複数の回路チップは、ドライバーチップ２０と、端子に保護ダイオード１１が接続され、検査モード時の電源電圧がドライバーチップ２０の電源電圧よりも低電位であるＬＳＩチップ１０とを含み、検査モード時に、ドライバーチップ２０からの信号をＬＳＩチップ１０の電源電圧と同電位にレベルシフトしてＬＳＩチップ１０に出力する第一レベルシフト回路３３aを備える。
【選択図】図１

Description

本発明は、パッケージの内部にチップ間配線により電気的に接続された複数の回路チップを備えるマルチチップパッケージに関するものである。
従来、パッケージの内部にチップ間配線により電気的に接続された複数の回路チップを備えるマルチチップパッケージとして特許文献１に示されるものがあった。
特許文献１におけるマルチチップパッケージは、チップ間配線により電気的に接続された二つの回路（半導体）チップを検査する場合、一方の回路チップ（非検査側チップ）の端子をハイインピーダンス状態に設定して、他方の回路チップ（検査側チップ）のみを検査するものである。
特開２００７−１７２２９号公報
この特許文献１のマルチチップパッケージは、二つの回路チップを同時に検査できないため検査効率が悪い。
そこで、検査効率を上げるためには、二つの回路チップを同時に検査することが考えられる。この場合、二つの回路チップにおいて同電位での検査であれば、同時に二つの回路チップを検査することができる。ところが、二つの回路チップにおいて異なる電位の検査の場合、低電位側の回路チップは、チップ間配線端子に接続される保護素子からの回り込みにより影響を受けてしまう為、低電位での検査が出来ないという問題がある。
本発明は、上記問題点に鑑みなされたものであり、回路チップ間で電源電圧が異なる電位であっても検査を同時に行なうことができるマルチチップパッケージを提供することを目的とする。
上記目的を達成するために請求項１に記載のマルチチップパッケージは、
パッケージの内部に電気的に接続された複数の回路チップを備え、回路チップの検査を同時に行なうことも可能なものであって、
複数の回路チップは、
第一回路チップと、
第二回路チップの受け側に保護素子があり、検査時の電源電圧が第一回路チップの電源電圧よりも低電位である第二回路チップとを含み、
検査時に、第一回路チップからの信号を第二回路チップの電源電圧と同電位にレベルシフトして第二回路チップに出力する第一レベルシフト回路を備えることを特徴とするものである。
このようにすることによって、第一回路チップに対して相対的に低電位の回路チップである第二回路チップにおいて、保護素子からの電圧の回り込みの影響を防止することが出来る。その結果、回路チップ間の電源電圧が異なる電位であっても検査を同時に行なうことができる。したがって、第一回路チップと第二回路チップにおいて、同時に個別の検査を行なうことができるので、検査時間の短縮による効率化が可能となる。
また、請求項２に示すように、第一回路チップは、第一回路側保護素子が接続されるものであり、検査時に、第二回路チップからの信号を第一回路チップの電源電圧と同電位にレベルシフトして第一回路チップに出力する第二レベルシフト回路を備えるようにしてもよい。
このように、相対的に低電位の第二回路チップから相対的に高電位の第一回路チップに信号を出力する場合に関しても、同電位にレベルシフトして出力するので好ましい。つまり、検査時において、第一回路チップと第二回路チップの電位の関係を逆にして検査した場合であっても、同時に個別の検査を行なうことができるので、検査時間の短縮による効率化が可能となる。
また、請求項３に示すように、第一レベルシフト回路と第二レベルシフト回路は、第一回路チップ及び第二回路チップとは別体のレベルシフト回路チップに形成するようにしてもよい。
このようにすることによって、既存の第一回路チップ、第二回路チップを用いることができるので好ましい。
また、このようにレベルシフト回路チップを用いる場合、請求項４に示すように、第一回路チップ、第二回路チップ、レベルシフト回路チップは、同一の基板に実装され、第一回路チップとレベルシフト回路チップ、第二回路チップとレベルシフト回路チップは、ボンディングワイヤで電気的に接続するようにしてもよい。
このようにすることによって、容易にレベルシフト回路チップを搭載することができる。
また、請求項５に示すように、第一回路チップ及び第二回路チップの一方は、レベルシフト回路チップ上に積層されるものであり、レベルシフト回路チップと、第一回路チップ及び第二回路チップのうちレベルシフト回路チップと積層する方との対向する面の面積は、レベルシフト回路チップの方が大きく、第一回路チップとレベルシフト回路チップ、第二回路チップとレベルシフト回路チップは、ボンディングワイヤで電気的に接続するようにしてもよい。
このようにすることによって、第一回路チップ及び第二回路チップのうちレベルシフト回路チップと積層する方における端子のいずれからでも、レベルシフト回路チップに対してボンディングワイヤを接続しやすくすることができる。
また、請求項６に示すように、レベルシフト回路チップは、第一回路チップ及び第二回路チップの一方の上に積層するようにしてもよい。
このようにすることによって、搭載面積の増大を抑制することができる。
また、請求項７に示すように、第一回路チップ及び第二回路チップのうちレベルシフト回路チップと積層されていない方は、レベルシフト回路チップとボンディングワイヤで電気的に接続され、第一回路チップ及び第二回路チップのうちレベルシフト回路チップと積層されている方は、レベルシフト回路チップに設けられた貫通電極で電気的に接続するようにしてもよい。
このようにすることによって、ボンディングワイヤを削減できるので好ましい。
また、請求項８に示すように、第一レベルシフト回路は、第一回路チップに内蔵するようにしてもよい。また、請求項９に示すように、第二レベルシフト回路は、第二回路チップに内蔵するようにしてもよい。
このように、第一レベルシフト回路を第一回路チップ、第二レベルシフト回路を第二回路チップに内蔵することによって、第一レベルシフト回路や第二レベルシフト回路のためのチップは不要となる。よって、チップ搭載エリアを最適にでき、ワイヤボンディングの構成も最適にできるので好ましい。
以下、本発明の実施の形態を図に基づいて説明する。
（第１の実施の形態）
まず、第１の実施の形態について説明する。図１は、本発明の第１の実施の形態におけるマルチチップパッケージの概略構成を示す平面図である。図２は、本発明の第１の実施の形態におけるマルチチップパッケージの概略構成を示す回路図である。図３は、レベルシフト回路の一例を示す回路図である。なお、図１は、本発明の特徴部分をわかりやすくするために、マルチチップパッケージの簡略化した平面図に簡略化した回路構成を図示したものである。また、図２は、マルチチップパッケージの回路構成の一部を示した回路図である。
本実施の形態におけるマルチチップパッケージ１００は、表示パネル（例えば、エアコンパネル、インストルメントパネルなど）におけるＬＥＤの表示制御を行なう制御装置に適用した例を用いて説明する。図１に示すように、マルチチップパッケージ１００は、例えば、同一の基板に実装されてパッケージ内部に設けられるＬＳＩチップ（第二回路チップ）１０、ドライバーチップ（第一回路チップ）２０、レベルシフト回路チップ３０を備える。
このＬＳＩチップ１０、ドライバーチップ２０、レベルシフト回路チップ３０は、それぞれ別体で設けられるものである。そして、ＬＳＩチップ１０とレベルシフト回路チップ３０、ドライバーチップ２０とレベルシフト回路チップ３０はボンディングワイヤ４１、４２で電気的に接続されている。さらに、ＬＳＩチップ１０とドライバーチップ２０とは、レベルシフト回路チップ３０を介して電気的に接続されている。また、マルチチップパッケージ１００は、通常の表示制御を行なう使用モードに加えて、ＬＳＩチップ１０、ドライバーチップ２０の検査を行なう検査モードを有するものである。なお、本実施の形態においては、検査モードを有する例を用いて説明するが、本発明はこれに限定されるものではなく、ＬＳＩチップ１０とドライバーチップ２０とを同時に検査できるものであればよい。
ＬＳＩチップ１０は、本発明の第二回路チップに相当するものである。図２に示すように、ＬＳＩチップ（第二回路チップ）１０は、例えば、ＣＰＵ１５、Ｉ／Ｏポート１６、ＲＯＭ、ＲＡＭ等を含むマイクロコンピュータを基本構成として備えている。そして、ＬＳＩチップ１０は、ＬＥＤの点灯を制御するＬＥＤ制御部および通信プロトコルとしてＬＩＮ（Local Interconnect Network）に準拠した車内用通信ネットワークに接続される外部機器との間における通信を制御するＬＩＮ通信制御部などを備えている。
ＬＳＩチップ１０は、図２に示すように、電源端子１２１、ＰＯＲＩ端子１２２、ＲＡＭＶＩ端子１２３、ＬＥＤＣＫＯ端子１２４、ＬＥＤＤＯ端子１２５、ＬＥＤＳＥＬＯ端子１２６、ＵＯ端子１２７、ＵＩＮ端子１２８、ＬＩＮＥＯ端子１２９、ＶＤＤ３Ｉ端子１７、５ＶＶＩＮ１８、ドライブ／モニタ端子１９１、ドライブ／モニタ端子１９２、モニタ端子１９３、モニタ端子１９４などの複数の端子を備えている。
この複数の端子のうち端子１２２〜１２９は、チップ内部において、スイッチ回路部１３を介してバッファ回路部１４のそれぞれに対応した出力バッファ（各出力端子）および入力バッファ（各入力端子）に接続されている。なお、出力バッファの各入力端子および入力バッファの各出力端子は、レジスタ回路１０１などに接続されている。
また、端子１２２〜１２９には、保護ダイオード１１，１１１〜１１１０が接続されている。つまり、端子１２２〜１２９とバッファ回路部１４とは、保護ダイオード１１，１１１〜１１１０を介して電気的に接続されている。
ＶＤＤ３Ｉ端子１７及び５ＶＶＩＮ１８は、電源の入力端子である。ＶＤＤ３Ｉ端子１７は、使用モード時には５Ｖが印加され、検査モード時には４Ｖが印加されるようになっている。また、ドライブ／モニタ端子１９１、ドライブ／モニタ端子１９２は、使用モード時のドライブ端子と検査モードでの低電圧ファンクション検査を行なう際のモニタ用の端子を兼ねた入出力端子である。モニタ端子１９３、モニタ端子１９４は、検査モードでのＬＩＮ出力特性検査を行なう際のモニタ用の端子である。
スイッチ回路部１３は、例えば、ＣＭＯＳ回路により構成された周知のものである。また、ＬＳＩチップ１０は、スイッチ回路部１３のオンオフを制御するための専用レジスタ（図示せず）を備えている。スイッチ回路部１３の制御端子には、この専用レジスタからの制御信号が与えられるようになっている。このスイッチ回路部１３のオンオフによって、使用モード時の各種制御や、検査モード時に検知信号のモニタを可能とするものである。
次に、ドライバーチップ２０は、本発明の第一回路チップに相当するものであり、例えばＳＯＩ基板をトレンチ分離して形成するＴＤ（Trench Dielectric isolation）構造のドライバーとして構成されている。ドライバーチップ２０は、ＬＥＤ制御部からの制御信号に基づいて外部に接続されるＬＥＤ（図示せず）を駆動させるＬＥＤドライバーおよびＬＩＮ通信制御部と外部機器（図示せず）との間の通信信号のレベル変換等を行うＬＩＮドライバー回路２４などを備えている。さらに、ドライバーチップ２０は、パワーオンリセット電圧やＲＡＭのリセット電圧を検出するＰＯＲ,ＲＡＭＶ検出回路２５や３Ｖ電源回路２６などを備える。
ドライバーチップ２０は、図２に示すように、電源端子２２１、ＰＯＲＯ端子２１２、ＲＡＭＶＯ端子２２３、ＬＥＤＣＫＩ端子２２４、ＬＥＤＤＩ端子２２５、ＬＥＤＳＥＬＩ端子２２６、ＴＸＤ端子２２７、ＲＸＤ端子２２８、ＬＩＮＥＩ端子２２９などの複数の端子を備えている。
この複数の端子のうち端子２２２〜２２３は、チップ内部において、ＰＯＲ,ＲＡＭＶ検出回路２５に接続されている、また、端子２２４〜２２９は、チップ内部において、バッファ回路部２３のそれぞれに対応した出力バッファ（各出力端子）および入力バッファ（各入力端子）に接続されている。また、端子２２７〜２２８は、バッファ回路部２３を介してＬＩＮドライバー回路２４に接続されている。なお、バッファ回路部２３の他の出力バッファ（各入力端子）および入力バッファ（各出力端子）は、レジスタ回路１０１などに接続されている。また、端子２２４〜２２９には、保護ダイオード２１，２１１〜２１６（第一回路側保護素子）が接続されている。
レベルシフト回路チップ３０は、検査モード時に、ドライバーチップ２０からの信号をＬＳＩチップ１０の電源電圧と同電位にレベルシフトしてＬＳＩチップ１０に出力する第一レベルシフト回路３３a，３３a１〜３３a３と、ＬＳＩチップ１０からの信号をドライバーチップ２０の電源電圧と同電位にレベルシフトしてドライバーチップ２０に出力する第二レベルシフト回路３３b、３３ｂ１〜３３ｂ５とを備える。各レベルシフト回路３３a，３３a１〜３３a３、３３b、３３ｂ１〜３３ｂ５は、例えば、図３に示す第一レベルシフト回路３３a１のように、周知技術であるため、詳しい説明は省略する。
なお、本実施の形態においては、第一レベルシフト回路３３a，３３a１〜３３a３と、第二レベルシフト回路３３b、３３ｂ１〜３３ｂ５とを備える例を採用して説明するが、本発明はこれに限定されるものではない。ＬＳＩチップ１０の低電圧ファンクション検査を行なうだけであれば、第二レベルシフト回路３３b、３３ｂ１〜３３ｂ５は必要なく、第一レベルシフト回路３３a，３３a１〜３３a３さえあれば本発明の目的は達成できる。ただし、第一レベルシフト回路３３a，３３a１〜３３a３と、第二レベルシフト回路３３b、３３ｂ１〜３３ｂ５とを備えることによって、相対的に低電位のＬＳＩチップ１０から相対的に高電位のドライバーチップ２０に信号を出力する場合に関しても、同電位にレベルシフトして出力するので好ましい。つまり、検査モード時において、ＬＳＩチップ１０とドライバーチップ２０の電位の関係を逆にして検査した場合であっても、同時に個別の検査を行なうことができるので、検査時間の短縮による効率化が可能となる。
ここで、本実施の形態におけるマルチチップパッケージ１００の検査モードに関して説明する。なお、本実施の形態においては、検査モードで行なう検査の一例として、ドライバーチップ２０側のＬＩＮ出力特性検査と、ＬＳＩチップ１０側の低電圧ファンクション検査とを同時に行なう場合について説明する。検査モードで行なう検査項目は、上記二つの例に限定されるものではない。ただし、本発明のマルチチップパッケージ１００は、検査モード時に、ＬＳＩチップ１０とドライバーチップ２０における電源電圧の電位が相対的に異なり、電源電圧が相対的に高い方のチップから低い方のチップへの信号の伝達がなされる異なる二つ以上の検査を同時に行なう場合に効果を奏するものである。
なお、マイクロコンピュータであるＬＳＩチップ１０は、例えば、外部端子を介してテスト装置（いずれも図示せず）から検査用のプログラムが与えられ、このプログラムに基づいて動作する、いわゆる検査モードで動作するものとする。また、テスト装置とドライブ／モニタ端子１９１，１９２、モニタ端子１９３、１９４とが接続されているものとする。これにより、使用者は、テスト装置を用いて、ドライブ／モニタ端子１９１，１９２、モニタ端子１９４に対し信号を入力すること、およびドライブ／モニタ端子１９１，１９２、モニタ端子１９３における信号をモニタすることが可能となっている。
まず、ドライバーチップ２０側のＬＩＮ出力特性検査を行なう場合、スイッチ回路部１３をオンオフすることによって、モニタ端子１９４とＵＯ端子１２７及びＵＩＮ端子１２８とモニタ端子１９３を連結する。これによって、図２下側の太線で示すように、ＬＳＩチップ１０のモニタ端子１９４からドライバーチップ２０のＬＩＮドライバー回路２４への経路と、ドライバーチップ２０のＬＩＮドライバー回路２４からＬＳＩチップ１０のモニタ端子１９３への経路ができる。
つまり、モニタ端子１９４、ＵＯ端子１２７、ボンディングワイヤ４１、ＬＳＩ用端子３１７、第二レベルシフト回路３３ｂ４、ドライバー用端子３２７、ボンディングワイヤ４２、ＴＸＤ端子２２７、ＬＩＮドライバー回路２４が電気的に接続される。また、ＬＩＮドライバー回路２４、ＲＸＤ端子２２８、ボンディングワイヤ４２、ドライバー用端子３２８、第一レベルシフト回路３３ａ３、ＬＳＩ用端子３１８、ボンディングワイヤ４１、ＵＩＮ端子１２８、モニタ端子１９３が電気的に接続される。
そして、モニタ端子１９４から検査信号を入力して、この検査信号に応じてＬＩＮドライバー回路２４が出力した出力信号をモニタ端子１９３でモニタすることによってＬＩＮ出力特性の検査を行なう。
次に、ＬＳＩチップ１０側の低電圧ファンクション検査を行なう場合、スイッチ回路部１３をオンオフすることによって、ＰＯＲＩ端子１２２とレジスタ回路１０１及びＲＡＭＶＩ端子１２３とレジスタ回路１０１とを連結する。これによって、図２上側の太線で示すように、ＰＯＲ,ＲＡＭＶ検出回路２５とレジスタ回路１０１とを繋ぐ経路ができる。
つまり、ＰＯＲ,ＲＡＭＶ検出回路２５、ＰＯＲＯ端子２２２、ボンディングワイヤ４２、ドライバー用端子３２２、第一レベルシフト回路３３a１、ＬＳＩ用端子３１２、ボンディングワイヤ４１、ＰＯＲＩ端子１２２、レジスタ回路１０１が電気的に接続される。また、ＰＯＲ,ＲＡＭＶ検出回路２５、ＰＯＲＯ端子２２３、ボンディングワイヤ４２、ドライバー用端子３２３、第一レベルシフト回路３３a２、ＬＳＩ用端子３１３、ボンディングワイヤ４１、ＰＯＲＩ端子１２３、レジスタ回路１０１が電気的に接続される。
また、低電圧ファンクション検査を行なう場合、ＬＳＩチップ１０に対する電源電圧を使用モード時比べて下げる必要がある。つまり、使用モードにおいては、ＬＳＩチップ１０の電源電圧とドライバーチップ２０の電源電圧は共に５Ｖである。一方、検査モードにおいては、ドライバーチップ２０の電源電圧は使用モード時とかわらず５Ｖであるのに対して、ＬＳＩチップ１０の電源電圧は４Ｖである。したがって、ＬＳＩチップ１０は、検査モード時において、ドライバーチップ２０よりも電源電圧が低電位にする。
そして、ＰＯＲ,ＲＡＭＶ検出回路２５からの信号が入力されたＣＰＵ１５の出力信号をドライブ／モニタ端子１９１，１９２でモニタすることによって低電圧でのファンクション検査を行なう。
このようにすることによって、ドライバーチップ２０に対して相対的に低電位のＬＳＩチップ１０において、保護ダイオード１１，１１１〜１１１０からの電圧の回り込みの影響を防止することが出来る。その結果、回路チップ間（ドライバーチップ２０とＬＳＩチップ１０との間）の電源電圧が異なる電位であっても検査を同時に行なうことができる。したがって、ドライバーチップ２０とＬＳＩチップ１０において、同時に個別の検査を行なうことができるので、検査時間の短縮による効率化が可能となる。
（第２の実施の形態）
次に、第２の実施の形態について説明する。図４は、本発明の第２の実施の形態におけるマルチチップパッケージ１１０の概略構成を示す平面図である。なお、上述した第１実施形態と同様の構成については、説明を省略する。本実施の形態と上述の第７の実施の形態との相違点は、レベルシフト回路チップ上にドライバーチップを積層した点である。なお、図４は、本発明の特徴部分をわかりやすくするために、マルチチップパッケージの簡略化した平面図に簡略化した回路構成を図示したものである。
図４に示すように、ドライバーチップ２０とＬＳＩチップ１０の一方は、レベルシフト回路チップ３０上に積層する。本実施の形態では、レベルシフト回路チップ３０上にドライバーチップ２０を積層した例を採用している。なお、レベルシフト回路チップ３０と、ドライバーチップ２０とＬＳＩチップ１０のうちレベルシフト回路チップ３０と積層する方（本実施の形態ではドライバーチップ２０）との対向する面の面積は、レベルシフト回路チップ３０の方が大きいものである。そして、ドライバーチップ２０とレベルシフト回路チップ３０、ＬＳＩチップ１０とレベルシフト回路チップ３０は、ボンディングワイヤで電気的に接続するようにしてもよい。
このようにすることによって、ドライバーチップ２０とＬＳＩチップ１０のうちレベルシフト回路チップ３０と積層する方における端子のいずれからでも、レベルシフト回路チップ３０に対してボンディングワイヤを接続しやすくすることができる。
つまり、図４において、ドライバーチップ２０と第二レベルシフト回路３３ｂ及び、ドライバーチップ２０と第二レベルシフト回路３３ｂの隣の第一レベルシフト回路３３ａとは、対向する位置でボンディングワイヤが施されている。ところが、レベルシフト回路チップ３０における配線を引き回すことによって、ドライバーチップ２０と端の第一レベルシフト回路３３ａとは、対向する位置以外でもボンディングワイヤで接続することができる。
（第３の実施の形態）
次に、第５の実施の形態について説明する。図５は、本発明の第３の実施の形態におけるマルチチップパッケージ１２０の概略構成を示す平面図である。なお、上述した第１実施形態と同様の構成については、説明を省略する。本実施の形態と上述の第１の実施の形態との相違点は、ドライバーチップ上にレベルシフト回路チップを積層した点である。なお、図５は、本発明の特徴部分をわかりやすくするために、マルチチップパッケージの簡略化した平面図に簡略化した回路構成を図示したものである。
図５に示すように、レベルシフト回路チップ３０は、ドライバーチップ２０とＬＳＩチップ１０の一方（本実施の形態ではドライバーチップ２０）の上に積層してもよい。なお、レベルシフト回路チップ３０と、ドライバーチップ２０とＬＳＩチップ１０のうちレベルシフト回路チップ３０と積層する方（本実施の形態ではドライバーチップ２０）との対向する面の面積は、レベルシフト回路チップ３０の方が小さいものである。このようにすることによって、搭載面積の増大を抑制することができる。
（第４の実施の形態）
次に、第５の実施の形態について説明する。図６は、本発明の第４の実施の形態におけるマルチチップパッケージ１３０の概略構成を示す平面図である。なお、上述した第３実施形態と同様の構成については、説明を省略する。本実施の形態と上述の第３の実施の形態との相違点は、ドライバーチップとレベルシフト回路チップとを貫通電極で電気的に接続した点である。なお、図６は、本発明の特徴部分をわかりやすくするために、マルチチップパッケージの簡略化した平面図に簡略化した回路構成を図示したものである。
図６（ａ）、（ｂ）に示すように、レベルシフト回路チップ３０は、ドライバーチップ２０とＬＳＩチップ１０の一方の上に積層する場合（本実施の形態ではドライバーチップ２０）、貫通電極２９でドライバーチップ２０とＬＳＩチップ１０の積層する方と電気的に接続するようにしてもよい。このようにすることによって、ボンディングワイヤを削減できるので好ましい。
（第５の実施の形態）
次に、第５の実施の形態について説明する。図７は、本発明の第５の実施の形態におけるマルチチップパッケージ１４０の概略構成を示す平面図である。なお、上述した第１実施形態と同様の構成については、説明を省略する。本実施の形態と上述の第１の実施の形態との相違点は、回路チップを３つ以上設けた点である。なお、図７は、本発明の特徴部分をわかりやすくするために、マルチチップパッケージの簡略化した平面図に簡略化した回路構成を図示したものである。
図７に示すように、第一レベルシフト回路３３ａは、第一回路チップ５０，７０に内蔵してもよい。また、第二レベルシフト回路３３ｂは、第二回路チップ６０に内蔵してもよい。
このように、第一レベルシフト回路３３ａを第一回路チップ５０、第二レベルシフト回路３３ｂを第二回路チップ６０に内蔵することによって、第一レベルシフト回路３３ａや第二レベルシフト回路３３ｂのためのチップは不要となる。よって、チップ搭載エリアを最適にでき、ワイヤボンディングの構成も最適にできるので好ましい。
また、図７に示すように、マルチチップパッケージ１４０は、検査モード時における電源電圧の電位が異なる回路チップを３つ以上設けるようにしてもよい。なお、第一回路チップ、第二回路チップ、レベルシフト回路チップが別体に設けられる場合であっても、検査モード時における電源電圧の電位が異なる回路チップを３つ以上設けるようにしてもよい。
本発明の第１の実施の形態におけるマルチチップパッケージの概略構成を示す平面図である。 本発明の第１の実施の形態におけるマルチチップパッケージの概略構成を示す回路図である。 レベルシフト回路の一例を示す回路図である。 本発明の第２の実施の形態におけるマルチチップパッケージの概略構成を示す平面図である。 本発明の第３の実施の形態におけるマルチチップパッケージの概略構成を示す平面図である。 本発明の第４の実施の形態におけるマルチチップパッケージの概略構成を示す平面図である。 本発明の第５の実施の形態におけるマルチチップパッケージの概略構成を示す平面図である。
符号の説明
１０ ＬＳＩチップ（第二回路チップ）、１０１ レジスタ回路、１１，１１１〜１１１０ 保護ダイオード、１２１ 電源端子、１２２ ＰＯＲＩ端子、１２３ ＲＡＭＶＩ端子、１２４ ＬＥＤＣＫＯ端子、１２５ ＬＥＤＤＯ端子、１２６ ＬＥＤＳＥＬＯ端子、１２７ ＵＯ端子、１２８ ＵＩＮ端子、１２９ ＬＩＮＥＯ端子、１３ スイッチ回路部、１４ バッファ回路部、１５ ＣＰＵ、１６ Ｉ／Ｏポート、１７ ５ＶＶＩＮ、１８ ＶＤＤ３Ｉ端子、１９１ ドライブ／モニタ端子、１９２ ドライブ／モニタ端子、１９３ モニタ端子、１９４ モニタ端子、２０ ドライバーチップ（第一回路チップ）、２１，２１１〜２１６ 保護ダイオード、２２１ 電源端子、２１２ ＰＯＲＯ端子、２２３ ＲＡＭＶＯ端子、２２４ ＬＥＤＣＫＩ端子、２２５ ＬＥＤＤＩ端子、２２６ ＬＥＤＳＥＬＩ端子、２２７ ＴＸＤ端子、２２８ ＲＸＤ端子、２２９ ＬＩＮＥＩ端子、２３ バッファ回路部、２４ ＬＩＮドライバー回路、２５ ＰＯＲ,ＲＡＭＶ検出回路、２６ ３Ｖ電源回路、２７ ＶＤＤ３Ｏ端子、２８ ＶＤＤ端子、２９ 貫通電極、３０ レベルシフト回路チップ、３１１〜３１９ ＬＳＩ用端子、３２１〜３２９ ドライバー用端子、３３a，３３a１〜３３a３ 第一レベルシフト回路、３３b、３３ｂ１〜３３ｂ５ 第二レベルシフト回路、４１，４２ ボンディングワイヤ、５０ 第一回路チップ、６０ 第二回路チップ、７０ 第一回路チップ、１００〜１４０ マルチチップパッケージ

Claims (9)

  1. パッケージの内部に電気的に接続された複数の回路チップを備え、当該回路チップの検査を同時に行なうことも可能なマルチチップパッケージであって、
    複数の前記回路チップは、
    第一回路チップと、
    第二回路チップの受け側に保護素子があり、前記検査時の電源電圧が前記第一回路チップの電源電圧よりも低電位である第二回路チップとを含み、
    検査時に、前記第一回路チップからの信号を前記第二回路チップの電源電圧と同電位にレベルシフトして当該第二回路チップに出力する第一レベルシフト回路を備えることを特徴とするマルチチップパッケージ。
  2. 前記第一回路チップは、第一回路側保護素子が接続されるものであり、前記検査時に、前記第二回路チップからの信号を前記第一回路チップの電源電圧と同電位にレベルシフトして当該第一回路チップに出力する第二レベルシフト回路を備えることを特徴とする請求項１に記載のマルチチップパッケージ。
  3. 前記第一レベルシフト回路と前記第二レベルシフト回路は、前記第一回路チップ及び前記第二回路チップとは別体のレベルシフト回路チップに形成されることを特徴とする請求項２に記載のマルチチップパッケージ。
  4. 前記第一回路チップ、前記第二回路チップ、前記レベルシフト回路チップは、同一の基板に実装され、
    前記第一回路チップと前記レベルシフト回路チップ、前記第二回路チップと前記レベルシフト回路チップは、ボンディングワイヤで電気的に接続されることを特徴とする請求項３に記載のマルチチップパッケージ。
  5. 前記第一回路チップ及び前記第二回路チップの一方は、前記レベルシフト回路チップ上に積層されるものであり、
    前記レベルシフト回路チップと、前記第一回路チップ及び前記第二回路チップのうち当該レベルシフト回路チップと積層する方との対向する面の面積は、前記レベルシフト回路チップの方が大きく、
    前記第一回路チップと前記レベルシフト回路チップ、前記第二回路チップと前記レベルシフト回路チップは、ボンディングワイヤで電気的に接続されることを特徴とする請求項３に記載のマルチチップパッケージ。
  6. 前記レベルシフト回路チップは、前記第一回路チップ及び前記第二回路チップの一方の上に積層されることを特徴とする請求項３に記載のマルチチップパッケージ。
  7. 前記第一回路チップ及び前記第二回路チップのうち前記レベルシフト回路チップと積層されていない方は、前記レベルシフト回路チップとボンディングワイヤで電気的に接続され、
    前記第一回路チップ及び前記第二回路チップのうち前記レベルシフト回路チップと積層されている方は、前記レベルシフト回路チップに設けられた貫通電極で電気的に接続されることを特徴とする請求項６に記載のマルチチップパッケージ。
  8. 前記第一レベルシフト回路は、前記第一回路チップに内蔵されることを特徴とする請求項１に記載のマルチチップパッケージ。
  9. 前記第二レベルシフト回路は、前記第二回路チップに内蔵されることを特徴とする請求項２に記載のマルチチップパッケージ。
JP2008280398A 2008-10-30 2008-10-30 マルチチップパッケージ Pending JP2010107388A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008280398A JP2010107388A (ja) 2008-10-30 2008-10-30 マルチチップパッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008280398A JP2010107388A (ja) 2008-10-30 2008-10-30 マルチチップパッケージ

Publications (1)

Publication Number Publication Date
JP2010107388A true JP2010107388A (ja) 2010-05-13

Family

ID=42296967

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008280398A Pending JP2010107388A (ja) 2008-10-30 2008-10-30 マルチチップパッケージ

Country Status (1)

Country Link
JP (1) JP2010107388A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI483376B (zh) * 2011-09-22 2015-05-01 Toshiba Kk Semiconductor device and manufacturing method thereof
JP6342028B1 (ja) * 2017-03-13 2018-06-13 三菱電機株式会社 車両用交流発電機の発電制御装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI483376B (zh) * 2011-09-22 2015-05-01 Toshiba Kk Semiconductor device and manufacturing method thereof
JP6342028B1 (ja) * 2017-03-13 2018-06-13 三菱電機株式会社 車両用交流発電機の発電制御装置

Similar Documents

Publication Publication Date Title
TWI435093B (zh) 顯示面板的檢測電路
US7960983B2 (en) Circuit for detecting bonding defect in multi-bonding wire
JP4299760B2 (ja) 半導体装置のテスト方法
US20050200005A1 (en) Semiconductor device, semiconductor package, and method for testing semiconductor device
US8704541B2 (en) Test method of driving apparatus and circuit testing interface thereof
US7622953B2 (en) Test circuit, selector, and semiconductor integrated circuit
JPWO2007097053A1 (ja) 半導体集積回路とその検査方法
JP2008145266A (ja) デバイステスタ
JP2010107388A (ja) マルチチップパッケージ
JP2013058428A (ja) コネクタ接続検査回路、表示装置、コネクタ接続検査方法及び表示装置の製造方法
WO2019043969A1 (ja) 半導体リレーモジュール
KR20150026002A (ko) 반도체 집적회로
JP4710443B2 (ja) マルチチップモジュール
JP2008203089A (ja) マルチチップ半導体装置およびその検査方法ならびに該マルチチップ半導体装置を組み込んだ電子機器
JP2006339338A (ja) 半導体装置
US6646952B2 (en) Semiconductor circuit and semiconductor device
JPH04159752A (ja) 半導体集積回路及びその装置
JP4692255B2 (ja) 断線検出装置
JP5638738B2 (ja) 半導体装置
JP6199584B2 (ja) 半導体集積回路及び表示パネルドライバ
JPH048949B2 (ja)
JP4665740B2 (ja) リセット検出装置
KR100568537B1 (ko) 버퍼드 메모리 모듈
JP2011165936A (ja) 積層チップ制御回路および積層半導体装置
JP5029073B2 (ja) 半導体装置および半導体装置のテスト方法