TW200539338A - A manufacturing method of a semiconductor device - Google Patents

A manufacturing method of a semiconductor device Download PDF

Info

Publication number
TW200539338A
TW200539338A TW094111539A TW94111539A TW200539338A TW 200539338 A TW200539338 A TW 200539338A TW 094111539 A TW094111539 A TW 094111539A TW 94111539 A TW94111539 A TW 94111539A TW 200539338 A TW200539338 A TW 200539338A
Authority
TW
Taiwan
Prior art keywords
semiconductor wafer
wafer
semiconductor
main surface
tape
Prior art date
Application number
TW094111539A
Other languages
English (en)
Inventor
Tadakazu Miyazaki
Minoru Kumura
Original Assignee
Renesas Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Tech Corp filed Critical Renesas Tech Corp
Publication of TW200539338A publication Critical patent/TW200539338A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

200539338 九、發明說明： 【發明所屬之技術領域】 本發明關於半導體裝置之製造技術，特別有關於半導體 裝置製造之薄型化。 【先前技術】 一般的半導體裝置製造之後段工序例如為如下··首先， 將膠帶貼於半導體晶圓之主面上後，切削半導體晶圓之背 面，並進一步施以研磨。接著，剝離半導體晶圓主面上之 膠帶後，將切割膠帶貼在半導體晶圓之背面後，將半導體 晶圓主面之切割區域抵住切割板而切割半導體晶圓，分割 成一顆顆的半導體晶片。之後，以吸具真空吸引之狀態來 取放切割膠帶上之半導體晶片，裝入輸送盤之槽穴内，或 搭載於指定之基板上。 對於上述般之半導體裝置製造之後段工序，例如記載於 特開2003-303921號公報，揭示包含上述半導體晶圓主面上 貼上膠帶之工序至上述取放工序的後段工序（參照專利文 獻1) 〇 此外，關於晶圓切割技術，例如記載於特開平7_74丨3 j號 公報，揭示在利剛膠帶貼於晶圓表面之狀態下，研磨或蝕 刻晶圓背面後，一面監看晶圓表面上之切割線一面由晶圓 背面進行晶圓切割之技術（參照專利文獻2)。 [專利文獻1]特開2003-03 921號公報 [專利文獻2]特開平7-74131號公報 【發明内容】 100738.doc 200539338 然而’近年來，隨著對半導體裝置輕薄短小之要求，正 在推動構成半導體裝置之半導體晶片的薄型化。例如稱為 SIP(System In package)之半導體裝置中，由於具有累積複 數片半導體晶片之構造，因此被要求半導體晶片之薄型 化。然而，本發明人發現隨著此種半導體晶片之薄型化的 要求’在半導體裝置製造之後段工序產生以下之課題。 首先，在上述背面磨削及研磨工序中，半導體晶圓之厚 度逐漸由以往削薄至220至280 μιη左右之薄型半導體晶圓 被進一步削薄至其一半左右之1〇〇 μηι或其以下厚度的極薄 之半導體晶圓，然而，被貼在半導體晶圓主面上之膠帶由 考慮隨後膠帶剝離之容易性之觀點等無法變得太厚，因此 如上述半導體晶圓愈來愈薄的話，背面磨削及研磨工序後 之半導體晶圓無法僅靠貼於其主面上之膠帶獲得充分之支 撐’對其後之工序的半導體晶圓之輸送變得困難。更詳細 地說明，由於膠帶之剛性比半導體晶圓低，因此背面磨削 及研磨工序後之半導體晶圓會隨著貼上之膠帶一起翹曲， 從而在其輸送中發生半導體晶圓破裂之問題。此外，亦有 在貼換成切割膠帶時半導體破裂之問題。半導體裝置之製 造工序中，為了藉增加可由丨片半導體晶圓取得之半導體晶 片數1來提升半導體裝置之良率，半導體晶圓之直徑有愈 來愈大的趨勢，然而，上述問題隨著半導體晶圓之大口徑 化而愈來愈顯著。 此外，目前，在上述背面磨削及研磨工序中，磨削研磨 I置係以半導體晶圓背面之高度與固定半導體晶圓之座台 100738.doc 200539338 上面之高度的差辨識磨削研磨對象之厚度。亦即，磨削研 磨裝置所辨識之磨削研磨對象物之厚度並非僅半導體晶圓 之厚度，而為半導體晶圓厚度及膠帶厚度之和。因此，會 有如果膠帶厚度之精度有誤差的話，半導體晶圓厚度之精 度亦會發生誤差之問題。尤其，隨著半導體晶圓愈變愈薄， 半導體晶圓主面上所貼的膠帶的相對厚度增加，使得該膠 帶之厚度精度之誤ϋ會更加地表面化，而有半導體晶圓之 磨削精度或研磨精度降低之問題。
此外，在上述切割工序後之半導體晶片之拾取工序中， 為了易於取出半導體晶片’巾由半導體晶片背面以頂針加 以頂起，然而，因為半導體晶片g，因此有時會因頂針之 頂起而破裂的情況。 再者將切J工序後之半導體晶片藉爽頭拾取而裝入運 送盤的槽内時，為了㈣半導體晶片因吸盤作用而難以由 夾頭脫離的情形，有時會由赤 ， , 了均田爽頭向外述向噴射空氣的情 形’然而’因受此時之空痛的旦鄕 1 二巩的衫響，會有已經裝入輸送盤 之其他槽内的其他半導轉曰y孤 千等體日日片飛出槽外之問題。此外，輸 送中之輸送盤中，半導體a hi 丄 干导體日曰片會上下左右移動而碰上輸送 盤之槽内壁面，如果丰導# θ 千V體曰曰片薄的話，亦有易於破裂或 缺角之問題。 本發明之目的在於提供一種罪性的技術。 可提升薄型半導體裝 置之可 此外，本發明之目的在於提供 圓之良率的技術。 一種可提升薄型半導體 θθ 100738.doc 200539338 本發明上述及其他目的及新穎特徵由本說明書之記述及 附圖當可明白。 本案所揭示之發明中，具代表性者概要簡單說明如下。 亦即，本發明具有在將具有框體部之膠帶貼於半導體主 面之狀態下，磨削及研磨半導體晶圓之背面後，在貼有上 述膠帶之狀態下，切斷半導體晶圓，分割成半導體晶片之 工序。更具體而言，本發明具有準備具有主面及其相反面 之背面的半導體晶圓，在上述半導體晶圓主面上形成半導 體晶片’在上述半導體晶圓主面上貼上外周設有框體之膠 帶’在上述半導體晶圓主面上貼有上述膠帶之狀態下，磨 削上述半導體晶圓之背面後加以研磨，在上述半導體晶圓 主面貼有上述膠帶的狀態下，切斷上述半導體晶圓，分割 成上述半導體晶片後，取出上述半導體晶片之工序。 本案所揭示之發明中，具代表性者可得到之成效簡單說 明如下。 亦即，藉由在將具有框體部之膠帶貼於半導體晶圓主面 之狀態下，磨削及研磨半導體晶圓之背面後，在貼有上述 膠帶之狀態下，切斷半導體晶圓而分割成半導體晶片，可 抑制或防止在後段工序時薄半導體晶圓及半導體晶片之品 質惡化’從而可提升薄型半導體裝置之可靠性。 此外，藉由以具有框體部之膠帶貼在半導體晶圓主面上 之狀態輸送半導體晶圓，可抑制或防止半導體晶圓破裂之 問題，因此，可提升薄型半導體裝置之產率。 【實施方式】 100738.doc 200539338 以下之實施方式中，美於 土；方便上有其必要時，會分割成 複數段或實施方式來加以說明，然而，除有特別明示的情 況外，此等彼此並非沒有關係，-方為另-方之-部分或 全部的變形例、詳細、補充說明等之關係。此外，在以下 實施方式中’如提及元件之數字等(個數、數值、量、範圍 等）時’除了有特別明示的情況及原理上明顯會被限制在特 定數字的情況等之外，並不限於該特定之數字，亦可為特 定數字以下及以下。再去，以丁从成
丹耆，以下的實施方式中，其構成元 件（亦包3 7G件序等），除有特別明示的情況及原理上明顯 為必須的情況等之外，當然並非為必須者。同樣地，在以 下之實施方式中’提及構成元件等之形狀、位置關係等時， 除有特別明示的情況及原理上明顯為必須如此的情況等之 外’包含實質上近似或類似於該形狀者等。上述内容亦適 用於上述數值及範圍。此外，為說明本實施方式之所有圖 式中’具同一作用者標示相同之符號，並省略其重覆之說 月以下，依圖式詳細說明本發明之實施方式。 (第一實施方式） 對於本第一實施方式的半導體裝置之製造方法，依圖工 之流程圖，藉圖2至圖28來說明。 首先，前段工序100中，準備好例如直徑3〇〇 mm左右之 平面約略圓形之半導體晶圓（以下單稱晶圓），在其主面形成 複數個半導體晶片（以下單稱晶片）。前段工序1 00亦被稱為 曰曰圓處理、擴散工序或晶圓應用，指在晶圓主面上形成晶 片（元件及電路），直至成為可藉測試機等進行電性測試之狀 100738.doc -10- 200539338 態為止的工序。前段工序中，包含：成膜工序、雜質導入（擴 散或離子植入）工序、光蝕刻工序、蝕刻工序、金屬化工序、 洗淨工序及各工序間之檢查工序等β 係前段I序刚後 之晶圓1W主面之整體平面圖，圖3係圖2之父1〇〇線之剖面 圖。晶圓1W主面上，例如有平面四角形的複數個晶片1(：介 各自周圍的切割區域CR而做配置。晶圓lw之半導體基板 (以下單稱基板）1S例如由矽（Si)單晶所形成，其主面上形成 有70件及配線層1L »在此階段之晶圓lw之厚度（基板18厚 度及配線層1L厚度之總和），例如約為775 μιη。符合N表示 切口 〇 圖4係圖2之晶圓1W的一例之主要部分放大平面圖，圖5 係圖4之X2-X2線之剖面圖。配線層1L上形成有：層間絕緣 膜ILi、配線1L卜1L2、焊接墊（外部端子；以下單稱墊）1LB、 測試用墊1LB、及保護膜1LP。層間絕緣膜lu由例如二氧 化矽（Si〇2等）之無機類絕緣膜所形成。配線1Li、iL2及塾 1LB、ILBt由例如鋁等之金屬膜形成。被覆在最上面之配 線1L2及墊1LB、lLBt上之保護膜1LP由例如包含氧化矽般 之無機糸絕緣膜及5^醯亞胺樹脂般之有機系絕緣膜的積層 膜所形成。此保護膜1LP的有機系絕緣膜被疊層成在晶圓 1W主面最上面露出的狀態。此保護膜1Lp之一部分上形成 有開口部2，由此有墊1LB、ILBt之一部分露出。塾ilB被 沿著晶片1C外圍並排配置。測試用塾1 LBt則被配置於晶片 1C之切割區域CR。 圖6係圖2之晶圓1W之他例之主要部分放大平面圖，圖7 100738.doc -11 - 200539338 係圖6之X3 ·Χ3線之剖面圖。在此例中，塾1 lb上，介以底層 金屬UBM形成有凸塊電極BMP。凸塊電極BMP由例如斜 (Pb)-錫（Sn)或金（Au)等之焊錫材料所形成。此外，凸塊電極 BMP亦可由無錯（Sn-Ag(銀）-Cu(銅））成分之焊錫材料形成。 接著’在圖1的測試工序1 〇 1中，將測試機連接於晶圓丨w 之各晶片1C的墊1LB及切割區域CR之測試用墊iLBt，進行 各種電氣特性檢查。此測試工序亦被稱為G/w(G〇〇d chip/wafer)檢查工序，作為電性判定在晶圓i w上形成之各 晶片1C之良否的測試工序。 接著在圖1之後段工序102為上述測試工序1 〇丨後的工 序’直至晶片1C被裝入封裝體而完成為止之工序，其包含： 背面加工工序102A、晶片分割工序ι〇2Β及組裝工序i〇2C。 首先，背面加工工序102A中，將膠帶貼於晶圓lw的主面 上（工序102 A1)。圖8係晶圓1W被貼之器具3之整體平面 圖，圖9係圖8之X4-X4線之剖面圖，圖1 〇係圖8之他例之 X4-X4線之剖面圖。圖8以虛線顯示半導體晶圓}|的主面半 導體曰曰片1C之情开>。器具3具有膠帶3a及環（框體）3b。膠帶 3a之膠帶底3al由例如具柔軟性之塑膠材料所形成，其主面 上形成有接著層3a2。膠帶3a藉該接著層3a2牢固地被貼在 晶圓晶圓iw的主面上。膠帶3a之厚度（膠帶底3al厚度及接 著層3a2厚度之總和）太厚的話，會使之後的操作及膠帶3a 之剝離變得困難，因此，使用例如約13〇至21〇 μιη薄者。作 為此膠帶3a，以使用例如UV膠帶為佳。TQV膠帶為接著層3a2 之材料使用紫外線（UV)硬化性樹脂的黏貼膠帶，具有強力 100738.doc -12- 200539338 黏接力，並且具有如照射紫外線的話，接著層3a2之黏接力 會急遽減弱之特性。 本第一實施方式中，此膠帶3a之外側貼有具剛性之環 3b。環3b為具有將膠帶3a支撐成不會撓曲之作用的補強構 件。由此補強之觀點來看，環3b以藉由例如不鏽鋼等之金 屬來形成為佳，惟藉由厚度設定成具有與金屬相同程度之 硬度的塑膠材料來形成亦可。環儿之外周上形成有切口部 3bl、3b2。此切口部3bl、3b2除了在器具3之裝卸時及器具 3與載置器具3之製造裝置進行定位時使用之外，亦使用作 為將器具3固定於製造裝置時勾部。在本第一實施方式中， 在後述的時機時亦會使用到器具3，因此，器具3之各部（亦 包含切口部3bl、3b2)之尺寸及形狀被設定成能於背面加工 及晶圓分割時共用。圖9中顯示了環3b被貼在膠帶3a主面上 的情況，圖10中顯示環3b被貼在膠帶3a背面（與晶圓貼合面 相反側之面）上之情況。如圖9所示，在環3b被貼在膠帶3a 之主面上的情況中，可使環3b之貼合用之接著層僅為單面 (膠帶3a主面之接著層3a2)。環扑亦可於先貼於膠帶3a上後 再貼上晶圓1W，亦可在膠帶3&貼上晶圓1 w後貼上。 接著’將環3b貼在膠帶3&上，在支撐強度提升的狀態下， 測定晶圓1W之厚度（工序i〇2a2)。圖11係顯示晶圓iw厚度 測定之一例的情形之剖面圖，圖12係顯示圖11之晶圓iw厚 度測定時之主要部分放大平面圖。在此，以保持晶圓1 w之 器具3置於背面加工裝置之吸附座上著真空吸附而固定的 狀態下，使用紅外線（Infra red ··以下稱為IR攝影機）攝影機 100738.doc -13- 200539338 5a來測定晶圓1W背面之高度fn、膠帶3a主面之高度H2。藉 此，可測定晶圓1W的實際厚度、及膠帶“厚度之誤差（土7 至8 μπι左右），決定正確的磨削量及研磨量。 之後，如圖13所示，使磨削研磨工具6及吸附座4旋轉， 依上述磨削量及研磨量來對晶圓丨w背面依序進行磨削處 理及研磨處理（工序102A3、1〇2A4)。藉此，如圖14所示， 使晶圓iw之厚度成為例如100 μιη以下（在此例如為約9〇 μΠ1)極薄的厚度。在當晶片厚度變薄而成為100 μιη以下時， 因為上述磨削處理對晶圓丨冒背面所致之損傷及應力，晶片 的抗折強度會降低，易於發生晶片因為安裝晶片時之壓力 而破裂的不良情形，因此，為了避免上述般之不良情形發 生，在消弭晶圓1W背面上之損傷及應力上，此時之研磨處 理會為重要關鍵之處理。作為研磨處理，除了使用研磨墊 及二氧化矽之研磨方法及化學機械研磨（Chemical Mechanical P〇lishing:CMP)法之外，亦可使用例如硝酸與氟 酸之蝕刻法。 上述般之背面加工工序後，解除吸附座4之真空吸引狀 態，將保持極薄之晶圓1W的器具3由背面加工裝置取出。 此時，在本第一實施方式中，即使晶圓丨冒被處理成極薄， 藉由i^3b可牢固地支撐膠帶3a，因此，使得極薄之晶圓1W 的裝卸及輸送變得容易。此外，可在該裝卸及輸送時，防 止晶圓iw破裂及翹曲。從而，可確保晶圓lw之品質。因此， 在本第一實施方式中，亦可在背面加工後之階段，使極薄 之b曰圓1W保持在器具3的狀態下，運送出貨至其他製造工 100738.doc -14- 200539338 廠（例如組裝工廠），委託背面加工後之晶圓切割及組裝（工 序 103A)。 • 接著，進行晶片分割工序1〇2Β。在此，首先，將保持有 , 極薄之晶圓1W的器具3直接輸送至切割裝置，如圖15般 地，載置於切割t置之吸附座7上。❿即，通f，必須有在 背面加工後剝離貼於晶圓iw主面上之膠帶，並在晶圓lw 背面貼上切割膠帶（晶圓貼片）的工序，惟在本第一實施方式 ^可削除該晶圓貼片工序，因此，可簡化半導體裝置之 • Μ造工序。從而，可縮短半導體裝置之製造時間。此外， 由於可不需要切割膠帶，因此，可減低材料費用，降低半 導體裝置之成本。 接著，本第一實施方式巾，乃以晶圓iw主面上貼有㈣ 3a之狀態來進行切割，因此，在真空吸引住器具3的狀態 下，由晶圓iw背面，藉由IR攝影機5b來辨識晶圓丨冒主面上 之圖案（晶片1C及切割區域CR之圖案）（工序1〇2Βι)β此時， • 在本第一實施方式中，晶圓1W非常地薄，因此，可充分地 觀察到晶圓1W主面上之圖案的樣子。之後，依以IR攝影機 5b得到之圖案資訊，實施切割線（切割區域cr)之定位（位置 修正）而進行切割（工序102B2)。作為切割方式，可採用刀片 切割方式及潛行（stealth)切割方式。 圖16及圖17例示刀片切財式的情形。亦即，如圖16所 示’將高速旋轉的㈣刀8自背面押頂切割區域CR切割晶 圓1W’並如圖17所示，分割成各個晶片1C。 圖18及19例示潜行切割方式的情形。即，如圖18所示， 100738.doc 200539338 藉由雷射產生部9射出之雷射光由晶圓iW背面沿著切割區 域CR進行照射，在晶圓丨臀内部形成改質層後，如圖丨9所 • 示，在器具3載置於載置座10的狀態下，藉由將環3b向箭頭 ^ A所示方向壓下而將膠帶33向箭頭B所示方向延伸，以上述 改質層為基點而以較小的力量切割晶圓lw，分割成一個個 的晶片ίο作為雷射光，可例示的有對晶圓lw具有透明波 長之NIR(近紅外線）雷射。在上述刀片切割方式的情況中， 如晶圓1W愈來愈薄的話，在切割時易於發生碎片，晶片之 ® 抗折強度會降低，因此，基於確保晶片1C品質之觀點，必 須被迫以低速（例如每秒60 mm左右或依晶圓1W2厚度而 更低）進行處理。相對於此，在潛行切割方式的情況中，為 了避免對晶圓1W表面造成損傷而僅切割内部，因此，可極 力抑制存在於晶片1C表面的碎片。因此，可提升晶片1(：之 抗折強度。此外，可進行例如每秒扇随之高速的切割處 理，因此’可提高產率。此外，上述般的晶圓iw±面之切 割區域CR上’存在有紅外線無法穿透之測試用墊⑽，因 此，由曰曰曰圓1W主面側照射雷射光的話，測試用塾_會構 成阻礙，有時有無法順利地處理該部分之加工(改質層之形 成）的情況。相對於此，本第一實施方式中，乃由並不存在 測試用墊脑等般之金屬的晶圓⑽面難射雷射光，因 此，不會發生上述般之不良情形而良好地形成改質層，從 而良好地切斷晶圓1W。 在此，本第-實施方式中，在上述般之切割後之階段， 亦可將極薄之複數個晶片1C以器具3保持等狀態下，運送至 100738.doc 16 200539338 其他製造工廠（例如組裝工廠），委託進行切割工序後之組裝 (工序 103B) 〇 接著’進行組裝工序102C。在此，將保持複數個晶片！ c 之器具3輸往取放裝置。圖20顯示被載置於取放裝置之器具 3的主要部分放大剖面圖。膠帶3 a之背面側上有頂銷丨1被設 置成可上下移動之狀態。此外，晶片1C背面上方有吸具12 被設置成可上下左右移動之狀態。作為吸具丨2，所使用的 為平口吸具，惟亦可使用角錐吸具。在此取放工序中，如 固21所示，在真空吸引膠帶3a肯面的狀態下，藉由頂銷u 由膠帶3a背面頂起晶片1C。此時，作為膠帶3a所使用的為 上述uv膠帶的情況中，藉由將紫外線照射在膠帶3a之接著 層3a2，可使接著層3a2硬化而減弱接著力。在此狀態下， 藉由吸具12真空吸引半導體晶片1C，如圖22所示般地，取 放晶片1C(工序102C1)。 然而，晶片1C變薄的話，即使使用UV膠帶，頂銷11之頂 壓力仍有時會造成晶片1C破裂及取放失誤的情況。在此情 況中，亦可如以下所示。圖23係載置於取放裝置之器具3之 主要部分放大平面圖。在此，膠帶3a背面側設有多突起吸 附元件13。在此情況中，如圖24所示，藉由經多突起吸附 元件13之吸引孔由膠帶3 a背面加以真空吸引，將晶片1 c主 面與膠帶3a主面的接觸狀態由面接觸改為點接觸。藉此， 可減少晶片1C與膠帶3a之接觸面積。在此狀態中，如圖25 所示般地’將晶片1C藉由吸具12來加以取放（工序i〇2Cl)。 藉此’即使為極薄之晶片1C ’亦能使其不發生破裂等的情 100738.doc -17- 200539338 況下取放。在此情況中，即使作為膠帶3a未使用uv膠帶， 亦可簡易地取放晶片1C，惟使用UV膠帶，在取放時將紫外 線照射於膠帶3a之接著層3a2來降低接著性，可使晶片1C之 取放更為容易。 接著’將如上所述般地取放之晶片1C，以既有之反轉裝 置反轉晶片1C而使其主面朝上後，如圖26所示般地，藉由 吸具12 ’移至例如印刷線路基板丨5之晶片安裝區域。印刷 線路基板15之晶片安裝區域中，有例如銀（Ag)漿料等之接 著材料16被塗布成矩陣狀之分散狀態。除了印刷線路基板 15之外，亦有將晶片ic安裝於引腳框之焊接墊（晶片搭載 部）上的情況。此外，亦可將取放之晶片1C裝入輸送盤而出 貨至其他製造工廠（例如組裝工廠），委託此工序後之組裝 (工序103C)。對於此種之輸送盤會於後述。接著，如圖27 所示，以晶片1C之背面朝向印刷線路基板15之晶片安裝區 域的狀態，將晶片1C載置於晶片安裝區域，以適當之方向 加以擦洗，並適度地擠壓晶片1C而使接著材料16延展至晶 片ic背面整體。之後，使接著材料16硬化以將晶片lc固定 於印刷線路基板15上海工序102C2)。之後，如圖28所示， 將晶片1C主面上之墊1LB及印刷線路基板15之電極以焊接 線（以下簡稱接線）17加以連接（工序102C3)。之後，利用轉 換模子法，藉由由環氧樹脂等之塑膠材料形成之封裝體來 封裝晶片1C(工序102C4)。在如上述圖6及圖7所示般地晶片 1C具有凸塊電極BMP的情況中，上述取放工序i〇2Cl中， 乃將晶片1C以其主面朝下之狀態來移至印刷線路基板15之 100738.doc -18 - 200539338 晶片安裝區域，將晶片1C之凸塊電極BMP與晶片安裝區域 之電極以漿料材暫時固定後，藉由迴流處理（熱硬化處理） 而使晶片1C之凸塊電極BMP與印刷線路基板15之電極固接 (覆晶接合）。之後，在晶片1(:與印刷線路基板15之相向面 間充填墊料後，將晶片1C如同上述般地加以封裝（工序 104C4) 〇 圖29顯示有本第一實施方式之半導體裝置之製造方法所 製造之半導體裝置20之剖面圖之一例。此半導體裝置2〇被 構成為在單一封裝體内建構出所需功能之系統的SIp (System In Package)構造。構成此半導體裝置2〇的印刷線路 基板15的背面上，有複數個凸塊電極21被配置成矩陣狀。 此外，印刷線路基板15的主面上，積層有複數個薄型晶片 1C1至1C3(1C)。最下層之晶片iC1介其主面之凸塊電極 BMP而安裝於印刷線路基板15之主面上。此晶片ici之主面 上’形成有例如CPU(Central Processing Unit ;中央處理) 及DSP(Digital Signal Processor;數位信號處理器）等之邏輯 電路。此晶片1C1背面上’介以晶片附著膜22，安裝有晶片 1C2。晶片1C2的主面上，形成有例如SRAM(Static Random Access Memory ;靜態隨機存取記憶體）及快閃記憶體等之 記憶電路。此晶片1C2主面上之墊1LB介以接線17而與印刷 線路基板15主面上之電極電性連接。此晶片主面上，介 以隔層23及晶片附著膜22，安裝有晶片。此晶片1C3 上，形成有例如SRAM及快閃記憶體等之記憶電路，晶片 1C3主面上之墊1LB介以接線17而與印刷線路基板15主面 100738.doc -19- 200539338 上之電極電性連接。此般之晶片1C1至1C3及接線17被由例 如環氧樹脂所形成之封裝體24所封裝。依上述之本第一實 施方式的半導體裝置之製造方法，可形成如圖29所示之晶 片1C1至1C3般之多段積層，實現具有SIp構造之半導體裝置 20的薄型化。此外，可提升具有SIp構造之半導體裝置“的 可靠性。 本第一實施方式中，乃以在厚度測定前將環扑貼於膠帶 3a為例，惟在背面磨削工序之前，將環儿貼於膠帶“即可。 (第二實施方式） 在本第二實施方式中，說明薄型晶片用之輸送盤。圖3〇 顯示一般的輸送盤90之主要部分剖面圖。隨著晶片1(：之薄 型化，輸送盤90之槽穴90a亦考慮到產品保護性而愈來愈 淺，惟槽穴90a太淺的話，在由槽穴9〇a存取晶片lc時，該 存取作業會影響到已經裝入其周圍之槽穴9〇a内的其他晶 片ic，導致其他晶片1(：跑出槽穴9〇a外的問題。圖所示的 便為一例，顯示將晶片1C裝入輸送盤90之槽穴9〇a内的情 形。一般，在將晶片1C裝入輸送盤90之槽穴9〇a内時，乃將 晶片1C以吸具12(在此例示的為角錐吸具）真空吸引的狀 態，移動至輸送盤90之指定之槽穴9〇a的位置後，解除吸具 12的真空吸引狀態而使晶片1(：落下而裝入指定之槽穴9〇a 内。然而，隨著晶片ic之薄型化的進展，如成為1〇〇 μιη& 右以下之厚度的話，不僅晶片1C會變輕，藉由吸盤作用、 靜電作用或晶片1C主面的聚醯亞胺樹脂之黏著性，僅僅解 除及八12之真空狀態，愈來愈易發生晶片I。未脫離吸具 100738.doc -20- 200539338 12，或難以脫離而無法順利裝入槽穴9〇a内等之問題。為 此，在將晶片1C裝入槽穴90a時，如圖31的箭頭所示，乃藉 由逆向喷射空氣，使晶片1C由吸具12脫離，從而裝入指^ 的槽穴90a内。然而，不僅輸送盤9〇之槽穴9〇a淺，加上晶 片ic薄且輕，因此，受到來自吸具12之空氣氣流的影響， 會發生已經裝入其周圍之其他槽穴9〇a内之其他晶片^匸飛 出槽穴90a之問題。為此，似可考慮相對於晶片1(：之厚度來 加深槽穴90a之深度。在此情況中，晶片1(：存取時的問題會 消失，惟單純地加深槽穴9〇a的話，如圖32所示，在將晶片 1C裝入輸送盤90之狀態中，由晶片lc主面至與其相向之輸 送盤90之背面（頂面）為止的距離Z1會變長，結果在輸送中 晶片ic變得易於上下移動及轉動，因此，會發生晶片ic受 損及產生碎片等之問題，或發生因晶片1C之移動導致輸送 盤90之内壁面一部分被削到而產生異物的問題。 為此，在本第二實施方式中，將說明可防止薄型之晶片 1C在進出輸出盤（以下單稱盤）時對周圍的晶片1(：帶來不良 影響’且可防止在晶片1C輸送中晶片ic上下移動或轉動的 輸送盤。此外，輸送包含工序間之輸送、其他為了出貨之 輸送等為了種種目的所為之輸送。 圖33係本第二實施方式之盤27之主面的整體平面圖，圖 34係圖33之盤27之背面的整體平面圖，圖35係圖33及圖34 的X5-X5線之剖面圖，圖36係圖33至圖35之盤27在取下膠帶 時之樣子的剖面圖。 本第二實施方式之盤27係輸送薄型之晶片1C時使用之容 100738.doc -21- 200539338
器。此盤27之外觀為例如在一個角部形成有標記用 部27a的平面約略正方形的薄板狀，該外形尺寸為例如縱向 50 mm左右、橫向50麵左右、高度4随左右。盤u之構成 材料由例如AAS(丙職-丙烯苯乙烯）樹月旨、ABS(丙稀氰· 丁二歸-苯乙烯）樹脂、或PS(聚苯乙稀）樹脂等之絕緣材料所 形成，基於減低靜電帶電來抑制或防止對晶片之靜電破壞 的觀點，含有例如親水性聚合物。作為此靜電破壞對策， 雖然亦可在盤27中添加了炭黑、或在盤”上形成導體圖 案，惟在添加親水性聚合物時，相較於添加炭黑，後衛減 低異物的發生’此外’相較於導體圖案的形成，形成方法 更為容易，從而可減低盤27之成本。此盤27之主面及背面 的中央，形成有貝通該主面及背面的開口部27b，膠帶27c 被貼成塞住該開口部27b。膠帶27c具有膠帶底27cl及在其 主面上形成之接著層27c2。 接著，圖37顯示的為在上述盤27内裝入晶片⑴而重疊兩 層時之盤27的主面之整體平面圖，圖38顯示的為圖”之 X 6 - X 6線之剖面圖。 在此例如了兩片盤27在各自之盤27之標記用倒角部27a 之位置對準的狀態下，下層之盤27之主面的凸部上有上層 之盤27之背面上之凹部嵌合而在盤27之厚度方向穩定地堆 疊的情形。 各盤27之膠帶27c之主面上，藉由膠帶27c之接著層27c2 貼有例如4x4個晶片1C。亦即，晶片1(：被載置成其主面（形 成有元件及配線之面）面向上層之盤27的背面，且晶片1C之 100738.doc -22- 200539338
背面（未形成元件及配線之面）接著於下層之盤27之膠帶 之主面上的狀態。因此，晶片1C進出時，該作用並不會對C • 已經裝入盤27内之其他晶片1C帶來不良影響。此外，^輸 一 送晶片1C時，晶片1C被貼於膠帶27c上而被固定，不會上^ 移動或轉動，因此，不僅不會發生碎屑等，亦不會因為晶 片1C移動致使盤27被切削而發生異物。從而，可確保晶片 1C之品質。 ”曰曰 膠帶27c例如由UV膠帶形成，在將晶片⑴由盤27取放 • 時，乃藉由將紫外線照射於膠帶27c之接著層27c2上，使該 接著層27c2之接著性降低。藉此，可簡易地由盤”取出晶 片ic。上述背面加工及切割時使用之膠帶3a有必要具有可 承受背面加工及切割時之機械應力的強力接著性，惟此盤 27之膠帶27c的情況，僅需比上述膠帶3a低的接著力即可， 因此，即使晶片1C薄，藉由紫外線照射來降低接著力，可 簡易地取放晶片1C而不致使其破裂。 此外，如圖39所示，亦可由膠帶27c背面藉由真空吸引手 段28吸引膠帶27c，使晶片ic背面與膠帶27c主面的接觸狀 態會由面接觸變成點接觸之構造。藉此，晶片丨c與膠帶η。 之接觸面積會減少，因此，可在不會使晶片lc破裂的情形 下，更容易地加以取放。在此情況中，即使作膠帶27〇未使 .用uv膠帶，亦可簡易地取放晶片1C，惟使ffiuv膠帶，並 • 在取放時對膠帶27c之接著層27c2照射紫外線而使接著性 降低，便可更進一步提升取放晶片1(：之簡易性。此外，晶 片1C之取放後的組裝則與上述第一實施方式相同，因此省 100738.doc -23- 200539338 略其說明。 此外，膠帶27c被裝成可自由拆裝的狀態。藉由每次輸送 時貼換膠帶27c，可避免膠帶27c上附著之異物附著於晶片 1C的問題。從而，可確保晶片1(：輸送中之品質。 此外，藉由膠帶27c以透明材料來形成，被貼上膠帶27c 之晶片1C背面可介膠帶27c來檢查。 接著，說明本第二實施方式之晶片lc之裝入盤27的方法 之一例。 圖40及圖41顯示將薄型的晶片1C裝入盤27之工序時的盤 27之主要部分剖面圖。首先，如圖4〇所示，將晶片ic在被 吸具12真空吸引的狀態下，移至盤27之膠帶27c的主面上的 才曰疋位置。在此，乃將晶片1C主面朝向吸具12之真空吸附 面的狀態來吸引晶片1C。接著，解除吸具12的真空吸引狀 態。如上述般地，當晶片1C之厚度變薄成為1〇〇 μηι左右的 话，不僅晶片1C會變輕，加上藉由吸盤作用、靜電作用或 晶片1C主面的聚醯亞胺樹脂之黏著性，僅僅解除吸具12之 真空狀態’晶片1C並不會脫離吸具12。因此，在本第二實 施方式中，如圖41所示般地，亦將空氣向晶片ic側輕輕地 逆向喷射。藉此’將晶片1C貼於載置於膠帶27c之指定位置 上之膠帶27c。此時，在本第二實施方式中，已經裝入盤27 之其他晶片1C被貼於膠帶27c而固定，因此，由上述吸具12 地向噴射之空氣氣流即使流竄至已經裝好之其他晶片1C， 亦不會使其他晶片1C移動。 接著’說明在晶片1C輸送中檢查晶片1 c背面之方法的一 100738.doc -24- 200539338 例。圖42顯不了晶片ic之背面檢查的情形。在檢查晶片1C 背面上有無碎屑及異物等之背面檢查之際，乃由圖38之狀 態將盤27如圖42所示般地加以反轉，由箭頭指示方向來檢 查晶片1C之背面。晶片ic乃保持在被貼於膠帶27c之狀態。
檢查結束後’再度反轉盤27而回到原來圖38之狀態。圖30 所示之盤90的情況中，在進行同樣的背面檢查後，使盤9〇 回到原來的狀態時，不僅因為晶片1C薄且輕，加上吸盤作 用、靜電作用或晶片1C主面的聚醯亞胺樹脂之黏著性，有 時會有晶片1C一直貼在上層之盤9〇的背面（頂面）的情況。 為此，在將晶片1C由盤90取放出來的階段中，在上述原來 之狀態下，將上層之盤9〇取下時，會有下層之盤9〇的槽穴 90a内不存在晶片lc而無法取放晶片1C的問題。相對於此， 在本第二實施方式中，晶片1C之背面檢查時，晶片ic亦被 貼於盤27之主面的膠帶27&而被固定，因此，在使盤^了回到 原來的狀態時，晶片lc不會保持貼在上層之盤27的背面（頂 面）上。從而，將晶片1C由盤27取放的階段中，在上述原狀 〜、下取下上層之盤27時，不會發生下層之盤π内不存在晶 片ic之異常情形，因此，可良好地取放晶片1C。 (第三實施方式） 在本第三實施方式中 102A2之變形例。圖43顯 定工序之說明圖。 ’將說明圖1之晶圓厚度測定工序 示了本第三實施方式之晶圓厚度測 本第三實施方式中’預先在下線時以厚度測定器3〇測量 了晶圓1W之厚度，並將該資料傳送至背面加卫裝置。背面 100738.doc -25- 200539338 加工裝置中，檢測出吸附座上之晶圓lw之背面的高度，考 莖上述晶圓1 w之厚度測量值而磨削及研磨必要量。在本第 三實施方式的情況中，可不需要昂貴的IR攝影機。 (第四實施方式） 本第四實施方式中，將說明圖丨之晶圓厚度測定工序 102A2之其他變形例。圖44顯示了本第四實施方式之晶圓厚 度測定工序之說明圖。 在本第四實施方式中，乃將膠帶3a之厚度以汛攝影機5a 或厚度測定器30來直接測量，並將該資料傳送至背面加工 裝置。背面加工裝置中，檢測出吸附座4上之晶圓iw之背 面的高度，由該檢測值及上述膠帶3a之厚度，計算出晶圓 iw之厚度。然後，以吸附座4的上面作為零基準值而磨削 及研磨必要量。 (第五實施方式） 在本第五實施方式中，說明在晶圓背面貼上晶片附著膜 之情況中的切割處理。圖45至圖47所示的為本第五實施方 式之半V體裝置之製造工序中之晶圓iw之剖面圖。 首先，如圖45所示，在晶圓1臀背面貼上晶片附著膜22。 此晶片附著膜22乃在例如具有接著作用之環氧樹脂、聚醯 亞胺等之樹脂材料内充填導電性墊料而成者，其為為了將 晶片固定於引腳框及配線基板上的接合材。接著，依與上 述第一實施方式同樣地得到之晶圓lw主面上之圖案資料 進仃切割處理。在進行此切割處理之際，例如使用雙軸切 割機，藉由1軸刀片如圖46所示般地切斷晶片附著膜22後， 100738.doc -26- 200539338 以刀寬（切割寬度）比上述i軸刀片窄的2軸刀片如圖ο所干 般地切割晶圓i w。在切割晶片附著訪之際，亦可使用雷 射光。依上述般之第五實施方式， 著膜22之晶片lc〇 以面貼有晶片附 以上，依實施方式具體說明了本發明人所為之發明，惟 本發明並不限於上述實施方式’在不脫離該要旨的範圍 内，當可有種種變更。
以上說明中’主要說明本發明人所為之發明適用於其背 景之運用領域的半導體裝置之製造方法時的情況，惟並不 限於此而可有種種適用彳式M列如可適用於微機械之製造 方法。 本發明可適用於半導體裝置之製造業。 【圖式簡單說明】 圖1係本發明之一實施方式的半導體裝置之製造工序之 流程圖。 圖2係圖1之前段工序後之半導體晶圓主面之整體平面 圖。 圖3係圖2之X1-X1線之剖面圖。 圖4係圖2之半導體晶圓之一例之主要部分放大平面圖。 圖5係圖4之X2-X2線之剖面圖。 圖6係圖2之半導體晶圓之他例之主要部分放大平面圖。 圖7係圖6之X3-X3線之剖面圖。 圖8係被貼在半導體晶圓上之器具之整體平面圖。 圖9係圖8之X4-X4線之剖面圖。 100738.doc -27- 200539338 圖 圖10係圖8之他例的X2-X2線之剖面圖。 圖11係顯示半導體晶圓之厚度測定之一 例的情形之剖 面 圖12係圖11之半導體晶圓之厚度測定時之主要部分放大 平面圖。 圖13係半導體晶圓之背面加工工序之說明圖。 圖“係半導體晶圓之背面加工工序之說明圖。
圖15係半導體晶圓主面之圖案辨識工序之說明圖。 圖16係半導體晶圓之切割工序之說明圖。 圖17係接續圖16之半導體晶圓之切割卫序之說明圖。 圖18係半導體晶圓之其他切割工序之說明圖。 圖19係接續圖18之半導體晶圓之切割工序之說明圖。 圖20係半導體晶片之取放工序之說明圖。 圖21係接續圖20之半導體晶片之取放工序之說明圖。 圖22係接績圖21之半導體晶片之取放工序之說明圖。 圖23係半導體晶片之取放工序之他例之說明圖。 圖24係接續圖23之半導體晶片之取放工序之說明圖。 圖25係接續圖24之半導體晶片之取放工序之說明圖。 圖26係半導體晶片之晶片附著工序之說明圖。 圖27係接續圖26之半導體晶片之晶片附著工序之說明 圖28係接續圖27之晶片附著工序之打線工序之說明圖。 圖29係以本發明之一實施方式的半導體裝置之製造方法 所製造之半導體裝置之一例之剖面圖。 100738.doc -28- 200539338 圖30係一般的輸送盤之主要部分剖面圖。 圖3 1係圖30之輸送盤之不良情形之說明圖。 圖32係圖30之輸送盤之不良情形之說明圖。 圖33係本發明之其他實施方式的半導體裝置之製造方法 中使用之輸送盤的主面之整體平面圖。 圖34係圖33之輸送盤背面之整體平面圖。 圖35係圖33及圖34之X5-X5線之剖面圖。 圖36係圖33至圖35之輸送盤的取下膠帶時之樣子之剖面 圖。 圖37係在圖33之輸送盤内裝入半導體晶片並疊成兩層時 之輸送盤主面之整體平面圖。 圖38係圖37之X6-X6線之剖面圖。 圖39係輸送盤之膠帶構造的變形例之主要部分放大剖面 圖。 圖40係半導體晶片裝入輸送盤之工序時的輸送盤之主要 部分剖面圖。 圖41係接續圖40之將半導體晶片裝入輸送盤之工序時的 輸送盤之主要部分剖面圖。 圖42係為了說明被裝入輸送盤之半導體晶片的背面檢查 之說明圖。 圖43係本發明之其他實施方式的半導體裝置之製造工序 中的半導體晶圓厚度測定工序之說明圖。 圖44係本發明之另一其他實施方式的半導體裝置之製造 工序中的半導體晶圓厚度測定工序之說明圖。 100738.doc -29- 200539338 圖45係本發明之其他實施方式的半導體裝置之製造工序 中的半導體晶圓之剖面圖。 圖46係接續圖45的半導體裝置之製造工序中的半導體晶 圓之剖面圖。 晶 圖47係接續圖46的半導體裝置之製造工序中的半導體 圓之剖面圖。 【主要元件符號說明】
1W 半導體晶圓 1C 半導體晶片 1S 半導體基板 1L 配線層 ILi 層間絕緣膜 1L1 、 1L2 配線 1LB 焊接塾 lLBt 測試用焊接墊 1LP 保護膜 2 開口部 3 器具 3a 膠帶底 3al 膠帶底 3a2 接著層 3b 環（框體） 3bl 、 3b2 切口部 4 吸附座 100738.doc -30- 200539338
5a、5b 紅外線攝影機 6 磨削研磨工具 7 吸附座 8 切割刀 9 雷射產生部 10 載置座 11 頂銷 12 吸具 13 多突起吸附元件 15 印刷線路基板 16 接著材料 17 焊接線 20 半導體裝置 21 凸塊電極 22 晶片附著膜 23 隔板 24 封裝體 27 輸送盤 27a 倒角部 27b 開口部 27c 膠帶 27cl 膠帶底 27c2 接著層 28 真空吸引手段 100738.doc -31 - 200539338 30 厚度測定器 90 輸送盤 90a 槽穴 N 切口 UMB 底層金屬 BMP 凸塊電極 100738.doc -32

Claims (1)

  1. 200539338 十、申請專利範圍： 一種半導體裝置之製造方法 (a)準備具有主面及其相反 序； ，其特徵為具有以下工序： 面之背面的半導體晶圓之工 (b)在上述半導體晶圓之主面上， 心珉具有半導體元件 之半導體晶片之工序； (C)在上述半導體晶圓之主面上，貼上外周設有框體之 膠帶之工序； _ (d)在上述半導體晶圓之主面上貼有上述膠帶的狀態 下，磨削上述半導體晶圓之背面後進行研磨之工序；〜 (e)在上述半導體晶圓之主面上貼有上述膠帶的狀態 下，切斷上述半導體晶圓，分割成上述半導體晶片之工 序； (f)取出上述（e)工序後之半導體晶片之工序。 2·如請求項1之半導體裝置之製造方法，其中在上述（d)工序 之前，具有測定貼在上述膠帶上之上述半導體晶圓的厚 度之工序。 3·如請求項1之半導體裝置之製造方法，其中上述（e)工序具 有以下工序： (el)辨識上述半導體晶圓主面之切斷區域之工序； (e2)在上述（ei)工序後，由上述半導體晶圓背面將切斷 刀放在上述切斷區域上而切斷上述半導體晶圓之工序。 4·如請求項3之半導體裝置之製造方法，其中在上述（el)工 序中，使用紅外線攝影機由上述半導體晶圓背面來辨識 100738.doc 200539338 上述半導體晶圓主面之切斷區域。 ’其甲上述（e)工序具 5·如請求項1之半導體裝置之製造方法 有以下工序·· (el)辨識上述半導體晶圓主面之切斷區域之工序； ⑹利用由上述（el)工序所得到之切斷區域之圖案資 料’由上述半導體晶圓背面對切斷區域照射雷射，在上 述半導體晶圓内部形成改質層之工序；
    6. 如 中 半 ⑷)藉由拉伸上述膠帶，切斷上述半導體晶圓之工序。 請求項5之半導體裝置之製造方法，其中上述⑹工序 ’使用紅外線攝影機由上述半導體晶圓背面辨識上述 導體晶圓主面之切斷區域。 如請求項1之半導體裝置之製造方法，其中上述⑷工序具 有以下工序： 〇1)辨識上述半導體晶圓主面之切斷區域之工序； (e2)在上述半導體晶圓背面上形成晶片附著層之工序； (e3)在上述（el)工序後，將第一切斷刀放在上述半導體 晶圓之切斷區域之上述晶片附著層上而加以切斷之工 序； (e4)利用由上述（ei)工序所得到之切斷區域的圖案資 料，由上述半導體晶圓背面將比上述第一切斷刀其寬度 更窄之第二切斷刀放在切斷區域上，切斷上述半導體晶 圓之工序。 8·如請求項1之半導體裝置之製造方法，其中上述（f)工序 中’將上述膠帶由與貼有上述半導體晶圓主面之面相反 100738.doc 200539338 的背面側吸取，在將上述膠帶主面與上述半導體晶片主 面之接觸狀態由面接觸改變成點接觸的狀態下，取出上 述半導體晶片。 9·如請求項1之半導體裝置之製造方法，其中具有： (g) 在上述（f)工序取出上述半導體晶片後，貼於輸送盤 之黏接膠帶上之工序； (h) 在將上述半導體晶片貼於上述輸送盤之黏接膠帶上 之狀態，輸送至所希望地方之工序。 • 1〇·如請求項9之半導體裝置之製造方法，其中上述輸送盤之 黏接膠帶具有照射紫外線，黏接性降低之特性。 11·如請求項9之半導體裝置之製造方法，其中上述輸送盤之 黏接膠帶在自由裝卸之狀態貼於上述輸送盤上。 12. 如請求項9之半導體裝置之製造方法，其中上述輸送盤之 黏接膠帶為透明。 13. 如請求項1之半導體裝置之製造方法’其中具有（g)在上述 (f)工序取出上述半導體晶片後，安裝於所希望之基板上 擊 之工序。 14_如請求項1之半導體裝置之製造方法，其中上述（d)工序後 之半導體晶圓之厚度為100 或比1〇〇 薄。 15·種半導體裝置之製造方法，其特徵為具有： • (a)準備具有主面及其相反面之背面的半導體晶圓之工 序； (b)在上述半導體晶圓主面上，形成具有半導體元件之 半導體晶片之工序； 100738.doc 200539338 (C)在上述半導體晶圓主面上，貼上外周設有框體之膠 帶之工序； (d) 在上述半導體晶圓主面上貼有上述膠帶的狀態下， 磨削上述半導體晶圓之背面後進行研磨之工序； (e) 將上述（d)工序後之半導體晶圓在其主面上貼有上 述膠帶的狀態下，出貨至外部之工序。 16.如請求項15之半導體裝置之製造方法，其中 在上述外部具有： 9 (f)在上述半導體晶圓主面上貼有上述膠帶的狀態下， 切斷上述半導體晶圓，分割成上述半導體晶片之工序； (g)取出上述（f)工序後之半導體晶片之工序。 17· —種半導體裝置之製造方法，其特徵為具有： (a) 準備具有主面及其相反面之背面的半導體晶圓之工 序； (b) 在上述半導體晶圓主面上，形成具有半導體元件之 半導體晶片之工序； (c) 在上述半導體晶圓主面上，貼上外周設有框體之膠 帶之工序； (d) 在上述半導體晶圓主面上貼有上述膠帶的狀態下， 磨削上述半導體晶圓之背面後進行研磨之工序； • (e)在上述半導體晶圓主面上貼有上述膠帶的狀態下， 切斷上述半導體晶圓，分割成上述半導體晶片之工序； (0將上述（e)工序後之半導體晶圓在其主面貼有上述膠 帶的狀態下，出貨至外部之工序。 100738.doc 200539338 18·如請求項17之半導體裝置之製造方法，其中 在上述外部，具有（g)取出上述（f)工序後之半導體晶片 後’安裝於所希望之基板上之工序。 19· 一種半導體裝置之製造方法，其特徵為具有以下工序： (a) 準備具有主面及其相反面之背面的半導體晶圓之工 序； (b) 在上述半導體晶圓主面上，形成具有半導體元件之 半導體晶片之工序； (C)磨削上述半導體晶圓之背面後進行研磨之工序； (d) 切斷上述半導體晶圓，分割成上述半導體晶片之工 序； (e) 取出上述（d)工序後之半導體晶片，貼於輸送盤之黏 接膠帶上之工序； (f) 將上述半導體晶片在貼於上述輸送盤之黏接膠帶上 的狀態下，輸送至所希望地方之工序。 2〇·如請求項19之半導體裝置之製造方法，其中上述（e)工序 具有將上述（d)工序後之半導體晶片藉由真空吸附手段吸 附的狀態下，移至上述輸送盤之所希望位置後，解除上 述真空吸附手段之真空吸引狀態，代之逆向噴射空氣， 藉此使上述半導體晶片由上述真空吸附手段分離而落下 至上述輸送盤之黏接膠帶側之工序。 21·如請求項19之半導體裝置之製造方法，其中上述輸送盤 之黏接膠帶具有照射紫外線，黏接性降低之特性。 22·如請求項19之半導體裝置之製造方法，其中上述輸送盤 100738.doc 200539338 之黏接膠帶在自由裝卸之狀態貼於上述輸送盤上。 23. 如請求項19之半導體裝置之製造方法，其中上述輸送盤 之黏接膠帶為透明，經由上述輸送盤之上述黏接膠帶檢 查上述半導體晶片之背面。 24. 如請求項19之半導體裝置之製造方法，其中具有在由上 述輸送盤取出上述半導體晶片後，安裝於所希望之基板 上之工序。 25·如請求項19之半導體裝置之製造方法，其中上述半導體 晶片之主面上形成有聚醯亞胺樹脂膜。 26.如請求項19之半導體裝置之製造方法，其中上述（e)工序 後之半導體晶圓之厚度為1〇〇 μπι或比1 〇〇 μιη薄。 100738.doc
TW094111539A 2004-05-20 2005-04-12 A manufacturing method of a semiconductor device TW200539338A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004150048A JP2005332982A (ja) 2004-05-20 2004-05-20 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
TW200539338A true TW200539338A (en) 2005-12-01

Family

ID=35375733

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094111539A TW200539338A (en) 2004-05-20 2005-04-12 A manufacturing method of a semiconductor device

Country Status (5)

Country Link
US (1) US20050260829A1 (zh)
JP (1) JP2005332982A (zh)
KR (1) KR20060048012A (zh)
CN (1) CN100407379C (zh)
TW (1) TW200539338A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI724010B (zh) * 2015-08-18 2021-04-11 日商荏原製作所股份有限公司 基板吸著方法、基板保持裝置、基板研磨裝置、彈性膜、基板保持裝置之基板吸著判定方法及壓力控制方法
TWI763844B (zh) * 2017-06-12 2022-05-11 日商信越半導體股份有限公司 研磨方法及研磨裝置
TWI785525B (zh) * 2015-08-18 2022-12-01 日商荏原製作所股份有限公司 基板吸著方法、基板保持裝置、基板研磨裝置、彈性膜、基板保持裝置之基板吸著判定方法及壓力控制方法
TWI843804B (zh) * 2019-02-13 2024-06-01 日商迪思科股份有限公司 確認方法

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6676878B2 (en) 2001-01-31 2004-01-13 Electro Scientific Industries, Inc. Laser segmented cutting
US20060091126A1 (en) * 2001-01-31 2006-05-04 Baird Brian W Ultraviolet laser ablative patterning of microstructures in semiconductors
US7910822B1 (en) * 2005-10-17 2011-03-22 Solaria Corporation Fabrication process for photovoltaic cell
US8153464B2 (en) * 2005-10-18 2012-04-10 International Rectifier Corporation Wafer singulation process
KR100675001B1 (ko) * 2006-01-04 2007-01-29 삼성전자주식회사 웨이퍼 다이싱 방법 및 그 방법을 이용하여 제조된 다이
KR100679684B1 (ko) * 2006-02-16 2007-02-06 삼성전자주식회사 외곽에 보호층이 형성된 웨이퍼 레벨 반도체 소자 제조방법
JP2007235069A (ja) * 2006-03-03 2007-09-13 Tokyo Seimitsu Co Ltd ウェーハ加工方法
JP5054933B2 (ja) * 2006-05-23 2012-10-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7494900B2 (en) * 2006-05-25 2009-02-24 Electro Scientific Industries, Inc. Back side wafer dicing
KR20080015363A (ko) 2006-08-14 2008-02-19 야마하 가부시키가이샤 웨이퍼 및 반도체 소자의 검사 방법 및 장치
JP4830772B2 (ja) * 2006-10-11 2011-12-07 ヤマハ株式会社 半導体チップの検査方法
JP4994757B2 (ja) * 2006-09-15 2012-08-08 三菱電機株式会社 半導体装置の製造方法、半導体ウエハおよび半導体装置
KR100825798B1 (ko) * 2006-12-29 2008-04-28 삼성전자주식회사 다이싱 방법
JP5122854B2 (ja) * 2007-04-13 2013-01-16 株式会社ディスコ デバイスの研削方法
WO2008125543A2 (en) * 2007-04-17 2008-10-23 Interuniversitair Microelektronica Centrum (Imec) Method for reducing the thickness of substrates
JP2010062375A (ja) * 2008-09-04 2010-03-18 Disco Abrasive Syst Ltd ウエーハの加工方法
KR101006526B1 (ko) * 2008-10-22 2011-01-07 주식회사 하이닉스반도체 웨이퍼 마운트 테이프, 이를 이용한 웨이퍼 가공 장치 및 방법
JP2010177277A (ja) * 2009-01-27 2010-08-12 Tokyo Seimitsu Co Ltd レーザーダイシング方法及びレーザーダイシング装置
JP4988815B2 (ja) * 2009-12-25 2012-08-01 日東電工株式会社 チップ保持用テープ、チップ状ワークの保持方法、チップ保持用テープを用いた半導体装置の製造方法、及び、チップ保持用テープの製造方法
JP5473655B2 (ja) * 2010-02-10 2014-04-16 株式会社ディスコ 裏面撮像テーブルユニット
JP2011245610A (ja) 2010-05-31 2011-12-08 Mitsubishi Electric Corp 半導体装置の製造方法
JP5993845B2 (ja) 2010-06-08 2016-09-14 ヘンケル アイピー アンド ホールディング ゲゼルシャフト ミット ベシュレンクテル ハフツング 先ダイシング法を行う微細加工されたウェーハへの接着剤の被覆
JP5645678B2 (ja) * 2011-01-14 2014-12-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
WO2012106223A2 (en) * 2011-02-01 2012-08-09 Henkel Corporation Pre-cut wafer applied underfill film on dicing tape
WO2012106191A2 (en) 2011-02-01 2012-08-09 Henkel Corporation Pre- cut wafer applied underfill film
JP5772092B2 (ja) * 2011-03-11 2015-09-02 富士電機株式会社 半導体製造方法および半導体製造装置
US8987898B2 (en) 2011-06-06 2015-03-24 International Rectifier Corporation Semiconductor wafer with reduced thickness variation and method for fabricating same
JP2013012690A (ja) * 2011-06-30 2013-01-17 Toshiba Corp 半導体ウエハの加工方法及び加工装置、並びに、半導体ウエハ
JP5583098B2 (ja) * 2011-09-28 2014-09-03 古河電気工業株式会社 脆性ウェハ加工用粘着テープ及びそれを用いた脆性ウェハの加工方法
US9371200B2 (en) * 2011-11-02 2016-06-21 Georg Schmitt Device the conveying and handling of products
JP6004705B2 (ja) * 2012-04-02 2016-10-12 株式会社ディスコ 接着フィルム付きチップの形成方法
JP5770677B2 (ja) * 2012-05-08 2015-08-26 株式会社ディスコ ウェーハの加工方法
US9266192B2 (en) 2012-05-29 2016-02-23 Electro Scientific Industries, Inc. Method and apparatus for processing workpieces
JP6265594B2 (ja) 2012-12-21 2018-01-24 ラピスセミコンダクタ株式会社 半導体装置の製造方法、及び半導体装置
JP5886821B2 (ja) * 2013-01-04 2016-03-16 ピーエスケー インコーポレイテッド 基板処理装置及び方法
CN103295893B (zh) * 2013-05-29 2016-12-28 华进半导体封装先导技术研发中心有限公司 一种晶圆级微组装工艺
US20160005653A1 (en) * 2014-07-02 2016-01-07 Nxp B.V. Flexible wafer-level chip-scale packages with improved board-level reliability
US20160167948A1 (en) * 2014-12-15 2016-06-16 W. L. Gore & Associates, Inc. Vent Attachment System For Micro-Electromechanical Systems
JP6532273B2 (ja) * 2015-04-21 2019-06-19 株式会社ディスコ ウェーハの加工方法
JP6820277B2 (ja) * 2015-05-07 2021-01-27 テクノプローベ エス．ピー．エー． 特に低減ピッチ用途のための、垂直プローブを有するテストヘッド
US20170084490A1 (en) * 2015-09-18 2017-03-23 Stmicroelectronics, Inc. Method for making ic with stepped sidewall and related ic devices
JP6685126B2 (ja) * 2015-12-24 2020-04-22 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
JP6608713B2 (ja) * 2016-01-19 2019-11-20 株式会社ディスコ ウエーハの加工方法
JP6685592B2 (ja) * 2016-03-03 2020-04-22 株式会社ディスコ ウェーハの加工方法
JP6619685B2 (ja) * 2016-04-19 2019-12-11 株式会社ディスコ ＳｉＣウエーハの加工方法
JP6669594B2 (ja) * 2016-06-02 2020-03-18 株式会社ディスコ ウエーハ生成方法
KR101831256B1 (ko) * 2016-07-01 2018-02-22 한미반도체 주식회사 반도체 스트립 정렬장치 및 반도체 스트립 정렬방법
KR102566170B1 (ko) * 2016-09-12 2023-08-10 삼성전자주식회사 웨이퍼 타공 장치
CN108091605B (zh) * 2017-12-06 2018-12-21 英特尔产品（成都）有限公司 一种降低晶圆误剥离的方法
JP7134561B2 (ja) * 2018-05-14 2022-09-12 株式会社ディスコ ウェーハの加工方法
JP7130323B2 (ja) * 2018-05-14 2022-09-05 株式会社ディスコ ウェーハの加工方法
JP7134560B2 (ja) * 2018-05-14 2022-09-12 株式会社ディスコ ウェーハの加工方法
CN109048504B (zh) * 2018-06-28 2020-01-14 华灿光电股份有限公司 一种晶圆的加工方法
DE102019211540A1 (de) * 2019-08-01 2021-02-04 Disco Corporation Verfahren zum bearbeiten eines substrats
CN112802734A (zh) * 2020-12-30 2021-05-14 长春长光圆辰微电子技术有限公司 硅片单侧膜淀积的方法
CN115602532B (zh) * 2022-12-13 2023-04-18 西北电子装备技术研究所(中国电子科技集团公司第二研究所) 一种实现晶片分离的方法及装置
WO2024161636A1 (ja) * 2023-02-03 2024-08-08 ヤマハ発動機株式会社 レーザ加工装置、レーザ加工方法、半導体チップおよび半導体チップの製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0774131A (ja) * 1993-09-02 1995-03-17 Matsushita Electric Ind Co Ltd ダイシング装置及び半導体チップの加工方法
DE19520238C2 (de) * 1995-06-02 1998-01-15 Beiersdorf Ag Selbstklebeband
EP0979852B1 (en) * 1998-08-10 2004-01-28 LINTEC Corporation A dicing tape and a method of dicing a semiconductor wafer
JP3816253B2 (ja) * 1999-01-19 2006-08-30 富士通株式会社 半導体装置の製造方法
JP2002043251A (ja) * 2000-07-25 2002-02-08 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
WO2003028072A1 (fr) * 2001-09-20 2003-04-03 Renesas Technology Corp. Procede de fabrication de dispositif semi-conducteur
JP3831287B2 (ja) * 2002-04-08 2006-10-11 株式会社日立製作所 半導体装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI724010B (zh) * 2015-08-18 2021-04-11 日商荏原製作所股份有限公司 基板吸著方法、基板保持裝置、基板研磨裝置、彈性膜、基板保持裝置之基板吸著判定方法及壓力控制方法
US11472000B2 (en) 2015-08-18 2022-10-18 Ebara Corporation Substrate adsorption method, substrate holding apparatus, substrate polishing apparatus, elastic film, substrate adsorption determination method for substrate holding apparatus, and pressure control method for substrate holding apparatus
TWI785525B (zh) * 2015-08-18 2022-12-01 日商荏原製作所股份有限公司 基板吸著方法、基板保持裝置、基板研磨裝置、彈性膜、基板保持裝置之基板吸著判定方法及壓力控制方法
TWI763844B (zh) * 2017-06-12 2022-05-11 日商信越半導體股份有限公司 研磨方法及研磨裝置
TWI843804B (zh) * 2019-02-13 2024-06-01 日商迪思科股份有限公司 確認方法

Also Published As

Publication number Publication date
CN100407379C (zh) 2008-07-30
US20050260829A1 (en) 2005-11-24
KR20060048012A (ko) 2006-05-18
CN1700424A (zh) 2005-11-23
JP2005332982A (ja) 2005-12-02

Similar Documents

Publication Publication Date Title
TW200539338A (en) A manufacturing method of a semiconductor device
US7482695B2 (en) Stack MCP and manufacturing method thereof
US20230369136A1 (en) Bonding surface validation on dicing tape
JP4769429B2 (ja) 半導体装置の製造方法
JP3831287B2 (ja) 半導体装置の製造方法
KR100506109B1 (ko) 접착성 테이프의 박리 기구, 접착성 테이프의 박리 장치,접착성 테이프의 박리 방법, 반도체 칩의 픽업 장치,반도체 칩의 픽업 방법, 반도체 장치의 제조 방법 및반도체 장치의 제조 장치
KR100517075B1 (ko) 반도체 소자 제조 방법
JP4848153B2 (ja) 半導体装置の製造方法
TW200303071A (en) Manufacturing method of semiconductor device
US20070275543A1 (en) Manufacturing method of a semiconductor device
WO2011108327A1 (ja) 再配列ウェーハの製造方法および半導体装置の製造方法
JP2000164534A (ja) ウェ―ハの分離装置及び方法
JP2003031524A (ja) 半導体装置およびその製造方法
JP2008028325A (ja) 半導体装置の製造方法
JP3933118B2 (ja) 半導体装置の製造方法および半導体装置の製造装置
KR20150092252A (ko) 반도체 패키징을 위한 방법 및 시스템
JP2001338932A (ja) 半導体装置及び半導体装置の製造方法
US9038264B2 (en) Non-uniform vacuum profile die attach tip
US9462694B2 (en) Spacer layer for embedding semiconductor die
JP3803214B2 (ja) 半導体装置の製造方法
JP2010040821A (ja) 半導体装置の製造方法及び半導体製造装置
US8232183B2 (en) Process and apparatus for wafer-level flip-chip assembly
TWI744768B (zh) 半導體裝置之製造方法
JP2013219245A (ja) 半導体装置の製造方法
JP2012028664A (ja) 半導体装置の製造方法