KR960039290A - 반도체 장치 - Google Patents
반도체 장치 Download PDFInfo
- Publication number
- KR960039290A KR960039290A KR1019960012693A KR19960012693A KR960039290A KR 960039290 A KR960039290 A KR 960039290A KR 1019960012693 A KR1019960012693 A KR 1019960012693A KR 19960012693 A KR19960012693 A KR 19960012693A KR 960039290 A KR960039290 A KR 960039290A
- Authority
- KR
- South Korea
- Prior art keywords
- wiring
- layer
- semiconductor device
- critical path
- wiring layer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5283—Cross-sectional geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
반도체 장치는 배선 지연 시간이 회로 전체의 동작 속도를 결정하는 크리티칼 패스에 상당하는 배선과, 크리티칼 패스 이외의 배선에 상당하는 배선으로서, 크리티칼 패스 배선과 다른 배선이 동일 배선층상에 형성되는 배선을 구비하며, 크리티칼 패스 배선의 적어도 한부분의 두께가 상기 다른 배선의 두께보다 크다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제6A도 내지 제7B도는 제5도의 반도체 장치를 제조하는 방법을 나타내는 사시단면도.
Claims (8)
- 배선 지연 시간이 회로 전체의 동작 속도를 결정하는 크리티칼 패스에 상당하는 배선과, 상기 크리티칼 패스 이외의 배선에 상당하는 배선으로서, 상기 크리티칼 패스 배선과 상기 다른 배선이 동일 배선층상에 형성되는 배선을 구비하여, 상기 크리티칼 패스 배선의 적어도 한부분의 두께가 상기 다른 배선의 두께보다 큰 것을 특징으로 하는 반도체 장치.
- 제1항에 있어서, 상기 크리티칼 패스 배선은 제1층과 상기 제1층상에 형성된 제2층을 구비하며, 상기 다른 배선은 상기 제1층을 구비하는 것을 특징으로 하는 반도체 장치.
- 제2항에 있어서, 상기 제1층은 상기 제2층과 동일한 도전 재료로 이루어진 것을 특징으로 하는 반도체 장치.
- 제2항에 있어서, 상기 제1층은 상기 제2층과 다른 도전물질로 이루어진 것을 특징으로 하는 반도체 장치.
- 제1항에 있어서, 상기 크리티칼 패스와 다른 경로 배선을 중첩하도록 형성된 상부 배선층과, 상기 상부 배선층과, 상기 크리티칼 패스 배선과 다른 경로 배선을 포함하는 상기 하부 배선층 사이에 형성된 관통홀을 추가로 구비하며, 상기 상부 배선층과 상기 하부 배선층은 상기 관통홀에 매입된 도전 물질에 의해 전기적으로 도전되는 것을 특징으로 하는 반도체 장치.
- 제2항에 있어서, 상기 크리티칼 패스 배선과 다른 경로 배선을 중첩하도록 형성된 상부 배선층과, 상기 상부 배선층과, 상기 크리티칼 패스 배선과 다른 경로 배선을 포함하는 하부 배선층 사이에 형성된 관통홀을 추가로 구비하며, 상기 상부 배선층과 상기 하부 배선층은 상기 관통홀에 매입된 도전 물질에 의해 전기적으로 도전되는 것을 특징으로 하는 반도체 장치.
- 제5항에 있어서, 상기 매입된 도전 물질이 상기 관통홀에 매입되도록 형성되는 상기 상부 배선층의 한부분으로 이루어지는 것을 특징으로 하는 반도체 장치.
- 제6항에 있어서, 상기 매입된 도전 물질이 상기 관통홀에 매입되도록 형성되는 상기 상부 배선층의 한부분으로 이루어지는 것을 특징으로 하는 반도체 장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7123183A JP2679680B2 (ja) | 1995-04-24 | 1995-04-24 | 半導体装置の製造方法 |
JP95-123183 | 1995-04-24 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR960039290A true KR960039290A (ko) | 1996-11-25 |
KR100200020B1 KR100200020B1 (ko) | 1999-06-15 |
Family
ID=14854250
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960012693A KR100200020B1 (ko) | 1995-04-24 | 1996-04-24 | 반도체 장치 |
Country Status (3)
Country | Link |
---|---|
US (2) | US5883433A (ko) |
JP (1) | JP2679680B2 (ko) |
KR (1) | KR100200020B1 (ko) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5910021A (en) * | 1994-07-04 | 1999-06-08 | Yamaha Corporation | Manufacture of semiconductor device with fine pattens |
JP3352851B2 (ja) * | 1995-07-31 | 2002-12-03 | 株式会社東芝 | 半導体集積回路装置の配線方法 |
US5953626A (en) * | 1996-06-05 | 1999-09-14 | Advanced Micro Devices, Inc. | Dissolvable dielectric method |
US5854515A (en) * | 1996-07-23 | 1998-12-29 | Advanced Micro Devices, Inc. | Integrated circuit having conductors of enhanced cross-sectional area |
US6266110B1 (en) * | 1996-07-30 | 2001-07-24 | Kawasaki Steel Corporation | Semiconductor device reeventing light from entering its substrate transistor and the same for driving reflection type liquid crystal |
JPH10107140A (ja) * | 1996-09-26 | 1998-04-24 | Nec Corp | 多層配線半導体装置とその製造方法 |
TW451450B (en) * | 1997-04-28 | 2001-08-21 | Koninkl Philips Electronics Nv | Method of manufacturing a semiconductor device with a multilayer wiring |
JPH10335458A (ja) * | 1997-05-30 | 1998-12-18 | Nec Corp | 半導体装置及びその製造方法 |
KR100249047B1 (ko) * | 1997-12-12 | 2000-03-15 | 윤종용 | 반도체 소자 및 그 제조 방법 |
JPH11220025A (ja) * | 1998-02-03 | 1999-08-10 | Rohm Co Ltd | 半導体装置およびその製造方法 |
US5918120A (en) * | 1998-07-24 | 1999-06-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for fabricating capacitor-over-bit line (COB) dynamic random access memory (DRAM) using tungsten landing plug contacts and Ti/TiN bit lines |
US6060383A (en) * | 1998-08-10 | 2000-05-09 | Nogami; Takeshi | Method for making multilayered coaxial interconnect structure |
JP2000106396A (ja) * | 1998-09-29 | 2000-04-11 | Sharp Corp | 半導体装置の製造方法 |
US6075293A (en) * | 1999-03-05 | 2000-06-13 | Advanced Micro Devices, Inc. | Semiconductor device having a multi-layer metal interconnect structure |
US6147404A (en) * | 1999-05-24 | 2000-11-14 | Advanced Micro Devices, Inc. | Dual barrier and conductor deposition in a dual damascene process for semiconductors |
JP3262164B2 (ja) | 1999-06-29 | 2002-03-04 | 日本電気株式会社 | 半導体装置及びその製造方法 |
US6413858B1 (en) * | 1999-08-27 | 2002-07-02 | Micron Technology, Inc. | Barrier and electroplating seed layer |
DE10011886A1 (de) * | 2000-03-07 | 2001-09-20 | Infineon Technologies Ag | Verfahren zur Herstellung einer Leiterstruktur für einen integrierten Schaltkreis |
US6399471B1 (en) | 2001-02-15 | 2002-06-04 | Chartered Semiconductor Manufacturing Ltd. | Assorted aluminum wiring design to enhance chip-level performance for deep sub-micron application |
US6598141B1 (en) * | 2001-03-08 | 2003-07-22 | Microsoft Corporation | Manipulating interior pointers on a stack during garbage collection |
US7067920B2 (en) * | 2002-01-22 | 2006-06-27 | Elpida Memory, Inc. | Semiconductor device and method of fabricating the same |
KR100480632B1 (ko) * | 2002-11-16 | 2005-03-31 | 삼성전자주식회사 | 반도체 소자의 금속 배선 형성 방법 |
US8020141B2 (en) * | 2004-12-06 | 2011-09-13 | Microsoft Corporation | Operating-system process construction |
CN104517937B (zh) * | 2013-09-29 | 2017-06-13 | 中芯国际集成电路制造(上海)有限公司 | 测试结构及其形成方法、测试方法 |
US9716035B2 (en) * | 2014-06-20 | 2017-07-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Combination interconnect structure and methods of forming same |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5045916A (en) * | 1985-01-22 | 1991-09-03 | Fairchild Semiconductor Corporation | Extended silicide and external contact technology |
JPH0831458B2 (ja) * | 1987-09-08 | 1996-03-27 | 三菱電機株式会社 | 超電導配線集積回路 |
US5220199A (en) * | 1988-09-13 | 1993-06-15 | Hitachi, Ltd. | Semiconductor integrated circuit device in which a semiconductor chip is mounted with solder bumps for mounting to a wiring substrate |
JPH02220464A (ja) * | 1989-02-22 | 1990-09-03 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2839579B2 (ja) * | 1989-10-02 | 1998-12-16 | 株式会社東芝 | 半導体装置及びその製造方法 |
KR940008936B1 (ko) * | 1990-02-15 | 1994-09-28 | 가부시끼가이샤 도시바 | 고순도 금속재와 그 성질을 이용한 반도체 장치 및 그 제조방법 |
GB2240949B (en) * | 1990-02-20 | 1993-10-20 | Xerox Corp | Fibre traps in copiers |
FR2663784B1 (fr) * | 1990-06-26 | 1997-01-31 | Commissariat Energie Atomique | Procede de realisation d'un etage d'un circuit integre. |
JPH04361568A (ja) * | 1991-06-10 | 1992-12-15 | Hitachi Ltd | 半導体記憶装置及びその製造方法 |
US5532516A (en) * | 1991-08-26 | 1996-07-02 | Lsi Logic Corportion | Techniques for via formation and filling |
JP2887985B2 (ja) * | 1991-10-18 | 1999-05-10 | 日本電気株式会社 | 半導体装置及びその製造方法 |
JPH05136125A (ja) * | 1991-11-14 | 1993-06-01 | Hitachi Ltd | クロツク配線及びクロツク配線を有する半導体集積回路装置 |
JP3063338B2 (ja) * | 1991-11-30 | 2000-07-12 | 日本電気株式会社 | 半導体装置およびその製造方法 |
JP3086747B2 (ja) * | 1992-05-07 | 2000-09-11 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
JP2924450B2 (ja) * | 1992-05-22 | 1999-07-26 | 日本電気株式会社 | 半導体装置 |
JP3688726B2 (ja) * | 1992-07-17 | 2005-08-31 | 株式会社東芝 | 半導体装置の製造方法 |
US5340774A (en) * | 1993-02-04 | 1994-08-23 | Paradigm Technology, Inc. | Semiconductor fabrication technique using local planarization with self-aligned transistors |
KR100300638B1 (ko) * | 1993-03-16 | 2001-11-22 | 가나이 쓰도무 | 고속반도체기억장치및그것을사용한데이타처리시스템 |
JP3256623B2 (ja) * | 1993-05-28 | 2002-02-12 | 株式会社東芝 | 半導体装置の製造方法 |
JP3214186B2 (ja) * | 1993-10-07 | 2001-10-02 | 三菱電機株式会社 | 半導体装置の製造方法 |
US5529953A (en) * | 1994-10-14 | 1996-06-25 | Toshiba America Electronic Components, Inc. | Method of forming studs and interconnects in a multi-layered semiconductor device |
-
1995
- 1995-04-24 JP JP7123183A patent/JP2679680B2/ja not_active Expired - Fee Related
-
1996
- 1996-04-24 US US08/636,962 patent/US5883433A/en not_active Expired - Fee Related
- 1996-04-24 KR KR1019960012693A patent/KR100200020B1/ko not_active IP Right Cessation
-
1997
- 1997-11-24 US US08/977,659 patent/US5990001A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2679680B2 (ja) | 1997-11-19 |
KR100200020B1 (ko) | 1999-06-15 |
US5990001A (en) | 1999-11-23 |
US5883433A (en) | 1999-03-16 |
JPH08293551A (ja) | 1996-11-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960039290A (ko) | 반도체 장치 | |
KR970003772A (ko) | 필름 캐리어, 필름 캐리어를 사용한 반도체 장치 및 반도체 소자를 장착하는 방법 | |
KR920005304A (ko) | 반도체집적회로장치의 배선접속구조 및 그 제조방법 | |
KR950007059A (ko) | 집적 회로 | |
WO2002013258A3 (en) | Backside contact for integrated circuit and method of forming same | |
KR910001945A (ko) | 반도체장치 | |
KR950004532A (ko) | 고집적 반도체 배선구조 및 그 제조방법 | |
KR910019209A (ko) | 반도체 집적회로 장치 | |
KR890016679A (ko) | 반도체장치 | |
KR880011927A (ko) | 반도체 기억장치 | |
KR920020618A (ko) | 반도체 장치의 배선 접속 구조 및 그 제조방법 | |
KR950012628A (ko) | 스크라이브라인영역을 위한 이중적 금속배선층들을 갖는 반도체장치 | |
KR900008658A (ko) | 반도체 장치 | |
KR840001778A (ko) | 반도체 집적회로 장치(半導體 集積回路 裝置) | |
KR950021526A (ko) | 반도체 장치 및 그의 제조방법 | |
KR920018849A (ko) | 반도체장치 및 그의 제조방법 | |
KR930022523A (ko) | 반도체장치 | |
KR900002321A (ko) | 고저항층을 가지는 반도체장치 | |
KR960032687A (ko) | 반도체 장치 및 그 제조 방법 | |
KR920015464A (ko) | 반도체 장치의 전극배선층 및 그 제조방법 | |
KR900001005A (ko) | 마스터 슬라이스(Master slice)방법을 사용하여 반도체 집적회로를 형성하는 방법 | |
KR970059789A (ko) | 액정 표시 장치의 전극배선 형성방법 | |
KR910008850A (ko) | 반도체 디바이스 | |
KR910017624A (ko) | 반도체집적회로장치 | |
KR950012613A (ko) | 반도체 장치 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20030224 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |