KR930022523A - 반도체장치 - Google Patents

반도체장치

Info

Publication number
KR930022523A
KR930022523A KR1019930006757A KR930006757A KR930022523A KR 930022523 A KR930022523 A KR 930022523A KR 1019930006757 A KR1019930006757 A KR 1019930006757A KR 930006757 A KR930006757 A KR 930006757A KR 930022523 A KR930022523 A KR 930022523A
Authority
KR
South Korea
Prior art keywords
wiring layer
semiconductor device
wiring
tungsten film
film
Prior art date
Application number
KR1019930006757A
Other languages
English (en)
Inventor
마사아끼 마에하라
Original Assignee
가나이 쯔또무
가부시끼가이샤 히다찌세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쯔또무, 가부시끼가이샤 히다찌세이사꾸쇼 filed Critical 가나이 쯔또무
Publication of KR930022523A publication Critical patent/KR930022523A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

반도체장치의 배선구조에 관한 것으로써, 접속구멍의 매립특성향상과 배선재료의 신뢰도의 향상을 도모하기 위해, 반도체기판의 주면상에 피착된 절연막중에 형성된 접속구멍상에 도전막을 퇴적해서 반도체소자간의 도통을 취하는 제1배선층재료의 적어도 하나의 층을 CVD법으로 형성하는 텅스텐막으로 한다. 이 구성에 의해서 CVD법으로 형성한 텅스텐막에 의해 접속구멍을 매립하는 것 또는 피착성의 향상이 가능하게 되어 접속구멍을 고신뢰도로 형성할 수 있다. 또, 텅스텐막을 사용하는 것에 의해 배선의 전자이동내성의 향상에 의한 고신뢰도를 도모할 수 있다.

Description

반도체 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예인 바이폴라트랜지스터를 포함하는 반도체장치의 주요부 단면도.
제2도는 본 발명의 제2실시예인 바이폴라트랜지스터를 포함하는 반도체장치의 주요부 단면도.
제3도는 본 발명의 제3실시예인 바이폴라트랜지스터를 포함하는 반도체장치의 주요부 단면도.
제4도는 본 발명의 제4실시예인 바이폴라트랜지스터를 포함하는 반도체장치의 주요부 단면도.

Claims (8)

  1. 반도체기판의 주면에 마련된 여러개의 바이폴라트랜지스터, 상기 여러개의 바이폴라트랜지스터를 덮도록 상기 반도체기판의 주면상에 마련된 절연막 및 상기 절연막상에 마련된 제1배선층을 가지며, 상기 제1배선층은 상기 절연막중에 마련된 여러개의 접속구멍을 통해서 상기 여러개의 바이폴라트랜지스터에 전기적으로 접속되고, 상기 제1배선층은 적어도 CVD법으로 형성된 제1텅스텐막을 포함하는 반도체장치.
  2. 특허청구의 범위 제1항에 있어서, 상기 제1배선층은 상기 CVD법으로 형성되는 제1텅스텐막외에 시퍼터법으로 형성되는 제2텅스텐막을 포함하는 반도체장치.
  3. 특허청구의 범위 제2항에 있어서, 상기 제1배선층은 상기 제2텅스텐막상에 상기 제1텅스텐막을 적층한 적층배선인 반도체장치.
  4. 특허청구의 범위 제1항에 있어서, 또 상기 제1배선층상에 마련된 제2배선층을 포함하며, 상기 제2배선층은 상기 제1배선층보다도 저저항값의 재료로 형성되어 있는 반도체 장치.
  5. 특허청구의 범위 제4항에 있어서, 상기 제2배선층은 알루미늄막을 포함하는 반도체장치.
  6. 특허청구의 범위 제5항에 있어서, 상기 제2배선층은 상기 알루미늄막의 상하에 형성된 텅스텐막을 또 포함하는 반도체장치.
  7. 특허청구의 범위 제3항에 있어서, 상기 제1배선층은 상기 제1 및 제2텅스텐막으로 이루어지는 적층배선상에 또 알루미늄막을 적층한 적층배선인 반도체장치.
  8. 특허청구의 범위 제7항에 있어서, 상기 제1배선층은 상기 알루미늄막상에 마련된 텅스텐막을 또 포함하는 반도체장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930006757A 1992-04-28 1993-04-22 반도체장치 KR930022523A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP92-109422 1992-04-28
JP4109422A JPH05304153A (ja) 1992-04-28 1992-04-28 半導体装置

Publications (1)

Publication Number Publication Date
KR930022523A true KR930022523A (ko) 1993-11-24

Family

ID=14509844

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930006757A KR930022523A (ko) 1992-04-28 1993-04-22 반도체장치

Country Status (3)

Country Link
US (1) US5350948A (ko)
JP (1) JPH05304153A (ko)
KR (1) KR930022523A (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5412250A (en) * 1993-09-24 1995-05-02 Vlsi Technology, Inc. Barrier enhancement at the salicide layer
KR100213402B1 (ko) * 1994-09-29 1999-08-02 니시무로 타이죠 전극배선재료 및 이를 이용한 전극배선기판
US5593905A (en) * 1995-02-23 1997-01-14 Texas Instruments Incorporated Method of forming stacked barrier-diffusion source and etch stop for double polysilicon BJT with patterned base link
JPH10303372A (ja) * 1997-01-31 1998-11-13 Sanyo Electric Co Ltd 半導体集積回路およびその製造方法
US6114744A (en) * 1997-03-14 2000-09-05 Sanyo Electric Company Semiconductor integration device and fabrication method of the same
FR2765398B1 (fr) * 1997-06-25 1999-07-30 Commissariat Energie Atomique Structure a composant microelectronique en materiau semi-conducteur difficile a graver et a trous metallises
US7180159B2 (en) * 2004-07-13 2007-02-20 Texas Instruments Incorporated Bipolar transistor having base over buried insulating and polycrystalline regions
KR102637849B1 (ko) * 2017-11-28 2024-02-19 삼성디스플레이 주식회사 도전 패턴, 이를 포함하는 표시장치 및 도전 패턴의 제조 방법
US11004685B2 (en) * 2018-11-30 2021-05-11 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-layer structures and methods of forming

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4107726A (en) * 1977-01-03 1978-08-15 Raytheon Company Multilayer interconnected structure for semiconductor integrated circuit
US4937657A (en) * 1987-08-27 1990-06-26 Signetics Corporation Self-aligned metallization for semiconductor device and process using selectively deposited tungsten
US5191405A (en) * 1988-12-23 1993-03-02 Matsushita Electric Industrial Co., Ltd. Three-dimensional stacked lsi

Also Published As

Publication number Publication date
US5350948A (en) 1994-09-27
JPH05304153A (ja) 1993-11-16

Similar Documents

Publication Publication Date Title
KR920015527A (ko) 반도체장치
KR970077228A (ko) 반도체 장치 및 반도체 장치를 포함하는 구조물
KR920020620A (ko) 반도체 집적회로장치의 배선접속구조 및 그 제조방법
KR930009050A (ko) 반도체 집적 회로 장치 및 그 제조 방법
KR890001178A (ko) 초전도재의 배선을 가지는 반도체장치
KR970060496A (ko) 반도체 장치 및 그 제조 방법
KR970013226A (ko) 금속 플로그로서 형성된 다층 배선을 갖는 반도체 장치 및 그 제조
KR920015588A (ko) 광 반도체장치
KR900013585A (ko) 반도체 소자의 제조방법
KR970023863A (ko) 반도체장치 및 그 제조방법
KR840002162A (ko) 반도체 장치(半導體裝置)
KR940015562A (ko) 액정표시소자 제조방법
KR920015577A (ko) 반도체장치
KR930022523A (ko) 반도체장치
KR900008668A (ko) 반도체 장치
KR970063804A (ko) 반도체장치 및 그 제조방법
KR900008658A (ko) 반도체 장치
KR950021526A (ko) 반도체 장치 및 그의 제조방법
KR910013507A (ko) 반도체장치의 제조방법
KR900005593A (ko) 반도체장치
KR910020886A (ko) 매립전극을 가지는 반도체장치 및 그의 제조방법
KR950012701A (ko) 박막 저항체를 갖는 반도체 장치
KR920018849A (ko) 반도체장치 및 그의 제조방법
KR900702571A (ko) 반도체 장치 및 반도체 기억장치
KR960032687A (ko) 반도체 장치 및 그 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid