KR950704789A - 전계 산화물 아일랜드가 제거되는 메모리 어레이 및 방법(memory array with field oxide islands eliminated and method) - Google Patents

전계 산화물 아일랜드가 제거되는 메모리 어레이 및 방법(memory array with field oxide islands eliminated and method)

Info

Publication number
KR950704789A
KR950704789A KR1019950702537A KR19950702537A KR950704789A KR 950704789 A KR950704789 A KR 950704789A KR 1019950702537 A KR1019950702537 A KR 1019950702537A KR 19950702537 A KR19950702537 A KR 19950702537A KR 950704789 A KR950704789 A KR 950704789A
Authority
KR
South Korea
Prior art keywords
cells
rows
cell
memory
programmed
Prior art date
Application number
KR1019950702537A
Other languages
English (en)
Other versions
KR100306500B1 (ko
Inventor
그라함 알. 월스텐홀름
Original Assignee
존 엠. 클락 3세
내쇼날 세미컨덕터 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 존 엠. 클락 3세, 내쇼날 세미컨덕터 코포레이션 filed Critical 존 엠. 클락 3세
Publication of KR950704789A publication Critical patent/KR950704789A/ko
Application granted granted Critical
Publication of KR100306500B1 publication Critical patent/KR100306500B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0491—Virtual ground arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

EPROM셀과 같은 프로그램 가능한 트랜지스터 셀의 어레이를 포함하는 전기적으로 프로그램가능한 비취발성 반도체 메모리(44)는 전기적 분리를 제공하기 위한 전계 산화물 아일랜드의 사용을 없앤다. 상기 셀은 X개의 행 및 Y개의 열로 배치되어 있으며 상기 행중 적어도 2개의 행에 있는 셀은 선택셀로서 지정되어 있고 나머지 셀은 메모리 셀로서 저장되어 있다. 상기 선택 셀(46)이 상기 메모리 셀(48)중 선택된 메모리 셀에 프로그래밍 전압을 공급하게 하는 제어 회로가 제공되어 있다. 상기 선택 셀중 교번 선택 셀은 저 한계(활성) 상태에 있는 인접한 선택 셀에 대하여 전기적 분리를 제공하도록 고 한계(불활성) 상태로 초기 프로그램된다.

Description

전계 산화물 아일랜드가 제거되는 메모리 어레이 및 방법(MEMORY ARRAY WITH FIELD OXIDE ISLANDS ELIMINATED AND METHOD)
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제8도는 본 발명에 따른 메모리 세그먼트의 개략도이다. 제9도는 본 발명에 따른 제8도 메모리의 세그먼트에 대한 평면도이다. 제12도는 본 발명의 단순화된 블록 선도이다.

Claims (14)

  1. Y개의 열 및 X개의 행으로 배치되어 있으며 메모리 셀로서 지정된 적어도 하나의 행 및 선택 셀로서 지정된 적어도 2개의 행을 포함하는 프로그램가능한 트랜지스터 셀 어레이, 및 상기 선택 셀이 상기 메모리 셀중 선택된 메모리 셀에 프로그래밍 전압을 공급하게 하는 제어 수단을 포함하는 전기적으로 프로그램 가능한 비휘발성 반도체 메모리.
  2. 제1항에 있어서, 상기 메모리는 전기적으로 소거가능하며 상기 제어 수단은 상기 선택 셀이 상기 메모리 셀에 메모리 소거 전압을 공급하게 하는 기능을 이행하는 전기적으로 프로그램가능한 비휘발성 반도체 메모리.
  3. 제1항에 있어서, 상기 트랜지스터 셀 각각은 부동 게이트 전극 및 제어 게이트 전극을 포함하는 전기적으로 프로그램가능한 비휘발성 반도체 메모리.
  4. 제1항에 있어서, 상기 프로그램 가능한 트랜지스터는 저 한계 상태 또는 고 한계 상태중 하나로 프로그램 가능하며 상기 적어도 2개의 행에 있고 상기 열에 있는 선택 셀은 고 및 저 한계 상태사이에서 교번하도록 프로그램되는 전기적으로 프로그램가능한 비휘발성 반도체 메모리.
  5. 제4항에 있어서, 상기 제어 수단에 기인하여 저 한계 상태로 프로그램된 선택 셀이 상기 프로그래밍 전압을 공급하며 상기 고 한계 상태로 프로그램된 선택 셀은 상기 저 한계 상태로 프로그램된 인접한 선택 셀 사이에 전기적 분리를 제공하는 기능을 이행하는 전기적으로 프로그램가능한 비휘발성 반도체 메모리.
  6. 제1항에 있어서, 선택 셀중 2개의 행은 서로에 인접 선택된 전기적으로 프로그램가능한 비휘발성 반도체 메모리.
  7. 제1항에 있어서, 상기 트랜지스터 셀 각각은 부동 게이트 전극 및 제어 게이트 전극을 포함하며 상기 행중 하나에 있는 선택 셀은 공통으로 접속된 제어 게이트 전극을 지니는 전기적으로 프로그램가능한 비휘발성 반도체 메모리.
  8. 고 또는 저 한계 전압 상태중 어느 하나로 프로그램가능하며, 메모리 셀로서 지정된 셀중 적어도 하나의 행 및 교번하는 고 및 저 한계 상태로 프로그램되는 행 및 열에 있는 선택 셀로서 지정된 셀중 적어도 2개의 행을 포함하는 Y개의 열 및 X개의 행으로 배치된 트랜지스터 셀의 어레이, 및 상기 저한계 상태로 프로그램된 선택 셀이 메모리 셀중 선택된 메모리 셀에 프로그래밍 전압을 공급하게 하며, 상기 고한계 상태로 프로그램된 선택 셀이 저 한계 상태로 프로그램된 인접한 선택 셀 사이에 전기적으로 분리를 제공하는 기능을 이행하게 하는 제어 수단을 포함하는 전기적으로 프로그램가능한 비휘발성 반도체 메모리.
  9. 제8항에 있어서, 상기 트랜지스터 셀 각각은 부동 게이트 및 제어게이트를 지니며, 상기 행중 하나에 배치된 선택 셀의 제어게이트는 공통으로 접속된 전기적으로 프로그램가능한 비휘발성 반도체 메모리.
  10. Y개의 열 및 X개의 행으로 배치된 프로그램 가능한 트랜지스터 셀의 어레이를 포함하는 비휘발성 반도체 메모리를 프로그램하는 방법에 있어서, 행 및 열을 따라 모두 교번하는 교번 저 및 고 한계 상태로 상기 어레이 중 적어도 2개의 행에 있는 셀을 프로그램하는 단계, 및 상기 교번 저 한계 상태 셀을 통해 프로그래밍 전압을 인가함으로써 상기 어레이의 나머지 셀중 선택된 셀을 프로그램하는 단계를 포함하는 비휘발성 반도체 메모리의 프로그램 방법.
  11. 제10항에 있어서, 상기 교번 상태로 프로그램된 어레이중 적어도 2개의 행은 인접한 행에 배치되어 있는 비휘발성 반도체 메모리의 프로그램 방법.
  12. 제10항에 있어서, 상기 트랜지스터 셀 각각은 부동 게이트 전극 및 제어 게이트 전극을 포함하는 비휘발성 반도체 메모리의 프로그램 방법.
  13. Y개의 열 및 X개의 행으로 배치되어 있는 프로그램 가능한 트랜지스터 셀의 어레이를 포함하며 상기 어레이중 적어도 2개의 행에 있는 셀이 행 및 열을 따라 모두 교번 고 한계 상태로 프로그램되어져 있고, 저 한계 살이 선택 셀로서 지정되어 있는 비휘발성 반도체 메모리를 프로그램하는 방법에 있어서, 상기 선택 셀이 프로그래밍 전압을 입력하는 단계 및 상기 프로그래밍 전압이 상기 적어도 2개의 항에 배치된 셀과는 달리 나머지 셀중 선택된 셀에 인가되도록 상기 선택 셀을 제어하는 단계를 포함하는 비휘발성 반도체 메모리의 프로그램 방법.
  14. 제13항에 있어서, 상기 트랜지스터 셀은 부동 게이트 및 제어 게이트 전극을 포함하는 비휘발성 반도체 메모리의 프로그램 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950702537A 1992-12-21 1993-12-21 전계산화물아일랜드가제거되는메모리어레이및방법 KR100306500B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US07/994120 1992-12-21
US07/994,120 US5319593A (en) 1992-12-21 1992-12-21 Memory array with field oxide islands eliminated and method
PCT/US1993/012452 WO1994015341A1 (en) 1992-12-21 1993-12-21 Memory array with field oxide islands eliminated and method

Publications (2)

Publication Number Publication Date
KR950704789A true KR950704789A (ko) 1995-11-20
KR100306500B1 KR100306500B1 (ko) 2001-11-30

Family

ID=25540304

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950702537A KR100306500B1 (ko) 1992-12-21 1993-12-21 전계산화물아일랜드가제거되는메모리어레이및방법

Country Status (6)

Country Link
US (3) US5319593A (ko)
EP (1) EP0674799B1 (ko)
JP (1) JPH08504994A (ko)
KR (1) KR100306500B1 (ko)
DE (1) DE69313300T2 (ko)
WO (1) WO1994015341A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100804179B1 (ko) * 2005-01-28 2008-02-18 인피니언 테크놀로지스 아게 비휘발성 메모리 셀들의 장치를 갖는 집적화된 반도체메모리 및 방법

Families Citing this family (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5719806A (en) * 1991-02-18 1998-02-17 Yamane; Masatoshi Memory cell array
KR940008722B1 (ko) * 1991-12-04 1994-09-26 삼성전자 주식회사 반도체 메모리 장치의 워드라인 드라이버 배열방법
JPH07147095A (ja) * 1993-03-31 1995-06-06 Sony Corp 半導体不揮発性記憶装置およびデコーダ回路
JP3450467B2 (ja) * 1993-12-27 2003-09-22 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
US5420818A (en) * 1994-01-03 1995-05-30 Texas Instruments Incorporated Static read only memory (ROM)
US5623443A (en) * 1994-03-11 1997-04-22 Waferscale Integration, Inc. Scalable EPROM array with thick and thin non-field oxide gate insulators
JP3450896B2 (ja) * 1994-04-01 2003-09-29 三菱電機株式会社 不揮発性メモリ装置
US5650960A (en) * 1994-05-18 1997-07-22 United Microelectronics Corporation Polysilicon programming memory cell
JP3397895B2 (ja) * 1994-07-05 2003-04-21 三洋電機株式会社 固体撮像素子
US5583808A (en) * 1994-09-16 1996-12-10 National Semiconductor Corporation EPROM array segmented for high performance and method for controlling same
KR960039402A (ko) * 1995-04-25 1996-11-25 죤.티. 레흐버그 집적 회로 장치
US5587949A (en) * 1995-04-27 1996-12-24 National Semiconductor Corporation Method for programming an ETOX EPROM or flash memory when cells of the array are formed to store multiple bits of data
US5646886A (en) * 1995-05-24 1997-07-08 National Semiconductor Corporation Flash memory having segmented array for improved operation
JP2871593B2 (ja) * 1996-05-30 1999-03-17 日本電気株式会社 半導体記憶装置およびその製造方法
US5793677A (en) * 1996-06-18 1998-08-11 Hu; Chung-You Using floating gate devices as select gate devices for NAND flash memory and its bias scheme
US5912489A (en) * 1996-06-18 1999-06-15 Advanced Micro Devices, Inc. Dual source side polysilicon select gate structure utilizing single tunnel oxide for NAND array flash memory
KR100238199B1 (ko) * 1996-07-30 2000-01-15 윤종용 플레쉬 이이피롬(eeprom) 장치 및 그 제조방법
IL125604A (en) 1997-07-30 2004-03-28 Saifun Semiconductors Ltd Non-volatile electrically erasable and programmble semiconductor memory cell utilizing asymmetrical charge
US6768165B1 (en) 1997-08-01 2004-07-27 Saifun Semiconductors Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
US6087221A (en) * 1997-08-22 2000-07-11 Micron Technology, Inc. Method of fabricating two dissimilar devices with diminished processing steps
US6430077B1 (en) 1997-12-12 2002-08-06 Saifun Semiconductors Ltd. Method for regulating read voltage level at the drain of a cell in a symmetric array
US6633499B1 (en) 1997-12-12 2003-10-14 Saifun Semiconductors Ltd. Method for reducing voltage drops in symmetric array architectures
US6633496B2 (en) 1997-12-12 2003-10-14 Saifun Semiconductors Ltd. Symmetric architecture for memory cells having widely spread metal bit lines
KR100262457B1 (ko) * 1998-05-04 2000-08-01 윤종용 반도체 장치의 오픈 드레인 입출력단 구조 및 그 제조방법
US6348711B1 (en) 1998-05-20 2002-02-19 Saifun Semiconductors Ltd. NROM cell with self-aligned programming and erasure areas
US6215148B1 (en) 1998-05-20 2001-04-10 Saifun Semiconductors Ltd. NROM cell with improved programming, erasing and cycling
US6713346B2 (en) * 1999-03-01 2004-03-30 Micron Technology, Inc. Methods of forming a line of flash memory cells
US6228782B1 (en) * 1999-05-11 2001-05-08 Advanced Micro Devices, Inc. Core field isolation for a NAND flash memory
US6429063B1 (en) 1999-10-26 2002-08-06 Saifun Semiconductors Ltd. NROM cell with generally decoupled primary and secondary injection
JP4697993B2 (ja) * 1999-11-25 2011-06-08 スパンション エルエルシー 不揮発性半導体メモリ装置の制御方法
US6928001B2 (en) * 2000-12-07 2005-08-09 Saifun Semiconductors Ltd. Programming and erasing methods for a non-volatile memory cell
US6396741B1 (en) * 2000-05-04 2002-05-28 Saifun Semiconductors Ltd. Programming of nonvolatile memory cells
US6490204B2 (en) 2000-05-04 2002-12-03 Saifun Semiconductors Ltd. Programming and erasing methods for a reference cell of an NROM array
US6275414B1 (en) * 2000-05-16 2001-08-14 Advanced Micro Devices, Inc. Uniform bitline strapping of a non-volatile memory cell
US6624022B1 (en) 2000-08-29 2003-09-23 Micron Technology, Inc. Method of forming FLASH memory
US6477083B1 (en) * 2000-10-11 2002-11-05 Advanced Micro Devices, Inc. Select transistor architecture for a virtual ground non-volatile memory cell array
US6614692B2 (en) 2001-01-18 2003-09-02 Saifun Semiconductors Ltd. EEPROM array and method for operation thereof
US6677805B2 (en) * 2001-04-05 2004-01-13 Saifun Semiconductors Ltd. Charge pump stage with body effect minimization
US6584017B2 (en) 2001-04-05 2003-06-24 Saifun Semiconductors Ltd. Method for programming a reference cell
US6636440B2 (en) 2001-04-25 2003-10-21 Saifun Semiconductors Ltd. Method for operation of an EEPROM array, including refresh thereof
US6643181B2 (en) 2001-10-24 2003-11-04 Saifun Semiconductors Ltd. Method for erasing a memory cell
US7098107B2 (en) 2001-11-19 2006-08-29 Saifun Semiconductor Ltd. Protective layer in memory device and method therefor
US6885585B2 (en) * 2001-12-20 2005-04-26 Saifun Semiconductors Ltd. NROM NOR array
US6583007B1 (en) 2001-12-20 2003-06-24 Saifun Semiconductors Ltd. Reducing secondary injection effects
US7190620B2 (en) * 2002-01-31 2007-03-13 Saifun Semiconductors Ltd. Method for operating a memory device
US6700818B2 (en) * 2002-01-31 2004-03-02 Saifun Semiconductors Ltd. Method for operating a memory device
US6975536B2 (en) * 2002-01-31 2005-12-13 Saifun Semiconductors Ltd. Mass storage array and methods for operation thereof
US6917544B2 (en) * 2002-07-10 2005-07-12 Saifun Semiconductors Ltd. Multiple use memory chip
US6826107B2 (en) * 2002-08-01 2004-11-30 Saifun Semiconductors Ltd. High voltage insertion in flash memory cards
US6730564B1 (en) * 2002-08-12 2004-05-04 Fasl, Llc Salicided gate for virtual ground arrays
US7136304B2 (en) 2002-10-29 2006-11-14 Saifun Semiconductor Ltd Method, system and circuit for programming a non-volatile memory array
US6967896B2 (en) * 2003-01-30 2005-11-22 Saifun Semiconductors Ltd Address scramble
US7178004B2 (en) 2003-01-31 2007-02-13 Yan Polansky Memory array programming circuit and a method for using the circuit
US7142464B2 (en) * 2003-04-29 2006-11-28 Saifun Semiconductors Ltd. Apparatus and methods for multi-level sensing in a memory array
TW591761B (en) * 2003-07-11 2004-06-11 Macronix Int Co Ltd NAND type binary nitride read only memory and the manufacturing method
US6885044B2 (en) * 2003-07-30 2005-04-26 Promos Technologies, Inc. Arrays of nonvolatile memory cells wherein each cell has two conductive floating gates
US7652930B2 (en) 2004-04-01 2010-01-26 Saifun Semiconductors Ltd. Method, circuit and system for erasing one or more non-volatile memory cells
US7366025B2 (en) * 2004-06-10 2008-04-29 Saifun Semiconductors Ltd. Reduced power programming of non-volatile cells
US20060036803A1 (en) * 2004-08-16 2006-02-16 Mori Edan Non-volatile memory device controlled by a micro-controller
US7638850B2 (en) 2004-10-14 2009-12-29 Saifun Semiconductors Ltd. Non-volatile memory structure and method of fabrication
US7399674B2 (en) * 2004-10-22 2008-07-15 Macronix International Co., Ltd. Method of fabricating NAND-type flash EEPROM without field oxide isolation
US7535765B2 (en) 2004-12-09 2009-05-19 Saifun Semiconductors Ltd. Non-volatile memory device and method for reading cells
US8053812B2 (en) 2005-03-17 2011-11-08 Spansion Israel Ltd Contact in planar NROM technology
US8400841B2 (en) 2005-06-15 2013-03-19 Spansion Israel Ltd. Device to program adjacent storage cells of different NROM cells
US7184313B2 (en) 2005-06-17 2007-02-27 Saifun Semiconductors Ltd. Method circuit and system for compensating for temperature induced margin loss in non-volatile memory cells
JP2007027760A (ja) 2005-07-18 2007-02-01 Saifun Semiconductors Ltd 高密度不揮発性メモリアレイ及び製造方法
US7668017B2 (en) 2005-08-17 2010-02-23 Saifun Semiconductors Ltd. Method of erasing non-volatile memory cells
US7808818B2 (en) 2006-01-12 2010-10-05 Saifun Semiconductors Ltd. Secondary injection for NROM
US7760554B2 (en) 2006-02-21 2010-07-20 Saifun Semiconductors Ltd. NROM non-volatile memory and mode of operation
US7692961B2 (en) 2006-02-21 2010-04-06 Saifun Semiconductors Ltd. Method, circuit and device for disturb-control of programming nonvolatile memory cells by hot-hole injection (HHI) and by channel hot-electron (CHE) injection
US8253452B2 (en) 2006-02-21 2012-08-28 Spansion Israel Ltd Circuit and method for powering up an integrated circuit and an integrated circuit utilizing same
US7701779B2 (en) 2006-04-27 2010-04-20 Sajfun Semiconductors Ltd. Method for programming a reference cell
US7652329B2 (en) * 2007-07-13 2010-01-26 Semiconductor Components Industries, Llc Vertical MOS transistor and method therefor
US7590001B2 (en) 2007-12-18 2009-09-15 Saifun Semiconductors Ltd. Flash memory with optimized write sector spares
JP4907563B2 (ja) * 2008-01-16 2012-03-28 パナソニック株式会社 半導体記憶装置
CN101866931A (zh) * 2010-05-19 2010-10-20 中国科学院微电子研究所 半导体结构及其形成方法
CN102347333B (zh) * 2010-08-03 2013-06-12 钜晶电子股份有限公司 单次可编程只读存储器及其制造方法与操作方法
FR2988513B1 (fr) * 2012-03-23 2014-11-21 Soitec Silicon On Insulator Cellule eprom

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54161853A (en) * 1978-06-12 1979-12-21 Seiko Epson Corp Read-only memory
JPS54161553A (en) * 1978-06-13 1979-12-21 Kawasaki Heavy Ind Ltd Electron beam welding method
US4342100A (en) * 1979-01-08 1982-07-27 Texas Instruments Incorporated Implant programmable metal gate MOS read only memory
US4295209A (en) * 1979-11-28 1981-10-13 General Motors Corporation Programming an IGFET read-only-memory
US4651302A (en) * 1984-11-23 1987-03-17 International Business Machines Corporation Read only memory including an isolation network connected between the array of memory cells and the output sense amplifier whereby reading speed is enhanced
AU5450386A (en) * 1986-02-07 1987-08-25 Silicon Communications Corp. Electrically erasable programmable logic array (eepla)
FR2604022B1 (fr) * 1986-09-16 1992-09-11 Eurotechnique Sa Memoire non volatile a grille flottante sans oxyde epais
US5050125A (en) * 1987-11-18 1991-09-17 Kabushiki Kaisha Toshiba Electrically erasable programmable read-only memory with NAND cellstructure
GB2215156B (en) * 1988-02-17 1991-11-27 Intel Corp Processor controlled command port architecture for flash memory
US4895520A (en) * 1989-02-02 1990-01-23 Standard Microsystems Corporation Method of fabricating a submicron silicon gate MOSFETg21 which has a self-aligned threshold implant
JP2885412B2 (ja) * 1989-03-06 1999-04-26 株式会社東芝 不揮発性半導体メモリ装置
US5065364A (en) * 1989-09-15 1991-11-12 Intel Corporation Apparatus for providing block erasing in a flash EPROM
KR930000869B1 (ko) * 1989-11-30 1993-02-08 삼성전자 주식회사 페이지 소거 가능한 플래쉬형 이이피롬 장치
US5204835A (en) * 1990-06-13 1993-04-20 Waferscale Integration Inc. Eprom virtual ground array
US5117389A (en) * 1990-09-05 1992-05-26 Macronix International Co., Ltd. Flat-cell read-only-memory integrated circuit
JP3060680B2 (ja) * 1990-11-30 2000-07-10 日本電気株式会社 不揮発性半導体記憶装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100804179B1 (ko) * 2005-01-28 2008-02-18 인피니언 테크놀로지스 아게 비휘발성 메모리 셀들의 장치를 갖는 집적화된 반도체메모리 및 방법

Also Published As

Publication number Publication date
US5512504A (en) 1996-04-30
KR100306500B1 (ko) 2001-11-30
EP0674799B1 (en) 1997-08-20
DE69313300T2 (de) 1998-02-12
JPH08504994A (ja) 1996-05-28
US5319593A (en) 1994-06-07
WO1994015341A1 (en) 1994-07-07
DE69313300D1 (de) 1997-09-25
EP0674799A1 (en) 1995-10-04
US5422844A (en) 1995-06-06

Similar Documents

Publication Publication Date Title
KR950704789A (ko) 전계 산화물 아일랜드가 제거되는 메모리 어레이 및 방법(memory array with field oxide islands eliminated and method)
KR960008739B1 (ko) 1개의 트랜지스터 메모리 셀의 어레이를 갖고 있는 전기적으로 소거가능하고 프로그램가능한 판독 전용 메모리
KR0170714B1 (ko) 낸드형 플래쉬 메모리 소자 및 그 구동방법
WO2017200710A1 (en) Flash memory array with individual memory cell read, program and erase
KR910019061A (ko) Eeprom 메모리 어레이를 소거하기 위한 회로 및 방법
KR960035654A (ko) 낸드구조를 가지는 불휘발성 반도체 메모리의 프로그램장치 및 방법
KR910006996A (ko) 비휘발성 메모리 어레이
US20070014157A1 (en) Semiconductor device including memory cells and current limiter
DE3176655D1 (en) Programmable memory cell and array
KR920010647A (ko) 블럭 소거 기능을 비휘발성 반도체 메모리 장치
KR890001101A (ko) 반도체 기억장치
JPS63211767A (ja) 半導体記憶装置
KR19980025154A (ko) 비휘발성 반도체 메모리 장치
FR2375692A1 (fr) Memoire semi-conductrice a grilles flottantes, programmable electriquement
EP0317323A3 (en) Programmable semiconductor memory
KR950034269A (ko) 비휘발성 반도체 메모리 장치
JPS63226966A (ja) 不揮発性半導体記憶装置
JPS6260266A (ja) 不揮発性半導体記憶装置
US5852577A (en) Electrically erasable and programmable read-only memory having a small unit for program and erase
JPS63268194A (ja) 不揮発性半導体メモリ
JPS63266886A (ja) 不揮発性半導体メモリ
US5787035A (en) Memory cell array
KR890015279A (ko) 집적 메모리 회로
JPS63268195A (ja) 不揮発性半導体メモリ
KR970051328A (ko) 분리된 소오스 라인을 가지는 비휘발성 기억소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120727

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20130729

Year of fee payment: 13

EXPY Expiration of term