CN102347333B - 单次可编程只读存储器及其制造方法与操作方法 - Google Patents
单次可编程只读存储器及其制造方法与操作方法 Download PDFInfo
- Publication number
- CN102347333B CN102347333B CN201010246163.XA CN201010246163A CN102347333B CN 102347333 B CN102347333 B CN 102347333B CN 201010246163 A CN201010246163 A CN 201010246163A CN 102347333 B CN102347333 B CN 102347333B
- Authority
- CN
- China
- Prior art keywords
- memory cell
- voltage
- memory
- programmable read
- doped region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 87
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000004020 conductor Substances 0.000 claims abstract description 78
- 238000002955 isolation Methods 0.000 claims abstract description 57
- 239000000758 substrate Substances 0.000 claims abstract description 55
- 230000002093 peripheral effect Effects 0.000 claims description 50
- 239000000463 material Substances 0.000 claims description 24
- 230000015572 biosynthetic process Effects 0.000 claims description 14
- 238000003860 storage Methods 0.000 claims description 8
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 239000012535 impurity Substances 0.000 description 9
- 238000002347 injection Methods 0.000 description 7
- 239000007924 injection Substances 0.000 description 7
- 239000000377 silicon dioxide Substances 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000000428 dust Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000007812 deficiency Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000005039 memory span Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
本申请公开了一种单次可编程只读存储器及其制造方法与操作方法。该单次可编程只读存储器具有设置于基底上的存储单元。此存储单元具有晶体管与反熔丝结构。反熔丝结构设置于隔离结构的沟槽顶角周围区域上(由掺杂区、介电层与导体层构成)。隔离结构的上表面低于基底表面，而暴露出沟槽顶角周围区域。导体层设置于隔离结构上并覆盖沟槽顶角周围区域。介电层设置于沟槽顶角周围区域且位于导体层与掺杂区之间。存储单元通过介电层是否崩溃来储存数字信息。
Description
技术领域
本发明涉及一种半导体存储器元件及其操作方法，且特别是涉及一种单次可编程只读存储器及其操作方法。
背景技术
非易失性存储器元件由于具有使存入的数据在断电后也不会消失的优点，所以已成为个人电脑和电子设备所广泛采用的一种存储器元件。
一般而言，依据读/写功能的差异，存储器可以简单地区分为两类：只读存储器(Read Only Memory；ROM)与随机存取存储器(Random AccessMemory，RAM)。只读存储器又可以细分为可擦除可编程只读存储器(Erasable Programmable ROM；EPROM)、电子式可擦除可编程只读存储器(Electrically Erasable Programmable ROM；EEPROM)、掩模式只读存储器(Mask ROM)、单次可编程只读存储器(One Time Programmable ROM；OTPROM)等。
对于EPROM及EEPROM而言，具有写入与擦除功能而为实际应用的优选选择，但是相对的工艺较为复杂且会使成本提高。
对于掩模式只读存储器而言，虽然工艺简单、成本较低，但是需以光掩模定义欲写入的数据，因此在使上用限制较多。
对于单次可编程只读存储器而言，由于可在存储器离开工厂后才写入数据，亦即可依照存储器配置的环境由使用者写入数据，因此其使用上较掩模式只读存储器更为方便。
当半导体进入深次微米(Deep Sub-Micron)的工艺时，元件的尺寸逐渐缩小，对于存储器元件而言，也就是代表存储单元尺寸愈来愈小。另一方面，随着信息电子产品(如电脑、移动电话、数码相机或个人数字助理(PersonalDigital Assistant，PDA))需要处理、储存的数据日益增加，在这些信息电子产品中所需的存储器容量也就愈来愈大。对于这种尺寸变小而存储器容量却需要增加的情形，如何制造尺寸缩小、高集成度，又能兼顾其品质的存储器元件是产业的一致目标。
基于上述的观点，故需要发展一种具有小型化、简单化、低生产成本的单次可编程只读存储器。
发明内容
有鉴于此，本发明提供一种单次可编程只读存储器，由于在隔离结构的沟槽顶角周围区域上设置反熔丝结构(由掺杂区、介电层与导体层构成)，因此可以缩小元件尺寸。
本发明提供一种单次可编程只读存储器的制造方法，可以利用现行的CMOS工艺制作出来，不但可以提高元件的集成度，还可有效地降低制造成本。
本发明提供一种单次可编程只读存储器的操作方法，在编程时利用此介电层是否崩溃使得存储单元具有单次写入的特性，且储存的数据具有非易失性。在读取时利用介电层是否崩溃所造成读取时位线的电压改变作为判读数字信息的依据。
本发明提出一种单次可编程只读存储器，具有设置于基底上的存储单元。该存储单元包括栅极、栅介电层、第一掺杂区与第二掺杂区、隔离结构、导体层、介电层。栅极设置于基底上。栅介电层设置于基底与栅极之间。第一掺杂区与第二掺杂区分别设置于栅极两侧的基底中。隔离结构设置于基底中，且与第一掺杂区相邻，其中隔离结构的上表面低于基底表面，而暴露出沟槽顶角周围区域。导体层设置于隔离结构上并覆盖沟槽顶角周围区域。介电层设置于沟槽顶角周围区域且位于导体层与第一掺杂区之间，其中存储单元通过介电层是否崩溃来储存数字信息。
在本发明的实施例中，上述第一掺杂区为漏极区，且导体层电性连接至位线；第二掺杂区为源极区，并电性连接至源极线。
在本发明的实施例中，上述第一掺杂区为源极区，且导体层电性连接至源极线；第二掺杂区为漏极区，并电性连接至位线。
在本发明的实施例中，上述第一掺杂区包括第三掺杂区与第四掺杂区，第三掺杂区设置于隔离结构与第四掺杂区之间，且位于导体层下方。
在本发明的实施例中，上述单次可编程只读存储器，还包括多个存储单元、多条字线、多条源极线、多条位线。多个存储单元排列成行列阵列，在行的方向上，相邻两个存储单元成镜像配置。多条字线分别连接同一列的多个存储单元的栅极。多条源极线分别连接同一列的多个存储单元的第二掺杂区。多条位线分别连接同一行的多个存储单元的导体层。
在本发明的实施例中，上述单次可编程只读存储器，还包括多个存储单元、多条字线、多条源极线、多条位线。多个存储单元排列成行列阵列，在行的方向上，相邻两个存储单元成镜像配置。多条字线分别连接同一列的多个存储单元的栅极。多条源极线分别连接同一列的多个存储单元的导体层。多条位线分别连接同一行的多个存储单元的第二掺杂区。
本发明提出一种单次可编程只读存储器的制造方法，包括下列步骤。提供基底，此基底中已形成隔离结构。于基底上形成第一介电层。移除部分第一介电层与部分隔离结构，使隔离结构的上表面低于基底表面，并暴露出沟槽顶角周围区域。于沟槽顶角周围区域形成第二介电层。于基底上形成栅极与导体层，其中导体层位于隔离结构上并覆盖沟槽顶角周围区域。于栅极两侧的基底中形成第一掺杂区与第二掺杂区，其中第一掺杂区、第二介电层与导体层构成熔丝结构。
在本发明的实施例中，上述第二介电层的形成方法包括热氧化法。
在本发明的实施例中，上述移除部分第一介电层与部分隔离结构的步骤之前，还包括于沟槽顶角周围区域形成第三掺杂区。
在本发明的实施例中，上述于基底上形成栅极与该导体层的方法为于基底上形成导体材料层，然后图案化导体材料层。
本发明提出一种单次可编程只读存储器的操作方法。单次可编程只读存储器至少包括：多个存储单元，排列成行列阵列，在行的方向上，相邻两个存储单元成镜像配置，各存储单元包括：具有第一掺杂区与第二掺杂区的晶体管、与第一掺杂区相邻且暴露出沟槽顶角周围区域的隔离结构、设置于隔离结构上并覆盖沟槽顶角周围区域的导体层、设置于沟槽顶角周围区域且位于导体层与第一掺杂区之间的介电层；多条字线分别连接同一列的多个存储单元的该栅极；多条源极线分别连接同一列的多个存储单元的导体层；多条位线，分别连接同一行的多个存储单元的第二掺杂区。单次可编程只读存储器的操作方法包括在进行编程操作时，在选定存储单元所耦接的选定字线施加第一电压，在选定存储单元所耦接的选定源极线施加第二电压，在选定存储单元所耦接的选定位线施加第三电压或使选定位线浮置，其中第一电压足以打开选定存储单元的晶体管的沟道，第二电压与第三电压的电压差足以使介电层崩溃。
在本发明的实施例中，上述第一电压为3.3伏特，上述电压差为6～9伏特。上述第二电压为6～9伏特。上述第三电压为0伏特。
在本发明的实施例中，上述单次可编程只读存储器的操作方法，还包括在进行编程操作时，在其他非选定位线施加第四电压，其中第二电压与第四电压的电压差不足以使介电层崩溃。
在本发明的实施例中，上述第四电压为6～9伏特。
在本发明的实施例中，上述单次可编程只读存储器的操作方法，还包括在进行读取操作时，在选定存储单元所耦接的选定字线施加第五电压，使选定存储单元所耦接的选定源极线接地，在选定存储单元所耦接的选定位线施加第六电压，以读取选定存储单元，其中第五电压足以打开选定存储单元的晶体管的沟道。
在本发明的实施例中，上述第五电压为3.3伏特，上述第六电压为1～4伏特。
本发明提出一种单次可编程只读存储器的操作方法。此单次可编程只读存储器至少包括：多个存储单元，排列成行列阵列，在行的方向上，相邻两个存储单元成镜像配置，各存储单元包括：具有第一掺杂区与第二掺杂区的晶体管、与第一掺杂区相邻且暴露出沟槽顶角周围区域的隔离结构、设置于隔离结构上并覆盖沟槽顶角周围区域的导体层、设置于沟槽顶角周围区域且位于导体层与第一掺杂区之间的介电层；多条字线分别连接同一列的多个存储单元的栅极；多条源极线分别连接同一列的多个存储单元的第二掺杂区；多条位线分别连接同一行的多个存储单元的导体层。单次可编程只读存储器的操作方法包括在进行编程操作时，在选定存储单元所耦接的选定字线施加第一电压，在选定存储单元所耦接的选定位线施加第二电压，在选定存储单元所耦接的选定源极线施加第三电压或使选定源极线浮置，其中第一电压足以打开选定存储单元的晶体管的沟道，第二电压与第三电压的电压差足以使介电层崩溃。
在本发明的实施例中，上述第一电压为3.3伏特。上述电压差为6～9伏特。上述第二电压为6～9伏特。上述第三电压为0伏特。
在本发明的实施例中，上述单次可编程只读存储器的操作方法，还包括在进行读取操作时，在选定存储单元所耦接的选定字线施加第四电压，使选定存储单元所耦接的选定源极线接地，在选定存储单元所耦接的选定位线施加第五电压，以读取选定存储单元，其中第四电压足以打开选定存储单元的晶体管的沟道。
在本发明的实施例中，上述第四电压为3.3伏特。上述第五电压为1～4伏特。
基于上述，本发明的单次可编程存储器，由于在隔离结构的沟槽角部周围区域上设置由掺杂区、介电层与导体层构成的反熔丝结构，因此可以缩小元件尺寸。而且，通过将反熔丝结构设置于沟槽顶角周围区域，使介电层容易崩溃，而可以降低操作电压。
本发明的单次可编程只读存储器的操作方法，在编程时利用介电层是否崩溃，使得存储单元具有单次写入的特性。在读取时利用介电层是否崩溃所造成读取时位线的电压改变作为判读数字信息的依据。
本发明的单次可编程只读存储器的制造方法，可以利用现行的CMOS工艺制作出来，不但可以提高元件的集成度，还可有效地降低制造成本。
为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举优选实施例，并配合附图，作详细说明如下。
附图说明
图1绘示为本发明的单次可编程只读存储器的等效电路图。
图2所绘示为本发明的单次可编程唯读存储单元的结构剖面图。
图3A所绘示为对存储器阵列进行编程操作的实例的示意图。
图3B所绘示为对存储器阵列进行读取操作的实例的示意图。
图4所绘示为另一实施例的本发明的单次可编程只读存储器的等效电路图。
图5A所绘示为对存储器阵列进行编程操作的实例的示意图。
图5B所绘示为对存储器阵列进行读取操作的实例的示意图。
图6A～图6E所绘示为本发明的单次可编程只读存储器的制造流程剖面图。
附图标记说明
100、200：基底
102、202：P型井区
104：晶体管
106、204：隔离结构
108、110、224：导体层
112、206、218：介电层
114、206a：栅介电层
116、222：栅极
118、118a、118b、120、214、228、230：掺杂区
122、216：沟槽顶角周围区域
124：反熔丝结构
208：掩模层
210：开口
212、226：杂质注入步骤
220：导体材料层
BL1～BL4：位线
M11～M44：存储单元
SL1～SL3：源极线
Vp1～Vp4、Vr1～Vr2：电压
WL1～WL4：字线
具体实施方式
图1绘示为本发明的单次可编程只读存储器的等效电路图。
请参照图1，本发明的单次可编程只读存储器例如是由多个存储单元阵列所构成。以下针对存储单元阵列做说明。在本实施例中，以4*4个存储单元所组成的存储单元阵列为例做说明，但是组成存储单元阵列的存储单元个数可依实际情况而变动，例如可由64个、256个、512个存储单元等组成存储单元阵列。在图1中，X方向定义为行方向，Y方向定义为列方向。
存储单元阵列包括多个存储单元M11～M44、多条字线WL1～WL4、多条源极线SL1～SL3、多条位线BL1～BL4。
首先，说明存储单元的结构。图2所绘示为本发明的单次可编程唯读存储单元的结构剖面图。在图2中以存储单元M11为例做说明。
请参照图2，存储单元M11包括基底100、P型井区102、晶体管104、隔离结构106、导体层108、导体层110和介电层112。
基底100例如是硅基底，P型井区102设置基底100中。
晶体管104设置于基底100的有源区中。此晶体管106例如包括栅介电层114、栅极116、掺杂区118和掺杂区120。
栅极116设置于基底100上，其材料例如是掺杂多晶硅，且栅极112作为存储单元的字线。栅介电层114设置于栅极116与基底100之间，其材料例如是氧化硅。掺杂区118、掺杂区120分别设置于栅极116两侧的基底100中，其掺杂型态例如是N型。掺杂区118例如是由掺杂区118a与掺杂区118b构成。掺杂区118设置于隔离结构106与掺杂区118b之间，且位于导体层110下方。
隔离结构104设置于基底100中，用以隔离出有源区。隔离结构104例如是浅沟槽隔离结构。隔离结构104与掺杂区118相邻，其中隔离结构104的上表面低于基底100表面，而暴露出沟槽顶角周围区域122。
导体层108设置于掺杂区120上。导体层110设置于隔离结构106上并覆盖沟槽顶角周围区域122。
介电层112设置于沟槽顶角周围区域122且位于导体层110与掺杂区118之间。由此在隔离结构106的沟槽顶角周围区域112上设置有包括掺杂区118、介电层112与导体层110的反熔丝结构124。存储单元100通过介电层112是否崩溃，来达到储存数字信息的目的，并使存储单元具有非易失特性。由于，反熔丝结构124设置于沟槽顶角周围区域122。经由此沟槽顶角周围区域122，可以利用尖端放电的原理，使电荷集中在沟槽顶角周围区域122处，使介电层112容易崩溃，而可以降低操作电压。介电层112的材料例如为氧化硅，其厚度优选的一个实例是低于栅介电层厚度的26埃至46埃。当然介电层112的材料也可以是其他介电材料，其具有相当于26埃至46埃的氧化硅的等效厚度。通过适当的选择介电层112的材料、厚度，可以控制存储器的崩溃电压及元件效能。
多个存储单元M11～M45在行方向上串联连接成存储单元行。举例来说，多个存储单元M11～M14串联连接成一个存储单元行；多个存储单元M21～M24串联连接成一个存储单元行；多个存储单元M31～M34串联连接成一个存储单元；多个存储单元M41～M44串联连接成一个存储单元行。在行的方向上，相邻两个存储单元成镜像配置，而且相邻两个存储单元会共用导体层110(参照图2)或掺杂区120(参照图2)。
在本实施例中，掺杂区118例如是漏极区，且导体层110例如电性连接至位线；掺杂区120例如是源极区，并电性连接至源极线。
多条字线WL1～WL4平行设置于基底上，并在列方向(Y方向)上延伸，分别连接同一列的存储单元的栅极。举例来说，字线WL1连接多个存储单元M11～M41的栅极；字线WL2连接多个存储单元M12～M42的栅极；字线WL3连接多个存储单元M13～M43的栅极；字线WL4连接多个存储单元M14～M44的控制栅极。
多条源极线SL1～SL3，平行设置于基底上，并在列方向(Y方向)上延伸，分别连接同一列的存储单元的源极区。举例来说，源极线SL1连接多个存储单元M11～M41的源极区；源极线SL2连接多个存储单元M12～M42、多个存储单元M13～M43的源极区；源极线SL4连接多个存储单元M14～M44的源极区。
多条位线BL1～BL3，平行设置于基底上，并在行方向(X方向)上延伸，分别连接同一行的存储单元的导体层。举例来说，位线BL1连接多个存储单元M11～M14的导体层；位线BL2连接多个存储单元M21～M24的导体层；位线BL3连接多个存储单元M31～M34的导体层；位线BL4连接多个存储单元M41～M44的导体层。
本发明的单次可编程存储器，在隔离结构106的沟槽角部周围区域122上设置包括掺杂区118、介电层112与导体层110的反熔丝结构124，通过介电层112是否崩溃，而决定导体层110(位线/源极线)与导体层108(源极线/位线)之间是否导通，来达到储存数字信息的目的，并使存储单元具有非易失特性。
而且，通过反熔丝结构124设置于沟槽顶角周围区域122。经由此沟槽顶角周围区域122，可以利用尖端放电的原理，使电荷集中在沟槽顶角周围区域122处，使介电层112容易崩溃，而可以降低操作电压。
此外，通过适当的选择介电层112的材料、厚度，也可以控制存储器的崩溃电压及元件效能。
接着说明本发明的单次可编程只读存储器的操作方法，其包括编程与数据读取等操作模式。就本发明的单次可编程只读存储器的操作方法而言，以下仅提供优选实施例作为说明。但本发明的非易失性存储器阵列的操作方法，并不限定于这些方法。在下述说明中以附图中存储单元M32为实例做说明。
图3A所绘示为对存储器阵列进行编程操作的实例的示意图。
请参照图3A，对选定的存储单元M32进行编程操作时，进行编程操作时，在选定存储单元M32所耦接的选定字线WL2施加电压Vp1，在选定存储单元M32所耦接的选定位线BL3施加电压Vp2，在选定存储单元M32所耦接的选定源极线SL2施加电压Vp3或使选定源极线SL2浮置。电压Vp1足以打开选定存储单元的晶体管的沟道，电压Vp1例如是3.3伏特。电压Vp2与电压Vp3的电压差足以使介电层崩溃。电压差例如为6～9伏特，电压Vp2例如是6～9伏特，电压Vp3例如为0伏特。
而且，其他未选定字线WL1、WL3、WL4、其他未选定位线BL1、BL2、BL4、其他未选定源极线SL1、SL3则为接地。
如图3A所示，在编程选定存储单元M32时，施加于选定字线WL2的3.3伏特电压打开晶体管的沟道，使施加于选定源极线SL2的0伏特电压传导至漏极区，且漏极区的电压维持约0伏特的电压。此时于选定位线BL3施加6～9伏特电压。因此，在选定位线BL3与漏极区之间产生大的电压差，而使介电层崩溃，而使存储单元M32被编程。
在进行上述编程操作时，对于与选定存储单元M32共用字线WL2与源极线SL2的其他非选定存储单元M12、M22、M42而言，由于这些非选定存储单元M12、M22、M42所耦接的非选定位线BL1、BL2、BL4接地，在非选定位线BL1、BL2、BL4与漏极区之间没有电压差，因此非选定存储单元M12、M22、M42不会被编程。
在进行上述编程操作时，对于与选定存储单元M32共用位线BL3的其他非选定存储单元M31、M33、M34而言，由于这些非选定存储单元M31、M33、M34所耦接的非选定字线WL1、WL3、WL4接地，在选定位线BL3与漏极区之间没有电压差，因此非选定存储单元M31、M33、M34不会被编程。
在上述实施例的单次可编程只读存储器的编程操作过程中，虽以存储单元阵列中单一存储单元为单位进行编程操作，然而本发明的非易失性存储器的编程操作也可通过各字线及各位线的控制，而以位元组、节区，或是区块为单位进行编码。
图3B所绘示为对存储器阵列进行读取操作的实例的示意图。
进行读取操作时，在选定存储单元M32所耦接的选定字线WL2施加电压Vr1，使选定存储单元M32所耦接的选定源极线SL2接地，在选定存储单元M32所耦接的选定位线BL3施加电压Vr2，以读取选定存储单元M32。电压Vr1足以打开选定存储单元M32的晶体管的沟道。电压Vr1例如是3.3伏特。电压Vr2例如是1～4伏特。
接着，在字线WL2施加例如是3.3伏特的电压，使晶体管的沟道打开。当介电层崩溃，使晶体管与位线BL3导通，电子由源极线SL2导走，因此位线BL3上的电压会变小。当介电层未崩溃，则晶体管与电极不会导通，电子不会由源极线SL2导掉，因此位线BL3上的电压会维持3.3V左右。因此，可通过读取出的位线上的电压来判断储存于此存储单元中的数字信息是「1」还是「0」。
在本发明的单次可编程只读存储器的操作模式中，其利用介电层是否崩溃造成位线与源极线之间是否导通，来判断数字信息。
图4绘示为另一实施例的本发明的单次可编程只读存储器的等效电路图。
图4所示的单次可编程只读存储器与图1的所示的单次可编程只读存储器的不同点在于，图2中所示的掺杂区118为源极区，且导体层110电性连接至源极线；掺杂区120为漏极区，并电性连接至位线。
多条字线WL1～WL4平行设置于基底上，并在列方向(Y方向)上延伸，分别连接同一列的存储单元的栅极。举例来说，字线WL1连接多个存储单元M11～M41的栅极；字线WL2连接多个存储单元M12～M42的栅极；字线WL3连接多个存储单元M13～M43的栅极；字线WL4连接多个存储单元M14～M44的控制栅极。
多条源极线SL1～SL3，平行设置于基底上，并在列方向(Y方向)上延伸，分别连接同一列的存储单元的导体层。举例来说，源极线SL1连接多个存储单元M11～M41、多个存储单元M12～M42的导体层；源极线SL2连接多个存储单元M13～M43、多个存储单元M14～M44的导体层。
多条位线BL1～BL3，平行设置于基底上，并在行方向(X方向)上延伸，分别连接同一行的存储单元的漏极区。举例来说，位线BL1连接多个存储单元M11～M14的漏极区；位线BL2连接多个存储单元M21～M24的漏极区；位线BL3连接多个存储单元M31～M34的漏极区；位线BL4连接多个存储单元M41～M44的漏极区。
接着说明本发明的单次可编程只读存储器的操作方法，其包括编程与数据读取等操作模式。在下述说明中以附图中存储单元M32为实例做说明。
图5A所绘示为对存储器阵列进行编程操作的实例的示意图。
请参照图5A，对选定的存储单元M32进行编程操作时，进行编程操作时，在选定存储单元M32所耦接的选定字线WL2施加电压Vp1，在选定存储单元M32所耦接的选定源极线SL1施加电压Vp2，在选定存储单元M32所耦接的选定位线BL3施加电压Vp3或使选定位线BL3浮置。电压Vp1足以打开选定存储单元的晶体管的沟道，电压Vp1例如是3.3伏特。电压Vp2与电压Vp3的电压差足以使介电层崩溃。电压差例如为6～9伏特，电压Vp2例如是6～9伏特，Vp3例如为0伏特。
而且，在编程选定存储单元M32时，其他未选定字线WL1、WL3、WL4、其他未选定源极线SL2为接地，其他未选定位线BL1、BL2、BL4施加电压Vp4。电压Vp2与电压Vp4的电压差不足以使介电层崩溃。电压Vp4例如是6～9伏特。
如图5A所示，在编程选定存储单元M32时，施加于选定字线WL2的3.3伏特电压打开晶体管的沟道，使施加于选定位线BL3的0伏特电压传导至源极区，且源极区的电压维持约0伏特的电压。此时于选定源极线SL1施加6～9伏特电压。因此，在选定源极线SL1与源极区之间产生大的电压差，而使介电层崩溃，而使存储单元M32被编程。
在进行上述编程操作时，对于与选定存储单元M32共用字线WL2与源极线SL1的其他非选定存储单元M12、M22、M42而言，由于这些非选定存储单元M12、M22、M42所耦接的非选定位线BL1、BL2、BL4施加6～9伏特电压，且非选定位线BL3的6～9伏特电压传导至源极区，在选定源极线SL1与源极区之间没有电压差，因此可以抑制非选定存储单元M12、M22、M42被编程。
在进行上述编程操作时，对于与选定存储单元M32共用位线BL3的其他非选定存储单元M31、M33、M34而言，由于这些非选定存储单元M31、M33、M34所耦接的非选定字线WL1、WL3、WL4接地，在选定源极线SL2与源极区之间没有电压差，因此非选定存储单元M31、M33、M34不会被编程。
在上述实施例的单次可编程只读存储器的编程操作过程中，虽以存储单元阵列中单一存储单元为单位进行编程操作，然而本发明的非易失性存储器的编程操作也可通过各字线及各位线的控制，而以位元组、节区，或是区块为单位进行编码。
图5B所绘示为对存储器阵列进行读取操作的实例的示意图。
进行读取操作时，在选定存储单元M32所耦接的选定字线WL2施加电压Vr1，使选定存储单元M32所耦接的选定源极线SL1接地，在选定存储单元M32所耦接的选定位线BL3施加电压Vr2，以读取选定存储单元M32。电压Vr1足以打开选定存储单元M32的晶体管的沟道。电压Vr1例如是3.3伏特。电压Vr2例如是1～4伏特。
接着，在字线WL2施加例如是3.3伏特的电压，使晶体管的沟道打开。当介电层崩溃，使晶体管与源极线SL1导通，电子由源极线SL1导掉，因此位线BL3上的电压会变小。当介电层未崩溃，则晶体管与电极不会导通，电子不会由源极线SL1导掉，因此位线BL3上的电压会维持3.3V左右。因此，可通过读取出的位线上的电压来判断储存于此存储单元中的数字信息是「1」还是「0」。
在本发明的单次可编程只读存储器的操作模式中，其利用介电层是否崩溃造成位线与源极线之间是否导通，来判断数字信息。
图6A～图6E所绘示为本发明的单次可编程只读存储器的制造流程剖面图。
请参照图6A，提供基底200，基底200例如是硅基底，在此基底200中已形成有P型井区202以及隔离结构204，以定义出有源区。P型井区202的形成方法例如是离子注入法。隔离结构204例如是浅沟槽隔离结构，可采用一般的浅沟槽隔离工艺制作而成。
接着，在基底200上依序形成介电层206。介电层206的材料例如是氧化硅，且介电层206的形成方法例如是热氧化法或化学气相沉积法。
请参照图6B，在基底200上形成一层掩模层208，此掩模层208具有开口210。开口210的宽度大于隔离结构204顶部宽度。掩模层208材料例如是光致抗蚀剂，掩模层208的形成方法例如是先于整个基底200上形成一层光致抗蚀剂材料层，然后进行曝光、显影而形成的。
然后，利用掩模层208作为掩模，进行杂质注入步骤212，以于隔离结构204周围的基底200形成掺杂区214。其中，注入的杂质例如是N型杂质。掺杂区214的形成方法例如是离子注入法。
请参照图6C，利用掩模层208作为掩模，移除部分介电层206与部分隔离结构204，使隔离结构204的上表面低于基底200表面，而暴露出隔离结构204以及沟槽顶角周围区域216。移除部分介电层206与部分隔离结构204的方法包括蚀刻法，例如干式蚀刻法或湿式蚀刻法。
请参照图6D，移除掩模层208。移除掩模层208的方法例如是湿式去光致抗蚀剂法或干式去光致抗蚀剂法。移除掩模层208后，在沟槽顶角周围区域216形成介电层218。此介电层218的材料例如为氧化硅，其形成方法例如是化学气相沉积法或热氧化法。介电层218的厚度包括26埃至46埃。当然，介电层218的材料也可以是其他介电材料。通过适当的选择介电层的材料、厚度，可以控制存储器的崩溃电压及元件效能。
然后，在基底200上形成导体材料层220。导体材料层220的材料例如是掺杂的多晶硅，此导体材料层220的形成方法例如是以临场注入杂质的方式形成的或者是利用化学气相沉积法形成一层未掺杂多晶硅层后，进行离子注入步骤形成。
请参照图6E，图案化导体材料层220及介电层206，以形成导体层224、栅极222及栅介电层206a。图案化导体材料层220及介电层206的方法例如是光刻与蚀刻技术。导体层224设置于隔离结构204上并覆盖沟槽顶角周围区域216。然后，进行杂质注入步骤226，已于栅极222两侧的基底200形成掺杂区228及掺杂区230。其中，注入的杂质例如是N型杂质。掺杂区214的形成方法例如是离子注入法。导体层224、介电层218以及掺杂区218(掺杂区228)构成反熔丝结构。
本实施例是以掺杂区218与掺杂区228在不同的杂质注入工艺中形成为例子作说明，当然掺杂区218与掺杂区228也可以在同一个杂质注入工艺中形成。
本发明的单次可编程只读存储器的制造方法，可以与已知的CMOS工艺相容，且工艺简单，而可以降低成本。而且，通过移除部分介电层206与部分隔离结构204，使隔离结构204的上表面低于基底200表面，而暴露出隔离结构204以及沟槽顶角周围区域216。于是，通过沟槽顶角周围区域216，可以利用尖端放电的原理，使电荷集中在转角部处，使介电层容易崩溃，而可以降低操作电压。
综上所述，本发明的单次可编程存储器，由于在隔离结构的沟槽角部周围区域上设置由掺杂区、介电层与导体层构成的反熔丝结构，因此可以缩小元件尺寸。
而且，通过反熔丝结构设置于沟槽顶角周围区域。经由此沟槽顶角周围区域，可以利用尖端放电的原理，使电荷集中在沟槽顶角周围区域处，使介电层容易崩溃，而可以降低操作电压。此外，通过适当的选择介电层的材料、厚度，也可以控制存储器的崩溃电压及元件效能。
本发明的单次可编程只读存储器的操作方法，在编程时利用介电层是否崩溃，而决定导体层(位线/源极线)与导体层(源极线/位线)之间是否导通，使得存储单元具有单次写入的特性，且储存的数据具有非易失性。在读取时利用介电层是否崩溃所造成读取时位线的电压改变作为判读数字信息的依据。
本发明的单次可编程只读存储器的制造方法，可以利用现行的CMOS工艺制作出来，不但可以提高元件的集成度，还可有效地降低制造成本。
虽然本发明已以优选实施例披露如上，然其并非用以限定本发明，任何本领域一般技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求所界定的为准。
Claims (26)
1.一种单次可编程只读存储器，具有设置于基底上的存储单元，该存储单元包括：
栅极，设置于该基底上；
栅介电层，设置于该基底与该栅极之间；
第一掺杂区与第二掺杂区，分别设置于该栅极两侧的该基底中；
隔离结构，设置于该基底中，且与该第一掺杂区相邻，其中该隔离结构的上表面低于该基底表面，而暴露出沟槽顶角周围区域；
导体层，设置于该隔离结构上并覆盖该沟槽顶角周围区域；以及
介电层，设置于该沟槽顶角周围区域且位于该导体层与该第一掺杂区之间，其中该存储单元通过该介电层是否崩溃来储存数字信息。
2.如权利要求1所述的单次可编程只读存储器，其中该第一掺杂区为漏极区，且该导体层电性连接至位线；该第二掺杂区为源极区，并电性连接至源极线。
3.如权利要求1所述的单次可编程只读存储器，其中该第一掺杂区为源极区，且该导体层电性连接至源极线；该第二掺杂区为漏极区，并电性连接至位线。
4.如权利要求1所述的单次可编程只读存储器，其中该第一掺杂区包括第三掺杂区与第四掺杂区，该第三掺杂区设置于该隔离结构与该第四掺杂区之间，且位于该导体层下方。
5.如权利要求1所述的单次可编程只读存储器，还包括：
多个该存储单元，排列成行列阵列，在行的方向上，相邻两个存储单元成镜像配置；
多条字线，分别连接同一列的该多个存储单元的该栅极；
多条源极线，分别连接同一列的该多个存储单元的该第二掺杂区；以及
多条位线，分别连接同一行的该多个存储单元的该导体层。
6.如权利要求1所述的单次可编程只读存储器，还包括：
多个该存储单元，排列成行列阵列，在行的方向上，相邻两个存储单元成镜像配置；
多条字线，分别连接同一列的该多个存储单元的该栅极；
多条源极线，分别连接同一列的该多个存储单元的该导体层；以及
多条位线，分别连接同一行的该多个存储单元的该第二掺杂区。
7.一种单次可编程只读存储器的制造方法，包括：
提供基底，该基底中已形成隔离结构；
于该基底上形成第一介电层；
移除部分该第一介电层与部分该隔离结构，使该隔离结构的上表面低于该基底表面，并暴露出沟槽顶角周围区域；
于该沟槽顶角周围区域形成第二介电层；
于该基底上形成栅极与导体层，其中该导体层位于该隔离结构上并覆盖该沟槽顶角周围区域；以及
于该栅极两侧的该基底中形成第一掺杂区与第二掺杂区，其中该第一掺杂区、该第二介电层与该导体层构成熔丝结构。
8.如权利要求7所述的单次可编程只读存储器的制造方法，其中该第二介电层的形成方法包括热氧化法。
9.如权利要求7所述的单次可编程只读存储器的制造方法，其中在移除部分该第一介电层与部分该隔离结构的步骤之前，还包括于该沟槽顶角周围区域形成第三掺杂区。
10.如权利要求7所述的单次可编程只读存储器的制造方法，其中于该基底上形成该栅极与该导体层的方法包括：
于该基底上形成导体材料层；以及
图案化该导体材料层。
11.一种单次可编程只读存储器的操作方法，该单次可编程只读存储器至少包括：多个存储单元，排列成行列阵列，在行的方向上，相邻两个存储单元成镜像配置，每个存储单元包括：具有第一掺杂区与第二掺杂区的晶体管、与该第一掺杂区相邻且暴露出沟槽顶角周围区域的隔离结构、设置于该隔离结构上并覆盖该沟槽顶角周围区域的导体层、设置于该沟槽顶角周围区域且位于该导体层与该第一掺杂区之间的介电层；多条字线，分别连接同一列的该多个存储单元的栅极；多条源极线，分别连接同一列的该多个存储单元的该导体层；多条位线，分别连接同一行的该多个存储单元的该第二掺杂区，该方法包括：
进行编程操作时，在选定存储单元所耦接的选定字线施加第一电压，在该选定存储单元所耦接的选定源极线施加第二电压，在该选定存储单元所耦接的选定位线施加第三电压或使该选定位线浮置，其中该第一电压足以打开该选定存储单元的该晶体管的沟道，该第二电压与该第三电压的电压差足以使该介电层崩溃。
12.如权利要求11所述的单次可编程只读存储器的操作方法，其中该第一电压为3.3伏特。
13.如权利要求11所述的单次可编程只读存储器的操作方法，其中该电压差为6～9伏特。
14.如权利要求11所述的单次可编程只读存储器的操作方法，其中该第二电压为6～9伏特，该第三电压为0伏特。
15.如权利要求11所述的单次可编程只读存储器的操作方法，还包括：
进行编程操作时，在其他非选定位线施加第四电压，其中该第二电压与该第四电压的电压差不足以使该介电层崩溃。
16.如权利要求15所述的单次可编程只读存储器的操作方法，其中该第四电压为6～9伏特。
17.如权利要求11所述的单次可编程只读存储器的操作方法，还包括：
进行读取操作时，在该选定存储单元所耦接的该选定字线施加第五电压，使该选定存储单元所耦接的选定源极线接地，在该选定存储单元所耦接的选定位线施加第六电压，以读取该选定存储单元，其中该第五电压足以打开该选定存储单元的该晶体管的沟道。
18.如权利要求17所述的单次可编程只读存储器的操作方法，其中该第五电压为3.3伏特。
19.如权利要求17所述的单次可编程只读存储器的操作方法，其中该第六电压为1～4伏特。
20.一种单次可编程只读存储器的操作方法，该单次可编程只读存储器至少包括：多个存储单元，排列成行列阵列，在行的方向上，相邻两个存储单元成镜像配置，每个存储单元包括：具有第一掺杂区与第二掺杂区的晶体管、与该第一掺杂区相邻且暴露出沟槽顶角周围区域的隔离结构、设置于该隔离结构上并覆盖该沟槽顶角周围区域的导体层、设置于该沟槽顶角周围区域且位于该导体层与该第一掺杂区之间的介电层；多条字线，分别连接同一列的该多个存储单元的栅极；多条源极线，分别连接同一列的该多个存储单元的该第二掺杂区；多条位线，分别连接同一行的该多个存储单元的该导体层，该方法包括：
进行编程操作时，在选定存储单元所耦接的选定字线施加第一电压，在该选定存储单元所耦接的选定位线施加第二电压，在该选定存储单元所耦接的选定源极线施加第三电压或使该选定源极线浮置，其中该第一电压足以打开该选定存储单元的该晶体管的沟道，该第二电压与该第三电压的电压差足以使该介电层崩溃。
21.如权利要求20所述的单次可编程只读存储器的操作方法，其中该第一电压为3.3伏特。
22.如权利要求20所述的单次可编程只读存储器的操作方法，其中该电压差为6～9伏特。
23.如权利要求20所述的单次可编程只读存储器的操作方法，其中该第二电压为6～9伏特，该第三电压为0伏特。
24.如权利要求20所述的单次可编程只读存储器的操作方法，还包括：
进行读取操作时，在该选定存储单元所耦接的该选定字线施加第四电压，使该选定存储单元所耦接的选定源极线接地，在该选定存储单元所耦接的选定位线施加第五电压，以读取该选定存储单元，其中该第四电压足以打开该选定存储单元的该晶体管的沟道。
25.如权利要求24所述的单次可编程只读存储器的操作方法，其中该第四电压为3.3伏特。
26.如权利要求24所述的单次可编程只读存储器的操作方法，其中该第五电压为1～4伏特。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010246163.XA CN102347333B (zh) | 2010-08-03 | 2010-08-03 | 单次可编程只读存储器及其制造方法与操作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010246163.XA CN102347333B (zh) | 2010-08-03 | 2010-08-03 | 单次可编程只读存储器及其制造方法与操作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102347333A CN102347333A (zh) | 2012-02-08 |
| CN102347333B true CN102347333B (zh) | 2013-06-12 |
Family
ID=45545833
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010246163.XA Active CN102347333B (zh) | 2010-08-03 | 2010-08-03 | 单次可编程只读存储器及其制造方法与操作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102347333B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI503824B (zh) * | 2013-09-13 | 2015-10-11 | Lin Chrong Jung | 記憶體陣列及其非揮發性記憶裝置 |
| CN110880350B (zh) * | 2018-09-06 | 2021-08-13 | 亿而得微电子股份有限公司 | 低电流电子抹除式可复写只读存储器阵列的操作方法 |
| CN116471841A (zh) * | 2022-01-10 | 2023-07-21 | 长鑫存储技术有限公司 | 半导体结构及其制造方法 |
| CN118522717A (zh) * | 2023-02-10 | 2024-08-20 | 长鑫存储技术有限公司 | 反熔丝结构及其形成方法、反熔丝阵列 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5422844A (en) * | 1992-12-21 | 1995-06-06 | National Semiconductor Corporation | Memory array with field oxide islands eliminated and method |
| CN1828906A (zh) * | 2005-02-28 | 2006-09-06 | 冲电气工业株式会社 | 半导体存储器件及其制造方法 |
-
2010
- 2010-08-03 CN CN201010246163.XA patent/CN102347333B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5422844A (en) * | 1992-12-21 | 1995-06-06 | National Semiconductor Corporation | Memory array with field oxide islands eliminated and method |
| CN1828906A (zh) * | 2005-02-28 | 2006-09-06 | 冲电气工业株式会社 | 半导体存储器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102347333A (zh) | 2012-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7091551B1 (en) | Four-bit FinFET NVRAM memory device | |
| KR101517647B1 (ko) | 비휘발성 메모리 어레이 | |
| US7433243B2 (en) | Operation method of non-volatile memory | |
| US20120008364A1 (en) | One time programmable memory and the manufacturing method and operation method thereof | |
| KR100436673B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP5259081B2 (ja) | 単一ゲート構造を有するｅｅｐｒｏｍ、該ｅｅｐｒｏｍの動作方法及び該ｅｅｐｒｏｍの製造方法 | |
| KR100553631B1 (ko) | 불휘발성 반도체 기억 장치 | |
| US7271063B2 (en) | Method of forming FLASH cell array having reduced word line pitch | |
| CN104979358A (zh) | 单一多晶硅层非易失性存储器的阵列结构 | |
| US7898856B2 (en) | Memory cell heights | |
| KR20160101587A (ko) | 전하 트랩 불휘발성 메모리소자 및 그 제조방법과, 전하 트랩 불휘발성 메모리소자의 동작방법 | |
| KR101309876B1 (ko) | 비휘발성 메모리 어레이 | |
| US7813203B2 (en) | Semiconductor memory device and method of manufacturing of the same | |
| JP4557950B2 (ja) | 不揮発性半導体記憶置 | |
| CN102347333B (zh) | 单次可编程只读存储器及其制造方法与操作方法 | |
| US9543139B2 (en) | In-situ support structure for line collapse robustness in memory arrays | |
| JP6623247B2 (ja) | フラッシュメモリおよびその製造方法 | |
| KR100482714B1 (ko) | 트랜지스터,트랜지스터어레이,반도체메모리및트랜지스터어레이의제조방법 | |
| JP4034594B2 (ja) | 不揮発性半導体メモリ | |
| JP4592575B2 (ja) | 不揮発性半導体メモリとその製造方法 | |
| TW202341438A (zh) | 低功耗的多次可編程非易失性記憶單元及其記憶體 | |
| TW202341154A (zh) | 低功耗的多次可編程非易失性記憶單元及其記憶體 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: Hsinchu Science Park, Taiwan, China Patentee after: Lijing Jicheng Electronic Manufacturing Co., Ltd. Address before: Hsinchu Science Park, Taiwan, China Patentee before: Maxchip Electronics Corp. |