KR920010647A - 블럭 소거 기능을 비휘발성 반도체 메모리 장치 - Google Patents

블럭 소거 기능을 비휘발성 반도체 메모리 장치 Download PDF

Info

Publication number
KR920010647A
KR920010647A KR1019910020683A KR910020683A KR920010647A KR 920010647 A KR920010647 A KR 920010647A KR 1019910020683 A KR1019910020683 A KR 1019910020683A KR 910020683 A KR910020683 A KR 910020683A KR 920010647 A KR920010647 A KR 920010647A
Authority
KR
South Korea
Prior art keywords
memory
memory block
voltage
memory cell
unselected
Prior art date
Application number
KR1019910020683A
Other languages
English (en)
Other versions
KR950014822B1 (ko
Inventor
도모하루 다나까
요시히사 이와따
고지 사꾸이
마사끼 모모도미
Original Assignee
아오이 죠이찌
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아오이 죠이찌, 가부시끼가이샤 도시바 filed Critical 아오이 죠이찌
Publication of KR920010647A publication Critical patent/KR920010647A/ko
Application granted granted Critical
Publication of KR950014822B1 publication Critical patent/KR950014822B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories

Landscapes

  • Read Only Memory (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

내용 없음

Description

블럭 소거 기능을 비휘발성 반도체 메모리 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 한 양호한 실시예에 따라 블럭 소거형 NAND셀 EEPROM의 전체 장치를 도시한 회로도,
제2도는 제1도에 도시된 다수의 NAND 셀 유니트를 한정하는 행과 열에 배열된 메모리 셀 트랜지스터 어레이의 주요 부분을 도시한 회로도.

Claims (9)

  1. 각각의 메모리 셀의 캐리어 저장층(30)과 제어 게이트(32)를 가지고 있는 메모리 셀 트랜지스터, 각각의 메모리 블럭에서 메모리 셀의 행과 연결된 프로그램 라인(WL), 및 각각의 메모리 블럭에서 메모리 셀의 열과 연결된 데이타 전송 라인을 포함하고 있으며, 다수의 메모리 블럭(MB)로 분할된 메모리 셀의 행과 열의 어레이를 포함하고 있는 전기적으로 소거 가능하고 프로그램 가능한 반도체 메모리 장치에 있어서, 상기 반도체 메모리 장치가 1개의 선택된 상기 메모리 블럭으로 하여금 소거 동작을 시키고, 반면에 잔류되어 있는 상기 메모리 블럭으로 하여금 비선택된 메모리 블럭과 같이 데이타 저장 상태에서 변경되지 않도록 유지시켜 주기 위한 소거 수단(18,22,24,26,28)을 포함하고, 상기 소거 수단이 캐리어 저장층으로 캐리어가 이동하거나 또는 캐리어 저장층으로부터 캐리어가 이동되도록 하기 위해 메모리 블럭에서 메모리 셀 트랜지스터의 제어 게이트(32)에 적절한 전압을 선택적으로 인가시키고, 반면에 비선택된 메모리 블럭에서 메모리 셀 트랜지스터의 내부 전계가 캐리어의 이동을 방지할 정도로 충분히 약하게 되도록 해주기 위한 전압 인가 수단(18,22,24)을 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  2. 제1항에 있어서, 반도체 기판(12), 및 상기 기판내의 반도체 웰 영역(14)를 포함하고, 상기 웰 영역은 상기 기판과 다른 도전성 형태로 되고, 상기 메모리 셀의 어레이(16)이 상기 웰 영역에 배열되는 것을 특징으로 하는 반도체 메모리 장치.
  3. 제2항에 있어서, 상기 전압 인가 수단(18,22,24)가 접지 전위를 상기 선택된 메모리 블럭에서 메모리 셀 트랜지스터의 상기 제어 게이트에 인가시키고, 반면에 상기 비 선택된 메모리 블럭에서 캐리어 저장층과 상기 웰 영역 사이의 전위차가 실제로 0이 되도록 사전 선택된 전위(VppE)를 상기 비 선택된 메모리 블럭에서 메모리 셀 트랜지스터의 제어 게이트와 상기 웰 영역(14)에 인가시키는 것을 특징으로 하는 반도체 메모리 장치.
  4. 제3항에 있어서, 각각의 상기 메모리 블럭에서 상기 메모리 셀 트랜지스터가 각각 연결된 상기 데이타 전송라인과 함께 메모리 셀 트랜지스터의 다수의 직렬 회로(U)에 배열되는 것을 특징으로 하는 반도체 메모리 장치.
  5. 제4항에 있어서, 제어 게이트를 가지고 있고, 1개의 상기 직렬 회로가 관련된 대응하는 데이타 전송 라인에 접속되도록 선택적으로 턴 온시키기 위해 메모리 셀 트랜지스터의 상기 직렬 회로(U)에 배열된 스위칭 트랜지스터 수단(S1), 및 상기 제어 게이트에 접속된 제어 라인(SG1)을 포함하고, 상기 전압 인가 수단이 같은 전압 인가 동안에 상기 사전 선택된 전위(VppE)를 갖는 상기 제어 라인을 상기 비 선택된 메모리 블럭에서 메모리 셀 트랜지스터의 상기 제어 게이트와 상기 웰 영역에 인가시키는 것을 특징으로 하는 반도체 메모리 장치.
  6. 제5항에 있어서, 상기 선택된 메모리 블럭이 소거 동작되는 동안에, 상기 비 선택된 메모리 블럭에서 메모리 셀 트랜지스터와 관련된 프로그램 라인, 각각의 선택된 메모리 블럭과 비 선택된 메모리 블럭의 상기 제어 라인(SG1), 및 상기 웰 영역 상의 가변 전압 사이에서의 전위 변동이 상기 메모리 장치에서 외부로부터 공급될 전력 공급 전압보다 크기가 더 작게 되도록 하기 위한 전위 변동 제거기 수단(22,26)을 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  7. 제6항에 있어서, 상기 전위 변동 제거기 수단이 상기 비 선택된 메모리 블럭에서 상기 프로그램 라인, 각각의 선택된 메모리 블럭과 비 선택된 메모리 블럭에서 상기 제어 라인(SG1), 및 상기 웰 영역에 공통으로 공급된 상기 사전 선택된 전위의 전압을 발생시키기 위한 공통 전압 발생기 수단(26)을 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  8. 제6항에 있어서, 상기 전위 변동 제거기 수단이 상기 비 선택된 메모리 블럭에서 상기 프로그램 라인, 각각의 선택된 메모리 블럭과 비 선택된 메모리 블럭에서 상기 제어 라인(SG1), 및 상기 웰 영역을 소거 동작 종료시에 실제로 동시에 방전시켜 주기 위한 방전 제어기 수단(22)를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  9. 제7항에 있어서, 상기 공통 전압 발생기 수단이 상기 사전 선택된 전위의 상기 전압과 같은 상기 전력 공급 전압보다 전위적으로 크기가 더 큰 부트스트랩 전압을 생성시키기 위한 전압 부스터 회로(26)을 포함하는 것을 특징으로 하는 반도체 메모리 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910020683A 1990-11-21 1991-11-20 블럭 소거 기능을 갖는 비휘발성 반도체 메모리 장치 KR950014822B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP31839790A JP3204666B2 (ja) 1990-11-21 1990-11-21 不揮発性半導体記憶装置
JP90-318397 1990-11-21

Publications (2)

Publication Number Publication Date
KR920010647A true KR920010647A (ko) 1992-06-27
KR950014822B1 KR950014822B1 (ko) 1995-12-15

Family

ID=18098701

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910020683A KR950014822B1 (ko) 1990-11-21 1991-11-20 블럭 소거 기능을 갖는 비휘발성 반도체 메모리 장치

Country Status (4)

Country Link
US (1) US5280454A (ko)
JP (1) JP3204666B2 (ko)
KR (1) KR950014822B1 (ko)
DE (1) DE4132826C2 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5430859A (en) * 1991-07-26 1995-07-04 Sundisk Corporation Solid state memory system including plural memory chips and a serialized bus
US5592415A (en) * 1992-07-06 1997-01-07 Hitachi, Ltd. Non-volatile semiconductor memory
KR960000616B1 (ko) * 1993-01-13 1996-01-10 삼성전자주식회사 불휘발성 반도체 메모리 장치
US5424992A (en) * 1993-08-25 1995-06-13 Texas Instruments Incorporated, A Delaware Corporation Method and device for detecting and controlling an array source signal discharge for a memory erase operation
JPH07161845A (ja) * 1993-12-02 1995-06-23 Nec Corp 半導体不揮発性記憶装置
EP0757356B1 (en) * 1995-07-31 2001-06-06 STMicroelectronics S.r.l. Flash EEPROM with controlled discharge time of the word lines and source potentials after erase
US5818764A (en) * 1997-02-06 1998-10-06 Macronix International Co., Ltd. Block-level wordline enablement to reduce negative wordline stress
WO1998035344A2 (en) * 1997-02-12 1998-08-13 Hyundai Electronics America, Inc. A nonvolatile memory structure
KR100251636B1 (ko) * 1997-04-10 2000-05-01 윤종용 소형컴퓨터시스템인터페이스방식접속을위한메모리장치
JPH11177071A (ja) * 1997-12-11 1999-07-02 Toshiba Corp 不揮発性半導体記憶装置
JP3892612B2 (ja) 1999-04-09 2007-03-14 株式会社東芝 半導体装置
JP3730508B2 (ja) * 2000-11-13 2006-01-05 株式会社東芝 半導体記憶装置およびその動作方法
US6795348B2 (en) * 2002-05-29 2004-09-21 Micron Technology, Inc. Method and apparatus for erasing flash memory
US7272053B2 (en) * 2004-11-18 2007-09-18 Freescale Semiconductor, Inc. Integrated circuit having a non-volatile memory with discharge rate control and method therefor
KR100706797B1 (ko) * 2005-08-23 2007-04-12 삼성전자주식회사 각각의 워드 라인에 다른 레벨의 소거 전압을 인가하는낸드 플래시 메모리 장치
KR100782942B1 (ko) 2006-02-08 2007-12-07 삼성전자주식회사 일정한 소거수행시간을 제공하는 소거전압 발생회로 및이를 포함하는 불휘발성 반도체 메모리 장치
US7969783B2 (en) * 2007-06-15 2011-06-28 Micron Technology, Inc. Memory with correlated resistance
WO2009004535A2 (en) * 2007-06-29 2009-01-08 Nxp B.V. Static memory devices
US9142305B2 (en) * 2012-06-28 2015-09-22 Sandisk Technologies Inc. System to reduce stress on word line select transistor during erase operation
US9196367B2 (en) 2014-04-02 2015-11-24 Ememory Technology Inc. Non-volatile memory apparatus and erasing method thereof
JP7242285B2 (ja) * 2018-12-19 2023-03-20 キオクシア株式会社 半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3689475T2 (de) * 1986-06-27 1994-04-28 Nec Corp Halbleiterspeichersystem.
US5008856A (en) * 1987-06-29 1991-04-16 Kabushiki Kaisha Toshiba Electrically programmable nonvolatile semiconductor memory device with NAND cell structure
JP2685770B2 (ja) * 1987-12-28 1997-12-03 株式会社東芝 不揮発性半導体記憶装置
US4939690A (en) * 1987-12-28 1990-07-03 Kabushiki Kaisha Toshiba Electrically erasable programmable read-only memory with NAND cell structure that suppresses memory cell threshold voltage variation
JP2685825B2 (ja) * 1988-08-12 1997-12-03 株式会社東芝 不揮発性半導体メモリ
US4996669A (en) * 1989-03-08 1991-02-26 Kabushiki Kaisha Toshiba Electrically erasable programmable read-only memory with NAND memory cell structure
US5065364A (en) * 1989-09-15 1991-11-12 Intel Corporation Apparatus for providing block erasing in a flash EPROM
JP2624864B2 (ja) * 1990-02-28 1997-06-25 株式会社東芝 不揮発性半導体メモリ

Also Published As

Publication number Publication date
DE4132826C2 (de) 1996-04-18
US5280454A (en) 1994-01-18
KR950014822B1 (ko) 1995-12-15
JPH04186598A (ja) 1992-07-03
DE4132826A1 (de) 1992-05-27
JP3204666B2 (ja) 2001-09-04

Similar Documents

Publication Publication Date Title
KR920010647A (ko) 블럭 소거 기능을 비휘발성 반도체 메모리 장치
US5465231A (en) EEPROM and logic LSI chip including such EEPROM
US6240016B1 (en) Method to reduce read gate disturb for flash EEPROM application
US6108240A (en) Implementation of EEPROM using intermediate gate voltage to avoid disturb conditions
US6570787B1 (en) Programming with floating source for low power, low leakage and high density flash memory devices
KR920008928A (ko) 1개의 트랜지스터 메모리 셀의 어레이를 갖고 있는 전기적으로 소거가능하고 프로그램가능한 판독 전용 메모리
KR910019060A (ko) 불휘발성 반도체 기억장치
US20050157556A1 (en) Nonvolatile memory
KR100960352B1 (ko) 선 소거 단계를 이용하여 플래시 메모리를 소거하는 방법
KR960035654A (ko) 낸드구조를 가지는 불휘발성 반도체 메모리의 프로그램장치 및 방법
KR910019061A (ko) Eeprom 메모리 어레이를 소거하기 위한 회로 및 방법
KR900003885A (ko) 불휘발성 반도체메모리
KR950704789A (ko) 전계 산화물 아일랜드가 제거되는 메모리 어레이 및 방법(memory array with field oxide islands eliminated and method)
KR950006867A (ko) 페이지 소거 구조를 갖는 플래시 이이피롬 어레이용 독립 어레이 접지
KR890001101A (ko) 반도체 기억장치
KR970077636A (ko) 불휘발성 반도체 기억 장치
US5805499A (en) Channel hot-carrier page write for NAND applications
KR100639827B1 (ko) Ｅｅｐｒｏｍ 응용을 위한 1 트랜지스터 셀
KR19980025154A (ko) 비휘발성 반도체 메모리 장치
US6510085B1 (en) Method of channel hot electron programming for short channel NOR flash arrays
US20090279361A1 (en) Addressable Memory Array
TW420806B (en) Non-volatile semiconductor memory device
KR102431098B1 (ko) 바이트 소거 동작을 갖는 분리형 게이트 플래시 메모리 어레이
KR100254565B1 (ko) 분할된 워드 라인 구조를 갖는 플래시 메모리 장치의 행 디코더회로
KR0140349B1 (ko) 반도체 기억 장치 및 그 데이타 기입 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101124

Year of fee payment: 16

EXPY Expiration of term