KR910019061A - Eeprom 메모리 어레이를 소거하기 위한 회로 및 방법 - Google Patents

Eeprom 메모리 어레이를 소거하기 위한 회로 및 방법 Download PDF

Info

Publication number
KR910019061A
KR910019061A KR1019910005993A KR910005993A KR910019061A KR 910019061 A KR910019061 A KR 910019061A KR 1019910005993 A KR1019910005993 A KR 1019910005993A KR 910005993 A KR910005993 A KR 910005993A KR 910019061 A KR910019061 A KR 910019061A
Authority
KR
South Korea
Prior art keywords
drain
source
column
column line
programming
Prior art date
Application number
KR1019910005993A
Other languages
English (en)
Other versions
KR100274442B1 (ko
Inventor
산틴 기오바니
Original Assignee
엔. 라이스 머레트
텍사스 인스트루먼츠 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔. 라이스 머레트, 텍사스 인스트루먼츠 인코포레이티드 filed Critical 엔. 라이스 머레트
Publication of KR910019061A publication Critical patent/KR910019061A/ko
Application granted granted Critical
Publication of KR100274442B1 publication Critical patent/KR100274442B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits

Landscapes

  • Read Only Memory (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

내용 없음

Description

EEPROM 메모리 어레이를 소거하기 위한 회로 및 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 메모리 셀 및 관련된 회로의 어레이를 도시한 도면, 제2(a)도는 제조후 또는 자외선형 소거후 및 프로그램 전의 메모리 셀의 어레이의 임계 전압 분포예 및 프로그램 후의 임계 전압 분포예를 도시한 도면, 제2(b)도는 소거 후의 메로리 셀의 어레이의 임계 전압의 분포예를 도시한 도면, 제2(c)도는 비교적 높은 에너리 레벨에서 플래시-소거 동작에 의해 소거된 다음후 및 비교적 낮은 에너지 레벨에서 플래시-프로그램 동작 후, 본 발명의 메로리 셀의 어레이의 임계 전압의 분포예를 도시한 도면.

Claims (16)

  1. 최소한 한개의 제어단자, 부동게이트, 소오스 단자 및 드레인 단자를 갖고, 상기 부동 게이트에 인접한 프로 그래밍 및 소거 펄스화 전계를 발생시키도록 상기 제어단자와 상기 소오스 및 드레인 단자중 최소한 한개의 단자 사이에 전기 에너지를 인가함으로써 프로그램/소거가능하며, 상기 제어 단자와 상기 소오스 단자 및 사익 드레인 단자들중 최소한 한개의 단자사이에 인가된 미리선택된 판독 전압을 사용하여 판독가능한 메모리 셀을 소거하기 위한 방법에 있어서, 상기 셀의 상기 부동 게이트에 인접하게 비교적 높은 에너지 레벨을 갖고 있는 상기 소거 펄스화 전계를 발생시키는 단계, 및 상기 셀의 상기 부동 게이트에 인접하게 비교적 낮은 에너지 레벨을 갖고 있는 상기 프로그래밍 펄스화 전계를 발생시키는 단계를 포함하고, 상기 소거 펄스화 전계의 상기 에너지 레벨이 상기 셀이 상기 미리선택된 판독 전압에 반대 극성의 임계 전압을 갖게하는데 충분하고, 상기 프로그래밍 펄스화 전계의 상기 에너지 레벨이 상기 셀이 상기 판독전압과 동일한 극성의 임계 전압을 갖도록 하나, 상기 판독 전압미만인 것을 특징으로 하는 메모리 셀 소거방법.
  2. 제1항에 있어서, 상기 프로그래밍 펄스화 전계가 상기 부동게이트로부터 떨어져 배향되고, 상기 소거 펄스화 전계가 상기 부동게이트를 향해 배향되는 것을 특징으로 하는 메모리 셀 소거방법.
  3. 제1항에 있어서, 상기 제어단자가 워드라인에 접속되고, 상기 소오스 단자가 소오스-열라인에 접속되며, 상기 드레인 단자가 드레인-열 라인에 접속되고, 상기 펄스화 전계의 상기 에너지-레벨이 상기 워드라인과 상기 소오스-열 라인 및 상기 드레인-열 라인중 최소한 한개의 라인사이에 인가된 펄스화 프로그래밍 전압 및 펄스화 소거 전압에 의해 발생되는 것을 특징으로 하는 메모리 셀 소거방법.
  4. 제1항에 있어서, 상기 제어단자가 워드라인에 접속되고, 상기 소오스 단자가 소오스-열라인에 접속되며, 상기 드레인 단자가 드레인-열 라인에 접속되고, 상기 펄스화 전계의 상기 에너지-레벨이 상기 워드라인과 상기 소오스-열 라인 및 상기 드레인-열 라인중 최소한 한개의 라인사이에 인가된 스화 프로그래밍 전압 및 펄스화 소거 전압에 의해 발생되며, 상기 프로그래밍 펄스화 전계의 상기 에너지-레벨이 상기 소오스-열 라인 또는 상기 드레인-열 라인들중 최소한 한 라인에 바이어스 전압을 인가함으로써 제어되는 것을 특징으로 하는 메모리 셀 소거방법.
  5. 제1항에 있어서, 상기 제어단자가 워드라인에 접속되고, 상기 소오스 단자가 소오스-열라인에 접속되며, 상기 드레인 단자가 드레인-열 라인에 접속되고, 상기 펄스화 전계의 상기 에너지-레벨이 상기 워드라인과 상기 소오스-열 라인 및 상기 드레인-열 라인중 최소한 한개의 라인사이에 인가된 펄스화 프로그래밍 전압 및 펄스화 소거 전압에 의해 발생되는 것을 특징으로 하는 메모리 셀 소거방법.
  6. 제1항에 있어서, 상기 제어단자가 워드라인에 접속되고, 상기 소오스 단자가 소오스-열라인에 접속되며, 상기 드레인 단자가 드레인-열 라인에 접속되고, 상기 펄스화 전계의 상기 에너지-레벨이 상기 워드라인과 상기 소오스-열 라인 및 상기 드레인-열 라인중 최소한 한개의 라인사이에 인가된 전기적 프로그래밍 및 소거 펄스의 길이에 관련되는 것을 특징으로 하는 메모리 셀 소거방법.
  7. 행 및 열로 배열되고, 각각의 메모리 셀이 제1및 제2단자들 사이에 소오스-드레인 경로를 갖고 제어-게이트 단자를 갖는 메모리 셀, 상기 한 열내의 각각의 상기 메모리 셀의 상기 각각의 제1단자에 접속된 소오스-열라인, 상기 한 열내의 각각의 상기 메모리 셀의 상기 각각의 제2단자에 접속된 드레인-열 라인, 상기 한 행내의 각각의 상기 메모리 셀의 상기 각각의 제어게이트 단자에 접속된 워드라인, 상기 워드라인 및 상기 소오스-열라인과 상기 드레인-열라인들중 최소한 한개의 라인을 통해 상기 메모리 셀에 상기 프로그래밍 및 소거 펄스화 전계를 제공하기 위해 상기 소오스-열 라인 및 상기 드레인 열 라인에 접속된 열 디코더 및 상기 워드라인에 접속된 워드라인 디코더, 및 상기 열 디코더 및 상기 워드라인 디코더가 상기 워드라인 및 상기 소오스-열 라인과 상기 드레인-열 라인들중 최소한 한개의 라인을 통해 상기 메모리 셀에 상기 프로그래밍 및 소거 펄스화 전계를 제공하게 하는 소거 제어회로를 포함하고, 상기 각각의 메모리 셀이 상기 소오스-드레인 경로 및 상기 제어게이트로 부터 절연된 부동-게이트 도체를 갖고, 상기 부동-게이트도체가 교대로 상기 부동-게이트 도체를 향하고 떨어져 배향된 프로그래밍 및 소거 펄스화 전계에 의해 프로그램 가능하고 소거가능하며, 상기 제어회로가 상기 부동게이트를 초기에 중복-소거되게 하도록 충분히 높은 에너지 레벨을 갖고 있는 상기 소거 펄스들을 발생시키고, 상기 제어회로가 후속적으로 상기 열 디코더 및 상기 워드라인 디코더가 상기 워드라인 및 상기 소오스-열 라인과 상기 드레인-열라인들중 최소한 한개의 라인을 통해 상기 셀에 프로그래밍 펄스를 제공하게 하는 것을 특징으로 하는 것을 특징으로 하는 비휘발성 메모리 어레이.
  8. 제7항에 있어서, 상기 프로그래밍 및 소거 펄스화 전계의 상기 에너지-레벨이 상기 워드라인 및 상기 상기 소오스-열 라인과 상기 드레인-열 라인들중 최소한 한개의 라인에 인가된 전압을 변경시킴으로써 제어되는 것을 특징으로 하는 비휘발성 메모리 어레이.
  9. 제7항에 있어서, 상기 열 디코더가 상기 소오스 열 라인 및 드레인 열 라인들중 최소한 한 라인에 선정된 바이어스 전압을 제공하고, 상기 소거 제어회로가 상기 소오스-열 라인 및 상기 드레인-열 라인들중 최소한 한 라인에 상기 바이어스 전압을 인가시키며, 상기 선정된 바이어스 전압이 상기 셀이 선정된 정(+) 워드라인 선택 전압미만의 정(+)임계 전압을 갖도록 하는 값을 갖는 것을 특징으로 하는 비휘발성 메모리 어레이.
  10. 제7항에 있어서, 상기 프로그래밍 및 소거 펄스화 전계의 상기 에너지-레벨이 상기 워드라인 및 상기 상기 소오스-열 라인과 상기 드레인-열 라인들중 최소한 한개의 라인에 인가된 전압을 변경시킴으로써 제어되는 것을 특징으로 하는 비휘발성 메모리 어레이.
  11. 제7항에 있어서, 상기 프로그래밍 및 소거 펄스화 전계의 상기 에너지-레벨이 상기 워드라인 및 상기 상기 소오스-열 라인과 상기 드레인-열 라인들중 최소한 한개의 라인에 인가된 전압을 변경시킴으로써 제어되는 것을 특징으로 하는 비휘발성 메모리 어레이.
  12. 어레이를 프로그래밍하기 전에 부동 게이트를 포함하는 메모리-셀 어레이를 소거하기 위한 방법에 있어서, 상기 메모리 셀 어레이의 상기 부동 게이트에 인접하게 소거펄스화 전계를 초기에 발생시키는 단계, 및 상기 메모리 셀 어레이의 상기 부동 게이트에 인접하게 프로그래밍 펄스화 전계를 다음에 발생시키는 단계를 포함하고, 각각의 상기 어레이의 메모리 셀이 부(-)임계 전압을 갖도록 상기 펄스화 전계가 초기에 충분히 높은 에너지-레벨을 갖고, 상기 어레이의 각각의 셀이 상기 임계 전압의 선정된 범위내의 임계 전압을 갖도록 상기 프로그래밍 펄스화 전계가 에너지-레벨을 갖는 것을 특징으로 하는 방법.
  13. 제12항에 있어서, 상기 어레이 다수의 워드라인, 소오스-열 라인 및 드레인-열 라인을 포함하고, 각각의 상기 메모리 셀이 상기 워드라인에 접속된 단자, 상기 소오스-열 라인에 접속된 단자 및 상기 드레인-열 라인에 접속된 단자를 갖으며, 펄스화 프로그래밍 및 소거 전압이 상기 소오스-열 라인 및 상기 메모리 어레이의 상기 드레인-열 라인들중 최소한 한 라인과 상기 메모리 어레이의 상기 워드라인 사이에 인가되고, 상기 펄스화 전계의 상기 에너지-레벨이 상기 프로그래밍 및 소거 전압을 펄스화함으로써 발생되는 것을 특징으로 하는 방법.
  14. 제12항에 있어서, 상기 어레이 다수의 워드라인, 소오스-열 라인 및 드레인-열 라인을 포함하고, 각각의 상기 메모리 셀이 상기 워드라인에 접속된 단자, 상기 소오스-열 라인에 접속된 단자 및 상기 드레인-열 라인에 접속된 단자를 갖으며, 펄스화 프로그래밍 및 소거 전압이 상기 소오스-열 라인 및 상기 메모리 어레이의 상기 드레인-열 라인들중 최소한 한 라인과 상기 메모리 어레이의 상기 워드라인 사이에 인가되고, 상기 펄스화 전계의 상기 에너지-레벨이 상기 펄스화 프로그래밍 소거 전류에 의해 발생되는 것을 특징으로 하는 방법.
  15. 제12항에 있어서, 상기 어레이 다수의 워드라인, 소오스-열 라인 및 드레인-열 라인을 포함하고, 각각의 상기 메모리 셀이 상기 워드라인에 접속된 단자, 상기 소오스-열 라인에 접속된 단자 및 상기 드레인-열 라인에 접속된 단자를 갖으며, 프로그래밍 및 소거 전압이 상기 소오스-열 라인 및 상기 메모리 어레이의 상기 드레인-열 라인들중 최소한 한 라인과 상기 메모리 어레이의 상기 워드라인 사이에 인가되고, 상기 펄스화 전계의 상기 에너지-레벨이 상기 펄스화 프로그래밍 소거 전류 펄스의 길이에 관련되는 것을 특징으로 하는 방법
  16. 제12항에 있어서, 상기 소거 펄스화 전계가 상기 부동 게이트를 향해 배향되고, 상기 프로그래밍 펄스화 전계가 상기 부동 게이트로 부터 떨어지게 배향되는 것을 특징으로 하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910005993A 1990-04-16 1991-04-15 Eeprom 메모리 어레이를 소거하기 위한 회로 및 방법 KR100274442B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US509,432 1990-04-16
US07/509,432 US5122985A (en) 1990-04-16 1990-04-16 Circuit and method for erasing eeprom memory arrays to prevent over-erased cells

Publications (2)

Publication Number Publication Date
KR910019061A true KR910019061A (ko) 1991-11-30
KR100274442B1 KR100274442B1 (ko) 2001-01-15

Family

ID=24026614

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910005993A KR100274442B1 (ko) 1990-04-16 1991-04-15 Eeprom 메모리 어레이를 소거하기 위한 회로 및 방법

Country Status (5)

Country Link
US (2) US5122985A (ko)
EP (1) EP0452724B1 (ko)
JP (1) JP3267309B2 (ko)
KR (1) KR100274442B1 (ko)
DE (1) DE69128209T2 (ko)

Families Citing this family (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5341329A (en) * 1988-12-28 1994-08-23 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device capable of preventing read error caused by overerase state and method therefor
JP2709751B2 (ja) * 1990-06-15 1998-02-04 三菱電機株式会社 不揮発性半導体記憶装置およびそのデータ消去方法
JP2519585B2 (ja) * 1990-07-03 1996-07-31 三菱電機株式会社 不揮発性半導体記憶装置
JPH04123471A (ja) 1990-09-14 1992-04-23 Oki Electric Ind Co Ltd 半導体記憶装置のデータ書込みおよび消去方法
JPH04222994A (ja) * 1990-12-26 1992-08-12 Mitsubishi Electric Corp 不揮発性半導体記憶装置
US5218569A (en) * 1991-02-08 1993-06-08 Banks Gerald J Electrically alterable non-volatile memory with n-bits per memory cell
JPH04255996A (ja) * 1991-02-08 1992-09-10 Mitsubishi Electric Corp 不揮発性半導体記憶装置
US5272669A (en) * 1991-02-20 1993-12-21 Sundisk Corporation Method and structure for programming floating gate memory cells
US5191556A (en) * 1991-03-13 1993-03-02 Advanced Micro Devices, Inc. Method of page-mode programming flash eeprom cell arrays
JPH04310697A (ja) * 1991-04-10 1992-11-02 Nec Corp 不揮発性半導体記憶装置の起動方法
US5241507A (en) * 1991-05-03 1993-08-31 Hyundai Electronics America One transistor cell flash memory assay with over-erase protection
US5247477A (en) * 1991-05-31 1993-09-21 Altera Corporation Method of programming floating gate memory devices aided by potential applied to read channel
JP2870260B2 (ja) * 1991-09-27 1999-03-17 日本電気株式会社 不揮発性半導体記憶装置
US5237535A (en) * 1991-10-09 1993-08-17 Intel Corporation Method of repairing overerased cells in a flash memory
US5220533A (en) * 1991-11-06 1993-06-15 Altera Corporation Method and apparatus for preventing overerasure in a flash cell
US5761127A (en) * 1991-11-20 1998-06-02 Fujitsu Limited Flash-erasable semiconductor memory device having an improved reliability
US5233562A (en) * 1991-12-30 1993-08-03 Intel Corporation Methods of repairing field-effect memory cells in an electrically erasable and electrically programmable memory device
US6222762B1 (en) * 1992-01-14 2001-04-24 Sandisk Corporation Multi-state memory
EP1032034A1 (en) * 1992-01-22 2000-08-30 Macronix International Co., Ltd. Method of making memory device
JP3061924B2 (ja) * 1992-03-02 2000-07-10 日本電気株式会社 不揮発性記憶装置の消去方法
JP3216230B2 (ja) * 1992-04-24 2001-10-09 新日本製鐵株式会社 不揮発性半導体メモリセルの書き換え方式
US5491656A (en) * 1992-04-24 1996-02-13 Nippon Steel Corporation Non-volatile semiconductor memory device and a method of using the same
US5657332A (en) * 1992-05-20 1997-08-12 Sandisk Corporation Soft errors handling in EEPROM devices
US5490110A (en) * 1992-08-31 1996-02-06 Nippon Steel Corporation Non-volatile semiconductor memory device having disturb verify function
US5357463A (en) * 1992-11-17 1994-10-18 Micron Semiconductor, Inc. Method for reverse programming of a flash EEPROM
JP3199882B2 (ja) * 1993-01-13 2001-08-20 株式会社東芝 不揮発性半導体記憶装置
JPH06251593A (ja) * 1993-02-24 1994-09-09 Matsushita Electron Corp フラッシュメモリの消去あるいは書き込み制御方法
US5424991A (en) * 1993-04-01 1995-06-13 Cypress Semiconductor Corporation Floating gate nonvolatile memory with uniformly erased threshold voltage
US5335198A (en) * 1993-05-06 1994-08-02 Advanced Micro Devices, Inc. Flash EEPROM array with high endurance
JP3105109B2 (ja) * 1993-05-19 2000-10-30 株式会社東芝 不揮発性半導体記憶装置
JP2839819B2 (ja) 1993-05-28 1998-12-16 株式会社東芝 不揮発性半導体記憶装置
US5359558A (en) * 1993-08-23 1994-10-25 Advanced Micro Devices, Inc. Flash eeprom array with improved high endurance
US5576991A (en) * 1994-07-01 1996-11-19 Advanced Micro Devices, Inc. Multistepped threshold convergence for a flash memory array
JP3204848B2 (ja) * 1994-08-09 2001-09-04 株式会社東芝 レベル変換回路及びこのレベル変換回路を用いてレベル変換されたデータを出力する方法
JP3199989B2 (ja) * 1994-09-30 2001-08-20 株式会社東芝 不揮発性半導体記憶装置とその過書込み救済方法
JP2551394B2 (ja) * 1994-10-24 1996-11-06 日本電気株式会社 不揮発性半導体記憶装置のテスト方法
US6353554B1 (en) 1995-02-27 2002-03-05 Btg International Inc. Memory apparatus including programmable non-volatile multi-bit memory cell, and apparatus and method for demarcating memory states of the cell
US5856944A (en) * 1995-11-13 1999-01-05 Alliance Semiconductor Corporation Self-converging over-erase repair method for flash EPROM
WO1998010471A1 (en) * 1996-09-05 1998-03-12 Macronix International Co., Ltd. Triple well floating gate memory and operating method with isolated channel program, preprogram and erase processes
US5835413A (en) * 1996-12-20 1998-11-10 Intel Corporation Method for improved data retention in a nonvolatile writeable memory by sensing and reprogramming cell voltage levels
EP0890985B1 (en) * 1997-07-08 2005-11-02 STMicroelectronics S.r.l. Array of electrically programmable non-volatile semiconductor memory cells comprising ROM memory cells
US5909449A (en) * 1997-09-08 1999-06-01 Invox Technology Multibit-per-cell non-volatile memory with error detection and correction
KR100276653B1 (ko) 1998-08-27 2001-01-15 윤종용 스프릿 게이트형 불휘발성 메모리 셀의 구동방법 및 이 셀들을구비한 반도체 메모리 장치의 구동방법
US6240016B1 (en) * 1999-12-17 2001-05-29 Advanced Micro Devices, Inc. Method to reduce read gate disturb for flash EEPROM application
US6606273B1 (en) * 2002-04-11 2003-08-12 Advanced Micro Devices, Inc. Methods and systems for flash memory tunnel oxide reliability testing
KR100456596B1 (ko) * 2002-05-08 2004-11-09 삼성전자주식회사 부유트랩형 비휘발성 기억소자의 소거 방법
US7721740B2 (en) * 2002-09-06 2010-05-25 Koninklijke Philips Electronics N.V. Devices, systems, and methods using magnetic force systems in or on tissue
US8001971B2 (en) * 2002-09-06 2011-08-23 Koninklijke Philips Electronics N.V. Devices, systems, and methods for stabilization or fixation of magnetic force devices used in or on a body
US8528564B2 (en) * 2002-09-06 2013-09-10 Koninklijke Philips N.V. Devices, systems and methods using magnetic force systems affecting both the tongue and the soft palate/uvula in the upper airway
US8020560B2 (en) 2002-09-06 2011-09-20 Koninklijke Philips Electronics N.V. Devices, systems and methods using magnetic force systems affecting the tongue or hyoid muscles in the upper airway
US8807137B2 (en) * 2002-09-06 2014-08-19 Koninklijke Philips N.V. Self-anchoring magnetic force implant devices, systems, and methods
US20070256693A1 (en) * 2002-09-06 2007-11-08 Apneon, Inc. Devices, systems, and methods using magnetic force systems in or on soft palate tissue
US8047206B2 (en) * 2002-09-06 2011-11-01 Koninklijke Philips Electronics N.V. Magnetic devices, systems, and methods placed in or on a tongue
US7173852B2 (en) * 2003-10-03 2007-02-06 Sandisk Corporation Corrected data storage and handling methods
US7012835B2 (en) * 2003-10-03 2006-03-14 Sandisk Corporation Flash memory data correction and scrub techniques
US7395404B2 (en) * 2004-12-16 2008-07-01 Sandisk Corporation Cluster auto-alignment for storing addressable data packets in a non-volatile memory array
US7315916B2 (en) * 2004-12-16 2008-01-01 Sandisk Corporation Scratch pad block
US7236404B2 (en) * 2005-08-24 2007-06-26 Macronix International Co. Ltd. Structures and methods for enhancing erase uniformity in an NROM array
US7345918B2 (en) * 2005-08-31 2008-03-18 Micron Technology, Inc. Selective threshold voltage verification and compaction
US7886204B2 (en) * 2006-09-27 2011-02-08 Sandisk Corporation Methods of cell population distribution assisted read margining
US7716538B2 (en) * 2006-09-27 2010-05-11 Sandisk Corporation Memory with cell population distribution assisted read margining
US7573773B2 (en) * 2007-03-28 2009-08-11 Sandisk Corporation Flash memory with data refresh triggered by controlled scrub data reads
US7477547B2 (en) * 2007-03-28 2009-01-13 Sandisk Corporation Flash memory refresh techniques triggered by controlled scrub data reads
US7701780B2 (en) * 2007-05-31 2010-04-20 Micron Technology, Inc. Non-volatile memory cell healing
US7986553B2 (en) * 2007-06-15 2011-07-26 Micron Technology, Inc. Programming of a solid state memory utilizing analog communication of bit patterns
US7599224B2 (en) * 2007-07-03 2009-10-06 Sandisk Corporation Systems for coarse/fine program verification in non-volatile memory using different reference levels for improved sensing
US7508715B2 (en) * 2007-07-03 2009-03-24 Sandisk Corporation Coarse/fine program verification in non-volatile memory using different reference levels for improved sensing
KR101391361B1 (ko) * 2008-01-28 2014-05-07 삼성전자주식회사 플래시 메모리 장치 및 그것의 소거 방법
ITRM20080693A1 (it) * 2008-12-24 2010-06-25 Micron Technology Inc Programmazione in un dispositivo di memoria.
US8687421B2 (en) 2011-11-21 2014-04-01 Sandisk Technologies Inc. Scrub techniques for use with dynamic read
US9230689B2 (en) 2014-03-17 2016-01-05 Sandisk Technologies Inc. Finding read disturbs on non-volatile memories
US9552171B2 (en) 2014-10-29 2017-01-24 Sandisk Technologies Llc Read scrub with adaptive counter management
US9978456B2 (en) 2014-11-17 2018-05-22 Sandisk Technologies Llc Techniques for reducing read disturb in partially written blocks of non-volatile memory
US9349479B1 (en) 2014-11-18 2016-05-24 Sandisk Technologies Inc. Boundary word line operation in nonvolatile memory
US9449700B2 (en) 2015-02-13 2016-09-20 Sandisk Technologies Llc Boundary word line search and open block read methods with reduced read disturb
US9653154B2 (en) 2015-09-21 2017-05-16 Sandisk Technologies Llc Write abort detection for multi-state memories
CN112908404A (zh) * 2021-01-22 2021-06-04 珠海创飞芯科技有限公司 Nor flash过擦除的修复方法及Nor flash存储阵列

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3744036A (en) * 1971-05-24 1973-07-03 Intel Corp Electrically programmable read only memory array
US3728695A (en) * 1971-10-06 1973-04-17 Intel Corp Random-access floating gate mos memory array
US3938108A (en) * 1975-02-03 1976-02-10 Intel Corporation Erasable programmable read-only memory
DE2743422A1 (de) * 1977-09-27 1979-03-29 Siemens Ag Wortweise loeschbarer, nicht fluechtiger speicher in floating-gate-technik
US4181980A (en) * 1978-05-15 1980-01-01 Electronic Arrays, Inc. Acquisition and storage of analog signals
JPS6025837B2 (ja) * 1978-09-14 1985-06-20 株式会社東芝 半導体記憶装置
US4266283A (en) * 1979-02-16 1981-05-05 Intel Corporation Electrically alterable read-mostly memory
IT1224062B (it) * 1979-09-28 1990-09-26 Ates Componenti Elettron Metodo di programmazione per una memoria a semiconduttore non volatile elettricamente alterabile
JPS56101694A (en) * 1980-01-18 1981-08-14 Nec Corp Semiconductor circuit
US4334292A (en) * 1980-05-27 1982-06-08 International Business Machines Corp. Low voltage electrically erasable programmable read only memory
US4404577A (en) * 1980-06-30 1983-09-13 International Business Machines Corp. Electrically alterable read only memory cell
US4377857A (en) * 1980-11-18 1983-03-22 Fairchild Camera & Instrument Electrically erasable programmable read-only memory
US4435790A (en) * 1980-12-24 1984-03-06 Fairchild Camera And Instrument Corporation High speed, nonvolatile, electrically erasable memory cell and system
US4400799A (en) * 1981-09-08 1983-08-23 Intel Corporation Non-volatile memory cell
US4434478A (en) * 1981-11-27 1984-02-28 International Business Machines Corporation Programming floating gate devices
US4460982A (en) * 1982-05-20 1984-07-17 Intel Corporation Intelligent electrically programmable and electrically erasable ROM
IT1213241B (it) * 1984-11-07 1989-12-14 Ates Componenti Elettron Matrice di memoria eprom con celle elementari simmetriche mos e suo metodo di scrittura.
JPS61184014A (ja) * 1985-02-08 1986-08-16 Nec Corp 時分割多元接続通信における初期接続方式及び装置
JPS62114200A (ja) * 1985-11-13 1987-05-25 Mitsubishi Electric Corp 半導体メモリ装置
US4783766A (en) * 1986-05-30 1988-11-08 Seeq Technology, Inc. Block electrically erasable EEPROM
US4807003A (en) * 1986-12-19 1989-02-21 National Semiconductor Corp. High-reliablity single-poly eeprom cell
US4766473A (en) * 1986-12-29 1988-08-23 Motorola, Inc. Single transistor cell for electrically-erasable programmable read-only memory and array thereof
US4903236A (en) * 1987-07-15 1990-02-20 Mitsubishi Denki Kabushiki Kaisha Nonvolatile semiconductor memory device and a writing method therefor
JPS6425394A (en) * 1987-07-21 1989-01-27 Mitsubishi Electric Corp Nonvolatile semiconductor memory device
JPS6432494A (en) * 1987-07-27 1989-02-02 Mitsubishi Electric Corp Non-volatile semiconductor storage device
JP2685770B2 (ja) * 1987-12-28 1997-12-03 株式会社東芝 不揮発性半導体記憶装置
FR2622038B1 (fr) * 1987-10-19 1990-01-19 Thomson Semiconducteurs Procede de programmation des cellules memoire d'une memoire et circuit pour la mise en oeuvre de ce procede
US4939690A (en) * 1987-12-28 1990-07-03 Kabushiki Kaisha Toshiba Electrically erasable programmable read-only memory with NAND cell structure that suppresses memory cell threshold voltage variation
US4888734A (en) * 1987-12-30 1989-12-19 Elite Semiconductor & Systems Int'l., Inc. EPROM/flash EEPROM cell and array configuration
US4875188A (en) * 1988-01-12 1989-10-17 Intel Corporation Voltage margining circuit for flash eprom
US4860261A (en) * 1988-02-17 1989-08-22 Intel Corporation Leakage verification for flash EPROM
US5043940A (en) * 1988-06-08 1991-08-27 Eliyahou Harari Flash EEPROM memory systems having multistate storage cells
US5293560A (en) * 1988-06-08 1994-03-08 Eliyahou Harari Multi-state flash EEPROM system using incremental programing and erasing methods
JPH02126498A (ja) * 1988-07-08 1990-05-15 Hitachi Ltd 不揮発性半導体記憶装置
US5047981A (en) * 1988-07-15 1991-09-10 Texas Instruments Incorporated Bit and block erasing of an electrically erasable and programmable read-only memory array
US4958321A (en) * 1988-09-22 1990-09-18 Advanced Micro Devices, Inc. One transistor flash EPROM cell
US5177705A (en) * 1989-09-05 1993-01-05 Texas Instruments Incorporated Programming of an electrically-erasable, electrically-programmable, read-only memory array
US5065364A (en) * 1989-09-15 1991-11-12 Intel Corporation Apparatus for providing block erasing in a flash EPROM
US5060195A (en) * 1989-12-29 1991-10-22 Texas Instruments Incorporated Hot electron programmable, tunnel electron erasable contactless EEPROM

Also Published As

Publication number Publication date
US5122985A (en) 1992-06-16
JP3267309B2 (ja) 2002-03-18
DE69128209T2 (de) 1998-05-14
USRE36210E (en) 1999-05-11
KR100274442B1 (ko) 2001-01-15
EP0452724A3 (en) 1992-12-23
EP0452724B1 (en) 1997-11-19
EP0452724A2 (en) 1991-10-23
JPH0793983A (ja) 1995-04-07
DE69128209D1 (de) 1998-01-02

Similar Documents

Publication Publication Date Title
KR910019061A (ko) Eeprom 메모리 어레이를 소거하기 위한 회로 및 방법
US5132935A (en) Erasure of eeprom memory arrays to prevent over-erased cells
US4434478A (en) Programming floating gate devices
US5508959A (en) Programming method for the selective healing of over-erased cells on a flash erasable programmable read-only memory device
TW334568B (en) Erase method for page mode multiple bits-per-cell flash EEPROM
EP0042964A1 (en) Memory matrix using one-transistor floating gate MOS cells
KR940010355A (ko) 반도체 불휘발성 메모리의 데이타 기입 및 데이타 소거방법
KR100241993B1 (ko) 과 소거 방지 수단을 가진 1트랜지스터 셸 플래쉬 메모리 어레이
KR910006996A (ko) 비휘발성 메모리 어레이
KR100501962B1 (ko) 전기적으로프로그램가능한메모리및프로그래밍방법
US11355187B2 (en) Method for erasing a ReRAM memory cell
KR20050008725A (ko) 선 소거 단계를 이용하여 플래시 메모리를 소거하는 방법
KR920010647A (ko) 블럭 소거 기능을 비휘발성 반도체 메모리 장치
US5805499A (en) Channel hot-carrier page write for NAND applications
KR0168425B1 (ko) 프로그래밍 전에 소거된 eeprom을 조절하기 위한 방법 및 회로
KR940010356A (ko) 메모리셀의 정보소거방법
US5657268A (en) Array-source line, bitline and wordline sequence in flash operations
KR20030009294A (ko) Ｅｅｐｒｏｍ 응용을 위한 1-트랜지스터 셀
US6222761B1 (en) Method for minimizing program disturb in a memory cell
KR100523529B1 (ko) 메모리 셀을 위한 향상된 프로그래밍 방법
KR100254565B1 (ko) 분할된 워드 라인 구조를 갖는 플래시 메모리 장치의 행 디코더회로
KR960043248A (ko) 비휘발성 메모리 어레이 판독방법
KR0164354B1 (ko) 불휘발성 메모리 장치의 데이타 독출 교란방지 회로
KR950034269A (ko) 비휘발성 반도체 메모리 장치
KR930020470A (ko) 불휘발성 반도체기억장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100827

Year of fee payment: 11

EXPY Expiration of term