KR100782942B1 - 일정한 소거수행시간을 제공하는 소거전압 발생회로 및이를 포함하는 불휘발성 반도체 메모리 장치 - Google Patents

일정한 소거수행시간을 제공하는 소거전압 발생회로 및이를 포함하는 불휘발성 반도체 메모리 장치 Download PDF

Info

Publication number
KR100782942B1
KR100782942B1 KR1020060011917A KR20060011917A KR100782942B1 KR 100782942 B1 KR100782942 B1 KR 100782942B1 KR 1020060011917 A KR1020060011917 A KR 1020060011917A KR 20060011917 A KR20060011917 A KR 20060011917A KR 100782942 B1 KR100782942 B1 KR 100782942B1
Authority
KR
South Korea
Prior art keywords
erase
voltage
predetermined
signal
erase voltage
Prior art date
Application number
KR1020060011917A
Other languages
English (en)
Other versions
KR20070080630A (ko
Inventor
박대식
이진엽
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060011917A priority Critical patent/KR100782942B1/ko
Priority to US11/567,895 priority patent/US7382663B2/en
Publication of KR20070080630A publication Critical patent/KR20070080630A/ko
Application granted granted Critical
Publication of KR100782942B1 publication Critical patent/KR100782942B1/ko
Priority to US12/115,827 priority patent/US7643351B2/en

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47J—KITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
    • A47J36/00—Parts, details or accessories of cooking-vessels
    • A47J36/02—Selection of specific materials, e.g. heavy bottoms with copper inlay or with insulating inlay
    • A47J36/04—Selection of specific materials, e.g. heavy bottoms with copper inlay or with insulating inlay the materials being non-metallic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47J—KITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
    • A47J27/00—Cooking-vessels
    • A47J27/002—Construction of cooking-vessels; Methods or processes of manufacturing specially adapted for cooking-vessels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S220/00—Receptacles
    • Y10S220/912—Cookware, i.e. pots and pans

Landscapes

  • Engineering & Computer Science (AREA)
  • Food Science & Technology (AREA)
  • Read Only Memory (AREA)

Abstract

일정한 소거수행시간을 제공하는 소거전압 발생회로 및 이를 포함하는 불휘발성 반도체 메모리 장치가 게시된다. 본 발명의 소거전압 발생회로는 소정의 소거전압을 발생하도록 구동되는 고전압 발생부; 상기 소거전압이 소정의 목표전압으로 상승함을 감지하여 활성화되는 레벨감지신호를 발생하는 전압레벨 감지부; 상기 레벨감지신호의 활성으로부터 소정의 소거수행시간의 경과에 따라 활성화되는 수행종료신호를 발생하는 수행시간 확인부; 및 상기 소거전압을 소정의 디스차아지 전압으로 디스차아지하도록 구동되는 디스차아지부를 구비한다. 상기 고전압 발생부는 상기 수행종료신호의 활성에 응답하여 디스에이블되며, 상기 디스차아지부 상기 수행종료신호의 활성에 응답하여 인에이블된다. 본 발명의 소거전압 발생회로에서는, 소거되는 메모리셀의 수 또는 메모리 블락의 수에 관계없이, 상기 소거수행시간은 일정하게 유지된다. 따라서, 본 발명의 소거전압 발생회로 및 이를 포함하는 불휘발성 반도체 메모리 장치에서는, 미소거 또는 과소거되는 메모리셀이 발생될 가능성이 현저히 감소된다.
소거, 카운팅, 불휘발성, 반도체, 메모리

Description

일정한 소거수행시간을 제공하는 소거전압 발생회로 및 이를 포함하는 불휘발성 반도체 메모리 장치{Erase Voltage Generator Circuit for constant Execution time and Nonvolatile Memory Device having the same}
본 발명의 상세한 설명에서 사용되는 도면을 보다 충분히 이해하기 위하여, 각 도면의 간단한 설명이 제공된다.
도 1은 종래의 소거전압 발생회로를 나타내는 도면이다.
도 2는 소거 블락수에 따른 소거전압의 상승을 설명하기 위한 도면이다.
도 3은 본 발명의 일실시예에 따른 소거전압 발생회로를 나타내는 블락도이다.
도 4는 도 3의 상기 고전압 발생부를 자세히 나타내는 도면이다.
도 5는 도 2의 상기 수행시간 확인부를 자세히 나타내는 도면이다.
도 6은 본 발명의 소거전압발생회로의 구동을 설명하기 위한 타이밍도이다
도 7은 본 발명의 소거전압 발생회로를 포함하는 불휘발성 반도체 메모리장치를 나타내는 블락도이다.
* 도면의 주요부분에 대한 부호의 설명 *
XERSEN:소거제어신호 /XDET: 레벨감지신호
VERS: 소거전압 XSTM:구동시작신호
XEDN: 수행종료신호
본 발명은 불휘발성 반도체 메모리 장치에 관한 것으로서, 특히 데이터 소거시에 메모리셀의 벌크에 인가되는 소거전압을 발생하는 소거전압 발생회로 및 이를 포함하는 불휘발성 반도체 메모리 장치에 관한 것이다.
통상적으로, 불휘발성 반도체 메모리 장치에서의 소거동작은, 선택되는 메모리셀들의 제어게이트(control gate)와 벌크(Bulk) 사이에 소정 크기 이상의 전압차가 지속적으로 인가되어, 플로팅 게이트(floating gate)에 트랩된 전하들을 벌크로 복원시키는 방법으로 수행된다. 이때, 선택되는 메모리셀들의 벌크(Bulk)에는, 소정의 소거전압이 인가된다. 그리고, 불휘발성 반도체 메모리 장치에는, 이러한 소거전압을 발생하기 위한 소거전압 발생회로가 내장되는 것이 일반적이다.
도 1은 종래의 소거전압 발생회로를 나타내는 도면이다. 고전압 발생부(10)는, 펌핑동작에 의하여, 메모리 어레이(MCARR)의 선택되는 메모리셀의 벌크에 인가되는 소거전압(VERS)을 생성한다. 전압레벨 감지부(20)는 상기 메모리 어레이(MCARR)에 제공되는 소거전압(VERS)의 레벨을 감지하며, 감지된 소거전압(VERS)의 레벨에 따른 레벨감지신호(/XDET)를 상기 고전압 발생부(20)로 피드백한다. 그리고, 상기 소거전압(VERS)을 일정한 레벨로 유지하기 위하여, 상기 고전압 발생부(10)의 펌핑동작은 상기 레벨감지신호(/XDET)의 논리상태에 따라 제어된다. 제어부(40)는 동작명령(CMERS)에 따라 소거제어신호(XERSEN)를 발생하여, 상기 고전압 발생부(10)의 인에이블을 제어한다. 디스차이지부(50)는 소거제어신호(XERSEN)의 "L"로의 비활성화에 응답하여, 상기 소거전압(VERS)을 전원전압(VDD) 레벨로 디스차아지한다.
한편, 고전압 발생부(10)로부터 생성되는 소거전압(VERS)의 레벨이 소정의 목표전압(Vtag) 까지 상승하는 레벨상승시간은, 도 2에 도시되는 바와 같이, 메모리셀의 수 즉, 소거되는 메모리 블락의 수에 따라 상이하게 된다. 다시 기술하면, 소거되는 메모리 블락의 수가 작은 경우의 상기 레벨상승시간(tA)은 상대적으로 짧게 된다. 반면에, 소거되는 메모리 블락의 수가 많은 경우의 상기 레벨상승시간(tB)은 상대적으로 길게 된다.
그러므로, 종래의 소거전압 발생회로에서는, 상기 소거전압(VERS)이 상기 목표전압(Vtag) 이상인 상태에서 선택된 메모리셀에 대한 실질적인 소거가 수행되는 소거수행시간은, 메모리 블락의 수에 따라 상이하게 된다.
그런데, 종래의 소거전압 발생회로는, 전체적인 소거구간을 설정하기가 매우 어렵다는 문제점을 지닌다. 즉, 소거구간이 짧게 설정되면, 메모리 블락의 수가 큰 경우에, 실질적인 소거수행시간이 짧게 되어, 미소거되는 메모리셀이 발생될 수 있다. 소거구간이 길게 설정되면, 메모리 블락의 수가 작은 경우에, 실질적인 소거수 행시간이 크게 되어, 과도한 소거(over erase)되는 메모리셀이 발생될 수 있다.
본 발명의 목적은 소거되는 메모리 블락수에 관계없이 일정한 소거수행시간을 제공하는 소거전압 발생회로 및 그에 대한 구동방법을 제공하는 데 있다.
본 발명의 다른 목적은 상기 소거전압 발생회로를 포함하는 불휘발성 반도체 메모리 장치를 제공하는 데 있다.
상기와 같은 기술적 과제를 달성하기 위한 본 발명의 일면은 불휘발성 반도체 메모리 장치의 소거전압 발생회로에 관한 것이다. 본 발명의 일면에 따른 소거전압 발생회로는 소정의 소거전압을 발생하도록 구동되는 고전압 발생부; 상기 소거전압이 소정의 목표전압으로 상승함을 감지하여 활성화되는 레벨감지신호를 발생하는 전압레벨 감지부; 상기 레벨감지신호의 활성으로부터 소정의 소거수행시간의 경과에 따라 활성화되는 수행종료신호를 발생하는 수행시간 확인부; 및 상기 소거전압을 소정의 디스차아지 전압으로 디스차아지하도록 구동되는 디스차아지부를 구비한다. 상기 고전압 발생부는 상기 수행종료신호의 활성에 응답하여 디스에이블되며, 상기 디스차아지부는 상기 수행종료신호의 활성에 응답하여 인에이블된다.
상기와 같은 다른 기술적 과제를 달성하기 위한 본 발명의 다른 일면은 불휘발성 반도체 메모리 장치에 관한 것이다. 본 발명의 다른 일면에 따른 불휘발성 반 도체 메모리 장치는 다수개의 불휘발성 메모리셀들을 포함하는 메모리 어레이; 선택되는 상기 불휘발성 메모리셀의 벌크에 소정의 소거전압을 인가하도록 구동되는 소거전압 발생회로로서, 상기 소거전압은 소정의 목표전압으로의 상승으로부터 소정의 소거수행시간의 경과에 따라 소정의 디스차아지 전압으로 디스차아지되는 상기 소거전압 발생회로; 및 외부의 명령에 응답하여, 상기 소거전압 발생회로를 인에이블시키도록 제어하는 제어회로를 구비한다.
본 발명과 본 발명의 동작상의 잇점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다. 각 도면을 이해함에 있어서, 동일한 부재는 가능한 한 동일한 참조부호로 도시하고자 함에 유의해야 한다. 그리고, 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 공지 기능 및 구성에 대한 상세한 기술은 생략된다.
본 발명의 실시예를 기술하기에 앞서, 본 명세서에서 언급되는 여러 가지의 시점 및 시간들을 살펴본다. 그러나, 이는 예시적인 것에 불과하며, 이로 인하여 본 발명의 권리범위가 한정되거나 제한되지는 않는다.
먼저, 본 명세서에서 언급되는 여러 가지의 시점이 기술된다.
'소거명령 발생시점'은 외부로부터 소거명령이 발생하는 시점을 나타낸다. 실시예에 따라, 상기 '소거명령 발생시점'은 외부의 소거명령에 따라 불휘발성 반도체 메모리 장치의 특정의 내부신호가 활성화되는 시점으로 정의될 수도 있다.
'목표전압 도달시점'은 소거전압의 전압레벨이 소정의 목표전압에 도달하는 시점을 나타낸다. 실시예에 따라, 상기 '목표전압 도달시점'은 설정된 상기 소거전압의 전압레벨의 90% 정도로 설정될 수 있다.
'소거수행 완료시점'은 실질적으로 메모리셀의 데이터를 소거하기 위한 수행이 완료하는 시점을 나타낸다. 실시예에 따라, 상기 '소거수행 완료시점'에서, 선택되는 메모리셀들의 벌크에 인가되는 소거전압이 디스차아지되도록 설계된다.
'소거동작 종료시점'은 실질적으로 메모리셀의 데이터를 소거하기 위한 수행을 위하여 설정된 구간이 종료되는 시점이다. 실시예에 따라, 상기 '소거동작 종료시점'에서, 소거전압을 발생하는 소거전압 발생회로가 디스에이블된다.
'소거동작 한계시점'은 실질적인 데이터의 소거여부와는 상관없이 상기 소거명령 또는 특정의 내부신호의 활성화로부터 소정의 시간이 경과되는 시점을 나타낸다. 일반적으로, 상기 '소거동작 한계시점'이 상기 '소거동작 종료시점'보다 나중의 시점으로 된다. 그러나, 상기 소거전압이 목표전압에 도달하는 시점이 늦어지는 경우에는, 상기 '소거동작 한계시점'이 상기 '소거수행 완료시점' 또는 상기 '소거동작 종료시점'보다 앞서게 될 수도 있다.
계속하여, 본 명세서에서 언급되는 여러 가지의 시간이 기술된다.
'전압상승시간'은 상기 '소거명령 발생시점'부터 상기 '목표전압 도달시점'까지의 간격을 말한다. 상기 '전압상승시간' 동안에는, 상기 소거전압(VERS)의 전압레벨이 상승된다.
'소거수행시간'은 상기 '목표전압 도달시점'부터 상기 '소거수행 완료시점'까지의 간격을 말한다. 상기 '소거수행시간' 동안에는, 선택되는 메모리셀의 데이 터에 대한 소거가 실질적으로 수행된다.
'소거회복시간'은 상기 '소거수행 완료시점'부터 상기 '소거동작 종료시점'까지의 간격을 말한다. 상기 '소거회복시간' 동안에는, 계속되는 다음의 구동을 위하여, 각 노드들이 소정의 상태로 제어된다.
'소거동작시간'은 상기 '소거수행시간'과 상기 '소거회복시간'을 합한 구간이다.
'한계수행시간'은 상기 '소거명령 발생시점'부터 상기 '소거동작 한계시점'까지의 간격을 말한다. 상기 '한계수행시간'은 설계시에 소정의 값으로 설정된다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다.
도 3은 본 발명의 일실시예에 따른 소거전압 발생회로(100)를 나타내는 블락도이다. 도 3을 참조하면, 본 발명의 소거전압 발생회로(100)는 고전압 발생부(110), 전압레벨 감지부(120) 및 수행시간 확인부(130)를 포함하며, 제어부(140) 및 디스차아지부(150)를 더 구비한다.
상기 고전압 발생부(110)는, 상기 제어부(140)로부터 제공되는 소거제어신호(XERSEN)가 "H"로 활성화될 때, 선택되는 메모리셀(즉, 메모리 블락)의 벌크에 소거전압(VERS)을 인가하도록 구동된다. 본 실시예에서, 상기 소거제어신호(XERSEN)는, 소거명령 발생시점(p1, 도 6 참조)에서 발생되는 소거명령(CMERS)에 응답하여, "H"로 활성화된다.
이후, 상기 고전압 발생부(110)의 구동에 따라, 상기 소거전압(VERS)의 전압 레벨은 상승하게 된다. 이때, 상기 소거전압(VERS)이 소정의 목표전압(Vtag) 레벨에 도달하는 소요되는 전압상승시간(tRIS, 도 6 참조)은, 전술한 바와 같이, 소거하고자 하는 메모리셀의 수 즉, 메모리 블락의 수에 따라 상이하게 된다.
상기 전압레벨 감지부(120)는 상기 소거전압(VERS)의 전압레벨을 감지하여 레벨감지신호(/XDET)를 발생한다. 상기 레벨감지신호(/XDET)는, 상기 소거전압(VERS)이 상기 목표전압(Vtag)에 도달하는 목표전압 도달시점(p2, 도 6 참조)에서, "L"로 활성화된다(t1, t3, 도 6 참조). 또한, 상기 레벨감지신호(/XDET)는, 상기 소거전압(VERS)이 상기 목표전압(Vtag)보다 낮아지면, "H"로 비활성화된다(t2, t4, 도 6 참조).
본 실시예에서, 상기 레벨감지신호(/XDET)는 고전압 발생부(110)에 제공된다. 상기 레벨감지신호(/XDET)가 "H"로 비활성화된 동안에는, 상기 고전압 발생부(110)는 펌핑동작을 수행하여, 상기 메모리 어레이(MCARR)에 제공되는 소거전압(VERS)가 상기 목표전압(Vtag)으로 상승하도록 구동된다. 반면에, 상기 레벨감지신호(/XDET)가 "L"로 활성화된 동안에는, 상기 고전압 발생부(110)는 펌핑동작을 중단한다.
또한, 상기 레벨감지신호(/XDET)는 수행시간 확인부(130)에 제공된다.
상기 수행시간 확인부(130)는 상기 레벨감지신호(/XDET)에 응답하여, 소정의 수행종료신호(XDEN)를 발생한다. 상기 레벨감지신호(/XDET)가 "L"로 활성화되는 상기 목표도달시점(p2, 도 6 참조)으로부터 소정의 소거동작시간(tERS, 도 6 참조)이 경과하는 소거동작 종료시점(p4, 도 6 참조)에서, 상기 수행종료신호(XDEN)는 "H" 펄스로 발생된다. 이때, 상기 소거동작시간(tERS)의 길이는 소거수행시간(tEXE)의 길이에 의존한다.
또한, 상기 수행종료신호(XDEN)는, 소정의 구동시작신호(XSTM)의 "H"로의 활성화로부터 소정의 '한계수행시간(tMAX, 도 6에 미도시)'이 경과하는 '소거동작 한계시점'(도 6에 미도시)에 응답해서도, "H" 펄스로 발생된다.
바람직하기로는, 상기 구동시작신호(XSTM)는, 상기 소거명령 발생시점(p1, 도 6 참조)에 발생되는 소거명령에 응답하여, "H"로 활성화된다. 또한, 바람직하기로는, 상기 구동시작신호(XSTM)의 "H"로의 활성화와 동일한 시점에서, 상기 소거제어신호(XERSEN)도 "H"로 활성화된다.
상기 제어부(140)는 상기 소거명령(CMERS)에 응답하여, 상기 소거제어신호(XERSEN) 및 상기 구동시작신호(XSTM)를 활성화한다(t5, 도 6 참조). 또한, 상기 제어부(140)는, 상기 수행종료신호(XDEN)에 응답하여, 상기 소거제어신호(XERSEN)를 "L"로 비활성화한다(t6, 도 6 참조).
상기 디스차아지부(150)는 상기 소거제어신호(XERSEN)의 "L"로의 비활성화 궁극적으로는, 상기 수행종료신호(XDEN)의 "H" 펄스에 응답하여, 인에이블되어, 상기 소거전압(VERS)를 전원전압(VDD)으로 디스차아지한다. 바람직하기로는, 상기 디스차아지부(150)는 피모스 트랜지스터(150a)로 구현된다.
그리고, 상기 고전압 발생부(110)는 상기 소거제어신호(XERSEN)의 "L"로의 비활성화 궁극적으로는, 상기 수행종료신호(XDEN)의 "H" 펄스에 응답하여, 디스에이블된다. 따라서, 상기 소거전압(VERS)은 상기 전원전압(VDD)에 유지된다.
도 4는 도 3의 상기 고전압 발생부(110)를 자세히 나타내는 도면이다. 도 4를 참조하면, 상기 고전압 발생부(110)는 구체적으로 기준클락 발생수단(111), 펌핑클락 발생수단(113) 및 고전압 펌핑수단(115)을 구비한다.
상기 기준클락 발생수단(110)은 일정주기로 활성화되는 기준클락(RCLK)을 발생한다. 상기 펌핑클락 발생수단(133)은 상기 기준클락(RCLK)에 동기되어 펌핑클락(PCLK)을 발생한다. 이때, 상기 펌핑클락 발생수단(133)은 상기 소거제어신호(XERSEN)의 "L"로의 비활성화 궁극적으로는, 상기 수행종료신호(XDEN)의 "H" 펄스에 응답하여, 디스에이블된다. 이 경우, 상기 기준클락(RCLK)가 펄스로 발생되더라도, 상기 펌핑클락(PCLK)은 "L"의 상태를 지속한다.
또한, 상기 펌핑클락 발생수단(133)은, 상기 레벨감지신호(/XDET)의 "H"로 활성화된 상태에서도, 디스에이블된다. 이 경우에도, 상기 기준클락(RCLK)가 펄스로 발생되더라도, 상기 펌핑클락(PCLK)은 "L"의 상태를 지속한다.
상기 고전압 펌핑수단(150)은 상기 펌핑클락(PCLK)에 응답하여, 상기 소거전압(VERS)을 펌핑하여 상승시킨다.
도 5는 도 2의 상기 수행시간 확인부(130)를 자세히 나타내는 도면이다. 도 5를 참조하면, 상기 수행시간 확인부(130)는 시작확인수단(131), 카운팅 수단(133) 및 종료확인수단(137)을 구비한다.
상기 시작확인수단(131)은 시작펄스(XSTE)를 발생한다. 상기 시작펄스(XSTE)는 상기 레벨감지신호(/XDET)의 "L"로의 활성에 응답하여, "H"펄스로 발생된다(t7, 도 6 참조). 하지만, 일차적으로 발생된 후로부터 다시 리셋되기 전까지는, 상기 레벨감지신호(/XDET)의 "L"로 활성되더라도, 상기 시작펄스(XSRE)는 "L" 상태를 지속적으로 유지한다. 그리고, 상기 시작확인수단(131)은 상기 수행종료신호(XEDN)의 "H" 펄스에 응답하여 리셋된다.
상기 카운팅 수단(133)은 상기 시작펄스(XSTE)의 발생으로부터 상기 소거동작시간(tERS, 도 6 참조)을 카운팅한다. 상기 카운팅 수단(133)은 구체적으로 수행카운터(133a), 한계카운터(133b), 논리로직(133c) 및 회복카운터(133d)를 포함한다.
상기 수행카운터(133a)는 상기 시작펄스(XSTE)의 발생으로부터 상기 소거수행시간(tEXE, 도 6 참조)을 카운팅한다. 그리고, 상기 수행카운터(133a)의 출력신호(N134a)는, 상기 시작펄스(XSTE)의 발생으로부터 상기 소거수행시간(tEXE)이 경과하는 시점에서 "H"로 활성화된다. 이때, 선택되는 메모리셀의 벌크로의 상기 소거전압(VERS)의 인가는 차단된다.
상기 한계카운터(133b)는 상기 구동시작신호(XSTM)의 "H"로의 활성으로부터 소정의 한계수행시간(tMAX)을 카운팅한다. 그리고, 상기 한계카운터(133b)의 출력신호(N134b)는 상기 한계수행시간(tMAX)이 경과하는 시점에서 "H"로 활성화된다. 본 실시예에서, 상기 구동시작신호(XSTM)는 소거명령(CMERS)의 발생에 따라, 상기 제어부(140)로부터 제공된다.
상기 논리로직(133c)은 상기 수행카운터(133a)의 출력신호(N134a) 및 상기 한계카운터(133b)의 출력신호(N134b)를 논리합하여, 수행경과신호(XSF)를 발생한다. 상기 수행경과신호(XSF)는, 상기 수행카운터(133a)의 출력신호(N134a) 및 상기 한계카운터(133b)의 출력신호(N134b) 중의 어느 하나가 "H"로의 활성화에 따라, 활성화된다.
상기 회복카운터(133d)는 소정의 수행경과신호(XSF)의 "H"로의 활성으로부터 소정의 소거회복시간(tRCV, 도 6 참조)을 카운팅한다. 그리고, 상기 회복카운터(133d)의 출력신호(N136)는 상기 소거회복시간(tRCV)이 경과하는 시점에서 "H"로 활성화된다. 본 실시예에서, 상기 수행경과신호(XSF)는 상기 수행카운터(133a)의 출력신호(N134a)의 활성화에 의하여, 역시 활성화되는 신호이다.
그리고, 상기 수행경과신호(XSF)의 활성에 응답하여, 선택되는 메모리셀의 벌크로의 상기 소거전압(VERS)의 인가가 차단된다.
계속 도 5를 참조하면, 상기 종료확인수단(137)은 상기 회복카운터(133d)의 출력신호(N136)의 천이에 응답하는 종료펄스(XEDN)를 발생한다. 구체적으로, 상기 종료펄스(XEDN)는, 상기 수행경과신호(XSF)의 활성으로부터 소거회복시간(tRCV, 도 6 참조)의 경과 후에 "H" 펄스로 발생된다. 다시 기술하면, 상기 종료펄스(XEDN)는, 상기 시작펄스(XSTE)의 발생으로부터 상기 소거동작시간(tERS, 도 6 참조)의 경과 후에, "H"로 발생된다.
그리고, 상기 종료펄스(XEDN)는 상기 제어부(140)에 제공된다. 상기 제어부(140)는, 상기 종료펄스(XEDN)에 응답하여, 상기 소거제어신호(XERSEN)를 "L"로 비활성화시킨다. 또한, 시작확인수단(131)이 상기 종료펄스(XEDN)에 응답하여 리셋됨은, 전술한 바와 같다.
상기 종료펄스(XEDN)가 활성화되면, 소거전압 발생회로가 디스에이블되며, 소거전압(VERS)는 전원전압(VDD)으로 디스차아지된다.
정리하면, 본 발명의 소거전압 발생회로에서는, 소거전압(VERS)이 소정의 목표전압(Vtag)까지 상승함에 응답하여, 시작펄스(XSTE)가 발생된다. 그리고, 본 발명의 소거전압 발생회로에서는, 상기 시작펄스(XSTE)의 발생으로부터 설계된 바에 따른 소거수행시간(tEXE) 및 소거동작시간(tERS)이 카운팅된다. 이에 따라, 상기 시작펄스(XSTE)의 발생으로부터 상기 소거수행시간(tEXE) 및 소거동작시간(tERS)이 경과되면, 수행경과신호(XSF) 및 종료펄스(XEDN)가 활성화된다.
따라서, 본 발명의 소거전압 발생회로에 의하여, 소거되는 메모리셀의 수 또는 메모리 블락의 수에 관계없이, 상기 소거수행시간(tEXE) 및 소거동작시간(tERS)은 일정하게 유지된다.
도 7은 본 발명의 소거전압 발생회로를 포함한 불휘발성 반도체 메모리장치의 블락도를 나타내는 도면이다. 도 7을 참조하면, 불휘발성 반도체 메모리 장치(MEMDV)는 메모리 어레이(MCARR), 소거전압 발생회로(100) 및 제어회로(200)를 포함한다.
상기 메모리 어레이(MCARR)는 다수개의 불휘발성 메모리셀들을 포함한다. 소거동작의 수행을 위하여, 상기 메모리셀의 벌크에는 소거전압(VERS)이 인가된다.
상기 소거전압 발생회로(100)는 도 3 내지 도 5의 실시예와 같이 구현될 수 있으며, 선택되는 메모리셀의 벌크에 소정의 소거전압(VERS)을 인가하도록 구동된다. 상기 소거전압 발생회로(100)는 상기 제어회로(200)로부터 제공되는 소거명령(CMERS)에 따라 인에이블되어, 상기 메모리 어레이(MCARR)의 벌크에 소거전압 (VERS)를 발생한다.
여기서, 소거전압(VERS)은 메모리셀에 대한 실질적인 소거가 발생될 수 있는 소정의 목표전압(Vtag)으로의 상승으로부터, 소거수행시간의 경과에 따라 디스차아지 전압(본 실시예에서는, 전원전압(VDD)임)으로 방전된다.
상기 제어회로(200)는, 외부의 명령신호(ECMD)에 응답하여, 상기 소거명령(CMERS)를 발생한다.
상기와 같은 본 발명의 소거전압 발생회로에서는, 소거되는 메모리셀의 수 또는 메모리 블락의 수에 관계없이, 상기 소거수행시간 및 소거동작시간은 일정하게 유지된다. 즉, 본 발명의 소거전압 발생회로에 의하면, 선택되는 메모리셀들에 대하여 실질적인 소거를 수행하는 소거수행시간은 일정하게 된다.
따라서, 본 발명의 소거전압 발생회로 및 이를 포함하는 불휘발성 반도체 메모리 장치에서는, 미소거 또는 과소거되는 메모리셀이 발생될 가능성이 현저히 감소된다.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이 다.

Claims (10)

  1. 불휘발성 반도체 메모리 장치의 소거전압 발생회로에 있어서,
    소정의 소거전압을 발생하도록 구동되는 고전압 발생부;
    상기 소거전압이 소정의 목표전압으로 상승함을 감지하여 활성화되는 레벨감지신호를 발생하는 전압레벨 감지부;
    상기 레벨감지신호의 활성으로부터 소정의 소거수행시간의 경과에 따라 활성화되는 수행종료신호를 발생하는 수행시간 확인부; 및
    상기 소거전압을 소정의 디스차아지 전압으로 디스차아지하도록 구동되는 디스차아지부를 구비하며,
    상기 고전압 발생부는 상기 수행종료신호의 활성에 응답하여 디스에이블되며,
    상기 디스차아지부 상기 수행종료신호의 활성에 응답하여 인에이블되는 것을 특징으로 하는 소거전압 발생회로.
  2. 제1 항에 있어서, 상기 고전압 발생부는
    소정의 기준클럭을 발생하는 기준클럭 발생수단;
    상기 기준클럭에 동기되어 소정의 펌핑클럭을 발생하는 펌핑클락 발생수단으로서, 상기 수행종료신호에 응답하여 디스에이블되는 상기 펌핑클락 발생수단;및
    상기 펌핑클럭에 응답하여 상기 소거전압을 펌핑하는 고전압 펌핑 수단을 구비하는 것을 특징으로 하는 소거전압 발생회로.
  3. 제2 항에 있어서, 상기 펌핑클락 발생수단은
    상기 레벨감지신호의 활성에 응답하여 디스에이블되는 것을 특징으로 하는 소거전압 발생회로.
  4. 제1 항에 있어서, 상기 수행시간 확인부는
    상기 레벨감지신호에 응답하여 시작펄스를 발생하는 시작확인수단;
    상기 시작펄스의 발생으로부터 상기 소거수행시간을 카운팅하는 카운팅 수단; 및
    상기 카운팅 수단의 출력신호의 천이에 응답하되, 상기 소거수행시간의 경과에 따른 종료펄스를 발생하는 종료확인수단을 구비하는 것을 특징으로 하는 소거전압 발생회로.
  5. 제4 항에 있어서, 상기 카운팅 수단은
    상기 시작펄스의 발생으로부터 소정의 소거수행시간의 경과 후에 천이되는 출력신호를 발생하는 수행 카운터; 및
    소정의 수행경과신호의 활성화로부터 소정의 소거회복시간의 경과 후에 천이되는 출력신호를 발생하는 회복카운터로서, 상기 수행경과신호는 상기 수행 카운터의 출력신호의 천이에 응답하여 활성화되는 상기 회복카운터를 구비하는 것을 특징으로 하는 소거전압 발생회로.
  6. 제5 항에 있어서, 상기 카운팅 수단은
    소정의 소거명령의 발생에 대하여, 소정의 한계수행시간의 경과 후에 천이되는 출력신호를 발생하는 한계카운터; 및
    상기 수행 카운터의 출력신호 및 상기 한계카운터의 출력신호 중의 어느 하나에 응답하여 활성화되는 상기 수행경과신호를 발생하는 논리로직을 더 구비하는 것을 특징으로 하는 소거전압 발생회로.
  7. 제4 항에 있어서, 상기 시작확인수단은
    상기 종료펄스에 응답하여, 리셋되는 것을 특징으로 하는 소거전압 발생회로.
  8. 불휘발성 반도체 메모리 장치에 있어서,
    다수개의 불휘발성 메모리셀들을 포함하는 메모리 어레이;
    선택되는 상기 불휘발성 메모리셀의 벌크에 소정의 소거전압을 인가하도록 구동되는 소거전압 발생회로로서, 상기 소거전압을 소정의 디스차아지 전압으로 디스차아지하도록 구동되는 디스차아지부를 포함하는 상기 소거전압 발생회로; 및
    외부의 명령에 응답하여, 상기 소거전압 발생회로를 인에이블시키도록 제어하는 제어회로를 구비하며,
    상기 소거전압 발생회로는
    상기 소거전압이 소정의 목표전압으로의 상승으로부터 소정의 소거수행시간의 경과에 따라 상기 소거전압을 상기 디스차아지 전압으로 디스차아지시키는 것을 특징으로 하는 불휘발성 반도체 메모리 장치.
  9. 제8 항에 있어서, 상기 소거전압 발생회로는
    상기 소거전압을 발생하도록 구동되는 고전압 발생부;
    상기 소거전압이 소정의 목표전압으로 상승함을 감지하여 활성화되는 레벨감지신호를 발생하는 전압레벨 감지부;
    상기 레벨감지신호의 활성으로부터 상기 소거수행시간의 경과에 따라 활성화되는 수행종료신호를 발생하는 수행시간 확인부를 더 구비하며,
    상기 고전압 발생부는 상기 수행종료신호의 활성에 응답하여 디스에이블되며,
    상기 디스차아지부는 상기 수행종료신호의 활성에 응답하여 인에이블되는 것을 특징으로 하는 불휘발성 반도체 메모리 장치.
  10. 불휘발성 반도체 메모리 장치의 소거전압 발생회로의 구동방법에 있어서,
    소정의 소거전압의 전압레벨을 상승시키는 단계;
    상기 소거전압이 소정의 목표전압으로 상승함을 감지하여, 레벨감지신호를 활성화하는 단계;
    상기 레벨감지신호의 활성으로부터 소정의 소거수행시간의 경과에 따라, 수행종료신호를 활성화하는 단계; 및
    상기 수행종료신호의 활성에 응답하여, 상기 소거전압을 디스차아지 전압으로 디스차아지하는 단계를 구비하는 것을 특징으로 하는 불휘발성 반도체 메모리 장치의 소거전압 발생회로의 구동방법.
KR1020060011917A 2006-02-08 2006-02-08 일정한 소거수행시간을 제공하는 소거전압 발생회로 및이를 포함하는 불휘발성 반도체 메모리 장치 KR100782942B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020060011917A KR100782942B1 (ko) 2006-02-08 2006-02-08 일정한 소거수행시간을 제공하는 소거전압 발생회로 및이를 포함하는 불휘발성 반도체 메모리 장치
US11/567,895 US7382663B2 (en) 2006-02-08 2006-12-07 Erase voltage generator circuit for providing uniform erase execution time and nonvolatile memory device having the same
US12/115,827 US7643351B2 (en) 2006-02-08 2008-05-06 Erase voltage generator circuit for providing uniform erase execution time and nonvolatile memory device having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060011917A KR100782942B1 (ko) 2006-02-08 2006-02-08 일정한 소거수행시간을 제공하는 소거전압 발생회로 및이를 포함하는 불휘발성 반도체 메모리 장치

Publications (2)

Publication Number Publication Date
KR20070080630A KR20070080630A (ko) 2007-08-13
KR100782942B1 true KR100782942B1 (ko) 2007-12-07

Family

ID=38333888

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060011917A KR100782942B1 (ko) 2006-02-08 2006-02-08 일정한 소거수행시간을 제공하는 소거전압 발생회로 및이를 포함하는 불휘발성 반도체 메모리 장치

Country Status (2)

Country Link
US (2) US7382663B2 (ko)
KR (1) KR100782942B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100782942B1 (ko) * 2006-02-08 2007-12-07 삼성전자주식회사 일정한 소거수행시간을 제공하는 소거전압 발생회로 및이를 포함하는 불휘발성 반도체 메모리 장치
JP5829337B2 (ja) * 2012-08-29 2015-12-09 ルネサスエレクトロニクス株式会社 半導体装置
KR20210155224A (ko) 2020-06-15 2021-12-22 삼성전자주식회사 고전압 스위칭 회로를 포함하는 비휘발성 메모리 장치 및 이의 동작 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5280454A (en) * 1990-11-21 1994-01-18 Kabushiki Kaisha Toshiba Electrically erasable programmable read-only memory with block-erase function

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002170389A (ja) 2000-06-30 2002-06-14 Toshiba Corp 不揮発性半導体記憶装置とその動作方法
JP2002163892A (ja) 2000-11-24 2002-06-07 Mitsubishi Electric Corp 不揮発性半導体メモリおよび動作方法
JP2003331585A (ja) 2002-05-08 2003-11-21 Toshiba Corp 不揮発性半導体記憶装置
KR100504696B1 (ko) * 2003-02-26 2005-08-03 삼성전자주식회사 블록 소거/프로그램 정보를 저장하기 위한 상태 셀들의어레이를 포함한 낸드 플래시 메모리 장치
KR100735009B1 (ko) * 2005-08-30 2007-07-03 삼성전자주식회사 소거 시간을 줄일 수 있는 플래시 메모리 장치
KR100782942B1 (ko) * 2006-02-08 2007-12-07 삼성전자주식회사 일정한 소거수행시간을 제공하는 소거전압 발생회로 및이를 포함하는 불휘발성 반도체 메모리 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5280454A (en) * 1990-11-21 1994-01-18 Kabushiki Kaisha Toshiba Electrically erasable programmable read-only memory with block-erase function

Also Published As

Publication number Publication date
US20070183221A1 (en) 2007-08-09
US20080205142A1 (en) 2008-08-28
KR20070080630A (ko) 2007-08-13
US7643351B2 (en) 2010-01-05
US7382663B2 (en) 2008-06-03

Similar Documents

Publication Publication Date Title
KR100764053B1 (ko) 플래시 메모리 장치 및 그것의 프로그램 방법
JP4870409B2 (ja) 不揮発性メモリ装置及びそれのプログラム方法
US20150364204A1 (en) Nonvolatile memory device, memory system having the same, external power controlling method thereof
WO2006059373A1 (ja) 半導体装置及び半導体装置の制御方法
JP5041729B2 (ja) プログラム時間を減少させるフラッシュメモリ装置
JP5820888B2 (ja) 半導体装置
KR100782942B1 (ko) 일정한 소거수행시간을 제공하는 소거전압 발생회로 및이를 포함하는 불휘발성 반도체 메모리 장치
KR100645049B1 (ko) 프로그램 특성을 향상시킬 수 있는 불 휘발성 메모리 장치및 그것의 프로그램 방법
US20130308393A1 (en) Non-volatile memory device and method for driving the same
JP2007184073A (ja) 基準フェイルビットの確認回路及び不揮発性半導体メモリ装置
KR101076072B1 (ko) 플래시 소자의 소거 동작 방법
US9001598B2 (en) Semiconductor devices and semiconductor systems including the same
JP2008052803A (ja) 不揮発性半導体記憶装置
KR100645051B1 (ko) 비트 라인 전압에 따른 프로그램 실행 구간의서스펜드/리쥼 기능을 갖는 불 휘발성 메모리 장치 및그것의 프로그램 방법
EP3485494A1 (en) Improved sense amplifier with bit line pre-charge circuit for reading flash memory cells in an array
JP2011154762A (ja) 半導体記憶装置
KR100572332B1 (ko) 불 휘발성 메모리 장치 및 그것의 프로그램 방법
JP5020623B2 (ja) パワーオンシステムリセット回路
JP2005182981A (ja) 不揮発性メモリ素子での電源検出装置及びその検出方法
CN109979522A (zh) 存储器件及其测试方法
TWI462105B (zh) 非揮發性記憶體裝置及其程式化方法
KR100572331B1 (ko) 불휘발성 메모리 장치 및 그것을 위한 프로그램 방법
KR100648278B1 (ko) 벌크 라인 전압에 따른 프로그램 실행 구간의서스펜드/리쥼 기능을 갖는 불 휘발성 메모리 장치 및그것의 프로그램 방법
KR100645050B1 (ko) 프로그램 특성을 향상시킬 수 있는 불 휘발성 메모리 장치및 그것의 프로그램 방법
KR101201606B1 (ko) 반도체 장치의 고전압 스위치 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121031

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141031

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20181031

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20191031

Year of fee payment: 13