KR20150110563A - 설계 데이터 공간에서 검사 시스템 출력의 위치 결정 - Google Patents

설계 데이터 공간에서 검사 시스템 출력의 위치 결정 Download PDF

Info

Publication number
KR20150110563A
KR20150110563A KR1020157020853A KR20157020853A KR20150110563A KR 20150110563 A KR20150110563 A KR 20150110563A KR 1020157020853 A KR1020157020853 A KR 1020157020853A KR 20157020853 A KR20157020853 A KR 20157020853A KR 20150110563 A KR20150110563 A KR 20150110563A
Authority
KR
South Korea
Prior art keywords
design data
output
single feature
data space
features
Prior art date
Application number
KR1020157020853A
Other languages
English (en)
Other versions
KR102043486B1 (ko
Inventor
비자야쿠마르 라마찬드란
Original Assignee
케이엘에이-텐코 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 케이엘에이-텐코 코포레이션 filed Critical 케이엘에이-텐코 코포레이션
Publication of KR20150110563A publication Critical patent/KR20150110563A/ko
Application granted granted Critical
Publication of KR102043486B1 publication Critical patent/KR102043486B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • G06F17/50—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements

Landscapes

  • Immunology (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Pathology (AREA)
  • Engineering & Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Manufacturing & Machinery (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Architecture (AREA)
  • Software Systems (AREA)

Abstract

설계 데이터 공간에서 검사 시스템의 출력의 위치를 결정하기 위한 시스템 및 방법이 제공된다. 하나의 방법은, 웨이퍼에 대한 설계 데이터 내의 하나보다 많은 특징부를, 합병되는 모든 특징부들을 둘러싸는 둘레를 갖는 단일 특징부로 합병하는 단계를 포함한다. 방법은 또한, 합병되는 특징부들에 대한 설계 데이터 없이 단일 특징부에 대한 정보를 저장하는 단계를 포함한다. 정보는 설계 데이터 공간에서의 단일 특징부의 위치를 포함한다. 방법은, 웨이퍼에 대한 검사 시스템의 출력을 단일 특징부에 대한 정보로 정렬하는 단계를 더 포함하며, 그리하여 단일 특징부의 설계 데이터 공간 위치에 기초하여, 설계 데이터 공간에서의 출력의 위치가 결정될 수 있다.

Description

설계 데이터 공간에서 검사 시스템 출력의 위치 결정{DETERMINING A POSITION OF INSPECTION SYSTEM OUTPUT IN DESIGN DATA SPACE}
본 발명은 일반적으로 설계 데이터 공간(design data space)에서 검사 시스템의 출력의 위치를 결정하기 위한 시스템 및 방법에 관한 것이다.
다음의 기재와 예들은 이 부분에 포함되었다고 하여 종래 기술인 것으로 인정되는 것이 아니다.
검사 프로세스는 반도체 제조 프로세스 중의 다양한 단계에서 제조 프로세스의 더 높은 수율 및 그에 따른 더 높은 이익을 촉진하기 위해 웨이퍼 상의 결함을 검출하는 데에 사용된다. 검사는 항상 IC와 같은 반도체 디바이스를 제조하는 것의 중요한 부분이었다. 그러나, 반도체 디바이스의 치수가 감소됨에 따라, 더 작은 결함들이 디바이스를 고장시킬 수 있기 때문에, 검사는 수락가능한 반도체 디바이스의 성공적인 제조에 훨씬 더 중요해졌다. 예를 들어, 반도체 디바이스의 치수가 감소됨에 따라, 비교적 작은 결함도 반도체 디바이스에서 원치 않는 수차(aberration)를 야기할 수 있으므로, 감소하는 크기의 결함의 검출이 필요해졌다.
일부 현재 이용 가능한 검사 시스템은 각각의 다이 행(row) 상의 사용자 정의(user-defined) 정렬 마크들을 사용하여 이들을 웨이퍼에 맞추도록(orient) 구성된다. 각각의 스와스(swath)에서, 개별 다이들은 각각의 다이가 동일하게 보임을 보장하기 위하여 끊임없는 피드백을 통해 인접 다이들과 비교된다. 임의의 주어진 스와스에서의 위치들은 매우 정확하다. 즉, 동일 스와스의 복수의 다이들 상의 동일 다이 상대 위치를 찾아간다면, 동일 특징부(feature)를 찾게 될 것이다.
그러나, 전체 스와스가 글로벌(설계) 좌표 시스템에 관련하여 잘못 배치될 수 있다. 각각의 스와스로부터 설계에 대한 스와스 위치결정 오차(positioning error)가 계산되고 제거될 수 있다면, 검사에 대한 결함 위치 정확도는 현저하게 개선될 수 있다. 웨이퍼 이미지를 기본 설계(underlying design)와 비교하고 스와스 위치결정 오차를 추정하는 데 사용될 수 있는 현재 이용 가능한 기술들이 존재한다. 이러한 기술들의 주 단점은, 제조되고 있는 디바이스에 대한 설계 파일을 디바이스 제조자 및/또는 웨이퍼 검사자에게 제공하도록, 고객 또는 설계 소유권자(design owner)에게 요구한다는 것이다. 설계 파일의 민감한 지적 재산권(IP; intellectual property) 관련 정보의 존재로 인해, 고객 또는 설계 소유권자가 디바이스 제조자 및/또는 웨이퍼 검사자에게 설계 정보를 제공하는 것은 어려운 일이며 때때로 불가능하다.
따라서, 상기 기재된 단점 중의 하나 이상을 갖지 않는, 설계 데이터 공간에서 검사 시스템의 출력의 위치를 결정하기 위한 시스템 및 방법을 개발하는 것이 유리할 것이다.
다양한 실시예들의 다음 설명은 어떠한 방식으로든 첨부된 청구항의 주제를 한정하는 것으로 해석되어서는 안 된다.
하나의 실시예는 설계 데이터 공간에서 검사 시스템의 출력의 위치를 결정하기 위한 방법에 관한 것이다. 방법은, 웨이퍼에 대한 설계 데이터 공간에서의 하나보다 많은 특징부(feature)를, 합병(merge)되는 모든 특징부들을 둘러싸는 둘레(periphery)를 갖는 단일 특징부로 합병하는 단계를 포함한다. 방법은 또한, 합병되는 특징부들에 대한 설계 데이터 없이 단일 특징부에 대한 정보를 저장하는 단계를 포함한다. 정보는 설계 데이터 공간에서의 단일 특징부의 위치를 포함한다. 또한, 방법은, 웨이퍼에 대한 검사 시스템의 출력을 단일 특징부에 대한 정보로 정렬(align)하는 단계, 및 설계 데이터 공간에서의 단일 특징부의 위치에 기초하여 설계 데이터 공간에서 단일 특징부로 정렬된 출력의 제1 부분의 위치를 결정하는 단계를 포함한다. 방법은, 설계 데이터 공간에서의 출력의 제1 부분의 위치에 기초하여 출력의 다른 부분들의 설계 데이터 공간에서의 위치들을 결정하는 단계를 더 포함한다. 합병하는 단계, 저장하는 단계, 정렬하는 단계, 출력의 제1 부분의 위치를 결정하는 단계, 및 다른 부분들의 위치들을 결정하는 단계는 하나 이상의 컴퓨터 시스템에 의해 수행된다.
방법의 단계들 각각은 여기에 기재된 바와 같이 더 수행될 수 있다. 또한, 방법은 여기에 기재된 임의의 다른 방법(들)의 임의의 다른 단계(들)를 포함할 수 있다. 또한, 방법은, 여기에 기재된 임의의 시스템에 의해 수행될 수 있다.
또다른 실시예는, 설계 데이터 공간에서의 검사 시스템의 출력의 위치를 결정하기 위한 방법에 관한 것이다. 방법은 웨이퍼에 대한 검사 시스템의 출력을 단일 특징부에 대한 정보로 정렬하는 단계를 포함한다. 웨이퍼에 대한 설계 데이터 내의 하나보다 많은 특징부는, 합병된 모든 특징부들을 둘러싸는 둘레를 갖는 단일 특징부로 합병되었다. 정보는 설계 데이터 공간에서의 단일 특징부의 위치를 포함한다. 방법은 또한, 설계 데이터 공간에서의 단일 특징부의 위치에 기초하여 설계 데이터 공간에서 단일 특징부로 정렬된 출력의 제1 부분의 위치를 결정하는 단계를 포함한다. 또한, 방법은 설계 데이터 공간에서의 출력의 제1 부분의 위치에 기초하여 출력의 다른 부분들의 설계 데이터 공간에서의 위치들을 결정하는 단계를 포함한다. 출력을 정렬하는 단계, 출력의 제1 부분의 위치를 결정하는 단계, 및 다른 부분들의 위치들을 결정하는 단계는 컴퓨터 시스템을 사용하여 수행된다.
방법의 단계들 각각은 여기에 기재된 바와 같이 더 수행될 수 있다. 또한, 방법은 여기에 기재된 임의의 다른 방법(들)의 임의의 다른 단계(들)를 포함할 수 있다. 또한, 방법은, 여기에 기재된 임의의 시스템에 의해 수행될 수 있다.
추가의 실시예는, 설계 데이터 공간에서의 검사 시스템의 출력의 위치를 결정하도록 구성되는 시스템에 관한 것이다. 시스템은, 웨이퍼에 대한 설계 데이터 내의 하나보다 많은 특징부를, 합병되는 모든 특징부들을 둘러싸는 둘레를 갖는 단일 특징부로 합병하도록 구성된 컴퓨터 서브시스템을 포함한다. 컴퓨터 서브시스템은 또한, 합병되는 특징부들에 대한 설계 데이터 없이 단일 특징부에 대한 정보를 저장하도록 구성된다. 정보는 설계 데이터 공간에서의 단일 특징부의 위치를 포함한다. 시스템은 또한, 웨이퍼에 대한 출력을 발생시키도록 웨이퍼를 스캐닝하도록 구성되는 검사 서브시스템을 포함한다. 검사 서브시스템은 또한, 상기 기재된 바와 같이, 출력을 정렬하고, 출력의 제1 부분의 위치를 결정하고, 출력의 다른 부분들의 위치들을 결정하도록 구성된다. 시스템은 여기에 기재된 바와 같이 더 구성될 수 있다.
바람직한 실시예의 다음의 상세한 설명을 깨닫고 첨부 도면을 참조하면 본 발명의 부가의 이점이 당해 기술 분야에서의 숙련자에게 명백하게 될 것이다.
도 1은 여기에 기재된 방법의 일부 실시예에 포함될 수 있는 단계를 예시한 개략도이다.
도 2는 컴퓨터 시스템이 여기에 기재된 컴퓨터 구현 방법을 수행하게 하는 프로그램 명령어를 저장한 비일시적 컴퓨터 판독가능 매체의 하나의 실시예를 예시한 블록도이다.
도 3은 설계 데이터 공간에서의 검사 시스템의 출력의 위치를 결정하도록 구성된 시스템의 실시예의 측면도를 예시한 개략도이다.
본 발명은 다양한 수정 및 대안의 형태가 가능하지만, 이의 구체적 실시예가 도면에 예로써 도시된 것이며 여기에서 상세하게 기재될 것이다. 도면은 일정한 비율로 확대축소된 것이 아닐 수 있다. 그러나, 도면 및 이에 대한 상세한 설명은 본 발명을 개시된 특정 형태에 한정하고자 하는 것이 아니며, 반대로 첨부한 청구범위에 의해 정의되는 바와 같은 본 발명의 사상 및 범위 내에 속하는 모든 수정, 등가물 및 대안을 커버하도록 의도됨을 이해하여야 한다.
이제 도면을 참조하면, 도면이 축척대로 도시된 것은 아님을 유의하여야 한다. 특히, 도면의 구성요소들 중의 일부의 규모는 구성요소의 특성을 강조하기 위해 크게 과장되어 있다. 도면이 동일한 규모로 도시된 것은 아님도 유의하여야 한다. 유사하게 구성되었을 수 있는 하나보다 많은 도면에 도시된 구성요소는 동일한 참조 번호를 사용하여 표시되었다. 여기에서 달리 언급하지 않는 한, 기재되고 도시된 임의의 구성요소는 임의의 적합한 상업적으로 이용 가능한 구성요소를 포함할 수 있다.
하나의 실시예는 설계 데이터 공간에서 검사 시스템의 출력의 위치를 결정하는 방법에 관한 것이다. 하나의 실시예에서, 검사 시스템은 명시야(BF; bright field) 검사 시스템으로서 구성된다. 검사 시스템은 여기에 더 기재되는 바와 같이 구성될 수 있다. 여기에 기재된 실시예들은, 설계 데이터 공간에서 이미지 출력의 경우 픽셀을 포함할 수 있는 검사 출력의 위치를 결정하므로, 실시예들은 일반적으로 픽셀-설계 정렬(PDA; pixel-to-design alignment) 시스템 또는 방법으로 지칭될 수 있다.
여기에서 사용되는 용어 "설계 데이터"는 일반적으로, IC의 물리적 설계(레이아웃)와, 복합 시뮬레이션이나 간단한 기하학적 및 불(Boolean) 연산을 통해 물리적 설계로부터 유도된 데이터를 지칭한다. 설계 데이터는, 그래픽 데이터 스트림(GDS; graphical data stream) 파일, 임의의 기타 표준 기계 판독가능 파일, 당해 기술 분야에 공지된 임의의 기타 적합한 파일, 및 설계 데이터베이스와 같은 데이터 구조에 저장될 수 있다. GDSII 파일은 설계 레이아웃 데이터의 표현에 사용되는 파일들의 종류 중 하나이다. 이러한 파일의 다른 예는 GL1 및 OASIS 파일을 포함한다. 여기에 기재된 실시예에 사용되는 설계 데이터는, 데이터 구조 구성, 저장 포맷, 또는 저장 메커니즘에 관계없이 임의의 이 전체 종류의 파일들로 저장될 수 있다.
방법은, 웨이퍼에 대한 설계 데이터 내의 하나보다 많은 특징부를, 합병되는 모든 특징부들을 둘러싸는 둘레를 갖는 단일 특징부로 합병하는 단계를 포함한다. 따라서, 하나보다 많은 특징부를 단일 특징부로 합병하는 단계는 웨이퍼에 대한 설계의 유도체(derivative)를 생성할 수 있다. 하나의 실시예에서, 도 1에 도시된 바와 같이, 설계 데이터는 다수의 특징부들(102)을 포함하는 오리지널 설계 아티팩트(artifact)(100)를 포함할 수 있다. 이들 특징부(102)는 단일 특징부(104)로 합병될 수 있으며, 그러면 단일 특징부(104)는 설계의 유도체 또는 유도 설계(derived design)이다. 유도 설계에 있어서, 임의의 다른 특징부에 비교적 가까운 임의의 특징부는 설계의 유도체를 생성하도록 합병될 수 있다. 서로 비교적 가까이 있는 특징부들은 고립된(isolated) 특징부들 외에 설계에서의 임의의 특징부들을 포함할 수 있다.
하나의 실시예에서, 단일 특징부는 단일 특징부의 둘레를 정의하는 경계 다각형(bounding polygon)을 포함하고, 단일 특징부는 그의 둘레 내에 어떠한 추가의 특징부도 포함하지 않으며, 경계 다각형은 어떠한 추가의 다각형도 포함하지 않는다. 예를 들어, 도 1에 도시된 바와 같이, 단일 특징부는, 단일 특징부를 생성하도록 합병되었던 특징부들(102) 또는 임의의 다른 특징부들을 포함하지 않을 수 있다. 다르게 말하자면, 단일 특징부(104)는 그의 형상을 정의하는 둘레를 갖는 다각형이다. 단일 특징부의 둘레는 합병된 모든 특징부들을 둘러싸는 다각형을 생성함으로써 정의된다. 그러나, 합병되는 특징부들은 단일 특징부에 포함되지 않는다. 또한, 도 1에 도시된 바와 같이, 단일 특징부를 정의하는 경계 다각형은 그의 경계 내에 어떠한 추가적인 다각형도 포함하지 않는다. 도 1에 더 도시된 바와 같이, 단일 특징부는 단일 다각형인 것으로 정의될 수 있고, 단일 특징부를 생성하도록 합병된 각각의 특징부들과 상이할 수 있다(예를 들어, 형상, 크기 등이 상이함).
일부 실시예에서, 하나보다 많은 특징부를 합병하는 것은, 단일 특징부에 대한 정보로부터 설계 데이터의 지적 재산권(IP)을 없앤다. 예를 들어, 상기 기재된 바와 같이 설계의 유도체를 생성하는 것은 설계 파일로부터 모든 IP 민감 정보를 제거하도록 수행될 수 있다. 도 1에 도시된 예에서, 오리지널 설계 아티팩트(100)에 포함된 패턴들의 사항들(particulars) 및 이들 패턴의 배치는 IP 정보일 수 있다. 유도 설계에서, 임의의 다른 특징부에 비교적 가까이 있는 임의의 특징부는 복구 불가능한 방식으로 IP를 파괴하는 설계의 유도체를 생성하도록 합병될 수 있다. 예를 들어, 상기 기재된 바와 같이, 합병된 특징부들은 설계 유도체에 포함되지 않는다. 또한, 설계에서의 모든 임계 구조는 합병하는 단계에서 그들을 둘러싸는 경계 박스 또는 다각형으로 교체될 수 있다. 따라서, 단일 특징부에 대한 정보로 수행되는 여기에 기재된 다른 단계들은, IP 민감 설계 정보의 필요 없이 수행될 수 있다. 그리하여, 임의의 이들 단계는 어떠한 IP 민감 설계 정보도 노출하거나타협하지 않고서 수행될 수 있다.
또다른 실시예에서, 합병되는 특징부들은, 100 nm보다 작은, 웨이퍼 상의 적어도 하나의 측방 치수(예를 들어, 폭)를 갖고, 검사 시스템은 200 nm보다 작은 측방 치수(예를 들어, 폭)를 갖는, 웨이퍼 상에 인쇄된 특징부들을 분해(resolve)할 수 없다. 설계 규칙(design rules)은 끊임없이 축소하고 있다. 22 nm 설계 규칙 설계는 통상적으로, 웨이퍼 상의 다소 더 큰(40 nm 정도) 특징부로서 웨이퍼 상에 나타난다(인쇄된다). 설계 규칙이 축소하고 있는 반면, 검사 파장은 그에 맞추지 못하고 있다. 웨이퍼 검사에 사용되는 광의 파장은 여전히 200 nm 정도 이상이다. 특징부 크기와 검사 파장 간의 관계의 암시는, BF 검사 툴이 설계자 또는 설계 소유권자에 의해 웨이퍼 상에 놓인 많은 임계 설계 세부사항들을 분해하지 못한다는 것이다. 예를 들어, 대부분의 BF 검사 툴은 약 250 nm 내지 약 300 nm 이상인 특징부들을 분해한다. 웨이퍼 검사 시스템은 웨이퍼 상에 형성된 많은 특징부들을 분해하지 못하지만, KLA-Tencor(Milpita, Calif.)와 같은 검사 시스템 제조자는, 이들 영역 내의 결함들을 검출함으로써 그의 고객에게 계속적인 값을 제공할 수 있는 획기적인 방식을 찾았다.
여기에 기재된 실시예의 근본적인 이해는, 상당히 작은(예를 들어, 200 nm보다 작은) 패턴들이 분해되지 않으므로, 출력의 스와스(swath)들을 기본 설계로 정렬하도록 이러한 상당히 작은 패턴들에 대한 설계 데이터가 필요하지 않다는 것이다. 다르게 말하자면, IP 민감 설계 특징부일 수 있는 복잡한 설계 세부사항들이 검사 시스템의 분해 한계(resolution limit) 아래에 있을 수 있다. 그러므로, 이들 특징부는 본질적으로 정렬에 소용이 없으며, 여기에 기재된 바와 같이 제거될 수 있다. 예를 들어, 상기에 기재된 합병하는 단계에서, 오리지널 설계는, 검사 시스템의 광학 해상도 한계보다 더 얇은 임의의 설계 아티팩트를 합병함으로써 IP 민감 정보를 제거하도록 수정될 수 있다. 도 1에 도시된 예에서, 대부분의 웨이퍼 검사 시스템에 의해 생성될 패턴(100)의 광학 이미지가 단일 특징부(104)처럼 보일 것이므로, 설계의 IP-리스(IP-less) 버전은 검사 시스템의 출력을 설계 데이터로 정확하게 정렬하기에 충분하다. 이 방식으로, 설계 규칙이 22 nm이고 검사 시스템의 광학 해상도 한계가 300 nm인 경우에, IP 민감 정보가 효과적으로 제거될 수 있다. 또한, 합병하는 단계에서 복잡한 설계 패턴을 대신하는 경계 다각형을 사용하여 수행될 수 있는 정렬은, 복잡한 설계 패턴을 사용하여 수행될 수 있는 정렬과, 정확도에 있어서 눈에 띄는 차이를 갖지 않아야 한다.
일부 실시예에서, 합병되는 특징부들은 설계 데이터 내의 밀집된(dense) 특징부들을 포함한다. 예를 들어, 합병하는 단계는, 모든 밀집된 선들을 그의 경계 다각형으로 교체하는 것을 포함할 수 있다. 하나의 이러한 예에서, 상기 기재된 바와 같이, 유도 설계에서, 임의의 다른 특징부에 비교적 가까운 임의의 특징부는 설계의 유도체를 생성하도록 합병될 수 있고, 서로 비교적 가까이 있는 특징부들은 고립된 특징부 외에 설계 내 임의의 특징부들을 포함할 수 있다. 용어 "밀집된 특징부" 및 "고립된 특징부"는, 웨이퍼에 대한 설계 데이터에 통상적으로 포함되는 상이한 유형의 특징부들을 나타내도록 당해 기술 분야에서 일반적으로 사용된다.
또다른 실시예에서, 합병되는 특징부들은, 설계 데이터의 랜덤 로직 영역(random logic area) 내의 특징부를 포함한다. 예를 들어, 상기에 기재된 검사 시스템 분해 한계는 랜덤 로직 영역 내의 결함 검출을 어레이 영역과 같은 웨이퍼 상의 다른 영역보다 조금 더 어렵게 할 수 있다. 그러나, 랜덤 로직 영역에서의 이러한 해상도 부족은 좌표 정확도에 대해 요긴한 것일 수 있다. 예를 들어, 랜덤 로직 영역은, 비교적 고유한(예를 들어, 특이한 형상을 가짐) 단일 특징부를 형성하며 웨이퍼 상에 형성될 때 정렬 마크로서 특히 유용하게 되도록, 여기에 기재된 바와 같이 합병될 수 있는 특징부들을 포함할 수 있다. 여기에 기재된 실시예에서 합병되는 임의의 특징부들은, 웨이퍼의 비-디바이스(non-device) 영역에 인쇄될 특징부 및 레티클 정렬 마크와 같은 비디바이스 특징부가 아닌 디바이스 특징부를 포함할 수 있다. 용어 "랜덤 로직 영역"은 당해 기술 분야에서 일반적으로 사용되는 공지된 용어이고, 당해 기술 분야에서의 관습적인 의미를 갖는 것으로 의도된다.
일부 실시예에서, 하나보다 많은 특징부를 합병하는 것은, 설계 데이터 내의 하나보다 많은 특징부의 둘 이상의 세트들을, 대응하는 단일 특징부들로 합병하는 것을 포함하며, 방법은, 대응하는 단일 특징부들로부터 여기에 더 기재되는 정렬하는 단계에서 그의 정보가 사용될 것인 단일 특징부를 선택하는 단계를 포함한다. 예를 들어, 상기 기재된 합병하는 단계 동안 설계 데이터 내의 상이한 특징부 세트들로부터 상이한 단일 특징부들이 생성될 수 있다. 임의의 하나의 단일 특징부로 합병되는 특징부들은 임의의 다른 단일 특징부로 합병되는 특징부들과 상호 배타적(mutually exclusive)일 수 있다. 이 방식으로, 합병하는 단계는 하나보다 많은 단일 특징부를 생성하도록 한 번보다 많이 수행될 수 있다. 설계 데이터로부터 그의 경계 다각형 및 기타 비IP 민감 정렬 타겟과 같은 상이한 단일 특징부들에 대한 정보는 여기에 더 기재되는 바와 같이 "정렬 파일"에 저장될 수 있으며, 이는 합병하는 단계가 설계로부터 임의의 민감 IP를 제거하도록 수행되므로 본질적으로 어떠한 IP도 포함하지 않는 설계 파일일 수 있다. 정렬에 사용될 단일 특징부를 선택하는 것은, 검사 시스템을 사용하여, 이 설계 파일을 검색함으로써 상이한 단일 특징부들과 기타 비IP 민감 정렬 타겟들 중에서 하나 이상의 양호한 정렬 스폿(alignment spot)을 찾는 것을 포함할 수 있다. 단일 특징부는, 검사 시스템 출력에서 주변 및 근처의 특징부들로부터 고유하게 식별될 정도로 충분히 상이하고 검사 시스템에 의해 비교적 양호한 품질로 분해될 수 있는 경우, "양호한 정렬 스폿(good alignment spot)"으로서의 자격을 얻을 수 있다. 단일 특징부가 "양호한 정렬 스폿"으로서의 자격을 얻을 정도로 충분히 상이해야 하는 주변 및 근처의 특징부는, 시야 및 웨이퍼/스테이지 정렬 능력과 같은 검사 시스템의 특성에 따라 달라질 수 있다. 그러면, 양호한 정렬 스폿(들)에 대한 웨이퍼 이미지(들)가 추출되어 여기에 더 기재된 바와 같이 저장될 수 있으며, 그리하여 이들은 여기에 더 기재되는 정렬하는 단계에 사용될 수 있다.
하나의 실시예에서, 하나보다 많은 특징부를 합병하는 것은, 설계 데이터 내의 하나보다 많은 특징부의 둘 이상의 세트들을, 대응하는 단일 특징부들로 합병하는 것을 포함하고, 여기에 더 기재되는 저장하는 단계는, 합병되는 특징부들에 대한 설계 데이터 없이 대응하는 단일 특징부들에 대한 정보를 저장하는 것을 포함하며, 방법은, 웨이퍼 상의 대응하는 단일 특징부들의 위치들에서 검사 시스템의 출력을 획득함으로써 정렬하는 단계에 그의 정보가 사용될 것인 단일 특징부를 선택하는 단계, 및 대응하는 단일 특징부들 중의 다른 것보다 더 정확한 정렬을 제공할, 대응하는 단일 특징부들 중의 하나를 선택하는 단계를 포함한다. 예를 들어, 상기 기재된 바와 같이, 합병하는 단계는, 밀집된 선들을 그들의 경계 다각형으로 교체하거나 아니면 하나보다 많은 단일 특징부들을 달리 생성하는 것을 포함할 수 있으며, 하나보다 많은 단일 특징부 각각에 대한 정보는단일 특징부를 생성하도록 합병된 특징부들에 대한 설계 데이터 없이 여기에 더 기재되는 저장하는 단계에서 저장될 수 있다. 그 다음, 검사 시스템은 웨이퍼에 대한 웨이퍼 이미지(들)와 같은 출력을 발생시키는데 사용될 수 있고, 방법은 웨이퍼 이미지(들)에서의 양호한 정렬 스폿을 찾는 단계를 포함할 수 있으며, 이는 임의의 적합한 방식으로 수행될 수 있다. "양호"한 것인 정렬 스폿은 상기에 기재된 바와 같이 정의될 수 있다. 양호한 정렬 스폿(들)의 위치에서 검사 시스템에 의해 획득된 이미지(들)는 그 다음, 여기에 더 기재된 저장하는 단계에서, 단일 특징부(들)에 대한 정보와 함께 저장될 수 있다.
일부 실시예에서, 방법은 단일 특징부에 대한 정보에 기초하여 검사 시스템에 의해 단일 특징부에 대해 생성될 출력을 시뮬레이션하는 단계를 포함한다. 예를 들어, 상기 식별된 양호한 정렬 스폿(들)의 위치(들)의 디지털 클립이, 수정된 설계(즉, 대응하는 단일 특징부에 대한 정보)로부터 추출되고, 검사 시스템에 의해 생성되었거나 검사 시스템에 의해 생성될 웨이퍼 이미지처럼 보이도록 렌더링될 수 있다. 그 다음, 검사 시스템의 좌표 정확도를 개선하기 위해, 렌더링된 이미지(들)가 검사 시스템에 다시 보내지고, 여기에 더 기재된 바와 같이 수행될 수 있는 정렬 동안 사용될 수 있다.
방법은 또한, 합병되는 특징부들에 대한 설계 데이터 없이 단일 특징부에 대한 정보를 저장하는 단계를 포함한다. 정보는 설계 데이터 공간에서의 단일 특징부의 위치를 포함한다. 따라서 설계 데이터 공간에서의 단일 특징부의 위치에 대한 정보는, 단일 특징부에 대한 설계 데이터 좌표일 수 있다. 단일 특징부에 대한 정보는 또한, 생성된 임의의 단일 특징부에 대한 임의의 정보를 포함하는, 설계의 수정된 버전을 포함할 수 있다. 그러면, 설계의 이 수정된 버전은 임의의 민감한 IP 정보를 포함하지 않을 것이고, 여기에 더 기재되는 바와 같은 컴퓨터 판독가능 저장 매체에 저장될 수 있다. 그리하여, 수정된 설계는 민감한 IP 없이 저장될 수 있다.
단일 특징부에 대한 정보는, 여기에 기재된 실시예에 사용하기 위해 설계 데이터가 획득된 것과는 상이한 컴퓨터 판독가능 저장 매체에 저장될 수 있다. 예를 들어, 하나의 실시예에서, 정보를 저장하는 것은 설계 데이터가 저장되지 않은 저장 매체에 정보를 저장하는 것을 포함한다. 따라서, 시스템, 방법, 또는 사용자가 저장 매체로부터의 저장된 정보에 액세스하고/액세스하거나 사용할 때, 시스템, 방법, 또는 사용자는 잠재적으로 민감한 IP를 포함하는 설계 데이터에 액세스하고/액세스하거나 사용할 수가 없는데, 그 저장 매체에 저장되어 있지 않기 때문이다. 또한, 단일 특징부(들)에 대한 정보 및 설계 데이터는 동일한 저장 매체의 상이한 저장 구조(예를 들어, 파일)에 저장될 수 있다. 이 방식으로, 수정된 설계 및 오리지널 설계는, 오리지널 설계에 액세스하고/액세스하거나 사용해야 할 필요 없이 수정된 설계가 액세스되고 사용될 수 있는 한, 다수의 상이한 방식으로 저장될 수 있다.
일부 실시예에서, 방법은 설계 데이터 내의 고립된 특징부들을 식별하는 단계를 포함하고, 저장되는 정보는 고립된 특징부들에 대한 설계 데이터를 포함하지 않는다. 예를 들어, 방법은 설계 데이터 내의 모든 고립된 선들 또는 다른 고립된 특징부들을 제거하는 단계를 포함할 수 있으며, 이는 상기 기재된 합병하는 단계 전에, 합병하는 단계 동안, 또는 합병하는 단계 후에 수행될 수 있다. 예를 들어, 합병하는 단계 전에, 설계 데이터가 임의의 고립된 특징부에 대하여 스캔될 수 있다. 이들 특징부들은 설계 데이터로부터 제거될 수 있고, 그 다음 임의의 남아있는 밀집된 특징부들이 상기 기재된 바와 같이 합병될 수 있다.
또다른 실시예에서, 정보를 저장하는 것은, 단일 특징부에 대한 정보와 함께 상기 기재된 시뮬레이션된 출력을 저장하는 것을 포함한다. 예를 들어, 단일 특징부에 대하여 검사 시스템에 의해 생성될 시뮬레이션된 출력은, 단일 특징부에 대한 설계 데이터 좌표와 함께 저장될 수 있으며, 그리하여 정보는 여기에 기재된 정렬 및 기타 단계에 대하여 함께 사용될 수 있다.
방법은 또한, 웨이퍼에 대한 검사 시스템의 출력을 단일 특징부에 대한 정보로 정렬하는 단계를 포함한다. 따라서, 단일 특징부는 검사에 대한 정렬 마크로서 사용될 수 있다. 또한, 단일 특징부에 대한 저장된 정보는 "정렬 계층(alignment layer)"으로 지칭될 수 있으며, 이는 여기에 더 기재되는 바와 같이 검사 동안 또는 검사 출력 정렬을 위해 사용될 수 있다. 검사 시스템의 출력을 단일 특징부에 대한 정보로 정렬하는 것은 다수의 상이한 방식으로 수행될 수 있다. 예를 들어, 상기 기재된 시뮬레이션된 출력 및 검사 시스템 출력은, 패턴 매칭, 이미지 상관, 또는 당해 기술 분야에 공지된 임의의 기타 적합한 방법 및/또는 알고리즘에 의해 정렬될 수 있다.
하나의 실시예에서, 정렬되는 출력은, 웨이퍼에 대하여 검사 시스템에 의해 획득된 출력의 복수의 스와스들 각각에서의 출력을 포함하고, 여기에 더 기재되는 바와 같이 제1 부분의 위치를 결정하는 단계는, 설계 데이터 공간에서의 단일 특징부의 위치에 기초하여 설계 데이터 공간에서 단일 특징부로 정렬된 복수의 스와스들 각각에서의 출력의 제1 부분들 각각의 위치들을 결정하는 것을 포함한다. 따라서, 여기에 기재된 실시예는 설계로부터 스와스 정렬 마크(여기에 기재된 "단일 특징부")를 사용하여 상당히 높은 좌표 정확도를 위해 사용될 수 있다. 그리하여, 여기에 기재된 실시예는 IP 민감한 임계 설계 없이 스와스들이 정렬될 수 있는 방식을 제공한다.
그러면, 스와스들 각각은 설계 데이터 공간으로 개별적으로 정렬될 수 있다. 예를 들어, 단일 특징부에 대한 정보는 제1 스와스에서의 출력, 그 다음 제2 스와스에서의 출력 등으로 정렬될 수 있다. 따라서, 검사 출력의 하나보다 많은 스와스 또는 각각의 정렬에 동일 단일 특징부가 사용될 수 있다. 그러나, 출력의 상이한 스와스들이 웨이퍼 상에 인쇄된 다이들의 상이한 상호 배타적인 부분들에 대하여 발생되는 경우, 모든 스와스들은 동일한 단일 특징부로 정렬될 수 있는 출력을 포함하지 않을 수 있다(예를 들어, 하나의 단일 특징부로 합병된 특징부들의 동일 구성을 모두 포함하지 않는 경우). 따라서, 여기에 기재된 방법은 하나보다 많은 단일 특징부를 생성하도록 수행될 수 있으며, 이들 중 일부는 출력의 일부 스와스에 사용되고 이들 중 기타는 출력의 기타 스와스에 사용된다. 여기에서 사용되는 용어 "스와스"는, 웨이퍼 검사 분야에서 이 용어에 일반적으로 할당된 의미를 갖는 것으로 의도된다. 하나보다 많은 특징부는 또한, 단일 사이트로부터 최상의 대답을 얻지 않을 수 있으므로 단일 스와스를 정렬하는 데에 사용될 수 있다. 단일 스와스에 대하여 많은 사이트들을 평균화하는 것은 에러 기회를 감소시킨다.
여기에 기재된 실시예와 달리, IP 민감 설계를 사용하지 않고서 스와스들이 정렬될 수 있는 또다른 방식은, 스캐너 및 광학 계측 툴에 대하여 이용 가능한 웨이퍼 상의 비교적 큰 레티클 마크를 사용하는 것이다. 이들 마크는 일반적으로 상당히 크고 어떠한 IP 정보도 포함하지 않는다. 이들 마크 중의 몇몇은 웨이퍼의 스트릿을 따라 이용 가능할 것이다. 모든 스와스마다 몇몇 위치에 마크가 인쇄될 것이 가능하다. 그러나, 이렇게 될 것이란 보장은 없다. 따라서, 모든 스와스를 정렬할 능력을 보장할 수 있는 여기에 기재된 실시예가 필요하다.
일부 실시예에서, 출력을 정렬하는 것은, 웨이퍼에 대한 검사 시스템의 출력을 단일 특징부에 대하여 여기에 기재된 시뮬레이션된 출력으로 정렬하는 것을 포함한다. 예를 들어, 시뮬레이션된 출력은 검사 시스템에 의해 단일 특징부에 대해 생성될 출력을 시뮬레이션하도록 발생되는 것이므로, 시뮬레이션된 출력은, 단순히 단일 특징부를 정의하는 다각형의 둘레보다, 실제 출력으로의 더 나은 정렬을 제공할 수 있다. 이러한 정렬은 여기에 더 기재되는 바와 같이 수행될 수 있다.
방법은, 설계 데이터 공간에서의 단일 특징부의 위치에 기초하여 설계 데이터 공간에서 단일 특징부로 정렬된 출력의 제1 부분의 위치를 결정하는 단계를 더 포함한다. 따라서, 실시예는 설계 파일로부터 모든 IP 민감 정보를 제거하는 설계의 유도체를 발생시키고, 이를 사용하여 설계를 검사 이미지로 정렬한다. 예를 들어, 단일 특징부가 출력으로 정렬되었다면, 단일 특징부로 정렬된 출력의 일부는 단일 특징부와 동일한 설계 데이터 좌표가 할당될 수 있다.
방법은 또한, 설계 데이터 공간에서의 출력의 제1 부분의 위치에 기초하여 출력의 다른 부분들의 설계 데이터 공간에서의 위치들을 결정하는 단계를 포함한다. 예를 들어, 스와스의 적어도 일부에 대한 설계 데이터 좌표가 상기 기재된 바와 같이 결정되면, 이들 좌표 뿐만 아니라 정렬된 출력에 관련한 출력의 웨이퍼 공간 위치들도 스와스에서 출력의 나머지 또는 적어도 또다른 부분에 걸쳐 설계 데이터 공간 좌표를 전파하는 데 사용될 수 있다. 이 방식으로, 단일 특징부에 대응하는 웨이퍼 출력이 설계에 정렬될 수 있고, 그 다음, 다른 출력은 정렬된 출력에 관련한 그의 웨이퍼 공간 위치에 기초하여 설계 데이터 공간에 정렬될 수 있다.
여기에 기재된 실시예는 상당히 높은 좌표 정확도를 가지며, 이는 검출된 결함의 위치를 정확하게 알 수 있는 능력 뿐만 아니라 케어(care) 영역에 인접해 있는 노이지 영역으로부터의 누이상스(nuisance) 검출을 없앨 수 있는 목표 마이크로 케어 영역을 배치할 수 있는 능력 둘 다에 관련하여, 결함 검사 툴에 상당히 중요하다. 또한, 여기에 기재된 실시예는, IP 민감 설계 정보의 필요 없이 좌표 정확도를 개선할 수 있는 방식을 제공한다. 예를 들어, 실시예는, 상기에 더 기재된 바와 같이, 어떠한 IP 민감 설계 정보도 노출시키거나 타협하는 일 없이, 설계 데이터 공간에서 검사 출력을 상당히 정확하게 배치할 수 있다. 따라서, 여기에 기재된 실시예는, 디바이스 제조자 및/또는 웨이퍼 검사자가 고객의 IP 염려에 대처할 수 있게 할 것이며, 동시에 다른 현재 이용 가능한 정렬 기술보다 동일하거나 더 나은 좌표 정확도를 달성할 수 있다.
여기에 기재된 실시예는 또한 검사 시스템의 출력에 기초하여 웨이퍼 상의 결함을 검출하는 단계를 포함하거나 포함하지 않을 수 있다. 따라서, 검사 시스템의 출력이 웨이퍼 검사에 사용될 수 있고, 웨이퍼 검사는 출력의 제1 부분 및 기타 부분의 위치가 설계 데이터 공간에서 결정되기 전에, 그 동안, 또는 그 후에 수행될 수 있다. 예를 들어, 설계 데이터 공간에서의 출력의 위치가 결정될 수 있고, 그 다음 결함 검출이 수행될 수 있다. 대안으로서, 결함이 웨이퍼 상에서 검출될 수 있고, 그 다음 설계 데이터 공간에서의 출력의 위치가 단일 특징부 정렬 마크에 대응하는 제1 부분에 대하여 그리고 그 다음 결함 위치에 대응하는 다른 부분에 대하여 결정될 수 있다. 이 방식으로, 설계 데이터 공간에서 출력의 다른 부분의 위치를 결정하는 단계는, 웨이퍼에 대해 검사 시스템에 의해 획득된 모든 출력에 대하여(예를 들어, 전체 스와스들에서의 어느 개별 출력이 결함에 대응하는지에 관계없이 출력의 전체 스와스들) 또는 결함에 대응하는 검사 시스템에 의해 획득된 출력에 대해서만 수행될 수 있다.
또다른 실시예에서, 설계 데이터는 웨이퍼의 검사 동안 검사 시스템에 의해 사용되지 않는다. 여기에 기재된 바와 같이 설계에 정렬된 출력을 사용하여 수행되는 검사는, 임의의 방식으로 수행될 수 있는 당해 기술 분야에 공지된 임의의 검사를 포함할 수 있다. 예를 들어, 검사는 의심의 여지없이 좌표 정확도의 값을 증명한 컨텍스트 기반 검사(CBI; context based inspection) 또는 타겟 기반 검사(TBI; target based inspection)일 수 있다. 이들 검사는 좌표 정확도 및 그에 의한 케어 영역 배치 정확도를 개선함으로써 현저한 감도 개선을 제공한다. 여기에 기재된 실시예는, IP 염려로 인해 검사 동안 설계가 이용 가능하지 않거나 사용될 수 없을 때에도 상당히 높은 좌표 정확도로 모든 검사를 진행할 수 있는 범용 능력을 제공한다. CBI의 예는 Kulkarni 등의 2010년 3월 9일 발행된 미국 특허 번호 제7,676,077호에 기재되어 있고, TBI의 예는 Kenong Wu 등에 의해 2012년 10월 15일 출원된 미국 특허 출원 번호 제13/652,377호에 기재되어 있다. 이 특허 및 이 특허 출원은 여기에 완전히 서술된 것처럼 참조에 의해 포함되고, 여기에 기재된 실시예는 그에 기재된 임의의 단계를 포함할 수 있으며 여기에 기재된 바와 같이 더 구성될 수 있다. 따라서 여기에 기재된 실시예는 설계 없이 CBI 또는 TBI에 대해 구성될 수 있다.
방법의 하나 이상의 단계들은 컴퓨터 시스템에 의해 수행될 수 있다. 예를 들어, 합병하는 단계, 저장하는 단계, 제1 부분의 위치를 결정하는 단계, 및 다른 부분들의 위치들을 결정하는 단계는 하나 이상의 컴퓨터 시스템에 의해 수행되며, 이는 여기에 기재된 바와 같이 더 구성될 수 있다. 일부 실시예에서, 합병하는 단계 및 저장하는 단계는 하나 이상의 컴퓨터 시스템 중의 제1 컴퓨터 시스템으로 수행되고, 정렬하는 단계, 제1 부분의 위치를 결정하는 단계, 및 다른 부분들의 위치들을 결정하는 단계는 하나 이상의 컴퓨터 시스템 중의 제2 컴퓨터 시스템으로 수행된다. 제1 및 제2 컴퓨터 시스템은 여기에 더 기재된 바와 같이 구성될 수 있다.
또다른 실시예는 설계 데이터 공간에서 검사 시스템의 출력의 위치를 결정하는 방법에 관한 것이다. 방법은, 웨이퍼에 대한 검사 시스템의 출력을 단일 특징부에 대한 정보로 정렬하는 단계를 포함한다. 웨이퍼에 대한 설계 데이터 내의 하나보다 많은 특징부는, 합병된 모든 특징부들을 둘러싸는 둘레를 갖는 단일 특징부로 합병되었다. 정보는 설계 데이터 공간에서의 단일 특징부의 위치를 포함한다. 따라서, 단일 특징부 및 단일 특징부에 대한 정보가 또다른 방법 및/또는 시스템에 의해 생성되고 저장되며 이 방법에 사용될 수 있다.
방법은 또한, 설계 데이터 공간에서의 단일 특징부의 위치에 기초하여 설계 데이터 공간에서 단일 특징부로 정렬된 출력의 제1 부분의 위치를 결정하는 단계를 포함한다. 또한, 방법은 설계 데이터 공간에서의 출력의 제1 부분의 위치에 기초하여 출력의 다른 부분들의 설계 데이터 공간에서의 위치들을 결정하는 단계를 포함한다. 모든 이들 단계는 여기에 기재된 바와 같이 더 수행될 수 있다.
출력을 정렬하는 단계, 출력의 제1 부분의 위치를 결정하는 단계, 및 다른 부분들의 위치들을 결정하는 단계는 컴퓨터 시스템을 사용하여 수행되며, 이는 여기에 기재된 바와 같이 구성될 수 있다. 하나의 실시예에서, 컴퓨터 시스템은 검사 시스템의 일부이고, 특징부들은 전자 설계 자동화(EDA: electronic design automation) 툴의 컴퓨터 시스템에 의해 합병되었다. 이들 컴퓨터 시스템, 검사 시스템, 및 EDA 툴은 여기에 더 기재된 바와 같이 구성될 수 있다.
상기 기재된 방법의 실시예의 각각은 여기에 기재된 임의의 기타 방법(들)의 임의의 기타 단계(들)를 포함할 수 있다. 또한, 상기에 기재된 방법의 실시예의 각각은 여기에 기재된 임의의 시스템에 의해 수행될 수 있다.
여기에 기재된 모든 방법은, 방법 실시예의 하나 이상의 단계들의 결과를 컴퓨터 판독가능한 저장 매체에 저장하는 것을 포함할 수 있다. 결과는 여기에 기재된 임의의 결과를 포함할 수 있고, 당해 기술 분야에 공지된 임의의 방식으로 저장될 수 있다. 저장 매체는 여기에 기재된 임의의 저장 매체 또는 당해 기술 분야에 공지된 임의의 기타 적합한 저장 매체를 포함할 수 있다. 결과가 저장된 후에, 결과는 저장 매체에서 액세스되고 여기에 기재된 임의의 방법 또는 시스템 실시예에 의해 사용될 수 있으며, 사용자에의 디스플레이를 위해 포맷될 수 있고, 또다른 소프트웨어 모듈, 방법, 또는 시스템 등에 의해 사용될 수 있다.
또다른 실시예는, 컴퓨터 시스템으로 하여금 설계 데이터 공간에서 검사 시스템의 출력의 위치를 결정하는 컴퓨터 구현 방법을 수행하게 하는 프로그램 명령어들을 저장하는 비일시적(non-transitory) 컴퓨터 판독가능 매체에 관한 것이다. 하나의 이러한 실시예가 도 2에 도시되어 있다. 예를 들어, 도 2에 도시된 바와 같이, 비일시적 컴퓨터 판독가능 매체(200)는, 컴퓨터 시스템(204)으로 하여금 설계 데이터 공간에서 검사 시스템의 출력의 위치를 결정하는 컴퓨터 구현 방법을 수행하게 하는 프로그램 명령어들(202)을 저장한다. 컴퓨터 구현 방법은 여기에 기재된 임의의 방법(들)의 임의의 단계(들)를 포함할 수 있다.
여기에 기재된 바와 같은 방법을 구현하는 프로그램 명령어들(202)은 비일시적 컴퓨터 판독가능 매체(200) 상에 저장될 수 있다. 컴퓨터 판독가능 매체는, 자기 또는 광학 디스크, 또는 자기 테이프 또는 당해 기술 분야에 공지된 임의의 기타 적합한 비일시적 컴퓨터 판독가능 매체와 같은 저장 매체일 수 있다.
프로그램 명령어들은 무엇보다도 프로시저 기반의 기술, 컴포넌트 기반의 기술, 및/또는 객체 지향 기술을 포함한 임의의 다양한 방식으로 구현될 수 있다. 예를 들어, 프로그램 명령어들은 원하는 대로 Matlab, Visual Basic, ActiveX controls, C, C++ objects, C#, JavaBeans, Microsoft Foundation Classes("MFC"), 또는 기타 기술 또는 방법을 사용하여 구현될 수 있다.
컴퓨터 시스템(204)은, 개인용 컴퓨터 시스템, 메인프레임 컴퓨터 시스템, 워크스테이션, 시스템 컴퓨터, 이미지 컴퓨터, 프로그램가능 이미지 컴퓨터, 병렬 프로세서, 또는 당해 기술 분야에 공지된 임의의 기타 디바이스를 포함한 다양한 형태를 취할 수 있다. 일반적으로, 용어 "컴퓨터 시스템"은 메모리 매체로부터의 명령어들을 실행하는 하나 이상의 프로세서를 갖는 임의의 디바이스를 포함하도록 넓게 정의될 수 있다.
추가적인 실시예는, 설계 데이터 공간에서 검사 시스템의 출력의 위치를 결정하도록 구성된 시스템에 관한 것이다. 시스템은, 웨이퍼에 대한 설계 데이터 내의 하나보다 많은 특징부를, 합병되는 모든 특징부들을 둘러싸는 둘레를 갖는 단일 특징부로 합병하도록 구성되는 컴퓨터 서브시스템을 포함한다. 컴퓨터 서브시스템은 또한, 합병되는 특징부들에 대한 설계 데이터 없이 단일 특징부에 대한 정보를 저장하도록 구성된다. 정보는 설계 데이터 공간에서의 단일 특징부의 위치를 포함한다. 컴퓨터 서브시스템은 여기에 기재된 임의의 실시예에 따라 이들 단계를 수행하도록 구성될 수 있다. 이 컴퓨터 서브시스템은 또한 여기에 기재된 임의의 방법(들)의 임의의 기타 단계(들)를 수행하도록 구성될 수 있다.
하나의 실시예에서, 컴퓨터 서브시스템은 EDA 툴의 일부이고, 여기에 더 기재되는 검사 서브시스템은 EDA 툴의 일부가 아니다. 예를 들어, 도 3에 도시된 바와 같이, 상기에 기재된 컴퓨터 서브시스템은 EDA 툴(302)에 포함된 컴퓨터 서브시스템(300)일 수 있다. EDA 툴 및 이러한 툴에 포함된 컴퓨터 서브시스템은, 여기에 기재된 단계들을 수행하도록 수정된 임의의 상업적으로 입수가능한 EDA 툴을 포함할 수 있다. 따라서, 여기에 기재된 합병하는 단계 및 저장하는 단계를 수행하도록 구성되는 컴퓨터 서브시스템은, 웨이퍼를 검사하는 데 사용되는 검사 툴의 검사 서브시스템과 별개일 수 있다. 다르게 말하자면, 임계 IP 정보를 포함하는 설계 데이터는 정렬 계층 또는 정보를 생성하도록 하나의 시스템 또는 툴에 의해 처리될 수 있으며, 이 정렬 계층 또는 정보는 검사 데이터 또는 출력의 정렬을 수행하도록 또다른 상이한 시스템 또는 툴에 의해 사용될 것이다. 정렬 정보를 생성하도록 사용되는 컴퓨터 서브시스템은 또한 EDA 툴의 일부가 아닐 수 있고, 또다른 시스템 또는 툴에 포함되거나 또는 단순히 단독형 컴퓨터 시스템으로서 구성될 수 있다. 또한, 정렬 정보가 하나의 툴에 의해 발생되고 또다른 툴에 의해 사용될 수 있지만, 정렬 정보를 발생시키는 툴 또는 컴퓨터 서브시스템은, 팹 데이터베이스와 같이 공유된 컴퓨터 판독가능한 저장 매체에 정렬 정보를 저장하거나 전달함으로써 또는 그것을 사용할 툴에 직접 정렬 정보를 전송함으로써, 그 정보를 다른 툴에 제공하도록 구성될 수 있으며, 이는 여기에 더 기재된 바와 같이 수행될 수 있다.
시스템은 또한, 웨이퍼에 대한 출력을 발생시키기 위해 웨이퍼를 스캐닝하도록 구성된 검사 서브시스템을 포함한다. 이러한 검사 서브시스템의 하나의 실시예는 도 3에서 검사 서브시스템(304)으로서 도시되어 있다. 검사 서브시스템은, 웨이퍼를 광으로 스캐닝하고 스캐닝 동안 웨이퍼로부터의 광을 검출함으로써, 웨이퍼에 대한 출력을 발생시키도록 구성된다. 예를 들어, 도 3에 도시된 바와 같이, 검사 서브시스템은 당해 기술 분야에 공지된 임의의 적합한 광원을 포함할 수 있는 광원(306)을 포함한다.
광원으로부터의 광은 빔 스플리터(308)로 향할 수 있으며, 빔 스플리터(308)는 광원으로부터의 광을 웨이퍼(310)로 지향시키도록 구성될 수 있다. 광원은 하나 이상의 집광 렌즈, 조준 렌즈, 릴레이 렌즈, 대물 렌즈, 조리개, 공간 필터, 편광 컴포넌트 등과 같은 임의의 다른 적합한 요소(도시되지 않음)에 연결될 수 있다. 도 3에 도시된 바와 같이, 광은 수직 입사각으로 웨이퍼로 향할 수 있다. 그러나, 광은 거의 수직 및 경사진 입사를 포함하는 임의의 적합한 입사각으로 웨이퍼로 향할 수 있다. 또한, 광 또는 복수의 광 빔은 순차적으로 또는 동시에 하나보다 많은 입사각으로 웨이퍼로 향할 수 있다. 검사 서브시스템은 임의의 적합한 방식으로 웨이퍼에 걸쳐 광을 스캐닝하도록 구성될 수 있다.
웨이퍼(310)로부터의 광은 스캐닝 동안 검사 서브시스템의 하나 이상의 채널에 의해 집광되고 검출될 수 있다. 예를 들어, 수직에 비교적 가까운 각도로 웨이퍼(310)로부터 반사된 광(즉, 입사가 수직일 때 정반사된 광)은 빔 스플리터(308)를 통해 렌즈(312)로 통과할 수 있다. 렌즈(312)는 도 3에 도시된 바와 같은 굴절 광학 요소를 포함할 수 있다. 또한, 렌즈(312)는 하나 이상의 굴절 광학 요소 및/또는 하나 이상의 반사 광학 요소를 포함할 수 있다. 렌즈(312)에 의해 집광된 광은 검출기(314)로 포커싱될 수 있다. 검출기(314)는 CCD(charge coupled device) 또는 또다른 유형의 이미징 검출기와 같이 당해 기술 분야에 공지된 임의의 적합한 검출기를 포함할 수 있다. 검출기(314)는 렌즈(312)에 의해 집광된 반사된 광에 응답하는 출력을 발생시키도록 구성된다. 따라서, 렌즈(312) 및 검출기(314)는 검사 서브시스템의 하나의 채널을 형성한다. 검사 서브시스템의 이 채널은 당해 기술 분야에 공지된 임의의 다른 적합한 광학 컴포넌트(도시되지 않음)를 포함할 수 있다.
도 3에 도시된 검사 서브시스템은 웨이퍼로부터 정반사된 광을 검출하도록 구성되므로, 검사 서브시스템은 BF 검사 시스템으로서 구성된다. 그러나 이러한 검사 서브시스템은 또한 다른 유형의 웨이퍼 검사에 대해서도 구성될 수 있다. 예를 들어, 도 3에 도시된 검사 서브시스템은 또한 하나 이상의 다른 채널(도시되지 않음)을 포함할 수 있다. 다른 채널(들)은 산란된 광 채널로서 구성된 렌즈 및 검출기와 같이 여기에 기재된 임의의 광학 컴포넌트를 포함할 수 있다. 렌즈 및 검출기는 여기에 기재된 바와 같이 더 구성될 수 있다. 이 방식으로, 검사 서브시스템은 DF 검사에 대해서도 구성될 수 있다.
검사 서브시스템은 웨이퍼에 대한 출력을 단일 특징부에 대한 정보로 정렬하도록 구성된다. 검사 서브시스템은 또한, 설계 데이터 공간에서의 단일 특징부의 위치에 기초하여 설계 데이터 공간에서 단일 특징부로 정렬된 출력의 제1 부분의 위치를 결정하도록 구성된다. 검사 서브시스템은 또한, 설계 데이터 공간에서의 출력의 제1 부분의 위치에 기초하여 출력의 다른 부분들의 설계 데이터 공간에서의 위치들을 결정하도록 구성된다. 이들 단계는 여기에 더 기재된 바와 같이 검사 서브시스템에 의해 수행될 수 있다.
검사 서브시스템은 또한 이들 단계를 수행하도록 구성되는 컴퓨터 서브시스템을 포함할 수 있다. 예를 들어, 상기에 기재된 광학 요소는 검사 서브시스템(304)의 광학 서브시스템(316)을 형성할 수 있으며, 검사 서브시스템(304)은 또한 광학 서브시스템에 연결되는 컴퓨터 서브시스템(318)을 포함할 수 있다. 이 방식으로, 스캐닝 동안 검출기(들)에 의해 발생된 출력은 컴퓨터 서브시스템(318)에 제공될 수 있다. 예를 들어, 컴퓨터 서브시스템이 검출기에 의해 발생된 출력을 수신할 수 있도록 (예를 들어, 당해 기술 분야에 공지된 임의의 적합한 전송 매체를 포함할 수 있는 도 3의 점선에 의해 도시된 하나 이상의 전송 매체에 의해) 컴퓨터 서브시스템은 검출기(314)에 연결될 수 있다.
검사 서브시스템의 컴퓨터 서브시스템은 여기에 기재된 임의의 단계(들)를 수행하도록 구성될 수 있다. 예를 들어, 컴퓨터 서브시스템(318)은 여기에 기재된 바와 같이 정렬하는 단계, 제1 부분의 위치를 결정하는 단계, 및 다른 부분들의 위치들을 결정하는 단계를 수행하도록 구성될 수 있다. 또한, 컴퓨터 서브시스템(318)은 합병하는 단계 및 저장하는 단계와 같이 여기에 기재된 다른 단계를 수행하도록 구성될 수 있다. 따라서, 여기에 기재된 단계들 중의 일부는 상이한 컴퓨터 서브시스템에 의해 수행될 수 있지만, 방법의 모든 단계들은 검사 서브시스템의 컴퓨터 서브시스템과 같은 단일 컴퓨터 서브시스템 또는 단독형 컴퓨터 시스템에 의해 수행될 수 있다. 또한, 컴퓨터 서브시스템은 Bhaskar 등의 2012년 2월 28일 발행된 미국 특허 번호 제8,126,255호에 기재된 바와 같은 가상 검사기로서 구성될 수 있으며, 이 특허는 여기에 완전히 서술된 것처럼 참조에 의해 포함된다.
검사 서브시스템의 컴퓨터 서브시스템은 또한, 컴퓨터 서브시스템(300)과 같이 검사 서브시스템의 일부가 아닌 다른 컴퓨터 서브시스템에 연결될 수 있으며, 이는 컴퓨터 서브시스템(318)이 컴퓨터 서브시스템(300)에 의해 발생된 출력을 수신할 수 있도록 상기 기재된 EDA 툴과 같은 또다른 툴에 포함될 수 있고, 컴퓨터 서브시스템(300)은 단일 특징부에 대한 정보 또는 그 컴퓨터 서브시스템에 의해 발생된 임의의 다른 정렬 계층 정보를 포함할 수 있다. 예를 들어, 2개의 컴퓨터 서브시스템들은 팹 데이터베이스와 같은 공유된 컴퓨터 판독가능한 저장 매체에 의해 효과적으로 연결될 수 있거나 또는 두 개의 컴퓨터 서브시스템 사이에 정보가 전송될 수 있도록 상기 기재된 바와 같은 전송 매체에 의해 연결될 수 있다.
도 3은 여기에 기재된 시스템에 포함될 수 있는 검사 서브시스템의 구성을 일반적으로 예시하고자 여기에 제공된 것임을 유의한다. 명백하게, 여기에 기재된 검사 서브시스템 구성은 상업용 검사 시스템을 설계할 때 보통 수행되는 대로 검사 서브시스템의 성능을 최적화하도록 변경될 수 있다. 또한, 여기에 기재된 시스템은 KLA-Tencor로부터 상업적으로 입수 가능한 29xx/28xx 시리즈의 툴과 같은 기존의 검사 서브시스템을 사용하여(예를 들어, 기존의 검사 시스템에 여기에 기재된 기능을 추가함으로써) 구현될 수 있다. 일부 이러한 시스템에 대하여, 여기에 기재된 방법은 시스템의 선택적 기능으로서 제공될 수 있다(예를 들어, 시스템의 다른 기능에 더하여). 대안으로서, 여기에 기재된 시스템은 완전히 새로운 시스템을 제공하도록 "처음부터" 설계될 수 있다.
본 명세서를 고려하여 본 발명의 다양한 양상의 부가의 수정 및 대안의 실시예가 당해 기술 분야에서의 숙련자에게 명백할 것이다. 예를 들어, 설계 데이터 공간에서의 검사 시스템 출력의 위치를 결정하기 위한 방법 및 시스템이 제공된다. 따라서, 본 명세서는 단지 설명을 위한 것으로서 해석되어야 하고, 당해 기술 분야에서의 숙련자에게 교시할 목적으로 본 발명을 수행하는 일반적인 방식인 것이다. 여기에 도시되고 기재된 발명의 형태는 현재 바람직한 실시예로서 취해진 것임을 이해하여야 한다. 본 발명의 명세서의 이점을 가진 후에 당해 기술 분야에서의 숙련자에게 전부 명백하듯이, 구성요소 및 재료는 여기에 예시되고 기재된 것을 대체할 수 있고, 부분 및 프로세스가 뒤바뀔 수 있으며, 본 발명의 특정 특징들은 독립적으로 이용될 수 있다. 다음 청구항에 기재된 본 발명의 사상 및 범위에서 벗어나지 않고서 여기에 기재된 요소에 있어서 변경이 이루어질 수 있다.

Claims (20)

  1. 설계 데이터 공간(design data space)에서 검사 시스템의 출력의 위치를 결정하는 방법에 있어서,
    웨이퍼에 대한 설계 데이터 내의 하나보다 많은 특징부(feature)를, 합병(merge)되는 모든 특징부들을 둘러싸는 둘레를 갖는 단일 특징부로 합병하는 단계;
    합병되는 특징부들에 대한 설계 데이터 없이 상기 단일 특징부에 대한 정보 - 상기 정보는 설계 데이터 공간에서의 상기 단일 특징부의 위치를 포함함 - 를 저장하는 단계;
    상기 웨이퍼에 대한 검사 시스템의 출력을 상기 단일 특징부에 대한 정보로 정렬하는(align) 단계;
    상기 설계 데이터 공간에서의 상기 단일 특징부의 위치에 기초하여, 상기 설계 데이터 공간에서 상기 단일 특징부로 정렬된 상기 출력의 제1 부분의 위치를 결정하는 단계; 및
    상기 설계 데이터 공간에서의 상기 출력의 제1 부분의 위치에 기초하여, 상기 출력의 다른 부분들의 상기 설계 데이터 공간에서의 위치들을 결정하는 단계를 포함하고,
    상기 합병하는 단계, 상기 저장하는 단계, 상기 정렬하는 단계, 상기 제1 부분의 위치를 결정하는 단계, 및 상기 다른 부분들의 위치들을 결정하는 단계는, 하나 이상의 컴퓨터 시스템에 의해 수행되는 것인, 설계 데이터 공간에서 검사 시스템의 출력의 위치를 결정하는 방법.
  2. 청구항 1에 있어서, 상기 정렬되는 출력은 상기 웨이퍼에 대하여 상기 검사 시스템에 의해 획득된 출력의 복수의 스와스(swath)들 각각에서의 출력을 포함하고, 상기 제1 부분의 위치를 결정하는 단계는, 상기 설계 데이터 공간에서의 상기 단일 특징부의 위치에 기초하여 상기 설계 데이터 공간에서 상기 단일 특징부로 정렬된 상기 복수의 스와스들 각각에서의 출력의 제1 부분들 각각의 위치들을 결정하는 단계를 포함하는 것인, 설계 데이터 공간에서 검사 시스템의 출력의 위치를 결정하는 방법.
  3. 청구항 1에 있어서, 상기 단일 특징부는 상기 단일 특징부의 둘레를 정의하는 경계 다각형(bounding polygon)을 포함하고, 상기 단일 특징부는 그의 둘레 내에 어떠한 추가의 특징부도 포함하지 않고, 상기 경계 다각형은 어떠한 추가의 다각형도 포함하지 않는 것인, 설계 데이터 공간에서 검사 시스템의 출력의 위치를 결정하는 방법.
  4. 청구항 1에 있어서, 상기 합병하는 단계는, 상기 단일 특징부에 대한 정보로부터 상기 설계 데이터의 지적 재산권(intellectual property)을 없애는 것인, 설계 데이터 공간에서 검사 시스템의 출력의 위치를 결정하는 방법.
  5. 청구항 1에 있어서, 상기 정보를 저장하는 단계는, 상기 설계 데이터가 저장되지 않은 저장 매체에 상기 정보를 저장하는 단계를 포함하는 것인, 설계 데이터 공간에서 검사 시스템의 출력의 위치를 결정하는 방법.
  6. 청구항 1에 있어서, 상기 합병되는 특징부들은 100 nm보다 작은, 웨이퍼 상의 적어도 하나의 측방 치수를 갖고, 상기 검사 시스템은 200 nm보다 작은 측방 치수를 갖는, 웨이퍼 상의 인쇄된 특징부들을 분해(resolve)할 수 없는 것인, 설계 데이터 공간에서 검사 시스템의 출력의 위치를 결정하는 방법.
  7. 청구항 1에 있어서, 상기 설계 데이터 내의 고립된(isolated) 특징부들을 식별하는 단계를 더 포함하고, 상기 저장되는 정보는 상기 고립된 특징부들에 대한 설계 데이터를 포함하지 않는 것인, 설계 데이터 공간에서 검사 시스템의 출력의 위치를 결정하는 방법.
  8. 청구항 1에 있어서, 상기 합병되는 특징부들은 상기 설계 데이터 내의 밀집된(dense) 특징부들을 포함하는 것인, 설계 데이터 공간에서 검사 시스템의 출력의 위치를 결정하는 방법.
  9. 청구항 1에 있어서, 상기 합병되는 특징부들은 상기 설계 데이터 내의 랜덤 로직 영역(random logic area) 내의 특징부들을 포함하는 것인, 설계 데이터 공간에서 검사 시스템의 출력의 위치를 결정하는 방법.
  10. 청구항 1에 있어서, 상기 합병하는 단계는, 상기 설계 데이터 내의 하나보다 많은 특징부의 둘 이상의 세트들을 대응하는 단일 특징부들로 합병하는 단계를 포함하고, 상기 저장하는 단계는, 상기 합병되는 특징부들에 대한 설계 데이터 없이 상기 대응하는 단일 특징부들에 대한 정보를 저장하는 단계를 포함하고, 상기 방법은, 상기 웨이퍼 상의 상기 대응하는 단일 특징부들의 위치들에서 상기 검사 시스템의 출력을 획득하고, 상기 대응하는 단일 특징부들 중의 다른 단일 특징부들보다 더 정확한 정렬을 제공할, 상기 대응하는 단일 특징부들 중의 하나를 선택함으로써, 상기 정렬하는 단계에 그의 정보가 사용될 것인 단일 특징부를 선택하는 단계를 더 포함하는, 설계 데이터 공간에서 검사 시스템의 출력의 위치를 결정하는 방법.
  11. 청구항 1에 있어서, 상기 단일 특징부에 대한 정보에 기초하여 상기 검사 시스템에 의해 상기 단일 특징부에 대해 생성될 출력을 시뮬레이션하는 단계를 더 포함하고, 상기 저장하는 단계는, 상기 단일 특징부에 대한 정보와 함께 상기 시뮬레이션된 출력을 저장하는 단계를 포함하는 것인, 설계 데이터 공간에서 검사 시스템의 출력의 위치를 결정하는 방법.
  12. 청구항 11에 있어서, 상기 정렬하는 단계는, 상기 웨이퍼에 대한 상기 검사 시스템의 출력을, 상기 단일 특징부에 대한 상기 시뮬레이션된 출력으로 정렬하는 단계를 포함하는 것인, 설계 데이터 공간에서 검사 시스템의 출력의 위치를 결정하는 방법.
  13. 청구항 1에 있어서, 상기 합병하는 단계는, 상기 설계 데이터 내의 하나보다 많은 특징부의 둘 이상의 세트들을 대응하는 단일 특징부들로 합병하는 단계를 포함하고, 상기 방법은, 상기 대응하는 단일 특징부들로부터 상기 정렬하는 단계에 그의 정보가 사용될 것인 단일 특징부를 선택하는 단계를 더 포함하는, 설계 데이터 공간에서 검사 시스템의 출력의 위치를 결정하는 방법.
  14. 청구항 1에 있어서, 상기 설계 데이터는 상기 웨이퍼의 검사 동안 상기 검사 시스템에 의해 사용되지 않는 것인, 설계 데이터 공간에서 검사 시스템의 출력의 위치를 결정하는 방법.
  15. 청구항 1에 있어서, 상기 검사 시스템은 명시야(bright field) 검사 시스템으로서 구성되는 것인, 설계 데이터 공간에서 검사 시스템의 출력의 위치를 결정하는 방법.
  16. 청구항 1에 있어서, 상기 합병하는 단계 및 상기 저장하는 단계는 상기 하나 이상의 컴퓨터 시스템 중의 제1 컴퓨터 시스템으로 수행되고, 상기 정렬하는 단계, 상기 제1 부분의 위치를 결정하는 단계, 및 상기 다른 부분들의 위치들을 결정하는 단계는 상기 하나 이상의 컴퓨터 시스템 중의 제2 컴퓨터 시스템으로 수행되는 것인, 설계 데이터 공간에서 검사 시스템의 출력의 위치를 결정하는 방법.
  17. 설계 데이터 공간에서 검사 시스템의 출력의 위치를 결정하는 방법에 있어서,
    웨이퍼에 대한 검사 시스템의 출력을 단일 특징부에 대한 정보로 정렬하는 단계로서, 상기 웨이퍼에 대한 설계 데이터 내의 하나보다 많은 특징부가, 합병된 모든 특징부들을 둘러싸는 둘레를 갖는 상기 단일 특징부로 합병되었고, 상기 정보는 설계 데이터 공간에서의 상기 단일 특징부의 위치를 포함하는 것인, 상기 정렬하는 단계;
    상기 설계 데이터 공간에서의 상기 단일 특징부의 위치에 기초하여, 상기 설계 데이터 공간에서 상기 단일 특징부로 정렬된 상기 출력의 제1 부분의 위치를 결정하는 단계; 및
    상기 설계 데이터 공간에서의 상기 출력의 제1 부분의 위치에 기초하여, 상기 출력의 다른 부분들의 상기 설계 데이터 공간에서의 위치들을 결정하는 단계를 포함하고,
    상기 출력을 정렬하는 단계, 상기 제1 부분의 위치를 결정하는 단계, 및 상기 다른 부분들의 위치들을 결정하는 단계는 컴퓨터 시스템을 사용하여 수행되는 것인, 설계 데이터 공간에서 검사 시스템의 출력의 위치를 결정하는 방법.
  18. 청구항 17에 있어서, 상기 컴퓨터 시스템은 검사 시스템의 일부이고, 상기 특징부들은 전자 설계 자동화(electronic design automation) 툴의 컴퓨터 시스템에 의해 합병된 것인, 설계 데이터 공간에서 검사 시스템의 출력의 위치를 결정하는 방법.
  19. 설계 데이터 공간에서 검사 시스템의 출력의 위치를 결정하도록 구성되는 시스템에서,
    컴퓨터 서브시스템; 및
    검사 서브시스템을 포함하고,
    상기 컴퓨터 서브시스템은,
    웨이퍼에 대한 설계 데이터 내의 하나보다 많은 특징부를, 합병되는 모든 특징부들을 둘러싸는 둘레를 갖는 단일 특징부로 합병하고;
    합병되는 특징부들에 대한 설계 데이터 없이 상기 단일 특징부에 대한 정보 - 상기 정보는 설계 데이터 공간에서의 상기 단일 특징부의 위치를 포함함 - 를 저장하도록 구성되고,
    상기 검사 서브시스템은,
    웨이퍼에 대한 출력을 발생시키도록 상기 웨이퍼를 스캐닝하고;
    상기 웨이퍼에 대한 출력을 상기 단일 특징부에 대한 정보로 정렬하고;
    상기 설계 데이터 공간에서의 상기 단일 특징부의 위치에 기초하여, 상기 설계 데이터 공간에서 상기 단일 특징부로 정렬된 상기 출력의 제1 부분의 위치를 결정하고;
    상기 설계 데이터 공간에서의 상기 출력의 제1 부분의 위치에 기초하여, 상기 출력의 다른 부분들의 상기 설계 데이터 공간에서의 위치들을 결정하도록 구성되는 것인, 설계 데이터 공간에서 검사 시스템의 출력의 위치를 결정하도록 구성되는 시스템.
  20. 청구항 19에 있어서, 상기 컴퓨터 서브시스템은 전자 설계 자동화 툴의 일부이고, 상기 검사 서브시스템은 상기 전자 설계 자동화 툴의 일부가 아닌 것인, 설계 데이터 공간에서 검사 시스템의 출력의 위치를 결정하도록 구성되는 시스템.
KR1020157020853A 2013-01-07 2014-01-06 설계 데이터 공간에서 검사 시스템 출력의 위치 결정 KR102043486B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201361749806P 2013-01-07 2013-01-07
US61/749,806 2013-01-07
US13/830,539 US9134254B2 (en) 2013-01-07 2013-03-14 Determining a position of inspection system output in design data space
US13/830,539 2013-03-15
PCT/US2014/010352 WO2014107667A1 (en) 2013-01-07 2014-01-06 Determining a position of inspection system output in design data space

Publications (2)

Publication Number Publication Date
KR20150110563A true KR20150110563A (ko) 2015-10-02
KR102043486B1 KR102043486B1 (ko) 2019-11-11

Family

ID=51062019

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157020853A KR102043486B1 (ko) 2013-01-07 2014-01-06 설계 데이터 공간에서 검사 시스템 출력의 위치 결정

Country Status (5)

Country Link
US (1) US9134254B2 (ko)
KR (1) KR102043486B1 (ko)
DE (1) DE112014000367T5 (ko)
TW (1) TWI581118B (ko)
WO (1) WO2014107667A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190069597A (ko) * 2016-11-10 2019-06-19 케이엘에이-텐코 코포레이션 고감도 리피터 결함 검출

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9684753B2 (en) * 2014-06-09 2017-06-20 International Business Machines Corporation Techniques for generating nanowire pad data from pre-existing design data
US9830421B2 (en) * 2014-12-31 2017-11-28 Kla-Tencor Corp. Alignment of inspection to design using built in targets
US9996942B2 (en) * 2015-03-19 2018-06-12 Kla-Tencor Corp. Sub-pixel alignment of inspection to design
TWI683997B (zh) * 2015-05-28 2020-02-01 美商克萊譚克公司 用於在檢測工具上之動態看護區域產生的系統及方法
US10340165B2 (en) * 2016-03-29 2019-07-02 Kla-Tencor Corporation Systems and methods for automated multi-zone detection and modeling

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040199885A1 (en) * 2003-04-01 2004-10-07 Cheng-Yu Lu System and method for protecting and integrating silicon intellectual property (IP) in an integrated circuit (IC)
JP2007121181A (ja) * 2005-10-31 2007-05-17 Toshiba Corp パターン形状評価方法およびパターン形状評価プログラム
JP2009511878A (ja) * 2005-10-06 2009-03-19 ケーエルエー−テンカー テクノロジィース コーポレイション ウェハを検査する方法及びシステム
JP2010506336A (ja) * 2006-10-09 2010-02-25 メンター・グラフィクス・コーポレーション 電子設計自動化における特性
US7890917B1 (en) * 2008-01-14 2011-02-15 Xilinx, Inc. Method and apparatus for providing secure intellectual property cores for a programmable logic device
US20120319246A1 (en) * 2011-06-16 2012-12-20 Globalfoundries Singapore Pte. Ltd. Ip protection

Family Cites Families (412)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3495269A (en) 1966-12-19 1970-02-10 Xerox Corp Electrographic recording method and apparatus with inert gaseous discharge ionization and acceleration gaps
US3496352A (en) 1967-06-05 1970-02-17 Xerox Corp Self-cleaning corona generating apparatus
US3909602A (en) 1973-09-27 1975-09-30 California Inst Of Techn Automatic visual inspection system for microelectronics
US4015203A (en) 1975-12-31 1977-03-29 International Business Machines Corporation Contactless LSI junction leakage testing method
US4347001A (en) 1978-04-03 1982-08-31 Kla Instruments Corporation Automatic photomask inspection system and apparatus
US4247203A (en) 1978-04-03 1981-01-27 Kla Instrument Corporation Automatic photomask inspection system and apparatus
FR2473789A1 (fr) 1980-01-09 1981-07-17 Ibm France Procedes et structures de test pour circuits integres a semi-conducteurs permettant la determination electrique de certaines tolerances lors des etapes photolithographiques.
US4378159A (en) 1981-03-30 1983-03-29 Tencor Instruments Scanning contaminant and defect detector
US4448532A (en) 1981-03-31 1984-05-15 Kla Instruments Corporation Automatic photomask inspection method and system
US4475122A (en) 1981-11-09 1984-10-02 Tre Semiconductor Equipment Corporation Automatic wafer alignment technique
US4926489A (en) 1983-03-11 1990-05-15 Kla Instruments Corporation Reticle inspection system
US4579455A (en) 1983-05-09 1986-04-01 Kla Instruments Corporation Photomask inspection apparatus and method with improved defect detection
US4532650A (en) 1983-05-12 1985-07-30 Kla Instruments Corporation Photomask inspection apparatus and method using corner comparator defect detection algorithm
US4555798A (en) 1983-06-20 1985-11-26 Kla Instruments Corporation Automatic system and method for inspecting hole quality
US4578810A (en) 1983-08-08 1986-03-25 Itek Corporation System for printed circuit board defect detection
JPS6062122A (ja) 1983-09-16 1985-04-10 Fujitsu Ltd マスクパターンの露光方法
US4599558A (en) 1983-12-14 1986-07-08 Ibm Photovoltaic imaging for large area semiconductors
US4595289A (en) 1984-01-25 1986-06-17 At&T Bell Laboratories Inspection system utilizing dark-field illumination
JPS60263807A (ja) 1984-06-12 1985-12-27 Dainippon Screen Mfg Co Ltd プリント配線板のパタ−ン欠陥検査装置
US4633504A (en) 1984-06-28 1986-12-30 Kla Instruments Corporation Automatic photomask inspection system having image enhancement means
US4817123A (en) 1984-09-21 1989-03-28 Picker International Digital radiography detector resolution improvement
JPH0648380B2 (ja) 1985-06-13 1994-06-22 株式会社東芝 マスク検査方法
US4734721A (en) 1985-10-04 1988-03-29 Markem Corporation Electrostatic printer utilizing dehumidified air
US4641967A (en) 1985-10-11 1987-02-10 Tencor Instruments Particle position correlator and correlation method for a surface scanner
US4928313A (en) 1985-10-25 1990-05-22 Synthetic Vision Systems, Inc. Method and system for automatically visually inspecting an article
US5046109A (en) 1986-03-12 1991-09-03 Nikon Corporation Pattern inspection apparatus
US4814829A (en) 1986-06-12 1989-03-21 Canon Kabushiki Kaisha Projection exposure apparatus
US4805123B1 (en) 1986-07-14 1998-10-13 Kla Instr Corp Automatic photomask and reticle inspection method and apparatus including improved defect detector and alignment sub-systems
US4758094A (en) 1987-05-15 1988-07-19 Kla Instruments Corp. Process and apparatus for in-situ qualification of master patterns used in patterning systems
US4766324A (en) 1987-08-07 1988-08-23 Tencor Instruments Particle detection method including comparison between sequential scans
US4812756A (en) 1987-08-26 1989-03-14 International Business Machines Corporation Contactless technique for semicondutor wafer testing
US4845558A (en) 1987-12-03 1989-07-04 Kla Instruments Corporation Method and apparatus for detecting defects in repeated microminiature patterns
US4877326A (en) 1988-02-19 1989-10-31 Kla Instruments Corporation Method and apparatus for optical inspection of substrates
US5054097A (en) 1988-11-23 1991-10-01 Schlumberger Technologies, Inc. Methods and apparatus for alignment of images
US5155336A (en) 1990-01-19 1992-10-13 Applied Materials, Inc. Rapid thermal heating apparatus and method
US5124927A (en) 1990-03-02 1992-06-23 International Business Machines Corp. Latent-image control of lithography tools
JP3707172B2 (ja) 1996-01-24 2005-10-19 富士ゼロックス株式会社 画像読取装置
US5189481A (en) 1991-07-26 1993-02-23 Tencor Instruments Particle detector for rough surfaces
DE69208413T2 (de) 1991-08-22 1996-11-14 Kla Instr Corp Gerät zur automatischen Prüfung von Photomaske
US5563702A (en) 1991-08-22 1996-10-08 Kla Instruments Corporation Automated photomask inspection apparatus and method
ATE255902T1 (de) 1992-03-09 2003-12-15 San Diego Regional Cancer Ct Ein anti-idiotypischer antikörper und seine verwendung in der diagnose und therapie von hiv- verwandten krankheiten
US6205259B1 (en) 1992-04-09 2001-03-20 Olympus Optical Co., Ltd. Image processing apparatus
JP2667940B2 (ja) 1992-04-27 1997-10-27 三菱電機株式会社 マスク検査方法およびマスク検出装置
JP3730263B2 (ja) 1992-05-27 2005-12-21 ケーエルエー・インストルメンツ・コーポレーション 荷電粒子ビームを用いた自動基板検査の装置及び方法
JP3212389B2 (ja) 1992-10-26 2001-09-25 株式会社キリンテクノシステム 固体上の異物検査方法
KR100300618B1 (ko) 1992-12-25 2001-11-22 오노 시게오 노광방법,노광장치,및그장치를사용하는디바이스제조방법
US5448053A (en) 1993-03-01 1995-09-05 Rhoads; Geoffrey B. Method and apparatus for wide field distortion-compensated imaging
US5355212A (en) 1993-07-19 1994-10-11 Tencor Instruments Process for inspecting patterned wafers
US5453844A (en) 1993-07-21 1995-09-26 The University Of Rochester Image data coding and compression system utilizing controlled blurring
US5497381A (en) 1993-10-15 1996-03-05 Analog Devices, Inc. Bitstream defect analysis method for integrated circuits
US5544256A (en) 1993-10-22 1996-08-06 International Business Machines Corporation Automated defect classification system
JPH07159337A (ja) 1993-12-07 1995-06-23 Sony Corp 半導体素子の欠陥検査方法
US5500607A (en) 1993-12-22 1996-03-19 International Business Machines Corporation Probe-oxide-semiconductor method and apparatus for measuring oxide charge on a semiconductor wafer
US5553168A (en) 1994-01-21 1996-09-03 Texas Instruments Incorporated System and method for recognizing visual indicia
US5696835A (en) 1994-01-21 1997-12-09 Texas Instruments Incorporated Apparatus and method for aligning and measuring misregistration
US5883710A (en) 1994-12-08 1999-03-16 Kla-Tencor Corporation Scanning system for inspecting anomalies on surfaces
US5572608A (en) 1994-08-24 1996-11-05 International Business Machines Corporation Sinc filter in linear lumen space for scanner
US5608538A (en) 1994-08-24 1997-03-04 International Business Machines Corporation Scan line queuing for high performance image correction
US5528153A (en) 1994-11-07 1996-06-18 Texas Instruments Incorporated Method for non-destructive, non-contact measurement of dielectric constant of thin films
US6014461A (en) 1994-11-30 2000-01-11 Texas Instruments Incorporated Apparatus and method for automatic knowlege-based object identification
US5694478A (en) 1994-12-15 1997-12-02 Minnesota Mining And Manufacturing Company Method and apparatus for detecting and identifying microbial colonies
US5948972A (en) 1994-12-22 1999-09-07 Kla-Tencor Corporation Dual stage instrument for scanning a specimen
CA2139182A1 (en) 1994-12-28 1996-06-29 Paul Chevrette Method and system for fast microscanning
US5661408A (en) 1995-03-01 1997-08-26 Qc Solutions, Inc. Real-time in-line testing of semiconductor wafers
US5991699A (en) 1995-05-04 1999-11-23 Kla Instruments Corporation Detecting groups of defects in semiconductor feature space
TW341664B (en) 1995-05-12 1998-10-01 Ibm Photovoltaic oxide charge measurement probe technique
US5485091A (en) 1995-05-12 1996-01-16 International Business Machines Corporation Contactless electrical thin oxide measurements
US5644223A (en) 1995-05-12 1997-07-01 International Business Machines Corporation Uniform density charge deposit source
US20020054291A1 (en) 1997-06-27 2002-05-09 Tsai Bin-Ming Benjamin Inspection system simultaneously utilizing monochromatic darkfield and broadband brightfield illumination sources
US6288780B1 (en) 1995-06-06 2001-09-11 Kla-Tencor Technologies Corp. High throughput brightfield/darkfield wafer inspection system using advanced optical techniques
US5649169A (en) 1995-06-20 1997-07-15 Advanced Micro Devices, Inc. Method and system for declustering semiconductor defect data
US5594247A (en) 1995-07-07 1997-01-14 Keithley Instruments, Inc. Apparatus and method for depositing charge on a semiconductor wafer
US5773989A (en) 1995-07-14 1998-06-30 University Of South Florida Measurement of the mobile ion concentration in the oxide layer of a semiconductor wafer
US5621519A (en) 1995-07-31 1997-04-15 Neopath, Inc. Imaging system transfer function control method and apparatus
US5619548A (en) 1995-08-11 1997-04-08 Oryx Instruments And Materials Corp. X-ray thickness gauge
EP0853856B1 (en) 1995-10-02 2004-12-22 KLA-Tencor Corporation Alignment correction prior to image sampling in inspection systems
US5754678A (en) 1996-01-17 1998-05-19 Photon Dynamics, Inc. Substrate inspection apparatus and method
JPH09320505A (ja) 1996-03-29 1997-12-12 Hitachi Ltd 電子線式検査方法及びその装置並びに半導体の製造方法及びその製造ライン
US5673208A (en) 1996-04-11 1997-09-30 Micron Technology, Inc. Focus spot detection method and system
US5917332A (en) 1996-05-09 1999-06-29 Advanced Micro Devices, Inc. Arrangement for improving defect scanner sensitivity and scanning defects on die of a semiconductor wafer
US5742658A (en) 1996-05-23 1998-04-21 Advanced Micro Devices, Inc. Apparatus and method for determining the elemental compositions and relative locations of particles on the surface of a semiconductor wafer
JP3634505B2 (ja) 1996-05-29 2005-03-30 株式会社ルネサステクノロジ アライメントマーク配置方法
US6292582B1 (en) 1996-05-31 2001-09-18 Lin Youling Method and system for identifying defects in a semiconductor
US6091846A (en) 1996-05-31 2000-07-18 Texas Instruments Incorporated Method and system for anomaly detection
US6246787B1 (en) 1996-05-31 2001-06-12 Texas Instruments Incorporated System and method for knowledgebase generation and management
US6205239B1 (en) 1996-05-31 2001-03-20 Texas Instruments Incorporated System and method for circuit repair
IL118804A0 (en) 1996-07-05 1996-10-31 Orbot Instr Ltd Data converter apparatus and method particularly useful for a database-to-object inspection system
US5822218A (en) 1996-08-27 1998-10-13 Clemson University Systems, methods and computer program products for prediction of defect-related failures in integrated circuits
US5767693A (en) 1996-09-04 1998-06-16 Smithley Instruments, Inc. Method and apparatus for measurement of mobile charges with a corona screen gun
US6076465A (en) 1996-09-20 2000-06-20 Kla-Tencor Corporation System and method for determining reticle defect printability
KR100200734B1 (ko) 1996-10-10 1999-06-15 윤종용 에어리얼 이미지 측정 장치 및 방법
US5866806A (en) 1996-10-11 1999-02-02 Kla-Tencor Corporation System for locating a feature of a surface
US5928389A (en) 1996-10-21 1999-07-27 Applied Materials, Inc. Method and apparatus for priority based scheduling of wafer processing within a multiple chamber semiconductor wafer processing tool
US6259960B1 (en) 1996-11-01 2001-07-10 Joel Ltd. Part-inspecting system
US5852232A (en) 1997-01-02 1998-12-22 Kla-Tencor Corporation Acoustic sensor as proximity detector
US5978501A (en) 1997-01-03 1999-11-02 International Business Machines Corporation Adaptive inspection method and system
US5955661A (en) 1997-01-06 1999-09-21 Kla-Tencor Corporation Optical profilometer combined with stylus probe measurement device
US5795685A (en) 1997-01-14 1998-08-18 International Business Machines Corporation Simple repair method for phase shifting masks
US5889593A (en) 1997-02-26 1999-03-30 Kla Instruments Corporation Optical system and method for angle-dependent reflection or transmission measurement
US5980187A (en) 1997-04-16 1999-11-09 Kla-Tencor Corporation Mechanism for transporting semiconductor-process masks
US6121783A (en) 1997-04-22 2000-09-19 Horner; Gregory S. Method and apparatus for establishing electrical contact between a wafer and a chuck
US6097196A (en) 1997-04-23 2000-08-01 Verkuil; Roger L. Non-contact tunnelling field measurement for a semiconductor oxide layer
US6078738A (en) 1997-05-08 2000-06-20 Lsi Logic Corporation Comparing aerial image to SEM of photoresist or substrate pattern for masking process characterization
KR100308811B1 (ko) 1997-05-10 2001-12-15 박종섭 Gps를이용한시간및주파수발생장치의시간오차개선방법
US6201999B1 (en) 1997-06-09 2001-03-13 Applied Materials, Inc. Method and apparatus for automatically generating schedules for wafer processing within a multichamber semiconductor wafer processing tool
US6011404A (en) 1997-07-03 2000-01-04 Lucent Technologies Inc. System and method for determining near--surface lifetimes and the tunneling field of a dielectric in a semiconductor
US6072320A (en) 1997-07-30 2000-06-06 Verkuil; Roger L. Product wafer junction leakage measurement using light and eddy current
US6104206A (en) 1997-08-05 2000-08-15 Verkuil; Roger L. Product wafer junction leakage measurement using corona and a kelvin probe
US5834941A (en) 1997-08-11 1998-11-10 Keithley Instruments, Inc. Mobile charge measurement using corona charge and ultraviolet light
US6191605B1 (en) 1997-08-18 2001-02-20 Tom G. Miller Contactless method for measuring total charge of an insulating layer on a substrate using corona charge
JP2984633B2 (ja) 1997-08-29 1999-11-29 日本電気株式会社 参照画像作成方法およびパターン検査装置
US6578188B1 (en) 1997-09-17 2003-06-10 Numerical Technologies, Inc. Method and apparatus for a network-based mask defect printability analysis system
US6470489B1 (en) 1997-09-17 2002-10-22 Numerical Technologies, Inc. Design rule checking system and method
US7107571B2 (en) 1997-09-17 2006-09-12 Synopsys, Inc. Visual analysis and verification system using advanced tools
US6757645B2 (en) 1997-09-17 2004-06-29 Numerical Technologies, Inc. Visual inspection and verification system
US5965306A (en) 1997-10-15 1999-10-12 International Business Machines Corporation Method of determining the printability of photomask defects
US5874733A (en) 1997-10-16 1999-02-23 Raytheon Company Convergent beam scanner linearizing method and apparatus
US6097887A (en) 1997-10-27 2000-08-01 Kla-Tencor Corporation Software system and method for graphically building customized recipe flowcharts
US6233719B1 (en) 1997-10-27 2001-05-15 Kla-Tencor Corporation System and method for analyzing semiconductor production data
EP1025511A4 (en) 1997-10-27 2002-09-11 Kla Tencor Corp SOFTWARE SYSTEM AND METHOD FOR GRAPHIC CREATION OF PERSONALIZED RECIPE ORGANIZATION CHART
US6110011A (en) 1997-11-10 2000-08-29 Applied Materials, Inc. Integrated electrodeposition and chemical-mechanical polishing tool
US6104835A (en) 1997-11-14 2000-08-15 Kla-Tencor Corporation Automatic knowledge database generation for classifying objects and systems therefor
JPH11162832A (ja) 1997-11-25 1999-06-18 Nikon Corp 走査露光方法及び走査型露光装置
US5999003A (en) 1997-12-12 1999-12-07 Advanced Micro Devices, Inc. Intelligent usage of first pass defect data for improved statistical accuracy of wafer level classification
US6614520B1 (en) 1997-12-18 2003-09-02 Kla-Tencor Corporation Method for inspecting a reticle
US6060709A (en) 1997-12-31 2000-05-09 Verkuil; Roger L. Apparatus and method for depositing uniform charge on a thin oxide semiconductor wafer
US6175645B1 (en) 1998-01-22 2001-01-16 Applied Materials, Inc. Optical inspection method and apparatus
US6122017A (en) 1998-01-22 2000-09-19 Hewlett-Packard Company Method for providing motion-compensated multi-field enhancement of still images from video
US6171737B1 (en) 1998-02-03 2001-01-09 Advanced Micro Devices, Inc. Low cost application of oxide test wafer for defect monitor in photolithography process
CA2320278C (en) 1998-02-12 2006-01-03 Acm Research, Inc. Plating apparatus and method
US5932377A (en) 1998-02-24 1999-08-03 International Business Machines Corporation Exact transmission balanced alternating phase-shifting mask for photolithography
US6091845A (en) 1998-02-24 2000-07-18 Micron Technology, Inc. Inspection technique of photomask
US6091257A (en) 1998-02-26 2000-07-18 Verkuil; Roger L. Vacuum activated backside contact
US6295374B1 (en) 1998-04-06 2001-09-25 Integral Vision, Inc. Method and system for detecting a flaw in a sample image
US6408219B2 (en) 1998-05-11 2002-06-18 Applied Materials, Inc. FAB yield enhancement system
US6282309B1 (en) 1998-05-29 2001-08-28 Kla-Tencor Corporation Enhanced sensitivity automated photomask inspection system
US6137570A (en) 1998-06-30 2000-10-24 Kla-Tencor Corporation System and method for analyzing topological features on a surface
US6987873B1 (en) 1998-07-08 2006-01-17 Applied Materials, Inc. Automatic defect classification with invariant core classes
JP2000089148A (ja) 1998-07-13 2000-03-31 Canon Inc 光走査装置及びそれを用いた画像形成装置
US6324298B1 (en) 1998-07-15 2001-11-27 August Technology Corp. Automated wafer defect inspection system and a process of performing such inspection
US6266437B1 (en) 1998-09-04 2001-07-24 Sandia Corporation Sequential detection of web defects
US6466314B1 (en) 1998-09-17 2002-10-15 Applied Materials, Inc. Reticle design inspection system
US6040912A (en) 1998-09-30 2000-03-21 Advanced Micro Devices, Inc. Method and apparatus for detecting process sensitivity to integrated circuit layout using wafer to wafer defect inspection device
US6122046A (en) 1998-10-02 2000-09-19 Applied Materials, Inc. Dual resolution combined laser spot scanning and area imaging inspection
US6535628B2 (en) 1998-10-15 2003-03-18 Applied Materials, Inc. Detection of wafer fragments in a wafer processing apparatus
US6393602B1 (en) 1998-10-21 2002-05-21 Texas Instruments Incorporated Method of a comprehensive sequential analysis of the yield losses of semiconductor wafers
JP3860347B2 (ja) 1998-10-30 2006-12-20 富士通株式会社 リンク処理装置
US6248486B1 (en) 1998-11-23 2001-06-19 U.S. Philips Corporation Method of detecting aberrations of an optical imaging system
US6476913B1 (en) 1998-11-30 2002-11-05 Hitachi, Ltd. Inspection method, apparatus and system for circuit pattern
US6529621B1 (en) 1998-12-17 2003-03-04 Kla-Tencor Mechanisms for making and inspecting reticles
US6539106B1 (en) 1999-01-08 2003-03-25 Applied Materials, Inc. Feature-based defect detection
US6373975B1 (en) 1999-01-25 2002-04-16 International Business Machines Corporation Error checking of simulated printed images with process window effects included
US6252981B1 (en) 1999-03-17 2001-06-26 Semiconductor Technologies & Instruments, Inc. System and method for selection of a reference die
US7106895B1 (en) 1999-05-05 2006-09-12 Kla-Tencor Method and apparatus for inspecting reticles implementing parallel processing
AU3676500A (en) 1999-05-07 2000-11-21 Nikon Corporation Aligner, microdevice, photomask, exposure method, and method of manufacturing device
JP2002544555A (ja) 1999-05-18 2002-12-24 アプライド マテリアルズ インコーポレイテッド マスターとの比較による物品の検査方法および装置
US6526164B1 (en) 1999-05-27 2003-02-25 International Business Machines Corporation Intelligent photomask disposition
US6922482B1 (en) 1999-06-15 2005-07-26 Applied Materials, Inc. Hybrid invariant adaptive automatic defect classification
US6407373B1 (en) 1999-06-15 2002-06-18 Applied Materials, Inc. Apparatus and method for reviewing defects on an object
EP1065567A3 (en) 1999-06-29 2001-05-16 Applied Materials, Inc. Integrated critical dimension control
JP3816390B2 (ja) 1999-07-02 2006-08-30 富士通株式会社 サービス割り当て装置
US6776692B1 (en) 1999-07-09 2004-08-17 Applied Materials Inc. Closed-loop control of wafer polishing in a chemical mechanical polishing system
US6466895B1 (en) 1999-07-16 2002-10-15 Applied Materials, Inc. Defect reference system automatic pattern classification
US6248485B1 (en) 1999-07-19 2001-06-19 Lucent Technologies Inc. Method for controlling a process for patterning a feature in a photoresist
US6754305B1 (en) 1999-08-02 2004-06-22 Therma-Wave, Inc. Measurement of thin films and barrier layers on patterned wafers with X-ray reflectometry
US6466315B1 (en) 1999-09-03 2002-10-15 Applied Materials, Inc. Method and system for reticle inspection by photolithography simulation
US20020144230A1 (en) 1999-09-22 2002-10-03 Dupont Photomasks, Inc. System and method for correcting design rule violations in a mask layout file
US6268093B1 (en) 1999-10-13 2001-07-31 Applied Materials, Inc. Method for reticle inspection using aerial imaging
KR100335491B1 (ko) 1999-10-13 2002-05-04 윤종용 공정 파라미터 라이브러리를 내장한 웨이퍼 검사장비 및 웨이퍼 검사시의 공정 파라미터 설정방법
FR2801673B1 (fr) 1999-11-26 2001-12-28 Pechiney Aluminium Procede de mesure du degre et de l'homogeneite de calcination des alumines
AU1553601A (en) 1999-11-29 2001-06-12 Olympus Optical Co., Ltd. Defect inspecting system
US6999614B1 (en) 1999-11-29 2006-02-14 Kla-Tencor Corporation Power assisted automatic supervised classifier creation tool for semiconductor defects
US7190292B2 (en) 1999-11-29 2007-03-13 Bizjak Karl M Input level adjust system and method
US6738954B1 (en) 1999-12-08 2004-05-18 International Business Machines Corporation Method for prediction random defect yields of integrated circuits with accuracy and computation time controls
US6553329B2 (en) 1999-12-13 2003-04-22 Texas Instruments Incorporated System for mapping logical functional test data of logical integrated circuits to physical representation using pruned diagnostic list
US6771806B1 (en) 1999-12-14 2004-08-03 Kla-Tencor Multi-pixel methods and apparatus for analysis of defect information from test structures on semiconductor devices
US6445199B1 (en) 1999-12-14 2002-09-03 Kla-Tencor Corporation Methods and apparatus for generating spatially resolved voltage contrast maps of semiconductor test structures
US6701004B1 (en) 1999-12-22 2004-03-02 Intel Corporation Detecting defects on photomasks
US6778695B1 (en) 1999-12-23 2004-08-17 Franklin M. Schellenberg Design-based reticle defect prioritization
JP4419250B2 (ja) 2000-02-15 2010-02-24 株式会社ニコン 欠陥検査装置
US7120285B1 (en) 2000-02-29 2006-10-10 Advanced Micro Devices, Inc. Method for evaluation of reticle image using aerial image simulator
US6451690B1 (en) 2000-03-13 2002-09-17 Matsushita Electronics Corporation Method of forming electrode structure and method of fabricating semiconductor device
US6482557B1 (en) 2000-03-24 2002-11-19 Dupont Photomasks, Inc. Method and apparatus for evaluating the runability of a photomask inspection tool
US6569691B1 (en) 2000-03-29 2003-05-27 Semiconductor Diagnostics, Inc. Measurement of different mobile ion concentrations in the oxide layer of a semiconductor wafer
WO2001086698A2 (en) 2000-05-10 2001-11-15 Kla-Tencor, Inc. Method and system for detecting metal contamination on a semiconductor wafer
US6425113B1 (en) 2000-06-13 2002-07-23 Leigh C. Anderson Integrated verification and manufacturability tool
WO2002001597A1 (fr) 2000-06-27 2002-01-03 Ebara Corporation Appareil d'inspection a faisceau de particules chargees et procede de fabrication d'un dispositif utilisant cet appareil d'inspection
JP2002032737A (ja) 2000-07-14 2002-01-31 Seiko Instruments Inc 半導体装置のパターン観察のためのナビゲーション方法及び装置
US6636301B1 (en) 2000-08-10 2003-10-21 Kla-Tencor Corporation Multiple beam inspection apparatus and method
US6634018B2 (en) 2000-08-24 2003-10-14 Texas Instruments Incorporated Optical proximity correction
JP2002071575A (ja) 2000-09-04 2002-03-08 Matsushita Electric Ind Co Ltd 欠陥検査解析方法および欠陥検査解析システム
TW513772B (en) 2000-09-05 2002-12-11 Komatsu Denshi Kinzoku Kk Apparatus for inspecting wafer surface, method for inspecting wafer surface, apparatus for judging defective wafer, method for judging defective wafer and information treatment apparatus of wafer surface
DE10044257A1 (de) 2000-09-07 2002-04-11 Infineon Technologies Ag Verfahren zum Erzeugen von Masken-Layout-Daten für die Lithografiesimulation und von optimierten Masken-Layout-Daten sowie zugehörige Vorrichtung und Programme
US6513151B1 (en) 2000-09-14 2003-01-28 Advanced Micro Devices, Inc. Full flow focus exposure matrix analysis and electrical testing for new product mask evaluation
US6919957B2 (en) 2000-09-20 2005-07-19 Kla-Tencor Technologies Corp. Methods and systems for determining a critical dimension, a presence of defects, and a thin film characteristic of a specimen
US6724489B2 (en) 2000-09-22 2004-04-20 Daniel Freifeld Three dimensional scanning camera
WO2002029392A2 (en) 2000-10-02 2002-04-11 Applied Materials, Inc. Defect source identifier
US6593152B2 (en) 2000-11-02 2003-07-15 Ebara Corporation Electron beam apparatus and method of manufacturing semiconductor device using the apparatus
US6753954B2 (en) 2000-12-06 2004-06-22 Asml Masktools B.V. Method and apparatus for detecting aberrations in a projection lens utilized for projection optics
US6602728B1 (en) 2001-01-05 2003-08-05 International Business Machines Corporation Method for generating a proximity model based on proximity rules
US6680621B2 (en) 2001-01-26 2004-01-20 Semiconductor Diagnostics, Inc. Steady state method for measuring the thickness and the capacitance of ultra thin dielectric in the presence of substantial leakage current
US6597193B2 (en) 2001-01-26 2003-07-22 Semiconductor Diagnostics, Inc. Steady state method for measuring the thickness and the capacitance of ultra thin dielectric in the presence of substantial leakage current
US20020145734A1 (en) 2001-02-09 2002-10-10 Cory Watkins Confocal 3D inspection system and process
AU2002247317A1 (en) 2001-03-12 2002-09-24 Pdf Solutions, Inc. Extraction method of defect density and size distributions
US6873720B2 (en) 2001-03-20 2005-03-29 Synopsys, Inc. System and method of providing mask defect printability analysis
JP3973372B2 (ja) 2001-03-23 2007-09-12 株式会社日立製作所 荷電粒子線を用いた基板検査装置および基板検査方法
US6605478B2 (en) 2001-03-30 2003-08-12 Appleid Materials, Inc, Kill index analysis for automatic defect classification in semiconductor wafers
US6665065B1 (en) 2001-04-09 2003-12-16 Advanced Micro Devices, Inc. Defect detection in pellicized reticles via exposure at short wavelengths
JP4038356B2 (ja) 2001-04-10 2008-01-23 株式会社日立製作所 欠陥データ解析方法及びその装置並びにレビューシステム
JP4266082B2 (ja) 2001-04-26 2009-05-20 株式会社東芝 露光用マスクパターンの検査方法
JP4199939B2 (ja) 2001-04-27 2008-12-24 株式会社日立製作所 半導体検査システム
IL149588A (en) 2001-05-11 2007-07-24 Orbotech Ltd Image searching defect detector
JP2002353099A (ja) 2001-05-22 2002-12-06 Canon Inc 位置検出方法及び装置及び露光装置及びデバイス製造方法
US20030004699A1 (en) 2001-06-04 2003-01-02 Choi Charles Y. Method and apparatus for evaluating an integrated circuit model
US20020186878A1 (en) 2001-06-07 2002-12-12 Hoon Tan Seow System and method for multiple image analysis
US6779159B2 (en) 2001-06-08 2004-08-17 Sumitomo Mitsubishi Silicon Corporation Defect inspection method and defect inspection apparatus
JP3551163B2 (ja) 2001-06-08 2004-08-04 三菱住友シリコン株式会社 欠陥検査方法及び欠陥検査装置
US6581193B1 (en) 2001-06-13 2003-06-17 Kla-Tencor Apparatus and methods for modeling process effects and imaging effects in scanning electron microscopy
US7382447B2 (en) 2001-06-26 2008-06-03 Kla-Tencor Technologies Corporation Method for determining lithographic focus and exposure
US6593748B1 (en) 2001-07-12 2003-07-15 Advanced Micro Devices, Inc. Process integration of electrical thickness measurement of gate oxide and tunnel oxides by corona discharge technique
US20030014146A1 (en) 2001-07-12 2003-01-16 Kabushiki Kaisha Toshiba Dangerous process/pattern detection system and method, danger detection program, and semiconductor device manufacturing method
JP2003031477A (ja) 2001-07-17 2003-01-31 Hitachi Ltd 半導体装置の製造方法およびシステム
JP4122735B2 (ja) 2001-07-24 2008-07-23 株式会社日立製作所 半導体デバイスの検査方法および検査条件設定方法
US7155698B1 (en) 2001-09-11 2006-12-26 The Regents Of The University Of California Method of locating areas in an image such as a photo mask layout that are sensitive to residual processing effects
US7030997B2 (en) 2001-09-11 2006-04-18 The Regents Of The University Of California Characterizing aberrations in an imaging lens and applications to visual testing and integrated circuit mask analysis
CN1968412B (zh) 2001-09-12 2012-05-30 松下电器产业株式会社 图像解码方法
JP3870052B2 (ja) 2001-09-20 2007-01-17 株式会社日立製作所 半導体装置の製造方法及び欠陥検査データ処理方法
JP4035974B2 (ja) 2001-09-26 2008-01-23 株式会社日立製作所 欠陥観察方法及びその装置
JP3955450B2 (ja) 2001-09-27 2007-08-08 株式会社ルネサステクノロジ 試料検査方法
JP3706364B2 (ja) 2001-10-09 2005-10-12 アスムル マスクツールズ ビー．ブイ． ２次元フィーチャ・モデルの較正および最適化方法
US6670082B2 (en) 2001-10-09 2003-12-30 Numerical Technologies, Inc. System and method for correcting 3D effects in an alternating phase-shifting mask
US7065239B2 (en) 2001-10-24 2006-06-20 Applied Materials, Inc. Automated repetitive array microstructure defect inspection
WO2003036549A1 (en) 2001-10-25 2003-05-01 Kla-Tencor Technologies Corporation Apparatus and methods for managing reliability of semiconductor devices
US6948141B1 (en) 2001-10-25 2005-09-20 Kla-Tencor Technologies Corporation Apparatus and methods for determining critical area of semiconductor design data
US6918101B1 (en) 2001-10-25 2005-07-12 Kla -Tencor Technologies Corporation Apparatus and methods for determining critical area of semiconductor design data
US6751519B1 (en) 2001-10-25 2004-06-15 Kla-Tencor Technologies Corporation Methods and systems for predicting IC chip yield
US6734696B2 (en) 2001-11-01 2004-05-11 Kla-Tencor Technologies Corp. Non-contact hysteresis measurements of insulating films
JP2003151483A (ja) 2001-11-19 2003-05-23 Hitachi Ltd 荷電粒子線を用いた回路パターン用基板検査装置および基板検査方法
US6886153B1 (en) 2001-12-21 2005-04-26 Kla-Tencor Corporation Design driven inspection or measurement for semiconductor using recipe
US6789032B2 (en) 2001-12-26 2004-09-07 International Business Machines Corporation Method of statistical binning for reliability selection
US6658640B2 (en) 2001-12-26 2003-12-02 Numerical Technologies, Inc. Simulation-based feed forward process control
KR100689694B1 (ko) 2001-12-27 2007-03-08 삼성전자주식회사 웨이퍼상에 발생된 결함을 검출하는 방법 및 장치
US6906305B2 (en) 2002-01-08 2005-06-14 Brion Technologies, Inc. System and method for aerial image sensing
US7236847B2 (en) 2002-01-16 2007-06-26 Kla-Tencor Technologies Corp. Systems and methods for closed loop defect reduction
JP2003215060A (ja) 2002-01-22 2003-07-30 Tokyo Seimitsu Co Ltd パターン検査方法及び検査装置
US6691052B1 (en) 2002-01-30 2004-02-10 Kla-Tencor Corporation Apparatus and methods for generating an inspection reference pattern
JP3629244B2 (ja) 2002-02-19 2005-03-16 本多エレクトロン株式会社 ウエーハ用検査装置
US7257247B2 (en) 2002-02-21 2007-08-14 International Business Machines Corporation Mask defect analysis system
US20030223639A1 (en) 2002-03-05 2003-12-04 Vladimir Shlain Calibration and recognition of materials in technical images using specific and non-specific features
US7693323B2 (en) 2002-03-12 2010-04-06 Applied Materials, Inc. Multi-detector defect detection system and a method for detecting defects
US20030192015A1 (en) 2002-04-04 2003-10-09 Numerical Technologies, Inc. Method and apparatus to facilitate test pattern design for model calibration and proximity correction
US6966047B1 (en) 2002-04-09 2005-11-15 Kla-Tencor Technologies Corporation Capturing designer intent in reticle inspection
US6642066B1 (en) 2002-05-15 2003-11-04 Advanced Micro Devices, Inc. Integrated process for depositing layer of high-K dielectric with in-situ control of K value and thickness of high-K dielectric layer
JP3826849B2 (ja) 2002-06-07 2006-09-27 株式会社Ｓｕｍｃｏ 欠陥検査方法および欠陥検査装置
US6828542B2 (en) 2002-06-07 2004-12-07 Brion Technologies, Inc. System and method for lithography process monitoring and control
US7363099B2 (en) 2002-06-07 2008-04-22 Cadence Design Systems, Inc. Integrated circuit metrology
AU2003274370A1 (en) 2002-06-07 2003-12-22 Praesagus, Inc. Characterization adn reduction of variation for integrated circuits
US20030229875A1 (en) 2002-06-07 2003-12-11 Smith Taber H. Use of models in integrated circuit fabrication
US7393755B2 (en) 2002-06-07 2008-07-01 Cadence Design Systems, Inc. Dummy fill for integrated circuits
US7152215B2 (en) 2002-06-07 2006-12-19 Praesagus, Inc. Dummy fill for integrated circuits
US7124386B2 (en) 2002-06-07 2006-10-17 Praesagus, Inc. Dummy fill for integrated circuits
JP2004031709A (ja) 2002-06-27 2004-01-29 Seiko Instruments Inc ウエハレス測長レシピ生成装置
US6777676B1 (en) 2002-07-05 2004-08-17 Kla-Tencor Technologies Corporation Non-destructive root cause analysis on blocked contact or via
JP4073265B2 (ja) 2002-07-09 2008-04-09 富士通株式会社 検査装置及び検査方法
US7012438B1 (en) 2002-07-10 2006-03-14 Kla-Tencor Technologies Corp. Methods and systems for determining a property of an insulating film
WO2004008245A2 (en) 2002-07-12 2004-01-22 Cadence Design Systems, Inc. Method and system for context-specific mask inspection
JP2005533283A (ja) 2002-07-12 2005-11-04 ケイデンス デザイン システムズ インコーポレイテッド コンテクスト特定のマスク書込のための方法及びシステム
JP4597859B2 (ja) 2002-07-15 2010-12-15 ケーエルエー−テンカー コーポレイション マイクロリソグラフパターンの製作におけるパターンの認定、パターン形成プロセス、又はパターン形成装置
US6902855B2 (en) 2002-07-15 2005-06-07 Kla-Tencor Technologies Qualifying patterns, patterning processes, or patterning apparatus in the fabrication of microlithographic patterns
US6775818B2 (en) 2002-08-20 2004-08-10 Lsi Logic Corporation Device parameter and gate performance simulation based on wafer image prediction
US6784446B1 (en) 2002-08-29 2004-08-31 Advanced Micro Devices, Inc. Reticle defect printability verification by resist latent image comparison
US20040049722A1 (en) 2002-09-09 2004-03-11 Kabushiki Kaisha Toshiba Failure analysis system, failure analysis method, a computer program product and a manufacturing method for a semiconductor device
WO2004025567A2 (en) 2002-09-12 2004-03-25 Nline Corporation System and method for acquiring and processing complex images
US7043071B2 (en) 2002-09-13 2006-05-09 Synopsys, Inc. Soft defect printability simulation and analysis for masks
US7504182B2 (en) 2002-09-18 2009-03-17 Fei Company Photolithography mask repair
KR100474571B1 (ko) 2002-09-23 2005-03-10 삼성전자주식회사 웨이퍼의 패턴 검사용 기준 이미지 설정 방법과 이 설정방법을 이용한 패턴 검사 방법 및 장치
JP4310090B2 (ja) 2002-09-27 2009-08-05 株式会社日立製作所 欠陥データ解析方法及びその装置並びにレビューシステム
US7061625B1 (en) 2002-09-27 2006-06-13 Kla-Tencor Technologies Corporation Method and apparatus using interferometric metrology for high aspect ratio inspection
US6831736B2 (en) 2002-10-07 2004-12-14 Applied Materials Israel, Ltd. Method of and apparatus for line alignment to compensate for static and dynamic inaccuracies in scanning
US7123356B1 (en) 2002-10-15 2006-10-17 Kla-Tencor Technologies Corp. Methods and systems for inspecting reticles using aerial imaging and die-to-database detection
US7027143B1 (en) 2002-10-15 2006-04-11 Kla-Tencor Technologies Corp. Methods and systems for inspecting reticles using aerial imaging at off-stepper wavelengths
US7379175B1 (en) 2002-10-15 2008-05-27 Kla-Tencor Technologies Corp. Methods and systems for reticle inspection and defect review using aerial imaging
JP4302965B2 (ja) 2002-11-01 2009-07-29 株式会社日立ハイテクノロジーズ 半導体デバイスの製造方法及びその製造システム
US6807503B2 (en) 2002-11-04 2004-10-19 Brion Technologies, Inc. Method and apparatus for monitoring integrated circuit fabrication
US7386839B1 (en) 2002-11-06 2008-06-10 Valery Golender System and method for troubleshooting software configuration problems using application tracing
EP1563381A4 (en) 2002-11-12 2009-10-28 Fei Co DEFECT ANALYZER
US7457736B2 (en) 2002-11-21 2008-11-25 Synopsys, Inc. Automated creation of metrology recipes
AU2003299606A1 (en) 2002-12-13 2004-07-09 Bruce W. Smith Method for aberration detection and measurement
US6882745B2 (en) 2002-12-19 2005-04-19 Freescale Semiconductor, Inc. Method and apparatus for translating detected wafer defect coordinates to reticle coordinates using CAD data
US7162071B2 (en) 2002-12-20 2007-01-09 Taiwan Semiconductor Manufacturing Co., Ltd. Progressive self-learning defect review and classification method
US7525659B2 (en) 2003-01-15 2009-04-28 Negevtech Ltd. System for detection of water defects
US6990385B1 (en) 2003-02-03 2006-01-24 Kla-Tencor Technologies Corporation Defect detection using multiple sensors and parallel processing
WO2004070828A1 (ja) 2003-02-03 2004-08-19 Sumitomo Mitsubishi Silicon Corporation 検査方法、解析片の製作方法、解析方法、解析装置、ｓｏｉウェーハの製造方法、およびｓｏｉウェーハ
US6718526B1 (en) 2003-02-07 2004-04-06 Kla-Tencor Corporation Spatial signature analysis
US7030966B2 (en) 2003-02-11 2006-04-18 Asml Netherlands B.V. Lithographic apparatus and method for optimizing an illumination source using photolithographic simulations
US7756320B2 (en) 2003-03-12 2010-07-13 Hitachi High-Technologies Corporation Defect classification using a logical equation for high stage classification
JP3699960B2 (ja) 2003-03-14 2005-09-28 株式会社東芝 検査レシピ作成システム、欠陥レビューシステム、検査レシピ作成方法及び欠陥レビュー方法
US7053355B2 (en) 2003-03-18 2006-05-30 Brion Technologies, Inc. System and method for lithography process monitoring and control
US7508973B2 (en) 2003-03-28 2009-03-24 Hitachi High-Technologies Corporation Method of inspecting defects
US6952653B2 (en) 2003-04-29 2005-10-04 Kla-Tencor Technologies Corporation Single tool defect classification solution
US6859746B1 (en) 2003-05-01 2005-02-22 Advanced Micro Devices, Inc. Methods of using adaptive sampling techniques based upon categorization of process variations, and system for performing same
US7739064B1 (en) 2003-05-09 2010-06-15 Kla-Tencor Corporation Inline clustered defect reduction
JP2004340652A (ja) 2003-05-14 2004-12-02 Hitachi Ltd 欠陥検査装置および陽電子線応用装置
US6777147B1 (en) 2003-05-21 2004-08-17 International Business Machines Corporation Method for evaluating the effects of multiple exposure processes in lithography
US7068363B2 (en) 2003-06-06 2006-06-27 Kla-Tencor Technologies Corp. Systems for inspection of patterned or unpatterned wafers and other specimen
US7346470B2 (en) 2003-06-10 2008-03-18 International Business Machines Corporation System for identification of defects on circuits or other arrayed products
US9002497B2 (en) 2003-07-03 2015-04-07 Kla-Tencor Technologies Corp. Methods and systems for inspection of wafers and reticles using designer intent data
US7135344B2 (en) 2003-07-11 2006-11-14 Applied Materials, Israel, Ltd. Design-based monitoring
US6947588B2 (en) 2003-07-14 2005-09-20 August Technology Corp. Edge normal process
US7968859B2 (en) 2003-07-28 2011-06-28 Lsi Corporation Wafer edge defect inspection using captured image analysis
US6988045B2 (en) 2003-08-04 2006-01-17 Advanced Micro Devices, Inc. Dynamic metrology sampling methods, and system for performing same
US7271891B1 (en) 2003-08-29 2007-09-18 Kla-Tencor Technologies Corporation Apparatus and methods for providing selective defect sensitivity
US7433535B2 (en) 2003-09-30 2008-10-07 Hewlett-Packard Development Company, L.P. Enhancing text-like edges in digital images
US7003758B2 (en) 2003-10-07 2006-02-21 Brion Technologies, Inc. System and method for lithography simulation
US7114143B2 (en) 2003-10-29 2006-09-26 Lsi Logic Corporation Process yield learning
US7103484B1 (en) 2003-10-31 2006-09-05 Kla-Tencor Technologies Corp. Non-contact methods for measuring electrical thickness and determining nitrogen content of insulating films
JP2005158780A (ja) 2003-11-20 2005-06-16 Hitachi Ltd パターン欠陥検査方法及びその装置
JP2005183907A (ja) 2003-11-26 2005-07-07 Matsushita Electric Ind Co Ltd パターン解析方法及びパターン解析装置
JP4351522B2 (ja) 2003-11-28 2009-10-28 株式会社日立ハイテクノロジーズ パターン欠陥検査装置およびパターン欠陥検査方法
US8151220B2 (en) 2003-12-04 2012-04-03 Kla-Tencor Technologies Corp. Methods for simulating reticle layout data, inspecting reticle layout data, and generating a process for inspecting reticle layout data
WO2005073807A1 (en) 2004-01-29 2005-08-11 Kla-Tencor Technologies Corporation Computer-implemented methods for detecting defects in reticle design data
JP4426871B2 (ja) 2004-02-25 2010-03-03 エスアイアイ・ナノテクノロジー株式会社 Ｆｉｂ／ｓｅｍ複合装置の画像ノイズ除去
US7194709B2 (en) 2004-03-05 2007-03-20 Keith John Brankner Automatic alignment of integrated circuit and design layout of integrated circuit to more accurately assess the impact of anomalies
JP2005283326A (ja) 2004-03-30 2005-10-13 Hitachi High-Technologies Corp 欠陥レビュー方法及びその装置
US7171334B2 (en) 2004-06-01 2007-01-30 Brion Technologies, Inc. Method and apparatus for synchronizing data acquisition of a monitored IC fabrication process
JP4347751B2 (ja) 2004-06-07 2009-10-21 株式会社アドバンテスト 不良解析システム及び不良箇所表示方法
US7207017B1 (en) 2004-06-10 2007-04-17 Advanced Micro Devices, Inc. Method and system for metrology recipe generation and review and analysis of design, simulation and metrology results
US7788629B2 (en) 2004-07-21 2010-08-31 Kla-Tencor Technologies Corp. Systems configured to perform a non-contact method for determining a property of a specimen
WO2006012388A2 (en) 2004-07-22 2006-02-02 Kla-Tencor Technologies Corp. Test structures and methods for monitoring or controlling a semiconductor fabrication process
CA2573217C (en) 2004-08-09 2013-04-09 Bracco Research Sa An image registration method and apparatus for medical imaging based on mulptiple masks
US7310796B2 (en) 2004-08-27 2007-12-18 Applied Materials, Israel, Ltd. System and method for simulating an aerial image
TW200622275A (en) 2004-09-06 2006-07-01 Mentor Graphics Corp Integrated circuit yield and quality analysis methods and systems
JP4904034B2 (ja) 2004-09-14 2012-03-28 ケーエルエー−テンカー コーポレイション レチクル・レイアウト・データを評価するための方法、システム及び搬送媒体
US7142992B1 (en) 2004-09-30 2006-11-28 Kla-Tencor Technologies Corp. Flexible hybrid defect classification for semiconductor manufacturing
KR20180037323A (ko) 2004-10-12 2018-04-11 케이엘에이-텐코 코포레이션 표본 상의 결함들을 분류하기 위한 컴퓨터-구현 방법 및 시스템
US7729529B2 (en) 2004-12-07 2010-06-01 Kla-Tencor Technologies Corp. Computer-implemented methods for detecting and/or sorting defects in a design pattern of a reticle
KR20060075691A (ko) 2004-12-29 2006-07-04 삼성전자주식회사 결함 검사 방법
JP2006200972A (ja) 2005-01-19 2006-08-03 Tokyo Seimitsu Co Ltd 画像欠陥検査方法、画像欠陥検査装置及び外観検査装置
JP4895569B2 (ja) 2005-01-26 2012-03-14 株式会社日立ハイテクノロジーズ 帯電制御装置及び帯電制御装置を備えた計測装置
US7475382B2 (en) 2005-02-24 2009-01-06 Synopsys, Inc. Method and apparatus for determining an improved assist feature configuration in a mask layout
US7813541B2 (en) 2005-02-28 2010-10-12 Applied Materials South East Asia Pte. Ltd. Method and apparatus for detecting defects in wafers
US7804993B2 (en) 2005-02-28 2010-09-28 Applied Materials South East Asia Pte. Ltd. Method and apparatus for detecting defects in wafers including alignment of the wafer images so as to induce the same smear in all images
US7496880B2 (en) 2005-03-17 2009-02-24 Synopsys, Inc. Method and apparatus for assessing the quality of a process model
US7760347B2 (en) 2005-05-13 2010-07-20 Applied Materials, Inc. Design-based method for grouping systematic defects in lithography pattern writing system
US7760929B2 (en) 2005-05-13 2010-07-20 Applied Materials, Inc. Grouping systematic defects with feedback from electrical inspection
US7444615B2 (en) 2005-05-31 2008-10-28 Invarium, Inc. Calibration on wafer sweet spots
KR100687090B1 (ko) 2005-05-31 2007-02-26 삼성전자주식회사 결함 분류 방법
US7853920B2 (en) 2005-06-03 2010-12-14 Asml Netherlands B.V. Method for detecting, sampling, analyzing, and correcting marginal patterns in integrated circuit manufacturing
US7564017B2 (en) 2005-06-03 2009-07-21 Brion Technologies, Inc. System and method for characterizing aerial image quality in a lithography system
US7501215B2 (en) 2005-06-28 2009-03-10 Asml Netherlands B.V. Device manufacturing method and a calibration substrate
US20070002322A1 (en) 2005-06-30 2007-01-04 Yan Borodovsky Image inspection method
US8219940B2 (en) 2005-07-06 2012-07-10 Semiconductor Insights Inc. Method and apparatus for removing dummy features from a data structure
KR100663365B1 (ko) 2005-07-18 2007-01-02 삼성전자주식회사 내부에 적어도 한 쌍의 빔 경로들을 갖는 렌즈 유니트를구비하는 광학적 검사장비들 및 이를 사용하여 기판의 표면결함들을 검출하는 방법들
US7769225B2 (en) 2005-08-02 2010-08-03 Kla-Tencor Technologies Corp. Methods and systems for detecting defects in a reticle design pattern
US7488933B2 (en) 2005-08-05 2009-02-10 Brion Technologies, Inc. Method for lithography model calibration
KR100958714B1 (ko) 2005-08-08 2010-05-18 브라이언 테크놀로지스, 인코포레이티드 리소그래피 공정의 포커스-노광 모델을 생성하는 시스템 및방법
US7749666B2 (en) 2005-08-09 2010-07-06 Asml Netherlands B.V. System and method for measuring and analyzing lithographic parameters and determining optimal process corrections
KR100909474B1 (ko) 2005-08-10 2009-07-28 삼성전자주식회사 웨이퍼 결함지수를 사용하여 국부성 불량 모드를 갖는결함성 반도체 웨이퍼의 검출 방법들 및 이에 사용되는장비들
EP1928583A4 (en) 2005-09-01 2010-02-03 Camtek Ltd METHOD AND SYSTEM FOR ESTABLISHING A TEST PROCEDURE
JP4203498B2 (ja) 2005-09-22 2009-01-07 アドバンスド・マスク・インスペクション・テクノロジー株式会社 画像補正装置、パターン検査装置、画像補正方法、及び、パターン欠陥検査方法
US7570796B2 (en) 2005-11-18 2009-08-04 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data
US7676077B2 (en) 2005-11-18 2010-03-09 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data
US8041103B2 (en) 2005-11-18 2011-10-18 Kla-Tencor Technologies Corp. Methods and systems for determining a position of inspection data in design data space
US7570800B2 (en) 2005-12-14 2009-08-04 Kla-Tencor Technologies Corp. Methods and systems for binning defects detected on a specimen
KR100696276B1 (ko) 2006-01-31 2007-03-19 (주)미래로시스템 웨이퍼 결함 검사 장비들로부터 획득된 측정 데이터들을이용한 자동 결함 분류 시스템
US7801353B2 (en) 2006-02-01 2010-09-21 Applied Materials Israel, Ltd. Method for defect detection using computer aided design data
KR101324419B1 (ko) 2006-02-09 2013-11-01 케이엘에이-텐코 코포레이션 웨이퍼의 특성을 결정하기 위한 방법 및 시스템
JP4728144B2 (ja) 2006-02-28 2011-07-20 株式会社日立ハイテクノロジーズ 回路パターンの検査装置
US7528944B2 (en) 2006-05-22 2009-05-05 Kla-Tencor Technologies Corporation Methods and systems for detecting pinholes in a film formed on a wafer or for monitoring a thermal process tool
JP4791267B2 (ja) 2006-06-23 2011-10-12 株式会社日立ハイテクノロジーズ 欠陥検査システム
US8102408B2 (en) 2006-06-29 2012-01-24 Kla-Tencor Technologies Corp. Computer-implemented methods and systems for determining different process windows for a wafer printing process for different reticle designs
US7664608B2 (en) 2006-07-14 2010-02-16 Hitachi High-Technologies Corporation Defect inspection method and apparatus
JP2008041940A (ja) 2006-08-07 2008-02-21 Hitachi High-Technologies Corp Ｓｅｍ式レビュー装置並びにｓｅｍ式レビュー装置を用いた欠陥のレビュー方法及び欠陥検査方法
US7904845B2 (en) 2006-12-06 2011-03-08 Kla-Tencor Corp. Determining locations on a wafer to be reviewed during defect review
JP5427609B2 (ja) 2006-12-19 2014-02-26 ケーエルエー−テンカー・コーポレーション 検査レシピ作成システムおよびその方法
US8194968B2 (en) 2007-01-05 2012-06-05 Kla-Tencor Corp. Methods and systems for using electrical information for a device being fabricated on a wafer to perform one or more defect-related functions
US7962863B2 (en) 2007-05-07 2011-06-14 Kla-Tencor Corp. Computer-implemented methods, systems, and computer-readable media for determining a model for predicting printability of reticle features on a wafer
US8073240B2 (en) 2007-05-07 2011-12-06 Kla-Tencor Corp. Computer-implemented methods, computer-readable media, and systems for identifying one or more optical modes of an inspection system as candidates for use in inspection of a layer of a wafer
US7738093B2 (en) 2007-05-07 2010-06-15 Kla-Tencor Corp. Methods for detecting and classifying defects on a reticle
US7962864B2 (en) 2007-05-24 2011-06-14 Applied Materials, Inc. Stage yield prediction
US8799831B2 (en) 2007-05-24 2014-08-05 Applied Materials, Inc. Inline defect analysis for sampling and SPC
KR100877105B1 (ko) 2007-06-27 2009-01-07 주식회사 하이닉스반도체 반도체소자의 패턴 검증 방법
US7796804B2 (en) 2007-07-20 2010-09-14 Kla-Tencor Corp. Methods for generating a standard reference die for use in a die to standard reference die inspection and methods for inspecting a wafer
US8611639B2 (en) 2007-07-30 2013-12-17 Kla-Tencor Technologies Corp Semiconductor device property extraction, generation, visualization, and monitoring methods
US7711514B2 (en) 2007-08-10 2010-05-04 Kla-Tencor Technologies Corp. Computer-implemented methods, carrier media, and systems for generating a metrology sampling plan
WO2009026358A1 (en) 2007-08-20 2009-02-26 Kla-Tencor Corporation Computer-implemented methods for determining if actual defects are potentially systematic defects or potentially random defects
US8155428B2 (en) 2007-09-07 2012-04-10 Kla-Tencor Corporation Memory cell and page break inspection
US8126255B2 (en) 2007-09-20 2012-02-28 Kla-Tencor Corp. Systems and methods for creating persistent data for a wafer and for using persistent data for inspection-related functions
JP5022191B2 (ja) 2007-11-16 2012-09-12 株式会社日立ハイテクノロジーズ 欠陥検査方法及び欠陥検査装置
US7774153B1 (en) 2008-03-17 2010-08-10 Kla-Tencor Corp. Computer-implemented methods, carrier media, and systems for stabilizing output acquired by an inspection system
US8139844B2 (en) 2008-04-14 2012-03-20 Kla-Tencor Corp. Methods and systems for determining a defect criticality index for defects on wafers
US8049877B2 (en) 2008-05-14 2011-11-01 Kla-Tencor Corp. Computer-implemented methods, carrier media, and systems for selecting polarization settings for an inspection system
US8000922B2 (en) 2008-05-29 2011-08-16 Kla-Tencor Corp. Methods and systems for generating information to be used for selecting values for one or more parameters of a detection algorithm
JP6185693B2 (ja) 2008-06-11 2017-08-23 ケーエルエー−テンカー・コーポレーションＫｌａ−Ｔｅｎｃｏｒ Ｃｏｒｐｏｒａｔｉｏｎ ウェーハー上の設計欠陥および工程欠陥の検出、ウェーハー上の欠陥の精査、設計内の１つ以上の特徴を工程監視特徴として使用するための選択、またはそのいくつかの組み合わせのためのシステムおよび方法
US7973921B2 (en) 2008-06-25 2011-07-05 Applied Materials South East Asia Pte Ltd. Dynamic illumination in optical inspection systems
KR20100061018A (ko) 2008-11-28 2010-06-07 삼성전자주식회사 다수 전자빔 조건의 멀티 스캔을 연산하여 새로운 패턴 이미지를 창출하는 반도체 소자의 디펙트 검사 장치 및 방법
US9262303B2 (en) 2008-12-05 2016-02-16 Altera Corporation Automated semiconductor design flaw detection system
US8041106B2 (en) 2008-12-05 2011-10-18 Kla-Tencor Corp. Methods and systems for detecting defects on a reticle
US8094924B2 (en) 2008-12-15 2012-01-10 Hermes-Microvision, Inc. E-beam defect review system
US8223327B2 (en) 2009-01-26 2012-07-17 Kla-Tencor Corp. Systems and methods for detecting defects on a wafer
JP5641463B2 (ja) 2009-01-27 2014-12-17 株式会社日立ハイテクノロジーズ 欠陥検査装置及びその方法
JP5570530B2 (ja) 2009-02-13 2014-08-13 ケーエルエー−テンカー コーポレイション ウェハー上の欠陥検出
US8204297B1 (en) 2009-02-27 2012-06-19 Kla-Tencor Corp. Methods and systems for classifying defects detected on a reticle
US8112241B2 (en) 2009-03-13 2012-02-07 Kla-Tencor Corp. Methods and systems for generating an inspection process for a wafer
JP2010256242A (ja) 2009-04-27 2010-11-11 Hitachi High-Technologies Corp 欠陥検査装置及び欠陥検査方法
US8295580B2 (en) 2009-09-02 2012-10-23 Hermes Microvision Inc. Substrate and die defect inspection method
US8437967B2 (en) 2010-01-27 2013-05-07 International Business Machines Corporation Method and system for inspecting multi-layer reticles
KR20120068128A (ko) 2010-12-17 2012-06-27 삼성전자주식회사 패턴의 결함 검출 방법 및 이를 수행하기 위한 결함 검출 장치
JP5715873B2 (ja) 2011-04-20 2015-05-13 株式会社日立ハイテクノロジーズ 欠陥分類方法及び欠陥分類システム
US9201022B2 (en) 2011-06-02 2015-12-01 Taiwan Semiconductor Manufacturing Company, Ltd. Extraction of systematic defects
US20130009989A1 (en) 2011-07-07 2013-01-10 Li-Hui Chen Methods and systems for image segmentation and related applications
US8611598B2 (en) 2011-07-26 2013-12-17 Harman International (China) Holdings Co., Ltd. Vehicle obstacle detection system

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040199885A1 (en) * 2003-04-01 2004-10-07 Cheng-Yu Lu System and method for protecting and integrating silicon intellectual property (IP) in an integrated circuit (IC)
JP2009511878A (ja) * 2005-10-06 2009-03-19 ケーエルエー−テンカー テクノロジィース コーポレイション ウェハを検査する方法及びシステム
JP2007121181A (ja) * 2005-10-31 2007-05-17 Toshiba Corp パターン形状評価方法およびパターン形状評価プログラム
JP2010506336A (ja) * 2006-10-09 2010-02-25 メンター・グラフィクス・コーポレーション 電子設計自動化における特性
US7890917B1 (en) * 2008-01-14 2011-02-15 Xilinx, Inc. Method and apparatus for providing secure intellectual property cores for a programmable logic device
US20120319246A1 (en) * 2011-06-16 2012-12-20 Globalfoundries Singapore Pte. Ltd. Ip protection

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190069597A (ko) * 2016-11-10 2019-06-19 케이엘에이-텐코 코포레이션 고감도 리피터 결함 검출

Also Published As

Publication number Publication date
TW201443678A (zh) 2014-11-16
US9134254B2 (en) 2015-09-15
US20140195992A1 (en) 2014-07-10
DE112014000367T5 (de) 2015-10-08
KR102043486B1 (ko) 2019-11-11
TWI581118B (zh) 2017-05-01
WO2014107667A1 (en) 2014-07-10

Similar Documents

Publication Publication Date Title
JP6671426B2 (ja) 欠陥特定情報を用いるウェハ上の欠陥の検出
JP6785663B2 (ja) 検査のための高解像度フルダイイメージデータの使用
JP6789920B2 (ja) 被検査物上の関心対象領域の座標決定
KR102330735B1 (ko) 패터닝된 웨이퍼들 상의 결함들의 서브-픽셀 및 서브-해상도 로컬리제이션
US9092846B2 (en) Detecting defects on a wafer using defect-specific and multi-channel information
US9171364B2 (en) Wafer inspection using free-form care areas
TWI603078B (zh) 高準確性基於設計之分類
KR102043486B1 (ko) 설계 데이터 공간에서 검사 시스템 출력의 위치 결정
TW201517192A (zh) 晶片對資料庫的影像檢測方法
JP6472447B2 (ja) フォトマスク欠陥性における変化の監視
KR20160102246A (ko) 암시야 검사를 위한 맥락 기반 검사
KR20170018402A (ko) 인라인 프로세스 제어 툴 및 방법을 위한 포괄적 설계 지침의 추출

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant