KR20160102246A - 암시야 검사를 위한 맥락 기반 검사 - Google Patents

암시야 검사를 위한 맥락 기반 검사 Download PDF

Info

Publication number
KR20160102246A
KR20160102246A KR1020167019686A KR20167019686A KR20160102246A KR 20160102246 A KR20160102246 A KR 20160102246A KR 1020167019686 A KR1020167019686 A KR 1020167019686A KR 20167019686 A KR20167019686 A KR 20167019686A KR 20160102246 A KR20160102246 A KR 20160102246A
Authority
KR
South Korea
Prior art keywords
wafer
output
design
design clips
implemented method
Prior art date
Application number
KR1020167019686A
Other languages
English (en)
Other versions
KR102143675B1 (ko
Inventor
용 쟝
타오 루오
차오홍 우
스테파니 첸
리셍 가오
Original Assignee
케이엘에이-텐코 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 케이엘에이-텐코 코포레이션 filed Critical 케이엘에이-텐코 코포레이션
Publication of KR20160102246A publication Critical patent/KR20160102246A/ko
Application granted granted Critical
Publication of KR102143675B1 publication Critical patent/KR102143675B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/001—Industrial image inspection using an image reference approach
    • G06T7/0028—
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/30—Determination of transform parameters for the alignment of images, i.e. image registration
    • G06T7/33—Determination of transform parameters for the alignment of images, i.e. image registration using feature-based methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Quality & Reliability (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Abstract

웨이퍼 상의 결함을 검출하기 위한 방법 및 시스템이 제공된다. 일 방법은 하나 이상의 디자인 클립이 웨이퍼를 위한 웨이퍼 검사 프로세스에 의해 발생된 출력에서 어떻게 나타날 것인지에 기초하여 하나 이상의 디자인 클립을 변경하는 것을 포함한다. 방법은 웨이퍼 검사 프로세스 중에 웨이퍼에 대해 발생된 출력에 하나 이상의 변경된 디자인 클립을 정렬하는 것을 또한 포함한다. 게다가, 방법은 하나 이상의 변경된 디자인 클립에 정렬된 출력에 기초하여 웨이퍼 상의 결함을 검출하는 것을 포함한다.

Description

암시야 검사를 위한 맥락 기반 검사 {CONTEXT-BASED INSPECTION FOR DARK FIELD INSPECTION}
본 발명은 일반적으로, 암시야 검사(dark field inspection)를 위한 맥락 기반 검사(context-based inspection)를 위한 방법 및 시스템에 관한 것이다.
이하의 설명 및 예는 이 섹션에서의 이들의 포함에 의해 종래 기술인 것으로 용인되는 것은 아니다.
광학 또는 전자빔 기술을 사용하는 웨이퍼 검사는 반도체 제조 프로세스를 디버깅하고, 프로세스 편차를 모니터링하고, 반도체 산업에서 제조 수율을 향상시키기 위한 중요한 기술이다. 현대 집적 회로(integrated circuits: ICs)의 더욱 더 감소하는 스케일 뿐만 아니라 제조 프로세스의 증가하는 복잡성에 의해, 검사는 더욱 더 어려워지고 있다.
반도체 웨이퍼 상에 수행된 각각의 처리 단계에서, 동일한 회로 패턴이 웨이퍼 상의 각각의 다이 내에 인쇄된다. 대부분의 웨이퍼 검사 시스템은 이 사실을 이용하고 웨이퍼 상의 결함을 검출하기 위해 비교적 간단한 다이간 비교(die-to-die comparison)를 사용한다. 그러나, 각각의 다이 내의 인쇄 회로는 DRAM, SRAM, 또는 FLASH의 영역과 같은 x 또는 y 방향에서 반복하는 패터닝된 특징부의 다수의 영역을 포함할 수도 있다. 이 유형의 영역은 통상적으로 어레이 영역이라 칭한다(영역의 나머지는 랜덤 또는 논리 영역이라 칭함). 더 양호한 감도를 성취하기 위해, 진보된 검사 시스템은 어레이 영역 및 랜덤 또는 논리 영역을 검사하기 위한 상이한 전략을 채용한다.
맥락 기반 검사(CBI)가 명시야(bright field: BF) 검사 시스템을 위해 이전에 창안되었다. 마이크로 케어 영역(micro care area)(MCA 또는 높은 잠재적인 결함 영역인 핫스팟)이 검사 광학 이미지 프레임 상에 정확하게 중첩될 수 있는 것을 보장하기 위해, 패치 대 디자인 정렬(patch to design alignment: PDA)이 수행된다. PDA는 일반적으로 셋업 및 실행시간 단계를 포함한다. 셋업시에, "최선의 패턴"의 세트가 각각의 광학 스와스(swath) 이미지로부터 선택되고, 이어서 이들은 광학 이미지와 대응 디자인 사이의 시프트를 취득하기 위해 대응 디자인 칩과 상관하는 데 사용된다. 이들 광학 이미지 패치 및 대응 디자인 칩은 검사 레시피(recipe)에 저장된다. 검사 시간에, 선택된 광학 이미지 패치는 셋업 시간 및 실행 시간에 광학 이미지 패치들 사이의 시프트를 알아내기 위해 대응 실행 시간 패치에 상관된다. 다음에, 셋업 시간에 광학 패치와 디자인 칩 사이의 시프트는 실행 시간에 디자인과 웨이퍼 이미지 사이의 시프트를 알아내어 디자인 기반 MCA가 검사 이미지 패치에 정확하게 적용되게 하기 위해 또한 적용될 것이다.
전술된 방법은 시스템을 전술된 방법을 위해 적합하게 하는 웨이퍼 다이 좌표 정확도를 가능하게 하는 이하의 특징을 갖는 BF 검사 시스템에 대해 설계되었다. 예를 들어, BF 시스템은 통상적으로 다이들 사이에 RTA를 수행하는 전용 실행 시간 정렬(run time alignment: RTA) 이미지 컴퓨터를 갖는다. 게다가, BF 검사 시스템은 통상적으로 상이한 다이 내의 대응 화소의 화소 좌표가 비교적 정확한 것을 보장하기 위해 전용 프리맵(premap) 스와스를 갖는다. 이 방식으로, 디자인 칩과 선택된 다이 상의 광학 이미지 사이의 상대 시프트가 결정되는 한, 동일한 시프트가 모든 다른 다이에 확신을 갖고 적용될 수 있다. 불행하게도, 이 종류의 다이 좌표 정확도는 몇몇 레이저 스캐닝 검사 시스템과 같은 몇몇 검사 시스템에서는 성취될 수 없다. 따라서, 전술된 CBI가 이러한 구성을 갖는 검사 시스템을 위해 상당한 이익을 제공하더라도, 이러한 검사는 전술된 웨이퍼 다이 정확도가 가능하지 않은 검사 시스템 상에서 반드시 수행될 수 있는 것은 아니다.
이에 따라, 전술된 단점들 중 하나 이상을 갖지 않는 웨이퍼 검사를 위한 방법 및 시스템을 개발하는 것이 유리할 것이다.
다양한 실시예의 이하의 설명은 결코 첨부된 청구범위의 요지를 한정하는 것으로서 해석되어서는 안된다.
일 실시예는 웨이퍼 상의 결함을 검출하기 위한 컴퓨터 구현식 방법에 관한 것이다. 방법은 하나 이상의 디자인 클립이 웨이퍼를 위한 웨이퍼 검사 프로세스에 의해 발생된 출력에서 어떻게 나타날 것인지에 기초하여 하나 이상의 디자인 클립을 변경하는 것을 포함한다. 방법은 웨이퍼 검사 프로세스 중에 웨이퍼에 대해 발생된 출력에 하나 이상의 변경된 디자인 클립을 정렬하는 것을 또한 포함한다. 게다가, 방법은 하나 이상의 변경된 디자인 클립에 정렬된 출력에 기초하여 웨이퍼 상의 결함을 검출하는 것을 포함한다. 변경하는 것, 정렬하는 것, 및 검출하는 것은 하나 이상의 컴퓨터 시스템에 의해 수행된다.
전술된 컴퓨터 구현식 방법의 각각의 단계는 본 명세서에 더 설명된 바와 같이 수행될 수도 있다. 전술된 컴퓨터 구현식 방법은 본 명세서에 설명된 임의의 다른 방법(들)의 임의의 다른 단계(들)를 포함할 수도 있다. 전술된 컴퓨터 구현식 방법은 본 명세서에 설명된 임의의 시스템을 사용하여 수행될 수도 있다.
다른 실시예는 웨이퍼 검사를 위한 컴퓨터 구현식 방법에 관한 것이다. 이 방법은 웨이퍼 검사 프로세스 중에 웨이퍼에 대해 발생된 출력에 하나 이상의 변경된 디자인 클립을 정렬하는 것을 포함한다. 하나 이상의 변경된 디자인 클립은 하나 이상의 디자인 클립이 출력에서 어떻게 나타날 것인지에 기초하여 발생된다. 방법은 하나 이상의 변경된 디자인 클립에 정렬된 출력에 기초하여 웨이퍼 상의 결함을 검출하는 것을 또한 포함한다. 정렬하는 것 및 검출하는 것은 컴퓨터 시스템에 의해 수행된다.
전술된 컴퓨터 구현식 방법의 각각의 단계는 본 명세서에 더 설명된 바와 같이 수행될 수도 있다. 전술된 컴퓨터 구현식 방법은 본 명세서에 설명된 임의의 다른 방법(들)의 임의의 다른 단계(들)를 포함할 수도 있다. 전술된 컴퓨터 구현식 방법은 본 명세서에 설명된 임의의 시스템을 사용하여 수행될 수도 있다.
다른 실시예는 웨이퍼 상의 결함을 검출하기 위한 컴퓨터 구현식 방법을 수행하기 위해 컴퓨터 시스템 상에서 실행 가능한 프로그램 명령을 저장하는 비일시적 컴퓨터 판독 가능 매체에 관한 것이다. 컴퓨터 구현식 방법은 전술된 단계들을 포함한다. 컴퓨터 판독 가능 매체는 또한 본 명세서에 설명된 바와 같이 구성될 수도 있다. 방법의 단계들은 본 명세서에 더 설명된 바와 같이 수행될 수도 있다. 게다가, 프로그램 명령이 실행 가능한 방법은 본 명세서에 설명된 임의의 다른 방법(들)의 임의의 다른 단계(들)를 포함할 수도 있다.
부가의 실시예는 웨이퍼 상의 결함을 검출하도록 구성된 시스템에 관한 것이다. 시스템은 웨이퍼를 위한 출력을 발생하도록 구성된 광학 검사 서브시스템을 포함한다. 시스템은 전술된 방법의 단계들을 수행하기 위해 구성된 컴퓨터 서브시스템을 또한 포함한다. 시스템은 또한 본 명세서에 설명된 바와 같이 구성될 수도 있다.
본 발명의 다른 목적 및 장점은 이하의 상세한 설명의 숙독시에 그리고 첨부 도면의 참조시에 명백해질 것이다.
도 1은 웨이퍼 상의 결함을 검출하기 위한 컴퓨터 구현식 방법의 일 실시예를 도시하고 있는 흐름도이다.
도 2는 본 명세서에 설명된 컴퓨터 구현식 방법 실시예 중 하나 이상을 수행하기 위해 컴퓨터 시스템 상에서 실행 가능한 프로그램 명령을 포함하는 비일시적 컴퓨터 판독 가능 매체의 일 실시예를 도시하고 있는 블록도이다.
도 3은 웨이퍼 상의 결함을 검출하도록 구성된 시스템의 일 실시예의 측면도를 도시하고 있는 개략도이다.
본 발명은 다양한 수정 및 대안적인 형태를 받기 쉽지만, 그 특정 실시예는 도면에 예로서 도시되어 있고 본 명세서에 상세히 설명될 것이다. 그러나, 도면 및 그 상세한 설명은 개시된 특정 형태에 본 발명을 한정하도록 의도된 것은 아니고, 반대로 의도는 첨부된 청구범위에 의해 규정된 바와 같은 본 발명의 사상 및 범주 내에 있는 모든 수정, 등가물 및 대안을 커버하기 위한 것이라는 것이 이해되어야 한다.
이제, 도면을 참조하면, 도면은 실제 축적대로 도시되어 있는 것은 아니라는 것이 주목된다. 특히, 도면의 요소의 일부의 축적은 요소의 특징을 강조하기 위해 상당히 과장되어 있다. 도면은 동일한 축적으로 도시되어 있지는 않다는 것이 또한 주목된다. 유사하게 구성될 수도 있는 하나 초과의 도면에 도시되어 있는 요소는 동일한 도면 부호를 사용하여 지시되어 있다. 본 명세서에 달리 언급되지 않으면, 설명되고 도시되어 있는 임의의 요소는 임의의 적합한 상업적으로 입수 가능한 요소를 포함할 수도 있다.
용어 "디자인" 및 "디자인 데이터"는 본 명세서에 사용될 때, 일반적으로 IC의 물리적 디자인(레이아웃) 및 복잡한 시뮬레이션 또는 간단한 기하학 및 불리언(Boolean) 연산을 통해 물리적 디자인으로부터 유도된 데이터를 칭한다. 디자인은 GDS 또는 ASCii 파일, 임의의 다른 표준 기계 판독 가능 파일, 당 기술 분야에 공지된 임의의 다른 적합한 파일, 및 디자인 데이터베이스와 같은 데이터 구조로 조정될 수 있다. 모든 의도 및 목적으로, 용어 "GDS"는 GDSII 파일을 위해 사용된다. 이러한 파일의 다른 예는 GL1 및 OASIS 파일을 포함한다. 본 명세서에 설명된 실시예에 사용된 디자인은 데이터 구조 구성, 저장 포맷 또는 저장 메커니즘에 무관하게 임의의 이 전체 부류의 파일로 저장될 수도 있다.
레티클(reticle) 검사 시스템 및/또는 이들의 유도체에 의해 취득된 레티클의 이미지는 디자인을 위한 "프록시" 또는 "프록시들"로서 또한 사용될 수 있다. 이러한 레티클 이미지 또는 이들의 유도체는 디자인을 사용하는 본 명세서에 설명된 임의의 실시예에서 디자인 레이아웃을 위한 대체물로서 역할을 할 수 있다. 디자인은 자파(Zafar) 등에 2009년 8월 4일자로 허여된 공동 소유된 미국 특허 제7,570,796호 및 쿨카르니(Kulkarni) 등에 2010년 3월 9일자로 허여된 미국 특허 제7,676,077호에 설명된 임의의 다른 디자인 데이터 또는 디자인 데이터 프록시를 포함할 수도 있는 데, 이들 미국 특허의 모두는 본 명세서에 완전히 설명된 것처럼 참조로서 합체되어 있다. 게다가, 디자인 데이터는 표준 셀 라이브러리 데이터, 통합된 레이아웃 데이터, 하나 이상의 층을 위한 디자인 데이터, 디자인 데이터의 유도체, 및 전체 또는 부분 칩 디자인 데이터일 수 있다.
일반적으로, 그러나, 디자인 정보 또는 데이터는 웨이퍼 검사 시스템으로 웨이퍼를 촬상함으로써 발생될 수 없다. 예를 들어, 웨이퍼 상에 형성된 디자인 패턴은 웨이퍼를 위한 디자인을 정확하게 표현하지 않을 수도 있고, 웨이퍼 검사 시스템은 이미지가 웨이퍼를 위한 디자인에 대한 정보를 결정하는 데 사용될 수 있도록 충분한 해상도를 갖고 웨이퍼 상에 형성된 디자인 패턴의 이미지를 발생하는 것이 가능하지 않을 수도 있다. 따라서, 일반적으로, 디자인 정보 또는 디자인 데이터는 물리적 웨이퍼를 사용하여 발생될 수 없다. 게다가, 본 명세서에 설명된 "디자인" 및 "디자인 데이터"는 디자인 프로세스에서 반도체 디바이스 설계자에 의해 발생된 정보 및 데이터를 칭하고, 따라서 임의의 물리적 웨이퍼 상의 디자인의 인쇄에 앞서 본 명세서에 설명된 실시예에 사용을 위해 양호하게 이용 가능하다.
일 실시예는 웨이퍼 상의 결함을 검출하기 위한 컴퓨터 구현식 방법에 관한 것이다. 본 명세서에 설명된 실시예는 디자인 기반 마이크로 케어 영역(MCA)을 레이저 스캐닝 시스템 내로 합체함으로써 레이저 스캐닝 검사 감도를 향상시키고 무관한 방해물을 감소시킬 수 있다. 예를 들어, 본 명세서에 설명된 실시예는 명시야(BF) 시스템에 비교하여 더 낮은 해상도를 갖고 다이들 사이의 정확한 실행 시간 정렬(RTA) 및 다이 크기의 균일한 분포(프리맵 스와스를 거쳐 성취됨)를 보장하는 BF 시스템 하드웨어 구성요소가 결여되어 있는 현재 사용되는 암시야(DF) 검사 시스템의 한계를 극복한다. 이 때문에, BF 도구에 의해 사용된 현재 접근법은 대부분의(전체가 아님) DF 도구에 대해 작용하지 않을 것이다. 게다가, 산란광의 이미지는 통상적으로 현재 층 디자인의 해부학적 구조와 유사하지 않기 때문에, RF 패치 대 디자인 정렬(PDA)을 위해 사용된 현재 접근법은 상당한 변화 없이 DF PDA를 위해 직접 사용되지 않을 수 있다.
그러나, 본 명세서에 더 설명된 실시예에 의해, DF 맥락 기반 검사(CBI)가 실행 가능해진다. 게다가, 본 명세서에 더 설명된 바와 같이, 셋업은 작업 기반(job-based)일 수 있고, 따라서 이미지 컴퓨터의 상이한 노드들 사이에 분산될 수 있다. 이와 같이, 병렬 처리가 사용될 수 있다. 그 결과, 본 명세서에 더 설명된 실시예의 일 장점은 이들이 BF 시스템의 고가의 하드웨어/소프트웨어 없이 디자인 기반 MCA의 정확한 리로케이팅(relocating)의 목적을 성취하는 데 사용될 수 있다는 것이다. 실시예는 DF PDA를 위해 사용되는 것으로서 본 명세서에 더 설명될 것이지만, 명백하게 본 명세서에 설명된 실시예는 검사 중에 웨이퍼에 대해 발생된 출력이 반드시 웨이퍼 상에 인쇄된 디자인 데이터에 유사하지는 않은 BF 검사 및/또는 다른 유형의 검사를 위해 사용될 수 있다.
방법은 웨이퍼를 위한 웨이퍼 검사 프로세스에 의해 발생된 출력에서 어떻게 하나 이상의 디자인 클립이 나타날 수 있는지에 기초하여 하나 이상의 디자인 클립을 변경하는 것을 포함한다. 예를 들어, 도 1에 도시되어 있는 바와 같이, 방법은 단계 14에서 디자인 클립을 변경하는 것을 포함한다. 일 실시예에서, 웨이퍼 검사 프로세스 중에 웨이퍼에 대해 발생된 출력은 웨이퍼로부터 산란된 광에 응답성이 있다. 예를 들어, 전술된 바와 같이, 검사 시스템에 의해 발생된 산란광의 이미지는 일반적으로 웨이퍼 상에 인쇄된 디자인 데이터의 기하학 구조와 유사하지 않을 것이다. 따라서, 디자인 클립(들)은 바람직하게는 본 명세서에 더 설명되는 바와 같이 수행될 수도 있는 웨이퍼 검사 시스템에 의해 촬상될 때 디자인 데이터를 표현하도록 변경된다. 변경된 디자인 클립(들)은 데이터, 이미지 데이터, 이미지 신호 등과 같은 임의의 적합한 포맷을 가질 수도 있다. 일 이러한 예에서, 변경된 디자인 클립(들)은 본 명세서에 더 설명된 정렬 단계에서 사용될 수 있는 화소 기반 2진 마스크일 수도 있다. 따라서, 본 명세서에 설명된 방법은 BF CBI가 임의의 이러한 디자인 클립 변경을 포함하지 않기 때문에, BF CBI와 상당히 상이하다. 용어 "디자인 클립"은 본 명세서에 사용될 때, 일반적으로 본 명세서에 설명된 임의의 디자인 또는 디자인 데이터를 포함할 수도 있는 웨이퍼를 위한 디자인 또는 디자인 데이터의 비교적 작은 부분을 칭한다.
다른 실시예에서, 하나 이상의 디자인 클립은 웨이퍼 상의 단지 케어 영역에 대응한다. 예를 들어, 도 1에 도시되어 있는 바와 같이, 방법은 단계 10에서 케어 영역을 발생하는 것을 포함할 수도 있다. 셋업 시간에, 핫스팟(또는 MCA)은 디자인 파일(들) 및 고객 케어 규칙에 기초하여 특별 엔진에 의해 발생될 수 있다. 이는 현재 사용된 BF CBI에서와 같이 수행될 수도 있고, 이 단계는 일반적으로 디자인 정보를 제공하는 고객과의 협동을 통해 수행된다. 핫스팟 위치는 다이에 대해 정의될 수도 있다. 게다가, 케어 영역은 당 기술 분야에 공지된 임의의 다른 적합한 방식으로 발생될 수도 있다.
도 1에 또한 도시된 바와 같이, 방법은 단계 12에서 케어 영역을 위한 디자인 클립을 취득하는 것을 포함할 수도 있다. 예를 들어, 디자인 클립은 핫스팟 위치의 디자인 데이터 좌표에 기초하여 디자인 데이터 파일로부터 추출될 수 있다. 게다가, 일단 다이 특정 핫스팟 위치가 이용 가능하면, 대응 디자인 클립은 기존의 디자인 기반 비닝(design-based binning: DBB) 엔진을 통해 발생될 수 있다. 각각의 디자인 클립은 50 미크론×50 미크론의 면적을 가질 수도 있다. 디자인 클립은 일반적으로 웨이퍼 상에 검사되는 현재층을 위한 것이다. 디자인 클립은 CBI에 현재 수행되는 바와 같이 핫스팟 위치에 기초하여 디자인으로부터 추출될 수도 있다. 게다가, 셋업 스테이지 중에, 화소 크기가 웨이퍼 검사 프로세스에 대해 정의되기만 하면 웨이퍼 검사 프로세스를 위한 작업 레이아웃이 정의된다. 따라서, 디자인 클립 처리는 단지 MCA(핫스팟)를 포함하는 이들 작업에 대해서만 요구된다. 변경된 디자인 클립(들)은 검사 실행 시간에 광 산란 이미지와의 상관을 거쳐 MCA를 리로케이팅하기 위해 사용될 디자인 기반 템플레이트로서 보여질 수 있다.
몇몇 실시예에서, 디자인 클립(들)을 변경하는 것은 하나 이상의 디자인 클립이 웨이퍼 검사 프로세스의 하나 이상의 파라미터에 기초하여 출력에서 어떻게 나타날 것인지를 결정하는 것을 포함한다. 예를 들어, 레이저 스캐닝 산란광 이미지는 대부분의 시간에 이들이 발생하는 디자인 구조와 유사하지 않다. 게다가, 광 산란 이미지는 일반적으로 웨이퍼 상에 형성된 하나 이상의 이전의 층으로부터 웨이퍼 상의 구조 및 레이저 스캐닝 광학 파라미터에 기인하여 검사되고 있는 현재층의 대응 디자인 클립 내의 해부학적 구조와 단지 부분적으로만 유사하다. 따라서, 디자인 클립(들)은 웨이퍼를 위한 출력(이미지, 이미지 신호, 이미지 데이터 등과 같은)을 발생하기 위해 사용될 웨이퍼 검사 프로세스의 임의의 파라미터(들)에 기초하여 변경될 수도 있다. 이와 같이, 하나 이상의 파라미터는 웨이퍼 검사 프로세스의 임의의 광학 파라미터(들)를 포함할 수도 있다. 하나 이상의 디자인 클립이 웨이퍼 검사 시스템의 출력에서 어떻게 나타날 것인지를 결정하는 것은 디자인이 웨이퍼 상에 어떻게 인쇄될 것인지에 기초하여 또한 수행될 수도 있다. 따라서, 디자인 클립(들)이 출력에서 어떻게 나타날 것인지를 결정하는 것은 웨이퍼 검사 도구 출력을 예측할 수 있는 몇몇 종류(웨이퍼 검사 프로세스 및 가능하게는 웨이퍼 제조 프로세스에 대한)의 시뮬레이션을 포함할 수도 있다. 그러나, 하나 이상의 디자인 클립이 출력에서 어떻게 나타날 것인지를 결정하는 것은 임의의 적합한 방법, 알고리즘, 모델, 시뮬레이션 엔진 등을 사용하여 수행될 수도 있다.
부가의 실시예에서, 디자인 클립(들)을 변경하는 것은 하나 이상의 디자인 클립이 웨이퍼 검사 프로세스를 위해 사용된 웨이퍼 검사 시스템의 해상도에 기초하여 출력에서 어떻게 나타날 것인지를 결정하는 것을 포함한다. 예를 들어, 웨이퍼를 위한 디자인 데이터에서 이들이 행하는 바와 같이 나타나는 디자인 클립은 때때로 BF 웨이퍼 검사 시스템에 의해 발생된 웨이퍼의 BF 이미지에 정렬될 수 있지만, 레이저 스캐닝 검사 시스템은 일반적으로 BF 웨이퍼 검사 시스템보다 낮은 해상도를 갖는다. 이와 같이, 디자인 클립(일반적으로, 수십 나노미터)과 광 산란 이미지(대략 200 나노미터) 사이의 해상도 차이에 기인하여, 디자인 클립은 실질적으로 높은 정확도를 갖고 본 명세서에 더 설명되는 바와 같이 광 산란 이미지와 정렬될 수 있도록 더 낮은 해상도로 처리되어야 한다. 따라서, 디자인 클립(들)은 웨이퍼 검사 프로세스를 위해 사용된 웨이퍼 검사 시스템의 해상도에 근접하도록 처리될 수도 있다. 웨이퍼 검사 프로세스의 해상도로 디자인 클립(들)의 해상도를 변경하는 것은 전술된 바와 같이 수행될 수도 있다(예를 들어, 전술된 실시예에서 사용된 하나 이상의 파라미터가 해상도를 포함하거나 적어도 부분적으로 정의하는 경우에).
다른 실시예에서, 디자인 클립(들)을 변경하는 것은 출력에서 나타나지 않을 하나 이상의 디자인 클립 내의 하나 이상의 특징을 제거하는 것을 포함한다. 예를 들어, 특정 디자인 구조는 DF 웨이퍼 검사 시스템에 의해 웨이퍼에 대해 발생된 산란광 이미지 내에는 나타나지 않을 수도 있다. 일 이러한 예에서, 디자인 클립 내의 수직 구조는 광 산란 이미지 내에 나타나지 않을 수도 있다. 이와 같이, 디자인 클립은 변경된 디자인 클립이 광 산란 이미지와 유사하게 보이도록 처리될 수도 있다[수직 구조 및/또는 다른 구조를 "프루닝함(prune)"]. 따라서, 디자인 클립은 광 산란 이미지 내에서 비가시적일 것인(또는 보이지 않을 것인) 특정 구조를 제거하도록 처리될 수도 있다. 이 방식으로, 변경 단계는 디자인 클립을 "프루닝"하는 것과, 디자인과 광학 이미지 사이의 더 신뢰적인 정렬 결과를 위한 대응하는 광학 이미지 화소 크기를 사용하여 프루닝된 디자인 클립을 렌더링하는(rendering) 것을 포함할 수도 있다.
다른 실시예에서, 방법은 본 명세서에 더 설명된 정렬을 위해 사용되는 하나 이상의 변경된 디자인 클립 내에서 하나 이상의 특징을 선택하는 것을 포함한다. 이 방식으로, 본 명세서에 설명된 실시예는 디자인 클립과 대응하는 레이저 스캐너 산란 이미지 사이의 정렬을 위해 사용될 정확한 이미지 또는 디자인 특징을 선택하는 것을 포함할 수도 있다. 게다가, 정렬을 위해 사용된 앵커 포인트(anchor point)(들)가 변경된 디자인 클립(들)에 기초하여 선택된다. 디자인 클립 내의 앵커 포인트를 발견하는 것은 선택적인 단계이다. 앵커 포인트는 변경된 디자인 클립 내의 특징의 기하학 구조에 기초하여(디자인 클립 내의 고유 기하학 구조를 갖는 하나 이상의 특징을 선택하기 위해) 그리고/또는 변경된 디자인 클립의 특성에 기초하여(예를 들어, 특징이 변경된 디자인 클립 내에 얼마나 양호하게 촬상되는지에 기초하여) 선택될 수도 있다. 게다가, 특정 특징이 변경된 디자인 클립(들)의 단지 일부만이 정렬을 위해 사용되도록 본 명세서에 더 설명된 정렬 단계에 사용을 위해 변경된 디자인 클립(들)에서 선택될 수도 있지만, 전체 변경된 디자인 클립(들)이 정렬을 위해 사용될 수도 있다.
부가의 실시예에서, 디자인 클립(들)을 변경하는 것은 본 명세서에 더 설명된 정렬을 위해 사용되지 않을 것인 하나 이상의 디자인 클립 내의 하나 이상의 특징을 제거하는 것을 포함한다. 예를 들어, "불필요한" 또는 "원하지 않는" 디자인 구조(반복 구조 및 수직 라인)는 변경된 디자인 클립(들)으로부터 제거될 수 있다.
다른 실시예에서, 출력에 정렬되는 하나 이상의 변경된 디자인 클립은 웨이퍼 검사 시스템에 의해 취득된 이미지는 아니다. 예를 들어, 본 명세서에 설명된 실시예는 광학 이미지보다는 디자인 클립으로부터 정렬에서 사용을 위해 앵커링 템플레이트(anchoring template)를 찾는다(BF CBI에서 일반적으로 수행되는 바와 같이). 이 방식으로, 방법은 광학 이미지 템플레이트를 발견하는 대신에 디자인 템플레이트(또는 타겟)를 발견하는 것을 포함할 수도 있다. 이 때문에, 디자인 클립은 디자인 정보가 웨이퍼 검사 시스템에 의해 어떻게 촬상될 것인지에 더 정확하게 유사하도록 처리될 필요가 있는 데, 이는 본 명세서에 설명된 다수의 상이한 방식으로 수행될 수도 있다.
몇몇 실시예에서, 하나 이상의 디자인 클립을 변경하는 것은 웨이퍼 검사 프로세스 중에 수행되지 않는다. 예를 들어, 검사 시간 PDA를 위해 후보자 디자인 클립 구조를 선택하는 것과 같은 디자인 클립 변경에 앞서 수행된 그리고/또는 수반된 단계가 셋업 시간 중에 수행될 수도 있다. 작업 기반 디자인 클립 처리(프루닝 등)는 처리량 고려사항을 위해 더 양호한 병렬 처리를 위해 이미지 컴퓨터 레벨에서 행해질 수 있다. 처리된 디자인 클립 정보는 다이 특정 레벨에서 저장되고 검사 실행 시간에 사용될 준비가 될 수 있다.
방법은 웨이퍼 검사 프로세스 중에 웨이퍼에 대해 발생된 출력에 하나 이상의 변경된 디자인 클립을 정렬하는 것을 포함한다. 예를 들어, 도 1에 도시되어 있는 바와 같이, 방법은 단계 16에서 웨이퍼를 위한 검사 시스템 출력에 변경된 디자인 클립을 정렬하는 것을 포함한다. 일 이러한 예에서, DF CBI 실행 시간 중에, 검사가 리프 알고리즘(leaf algorithm)에 도달할 때, 작업이 CBI 핫스팟 정의(즉, MCA)를 포함하면, 알고리즘은 산란된 이미지 정렬에 대한 "디자인 템플레이트"를 수행하기 위해, 본 명세서에 더 설명된 바와 같이 발생된 대응하는 변경된 디자인 클립을 얻을 것이다. 이 방식으로, 정렬 단계는 MCA를 갖는 작업을 위한 변경된 디자인 클립에 작업 프레임을 정렬하는 것을 포함할 수도 있다. 정렬은 전체 변경된 디자인 클립을 사용하여 수행될 수도 있다. 그러나, 정렬은 본 명세서에 더 설명된 바와 같이 변경된 디자인 클립에 식별된 앵커 포인트만을 사용하여 수행될 수도 있다. 일단 정렬이 수행되었으면, MCA의 위치는 정렬 단계에 의해 결정된 임의의 정렬 오프셋을 사용하여 조정될 수도 있다.
정렬 단계를 위해 사용된 디자인 클립(들)은 디자인 데이터 파일 내에서 나타나는 바와 같은 디자인보다는 검사 시스템에 의해 발생된 이미지 내에서 나타날 것과 같은 디자인을 더 표현하도록 본 명세서에 더 설명된 바와 같이 처리되어 있지만, 본 명세서에 설명된 변경된 디자인 클립(들)은 디자인 데이터 파일로부터 추출된 디자인 클립보다 광 산란 이미지와 정렬을 위해 훨씬 더 적합하다. 실제로, 초기 프로토타입(prototype) 실험은 "디자인 템플레이트"와 대응하는 DF 이미지 사이의 매우 양호한 상관 결과를 이미 나타내고 있다. 이 접근법은 본 명세서에 설명된 정렬 단계가 강도값으로 디자인 클립 마스크 화소를 충전하는 것을 포함하지 않을 수도 있기 때문에 현재 사용되는 BF CBI PDA와는 상이하다. 특정 처리가 또한 산란광 이미지와 "디자인 템플레이트"를 정렬하기 위해 사용될 수도 있다. 상이한 DF 웨이퍼 이미지가 본 명세서에 설명된 실시예에 사용됨에 따라, 변경된 디자인 클립(들)과 DF 이미지를 정렬하기 위한 새로운 접근법이 추가될 수도 있다. 디자인 클립과 검사 이미지를 정렬하는 것은 임의의 적합한 방식으로(예를 들어, 패턴 정합법, 알고리즘 등을 사용하여) 수행될 수도 있다.
일 실시예에서, 방법은 출력 내의 하나 이상의 특징이 웨이퍼 검사 프로세스에서 검사되는 층 이외의 웨이퍼의 층 상의 이전의 층 특징에 대응하는지를 결정하는 것과, 본 명세서에 더 설명된 검출 단계에 앞서 출력으로부터 이전의 층 특징에 대응하는 하나 이상의 특징을 제거하는 것을 포함한다. 이 방식으로, 변경된 디자인 클립 내의 현재 층 디자인 정보는 이전의 층 구조가 동일한 검사 영역/세그먼트 내에 있더라도, 검사로부터 이전의 층 방해물을 배제하는 데 사용될 수 있다. 일 이러한 예에서, 웨이퍼 상의 패터닝된 특징에 대응하지만 변경된 디자인 클립 내에 포함되지 않는 것으로 나타나는 검사 이미지의 부분은 본 명세서에 더 설명되는 바와 같이 수행된 결함 검출에 앞서 검사 이미지로부터 제거될 수도 있다.
방법은 하나 이상의 변경된 디자인 클립에 정렬된 출력에 기초하여 웨이퍼 상의 결함을 검출하는 것을 포함한다. 예를 들어, 도 1에 도시되어 있는 바와 같이, 방법은 단계 18에서 변경된 디자인 클립에 정렬된 출력에 기초하여 웨이퍼 상의 결함을 검출하는 것을 포함한다. 일 이러한 예에서, 일단 MCA가 리로케이팅되면, MCA 기반 CBI가 수행될 수도 있다. 달리 말하면, 본 명세서에 설명된 실시예에서 수행된 결함 검출은 MCA 기반 검출일 수도 있다. 게다가, 일단 케어 영역에 대응하는 출력이 정렬 단계를 거쳐 로케이팅되어 있으면, 결함은 임의의 적합한 결함 검출 알고리즘 및/또는 방법을 사용하여 웨이퍼 상에서 검출될 수도 있다. 달리 말하면, 본 명세서에 설명된 실시예는 임의의 특정 결함 검출 알고리즘 및/또는 방법에 특정하지 않다.
몇몇 실시예에서, 정렬 단계 및 검출 단계는 웨이퍼의 단지 하나의 논리 영역에 대해서만 수행된다. 예를 들어, 본 명세서에 설명된 실시예는 결함 포착을 향상시키고 디자인 기반 규칙의 견지에서 결함에 무관한 이웃하는 영역 내의 방해물로부터 영향을 감소시키기 위해 논리 영역 내의 광 산란 검사를 향상시키기 위해 본 명세서에 설명된 바와 같이 디자인 정보를 이용할 수 있다.
부가의 실시예에서, 하나 이상의 변경된 디자인 클립에 정렬된 출력은 웨이퍼 상의 제1 다이에 대해 발생된 출력의 제1 부분을 포함하고, 검출 단계는 웨이퍼 상의 제2 및 제3 다이에 대해 발생된 출력의 제2 및 제3 부분을 출력의 제1 부분에 각각 정렬하는 것과, 출력의 제1, 제2 및 제3 부분의 하나 이상의 비교에 기초하여 결함을 검출하는 것을 포함하고, 제2 및 제3 다이는 웨이퍼 상의 제1 다이에 인접한다. 이 방식으로, 웨이퍼 검사 프로세스는 3-다이 검사형 프로세스(소위 "3-인, 3-아웃"형 시스템에서)일 수도 있다. 예를 들어, 일단 정렬이 수행되면, 디자인 템플레이트와 산란광 이미지 사이의 X 및 Y에서의 시프트는 중심 다이 작업 프레임으로의 정렬에 사용된 디자인 클립에 대응하는 MCA를 리로케이팅하는 데 사용될 수 있다. DF 검사에서, 3-다이 기반 검사 작업 레이아웃이 사용될 수도 있고, 여기서 임의의 RTA가 중심 다이 작업 프레임과 정렬하기 위해(서브프레임 기반에서도) 2개의 측면 다이 작업 프레임을 위해 수행된다. 이 방식으로, 최대 시프트는 0.5 화소 미만일 수도 있다.
몇몇 실시예에서, 결함의 검출은 하나 이상의 변경된 디자인 클립에 정렬된 출력에 대해서만 수행된다. 예를 들어, 본 명세서에 더 설명되는 바와 같이, 정렬 단계는 단지 하나 이상의 케어 영역을 포함하는 검사 시스템 출력의 작업에 대해서만 수행될 수도 있다. 따라서, 정렬 단계는 단지 케어 영역에 대해서만 수행될 수도 있고, 결함 검출은 단지 케어 영역 내에서만 수행될 수도 있다. 단지 케어 영역을 포함하는 작업으로만 정렬을 제한하는 것은 웨이퍼 검사 프로세스에 수반된 이미지/데이터 처리를 감소시킬 것이다. 게다가, 단지 케어 영역으로만 결함 검출을 제한하는 것은 검사 프로세스에 의해 검출된 방해물을 감소시키고 이에 의해 검사 프로세스의 감도의 증가를 가능하게 할 것이다.
다른 실시예에서, 정렬 단계 및 검출 단계는 웨이퍼 검사 프로세스 중에 검사된 각각의 다이에 대해 개별적으로 수행된다. 다른 실시예에서, 정렬 단계 및 검출 단계는 케어 영역이 위치되어 있는 웨이퍼 상의 영역에 대해 발생된 출력의 각각의 부분에 대해 개별적으로 수행된다. 다른 실시예에서, 정렬 단계의 결과는 웨이퍼 검사 프로세스 중에 웨이퍼에 대해 발생된 출력의 스와스 내에 모든 다이를 정렬하는 데 사용되지 않는다. 예를 들어, 본 명세서에 설명된 방법의 단계들은 단지 MCA를 포함하는 작업에 대해서만 수행될 수도 있다. 게다가, 본 명세서에 설명된 실시예는 결함 검출이 수행되는 각각의 다이 내에 포함된 각각의 MCA에 대해 수행될 수도 있다. 달리 말하면, 정렬은 하나의 위치 또는 제한된 수의 위치에서 본 명세서에 설명된 실시예에서 수행되지 않고 이어서 몇몇 좌표 변환을 거쳐 웨이퍼를 가로질러 외삽된다.
따라서, 현재 BF 검사에 대해 성취될 수 있는 바와 동일한 높은 정확도 MCA 위치가 DF 검사에서 성취될 수 있다. 예를 들어, 몇몇 BF 검사 시스템과는 달리, 본 명세서에 설명된 실시예가 창안되었던 웨이퍼 검사 시스템은 RTA 처리 및 프리맵 스와스를 갖지 않는다. 따라서, 스와스 내의 모든 다이로부터 미리 선택된 기준 다이로의 절대 시프트 조정이 존재하지 않는다. 그 결과, 기존의 CBI 접근법은 시스템 및 DF 검사 시스템 내의 결함 위치 정확도 제한에 기인하여 DF 검사 시스템에 적용 가능하지 않다. 그러나, BF 시스템에서 이전에 성취되었던 것과 동일한 DF 시스템 내의 좌표 정확도를 성취하는 것이 바람직하다. 따라서, 본 명세서에 설명된 실시예는 DF 시스템의 제한을 극복하도록 생성되었다. 예를 들어, 준비시에 각각의 스와스를 위한 하나의 특정 다이와 디자인 사이의 범용 해석 관계(또는 현재 웨이퍼 검사 시스템에서 "레시피 셋업"이라 칭함)를 구축하고 이 정보를 현재 사용되는 CBI에서 행해지는 바와 같이 실행 시간 검사에 적용하는 것에 의존하는 대신에, 본 명세서에 설명된 실시예는 실행 시간 검사 단계에서 PDA를 수행한다. 이 접근법에 의해, 스테이지 위치 불확실성 유도된 결함 위치 정확도 시프트 및 케어 영역 시프트는 디자인 기반 MCA의 배치의 정확도에 영향을 미치지 않을 것이다. 게다가, 본 명세서에 설명된 실시예는 스와스 내에 모든 다이를 정확하게 정렬하기 위해 고가의 하드웨어/소프트웨어 지원에 의존할 필요가 없다.
본 명세서에 설명된 변경, 정렬 및 검출 단계는 본 명세서에 더 설명된 바와 같이 구성될 수도 있는 하나 이상의 컴퓨터 시스템에 의해 수행된다.
다른 실시예는 웨이퍼 검사를 위한 컴퓨터 구현식 방법에 관한 것이다. 이 방법은 본 명세서에 더 설명된 바와 같이 수행될 수도 있는 웨이퍼 검사 프로세스 중에 웨이퍼에 대해 발생된 출력에 하나 이상의 변경된 디자인 클립을 정렬하는 것을 포함한다. 하나 이상의 변경된 디자인 클립은 하나 이상의 디자인 클립이 출력에서 어떻게 나타날 것인지에 기초하여 발생된다. 변경된 디자인 클립(들)은 본 명세서에 설명된 임의의 변경된 디자인 클립을 포함할 수도 있다. 방법은 본 명세서에 설명된 임의의 실시예에 따라 수행될 수도 있는 하나 이상의 변경된 디자인 클립에 정렬된 출력에 기초하여 웨이퍼 상의 결함을 검출하는 것을 또한 포함한다. 본 실시예의 정렬 단계 및 검출 단계는 본 명세서에 더 설명되는 바와 같이 구성될 수도 있는 컴퓨터 시스템에 의해 수행된다.
본 명세서에 설명된 방법은 임의의 방법 실시예의 임의의 단계(들)의 결과를 컴퓨터 판독 가능 저장 매체에 저장하는 것을 또한 포함할 수도 있다. 결과는 본 명세서에 설명된 임의의 결과를 포함할 수도 있고, 당 기술 분야에 공지된 임의의 방식으로 저장될 수도 있다. 저장 매체는 당 기술 분야에 공지된 임의의 적합한 저장 매체를 포함할 수도 있다. 결과가 저장된 후에, 결과가 저장된 후에, 결과는 저장 매체에 액세스되고 본 명세서에 설명된 바와 같이 사용될 수 있고, 사용자에 표시를 위해 포맷되고, 다른 소프트웨어 모듈, 방법, 또는 시스템 등에 의해 사용될 수 있다.
다른 실시예는 웨이퍼 상의 결함을 검출하기 위한 컴퓨터 구현식 방법을 수행하기 위해 컴퓨터 시스템 상에서 실행 가능한 프로그램 명령을 저장하는 비일시적 컴퓨터 판독 가능 매체에 관한 것이다. 일 이러한 실시예가 도 2에 도시되어 있다. 예를 들어, 도 2에 도시되어 있는 바와 같이, 컴퓨터 판독 가능 매체(36)는 전술된 컴퓨터 구현식 방법을 수행하기 위해 컴퓨터 시스템(40) 상에서 실행 가능한 프로그램 명령(38)을 저장한다. 프로그램 명령이 실행 가능한 컴퓨터 구현식 방법은 본 명세서에 설명된 임의의 다른 방법(들)의 임의의 다른 단계(들)를 포함할 수도 있다.
본 명세서에 설명된 것들과 같은 방법을 구현하는 프로그램 명령(38)이 컴퓨터 판독 가능 매체(40) 상에 저장될 수도 있다. 컴퓨터 판독 가능 매체는 자기 또는 광학 디스크, 또는 자기 테이프 또는 당 기술 분야에 공지된 임의의 다른 적합한 비일시적 컴퓨터 판독 가능 매체와 같은 저장 매체일 수도 있다.
프로그램 명령은 무엇보다도, 절차 기반 기술, 구성요소 기반 기술, 및/또는 객체 지향 기술을 포함하여, 임의의 다양한 방식으로 구현될 수도 있다. 예를 들어, 프로그램 명령은 원하는 바에 따라, Matlab, Visual Basic, ActiveX 콘트롤, C++ 객체, C#, JavaBeans, Microsoft Foundation Classes("MFC"), 또는 다른 기술 또는 방법론을 사용하여 구현될 수도 있다.
컴퓨터 시스템(40)은 퍼스널 컴퓨터 시스템, 메인프레임 컴퓨터 시스템, 워크스테이션, 시스템 컴퓨터, 이미지 컴퓨터, 프로그램 가능한 이미지 컴퓨터, 병렬 프로세서, 또는 당 기술 분야에 공지되어 있는 임의의 다른 디바이스를 포함하는, 다양한 형태를 취할 수도 있다. 일반적으로, 용어 "컴퓨터 시스템"은 메모리 매체로부터 명령을 실행하는 하나 이상의 프로세서를 갖는 임의의 디바이스를 포함하도록 광범위하게 정의될 수도 있다.
부가의 실시예는 웨이퍼 상의 결함을 검출하도록 구성된 시스템에 관한 것이다. 이러한 시스템의 일 실시예가 도 3에 도시되어 있다. 도 3에 도시되어 있는 바와 같이, 시스템(42)은 광학 검사 서브시스템(44) 및 컴퓨터 서브시스템(46)을 포함한다. 광학 검사 서브시스템은 웨이퍼를 위한 출력을 발생하도록 구성된다. 예를 들어, 도 3에 도시되어 있는 바와 같이, 검사 서브시스템은 레이저와 같은 광원(48)을 포함한다. 광원(48)은 편광 구성요소(50)에 광을 지향하도록 구성된다. 게다가, 검사 서브시스템은 그 각각이 광원으로부터 광의 경로 내에 독립적으로 위치될 수도 있는, 하나 초과의 편광 구성요소(도시 생략)를 포함할 수도 있다. 각각의 편광 구성요소는 상이한 방식으로 광원으로부터 광의 편광을 변경하도록 구성될 수도 있다. 검사 서브시스템은 어느 편광 설정이 스캔 중에 웨이퍼의 조명을 위해 선택되는지에 따라 임의의 적합한 방식으로 광원으로부터 광의 경로 내외로 편광 구성요소를 이동시키도록 구성될 수도 있다. 스캔 중에 웨이퍼의 조명을 위해 사용된 편광 설정은 p-편광(P), s-편광, 또는 원편광(C)을 포함할 수도 있다.
편광 구성요소(50)를 출사한 광은 임의의 적합한 경사 입사각을 포함할 수도 있는 경사 입사각에서 웨이퍼(52)에 지향된다. 검사 서브시스템은 광원(48)으로부터 편광 구성요소(50)로 또는 편광 구성요소(50)로부터 웨이퍼로 광을 지향하도록 구성된 하나 이상의 광학 구성요소(도시 생략)를 또한 포함할 수도 있다. 광학 구성요소는 이에 한정되는 것은 아니지만, 반사 광학 구성요소와 같은 당 기술 분야에 공지된 임의의 적합한 광학 구성요소를 포함할 수도 있다. 게다가, 광원, 편광 구성요소, 및/또는 하나 이상의 광학 구성요소는 하나 이상의 입사각(예를 들어, 경사 입사각 및/또는 실질적으로 수직 입사각)에서 웨이퍼에 광을 지향하도록 구성될 수도 있다. 검사 서브시스템은 임의의 적합한 방식으로 웨이퍼 상에 광을 스캐닝함으로써 스캐닝을 수행하도록 구성될 수도 있다.
웨이퍼(52)로부터 산란된 광은 스캐닝 중에 검사 시스템의 다수의 채널에 의해 집광되어 검출될 수도 있다. 예를 들어, 수직에 비교적 근접한 각도에서 웨이퍼(52)로부터 산란된 광은 렌즈(54)에 의해 집광될 수도 있다. 렌즈(54)는 도 3에 도시되어 있는 바와 같이 굴절 광학 요소를 포함할 수도 있다. 게다가, 렌즈(54)는 하나 이상의 굴절 광학 요소 및/또는 하나 이상의 반사 광학 요소를 포함할 수도 있다. 렌즈(54)에 의해 집광된 광은 당 기술 분야에 공지된 임의의 적합한 편광 구성요소를 포함할 수도 있는 편광 구성요소(56)에 지향될 수도 있다. 게다가, 검사 서브시스템은 그 각각이 렌즈에 의해 집광된 광의 경로 내에 독립적으로 위치될 수도 있는, 하나 초과의 편광 구성요소(도시 생략)를 포함할 수도 있다. 각각의 편광 구성요소는 상이한 방식으로 렌즈에 의해 집광된 광의 편광을 변경하도록 구성될 수도 있다. 검사 서브시스템은 어느 편광 설정이 스캔 중에 렌즈(54)에 의해 집광된 광의 검출을 위해 선택되는지에 따라 임의의 적합한 방식으로 렌즈에 의해 집광된 광의 경로 내외로 편광 구성요소를 이동시키도록 구성될 수도 있다. 스캐닝 중에 렌즈(54)에 의해 집광된 광의 검출을 위해 사용된 편광 설정은 본 명세서에 설명된 임의의 편광 설정[예를 들어, P, S 및 비편광(N)]을 포함할 수도 있다.
편광 구성요소(56)를 출사한 광은 검출기(58)로 지향된다. 검출기(58)는 하전 결합 소자(charge coupled device: CCD) 또는 다른 유형의 촬상 검출기와 같은 당 기술 분야에 공지된 임의의 적합한 검출기를 포함할 수도 있다. 검출기(58)는 렌즈(54)에 의해 집광된 산란광에 응답성이 있는 출력을 발생하도록 구성된다. 따라서, 렌즈(54), 렌즈(54)에 의해 집광된 광의 경로 내에 위치되면 편광 구성요소(56), 및 검출기(58)는 검사 서브시스템의 하나의 채널을 형성한다. 검사 서브시스템의 이 채널은 푸리에 필터링 구성요소(Fourier filtering component)와 같은 당 기술 분야에 공지된 임의의 다른 적합한 광학 구성요소(도시 생략)를 포함할 수도 있다.
상이한 각도에서 웨이퍼(52)로부터 산란된 광은 렌즈(60)에 의해 집광될 수도 있다. 렌즈(60)는 전술된 바와 같이 구성될 수도 있다. 렌즈(60)에 의해 집광된 광은 당 기술 분야에 공지된 임의의 적합한 편광 구성요소를 포함할 수도 있는 편광 구성요소(62)로 지향될 수도 있다. 게다가, 검사 서브시스템은 그 각각이 렌즈에 의해 집광된 광의 경로 내에 독립적으로 위치될 수도 있는, 하나 초과의 편광 구성요소(도시 생략)를 포함할 수도 있다. 각각의 편광 구성요소는 상이한 방식으로 렌즈에 의해 집광된 광의 편광을 변경하도록 구성될 수도 있다. 검사 서브시스템은 어느 편광 설정이 스캔 중에 렌즈(60)에 의해 집광된 광의 검출을 위해 선택되는지에 따라 임의의 적합한 방식으로 렌즈에 의해 집광된 광의 경로 내외로 편광 구성요소를 이동시키도록 구성될 수도 있다. 스캐닝 중에 렌즈(60)에 의해 집광된 광의 검출을 위해 사용된 편광 설정은 P, S 또는 N을 포함할 수도 있다.
편광 구성요소(62)를 출사한 광은 전술된 바와 같이 구성될 수도 있는 검출기(64)에 지향된다. 검출기(64)는 또한 산란광의 경로 내에 위치되면 편광 구성요소(62)를 통해 통과하는 집광된 산란광에 응답성이 있는 출력을 발생하도록 구성된다. 따라서, 렌즈(60), 렌즈(60)에 의해 집광된 광의 경로 내에 위치되면 편광 구성요소(62), 및 검출기(64)는 검사 서브시스템의 다른 채널을 형성할 수도 있다. 이 채널은 전술된 임의의 다른 광학 구성요소(도시 생략)를 또한 포함할 수도 있다. 몇몇 실시예에서, 렌즈(60)는 약 20도 내지 약 70도의 극각(polar angle)에서 웨이퍼로부터 산란된 광을 집광하도록 구성될 수도 있다. 게다가, 렌즈(60)는 약 360도의 방위각(azimuthal angles)에서 웨이퍼로부터 산란된 광을 집광하도록 구성된 반사 광학 구성요소(도시 생략)로서 구성될 수도 있다.
도 3에 도시되어 있는 검사 서브시스템은 하나 이상의 다른 채널(도시 생략)을 또한 포함할 수도 있다. 예를 들어, 검사 서브시스템은 렌즈, 하나 이상의 편광 구성요소, 및 검출기와 같은 본 명세서에 설명된 임의의 광학 구성요소를 포함할 수도 있는, 측면 채널로서 구성된 부가의 채널을 포함할 수도 있다. 렌즈, 하나 이상의 편광 구성요소, 및 검출기는 또한 본 명세서에 설명된 바와 같이 구성될 수도 있다. 일 이러한 예에서, 측면 채널은 입사 평면 외부로 산란되는 광을 집광하여 검출하도록 구성될 수도 있다(예를 들어, 측면 채널은 입사 평면에 실질적으로 수직인 평면 내에 중심설정되는 렌즈와, 렌즈에 의해 집광된 광을 검출하도록 구성된 검출기를 포함할 수도 있음).
컴퓨터 서브시스템(46)은 검사 서브시스템에 의해 발생된 출력을 취득하도록 구성된다. 예를 들어, 스캐닝 중에 검출기에 의해 발생된 출력은 컴퓨터 서브시스템(46)에 제공될 수도 있다. 특히, 컴퓨터 서브시스템은 컴퓨터 서브시스템이 검출기에 의해 발생된 출력을 수신할 수도 있도록 각각의 검출기에 결합될 수도 있다(예를 들어, 당 기술 분야에 공지된 임의의 적합한 전송 매체를 포함할 수도 있는, 도 3에 점선에 의해 도시되어 있는 하나 이상의 전송 매체에 의해). 컴퓨터 서브시스템은 임의의 적합한 방식으로 각각의 검출기에 결합될 수도 있다. 웨이퍼의 스캐닝 중에 검출기에 의해 발생된 출력은 본 명세서에 설명된 임의의 출력을 포함할 수도 있다.
컴퓨터 서브시스템은 본 명세서에 설명된 방법의 단계들을 수행하기 위해 구성된다. 컴퓨터 서브시스템은 또한 본 명세서에 설명된 임의의 방법 실시예(들)의 임의의 다른 단계(들)를 수행하도록 구성될 수도 있다. 컴퓨터 서브시스템, 검사 서브시스템, 및 시스템은 또한 본 명세서에 설명된 바와 같이 구성될 수도 있다.
도 3은 본 명세서에 설명된 시스템 실시예에 포함될 수도 있는 검사 서브시스템의 일 구성을 일반적으로 예시하도록 본 명세서에 제공되어 있다는 것이 주목된다. 명백하게, 본 명세서에 설명된 검사 서브시스템 구성은 상업적인 검사 시스템을 설계할 때 일반적으로 수행되는 바와 같이 검사 서브시스템의 성능을 최적화하도록 변경될 수도 있다. 게다가, 본 명세서에 설명된 시스템은 미국 캘리포니아주 밀피타스 소재의 KLA-Tencor로부터 상업적으로 입수 가능한 Puma 90xx, 91xx, 및 93xx 시리즈 도구와 같은 기존의 검사 시스템을 사용하여(예를 들어, 본 명세서에 설명된 기능성을 기존의 검사 시스템에 추가함으로써) 구현될 수도 있다. 몇몇 이러한 시스템에서, 본 명세서에 설명된 방법은 시스템의 선택적인 기능성으로서 제공될 수도 있다(예를 들어, 시스템의 다른 기능성에 추가하여). 대안적으로, 본 명세서에 설명된 시스템은 완전히 신규한 시스템을 제공하기 위해 "처음부터(from scratch)" 설계될 수도 있다.
본 발명의 다양한 양태의 추가의 수정 및 대안적인 실시예가 이 설명을 고려하여 당 기술 분야의 숙련자들에게 명백할 것이다. 예를 들어, 웨이퍼 상의 신뢰성 결함을 검출하기 위한 방법 및 시스템이 제공된다. 이에 따라, 이 설명은 단지 예시적인 것으로서 해석되어야 하고, 본 발명을 수행하는 일반적인 방식을 당 기술 분야의 숙련자들에게 교시하기 위한 것이다. 본 명세서에 도시되어 있고 설명되어 있는 본 발명의 형태는 현재 바람직한 실시예로서 취해져야 한다는 것이 이해되어야 한다. 모두가 본 발명의 이 설명의 이익을 가진 후에 당 기술 분야의 숙련자에게 명백할 것이기 때문에, 요소 및 재료는 본 명세서에 설명되고 예시된 것들을 대체할 수도 있고, 프로세스는 반전될 수도 있고, 본 발명의 특정 특징은 독립적으로 이용될 수도 있다. 이하의 청구범위에 설명된 바와 같은 본 발명의 사상 및 범주로부터 벗어나지 않고 변경이 본 명세서에 설명된 요소에 이루어질 수도 있다.
36: 컴퓨터 판독 가능 매체 38: 프로그램 명령
40: 컴퓨터 시스템 44: 광학 검사 서브시스템
46: 컴퓨터 서브시스템 48: 광원
50: 편광 구성요소 52: 웨이퍼
54: 렌즈 56: 편광 구성요소

Claims (20)

  1. 웨이퍼 상의 결함을 검출하기 위한 컴퓨터 구현식 방법에 있어서,
    하나 이상의 디자인 클립이 웨이퍼를 위한 웨이퍼 검사 프로세스에 의해 발생된 출력에서 어떻게 나타날 것인지에 기초하여 하나 이상의 디자인 클립을 변경하는 단계;
    상기 웨이퍼 검사 프로세스 중에 상기 웨이퍼에 대해 발생된 출력에 하나 이상의 변경된 디자인 클립을 정렬하는 단계; 및
    상기 하나 이상의 변경된 디자인 클립에 정렬된 출력에 기초하여 상기 웨이퍼 상의 결함을 검출하는 단계를 포함하고,
    상기 변경하는 단계, 정렬하는 단계, 및 검출하는 단계는 하나 이상의 컴퓨터 시스템에 의해 수행되는 것인 컴퓨터 구현식 방법.
  2. 제1항에 있어서, 상기 웨이퍼 검사 프로세스 중에 상기 웨이퍼에 대해 발생된 출력은 상기 웨이퍼로부터 산란된 광에 응답성이 있는 것인 컴퓨터 구현식 방법.
  3. 제1항에 있어서, 상기 하나 이상의 디자인 클립은 상기 웨이퍼 상의 단지 케어 영역에 대응하는 것인 컴퓨터 구현식 방법.
  4. 제1항에 있어서, 상기 변경하는 단계는, 상기 웨이퍼 검사 프로세스의 하나 이상의 파라미터에 기초하여 상기 하나 이상의 디자인 클립이 상기 출력에서 어떻게 나타날 것인지를 결정하는 단계를 포함하는 것인 컴퓨터 구현식 방법.
  5. 제1항에 있어서, 상기 변경하는 단계는, 상기 웨이퍼 검사 프로세스를 위해 사용된 웨이퍼 검사 시스템의 해상도에 기초하여 상기 하나 이상의 디자인 클립이 상기 출력에서 어떻게 나타날 것인지를 결정하는 단계를 포함하는 것인 컴퓨터 구현식 방법.
  6. 제1항에 있어서, 상기 변경하는 단계는, 상기 출력에 나타날 것인 상기 하나 이상의 디자인 클립 내의 하나 이상의 특징을 제거하는 단계를 포함하는 것인 컴퓨터 구현식 방법.
  7. 제1항에 있어서,
    상기 정렬하는 단계를 위해 사용되는 상기 하나 이상의 변경된 디자인 클립 내의 하나 이상의 특징을 선택하는 단계를 더 포함하는 컴퓨터 구현식 방법.
  8. 제1항에 있어서, 상기 변경하는 단계는, 상기 정렬하는 단계를 위해 사용되지 않을 상기 하나 이상의 디자인 클립 내의 하나 이상의 특징을 제거하는 단계를 포함하는 것인 컴퓨터 구현식 방법.
  9. 제1항에 있어서, 상기 출력에 정렬되는 하나 이상의 변경된 디자인 클립은 웨이퍼 검사 시스템에 의해 취득된 이미지가 아닌 것인 컴퓨터 구현식 방법.
  10. 제1항에 있어서, 상기 변경하는 단계는 상기 웨이퍼 검사 프로세스 중에 수행되지 않는 것인 컴퓨터 구현식 방법.
  11. 제1항에 있어서,
    상기 출력 내의 하나 이상의 특징이 상기 웨이퍼 검사 프로세스에서 검사되는 층 이외의 상기 웨이퍼의 층 상의 이전의 층 특징에 대응하는지를 결정하는 단계와, 상기 검출하는 단계에 앞서 상기 출력으로부터 상기 이전의 층 특징에 대응하는 하나 이상의 특징을 제거하는 단계를 더 포함하는 컴퓨터 구현식 방법.
  12. 제1항에 있어서, 상기 정렬하는 단계 및 상기 검출하는 단계는 단지 상기 웨이퍼의 하나 이상의 논리 영역에 대해서만 수행되는 것인 컴퓨터 구현식 방법.
  13. 제1항에 있어서, 상기 정렬하는 단계 및 상기 검출하는 단계는 상기 웨이퍼 검사 프로세스 중에 검사된 각각의 다이에 대해 개별적으로 수행되는 것인 컴퓨터 구현식 방법.
  14. 제1항에 있어서, 상기 정렬하는 단계 및 상기 검출하는 단계는 케어 영역이 위치되어 있는 웨이퍼 상의 영역에 대해 발생된 출력의 각각의 부분에 대해 개별적으로 수행되는 것인 컴퓨터 구현식 방법.
  15. 제1항에 있어서, 상기 하나 이상의 변경된 디자인 클립에 정렬된 출력은 상기 웨이퍼 상의 제1 다이에 대해 발생된 출력의 제1 부분을 포함하고, 상기 검출하는 단계는, 상기 웨이퍼 상의 제2 및 제3 다이에 대해 발생된 출력의 제2 및 제3 부분을 각각 상기 출력의 제1 부분에 정렬하는 단계, 및 상기 출력의 제1, 제2 및 제3 부분의 하나 이상의 비교에 기초하여 결함을 검출하는 단계를 포함하고, 상기 제2 및 제3 다이는 상기 웨이퍼 상의 제1 다이에 인접하는 것인 컴퓨터 구현식 방법.
  16. 제1항에 있어서, 상기 결함을 검출하는 단계는 단지 하나 이상의 변경된 디자인 클립에 정렬된 출력에 대해서만 수행되는 것인 컴퓨터 구현식 방법.
  17. 제1항에 있어서, 상기 정렬하는 단계의 결과는 상기 웨이퍼 검사 프로세스 중에 상기 웨이퍼에 대해 발생된 출력의 스와스 내에 모든 다이를 정렬하는 데 사용되지 않는 것인 컴퓨터 구현식 방법.
  18. 웨이퍼 검사를 위한 컴퓨터 구현식 방법에 있어서,
    웨이퍼 검사 프로세스 중에 웨이퍼에 대해 발생된 출력에 하나 이상의 변경된 디자인 클립을 정렬하는 단계로서, 상기 하나 이상의 변경된 디자인 클립은 하나 이상의 디자인 클립이 출력에서 어떻게 나타날 것인지에 기초하여 발생되는 것인, 하나 이상의 변경된 디자인 클립을 정렬하는 단계; 및
    상기 하나 이상의 변경된 디자인 클립에 정렬된 출력에 기초하여 상기 웨이퍼 상의 결함을 검출하는 단계를 포함하고,
    상기 정렬하는 단계 및 검출하는 단계는 컴퓨터 시스템에 의해 수행되는 것인 컴퓨터 구현식 방법.
  19. 비일시적 컴퓨터 판독 가능 매체에 있어서,
    웨이퍼 상의 결함을 검출하기 위한 컴퓨터 구현식 방법을 수행하기 위해 컴퓨터 시스템 상에서 실행 가능한 프로그램 명령을 저장하고, 상기 컴퓨터 구현식 방법은,
    하나 이상의 디자인 클립이 웨이퍼를 위한 웨이퍼 검사 프로세스에 의해 발생된 출력에서 어떻게 나타날 것인지에 기초하여 하나 이상의 디자인 클립을 변경하는 단계;
    상기 웨이퍼 검사 프로세스 중에 상기 웨이퍼에 대해 발생된 출력에 하나 이상의 변경된 디자인 클립을 정렬하는 단계; 및
    상기 하나 이상의 변경된 디자인 클립에 정렬된 출력에 기초하여 상기 웨이퍼 상의 결함을 검출하는 단계를 포함하는 것인 비일시적 컴퓨터 판독 가능 매체.
  20. 웨이퍼 상의 결함을 검출하도록 구성된 시스템에 있어서,
    상기 웨이퍼에 대한 출력을 발생하도록 구성된 광학 검사 서브시스템; 및
    컴퓨터 서브시스템을 포함하고,
    상기 컴퓨터 서브시스템은,
    하나 이상의 디자인 클립이 상기 웨이퍼를 위한 광학 검사 서브시스템에 의해 발생된 출력에서 어떻게 나타날 것인지에 기초하여 하나 이상의 디자인 클립을 변경하고,
    상기 광학 검사 서브시스템에 의해 상기 웨이퍼에 대해 발생된 출력에 하나 이상의 변경된 디자인 클립을 정렬하며,
    상기 하나 이상의 변경된 디자인 클립에 정렬된 출력에 기초하여 상기 웨이퍼 상의 결함을 검출하도록 구성되는 것인, 웨이퍼 상의 결함을 검출하도록 구성된 시스템.
KR1020167019686A 2013-12-21 2014-12-19 암시야 검사를 위한 맥락 기반 검사 KR102143675B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201361919710P 2013-12-21 2013-12-21
US61/919,710 2013-12-21
US14/563,845 US9715725B2 (en) 2013-12-21 2014-12-08 Context-based inspection for dark field inspection
US14/563,845 2014-12-08
PCT/US2014/071438 WO2015095672A1 (en) 2013-12-21 2014-12-19 Context-based inspection for dark field inspection

Publications (2)

Publication Number Publication Date
KR20160102246A true KR20160102246A (ko) 2016-08-29
KR102143675B1 KR102143675B1 (ko) 2020-08-11

Family

ID=53400559

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167019686A KR102143675B1 (ko) 2013-12-21 2014-12-19 암시야 검사를 위한 맥락 기반 검사

Country Status (5)

Country Link
US (1) US9715725B2 (ko)
KR (1) KR102143675B1 (ko)
IL (1) IL245963A0 (ko)
TW (1) TWI631637B (ko)
WO (1) WO2015095672A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9506873B2 (en) 2014-04-15 2016-11-29 Kla-Tencor Corp. Pattern suppression in logic for wafer inspection
US10304177B2 (en) 2016-06-29 2019-05-28 Kla-Tencor Corporation Systems and methods of using z-layer context in logic and hot spot inspection for sensitivity improvement and nuisance suppression
US10140400B2 (en) * 2017-01-30 2018-11-27 Dongfang Jingyuan Electron Limited Method and system for defect prediction of integrated circuits
US10600175B2 (en) * 2017-03-24 2020-03-24 Kla-Tencor Corporation Dynamic care areas for defect detection
US10997710B2 (en) * 2017-10-18 2021-05-04 Kla-Tencor Corporation Adaptive care areas for die-die inspection
US11195268B2 (en) * 2018-05-22 2021-12-07 Kla-Tencor Corporation Target selection improvements for better design alignment
KR102630568B1 (ko) 2018-06-15 2024-01-29 삼성전자주식회사 반도체 소자의 제조 방법
US12165306B2 (en) * 2021-03-16 2024-12-10 Kla Corporation Segmentation of design care areas with a rendered design image

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060291714A1 (en) * 2004-12-07 2006-12-28 Kenong Wu Computer-implemented methods for detecting and/or sorting defects in a design pattern of a reticle
US20070035728A1 (en) * 2005-08-02 2007-02-15 Kekare Sagar A Methods and systems for detecting defects in a reticle design pattern
US20070288219A1 (en) * 2005-11-18 2007-12-13 Khurram Zafar Methods and systems for utilizing design data in combination with inspection data
US20130064442A1 (en) * 2011-09-13 2013-03-14 Kla-Tencor Corporation Determining Design Coordinates for Wafer Defects

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6848087B2 (en) * 2001-05-30 2005-01-25 Credence Systems Corporation Sub-resolution alignment of images
US7676077B2 (en) 2005-11-18 2010-03-09 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data
US8666140B2 (en) 2012-01-18 2014-03-04 United Microelectronics Corp. Defect inspection method for wafer and wafer defect inspection system using the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060291714A1 (en) * 2004-12-07 2006-12-28 Kenong Wu Computer-implemented methods for detecting and/or sorting defects in a design pattern of a reticle
US20070035728A1 (en) * 2005-08-02 2007-02-15 Kekare Sagar A Methods and systems for detecting defects in a reticle design pattern
US20070288219A1 (en) * 2005-11-18 2007-12-13 Khurram Zafar Methods and systems for utilizing design data in combination with inspection data
US20130064442A1 (en) * 2011-09-13 2013-03-14 Kla-Tencor Corporation Determining Design Coordinates for Wafer Defects

Also Published As

Publication number Publication date
TWI631637B (zh) 2018-08-01
WO2015095672A1 (en) 2015-06-25
KR102143675B1 (ko) 2020-08-11
US9715725B2 (en) 2017-07-25
IL245963A0 (en) 2016-07-31
US20150178907A1 (en) 2015-06-25
TW201532168A (zh) 2015-08-16

Similar Documents

Publication Publication Date Title
JP7093828B2 (ja) 自動式パターン忠実度測定計画生成
KR102143675B1 (ko) 암시야 검사를 위한 맥락 기반 검사
JP2021182162A (ja) デバイスの特性の予測方法及びシステム
JP6785663B2 (ja) 検査のための高解像度フルダイイメージデータの使用
KR102096136B1 (ko) 정밀 결함 위치들을 사용한 웨이퍼 검사 레시피들 튜닝
JP6789920B2 (ja) 被検査物上の関心対象領域の座標決定
US9875536B2 (en) Sub-pixel and sub-resolution localization of defects on patterned wafers
US9171364B2 (en) Wafer inspection using free-form care areas
JP6472447B2 (ja) フォトマスク欠陥性における変化の監視
US9702827B1 (en) Optical mode analysis with design-based care areas
TW201721483A (zh) 用於半導體遮罩檢測之基於多邊形之幾何分類
US20070165938A1 (en) Pattern inspection apparatus and method and workpiece tested thereby
KR102043486B1 (ko) 설계 데이터 공간에서 검사 시스템 출력의 위치 결정

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20160719

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20191219

Comment text: Request for Examination of Application

PA0302 Request for accelerated examination

Patent event date: 20191219

Patent event code: PA03022R01D

Comment text: Request for Accelerated Examination

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20200114

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20200511

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20200805

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20200805

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20230726

Start annual number: 4

End annual number: 4