KR20150013899A - 실장 방법 - Google Patents

실장 방법 Download PDF

Info

Publication number
KR20150013899A
KR20150013899A KR1020147036309A KR20147036309A KR20150013899A KR 20150013899 A KR20150013899 A KR 20150013899A KR 1020147036309 A KR1020147036309 A KR 1020147036309A KR 20147036309 A KR20147036309 A KR 20147036309A KR 20150013899 A KR20150013899 A KR 20150013899A
Authority
KR
South Korea
Prior art keywords
substrate
bonding
chip
metal layer
chips
Prior art date
Application number
KR1020147036309A
Other languages
English (en)
Inventor
미쓰히코 우에다
요시하루 사나가와
다카노리 아케타
신타로 하야시
Original Assignee
파나소닉 아이피 매니지먼트 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파나소닉 아이피 매니지먼트 가부시키가이샤 filed Critical 파나소닉 아이피 매니지먼트 가부시키가이샤
Publication of KR20150013899A publication Critical patent/KR20150013899A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05669—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/27444—Manufacturing methods by blanket deposition of the material of the layer connector in gaseous form
    • H01L2224/2745—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2746—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H01L2224/29013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/3001—Structure
    • H01L2224/3003—Layer connectors having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H01L2224/32501—Material at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H01L2224/32505—Material outside the bonding interface, e.g. in the bulk of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75744—Suction holding means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75753—Means for optical alignment, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H01L2224/75901—Means for monitoring the connection process using a computer, e.g. fully- or semi-automatic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/8301—Cleaning the layer connector, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/8301—Cleaning the layer connector, e.g. oxide removal step, desmearing
    • H01L2224/83013—Plasma cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83054—Composition of the atmosphere
    • H01L2224/83065—Composition of the atmosphere being reducing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83054—Composition of the atmosphere
    • H01L2224/83075—Composition of the atmosphere being inert
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/8309—Vacuum
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/83122—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors by detecting inherent features of, or outside, the semiconductor or solid-state body
    • H01L2224/83123—Shape or position of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/83122—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors by detecting inherent features of, or outside, the semiconductor or solid-state body
    • H01L2224/83127—Bonding areas outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83205—Ultrasonic bonding
    • H01L2224/83207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H01L2224/83825—Solid-liquid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H01L2224/8383—Solid-solid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83905—Combinations of bonding methods provided for in at least two different groups from H01L2224/838 - H01L2224/83904
    • H01L2224/83906—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83905—Combinations of bonding methods provided for in at least two different groups from H01L2224/838 - H01L2224/83904
    • H01L2224/83907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Die Bonding (AREA)
  • Wire Bonding (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

기판 상에 복수 개의 칩을 실장하는 실장 방법은, 기판에 복수 개의 칩의 각각을 가접합하는 가접합 단계와, 기판에 가접합된 복수 개의 칩의 각각을 기판에 본접합하는 본접합 단계를 포함한다. 가접합 단계는, 제1 스텝과 제2 스텝으로 이루어지는 제1 기본 단계를, 기판에 실장하는 복수 개의 칩의 수만큼 반복한다. 제1 스텝은, 기판(1)의 제1 금속층과 칩의 제2 금속층을 위치맞춤시킨다. 제2 스텝은, 제2 금속층과 제1 금속층을 고상 확산 접합함으로써 가접합한다. 본접합 단계는, 제3 스텝과 제4 스텝으로 이루어지는 제2 기본 단계를, 기판 상의 복수 개의 칩의 수만큼 반복한다. 제3 스텝은, 기판에 가접합되어 있는 칩의 위치를 인식한다. 제4 스텝은, 제2 금속층과 제1 금속층을 액상 확산 접합함으로써 본접합한다.

Description

실장 방법{MOUNTING METHOD}
본 발명은, 기판 상에 복수 개의 칩을 실장(實裝)하는 실장 방법에 관한 것이다.
종래부터, 기판 상에 복수 개의 칩을 실장하는 실장 방법이 알려져 있다(예를 들면, 일본 특허 공개 제2009―130293호 공보). 이 문헌에 기재된 실장 방법은, 다이 본딩(die bonding) 장치의 스테이지의 표면측에 기판을 탑재하는 기판 탑재 단계와, 칩과 스테이지의 표면측에 탑재된 기판과의 서로의 접합면을 접촉시키고 칩 측으로부터 가열함으로써 칩과 기판과의 서로의 접합면을 가열하여 양자를 접합시키는 접합 단계를 포함하고 있다.
기판 탑재 단계에서는, 기판에서의 칩의 접합 예정 영역과 스테이지와의 사이에 단열층이 개재(介在)되는 형태로 기판을 스테이지의 표면측에 탑재한다. 칩으로서는, 두께 방향의 양면에 전극(도시하지 않음)이 형성된 LED 칩이 예시되어 있다. 이 LED 칩은, 이면측(裏面側)(기판에 가까운 측)의 전극으로 이루어지는 칩 측 접합용 전극이 AuSn에 의해 형성되어 있다. 또한, 기판으로서는, 실리콘 웨이퍼를 사용하여 형성된 것이 예시되어 있다. 이 기판은, 각 칩 각각의 접합 예정 영역(탑재 위치)에, 기판 측 접합용 전극으로서 다이 패드부(die pad member)가 형성되어 있다. 다이 패드부는, Ti막과 상기 Ti막 상에 형성된 Au막과의 적층 구조를 가지고 있고, 표면측의 부위가 Au에 의해 형성되어 있다.
접합 단계에서는, 소정의 과정을, 웨이퍼에 실장하는 LED 칩의 개수에 따라 반복하여 행한다. 소정의 과정에서는, 다이 본딩 장치의 헤드에 설치된 흡착 콜릿(collet)에 의해 LED 칩을 흡착 지지하고, 헤드의 히터에 의해 흡착 콜릿을 통하여 LED 칩을 규정된 접합 온도로 가열한 상태에서, 칩 측 접합용 전극과 기판 측 접합용 전극과의 접합면끼리를 접촉시키고, 헤드 측으로부터 LED 칩에 적절한 압력을 규정 시간만 인가함으로써, 칩 측 접합용 전극과 기판 측 접합용 전극을 공정(共晶) 접합시킨다. 규정된 접합 온도는, 예를 들면, 칩 측 접합용 전극의 재료인 AuSn의 용융 온도보다 높은 온도이다. 또한, 적절한 압력은, 예를 들면, 2 kg/㎠∼50 kg/㎠이다. 또한, 규정 시간은, 예를 들면, 10초 정도이다.
그런데, 상기 문헌에 기재된 실장 방법에서는, 칩을 흡착 콜릿에 의해 흡착하기 전에, 다이 본딩 장치의 인식 장치에 의해 칩을 양호한 정밀도로 인식할 필요가 있을 것으로 생각된다. 또한, 상기 문헌에 기재된 실장 방법에서는, 칩 측 접합용 전극과 기판 측 접합용 전극과의 접촉면끼리를 접촉시키기 전에, 스테이지의 표면측의 기판에서의 접합 예정 영역을 인식 장치에 의해 양호한 정밀도로 인식하고, 칩과 기판을 위치맞춤시킬 필요가 있을 것으로 생각된다. 그러므로, 전술한 실장 방법에서는, 생산 라인에서의 실장 단계의 택트 타임(takt time)의 단축화가 어려워, 실장 단계의 스루풋(throughput)의 향상이 어렵다. 그리고, 인식 장치는, 카메라, 화상 처리부 및 모니터에 의해 구성되는 것이 일반적이다.
일본 특허 공개 제2009―130293호 공보
그래서, 본 발명의 목적은, 택트 타임의 단축화를 도모할 수 있는 실장 방법을 제공하는 것에 있다.
본 발명의 실장 방법은, 기판 상에 복수 개의 칩을 실장하는 실장 방법으로서, 상기 기판에 복수 개의 상기 칩의 각각을 가접합(假接合)하는 가접합 단계와, 상기 기판에 가접합된 복수 개의 상기 칩의 각각을 상기 기판에 본접합(本接合)하는 본접합 단계를 포함하고, 상기 가접합 단계는, 상기 기판의 제1 금속층과 상기 칩의 제2 금속층을 위치맞춤시키는 제1 스텝과, 상기 제1 스텝 후에 상기 칩 측으로부터 가압하여 상기 칩의 상기 제2 금속층과 상기 기판의 상기 제1 금속층을 고상(固相) 확산 접합함으로써 상기 기판에 상기 칩을 가접합하는 제2 스텝으로 이루어지는 제1 기본 단계를, 상기 기판에 실장하는 복수 개의 상기 칩의 수만큼 반복하고, 상기 본접합 단계에서는, 상기 기판에 가접합되어 있는 상기 칩의 위치를 인식하는 제3 스텝과, 상기 제3 스텝 후에 상기 칩 측으로부터 가압하여 상기 칩의 상기 제2 금속층과 상기 기판의 상기 제1 금속층을 액상(液相) 확산 접합함으로써 상기 칩을 상기 기판에 본접합하는 제4 스텝으로 이루어지는 제2 기본 단계를, 상기 기판 상의 복수 개의 상기 칩의 수만큼 반복하는 것을 특징으로 한다.
이 실장 방법에 있어서, 상기 고상 확산 접합은, 제1 규정 온도에서 행하고, 상기 액상 확산 접합은, 상기 칩 측과 상기 기판 측 중 적어도 한쪽으로부터의 가열에 의해, 상기 제1 규정 온도보다 높은 제2 규정 온도에서 행하는 것이 바람직하다.
이 실장 방법에 있어서, 상기 제1 규정 온도는, 상기 제1 금속층 및 상기 제2 금속층이 용융되지 않는 온도이며, 상기 제2 규정 온도는, 상기 제1 금속층 및 상기 제2 금속층이 용융되는 온도인 것이 바람직하다.
이 실장 방법에 있어서, 상기 고상 확산 접합은, 초음파 접합 또는 표면 활성화 접합인 것이 바람직하다.
본 발명의 실장 방법에 있어서는, 택트 타임의 단축화를 도모하는 것이 가능하게 된다는 효과가 있다.
본 발명의 바람직한 실시형태를 더욱 상세하게 기술한다. 본 발명의 다른 특징 및 장점은, 이하의 상세한 기술 및 첨부 도면에 관련하여 한층 양호하게 이해될 것이다.
도 1a는 실시형태의 실장 방법을 설명하는 개략 사시도이다.
도 1b는 실시형태의 실장 방법을 설명하는 개략 단면도(斷面圖)이다.
도 1c는 실시형태의 실장 방법을 설명하는 개략 사시도이다.
도 1d는 실시형태의 실장 방법을 설명하는 개략 단면도이다.
도 1e는 실시형태의 실장 방법을 설명하는 개략 사시도이다.
도 1f은 실시형태의 실장 방법을 설명하는 개략 단면도이다.
도 2a는 실시형태의 실장 방법에서의 제1 스텝의 설명도이다.
도 2b는 실시형태의 실장 방법에서의 본접합 단계의 설명도이다.
도 3a는 실시형태의 실장 방법에서의 기판에 대한 칩의 실장 형태의 설명도이다.
도 3b는 실시형태의 실장 방법에서의 기판에 대한 칩의 실장 형태의 설명도이다.
도 4는 실시형태의 실장 방법에서의 다른 제1 기본 단계의 설명도이다.
도 5는 실시형태의 실장 방법에서의 또 다른 제1 기본 단계의 설명도이다.
도 6a는 실시형태의 실장 방법에서의 다른 제1 기본 단계의 설명도이다.
도 6b는 실시형태의 실장 방법에서의 다른 제1 기본 단계의 설명도이다.
이하에서는, 본 실시형태의 실장 방법에 대하여, 도 1a∼도 6b에 기초하여 설명한다.
본 실시형태의 실장 방법은, 도 1e 및 1 F에 나타낸 바와 같이, 기판(1) 상에 복수 개의 칩(2)을 실장하는 실장 방법이다. 이 실장 방법은, 기판(1)에 복수 개의 칩(2)의 각각을 가접합하는 가접합 단계(도 1a 및 도 1b 참조)와, 기판(1)에 가접합된 복수 개의 칩(2)의 각각을 기판(1)에 본접합하는 본접합 단계(도 1c 및 1d 참조)를 포함한다. 이 실장 방법에서는, 가접합의 후보다 본접합 후의 쪽이, 기판(1)과 복수 개의 칩(2) 각각의 접합 강도가 높아진다.
가접합 단계는, 제1 기본 단계를, 기판(1)에 실장하는 복수 개의 칩(2)의 수만큼 반복한다. 즉, 제1 기본 단계는, 기판(1) 상의 복수 개의 칩(2)에 대하여 개별적으로 행해진다. 제1 기본 단계는, 제1 스텝과, 제2 스텝으로 이루어진다.
제1 스텝에서는, 도 2a에 나타낸 바와 같이, 기판(1)의 제1 금속층(11)과 칩(2)의 제2 금속층(21)을 위치맞춤시킨다.
제2 스텝에서는, 도 1b에 나타낸 바와 같이, 제1 스텝 후에 칩(2) 측으로부터 가압하여 칩(2)의 제2 금속층(21)과 기판(1)의 제1 금속층(11)을 제1 규정 온도에서 고상 확산 접합함으로써 기판(1)에 칩(2)을 가접합한다. 고상 확산 접합은, 칩(2)의 제2 금속층(21)과 기판(1)의 제1 금속층(11)과의 접합면 사이를 고상 상태로 접합하는 방법이다. 제1 규정 온도는, 제2 금속층(21) 및 제1 금속층(11)이 용융되지 않는 온도로 설정한다. 가접합은, 본접합의 전에 기판(1)의 정해진 위치에 칩(2)을 위치 결정한 상태로 유지하기 위한 접합을 의미하고 있다.
본접합 단계는, 도 1d 및 도 2b에 나타낸 바와 같이, 제2 기본 단계를, 기판(1) 상의 복수 개의 칩(2)의 수만큼 반복한다. 즉, 제2 기본 단계는, 기판(1) 상의 복수 개의 칩(2)에 대하여 개별적으로 행해진다. 제2 기본 단계는, 제3 스텝과, 제4 스텝으로 이루어진다.
제3 스텝에서는, 기판(1)에 가접합되어 있는 칩(2)의 위치를 인식한다.
제4 스텝에서는, 제3 스텝 후에 칩(2) 측으로부터 가압하여 칩(2)의 제2 금속층(21)과 기판(1)의 제1 금속층(11)을 제2 규정 온도에서 액상 확산 접합함으로써 칩(2)을 기판(1)에 본접합한다. 이로써, 칩(2)은, 제2 금속층(21)과 제1 금속층(11)과의 합금층으로 이루어지는 접합층(31)을 통하여 기판(1)에 접합된다. 본접합은, 칩(2)과 기판(1)과의 접합 상태를, 보다 접합 강도가 높고 또한 안정된 접합 상태로 하는 최종적인 접합을 의미하고 있다. 제2 규정 온도는, 제2 금속층(21) 및 제1 금속층(11)이 용융되는 온도로 설정한다. 따라서, 제2 규정 온도는, 상대적으로 제1 규정 온도보다 높은 온도로 설정한다.
가접합 단계와 본접합 단계는, 별개의 설비를 사용하여 행할 수 있다. 그런데, 생산 라인에 있어서는, 기판(1)에 복수 개의 칩(2)을 실장하는 실장 단계에 복수의 기판(1)이 제공되게 된다. 이에 대하여, 본 실시형태의 실장 방법에서는, 가접합 단계와 본접합 단계를 별개의 설비를 사용하여 행할 수 있으므로, 서로 다른 2개의 기판(1)에 대하여 가접합 단계와 본접합 단계를 병행하여 행할 수 있다. 여기서, 가접합 단계는, 제2 스텝에서 제2 금속층(21)과 제1 금속층(11)을 고상 확산 접합함으로써 가접합하므로, 제1 스텝 후에 계속하여 액상 확산 접합을 행하는 경우와 비교하여, 소요 시간(작업 시간)을 짧게 하는 것이 가능해진다. 또한, 본접합 단계는, 기판(1)에 복수 개의 칩(2)이 가접합된 상태에서 제3 스텝에서 칩(2)의 위치를 인식하므로, 제1 스텝과 같이 칩(2)을 양호한 정밀도로 인식하여 픽업할 필요가 없어, 제1 스텝과 같이 칩(2) 및 기판(1)을 양호한 정밀도로 인식하는 경우와 비교하여 칩(2)을 간단하고 용이하게 인식하면 된다. 이로써, 본접합 단계에서는, 제1 스텝 후에 계속하여 액상 확산 접합을 행하는 경우와 비교하여, 소요 시간을 짧게 하는 것이 가능해진다. 따라서, 본 실시형태의 실장 방법에서는, 가접합 단계와 본접합 단계를 병행하여 행함으로써, 실장 단계의 택트 타임의 단축화를 도모하는 것이 가능해져, 실장 단계의 스루풋의 향상을 도모하는 것이 가능해진다. 또한, 전술한 일본 특허 공개 제2009―130293호 공보에 개시된 실장 방법에서는, 헤드의 히터에 의해 흡착 콜릿을 통하여 LED 칩을 규정된 접합 온도로 가열한 상태에서, 칩 측 접합용 전극과 기판 측 접합용 전극과의 접합면끼리를 접촉시킴으로써, 열동요나 열팽창 등에 기인하여 칩 측 접합용 전극과 기판 측 접합용 전극이 양호한 정밀도의 위치맞춤이 어려운 경우도 생각된다. 이에 대하여, 본 실시형태의 실장 방법에서는, 본접합을 행하는 제2 규정 온도보다 상대적으로 낮은 제1 규정 온도로 가접합을 행하므로, 양호한 정밀도의 위치맞춤이 용이하게 된다.
가접합 단계와 본접합 단계는, 별개의 설비로서, 예를 들면, 2개의 다이 본딩 장치를 사용할 수 있다. 각각의 다이 본딩 장치는, 본딩 헤드, 스테이지, 인식 장치, 제어 장치 등을 구비하고 있다. 본딩 헤드, 스테이지 및 인식 장치는, 제어 장치에 의해 제어된다. 제어 장치는, 마이크로 컴퓨터에 적절한 프로그램을 탑재하는 것에 의해 구성되는 주제어부와, 주제어부의 지시에 따라 본딩 헤드, 스테이지 및 인식 장치 각각을 제어하는 개별 제어부를 구비하고 있다. 인식 장치는, 카메라, 화상 처리부 및 모니터에 의해 구성된다. 그리고, 다이 본딩 장치의 구성은, 특별히 한정되는 것은 아니다. 또한, 가접합 단계 및 본접합 단계 각각을 행하는 각 설비는, 다이 본딩 장치에 한정되는 것은 아니다.
이하에서는 설명의 편의 상, 가접합 단계를 행하는 다이 본딩 장치를 제1 다이 본딩 장치, 본접합 단계를 행하는 다이 본딩 장치를 제2 다이 본딩 장치라고 한다. 그리고, 제1 다이 본딩 장치와 제2 다이 본딩 장치는, 같은 구성의 것이라도 되고, 상이한 구성의 것이라도 된다.
기판(1)으로서는, 예를 들면, 실리콘 웨이퍼로 형성되고 복수 개의 칩(2)의 탑재 예정 영역의 각각에 제1 금속층(11)이 설치된 웨이퍼를 채용할 수 있다. 기판(1)은, 실리콘 웨이퍼로 형성된 웨이퍼의 경우, 실리콘 웨이퍼의 표면에 실리콘 산화막 등으로 이루어지는 절연막이 형성되어 있는 것이 바람직하다. 제1 금속층(11)은, 예를 들면, 무연납(fluxless)의 AuSn막에 의해 구성할 수 있다. 무연납의 AuSn층은, 예를 들면, 도금법이나 스퍼터법 등에 의해 형성할 수 있다. 제1 금속층(11)과 절연막과의 사이에는, 예를 들면, 배리어층 및 상기 배리어층의 베이스층을 개재시켜도 된다. 제1 금속층(11)이 AuSn막이며, 절연막이 실리콘 산화막인 경우, 배리어층의 재료로서는, 예를 들면, Pt, Pd 등의 백금족의 재료를 채용할 수 있다. 또한, 배리어층과 절연막과의 사이에 개재되는 베이스층의 재료로서는, 예를 들면, Ti, Ni 등을 채용할 수 있다.
실리콘 웨이퍼로서는, 예를 들면, 직경이 50㎜∼300㎜, 두께가 200㎛∼1000㎛ 정도의 것을 사용할 수 있다.
기판(1)의 재료는, 실리콘에 한정되지 않고, 예를 들면, 질화 알루미늄이나, 알루미나 등이라도 된다. 기판(1)의 재료로서 실리콘을 채용하는 경우에는, 기판(1)이 전술한 절연막을 구비하는 것이 바람직하지만, 기판(1)의 재료로서 질화 알루미늄이나 알루미나 등의 절연 재료를 채용하는 경우에는, 기판(1)에 절연막을 형성하지 않아도 된다.
칩(2)으로서는, 예를 들면, LED 칩을 채용할 수 있다. LED 칩으로서는, 예를 들면, 칩 사이즈가 0.3㎜(□0.3㎜×0.3㎜)나 0.45㎜□나 1㎜□ 것 등을 사용할 수 있다. 또한, LED 칩의 평면 형상은, 정사각형상에 한정되지 않고, 예를 들면, 직사각형상 등이라도 된다. LED 칩의 평면 형상이, 직사각형상의 경우, LED 칩의 칩 사이즈로서는, 예를 들면, 0.5㎜×0.24㎜의 것 등을 사용할 수 있다.
칩(2)이 LED 칩의 경우, LED 칩의 발광 파장은, 특별히 한정되는 것은 아니다. 따라서, LED 칩으로서는, 예를 들면, 자외 LED 칩, 보라색 LED 칩, 청색 LED 칩, 녹색 LED 칩, 황색 LED 칩, 오렌지색 LED 칩, 적색 LED 칩 등을 채용할 수 있다. 또한, LED 칩으로서는, 백색 LED 칩을 채용할 수도 있다.
칩(2)으로서는, 도 3a에 나타낸 바와 같이, 주표면측에 제1 전극(2a)이 형성되고, 이면측에 제2 전극(2b)이 형성된 LED 칩을 채용할 수 있다. 이 칩(2)은, 제2 전극(2b)에 제2 금속층(21)(도 3a에는 도시하지 않음)이 적층된 것이라도 되고, 제2 전극(2b)의 최표면측이 제2 금속층(21)(도 3a에는 도시하지 않음)을 구성하는 것이라도 되고, 제2 전극(2b)이 제2 금속층(21)(도 3a에는 도시하지 않음)을 구성하는 것이라도 된다. 그리고, 도 3a의 실장 형태에 있어서, 제1 전극(2a)과 제2 전극(2b)은, 한쪽이 애노드 전극, 다른 쪽이 캐소드 전극이다.
또한, 칩(2)으로서는, 도 3b에 나타낸 바와 같이, 두께 방향의 일면 측에 제1 전극(2a) 및 제2 전극(2b)이 형성된 LED 칩을 채용할 수 있다. 즉, 도 3b에서의 칩(2)의 하면에, 제1 전극(2a) 및 제2 전극(2b)의 양쪽이 서로 소정 간격을 두고 형성되어 있다. 이 칩(2)은, 제1 전극(2a) 및 제2 전극(2b)의 각각에 제2 금속층(21)(도 3b에는 도시하지 않음)이 적층된 것이라도 되고, 제1 전극(2a) 및 제2 전극(2b) 각각의 최표면측이 제2 금속층(21)(도 3b에는 도시하지 않음)을 구성하는 것이라도 되고, 제1 전극(2a) 및 제2 전극(2b) 각각이 제2 금속층(21)(도 3b에는 도시하지 않음)을 구성하는 것이라도 된다. 그리고, 도 3b의 실장 형태에 있어서, 제1 전극(2a)과 제2 전극(2b)은, 한쪽이 애노드 전극, 다른 쪽이 캐소드 전극이다.
제2 금속층(21) 및 제1 금속층(11) 각각의 재료로서는, 무연납의 재료를 채용한다.
칩(2)은, 제2 금속층(21)의 재료로서, 예를 들면, 무연납의 Au를 채용할 수 있다. 무연납의 Au층은, 예를 들면, 도금법, 스퍼터법, 증착법(蒸着法) 등에 의해 형성할 수 있다.
칩(2)의 제2 금속층(21)과 기판(1)의 제1 금속층(11)과의 재료의 조합은, Au―AuSn에 한정되지 않고, 예를 들면, AuSn―Au라도 된다. 칩(2)의 제2 금속층(21)과 기판(1)의 제1 금속층(11)과의 재료의 조합을 Au―AuSn나 AuSn―Au로 한 경우에는, 예를 들면, 복수 개의 칩(2)이 실장된 기판(1)이나, 복수 개의 칩(2)이 실장된 기판(1)으로부터 분할된 모듈을, 마더 보트(mother boat) 등에 SuAgCu를 사용하여 2차 실장하는 경우에, 접합층(31)이 재용융되는 것을 방지하는 것이 가능해진다.
또한, 칩(2)의 제2 금속층(21)과 기판(1)의 제1 금속층(11)과의 재료의 조합은, AuGe―Au, Au―AuGe, SnBi―Sn, Sn―SnBi, SnCu―Cu, Cu―SnCu 등이라도 된다.
칩(2)으로서 LED 칩을 채용하고, 제2 금속층(21)과 제1 금속층(11)을 액상 확산 접합함으로써 형성되는 접합층(31)을 AuSn층으로 하는 경우에는, 전술한 예에 한정되지 않고, 예를 들면, 도 4∼도 6b 중 어느 하나의 구성예도 생각할 수 있다. 도 4에 나타낸 구성예에서는, 칩(2)의 제2 금속층(21)을 Au층(21a)으로 하고, 기판(1)의 제1 금속층(11)을, Sn층 또는 AuSn층으로 이루어지는 제1 층(11a)과, 이 제1 층(11a) 상의 Au층으로 이루어지는 제2 층(11b)으로 구성하고 있다. 이로써, 기판(1)은, 제1 금속층(11)에서의 Sn층이 산화되는 것을 억제하는 것이 가능해진다.
도 5에 나타낸 구성예에서는, 칩(2)의 제2 금속층(21)을 Au층(21a)으로 하고, 기판(1)의 제1 금속층(11)을, Sn층(11c)과 Au층(11d)이 교호적(交互的)으로 적층되고 최표층이 Au층(11d)으로 된 다층 구조로 하고 있다. 이로써, 기판(1)은, 제1 금속층(11)에서의 Sn층(11c)이 산화되는 것을 억제하는 것이 가능해진다. 또한, 본접합 단계에서는, Sn를 용융시켰을 때의 AuSn의 형성을 용이하게 하는 것이 가능해진다.
도 6a 및 도 6b에 나타낸 구성예에서는, 칩(2)의 제2 금속층(21)을 Au층(21a)으로 하고, 기판(1)의 제1 금속층(11)을, 격자형의 슬릿이 형성된 평면 형상의 AuSn층(11e)으로 하고 있다. 이로써, 본접합 단계에서는, AuSn층(11e)을 용융시켰을 때, 접합의 기점(起点)[합금화가 일어나는 개소(箇所)]가 불균일해 지는 것을 억제하는 것이 가능해져, 접합 강도의 불균일이나, 접합 면적의 불균일, 미접합 영역 등을 저감시키는 것이 가능해진다.
그리고, 도 4∼도 6b의 구성예에서는, 제1 금속층(11)의 구성과 제2 금속층(21)의 구성을 반대로 해도 된다.
칩(2)은, LED 칩에 한정되지 않는다. 칩(2)은, 예를 들면, 레이저 다이오드, 포토다이오드 칩, GaN계 HEMT(high electron mobility transistor) 칩, MEMS(micro electro mechanical systems) 칩, 적외선 센서 칩, IC 칩 등이라도 된다. MEMS 칩으로서는, 예를 들면, 가속도 센서 칩, 압력 센서 칩 등을 채용할 수 있다.
칩(2)은, 칩 사이즈에 대해서도 특별히 한정되지 않고, 예를 들면, 0.2㎜□∼5㎜□ 정도의 것을 사용할 수 있다. 또한, 칩(2)의 평면에서 볼 때의 외주 형상은, 정사각형상에 한정되지 않고, 예를 들면, 직사각형상이라도 된다.
칩(2)은, 두께에 대해서도 특별히 한정되지 않고, 예를 들면, 0.1㎜∼1㎜ 정도의 것을 사용할 수 있다.
가접합 단계는, 제1 다이 본딩 장치의 스테이지(3a)(도 1a 및 도 1b 참조)의 표면측에 기판(1)을 탑재하는 제1 기판 탑재 단계 후에 행한다. 스테이지(3a)에는, 상기 표면측에 탑재되는 기판(1) 등을 흡착하기 위한 복수의 흡기공(도시하지 않음)이 주위부에 형성되어 있다. 이로써, 제1 다이 본딩 장치는, 스테이지(3a)의 상기 표면측에 탑재한 기판(1)을 흡착한 상태로 유지할 수 있다.
가접합 단계의 제1 스텝에서는, 기판(1)에 대하여 칩(2)을 위치맞춤시킨다. 보다 구체적으로 설명하면, 제1 스텝에서는, 예를 들면, 웨이퍼 테이프[점착성(粘着性) 수지 테이프]나 칩 트레이 등에 유지되어 있는 칩(2)을 제1 다이 본딩 장치의 콜릿(5a)에 의해 진공 흡착하여 픽업하기 전에, 픽업 대상의 칩(2)을 제1 다이 본딩 장치의 인식 장치(도시하지 않음)에 의해 양호한 정밀도로 인식한다. 그 후, 제1 다이 본딩 장치의 스테이지(3a)의 표면측의 기판(1)에서의 접합 예정 영역을 인식 장치에 의해 양호한 정밀도로 인식하고, 콜릿(5a)에 의해 진공 흡착되어 있는 칩(2)과 기판(1)을 위치맞춤시킨다[예를 들면, 칩(2)의 자세를 수정하는 칩 얼라인먼트를 행한다]. 점착성 수지 테이프로서는, 예를 들면, 자외선 경화형의 다이싱 테이프(dicing tape)나 열경화형의 다이싱 테이프 등이 있다. 그리고, 점착성 수지 테이프는, 다이싱 시에 강한 점착력(粘着力)으로 칩(2)을 유지하고 있지만, 다이싱 후에 자외선 조사(照射)나 적외선 조사에 의해 점착성을 저하시킴으로써, 픽업성을 높일 수 있다.
가접합 단계의 제2 스텝에서는, 칩(2)과 기판(1)과의 접합면끼리를 접촉시키고, 칩(2) 측으로부터 가압하여 칩(2)의 제2 금속층(21)과 기판(1)의 제1 금속층(11)을 제1 규정 온도에서 고상 확산 접합한다. 본 실시형태의 실장 방법에서는, 이 고상 확산 접합에 의해, 칩(2)과 기판(1)이 가접합된다. 제2 스텝에서는, 본딩 헤드(4a)의 히터(도시하지 않음)에 의해 콜릿(5a)을 통하여 칩(2)을 제1 규정 온도로 가열한다. 제2 스텝에서는, 칩(2)을 제1 규정 온도보다 약간 높은 온도로 가열하고나서, 칩(2)과 기판(1)과의 접합면끼리를 접촉시킴으로써 제1 규정 온도로 되도록 하고 있지만, 칩(2)과 기판(1)과의 접합면끼리를 접촉시키고 나서 제1 규정 온도로 되도록 가열해도 된다.
고상 확산 접합은, 예를 들면, 초음파 접합 또는 표면 활성화 접합인 것이 바람직하다. 이로써, 제2 스텝에서는, 칩(2)이나 기판(1)의 가열 온도를 비교적 저온으로 하면서도 가접합하는 것이 가능하므로, 가접합 전에 칩(2)과 기판(1) 중 적어도 한쪽을 가열한 상태에서도, 고정밀도의 위치맞춤이 가능해진다.
초음파 접합은, 초음파 진동을 이용하여 행하는 고상 확산 접합이다. 초음파 접합으로서는, 소정의 가열 상태 하에서 압력과 초음파 진동을 이용하여 접합하는 초음파 병용 열압착이 바람직하다. 초음파 병용 열압착에서는, 압력과 초음파 진동을 이용하여 상온에서 접합하는 경우와 비교하여, 접합 강도를 높이는 것이 가능해진다. 또한, 초음파 병용 열압착에서는, 열압착에 비하여, 보다 저온에서의 접합이 가능해진다.
표면 활성화 접합은, 접합 전에 서로의 접합 표면에 아르곤의 플라즈마 또는 이온 빔 또는 원자 빔을 진공 중에서 조사하여 각 접합 표면의 청정화·활성화를 행하고 나서, 접합 표면끼리를 접촉시키고, 제1 규정 온도 하에서 적절한 하중을 인가하여 직접 접합한다. 제1 규정 온도는, 칩(2)에 열 손상이 생기지 않는 온도가 바람직하다. 예를 들면, 칩(2)이 LED 칩의 경우, 제1 규정 온도는, LED 칩의 정션(junction) 온도가 최대 정션 온도를 초과하지 않는 온도가 바람직하고, 상온(常溫)∼100℃ 정도의 범위로 설정하는 것이 바람직하다. 여기서, 표면 활성화 접합은, 예를 들면, 제1 규정 온도를 예를 들면, 80℃∼100℃ 범위로 설정하면, 상온의 경우와 비교하여, 접합 강도를 높이는 것이 가능해진다. 그리고, 표면 활성화 접합은, 아르곤의 플라즈마 또는 이온 빔 또는 원자 빔에 한정되지 않고, 예를 들면, 헬륨이나 네온 등의 플라즈마 또는 이온 빔 또는 원자 빔을 이용하도록 해도 된다.
그리고, 고상 확산 접합을 행하는 제2 스텝에서는, 접합 시에 칩(2)과 기판(1) 중 적어도 한쪽을 가열함으로써, 접합 강도를 향상시키는 것이 가능해진다.
제2 스텝은, 공기 분위기 중이 아니고, 제어된 분위기 중에서 행하는 것이 바람직하다. 제어된 분위기로서는, 예를 들면, 불활성 가스 분위기, 진공 분위기, 환원성 가스 분위기 등을 들 수 있다. 불활성 가스 분위기로서는, 예를 들면, N2 가스 분위기, 아르곤 가스 분위기 등을 들 수 있다. 환원성 가스 분위기로서는, 예를 들면, H2 가스 분위기를 들 수 있다. 제2 스텝에서는, 분위기를 불활성 가스 분위기 또는 진공 분위기로 함으로써, 산화를 억제하는 것이 가능해진다. 또한, 제2 스텝에서는, 분위기를 환원성 가스 분위기로 함으로써, 불필요한 산화물을 제거하는 것이 가능해진다.
본접합 단계는, 제2 다이 본딩 장치의 스테이지(3b)(도 1c 및 도 1d 참조)의 표면측에 기판(1)을 탑재하는 제2 기판 탑재 단계 후에 행한다. 스테이지(3b)에는, 상기 표면측에 탑재되는 기판(1) 등을 흡착하기 위한 복수의 흡기공(도시하지 않음)이 주위부에 형성되어 있다. 이로써, 제2 다이 본딩 장치는, 스테이지(3b)의 상기 표면측에 탑재한 기판(1)을 흡착한 상태로 유지할 수 있다.
본접합 단계의 제3 스텝에서는, 기판(1)에 가접합되어 있는 칩(2)의 위치를 인식한다. 보다 구체적으로 설명하면, 제3 스텝에서는, 제2 다이 본딩 장치의 스테이지(3b)에 흡착되어 있는 기판(1) 상의 칩(2)을 제2 다이 본딩 장치의 인식 장치(도시하지 않음)에 의해 간단하고 용이하게 인식하고, 본딩 헤드(4b)의 콜릿(5b)과 칩(2)을 위치맞춤시킨다. 그리고, 제2 다이 본딩 장치는, 칩(2)을 간단하고 용이하게 인식하면 되므로, 칩(2)을 양호한 정밀도로 인식하는 경우와 비교하여, 화상 처리부에서의 화상 처리를 간략화할 수 있어, 인식에 필요로 하는 시간을 단축하는 것이 가능해진다.
본접합 단계의 제4 스텝에서는, 칩(2) 측으로부터 가압하여 제2 금속층(21) 및 제1 금속층(11)을 용융시키는 제2 규정 온도로 칩(2)을 기판(1)에 대하여 본접합한다. 보다 구체적으로 설명하면, 제4 스텝에서는, 제2 다이 본딩 장치의 본딩 헤드(4b)에 의해 칩(2) 측으로부터 가열하여 칩(2)과 기판(1)을 액상 확산 접합한다. 액상 확산 접합은, 칩(2)의 제2 금속층(21)과 기판(1)의 제1 금속층(11) 중 적어도 한쪽을 일시적으로 용융, 액화한 후, 확산을 이용하여 등온(等溫) 응고(凝固)시키는 방법이다. 여기서는, 칩(2)의 제2 금속층(21)과 기판(1)의 제1 금속층(11)을 공정 접합시키도록 하고 있다. 공정 접합은, 액상 확산 접합 중 액화에 대하여 공정 반응을 이용하는 접합 방법이다.
제4 스텝에서는, 제2 다이 본딩 장치의 본딩 헤드(4b)에 설치된 콜릿(5b)을 칩(2)에 접촉시키고, 본딩 헤드(4b)의 히터(도시하지 않음)에 의해 콜릿(5b)을 통하여 칩(2)을 제2 규정 온도로 가열한 상태에서, 본딩 헤드(4b) 측으로부터 칩(2)에 적절한 규정 압력을 규정 시간만 인가한다. 이로써, 제4 스텝에서는, 칩(2)의 제2 금속층(21)과 기판(1)의 제1 금속층(11)을 공정 접합시킨다. 제2 규정 온도는, 예를 들면, 제2 금속층(21)의 재료가 Au, 제1 금속층(11)의 재료가 AuSn의 경우, AuSn의 용융 온도보다 높은 온도로 설정하면 된다. 규정 압력은, 예를 들면, 2 kg/㎠∼50 kg/㎠ 정도의 범위에서 적절히 설정하면 된다. 또한, 규정 시간은, 예를 들면, 0.5초∼10초 정도의 범위에서 적절히 설정하면 된다.
제4 스텝은, 공기 분위기 중이 아니고, 제어된 분위기 중에서 행하는 것이 바람직하다. 제어된 분위기로서는, 예를 들면, 불활성 가스 분위기, 진공 분위기, 환원성 가스 분위기 등을 들 수 있다. 불활성 가스 분위기로서는, 예를 들면, N2 가스 분위기, 아르곤 가스 분위기 등을 들 수 있다. 환원성 가스 분위기로서는, 예를 들면, H2 가스 분위기를 들 수 있다. 제4 스텝에서는, 분위기를 불활성 가스 분위기 또는 진공 분위기로 함으로써, 산화를 억제하는 것이 가능해진다. 또한, 제4 스텝에서는, 분위기를 환원성 가스 분위기로 함으로써, 불필요한 산화물을 제거하는 것이 가능해진다.
제4 스텝에서는, 칩(2) 측으로부터의 가열만 아니고, 스테이지(3b)의 히터(도시하지 않음)에 의해 스테이지(3b)를 통하여 기판(1) 측으로부터의 가열도 행하고 있지만, 이에 한정되지 않고, 칩(2) 측 또는 기판(1) 측으로부터만 가열하도록 해도 된다. 여기서, 제2 금속층(21)의 재료가 AuSn, 제1 금속층(11)의 재료가 Au의 경우에는, 기판(1)보다 칩(2) 측의 온도가 높아지도록, 본딩 헤드(4b)의 히터 및 스테이지(3b)의 히터 각각의 온도를 설정하는 것이 바람직하다. 그리고, 스테이지(3b)의 히터의 온도는, AuSn의 융점 이하로 설정하는 것이 바람직하다. 이것은, 칩(2)의 실장 후에 AuSn이 재용융되면, 양호한 정밀도로 실장된 칩(2)의 위치 어긋남이 발생할 염려가 있기 때문이다.
액상 확산 접합을 행할 때의 접합 조건은, 접합 계면의 보이드율(미접합율)이 예를 들면, 20% 이하가 되도록 설정하는 것이 바람직하다. 보이드율은, 예를 들면, 원하는 접합 영역의 면적[예를 들면, 원하는 접합층(31)의 면적]에 차지하는 미접합 영역의 면적의 비율로서 규정할 수 있다. 원하는 접합 영역의 면적 및 미접합 영역의 면적은, 예를 들면, 액상 확산 접합을 행한 후에, 예를 들면, 초음파 현미경에 의한 관찰을 행함으로써 얻어지는 초음파 현미경상 도면으로부터 추측할 수 있다.
본 실시형태의 실장 방법에서는, 가접합의 후에 본접합을 행함으로써, 접합 강도를 향상시키는 것이 가능해지는 동시에, 보이드를 저감하는 것이 가능해진다. 이로써, 본 실시형태의 실장 방법에서는, 칩(2)과 기판(1)과의 사이의 열저항을 저감하는 것이 가능해지는 동시에, 열저항의 불균일을 저감하는 것이 가능해진다.
이상 설명한 본 실시형태의 실장 방법은, 기판(1)에 복수 개의 칩(2)의 각각을 가접합하는 가접합 단계와, 기판(1)에 가접합된 복수 개의 칩(2)의 각각을 기판(1)에 본접합하는 본접합 단계를 포함한다. 여기서, 가접합 단계는, 제1 스텝과 제2 스텝으로 이루어지는 제1 기본 단계를, 기판(1)에 실장하는 복수 개의 칩(2)의 수만큼 반복한다. 제1 스텝은, 기판(1)의 제1 금속층(11)과 칩(2)의 제2 금속층(21)을 위치맞춤시킨다. 제2 스텝은, 제2 금속층(21)과 제1 금속층(11)을 고상 확산 접합함으로써 가접합한다. 또한, 본접합 단계는, 제3 스텝과 제4 스텝으로 이루어지는 제2 기본 단계를, 기판(1) 상의 복수 개의 칩(2)의 수만큼 반복한다. 제3 스텝은, 기판(1)에 가접합되어 있는 칩(2)의 위치를 인식한다. 제4 스텝은, 제2 금속층(21)과 제1 금속층(11)을 액상 확산 접합함으로써 본접합한다. 따라서, 본 실시형태의 실장 방법에서는, 가접합 단계와 본접합 단계를 별개의 설비를 사용하여 행할 수 있으므로, 서로 다른 2개의 기판(1)에 대하여 가접합 단계와 본접합 단계를 병행하여 행하는 것이 가능해진다. 따라서, 본 실시형태의 실장 방법에서는, 실장 단계의 택트 타임의 단축화를 도모하는 것이 가능해진다.
이 실장 방법에 있어서는, 고상 확산 접합을 제1 규정 온도에서 행하고, 액상 확산 접합을 칩(2) 측과 기판(1) 측 중 적어도 한쪽으로부터의 가열에 의해 제1 규정 온도보다 높은 제2 규정 온도에서 행하는 것이 바람직하다. 이로써, 이 실장 방법에서는, 칩(2)과 기판(1)과의 본접합의 전후에 있어서, 칩(2)의 위치가 어긋나는 것을 억제하는 것이 가능해지고, 또한 기판(1) 상의 복수 개의 칩(2)의 열이력(熱履歷)을 정렬하는 것이 가능해진다.
또한, 실장 방법에서는, 기판(1)으로서 실리콘 웨이퍼로 형성된 웨이퍼를 채용함으로써, 제1 금속층(11)의 베이스부의 표면 거칠기를 작게 하는 것이 가능해지고, 제1 금속층(11)의 표면 거칠기를 작게 하는 것이 가능해진다. 따라서, 이 실장 방법에서는, 제1 금속층(11)의 표면 거칠기에 기인한 가접합이나 본접합에서의 보이드의 발생을 억제하는 것이 가능해져, 접합 강도를 향상시키는 것이 가능해진다. 제1 금속층(11)의 표면 거칠기에 대해서는, 예를 들면, 일본공업규격 JIS(B) 0601―2001(국제 표준화 기구 ISO 4287―1997)라고 한다. 규정되어 있는 산술 평균 거칠기 Ra가 10㎚ 이하인 것이 바람직하고, 수㎚ 이하인 것이 더욱 바람직하다.
본 발명을 몇가지 바람직한 실시형태에 따라서 기술했지만, 본 발명의 본래의 정신 및 범위, 즉 청구의 범위를 일탈하지 않고, 당업자에 의해 다양한 수정 및 변형이 가능하다.

Claims (4)

  1. 기판 상에 복수 개의 칩을 실장(實裝)하는 실장 방법으로서,
    상기 기판에 복수 개의 상기 칩의 각각을 가접합(假接合)하는 가접합 단계; 및
    상기 기판에 가접합된 복수 개의 상기 칩의 각각을 상기 기판에 본접합(本接合)하는 본접합 단계;
    를 포함하고,
    상기 가접합 단계는,
    상기 기판의 제1 금속층과 상기 칩의 제2 금속층을 위치맞춤시키는 제1 스텝; 및 상기 제1 스텝 후에 상기 칩 측으로부터 가압하여 상기 칩의 상기 제2 금속층과 상기 기판의 상기 제1 금속층을 고상(固相) 확산 접합함으로써 상기 기판에 상기 칩을 가접합하는 제2 스텝;으로 이루어지는 제1 기본 단계를, 상기 기판에 실장하는 복수 개의 상기 칩의 수만큼 반복하고,
    상기 본접합 단계에서는,
    상기 기판에 가접합되어 있는 상기 칩의 위치를 인식하는 제3 스텝; 및 상기 제3 스텝 후에 상기 칩 측으로부터 가압하여 상기 칩의 상기 제2 금속층과 상기 기판의 상기 제1 금속층을 액상(液相) 확산 접합함으로써 상기 칩을 상기 기판에 본접합하는 제4 스텝;으로 이루어지는 제2 기본 단계를, 상기 기판 상의 복수 개의 상기 칩의 수만큼 반복하는,
    실장 방법.
  2. 제1항에 있어서,
    상기 고상 확산 접합은, 제1 규정 온도에서 행하고,
    상기 액상 확산 접합은, 상기 칩 측과 상기 기판 측 중 적어도 한쪽으로부터의 가열에 의해, 상기 제1 규정 온도보다 높은 제2 규정 온도에서 행하는, 실장 방법.
  3. 제2항에 있어서,
    상기 제1 규정 온도는, 상기 제1 금속층 및 상기 제2 금속층이 용융되지 않는 온도이며,
    상기 제2 규정 온도는, 상기 제1 금속층 및 상기 제2 금속층이 용융되는 온도인, 실장 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 고상 확산 접합은, 초음파 접합 또는 표면 활성화 접합인, 실장 방법.
KR1020147036309A 2012-08-08 2013-03-11 실장 방법 KR20150013899A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2012-176279 2012-08-08
JP2012176279A JP6044885B2 (ja) 2012-08-08 2012-08-08 実装方法
PCT/JP2013/001558 WO2014024343A1 (ja) 2012-08-08 2013-03-11 実装方法

Publications (1)

Publication Number Publication Date
KR20150013899A true KR20150013899A (ko) 2015-02-05

Family

ID=50067616

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147036309A KR20150013899A (ko) 2012-08-08 2013-03-11 실장 방법

Country Status (7)

Country Link
US (1) US9508679B2 (ko)
EP (1) EP2884526A4 (ko)
JP (1) JP6044885B2 (ko)
KR (1) KR20150013899A (ko)
CN (1) CN104520976B (ko)
TW (1) TW201407696A (ko)
WO (1) WO2014024343A1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5627057B1 (ja) * 2014-03-31 2014-11-19 アルファーデザイン株式会社 部品実装装置
DE102014116030A1 (de) * 2014-11-04 2016-05-04 Infineon Technologies Ag Verfahren zur Herstellung einer Verbindung und Anordnung für eine Chipzusammenstellung mit Direktverbindung
TWI612300B (zh) * 2016-02-25 2018-01-21 國立清華大學 感測器及其製造方法
KR102349884B1 (ko) * 2016-03-17 2022-01-12 도쿄엘렉트론가부시키가이샤 액체를 사용해서 기판에 대한 칩 부품의 얼라인먼트를 행하는 방법
JP6349538B2 (ja) * 2016-09-30 2018-07-04 株式会社新川 半導体装置の製造方法および実装装置
JP6931869B2 (ja) * 2016-10-21 2021-09-08 国立研究開発法人産業技術総合研究所 半導体装置
JP6819385B2 (ja) * 2017-03-17 2021-01-27 三菱マテリアル株式会社 半導体装置の製造方法
TWI692044B (zh) * 2017-05-29 2020-04-21 日商新川股份有限公司 封裝裝置以及半導體裝置的製造方法
TWI653694B (zh) * 2017-09-13 2019-03-11 英屬開曼群島商錼創科技股份有限公司 微型發光元件陣列製造方法、轉移載板以及微型發光元件陣列
US10186549B1 (en) * 2017-09-20 2019-01-22 Asm Technology Singapore Pte Ltd Gang bonding process for assembling a matrix of light-emitting elements
JP6342566B1 (ja) * 2017-11-16 2018-06-13 アルファーデザイン株式会社 部品保持装置及び部品接合システム
US11342302B2 (en) 2018-04-20 2022-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding with pre-deoxide process and apparatus for performing the same
TWI699858B (zh) * 2018-04-20 2020-07-21 台灣積體電路製造股份有限公司 接合方法及用於執行其的接合設備
CN112054105A (zh) * 2019-06-06 2020-12-08 錼创显示科技股份有限公司 微型发光二极管显示器的制造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5320859A (en) * 1976-08-11 1978-02-25 Hitachi Ltd Pellet bonding method
JPS6425548A (en) 1987-07-22 1989-01-27 Fujitsu Ltd Flip-chip bonding method
JP2786700B2 (ja) * 1989-11-29 1998-08-13 株式会社日立製作所 半導体集積回路装置の製造方法および製造装置
US5090609A (en) 1989-04-28 1992-02-25 Hitachi, Ltd. Method of bonding metals, and method and apparatus for producing semiconductor integrated circuit device using said method of bonding metals
JP3348528B2 (ja) * 1994-07-20 2002-11-20 富士通株式会社 半導体装置の製造方法と半導体装置及び電子回路装置の製造方法と電子回路装置
JP3827442B2 (ja) * 1998-04-14 2006-09-27 新日本無線株式会社 半導体パッケージの製造方法
JP2005205418A (ja) * 2004-01-20 2005-08-04 Denso Corp 接合構造体の製造方法
JP4718809B2 (ja) * 2004-08-11 2011-07-06 ローム株式会社 電子装置およびそれを用いた半導体装置、ならびに半導体装置の製造方法
US7390735B2 (en) * 2005-01-07 2008-06-24 Teledyne Licensing, Llc High temperature, stable SiC device interconnects and packages having low thermal resistance
US7628309B1 (en) * 2005-05-03 2009-12-08 Rosemount Aerospace Inc. Transient liquid phase eutectic bonding
EP1732116B1 (en) * 2005-06-08 2017-02-01 Imec Methods for bonding and micro-electronic devices produced according to such methods
JP4991180B2 (ja) * 2006-04-14 2012-08-01 ルネサスエレクトロニクス株式会社 電子部品の実装方法および装置
JP5314269B2 (ja) * 2007-11-27 2013-10-16 パナソニック株式会社 実装方法およびダイボンド装置
JP5159273B2 (ja) * 2007-11-28 2013-03-06 ルネサスエレクトロニクス株式会社 電子装置の製造方法
JP2011061073A (ja) 2009-09-11 2011-03-24 Toshiba Corp 半導体装置の製造方法及び半導体製造装置
JP4881455B2 (ja) 2010-03-19 2012-02-22 パナソニック株式会社 電子部品実装装置及び実装方法
JP5571988B2 (ja) * 2010-03-26 2014-08-13 パナソニック株式会社 接合方法
JP2012009909A (ja) 2011-10-13 2012-01-12 Fujitsu Ltd 電子部品の実装方法および実装装置
TWI476839B (zh) * 2012-07-06 2015-03-11 Univ Nat Chiao Tung 晶圓次微米接合方法及其接合層

Also Published As

Publication number Publication date
US9508679B2 (en) 2016-11-29
JP6044885B2 (ja) 2016-12-14
EP2884526A4 (en) 2015-12-30
CN104520976B (zh) 2018-01-05
EP2884526A1 (en) 2015-06-17
CN104520976A (zh) 2015-04-15
JP2014036103A (ja) 2014-02-24
US20150287696A1 (en) 2015-10-08
WO2014024343A1 (ja) 2014-02-13
TW201407696A (zh) 2014-02-16

Similar Documents

Publication Publication Date Title
KR20150013899A (ko) 실장 방법
US10607915B2 (en) Joined body manufacturing method, multilayer joined body manufacturing method, power-module substrate manufacturing method, heat sink equipped power-module substrate manufacturing method, and laminated body manufacturing device
US8660157B2 (en) Means for improved implementation of laser diodes and laser diode arrays
TWI579936B (zh) 製造電子裝置之方法及電子組件安裝裝置
TWI629754B (zh) Manufacturing apparatus and manufacturing method of metal-ceramic plate laminate, manufacturing apparatus of substrate for power module, and manufacturing method
JP2013038330A (ja) 半導体装置の製造方法及び半導体装置
JP2003282819A (ja) 半導体装置の製造方法
WO2018062482A1 (ja) 半導体装置の製造方法および実装装置
KR102614211B1 (ko) 실장 방법 및 실장 장치
WO2016158935A1 (ja) 半導体装置の製造方法、半導体実装装置および半導体装置の製造方法で製造されたメモリデバイス
JPWO2013069743A1 (ja) 光集積デバイス
WO2014020790A1 (ja) 実装方法
JP5022093B2 (ja) 実装方法
WO2016002804A1 (ja) 接合体の製造方法、多層接合体の製造方法、パワーモジュール用基板の製造方法、ヒートシンク付パワーモジュール用基板の製造方法及び積層体の製造装置
JP4957649B2 (ja) はんだ接合体およびその製造方法
US9925588B2 (en) Semiconductor module bonding wire connection method
KR20170059838A (ko) 열전모듈의 제조방법
US10236267B2 (en) Methods of forming flip chip systems
WO2020182361A1 (en) Method for making a cohesive connection by fluxless chip- or element soldering, gluing or sintering using a material preform
WO2019021527A1 (ja) 光半導体ユニットの製造方法
JP5887907B2 (ja) パワーモジュール用基板の製造方法および製造装置
JP2020198353A (ja) 接合構造及び光デバイス
JP2013232691A (ja) パワーモジュール用基板の製造中間体およびパワーモジュール用基板の製造方法
JP2010114166A (ja) パワーモジュール用基板の製造中間体およびパワーモジュール用基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment