JP2012009909A - 電子部品の実装方法および実装装置 - Google Patents

電子部品の実装方法および実装装置 Download PDF

Info

Publication number
JP2012009909A
JP2012009909A JP2011225516A JP2011225516A JP2012009909A JP 2012009909 A JP2012009909 A JP 2012009909A JP 2011225516 A JP2011225516 A JP 2011225516A JP 2011225516 A JP2011225516 A JP 2011225516A JP 2012009909 A JP2012009909 A JP 2012009909A
Authority
JP
Japan
Prior art keywords
electronic component
substrate
ultrasonic vibration
inert gas
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011225516A
Other languages
English (en)
Inventor
Kuniko Ishikawa
邦子 石川
Norio Kainuma
則夫 海沼
Hidehiko Kira
秀彦 吉良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2011225516A priority Critical patent/JP2012009909A/ja
Publication of JP2012009909A publication Critical patent/JP2012009909A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75Apparatus for connecting with bump connectors or layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/921Connecting a surface with connectors of different types
    • H01L2224/9212Sequential connecting processes
    • H01L2224/92122Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】半田バンプのリフローに先立って電極端子同士の仮接合のために超音波振動を印加した際に、半田バンプの酸化膜を増大させることなく、なおかつ、設備コストや工数の増加を小さく抑えることができ、さらに、フラックスフィルの影響でパッドと半田バンプとの接合性が悪くなる恐れのない、電子部品の実装方法および実装装置を提供する。
【解決手段】少なくとも一方が半田バンプ20から成る基板12および電子部品10の電極端子20,14同士を当接させて、基板12と電子部品10との間に不活性ガスを吹き込みつつ、基板12および電子部品10の少なくとも一方に超音波振動を印加して電極端子20,14同士を仮接合し、半田バンプ20をリフローすることで、基板12と電子部品10との電極端子20,14を接合する。
【選択図】 図2

Description

本発明は、少なくとも一方が半田バンプから成る基板および電子部品の電極端子同士を接合して、基板に電子部品を搭載する電子部品の実装方法および実装装置に関する。
従来より、電子部品としての半導体チップの電極端子としての半田バンプを、基板の電極端子としてのパッドに接合することで、基板に半導体チップをフリップチップ接合する技術が用いられている。
その一般的な方法を図4を用いて説明する。なお、図4には、半導体チップと基板とのそれぞれに形成された多数の電極端子のうちの一組のみを図示している。
図4(a)は半導体チップ10を搭載する基板12を示す。14が基板12の表面に形成した電極端子としてのパッド、16が基板12の表面を被覆するソルダーレジストである。図4(b)は、ノズルからフラックス18を吐出して、パッド14の表面をフラックス18によって被覆した状態を示す。図4(c)は、次に、半導体チップ10の電極端子としての半田バンプ20と、パッド14とを位置合わせし、フラックス18の粘性を利用して、基板12に半導体チップ10を仮固定した状態を示す。
図4(d)は、半田バンプ20をリフローして、半導体チップ10を基板12に接合した状態を示す。半田リフローの際に、フラックス18の活性作用により酸化膜が除去され、半田バンプ20がパッド14に溶着される。図4(e)は、パッド14の周辺に残留しているフラックス18を洗浄して除去した状態を示す。フラックス18には電極等を腐蝕させる成分が含まれている。したがって、基板12上に残留しているフラックス18を洗浄して除去する必要がある。図4(f)は、基板12と半導体チップ10との隙間部分にアンダーフィル樹脂22を充填し、最終的に半導体チップ10を基板12に実装した状態である。
図4に示した従来方法において、フラックス18は、半田バンプ20の外面に形成されている半田の酸化膜を還元することで半田バンプ20とパッド14との接合性を高めるために塗布している。
さて、特許文献1においては、上記のような従来方法ではフラックスの洗浄が必要であって工程の複雑化・高コスト化を招くものとして、フラックスを用いずに半田バンプ表面の半田酸化膜を除去するための方法を開示している。すなわち、半導体チップの半田バンプを基板のパッドに当接させた状態で、半田バンプをリフローする前に、半導体チップに超音波振動を印加することで、半田バンプをパッドに摩擦して、半田バンプの表面の半田酸化膜を除去する。これにより、リフロー後の半田バンプとパッドとの接合性を高めることができるものとしている(特許文献1 段落0011参照)。
また、特許文献2にも、半田バンプの酸化膜および金属パッドの酸化膜を除去するために超音波振動を印加することが記載されている(特許文献2 段落0019参照)。またこのフリップチップ接続時の雰囲気は、大気中、窒素やアルゴン等の不活性雰囲気、または炭酸ガスや水素等の還元雰囲気とすることが記載されている(特許文献2 段落0023参照)。
さらに、フラックスの洗浄等を行う必要のない方法の別の従来例として、特許文献3に記載された技術が挙げられる。特許文献3に記載された技術を、図5を用いて説明する。
図5(a)は、パッド14を形成した基板12の表面に、ノズル26からフラックスフィル30を吐出し、パッド14が形成されている領域をフラックスフィル30によって被覆した状態を示す。図5(b)は、半導体チップ10に超音波振動を加えながら、半田バンプ20をパッド14に押接して接合している状態を示す。半導体チップ10に超音波振動を加えながらパッド14に半田バンプ20を押接させるようにすると、フラックスフィル30中のフィラーが半田バンプ20によってパッド14の表面から押しのけられ、半田バンプ20がパッド14に接触する。フラックスフィル30はフラックス作用を有するから、超音波振動エネルギーによってパッド等の酸化被膜が除去され、超音波振動エネルギーのみによって半田バンプ20をパッド14に接合することができるものとしている(特許文献3 段落0014,0015参照)。
図5(c)は、半田バンプ20がパッド14に接合され、半導体チップ10が基板12に実装された状態である。半田バンプ20がパッド14に接合され、半導体チップ10と基板12との間はフラックスフィル30によりアンダーフィルされている(特許文献3 段落0016参照)。
特開2000−174059号公報(段落0011) 特開平7−115109号公報(段落0019,0023) 特開2005−26579号公報(段落0014−0016,第1図)
特許文献1〜3に記載された技術には、以下のような課題がある。
特許文献1には、半導体チップに超音波振動を印加することで、半田バンプをパッドに摩擦して、半田バンプの表面の半田酸化膜を除去するものと記載されている。
しかしながら、本願発明者は、半導体チップに超音波振動を印加することで半田バンプをパッドに摩擦させると、半田バンプの酸化膜がかえって増加してしまうという課題を見出した。
これは、超音波振動の摩擦によって半田バンプの新生面が露出した際に、すぐにその新生面が大気中の酸素によって酸化され、さらなる超音波振動によって露出した新生面がさらに酸化されるといった現象が、超音波振動を印加している間中に繰り返される現象(フレッティング腐食)により、半田バンプの酸化膜が急激に増加してしまうためと考えられる。
また、特許文献2には、超音波振動の印加を含む接合工程を、不活性ガス雰囲気中で行うことが記載されている。従来、不活性ガス雰囲気を構成するためには、フリップチップ接合を行う実装装置(ボンダ)全体を、チャンバ内に設けて、チャンバ内に不活性ガスを充満させるといった設備および工程が必要となり、設備コストや工数の大幅な増加が避けられないという課題がある。
また、特許文献3に記載の技術では、図5(a)に示すように基板12のパッド(電極)14上にフラックスフィル30を塗布した状態で、図5(b)のように半田バンプ20をパッド14に当接させるから、パッド14と半田バンプ20との間にフラックスフィル30の剤液が残留して、パッド14と半田バンプ20との接合性に悪影響を与える恐れがあるという課題がある。
なお、パッド14は、製造工程上の都合により、図6に示すように、中央部が凹状に形成されることがある。特にパッド14の中央部が凹状に形成されている場合、特許文献3記載の技術では、凹状の部分にフラックスフィル30が溜まって、パッド14と半田バンプ20との接合性が悪くなる恐れがある。
本願発明は、上記課題を解決すべく成され、その目的とするところは、半田バンプのリフローに先立って電極端子同士の仮接合のために超音波振動を印加した際に、半田バンプの酸化膜を増大させることなく、なおかつ、設備コストや工数の増加を小さく抑えることができ、さらに、フラックスフィルの影響でパッドと半田バンプとの接合性が悪くなる恐れのない、電子部品の実装方法および実装装置を提供することにある。
本発明に係る電子部品の実装方法は、少なくとも一方が半田バンプから成る基板および電子部品の電極端子同士を当接させて、基板と電子部品との間に不活性ガスを吹き込みつつ、基板および電子部品の少なくとも一方に超音波振動を印加して電極端子同士を仮接合し、前記半田バンプをリフローすることで、前記基板と前記電子部品との電極端子を接合することを特徴とする。
これによれば、基板と電子部品との間に不活性ガスを吹き込むことによって、電極端子部分に局所的な不活性ガス雰囲気を作るため、チャンバ等の大掛かりな設備や大きな工程の追加が不要であり、不活性ガス雰囲気を作るための設備コストや工数を小さく抑えることができる。また、従来技術(特許文献3)のようにフラックスフィルの影響でパッドと半田バンプとの接合性が悪くなることがない。
さらに、前記基板と前記電子部品との間に、ほぼ基板および電子部品の加熱温度と等しい温度に加熱した不活性ガスを吹き込むことを特徴とする。
これによれば、基板と電子部品との熱膨張量を一定に保つことができる。
また、前記電子部品の周りの複数箇所から、前記基板と電子部品との間に不活性ガスを吹き込むことを特徴とする。
また、前記不活性ガスが拡散しないよう、前記基板および前記電子部品を囲い壁で囲うことを特徴とする。
これによれば、基板と電子部品との間の不活性ガスの濃度を高くすることができる。
また、前記基板および前記電子部品の一方の電極端子は半田バンプであり、他方の電極端子は半田から成る表層を有するパッドであることを特徴とする。
これによれば、超音波振動を印加した際に、ともに柔らかい半田同士が摩擦されるため、摩擦力が低下して、前記フレッティング腐食の発生量を抑えることができる。
また、本発明に係る電子部品の実装装置は、上記課題を解決するために以下の構成を備える。すなわち、基板を載置するステージと、該ステージに載置された基板上に電子部品を運搬し、基板および電子部品の電極端子同士を当接させる電子部品運搬手段と、前記ステージに載置された基板と該基板上に運搬された電子部品との間に不活性ガスを吹き込むブロワと、前記ステージに載置された基板、および基板上に運搬された電子部品の少なくとも一方に、超音波振動を印加する超音波振動印加手段とを備えることを特徴とする。
これによれば、ブロワで基板と電子部品との間に不活性ガスを吹き込むことによって、電極端子部分に局所的な不活性ガス雰囲気を作るため、チャンバ等の大掛かりな設備や大きな工程の追加が不要であり、不活性ガス雰囲気を作るための設備コストや工数を小さく抑えることができる。また、従来技術(特許文献3)のようにフラックスフィルの影響でパッドと半田バンプとの接合性が悪くなることがない。
さらに、前記不活性ガスを加熱するガス加熱手段を備えることを特徴とする。
これによれば、ガス加熱手段で不活性ガスの温度をほぼ基板および電子部品の加熱温度と等しくすることができ、基板と電子部品との熱膨張量を一定に保つことができる。
また、前記ブロワの不活性ガスの吹き出し口は、前記超音波振動を印加中に、電子部品の周りの複数箇所から、基板と電子部品との間に不活性ガスを吹き込むよう、複数配設されていることを特徴とする。
また、前記不活性ガスが拡散しないよう、前記基板および前記電子部品を囲う囲い壁を備えることを特徴とする。
これによれば、基板と電子部品との間の不活性ガスの濃度を高くすることができる。
また、前記電子部品の、電極端子の形成面の反対面に当接するボンディングヘッドを備え、前記超音波振動印加手段は、前記ボンディングヘッドを超音波振動させることで、該ボンディングヘッドを介して電子部品に超音波振動を印加することを特徴とする。
これによれば、超音波振動印加手段を簡単な構成とすることができる。
さらに、前記電子部品運搬手段は、前記ボンディングヘッドに電子部品を保持して、該ボンディングヘッドを駆動することで、該電子部品を前記基板上に運搬することを特徴とする。
これによれば、共通のボンディングヘッドで、電子部品運搬手段や超音波振動印加手段を構成でき、装置の構成を簡単にすることができる。
本発明に係る電子部品の実装方法および実装装置によれば、半田バンプのリフローに先立って電極端子同士の仮接合のために超音波振動を印加した際に、半田バンプの酸化膜を増大させることなく、なおかつ、設備コストや工数の増加を小さく抑えることができ、さらに、フラックスフィルの影響でパッドと半田バンプとの接合性が悪くなる恐れがない。
本発明の第一の実施の形態に係る電子部品(半導体チップ)の実装装置を示す説明図である。 本発明の第一の実施の形態に係る電子部品(半導体チップ)の実装方法を示す説明図である。 パッド(電極端子)の構成例を示す説明図である。 従来の電子部品の実装方法を示す図である。 従来の電子部品の実装方法を示す図である。 パッド(電極端子)の形状を示す図である。
以下、本発明に係る電子部品の実装方法および実装装置を実施するための最良の形態を、添付図面に基づいて説明する。なお、図4,図5に示したものと同一の部材については、以下、同一の符号を付して説明を省略することがある。
図1は、電子部品の実装装置の第一の実施の形態としての、半導体チップの実装装置Aの構成を示す説明図である。
図1に示すように、半導体チップの実装装置Aは、基板12を載置するステージ40と、半導体チップ10を下面に吸着保持可能なボンディングヘッド42とを備える。
また、半導体チップの実装装置Aは、さらに、電子部品運搬手段48、超音波振動印加手段50、ブロワ56、および囲い壁62を備える。以下、これらについて説明する。
(電子部品運搬手段48)
ボンディングヘッド42、駆動装置44、および吸引装置46により、電子部品運搬手段48が構成される。
ボンディングヘッド42は、その下面に形成された吸引穴から、吸引装置46により空気を吸引することで、半導体チップ10の、半田バンプ20の形成面の反対面を下面に吸着して、半導体チップ10を保持することができる。また、ボンディングヘッド42は、駆動装置44に連繋されて、水平面内および鉛直方向に移動駆動可能に設けられる。
駆動装置44および吸引装置46は、図示しないトレイ上に載置された半導体チップ10をボンディングヘッド42に吸引保持し、保持された半導体チップ10をステージ40に載置された基板12上に運搬し、基板12および半導体チップ10の電極端子(パッド14および半田バンプ20)同士を当接させるよう、制御部43(コンピュータ)に駆動制御される。
(超音波振動印加手段50)
超音波振動印加手段50は、ボンディングヘッド42を超音波振動させることで、ボンディングヘッド42を介して半導体チップ10に超音波振動を印加する。
超音波振動印加手段50は、ボンディングヘッド42の側面に一端が当接するよう設けられた超音波ホーンと、超音波ホーンの他端に当接して設けられた超音波振動子と、超音波振動子に電流を印加して超音波振動させる振動制御部とを有する。
振動制御部は、制御部43に連繋され、制御部43により超音波振動を印加するタイミング等を制御される。
なお、本発明において、超音波振動印加手段は、必ずしも電子部品(半導体チップ)に超音波振動を印加するものに限定されず、基板に超音波振動を印加する構成や、基板と電子部品との両方に超音波振動を印加する構成としてもよい。
(ブロワ56)
ブロワ56は、ノズル56aを介して、ステージ40に載置された基板12と基板12上に運搬された半導体チップ10との間に不活性ガスとしての窒素ガスを吹き込む。ブロワ56は、窒素ガスタンク58から窒素ガスを吸い込んで、ノズル56aから窒素ガスを吹き出す。ブロワ56のノズル56aの吹き出し口(先端)は、半導体チップ10の外縁の外周側から、半導体チップ10に向かうよう設けられる。
なお、図1ではノズル56aは一本のみ設けているが、半導体チップ10の周りの複数箇所から、窒素ガスを吹き込むよう、ノズル56a(吹き出し口)を複数設けてもよい。
ブロワ56の窒素ガスの吹き出しおよびその停止等の制御は、制御部43により行われる。
なお、本発明において、不活性ガスは必ずしも窒素ガスに限定されるものではなく、例えばアルゴンガス等を採用してもよい。
また、半導体チップの実装装置Aにはさらに、ブロワ56から吹き出す窒素ガスを加熱する加熱手段60が設けられている。
(囲い壁62)
また、半導体チップの実装装置Aにはさらに、ブロワ56のノズル56aから吹き出した窒素ガスが拡散しないよう、基板12および半導体チップ10の外周を囲う、筒状の囲い壁62を備える。なお、図1において囲い壁62は軸線に平行な断面を示している。囲い壁62には、ノズル56aを避ける切り欠き部または開口部が設けられる。囲い壁62は、例えば、ステージ40に固定して設けてもよいし、または、ボンディングヘッド42の下面に設けてもよい。
次に、電子部品の実装方法の第一の実施の形態としての、図1の半導体チップの実装装置Aを用いた半導体チップの実装方法を説明する。
図2は、基板12に電子部品としての半導体チップ10を実装する方法を示す説明図であり、半導体チップ10の電極端子としての半田バンプ20と、基板12に形成されている電極端子としてのパッド14との接合部分を拡大して示している。
まず、制御部43が駆動装置44を駆動制御して、ボンディングヘッド42を図示しないトレイ上に載置された半導体チップ10の上方に移動させる。続いて、制御部43は、吸引装置46を制御して半導体チップ10をボンディングヘッド42の下面に吸引保持させる。さらに、制御部43は駆動装置44を駆動制御して、ボンディングヘッド42に保持された半導体チップ10をステージ40に載置された基板12上に運搬し、図2(a)に示すように、基板12および半導体チップ10の電極端子(パッド14および半田バンプ20)同士を当接させる。
このとき、図1に示すように、ステージ40またはボンディングヘッド42に取り付けられた囲い壁62により、基板12および半導体チップ10の外周が囲われる。
続いて、制御部43はブロワ56を制御して、基板12と半導体チップ10との間に窒素ガスを吹き込む。この際、基板12と半導体チップ10との間の窒素ガスの温度が、ほぼ基板12および半導体チップ10の加熱温度(通常約100℃)と等しい温度となるよう、窒素ガスを加熱手段60により加熱する。
続いて、制御部43は、ブロワ56により基板12と半導体チップ10との間に窒素ガスを吹き込んでいる状態で、超音波振動印加手段50を駆動制御して、ボンディングヘッド42を介して半導体チップ10に超音波振動を印加して、半田バンプ20とパッド14とを仮接合する。
制御部43は、この超音波振動の印加の停止後、ブロワ56による窒素ガスの吹き出しを停止するよう制御する。
この仮接合により、後述するリフロー工程で半田バンプ20とパッド14とを本接合するまでの間に、パッド14と半田バンプ20と(基板12と半導体チップ10)とが位置ずれしてしまうことを防ぐことができる。
続いて、図2(b)に示すように、基板12と半導体チップ10との隙間部分にアンダーフィル樹脂22を充填する。
続いて、制御部43は、駆動装置44を駆動制御して、ボンディングヘッド42を図示しない別のトレイの上方に移動させ、吸引装置46を制御して吸引を止め、半導体チップ10をそのトレイ上に載置する。
その後、そのトレイをリフロー炉内に搬送し、リフロー炉によって半田バンプ20をリフローして、図2(c)に示すように、基板12のパッド14に半田バンプ20を接合する。
本第一の実施の形態に係る半導体チップの実装装置Aおよび半導体チップの実装方法によれば、ブロワ56で基板12と半導体チップ10との間に窒素ガスを吹き込むことによって、電極端子部分に局所的な窒素ガス雰囲気を作るため、従来技術のようなチャンバ等の大掛かりな設備や大きな工程の追加が不要であり、不活性ガス雰囲気を作るための設備コストや工数を小さく抑えることができる。また、従来技術(特許文献3)のようにフラックスフィルの影響でパッドと半田バンプとの接合性が悪くなることがない。
また、吹き込む窒素ガスの温度が、基板12および半導体チップ10の加熱温度とほぼ等しい温度に設定されているから、基板12と半導体チップ10との熱膨張量を一定に保つことができ、両者の熱膨張率の違いから生じる電極端子の接合破断等の問題が生じることがない。
また、囲い壁62により、窒素ガスが拡散せず、基板12と半導体チップ10との間の窒素ガスの濃度を高くすることができる。なお、囲い壁62は必ずしも設けなくともよい。
さらに、半導体チップ10の周りの複数箇所から窒素ガスを吹き込むよう、半導体チップ10の周りの複数箇所にノズル56a(吹き出し口)を設ける構成を採用すれば、基板12と半導体チップ10との間の窒素ガスの濃度をより高くすることができる。
また、本第一の実施の形態において、パッド14を、図3に示すように、例えば金等からなる基部14aと、半田から成る表層14bとから構成するとより好適である。これによれば、超音波振動を印加した際に、パッド14の表層14bと半田バンプ20との、ともに柔らかい半田同士が摩擦されるため、摩擦力が低下して、フレッティング腐食の発生量を抑えることができる。
(付記1)
少なくとも一方が半田バンプから成る基板および電子部品の電極端子同士を当接させて、基板と電子部品との間に不活性ガスを吹き込みつつ、基板および電子部品の少なくとも一方に超音波振動を印加して電極端子同士を仮接合し、
前記半田バンプをリフローすることで、前記基板と前記電子部品との電極端子を接合することを特徴とする電子部品の実装方法。
(付記2)
前記基板と前記電子部品との間に、ほぼ基板および電子部品の加熱温度と等しい温度に加熱した不活性ガスを吹き込むことを特徴とする付記1記載の電子部品の実装方法。
(付記3)
前記電子部品の周りの複数箇所から、前記基板と電子部品との間に不活性ガスを吹き込むことを特徴とする付記1または2記載の電子部品の実装方法。
(付記4)
前記不活性ガスが拡散しないよう、前記基板および前記電子部品を囲い壁で囲うことを特徴とする付記1〜3のうちのいずれか一項記載の電子部品の実装方法。
(付記5)
前記基板および前記電子部品の一方の電極端子は半田バンプであり、他方の電極端子は半田から成る表層を有するパッドであることを特徴とする付記1〜4のうちのいずれか一項記載の電子部品の実装方法。
(付記6)
基板を載置するステージと、
該ステージに載置された基板上に電子部品を運搬し、基板および電子部品の電極端子同士を当接させる電子部品運搬手段と、
前記ステージに載置された基板と該基板上に運搬された電子部品との間に不活性ガスを吹き込むブロワと、
前記ステージに載置された基板、および基板上に運搬された電子部品の少なくとも一方に、超音波振動を印加する超音波振動印加手段とを備えることを特徴とする電子部品の実装装置。
(付記7)
前記不活性ガスを加熱するガス加熱手段を備えることを特徴とする付記6記載の電子部品の実装装置。
(付記8)
前記ブロワの不活性ガスの吹き出し口は、前記超音波振動を印加中に、電子部品の周りの複数箇所から、基板と電子部品との間に不活性ガスを吹き込むよう、複数配設されていることを特徴とする付記6または7記載の電子部品の実装装置。
(付記9)
前記不活性ガスが拡散しないよう、前記基板および前記電子部品を囲う囲い壁を備えることを特徴とする付記6〜8のうちのいずれか一項記載の電子部品の実装装置。
(付記10)
前記電子部品の、電極端子の形成面の反対面に当接するボンディングヘッドを備え、
前記超音波振動印加手段は、前記ボンディングヘッドを超音波振動させることで、該ボンディングヘッドを介して電子部品に超音波振動を印加することを特徴とする付記6〜9のうちのいずれか一項記載の電子部品の実装装置。
(付記11)
前記電子部品運搬手段は、前記ボンディングヘッドに電子部品を保持して、該ボンディングヘッドを駆動することで、該電子部品を前記基板上に運搬することを特徴とする付記10記載の電子部品の実装装置。
A 半導体チップの実装装置(電子部品の実装装置)
10 半導体チップ(電子部品)
12 基板
14 パッド(電極端子)
14a パッド(電極端子)の基部
14b パッド(電極端子)の表層
16 ソルダーレジスト
20 半田バンプ(電極端子)
22 アンダーフィル樹脂
40 ステージ
42 ボンディングヘッド
43 制御部
48 電子部品運搬手段
50 超音波振動印加手段
56 ブロワ
56a ノズル
58 窒素ガスタンク
60 加熱手段
62 囲い壁

Claims (8)

  1. 少なくとも一方が半田バンプから成る基板および電子部品の電極端子同士を当接させて、基板と電子部品との間に不活性ガスを吹き込みつつ、基板および電子部品の少なくとも一方に超音波振動を印加して電極端子同士を仮接合し、
    前記半田バンプをリフローすることで、前記基板と前記電子部品との電極端子を接合することを特徴とする電子部品の実装方法。
  2. 前記基板と前記電子部品との間に、ほぼ基板および電子部品の加熱温度と等しい温度に加熱した不活性ガスを吹き込むことを特徴とする請求項1記載の電子部品の実装方法。
  3. 基板を載置するステージと、
    該ステージに載置された基板上に電子部品を運搬し、基板および電子部品の電極端子同士を当接させる電子部品運搬手段と、
    前記ステージに載置された基板と該基板上に運搬された電子部品との間に不活性ガスを吹き込むブロワと、
    前記ステージに載置された基板、および基板上に運搬された電子部品の少なくとも一方に、超音波振動を印加する超音波振動印加手段とを備えることを特徴とする電子部品の実装装置。
  4. 前記不活性ガスを加熱するガス加熱手段を備えることを特徴とする請求項3記載の電子部品の実装装置。
  5. 前記ブロワの不活性ガスの吹き出し口は、前記超音波振動を印加中に、電子部品の周りの複数箇所から、基板と電子部品との間に不活性ガスを吹き込むよう、複数配設されていることを特徴とする請求項3または4記載の電子部品の実装装置。
  6. 前記不活性ガスが拡散しないよう、前記基板および前記電子部品を囲う囲い壁を備えることを特徴とする請求項3〜5のうちのいずれか一項記載の電子部品の実装装置。
  7. 前記電子部品の、電極端子の形成面の反対面に当接するボンディングヘッドを備え、
    前記超音波振動印加手段は、前記ボンディングヘッドを超音波振動させることで、該ボンディングヘッドを介して電子部品に超音波振動を印加することを特徴とする請求項3〜6のうちのいずれか一項記載の電子部品の実装装置。
  8. 前記電子部品運搬手段は、前記ボンディングヘッドに電子部品を保持して、該ボンディングヘッドを駆動することで、該電子部品を前記基板上に運搬することを特徴とする請求項7記載の電子部品の実装装置。
JP2011225516A 2011-10-13 2011-10-13 電子部品の実装方法および実装装置 Withdrawn JP2012009909A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011225516A JP2012009909A (ja) 2011-10-13 2011-10-13 電子部品の実装方法および実装装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011225516A JP2012009909A (ja) 2011-10-13 2011-10-13 電子部品の実装方法および実装装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2007050675A Division JP2008218528A (ja) 2007-02-28 2007-02-28 電子部品の実装方法および製造装置

Publications (1)

Publication Number Publication Date
JP2012009909A true JP2012009909A (ja) 2012-01-12

Family

ID=45540000

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011225516A Withdrawn JP2012009909A (ja) 2011-10-13 2011-10-13 電子部品の実装方法および実装装置

Country Status (1)

Country Link
JP (1) JP2012009909A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9508679B2 (en) 2012-08-08 2016-11-29 Panasonic Intellectual Property Management Co., Ltd. Mounting method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9508679B2 (en) 2012-08-08 2016-11-29 Panasonic Intellectual Property Management Co., Ltd. Mounting method

Similar Documents

Publication Publication Date Title
JP2008218528A (ja) 電子部品の実装方法および製造装置
US8637986B2 (en) Semiconductor device and method for manufacturing thereof
JP5334843B2 (ja) 電子部品装着装置および電子部品装着方法
JP4720438B2 (ja) フリップチップ接続方法
JP2002158257A (ja) フリップチップボンディング方法
JP2005136399A (ja) 半導体素子の実装方法、及び半導体素子実装基板
JP4095049B2 (ja) 電極気密封止を用いた高信頼性半導体装置
JP2009289959A (ja) ボンディング装置およびボンディング方法
JP2012009909A (ja) 電子部品の実装方法および実装装置
JP2008118051A (ja) はんだボール搭載方法及びはんだボール搭載装置
JP2007281272A (ja) リフロー装置及び方法
JP2743058B2 (ja) 微小球除去方法およびその装置
JP2002050861A (ja) 常温接合装置及び方法
JP2007281392A (ja) 部品実装機
JPS59208844A (ja) フエイスダウンボンダ−
JP4491321B2 (ja) 超音波実装方法およびこれに用いる超音波実装装置
JP2019029647A (ja) 柱状部材搭載装置及び柱状部材搭載方法
WO2024147188A1 (ja) 半導体チップのアライメント方法、接合方法、電子部品製造装置、並びに電子部品製造システム
JP2001007160A (ja) 部品実装ツールとこれを用いた部品実装方法及び装置
JP2009010430A (ja) 半導体素子の実装方法
JP2004336071A (ja) 部品実装ツールとこれを用いた部品実装方法及び装置
JPH1074767A (ja) 微細ボールバンプ形成方法及び装置
JP2003209142A (ja) ボンディングヘッドおよび実装装置
JP2010161159A (ja) ベアチップのダイボンド方法及びベアチップ実装部品
JP2003060339A (ja) 電子部品の実装方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111013

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20120720