KR102614211B1 - 실장 방법 및 실장 장치 - Google Patents

실장 방법 및 실장 장치 Download PDF

Info

Publication number
KR102614211B1
KR102614211B1 KR1020207017341A KR20207017341A KR102614211B1 KR 102614211 B1 KR102614211 B1 KR 102614211B1 KR 1020207017341 A KR1020207017341 A KR 1020207017341A KR 20207017341 A KR20207017341 A KR 20207017341A KR 102614211 B1 KR102614211 B1 KR 102614211B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
adhesive sheet
circuit board
mounting
adhesive
Prior art date
Application number
KR1020207017341A
Other languages
English (en)
Other versions
KR20200097278A (ko
Inventor
요시유키 아라이
도요하루 데라다
Original Assignee
토레 엔지니어링 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 토레 엔지니어링 가부시키가이샤 filed Critical 토레 엔지니어링 가부시키가이샤
Publication of KR20200097278A publication Critical patent/KR20200097278A/ko
Application granted granted Critical
Publication of KR102614211B1 publication Critical patent/KR102614211B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips

Abstract

반도체 칩을 고정밀도로 안정적으로 회로 기판에 실장할 수 있는 실장 방법 및 실장 장치를 제공한다. 구체적으로는, 반도체 칩 (1) 의 제 1 면과 반대측의 면인 제 2 면측에 제 1 점착 시트 (4a) 를 준비하고, 캐리어 기판 (2) 을 투과시켜 반도체 칩 (1) 의 제 1 면에 레이저 (11) 를 조사함으로써, 반도체 칩 (1) 이 캐리어 기판 (2) 으로부터 박리되어 제 1 점착 시트 (4a) 에 첩부되도록 반도체 칩 (1) 을 제 1 점착 시트 (4a) 에 전사시키는 제 1 전사 공정과, 반도체 칩 (1) 의 제 1 면측에 제 2 점착 시트 (4b) 를 준비하고, 제 1 점착 시트 (4a) 를 투과시켜 반도체 칩 (1) 의 제 2 면에 레이저 (11) 를 조사함으로써, 반도체 칩 (1) 이 제 1 점착 시트 (4a) 로부터 박리되어 제 2 점착 시트 (4b) 에 첩부되도록 반도체 칩 (1) 을 제 2 점착 시트 (4b) 에 전사시키는 제 2 전사 공정과, 헤드 (32) 가 제 2 점착 시트 (4b) 의 반도체 칩 (1) 이 전사되어 있지 않은 측의 면을 유지하고, 헤드 (32) 를 개재하여 반도체 칩 (1) 과 회로 기판 (6) 을 열압착시킴으로써 반도체 칩 (1) 을 회로 기판 (6) 에 실장하는 실장 공정을 순차 실행한다.

Description

실장 방법 및 실장 장치
본 발명은 반도체 칩을 고정밀도로 안정적으로 실장하는 실장 방법 및 실장 장치에 관한 것이다.
반도체 칩은, 비용 저감을 위해 소형화하고, 소형화한 반도체 칩을 고정밀도로 실장하기 위한 대책이 이루어지고 있다. 특히, 디스플레이에 사용되는 LED 는 마이크로 LED 로 불리는 50 um × 50 um 이하의 반도체 칩을 수 um 의 정밀도로 고속으로 실장하는 것이 요구되고 있다.
특허문헌 1 에는, 마이크로 LED 로 이루어지는 반도체 칩과 사파이어로 이루어지는 캐리어 기판 사이에 인듐으로 이루어지는 접착층이 형성됨으로써 반도체 칩의 실장면이 캐리어 기판에 접착되어 있고, 가열된 헤드로 반도체 칩을 흡착함으로써 헤드로부터의 열에 의해 접착층을 용융, 반도체 칩을 박리시킨 후, 반도체 칩을 회로 기판에 실장하는 구성이 기재되어 있다.
일본 특허공보 제5783481호
그러나, 특허문헌 1 에 기재된 실장 방법은, 반도체 칩에 접착층이 남을 우려가 있고, 그 접착층의 양의 편차에 의해 안정적인 실장이 곤란하다는 문제가 있었다.
본 발명은, 상기 문제점을 해결하여, 반도체 칩을 고정밀도로 안정적으로 회로 기판에 실장하는 실장 방법 및 실장 장치를 제공하는 것을 과제로 한다.
상기 과제를 해결하기 위해 본 발명의 실장 방법은, 캐리어 기판에 제 1 면이 유지된 다이싱 후의 반도체 칩을 회로 기판에 실장하는 실장 방법으로서, 상기 반도체 칩의 상기 제 1 면과 반대측의 면인 제 2 면측에 제 1 점착 시트를 준비하고, 상기 캐리어 기판을 투과시켜 상기 반도체 칩의 상기 제 1 면에 레이저를 조사함으로써, 상기 반도체 칩이 상기 캐리어 기판으로부터 박리되어 상기 제 1 점착 시트에 첩부되도록 상기 반도체 칩을 상기 제 1 점착 시트에 전사시키는 제 1 전사 공정과, 상기 반도체 칩의 상기 제 1 면측에 제 2 점착 시트를 준비하고, 상기 제 1 점착 시트를 투과시켜 상기 반도체 칩의 상기 제 2 면에 레이저를 조사함으로써, 상기 반도체 칩이 상기 제 1 점착 시트로부터 박리되어 상기 제 2 점착 시트에 첩부되도록 상기 반도체 칩을 상기 제 2 점착 시트에 전사시키는 제 2 전사 공정과, 헤드가 상기 제 2 점착 시트의 상기 반도체 칩이 전사되어 있지 않은 측의 면을 유지하고, 당해 헤드를 개재하여 상기 반도체 칩과 상기 회로 기판을 열압착시킴으로써 상기 반도체 칩을 상기 회로 기판에 실장하는 실장 공정을 순차 실행하는 것을 특징으로 하고 있다.
이 실장 방법에 의해, 접착층을 사용하지 않고 반도체 칩을 회로 기판에 실장하기 때문에, 반도체 칩의 회로 기판과 대향하는 면에 불필요한 것이 잔존하지 않고 실장이 가능하며, 고정밀도로 안정적으로 회로 기판에 실장할 수 있다.
또, 상기 제 1 전사 공정과 상기 제 2 전사 공정 사이에, 상기 제 1 점착 시트의 점착력을 저감시키는 점착력 저감 공정을 가져도 된다.
이렇게 함으로써, 제 2 전사 공정을 용이하게 실시할 수 있다.
또, 상기 점착력 저감 공정은, 상기 제 1 점착 시트 및 상기 반도체 칩을 가열함으로써 점착력을 저감시켜도 된다.
이렇게 함으로써, 용이하게 제 1 점착 시트의 점착력을 저감시킬 수 있다.
또, 상기 헤드의 상기 제 2 점착 시트와 접촉하는 면의 열 팽창 계수, 상기 제 2 점착 시트의 재료, 및 상기 회로 기판의 상기 반도체 칩이 실장되는 면의 열 팽창 계수는 동등하고, 상기 실장 공정에서는, 상기 제 2 점착 시트의 온도와 상기 회로 기판의 상기 반도체 칩이 전사되는 면의 온도가 항상 동등해지도록 온도 제어해도 된다.
이렇게 함으로써, 실장 공정 중에 회로 기판과 제 2 점착 시트가 열 팽창 계수의 차에 의해 위치가 어긋나 반도체 칩이 회로 기판으로부터 박리되는 것을 방지할 수 있다.
또, 상기 헤드의 상기 제 2 점착 시트와 접촉하는 면의 재료, 상기 제 2 점착 시트의 재료, 및 상기 회로 기판의 상기 반도체 칩이 실장되는 면의 재료는 동일해도 된다.
이렇게 함으로써, 실장 공정 중에 회로 기판과 제 2 점착 시트의 위치가 어긋나는 것을 더욱 방지할 수 있다.
또, 상기 과제를 해결하기 위해 본 발명의 실장 장치는, 캐리어 기판에 제 1 면이 유지된 다이싱 후의 반도체 칩을 재치대 (載置臺) 에 재치된 회로 기판에 실장하는 실장 장치로서, 상기 반도체 칩의 상기 제 1 면과 반대측의 면인 제 2 면을 첩부하는 제 1 점착 시트를 유지하는 제 1 점착 시트 유지부와, 상기 반도체 칩의 상기 제 1 면을 받는 제 2 점착 시트를 유지하는 제 2 점착 시트 유지부와, 레이저를 조사하는 레이저 조사부와, 상기 반도체 칩이 유지된 상기 제 2 점착 시트를 유지하고, 재치대에 재치된 상기 회로 기판에 대해 상기 반도체 칩을 가압 및 가열하는 것이 가능한 헤드를 갖는 것을 특징으로 하고 있다.
이 실장 장치에 의해, 접착층을 사용하지 않고 반도체 칩을 회로 기판에 실장하기 때문에, 반도체 칩의 회로 기판과 대향하는 면에 불필요한 것이 잔존하지 않고 실장이 가능하며, 고정밀도로 안정적으로 회로 기판에 실장할 수 있다.
본 발명의 실장 방법 및 실장 장치에 의해, 반도체 칩을 고정밀도로 안정적으로 회로 기판에 실장할 수 있다.
도 1 은, 본 발명에 있어서의 실장 방법의 제 1 전사 공정을 설명하는 도면이다.
도 2 는, 본 발명에 있어서의 실장 방법의 점착력 저감 공정을 설명하는 도면이다.
도 3 은, 본 발명에 있어서의 실장 방법의 제 2 전사 공정을 설명하는 도면이다.
도 4 는, 다른 실시형태에 있어서의 제 2 전사 공정을 설명하는 도면이다.
도 5 는, 본 발명에 있어서의 실장 방법의 실장 공정을 설명하는 도면이다.
도 6 은, 실장 공정에 있어서의 실패예를 설명하는 도면이다.
도 7 은, 본 발명에 있어서의 실장 장치를 설명하는 도면이다.
도 8 은, 본 발명에 있어서의 실장 장치 중, 레이저 전사부를 설명하는 도면이다.
도 9 는, 본 발명에 있어서의 실장 장치 중, 점착 시트 재치부를 설명하는 도면이다.
도 10 은, 본 발명에 있어서의 실장 장치 중, 실장부를 설명하는 도면이다.
본 발명의 실장 방법에 대해, 도 1 ∼ 도 5 를 참조하여 설명한다. 도 1 은, 본 발명에 있어서의 실장 방법의 제 1 전사 공정을 설명하는 도면이다. 도 2 는, 본 발명에 있어서의 실장 방법의 점착력 저감 공정을 설명하는 도면이다. 도 3 은, 본 발명에 있어서의 실장 방법의 제 2 전사 공정을 설명하는 도면이다. 도 4 는, 다른 실시형태에 있어서의 제 2 전사 공정을 설명하는 도면이다. 도 5 는, 본 발명에 있어서의 실장 방법의 실장 공정을 설명하는 도면이다.
또한, 본 발명에 있어서, 반도체 칩이 갖는 2 개의 주면 중, 캐리어 기판에 유지된 면을 제 1 면으로 하고, 제 1 면과 반대측의 면을 제 2 면으로 정의하며, 제 2 면에는 범프가 형성되어 있고, 회로 기판에 접합되는 것으로 한다.
먼저, 본 발명의 실장 방법에 있어서의 제 1 전사 공정에 대해, 도 1 을 참조하여 설명한다. 도 1(a) 는, 캐리어 기판 (2) 에 제 1 면이 유지된 다이싱 후의 복수의 반도체 칩 (1) 을 나타내고 있다. 캐리어 기판 (2) 은 도 1 의 안쪽 길이 방향으로도 펼쳐져 있고 원형 또는 사각형을 갖고 있으며, 실리콘, 갈륨비소, 사파이어 등으로 이루어져 있다. 또, 반도체 칩 (1) 도 캐리어 기판 (2) 의 펼쳐짐을 따라 2 차원으로 복수 개 (수백 개 ∼ 수만 개) 가 배열되어 있다. 마이크로 LED 로 불리는 소형의 반도체 칩 (1) 에서는, 50 um × 50 um 이하의 사이즈이고, 이 사이즈에 다이싱 폭을 더한 피치로 배열되어 있다. 이와 같은 소형의 반도체 칩 (1) 은, 고정밀도 (예를 들어, 1 um 이하의 정밀도) 로 회로 기판 (6) 에 실장하는 것이 요구되고 있다. 본 실시형태에 있어서의 반도체 칩 (1) 은, 사전에 각 반도체 칩 (1) 을 검사하여 불량의 반도체 칩을 제거하고 있다. 구체적으로는, 후술하는 레이저 리프트 오프의 경우보다 강한 레이저 광을 조사하여, 불량칩을 소실시키고 있다. 또, 반도체 칩 (1) 의 제 2 면에는 범프가 형성되어 있다.
도 1(b) 는, 반도체 칩 (1) 의 캐리어 기판 (2) 에 유지된 면인 제 1 면과 반대측의 면인 제 2 면을 제 1 점착 시트 (4a) 에 첩부하는 제 1 점착 시트 첩부 공정을 나타내고 있다. 제 1 점착 시트 (4a) 는, 먼저 후술하는 제 1 점착 시트 재치부 (21) 에 진공 흡착에 의해 유지되어 있고, 반도체 칩 (1) 을 첩부하는 면에는 점착막 (3a) 이 형성되어 있다. 본 실시형태에 있어서의 점착막 (3a) 은 상온에서는 점착성을 갖지만, 가열함으로써 점착력이 저감되는 특성을 갖고 있다. 이 제 1 점착 시트 첩부 공정에서는, 후술하는 로봇 핸드 (40) 로 반도체 칩 (1) 을 유지한 캐리어 기판 (2) 을 흡착, 핸들링하여, 제 1 점착 시트 재치부 (21) 에 유지된 제 1 점착 시트 (4a) 의 점착막 (3a) 상에 반도체 칩 (1) 의 제 2 면을 첩부한다.
다음으로, 상기와 같이 캐리어 기판째 반도체 칩 (1) 이 첩부된 제 1 점착 시트 (4a) 에 대해, 캐리어 기판 제거 공정을 실행한다. 캐리어 기판 제거 공정에서는, 레이저 리프트 오프로 불리는 방법에 의해 반도체 칩 (1) 을 캐리어 기판 (2) 으로부터 박리시켜 제거한다. 예를 들어, 마이크로 LED 에 있어서는, 캐리어 기판 (2) 에 엑시머 레이저를 조사함으로써, 캐리어 기판 (2) 을 투과시켜 반도체 칩 (1) 의 제 1 면에 레이저 광 (11) 이 조사되고, 반도체 칩 (1) 인 마이크로 LED 의 GaN 층의 일부를 Ga 와 N 으로 분해시켜 사파이어로 이루어지는 캐리어 기판 (2) 으로부터 반도체 칩 (1) 을 박리시킨다. 모든 반도체 칩 (1) 에 레이저 광 (11) 이 조사된 캐리어 기판 (2) 은, 캐리어 기판 (2) 이 진공 흡착된 로봇 핸드 (40) 를 제 1 점착 시트 (4a) 로부터 이간시킴으로써, 제거한다.
이와 같이 제 1 점착 시트 첩부 공정과 캐리어 기판 제거 공정을 거쳐, 도 1(c) 에 나타내는 바와 같이 반도체 칩 (1) 은 캐리어 기판 (2) 으로부터 제 1 점착 시트 (4a) 에 전사된다. 본 설명에서는, 반도체 칩 (1) 을 캐리어 기판 (2) 으로부터 제 1 점착 시트 (4a) 에 전사하는 공정을 제 1 전사 공정이라고 부른다.
또한, 상기 설명에서는, 제 1 전사 공정에 있어서 반도체 칩 (1) 의 제 2 면을 제 1 점착 시트 (4a) 에 첩부하고 나서 캐리어 기판 (2) 의 제거를 실시하고 있지만, 그것에 한정되지 않고, 제 1 점착 시트 (4a) 가 반도체 칩 (1) 의 제 2 면으로부터 약간 이간된 위치에 준비된 상태하, 캐리어 기판 (2) 에 레이저를 조사했을 때에 마이크로 LED 의 GaN 층의 일부가 Ga 와 N 으로 분해됨으로써 발생하는 추진력에 의해 반도체 칩 (1) 이 탄성 지지되어, 캐리어 기판 (2) 으로부터 제 1 점착 시트 (4a) 로 비행하여 제 1 점착 시트 (4a) 에 첩부되도록 해도 된다. 또한, 이 경우에는 진공 환경하에서 캐리어 기판 (2) 으로부터의 반도체 칩 (1) 의 박리를 실시함으로써, 공기 저항의 영향 없이 똑바로 반도체 칩 (1) 을 제 1 점착 시트 (4a) 로 비행시켜, 점착 시트 (4a) 상에서의 반도체 칩 (1) 의 위치 어긋남을 방지하는 것이 가능하다.
또, 본 실시형태에 있어서는, 캐리어 기판 제거 공정에서 캐리어 기판 (2) 에 레이저 광을 조사하여 레이저 리프트 오프에 의해 반도체 칩 (1) 으로부터 캐리어 기판 (2) 을 박리하여 제거하도록 했지만, 반드시 이것에 한정되지 않고 적절히 변경이 가능하다. 예를 들어, 캐리어 기판 (2) 을 반도체 칩 (1) 이 형성되어 있는 측과 반대측으로부터 깎아내어 제거하도록 해도 된다. 이것은, 백그라인딩으로 불리며, 특히 적색 LED 의 경우에는 레이저 리프트 오프를 적용할 수 없기 때문에 이 백그라인딩의 수법이 이용된다.
계속해서, 도 2 에 나타내는 점착력 저감 공정이 실행된다. 점착력 저감 공정에서는, 제 1 점착 시트 (4a) 의 점착막 (3a) 이 소정 온도로 가열됨으로써 점착막 (3a) 의 점착력이 저감된다. 또한, 본 실시형태에서는, 가열에 의해 점착력이 저감되는 특성을 갖는 점착막 (3a) 이 사용되고 있기 때문에, 점착력 저감 공정에서는 점착막 (3a) 은 가열되지만, 그것에 한정되지 않고, UV 광 등 광의 조사에 의해 점착력이 변화되는 점착막 (3a) 이 사용되고 있는 경우에는, 점착막 (3a) 을 향해 광이 조사됨으로써 점착력 저감 공정이 실시된다.
한편, 점착력을 저감시키지 않아도 후술하는 제 2 전사 공정이 실시 가능하면, 반드시 점착력 저감 공정은 필요로 하지 않는다.
또, 점착력 저감 공정에 있어서 가열에 의해 제 1 점착 시트 (4a) 의 점착력을 저감시키는 경우, 제 1 점착 시트 (4a) 가 열 팽창하여 반도체 칩 (1) 의 배열 간격이 넓어진 상태로 제 2 점착 시트 (4b) 에 전사되고, 이후의 공정이 실시될 우려가 있다. 이 경우, 회로 기판 (6) 에 반도체 칩 (1) 이 실장되었을 때에 반도체 칩 (1) 의 실장 위치에 어긋남이 발생할 가능성이 있다. 그것을 방지하기 위해, 제 1 점착 시트 (4a) 는, 석영, 유리 등 열 팽창 계수가 작은 소재를 재료로 해도 된다. 또, 가열에 의해 점착력은 저하되지만 그 후 냉각시켜도 점착력은 되돌아오지 않는 소재를 점착막 (3a) 의 재료로 하고, 점착력 저감 공정에 있어서 제 1 점착 시트 (4a) 를 가열한 후, 제 2 점착 시트 (4b) 에 반도체 칩 (1) 을 전사하기 전에 제 1 점착 시트 (4a) 를 가열 전의 온도까지 냉각시켜도 된다.
다음으로, 도 3(a) 및 (b) 에 나타내는 제 2 전사 공정을 실행한다. 제 2 전사 공정에서는, 도 3(a) 에 나타내는 바와 같이 점착막 (3a) 및 반도체 칩 (1) 이 아래를 향하도록 제 1 점착 시트 (4a) 를 유지하고, 또, 제 1 점착 시트 (4a) 의 하방에 점착막 (3b) 을 갖는 제 2 점착 시트 (4b) 를 배치시킨다.
그리고, 도 3(a) 에 속도 v1 로 나타내는 바와 같이 레이저 광 (11) 의 조사부에 대해 제 1 점착 시트 (4a) 를 상대 이동시키고, 레이저 광 (11) 의 조사부의 바로 아래에 반도체 칩 (1) 이 오는 타이밍에 레이저 광 (11) 이 조사됨으로써, 레이저 광 (11) 이 제 1 점착 시트 (4a) 를 투과하여 점착막 (3a) 과 반도체 칩 (1) 의 제 2 면의 계면에 도달하여, 반도체 칩 (1) 이 레이저 리프트 오프된다. 구체적으로는, 레이저 광 (11) 의 조사에 의해 점착막 (3a) 으로부터 가스가 발생하고, 이 가스의 발생에 의해 반도체 칩 (1) 이 탄성 지지되어, 제 1 점착 시트 (4a) 로부터 하방으로 비행한다. 또, 반도체 칩 (1) 이 GaN 칩인 경우에는, 레이저 광 (11) 의 조사에 의해 Ga 와 N 이 분해되어 N2 가 발생하고, 팽창함으로써 레이저 리프트 오프되는 것이 가능하다.
이 때, 도 3(a) 에 속도 v2 로 나타내는 바와 같이 제 2 점착 시트 (4b) 를 제 1 점착 시트 (4a) 에 대해 상대 이동시켜 둠으로써, 그 상대 이동 속도에 따라 도 3(b) 에 나타내는 바와 같이 임의의 간격으로 반도체 칩 (1) 을 제 2 점착 시트 (4b) 상의 점착막 (3b) 에 착탄 (着彈) 시킬 수 있어, 제 2 점착 시트 (4b) 에 반도체 칩 (1) 이 첩부된 상태가 된다. 이렇게 함으로써, 캐리어 기판 (2) 상에서 다이싱되어 제 1 점착 시트 (4a) 상까지는 조밀하게 나열되어 있던 반도체 칩 (1) 을 임의의 간격으로 제 2 점착 시트 (4b) 에 배치할 수 있다. 예를 들어, RGB 와 같은 3 종의 반도체 칩을 순서대로 배열시키기 위해서는 각종 반도체 칩 (1) 은 적어도 2 칩분 이상의 간격을 확보하여 후술하는 실장 공정에서 회로 기판 (6) 상에 배치할 필요가 있는데, 상기 전사 방법에 의해 그것이 가능해진다.
또, 제 2 점착 시트 (4b) 에 전사된 반도체 칩 (1) 은, 제 1 면이 제 2 점착 시트 (4b) 에 대향하고 있다.
여기서, 진공 환경하에서 레이저 리프트 오프를 실시함으로써, 공기 저항의 영향 없이 똑바로 반도체 칩 (1) 을 제 2 점착 시트 (4b) 로 비행시켜, 제 2 점착 시트 (4b) 상에서의 반도체 칩 (1) 의 위치 어긋남을 방지하는 것이 가능하다.
또한, 상기와 같이 레이저 리프트 오프를 실시하기 위해서는, 제 1 점착 시트 (4a) 는 레이저 광 (11) 을 투과시키는 소재를 재료로 할 필요가 있다. 구체적으로는, 석영, 유리 등을 재료로 하는 것이 바람직하다. 또, 제 1 점착 시트 (4a) 를 얇은 필름상으로 하고, 레이저 광 (11) 을 투과시키도록 해도 된다.
또한, 도 4(a), (b) 는, 제 2 전사 공정의 다른 실시형태이다. 도 3(a), (b) 에 나타낸 것에서는 레이저 조사부 (12) 는 라인상의 레이저 광 (11) 을 조사하지만, 이 실시형태에서는, 스폿상의 레이저 광을 조사하고, 1 회의 조사에 의해서는 1 개의 반도체 칩만 레이저 리프트 오프시킨다. 그 레이저 광 (11) 의 조사 위치를 갈바노 미러를 이용하여 변화시킴으로써, 제 2 점착 시트 (4b) 에 전사시키는 반도체 칩 (1) 만을 선택하여 레이저 광 (11) 을 조사시킨다. 도 4(a) 는 레이저 광 (11) 의 조사 개시 시점이고, 도 4(b) 는 조사 개시로부터 소정 시간이 경과한 시점이지만, 제 2 점착 시트 (4b) 에 전사시켜야 하는 반도체 칩 (1) 만을 선택하여 레이저 광 (11) 을 조사시킴으로써, 도 3(a), (b) 의 실시형태와 마찬가지로 임의의 간격으로 반도체 칩 (1) 을 제 2 점착 시트 (4b) 에 전사하는 것이 가능하다.
다음으로, 도 5(a) 및 (b) 에 나타내는 실장 공정이 실시된다. 실장 공정에서는, 도 5(a) 에 나타내는 바와 같이 제 2 점착 시트 (4b) 의 반도체 칩 (1) 이 전사되어 있지 않은 측의 면을 후술하는 헤드 (32) 가 유지하고, 후술하는 재치대 (31) 에 재치된 회로 기판 (6) 과 제 2 점착 시트 (4b) 에 유지된 반도체 칩 (1) 을 대향시킨다.
그리고, 헤드 (32) 가 회로 기판 (6) 에 접근하고, 도 5(b) 에 나타내는 바와 같이 반도체 칩 (1) 의 제 2 면에 형성된 범프와 회로 기판 (6) 을 맞닿게 하여, 더욱 가압한다.
또한, 본 실시형태에서는, 회로 기판 (6) 의 반도체 칩 (1) 이 맞닿는 면에는 전사층 (5) 이 형성되어 있고, 반도체 칩 (1) 이 전사층 (5) 상에 맞닿은 후, 전사층 (5) 에 의해 반도체 칩 (1) 이 유지된다.
또, 헤드 (32) 에는 히터 (35) 가 형성되어 있고, 반도체 칩 (1) 의 가압시에 히터 (35) 가 작동하여 반도체 칩 (1) 이 갖는 범프가 용융되는 온도까지 헤드 (32) 의 온도가 상승함으로써, 반도체 칩 (1) 의 범프가 가열되어 용융된다. 그 결과, 반도체 칩 (1) 이 회로 기판 (6) 에 열압착되어 강고하게 접합된다. 즉, 반도체 칩 (1) 이 회로 기판 (6) 에 실장된다.
그리고, 헤드 (32) 가 제 2 점착 시트 (4b) 를 유지한 채로 회로 기판 (6) 으로부터 이간됨으로써, 반도체 칩 (1) 이 제 2 점착 시트 (4b) 로부터 떨어지고, 반도체 칩 (1) 의 회로 기판 (6) 으로의 실장이 완료된다.
또, 본 실시형태에서는, 도 5(b) 와 같이 1 회의 실장 공정에 의해 복수의 반도체 칩 (1) 의 열압착을 동시에 실시하고 있다. 특히 반도체 칩 (1) 이 마이크로 LED 인 경우, 1 개의 회로 기판 (6) 에 실장되는 반도체 칩 (1) 은 수만 개에 이른다. 이 경우, 예를 들어 FHD (Full High Definition) 패널에서는 1920 × 1080 × 3 개의 반도체 칩 (1) 이 1 개의 패널에 배열되지만, 모든 반도체 칩 (1) 을 1 개의 제 2 점착 시트 (4b) 에 전사시켜 헤드 (32) 가 유지하고, 일괄적으로 열압착함으로써, 실장에 걸리는 시간을 대폭적으로 저감시킬 수 있다.
여기서, 본 실시형태에서는, 헤드 (32) 의 적어도 제 2 점착 시트 (4b) 와 접촉하는 면 (헤드 (32) 의 선단) 의 열 팽창 계수, 제 2 점착 시트 (4b) 의 열 팽창 계수, 및 회로 기판 (6) 의 반도체 칩 (1) 이 실장되는 면의 열 팽창 계수가 동등해지도록 하고 있다. 또, 헤드 (32) 의 선단, 제 2 점착 시트 (4b), 회로 기판 (6) 의 반도체 칩 (1) 이 실장되는 면의 재료가 동일한 것이 더욱 바람직하다. 구체적으로는, 회로 기판 (6) 의 재료가 유리인 경우, 헤드 (32) 의 선단의 재료 및 제 2 점착 시트 (4b) 의 재료는 회로 기판 (6) 과 마찬가지로 유리가 사용된다. 또, 회로 기판 (6) 의 재료가 구리인 경우, 헤드 (32) 의 선단의 재료 및 제 2 점착 시트 (4b) 의 재료는 SUS304 가 사용된다. 이 경우, 구리의 열 팽창 계수는 16.8 ppm 이고, 이것에 대해 SUS304 의 열 팽창 계수는 17.3 ppm 이며, 그 차는 3 ％ 정도이다.
그리고, 헤드 (32) 뿐만 아니라 재치대 (31) 에도 히터 (34) 가 형성되어 있고, 실장 공정이 실시되는 동안, 헤드 (32) 및 제 2 점착 시트 (4b) 의 온도와 회로 기판 (6) 의 반도체 칩 (1) 이 실장되는 면의 온도가 항상 동등해지도록 히터 (34) 및 히터 (35) 가 제어되고 있다. 이렇게 함으로써, 실장 공정 중에 회로 기판 (6) 과 헤드 (32) 및 제 2 점착 시트 (4b) 가 열 팽창하였다고 해도, 제 2 점착 시트 (4b) 의 반도체 칩 (1) 과 접촉하는 지점과 회로 기판 (6) 상에서 반도체 칩 (1) 의 범프가 접합되어 있는 지점의 상대 위치에 변화가 잘 생기지 않아, 고정밀도의 실장을 안정적으로 실시할 수 있다.
만일, 도 6 과 같이 헤드 (32) 만 히터 (35) 를 가져, 헤드 (32) 와 회로 기판 (6) 사이에 온도차가 생긴 경우, 혹은 헤드 (32), 제 2 점착 시트 (4b), 및 회로 기판 (6) 의 각각의 열 팽창 계수와의 사이에 큰 차가 있었던 경우, 각각의 열 팽창 후의 치수의 차에 기초하여 제 2 점착 시트 (4b) 의 반도체 칩 (1) 과 접촉하는 지점과 회로 기판 (6) 상에서 반도체 칩 (1) 의 범프가 접합되어 있는 지점의 상대 위치에 변화가 생긴다.
여기서, 반도체 칩 (1) 의 Z 축 방향의 치수에는 적잖이 편차가 있고, 각 반도체 칩 (1) 의 제 1 면에 있어서 제 2 점착 시트 (4b) 와의 사이에서 발생하는 마찰력에도 편차가 있다. 이 때, 마찰력이 비교적 낮은 반도체 칩 (1) 에서는 점착 시트 (4b) 의 반도체 칩 (1) 과 접촉하는 면과 회로 기판 (6) 상에서 반도체 칩 (1) 의 범프가 접합되어 있는 지점의 상대 위치에 변화가 생겨도 점착 시트 (4b) 와 반도체 칩 (1) 사이에서 미끄러짐이 발생하여, 그 후 문제 없이 열압착을 실시하는 것은 가능하지만, 마찰력이 비교적 높은 반도체 칩 (1) 에서는 그 마찰력이 범프의 접합력보다 높아지고, 상기 상대 위치의 변화에 의해 반도체 칩 (1) 은 점착 시트 (4b) 쪽에 붙어 버려, 반도체 칩 (1) 의 위치 어긋남, 박리가 발생할 우려가 있다.
이것에 대해, 헤드 (32) 의 선단, 점착 시트 (4b), 및 회로 기판 (6) 의 열 팽창 계수를 동등 혹은 동일하게 하고, 실장 공정 동안, 점착 시트 (4b) 와 회로 기판 (6) 의 온도가 항상 동등해지도록 온도 제어함으로써, 반도체 칩 (1) 이 회로 기판 (6) 으로부터 박리되는 것을 방지할 수 있다.
이상의 실장 방법에 의해, 반도체 칩을 고정밀도로 안정적으로 회로 기판에 실장할 수 있다.
다음으로 본 발명에 있어서의 실장 장치를 도 7 에 나타낸다.
실장 장치 (100) 는, 레이저 전사부 (10), 점착 시트 재치부 (20), 및 실장부 (30) 를 갖고 있고, 레이저 전사부 (10) 에 의해 제 1 전사 공정 및 제 2 전사 공정이 실시되고, 실장부 (30) 에 의해 실장 공정이 실시된다. 또, 제 1 점착 시트 (4a) 및 제 2 점착 시트 (4b) 는 점착 시트 재치부 (20) 에 임시 재치되고, 필요하면 이 점착 시트 재치부 (20) 에 있어서 점착력 저감 공정이 실시된다. 또, 각 장치 간의 기판 (캐리어 기판 (2), 제 1 점착 시트 (4a), 제 2 점착 시트 (4b), 회로 기판 (6)) 의 반송은, 1 종류 이상의 로봇 핸드 (40) 에 의해 실시된다.
레이저 전사부 (10) 의 상세를 도 8 에 나타낸다.
레이저 전사부 (10) 는, 도시되지 않은 진공화부를 구비하고, 전체를 진공 챔버로서 진공 환경으로 할 수 있다. 또, 레이저 전사부 (10) 는, 전사 기판을 유지하고 X 축 방향으로 이동 가능한 전사 기판 유지부 (13), 전사 기판 유지부 (13) 의 하측에 있으며 전사 기판에 간극을 갖고 대향하도록 피전사 기판을 유지하고, X 축 방향, Y 축 방향, Z 축 방향, 및 θ 방향으로 이동 가능한 피전사 기판 유지부 (14), 레이저 광 (11) 을 조사하는 레이저 조사부 (12), 및 도시되지 않은 제어부를 구비하고 있다.
레이저 조사부 (12) 는, 레이저 전사부 (10) 에 고정시켜 형성된다. 본 실시형태에 있어서는, 라인상의 레이저 광 (11) 을 조사하여, Y 축 방향으로 나열된 반도체 칩 (1) 을 동시에 레이저 리프트 오프시킨다. 또, 레이저 조사부 (12) 에 근접한 위치에 도시되지 않은 카메라가 형성되어 있다. 이 카메라는, 전사 기판 또는 피전사 기판의 위치를 인식하고, 피전사 기판 유지부 (14) 를 X 축, Y 축, 또는 θ 방향 (Z 축 방향을 회전의 중심으로 하는 중심 방향) 으로 이동시켜 얼라인먼트를 실시한다.
또, 전사 기판 유지부 (13) 는 개구를 갖고, 전사 기판 유지부 (13) 에 유지된 전사 기판에 이 개구를 통해서 레이저 조사부 (12) 로부터 발해진 레이저 광 (11) 을 맞힐 수 있다.
이 레이저 조사부 (10) 에서는, 제 1 전사 공정 및 제 2 전사 공정이 실시되지만, 제 1 전사 공정과 같이 전사 기판 (캐리어 기판 (2)) 에 유지된 반도체 칩 (1) 과 피전사 기판 (제 1 점착 시트 (4a)) 사이에 간극을 갖지 않고 전사를 실시하는 경우에는, 피전사 기판 유지부 (14) 를 Z 축 방향으로 이동시켜, 전사 기판 유지부 (13) 에 유지된 캐리어 기판 (2) 의 반도체 칩 (1) 과, 피전사 기판 유지부 (14) 에 유지된 제 1 점착 시트 (4a) 를 접촉시킨다. 그리고, 전사 기판 유지부 (13) 와 피전사 기판 유지부 (14) 를 X 축 방향으로 동일한 속도로 이동시키면서 소정의 시간마다 레이저 조사부 (12) 로부터 레이저 광 (11) 을 단속 (斷續) 적으로 조사함으로써 캐리어 기판 (2) 으로부터 제 1 점착 시트 (4a) 로의 전사를 완료시킨다.
또한, 이것 대신에, 캐리어 기판 (2) 이 첩부된 제 1 점착 시트 (4a) 를 피전사 기판 유지부 (14) 에 유지시키고, 피전사 기판 유지부 (14) 만 X 축 방향으로 이동시키면서 소정의 시간마다 레이저 조사부 (12) 로부터 레이저 광 (11) 을 단속적으로 조사하는 형태를 취해도 된다.
또한, 본 설명에서는, 피전사 기판 유지부 (14) 와 같이 제 1 전사 공정에 있어서 제 1 점착 시트 (4a) 를 유지하는 역할을 하는 부재를 제 1 점착 시트 유지부라고 부른다.
한편, 도 3(a), (b) 에 나타낸 제 2 전사 공정과 같이 전사 기판 (제 1 점착 시트 (4a)) 에 유지된 반도체 칩 (1) 과 피전사 기판 (제 2 점착 시트 (4b)) 사이에 간극을 가지고 전사를 실행하는 경우에는, 제 1 점착 시트 (4a) 를 유지한 전사 기판 유지부 (13) 가 X 축 방향으로 이동하거나, 또는 제 2 점착 시트 (4b) 를 유지한 피전사 기판 유지부 (14) 가, X 축 방향, Y 축 방향, 또는 θ 방향 중 적어도 일 방향으로 이동하여 얼라인먼트하는 것이 가능해진다.
그리고, 얼라인먼트 후에 전사 기판 유지부 (13) 와 피전사 기판 유지부 (14) 를 X 축 방향으로 이동시키고, 소정의 시간마다 레이저 조사부 (12) 로부터 레이저 광 (11) 을 단속적으로 조사함으로써 제 1 점착 시트 (4a) 에 첩부된 반도체 칩 (1) 을 박리시키고, 피전사 기판 유지부 (14) 에 유지된 제 2 점착 시트 (4b) 를 향해 탄성 지지함으로써 전사된다. 이 경우에는, 레이저 전사부 (10) 내를 진공화부에 의해 진공 환경으로 함으로써, 탄성 지지된 반도체 칩 (1) 이 공기 저항의 영향을 받지 않아 위치 어긋남을 방지할 수 있다.
또, 전사 기판 유지부 (13) 와 피전사 기판 유지부 (14) 사이의 상대 이동 속도를 변화시킴으로써, 전술한 바와 같이 제 2 점착 시트 (4b) 에 착탄하는 반도체 칩 (1) 의 간격을 조절할 수 있다.
또한, 본 설명에서는, 피전사 기판 유지부 (14) 와 같이, 반도체 칩 (1) 의 제 1 면을 받는 제 2 점착 시트 (4b) 를 유지하는 역할을 갖는 부재를, 제 2 점착 시트 유지부라고 부른다. 즉, 본 실시형태에서는 피전사 기판 유지부 (14) 는 제 1 점착 시트 유지부 및 제 2 점착 시트 유지부를 겸하고 있다.
또한, 본 실시형태에 있어서는, 피전사 기판 유지부 (14) 가 X 축 방향, Y 축 방향, Z 축 방향, 및 θ 방향으로 이동 가능하게 구성했지만, 반드시 이것에 한정되는 것은 아니고, 형편에 따라 적절히 변경이 가능하다. 예를 들어, 회전 얼라인먼트가 불필요하면, θ 방향의 이동은 필요가 없고, 또, 전사 기판과 피전사 기판의 간격을 변경할 필요가 없으면 Z 축 방향의 이동은 필요가 없다. 또, 전사 기판 유지부 (13) 를 Y 축 방향으로 이동 가능하게 해도 된다.
다음으로, 점착 시트 재치부 (20) 의 상세를 도 9 에 나타낸다.
점착 시트 재치부 (20) 는, 제 1 점착 시트 재치부 (21) 와 제 2 점착 시트 재치부 (22), 및 도시되지 않은 제어부를 갖고 있다.
제 1 점착 시트 재치부 (21) 의 상면은, 제 1 점착 시트 (4a) 를 진공 흡착 가능하고, 또, 로봇 핸드 (40) 가 진입 가능한 홈부가 형성되어 있고, 제 1 전사 공정이 실시되기 전의 제 1 점착 시트 (4a) 나, 레이저 전사부 (10) 에 의해 반도체 칩 (1) 이 첩부된 제 2 전사 공정이 실시되기 전의 제 1 점착 시트 (4a) 가 로봇 핸드 (40) 에 의해 반송되고, 점착막 (3a) 을 위로 하여 제 1 점착 시트 재치부 (21) 의 상면에 임시 재치된다.
제 2 점착 시트 재치부 (22) 의 상면은, 제 2 점착 시트 (4b) 를 진공 흡착 가능하고, 또, 로봇 핸드 (40) 가 진입 가능한 홈부가 형성되어 있고, 제 2 전사 공정이 실시되기 전의 제 2 점착 시트 (4b) 나, 레이저 전사부 (10) 에 의해 반도체 칩 (1) 이 첩부된 실장 공정이 실시되기 전의 제 2 점착 시트 (4b) 가 로봇 핸드 (40) 에 의해 반송되고, 점착막 (3b) 을 위로 하여 제 2 점착 시트 재치부 (22) 의 상면에 임시 재치된다.
또, 본 실시형태에서는, 제 1 점착 시트 재치부 (21) 는 히터 (23) 를 갖고 있고, 제 1 점착 시트 재치부 (21) 의 상면의 온도를 제어하는 것이 가능하게 되어 있다. 그리고, 반도체 칩 (1) 이 첩부된 제 1 점착 시트 (4a) 가 제 1 점착 시트 재치부 (21) 의 상면에 재치된 상태에 있어서 히터 (23) 가 가열함으로써, 제 1 점착 시트 (4a) 의 점착막 (3a) 의 점착력이 저하된다. 즉, 상기 서술한 실장 방법에 있어서의 점착력 저감 공정이 실시된다. 또한, 본 실시형태의 점착 시트 재치부 (21) 및 히터 (23) 와 같이 제 1 점착 시트 (4a) 의 점착력을 저하시키는 부재를 본 설명에서는 점착력 저감부라고 부른다.
다음으로, 실장부 (30) 의 상세를 도 10 에 나타낸다.
실장부 (30) 는, 재치대 (31), 헤드 (32), 및 2 시야 광학계 (33) 를 구비하고, 또, 도시되지 않은 제어부를 구비하고 있다.
재치대 (31) 는, 회로 기판 (6) 을 재치하여 진공 흡착에 의해 움직이지 않도록 유지할 수 있고, XY 스테이지에 의해 X, Y 축 방향으로 이동 가능하게 구성되어 있다.
또, 본 실시형태에서는 재치대 (31) 는 히터 (34) 를 갖고, 제어부에 의해 재치대 (31) 의 표면의 온도 (≒ 재치대 (31) 에 재치된 회로 기판 (6) 의 온도) 를 제어하는 것이 가능하다. 또, 재치대 (31) 에는 도시되지 않은 온도계가 형성되고, 이 온도계에 의해 계측된 재치대 (31) 의 온도를 피드백하여 온도 제어를 실시하는 것이 가능하다.
헤드 (32) 는 선단부가 대략 평탄면이고, 1 이상의 흡착공을 가지며, 실장 공정시에 제 2 점착 시트 (4b) 의 반도체 칩 (1) 이 전사되어 있지 않은 측의 면을 흡착 유지한다. 또, 헤드 (32) 는 Z 축 방향으로 이동 가능하고, 재치대 (31) 에 유지된 회로 기판 (6) 과 헤드 (32) 가 유지하고 있는 제 2 점착 시트 (4b) 에 전사되어 있는 반도체 칩 (1) 의 범프를 접촉시켜, 가압한다. 또, 헤드 (32) 는 히터 (35) 를 갖고, 제어부에 의해 헤드 (32), 특히 선단부의 온도를 제어하는 것이 가능하다. 또, 헤드 (32) 에는 도시되지 않은 온도계가 형성되고, 이 온도계에 의해 계측된 헤드 (32) 의 온도를 피드백하여 온도 제어를 실시하는 것이 가능하다.
또, 헤드 (32) 는 θ 방향 (Z 축 방향을 회전의 중심으로 하는 중심 방향) 으로 이동 가능하게 구성되고, 재치대 (31) 의 X, Y 축 방향으로의 이동과 헤드 (32) 의 Z 축, θ 방향의 이동과 연동시킴으로써, 회로 기판 (6) 상의 소정 위치에 반도체 칩 (1) 을 열압착하여, 실장할 수 있다.
여기서, 본 실시형태에서는 히터 (34) 및 히터 (35) 를 동시에 제어하여, 실장 공정 중에 재치대 (31) 의 표면의 온도와 헤드 (32) 의 선단부의 온도 (≒ 제 2 점착 시트 (4b) 의 온도) 가 항상 동등해지도록 하고 있다. 이렇게 함으로써, 전술한 바와 같이, 실장 공정 중에 회로 기판 (6) 과 제 2 점착 시트 (4b) 가 열 팽창하였다고 해도, 제 2 점착 시트 (4b) 의 반도체 칩 (1) 과 접촉하는 지점과 회로 기판 (6) 상에서 반도체 칩 (1) 의 범프가 접합되어 있는 지점의 지점과의 상대 위치에 변화가 잘 생기지 않아, 고정밀도의 실장을 안정적으로 실시할 수 있다.
또한, 본 실시형태에 있어서는, 헤드 (32) 가 Z 축, θ 방향으로 이동하고, 재치대 (31) 는 X, Y 축 방향으로 이동하도록 구성했지만, 반드시 이것에 한정되지 않고, 장치의 형편에 따라 적절히 변경이 가능하다. 예를 들어, 헤드 (32) 가 X 축, Y 축, θ 방향으로 이동하고, 재치대 (31) 는 Z 축 방향으로 이동하는 구성으로 해도 된다. 또, θ 방향의 이동 기구는 필요가 없으면 생략하는 것이 가능하다. 예를 들어, 반도체 칩 (1) 및 회로 기판 (6) 의 위치에 회전 어긋남이 없는 경우에는 θ 방향의 이동 기구는 생략할 수 있다.
2 시야 광학계 (33) 는, 재치대 (31) 에 회로 기판 (6) 이 재치되어 있을 때에 헤드 (32) 와 회로 기판 (6) 사이에 진입하여 쌍방의 화상을 촬상할 수 있다. 촬상된 각 화상은, 제어부에서 화상 처리되어 각각의 위치 어긋남을 인식한다. 그리고, 제어부는, 이 위치 어긋남을 고려하여, 각 반도체 칩 (1) 이 회로 기판 (6) 상의 소정의 위치에 접촉하여 접합되도록 제어함으로써, 반도체 칩 (1) 을 X, Y 축 방향으로 고정밀도로 실장한다.
이상에 서술한 실장 장치 (100) 에 의해, 본 발명에 있어서의 실장 방법을 실행할 수 있다.
이상의 실장 방법 및 실장 장치에 의해, 반도체 칩을 고정밀도로 안정적으로 회로 기판에 실장하는 것이 가능하다.
여기서, 본 발명의 실장 방법 및 실장 장치는, 이상에서 설명한 형태에 한정되지 않고 본 발명의 범위 내에 있어서 다른 형태의 것이어도 된다. 예를 들어, 상기 설명에서는, 제 1 전사 공정 및 제 3 전사 공정은 진공 환경하에서 실시되고 있지만, 대기 중에서 실시되어도 된다.
1 : 반도체 칩
2 : 캐리어 기판
3a : 점착막
3b : 점착막
4a : 제 1 점착 시트
4b : 제 2 점착 시트
5 : 전사층
6 : 회로 기판
10 : 레이저 전사부
11 : 레이저 광
12 : 레이저 조사부
13 : 전사 기판 유지부
14 : 피전사 기판 유지부
20 : 점착 시트 재치부
21 : 제 1 점착 시트 재치부
22 : 제 2 점착 시트 재치부
23 : 히터
30 : 실장부
31 : 재치대
32 : 헤드
33 : 2 시야 광학계
34 : 히터
35 : 히터
40 : 로봇 핸드
100 : 실장 장치

Claims (6)

  1. 캐리어 기판에 제 1 면이 유지된 다이싱 후의 반도체 칩을 회로 기판에 실장하는 실장 방법으로서,
    상기 반도체 칩의 상기 제 1 면과 반대측의 면인 제 2 면측에 제 1 점착 시트를 준비하고, 상기 캐리어 기판을 투과시켜 상기 반도체 칩의 상기 제 1 면에 레이저를 조사함으로써, 상기 반도체 칩이 상기 캐리어 기판으로부터 박리되어 상기 제 1 점착 시트에 첩부되도록 상기 반도체 칩을 상기 제 1 점착 시트에 전사시키는 제 1 전사 공정과,
    상기 반도체 칩의 상기 제 1 면측에 제 2 점착 시트를 준비하고, 상기 제 1 점착 시트를 투과시켜 상기 반도체 칩의 상기 제 2 면에 레이저를 조사함으로써, 상기 반도체 칩이 상기 제 1 점착 시트로부터 박리되어 상기 제 2 점착 시트에 첩부되도록 상기 반도체 칩을 상기 제 2 점착 시트에 전사시키는 제 2 전사 공정과,
    헤드가 상기 제 2 점착 시트의 상기 반도체 칩이 전사되어 있지 않은 측의 면을 유지하고, 당해 헤드를 개재하여 상기 반도체 칩과 상기 회로 기판을 열압착시킴으로써 상기 반도체 칩을 상기 회로 기판에 실장하는 실장 공정을 순차 실행하는 것을 특징으로 하는 실장 방법.
  2. 제 1 항에 있어서,
    상기 제 1 전사 공정과 상기 제 2 전사 공정 사이에, 상기 제 1 점착 시트의 점착력을 저감시키는 점착력 저감 공정을 갖는 것을 특징으로 하는, 실장 방법.
  3. 제 2 항에 있어서,
    상기 점착력 저감 공정은, 상기 제 1 점착 시트 및 상기 반도체 칩을 가열함으로써 점착력을 저감시키는 것을 특징으로 하는, 실장 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 헤드의 상기 제 2 점착 시트와 접촉하는 면의 열 팽창 계수, 상기 제 2 점착 시트의 열 팽창 계수, 및 상기 회로 기판의 상기 반도체 칩이 실장되는 면의 열 팽창 계수는 동등하고, 상기 실장 공정에서는, 상기 제 2 점착 시트의 온도와 상기 회로 기판의 상기 반도체 칩이 전사되는 면의 온도가 항상 동등해지도록 온도 제어하는 것을 특징으로 하는, 실장 방법.
  5. 제 4 항에 있어서,
    상기 헤드의 상기 제 2 점착 시트와 접촉하는 면의 재료, 상기 제 2 점착 시트의 재료, 및 상기 회로 기판의 상기 반도체 칩이 실장되는 면의 재료는 동일한 것을 특징으로 하는, 실장 방법.
  6. 캐리어 기판에 제 1 면이 유지된 다이싱 후의 반도체 칩을 재치대에 재치된 회로 기판에 실장하는 실장 장치로서,
    상기 반도체 칩의 상기 제 1 면과 반대측의 면인 제 2 면을 첩부하는 제 1 점착 시트를 유지하는 제 1 점착 시트 유지부와,
    상기 반도체 칩의 상기 제 1 면을 받는 제 2 점착 시트를 유지하는 제 2 점착 시트 유지부와,
    상기 제 1 점착 시트를 투과시켜 상기 반도체 칩의 상기 제 2 면에 레이저를 조사하는 레이저 조사부와,
    상기 반도체 칩이 유지된 상기 제 2 점착 시트를 유지하고, 재치대에 재치된 상기 회로 기판에 대해 상기 반도체 칩을 가압 및 가열하는 것이 가능한 헤드를 갖는 것을 특징으로 하는, 실장 장치.
KR1020207017341A 2017-12-22 2018-11-14 실장 방법 및 실장 장치 KR102614211B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017246966A JP6990577B2 (ja) 2017-12-22 2017-12-22 実装方法および実装装置
JPJP-P-2017-246966 2017-12-22
PCT/JP2018/042178 WO2019123901A1 (ja) 2017-12-22 2018-11-14 実装方法および実装装置

Publications (2)

Publication Number Publication Date
KR20200097278A KR20200097278A (ko) 2020-08-18
KR102614211B1 true KR102614211B1 (ko) 2023-12-14

Family

ID=66992616

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207017341A KR102614211B1 (ko) 2017-12-22 2018-11-14 실장 방법 및 실장 장치

Country Status (4)

Country Link
JP (1) JP6990577B2 (ko)
KR (1) KR102614211B1 (ko)
CN (1) CN111512423B (ko)
WO (1) WO2019123901A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022209079A1 (ja) * 2021-03-30 2022-10-06 東レエンジニアリング株式会社 被転写基板および転写装置
WO2023062671A1 (ja) * 2021-10-11 2023-04-20 株式会社レゾナック 電子部品装置の製造方法、電子部品の実装方法及び緩衝シート

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010036305A1 (en) 2008-09-24 2010-04-01 Eastman Kodak Company Method for assembling integrated circuits involving a release member.
JP2010251360A (ja) 2009-04-10 2010-11-04 Sony Corp 表示装置の製造方法および表示装置
JP2015500561A (ja) 2011-11-18 2015-01-05 ルクスビュー テクノロジー コーポレイション マイクロデバイス転写ヘッドのヒータアセンブリ及びマイクロデバイスを転写する方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3959988B2 (ja) 2001-06-27 2007-08-15 ソニー株式会社 素子の転写方法
JP2003077940A (ja) 2001-09-06 2003-03-14 Sony Corp 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP2004311576A (ja) * 2003-04-03 2004-11-04 Toshiba Corp 半導体装置の製造方法
JP4396754B2 (ja) 2007-07-11 2010-01-13 ソニー株式会社 配線への素子の電気的接続方法及び発光素子組立体の製造方法
JP5444798B2 (ja) 2009-04-10 2014-03-19 ソニー株式会社 素子の移載方法
WO2011070855A1 (ja) * 2009-12-11 2011-06-16 シャープ株式会社 半導体装置の製造方法および半導体装置
JP6149277B2 (ja) 2011-03-30 2017-06-21 ボンドテック株式会社 電子部品実装方法、電子部品実装システムおよび基板
JP2013191781A (ja) * 2012-03-14 2013-09-26 Fuji Electric Co Ltd 半導体製造装置および半導体製造装置の制御方法
CN106796893B (zh) * 2014-08-29 2019-09-20 住友电木株式会社 半导体装置的制造方法和半导体装置
US20160144608A1 (en) 2014-11-23 2016-05-26 Mikro Mesa Technology Co., Ltd. Method for transferring device
JP6738591B2 (ja) * 2015-03-13 2020-08-12 古河電気工業株式会社 半導体ウェハの処理方法、半導体チップおよび表面保護テープ
EP3221903B1 (en) 2015-07-14 2019-06-19 Goertek Inc Transferring method of micro-led, and manufacturing method of micro-led device
US9337098B1 (en) * 2015-08-14 2016-05-10 Semiconductor Components Industries, Llc Semiconductor die back layer separation method
JP6524553B2 (ja) * 2016-05-30 2019-06-05 パナソニックＩｐマネジメント株式会社 素子チップの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010036305A1 (en) 2008-09-24 2010-04-01 Eastman Kodak Company Method for assembling integrated circuits involving a release member.
JP2010251360A (ja) 2009-04-10 2010-11-04 Sony Corp 表示装置の製造方法および表示装置
JP2015500561A (ja) 2011-11-18 2015-01-05 ルクスビュー テクノロジー コーポレイション マイクロデバイス転写ヘッドのヒータアセンブリ及びマイクロデバイスを転写する方法

Also Published As

Publication number Publication date
CN111512423A (zh) 2020-08-07
JP2019114660A (ja) 2019-07-11
WO2019123901A1 (ja) 2019-06-27
KR20200097278A (ko) 2020-08-18
CN111512423B (zh) 2023-05-12
JP6990577B2 (ja) 2022-01-12

Similar Documents

Publication Publication Date Title
CN109791959B (zh) 转移方法、安装方法、转移装置以及安装装置
US11018112B2 (en) Bonding method of semiconductor chip and bonding apparatus of semiconductor chip
JP2018032740A (ja) 実装方法および実装装置
US11495571B2 (en) Mounting method and mounting device
WO2018061896A1 (ja) 転写方法、実装方法、転写装置、及び実装装置
KR102614211B1 (ko) 실장 방법 및 실장 장치
KR20150013899A (ko) 실장 방법
CN111243999B (zh) 微元件的转移装置及转移方法
JP6916104B2 (ja) 実装方法および実装装置
JP6817826B2 (ja) 実装方法および実装装置
JP7152330B2 (ja) 保持装置、転写装置および転写方法
JP7463153B2 (ja) 実装方法および実装装置
US20220093423A1 (en) Reusable die catch materials, reusable die release materials, related die transfer systems, and methods of using the same
US20110309057A1 (en) Laser heating apparatus for metal eutectic bonding
CN113436988A (zh) 芯片贴装装置、剥离夹具以及半导体器件的制造方法
CN115039213A (zh) 用于传递构件的方法和装置
JP2009295741A5 (ko)
KR20220158219A (ko) 실장 방법, 실장 장치, 및 전사 장치
CN117637584A (zh) 拾取装置
CN116472603A (zh) 可再利用的管芯捕捉材料、可再利用的管芯释放材料、相关的管芯转移系统及其使用方法
WO2015105149A1 (ja) 半導体装置の実装方法および実装装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant