JP2019114660A - 実装方法および実装装置 - Google Patents

実装方法および実装装置 Download PDF

Info

Publication number
JP2019114660A
JP2019114660A JP2017246966A JP2017246966A JP2019114660A JP 2019114660 A JP2019114660 A JP 2019114660A JP 2017246966 A JP2017246966 A JP 2017246966A JP 2017246966 A JP2017246966 A JP 2017246966A JP 2019114660 A JP2019114660 A JP 2019114660A
Authority
JP
Japan
Prior art keywords
adhesive sheet
semiconductor chip
mounting
circuit board
head
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017246966A
Other languages
English (en)
Other versions
JP6990577B2 (ja
Inventor
豊治 寺田
Toyoji Terada
豊治 寺田
新井　義之
Yoshiyuki Arai
義之 新井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toray Engineering Co Ltd
Original Assignee
Toray Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toray Engineering Co Ltd filed Critical Toray Engineering Co Ltd
Priority to JP2017246966A priority Critical patent/JP6990577B2/ja
Priority to KR1020207017341A priority patent/KR102614211B1/ko
Priority to CN201880082929.XA priority patent/CN111512423B/zh
Priority to PCT/JP2018/042178 priority patent/WO2019123901A1/ja
Publication of JP2019114660A publication Critical patent/JP2019114660A/ja
Application granted granted Critical
Publication of JP6990577B2 publication Critical patent/JP6990577B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)
  • Wire Bonding (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】半導体チップを高精度に安定して回路基板に実装することができる実装方法および実装装置を提供する。【解決手段】半導体チップの第１の面と反対側の面である第２の面側に第１の粘着シートを準備し、キャリア基板を透過させて半導体チップの第１の面にレーザを照射することにより、半導体チップがキャリア基板から剥離して第１の粘着シートに貼付けられるように半導体チップを第１の粘着シートへ転写させる第１の転写工程と、第１の粘着シートを透過させて半導体チップの第２の面にレーザを照射することにより、半導体チップが第１の粘着シートから剥離して第２の粘着シートに転写させる第２の転写工程と、ヘッドが第２の粘着シートの半導体チップが転写されていない側の面を保持し、ヘッドを介して半導体チップと回路基板とを熱圧着させることにより半導体チップを回路基板に実装する実装工程と、を順次実行する。【選択図】図７

Description

本発明は、半導体チップを高精度に安定して実装する実装方法および実装装置に関するものである。
半導体チップは、コスト低減のために小型化し、小型化した半導体チップを高精度に実装するための取組みが行われている。特に、ディスプレイに用いられるＬＥＤはマイクロＬＥＤと呼ばれる５０ｕｍ×５０ｕｍ以下の半導体チップを数ｕｍの精度で高速に実装することが求められている。
特許文献１には、マイクロＬＥＤからなる半導体チップとサファイヤからなるキャリア基板との間にインジウムからなる接着層が設けられることにより半導体チップの実装面がキャリア基板に接着されており、加熱したヘッドで半導体チップを吸着することによりヘッドからの熱で接着層を溶融、半導体チップを剥離させた後、半導体チップを回路基板に実装する構成が記載されている。
特許第５７８３４８１号公報
しかしながら、特許文献１記載の実装方法は、半導体チップに接着層が残るおそれがあり、その接着層の量のばらつきにより安定した実装が困難であるという問題があった。
本発明は、上記問題点を解決して、半導体チップを高精度に安定して回路基板に実装する実装方法および実装装置を提供することを課題とする。
上記課題を解決するために本発明の実装方法は、キャリア基板に第１の面を保持されたダイシング後の半導体チップを回路基板に実装する実装方法であって、前記半導体チップの前記第１の面と反対側の面である第２の面側に第１の粘着シートを準備し、前記キャリア基板を透過させて前記半導体チップの前記第１の面にレーザを照射することにより、前記半導体チップが前記キャリア基板から剥離して前記第１の粘着シートに貼付けられるように前記半導体チップを前記第１の粘着シートへ転写させる第１の転写工程と、前記半導体チップの前記第１の面側に第２の粘着シートを準備し、前記第１の粘着シートを透過させて前記半導体チップの前記第２の面にレーザを照射することにより、前記半導体チップが前記第１の粘着シートから剥離して前記第２の粘着シートに貼付けられるように前記半導体チップを前記第２の粘着シートへ転写させる第２の転写工程と、ヘッドが前記第２の粘着シートの前記半導体チップが転写されていない側の面を保持し、当該ヘッドを介して前記半導体チップと前記回路基板とを熱圧着させることにより前記半導体チップを前記回路基板に実装する実装工程と、を順次実行することを特徴としている。
この実装方法により、接着層を用いずに半導体チップを回路基板へ実装するため、半導体チップの回路基板と対向する面に余計なものが残存することなく実装が可能であり、高精度に安定して回路基板に実装することができる。
また、前記第１の転写工程と前記第２の転写工程との間に、前記第１の粘着シートの粘着力を低減させる粘着力低減工程を有すると良い。
こうすることにより、第２の転写工程を容易に行うことができる。
また、前記粘着力低減工程は、前記第１の粘着シート及び前記半導体チップを加熱することにより粘着力を低減させると良い。
こうすることにより、容易に第１の粘着シートの粘着力を低減させることができる。
また、前記ヘッドの前記第２の粘着シートと接触する面の熱膨張係数、前記第２の粘着シートの材料、および前記回路基板の前記半導体チップが実装される面の熱膨張係数は同等であり、前記実装工程では、前記第２の粘着シートの温度と前記回路基板の前記半導体チップが転写される面の温度が常に等しくなるように温度制御すると良い。
こうすることにより、実装工程中に回路基板と第２の粘着シートとが熱膨張係数の差により位置ずれして半導体チップが回路基板から剥がされることを防ぐことができる。
また、前記ヘッドの前記第２の粘着シートと接触する面の材料、前記第２の粘着シートの材料、および前記回路基板の前記半導体チップが実装される面の材料は同一であると良い。
こうすることにより、実装工程中に回路基板と第２の粘着シートとが位置ずれすることをより防ぐことができる。
また、上記課題を解決するために本発明の実装装置は、キャリア基板に第１の面を保持されたダイシング後の半導体チップを載置台に載置された回路基板に実装する実装装置であって、前記半導体チップの前記第１の面と反対側の面である第２の面を貼付ける第１の粘着シートを保持する第１の粘着シート保持部と、前記半導体チップの前記第１の面を受ける第２の粘着シートを保持する第２の粘着シート保持部と、レーザを照射するレーザ照射部と、前記半導体チップが保持された前記第２の粘着シートを保持し、載置台に載置された前記回路基板に対して前記半導体チップを加圧および加熱することが可能なヘッドと、を有することを特徴としている。
この実装装置により、接着層を用いずに半導体チップを回路基板へ実装するため、半導体チップの回路基板と対向する面に余計なものが残存することなく実装が可能であり、高精度に安定して回路基板に実装することができる。
本発明の実装方法および実装装置により、半導体チップを高精度に安定して回路基板に実装することができる。
本発明における実装方法の第１の転写工程を説明する図である。 本発明における実装方法の粘着力低減工程を説明する図である。 本発明における実装方法の第２の転写工程を説明する図である。 別の実施形態における第２の転写工程を説明する図である。 本発明における実装方法の実装工程を説明する図である。 実装工程における失敗例を説明する図である。 本発明における実装装置を説明する図である。 本発明における実装装置のうち、レーザ転写部を説明する図である。 本発明における実装装置のうち、粘着シート載置部部を説明する図である。 本発明における実装装置のうち、実装部を説明する図である。
本発明の実装方法について、図１〜図５を参照して説明する。図１は、本発明における実装方法の第１の転写工程を説明する図である。図２は、本発明における実装方法の粘着力低減工程を説明する図である。図３は、本発明における実装方法の第２の転写工程を説明する図である。図４は、別の実施形態における第２の転写工程を説明する図である。図５は、本発明における実装方法の実装工程を説明する図である。
なお、本発明において、半導体チップのもつ２つの主面のうち、キャリア基板に保持された面を第１の面とし、第１面と反対側の面を第２の面と定義し、第２の面にはバンプが形成されており、回路基板に接合されるものとする。
まず、本発明の実装方法における第１の転写工程について、図１を参照して説明する。図１（ａ）は、キャリア基板２に第１の面が保持されたダイシング後の複数の半導体チップ１を示している。キャリア基板２は図１の奥行き方向にも広がっていて円形又は四角形を有しており、シリコン、ガリウムヒ素、サファイヤ等からなっている。また、半導体チップ１もキャリア基板２の広がりに沿って２次元に複数個（数百個〜数万個）が配列されている。マイクロＬＥＤと呼ばれる小型の半導体チップ１では、５０ｕｍ×５０ｕｍ以下のサイズであり、このサイズにダイシング幅を加えたピッチで配列されている。このような小型の半導体チップ１は、高精度（例えば、１ｕｍ以下の精度）で回路基板６に実装することが求められている。本実施形態における半導体チップ１は、事前に各半導体チップ１を検査し不良の半導体チップを除去している。具体的には、後述のレーザリフトオフの場合よりも強いレーザ光を照射し、不良チップを焼失させている。また、半導体チップ１の第２の面にはバンプが形成されている。
図１（ｂ）は、半導体チップ１のキャリア基板２に保持された面である第１の面と反対側の面である第２の面を第１の粘着シート４ａに貼付ける第１の粘着シート貼付け工程を示している。第１の粘着シート４ａは、まず後述の第１の粘着シート載置部２１に真空吸着により保持されており、半導体チップ１を貼付ける面には粘着膜３ａが形成されている。本実施形態における粘着膜３ａは常温では粘着性を有するが、加熱することによって粘着力が低減する特性を有している。この第１の粘着シート貼付け工程では、後述するロボットハンド４０で半導体チップ１を保持したキャリア基板２を吸着、ハンドリングして、第１の粘着シート載置部２１に保持された第１の粘着シート４ａの粘着膜３ａ上に半導体チップ１の第２の面を貼付ける。
次に、上記の通りキャリア基板ごと半導体チップ１が貼付けられた第１の粘着シート４ａに対し、キャリア基板除去工程を実行する。キャリア基板除去工程では、レーザリフトオフと呼ばれる方法により半導体チップ１をキャリア基板２から剥離させて除去する。例えば、マイクロＬＥＤにおいては、キャリア基板２にエキシマレーザを照射することにより、キャリア基板２を透過させて半導体チップ１の第１の面にレーザ光１１が照射され、半導体チップ１であるマイクロＬＥＤのＧａＮ層の一部をＧａとＮに分解させてサファイヤからなるキャリア基板２から半導体チップ１を剥離させる。全ての半導体チップ１にレーザ光１１が照射されたキャリア基板２は、キャリア基板２が真空吸着されたロボットハンド４０を第１の粘着シート４ａから離間させることにより、除去する。
このように第１の粘着シート貼付け工程とキャリア基板除去工程とを経て、図１（ｃ）に示すように半導体チップ１はキャリア基板２から第１の粘着シート４ａに転写される。本説明では、半導体チップ１をキャリア基板２から第１の粘着シート４ａに転写する工程を第１の転写工程と呼ぶ。
なお、上記の説明では、第１の転写工程において半導体チップ１の第２の面を第１の粘着シート４ａに貼付けてからキャリア基板２の除去を行っているが、それに限らず、第１の粘着シート４ａが半導体チップ１の第２の面から若干離間した位置に準備された状態の下、キャリア基板２にレーザを照射した際にマイクロＬＥＤのＧａＮ層の一部がＧａとＮに分解することで生じる推進力により半導体チップ１が付勢され、キャリア基板２から第１の粘着シート４ａへ飛行して第１の粘着シート４ａへ貼り付くようにしても良い。なお、この場合は真空環境下でキャリア基板２からの半導体チップ１の剥離を実施することにより、空気抵抗の影響無くまっすぐに半導体チップ１を第１の粘着シート４ａへ飛行させ、粘着シート４ａ上での半導体チップ１の位置ずれを防ぐことが可能である。
また、本実施形態においては、キャリア基板除去工程にてキャリア基板２にレーザ光を照射してレーザリフトオフにより半導体チップ１からキャリア基板２を剥離して除去するようにしたが、必ずしもこれに限定されず適宜変更が可能である。例えば、キャリア基板２を半導体チップ１が設けられている側と反対側から削り落として除去するようにしてもよい。これは、バックグラインドと呼ばれ、特に赤色ＬＥＤの場合にはレーザリフトオフが適用できないのでこのバックグラインドの手法が用いられる。
続いて、図２に示す粘着力低減工程が実行される。粘着力低減工程では、第１の粘着シート４ａの粘着膜３ａが所定温度に加熱されることにより粘着膜３ａの粘着力が低減される。なお、本実施形態では、加熱によって粘着力が低減する特性を有する粘着膜３ａが使用されているため、粘着力低減工程では粘着膜３ａは加熱されるが、それに限らず、ＵＶ光など光の照射によって粘着力が変化する粘着膜３ａが使用されている場合は、粘着膜３ａに向かって光が照射されることによって粘着力低減工程が実施される。
一方、粘着力を低減させなくとも後述の第２の転写工程が実施可能であれば、必ずしも粘着力低減工程は必要としない。
また、粘着力低減工程において加熱によって第１の粘着シート４ａの粘着力を低減させる場合、第１の粘着シート４ａが熱膨張して半導体チップ１の配列間隔が広まった状態で第２の粘着シート４ｂに転写され、以降の工程が行われるおそれがある。この場合、回路基板６へ半導体チップ１が実装されたときに半導体チップ１の実装位置にずれが生じる可能性がある。それを防ぐために、第１の粘着シート４ａは、石英、ガラスなど熱膨張係数が小さい素材を材料とすると良い。また、加熱によって粘着力は低下するがその後冷却しても粘着力は戻らない素材を粘着膜３ａの材料とし、粘着力低減工程において第１の粘着シート４ａを加熱した後、第２の粘着シート４ｂへ半導体チップ１を転写する前に第１の粘着シート４ａを加熱前の温度まで冷却すると良い。
次に、図３（ａ）および（ｂ）に示す第２の転写工程を実行する。第２の転写工程では、図３（ａ）に示すように粘着膜３ａおよび半導体チップ１が下を向くように第１の粘着シート４ａを保持し、また、第１の粘着シート４ａの下方に粘着膜３ｂを有する第２の粘着シート４ｂを配置させる。
そして、図３（ａ）に速度ｖ１で示すようにレーザ光１１の照射部に対して第１の粘着シート４ａを相対移動させ、レーザ光１１の照射部の直下に半導体チップ１が来るタイミングでレーザ光１１が照射されることにより、レーザ光１１が第１の粘着シート４ａを透過して粘着膜３ａと半導体チップ１の第２の面との界面に到達し、半導体チップ１がレーザーリフトオフされる。具体的には、レーザ光１１の照射により粘着膜３ａからガスが発生し、このガスの発生によって半導体チップ１が付勢され、第１の粘着シート４ａから下方へ飛行する。また、半導体チップ１がＧａＮチップの場合は、レーザ光１１の照射によりＧａとＮが分解しＮ２が発生し、膨張する事でレーザーリフトオフされることが可能である。
このとき、図３（ａ）に速度ｖ２で示すように第２の粘着シート４ｂを第１の粘着シート４ａに対して相対移動させておくことにより、その相対移動速度に応じて図３（ｂ）に示すように任意の間隔で半導体チップ１を第２の粘着シート４ｂ上の粘着膜３ｂに着弾させることができ、第２の粘着シート４ｂに半導体チップ１が貼り付いた状態となる。こうすることにより、キャリア基板２上でダイシングされて第１の粘着シート４ａ上までは密に並んでいた半導体チップ１を任意の間隔で第２の粘着シート４ｂに配置することができる。たとえば、ＲＧＢといった３種の半導体チップを順に配列させるためには各種の半導体チップ１は少なくとも２チップ分以上の間隔を確保して後述の実装工程にて回路基板６上に配置する必要があるが、上記の転写方法によりそれが可能となる。
また、第２の粘着シート４ｂに転写された半導体チップ１は、第１の面が第２の粘着シート４ｂに対向している。
ここで、真空環境下でレーザーリフトオフを実施することにより、空気抵抗の影響無くまっすぐに半導体チップ１を第２の粘着シート４ｂへ飛行させ、第２の粘着シート４ｂ上での半導体チップ１の位置ずれを防ぐことが可能である。
なお、上記の通りレーザーリフトオフを実施するためには、第１の粘着シート４ａはレーザ光１１を透過させる素材を材料とする必要がある。具体的には、石英、ガラスなどを材料とすることが好ましい。また、第１の粘着シート４ａを薄いフィルム状にし、レーザ光１１を透過させるようにしても良い。
なお、図４（ａ）、（ｂ）は、第２の転写工程の別の実施形態である。図３（ａ）、（ｂ）に示したではレーザ照射部１２はライン状のレーザ光１１を照射するが、この実施形態では、スポット状のレーザ光を照射し、１回の照射では１つの半導体チップのみレーザーリフトオフさせる。そのレーザ光１１の照射位置をガルバノミラーを利用して変化させることにより、第２の粘着シート４ｂへ転写させる半導体チップ１のみを選択してレーザ光１１を照射させる。図４（ａ）はレーザ光１１の照射開始時点であり、図４（ｂ）は照射開始から所定時間が経過した時点であるが、第２の粘着シート４ｂへ転写させるべき半導体チップ１のみを選択してレーザ光１１を照射させることにより、図３（ａ）、（ｂ）の実施形態と同様に任意の間隔で半導体チップ１を第２の粘着シート４ｂへ転写することが可能である。
次に、図５（ａ）および（ｂ）に示す実装工程が実施される。実装工程では、図５（ａ）に示すように第２の粘着シート４ｂの半導体チップ１が転写されていない側の面を後述のヘッド３２が保持し、後述する載置台３１に載置された回路基板６と第２の粘着シート４ｂに保持された半導体チップ１とを対向させる。
そして、ヘッド３２が回路基板６に接近し、図５（ｂ）に示すように半導体チップ１の第２の面に設けられたバンプと回路基板６とを当接させ、さらに加圧する。
なお、本実施形態では、回路基板６の半導体チップ１が当接する面には転写層５が設けられており、半導体チップ１が転写層５上に当接した後、転写層５により半導体チップ１が保持される。
また、ヘッド３２にはヒータ３５が設けられており、半導体チップ１の加圧時にヒータ３５が作動して半導体チップ１が有するバンプが溶融する温度までヘッド３２の温度が上昇することにより、半導体チップ１のバンプが加熱されて溶融する。その結果、半導体チップ１が回路基板６に熱圧着されて強固に接合される。すなわち、半導体チップ１が回路基板６に実装される。
そして、ヘッド３２が第２の粘着シート４ｂを保持したまま回路基板６から離間することにより、半導体チップ１が第２の粘着シート４ｂから離れ、半導体チップ１の回路基板６への実装が完了する。
また、本実施形態では、図５（ｂ）のように１回の実装工程により複数の半導体チップ１の熱圧着を同時に行っている。特に半導体チップ１がマイクロＬＥＤの場合、１つの回路基板６に実装される半導体チップ１は数万個にも及ぶ。この場合、たとえばＦＨＤ（Ｆｕｌｌ Ｈｉｇｈ Ｄｅｆｉｎｉｔｉｏｎ）パネルでは１９２０×１０８０×３個の半導体チップ１が１つのパネルに配列されるが、全ての半導体チップ１を１つの第２の粘着シート４ｂに転写させてヘッド３２が保持し、一括して熱圧着することにより、実装にかかる時間を大幅に低減することができる。
ここで、本実施形態では、ヘッド３２の少なくとも第２の粘着シート４ｂと接触する面（ヘッド３２の先端）の熱膨張係数、第２の粘着シート４ｂの熱膨張係数、および回路基板６の半導体チップ１が実装される面の熱膨張係数が同等となるようにしている。また、ヘッド３２の先端、第２の粘着シート４ｂ、回路基板６の半導体チップ１が実装される面の材料が同一であることがさらに好ましい。具体的には、回路基板６の材料がガラスであった場合、ヘッド３２の先端の材料および第２の粘着シート４ｂの材料は回路基板６と同様にガラスが用いられる。また、回路基板６の材料が銅であった場合、ヘッド３２の先端の材料および第２の粘着シート４ｂの材料はＳＵＳ３０４が用いられる。この場合、銅の熱膨張係数は１６．８ｐｐｍであり、これに対しＳＵＳ３０４の熱膨張係数は１７．３ｐｐｍであり、その差は３％程度である。
そして、ヘッド３２だけでなく載置台３１にもヒータ３４が設けられており、実装工程が実施される間、ヘッド３２および第２の粘着シート４ｂの温度と回路基板６の半導体チップ１が実装される面の温度とが常に等しくなるようにヒータ３４およびヒータ３５が制御されている。こうすることにより、実装工程中に回路基板６とヘッド３２および第２の粘着シート４ｂとが熱膨張したとしても、第２の粘着シート４ｂの半導体チップ１と接触する箇所と回路基板６上で半導体チップ１のバンプが接合されている箇所との相対位置に変化が生じにくく、高精度な実装を安定して行うことができる。
仮に、図６のようにヘッド３２のみヒータ３５を有し、ヘッド３２と回路基板６との間に温度差が生じた場合、もしくはヘッド３２、第２の粘着シート４ｂ、および回路基板６のそれぞれの熱膨張係数との間に大きな差があった場合、それぞれの熱膨張後の寸法の差にもとづき第２の粘着シート４ｂの半導体チップ１と接触する箇所と回路基板６上で半導体チップ１のバンプが接合されている箇所との相対位置に変化が生じてしまう。
ここで、半導体チップ１のＺ軸方向の寸法には少なからずばらつきがあり、各半導体チップ１の第１の面において第２の粘着シート４ｂとの間で生じる摩擦力にもばらつきがある。このとき、摩擦力が比較的低い半導体チップ１では粘着シート４ｂの半導体チップ１と接触する面と回路基板６上で半導体チップ１のバンプが接合されている箇所との相対位置に変化が生じても粘着シート４ｂと半導体チップ１との間ですべりが生じ、その後問題無く熱圧着を行うことは可能であるが、摩擦力が比較的高い半導体チップ１ではその摩擦力がバンプの接合力より高くなり、上記相対位置の変化によって半導体チップ１は粘着シート４ｂの方に付いていってしまい、半導体チップ１の位置ずれ、剥がれが生じるおそれがある。
これに対し、ヘッド３２の先端、粘着シート４ｂ、および回路基板６の熱膨張係数を同等もしくは同一とし、実装工程の間、粘着シート４ｂと回路基板６の温度が常に等しくなるように温度制御することにより、半導体チップ１が回路基板６から剥がされることを防ぐことができる。
以上の実装方法により、半導体チップを高精度に安定して回路基板に実装することができる。
次に本発明における実装装置を図７に示す。
実装装置１００は、レーザ転写部１０、粘着シート載置部２０、および実装部３０を有しており、レーザ転写部１０により第１の転写工程および第２の転写工程が行われ、実装部３０により実装工程が行われる。また、第１の粘着シート４ａおよび第２の粘着シート４ｂは粘着シート載置部２０に仮置きされ、必要であればこの粘着シート載置部２０において粘着力低減工程が行われる。また、各装置間の基板（キャリア基板２、第１の粘着シート４ａ、第２の粘着シート４ｂ、回路基板６）の搬送は、１種類以上のロボットハンド４０により実施される。
レーザ転写部１０の詳細を図８に示す。
レーザ転写部１０は、図示しない真空化部を備え、全体を真空チャンバーとして真空環境にすることができる。また、レーザ転写部１０は、転写基板を保持しＸ軸方向に移動可能な転写基板保持部１３、転写基板保持部１３の下側にあって転写基板に隙間を有して対向するように被転写基板を保持し、Ｘ軸方向、Ｙ軸方向、Ｚ軸方向、及びθ方向に移動可能な被転写基板保持部１４、レーザ光１１を照射するレーザ照射部１２、および図示しない制御部を備えている。
レーザ照射部１２は、レーザ転写部１０に固定して設けられる。本実施形態においては、ライン状のレーザ光１１を照射し、Ｙ軸方向に並んだ半導体チップ１を同時にレーザリフトオフさせる。また、レーザ照射部１２に近接した位置に図示しないカメラが設けられている。このカメラは、転写基板又は被転写基板の位置を認識し、被転写基板保持部１４をＸ軸、Ｙ軸、又はθ方向（Ｚ軸方向を回転の中心とする中心方向）に移動させてアライメントを行う。
また、転写基板保持部１３は開口を有し、転写基板保持部１３に保持された転写基板へこの開口を介してレーザ照射部１２から発せられたレーザ光１１を当てることができる。
このレーザ照射部１０では、第１の転写工程および第２の転写工程が行われるが、第１の転写工程のように転写基板（キャリア基板２）に保持された半導体チップ１と被転写基板（第１の粘着シート４ａ）との間に隙間を有さずに転写を行う場合は、被転写基板保持部１４をＺ軸方向に移動させて、転写基板保持部１３に保持されたキャリア基板２の半導体チップ１と、被転写基板保持部１４に保持された第１の粘着シート４ａとを接触させる。そして、転写基板保持部１３と被転写基板保持部１４とをＸ軸方向に同じ速度で移動させながら所定の時間毎にレーザ照射部１２からレーザ光１１を断続して照射することによりキャリア基板２から第１の粘着シート４ａへの転写を完了させる。
なお、これに代わって、キャリア基板２が貼付けられた第１の粘着シート４ａを被転写基板保持部１４に保持させ、被転写基板保持部１４のみＸ軸方向に移動させながら所定の時間毎にレーザ照射部１２からレーザ光１１を断続して照射する形態をとっても良い。
なお、本説明では、被転写基板保持部１４のように第１の転写工程において第１の粘着シート４ａを保持する役割を果たす部材を第１の粘着シート保持部と呼ぶ。
一方、図３（ａ）、（ｂ）に示した第２の転写工程のように転写基板（第１の粘着シート４ａ）に保持された半導体チップ１と被転写基板（第２の粘着シート４ｂ）との間に隙間を有して転写を実行する場合は、第１の粘着シート４ａを保持した転写基板保持部１３がＸ軸方向に移動するか、又は第２の粘着シート４ｂを保持した被転写基板保持部１４が、Ｘ軸方向、Ｙ軸方向、又はθ方向の少なくとも一方向に移動してアライメントすることが可能となる。
そして、アライメント後に転写基板保持部１３と被転写基板保持部１４とをＸ軸方向に移動させ、所定の時間毎にレーザ照射部１２からレーザ光１１を断続して照射することにより第１の粘着シート４ａに貼り付いた半導体チップ１を剥離させ、被転写基板保持部１４に保持された第２の粘着シート４ｂに向かって付勢することによって転写される。この場合は、レーザ転写部１０内を真空化部によって真空環境とすることにより、付勢された半導体チップ１が空気抵抗の影響を受けず位置ずれを防止できる。
また、転写基板保持部１３と被転写基板保持部１４の間の相対移動速度を変化させることにより、前述の通り第２の粘着シート４ｂに着弾する半導体チップ１の間隔を調節することができる。
なお、本説明では、被転写基板保持部１４のように、半導体チップ１の第１の面を受ける第２の粘着シート４ｂを保持する役割を有する部材を、第２の粘着シート保持部と呼ぶ。すなわち、本実施形態では被転写基板保持部１４は第１の粘着シート保持部および第２の粘着シート保持部を兼ねている。
なお、本実施形態においては、被転写基板保持部１４がＸ軸方向、Ｙ軸方向、Ｚ軸方向、及びθ方向に移動可能に構成したが、必ずしもこれに限定されるものではなく、都合により適宜変更が可能である。例えば、回転アライメントが不要であれば、θ方向の移動は必要がなく、また、転写基板と被転写基板の間隔を変更する必要がなければＺ軸方向の移動は必要がない。また、転写基板保持部１３をＹ軸方向に移動可能としてもよい。
次に、粘着シート載置部２０の詳細を図９に示す。
粘着シート載置部２０は、第１の粘着シート載置部２１と第２の粘着シート載置部２２、および図示しない制御部を有している。
第１の粘着シート載置部２１の上面は、第１の粘着シート４ａを真空吸着可能であり、また、ロボットハンド４０が進入可能な溝部が設けられており、第１の転写工程が実施される前の第１の粘着シート４ａや、レーザ転写部１０により半導体チップ１が貼付けられた第２の転写工程が実施される前の第１の粘着シート４ａがロボットハンド４０により搬送され、粘着膜３ａを上にして第１の粘着シート載置部２１の上面に仮置きされる。
第２の粘着シート載置部２２の上面は、第２の粘着シート４ｂを真空吸着可能であり、また、ロボットハンド４０が進入可能な溝部が設けられており、第２の転写工程が実施される前の第２の粘着シート４ｂや、レーザ転写部１０により半導体チップ１が貼付けられた実装工程が実施される前の第２の粘着シート４ｂがロボットハンド４０により搬送され、粘着膜３ｂを上にして第２の粘着シート載置部２２の上面に仮置きされる。
また、本実施形態では、第１の粘着シート載置部２１はヒータ２３を有しており、第１の粘着シート載置部２１の上面の温度を制御することが可能となっている。そして、半導体チップ１が貼付けられた第１の粘着シート４ａが第１の粘着シート載置部２１の上面に載置された状態においてヒータ２３が加熱することにより、第１の粘着シート４ａの粘着膜３ａの粘着力が低下する。すなわち、上述の実装方法における粘着力低減工程が行われる。なお、本実施形態の粘着シート載置部２１およびヒータ２３のように第１の粘着シート４ａの粘着力を低下させる部材を本説明では粘着力低減部と呼ぶ。
次に、実装部３０の詳細を図１０に示す。
実装部３０は、載置台３１、ヘッド３２、および２視野光学系３３を備え、また、図示しない制御部を備えている。
載置台３１は、回路基板６を載置して真空吸着により動かないように保持することができ、ＸＹステージによりＸ、Ｙ軸方向に移動可能に構成されている。
また、本実施形態では載置台３１はヒータ３４を有し、制御部によって載置台３１の表面の温度（≒載置台３１に載置された回路基板６の温度）を制御することが可能である。また、載置台３１には図示しない温度計が設けられ、この温度計により計測された載置台３１の温度をフィードバックして温度制御を行うことが可能である。
ヘッド３２は先端部が略平坦面であり、１以上の吸着穴を有し、実装工程時に第２の粘着シート４ｂの半導体チップ１が転写されていない側の面を吸着保持する。また、ヘッド３２はＺ軸方向に移動可能であり、載置台３１に保持された回路基板６とヘッド３２が保持している第２の粘着シート４ｂに転写されている半導体チップ１のバンプとを接触させ、加圧する。また、ヘッド３２はヒータ３５を有し、制御部によってヘッド３２、特に先端部の温度を制御することが可能である。また、ヘッド３２には図示しない温度計が設けられ、この温度計により計測されたヘッド３２の温度をフィードバックして温度制御を行うことが可能である。
また、ヘッド３２はθ方向（Ｚ軸方向を回転の中心とする中心方向）に移動可能に構成され、載置台３１のＸ、Ｙ軸方向への移動とヘッド３２のＺ軸、θ方向の移動と連動させることによって、回路基板６上の所定位置に半導体チップ１を熱圧着し、実装することができる。
ここで、本実施形態ではヒータ３４およびヒータ３５を同時に制御し、実装工程中に載置台３１の表面の温度とヘッド３２の先端部の温度（≒第２の粘着シート４ｂの温度）が常に等しくなるようにしている。こうすることにより、前述の通り、実装工程中に回路基板６と第２の粘着シート４ｂとが熱膨張したとしても、第２の粘着シート４ｂの半導体チップ１と接触する箇所と回路基板６上で半導体チップ１のバンプが接合されている箇所の箇所との相対位置に変化が生じにくく、高精度な実装を安定して行うことができる。
なお、本実施形態においては、ヘッド３２がＺ軸、θ方向に移動し、載置台３１はＸ、Ｙ軸方向に移動するように構成したが、必ずしもこれに限定されず、装置の都合により適宜変更が可能である。例えば、ヘッド３２がＸ軸、Ｙ軸、θ方向に移動し、載置台３１はＺ軸方向に移動する構成としてもよい。また、θ方向の移動機構は必要がなければ省略することが可能である。例えば、半導体チップ１及び回路基板６の位置に回転ずれがない場合はθ方向の移動機構は省略できる。
２視野光学系３３は、載置台３１に回路基板６が載置されている際にヘッド３２と回路基板６との間に進入して双方の画像を撮像することができる。撮像された各画像は、制御部で画像処理されてそれぞれの位置ずれを認識する。そして、制御部は、この位置ずれを考慮して、各半導体チップ１が回路基板６上の所定の位置に接触して接合されるように制御することにより、半導体チップ１をＸ、Ｙ軸方向に高精度に実装する。
以上に述べた実装装置１００により、本発明における実装方法を実行できる。
以上の実装方法および実装装置により、半導体チップを高精度に安定して回路基板に実装することが可能である。
ここで、本発明の実装方法および実装装置は、以上で説明した形態に限らず本発明の範囲内において他の形態のものであってもよい。たとえば、上記の説明では、第１の転写工程および第３の転写工程は真空環境下で実施されているが、大気中で行われても良い。
１ 半導体チップ
２ キャリア基板
３ａ 粘着膜
３ｂ 粘着膜
４ａ 第１の粘着シート
４ｂ 第２の粘着シート
５ 転写層
６ 回路基板
１０ レーザ転写部
１１ レーザ光
１２ レーザ照射部
１３ 転写基板保持部
１４ 被転写基板保持部
２０ 粘着シート載置部
２１ 第１の粘着シート載置部
２２ 第２の粘着シート載置部
２３ ヒータ
３０ 実装部
３１ 載置台
３２ ヘッド
３３ ２視野光学系
３４ ヒータ
３５ ヒータ
４０ ロボットハンド
１００ 実装装置

Claims (6)

  1. キャリア基板に第１の面を保持されたダイシング後の半導体チップを回路基板に実装する実装方法であって、
    前記半導体チップの前記第１の面と反対側の面である第２の面側に第１の粘着シートを準備し、前記キャリア基板を透過させて前記半導体チップの前記第１の面にレーザを照射することにより、前記半導体チップが前記キャリア基板から剥離して前記第１の粘着シートに貼付けられるように前記半導体チップを前記第１の粘着シートへ転写させる第１の転写工程と、
    前記半導体チップの前記第１の面側に第２の粘着シートを準備し、前記第１の粘着シートを透過させて前記半導体チップの前記第２の面にレーザを照射することにより、前記半導体チップが前記第１の粘着シートから剥離して前記第２の粘着シートに貼付けられるように前記半導体チップを前記第２の粘着シートへ転写させる第２の転写工程と、
    ヘッドが前記第２の粘着シートの前記半導体チップが転写されていない側の面を保持し、当該ヘッドを介して前記半導体チップと前記回路基板とを熱圧着させることにより前記半導体チップを前記回路基板に実装する実装工程と、
    を順次実行することを特徴とする実装方法。
  2. 前記第１の転写工程と前記第２の転写工程との間に、前記第１の粘着シートの粘着力を低減させる粘着力低減工程を有することを特徴とする、請求項１に記載の実装方法。
  3. 前記粘着力低減工程は、前記第１の粘着シート及び前記半導体チップを加熱することにより粘着力を低減させることを特徴とする、請求項２に記載の実装方法。
  4. 前記ヘッドの前記第２の粘着シートと接触する面の熱膨張係数、前記第２の粘着シートの材料、および前記回路基板の前記半導体チップが実装される面の熱膨張係数は同等であり、前記実装工程では、前記第２の粘着シートの温度と前記回路基板の前記半導体チップが転写される面の温度が常に等しくなるように温度制御することを特徴とする、請求項１から３のいずれかに記載の実装方法。
  5. 前記ヘッドの前記第２の粘着シートと接触する面の材料、前記第２の粘着シートの材料、および前記回路基板の前記半導体チップが実装される面の材料は同一であることを特徴とする、請求項４に記載の実装方法。
  6. キャリア基板に第１の面を保持されたダイシング後の半導体チップを載置台に載置された回路基板に実装する実装装置であって、
    前記半導体チップの前記第１の面と反対側の面である第２の面を貼付ける第１の粘着シートを保持する第１の粘着シート保持部と、
    前記半導体チップの前記第１の面を受ける第２の粘着シートを保持する第２の粘着シート保持部と、
    レーザを照射するレーザ照射部と、
    前記半導体チップが保持された前記第２の粘着シートを保持し、載置台に載置された前記回路基板に対して前記半導体チップを加圧および加熱することが可能なヘッドと、
    を有することを特徴とする、実装装置。
JP2017246966A 2017-12-22 2017-12-22 実装方法および実装装置 Active JP6990577B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017246966A JP6990577B2 (ja) 2017-12-22 2017-12-22 実装方法および実装装置
KR1020207017341A KR102614211B1 (ko) 2017-12-22 2018-11-14 실장 방법 및 실장 장치
CN201880082929.XA CN111512423B (zh) 2017-12-22 2018-11-14 安装方法和安装装置
PCT/JP2018/042178 WO2019123901A1 (ja) 2017-12-22 2018-11-14 実装方法および実装装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017246966A JP6990577B2 (ja) 2017-12-22 2017-12-22 実装方法および実装装置

Publications (2)

Publication Number Publication Date
JP2019114660A true JP2019114660A (ja) 2019-07-11
JP6990577B2 JP6990577B2 (ja) 2022-01-12

Family

ID=66992616

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017246966A Active JP6990577B2 (ja) 2017-12-22 2017-12-22 実装方法および実装装置

Country Status (4)

Country Link
JP (1) JP6990577B2 (ja)
KR (1) KR102614211B1 (ja)
CN (1) CN111512423B (ja)
WO (1) WO2019123901A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022209079A1 (ja) * 2021-03-30 2022-10-06 東レエンジニアリング株式会社 被転写基板および転写装置
WO2023062671A1 (ja) * 2021-10-11 2023-04-20 株式会社レゾナック 電子部品装置の製造方法、電子部品の実装方法及び緩衝シート

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4078662A4 (en) * 2019-12-17 2024-05-29 Kulicke & Soffa Netherlands B V ADHESIVE STRIPS FOR RECEIVING DISCREET COMPONENTS
KR102537573B1 (ko) * 2023-01-27 2023-05-30 주식회사 엠아이이큅먼트코리아 플립 칩 레이저 본딩장치의 본딩 툴

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003007986A (ja) * 2001-06-27 2003-01-10 Sony Corp 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP2003077940A (ja) * 2001-09-06 2003-03-14 Sony Corp 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP2009038331A (ja) * 2007-07-11 2009-02-19 Sony Corp 配線への素子の電気的接続方法及び発光素子組立体の製造方法、並びに、発光素子組立体
WO2010036305A1 (en) * 2008-09-24 2010-04-01 Eastman Kodak Company Method for assembling integrated circuits involving a release member.
JP2010251360A (ja) * 2009-04-10 2010-11-04 Sony Corp 表示装置の製造方法および表示装置
JP2010251359A (ja) * 2009-04-10 2010-11-04 Sony Corp 素子の移載方法
WO2012133760A1 (ja) * 2011-03-30 2012-10-04 ボンドテック株式会社 電子部品実装方法、電子部品実装システムおよび基板
US9337098B1 (en) * 2015-08-14 2016-05-10 Semiconductor Components Industries, Llc Semiconductor die back layer separation method
US20160144608A1 (en) * 2014-11-23 2016-05-26 Mikro Mesa Technology Co., Ltd. Method for transferring device
JP2017539097A (ja) * 2015-07-14 2017-12-28 ゴルテック．インク マイクロ発光ダイオードの搬送方法、製造方法、マイクロ発光ダイオード装置、及び電子機器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311576A (ja) * 2003-04-03 2004-11-04 Toshiba Corp 半導体装置の製造方法
WO2011070855A1 (ja) * 2009-12-11 2011-06-16 シャープ株式会社 半導体装置の製造方法および半導体装置
US8349116B1 (en) * 2011-11-18 2013-01-08 LuxVue Technology Corporation Micro device transfer head heater assembly and method of transferring a micro device
JP2013191781A (ja) * 2012-03-14 2013-09-26 Fuji Electric Co Ltd 半導体製造装置および半導体製造装置の制御方法
WO2016031684A1 (ja) * 2014-08-29 2016-03-03 住友ベークライト株式会社 半導体装置の製造方法および半導体装置
JP6738591B2 (ja) * 2015-03-13 2020-08-12 古河電気工業株式会社 半導体ウェハの処理方法、半導体チップおよび表面保護テープ
JP6524553B2 (ja) * 2016-05-30 2019-06-05 パナソニックＩｐマネジメント株式会社 素子チップの製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003007986A (ja) * 2001-06-27 2003-01-10 Sony Corp 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP2003077940A (ja) * 2001-09-06 2003-03-14 Sony Corp 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP2009038331A (ja) * 2007-07-11 2009-02-19 Sony Corp 配線への素子の電気的接続方法及び発光素子組立体の製造方法、並びに、発光素子組立体
WO2010036305A1 (en) * 2008-09-24 2010-04-01 Eastman Kodak Company Method for assembling integrated circuits involving a release member.
JP2010251360A (ja) * 2009-04-10 2010-11-04 Sony Corp 表示装置の製造方法および表示装置
JP2010251359A (ja) * 2009-04-10 2010-11-04 Sony Corp 素子の移載方法
WO2012133760A1 (ja) * 2011-03-30 2012-10-04 ボンドテック株式会社 電子部品実装方法、電子部品実装システムおよび基板
US20160144608A1 (en) * 2014-11-23 2016-05-26 Mikro Mesa Technology Co., Ltd. Method for transferring device
JP2017539097A (ja) * 2015-07-14 2017-12-28 ゴルテック．インク マイクロ発光ダイオードの搬送方法、製造方法、マイクロ発光ダイオード装置、及び電子機器
US9337098B1 (en) * 2015-08-14 2016-05-10 Semiconductor Components Industries, Llc Semiconductor die back layer separation method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022209079A1 (ja) * 2021-03-30 2022-10-06 東レエンジニアリング株式会社 被転写基板および転写装置
WO2023062671A1 (ja) * 2021-10-11 2023-04-20 株式会社レゾナック 電子部品装置の製造方法、電子部品の実装方法及び緩衝シート

Also Published As

Publication number Publication date
CN111512423A (zh) 2020-08-07
CN111512423B (zh) 2023-05-12
KR102614211B1 (ko) 2023-12-14
KR20200097278A (ko) 2020-08-18
WO2019123901A1 (ja) 2019-06-27
JP6990577B2 (ja) 2022-01-12

Similar Documents

Publication Publication Date Title
US10755958B2 (en) Transfer method, mounting method, transfer device, and mounting device
WO2019123901A1 (ja) 実装方法および実装装置
US11018112B2 (en) Bonding method of semiconductor chip and bonding apparatus of semiconductor chip
JP2018032740A (ja) 実装方法および実装装置
US11495571B2 (en) Mounting method and mounting device
WO2018061896A1 (ja) 転写方法、実装方法、転写装置、及び実装装置
KR20200130076A (ko) 디스플레이 장치의 제조 방법, 및 소스 기판 구조체
CN111243999B (zh) 微元件的转移装置及转移方法
KR102297791B1 (ko) 레이저를 이용하여 전사 대상물을 분리하고 전사하는 장치 및 방법
JP6916104B2 (ja) 実装方法および実装装置
JP6817826B2 (ja) 実装方法および実装装置
JP7152330B2 (ja) 保持装置、転写装置および転写方法
JP2010045287A (ja) 素子の移載方法
JP6926018B2 (ja) 転写基板ならびにこれを用いた実装方法および画像表示装置の製造方法
JP2020167251A (ja) 転写基板ならびにこれを用いた実装方法および画像表示装置の製造方法
JP7463153B2 (ja) 実装方法および実装装置
CN216719972U (zh) 芯片部件的转印装置
JP6616457B2 (ja) チップの接合方法及びチップの接合装置
KR20220158219A (ko) 실장 방법, 실장 장치, 및 전사 장치
CN116387211A (zh) 一种微型发光二极管芯片的转移方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210701

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210727

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211206

R150 Certificate of patent or registration of utility model

Ref document number: 6990577

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150