JP2020167251A - 転写基板ならびにこれを用いた実装方法および画像表示装置の製造方法 - Google Patents

転写基板ならびにこれを用いた実装方法および画像表示装置の製造方法 Download PDF

Info

Publication number
JP2020167251A
JP2020167251A JP2019065394A JP2019065394A JP2020167251A JP 2020167251 A JP2020167251 A JP 2020167251A JP 2019065394 A JP2019065394 A JP 2019065394A JP 2019065394 A JP2019065394 A JP 2019065394A JP 2020167251 A JP2020167251 A JP 2020167251A
Authority
JP
Japan
Prior art keywords
transfer
substrate
chip component
transfer substrate
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019065394A
Other languages
English (en)
Other versions
JP7335085B2 (ja
JP2020167251A5 (ja
Inventor
宏一 今井
Koichi Imai
宏一 今井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toray Engineering Co Ltd
Original Assignee
Toray Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toray Engineering Co Ltd filed Critical Toray Engineering Co Ltd
Priority to JP2019065394A priority Critical patent/JP7335085B2/ja
Publication of JP2020167251A publication Critical patent/JP2020167251A/ja
Publication of JP2020167251A5 publication Critical patent/JP2020167251A5/ja
Application granted granted Critical
Publication of JP7335085B2 publication Critical patent/JP7335085B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81191Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips

Landscapes

  • Supply And Installment Of Electrical Components (AREA)
  • Wire Bonding (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】 ウエハ基板上に多数形成されたチップ部品を、転写基板を介して配線基板の所定位置に転写して実装するのに際して、位置ズレの発生が抑制可能な転写基板ならびにこれを用いた実装方法および画像表示装置の製造方法を提供すること。【解決手段】 転写元基板から転写された、互いに分離した、多数のチップ部品を保持し、加熱および加圧を行なう工程を経て、転写先基板に転写するのに用いる転写基板であって、ベース基板と、前記ベース基板表面に形成された未硬化の熱硬化性粘着剤からなる粘着層とを備え、前記粘着層が島状粘着部を有する転写基板ならびにこれを用いた実装方法および画像表示装置の製造方法を提供する。【選択図】 図1

Description

本発明はチップ部品を転写により配線基板に実装する際に用いる転写基板ならびにこれを用いた実装方法および画像表示装置の製造方法に関する。
微細加工技術の進歩による半導体チップの微小化や、LEDの発光効率向上によるLEDチップの小型化が進んでいる。このため、半導体チップやLEDチップ等のチップ部品を、1枚のウエハ基板に、密に多数形成できるようになってきている
近年、図4にようにウエハ基板Wに密に形成されダイシングされたチップ部品Cを、所定の間隔を開けて配線基板に再配列して実装する用途がある。例えば、画像表示装置として注目されているマイクロLEDディスプレイ製造においては、数百万個から数千万個のLEDチップを、間隔を開けTFT基板の所定位置に実装する必要がある。
そこで、ウエハ基板W上に密に形成されたチップ部品Cを配線基板に所定の間隔を空け、高精度に実装するプロセスが種々検討されている。
なかでも、レーザーリフトオフ法(以後LLO法と記す)については多くの検討がなされている(例えば特許文献1)。
図5ではLLO法によりウエハ基板Wから配線基板Sにチップ部品Cを転写配置する例を示している。図5(a)は左端のチップ部品Cにレーザー光Lを照射して、配線基板Sに転写する状態を示している。ここで、左端のチップ部品Cは配線基板Sの所定位置上部に位置合わせされている。また、図5(a)におけるレーザー光Lの波長はチップ部品CをウエハWから剥離するのに適した範囲から選ばれる。例えば、チップ部品の素材に吸収される波長を用いれば、レーザーエネルギーにより素材が分解して生じたガスによりウエハ基板Wからチップ部品Cは剥離される。
図5(b)は、レーザー光Lの照射によりウエハ基板Wから剥離した左端のチップ部品Cが配線基板Sに転写された状態を示している。ここで、左端のチップ部品Cは直下に転写されるため、配線基板Sの所定位置に配置される。なお、転写に伴うチップ部品の直下への移動距離dを、チップ部品CとバンプBの高さの合計より大きくしておけば、配線基板Sにチップ部品Cが転写されていてもウエハ基板Wを水平方向に移動させることは可能である。
図5(c)は、レーザー光Lの直下に、次に転写すべきチップ部品Cと配線基板Sの所定位置を配置してから、レーザー光Lを照射している状態を示している。このレーザー照射により、先に転写配置したチップ部品Cと間隔を空けて、次のチップ部品Cが配線基板Sの所定位置に転写配置される。
以降も、レーザー光Lの直下に転写すべきチップ部品Cと配線基板Sの所定位置(チップ部品Cを実装すべき位置)を随時配置して、チップ部品Cを転写することにより、配線基板Sへのチップ部品Cの転写配置を行なうことが出来る。
ところが、図5(a)から図5(b)に示したようにチップ部品Cをウエハ基板Wから剥離するためには、チップ部品Cにはレーザー光Lによる大きなエネルギーが加わる。このため、図5(b)に示した移動距離dの間にもチップ部品Cは加速された状態で配線基板Sに達し、レーザーエネルギーにより破損することもある。
以上のように、ウエハ基板Wから配線基板Sへの直接転写ではチップ部品Cに加わる衝撃が大きいことから、別に転写基板を用いる転写方式が一般化している。
特開2010−161221号公報 特願2018−061743号
転写基板を用いる転写方式は、図6(a)に示すようにウエハ基板Wのチップ部品Cに第1転写基板1を対向させてから、図6(b)のように密着させて、レーザー光L等によりチップ部品Cを剥離して第1転写基板1に転写する。なお、第1転写基板1は、ベース基板10と、ベース基板10のチップ部品Cを保持する側に粘着層11を設けた構成となっている。ここで、チップ部品Cは第1転写基板と密着した状態で転写するため、加速されることなく、第1転写基板1の粘着層11上に転写される。
ところで、図6(b)に示すように、第1転写基板1ではチップ部品Cの電極であるバンプBが密着しているため、この状態から配線基板にチップ部品Cを転写しても、バンプBを配線基板の電極と接触させることはできない。すなわち、チップ部品Cの電極と配線基板の電極を接続することができない。そこで、第1転写基板1のチップ部品Cを第2転写基板2に再度転写する必要がある。
その際、特許文献2のように、チップ部品Cの間隔を広げて第2転写基板2に転写することもあるが、ウエハ基板Wから第1転写基板1への転写と同じく、配列ピッチを変えずに転写する方法もある。配列ピッチを変えないことで、第2転写基板2上にはウエハ基板W上と同様にチップ部品Cが配置されていることから、ウエハ基板Wから配線基板にチップ部品Cを直接レーザーリフトオフするための装置構成を流用することが出来る。なお、第2転写基板2に用いる粘着層の選択により、チップ部品Cをリフトオフする際のエネルギーも制御可能であるため、ウエハ基板Wから直接転写するに比べ、チップ部品Cの破損が防げ、転写歩留まりが改善される。
そこで、第1転写基板1からチップ部品Cの配列を変えずに第2転写基板2に転写する方法として、第1転写基板1の粘着層11に熱硬化して粘着性を失うものを用いれば、第2転写基板2に容易に転写することが出来る。すなわち、ベース基板20の表面上に粘着層21を配した第2転写基板2を図7(a)のように対向配置した状態から、図7(b)のようにチップ部品Cに粘着層21が密着した状態で加熱加圧ヘッド3により粘着層11を加熱硬化させてから、加熱加圧ヘッド3が第1転写基板1を保持した状態で上昇すれば、チップ部品Cを第2転写基板2に転写することが出来る。なお、第2転写基板2の粘着層21は、粘着層11を硬化させる温度では硬化せず熱劣化もしない耐熱性を有するとともに、特定の波長の光により粘着力が低減するものである。このため、ベース基板20がこの波長を透過させる特性を有しつつ、この波長によりチップ部品Cと粘着層21の界面にガスが発生するものであれば、図8(a)のように特定の波長のレーザー光Lにより、チップ部品Cを配線基板S上に、図8(b)のように転写することが出来る。
そこで、図9(a)に示すような第2転写基板2に配置されたチップ部品Cを、アライメントマークP2を用いて位置合わせして、配線基板Sの所定位置に順次転写して実装を行なったところ、図4(a)に示すウエハ基板WでアライメントマークPWを用いて位置合わせする場合に比べて位置ズレが発生しやすいことが判った。しかも位置ズレ量が一定しないことから、数百万個のLEDチップを、間隔を開けTFT基板の所定位置に実装するような用途への適用が困難となっていた。この問題は、所定ピッチ間隔のチップ部品Cに同時にレーザー光Lを照射する場合においても顕著である。
本発明は、上記問題に鑑みてなされたものであり、ウエハ基板上に多数形成されたチップ部品を、転写基板を介して配線基板の所定位置に転写して実装するのに際して、位置ズレの発生が抑制可能な転写基板ならびにこれを用いた実装方法および画像表示装置の製造方法を提供するものである。
上記課題を解決するために、請求項1に記載の発明は、転写元基板から転写された、互いに分離した、多数のチップ部品を保持し、加熱および加圧を行なう工程を経て、転写先基板に転写するのに用いる転写基板であって、
ベース基板と、前記ベース基板表面に形成された未硬化の熱硬化性粘着剤からなる粘着層とを備え、前記粘着層が島状粘着部を有する転写基板である。
請求項2に記載の発明は、請求項1に記載の発明であって、前記粘着層を形成する熱硬化性粘着剤がシリコーン樹脂であって、金属マスクを用いたスキージ塗布により島状粘着部が形成された転写基板である。
請求項3に記載の発明は、ウエハ上に形成され、互いに分離した、バンプ電極を有する多数のチップ部品を、前記バンプ電極側を保持する第1転写基板に転写した後に、前記バンプ電極の反対側を保持する第2転写基板に転写してから、配線基板の所定位置にチップ部品を対向配置した状態で、前記チップ部品に前記第2転写基板越にレーザー光を照射して、前記チップ部品を前記配線基板に転写配置して実装する実装方法であって、
前記第1転写基板として、請求項1または請求項2に記載の転写基板を用いる実装方法である。
請求項4に記載の発明は、前記チップ部品としてLEDチップを、前記配線基板としてTFT基板を用い、請求項3に記載の実装方法を用いて画像表示装置を製造する、画像表示装置の製造方法である。
本発明の転写基板ならびにこれを用いた実装方法により、ウエハ基板上に多数形成されたチップ部品を、配線基板の所定位置に転写して実装するのに際して、転写基板内での配位置ズレの発生を抑制する実装が可能であり、この転写基板を用いた実装方法を採用することで高品質な画像表示装置の製造が可能になる。
本発明の実施形態に係る転写基板(第1転写基板)の構成を示す断面図である。 本発明の実施形態に係る転写基板を第1転写基板としてチップ部品を保持した状態から第2転写基板に転写する工程を説明する図であり、(a)第1転写基板のチップ部品が第2転写基板に密着した状態を示し、(b)第1転写基板の粘着層に加圧力が印加された状態を示す図である。 本発明の実施形態に係る転写基板の形態を第2転写基板にも適用した例を示す図である。 ウエハ基板上のチップ部品とアライメントマークについて説明するための上面図であり、(b)断面図である。 ウエハ基板から配線基板にチップ部品を直接転写する工程を説明するもので、(a)ウエハ基板からチップ部品を剥離する工程、(b)配線基板にチップ部品が転写された状態(c)ウエハ基板から次のチップ部品を剥離する工程、(d)配線基板に次のチップ部品が転写された状態、を示す図である。 チップ部品の転写工程を説明するものであり、(a)ウエハ基板と第1転写基板が対向した状態を示す図であり、(b)ウエハ基板からチップ部品を第1転写基板に転写する工程を示す図であり、(c)チップ部品が第1転写基板に転写された状態を示すものである。 チップ部品の転写工程を説明するものであり、(a)第1転写基板と第2転写基板が対向した状態を示す図であり、(b)第1転写基板からチップ部品を第2転写基板に転写する工程を示す図であり、(c)チップ部品が第2転写基板に転写された状態を示すものである。 第2転写基板から配線基板にチップ部品をレーザーリフトオフで転写する工程を説明するもので、(a)チップ部品を剥離する工程、(b)配線基板にチップ部品が転写された状態を示す図である。 第2転写基板上のチップ部品とアライメントマークについて説明するための上面図であり、(b)断面図である。 第2転写基板から配線基板に複数のチップ部品をレーザーリフトオフで同時に転写する工程を説明するもので、(a)チップ部品を剥離する工程、(b)配線基板にチップ部品が転写された状態を示す図である。 第1転写基板からチップ部品を第2転写基板に加熱および加圧して転写する工程について説明するもので、(a)第1転写基板のチップ部品が第2転写基板に密着した状態を示し、(b)第1転写基板の粘着層に加圧力が印加された状態を示す図である。
位置ズレの原因を探求したところ、図7(b)に示した第1転写基板1からチップ部品Cを第2転写基板2に転写する際の加圧が影響していることが判った。すなわち、図11(a)に示すような第1転写基板1のチップ部品Cと第2転写基板2が接触してから、チップ部品Cを第2転写基板側に押す加圧力によって、粘弾性を有する粘着層11および粘着層21が変形して、図11(b)のように、チップ部品Cに横方向の力が加わることが起因している。特に、粘着層11は、ウエハ基板Wからレーザーリフトオフによりチップ部品Cが転写される際のエネルギーを緩和させるための柔軟性と厚みを有しているため、加圧により変形しやすい条件を有している。
本発明は、チップ部品Cを第2転写基板側に押す加圧力によって、粘弾性を有する粘着層11および粘着層21が変形しても、(図11(b)のような)チップ部品Cに横方向の力が加わり難い第1転写基板1を用いることを特徴とするものである。
本発明の実施形態に係る第1転写基板1は、図1に示すような構成を有している。すなわち第1転写基板1の粘着層11は島状粘着部11Cを有している。島状粘着部とはチップ部品Cと個別に対応するよに形成された粘着層である。図1(a)の断面図の例を示すように、島状粘着部11Cは、個々のチップ部品Cのバンプ側と1対1で対応し、夫々が離れて配置されている。
島状粘着部11Cの平面形状の一例として、図1(b)には円形の例を示すがこれに限定されるものではなく、他の形状でも良い。ただし、基板10に対する平行度の維持した状態でチップ部品Cを保持する程度の面積が必要である。図1(b)の例で、島状粘着部11Cはチップ部品Cからはみ出す部分はないが、2つ以上のチップ部品Cに跨ることがなく、(図11(b)のような加圧状態でも)島状粘着部11C同士が接触しなければ、はみ出しも許容される。
また、図1では、1つのチップ部品Cに対する島状粘着部11Cは1つの島となっているが、複数の島が1つのチップ部品Cに対応する島状粘着部11Cであってもよい。
島状粘着部11Cの素材としては、ウエハ基板Wからチップ部品CがLLO法により転写される際の衝撃を緩和する役割と、転写基板2にチップ部品Cを熱転写する際の離型性を考慮してシリコーン樹脂が好ましい。また、厚みとしては衝撃緩和性を備えつつ熱硬化に要する時間等を考慮して20μmから30μmが望ましい。また、シリコーン樹脂を用いて島状粘着部11Cを形成する際は、金属マスクを用いたスキージ塗布が、簡便かつ厚みの均一性性にも優れているので、好ましい。
図2には、図1に示す第1転写基板1が保持したチップ部品Cを第2転写基板2に転写する工程を示す。図2(a)に示すような第1転写基板1のチップ部品Cと第2転写基板2が密着してから、図2(b)のようにチップ部品Cを第2転写基板側に押す力が加わり、個々のチップ部品Cに対応する島状粘着部11Cは変形するが、この変形が他のチップ部品Cに影響を及ぼすことはない。すなわち、島状粘着部11Cを有する粘着層11は、加熱して加圧される状態においてもチップ部品Cに横方向の力を加えることはない。
他方、図2(b)において第2転写基板2の加圧による変形が考えられるが、第2転写基板2の粘着層21としては、熱転写時の耐熱性とLLO法によるチップ離脱性を考慮して0.2〜1μm厚程度のポリイミドを用いているため、(図11(b)の粘着層11による横方向の力に比べ)僅かな変形に止まり、チップ部品Cが位置ズレするような横方向の力が発生することは殆どない。このため、図1に示すような、島状粘着部11Cを有する粘着層11を備えた第1転写基板1を用いることにより、転写過程でのチップ部品Cの位置ズレを抑制した実装を行なうことができる。なお、位置ズレ要因を極力排除したい場合においては、図3に示すように、第2転写基板2の粘着層21が島状粘着部21Cを有する構成としてもよい。
図7および図8の工程に、実施形態に示した、少なくとも第1転写基板1を適用することで、多数のチップ部品を配線基板上に転写実装する実装方法において高精度化が図れる。
以上のように、本発明の転写基板およびこれを用いた実装方法により、多数のチップ部品を配線基板S上に高精度に転写実装することが可能である。したがって、配線基板としてTFT基板を用い、チップ部品としてLEDチップを用いるような画像表示装置の製造方法として本発明は好適であり、数百万個以上のLEDを所定位置に配した高品質の画像表示装置の製造方法として極めて適したものである。
1 第1転写基板
2 第2転写基板
3 加熱加圧ヘッド
10 ベース基板
11 粘着層(熱硬化性)
11C 粘着島
20 ベース基板
21 粘着層(光硬化性)
B バンプ(チップ部品の電極)
C チップ部品
L レーザー光
S 配線基板
W ウエハ基板

Claims (4)

  1. 転写元基板から転写された、互いに分離した、多数のチップ部品を保持し、加熱および加圧を行なう工程を経て、転写先基板に転写するのに用いる転写基板であって、
    ベース基板と、前記ベース基板表面に形成された未硬化の熱硬化性粘着剤からなる粘着層とを備え、
    前記粘着層が島状粘着部を有する転写基板。
  2. 請求項1に記載の発明であって、前記粘着層を形成する熱硬化性粘着剤がシリコーン樹脂であって、
    金属マスクを用いたスキージ塗布により島状粘着部が形成された転写基板。
  3. ウエハ上に形成され、互いに分離した、電極を有する多数のチップ部品を、
    前記電極側を保持する第1転写基板に転写した後に、
    前記電極の反対側を保持する第2転写基板に転写してから、
    配線基板の所定位置にチップ部品を対向配置した状態で、前記チップ部品に前記第2転写基板越にレーザー光を照射して、前記チップ部品を前記配線基板に転写配置して実装する実装方法であって、
    前記第1転写基板として、請求項1または請求項2に記載の転写基板を用いる実装方法。
  4. 前記チップ部品としてLEDチップを、前記配線基板としてTFT基板を用い、
    請求項3に記載の実装方法を用いて画像表示装置を製造する、画像表示装置の製造方法。
JP2019065394A 2019-03-29 2019-03-29 転写基板ならびにこれを用いた実装方法および画像表示装置の製造方法 Active JP7335085B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019065394A JP7335085B2 (ja) 2019-03-29 2019-03-29 転写基板ならびにこれを用いた実装方法および画像表示装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019065394A JP7335085B2 (ja) 2019-03-29 2019-03-29 転写基板ならびにこれを用いた実装方法および画像表示装置の製造方法

Publications (3)

Publication Number Publication Date
JP2020167251A true JP2020167251A (ja) 2020-10-08
JP2020167251A5 JP2020167251A5 (ja) 2022-02-07
JP7335085B2 JP7335085B2 (ja) 2023-08-29

Family

ID=72716380

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019065394A Active JP7335085B2 (ja) 2019-03-29 2019-03-29 転写基板ならびにこれを用いた実装方法および画像表示装置の製造方法

Country Status (1)

Country Link
JP (1) JP7335085B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113224220A (zh) * 2021-05-12 2021-08-06 东莞市凯格精机股份有限公司 一种芯片转移方法和芯片转移设备
WO2023063358A1 (ja) * 2021-10-14 2023-04-20 信越化学工業株式会社 レセプター基板、レセプター基板の製造方法、移載方法、ledパネルの製造方法及びスタンパ
WO2023106900A1 (ko) * 2021-12-10 2023-06-15 삼성전자 주식회사 디스플레이 장치 및 디스플레이 장치의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002368282A (ja) * 2001-06-05 2002-12-20 Sony Corp 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP2004273596A (ja) * 2003-03-06 2004-09-30 Sony Corp 素子転写方法および表示装置
JP2004281630A (ja) * 2003-03-14 2004-10-07 Sony Corp 素子転写方法、素子転写用基板および表示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002368282A (ja) * 2001-06-05 2002-12-20 Sony Corp 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP2004273596A (ja) * 2003-03-06 2004-09-30 Sony Corp 素子転写方法および表示装置
JP2004281630A (ja) * 2003-03-14 2004-10-07 Sony Corp 素子転写方法、素子転写用基板および表示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113224220A (zh) * 2021-05-12 2021-08-06 东莞市凯格精机股份有限公司 一种芯片转移方法和芯片转移设备
WO2023063358A1 (ja) * 2021-10-14 2023-04-20 信越化学工業株式会社 レセプター基板、レセプター基板の製造方法、移載方法、ledパネルの製造方法及びスタンパ
WO2023106900A1 (ko) * 2021-12-10 2023-06-15 삼성전자 주식회사 디스플레이 장치 및 디스플레이 장치의 제조 방법

Also Published As

Publication number Publication date
JP7335085B2 (ja) 2023-08-29

Similar Documents

Publication Publication Date Title
KR102286376B1 (ko) 전사 방법, 실장 방법, 전사 장치, 및 실장 장치
JP6691576B2 (ja) フリップチップレーザーボンディング装置及びフリップチップレーザーボンディング方法
JP7252032B2 (ja) 転写基板ならびにこれを用いた実装方法および画像表示装置の製造方法
JP2020167251A (ja) 転写基板ならびにこれを用いた実装方法および画像表示装置の製造方法
JP6600715B2 (ja) 半導体チップボンディング装置及び半導体チップボンディング方法
JP2020053558A (ja) 転写方法およびこれを用いた画像表示装置の製造方法ならびに転写装置
JP6438536B2 (ja) Ledチップグループのアレイを含むディスプレイモジュール
JP2010251359A (ja) 素子の移載方法
US20190189477A1 (en) Optoelectronic semiconductor stamp and manufacturing method thereof, and optoelectronic semiconductor
KR20210027848A (ko) 마이크로 엘이디 디스플레이 및 이의 제작 방법
JP7257187B2 (ja) チップ転写板ならびにチップ転写方法、画像表示装置の製造方法および半導体装置の製造方法
WO2019123901A1 (ja) 実装方法および実装装置
JP6926018B2 (ja) 転写基板ならびにこれを用いた実装方法および画像表示装置の製造方法
JP2010045287A (ja) 素子の移載方法
JP7319070B2 (ja) 実装方法および画像表示装置の製造方法
JP2020167251A5 (ja)
WO2020262034A1 (ja) 電子部品実装構造、その実装方法及びledチップ実装方法
KR20190109133A (ko) 엘이디 디스플레이 패널 제조를 위한 엘이디 칩 어레이 방법
JP2022041533A (ja) マイクロledディスプレイ製造用の中間構造体、マイクロledディスプレイ製造用中間構造体の製造方法、およびマイクロledディスプレイの製造方法
JP6916104B2 (ja) 実装方法および実装装置
JP2019220666A (ja) 半導体素子形成サファイア基板、及び前記半導体素子形成サファイア基板の製造方法、並びに前記半導体素子の転写方法
US20230093241A1 (en) Element array pressurizing device, manufacturing device, and manufacturing method
JP2020194089A (ja) 転写部材、転写部材の製造方法及び発光基板の製造方法
KR102454699B1 (ko) 형상기억 소재를 이용한 마이크로 led 전사 장치 및 그 전사 방법
TW202339018A (zh) 受體基板、受體基板的製造方法、移載方法、發光二極體面板的製造方法和壓模

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220128

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220128

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230328

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230519

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230801

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230817

R150 Certificate of patent or registration of utility model

Ref document number: 7335085

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150