KR102286376B1 - 전사 방법, 실장 방법, 전사 장치, 및 실장 장치 - Google Patents

전사 방법, 실장 방법, 전사 장치, 및 실장 장치 Download PDF

Info

Publication number
KR102286376B1
KR102286376B1 KR1020197007271A KR20197007271A KR102286376B1 KR 102286376 B1 KR102286376 B1 KR 102286376B1 KR 1020197007271 A KR1020197007271 A KR 1020197007271A KR 20197007271 A KR20197007271 A KR 20197007271A KR 102286376 B1 KR102286376 B1 KR 102286376B1
Authority
KR
South Korea
Prior art keywords
transfer
substrate
led chip
transfer substrate
circuit board
Prior art date
Application number
KR1020197007271A
Other languages
English (en)
Other versions
KR20190057054A (ko
Inventor
요시유키 아라이
Original Assignee
토레 엔지니어링 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 토레 엔지니어링 가부시키가이샤 filed Critical 토레 엔지니어링 가부시키가이샤
Priority claimed from PCT/JP2017/033809 external-priority patent/WO2018061896A1/ja
Publication of KR20190057054A publication Critical patent/KR20190057054A/ko
Application granted granted Critical
Publication of KR102286376B1 publication Critical patent/KR102286376B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrates to be conveyed not being semiconductor wafers or large planar substrates, e.g. chips, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/89—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using at least one connector not provided for in any of the groups H01L24/81 - H01L24/86
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11002—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for supporting the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Led Device Packages (AREA)
  • Supply And Installment Of Electrical Components (AREA)
  • Wire Bonding (AREA)

Abstract

전사시의 공기 저항의 영향을 배제하여, 고정밀도로 LED 칩을 전사, 실장할 수 있는 전사 방법, 실장 방법, 전사 장치, 및 실장 장치를 제공한다. 구체적으로는, 전사 기판에 일방의 면이 유지된 LED 칩을 피전사 기판에 전사하는 전사 방법으로서, 상기 LED 칩의 상기 일방의 면의 반대측의 면에 간극을 두고 대향하도록 상기 피전사 기판을 배치하는 피전사 기판 배치 공정과, 상기 전사 기판에 레이저 광을 조사함으로써, 상기 LED 칩을 상기 전사 기판으로부터 분리함과 함께 상기 피전사 기판을 향하여 탄성 지지시켜 상기 피전사 기판에 전사하는 전사 공정을 구비하고, 적어도 상기 전사 공정을 진공 환경에서 실행하는 것을 특징으로 하는 전사 방법으로 하였다.

Description

전사 방법, 실장 방법, 전사 장치, 및 실장 장치
본 발명은, LED 칩을 고정밀도로 전사, 실장하는 전사 방법, 실장 방법, 전사 장치, 및 실장 장치에 관한 것이다.
LED 칩은, 비용 저감을 위해서 소형화하고, 소형화한 LED 칩을 고속·고정밀도로 실장하기 위한 대처가 실시되고 있다. 특히, 디스플레이에 사용되는 LED 는 마이크로 LED 라고 불리는 50 ㎛ × 50 ㎛ 이하의 LED 칩을 수 ㎛ 의 정밀도로 고속으로 실장하는 것이 요구되고 있다.
특허문헌 1 에는, 웨이퍼에 격자상으로 형성된 LED 칩에 띠상의 레이저 광을 조사하여 1 라인 또는 복수 라인 별로 일괄하여 전사 기판 (200) 에 전사한 후, 전사 기판 (200) 에 전사된 후의 복수의 LED 칩에 띠상의 레이저 광을 조사하여 1 라인 또는 복수 라인 별로 전사 기판 (300) 에 일괄하여 전사하는 구성이 기재되어 있다.
일본 공개특허공보 2010-161221호
그러나, 특허문헌 1 에 기재된 것은, LED 칩을 각 전사 기판에 전사할 때에, LED 칩이 공기 저항의 영향을 받아 위치 어긋남의 가능성이 있다는 문제가 있었다.
본 발명은, 상기 문제점을 해결하여, 전사시의 공기 저항의 영향을 배제하여, 고정밀도로 LED 칩을 전사, 실장하는 것을 과제로 한다.
상기 과제를 해결하기 위해서 본 발명은, 전사 기판에 일방의 면이 유지된 LED 칩을 피전사 기판에 전사하는 전사 방법으로서,
상기 LED 칩의 상기 일방의 면의 반대측의 면에 간극을 두고 대향하도록 상기 피전사 기판을 배치하는 피전사 기판 배치 공정과,
상기 전사 기판에 레이저 광을 조사함으로써, 상기 LED 칩을 상기 전사 기판으로부터 분리함과 함께 상기 피전사 기판을 향하여 탄성 지지시켜 상기 피전사 기판에 전사하는 전사 공정을 구비하고,
적어도 상기 전사 공정을 진공 환경에서 실행하는 것을 특징으로 하는 전사 방법을 제공하는 것이다.
이 구성에 의해, 전사 공정을 진공 환경에서 실행함으로써, 전사시의 공기 저항의 영향을 배제하여, 고정밀도로 LED 칩을 전사할 수 있다.
또한, 상기 과제를 해결하기 위해서 본 발명은, 캐리어 기판에 제 1 면이 유지된 다이싱 후의 LED 칩을 회로 기판에 실장하는 실장 방법으로서, 상기 캐리어 기판으로부터 상기 LED 칩을 분리하여 제 1 전사 기판에 상기 LED 칩의 상기 제 1 면과 반대측의 제 2 면측을 전사하여 유지시키는 제 1 전사 공정과, 상기 제 1 전사 기판에 상기 제 2 면이 유지된 상기 LED 칩의 상기 제 1 면과 간극을 두고 대향하도록 제 2 전사 기판을 배치하는 제 2 전사 기판 배치 공정과, 상기 제 1 전사 기판에 라인상의 레이저 광을 조사하여 1 라인 분의 복수의 상기 LED 칩을 상기 제 1 전사 기판으로부터 분리하여 상기 제 2 전사 기판을 향하여 탄성 지지시킴과 함께, 상기 제 1 전사 기판과 상기 제 2 전사 기판을 서로 상이한 속도로, 상기 라인상의 레이저 광에 대하여 그 직교하는 방향으로 상대 이동시켜, 상기 LED 칩의 제 1 면측을 상기 제 2 전사 기판에 전사하는 제 2 전사 공정과, 상기 라인상의 레이저 광에 대하여, 상기 제 2 전사 기판을 그 법선을 축으로 하여 90°회전시켜 상기 제 2 전사 기판을 배치하는 제 2 전사 기판 회전 공정과, 상기 제 2 전사 기판에 상기 제 1 면이 유지된 상기 LED 칩의 상기 제 2 면과 간극을 두고 대향하도록 상기 회로 기판을 배치하는 회로 기판 배치 공정과, 상기 제 2 전사 기판에 라인상의 레이저 광을 조사하여 1 라인 분의 복수의 상기 LED 칩을 상기 제 2 전사 기판으로부터 분리하여 상기 회로 기판을 향하여 탄성 지지시킴과 함께, 상기 제 2 전사 기판과 상기 회로 기판을 서로 상이한 속도로, 상기 라인상의 레이저 광에 대하여 그 직교하는 방향으로 상대 이동시켜, 상기 LED 칩의 제 2 면측을 상기 회로 기판에 전사함으로써 상기 LED 칩의 범프와 상기 회로 기판의 전극을 접합시키는 제 1 실장 공정을 구비하고, 적어도 상기 제 2 전사 공정, 및 상기 제 1 실장 공정을 진공 환경에서 실행하는 것을 특징으로 하는 실장 방법을 제공하는 것이다.
이 구성에 의해, 제 2 전사 공정 및 제 1 실장 공정을 진공 환경에서 실행함으로써, 전사시의 공기 저항의 영향을 배제하여 고정밀도로 LED 칩을 전사할 수 있음과 함께, 캐리어 기판에 배열되어 있던 LED 칩의 피치와 상이한 임의의 피치로, 회로 기판에 고속으로 전사하고, 실장할 수 있다.
상기 제 1 실장 공정에 있어서 상기 회로 기판에 이미 전사 완료된 상기 라인상의 레이저 광의 길이 방향에 있어서의 LED 칩 사이에 새로운 LED 칩을 배치하도록, 상기 제 1 실장 공정을 재차 실행하는 구성으로 해도 된다.
이 구성에 의해, 복수 종류의 LED 칩을 라인상으로 실장할 수 있고, 또한, 제 2 전사 기판과 회로 기판의 간극을 작게 할 수 있다.
또한, 상기 과제를 해결하기 위해서 본 발명은, 캐리어 기판에 제 1 면이 유지된 다이싱 후의 LED 칩을 회로 기판에 실장하는 실장 방법으로서, 상기 캐리어 기판으로부터 상기 LED 칩을 분리하여 제 1A 전사 기판에 상기 LED 칩의 상기 제 1 면과 반대측의 제 2 면측을 전사하여 유지시키는 제 1A 전사 공정과, 상기 제 1A 전사 기판으로부터 상기 LED 칩을 분리하여 제 1B 전사 기판에 상기 LED 칩의 상기 제 1 면측을 전사하여 유지시키는 제 1B 전사 공정과, 상기 제 1B 전사 기판에 상기 제 1 면이 유지된 상기 LED 칩의 상기 제 2 면과 간극을 두고 대향하도록 제 2 전사 기판을 배치하는 제 2 전사 기판 배치 공정과, 상기 제 1B 전사 기판에 라인상의 레이저 광을 조사하여 1 라인 분의 복수의 상기 LED 칩을 상기 제 1B 전사 기판으로부터 분리하여 상기 제 2 전사 기판을 향하여 탄성 지지시킴과 함께, 상기 제 1B 전사 기판과 상기 제 2 전사 기판을 서로 상이한 속도로, 상기 라인상의 레이저 광에 대하여 그 직교하는 방향으로 상대 이동시켜, 상기 LED 칩의 제 2 면측을 상기 제 2 전사 기판에 전사하는 제 2 전사 공정과, 상기 라인상의 레이저 광에 대하여, 상기 제 2 전사 기판을 그 법선을 축으로 하여 90°회전시켜 상기 제 2 전사 기판을 배치하는 제 2 전사 기판 회전 공정과, 상기 제 2 전사 기판에 상기 제 2 면이 유지된 상기 LED 칩의 상기 제 1 면과 간극을 두고 대향하도록 제 3 전사 기판을 배치하는 제 3 전사 기판 배치 공정과, 상기 제 2 전사 기판에 라인상의 레이저 광을 조사하여 1 라인 분의 복수의 상기 LED 칩을 상기 제 2 전사 기판으로부터 분리하여 상기 제 3 전사 기판을 향하여 탄성 지지시킴과 함께, 상기 제 2 전사 기판과 상기 제 3 전사 기판을 서로 상이한 속도로, 상기 라인상의 레이저 광에 대하여 그 직교하는 방향으로 상대 이동시켜, 상기 LED 칩의 제 1 면측을 상기 제 3 전사 기판에 전사하는 제 3 전사 공정과, 상기 제 3 전사 기판에 상기 제 1 면이 유지된 상기 LED 칩의 제 2 면에 있어서의 범프를 회로 기판의 전극에 대향시켜 열 압착하는 열 압착 공정과, 상기 LED 칩의 상기 제 1 면을 상기 제 3 전사 기판으로부터 분리하여 상기 제 3 전사 기판을 철거하는 제 3 전사 기판 철거 공정을 구비하고, 적어도 상기 제 2 전사 공정, 및 상기 제 3 전사 공정을 진공 환경에서 실행하는 것을 특징으로 하는 실장 방법을 제공하는 것이다.
이 구성에 의해, 제 2 전사 공정 및 제 3 전사 공정을 진공 환경에서 실행함으로써, 전사시의 공기 저항의 영향을 배제하여 고정밀도로 LED 칩을 전사할 수 있다. 또한, 열 압착 공정을 실시함으로써 LED 칩을 회로 기판에 확실하게 접합할 수 있어, 고정밀도의 실장을 실현할 수 있다.
또한, 상기 과제를 해결하기 위해서 본 발명은, 전사 기판에 유지된 LED 칩을 피전사 기판에 전사시키는 전사 장치로서, 상기 전사 장치 내를 진공 환경으로 하는 진공화부와, 상기 전사 기판에 레이저 광을 조사하는 레이저 광 조사부와, 상기 전사 기판을 유지하고, 제 1 방향으로 이동 가능한 전사 기판 유지부와, 상기 전사 기판에 유지된 상기 LED 칩과 간극을 두고 대향하도록 상기 피전사 기판을 유지하고, 적어도 상기 제 1 방향으로 이동 가능한 피전사 기판 유지부와, 상기 전사 기판으로부터 상기 LED 칩을 분리하여 상기 피전사 기판을 향하여 탄성 지지하여 전사하도록 상기 레이저 광 조사부, 상기 전사 기판 유지부, 및 상기 피전사 기판 유지부를 제어하는 제어부를 구비한 것을 특징으로 하는 전사 장치를 제공하는 것이다.
이 구성에 의해, 전사 기판으로부터 피전사 기판으로의 LED 칩의 전사를 진공 환경에서 실행함으로써, 전사시의 공기 저항의 영향을 배제하여, 고정밀도로 LED 칩을 전사할 수 있다.
또한, 상기 과제를 해결하기 위해서 본 발명은, 회로 기판에 LED 칩을 실장하는 실장 장치로서, 상기 실장 장치 내를 진공 환경으로 하는 진공화부와, 상기 LED 칩이 배열된 전사 기판에 라인상의 레이저 광을 조사하는 레이저 광 조사부와, 상기 전사 기판을 유지하고, 제 1 방향으로 이동 가능한 전사 기판 유지부와, 상기 전사 기판에 유지된 상기 LED 칩과 간극을 두고 대향하도록 피전사 기판 또는 상기 회로 기판을 유지하고, 적어도 상기 제 1 방향으로 이동 가능한 피전사 기판 유지부와, 상기 레이저 광 조사부, 상기 전사 기판 유지부, 및 상기 피전사 기판 유지부를 제어하는 제어부를 구비하고, 상기 제어부는, 상기 전사 기판과 상기 피전사 기판 또는 상기 회로 기판을 서로 상이한 속도로, 상기 라인상의 레이저 광에 대하여 그 직교하는 방향으로 상대 이동시켜, 상기 라인상의 레이저 광에 대응한 1 라인 분의 복수의 상기 LED 칩을 분리, 탄성 지지하여 상기 피전사 기판 또는 상기 회로 기판에 전사하도록 제어하는 것을 특징으로 하는 실장 장치를 제공하는 것이다.
이 구성에 의해, 전사 기판으로부터 피전사 기판으로의 LED 칩의 전사를 진공 환경에서 실행함으로써, 전사시의 공기 저항의 영향을 배제하여, 고정밀도로 LED 칩을 회로 기판에 전사할 수 있음과 함께, 캐리어 기판에 배열되어 있던 LED 칩의 피치와 상이한 임의의 피치로, 회로 기판에 고속으로 전사하고, 실장할 수 있다.
상기 피전사 기판 유지부에 유지된 상기 회로 기판에 상기 LED 칩을 열 압착하는 열 압착 헤드를 구비함과 함께, 상기 피전사 기판 유지부는 유지한 상기 피전사 기판 또는 상기 회로 기판을 가열하는 가열 기구를 구비하고, 상기 제어부는, 상기 열 압착 헤드와 상기 피전사 기판 유지부를 동일한 온도가 되도록 가열하여 상기 LED 칩을 상기 회로 기판에 열 압착하도록 제어하는 구성으로 해도 된다.
이 구성에 의해, 열 압착 공정을 실시함으로써 LED 칩을 회로 기판에 확실하게 접합할 수 있어, 고정밀도의 실장을 실현할 수 있다.
본 발명의 전사 방법, 실장 방법, 전사 장치, 및 실장 장치에 의해, 전사시의 공기 저항의 영향을 배제하여, 고정밀도로 LED 칩을 전사, 실장할 수 있다.
도 1 은 본 발명의 실시예 1 에 있어서의 전사 방법을 설명하는 도면이다.
도 2 는 본 발명의 실시예 1 에 있어서의 전사 장치를 설명하는 도면이다.
도 3 은 본 발명의 실시예 2 에 있어서의 실장 방법의 제 1 전사 공정을 설명하는 도면이다.
도 4 는 본 발명의 실시예 2 에 있어서의 실장 방법의 제 2 전사 공정을 설명하는 도면이다.
도 5 는 본 발명의 실시예 2 에 있어서의 실장 방법의 제 1 실장 공정의 시작을 설명하는 도면이다.
도 6 은 본 발명의 실시예 2 에 있어서의 실장 방법의 제 1 실장 공정의 도중을 설명하는 도면이다.
도 7 은 본 발명의 실시예 2 에 있어서의 실장 방법의 제 1 실장 공정의 마지막을 설명하는 도면이다.
도 8 은 본 발명의 실시예 2 에 있어서의 실장 방법에 의한 RGB 3 색의 실장을 설명하는 도면이다.
도 9 는 본 발명의 실시예 2 에 있어서의 실장 장치를 설명하는 도면이다.
도 10 은 본 발명의 실시예 3 에 있어서의 실장 방법의 제 1 전사 공정을 설명하는 도면이다.
도 11 은 본 발명의 실시예 4 에 있어서의 실장 방법의 제 3 전사 공정의 시작을 설명하는 도면이다.
도 12 는 본 발명의 실시예 4 에 있어서의 실장 방법의 제 3 전사 공정의 도중을 설명하는 도면이다.
도 13 은 본 발명의 실시예 4 에 있어서의 실장 방법의 제 3 전사 공정의 마지막을 설명하는 도면이다.
도 14 는 본 발명의 실시예 4 에 있어서의 실장 방법에 의한 리페어를 설명하는 도면이다.
도 15 는 본 발명의 실시예 4 에 있어서의 실장 방법의 제 4 전사 공정 및 제 2 실장 공정을 설명하는 도면이다.
도 16 은 본 발명의 실시예 4 에 있어서의 실장 방법의 리페어시의 LED 칩 전사를 설명하는 도면이다.
도 17 은 본 발명의 실시예 5 에 있어서의 실장 방법의 제 1A 전사 공정을 설명하는 도면이다.
도 18 은 본 발명의 실시예 5 에 있어서의 실장 방법의 제 1B 전사 공정을 설명하는 도면이다.
도 19 는 본 발명의 실시예 5 에 있어서의 실장 방법의 제 2 전사 공정을 설명하는 도면이다.
도 20 은 본 발명의 실시예 5 에 있어서의 실장 방법의 제 3 전사 공정을 설명하는 도면이다.
도 21 은 본 발명의 실시예 5 에 있어서의 실장 방법의 열 압착 공정을 설명하는 도면이다.
도 22 는 본 발명의 실시예 5 에 있어서의 실장 방법의 제 3 전사 기판 철거 공정을 설명하는 도면이다.
실시예 1
본 발명의 실시예 1 에 대하여, 도 1, 도 2 를 참조하여 설명한다. 도 1 은, 본 발명의 실시예 1 에 있어서의 전사 방법을 설명하는 도면이다. 도 2 는, 본 발명의 실시예 1 에 있어서의 전사 장치를 설명하는 도면이다.
(전사 방법)
LED 칩 (2) 은, 도 1(a) 에 나타내는 바와 같이, 제 1 면측이 사파이어로 이루어지는 캐리어 기판 (1) 으로부터 성장시켜 형성되어 있고, 제 1 면과 반대측의 면인 제 2 면이 외부에 노출되어 범프가 형성되어 있다. 또한, 캐리어 기판 (1) 은 원형 또는 사각형을 가지고 있고, 사파이어 이외에 갈륨비소로 이루어지는 것도 있다. 또한, LED 칩 (2) 은 다이싱되어 캐리어 기판 (1) 에 복수 개 (수백 개 ∼ 수만 개) 가 2 차원으로 배열되어 있다. 마이크로 LED 라고 불리는 소형의 LED 칩 (2) 에서는, 50 ㎛ × 50 ㎛ 이하의 사이즈이고, 이 사이즈에 다이싱 폭을 더한 피치로 배열되어 있다. 이와 같은 소형의 LED 칩 (2) 은, 고정밀도 (예를 들어, 1 ㎛ 이하의 정밀도) 로 회로 기판에 실장하는 것이 요구되고 있다. 실시예 1 에 있어서의 LED 칩 (2) 은, 사전에 각 LED 칩 (2) 을 검사하여 불량의 LED 칩을 제거하고 있다. 구체적으로는, 후술하는 레이저 리프트 오프의 경우보다 강한 레이저 광을 조사하여, 불량 칩을 소실시키고 있다.
실시예 1 에 있어서의 전사 방법에서는, 전사 기판인 캐리어 기판 (1) 으로부터 LED 칩 (2) 을 1 개씩 분리하여 직접 피전사 기판인 회로 기판 (5) 에 LED 칩 (2) 의 제 2 면측을 전사한다. 요컨대, 사파이어로 이루어지는 캐리어 기판 (1) 에 엑시머 레이저로 이루어지는 스폿상의 레이저 광 (51) 을 조사하고, 캐리어 기판 (1) 으로부터 1 개의 LED 칩 (2) 을 분리한다. 이것은, LED 칩 (2) 의 제 1 면측에 있는 캐리어 기판 (1) 에 있어서의 GaN 층의 일부를 Ga 와 N 으로 분해시켜, LED 칩 (2) 을 분리하는 것으로, 분해시에 N (질소) 이 발생하는 것으로부터, 회로 기판 (5) 을 향하여 탄성 지지할 (힘을 가할) 수 있다. 이 수법은 레이저 리프트 오프라고 불리고, 분리, 탄성 지지된 LED 칩 (2) 은 회로 기판 (5) 에 전사된다.
실시예 1 에 있어서는, 도 1(a) 에 나타내는 바와 같이, LED 칩 (2) 과 회로 기판 (5) 사이에 간극을 형성하여 대향 배치하여 레이저 광 (51) 을 조사하고 있지만, 반드시 이 간극은 필요하지 않고, LED 칩 (2) 과 회로 기판 (5) 이 접한 상태로 레이저 광 (51) 을 조사하도록 구성해도 된다. 이 간극을 형성하지 않음으로써, LED 칩 (2) 이 공기 저항을 받으면서 낙하하여 위치 어긋남이 발생하는 것을 방지할 수 있다. 또한, 이 제 1 전사 공정은, 진공 환경에서 실행해도 된다. 진공 환경에서 실행함으로써, 상기 서술한 간극을 형성해도 LED 칩 (2) 이 탄성 지지될 때에 공기 저항을 받지 않아 위치 어긋남이 방지된다.
회로 기판 (5) 의 표면에는, 미리 도시하지 않은 전사층이 형성되어 있고, 전사된 LED 칩 (2) 은, 이 전사층에 유지되어, 도 1(b) 에 나타내는 바와 같이 회로 기판 (5) 에 LED 칩 (2) 이 유지된 구성이 된다. 여기서, 전사층이란, 상온에서는 점착성이 있고, 열 또는 자외선에 의해 고화하고, 레이저 광을 조사함으로써 분해되어 가스를 발생하는 특성을 갖는 것이다. 요컨대, 점착성을 가진 회로 기판 (5) 의 전사층을 향하여 LED 칩 (2) 이 탄성 지지되고, 착탄한 후, LED 칩 (2) 이 가진 열에 의해 회로 기판 (5) 의 전사층이 고화되어 LED 칩 (2) 이 유지된다. LED 칩 (2) 이 가진 열이 낮으면, LED 칩 (2) 이 착탄한 후 전사층을 가열해도 된다. 이 시점에서 LED 칩 (2) 의 제 2 면에 있어서의 범프는 회로 기판 (5) 의 전극과 접하고 있다. 또한, 이 LED 칩 (2) 을 가압, 가열하여 LED 칩 (2) 의 범프와 회로 기판 (5) 의 전극을 확실하게 접합하도록 하여 실장해도 된다.
이와 같이, 실시예 1 에 있어서의 전사 방법은, 전사 기판에 유지된 LED 칩 (2) 을 1 개씩 피전사 기판에 전사할 수 있다. 이 때문에, 리페어를 할 때 등에 특히 유효하다.
또한, 실시예 1 에서는, 캐리어 기판으로부터 회로 기판으로의 전사를 예로 들었지만, 이것에 한정되지 않고, 캐리어 기판으로부터 후술하는 전사 기판, 전사 기판으로부터 전사 기판, 및 전사 기판으로부터 회로 기판으로의 LED 칩의 전사에 있어서도 적용 가능하다. 또한, 레이저 광을 라인상으로 함으로써 후술하는 실시예 2 와 같이 1 라인으로 나열되는 복수의 LED 칩을 일괄하여 전사하는 것이 가능하다.
(전사 장치)
다음으로, 본 발명의 실시예 1 에 있어서의 전사 장치에 대하여, 도 2 를 참조하여 설명한다. 도 2 는, 본 발명의 실시예 1 에 있어서의 전사 장치를 설명하는 도면이다.
전사 장치 (50) 는, 도시하지 않은 진공화부를 구비하고, 전체를 진공 챔버로서 진공 환경으로 할 수 있다. 또한, 전사 장치 (50) 는, 전사 기판을 유지하여 X 방향으로 이동 가능한 전사 기판 유지부 (54), 전사 기판 유지부 (54) 의 하측에 있어서 전사 기판에 간극을 두고 대향하도록 피전사 기판을 유지하고, X 방향, Y 방향, Z 방향, 및 θ 방향으로 이동 가능한 피전사 기판 유지부 (55), 전사 기판에 레이저 광 (51) 을 조사하는 레이저 광 조사부 (52), 및 전사 기판으로부터 LED 칩 (2) 을 분리하여 탄성 지지시켜 LED 칩 (2) 을 피전사 기판에 전사하도록, 레이저 광 조사부 (52), 전사 기판 유지부 (54), 및 피전사 기판 유지부 (55) 를 제어하는 도시하지 않은 제어부를 구비하고 있다.
레이저 광 조사부 (52) 는, 전사 장치 (50) 에 고정시켜 형성된다. 실시예 1 에 있어서는, 1 개의 LED 칩 (2) 에 조사하도록 스폿상의 레이저 광 (51) 을 조사한다. 또한, 레이저 광 조사부 (52) 에 근접한 위치에 카메라 (53) 가 형성되어 있다. 카메라 (53) 는, 전사 기판 또는 피전사 기판의 위치를 인식하고, 피전사 기판 유지부 (55) 를 X, Y, 또는 θ 방향으로 이동시켜 얼라인먼트를 실시한다.
실시예 1 에 있어서, 전사 기판이란 캐리어 기판 (1) 을 가리키고, 피전사 기판이란 회로 기판 (5) 을 가리킨다. 요컨대, 캐리어 기판 (1) 이 전사 기판 유지부 (54) 에 유지되고, 회로 기판 (5) 이 피전사 기판 유지부 (55) 에 유지된다.
여기서, 전사 기판에 유지된 LED 칩 (2) 과 피전사 기판 사이에 간극을 갖지 않고 전사를 실시하는 경우에는, 피전사 기판 유지부 (55) 를 Z 방향으로 이동시켜, 전사 기판 유지부 (54) 에 유지된 캐리어 기판 (1) 의 LED 칩 (2) 과, 피전사 기판 유지부 (55) 에 유지된 회로 기판 (5) 을 접촉시킨다.
캐리어 기판 (1) 에 유지된 LED 칩 (2) 과 회로 기판 (5) 사이에 간극을 두고 전사를 실행하는 경우에는, 캐리어 기판 (1) 을 유지한 전사 기판 유지부 (54) 가 X 방향으로 이동하거나, 또는 회로 기판 (5) 을 유지한 피전사 기판 유지부 (55) 가, X 방향, Y 방향, 또는 θ 방향의 적어도 일 방향으로 이동하여 얼라인먼트하는 것이 가능해져, 원하는 위치에서 레이저 광 조사부 (52) 가 스폿상의 레이저 광 (51) 을 조사하여, LED 칩 (2) 을 분리하여 피전사 기판 유지부 (55) 에 유지된 회로 기판 (5) 을 향하여 탄성 지지함으로써 전사된다. 이 경우에는, 전사 장치 (50) 내를 진공화부에 의해 진공 환경으로 함으로써, 탄성 지지된 LED 칩 (2) 이 공기 저항의 영향을 받지 않아 위치 어긋남을 방지할 수 있다.
또한, 실시예 1 에 있어서는, 피전사 기판 유지부 (55) 가 X 방향, Y 방향, Z 방향, 및 θ 방향으로 이동 가능하게 구성했지만, 반드시 이것에 한정되는 것이 아니고, 상황에 따라 적절히 변경이 가능하다. 예를 들어, 회전 얼라인먼트가 불필요하면, θ 방향의 이동은 필요가 없고, 또한, 전사 기판과 피전사 기판의 사이를 변경할 필요가 없으면 Z 방향의 이동은 필요가 없다. 또한, 전사 기판 유지부 (54) 를 Y 방향으로 이동 가능하게 해도 된다.
이와 같이 실시예 1 에 있어서는, 전사 기판에 일방의 면이 유지된 LED 칩을 피전사 기판에 전사하는 전사 방법으로서,
상기 LED 칩의 상기 일방의 면의 반대측의 면에 간극을 두고 대향하도록 상기 피전사 기판을 배치하는 피전사 기판 배치 공정과,
상기 전사 기판에 레이저 광을 조사함으로써, 상기 LED 칩을 상기 전사 기판으로부터 분리함과 함께 상기 피전사 기판을 향하여 탄성 지지시켜 상기 피전사 기판에 전사하는 전사 공정을 구비하고,
적어도 상기 전사 공정을 진공 환경에서 실행하는 것을 특징으로 하는 전사 방법에 의해, 전사시의 공기 저항의 영향을 배제하여, 고정밀도로 LED 칩을 전사할 수 있다.
또한, 전사 기판에 유지된 LED 칩을 피전사 기판에 전사시키는 전사 장치로서, 상기 전사 장치 내를 진공 환경으로 하는 진공화부와,
상기 전사 기판에 레이저 광을 조사하는 레이저 광 조사부와,
상기 전사 기판을 유지하고, 제 1 방향으로 이동 가능한 전사 기판 유지부와,
상기 전사 기판에 유지된 상기 LED 칩과 간극을 두고 대향하도록 상기 피전사 기판을 유지하고, 적어도 상기 제 1 방향으로 이동 가능한 피전사 기판 유지부와,
상기 전사 기판으로부터 상기 LED 칩을 분리하여 상기 피전사 기판을 향하여 탄성 지지하여 전사하도록 상기 레이저 광 조사부, 상기 전사 기판 유지부, 및 상기 피전사 기판 유지부를 제어하는 제어부
를 구비한 것을 특징으로 하는 전사 장치에 의해, 전사시의 공기 저항의 영향을 배제하여, 고정밀도로 LED 칩을 전사할 수 있다.
실시예 2
실시예 2 는, 캐리어 기판에 유지된 LED 칩 (2) 을 고속으로 회로 기판에 실장하는 점에서, 실시예 1 과 상이하다. 본 발명의 실시예 2 에 있어서의 실장 방법에 대하여, 도 3 ∼ 도 9 를 참조하여 설명한다. 도 3 은, 본 발명의 실시예 2 에 있어서의 실장 방법의 제 1 전사 공정을 설명하는 도면이다. 도 4 는, 본 발명의 실시예 2 에 있어서의 실장 방법의 제 2 전사 공정을 설명하는 도면이다. 도 5 는, 본 발명의 실시예 2 에 있어서의 실장 방법의 제 1 실장 공정의 시작을 설명하는 도면이다. 도 6 은, 본 발명의 실시예 2 에 있어서의 실장 방법의 제 1 실장 공정의 도중을 설명하는 도면이다. 도 7 은, 본 발명의 실시예 2 에 있어서의 실장 방법의 제 1 실장 공정의 마지막을 설명하는 도면이다. 도 8 은, 본 발명의 실시예 2 에 있어서의 실장 방법에 의한 RGB 3 색의 실장을 설명하는 도면이다. 도 9 는, 본 발명의 실시예 2 에 있어서의 실장 장치를 설명하는 도면이다.
(실장 방법)
먼저, 제 1 전사 공정을 실행하여, 캐리어 기판 (1) 으로부터 LED 칩 (2) 을 분리하여 제 1 전사 기판 (3) 에 LED 칩 (2) 의 제 2 면측을 전사하여 유지시킨다. 실시예 2 에 있어서는, 캐리어 기판 (1) 에 라인상으로 엑시머 레이저로 이루어지는 레이저 광 (51) 을 조사하고, 캐리어 기판 (1) 또는 라인상의 레이저 광 (51) 의 어느 것을 X 방향으로 상대 이동시켜 캐리어 기판 (1) 전체에 레이저 광을 조사한다. 그리고, 사파이어로 이루어지는 캐리어 기판 (1) 에 있어서의 GaN 층의 일부를 Ga 와 N 으로 분해시켜, LED 칩 (2) 을 분리하여 제 1 전사 기판 (3) 을 향하여 탄성 지지시키는 것이다. 이 수법은 레이저 리프트 오프라고 불리고, 분리한 LED 칩 (2) 은, GaN 이 분해될 때에 N (질소) 이 발생함으로써 탄성 지지되어 제 1 전사 기판 (3) 에 전사된다.
도 3(a) 에서는, LED 칩 (2) 과 제 1 전사 기판 (3) 사이에 간극을 형성하여 레이저 광 (51) 을 조사하고 있지만, 반드시 이 간극은 필요하지 않고, LED 칩 (2) 과 제 1 전사 기판 (3) 이 접한 상태로 레이저 광 (51) 을 조사하도록 구성해도 된다. 이 간극을 형성하지 않음으로써, LED 칩 (2) 이 공기 저항을 받아 탄성 지지된 것으로 인하여 위치 어긋남이 일어나는 것을 방지할 수 있다. 또한, 이 제 1 전사 공정은, 진공 환경에서 실행해도 된다. 진공 환경에서 실행함으로써, 상기 서술한 간극을 형성해도 LED 칩 (2) 이 탄성 지지될 때에 공기 저항을 받지 않아 위치 어긋남을 방지할 수 있다.
제 1 전사 기판 (3) 의 표면에는, 미리 도시하지 않은 전사층이 형성되어 있고, 전사된 LED 칩 (2) 은, 이 전사층에 의해 유지되어, 도 3(b) 에 나타내는 바와 같이 제 1 전사 기판 (3) 에 LED 칩 (2) 이 유지된 구성이 된다. 여기서, 전사층이란, 상온에서는 점착성이 있고, 열 또는 자외선에 의해 고화하고, 레이저 광을 조사함으로써 분해되어 가스를 발생하는 특성을 갖는 것이다. 요컨대, 점착성을 가진 제 1 전사 기판 (3) 의 전사층을 향하여 LED 칩 (2) 이 탄성 지지되고, 착탄한 후, LED 칩 (2) 이 가진 열에 의해 제 1 전사 기판 (3) 의 전사층이 고화되어 LED 칩 (2) 이 유지된다. LED 칩 (2) 이 가진 열이 낮으면, LED 칩 (2) 이 착탄한 후 전사층을 가열해도 된다. 이 시점에서 LED 칩 (2) 의 제 2 면에 있어서의 범프는 제 1 전사 기판 (3) 과 접하고 있다.
다음으로, 제 2 전사 기판 배치 공정을 실행한다. 요컨대, 제 1 전사 기판 (3) 에 제 2 면이 유지된 LED 칩 (2) 의 제 1 면과 간극을 두고 대향하도록 제 2 전사 기판 (4) 을 배치한다. 이 때 실시예 2 에 있어서는, 유지하고 있는 LED 칩 (2) 을 아래를 향하여 제 1 전사 기판 (3) 을 상측에 배치하고, 제 2 전사 기판 (4) 을 제 1 전사 기판 (3) 의 하측에 배치한다 (도 4 참조). 제 2 전사 기판 배치 공정은, 진공 환경에서 실행해도 되고, 반드시 진공 환경이 아니어도 된다.
계속해서 제 2 전사 공정을 진공 환경에서 실행한다. 요컨대, 제 1 전사 기판 (3) 을 X 방향으로 제 1 속도로 이동시키고, 또한, 제 2 전사 기판 (4) 을 X 방향으로 제 1 속도보다 빠른 제 2 속도로 이동시킨다. 또한 이동 중인 제 1 전사 기판 (3) 에 레이저 광 (51) 을 Y 방향을 따라 라인상으로 조사하여 전사층의 점착력을 저감시켜, 제 1 전사 기판 (3) 으로부터 Y 방향에 있어서의 1 라인 별로 복수의 LED 칩 (2) 을 분리한다. 이 때, 제 1 전사 공정과 동일하게 분리한 LED 칩 (2) 은 제 2 전사 기판 (4) 을 향하여 탄성 지지되고, LED 칩 (2) 의 제 1 면측이 전사된다.
여기서, 도 4 에 나타내는 바와 같이, 제 1 전사 기판 (3) 을 X 방향으로 제 1 속도로 이동시키고, 제 2 전사 기판 (4) 을 X 방향으로 제 1 속도보다 빠른 제 2 속도로 이동시키면서, 제 1 전사 기판의 Y 방향을 따라 라인상으로 레이저 광 (51) 을 조사하여 1 라인 별로 복수의 LED 칩 (2) 을 분리, 제 2 전사 기판 (4) 을 향하여 탄성 지지시킴으로써, 제 1 전사 기판 (3) 에 제 1 피치로 X 방향, 제 2 피치로 Y 방향으로 배열되어 있던 LED 칩 (2) 을 제 2 전사 기판 (4) 에 제 1 피치보다 넓은 제 3 피치로 X 방향, 제 2 피치로 Y 방향으로 배열하여 전사할 수 있다. 이 제 3 피치는, 디스플레이를 구성하는 회로 기판에 있어서의 LED 칩의 피치로 할 수 있다. 전사된 LED 칩 (2) 은 제 1 면측이 제 2 전사 기판 (4) 에 전사됨으로써 LED 칩 (2) 의 범프는 외측을 향하고 있다.
제 2 전사 공정을 진공 환경에서 실행함으로써, 제 1 전사 기판 (3) 으로부터 분리하여 탄성 지지되는 LED 칩 (2) 이 공기 저항을 받아 위치 어긋나 제 2 전사 기판 (4) 에 전사되는 것을 방지할 수 있다. 또한, 위치 어긋남을 방지하기 위해서, 제 1 전사 기판 (3) 과 제 2 전사 기판 (4) 의 간극은, 가능한 한 좁게 하는 것이 바람직하고, 실시예 2 에 있어서는, LED 칩 (2) 의 높이에 약간의 클리어런스를 더한 거리로 설정하고 있다.
제 2 전사 기판 (4) 의 표면에는, 도시하지 않은 전사층이 형성되어 있다. 제 1 전사 기판 (3) 으로부터 분리한 LED 칩 (2) 은, 탄성 지지되어 제 2 전사 기판 (4) 의 표면에 형성된 전사층에 점착, 유지된다. 여기서, 상기 서술한 바와 같이 전사층이란, 상온에서는 점착성이 있고, 열 또는 자외선에 의해 고화하고, 레이저 광을 조사함으로써 분해되어 가스를 발생하는 특성을 갖는 것이다. 요컨대, 레이저 광에 의해 제 1 전사 기판 (3) 의 전사층이 분해되어 가스가 발생하여 탄성력이 발생하여, 점착성을 가진 제 2 전사 기판 (4) 의 전사층을 향하여 LED 칩 (2) 이 탄성 지지되고, 착탄한 후, 제 2 전사 기판 (4) 의 전사층이 LED 칩 (2) 이 가진 열에 의해 고화되어 유지되기 때문이다. 또한, LED 칩 (2) 이 가진 열이 낮으면, LED 칩 (2) 이 착탄한 후 전사층을 가열해도 된다.
또한, 실시예 2 에 있어서는, LED 칩 (2) 의 전사시에, 제 1 전사 기판 (3) 및 제 2 전사 기판 (4) 을 모두 X 방향으로 이동시키도록 구성했지만, 반드시 이것에 한정되지 않고, 장치의 상황에 따라 적절히 변경 가능하다. 예를 들어, 라인상의 레이저 광 (51) 을 X 방향을 따라 조사하고, 제 1 전사 기판 (3) 및 제 2 전사 기판 (4) 을 Y 방향으로 이동시키도록 구성해도 된다. 또한, 라인상의 레이저 광 (51) 을 Y 방향을 따라 조사하고, 제 1 전사 기판 (3) 을 X 방향, 제 2 전사 기판 (4) 을 -X 방향 등과 같이, 서로 반대 방향으로 이동시키도록 구성해도 된다. 즉, 제 1 전사 기판 (3) 과 제 2 전사 기판 (4) 을 서로 상이한 속도로, 라인상의 레이저 광 (51) 에 대하여 그 직교하는 방향으로 상대 이동시키도록 구성하면 된다.
이에 의해, 제 1 전사 기판 (3) 에 유지되어 있던 LED 칩 (2) 을 상이한 피치로 제 2 전사 기판 (4) 에 전사할 수 있다. 또한, 제 1 속도나 제 2 속도를 조정함으로써, LED 칩 (2) 을 임의의 피치로 제 2 전사 기판 (4) 에 전사할 수 있다.
또한, 실시예 2 에 있어서는, 제 1 전사 기판 (3) 을 상측에 배치하고, 제 2 전사 기판 (4) 을 하측에 배치하도록 했지만, 반드시 이것에 한정되지 않고, 배치의 상황에 따라 적절히 변경이 가능하다. 예를 들어, 제 1 전사 기판 (3) 을 제 1 전사 공정인 채로 하측에 배치하고, 제 2 전사 기판 (4) 을 상측에 배치하고, 하측의 제 1 전사 기판 (3) 으로부터 상측의 제 2 전사 기판 (4) 을 향하여 LED 칩 (2) 을 탄성 지지하여 전사해도 된다. 또한, 제 1 전사 기판 (3) 과 제 2 전사 기판 (4) 을 간극을 두고 대향시켜 Z 방향을 따라 세운 상태로 제 2 전사 공정을 실행해도 된다.
다음으로, 제 2 전사 기판 (4) 을 그 법선을 축으로 하여 90°회전시킴과 함께 LED 칩 유지측을 하향으로 하여 상측에 배치하는 제 2 전사 기판 회전 공정을 실행한다. 여기서, 제 2 전사 기판 (4) 을 그 법선을 축으로 하여 90°회전시킨다는 것은, 요컨대, 라인상의 레이저 광의 길이 방향에 대하여 제 2 전사 기판 (4) 의 방향을 90°회전시키는 것을 말한다. 제 2 전사 기판 회전 공정은, 진공 환경에서 실행해도 되고, 진공 환경이 아니어도 된다. 제 2 전사 기판 회전 공정을 실행함으로써, X 방향으로 가로로 긴 배치였던 제 2 전사 기판 (4) 은, 도 5 에 나타내는 바와 같이, 제 2 전사 기판 (4) 은 90°회전하여 세로로 긴 배치가 된다.
계속해서, 회로 기판 배치 공정을 실행한다. 요컨대, 제 2 전사 기판 (4) 에 제 1 면이 유지된 LED 칩 (2) 의 제 2 면과 간극을 두고 대향하도록 회로 기판 (5) 을 배치한다. 실시예 2 에 있어서는, 유지한 LED 칩 (2) 이 아래를 향하도록 제 2 전사 기판을 상측에, 회로 기판 (5) 을 하측에 배치한다 (도 5 참조). 이 회로 기판 배치 공정도 진공 환경에서 실행해도 되지만, 반드시 진공 환경이 아니어도 된다.
다음으로, 제 1 실장 공정을 진공 환경에서 실행한다. 요컨대, 제 2 전사 기판 (4) 을 X 방향으로 제 3 속도로 이동시키고, 또한, 회로 기판 (5) 을 X 방향으로 제 3 속도보다 빠른 제 4 속도로 이동시킨다. 또한 이동 중인 제 2 전사 기판 (4) 에 레이저 광 (51) 을 Y 방향을 따라 라인상으로 조사하여 전사층을 분해시켜 제 2 전사 기판 (4) 으로부터 Y 방향에 있어서의 1 라인 별로 복수의 LED 칩 (2) 을 분리하고, 회로 기판 (5) 을 향하여 탄성 지지시킨다. 그리고, LED 칩 (2) 의 제 2 면측을 회로 기판 (5) 에 전사시킨다. 회로 기판 (5) 은, 전극을 가지고 있고, 이 전극과 LED 칩 (2) 의 제 2 면에 가진 범프는 접합한 상태가 된다.
여기서, 도 5 에 나타내는 바와 같이, 제 2 전사 기판 (4) 을 X 방향으로 제 3 속도로 이동시키고, 회로 기판 (5) 을 X 방향으로 제 3 속도보다 빠른 제 4 속도로 이동시키면서, 제 2 전사 기판 (4) 의 Y 방향으로 라인상으로 레이저 광 (51) 을 조사하여 1 라인 별로 복수의 LED 칩 (2) 을 분리, 탄성 지지시킴으로써, 제 2 전사 기판 회전 공정으로 90°회전 완료된 제 2 전사 기판 (4) 에 제 2 피치로 X 방향, 제 3 피치로 Y 방향으로 배열되어 있던 LED 칩 (2) 을, 회로 기판 (5) 에 제 2 피치보다 넓은 제 4 피치로 X 방향, 제 3 피치로 Y 방향으로 배열하여 전사할 수 있다. 이 제 3 피치 및 제 4 피치는, 디스플레이를 구성하는 회로 기판에 있어서의 LED 칩의 피치로 할 수 있다.
제 2 전사 기판 (4) 과 회로 기판 (5) 이 각각 X 방향으로 이동하면서 LED 칩 (2) 을 1 라인 별로 전사해 가는 모습을 도 5 ∼ 도 7 에 나타낸다. 도 5 는, 제 1 실장 공정의 시작 모습을 나타내고, 도 6 은, 제 1 실장 공정의 도중의 모습을 나타내고, 도 7 은, 제 1 실장 공정의 마지막 모습을 나타내고 있다.
또한, 실시예 2 에 있어서는, LED 칩 (2) 의 전사시에, 제 2 전사 기판 (4) 및 회로 기판 (5) 을 X 방향으로 이동시키도록 구성했지만, 반드시 이것에 한정되지 않고, 장치의 상황에 따라 적절히 변경 가능하다. 예를 들어, 라인상의 레이저 광 (51) 을 X 방향을 따라 조사하고, 제 2 전사 기판 (4) 및 회로 기판 (5) 을 Y 방향으로 이동시키도록 구성해도 된다. 또한, 라인상의 레이저 광 (51) 을 Y 방향을 따라 조사하고, 제 2 전사 기판 (4) 을 X 방향, 회로 기판 (4) 을 -X 방향 등과 같이, 서로 반대 방향으로 이동시키도록 구성해도 된다. 즉, 제 2 전사 기판 (4) 과 회로 기판 (5) 을 서로 상이한 속도로, 라인상의 레이저 광 (51) 에 대하여 그 직교하는 방향으로 상대 이동시키도록 구성하면 된다.
또한, 실시예 2 에 있어서는, 제 2 전사 기판 회전 공정을 실행하여 도 5 에 나타내는 바와 같이, 제 2 전사 기판 (4) 을 세로로 긴 배치, 회로 기판 (5) 을 가로로 긴 배치로 하여 제 1 실장 공정을 실행하도록 구성했지만, 반드시 이것에 한정되지 않고, 장치 등의 상황에 따라 적절히 변경이 가능하다. 예를 들어, 제 2 전사 기판 회전 공정을 실행하지 않고, 제 2 전사 기판 (4) 을 가로로 긴 배치인 채로, 라인상의 레이저 광의 길이 방향을 90°회전시킴과 함께, 회로 기판 (5) 을 세로로 긴 배치로 하여 회로 기판 배치 공정 및 제 1 실장 공정을 실행하도록 구성해도 된다. 요컨대, 라인상의 레이저 광의 길이 방향에 대하여 제 2 전사 기판 (4) 의 방향을 90°회전하면 된다.
또한, 실시예 2 에 있어서는, 유지한 LED 칩 (2) 이 아래를 향하도록 제 2 전사 기판을 상측에, 회로 기판 (5) 을 하측에 배치하도록 구성했지만, 반드시 이것에 한정되지 않고 상황에 따라 적절히 변경이 가능하다. 예를 들어, 제 2 전사 기판을 제 2 전사 공정인 채로 하측에 배치하고, 회로 기판 (5) 을 상측에 배치하여, 하측의 제 2 전사 기판 (4) 으로부터 상측의 회로 기판 (5) 을 향하여 LED 칩 (2) 을 탄성 지지하여 전사해도 된다. 또한, 제 2 전사 기판 (4) 과 회로 기판 (5) 을 간극을 두고 대향시켜 Z 방향을 따라 세운 상태로 제 1 실장 공정을 실행해도 된다.
또한, 제 1 실장 공정은, 상기 서술한 바와 같이 진공 환경에서 실행된다. 진공 환경에서 제 1 실장 공정을 실행함으로써, 제 2 전사 기판 (4) 으로부터 분리하여 탄성 지지되는 LED 칩 (2) 이 공기 저항을 받아 위치 어긋나 회로 기판 (5) 에 전사되는 것을 방지할 수 있다. 또한, 위치 어긋남을 보다 방지하기 위해서, 제 2 전사 기판 (4) 과 회로 기판 (5) 의 간극은, 가능한 한 좁게 하는 것이 바람직하고, 실시예 2 에 있어서는, LED 칩 (2) 의 높이에 약간의 클리어런스를 더한 거리로 설정하고 있다.
회로 기판 (5) 의 표면에는, 도시하지 않은 전사층이 형성되어 있다. 제 2 전사 기판 (4) 으로부터 분리한 LED 칩 (2) 은 탄성력으로 회로 기판 (5) 의 표면에 형성된 전사층에 전사된다. 여기서, 상기 서술한 바와 같이 전사층이란, 상온에서는 점착성이 있고, 열 또는 자외선에 의해 고화하고, 레이저 광을 조사함으로써 분해되어 가스를 발생하는 특성을 갖는 것이다. 요컨대, 레이저 광에 의해 제 2 전사 기판 (4) 의 전사층이 분해되어 가스가 발생하고 탄성력이 발생하여, 점착성을 가진 회로 기판 (5) 의 전사층을 향하여 LED 칩 (2) 이 탄성 지지되고, 착탄한 후, 회로 기판 (5) 의 전사층이 LED 칩 (2) 이 가진 열에 의해 고화되어 유지된다. 또한, LED 칩 (2) 이 가진 열이 낮으면, LED 칩 (2) 이 착탄한 후 전사층을 가열해도 된다.
제 1 실장 공정을 실행함으로써, 전술한 바와 같이, 회로 기판 (5) 에 제 2 피치보다 넓은 제 4 피치로 X 방향, 제 1 피치보다 넓은 제 3 피치로 Y 방향으로 LED 칩 (2) 이 배열된다. 회로 기판 (5) 또는 제 2 전사 기판 (4) 을 Y 방향으로 제 1 피치분, 요컨대, 적어도 Y 방향에 있어서의 LED 칩 (2) 의 길이분의 거리 어긋나게 하여, 제 1 실장 공정을 재차 실행함으로써, Y 방향으로 2 종류째의 LED 칩 (2) 을 라인상으로 배열할 수 있다. 즉, 제 1 실장 공정에 있어서 회로 기판 (5) 에 이미 전사 완료된 라인상의 레이저 광의 길이 방향에 있어서의 LED 칩 사이에 새로운 LED 칩을 배치하도록, 제 1 실장 공정을 재차 실행함으로써, Y 방향으로 2 종류째의 LED 칩 (2) 을 라인상으로 배열할 수 있다. 또한, 동일하게 3 회째의 제 1 실장 공정을 실행함으로써, Y 방향으로 3 종류째의 LED 칩 (2) 을 1 라인으로 배열할 수 있다.
여기서, 제 3 피치를 제 1 피치의 3 배가 되도록, 전술한 제 2 전사 공정에 있어서의 제 1 속도 및 제 2 속도를 설정해 두면, 3 종류의 LED 칩 (2) 을 배열함으로써, Y 방향으로 거의 간극이 없는 배열로 할 수 있다. 그리고, 1 종류째의 LED 칩 (2) 을 적색의 LED 칩 (2) (R) 으로 하고, 2 종류째의 LED 칩 (2) 을 녹색의 LED 칩 (2) (G) 으로 하고, 3 종류째의 LED 칩 (2) 을 청색의 LED 칩 (2) (B) 으로 하면, 적, 녹, 청의 각 LED 칩 (2) 을 간극 없이 배열시킬 수 있다 (도 8 참조).
여기서, 제 2 전사 기판 (4) 또는 회로 기판 (5) 을 Y 방향으로 제 1 피치분씩 어긋나게 하여 2 회째의 제 1 실장 공정을 실행함으로써, 제 2 전사 기판 (4) 에 유지되어 있는 LED 칩 (2) 이 회로 기판 (5) 에 이미 전사 완료된 LED 칩 (2) 을 넘지 않고 옆을 통과하여 2 종류째의 LED 칩 (2) 을 회로 기판 (5) 에 전사할 수 있다. 이 때문에, 제 2 전사 기판 (4) 과 회로 기판 (5) 의 간극을 LED 칩 (2) 의 높이에 약간의 클리어런스를 더한 간극으로 설정할 수 있고, LED 칩 (2) 의 탄성 지지 거리를 최소한으로 하여, 위치 어긋남을 방지하여 고정밀도로 안정적으로 전사할 수 있다.
이 후, 회로 기판 (5) 에 유지된 LED 칩 (2) 을 헤드 등에 의해 가압하여 가열함으로써, 확실하게 LED 칩 (2) 의 범프와 회로 기판 (5) 의 전극을 접합하도록 실장해도 된다. 또한, 실시예 2 에 있어서는, 회로 기판 (5) 의 표면에 전사층을 형성하는 구성으로 했지만, 반드시 이것에 한정되지 않고, 상황에 따라 적절히 변경할 수 있다. 예를 들어, 회로 기판 (5) 의 표면에 전사층을 형성하지 않고, 제 1 실장 공정에 있어서, LED 칩 (2) 의 제 2 면에 형성한 범프와 회로 기판 (5) 의 전극을 직접 접합하는 구성으로 해도 된다.
또한, 전사 등에 실패하여, 회로 기판 (5) 에 전사했을 때에, LED 칩 (2) 의 탈락이나 위치 어긋남이 발생하는 경우가 있다. 그러한 경우에는, 리페어를 실행해도 된다. 리페어는, 캐리어 기판 (1) 에 있어서의 LED 칩 (2) 의 제 1 면과 반대측의 면인 제 2 면에 간극을 두고 대향하도록 회로 기판 (5) 을 배치한 후, 캐리어 기판 (1) 에 레이저 광을 조사함으로써, 캐리어 기판 (1) 으로부터 LED 칩 (2) 을 1 개씩 분리하여 회로 기판 (5) 상에 LED 칩 (2) 을 탄성 지지시켜 LED 칩 (2) 을 회로 기판 (5) 에 전사시킴으로써 실장하는 실장 공정을 진공 환경에서 실행함으로써 리페어한다. 물론, 위치 어긋난 LED 칩 (2) 이 회로 기판 (5) 상에 있는 경우에는, 사전에 헤드 등에 의해 제거해 둔다.
(실장 장치)
다음으로, 본 발명의 실시예 2 에 있어서의 실장 장치에 대하여, 도 9 를 참조하여 설명한다. 도 9 는, 본 발명의 실시예 2 에 있어서의 실장 장치를 설명하는 도면이다. 실장 장치 (150) 는, 레이저 광 조사부 (52) 가 라인상의 레이저 광 (51) 을 조사하는 점, 및 회로 기판 (5) 에 전사한 LED 칩을 가압, 가열하는 것이 가능한 도시하지 않은 헤드를 구비하고 있는 점에서, 실시예 1 에 있어서의 전사 장치 (50) 와 상이하다.
실장 장치 (150) 는, 도시하지 않은 진공화부를 구비하고, 전체를 진공 챔버로서 진공 환경으로 할 수 있다. 또한, 실장 장치 (150) 는, 전사 기판을 유지하여 X 방향으로 이동 가능한 전사 기판 유지부 (54), 전사 기판 유지부 (54) 의 하측에 있어서 전사 기판에 간극을 두고 대향하도록 피전사 기판을 유지하고, X 방향, Y 방향, Z 방향, 및 θ 방향으로 이동 가능한 피전사 기판 유지부 (55), 전사 기판에 레이저 광 (51) 을 조사하는 레이저 광 조사부 (52), 및 전사 기판으로부터 LED 칩 (2) 을 분리하여 탄성 지지시켜 LED 칩 (2) 을 피전사 기판에 전사하도록, 레이저 광 조사부 (52), 전사 기판 유지부 (54), 및 피전사 기판 유지부 (55) 를 제어하는 도시하지 않은 제어부를 구비하고 있다. 또한, 회로 기판 (5) 에 전사한 LED 칩 (2) 을 가압, 가열하는 도시하지 않은 헤드를 구비하고 있다.
레이저 광 조사부 (52) 는, 실장 장치 (150) 에 고정시켜 형성된다. 실시예 2 에 있어서는, 1 라인의 LED 칩 (2) 에 조사하도록 라인상의 레이저 광 (51) 을 조사한다. 또한, 레이저 광 조사부 (52) 에 근접한 위치에 카메라 (53) 가 형성되어 있다. 카메라 (53) 는, 전사 기판 또는 피전사 기판의 위치를 인식하고, 피전사 기판 유지부 (55) 를 X, Y, 또는 θ 방향으로 이동시켜 얼라인먼트를 실시한다.
여기서, 실시예 2 에 있어서는, 전사 기판이란, 전술한 제 1 전사 공정에 있어서의 캐리어 기판 (1), 제 2 전사 공정에 있어서의 제 1 전사 기판 (3), 또는 제 1 실장 공정에 있어서의 제 2 전사 기판 (4) 을 가리키고, 피전사 기판이란, 제 1 전사 공정에 있어서의 제 1 전사 기판 (3), 제 2 전사 공정에 있어서의 제 2 전사 기판 (4), 또는 제 1 실장 공정에 있어서의 회로 기판 (5) 을 가리킨다.
요컨대, 제 1 전사 공정에 있어서는, 캐리어 기판 (1) 이 전사 기판 유지부 (54) 에 유지되고, 제 1 전사 기판 (3) 이 피전사 기판 유지부 (55) 에 유지된다. 또한, 제 2 전사 공정에 있어서는, 제 1 전사 기판 (3) 이 표리 반전되어 전사 기판 유지부 (54) 에 유지되고, 제 2 전사 기판 (4) 이 피전사 기판 유지부 (55) 에 유지되고, 제 1 실장 공정에 있어서는, 제 2 전사 기판 (4) 이 표리 반전되어 전사 기판 유지부 (54) 에 유지되고, 회로 기판 (5) 이 피전사 기판 유지부 (55) 에 유지된다.
여기서, 전술한 바와 같이, 제 2 전사 공정에 있어서, 제 1 전사 기판 (3) 을 하측에 배치하는 경우에는 피전사 기판 유지부 (55) 에 유지하고, 제 2 전사 기판 (4) 을 상측의 전사 기판 유지부 (54) 에 유지하도록 해도 된다. 이 경우에는, 제 1 실장 공정에 있어서, 제 2 전사 기판 (4) 은 그대로 상측의 전사 기판 유지부 (54) 에 유지하고, 회로 기판 (5) 을 피전사 기판 유지부 (55) 에 유지하도록 하면 된다. 또한, 제 2 전사 공정에 있어서, 제 1 전사 기판 (3) 을 상측의 전사 기판 유지부 (54) 에 유지하고, 제 2 전사 기판 (4) 을 하측의 피전사 기판 유지부 (55) 에 유지하여, 제 2 전사 공정을 실행한 경우, 제 2 전사 기판 (4) 을 그대로 하측의 피전사 기판 유지부 (55) 에 유지하고, 회로 기판 (5) 을 상측의 전사 기판 유지부 (54) 에 유지하도록 하여, 제 1 실장 공정을 실행하도록 해도 된다.
또한, 전사 기판에 유지된 LED 칩 (2) 과 피전사 기판 사이에 간극을 갖지 않고 전사를 실시하는 경우에는, 피전사 기판 유지부 (55) 를 Z 방향으로 이동시켜, 전사 기판 유지부 (54) 에 유지된 전사 기판에 유지된 LED 칩 (2) 과 피전사 기판을 접촉시킨다. 이 경우에는, 후술하는 바와 같은 레이저 광 조사 중인 전사 기판 유지부 (54) 및 피전사 기판 유지부 (55) 는, X 방향 이동을 실시하지 않는다.
전사 기판에 유지된 LED 칩 (2) 과 피전사 기판 사이에 간극을 두고 실행하는 제 2 전사 공정, 및 제 1 실장 공정에서는, 전사 기판을 유지한 전사 기판 유지부 (54) 가 각 속도로 X 방향으로 이동하고, 피전사 기판 유지부 (55) 가 X 방향으로 각 속도로 이동하는 상태에 있어서, 레이저 광 조사부 (52) 가 라인상으로 레이저 광 (51) 을 조사하여, 1 라인 별로 복수의 LED 칩 (2) 을 분리하여, 피전사 기판 유지부 (55) 에 유지된 피전사 기판에 탄성 지지하여 전사된다. 이 때, 적어도 제 2 전사 공정 및 제 1 실장 공정에 있어서는, 진공화부가 전사 장치 (50) 의 진공 챔버 내를 진공 환경으로 유지한다.
제 2 전사 기판 배치 공정, 제 2 전사 기판 회전 공정, 및 회로 기판 배치 공정에 있어서는, 로봇 등으로 구성되는 도시하지 않은 반송부에 의해 각 기판을 배치 또는 회전시킬 수 있다.
또한, 실시예 2 에 있어서는, 1 대의 실장 장치 (150) 에 의해, 각 공정을 실행하는 구성으로 했지만, 반드시 이것에 한정되지 않고, 상황에 따라 적절히 변경이 가능하다. 예를 들어, 실장 장치 (150) 를 3 대 나열하여, 제 1 전사 공정, 제 2 전사 공정, 및 제 1 실장 공정을 각 실장 장치 (150) 로 실행하도록 구성해도 된다. 이 경우에도 제 2 전사 기판 배치 공정, 제 2 전사 기판 회전 공정, 및 회로 기판 배치 공정에 있어서는, 로봇 등으로 구성되는 도시하지 않은 반송부에 의해 각 기판을 배치 또는 회전시키는 구성으로 하면 된다.
또한, 실시예 2 에 있어서는, 레이저 광 조사부 (52) 를 실장 장치 (150) 에 고정시켜 형성하고, 전사 기판 유지부 (54), 및 피전사 기판 유지부 (55) 를 이동시키는 구성으로 했지만, 반드시 이것에 한정되지 않고, 장치의 상황에 따라 적절히 변경이 가능하다. 예를 들어, 전사 기판 유지부 (54) 를 실장 장치 (150) 에 고정시켜 형성하고, 레이저 광 조사부 (52), 및 피전사 기판 유지부 (55) 를 이동시키는 구성으로 해도 되고, 피전사 기판 유지부 (55) 를 실장 장치 (150) 에 고정시켜 형성하고, 레이저 광 조사부 (52), 및 전사 기판 유지부 (54) 를 이동시키는 구성으로 해도 된다.
이와 같이, 실시예 2 에 있어서는, 캐리어 기판에 제 1 면이 유지된 다이싱 후의 LED 칩을 회로 기판에 실장하는 실장 방법으로서,
상기 캐리어 기판으로부터 상기 LED 칩을 분리하여 제 1 전사 기판에 상기 LED 칩의 상기 제 1 면과 반대측의 제 2 면측을 전사하여 유지시키는 제 1 전사 공정과,
상기 제 1 전사 기판에 상기 제 2 면이 유지된 상기 LED 칩의 상기 제 1 면과 간극을 두고 대향하도록 제 2 전사 기판을 배치하는 제 2 전사 기판 배치 공정과,
상기 제 1 전사 기판에 라인상의 레이저 광을 조사하여 1 라인분의 복수의 상기 LED 칩을 상기 제 1 전사 기판으로부터 분리하여 상기 제 2 전사 기판을 향하여 탄성 지지시킴과 함께, 상기 제 1 전사 기판과 상기 제 2 전사 기판을 서로 상이한 속도로, 상기 라인상의 레이저 광에 대하여 그 직교하는 방향으로 상대 이동시켜, 상기 LED 칩의 제 1 면측을 상기 제 2 전사 기판에 전사하는 제 2 전사 공정과,
상기 라인상의 레이저 광에 대하여, 상기 제 2 전사 기판을 그 법선을 축으로 하여 90°회전시켜 상기 제 2 전사 기판을 배치하는 제 2 전사 기판 회전 공정과,
상기 제 2 전사 기판에 상기 제 1 면이 유지된 상기 LED 칩의 상기 제 2 면과 간극을 두고 대향하도록 상기 회로 기판을 배치하는 회로 기판 배치 공정과,
상기 제 2 전사 기판에 라인상의 레이저 광을 조사하여 1 라인분의 복수의 상기 LED 칩을 상기 제 2 전사 기판으로부터 분리하여 상기 회로 기판을 향하여 탄성 지지시킴과 함께, 상기 제 2 전사 기판과 상기 회로 기판을 서로 상이한 속도로, 상기 라인상의 레이저 광에 대하여 그 직교하는 방향으로 상대 이동시켜, 상기 LED 칩의 제 2 면측을 상기 회로 기판에 전사함으로써 상기 LED 칩의 범프와 상기 회로 기판의 전극을 접합시키는 제 1 실장 공정을 구비하고,
적어도 상기 제 2 전사 공정, 및 상기 제 1 실장 공정을 진공 환경에서 실행하는 것을 특징으로 하는 실장 방법에 의해, 전사시의 공기 저항의 영향을 배제하여, 고정밀도로 LED 칩을 전사하여 실장할 수 있음과 함께, 1 라인 별로 복수의 LED 칩을 전사함으로써 고속으로 전사, 실장할 수 있다.
또한, 실시예 2 에 있어서는, 회로 기판에 LED 칩을 실장하는 실장 장치로서,
상기 실장 장치 내를 진공 환경으로 하는 진공화부와,
상기 LED 칩이 배열된 전사 기판에 라인상의 레이저 광을 조사하는 레이저 광 조사부와,
상기 전사 기판을 유지하고, 제 1 방향으로 이동 가능한 전사 기판 유지부와,
상기 전사 기판에 유지된 상기 LED 칩과 간극을 두고 대향하도록 피전사 기판 또는 상기 회로 기판을 유지하고, 적어도 상기 제 1 방향으로 이동 가능한 피전사 기판 유지부와,
상기 레이저 광 조사부, 상기 전사 기판 유지부, 및 상기 피전사 기판 유지부를 제어하는 제어부를 구비하고,
상기 제어부는, 상기 전사 기판과 상기 피전사 기판 또는 상기 회로 기판을 서로 상이한 속도로, 상기 라인상의 레이저 광에 대하여 그 직교하는 방향으로 상대 이동시켜, 상기 라인상의 레이저 광에 대응한 1 라인분의 복수의 상기 LED 칩을 분리, 탄성 지지하여 상기 피전사 기판 또는 상기 회로 기판에 전사하도록 제어하는 것을 특징으로 하는 실장 장치에 의해, 전사시의 공기 저항의 영향을 배제하여, 고정밀도로 LED 칩을 전사하여 실장할 수 있음과 함께, 1 라인 별로 복수의 LED 칩을 전사함으로써 고속으로 전사, 실장할 수 있다.
실시예 3
본 발명의 실시예 3 은, 제 1 전사 공정이 실시예 2 와 상이하다. 본 발명의 실시예 3 에 있어서의 실장 방법에 대하여 도 10 을 참조하여 설명한다. 도 10 은, 본 발명의 실시예 3 에 있어서의 실장 방법의 제 1 전사 공정을 설명하는 도면이다.
실시예 3 에 있어서의 제 1 전사 공정에서는, 먼저, 제 1 면이 캐리어 기판 (1) 에 유지된 LED 칩 (2) 의 제 2 면을 제 1 전사 기판 (3) 표면의 도시하지 않은 점착층에 첩부하여 전사한다. 다음으로, 캐리어 기판 (1) 의 LED 칩 (2) 을 유지하는 측과 반대측을 그라인더 (56) 로 백 그라인드한다. 요컨대, 캐리어 기판 (1) 을 LED 칩 (2) 이 형성되어 있는 측과 반대측으로부터 긁어 떨어뜨려 제거한다. 특히, 적색 LED 의 경우에는 레이저 리프트 오프를 적용할 수 없기 때문에, 이 백 그라인드의 수법을 사용한다.
백 그라인드의 결과, LED 칩 (2) 은 제 1 전사 기판 (3) 의 전사층의 점착성에 의해 유지되어, 도 10(b) 에 나타내는 바와 같이 제 1 전사 기판 (3) 에 LED 칩 (2) 이 전사, 유지된 구성이 된다. 실시예 3 에 있어서의 제 1 전사 공정은, 실장 장치 (150) 에 그라인더 (56) 를 형성하여 실행해도 되고, 실장 장치 (150) 의 전 공정에 그라인더 (56) 를 형성한 백 그라인드 장치를 배치하여 실행해도 된다.
이와 같이 실시예 3 에 있어서는, 레이저 리프트 오프의 수법이 이용되지 않는 경우에, 백 그라인드의 수법으로, 제 1 전사 공정을 실행할 수 있다.
실시예 4
본 발명의 실시예 4 는, 제 2 전사 기판 회전 공정보다 후의 공정이 실시예 2 와는 상이하다. 실시예 4 에 대하여, 도 11 ∼ 도 16 을 참조하여 설명한다. 도 11 은, 본 발명의 실시예 4 에 있어서의 실장 방법의 제 3 전사 공정의 시작을 설명하는 도면이다. 도 12 는, 본 발명의 실시예 4 에 있어서의 실장 방법의 제 3 전사 공정의 도중을 설명하는 도면이다. 도 13 은, 본 발명의 실시예 4 에 있어서의 실장 방법의 제 3 전사 공정의 마지막을 설명하는 도면이다. 도 14 는, 본 발명의 실시예 4 에 있어서의 실장 방법에 의한 리페어를 설명하는 도면이다. 도 15 는, 본 발명의 실시예 4 에 있어서의 실장 방법의 제 4 전사 공정 및 제 2 실장 공정을 설명하는 도면이다. 도 16 은, 본 발명의 실시예 4 에 있어서의 실장 방법의 리페어시의 LED 칩 전사를 설명하는 도면이다.
실시예 4 는, 주로, 리페어를 필요로 하는 경우에 실행된다. 요컨대, 제 2 전사 기판 회전 공정 후에, 제 3 전사 기판 배치 공정, 제 3 전사 공정, 리페어 공정, 제 4 전사 기판 배치 공정, 제 4 전사 공정, 회로 기판 배치 공정, 및 제 2 실장 공정을 순차적으로 실행한다.
제 2 전사 기판 회전 공정 후에, 먼저 제 3 전사 기판 배치 공정을 실행한다. 제 3 전사 기판 배치 공정에서는, 제 1 면이 제 2 전사 기판 (4) 에 유지된 LED 칩 (2) 의 제 2 면에 간극을 두고 대향하도록 제 3 전사 기판 (105) 을 배치한다 (도 11 참조). 이 때, 실시예 4 에 있어서는, 유지한 LED 칩 (2) 을 아래를 향하여 제 2 전사 기판 (4) 을 상측에 배치하고, 제 3 전사 기판 (105) 을 하측에 배치한다. 제 3 전사 기판 배치 공정은, 진공 환경에서 실행해도 되고, 진공 환경이 아니어도 된다.
다음으로, 제 3 전사 공정을 진공 환경에서 실행한다. 도 11 에 나타내는 바와 같이, 제 2 전사 기판 (4) 을 X 방향으로 제 3 속도로 이동시키고, 또한, 제 3 전사 기판 (105) 을 X 방향으로 제 3 속도보다 빠른 제 4 속도로 이동시킨다. 또한 이동 중인 제 2 전사 기판 (4) 에 레이저 광 (51) 을 라인상으로 조사하여 전사층의 점착력을 저감시켜, 제 2 전사 기판 (4) 으로부터 Y 방향에 있어서의 1 라인 별로 복수의 LED 칩 (2) 을 분리하여, 전사층을 분해한 것에 의한 탄성력에 의해 제 3 전사 기판 (105) 을 향하여 LED 칩 (2) 을 탄성 지지시켜 제 2 면측을 전사한다. 제 3 전사 기판 (105) 에는, 도시하지 않은 전사층이 형성되어 있고, 전사층은 탄성 지지되어 온 LED 칩 (2) 이 가진 열에 의해 고화하여 유지된다. 전사된 LED 칩 (2) 은 제 2 면측이 제 3 전사 기판 (105) 에 전사됨으로써 LED 칩 (2) 의 범프는 제 3 전사 기판 (105) 측을 향하고 있다.
제 2 전사 기판 (4) 을 X 방향으로 제 3 속도로 이동시키고, 제 3 전사 기판 (105) 을 X 방향으로 제 3 속도보다 빠른 제 4 속도로 이동시키면서, 제 2 전사 기판 (4) 의 Y 방향으로 라인상으로 레이저 광 (51) 을 조사하여 1 라인 별로 복수의 LED 칩 (2) 을 분리, 전사시킴으로써, 제 2 전사 기판 회전 공정으로 90°회전한 제 2 전사 기판 (4) 에 제 2 피치로 X 방향, 제 3 피치로 Y 방향으로 배열되어 있던 LED 칩 (2) 을, 제 3 전사 기판 (105) 에 제 2 피치보다 넓은 제 4 피치로 X 방향, 제 3 피치로 Y 방향으로 배열하여 전사할 수 있다. 이 제 3 피치 및 제 4 피치는, 디스플레이를 구성하는 회로 기판에 있어서의 LED 칩의 피치로 할 수 있다.
제 2 전사 기판 (4) 과 제 3 전사 기판 (105) 이 각각 X 방향으로 이동하면서 LED 칩 (2) 을 전사해 가는 모습을 도 11 ∼ 도 13 에 나타낸다. 도 11 은, 제 3 전사 공정의 시작 모습을 나타내고, 도 12 는, 제 3 전사 공정의 도중의 모습을 나타내고, 도 13 은, 제 3 전사 공정의 마지막 모습을 나타내고 있다.
또한, 제 3 전사 공정은, 상기 서술한 바와 같이 진공 환경에서 실행된다. 진공 환경에서 제 3 전사 공정을 실행함으로써, 제 2 전사 기판 (4) 으로부터 분리하여 탄성 지지되는 LED 칩 (2) 이 공기 저항을 받아, 제 3 전사 기판 (105) 에 위치 어긋나 전사되는 것을 방지할 수 있다. 또한, 위치 어긋남을 보다 방지하기 위해서, 제 2 전사 기판 (4) 과 제 3 전사 기판 (105) 의 간극은, 가능한 한 좁게 하는 것이 바람직하고, 실시예 4 에 있어서는, LED 칩 (2) 의 높이에 약간의 클리어런스를 더한 거리로 설정하고 있다.
제 3 전사 공정을 실행함으로써, 전술한 바와 같이, 제 3 전사 기판 (105) 에 제 2 피치보다 넓은 제 4 피치로 X 방향, 제 1 피치보다 넓은 제 3 피치로 Y 방향으로 LED 칩 (2) 이 배열된다. 제 3 전사 기판 (105) 또는 제 2 전사 기판 (4) 을 Y 방향으로 제 1 피치분, 요컨대, 적어도 LED 칩의 당해 방향 (Y 방향) 에 있어서의 길이분만큼 이동시켜 제 3 전사 공정을 재차 실행함으로써, Y 방향으로 2 종류째의 LED 칩 (2) 을 라인상으로 배열할 수 있다. 즉, 제 3 전사 공정에 있어서 제 3 전사 기판 (105) 에 이미 전사 완료된 라인상의 레이저 광의 길이 방향에 있어서의 LED 칩 사이에 새로운 LED 칩 (2) 을 배치하도록, 제 3 전사 공정을 재차 실행함으로써, Y 방향으로 2 종류째의 LED 칩 (2) 을 라인상으로 배열할 수 있다. 또한, 동일하게 3 회째의 제 3 전사 공정을 실행함으로써, Y 방향으로 3 종류째의 LED 칩 (2) 을 1 라인으로 배열할 수 있다.
여기서, 제 3 피치를 제 1 피치의 3 배가 되도록, 전술한 제 2 전사 공정에 있어서의 제 1 속도 및 제 2 속도를 설정해 두면, 이 3 종류의 LED 칩 (2) 을 배열함으로써, Y 방향으로 거의 간극이 없는 배열로 할 수 있다. 그리고, 1 종류째의 LED 칩 (2) 을 적색의 LED 칩 (2) (R) 으로 하고, 2 종류째의 LED 칩 (2) 을 녹색의 LED 칩 (2) (G) 으로 하고, 3 종류째의 LED 칩 (2) 을 청색의 LED 칩 (2) (B) 으로 하면, 적, 녹, 청의 각 LED 칩 (2) 을 간극 없이 배열시킬 수 있다 (도 14 참조).
여기서, 제 2 전사 기판 (4) 또는 제 3 전사 기판 (105) 을 Y 방향으로 제 1 피치분씩 어긋나게 하여 제 3 전사 공정을 재차 실행함으로써, 제 2 전사 기판 (4) 에 유지되어 있는 LED 칩 (2) 이 제 3 전사 기판 (105) 에 이미 전사 완료된 LED 칩 (2) 을 넘지 않고 옆을 통과하여 2 종류째의 LED 칩 (2) 을 제 3 전사 기판 (105) 에 전사할 수 있다. 이 때문에, 제 2 전사 기판 (4) 과 제 3 전사 기판 (105) 의 간극을 LED 칩 (2) 의 높이에 약간의 클리어런스를 더한 간극으로 설정할 수 있고, LED 칩 (2) 의 낙하시의 위치 어긋남을 방지하여 고정밀도로 안정적으로 전사할 수 있다.
그런데도 전사 등에 실패하여, 제 3 전사 기판 (105) 에 전사했을 때에, 도 14 에 나타내는 바와 같이 LED 칩 (2) 의 탈락 (121) 이나 위치 어긋남이 발생하는 경우가 있다. 그러한 경우에는, 리페어 공정을 실행한다. 리페어 공정은, 도 16 에 나타내는 바와 같이, 캐리어 기판 (1) 또는 제 2 전사 기판 (4) 과 제 3 전사 기판을 간극을 두고 대향시켜, 진공 환경에서 레이저 광을 캐리어 기판 (1) 또는 제 2 전사 기판 (4) 에 조사하여 1 개씩 LED 칩 (2) 을 제 3 전사 기판 (105) 에 전사하여 리페어한다. 물론, 위치 어긋난 LED 칩 (2) 이 제 3 전사 기판 (105) 상에 있는 경우에는, 사전에 헤드 등에 의해 제거해 둔다.
이와 같이, 제 3 전사 기판 (105) 에 있어서는, 전사층에 LED 칩 (2) 이 유지되어 있는 것뿐이기 때문에, 위치 어긋난 LED 칩 (2) 을 제거하기 쉽다. 예를 들어, 실시예 2 와 같이 회로 기판 (5) 에 실장한 LED 칩 (2) 은 제거하는 것이 곤란하지만, 실시예 4 에 있어서의 제 3 전사 기판 (105) 상의 LED 칩 (2) 은 제거하기 쉬워 리페어 공정의 실행에 적합하다.
다음으로, 리페어 후의 제 3 전사 기판 (105) 에 제 2 면이 유지된 LED 칩 (2) 의 제 1 면에 간극을 두고 대향하도록 제 4 전사 기판 (106) 을 배치하는 제 4 전사 기판 배치 공정을 실행한다 (도 15(a) 참조). 이 때, 실시예 4 에 있어서는, 유지한 LED 칩 (2) 을 아래를 향하여 제 3 전사 기판 (105) 을 상측에 배치하고, 제 4 전사 기판 (106) 을 하측에 배치한다. 제 4 전사 기판 배치 공정은 진공 환경에서 실행해도 되고 진공 환경이 아니어도 된다.
다음으로, 제 3 전사 기판 (105) 에 라인상의 레이저 광을 조사함으로써 제 3 전사 기판 (105) 으로부터 LED 칩 (2) 을 분리하여 제 4 전사 기판 (106) 을 향하여 LED 칩 (2) 을 탄성 지지시키고, LED 칩 (2) 의 제 1 면측을 제 4 전사 기판 (106) 에 전사시키는 제 4 전사 공정을 실행한다 (도 15(a) 참조). 전사된 LED 칩 (2) 은 제 1 면측이 제 4 전사 기판 (106) 에 전사됨으로써 LED 칩 (2) 의 범프는 제 4 전사 기판 (106) 과 반대측, 요컨대 외측을 향하고 있다. 이 제 4 전사 공정은, 진공 환경에서 실행한다.
또한, 실시예 4 에 있어서는, 제 4 전사 공정을 진공 환경에서 실행하도록 구성했지만, 반드시 이것에 한정되지 않고, 적절히 변경 가능하다. 예를 들어, 제 3 전사 기판 (105) 에 유지된 LED 칩 (2) 의 제 1 면측을 제 4 전사 기판 (106) 에 접촉시킨 상태로 제 4 전사 공정을 실행하는 경우에는, 탄성 지지시의 공기 저항의 영향을 받지 않기 때문에, 진공 환경이 아니라 대기압에서 실행해도 된다.
제 4 전사 공정에서는, X 방향으로 제 4 피치, Y 방향으로 제 1 피치로 RGB 의 각 LED 칩 (2) 이 배열된 채로, 라인상의 레이저 광 조사에 의해 1 열 별로 복수의 LED 칩 (2) 을 제 4 전사 기판 (106) 에 전사한다.
다음으로, 제 4 전사 기판 (106) 에 유지된 LED 칩 (2) 의 제 2 면에 간극을 두고 대향하도록 회로 기판 (107) 을 배치하는 회로 기판 배치 공정을 실행한다 (도 15(b) 참조). 이 때, 실시예 4 에 있어서는, 유지한 LED 칩 (2) 을 아래를 향하여 제 4 전사 기판 (106) 을 상측에 배치하고, 회로 기판 (107) 을 하측에 배치한다. 회로 기판 배치 공정은 진공 환경에서 실행해도 되고 진공 환경이 아니어도 된다.
다음으로, 진공 환경에서 제 2 실장 공정을 실행한다 (도 15(b) 참조). 제 2 실장 공정에서는, 제 4 전사 기판 (106) 에 라인상의 레이저 광을 조사함으로써 제 4 전사 기판 (106) 으로부터 LED 칩 (2) 을 분리하여 회로 기판 (107) 을 향하여 LED 칩 (2) 을 탄성 지지시키고, LED 칩 (2) 의 제 2 면측을 회로 기판 (107) 에 전사시키고, LED 칩 (2) 의 제 2 면에 구비한 범프와 회로 기판 (107) 을 접촉시켜 실장한다. 이 후, 회로 기판 (107) 에 유지된 LED 칩 (2) 을 헤드 등에 의해 가압하여 가열함으로써, 확실하게 LED 칩 (2) 의 범프와 회로 기판 (107) 의 전극을 접합하도록 실장해도 된다.
또한, 실시예 4 에 있어서는, 제 2 실장 공정을 진공 환경에서 실행하도록 구성했지만, 반드시 이것에 한정되지 않고, 적절히 변경 가능하다. 예를 들어, 제 4 전사 기판 (106) 에 유지된 LED 칩 (2) 의 제 2 면측을 회로 기판 (107) 에 접촉시킨 상태로 제 2 실장 공정을 실행하는 경우에는, 탄성 지지시의 공기 저항의 영향을 받지 않기 때문에, 진공 환경이 아니라 대기압에서 실행해도 된다.
이와 같이, 실시예 4 에 있어서는, 누락이나 위치 어긋남이 있었던 LED 칩 (2) 의 리페어를 전사 기판 상에서 실행할 수 있어, 안정적인 실장을 할 수 있다.
실시예 5
실시예 5 는, 전사 기판에 유지된 LED 칩을 회로 기판에 열 압착한 후에 당해 전사 기판을 철거하는 점에서, 실시예 1 ∼ 4 와 상이하다. 본 발명의 실시예 5 에 있어서의 실장 방법에 대하여, 도 17 ∼ 도 22 를 참조하여 설명한다. 도 17 은, 본 발명의 실시예 5 에 있어서의 실장 방법의 제 1A 전사 공정을 설명하는 도면이다. 도 18 은, 본 발명의 실시예 5 에 있어서의 실장 방법의 제 1B 전사 공정을 설명하는 도면이다. 도 19 는, 본 발명의 실시예 5 에 있어서의 실장 방법의 제 2 전사 공정을 설명하는 도면이다. 도 20 은, 본 발명의 실시예 5 에 있어서의 실장 방법의 제 3 전사 공정을 설명하는 도면이다. 도 21 은, 본 발명의 실시예 5 에 있어서의 실장 방법의 열 압착 공정을 설명하는 도면이다. 도 22 는, 본 발명의 실시예 5 에 있어서의 실장 방법의 제 3 전사 기판 철거 공정을 설명하는 도면이다.
(실장 방법)
먼저, 제 1A 전사 공정을 실행하여, 캐리어 기판 (1) 으로부터 LED 칩 (2) 을 분리하여 제 1A 전사 기판 (203) 에 LED 칩 (2) 의 제 2 면측을 전사하여 유지 시킨다. 실시예 5 에 있어서는, 캐리어 기판 (1) 에 라인상으로 엑시머 레이저로 이루어지는 레이저 광 (51) 을 조사하고, 캐리어 기판 (1) 또는 라인상의 레이저 광 (51) 의 어느 것을 X 방향으로 상대 이동시켜 캐리어 기판 (1) 전체에 레이저 광을 조사한다. 그리고, 사파이어로 이루어지는 캐리어 기판 (1) 에 있어서의 GaN 층의 일부를 Ga 와 N 으로 분해시켜, LED 칩 (2) 을 분리하여 제 1A 전사 기판 (203) 을 향하여 탄성 지지시키는 것이다. 이 수법은 레이저 리프트 오프라고 불리고, 분리한 LED 칩 (2) 은, GaN 이 분해될 때에 N (질소) 이 발생함으로써 탄성 지지되어 제 1A 전사 기판 (203) 에 전사된다.
도 17(a) 에서는, LED 칩 (2) 과 제 1A 전사 기판 (203) 사이에 간극을 형성하여 레이저 광 (51) 을 조사하고 있지만, 반드시 이 간극은 필요하지 않고, LED 칩 (2) 과 제 1A 전사 기판 (203) 이 접한 상태로 레이저 광 (51) 을 조사하도록 구성해도 된다. 이 간극을 형성하지 않음으로써, LED 칩 (2) 이 공기 저항을 받아 탄성 지지된 것으로 인하여 위치 어긋남이 일어나는 것을 방지할 수 있다. 또한, 이 제 1A 전사 공정은, 진공 환경에서 실행해도 된다. 진공 환경에서 실행함으로써, 상기 서술한 간극을 형성해도 LED 칩 (2) 이 탄성 지지될 때에 공기 저항을 받지 않아 위치 어긋남을 방지할 수 있다.
제 1A 전사 기판 (203) 의 표면에는, 미리 도시하지 않은 전사층이 형성되어 있고, 전사된 LED 칩 (2) 은, 이 전사층에 의해 유지되어, 도 17(b) 에 나타내는 바와 같이 제 1A 전사 기판 (203) 에 LED 칩 (2) 이 유지된 구성이 된다. 여기서, 전사층이란, 상온에서는 점착성이 있고, 열 또는 자외선에 의해 고화하고, 레이저 광을 조사함으로써 분해되어 가스를 발생하는 특성을 갖는 것이다. 요컨대, 점착성을 가진 제 1A 전사 기판 (203) 의 전사층을 향하여 LED 칩 (2) 이 탄성 지지되고, 착탄한 후, LED 칩 (2) 이 가진 열에 의해 제 1A 전사 기판 (203) 의 전사층이 고화되어 LED 칩 (2) 이 유지된다. LED 칩 (2) 이 가진 열이 낮으면, LED 칩 (2) 이 착탄한 후 전사층을 가열해도 된다. 이 시점에서 LED 칩 (2) 의 제 2 면에 있어서의 범프는 제 1A 전사 기판 (203) 과 접하고 있다.
다음으로, 제 1B 전사 공정을 실행한다. 도 18 에 나타내는 바와 같이, 제 1A 전사 기판 (203) 을 LED 칩 (2) 의 제 1 면이 제 1B 전사 기판 (213) 과 대향하도록 배치한다. 그리고, 제 1A 전사 기판 (203) 으로부터 LED 칩 (2) 을 분리하여 제 1B 전사 기판 (213) 에 LED 칩 (2) 의 제 1 면측을 전사하여 유지시킨다. 실시예 5 에 있어서는, 제 1A 전사 기판 (203) 에 라인상으로 엑시머 레이저로 이루어지는 레이저 광 (51) 을 조사하고, 제 1A 전사 기판 (203) 또는 라인상의 레이저 광 (51) 의 어느 것을 X 방향으로 상대 이동시켜 제 1A 전사 기판 (203) 전체에 레이저 광을 조사한다. 그리고, 전사층의 점착력을 저감시켜 LED 칩 (2) 을 분리하여 제 1B 전사 기판 (213) 을 향하여 탄성 지지시키고, LED 칩 (2) 의 제 1 면측이 제 1B 전사 기판 (213) 에 전사된다. 또한, 이 제 1B 전사 공정은, 진공 환경에서 실행해도 된다. 진공 환경에서 실행함으로써, 상기 서술한 간극을 형성해도 LED 칩 (2) 이 탄성 지지될 때에 공기 저항을 받지 않아 위치 어긋남을 방지할 수 있다. 이 시점에서 LED 칩 (2) 의 제 1 면은 제 1B 전사 기판 (213) 과 접하고 있다.
다음으로, 제 2 전사 기판 배치 공정을 실행한다. 요컨대, 제 1B 전사 기판 (213) 에 제 1 면이 유지된 LED 칩 (2) 의 제 2 면과 간극을 두고 대향하도록 제 2 전사 기판 (4) 을 배치한다. 이 때 실시예 5 에 있어서는, 유지하고 있는 LED 칩 (2) 을 아래를 향하여 제 1B 전사 기판 (213) 을 상측에 배치하고, 제 2 전사 기판 (4) 을 제 1B 전사 기판 (213) 의 하측에 배치한다 (도 19 참조). 제 2 전사 기판 배치 공정은, 진공 환경에서 실행해도 되고, 반드시 진공 환경이 아니어도 된다.
계속해서 제 2 전사 공정을 진공 환경에서 실행한다. 요컨대, 제 1B 전사 기판 (213) 을 X 방향으로 제 1 속도로 이동시키고, 또한, 제 2 전사 기판 (4) 을 X 방향으로 제 1 속도보다 빠른 제 2 속도로 이동시킨다. 또한 이동 중인 제 1B 전사 기판 (213) 에 레이저 광 (51) 을 Y 방향을 따라 라인상으로 조사하여 전사층의 점착력을 저감시켜, 제 1B 전사 기판 (213) 으로부터 Y 방향에 있어서의 1 라인 별로 복수의 LED 칩 (2) 을 분리한다. 이 때, 제 1B 전사 공정과 동일하게 분리한 LED 칩 (2) 은 제 2 전사 기판 (4) 을 향하여 탄성 지지되고, LED 칩 (2) 의 제 2 면측이 전사된다.
여기서, 도 19 에 나타내는 바와 같이, 제 1B 전사 기판 (213) 을 X 방향으로 제 1 속도로 이동시키고, 제 2 전사 기판 (4) 을 X 방향으로 제 1 속도보다 빠른 제 2 속도로 이동시키면서, 제 1B 전사 기판 (213) 의 Y 방향을 따라 라인상으로 레이저 광 (51) 을 조사하여 1 라인 별로 복수의 LED 칩 (2) 을 분리, 제 2 전사 기판 (4) 을 향하여 탄성 지지시킴으로써, 제 1B 전사 기판 (213) 에 제 1 피치로 X 방향, 제 2 피치로 Y 방향으로 배열되어 있던 LED 칩 (2) 을 제 2 전사 기판 (4) 에 제 1 피치보다 넓은 제 3 피치로 X 방향, 제 2 피치로 Y 방향으로 배열하여 전사할 수 있다. 이 제 3 피치는, 디스플레이를 구성하는 회로 기판에 있어서의 LED 칩의 피치로 할 수 있다. 전사된 LED 칩 (2) 은 제 2 면측이 제 2 전사 기판 (4) 에 전사됨으로써 LED 칩 (2) 의 범프는 제 2 전사 기판 (4) 측을 향하고 있다.
제 2 전사 공정을 진공 환경에서 실행함으로써, 제 1B 전사 기판 (213) 으로부터 분리하여 탄성 지지되는 LED 칩 (2) 이 공기 저항을 받아 위치 어긋나 제 2 전사 기판 (4) 에 전사되는 것을 방지할 수 있다. 또한, 위치 어긋남을 방지하기 위해서, 제 1B 전사 기판 (213) 과 제 2 전사 기판 (4) 의 간극은, 가능한 한 좁게 하는 것이 바람직하고, 실시예 2 에 있어서는, LED 칩 (2) 의 높이에 약간의 클리어런스를 더한 거리로 설정하고 있다.
또한, 실시예 5 에 있어서는, LED 칩 (2) 의 전사시에, 제 1B 전사 기판 (213) 및 제 2 전사 기판 (4) 을 모두 X 방향으로 이동시키도록 구성했지만, 반드시 이것에 한정되지 않고, 장치의 상황에 따라 적절히 변경 가능하다. 예를 들어, 라인상의 레이저 광 (51) 을 X 방향을 따라 조사하고, 제 1B 전사 기판 (213) 및 제 2 전사 기판 (4) 을 Y 방향으로 이동시키도록 구성해도 된다. 또한, 라인상의 레이저 광 (51) 을 Y 방향을 따라 조사하고, 제 1B 전사 기판 (213) 을 X 방향, 제 2 전사 기판 (4) 을 -X 방향 등과 같이, 서로 반대 방향으로 이동시키도록 구성해도 된다. 즉, 제 1B 전사 기판 (213) 과 제 2 전사 기판 (4) 을 서로 상이한 속도로, 라인상의 레이저 광 (51) 에 대하여 그 직교하는 방향으로 상대 이동시키도록 구성하면 된다. 이에 의해, 제 1B 전사 기판 (213) 에 유지되어 있던 LED 칩 (2) 을 상이한 피치로 제 2 전사 기판 (4) 에 전사할 수 있다.
또한, 실시예 5 에 있어서는, 제 1B 전사 기판 (213) 을 상측에 배치하고, 제 2 전사 기판 (4) 을 하측에 배치하도록 했지만, 반드시 이것에 한정되지 않고, 배치의 상황에 따라 적절히 변경이 가능하다. 예를 들어, 제 1B 전사 기판 (213) 을 제 1B 전사 공정인 채로 하측에 배치하고, 제 2 전사 기판 (4) 을 상측에 배치하고, 하측의 제 1B 전사 기판 (213) 으로부터 상측의 제 2 전사 기판 (4) 을 향하여 LED 칩 (2) 을 탄성 지지하여 전사해도 된다. 또한, 제 1B 전사 기판 (213) 과 제 2 전사 기판 (4) 을 간극을 두고 대향시켜 Z 방향을 따라 세운 상태로 제 2 전사 공정을 실행해도 된다.
다음으로, 제 2 전사 기판 (4) 을 그 법선을 축으로 하여 90°회전시킴과 함께 LED 칩 유지측을 하향으로 하여 상측에 배치하는 제 2 전사 기판 회전 공정을 실행한다. 여기서, 제 2 전사 기판 (4) 을 그 법선을 축으로 하여 90°회전시킨다는 것은, 요컨대, 라인상의 레이저 광의 길이 방향에 대하여 제 2 전사 기판 (4) 의 방향을 90°회전시키는 것을 말한다. 제 2 전사 기판 회전 공정은, 진공 환경에서 실행해도 되고, 진공 환경이 아니어도 된다. 제 2 전사 기판 회전 공정을 실행함으로써, X 방향으로 가로로 긴 배치였던 제 2 전사 기판 (4) 은, 도 20 에 나타내는 바와 같이, 제 2 전사 기판 (4) 은 90°회전하여 세로로 긴 배치가 된다.
계속해서, 제 3 전사 기판 배치 공정을 실행한다. 요컨대, 제 2 전사 기판 (4) 에 제 2 면이 유지된 LED 칩 (2) 의 제 1 면과 간극을 두고 대향하도록 제 3 전사 기판 (206) 을 배치한다. 실시예 5 에 있어서는, 유지한 LED 칩 (2) 이 아래를 향하도록 제 2 전사 기판 (4) 을 상측에, 제 3 전사 기판 (206) 을 하측에 배치한다 (도 20 참조). 이 제 3 전사 기판 배치 공정도 진공 환경에서 실행해도 되지만, 반드시 진공 환경이 아니어도 된다.
다음으로, 제 3 전사 공정을 진공 환경에서 실행한다. 요컨대, 제 2 전사 기판 (4) 을 X 방향으로 제 3 속도로 이동시키고, 또한, 제 3 전사 기판 (206) 을 X 방향으로 제 3 속도보다 빠른 제 4 속도로 이동시킨다. 또한 이동 중인 제 2 전사 기판 (4) 에 레이저 광 (51) 을 Y 방향을 따라 라인상으로 조사하여 전사층을 분해시켜 제 2 전사 기판 (4) 으로부터 Y 방향에 있어서의 1 라인 별로 복수의 LED 칩 (2) 을 분리하고, 제 3 전사 기판 (206) 을 향하여 탄성 지지시킨다. 그리고, LED 칩 (2) 의 제 1 면측을 제 3 전사 기판 (206) 에 전사시킨다. 이 때, LED 칩 (2) 의 제 2 면에 있어서의 범프는 제 3 전사 기판 (206) 측과는 반대측의 외측을 향하고 있다.
여기서, 도 20 에 나타내는 바와 같이, 제 2 전사 기판 (4) 을 X 방향으로 제 3 속도로 이동시키고, 회로 기판 (5) 을 X 방향으로 제 3 속도보다 빠른 제 4 속도로 이동시키면서, 제 2 전사 기판 (4) 의 Y 방향으로 라인상으로 레이저 광 (51) 을 조사하여 1 라인 별로 복수의 LED 칩 (2) 을 분리, 탄성 지지시킴으로써, 제 2 전사 기판 회전 공정에서 90°회전 완료된 제 2 전사 기판 (4) 에 제 2 피치로 X 방향, 제 3 피치로 Y 방향으로 배열되어 있던 LED 칩 (2) 을, 제 3 전사 기판 (206) 에 제 2 피치보다 넓은 제 4 피치로 X 방향, 제 3 피치로 Y 방향으로 배열하여 전사할 수 있다. 이 제 3 피치 및 제 4 피치는, 디스플레이를 구성하는 회로 기판에 있어서의 LED 칩의 피치로 할 수 있다.
또한, 실시예 5 에 있어서는, 제 2 전사 기판 회전 공정을 실행하여 도 20 에 나타내는 바와 같이, 제 2 전사 기판 (4) 을 세로로 긴 배치, 제 3 전사 기판 (206) 을 가로로 긴 배치로 하여 제 3 전사 공정을 실행하도록 구성했지만, 반드시 이것에 한정되지 않고, 장치 등의 상황에 따라 적절히 변경이 가능하다. 예를 들어, 제 2 전사 기판 회전 공정을 실행하지 않고, 제 2 전사 기판 (4) 을 가로로 긴 배치인 채로, 라인상의 레이저 광의 길이 방향을 90°회전시킴과 함께, 제 3 전사 기판 (206) 을 세로로 긴 배치로 하여 제 3 전사 기판 배치 공정 및 제 3 전사 공정을 실행하도록 구성해도 된다. 요컨대, 라인상의 레이저 광의 길이 방향에 대하여 제 2 전사 기판 (4) 의 방향을 90°회전하면 된다.
또한, 제 3 전사 공정은, 상기 서술한 바와 같이 진공 환경에서 실행된다. 진공 환경에서 제 3 전사 공정을 실행함으로써, 제 2 전사 기판 (4) 으로부터 분리하여 탄성 지지되는 LED 칩 (2) 이 공기 저항을 받아 위치 어긋나 제 3 전사 기판 (206) 에 전사되는 것을 방지할 수 있다. 또한, 위치 어긋남을 보다 방지하기 위해서, 제 2 전사 기판 (4) 과 제 3 전사 기판 (206) 의 간극은, 가능한 한 좁게 하는 것이 바람직하고, 실시예 5 에 있어서는, LED 칩 (2) 의 높이에 약간의 클리어런스를 더한 거리로 설정하고 있다.
제 3 전사 기판 (206) 의 표면에는, 도시하지 않은 전사층이 형성되어 있다. 제 2 전사 기판 (4) 으로부터 분리한 LED 칩 (2) 은 탄성력으로 제 3 전사 기판 (206) 의 표면에 형성된 전사층에 전사된다. 여기서, 상기 서술한 바와 같이 전사층이란, 상온에서는 점착성이 있고, 열 또는 자외선에 의해 고화하고, 레이저 광을 조사함으로써 분해되어 가스를 발생하는 특성을 갖는 것이다. 요컨대, 레이저 광에 의해 제 2 전사 기판 (4) 의 전사층이 분해되어 가스가 발생하여 탄성력이 발생하여, 점착성을 가진 제 3 전사 기판 (206) 의 전사층을 향하여 LED 칩 (2) 이 탄성 지지되고, 착탄한 후, 제 3 전사 기판 (206) 의 전사층이 LED 칩 (2) 이 가진 열에 의해 고화되어 유지된다. 또한, LED 칩 (2) 이 가진 열이 낮으면, LED 칩 (2) 이 착탄한 후 전사층을 가열해도 된다.
다음으로, 열 압착 공정을 실행하여 제 3 전사 기판 (206) 에 제 1 면측이 유지된 LED 칩 (2) 의 제 2 면측을 회로 기판 (205) 에 접합한다. 즉, 도 21 에 나타내는 바와 같이, 회로 기판 (205) 을 피전사 기판 유지부 (55) 에 위치 결정하여 고정시키고, 이 회로 기판 (205) 의 전극에 대향하도록 제 3 전사 기판 (206) 에 제 1 면측이 유지된 LED 칩 (2) 의 제 2 면측에 있어서의 범프를 위치 결정하여 겹친다. 그리고, 열 압착 헤드 (262) 로 제 3 전사 기판 (206) 의 LED 칩 (2) 유지측과 반대측으로부터 가열하면서 제 3 전사 기판 (206), LED 칩 (2), 및 회로 기판 (205) 을 압압함과 함께, 피전사 기판 유지부 (55) 를 가열한다. 이 때, 열 압착 헤드 (262) 와 피전사 기판 유지부 (55) 의 가열 온도는, 열 팽창이나 열 수축의 영향에 의해 실장 위치에 어긋남을 발생시키지 않기 위해서 동일한 온도가 되도록 제어한다. 이 온도는, 대략 150 ℃ 정도가 바람직하다. 그리고, LED 칩 (2) 의 제 2 면에 있어서의 범프는 회로 기판 (205) 측을 향하고 있고, 그 결과, 회로 기판 (205) 의 전극에 접합되게 된다.
마지막으로, 제 3 전사 기판 철거 공정을 실행하여, LED 칩 (2) 으로부터 제 3 전사 기판 (206) 을 철거하여 실장을 완료한다. 즉, 도 22 에 나타내는 바와 같이, 제 3 전사 기판 (206) 에 라인상으로 엑시머 레이저로 이루어지는 레이저 광 (51) 을 조사하고, 제 3 전사 기판 (206) 및 회로 기판 (205), 또는 라인상의 레이저 광 (51) 의 어느 것을 X 방향으로 상대 이동시켜 제 3 전사 기판 (206) 전체에 레이저 광을 조사한다. 그리고, 전사층의 점착력을 저감시켜 제 3 전사 기판 (206) 을 철거한다. 이 철거에 있어서는, 열 압착 헤드 (262) 에 의해 제 3 전사 기판 (206) 을 흡착하여 철거할 수 있다. 그리고, LED 칩 (2) 의 제 2 면에 있어서의 범프는 회로 기판 (205) 에 확실하게 접합되어 있고, 실장이 완료된다.
이에 의해, LED 칩 (2) 을 임의의 피치로 회로 기판 (205) 에 실장할 수 있다. 특히, 실시예 5 에 있어서는, 열 압착 공정으로 LED 칩 (2) 을 회로 기판 (205) 에 접합하고 나서, LED 칩 (2) 을 유지하고 있는 제 3 전사 기판 (206) 을 철거함으로써, LED 칩 (2) 의 위치 어긋남을 방지할 수 있어, 고정밀도의 실장을 실현할 수 있다.
또한, 실시예 5 에 있어서는, 제 3 전사 기판 (206) 에 레이저 광 (51) 을 조사하여, 전사층의 점착력을 저감시켜 제 3 전사 기판 (206) 을 철거하도록 했지만, 반드시 이것에 한정되지 않고 적절히 변경이 가능하다. 예를 들어, 제 3 전사 기판 (206) 의 전사층으로서 가열에 의해 점착력이 저감하는 것을 채용하고, 열 압착 공정에 있어서, 열 압착 헤드 (262) 가 제 3 전사 기판 (206) 을 가열했을 때에, 이 가열에 의해 제 3 전사 기판 (206) 의 전사층의 점착력을 저감시켜, 제 3 전사 기판 철거 공정에 있어서는, 간단히 열 압착 헤드 (262) 에 의해 제 3 전사 기판 (206) 을 흡착하여 철거하도록 구성해도 된다. 이 경우에는, 열 압착 공정까지는, 제 3 전사 기판 (206) 을 가열하지 않도록 한다.
제 3 전사 공정, 열 압착 공정, 및 제 3 전사 기판 철거 공정을 실행함으로써, 전술한 바와 같이, 회로 기판 (205) 에 제 2 피치보다 넓은 제 4 피치로 X 방향, 제 1 피치보다 넓은 제 3 피치로 Y 방향으로 LED 칩 (2) 이 배열된다. 회로 기판 (205) 또는 제 2 전사 기판 (4) 을 Y 방향으로 제 1 피치분, 요컨대, 적어도 Y 방향에 있어서의 LED 칩 (2) 의 길이분의 거리 어긋나게 하여, 제 3 전사 공정, 열 압착 공정, 및 제 3 전사 기판 철거 공정을 재차 실행함으로써, Y 방향으로 2 종류째의 LED 칩 (2) 을 라인상으로 배열할 수 있다. 즉, 회로 기판 (205) 에 이미 전사 완료된 라인상의 레이저 광의 길이 방향에 있어서의 LED 칩 사이에 새로운 LED 칩을 배치하도록, 제 3 전사 공정, 열 압착 공정, 및 제 3 전사 기판 철거 공정을 재차 실행함으로써, Y 방향으로 2 종류째의 LED 칩 (2) 을 라인상으로 배열할 수 있다. 또한, 동일하게 3 회째의 제 3 전사 공정, 열 압착 공정, 및 제 3 전사 기판 철거 공정을 실행함으로써, Y 방향으로 3 종류째의 LED 칩 (2) 을 1 라인으로 배열할 수 있다.
여기서, 제 3 피치를 제 1 피치의 3 배가 되도록, 전술한 제 2 전사 공정에 있어서의 제 1 속도 및 제 2 속도를 설정해 두면, 3 종류의 LED 칩 (2) 을 배열함으로써, Y 방향으로 거의 간극이 없는 배열로 할 수 있다. 그리고, 1 종류째의 LED 칩 (2) 을 적색의 LED 칩 (2) (R) 으로 하고, 2 종류째의 LED 칩 (2) 을 녹색의 LED 칩 (2) (G) 으로 하고, 3 종류째의 LED 칩 (2) 을 청색의 LED 칩 (2) (B) 으로 하면, 적, 녹, 청의 각 LED 칩 (2) 을 간극 없이 배열시킬 수 있다.
(실장 장치)
본 발명의 실시예 5 에 있어서의 실장 장치 (250) 는, 도 9 를 사용하여 설명한 실장 장치 (150) 와 동일한 구성을 구비하고 있지만, 상기 서술한 열 압착 공정 및 제 3 전사 기판 철거 공정을 실행하기 위해서 피전사 기판 유지부 (55) 는 가열 기구를 가지고 있는 점, 및 LED 칩을 가압, 가열하는 것이 가능한 열 압착 헤드 (262) (도 21 참조) 를 구비하고 있는 점에서, 실장 장치 (150) 와 상이하다. 그리고, 실시예 5 에 있어서는, 제 1A 전사 공정부터 제 3 전사 기판 철거 공정까지의 각 공정을 1 대의 실장 장치 (250) 에 의해 실행할 수 있다.
전술한 열 압착 공정에 있어서는, 열 압착 헤드 (262) 의 온도와 피전사 기판 유지부 (55) 의 온도를 동일한 가열 온도로 하도록 도시하지 않은 제어부가 제어하여, 제 3 전사 기판 (206) 이 유지된 채로 LED 칩 (2) 과 회로 기판 (205) 을 압압한다. 가열 온도는 대략 150 ℃ 가 바람직하다. 또한, 제 3 전사 기판 철거 공정에 있어서는, 레이저 광 (51) 을 제 3 전사 기판 (206) 전체면에 조사하여 전사층의 점착력을 저감시킨 후, 열 압착 헤드 (262) 가 제 3 전사 기판 (206) 을 흡착하여 LED 칩 (2) 으로부터 분리하여 철거한다.
또한, 실시예 5 에 있어서는, 1 대의 실장 장치 (150) 에 의해, 각 공정을 실행하는 구성으로 했지만, 반드시 이것에 한정되지 않고, 상황에 따라 적절히 변경이 가능하다. 예를 들어, 실장 장치 (250) 를 3 대 나열하여, 제 1A 전사 공정, 제 1B 전사 공정, 제 2 전사 공정, 제 3 전사 공정, 및 열 전사 공정·제 3 전사 기판 철거 공정을 각 실장 장치 (250) 로 실행하도록 구성해도 된다. 이 경우, 각 실장 장치 (250) 사이에는, 로봇 등으로 구성되는 도시하지 않은 반송부에 의해 각 기판을 배치 또는 회전시키는 구성으로 하면 된다. 또한, 열 전사 공정·제 3 전사 기판 철거 공정만을 다른 실장 장치 (250) 로 실행하도록 구성해도 된다.
이와 같이, 실시예 5 에 있어서는, 캐리어 기판에 제 1 면이 유지된 다이싱 후의 LED 칩을 회로 기판에 실장하는 실장 방법으로서,
상기 캐리어 기판으로부터 상기 LED 칩을 분리하여 제 1A 전사 기판에 상기 LED 칩의 상기 제 1 면과 반대측의 제 2 면측을 전사하여 유지시키는 제 1A 전사 공정과,
상기 제 1A 전사 기판으로부터 상기 LED 칩을 분리하여 제 1B 전사 기판에 상기 LED 칩의 상기 제 1 면측을 전사하여 유지시키는 제 1B 전사 공정과,
상기 제 1B 전사 기판에 상기 제 1 면이 유지된 상기 LED 칩의 상기 제 2 면과 간극을 두고 대향하도록 제 2 전사 기판을 배치하는 제 2 전사 기판 배치 공정과,
상기 제 1B 전사 기판에 라인상의 레이저 광을 조사하여 1 라인분의 복수의 상기 LED 칩을 상기 제 1B 전사 기판으로부터 분리하여 상기 제 2 전사 기판을 향하여 탄성 지지시킴과 함께, 상기 제 1B 전사 기판과 상기 제 2 전사 기판을 서로 상이한 속도로, 상기 라인상의 레이저 광에 대하여 그 직교하는 방향으로 상대 이동시켜, 상기 LED 칩의 제 2 면측을 상기 제 2 전사 기판에 전사하는 제 2 전사 공정과,
상기 라인상의 레이저 광에 대하여, 상기 제 2 전사 기판을 그 법선을 축으로 하여 90°회전시켜 상기 제 2 전사 기판을 배치하는 제 2 전사 기판 회전 공정과,
상기 제 2 전사 기판에 상기 제 2 면이 유지된 상기 LED 칩의 상기 제 1 면과 간극을 두고 대향하도록 제 3 전사 기판을 배치하는 제 3 전사 기판 배치 공정과,
상기 제 2 전사 기판에 라인상의 레이저 광을 조사하여 1 라인분의 복수의 상기 LED 칩을 상기 제 2 전사 기판으로부터 분리하여 상기 제 3 전사 기판을 향하여 탄성 지지시킴과 함께, 상기 제 2 전사 기판과 상기 제 3 전사 기판을 서로 상이한 속도로, 상기 라인상의 레이저 광에 대하여 그 직교하는 방향으로 상대 이동시켜, 상기 LED 칩의 제 1 면측을 상기 제 3 전사 기판에 전사하는 제 3 전사 공정과,
상기 제 3 전사 기판에 상기 제 1 면이 유지된 상기 LED 칩의 제 2 면에 있어서의 범프를 회로 기판의 전극에 대향시켜 열 압착하는 열 압착 공정과,
상기 LED 칩의 상기 제 1 면을 상기 제 3 전사 기판으로부터 분리하여 상기 제 3 전사 기판을 철거하는 제 3 전사 기판 철거 공정을 구비하고,
적어도 상기 제 2 전사 공정, 및 상기 제 3 전사 공정을 진공 환경에서 실행하는 것을 특징으로 하는 실장 방법에 의해, 전사시의 공기 저항의 영향을 배제하여, 고정밀도로 LED 칩을 전사하여 실장할 수 있다. 또한, 열 압착 공정을 실시함으로써 LED 칩을 회로 기판에 확실하게 접합할 수 있어, 고정밀도의 실장을 실현할 수 있다.
또한, 실시예 5 에 있어서는, 상기 피전사 기판 유지부에 유지된 상기 회로 기판에 상기 LED 칩을 열 압착하는 열 압착 헤드를 구비함과 함께, 상기 피전사 기판 유지부는 유지한 상기 피전사 기판 또는 상기 회로 기판을 가열하는 가열 기구를 구비하고,
상기 제어부는, 상기 열 압착 헤드와 상기 피전사 기판 유지부를 동일한 온도가 되도록 가열하여 상기 LED 칩을 상기 회로 기판에 열 압착하도록 제어하도록 실장 장치를 구성한 것에 의해, 열 팽창이나 열 수축의 영향에 의해 실장 위치에 어긋남을 발생시키지 않고, 고정밀도의 실장을 실현할 수 있다.
산업상 이용가능성
본 발명에 있어서의 전사 방법, 실장 방법, 전사 장치, 및 실장 장치는, 전사시의 공기 저항의 영향을 배제하여, 고정밀도로 LED 칩을 전사, 실장하는 분야에 널리 사용할 수 있다.
1 : 캐리어 기판
2 : LED 칩
3 : 제 1 전사 기판
4 : 제 2 전사 기판
5 : 회로 기판
50 : 전사 장치
51 : 레이저 광
52 : 레이저 광 조사부
53 : 카메라
54 : 전사 기판 유지부
55 : 피전사 기판 유지부
56 : 그라인더
105 : 제 3 전사 기판
106 : 제 4 전사 기판
107 : 회로 기판
121 : 탈락
150 : 실장 장치
203 : 제 1A 전사 기판
205 : 회로 기판
206 : 제 3 전사 기판
213 : 제 1B 전사 기판
262 : 열 압착 헤드

Claims (7)

  1. 전사 기판에 일방의 면이 유지된 LED 칩을 피전사 기판에 전사하는 전사 방법으로서,
    상기 LED 칩의 상기 일방의 면의 반대측의 면에 간극을 두고 대향하도록 상기 피전사 기판을 배치하는 피전사 기판 배치 공정과,
    상기 전사 기판에 레이저 광을 조사함으로써, 상기 LED 칩을 상기 전사 기판으로부터 분리함과 함께 상기 피전사 기판을 향하여 탄성 지지시켜 상기 피전사 기판에 전사하는 전사 공정을 구비하고,
    적어도 상기 전사 공정을 진공 환경에서 실행하는 것을 특징으로 하는 전사 방법.
  2. 캐리어 기판에 제 1 면이 유지된 다이싱 후의 LED 칩을 회로 기판에 실장하는 실장 방법으로서,
    상기 캐리어 기판으로부터 상기 LED 칩을 분리하여 제 1 전사 기판에 상기 LED 칩의 상기 제 1 면과 반대측의 제 2 면측을 전사하여 유지시키는 제 1 전사 공정과,
    상기 제 1 전사 기판에 상기 제 2 면이 유지된 상기 LED 칩의 상기 제 1 면과 간극을 두고 대향하도록 제 2 전사 기판을 배치하는 제 2 전사 기판 배치 공정과,
    상기 제 1 전사 기판에 라인상의 레이저 광을 조사하여 1 라인분의 복수의 상기 LED 칩을 상기 제 1 전사 기판으로부터 분리하여 상기 제 2 전사 기판을 향하여 탄성 지지시킴과 함께, 상기 제 1 전사 기판과 상기 제 2 전사 기판을 서로 상이한 속도로, 상기 라인상의 레이저 광에 대하여 그 직교하는 방향으로 상대 이동시켜, 상기 LED 칩의 제 1 면측을 상기 제 2 전사 기판에 전사하는 제 2 전사 공정과,
    상기 라인상의 레이저 광에 대하여, 상기 제 2 전사 기판을 그 법선을 축으로 하여 90°회전시켜 상기 제 2 전사 기판을 배치하는 제 2 전사 기판 회전 공정과,
    상기 제 2 전사 기판에 상기 제 1 면이 유지된 상기 LED 칩의 상기 제 2 면과 간극을 두고 대향하도록 상기 회로 기판을 배치하는 회로 기판 배치 공정과,
    상기 제 2 전사 기판에 라인상의 레이저 광을 조사하여 1 라인분의 복수의 상기 LED 칩을 상기 제 2 전사 기판으로부터 분리하여 상기 회로 기판을 향하여 탄성 지지시킴과 함께, 상기 제 2 전사 기판과 상기 회로 기판을 서로 상이한 속도로, 상기 라인상의 레이저 광에 대하여 그 직교하는 방향으로 상대 이동시켜, 상기 LED 칩의 제 2 면측을 상기 회로 기판에 전사함으로써 상기 LED 칩의 범프와 상기 회로 기판의 전극을 접합시키는 제 1 실장 공정을 구비하고,
    적어도 상기 제 2 전사 공정, 및 상기 제 1 실장 공정을 진공 환경에서 실행하는 것을 특징으로 하는 실장 방법.
  3. 제 2 항에 있어서,
    상기 제 1 실장 공정에 있어서 상기 회로 기판에 이미 전사 완료된 상기 라인상의 레이저 광의 길이 방향에 있어서의 LED 칩 사이에 새로운 LED 칩을 배치하도록, 상기 제 1 실장 공정을 재차 실행하는 것을 특징으로 하는 실장 방법.
  4. 캐리어 기판에 제 1 면이 유지된 다이싱 후의 LED 칩을 회로 기판에 실장하는 실장 방법으로서,
    상기 캐리어 기판으로부터 상기 LED 칩을 분리하여 제 1A 전사 기판에 상기 LED 칩의 상기 제 1 면과 반대측의 제 2 면측을 전사하여 유지시키는 제 1A 전사 공정과,
    상기 제 1A 전사 기판으로부터 상기 LED 칩을 분리하여 제 1B 전사 기판에 상기 LED 칩의 상기 제 1 면측을 전사하여 유지시키는 제 1B 전사 공정과,
    상기 제 1B 전사 기판에 상기 제 1 면이 유지된 상기 LED 칩의 상기 제 2 면과 간극을 두고 대향하도록 제 2 전사 기판을 배치하는 제 2 전사 기판 배치 공정과,
    상기 제 1B 전사 기판에 라인상의 레이저 광을 조사하여 1 라인분의 복수의 상기 LED 칩을 상기 제 1B 전사 기판으로부터 분리하여 상기 제 2 전사 기판을 향하여 탄성 지지시킴과 함께, 상기 제 1B 전사 기판과 상기 제 2 전사 기판을 서로 상이한 속도로, 상기 라인상의 레이저 광에 대하여 그 직교하는 방향으로 상대 이동시켜, 상기 LED 칩의 제 2 면측을 상기 제 2 전사 기판에 전사하는 제 2 전사 공정과,
    상기 라인상의 레이저 광에 대하여, 상기 제 2 전사 기판을 그 법선을 축으로 하여 90°회전시켜 상기 제 2 전사 기판을 배치하는 제 2 전사 기판 회전 공정과,
    상기 제 2 전사 기판에 상기 제 2 면이 유지된 상기 LED 칩의 상기 제 1 면과 간극을 두고 대향하도록 제 3 전사 기판을 배치하는 제 3 전사 기판 배치 공정과,
    상기 제 2 전사 기판에 라인상의 레이저 광을 조사하여 1 라인분의 복수의 상기 LED 칩을 상기 제 2 전사 기판으로부터 분리하여 상기 제 3 전사 기판을 향하여 탄성 지지시킴과 함께, 상기 제 2 전사 기판과 상기 제 3 전사 기판을 서로 상이한 속도로, 상기 라인상의 레이저 광에 대하여 그 직교하는 방향으로 상대 이동시켜, 상기 LED 칩의 제 1 면측을 상기 제 3 전사 기판에 전사하는 제 3 전사 공정과,
    상기 제 3 전사 기판에 상기 제 1 면이 유지된 상기 LED 칩의 제 2 면에 있어서의 범프를 회로 기판의 전극에 대향시켜 열 압착하는 열 압착 공정과,
    상기 LED 칩의 상기 제 1 면을 상기 제 3 전사 기판으로부터 분리하여 상기 제 3 전사 기판을 철거하는 제 3 전사 기판 철거 공정을 구비하고,
    적어도 상기 제 2 전사 공정, 및 상기 제 3 전사 공정을 진공 환경에서 실행하는 것을 특징으로 하는 실장 방법.
  5. 전사 기판에 유지된 LED 칩을 피전사 기판에 전사시키는 전사 장치로서,
    상기 전사 장치 내를 진공 환경으로 하는 진공화부와,
    상기 전사 기판에 레이저 광을 조사하는 레이저 광 조사부와,
    상기 전사 기판을 유지하고, 제 1 방향으로 이동 가능한 전사 기판 유지부와,
    상기 전사 기판에 유지된 상기 LED 칩과 간극을 두고 대향하도록 상기 피전사 기판을 유지하고, 적어도 상기 제 1 방향으로 이동 가능한 피전사 기판 유지부와,
    상기 전사 기판으로부터 상기 LED 칩을 분리하여 상기 피전사 기판을 향하여 탄성 지지하여 전사하도록 상기 레이저 광 조사부, 상기 전사 기판 유지부, 및 상기 피전사 기판 유지부를 제어하는 제어부
    를 구비한 것을 특징으로 하는 전사 장치.
  6. 회로 기판에 LED 칩을 실장하는 실장 장치로서,
    상기 실장 장치 내를 진공 환경으로 하는 진공화부와,
    상기 LED 칩이 배열된 전사 기판에 라인상의 레이저 광을 조사하는 레이저 광 조사부와,
    상기 전사 기판을 유지하고, 제 1 방향으로 이동 가능한 전사 기판 유지부와,
    상기 전사 기판에 유지된 상기 LED 칩과 간극을 두고 대향하도록 피전사 기판 또는 상기 회로 기판을 유지하고, 적어도 상기 제 1 방향으로 이동 가능한 피전사 기판 유지부와,
    상기 레이저 광 조사부, 상기 전사 기판 유지부, 및 상기 피전사 기판 유지부를 제어하는 제어부를 구비하고,
    상기 제어부는, 상기 전사 기판과 상기 피전사 기판 또는 상기 회로 기판을 서로 상이한 속도로, 상기 라인상의 레이저 광에 대하여 그 직교하는 방향으로 상대 이동시켜, 상기 라인상의 레이저 광에 대응한 1 라인분의 복수의 상기 LED 칩을 분리, 탄성 지지하여 상기 피전사 기판 또는 상기 회로 기판에 전사하도록 제어하는 것을 특징으로 하는 실장 장치.
  7. 제 6 항에 있어서,
    상기 피전사 기판 유지부에 유지된 상기 회로 기판에 상기 LED 칩을 열 압착하는 열 압착 헤드를 구비함과 함께, 상기 피전사 기판 유지부는 유지한 상기 피전사 기판 또는 상기 회로 기판을 가열하는 가열 기구를 구비하고,
    상기 제어부는, 상기 열 압착 헤드와 상기 피전사 기판 유지부를 동일한 온도가 되도록 가열하여 상기 LED 칩을 상기 회로 기판에 열 압착하도록 제어하는 것을 특징으로 하는 실장 장치.
KR1020197007271A 2016-09-29 2017-09-20 전사 방법, 실장 방법, 전사 장치, 및 실장 장치 KR102286376B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2016-190507 2016-09-29
JP2016190507 2016-09-29
JP2017009029A JP2018060993A (ja) 2016-09-29 2017-01-21 転写方法、実装方法、転写装置、及び実装装置
JPJP-P-2017-009029 2017-01-21
PCT/JP2017/033809 WO2018061896A1 (ja) 2016-09-29 2017-09-20 転写方法、実装方法、転写装置、及び実装装置

Publications (2)

Publication Number Publication Date
KR20190057054A KR20190057054A (ko) 2019-05-27
KR102286376B1 true KR102286376B1 (ko) 2021-08-04

Family

ID=61910075

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197007271A KR102286376B1 (ko) 2016-09-29 2017-09-20 전사 방법, 실장 방법, 전사 장치, 및 실장 장치

Country Status (5)

Country Link
US (1) US10755958B2 (ko)
JP (1) JP2018060993A (ko)
KR (1) KR102286376B1 (ko)
CN (1) CN109791959B (ko)
TW (1) TWI737821B (ko)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI756384B (zh) * 2017-03-16 2022-03-01 美商康寧公司 用於大量轉移微型led的方法及製程
DE102019112546B4 (de) 2018-05-14 2023-09-28 Epistar Corporation Herstellungsverfahren für eine lichtemittierende Vorrichtung
KR101972480B1 (ko) * 2018-06-26 2019-04-25 주식회사 레다즈 마이크로 소자를 타겟 오브젝트에 동시에 전사하는 장치
JP7429094B2 (ja) * 2018-09-10 2024-02-07 東レエンジニアリング株式会社 実装基板の製造方法および実装基板
JP6932676B2 (ja) * 2018-09-27 2021-09-08 東レエンジニアリング株式会社 転写方法およびこれを用いた画像表示装置の製造方法ならびに転写装置
DE102018126936A1 (de) * 2018-10-29 2020-04-30 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen
KR102652723B1 (ko) * 2018-11-20 2024-04-01 삼성전자주식회사 마이크로 led 전사 장치 및 이를 이용한 마이크로 led 전사 방법
CN111244007B (zh) * 2018-11-29 2022-10-28 成都辰显光电有限公司 一种微元件的转移装置
CN111243999B (zh) * 2018-11-29 2022-10-28 成都辰显光电有限公司 微元件的转移装置及转移方法
CN111261572B (zh) * 2018-11-30 2023-03-31 成都辰显光电有限公司 转移装置以及微元件的转移方法
DE102018132824A1 (de) * 2018-12-19 2020-06-25 Osram Opto Semiconductors Gmbh Verfahren zur herstellung einer optoelektronischen leuchtvorrichtung
KR20200094498A (ko) * 2019-01-30 2020-08-07 삼성전자주식회사 마스크를 포함하는 마이크로 엘이디 전사 장치 및 이를 이용한 마이크로 엘이디 전사 방법
JP7152330B2 (ja) * 2019-02-14 2022-10-12 東レエンジニアリング株式会社 保持装置、転写装置および転写方法
KR20200114077A (ko) * 2019-03-27 2020-10-07 삼성전자주식회사 마이크로 led 전사 장치 및 이를 이용한 마이크로 led 전사 방법
JP7319070B2 (ja) * 2019-03-28 2023-08-01 東レエンジニアリング株式会社 実装方法および画像表示装置の製造方法
US11387384B2 (en) 2019-04-16 2022-07-12 Samsung Electronics Co., Ltd. LED transferring method and display module manufactured by the same
KR20200126234A (ko) 2019-04-29 2020-11-06 삼성전자주식회사 마이크로 led 전사 방법 및 이에 의해 제조된 디스플레이 모듈
CN113874990A (zh) * 2019-05-21 2021-12-31 哈里斯股份有限公司 电子组件安装装置、电子装置的制造方法及条带的制造方法
KR20200142685A (ko) 2019-06-13 2020-12-23 삼성전자주식회사 마이크로 led 전사 방법 및 이에 의해 제조된 디스플레이 모듈
US10910239B1 (en) * 2019-07-10 2021-02-02 Mikro Mesa Technology Co., Ltd. Method of transferring micro devices and device transfer system
JP7292138B2 (ja) * 2019-07-23 2023-06-16 株式会社ジャパンディスプレイ 表示装置のリペアシステム
US20210066547A1 (en) 2019-08-28 2021-03-04 Tslc Corporation Semiconductor Components And Semiconductor Structures And Methods Of Fabrication
WO2021040391A1 (ko) * 2019-08-29 2021-03-04 주식회사 디플랫 마이크로 led 전사방법
KR102475755B1 (ko) * 2019-10-02 2022-12-09 에이피시스템 주식회사 칩 전사 방법 및 장치
KR102409763B1 (ko) * 2019-10-02 2022-06-20 에이피시스템 주식회사 전사장치 및 전사방법
TWI732330B (zh) * 2019-10-30 2021-07-01 梭特科技股份有限公司 巨量固晶的方法及其裝置
CN112750711B (zh) * 2019-10-30 2024-05-17 梭特科技股份有限公司 巨量固晶的方法及其装置
JP7465197B2 (ja) * 2019-12-17 2024-04-10 芝浦メカトロニクス株式会社 素子実装装置
KR20210082900A (ko) 2019-12-26 2021-07-06 삼성전자주식회사 엘이디 전사시스템 및 이의 제어 방법
JP7406393B2 (ja) 2020-02-14 2023-12-27 東レエンジニアリング株式会社 チップ転写装置
US11843073B2 (en) 2020-02-24 2023-12-12 PlayNitride Display Co., Ltd. Micro LED display device and manufacturing method thereof
TWI732555B (zh) * 2020-02-24 2021-07-01 錼創顯示科技股份有限公司 微型發光二極體結構及其製作方法與微型發光二極體裝置
KR20210147314A (ko) * 2020-05-28 2021-12-07 삼성전자주식회사 마이크로 led 전사 장치 및 이를 이용한 마이크로 led 전사 방법
US20230282792A1 (en) * 2020-08-18 2023-09-07 Lg Electronics Inc. Thermocompression device and method of manufacturing display device using same
JP2022058237A (ja) * 2020-09-30 2022-04-11 信越化学工業株式会社 光デバイスのリフト方法及びその装置、光デバイスが移設されたレセプター基板の製造方法、並びにディスプレイの製造方法
CN112271150A (zh) * 2020-10-28 2021-01-26 厦门乾照半导体科技有限公司 一种Micro-LED阵列的修补设备及修补方法
CN113451274B (zh) * 2020-10-28 2022-08-05 重庆康佳光电技术研究院有限公司 Led芯片组件、显示面板及制备方法
KR102600183B1 (ko) * 2020-11-27 2023-11-08 주식회사 아큐레이저 반도체 소자의 전사 방법
KR20220077601A (ko) * 2020-12-02 2022-06-09 엘지디스플레이 주식회사 발광 소자의 전사 방법 및 이를 이용한 표시 장치의 제조 방법
JP2022101804A (ja) * 2020-12-25 2022-07-07 日東電工株式会社 衝撃吸収粘着シート
CN112908923A (zh) * 2021-02-03 2021-06-04 东莞市中麒光电技术有限公司 一种Micro LED修补装置及其使用方法
KR102486319B1 (ko) * 2021-02-04 2023-01-10 (주)하드램 마이크로 엘이디 선택적 공기층 전사 프린트 장치
TW202310323A (zh) * 2021-04-27 2023-03-01 日商昭和電工材料股份有限公司 Led轉移構件及led裝置的製造方法
TW202249159A (zh) * 2021-04-27 2022-12-16 日商昭和電工材料股份有限公司 Led轉移構件及led裝置的製造方法
CN113224220A (zh) * 2021-05-12 2021-08-06 东莞市凯格精机股份有限公司 一种芯片转移方法和芯片转移设备
KR20240031297A (ko) * 2021-07-20 2024-03-07 신에쓰 가가꾸 고교 가부시끼가이샤 주사형 축소 투영 광학계 및 이것을 이용한 레이저 가공 장치
CN113707597A (zh) * 2021-08-30 2021-11-26 京东方科技集团股份有限公司 转移基板、转移方法及发光基板
WO2023095672A1 (ja) * 2021-11-26 2023-06-01 信越エンジニアリング株式会社 レーザリフトオフ方法、レセプター基板の製造方法、レーザリフトオフ装置及びフォトマスク
KR102534310B1 (ko) * 2022-01-28 2023-05-26 주식회사 셀코스 마이크로 led 전사 장치 및 이를 이용한 레이저 전사 방법
JP7473716B1 (ja) 2022-12-16 2024-04-23 厦門市芯穎顕示科技有限公司 移載キャリア、移載アセンブリ及びマイクロデバイスの移載方法
JP7425246B1 (ja) 2022-12-16 2024-01-30 厦門市芯穎顕示科技有限公司 移載キャリア、移載アセンブリ及びマイクロデバイスの移載方法
CN116387419B (zh) * 2023-05-29 2023-08-11 惠科股份有限公司 Led灯珠的巨量转移方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003051621A (ja) 2001-08-06 2003-02-21 Sony Corp 発光素子の実装方法及び画像表示装置の製造方法
JP2015157348A (ja) 2014-01-21 2015-09-03 ソニー株式会社 保持ヘッド、搬送装置、搬送方法、実装装置、実装方法、及び電子機器

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6413839B1 (en) * 1998-10-23 2002-07-02 Emcore Corporation Semiconductor device separation using a patterned laser projection
JP3723177B2 (ja) 2002-12-24 2005-12-07 株式会社東芝 光素子アレイの製造方法
JP2006140398A (ja) 2004-11-15 2006-06-01 Sony Corp 素子転写方法
US20070268476A1 (en) * 2006-05-19 2007-11-22 Nikon Corporation Kinematic chucks for reticles and other planar bodies
JP2010161221A (ja) * 2009-01-08 2010-07-22 Sony Corp 実装基板の製造方法、実装基板および発光装置
WO2012107812A1 (en) * 2011-02-11 2012-08-16 Sidel S.P.A. Con Socio Unico Vacuum transfer element and method for transferring tubular labels
KR101353587B1 (ko) * 2011-10-25 2014-01-23 김창남 웨이퍼 이송장치
KR101315397B1 (ko) * 2012-03-13 2013-10-07 주식회사 피브이디 이동챔버를 구비한 유기물 승화 정제장치
CN102664159B (zh) * 2012-03-31 2014-09-24 华中科技大学 一种多芯片对准方法和装置
US9548332B2 (en) * 2012-04-27 2017-01-17 Apple Inc. Method of forming a micro LED device with self-aligned metallization stack
US9391042B2 (en) * 2012-12-14 2016-07-12 Apple Inc. Micro device transfer system with pivot mount
US9035279B2 (en) * 2013-07-08 2015-05-19 LuxVue Technology Corporation Micro device with stabilization post
US20160233379A1 (en) * 2013-09-18 2016-08-11 Suzhou Institute Of Nano-Tech And Nano-Bionics (Sinano), Chinese Academy Of Sciences Terahertz source chip, source device and source assembly, and manufacturing methods thereof
US9698134B2 (en) * 2014-11-27 2017-07-04 Sct Technology, Ltd. Method for manufacturing a light emitted diode display

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003051621A (ja) 2001-08-06 2003-02-21 Sony Corp 発光素子の実装方法及び画像表示装置の製造方法
JP2015157348A (ja) 2014-01-21 2015-09-03 ソニー株式会社 保持ヘッド、搬送装置、搬送方法、実装装置、実装方法、及び電子機器

Also Published As

Publication number Publication date
US10755958B2 (en) 2020-08-25
CN109791959B (zh) 2021-09-17
TWI737821B (zh) 2021-09-01
TW201826568A (zh) 2018-07-16
CN109791959A (zh) 2019-05-21
US20190221466A1 (en) 2019-07-18
JP2018060993A (ja) 2018-04-12
KR20190057054A (ko) 2019-05-27

Similar Documents

Publication Publication Date Title
KR102286376B1 (ko) 전사 방법, 실장 방법, 전사 장치, 및 실장 장치
WO2018061896A1 (ja) 転写方法、実装方法、転写装置、及び実装装置
US10497665B2 (en) Apparatus for laser bonding of flip chip and method for laser bonding of flip chip
JP6716391B2 (ja) 実装方法および実装装置
KR102614211B1 (ko) 실장 방법 및 실장 장치
KR102444401B1 (ko) 워크 분리 장치 및 워크 분리 방법
KR102422604B1 (ko) 실장 방법 및 실장 장치
TW201407696A (zh) 安裝方法
JP2010045287A (ja) 素子の移載方法
JP2020167251A (ja) 転写基板ならびにこれを用いた実装方法および画像表示装置の製造方法
JP7463153B2 (ja) 実装方法および実装装置
JP6916104B2 (ja) 実装方法および実装装置
JP6817826B2 (ja) 実装方法および実装装置
JP6412376B2 (ja) チップと基板との接合方法、チップと基板との仮接合装置、チップ実装システム
JP2020166029A (ja) 実装方法および画像表示装置の製造方法
JP2019220666A (ja) 半導体素子形成サファイア基板、及び前記半導体素子形成サファイア基板の製造方法、並びに前記半導体素子の転写方法
TW201407693A (zh) 安裝方法
JP2009295741A5 (ko)
WO2019244460A1 (ja) 半導体素子形成サファイア基板、及び前記半導体素子形成サファイア基板の製造方法、並びに前記半導体素子の転写方法
KR20220158219A (ko) 실장 방법, 실장 장치, 및 전사 장치

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant