KR102475755B1 - 칩 전사 방법 및 장치 - Google Patents

칩 전사 방법 및 장치 Download PDF

Info

Publication number
KR102475755B1
KR102475755B1 KR1020190122272A KR20190122272A KR102475755B1 KR 102475755 B1 KR102475755 B1 KR 102475755B1 KR 1020190122272 A KR1020190122272 A KR 1020190122272A KR 20190122272 A KR20190122272 A KR 20190122272A KR 102475755 B1 KR102475755 B1 KR 102475755B1
Authority
KR
South Korea
Prior art keywords
pattern
transfer substrate
mask
transfer
substrate
Prior art date
Application number
KR1020190122272A
Other languages
English (en)
Other versions
KR20210040211A (ko
Inventor
백성환
김무일
김호암
김형준
Original Assignee
에이피시스템 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이피시스템 주식회사 filed Critical 에이피시스템 주식회사
Priority to KR1020190122272A priority Critical patent/KR102475755B1/ko
Priority to TW109131607A priority patent/TW202115818A/zh
Priority to JP2020160468A priority patent/JP2021061396A/ja
Priority to CN202011046014.9A priority patent/CN112599551A/zh
Publication of KR20210040211A publication Critical patent/KR20210040211A/ko
Application granted granted Critical
Publication of KR102475755B1 publication Critical patent/KR102475755B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67282—Marking devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67763—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/682—Mask-wafer alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0045—Devices characterised by their operation the devices being superluminescent diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0343—Manufacturing methods by blanket deposition of the material of the bonding area in solid form
    • H01L2224/03436—Lamination of a preform, e.g. foil, sheet or layer
    • H01L2224/0344—Lamination of a preform, e.g. foil, sheet or layer by transfer printing

Abstract

본 발명은 복수개의 칩이 제공된 전사 기판을 피전사 기판 상에 마련하는 과정, 라인 빔을 방출하는 과정, 라인 빔의 경로에 마련된 마스크를 이용하여, 라인 빔으로부터 복수개의 패턴 빔을 정형하는 과정, 패턴 빔을 전사 기판에 조사하여, 전사 기판으로부터 복수개의 칩을 분리시키는 과정, 전사 기판으로부터 분리된 복수개의 칩을 피전사 기판에 안착시키는 과정을 포함하는 칩 전사 방법, 및 이에 적용되는 칩 전사 장치로서, 패턴이 형성된 마스크를 이용하여 피전사 기판 상의 정해진 위치로 복수개의 칩을 전사할 수 있는 칩 전사 방법 및 장치가 제시된다.

Description

칩 전사 방법 및 장치{CHIP TRANSFERRING METHOD AND APPARATUS THEREOF}
본 발명은 칩 전사 방법 및 장치에 관한 것으로서, 더욱 상세하게는 패턴이 형성된 마스크를 이용하여 피전사 기판 상의 정해진 위치로 복수개의 칩을 전사할 수 있는 칩 전사 방법 및 장치에 관한 것이다.
마이크로 LED(Light Emitting Diode) 디스플레이 장치는 화면을 구성하는 모든 픽셀이 마이크로 LED 칩으로 이루어진 디스플레이 장치이다. 마이크로 LED 디스플레이 장치는 LCD(Liquid Crystal Display) 장치보다 전력 소모가 작고, 내구성이 우수하고, 발광 효율이 높고, 경량화 및 소형화가 가능하고, 대면적화에 유리하며, 신축성이 있는 차세대 디스플레이 장치로서 많은 연구 개발이 이루어지고 있다.
마이크로 LED 디스플레이 장치를 제조하는 공정은 에피 공정, 칩 공정, 전사 공정 및 본딩 공정을 포함한다. 그중 전사 공정은 예컨대 각종 배선과 박막트랜지스터가 형성된 기판 상에 다수의 마이크로 LED 칩을 전사하여, 픽셀을 형성하는 공정이다.
예컨대 마이크로 LED 칩이 제조된 웨이퍼 상에 전사 기판을 마련한 후, 전사 기판에 마이크로 LED 칩을 부착시키고, 웨이퍼로부터 마이크로 LED 칩을 분리한다. 그리고 각종 배선과 박막트랜지스터가 형성된 피전사 기판 상에 전사 기판을 위치시킨 후, 전사 기판으로부터 마이크로 LED 칩을 분리시켜 피전사 기판 상의 정해진 위치로 마이크로 LED 칩을 전사한다.
마이크로 LED 칩은 크기가 100 마이크로미터 이하로 매우 작고, 크기가 작은 만큼 핸들링이 어렵다. 따라서, 전사 기판으로부터 피전사 기판으로, 마이크로 LED 칩을 개별 칩 단위로 예컨대 낱개로 전사하는 것에는 많은 어려움이 있다.
본 발명의 배경이 되는 기술은 하기의 특허문헌에 게재되어 있다.
KR 10-2019-0072196 A
본 발명은 패턴이 형성된 마스크를 이용하여 피전사 기판 상의 정해진 위치로 복수개의 칩을 한번에 전사할 수 있는 칩 전사 장치 및 방법을 제공한다.
본 발명의 실시 형태에 따른 칩 전사 방법은, 복수개의 칩이 제공된 전사 기판을 피전사 기판 상에 마련하는 과정; 라인 빔을 방출하는 과정; 상기 라인 빔의 경로에 마련된 마스크를 이용하여, 상기 라인 빔으로부터 복수개의 패턴 빔을 정형하는 과정; 상기 패턴 빔을 상기 전사 기판에 조사하여, 상기 전사 기판으로부터 복수개의 칩을 분리시키는 과정; 상기 전사 기판으로부터 분리된 복수개의 칩을 상기 피전사 기판에 안착시키는 과정;을 포함한다.
상기 칩을 분리시키는 과정은, 상기 전사 기판으로부터 분리할 복수개의 칩에 복수개의 패턴 빔을 각각 대응시켜 조사하는 과정;을 포함할 수 있다.
상기 마스크에 형성된 복수개의 패턴 중 상기 복수개의 칩 각각과 크기가 대응하는 패턴에 라인 빔을 통과시켜 상기 패턴 빔으로 정형할 수 있도록, 상기 마스크의 위치를 변경하는 패턴 교체 과정;을 더 포함할 수 있다.
상기 라인 빔의 경로에 마련된 상기 마스크를 이용하여, 상기 라인 빔으로부터 마커 빔을 정형하는 과정; 상기 마커 빔을 상기 전사 기판에 조사하고, 상기 전사 기판 상의 마커 빔을 촬영하여 마커 빔 영상을 생성하는 과정; 상기 마커 빔 영상을 이용하여, 상기 전사 기판에 대한 상기 마스크의 위치를 얼라인하는 1차 얼라인 과정;을 포함할 수 있다.
동일한 라인 빔을 이용하여 상기 패턴 빔을 정형하는 과정과 상기 마커 빔을 정형하는 과정을 동시에 수행하되, 상기 라인 빔의 일부분으로부터 상기 마커 빔을 정형하고, 그 나머지 부분으로부터 상기 패턴 빔을 정형할 수 있다.
상기 패턴 빔을 상기 전사 기판에 조사하고, 상기 전사 기판을 투과한 패턴 빔을 촬영하여 패턴 빔 영상을 생성하는 과정; 상기 패턴 빔 영상을 이용하여, 상기 마스크를 통과하여 상기 전사 기판으로 조사되는 패턴 빔의 포커싱을 위하여 상기 전사 기판에 대한 상기 마스크의 기울기 및 거리를 얼라인하는 2차 얼라인 과정;을 포함할 수 있다.
상기 마커 빔을 정형하는 과정은, 상기 복수개의 패턴의 양측에 각각 형성된 복수개의 얼라인 마커 중에 상기 복수개의 칩과 크기가 맞는 패턴의 양측에 형성된 한 쌍의 얼라인 마커로 상기 라인 빔을 통과시켜 상기 패턴 빔의 양측에 한 쌍의 마커 빔을 형성하는 과정;을 포함할 수 있다.
상기 마커 빔 영상을 생성하는 과정은, 상기 전사 기판의 상측에서 하방으로 상기 전사 기판에 조사된 한 쌍의 마커 빔에 의해 상기 전사 기판에 형성된 한 쌍의 정렬 마크를 촬영하는 과정; 상기 마커 빔에 대응하도록 상기 전사 기판에 표시된 기준 마크의 좌표를 기준으로, 상기 정렬 마크를 촬영한 영상에 상기 기준 마크를 삽입하는 과정;을 포함할 수 있다.
상기 1차 얼라인 과정은, 상기 마커 빔 영상으로부터 상기 기준 마크에 대한 상기 정렬 마크의 오프셋을 산출하는 과정; 상기 정렬 마크를 상기 기준 마크에 일치시킬 수 있도록, 상기 라인 빔의 진행 방향과 교차하는 방향으로, 상기 오프셋만큼 상기 마스크의 위치 및 기울기를 조절하는 과정;을 포함할 수 있다.
상기 패턴 빔 영상을 생성하는 과정은, 상기 전사 기판의 상측에서 하방으로 상기 전사 기판을 투과한 복수개의 패턴 빔이 나열된 방향을 따라 상기 전사 기판을 스캔하며 복수개의 패턴 빔의 초점 영상을 촬영하는 과정;을 포함할 수 있다.
상기 2차 얼라인 과정은, 상기 초점 영상으로부터 패턴 빔의 특성을 수집하고, 수집된 특성을 기준 특성과 대비하는 과정; 상기 수집된 특성이 상기 기준 특성과 일치하도록 상기 라인 빔의 진행 방향으로 상기 마스크의 위치 및 기울기를 조절하는 과정;을 포함할 수 있다.
본 발명의 실시 형태에 따른 칩 전사 장치는, 전사 기판으로부터 피전사 기판으로 복수개의 칩을 전사하는 칩 전사 장치로서, 라인 빔을 복수개의 패턴 빔으로 정형하여 전사 기판으로 조사할 수 있도록 패턴이 형성된 마스크; 상기 마스크를 이동 및 회전 가능하게 지지하는 마스크 지지부; 복수개의 칩을 전사할 수 있도록, 상기 마스크를 향하여 라인 빔을 방출하는 레이저 광원부;를 포함한다.
상기 마스크에는 크기가 다른 복수개의 패턴이 형성되고, 상기 복수개의 패턴 중 어느 하나의 패턴은 상기 복수개의 칩 각각과 크기가 대응할 수 있다.
상기 복수개의 패턴 중 상기 전사 기판에 부착된 복수개의 칩과 크기가 맞는 패턴에 상기 라인 빔을 통과시키도록 상기 마스크 지지부를 제어하여 상기 마스크의 위치를 변경시키는 패턴 교체부;를 더 포함할 수 있다.
상기 복수개의 패턴은 각각 복수개의 패턴홀을 구비하고, 상기 라인 빔의 폭 방향으로 동일 선상에 나열된 패턴홀들은 형상, 크기 및 배열이 동일하고, 상기 라인 빔의 폭 방향과 교차하는 방향으로 나열된 패턴홀들은 형상, 크기 및 배열이 상이할 수 있다.
상기 라인 빔의 폭 방향으로 상기 복수개의 패턴의 양측에는 복수개의 얼라인 마커가 형성되고, 상기 복수개의 얼라인 마커는 상기 복수개의 패턴과 상기 라인 빔의 폭 방향으로 서로 동일 선상에 각각 나열되며, 복수개의 마이크로 LED 칩과 크기가 맞는 패턴을 통과한 복수개의 패턴 빔 및 복수개의 마이크로 LED 칩과 크기가 맞는 패턴의 양측에 위치하는 한 쌍의 얼라인 마커를 통과한 한 쌍의 마커 빔이 상기 전사 기판으로 동시에 조사될 수 있다.
상기 전사 기판에 조사된 마커 빔을 촬영하여 마커 빔 영상을 생성하는 제1 얼라인 모니터링부; 상기 전사 기판의 상측에서 하방으로 상기 전사 기판에 조사된 한 쌍의 마커 빔에 의해 상기 전사 기판에 형성된 한 쌍의 정렬 마크가 상기 마커 빔에 대응하도록 상기 전사 기판에 표시된 기준 마크와 일치하도록 상기 마스크 지지부를 제어하여 라인 빔의 진행 방향과 교차하는 방향으로 마스크 위치 및 기울기를 변경시키는 제1 얼라인 조절부;를 포함할 수 있다.
상기 전사 기판을 투과한 패턴 빔의 초점 영상을 촬영하여 패턴 빔 영상으로 생성하는 제2 얼라인 모니터링부; 상기 전사 기판의 상측에서 하방으로 상기 전사 기판을 투과한 복수개의 패턴 빔의 초점 영상으로부터 수집된 패턴 빔의 특성이 기준 특성과 일치하도록 상기 마스크 지지부를 제어하여 라인 빔의 진행 방향으로 마스크 위치 및 기울기를 변경시키는 제2 얼라인 조절부;를 포함할 수 있다.
본 발명의 실시 형태에 따르면, 패턴이 형성된 마스크를 이용하여 피전사 기판 상의 정해진 위치로 복수개의 칩을 한번에 전사할 수 있다.
예컨대 마이크로 LED 칩 전사 공정에 적용되는 경우, 크기가 100 마이크로미터 이하로 매우 작은 마이크로 LED 칩을 전사 기판으로부터 피전사 기판으로 전사할 때, 패턴을 이용하여 정형되는 복수개의 패턴 빔의 개수만큼 복수개의 마이크로 LED 칩을 피전사 기판으로 한번에 전사할 수 있다.
이로부터 공정 시간을 단축할 수 있고, 마이크로 LED 칩 전사 공정의 생산성을 향상시킬 수 있다.
도 1은 본 발명의 실시 예에 따른 칩 전사 장치의 개략도이다.
도 2는 본 발명의 실시 예에 따른 복수개의 서로 다른 패턴이 형성된 마스크의 개략도이다.
도 3 내지 도 7은 본 발명의 실시 예에 따른 칩 전사 방법 및 장치를 이용한 칩 전사 공정의 공정도이다.
도 8은 본 발명의 실시 예에 따른 칩 전사 방법의 순서도이다.
이하, 첨부된 도면을 참조하여, 본 발명의 실시 예를 상세히 설명한다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니고, 서로 다른 다양한 형태로 구현될 것이다. 단지 본 발명의 실시 예는 본 발명의 개시가 완전하도록 하고, 해당 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 본 발명의 실시 예를 설명하기 위하여 도면은 과장될 수 있고, 도면상의 동일한 부호는 동일한 요소를 지칭한다.
본 발명의 실시 예에 따른 칩 전사 방법 및 장치는, 패턴이 형성된 마스크를 이용하여 피전사 기판 상의 정해진 위치로 복수개의 칩을 한번에 전사할 수 있는 기술적인 특징을 제시한다.
또한, 본 발명의 실시 예에 따른 칩 전사 방법 및 장치는, 서로 다른 복수개의 패턴이 형성된 하나의 마스크를 이용하여 기판 상에 서로 다른 복수의 크기의 칩을 전사할 수 있는 기술적인 특징을 제시한다.
본 발명의 실시 예에 따른 칩 전사 방법 및 장치는 레이저 빔을 이용한 마이크로 LED 칩 전사 공정에 사용될 수 있다.
물론, 본 발명의 실시 예에 따른 칩 전사 방법 및 장치는, 레이저 빔을 이용하여 다양한 전자 소자를 희생 기판에서 목표 기판으로 전사하는 각종 공정에도 활용될 수 있다.
이하, 마이크로 LED 칩 전사 공정을 기준으로 본 발명의 실시 예에 따른 칩 전사 방법 및 장치를 상세하게 설명한다.
도 1은 본 발명의 실시 예에 따른 칩 전사 장치의 개략도이고, 도 2는 본 발명의 실시 예에 따른 복수개의 패턴이 형성된 마스크의 개략도이다. 또한, 도 3 내지 도 7은 본 발명의 실시 예에 따른 칩 전사 방법 및 장치를 이용한 마이크로 LED 칩 전사 공정의 공정도이다.
도 1 내지 도 7을 참조하여, 본 발명의 실시 예에 따른 칩 전사 장치를 설명한다. 한편, 칩 전사 장치를 마이크로 LED 칩 전사 장치라고 지칭할 수도 있다.
본 발명의 실시 예에 따른 칩 전사 장치는 전사 기판(S')으로부터 피전사 기판으로 복수개의 칩 예컨대 복수개의 마이크로 LED 칩(1)을 전사하는 칩 전사 장치로서, 라인 빔(L)으로부터 패턴 빔(L')을 정형하여 전사 기판(S')으로 조사할 수 있도록 패턴(P)이 형성되는 마스크(10), 마스크(10)를 이동 및 회전 가능하게 지지하는 마스크 지지부(20), 및 복수개의 마이크로 LED 칩(1)을 전사할 수 있도록, 마스크(10)를 향하여 라인 빔(L)을 방출하는 레이저 광원부(30)를 포함한다. 또한, 칩 전사 장치는 마스크(10)를 통과하며 정형된 복수개의 패턴 빔(L')을 전사 기판(S')으로 반사시키는 반사 미러부(40)를 포함할 수 있다.
이때, 마스크(10)에는 크기가 다른 복수개의 패턴(P)이 형성될 수 있다. 더욱 상세하게는, 마스크(10)에는 형상, 크기 및 배열이 서로 다른 복수개의 패턴(P)이 형성될 수 있다. 또한, 복수개의 패턴(P) 중 어느 하나의 패턴은 복수개의 마이크로 LED 칩(1) 각각과 크기가 대응할 수 있다.
여기서, 크기가 대응한다는 것의 의미는 마이크로 LED 칩(10) 하나의 크기와 패턴 빔(L') 하나의 크기가 미리 정해진 소정의 오차값 내에서 일치하는 것을 의미한다. 이때, 마이크로 LED 칩(10) 하나의 크기보다 패턴 빔 하나의 크기가 오차값 내에서 상대적으로 더 클 수 있다. 한편, 오차값은 여유 혹은 마진이라고 할 수 있다.
또한, 복수개의 패턴(P) 중 어느 하나의 패턴은 복수개의 마이크로 LED 칩(1) 각각과 형상 및 배열이 일치할 수도 있다.
또한, 칩 전사 장치는, 복수개의 패턴(P) 중 전사 기판(S')에 부착된 복수개의 마이크로 LED 칩(1)과 크기가 맞는 패턴에 라인 빔(L)을 통과시키도록 마스크 지지부(20)를 제어하여 마스크(10)의 위치를 변경시키는 패턴 교체부(50)를 더 포함할 수 있다.
칩은 마이크로 LED 칩(1)일 수 있다. 물론, 칩은 마이크로 LED 칩(1) 외에도 다양한 전자 소자 칩을 포함할 수 있다.
마이크로 LED 칩(1)은 사파이어 혹은 실리콘 기판 상에 Al, Ga, N, P, As 및 In 등의 무기물 재질의 박막을 성장시키는 방식으로 제조될 수 있다. 마이크로 LED 칩(1)은 예컨대 10 내지 100 마이크로미터 크기일 수 있다. 마이크로 LED 칩(1)은 청색, 녹색 및 적색 마이크로 LED 칩을 포함할 수 있다. 제조가 완료된 마이크로 LED 칩(1)은 사파이어 혹은 실리콘 기판으로부터 분리되고, 전사 기판(S')에 부착될 수 있다. 한편, 마이크로 LED 칩(1)은 전사 기판(S') 상에 Al, Ga, N, P, As 및 In 등의 무기물 재질의 박막을 성장시키는 방식으로 직접 제조될 수도 있다.
전사 기판(S')은 복수개의 마이크로 LED 칩(1)이 어레이 형태로 배치되어 부착된 웨이퍼일 수 있다. 물론, 전사 기판(S')에서 복수개의 마이크로 LED 칩(1)을 직접 성장시킬 수도 있다. 전사 기판(s')을 임시 기판이라 지칭할 수 있다.
이하에서는 설명의 편의를 위하여, 피전사 기판을 간략하게 기판(S)이라 지칭할 수 있다.
기판(S)은 글래스일 수 있다. 기판(S)에는 각종 배선과 박막트랜지스터가 형성될 수 있다. 칩 전사 장치를 이용하여 전사 기판(s')으로부터 기판(S)의 화소 영역으로 청색, 녹색 및 적색의 마이크로 LED 칩을 전사할 수 있다. 물론, 기판(S)의 종류와 재질은 다양할 수 있다. 한편, 기판(S)을 타겟 기판이라고 지칭할 수 있다. 기판(S) 및 기판(S)상에 형성된 각종 배선과 박막트랜지스터는 예컨대 투명한 재질일 수 있다.
전사 기판(S')은 제1 스테이지(미도시)에 지지될 수 있고, 기판(S)은 제2 스테이지(미도시)에 지지될 수 있다. 제1 및 제2 스테이지는 챔버(미도시) 내부에 수용될 수 있고, 상하 방향(Y)으로 상호 대향할 수 있다.
제1 스테이지는 예컨대 사각판 형태 혹은 원판 형태로 형성될 수 있고, 중심부에 개구가 구비될 수 있다. 제1 스테이지의 면적은 전사 기판(S')의 면적보다 크게 형성되고, 개구의 면적은 전사 기판(S')의 면적보다 작게 형성될 수 있다.
제1 스테이지는 하부에 흡착기(미도시)가 구비될 수 있다. 흡착기는 개구 둘레를 따라 나열될 수 있다. 전사 기판(S')은 흡착기에 의해 제1 스테이지의 하부에 흡착되어 지지될 수 있다. 이때, 개구를 통하여 전사 기판(S')의 상부면 일부가 외부로 노출될 수 있다. 이에, 개구를 통하여 패턴 빔(L')이 전사 기판(S')에 조사될 수 있다. 한편, 제1 스테이지의 형상 및 제1 스테이지가 전사 기판(S')을 지지하는 방식은 다양할 수 있다.
제2 스테이지는 제1 스테이지의 하측에 배치될 수 있다. 제2 스테이지는 기판(S)을 지지하는 역할을 한다. 제2 스테이지는 예컨대 사각판 형상일 수 있다. 제2 스테이지의 상면에 기판(S)이 안착되어 지지될 수 있다. 제2 스테이지의 상면 면적은 기판(S)의 면적보다 크게 형성될 수 있다. 한편, 제2 스테이지의 구조와 형상은 다양할 수 있다.
제1 스테이지에 전사 기판(S')이 안착되고, 제2 스테이지에 기판(S)이 안착됨으로써, 전사 기판(S')과 기판(S)이 상하 방향으로 상호 대향될 수 있다.
칩 전사 장치는 제1 및 제2 구동부(미도시)를 더 포함할 수 있다. 제1 및 제2 구동부에 의해 제1 및 제2 스테이지가 개별적으로 이동 및 회전할 수 있다. 따라서, 제1 및 제2 구동부를 이용하여 제1 및 제2 스테이지를 개별적으로 이동시켜 전사 기판(S')과 기판(S)을 상하 방향(Y)으로 상호 정렬시킬 수 있다.
제1 구동부는 제1 스테이지를 전후 방향(Z), 좌우 방향(X) 및 상하 방향(Y)으로 이동시킬 수 있고, 상하 방향(Y)을 중심으로 회전시킬 수 있다. 또한, 제2 구동부는 제2 스테이지를 전후 방향(Z), 좌우 방향(X) 및 상하 방향(Y)으로 이동시킬 수 있고, 상하 방향(Y)을 중심으로 회전시킬 수 있다. 이를 위한 제1 및 제2 구동부의 구성과 방식은 다양할 수 있다.
마스크(10)는 마스크 지지부(20)에 지지될 수 있고, 반사 미러부(40)와 레이저 광원부(30)의 사이에 배치될 수 있다. 이에, 마스크(10)는 레이저 광원부(30)로부터 반사 미러부(40)로 진행하는 라인 빔(L)을 마스크(10)에 구비된 패턴(P)에 통과시켜 패턴(P)의 형상으로 정형할 수 있다. 패턴(P)의 형상을 정형된 패턴 빔(L')은 반사 미러부(40)에서 반사되어 전사 기판(S')으로 조사될 수 있다.
마스크(10)는 플레이트 형태로 형성될 수 있다. 마스크(10)에는 패턴(P)이 형성될 수 있다. 패턴(P)은 복수개의 패턴홀을 포함할 수 있다. 복수개의 패턴홀은 라인 빔(L)의 폭 방향으로 나열될 수 있고, 하나의 열을 이룰 수 있고, 라인 빔(L)을 통과시켜 패턴(P)의 형상으로 정형하는 역할을 한다.
물론, 마스크(10)에는 복수개의 패턴(P)이 형성될 수도 있다. 이러한 복수개의 패턴(P)은 라인 빔(L)을 통과시켜 패턴 형상으로 정형하는 역할을 한다. 복수개의 패턴(P)은 상하 방향(Y)으로 나열될 수 있다.
복수개의 패턴(P)을 복수열(r)의 패턴(P)이라고 지칭할 수 있다. 여기서, 복수열(r)은 예컨대 제1열(r1), 제2열(r2), 제3열(r3), 제4열(r4) 및 제5열(r5)을 포함할 수 있다. 복수개의 패턴(P)은 각 열을 따라 형성되며, 제1열 패턴(P1), 제2열 패턴(P2), 제3열 패턴(P3), 제4열 패턴(P4) 및 제5열 패턴(P5)을 포함할 수 있다. 물론, 복수열의 개수는 다양할 수 있다.
복수개의 패턴(P)은 각각 복수개의 패턴홀을 구비할 수 있다. 좌우 방향(Z)으로 동일선상에 나열된 복수개의 패턴홀이 하나의 열을 이루며 하나의 패턴(P)을 형성할 수 있다.
복수개의 패턴홀은 라인 빔(L)을 통과시키며, 라인 빔(L)의 형상을 패턴홀의 형상으로 정형할 수 있다. 즉, 마스크(10)에 도달한 라인 빔(L)의 일부가 복수개의 패턴홀을 통과하여 패턴 빔(L')으로 정형될 수 있고, 나머지는 마스크(10)를 통과하지 못할 수 있다. 이에, 복수개의 패턴홀을 통과한 패턴 빔(L')은 전사 기판(S') 상에 복수개의 패턴홀의 형상과 동일한 패턴 형상으로 조사될 수 있다.
라인 빔(L)의 폭 방향 예컨대 좌우 방향(X)으로 동일 선상에 나열되어 하나의 패턴(P)을 형성하는 복수개의 패턴홀들은 그 형상, 크기 및 배열이 서로 동일할 수 있다. 즉, 같은 열(r)을 이루는 패턴홀들은 그 형상과 크기와 배열이 서로 동일하다. 여기서, 배열은 패턴홀들의 좌우 간격을 의미한다. 이처럼 좌우 방향(X)으로 동일한 형상, 크기 및 배열의 패턴홀이 나열되어 하나의 라인을 형성할 수 있다.
또한, 라인 빔(L)의 폭 방향과 교차하는 방향 예컨대 높이 방향(Y)으로 나열된 패턴홀들은 형상, 크기 및 배열 중 적어도 어느 하나가 서로 다를 수 있다. 즉, 열(r)이 다르면 패턴홀의 형상, 크기 및 배열 중 적어도 어느 하나가 서로 다를 수 있다. 이를테면 상하 방향(Y)으로 서로 다른 형상이나 크기나 배열의 패턴홀들을 가지는 라인들이 나열될 수 있다.
즉, 제1열(r1)을 따라 형성된 제1열 패턴(P1)의 패턴홀들과 제2열(r2)을 따라 형성된 제2열 패턴(P2)의 패턴홀들은 그 형상, 크기 및 배열 중 적어도 어느 하나가 서로 다르다. 이와 마찬가지로, 제1열 패턴(P1)의 패턴홀들과 제3열 패턴(P3)의 패턴홀들도 그 형상, 크기 및 배열 중 적어도 어느 하나가 서로 다르다. 즉, 각 열(r)을 따라 형성된 패턴의 패턴홀들은 그 형상, 크기 및 배열 중 적어도 어느 하나가 서로 다르다. 이에, 마스크(10)는 패턴(P)의 개수만큼 다양하게 패턴 빔(L')을 정형할 수 있다. 즉, 라인 빔(L)을 통과시키는 패턴(P)의 형상, 크기 및 배열에 따라 전사 기판(S')으로 조사되는 패턴 빔(L')의 형상, 크기 및 배열이 결정될 수 있다.
라인 빔(L)의 폭 방향으로 복수개의 패턴(P)의 양측에는 복수개의 얼라인 마커(M)가 각각 형성될 수 있다. 복수개의 얼라인 마커(M)는 예컨대 제1열 얼라인 마커(M1), 제2열 얼라인 마커(M2), 제3열 얼라인 마커(M3), 제4열 얼라인 마커(M4) 및 제5열 얼라인 마커(M5)를 포함할 수 있다. 이들 얼라인 마커(M)는 라인 빔의 폭 방향으로 복수개의 패턴(P)과 서로 동일 선상에 각각 나열될 수 있다.
이를테면 제1열에 위치하는 패턴과 얼라인 마커가 좌우 방향(X)으로 동일 선상에 위치할 수 있다. 나머지 열들도 마찬가지로 각 열에 위치하는 패턴과 얼라인 마커가 좌우 방향(X)으로 동일 선상에 위치할 수 있다. 얼라인 마커를 얼리인홀이라고 지칭할 수도 있다. 얼라인 마커는 십자형태로 형성될 수 있다. 이에, 얼라인 마커를 통과하며 정형된 마커 빔(LM)은 전사 기판(S')에 십자형태로 표시될 수 있다. 물론, 얼라인 마커의 형상은 다양할 수 있다.
좌우 방향(X)으로 연장된 형태의 라인 빔(L)은 복수의 열 중에 어느 한 열에 형성된 패턴홀들 및 얼라인 마커들을 통과하며 복수개의 패턴 빔(L')과 마커 빔(LM)으로 정형될 수 있고, 전사 기판(S')에 복수개의 점 형태로 조사될 수 있다. 이때, 라인 빔(L)이 통과하는 열의 패턴홀 형상 및 크기에 따라 전사 기판(S)으로 조사되는 패턴 빔의 형상 및 크기가 결정될 수 있다. 한편, 전사 기판(S')에 조사된 십자형태의 마커 빔(LM)의 형상 및 위치를 관찰하여 전사 기판(S')에 대한 마스크(10)의 정렬상태를 확인할 수 있다.
마스크 지지부(20)는 마스크(10)를 이동 및 회전 가능하게 지지할 수 있다. 예컨대 마스크 지지부(20)는 마스크(10)를 좌우 방향(X), 전후 방향(Z) 및 상하 방향(Y)으로 이동 가능하게 지지할 수 있다. 이때, 마스크 지지부(20)는 마스크(10)의 상하좌우 네 모서리 부분을 전후 방향(Z)으로 서로 다른 거리만큼 각각 이동 가능하게 지지할 수 있다. 또한, 마스크 지지부(20)는 마스크(10)를 전후 방향(Z)을 중심으로 회전 가능하게 지지할 수 있다.
마스크 지지부(20)는 전사 기판(S')이 지지된 제1 스테이지로부터 상측으로 이격될 수 있고, 레이저 광원부(30)와 반사 미러부(40) 사이에 위치할 수 있다. 마스크 지지부(20)는 상하 방향(Y) 및 좌우 방향(X)으로 연장되어 소정의 면적을 가질 수 있고, 전후 방향(Z)으로 소정 두께를 가질 수 있다. 마스크 지지부(20)는 예컨대 중심부가 개구된 사각 플레이트 형상일 수 있다. 물론, 마스크 지지부(20)의 형상은 다양할 수 있다. 마스크 지지부(20)는 마스크(10)를 지지하는 역할을 한다.
마스크 지지부(20)는 마스크(10)의 가장자리 둘레를 지지할 수 있다. 마스크 지지부(20)의 중심부의 개구를 통하여, 마스크(10)의 중심부에 형성된 복수개의 패턴(P) 및 얼라인 마커(M)가 레이저 광원부(30)에 노출될 수 있다.
마스크 지지부(20)에는 구동체(미도시)가 구비될 수 있다. 구동체는 전후 구동체(미도시), 좌우 구동체(미도시), 상하 구동체(미도시) 및 회전 구동체(미도시) 중 적어도 하나를 포함할 수 있다. 구동체에 마스크(10)가 지지될 수 있다. 마스크 지지부(20)는 구동체를 사용하여 마스크(10)의 위치 및 기울기를 복수의 방향으로 조절할 수 있다.
마스크 지지부(20)는 전사 기판(S)에 부착된 마이크로 LED 칩(1)의 크기, 형상 및 배열에 맞는 패턴(P)에 라인 빔(L)을 통과시킬 수 있도록 마스크(10)의 위치를 변경시킬 수 있다. 즉, 마스크 지지부(20)는 복수개의 패턴(P) 중 라인 빔(L)을 통과시킬 패턴(P)을 선택할 수 있도록 복수의 방향으로 마스크(10)를 이동 및 회전시킬 수 있다. 따라서, 마스크(10)는 복수개의 패턴(P) 중 전사 기판(S')에 부착된 복수개의 마이크로 LED 칩(1)과 형상, 크기 및 배열이 맞는 어느 하나의 열의 패턴에 라인 빔(L)을 통과시킬 수 있다. 이에, 전사 기판(S')으로 조사할 패턴 빔(L')의 형상, 크기 및 배열을 마이크로 LED 칩(1)과 형상, 크기 및 배열에 맞도록 선택할 수 있다.
레이저 광원부(30)는 마스크(10)와 예컨대 전후 방향(Z)으로 상호 이격될 수 있고, 마스크(10)를 향하여 레이저 빔을 예컨대 라인 빔(L)의 형태로 방출할 수 있다. 라인 빔(L)은 좌우 방향(X)으로 연장될 수 있고, 전후 방향(Z)으로 방출될 수 있다. 레이저 광원부(30)의 레이저 소스는 다양할 수 있다.
반사 미러부(40)는 전사 기판(S')의 상측으로 이격되고, 마스크(10)와 전후 방향(Z)으로 마주볼 수 있다. 반사 미러부(40)는 마스크(10)를 통과하며 정형된 복수개의 패턴 빔(L')을 전사 기판(S')으로 반사시킬 수 있다. 반사 미러부(40)는 패턴 빔(L')의 진행 방향과 45도 기울어지게 배치될 수 있다.
반사 미러부(40)는 복수개의 마이크로 LED 칩과 크기가 맞는 패턴을 통과한 복수개의 패턴 빔(L') 및 복수개의 마이크로 LED 칩과 크기가 맞는 패턴의 양측에 위치하는 한 쌍의 얼라인 마커를 통과한 한 쌍의 마커 빔(LM)을 전사 기판(S')으로 반사시킬 수 있다. 이에, 복수개의 패턴 빔(L') 및 한 쌍의 마커 빔(LM)이 전사 기판(S')으로 동시에 조사될 수 있다.
패턴 빔(L') 및 마커 빔(LM)은 마스크(10)와 반사 미러부(40) 사이에서 전후 방향(Z)으로 진행될 수 있고, 반사 미러부(40)에서 하측으로 반사되며 전사 기판(S')을 향하여 상하 방향으로 진행될 수 있다.
패턴 교체부(50)는 복수개의 패턴(P) 중 전사 기판(S')에 부착된 복수개의 마이크로 LED 칩(1)과 크기가 맞는 패턴에 라인 빔(L)을 통과시키도록 마스크 지지부(20)를 제어하여 마스크(10)의 위치를 변경시킬 수 있다.
패턴 교체부(50)는 마이크로 LED 칩 전사 공정을 진행하는 공정 제어기(미도시)로부터 전사 기판(S')에 부착된 마이크로 LED 칩(1)의 크기, 형상 및 배열에 대한 정보를 입력받고, 입력받은 마이크로 LED 칩(1)의 크기, 형상 및 배열에 맞는 패턴을 선택하고, 선택한 패턴으로 라인 빔(L)을 통과시키도록 마스크 지지부(20)를 제어하여 마스크(10)의 위치를 변경시킬 수 있다.
한편, 본 발명의 실시 예에 따른 마이크로 LED 칩 전사 장치는, 제1 얼라인 모니터링부(60), 제1 얼라인 조절부(70), 제2 얼라인 모니터링부(80) 및 제2 얼라인 조절부(90)를 포함할 수 있다.
제1 얼라인 모니터링부(60)는 광학 카메라일 수 있다. 제1 얼라인 모니터링부(60)는 전사 기판(S')의 상측에 복수개 배치될 수 있다. 제1 얼라인 모니터링부(60)는 전사 기판(S')에 조사된 마커 빔(LM)을 촬영하여 마커 빔 영상을 생성할 수 있다. 제1 얼라인 모니터링부(60)로 전사 기판(S') 상에 마커 빔(LM)이 조사되는 위치와 형상을 확인할 수 있다.
제1 얼라인 조절부(70)는 전사 기판(S')의 상측에서 하방으로 전사 기판(S')에 조사된 한 쌍의 마커 빔(LM)에 의해 전사 기판(S')에 형성된 한 쌍의 정렬 마크가 마커 빔(LM)에 대응하도록 전사 기판(S')에 표시된 기준 마크와 일치하도록 마스크 지지부(20)를 제어하여 라인 빔(L)의 진행 방향과 교차하는 방향으로 마스크 위치 및 기울기를 변경시킬 수 있다. 제1 얼라인 조절부(70)는 제1 얼라인 모니터링부(60)로부터 마커 빔 영상을 입력받을 수 있고, 마커 빔 영상에 표시된 정렬 마크의 위치와 형상에 따라 마스크 지지부(20)를 제어하여 마스크(10)의 정렬상태를 조절할 수 있다.
제1 얼라인 모니터링부(60) 및 제1 얼라인 조절부(70)를 이용하여, 전사 기판(S')상의 기준 마크의 위치와 정렬 마크의 위치를 확인하여 정렬 마크가 기준 마크 위치로 이동하도록 마스크(10)의 정렬 상태를 조절함으로써 전사 기판(S')에 대한 마스크(10)의 위치를 1차 얼라인할 수 있다.
제2 얼라인 모니터링부(80)는 빔 프로파일 카메라일 수 있다. 제2 얼라인 모니터부(80)는 기판(S)의 하측에 이동 가능하게 설치될 수 있다. 제2 얼라인 모니터링부(80)는 전사 기판(S')을 투과한 패턴 빔(L')의 초점 영상을 촬영하여 패턴 빔 영상으로 생성할 수 있다. 제2 얼라인 모니터링부(80)로 전사 기판(S') 상에 조사된 패턴 빔(L')의 초점 형상 및 특성을 확인할 수 있다. 여기서, 패턴 빔(L')의 특성은 패턴 빔(L')의 초점의 에너지 프로파일 및 콘트라스트를 포함할 수 있다. 이때, 에너지 프로파일로부터 패턴 빔(L')의 에너지 밀도 및 균일도를 확인할 수 있고, 패턴 빔(L')의 콘트라스트로부터 선명도를 확인할 수 있다.
제2 얼라인 조절부(90)는 전사 기판(S')의 상측에서 하방으로 전사 기판(S')을 투과한 복수개의 패턴 빔(L')의 초점 영상으로부터 수집된 패턴 빔의 특성이 기준 특성과 일치하도록 마스크 지지부(20)를 제어하여 라인 빔(L)의 진행 방향으로 마스크(10)의 위치 및 기울기를 변경시킬 수 있다. 이를 위하여, 제2 얼라인 조절부(90)는 제2 얼라인 모니터링부(80)로부터 패턴 빔 영상을 입력받을 수 있고, 패턴 빔 영상으로부터 확인되는 패턴 빔의 에너지 프로파일 및 콘트라스트 중 적어도 어느 하나가 기준 에너지 프로파일 및 기준 콘트라스트 중 적어도 어느 하나와 일치되도록 마스크 지지부(20)를 제어하여 마스크(10)의 정렬상태를 조절할 수 있다.
제2 얼라인 모니터링부(80) 및 제2 얼라인 조절부(90)를 이용하여, 전사 기판(S')상에 패턴 빔(L')이 조사된 상태를 확인하여 패턴 빔의 에너지 프로파일이 기준 에너지 프로파일에 일치하고, 패턴 빔의 콘트라스트가 기준 콘트라스트에 일치하도록, 마스크(10)의 정렬 상태를 조절함으로써 전사 기판(S')에 대한 마스크(10)의 위치를 2차 얼라인할 수 있다. 이에, 패턴 빔(L')의 왜곡을 방지할 수 있다.
전사 기판(S')에 대한 마스크(10)의 위치가 얼라인되면, 전사 기판(S')에 부착된 마이크로 LED 칩(1)과 전사 기판(S')의 접착면에 패턴 빔(L')이 정확하게 조사될 수 있고, 마이크로 LED 칩(1)을 전사 기판(S')으로부터 원활하게 분리시켜 기판(S)상의 원하는 위치에 마이크로 LED 칩(1)을 정확하게 낙하시킬 수 있다.
상술한 바에 따르면, 본 발명의 실시 예에 따른 칩 전사 장치는 패턴이 형성된 마스크를 이용하여 피전사 기판 상의 정해진 위치로 복수개의 칩을 한번에 전사할 수 있다.
즉, 패턴이 형성된 마스크를 이용함으로써, 패턴 단위로 마이크로 LED 칩의 전사가 이루어질 수 있다.
또한, 본 발명의 실시 예에 따른 칩 전사 장치는 복수개의 패턴이 형성된 마스크를 이용하여 피전사 기판 상의 정해진 위치로 복수의 크기의 마이크로 LED 칩을 전사할 수 있다. 더욱 구체적으로, 본 발명의 실시 형태에 따르면, 복수개의 상이한 패턴이 형성된 하나의 마스크를 이용하여 피전사 기판 상의 정해진 위치로 복수의 크기 중 원하는 크기의 마이크로 LED 칩을 간편하게 전사할 수 있다.
즉, 생산 모델이 변경되어 마이크로 LED 칩의 크기가 변경되더라도 마스크를 교체하지 않아도 되고, 단지 마스크를 이동시켜 레이저 라인 빔이 통과되는 패턴을 교체함으로써, 패턴을 통과한 복수개의 레이저 패턴 빔의 크기, 형상 및 간격을 마이크로 LED 칩의 변경된 크기에 맞게 조절하여 복수개의 마이크로 LED 칩과 전사 기판의 접합면에 조사할 수 있으므로, 다양한 크기의 마이크로 LED 칩을 피전사 기판 상의 정해진 위치로 간편하게 전사할 수 있다.
따라서, 마스크 교체에 소모되는 시간을 절약하여 공정 시간을 단축할 수 있고, 마스크 교체로 인한 작업자의 업무 부담을 줄일 수 있고, 마스크 교체 시 발생할 수 있는 얼라인 불량을 원천 방지하여 안정적인 레이저 빔 품질을 확보할 수 있다. 이로부터 마이크로 LED 칩 전사 공정의 생산성을 향상시킬 수 있다.
도 8은 본 발명의 실시 예에 따른 칩 전사 방법의 순서도이다.
이하, 본 발명의 실시 예에 따른 칩 전사 방법을 설명한다.
본 발명의 실시 예에 따른 칩 전사 방법은, 복수개의 칩 예컨대 복수개의 마이크로 LED 칩(1)이 제공된 전사 기판(S')을 피전사 기판(이하, 기판(S)이라 한다) 상에 마련하는 과정, 라인 빔(L)을 방출하는 과정, 라인 빔(L)의 경로에 마련된 마스크(10)를 이용하여, 라인 빔(L)으로부터 복수개의 패턴 빔(L')을 정형하는 과정, 패턴 빔(L')을 전사 기판(S')에 조사하여, 전사 기판(S')으로부터 복수개의 마이크로 LED 칩(1)을 분리시키는 과정, 전사 기판(S')으로부터 분리된 복수개의 칩을 기판(S)에 안착시키는 과정을 포함한다.
또한, 전사 기판(S')을 기판(S) 상에 마련하는 과정과 라인 빔(L)을 방출하는 과정 사이에, 마스크(10)에 형성된 복수개의 패턴(P) 중에 복수개의 마이크로 LED 칩(1) 각각과 크기가 대응하는 패턴에 라인 빔(L)을 통과시켜 패턴 빔(L')으로 정형할 수 있도록, 마스크(10)의 위치를 변경하는 패턴 교체 과정을 더 포함할 수 있다.
여기서, 크기가 대응하는 것의 의미는 미리 정해진 소정의 오차값 내에서 크기가 서로 일치함을 의미한다. 예컨대 마이크로 LED 칩(1) 하나의 크기('면적'이라고도 한다)와 패턴 빔(L') 하나의 초점 크기가 소정의 여유 예컨대 마진을 가지고 서로 일치할 수 있다. 이때, 패턴 빔의 크기가 상대적으로 클 수 있다. 따라서, 패턴 빔을 마이크로 LED 칩과 전사 기판(S')의 접합면에 조사할 때, 접합면의 중심부터 가장자리까지 균일하게 패턴 빔을 조사할 수 있다.
또한, 라인 빔(L)을 방출하는 과정과 마이크로 LED 칩(1)을 분리시키는 과정 사이에, 라인 빔(L)의 경로에 마련된 마스크(10)를 이용하여, 라인 빔(L)으로부터 마커 빔(LM)을 정형하는 과정, 마커 빔(LM)을 전사 기판(S')에 조사하고, 전사 기판(S') 상의 마커 빔(LM)을 촬영하여 마커 빔 영상을 생성하는 과정, 마커 빔 영상을 이용하여, 전사 기판(S')에 대한 마스크(10)의 위치를 얼라인 하는 1차 얼라인 과정을 더 포함할 수 있다. 이때, 마커 빔(LM)을 정형하는 과정은 패턴 빔(L')을 정형하는 과정과 동시에 수행될 수 있다.
더욱 상세하게는 마커 빔(LM)을 정형하는 과정과 패턴 빔(L')을 정형하는 과정은 동일한 라인 빔(L)을 이용하여 라인 빔(L)의 폭 방향으로의 동일 선상에서 동시에 수행될 수 있다.
즉, 동일한 하나의 라인 빔(L)으로부터 마커 빔(LM)과 패턴 빔(L')을 동시에 정형할 수 있다. 이때, 라인 빔(L)의 일부분을 마커 빔(LM)으로 정형할 수 있고, 라인 빔(L)의 나머지 부분을 패턴 빔(L')으로 정형할 수 있다. 즉, 라인 빔(L)의 양측 가장자리 부분으로부터 마커 빔(LM)을 정형하고, 라인 빔(L)의 나머지 부분으로부터 패턴 빔(L')을 정형할 수 있다.
또한, 1차 얼라인 과정과 마이크로 LED 칩(1)을 분리시키는 과정 사이에, 패턴 빔(L')을 전사 기판(S')에 조사하고, 전사 기판(S')을 투과한 패턴 빔(L')을 촬영하여 패턴 빔 영상을 생성하는 과정, 패턴 빔 영상을 이용하여, 마스크(10)를 통과하여 전사 기판(S')으로 조사되는 패턴 빔의 포커싱을 위해 전사 기판(S')에 대한 마스크(10)와 기울기 및 거리를 얼라인하는 2차 얼라인 과정을 포함할 수 있다.
본 발명의 실시 예에 따른 칩 전사 방법은 전사 기판(S')으로부터 기판(S)으로 복수개의 마이크로 LED 칩(1)을 전사할 수 있다. 본 발명의 실시 예에 따른 칩 전사 방법을 마이크로 LED 칩 전사 방법이라고 지칭할 수도 있다.
S100 : 우선, 도 1을 참조하면, 복수개의 마이크로 LED 칩(1)이 제공된 전사 기판(S')을 기판(S) 상에 마련한다. 이때, 복수개의 마이크로 LED 칩(1)은 전사 기판(S') 상에서 제조된 복수개의 마이크로 LED 칩(1)일 수 있다. 혹은, 별도의 희생 기판에서 제조된 복수개의 마이크로 LED 칩(1)이 전사 기판(s')에 부착될 수 있다.
상하 방향(Y)으로 상호 대향된 제1 및 제2 스테이지(미도시)를 준비하고, 제1 스테이지의 하면에 전사 기판(S')을 지지시키고, 제2 스테이지의 상면에 기판(S)을 안착시킬 수 있다. 이때, 제1 및 제2 구동부(미도시)를 이용하여 제1 및 제2 스테이지를 각각 복수의 방향으로 이동 및 회전시켜 상하 방향(Y)으로 전사 기판(S')과 기판(S)을 정렬시킬 수 있다.
이때, 상하 방향(Y)으로 전사 기판(S')과 기판(S)을 상호 정렬시키는 방식은 다양할 수 있다. 전사 기판(S')과 기판(S)을 상호 정렬시키는 것을 기판 얼라인 과정이라고 지칭할 수도 있다.
S200 : 이후, 마스크(10)에 형성된 복수개의 패턴(P) 중에 복수개의 마이크로 LED 칩(1)과 크기가 맞는 패턴에 라인 빔(L)을 통과시켜 패턴 빔(L')으로 정형할 수 있도록, 마스크(10)의 위치를 변경하여 패턴을 교체한다.
도 3은 제3열(r3)에 형성된 패턴에 라인 빔(L)을 통과시키는 모습을 보여주는 마이크로 LED 칩 전사 공정의 공정도이다. 또한, 도 4는 제1열(r1)에 형성된 패턴에 라인 빔(L)을 통과시키기 위해 마스크(10)를 이동시키는 모습을 보여주는 마이크로 LED 칩 전사 공정의 공정도이다.
도 3 및 도 4를 참조하면, 마스크(1)를 상하 방향(Y)으로 이동시켜 복수열의 패턴(P) 중 어느 하나의 열의 패턴으로 라인 빔(L)을 통과시킬 수 있도록 한다. 이때, 전사 기판(S')에 대한 마스크(10)의 얼라인이 틀어질 수 있다.
S300 : 전사 기판(S')을 향하여 라인 빔(L)을 방출한다. 라인 빔(L)은 레이저 광원부(30)로부터 전사 기판(S')을 향하여 방출되고, 레이저 광원부(30)와 전사 기판(S') 사이의 경로에 놓인 마스크(10)와 반사 미러부(40)를 거쳐 전사 기판(S')에 조사될 수 있다.
S410 : 라인 빔(L)의 경로에 마련된 마스크(10)를 이용하여, 라인 빔(L)으로부터 마커 빔(LM)을 정형한다. 예컨대 복수개의 패턴(P)의 양측에 각각 형성된 복수개의 얼라인 마커 중(M)에 복수개의 마이크로 LED 칩(1)과 크기가 맞는 패턴의 양측에 형성된 한 쌍의 얼라인 마커로 라인 빔(L)을 통과시켜 패턴 빔(L')의 양측에 한 쌍의 마커 빔(LM)을 형성한다. 한 쌍의 마커 빔(LM)은 한 쌍의 얼라인 마커를 통과하며 얼라인 마커의 형상 예컨대 십자형상으로 정형되고, 반사 미러부(40)를 향하여 전후 방향(Z)으로 진행할 수 있다.
S420 : 이후, 마커 빔(LM)을 전사 기판(S')에 조사하고, 전사 기판(S') 상의 마커 빔(LM)을 촬영하여 마커 빔 영상을 생성한다. 즉, 반사 미러부(40)를 향해 전후 방향(Z)으로 진행하는 한 쌍의 마커 빔(LM)을 반사 미러부(40)에서 반사시켜서 전사 기판(S')으로 진행시키고, 이에, 전사 기판(S')의 상측에서 하방으로 전사 기판(S')에 조사된 한 쌍의 마커 빔(LM)에 의해 전사 기판(S')에 형성된 한 쌍의 정렬 마크를 제1 얼라인 모니터링부(60)로 촬영한다. 이때, 마커 빔 영상에는 전사 기판(S')에 미리 표시된 기준 마크가 함께 촬영될 수 있다. 혹은, 마커 빔(LM)에 대응하도록 전사 기판(S')에 표시된 기준 마크의 좌표(0, 0)를 기준으로, 정렬 마크를 촬영한 영상에 기준 마크를 삽입할 수도 있다.
도 5는 마스크(10)의 1차 얼라인 시 마스크(10)의 위치 및 기울기를 조절하는 모습을 보여주는 마이크로 LED 칩 전사 공정의 공정도이다.
S430: 이후, 마커 빔 영상을 이용하여, 전사 기판(S')에 대한 마스크(10)의 위치를 1차 얼라인한다. 구체적으로 제1 얼라인 모니터링부(60)로부터 제1 얼라인 조절부(70)로 입력된 마커 빔 영상으로부터 기준 마크에 대한 정렬 마크의 오프셋(Δx, Δy, Δθ)을 산출하고, 제1 얼라인 모니터링부(60)로 마스크 지지부(20)를 제어하여, 전사 기판(S') 상의 정렬 마크를 기준 마크에 일치시킬 수 있도록, 라인 빔(L)의 진행 방향과 교차하는 방향인 좌우 방향(X) 및 상하 방향(Y)으로 상술한 오프셋만큼 마스크(10)를 이동 및 회전시켜 마스크(10)의 위치 및 기울기를 조절한다(도 4 및 도 5 참조). 여기서, 기울기는 X-Z평면에 대한 마스크(10)의 기울기 혹은 회전 각도를 의미한다.
이후, 전사 기판(S') 상에서 정렬 마크가 기준 마크에 일치되도록 상술한 마커 빔 영상을 생성하는 과정과 1차 얼라인 과정을 반복할 수 있다. 이러한 과정에 의해 마스크(10)의 1차 얼라인이 완료될 수 있고, 전사 기판(S')상에 마커 빔(LM)이 원하는 위치로 조사될 수 있고, 이에, 마커 빔(LM) 사이에 위치하는 패턴 빔(L')도 전사 기판(S')상에 원하는 위치로 정확하게 조사될 수 있다.
S510 : 라인 빔(L)의 경로에 마련된 마스크(10)를 이용하여, 라인 빔(L)으로부터 복수개의 패턴 빔(L')을 정형한다. 이때, 이 과정은 앞서 설명한 라인 빔(L)으로부터 마커 빔(LM)을 정형하는 과정과 함께 수행될 수 있다. 예컨대 라인 빔(L)이 레이저 광원부(30)로부터 마스크(10)로 방출되고, 마스크(10)를 통과하며 패턴 빔(L')으로 정형된다.
도 6은 제2 얼라인 모니터링부(80)로 전사 기판(S')을 스캔하면서 전사 기판(S')을 투과한 패턴 빔(L')의 초점 영상을 촬영하는 모습을 보여주는 마이크로 LED 칩 전사 공정의 공정도이다.
S520 : 이후, 패턴 빔(L')을 전사 기판(S)에 조사하고, 전사 기판(S)을 투과한 패턴 빔(L')을 촬영하여 패턴 빔 영상을 생성한다. 즉, 마스크(10)를 통과한 패턴 빔(L')을 반사 미러부(40)로 진행시키고 반사 미러부(40)에서 반사시켜 전사 기판(S')에 조사한다. 그리고, 제2 얼라인 모니터링부(80)로 전사 기판(S')을 투과하여 전사 기판(S')과 마이크로 LED 칩(1)의 접합면 상에 초점이 형성된 패턴 빔(L')을 촬영하여 패턴 빔 영상을 생성한다(도 6 참조).
이때, 전사 기판(S')의 상측에서 하방으로 전사 기판(S')을 투과한 복수개의 패턴 빔(L')이 나열된 방향을 따라 전사 기판(S')을 스캔하며 복수개의 패턴 빔의 초점 영상을 촬영한다. 이러한 과정은 1차 얼라인 과정과 복수개의 마이크로 LED 칩을 분리시키는 과정 사이에 수행한다. 즉, 1차 얼라인이 완료된 마스크(10)를 통과한 패턴 빔(L')을 촬영하여 패턴 빔 영상을 생성한다.
도 7는 마스크(10)의 2차 얼라인 시 마스크(10)의 위치 및 기울기를 조절하는 모습을 보여주는 마이크로 LED 칩 전사 공정의 공정도이다.
S530 : 이후, 제2 얼라인 조절부(90)를 이용하여, 패턴 빔 영상을 이용하여, 전사 기판(S') 상에 조사되는 패턴 빔(L')의 포커싱을 위한 전사 기판(S')에 대한 마스크(10)와 기울기 및 거리를 2차 얼라인한다. 즉, 제2 얼라인 모니터링부(80)에서 촬영된 초점 영상으로부터 패턴 빔의 특성을 수집한다. 초점 영상으로부터 수집되는 패턴 빔의 특성은 패턴 빔의 에너지 프로파일 및 콘트라스트 중 적어도 하나를 포함할 수 있다. 이후, 제2 얼라인 조정부(90)를 이용하여, 수집된 특성을 기준 특성과 대비하고, 수집된 특성이 기준 특성과 일치하도록 마스크 지지부(20)를 제어하여 라인 빔(L)의 진행 방향 예컨대 전후 방향(Z)으로 마스크(10)의 위치 및 기울기를 조절한다. 이때, 위치는 전후 방향(Z)으로의 위치이고, 기울기는 X-Y평면에 대한 기울기를 의미한다.
이때, 마스크(10)의 상하좌우 네 모서리 부분을 전후 방향(Z)으로 각각 서로 다른 거리(ΔZ1~ΔZ4)만큼 이동시키거나, 또는, 서로 같은 거리로 이동시킬 수 있다(도 7 참조). 예컨대 레이저 광원부(30)를 향하여, 마스크(10)를 전후 방향(Z)으로 당기거나 밀어주면 패턴 빔(L')의 초점이 선명해질 수 있고, 이때, 당기거나 미는 방향에 따라 에너지 프로파일이 증가 혹은 감소하며 원하는 값을 가질 수 있다.
이러한 과정으로 패턴 빔(L')의 초점 영상의 흐트러짐을 보정할 수 있고, 초점 영상의 흐트러짐이 원하는 수준까지 보정될 수 있도록 상술한 패턴 빔 영상을 생성하는 과정과 2차 얼라인 과정을 반복할 수 있다. 이에, 마스크(10)와 전사 기판(S')의 얼라인이 완료될 수 있다.
S600 : 이후, 1차 및 2차 얼라인이 완료된 마스크(10)를 통과하며 정형된 패턴 빔(L')을 전사 기판(S')에 조사하여, 전사 기판(S')과 마이크로 LED 칩(1)의 접합면에 열에너지를 가하고, 전사 기판(S')으로부터 복수개의 마이크로 LED 칩(1)을 분리시킨다. 구체적으로, 전사 기판(S')으로부터 분리할 복수개의 마이크로 LED 칩(1)에 복수개의 패턴 빔을 각각 대응시키며 동시에 조사할 수 있다. 여기서 대응시키며 조사한다는 것은 하나의 마이크로 LED 칩(1)에 하나의 패턴 빔을 조사하는 것을 의미한다. 이 과정에서 패턴 단위로 복수개의 마이크로 LED 칩(1)을 기판(S) 즉, 피전사 기판(S)에 한번에 전사할 수 있다.
이때, 마스크(10)와 전사 기판(S')의 얼라인이 맞춰지고, 전사 기판(S')과 기판(S)의 얼라인이 맞춰진 상태이기 때문에 전사 기판(S')으로부터 복수개의 마이크로 LED 칩(1)을 원활하게 분리시킬 수 있고, 후술하는 과정에서 기판(S) 상에 마이크로 LED 칩(1)을 정확한 위치에 안착시킬 수 있다.
그 다음으로, 전사 기판(S')으로부터 분리된 복수개의 마이크로 LED 칩(1)을 기판(S)상의 원하는 위치에 정밀하게 안착시킨다. 이때, 전사 기판(S')으로부터 분리되는 복수개의 마이크로 LED 칩(1)의 자중을 이용하여 전사 기판(S')의 하방으로 복수개의 마이크로 LED 칩(1)을 낙하시킨다. 이 과정에서 마이크로 LED 칩(1)이 기판(S)에 전사될 수 있다.
이때, 기판(S)의 칩 접합 부분과 마이크로 LED 칩(1)의 기판 접합 부분을 상호 접합시키며 전기적으로 연결시킬 수 있도록 기판(S)은 상면에 본딩 재질의 박막층(미도시)이 구비될 수 있다.
본딩 재질의 박막층은 ACF(Anisotropically Conductive Film) 층일 수 있다. 본딩 재질의 박막층은 그 내부에 다수의 도전성 입자가 분산될 수 있고, 소정의 점착성을 가질 수 있다. 본딩 재질의 박막층을 도전물질 층 혹은 이방 전도성 필름이라고 지칭할 수도 있다.
패턴 빔(L')을 전사 기판(S')을 따라 전후 방향으로 스캔하며, 칩을 분리시키는 과정과 분리된 칩을 피전사 기판으로 전사하는 과정을 반복하여 수행하고, 전사 기판(S')으로부터 기판(S)으로 복수개의 마이크로 LED 칩(1)을 모두 분리 및 전사시키면 다음 전사 기판(S')을 제1 스테이지에 로딩하여 다음번 전사 공정을 수행할 수 있다.
이후, 기판(S) 예컨대 피전사 기판(S)의 원하는 모든 위치에 복수개의 마이크로 LED 칩(1)을 전사하여 화소 형성을 완료하면, 기판(S)을 다음 공정 장소로 운반하여 후속 공정을 수행할 수 있다.
후속 공정은 예컨대 레이저 빔을 이용하여 기판(S)에 전사된 마이크로 LED 칩(1)과 기판(S)과의 접합면에 열을 가함으로써, 기판(S) 상에 구비된 본딩 재질의 박막층에 마이크로 LED 칩(1)을 접합시키고, 이들을 전기적으로 연결시키는 공정일 수 있다.
상술한 바에 따르면, 본 발명의 실시 예에 따른 칩 전사 방법 및 장치가 적용된 칩 전사 공정에서는, 생산 모델이 변경되어 전사 기판(S')상의 마이크로 LED 칩(1)의 크기가 달라지더라도, 마스크(10)를 교체하지 않고, 마스크(10)를 이동시켜 패턴 위치만 변경할 수 있다.
구체적으로 마이크로 LED 디스플레이 장치는 생산모델에 따라 픽셀을 구성하는 마이크로 LED 칩의 크기가 다를 수 있다. 이에, 공정 설비에서 생산하고자 하는 마이크로 LED 디스플레이 장치의 생산모델이 변경되는 경우에도 마스크(10)를 교체하지 않고, 마스크(10)를 이동시켜 패턴 위치만 변경할 수 있다.
즉, 본 발명의 실시 예에 따르면, 생산모델이 변경되더라도 마스크(10)를 교체할 필요가 없기 때문에, 작업자가 공정 설비를 정지시켜 기존의 마스크를 변경된 마이크로 LED 칩 크기에 맞는 패턴이 형성된 새로운 마스크로 교체한 후 레이저 패턴 빔의 크기, 형상 및 간격을 새롭게 조절하지 않아도 된다. 이로부터 전체 공정 시간을 줄일 수 있다.
또한, 본 발명의 실시 예에 따르면, 패턴 교체 이후 1차 및 2차 언라인을 단계적으로 수행함으로써, 안정적인 레이저 품질을 확보할 수 있다. 따라서, 마이크로 LED 칩을 전사하는 전사 공정의 생산성을 고르게 향상시킬 수 있다.
또한, 전사 기판(S')으로부터 마이크로 LED 칩(1)을 분리시킬 때, 레이저 라인 빔을 마스크(10)의 패턴(P)에 통과시켜 상호 이격된 복수개의 레이저 패턴 빔으로 가공하고, 가공된 복수개의 레이저 패턴 빔(L')을 복수개의 마이크로 LED 칩과 전사 기판의 접합면에 조사함으로써, 복수개의 마이크로 LED 칩을 한번에 분리시킬 수 있고, 복수개의 마이크로 LED 칩(1)을 피전사 기판(S) 상의 넓은 면적에 한번에 전사할 수 있다. 이에, 공정 속도가 빨라질 수 있다.
본 발명의 상기 실시 예는 본 발명의 설명을 위한 것이고, 본 발명의 제한을 위한 것이 아니다. 본 발명의 상기 실시 예에 개시된 구성과 방식은 서로 결합하거나 교차하여 다양한 형태로 조합 및 변형될 것이고, 이에 의한 변형 예들도 본 발명의 범주로 볼 수 있음을 주지해야 한다. 즉, 본 발명은 청구범위 및 이와 균등한 기술적 사상의 범위 내에서 서로 다른 다양한 형태로 구현될 것이며, 본 발명이 해당하는 기술 분야에서의 업자는 본 발명의 기술적 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.
1: 마이크로 LED 칩
S: 피전사 기판
S': 전사 기판
10: 마스크
20: 마스크 지지부
30: 레이저 광원부
50: 패턴 교체부
60: 제1 얼라인 모니터링부
80: 제2 얼라인 모니터링부

Claims (18)

  1. 복수개의 칩이 제공된 전사 기판을 피전사 기판 상에 마련하는 과정;
    라인 빔을 방출하는 과정;
    상기 라인 빔의 경로에 마련된 마스크를 이용하여, 상기 라인 빔으로부터 복수개의 패턴 빔을 정형하는 과정;
    상기 패턴 빔을 상기 전사 기판에 조사하고, 상기 전사 기판을 투과한 패턴 빔을 촬영하여 패턴 빔 영상을 생성하는 과정;
    상기 패턴 빔 영상을 이용하여, 상기 마스크를 통과하여 상기 전사 기판으로 조사되는 패턴 빔의 포커싱을 위하여 상기 전사 기판에 대한 상기 마스크의 기울기 및 거리를 얼라인하는 과정;
    상기 패턴 빔을 상기 전사 기판에 조사하여, 상기 전사 기판으로부터 복수개의 칩을 분리시키는 과정;
    상기 전사 기판으로부터 분리된 복수개의 칩을 상기 피전사 기판에 안착시키는 과정;을 포함하고,
    상기 마스크에 형성된 복수개의 패턴 중 상기 복수개의 칩 각각과 크기가 대응하는 패턴에 라인 빔을 통과시켜 상기 패턴 빔으로 정형할 수 있도록, 상기 마스크의 위치를 변경하는 패턴 교체 과정;을 더 포함하고,
    상기 칩을 분리시키는 과정은,
    상기 전사 기판으로부터 분리할 복수개의 칩에 복수개의 패턴 빔을 각각 대응시켜 조사하는 과정;을 포함하는 칩 전사 방법.
  2. 삭제
  3. 삭제
  4. 청구항 1에 있어서,
    상기 라인 빔의 경로에 마련된 상기 마스크를 이용하여, 상기 라인 빔으로부터 마커 빔을 정형하는 과정;
    상기 마커 빔을 상기 전사 기판에 조사하고, 상기 전사 기판 상의 마커 빔을 촬영하여 마커 빔 영상을 생성하는 과정;
    상기 마커 빔 영상을 이용하여, 상기 전사 기판에 대한 상기 마스크의 위치를 얼라인하는 과정;을 포함하는 칩 전사 방법.
  5. 청구항 4에 있어서,
    동일한 라인 빔을 이용하여 상기 패턴 빔을 정형하는 과정과 상기 마커 빔을 정형하는 과정을 동시에 수행하되, 상기 라인 빔의 일부분으로부터 상기 마커 빔을 정형하고, 그 나머지 부분으로부터 상기 패턴 빔을 정형하는 칩 전사 방법.
  6. 삭제
  7. 청구항 4에 있어서,
    상기 마커 빔을 정형하는 과정은,
    상기 복수개의 패턴의 양측에 각각 형성된 복수개의 얼라인 마커 중에 상기 복수개의 칩과 크기가 맞는 패턴의 양측에 형성된 한 쌍의 얼라인 마커로 상기 라인 빔을 통과시켜 상기 패턴 빔의 양측에 한 쌍의 마커 빔을 형성하는 과정;을 포함하는 칩 전사 방법.
  8. 청구항 7에 있어서,
    상기 마커 빔 영상을 생성하는 과정은,
    상기 전사 기판의 상측에서 하방으로 상기 전사 기판에 조사된 한 쌍의 마커 빔에 의해 상기 전사 기판에 형성된 한 쌍의 정렬 마크를 촬영하는 과정;
    상기 마커 빔에 대응하도록 상기 전사 기판에 표시된 기준 마크의 좌표를 기준으로, 상기 정렬 마크를 촬영한 영상에 상기 기준 마크를 삽입하는 과정;을 포함하는 칩 전사 방법.
  9. 청구항 8에 있어서,
    상기 마커 빔 영상을 이용하여 마스크의 위치를 얼라인하는 과정은,
    상기 마커 빔 영상으로부터 상기 기준 마크에 대한 상기 정렬 마크의 오프셋을 산출하는 과정;
    상기 정렬 마크를 상기 기준 마크에 일치시킬 수 있도록, 상기 라인 빔의 진행 방향과 교차하는 방향으로, 상기 오프셋만큼 상기 마스크의 위치 및 기울기를 조절하는 과정;을 포함하는 칩 전사 방법.
  10. 청구항 4에 있어서,
    상기 패턴 빔 영상을 생성하는 과정은,
    상기 전사 기판의 상측에서 하방으로 상기 전사 기판을 투과한 복수개의 패턴 빔이 나열된 방향을 따라 상기 전사 기판을 스캔하며 복수개의 패턴 빔의 초점 영상을 촬영하는 과정;을 포함하는 칩 전사 방법.
  11. 청구항 10에 있어서,
    상기 패턴 빔 영상을 이용하여 마스크의 기울기 및 거리를 얼라인하는 과정은,
    상기 초점 영상으로부터 패턴 빔의 특성을 수집하고, 수집된 특성을 기준 특성과 대비하는 과정;
    상기 수집된 특성이 상기 기준 특성과 일치하도록 상기 라인 빔의 진행 방향으로 상기 마스크의 위치 및 기울기를 조절하는 과정;을 포함하는 칩 전사 방법.
  12. 전사 기판으로부터 피전사 기판으로 복수개의 칩을 전사하는 칩 전사 장치로서,
    라인 빔을 복수개의 패턴 빔으로 정형하여 전사 기판으로 조사할 수 있도록 패턴이 형성된 마스크;
    상기 마스크를 이동 및 회전 가능하게 지지하는 마스크 지지부;
    복수개의 칩을 전사할 수 있도록, 상기 마스크를 향하여 라인 빔을 방출하는 레이저 광원부;
    상기 전사 기판을 투과한 패턴 빔의 초점 영상을 촬영하여 패턴 빔 영상으로 생성하는 얼라인 모니터링부;
    상기 전사 기판의 상측에서 하방으로 상기 전사 기판을 투과한 복수개의 패턴 빔의 초점 영상으로부터 수집된 패턴 빔의 특성이 기준 특성과 일치하도록 상기 마스크 지지부를 제어하여 라인 빔의 진행 방향으로 마스크 위치 및 기울기를 변경시키는 얼라인 조절부;를 포함하고,
    상기 마스크에는 크기가 다른 복수개의 패턴이 형성되고,
    상기 복수개의 패턴 중 어느 하나의 패턴은 상기 복수개의 칩 각각과 크기가 대응하는 칩 전사 장치.
  13. 삭제
  14. 청구항 12에 있어서,
    상기 복수개의 패턴 중 상기 전사 기판에 부착된 복수개의 칩과 크기가 맞는 패턴에 상기 라인 빔을 통과시키도록 상기 마스크 지지부를 제어하여 상기 마스크의 위치를 변경시키는 패턴 교체부;를 더 포함하는 칩 전사 장치.
  15. 청구항 12에 있어서,
    상기 복수개의 패턴은 각각 복수개의 패턴홀을 구비하고, 상기 라인 빔의 폭 방향으로 동일 선상에 나열된 패턴홀들은 형상, 크기 및 배열이 동일하고, 상기 라인 빔의 폭 방향과 교차하는 방향으로 나열된 패턴홀들은 형상, 크기 및 배열이 상이한 칩 전사 장치.
  16. 청구항 14 또는 청구항 15에 있어서,
    상기 라인 빔의 폭 방향으로 상기 복수개의 패턴의 양측에는 복수개의 얼라인 마커가 형성되고,
    상기 복수개의 얼라인 마커는 상기 복수개의 패턴과 상기 라인 빔의 폭 방향으로 서로 동일 선상에 각각 나열되며,
    복수개의 마이크로 LED 칩과 크기가 맞는 패턴을 통과한 복수개의 패턴 빔 및 복수개의 마이크로 LED 칩과 크기가 맞는 패턴의 양측에 위치하는 한 쌍의 얼라인 마커를 통과한 한 쌍의 마커 빔이 상기 전사 기판으로 동시에 조사되는 칩 전사 장치.
  17. 청구항 16에 있어서,
    상기 전사 기판에 조사된 마커 빔을 촬영하여 마커 빔 영상을 생성하는 제1 얼라인 모니터링부;
    상기 전사 기판의 상측에서 하방으로 상기 전사 기판에 조사된 한 쌍의 마커 빔에 의해 상기 전사 기판에 형성된 한 쌍의 정렬 마크가 상기 마커 빔에 대응하도록 상기 전사 기판에 표시된 기준 마크와 일치하도록 상기 마스크 지지부를 제어하여 라인 빔의 진행 방향과 교차하는 방향으로 마스크 위치 및 기울기를 변경시키는 제1 얼라인 조절부;를 포함하고,
    상기 얼라인 모니터링부는 제2 얼라인 모니터링부이고, 상기 얼라인 조절부는 제2 얼라인 조절부인 칩 전사 장치.
  18. 삭제
KR1020190122272A 2019-10-02 2019-10-02 칩 전사 방법 및 장치 KR102475755B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020190122272A KR102475755B1 (ko) 2019-10-02 2019-10-02 칩 전사 방법 및 장치
TW109131607A TW202115818A (zh) 2019-10-02 2020-09-15 晶片移轉方法以及裝置
JP2020160468A JP2021061396A (ja) 2019-10-02 2020-09-25 チップ転写方法及びチップ転写装置
CN202011046014.9A CN112599551A (zh) 2019-10-02 2020-09-29 芯片转移方法及设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190122272A KR102475755B1 (ko) 2019-10-02 2019-10-02 칩 전사 방법 및 장치

Publications (2)

Publication Number Publication Date
KR20210040211A KR20210040211A (ko) 2021-04-13
KR102475755B1 true KR102475755B1 (ko) 2022-12-09

Family

ID=75180313

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190122272A KR102475755B1 (ko) 2019-10-02 2019-10-02 칩 전사 방법 및 장치

Country Status (4)

Country Link
JP (1) JP2021061396A (ko)
KR (1) KR102475755B1 (ko)
CN (1) CN112599551A (ko)
TW (1) TW202115818A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI798879B (zh) * 2021-10-18 2023-04-11 雷傑科技股份有限公司 晶粒去除裝置及晶粒去除方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008010504A (ja) * 2006-06-27 2008-01-17 Tokki Corp アライメント装置及び方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102001226B1 (ko) * 2012-11-12 2019-07-25 삼성디스플레이 주식회사 레이저 열전사 장치 및 레이저 열전사 방법
US20160074968A1 (en) * 2014-09-11 2016-03-17 Suss Microtec Photonic Systems Inc. Laser etching system including mask reticle for multi-depth etching
JP2018060993A (ja) * 2016-09-29 2018-04-12 東レエンジニアリング株式会社 転写方法、実装方法、転写装置、及び実装装置
KR102427082B1 (ko) 2017-12-15 2022-07-29 엘지디스플레이 주식회사 마이크로led 표시장치 및 그 구동방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008010504A (ja) * 2006-06-27 2008-01-17 Tokki Corp アライメント装置及び方法

Also Published As

Publication number Publication date
TW202115818A (zh) 2021-04-16
JP2021061396A (ja) 2021-04-15
KR20210040211A (ko) 2021-04-13
CN112599551A (zh) 2021-04-02

Similar Documents

Publication Publication Date Title
TWI344947B (ko)
JP2019530201A (ja) マイクロデバイスのマスクレス並列ピックアンドプレース移載
US10144156B2 (en) Imprint apparatus, imprint method, and method for producing device
JP6985031B2 (ja) Ｌｅｄディスプレーパネルの製造方法
JP2006233258A (ja) 成膜装置のマスク位置合わせ機構および成膜装置
KR20070046375A (ko) 기판과 마스크 정렬 장치 및 정렬 방법
TW201834194A (zh) 用於在基板間轉移電子元件的方法及設備
KR102475755B1 (ko) 칩 전사 방법 및 장치
KR20170051001A (ko) 레이저 마킹장치 및 이를 이용하는 레이저 마킹방법
JP2021061394A (ja) 転写装置及び転写方法
JP2002365810A (ja) 分割逐次近接露光装置
CN101131545B (zh) 描画装置以及对位方法
JP5515163B2 (ja) 露光用マスク及び露光装置
CN111983896B (zh) 一种3d曝光机高精度对位方法
JP2014087833A (ja) レーザー加工装置
KR101176843B1 (ko) Ｏｌｅｄ 제조용 박막 증착 시스템
US20220355548A1 (en) Calibration systems and methods for additive manufacturing systems with multiple image projection
KR102565265B1 (ko) 마이크로 엘이디 제조시스템 및 마이크로 엘이디 제조방법
JP4390512B2 (ja) 露光方法及びその方法で用いられる基板のアライメント方法
KR102636259B1 (ko) 마스크 스틱 가공 장치 및 이를 이용한 마스크 스틱 가공 방법
WO2014041824A1 (ja) パターン描画装置、パターン描画方法
WO2024057887A1 (ja) 実装装置
JP2008051988A (ja) 画像記録装置および画像記録方法
JP5690522B2 (ja) 基板貼り合わせ装置及び貼り合わせ基板の製造方法
JP5164007B2 (ja) 近接露光装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant