KR20220158219A - 실장 방법, 실장 장치, 및 전사 장치 - Google Patents

실장 방법, 실장 장치, 및 전사 장치 Download PDF

Info

Publication number
KR20220158219A
KR20220158219A KR1020227025264A KR20227025264A KR20220158219A KR 20220158219 A KR20220158219 A KR 20220158219A KR 1020227025264 A KR1020227025264 A KR 1020227025264A KR 20227025264 A KR20227025264 A KR 20227025264A KR 20220158219 A KR20220158219 A KR 20220158219A
Authority
KR
South Korea
Prior art keywords
transfer
substrate
semiconductor chip
laser light
transferred
Prior art date
Application number
KR1020227025264A
Other languages
English (en)
Inventor
요시유키 아라이
Original Assignee
토레 엔지니어링 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2020051720A external-priority patent/JP7463153B2/ja
Priority claimed from JP2021012397A external-priority patent/JP2022115687A/ja
Application filed by 토레 엔지니어링 가부시키가이샤 filed Critical 토레 엔지니어링 가부시키가이샤
Publication of KR20220158219A publication Critical patent/KR20220158219A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/064—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms
    • B23K26/0643—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms comprising mirrors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2632—Circuits therefor for testing diodes
    • G01R31/2635—Testing light-emitting diodes, laser diodes or photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/98—Methods for disconnecting semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/951—Supplying the plurality of semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/40—Details of apparatuses used for either manufacturing connectors or connecting the semiconductor or solid-state body
    • H01L2924/401—LASER

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Wire Bonding (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

양호한 생산성으로 반도체 칩을 회로 기판에 실장할 수 있는 실장 방법, 실장 장치, 및 전사 장치를 제공한다. 구체적으로는, 캐리어 기판 (2) 에 형성된 복수의 반도체 칩 (1) 을 제 1 전사 기판 (4a) 에 전사하는 제 1 전사 공정과, 제 1 전사 기판 (4a) 에 전사된 반도체 칩 (1) 의 상태를 검사하는 검사 공정과, 검사 공정에 의해 정상으로 판단된 반도체 칩 (1) 만을 제 1 전사 기판 (4a) 으로부터 제 2 전사 기판 (4b) 에 전사하는 제 2 전사 공정과, 제 2 전사 기판 (4b) 에 전사된 반도체 칩 (1) 을 회로 기판 (6) 에 실장하는 실장 공정을 갖는다.

Description

실장 방법, 실장 장치, 및 전사 장치
본 발명은, 반도체 칩을 고정밀도로 안정적으로 실장하기 위한 전사 장치, 실장 방법, 및 실장 장치에 관한 것이다.
반도체 칩은, 비용 저감을 위해 소형화하고, 소형화된 반도체 칩을 고정밀도로 실장하기 위한 대처가 실시되고 있다. 특히, 디스플레이에 사용되는 LED 는 마이크로 LED 로 불리는 50 um × 50 um 이하의 반도체 칩을 수 um 의 정밀도로 고속으로 실장할 것이 요구되고 있다.
특허문헌 1 에는, 레이저광원으로부터 발생한 레이저 빔을 갈바노 미러로 반사시켜, 전사원 기판에 복수 배열된 소자에 선택적으로 조사함으로써, 조사에 의해 전사원 기판으로부터 박리된 소자를 전사처 기판에 전사하는 소자의 전사 방법이 기재되어 있다. 이 전사 방법에 의해, 미소한 크기의 소자를 고속으로 전사처 기판에 전사하는 것이 가능하고, 이것을 사용하여 회로 기판에 소자를 고속으로 실장하는 것도 가능하다.
일본 공개특허공보 2006-41500호
그러나, 특허문헌 1 에 기재된 전사 방법을 사용하기만 한 실장 방법에서는, 실장 후의 리페어에 상당한 시간을 필요로 할 우려가 있었다. 구체적으로는, 회로 기판에 반도체 칩이 정상적으로 실장되었는지의 여부를 점등 검사로 검사한 후, 이상 (異常) 이었던 반도체 칩은 제거하고, 다시 정상적인 반도체 칩을 실장할 (리페어를 실시할) 필요가 있다. 이에 대하여, 예를 들어 회로 기판이 4K TV 용도의 것인 경우, 반도체 칩은 2488 만 개 사용되고 있어, 불량률이 0.1 ％ 라고 하더라도 약 2.5 만 개분의 리페어를 실시할 필요가 있다. 그렇다면 리페어만으로 수백 시간 필요로 하는 계산이 되어, 설령 실장 공정 자체는 고속으로 완료되었다고 하더라도 리페어가 기인하여 생산성에 크게 영향을 준다는 문제가 있었다.
본 발명은, 상기 문제점을 감안하여, 양호한 생산성으로 반도체 칩을 회로 기판에 실장할 수 있는 실장 방법 및 실장 장치를 제공하는 것을 목적으로 하고 있다.
상기 과제를 해결하기 위해 본 발명의 실장 방법은, 캐리어 기판에 형성된 복수의 반도체 칩을 제 1 전사 기판에 전사하는 제 1 전사 공정과, 상기 제 1 전사 기판에 전사된 반도체 칩의 상태를 검사하는 검사 공정과, 상기 검사 공정에 의해 정상으로 판단된 반도체 칩만을 상기 제 1 전사 기판으로부터 제 2 전사 기판에 전사하는 제 2 전사 공정과, 상기 제 2 전사 기판에 전사된 반도체 칩을 회로 기판에 실장하는 실장 공정을 갖는 것을 특징으로 하고 있다.
본 발명의 실장 방법에서는, 제 2 전사 공정에서는 검사 공정에 의해 정상으로 판단된 반도체 칩만을 제 1 전사 기판으로부터 제 2 전사 기판에 전사함으로써, 실장 후에 리페어가 필요한 반도체 칩의 수를 대폭 줄일 수 있어, 회로 기판의 생산성을 향상시킬 수 있다.
또, 상기 실장 공정은, 상기 제 2 전사 기판째 반도체 칩의 회로 기판에 대한 압착을 실시하는 압착 공정과, 상기 제 2 전사 기판과 반도체 칩을 분리하는 분리 공정을 갖고, 상기 압착 공정에 임하는 상기 제 2 전사 기판에는 상기 회로 기판에 반도체 칩이 배치되어야 할 위치에 따라 반도체 칩이 배열되도록, 상기 제 2 전사 공정에서 반도체 칩의 전사가 선택적으로 실시되면 된다.
이렇게 함으로써, 복수의 반도체 칩을 일괄하여 회로 기판에 실장하는 것이 가능하다.
또, 상기 제 1 전사 공정 및 상기 제 2 전사 공정은 레이저 리프트 오프에 의해 실시되고, 상기 제 1 전사 공정에 의해 상기 제 1 기판에 전사된 반도체 칩끼리의 간격인 제 1 소자 간격은 상기 제 2 전사 공정에 의해 상기 제 2 기판에 전사된 반도체 칩끼리의 간격인 제 2 소자 간격보다 작고, 상기 제 1 전사 공정에 있어서의 레이저광의 발진 주파수는 상기 제 2 전사 공정에 있어서의 레이저광의 발진 주파수보다 높아도 된다.
이렇게 함으로써, 제 2 전사 공정의 직전의 제 1 전사 공정까지는 기판 상의 반도체 칩끼리의 간격을 비교적 작게 설정함으로써 비교적 높은 발진 주파수로 레이저광을 출사하면서 소자의 전사를 실시할 수 있기 때문에, 단시간에 회로 기판에 대한 반도체 칩의 전사를 완료시킬 수 있다.
또, 상기 제 2 전사 공정에 있어서의 레이저광의 발진 주파수는, 상기 제 1 기판에 있어서의 레이저광의 조사 스폿의 이동 속도에 대하여 상기 광로 제어부가 제어할 수 있는 최고 속도 근방이 되도록 상기 광로 제어부를 동작시킨 경우, 상기 레이저광원으로부터 출사된 각각의 레이저광이 상기 제 2 소자 간격으로 반도체 칩을 전사시킬 수 있는 발진 주파수이면 된다.
이렇게 함으로써, 제 2 전사 공정에 있어서도 가능한 한 단시간에 반도체 칩의 전사를 실시할 수 있다.
또, 갈바노 미러에 의해 레이저광의 광로가 제어되면 된다.
이렇게 함으로써, 간단한 구성으로 광로를 형성할 수 있다.
또, 상기 회로 기판에 실장된 반도체 칩의 성능을 검사하는 실장 후 검사 공정과, 상기 실장 후 검사 공정의 결과, 이상으로 판단된 반도체 칩을 대신하여 기능하는 리페어용 반도체 칩을 상기 회로 기판에 추가 혹은 치환하는 리페어 공정을 갖고, 상기 리페어 공정에서는, 상기 회로 기판에 상기 리페어용 반도체 칩이 배치되어야 할 위치에 따라 반도체 칩이 배열되도록, 상기 제 1 전사 기판으로부터 상기 제 2 전사 기판에 반도체 칩을 선택적으로 전사하고, 상기 제 2 전사 기판째 반도체 칩의 회로 기판에 대한 압착을 실시하고, 반도체 칩으로부터 상기 제 2 전사 기판을 분리하면 된다.
이렇게 함으로써, 리페어에 필요로 하는 시간을 단축시키는 것이 가능하다.
또, 상기 검사 공정에서는, 화상 해석에 의한 외관 검사에 의해 상기 제 1 전사 기판 상의 반도체 칩의 상태의 검사가 실시되면 된다.
이렇게 함으로써, 단시간에 검사 공정을 완료시킬 수 있다.
또, 상기 검사 공정에서는, 포토루미네선스에 의해 상기 제 1 전사 기판 상의 반도체 칩의 상태의 검사가 실시되면 된다.
이렇게 함으로써, 반도체 칩을 결선시키지 않고 소정의 소자의 검사를 실시할 수 있다.
또, 상기 검사 공정과 상기 제 2 전사 공정 사이에, 이상으로 판단된 반도체 칩을 상기 제 1 전사 기판으로부터 제거하는 칩 제거 공정을 추가로 가지면 된다.
이렇게 함으로써, 잘못하여 이상 칩이 제 2 전사 기판에 전사되는 것을 방지할 수 있다.
또, 상기 과제를 해결하기 위해 본 발명의 실장 장치는, 캐리어 기판으로부터 제 1 전사 기판에 대한 복수의 반도체 칩의 전사 및 당해 제 1 전사 기판으로부터 제 2 전사 기판에 대한 반도체 칩의 전사를 실시하는 전사부와, 상기 제 1 전사 기판에 전사된 반도체 칩의 상태를 검사하는 검사부와, 상기 제 2 전사 기판에 전사된 반도체 칩을 회로 기판에 실장하는 실장부를 갖고, 상기 제 2 전사 기판에는, 상기 검사부의 검사에 의해 정상으로 판단된 반도체 칩만이 상기 제 1 전사 기판으로부터 전사되는 것을 특징으로 하고 있다.
본 발명의 실장 장치에서는, 제 2 전사 기판에는 검사부의 검사에 의해 정상으로 판단된 반도체 칩만이 제 1 전사 기판으로부터 전사됨으로써, 실장 후에 리페어가 필요한 반도체 칩의 수를 대폭 줄일 수 있어, 회로 기판의 생산성을 향상시킬 수 있다.
또, 상기 과제를 해결하기 위해 본 발명의 전사 장치는, 레이저광을 출사하고, 레이저광의 발진 주파수가 제어 가능한 레이저광원과, 레이저광의 광로를 제어하는 광로 제어부를 구비하고, 상기 광로 제어부에 의해 전사 기판에 있어서의 레이저광의 조사 위치를 제어하고, 당해 전사 기판에 유지되어 있는 복수의 소자 중 임의의 당해 소자를 레이저 리프트 오프에 의해 피전사 기판에 전사시키는 전사 장치로서, 제 1 기판을 상기 피전사 기판으로 하고, 당해 제 1 기판에 상기 소자를 전사시키는 제 1 전사 모드와, 상기 제 1 기판을 상기 전사 기판, 제 2 기판을 상기 피전사 기판으로 하고, 상기 제 1 기판에 유지된 상기 소자를 당해 제 2 기판에 전사시키는 제 2 전사 모드를 갖고, 상기 제 1 전사 모드에 의해 상기 제 1 기판에 전사된 상기 소자끼리의 간격인 제 1 소자 간격은 상기 제 2 전사 모드에 의해 상기 제 2 기판에 전사된 상기 소자끼리의 간격인 제 2 소자 간격보다 작고, 상기 제 1 전사 모드에 있어서의 레이저광의 발진 주파수는 상기 제 2 전사 모드에 있어서의 레이저광의 발진 주파수보다 높은 것을 특징으로 하고 있다.
이 전사 장치에 의해, 제 2 전사 모드의 직전의 제 1 전사 모드까지는 기판 상의 소자끼리의 간격을 비교적 작게 설정함으로써 비교적 높은 발진 주파수로 레이저광을 출사하면서 소자의 전사를 실시할 수 있기 때문에, 단시간에 회로 기판에 대한 소자의 전사를 완료시킬 수 있다.
또, 상기 제 2 기판은, 배선 회로가 형성된 회로 기판이면 된다.
이렇게 함으로써, 회로 기판의 직전까지 기판 상의 소자 간격이 비교적 작은 조건에서 전사를 실시하기 때문에, 보다 단시간에 회로 기판에 대한 소자의 전사를 완료시킬 수 있다.
또, 상기 제 2 전사 모드에 있어서의 레이저광의 발진 주파수는, 상기 제 1 기판에 있어서의 레이저광의 조사 위치의 이동 속도에 대하여 상기 광로 제어부가 제어할 수 있는 최고 속도 근방이 되도록 상기 광로 제어부를 동작시킨 경우, 상기 레이저광원으로부터 출사된 각각의 레이저광이 상기 제 2 소자 간격으로 상기 소자를 전사시킬 수 있는 발진 주파수이면 된다.
이렇게 함으로써, 제 2 전사 모드에 있어서도 가능한 한 단시간에 소자의 전사를 실시할 수 있다.
또, 상기 광로 제어부는 갈바노 미러이면 된다.
이렇게 함으로써, 간단한 구성으로 광로 제어부를 형성할 수 있다.
또, 상기 제 1 소자 간격은, 상기 소자를 성장시키는 기판인 성장 기판에 있어서의 상기 소자끼리의 간격과 동등하면 된다.
이렇게 함으로써, 제 1 전사 모드에 있어서의 소자끼리의 간격이 최소한으로 가까워져, 제 1 전사 모드에 있어서의 레이저광의 발진 주파수를 보다 높게 설정할 수 있다.
또, 각각의 상기 소자의 동작 성능을 판정하는 성능 판정 모드를 추가로 갖고, 상기 제 1 전사 모드에서는, 상기 성능 판정 모드에 있어서 정상으로 판정된 상기 소자만을 상기 제 1 기판에 전사시키면 된다.
이렇게 함으로써, 제 2 전사 모드로 정상적인 소자만 분별하여 전사를 실시하는 것에 비하여, 보다 단시간에 전사를 실시할 수 있다.
본 발명의 실장 방법, 실장 장치, 및 전사 장치에 의해, 양호한 생산성으로 반도체 칩을 회로 기판에 실장할 수 있다.
도 1 은, 본 발명에 있어서의 실장 장치를 설명하는 도면이다.
도 2 는, 본 발명에 있어서의 실장 장치 중, 전사부를 설명하는 도면이다.
도 3 은, 본 발명에 있어서의 실장 장치 중, 검사부를 설명하는 도면이다.
도 4 는, 본 발명에 있어서의 실장 장치 중, 실장부를 설명하는 도면이다.
도 5 는, 본 발명에 있어서의 실장 방법의 제 1 전사 공정을 설명하는 도면이다.
도 6 은, 본 발명에 있어서의 실장 방법의 검사 공정 및 칩 제거 공정을 설명하는 도면이다.
도 7 은, 본 발명의 다른 실시형태에 있어서의 전사 장치를 설명하는 도면이다.
도 8 은, 전사 장치가 갖는 파장 측정부에 의해 얻어진 전사 기판 상의 소자의 발광 파장 분포 및 제어 장치에 의한 그룹 분류의 결과를 나타내는 도면이다.
도 9 는, 본 발명에 있어서의 실장 방법의 제 2 전사 공정을 설명하는 도면이다.
도 10 은, 본 발명에 있어서의 실장 방법의 실장 공정을 설명하는 도면이다.
도 11 은, 일반적인 점등 검사 공정 및 리페어 공정을 설명하는 도면이다.
도 12 는, 본 발명에 있어서의 리페어 공정을 설명하는 도면이다.
도 13 은, 본 발명의 다른 실시형태에 있어서의 제 1 전사 공정을 나타내는 도면이다.
도 14 는, 본 발명의 다른 실시형태에 있어서의 제 2 전사 공정을 나타내는 도면이다.
도 15 는, 광로 제어부의 스캔 속도와 레이저광의 발진 주파수의 관계를 나타내는 그래프이다.
본 발명의 실장 방법을 실시하는 실장 장치를 도 1 에 나타낸다.
실장 장치 (100) 는, 전사부 (10), 검사부 (20), 및 실장부 (30) 를 갖고 있으며, 전사부 (10) 에 의해 제 1 전사 공정 및 제 2 전사 공정이 실시되고, 실장부 (30) 에 의해 실장 공정이 실시된다. 또, 제 1 전사 공정과 제 2 전사 공정 사이에, 검사부 (20) 에 의한 반도체 칩의 검사가 실시된다. 또, 각 장치 간의 기판 (캐리어 기판 (2), 제 1 전사 기판 (4a), 제 2 전사 기판 (4b), 회로 기판 (6)) 의 반송은, 1 종류 이상의 로봇 핸드 (40) 에 의해 실시된다.
전사부 (10) 의 상세를 도 2 에 나타낸다.
전사부 (10) 는, 레이저광 (11) 을 조사하는 레이저 조사부 (12), 전사 기판을 유지하며 적어도 X 축 방향, Y 축 방향으로 이동 가능한 전사 기판 유지부 (13), 전사 기판 유지부 (13) 의 하측에 있으며 전사 기판에 간극을 갖고 대향하도록 피전사 기판을 유지하는 피전사 기판 유지부 (14), 및 도시되지 않은 제어부를 구비하고 있다.
레이저 조사부 (12) 는, 엑시머 레이저, YAG 레이저, 가시광 레이저 등의 레이저광 (11) 을 소정의 발진 주파수로 조사하는 장치이며, 전사부 (10) 에 고정되어 형성된다. 본 실시형태에 있어서는, 레이저 조사부 (12) 는 스폿상의 레이저광 (11) 을 조사하고, 레이저광 (11) 은, 제어부에 의해 각도가 조절되는 갈바노 미러 (15) 및 fθ 렌즈 (16) 를 통하여 X 축 방향 및 Y 축 방향의 조사 위치가 제어되고, 전사 기판 유지부 (13) 에 유지된 전사 기판에 복수 배치되어 있는 반도체 칩 (1) 에 선택적으로 조사한다. 레이저광 (11) 이 전사 기판의 반도체 칩 (1) 에 입사됨으로써, 레이저 리프트 오프가 발생하고, 전사 기판으로부터 피전사 기판에 반도체 칩 (1) 이 전사된다.
여기서, 본 설명에 있어서의 발진 주파수란, 소정의 광 출력이 1 초간에 반복하여 출력되는 횟수를 가리키며, 예를 들어 발진 주파수가 1 kHz 였을 경우, 소정의 광 출력이 1 초간에 1000 회 반복하여 출력된다. 이 발진 주파수가 커질수록, 광 출력의 시간 간격은 짧아진다.
또한, 본 설명에서는 후술하는 제 1 전사 공정 및 제 2 전사 공정이 이 전사부 (10) 에 의해 실시된다. 제 1 전사 공정에서는, 캐리어 기판 (2) 이 전사 기판에 해당하고, 제 1 전사 기판 (4a) 이 피전사 기판에 해당한다. 한편, 제 2 전사 공정에서는, 제 1 전사 기판 (4a) 이 전사 기판에 해당하고, 제 2 전사 기판 (4b) 이 피전사 기판에 해당한다.
전사 기판 유지부 (13) 는 개구를 갖고, 전사 기판의 외주부 근방을 흡착 유지한다. 전사 기판 유지부 (13) 에 유지된 전사 기판에 이 개구를 통하여 레이저 조사부 (12) 로부터 발하여진 레이저광 (11) 을 맞힐 수 있다.
또, 전사 기판 유지부 (13) 는 도시되지 않은 이동 기구에 의해, 적어도 X 축 방향, Y 축 방향에 관하여 피전사 기판 유지부 (14) 에 대하여 상대 이동한다. 제어부가 이 이동 기구를 제어하여, 전사 기판 유지부 (13) 의 위치를 조절함으로써, 전사 기판에 유지된 반도체 칩 (1) 의 피전사 기판에 대한 상대 위치를 조절할 수 있다.
피전사 기판 유지부 (14) 는, 상면에 평탄면을 갖고, 반도체 칩 (1) 의 전사 공정 중, 피전사 기판을 유지한다. 이 피전사 기판 유지부 (14) 의 상면에는 복수의 흡인공이 형성되어 있고, 흡인력에 의해 피전사 기판의 이면 (반도체 칩 (1) 이 전사되지 않는 쪽의 면) 을 유지한다.
또한, 본 실시형태에서는, 전사 기판 유지부 (13) 만이 X 축 방향 및 Y 축 방향으로 이동함으로써 전사 기판 유지부 (13) 와 피전사 기판 유지부 (14) 가 상대 이동하는 형태를 취하고 있지만, 피전사 기판의 치수가 커서, 레이저광 (11) 의 조사 범위의 바로 아래에 피전사 기판의 전체면이 위치할 수 없는 경우에는, 피전사 기판 유지부 (14) 에도 X 축 방향 및 Y 축 방향의 이동 기구가 형성되어 있어도 된다.
다음으로, 검사부 (20) 의 상세를 도 3 에 나타낸다.
검사부 (20) 는, 카메라 (21) 와 피검사 기판 유지부 (22), 및 도시되지 않은 제어부를 갖고 있으며, 피검사 기판 유지부 (22) 에 유지된 검사 대상을 카메라 (21) 로 촬상하고, 화상 해석에 의한 반도체 칩 (1) 의 외관 검사를 실시한다. 본 실시형태에서는, 검사 대상은 제 1 전사 기판 (4a) 에 전사된 복수의 반도체 칩 (1) 이다.
제 1 전사 기판 (4a) 상의 반도체 칩 (1) 은, 후술하는 캐리어 기판 (2) 에 있어서의 반도체 칩 (1) 의 형성 과정에서 성능이 미달이 되는 것이나, 제 1 전사 기판 (4a) 에 대한 전사시에 균열 등이 발생하는 것이 있다. 반도체 칩 (1) 의 성능이 정상적인지의 여부는, 반도체 칩 (1) 의 색이나 형상을 확인함으로써 높은 확실도로 판별할 수 있다.
카메라 (21) 는, 본 실시형태에서는 예를 들어 CMOS 카메라로서, 촬상 소자를 갖고, 외부로부터 수취하는 신호를 트리거로 하여, 이 촬상 소자에 결상된 광선을 전기 신호로 변환시켜, 디지털 화상을 작성한다. 이 카메라 (21) 의 촬상 방향은 연직 하방향이고, 반도체 칩 (1) 을 상방으로부터 촬상한다. 또, 카메라 (21) 는 도시되지 않은 이동 장치에 장착되어 있고, 제어부에 의한 제어에 의해 이동 장치가 구동되어, 카메라 (21) 가 X 축 방향 및 Y 축 방향으로 이동한다.
또, 검사부 (20) 는 도시되지 않은 조명부를 갖고 있다. 본 실시형태에서는 조명부는 LED 조명이며, 이동 장치에 의한 카메라 (21) 의 이동에 동기하여 발광하고, 조명부가 발광할 때에 카메라 (21) 가 촬상을 실시함으로써, X 축 방향 및 Y 축 방향으로 복수 배열된 반도체 칩 (1) 의 외관을 연속하여 촬상한다.
다음으로, 실장부 (30) 의 상세를 도 4 에 나타낸다.
실장부 (30) 는, 재치대 (載置臺) (31), 헤드 (32), 및 2 시야 광학계 (33) 를 구비하고, 또, 도시되지 않은 제어부를 구비하고 있다.
재치대 (31) 는, 회로 기판 (6) 을 재치하여 진공 흡착에 의해 움직이지 않도록 유지할 수 있고, XY 스테이지에 의해 X, Y 축 방향으로 이동 가능하게 구성되어 있다.
또, 본 실시형태에서는 재치대 (31) 는 히터 (34) 를 갖고, 제어부에 의해 재치대 (31) 의 표면의 온도 (≒ 재치대 (31) 에 재치된 회로 기판 (6) 의 온도) 를 제어하는 것이 가능하다. 또, 재치대 (31) 에는 도시되지 않은 온도계가 형성되고, 이 온도계에 의해 계측된 재치대 (31) 의 온도를 피드백하여 온도 제어를 실시하는 것이 가능하다.
헤드 (32) 는 선단부가 대략 평탄면이며, 1 이상의 흡착공을 갖고, 실장 공정시에 제 2 전사 기판 (4b) 의 반도체 칩 (1) 이 전사되어 있지 않은 측의 면을 흡착 유지한다. 또, 헤드 (32) 는 Z 축 방향으로 이동 가능하고, 재치대 (31) 에 유지된 회로 기판 (6) 과 헤드 (32) 가 유지하고 있는 제 2 전사 기판 (4b) 에 전사되어 있는 반도체 칩 (1) 의 범프를 접촉시켜, 가압한다. 또, 헤드 (32) 는 히터 (35) 를 갖고, 제어부에 의해 헤드 (32), 특히 선단부의 온도를 제어하는 것이 가능하다. 또, 헤드 (32) 에는 도시되지 않은 온도계가 형성되고, 이 온도계에 의해 계측된 헤드 (32) 의 온도를 피드백하여 온도 제어를 실시하는 것이 가능하다.
또, 헤드 (32) 는 θ 방향 (Z 축 방향을 회전의 중심으로 하는 중심 방향) 으로 이동 가능하게 구성되고, 재치대 (31) 의 X, Y 축 방향으로의 이동과 헤드 (32) 의 Z 축, θ 방향의 이동을 연동시킴으로써, 회로 기판 (6) 상의 소정 위치에 반도체 칩 (1) 을 열압착하여, 실장할 수 있다.
여기서, 본 실시형태에서는 히터 (34) 및 히터 (35) 를 동시에 제어하여, 실장 공정 중에 재치대 (31) 의 표면의 온도와 헤드 (32) 의 선단부의 온도 (≒ 제 2 전사 기판 (4b) 의 온도) 가 항상 동등해지도록 하고 있다. 이렇게 함으로써, 전술한 바와 같이, 실장 공정 중에 회로 기판 (6) 과 제 2 전사 기판 (4b) 이 열팽창되었다고 하더라도, 제 2 전사 기판 (4b) 의 반도체 칩 (1) 과 접촉하는 지점과 회로 기판 (6) 상에서 반도체 칩 (1) 의 범프가 접합되어 있는 지점의 상대 위치에 변화가 잘 발생하지 않아, 고정밀도의 실장을 안정적으로 실시할 수 있다.
또한, 본 실시형태에 있어서는, 헤드 (32) 가 Z 축, θ 방향으로 이동하고, 재치대 (31) 는 X, Y 축 방향으로 이동하도록 구성하였지만, 반드시 이것에 한정되지 않고, 장치의 사정에 따라 적절히 변경이 가능하다. 예를 들어, 헤드 (32) 가 X 축, Y 축, θ 방향으로 이동하고, 재치대 (31) 는 Z 축 방향으로 이동하는 구성으로 해도 된다. 또, θ 방향의 이동 기구는 필요가 없으면 생략하는 것이 가능하다. 예를 들어, 반도체 칩 (1) 및 회로 기판 (6) 의 위치에 회전 어긋남이 없는 경우에는 θ 방향의 이동 기구는 생략할 수 있다.
2 시야 광학계 (33) 는, 재치대 (31) 에 회로 기판 (6) 이 재치되어 있을 때에 헤드 (32) 와 회로 기판 (6) 사이에 진입하여 쌍방의 화상을 촬상할 수 있다. 촬상된 각 화상은, 제어부에서 화상 처리되어 각각의 위치 어긋남을 인식한다. 그리고, 제어부는, 이 위치 어긋남을 고려하여, 각 반도체 칩 (1) 이 회로 기판 (6) 상의 소정의 위치에 접촉하여 접합되도록 제어함으로써, 반도체 칩 (1) 을 X, Y 축 방향으로 고정밀도로 실장한다.
다음으로, 본 발명의 실장 방법에 대해, 도 5 내지 도 10 을 참조하여 설명한다. 도 5 는, 본 발명에 있어서의 실장 방법의 제 1 전사 공정을 설명하는 도면이다. 도 6 은, 본 발명에 있어서의 실장 방법의 검사 공정 및 칩 제거 공정을 설명하는 도면이다. 도 9 는, 본 발명에 있어서의 실장 방법의 제 2 전사 공정을 설명하는 도면이다. 도 10 은, 다른 실시형태에 있어서의 실장 공정을 설명하는 도면이다.
또한, 본 발명에 있어서, 반도체 칩이 갖는 2 개의 주면 중, 캐리어 기판에 유지된 면을 제 1 면으로 하고, 제 1 면과 반대측의 면을 제 2 면으로 정의하며, 제 2 면에는 범프가 형성되어 있고, 회로 기판에 접합되는 것으로 한다.
먼저, 도 2 에 나타내는 전사부 (10) 에 있어서 실시되는 본 발명의 실장 방법에 있어서의 제 1 전사 공정에 대해, 도 5 를 참조하여 설명한다. 또한, 본 설명에서는, 전사부 (10) 가 제 1 전사 공정을 실시하는 것을 제 1 전사 모드, 전사부 (10) 가 후술하는 제 2 전사 공정을 실시하는 것을 제 2 전사 모드라고도 부른다.
도 5(a) 는, 캐리어 기판 (2) 에 제 1 면이 유지된 다이싱 후의 복수의 반도체 칩 (1) 을 나타내고 있다. 캐리어 기판 (2) 은 도 1 의 안길이 방향으로도 확장되어 있고 원형 또는 사각형을 갖고 있으며, 실리콘, 갈륨비소, 사파이어 등으로 이루어져 있다. 또, 반도체 칩 (1) 도 캐리어 기판 (2) 의 확장을 따라 2 차원으로 복수 개 (수백 개 ∼ 수만 개) 가 배열되어 있다. 마이크로 LED 로 불리는 소형의 반도체 칩 (1) 에서는, 50 um × 50 um 이하의 사이즈이며, 이 사이즈에 다이싱 폭을 더한 피치로 배열되어 있다. 이와 같은 소형의 반도체 칩 (1) 은, 고정밀도 (예를 들어, 1 um 이하의 정밀도) 로 회로 기판 (6) 에 실장할 것이 요구되고 있다. 또, 반도체 칩 (1) 의 제 2 면에는 범프가 형성되어 있다.
도 5(b) 는, 반도체 칩 (1) 의 캐리어 기판 (2) 에 유지된 면인 제 1 면과 반대측의 면인 제 2 면을 제 1 전사 기판 (4a) 에 첩부하는 제 1 전사 기판 첩부 공정을 나타내고 있다. 제 1 전사 기판 (4a) 은, 먼저 피전사 기판 유지부 (14) 에 진공 흡착에 의해 유지되어 있고, 반도체 칩 (1) 을 첩부하는 면에는 점착층 (3a) 이 형성되어 있다. 이 제 1 전사 기판 첩부 공정에서는, 반도체 칩 (1) 을 유지한 캐리어 기판 (2) 을 로봇 핸드 (40) 로 흡착, 핸들링하여, 도 2 에 나타내는 피전사 기판 유지부 (14) 에 유지된 제 1 전사 기판 (4a) 의 점착층 (3a) 상에 반도체 칩 (1) 의 제 2 면을 첩부한다.
다음으로, 상기와 같이 캐리어 기판 (2) 째 반도체 칩 (1) 이 첩부된 제 1 전사 기판 (4a) 에 대하여, 캐리어 기판 제거 공정을 실행한다. 캐리어 기판 제거 공정에서는, 레이저 리프트 오프에 의해 캐리어 기판 (2) 이 반도체 칩 (1) 으로부터 박리되어 제거된다. 구체적으로는, 캐리어 기판 (2) 을 투과시켜 반도체 칩 (1) 의 제 1 면에 도 2 에 나타내는 레이저 조사부 (12) 로부터 발한 레이저광 (11a) 이 조사된다. 이로써, 반도체 칩 (1) 인 마이크로 LED 의 GaN 층의 일부가 Ga 와 N 으로 분해되고, 사파이어로 이루어지는 캐리어 기판 (2) 으로부터 반도체 칩 (1) 이 박리된다. 모든 반도체 칩 (1) 에 레이저광 (11a) 이 조사된 캐리어 기판 (2) 은, 캐리어 기판 (2) 이 진공 흡착된 로봇 핸드 (40) 가 제 1 전사 기판 (4a) 으로부터 이간됨으로써, 제거된다.
이와 같이 제 1 전사 기판 첩부 공정과 캐리어 기판 제거 공정을 거쳐, 도 1(c) 에 나타내는 바와 같이 반도체 칩 (1) 은 캐리어 기판 (2) 으로부터 제 1 전사 기판 (4a) 에 전사된다. 본 설명에서는, 반도체 칩 (1) 을 캐리어 기판 (2) 으로부터 제 1 전사 기판 (4a) 에 전사하는 공정을 제 1 전사 공정이라고 부른다.
또한, 상기 설명에서는, 제 1 전사 공정에 있어서 반도체 칩 (1) 의 제 2 면을 제 1 전사 기판 (4a) 에 첩부하고 나서 캐리어 기판 (2) 의 제거를 실시하고 있지만, 그것에 한정되지 않고, 제 1 전사 기판 (4a) 이 반도체 칩 (1) 의 제 2 면으로부터 약간 이간된 위치에 준비된 상태하, 캐리어 기판 (2) 에 레이저를 조사하였을 때에 마이크로 LED 의 GaN 층의 일부가 Ga 와 N 으로 분해됨으로써 발생하는 추진력에 의해 반도체 칩 (1) 이 탄성 지지되고, 캐리어 기판 (2) 으로부터 제 1 전사 기판 (4a) 으로 비행하여 제 1 전사 기판 (4a) 에 첩부되도록 해도 된다.
또, 본 실시형태에 있어서는, 레이저 리프트 오프에 의해 반도체 칩 (1) 으로부터 캐리어 기판 (2) 을 박리시킴으로써 반도체 칩 (1) 을 캐리어 기판 (2) 으로부터 제 1 전사 기판 (4a) 에 전사하도록 하였지만, 반드시 이것에 한정되지 않고 적절히 변경이 가능하다. 예를 들어, 캐리어 기판 (2) 을 반도체 칩 (1) 이 형성되어 있는 측과 반대측으로부터 깎아내어 제거하도록 해도 된다. 이것은, 백 그라인드로 불리며, 특히 적색 LED 의 경우에는 레이저 리프트 오프를 적용할 수 없으므로 이 백 그라인드의 수법이 사용된다.
계속해서, 도 6(a) 에 나타내는 검사 공정이 도 3 에 나타내는 검사부 (20) 에 있어서 실행된다. 검사 공정에서는, 피검사 기판 유지부에 흡착 유지된 제 1 전사 기판 (4a) 상에 X 축 방향 및 Y 축 방향으로 배열되어 있는 수백 개 ∼ 수만 개의 반도체 칩 (1) 의 상방을 카메라 (21) 가 이동하면서 촬상한다. 이 촬상으로 얻어진 화상을 검사부 (20) 의 제어부가 화상 해석하고, 개개의 반도체 칩 (1) 에 대하여 색, 형상 등의 외관 검사를 실시한다. 이 1 개의 제 1 전사 기판 (4a) 에 대한 검사 공정에 필요로 하는 시간은, 제 1 전사 기판 (4a) 이 6 인치 웨이퍼인 경우에서 약 30 분이다.
여기서, 본 발명의 다른 실시형태에 있어서의 전사 장치, 특히 검사부에 대해 도 7 을 사용하여 설명한다.
이 실시형태에 있어서의 전사 장치 (1) 는, 도 7 에 나타내는 바와 같이 검사부 (20) 로서 파장 측정부 (20) 를 구비하고 있고, 이 파장 측정부 (20) 가 발광소자인 각각의 소자 (1) 의 발광 특성 (예를 들어 발광 파장) 을 측정하고, 이 측정 결과를 전사부 (10) 에 있어서의 소자 (1) 의 전사에 반영시키고 있다.
파장 측정부 (20) 는, 본 실시형태에서는 포토루미네선스를 이용하여 제 1 전사 기판 (4a) 상의 각 소자 (1) 의 발광 파장을 측정하는 것이며, 레이저광원 (23), 파장 측정기 (24), 및 피검사 기판 유지부 (22) 를 구비한다.
이 파장 측정부 (20) 내에서는, 피검사 기판인 제 1 전사 기판 (4a) 은, 소자 (1) 가 유지되어 있는 면 (표면) 이 수평 또한 상향이 되도록, 피검사 기판 유지부 (22) 에 의해 이면이 흡착 파지되어 있다.
레이저광원 (23) 은, 1 개의 레이저광 (L2) 을 출사하는 장치이며, 본 실시형태에서는 YAG 레이저, 가시광 레이저 등의 레이저광을 출사한다.
파장 측정기 (24) 는, 자신에게 입사된 광의 파장을 측정하는 것이며, 공지된 광 파장계가 적용된다.
제 1 전사 기판 (4a) 상의 소정 위치의 소자 (1) 에 레이저광 (L2) 이 입사되면, 소자 (1) 내의 전자가 여기된다. 이 전자가 기저 상태로 되돌아올 때에 방출광 (L3) 을 방출한다 (이른바 포토루미네선스). 이 방출광 (L3) 을 파장 측정기 (24) 로 도입하고, 이 방출광 (L3) 의 파장을 측정함으로써, 소자 (1) 를 결선시키지 않고 소정의 소자 (1) 의 발광 파장을 측정하는 것이 가능하다.
또, 피검사 기판 유지부 (22) 는 이동 스테이지에 의해 X 축 방향 및 Y 축 방향으로 이동 가능하게 되어 있고, 레이저광원 (23) 및 파장 측정기 (24) 에 대하여 제 1 전사 기판 (4a) 을 X 축 방향 및 Y 축 방향으로 상대 이동시킨다. 이 이동 스테이지에 의한 제 1 전사 기판 (4a) 의 위치 제어에 의해, 제 1 전사 기판 (4a) 에 유지되어 있는 임의의 위치의 소자 (1) 의 발광 파장을 측정하는 것이 가능하다. 이 파장 측정부 (20) 에 의해, 제 1 전사 기판 (4a) 이 유지하는 모든 소자 (1) 의 발광 파장이 측정된다.
도 8 은, 파장 측정부 (20) 에 의해 얻어진 제 1 전사 기판 (4a) 상의 소자 (1) 의 발광 파장의 분포를 나타내는 그래프이다. 횡축은 발광 파장, 종축은 각 발광 파장에서 발광하는 소자 (1) 의 개수 (소자수) 이다.
동일한 성장 기판으로부터 에피택셜 성장한 동일 색의 소자 (1) 라도, 발광 파장에는 각 소자 (1) 에서 다소의 차가 있으며, 도 8 에 나타내는 바와 같은 정규 분포와 비슷한 분포가 형성된다.
여기서 본 실시형태에서는, 이 분포에 대하여 제어 장치는 최빈값 (모드값) 을 취하는 발광 파장을 포함하는 소정의 파장 범위의 그룹 A 와 그룹 A 보다 외측의 그룹 (발광 파장이 모드값으로부터 크게 상이한 그룹) 인 그룹 B 의 2 개의 그룹으로 분류한다.
구체적으로는, 본 실시형태에서는, 도 8 에 있어서의 그룹 A 와 그룹 B 의 경계가 되는 발광 파장에 있어서, 예를 들어, 적색 LED 에서는 600 ㎚ ∼ 780 ㎚, 녹색 LED 에서는 505 ㎚ ∼ 530 ㎚, 청색 LED 에서는 470 ∼ 485 ㎚ 의 발광 파장의 범위를 그룹 A 로 하고, 그 범위의 외측의 범위를 그룹 B 로 설정하고 있다.
이와 같은 각 소자 (1) 의 발광 파장의 측정 결과를 기초로, 제어 장치는 발광 파장이 모드값으로부터 동떨어져 있는 그룹 B 에 속하는 소자 (1) 는 성능 미달로 판단한다. 그리고, 전사부 (10) 에 있어서의 제 2 전사 기판 (4b) 에 대한 전사에는 그룹 B 의 소자 (1) 가 사용되지 않도록, 성능이 정상적인 소자 (1) 인 그룹 A 에 속하는 소자 (1) 만을 제 1 전사 기판 (4a) 으로부터 제 2 전사 기판 (4b) 에 전사시킨다.
여기서, 본 설명에서는, 상기와 같이 파장 측정부 (20) 가 각각의 소자 (1) 의 발광 파장을 측정하는 것을 파장 측정 모드라고 부르고, 또, 각각의 소자 (1) 에 있어서 동작 성능이 그룹 A 와 같은 정상적인 범주에 들어가는지, 혹은 그룹 B 와 같은 미달의 범주에 들어가는지와 같이 제어 장치가 각각의 소자 (1) 의 동작 성능을 판정하는 것을 성능 판정 모드라고 부른다.
이들 성능 판정 모드 및 파장 측정 모드를 소자 (1) 의 전사의 공정에 편입함으로써, 완성된 디스플레이는 발광 불균일이 없는 것이 된다.
그리고, 본 실시형태에 있어서 성능 판정 모드가 제 1 전사 모드에 앞서 실시되고, 제 1 전사 모드에서는 성능 판정 모드에 있어서 정상으로 판정된 소자 (1) 만을 제 2 전사 기판 (4b) 에 전사시킨다.
도 6 의 설명으로 되돌아와, 본 실시형태에서는, 검사 공정 후, 도 6(b) 에 나타내는 칩 제거 공정이 실시된다. 이 칩 제거 공정에서는, 검사 공정에서 이상으로 판단된 반도체 칩 (1) (도 6(b) 에서 도트로 나타낸 2 개의 반도체 칩 (1)) 에 레이저광 (11b) 을 조사함으로써, 반도체 칩 (1) 을 소실 (燒失) 시켜, 제 1 전사 기판 (4a) 으로부터 제거한다.
이 칩 제거 공정은, 전사부 (10) 에서 실시되어도 된다. 이 때의 레이저광 (11b) 은, 반도체 칩 (1) 을 소실시키는 것이 필요하기 때문에, 상기 서술한 제 1 전사 공정에 있어서의 레이저광 (11a) 보다 강한 파워로 레이저 조사부 (12) 로부터 조사된다.
이와 같이 칩 제거 공정에서 이상의 반도체 칩 (1) 이 제거됨으로써, 이후의 공정에서 잘못하여 이상의 반도체 칩 (1) 이 전사되는 것을 방지할 수 있다.
다음으로, 도 2 에 나타내는 전사부 (10) 에 있어서, 도 9(a) 내지 도 9(c) 에 나타내는 제 2 전사 공정이 실행된다. 제 2 전사 공정에서는, 도 9(a) 에 나타내는 바와 같이 점착층 (3a) 및 반도체 칩 (1) 이 아래를 향하도록 제 1 전사 기판 (4a) 을 전사 기판 유지부 (13) (도시 생략) 가 유지하고, 또, 제 1 전사 기판 (4a) 의 하방에 점착층 (3b) 을 갖는 제 2 전사 기판 (4b) 이 위치하도록, 피전사 기판 유지부 (14) 가 제 2 전사 기판 (4b) 을 유지한다.
그리고, 전사부 (10) 의 제어부가 갈바노 미러 (15) 의 각도를 조절함으로써 레이저광 (11c) 을 점착층 (3a) 과 소정의 반도체 칩 (1) 의 제 2 면의 계면에 제 1 전사 기판 (4a) 을 투과하여 도달시킴으로써, 반도체 칩 (1) 이 레이저 리프트 오프된다. 구체적으로는, 레이저광 (11) 의 조사에 의해 점착층 (3a) 으로부터 가스가 발생하고, 이 가스의 발생에 의해 반도체 칩 (1) 이 탄성 지지되고, 제 1 전사 기판 (4a) 으로부터 하방으로 비행하여, 제 2 전사 기판 (4b) 에 착탄된다. 또한, 이와 같이 제 2 전사 기판 (4b) 에 전사된 반도체 칩 (1) 은, 제 1 면이 제 2 전사 기판 (4b) 과 대향하고, 범프는 표면에 노출된 상태가 된다.
또, 이 제 2 전사 공정에서는 제 1 전사 기판 (4a) 에 있는 반도체 칩 (1) 을 전부 연속으로 전사하는 것이 아니라, 도 9(b) 에 나타내는 바와 같이 선택적으로 반도체 칩 (1) 을 전사한다. 제 1 전사 공정 직후의 제 1 전사 기판 (4a) 상의 반도체 칩 (1) 의 배열은, 제 1 전사 공정 전의 캐리어 기판 (2) 상의 반도체 칩 (1) 의 배열과 동등하지만, 이와 같이 제 2 전사 공정에서 반도체 칩 (1) 을 선택적으로 전사함으로써, 임의의 배열로 제 2 전사 기판 (4b) 에 반도체 칩 (1) 을 전사할 수 있다.
여기서, 본 실시형태에서는, 후술하는 실장 공정에 대비하여, 제 2 전사 기판 (4b) 에 있어서의 반도체 칩 (1) 의 배열은 회로 기판 (6) 에 반도체 칩 (1) 이 배치되어야 할 위치에 따른 배열로 되어 있다. 더욱 구체적으로는, 한 번의 실장 공정으로 회로 기판 (6) 에 반도체 칩 (1) 을 실장할 수 있는 영역 내에 있어서의 반도체 칩 (1) 의 레이아웃과 경상 (鏡像) 의 관계가 되는 레이아웃으로 제 2 전사 기판 (4b) 에는 반도체 칩 (1) 이 배열되어 있다.
한편, 도 9(b) 에서 제 2 전사 기판 (4b) 상에 파선으로 나타내는 바와 같이, 제 2 전사 기판 (4b) 상의 전사해야 할 위치에 전사 가능한 반도체 칩 (1) 이 제 1 전사 기판 (4a) 에 존재하지 않는 경우가 있다. 그 경우에는, 도 9(c) 에 나타내는 바와 같이 제 1 전사 기판 (4a) 과 제 2 전사 기판 (4b) 을 상대 이동시키고, 그 후 레이저 리프트 오프를 실시하면 된다. 또한, 어떻게 제 1 전사 기판 (4a) 과 제 2 전사 기판 (4b) 을 상대 이동시키면 최소한의 이동 횟수로 소정의 레이아웃을 제 2 전사 기판 (4b) 상에 형성할 수 있는지는, AI 를 이용하여 판단시켜도 된다.
또, 제 1 전사 기판 (4a) 으로부터 레이저 리프트 오프시킬 때의 레이저광 (11c) 의 파워는, 점착층 (3a) 을 분해할 정도의 파워로 충분하며, 제 1 전사 공정에 있어서의 GaN 층을 분해하기 위한 레이저광 (11a) 의 파워보다 낮다. 그 때문에, 제 2 전사 공정에 있어서 레이저광 (11c) 의 조사에 의해 반도체 칩 (1) 이 파괴될 가능성은 이 제 1 전사 공정에 있어서 레이저광 (11a) 의 조사에 의해 반도체 칩 (1) 이 파괴될 가능성보다 낮아, 무시하는 것도 가능하다.
다음으로, 도 10(a) 내지 도 10(c) 에 나타내는 실장 공정이 도 4 에 나타내는 실장부 (30) 에 있어서 실시된다. 실장 공정에서는, 도 10(a) 에 나타내는 바와 같이 제 2 전사 기판 (4b) 의 반도체 칩 (1) 이 전사되어 있지 않은 측의 면을 도 4 에 나타내는 헤드 (32) 가 유지하고, 후술하는 재치대 (31) 에 재치된 회로 기판 (6) 과 제 2 전사 기판 (4b) 에 유지된 반도체 칩 (1) 을 대향시킨다.
그리고, 헤드 (32) 가 회로 기판 (6) 에 접근하여, 도 10(b) 에 나타내는 바와 같이 반도체 칩 (1) 의 제 2 면에 형성된 범프와 회로 기판 (6) 을 맞닿게 하고, 추가로 가압한다.
또한, 본 실시형태에서는, 회로 기판 (6) 의 반도체 칩 (1) 이 맞닿는 면에는 ACF (이방성 도전막) 등의 접합재 (5) 가 형성되어 있고, 반도체 칩 (1) 이 접합재 (5) 상에 맞닿은 후, 접합재 (5) 에 의해 반도체 칩 (1) 이 유지된다.
또, 헤드 (32) 에는 히터 (35) 가 형성되어 있고, 반도체 칩 (1) 의 가압시에 히터 (35) 가 작동하여 반도체 칩 (1) 을 50 ℃ 이하의 비교적 낮은 온도까지 가열함으로써, 반도체 칩 (1) 을 통하여 접합재 (5) 의 온도가 상승하고, 반도체 칩 (1) 의 범프 주변의 접합재 (5) 의 점착력이 증대된다. 그 결과, 반도체 칩 (1) 이 회로 기판 (6) 의 배선에 대하여 위치가 어긋나지 않을 정도로 열압착된다. 즉, 반도체 칩 (1) 이 회로 기판 (6) 에 가 (假) 압착된다. 또한, 접합재 (5) 에 반도체 칩 (1) 의 범프를 매립하는 것만으로 반도체 칩 (1) 이 회로 기판 (6) 의 배선에 대하여 위치가 어긋나지 않을 정도로 고정된다면, 가압착시에 반도체 칩 (1) 의 가열은 수반하지 않아도 상관없다. 또한, 이와 같이 제 2 전사 기판 (4b) 째 반도체 칩 (1) 의 회로 기판 (6) 에 대한 압착을 실시하는 것을 본 설명에서는 압착 공정이라고 부른다.
그리고, 헤드 (32) 가 제 2 전사 기판 (4b) 을 유지한 채로 회로 기판 (6) 으로부터 이간됨으로써, 제 2 전사 기판 (4b) 이 반도체 칩 (1) 으로부터 분리된다. 이와 같이 제 2 전사 기판 (4b) 과 반도체 칩 (1) 을 분리하는 것을, 본 설명에서는 분리 공정이라고 부른다. 이 분리 공정에 있어서, 반도체 칩 (1) 에 대한 점착층 (3b) 의 점착력이 반도체 칩 (1) 과 회로 기판 (6) 의 결합력보다 약하면, 제 2 전사 기판 (4b) 을 회로 기판 (6) 으로부터 이간시키는 것만으로 제 2 전사 기판 (4b) 과 반도체 칩 (1) 을 분리하는 것은 가능하다. 이 분리 공정 후, 도시는 하고 있지 않지만 상기 가압착시의 온도보다 높은 온도 (150 ℃ 정도) 로의 반도체 칩 (1) 의 가열을 수반하는 회로 기판 (6) 에 대한 반도체 칩 (1) 의 압착, 이른바 본 (本) 압착이 실시됨으로써, 반도체 칩 (1) 의 범프가 용융되고, 냉각 후에 강한 접합력으로 반도체 칩 (1) 이 회로 기판 (6) 의 소정의 위치에 실장된다. 이 본압착이 실시됨으로써, 본 발명에 있어서의 일련의 실장 방법이 완료된다.
또, 본 실시형태에서는, 도 10(b) 와 같이 1 회의 실장 공정에 의해 복수의 반도체 칩 (1) 의 압착을 동시에 실시하고 있다. 특히 반도체 칩 (1) 이 마이크로 LED 인 경우, 1 개의 회로 기판 (6) 에 실장되는 반도체 칩 (1) 은 수만 개에도 이른다. 이 경우, 예를 들어 4K TV 용 패널에서는 3840 × 2160 × 3 개의 반도체 칩 (1) 이 1 개의 패널에 배열되는데, 복수의 반도체 칩 (1) 을 합쳐서 1 개의 제 2 전사 기판 (4b) 에 전사시키고, 그 제 2 전사 기판 (4b) 을 헤드 (32) 가 유지하고, 일괄하여 압착함으로써, 실장에 걸리는 시간을 대폭 저감시킬 수 있다. 또한, 한 번에 제 2 전사 기판 (4b) 에 전사시키는 반도체 칩 (1) 의 수는, 구체적으로는 80 × 80 개, 120 × 120 개 등을 생각할 수 있다.
여기서, 본 실시형태에서는, 상기와 같이 분리 공정 전의 압착 공정에서는 반도체 칩 (1) 의 회로 기판 (6) 에 대한 가압착까지를 실시하는 것에 그치고, 별도로 본압착을 실시하고 있지만, 이것 대신에, 압착 공정에서 회로 기판 (6) 에 대한 반도체 칩 (1) 의 본압착을 실시해도 된다. 이 경우, 분리 공정이 완료된 시점에서 본 발명에 있어서의 일련의 실장 방법이 완료된다. 이 때, 헤드 (32) 의 적어도 제 2 전사 기판 (4b) 과 접촉하는 면 (헤드 (32) 의 선단) 의 열팽창 계수, 제 2 전사 기판 (4b) 의 열팽창 계수, 및 회로 기판 (6) 의 반도체 칩 (1) 이 실장되는 면의 열팽창 계수가 동등해지도록 하면 된다. 또, 헤드 (32) 의 선단, 제 2 전사 기판 (4b), 회로 기판 (6) 의 반도체 칩 (1) 이 실장되는 면의 재료가 동일한 것이 더욱 바람직하다. 구체적으로는, 회로 기판 (6) 의 재료가 유리인 경우, 헤드 (32) 의 선단의 재료 및 제 2 전사 기판 (4b) 의 재료는 회로 기판 (6) 과 동일하게 유리가 사용된다. 또, 회로 기판 (6) 의 재료가 구리인 경우, 헤드 (32) 의 선단의 재료 및 제 2 전사 기판 (4b) 의 재료는 SUS304 가 사용된다. 이 경우, 구리의 열팽창 계수는 16.8 ppm 이고, 이에 대하여 SUS304 의 열팽창 계수는 17.3 ppm 으로서, 그 차는 3 ％ 정도이다.
그리고, 헤드 (32) 뿐만 아니라 재치대 (31) 에도 히터 (34) 가 형성되어 있고, 열압착 공정이 실시되는 동안, 헤드 (32) 및 제 2 전사 기판 (4b) 의 온도와 회로 기판 (6) 의 반도체 칩 (1) 이 실장되는 면의 온도가 항상 동등해지도록 히터 (34) 및 히터 (35) 가 제어되고 있다. 이렇게 함으로써, 실장 공정 중에 회로 기판 (6) 과 헤드 (32) 및 제 2 전사 기판 (4b) 이 열팽창되었다고 하더라도, 제 2 전사 기판 (4b) 의 반도체 칩 (1) 과 접촉하는 지점과 회로 기판 (6) 상에서 반도체 칩 (1) 의 범프가 접합되어 있는 지점의 상대 위치에 변화가 잘 발생하지 않아, 고정밀도의 실장을 안정적으로 실시할 수 있다.
도 11 은, 점등 검사 공정 및 리페어 공정을 설명하는 도면이다.
반도체 칩 (1) 이 마이크로 LED 인 경우, 회로 기판 (6) 에 대한 실장이 완료된 반도체 칩 (1) 의 발광 성능을 확인하기 위해서는, 도 11(a) 에 나타내는 바와 같이 회로 기판 (6) 을 점등 검사 장치 (41) 에 재치하고, 모든 반도체 칩 (1) 을 점등시켜, 발광 성능을 검사한다. 또한, 이와 같이 회로 기판 (6) 에 실장된 반도체 칩 (1) 의 성능을 검사하는 공정을, 본 발명에서는 실장 후 검사 공정이라고 부른다.
실장 후 검사 공정 (점등 검사) 의 결과, 도 11(a) 에 있어서의 우측에서 2 번째의 반도체 칩 (1) 과 같이 점등되지 않거나, 혹은 휘도가 낮은 반도체 칩 (1) 이 있으면, 도 11(b) 에 나타내는 바와 같이 레이저광 (11d) 을 그 반도체 칩 (1) 에 조사하여, 소실시킨다. 이 레이저광 (11d) 의 파워는 도 6(b) 에 나타내는 칩 제거 공정에 있어서의 레이저광 (11b) 의 파워와 동등해도 되고, 이 공정은 전사부 (10) 에서 실시되어도 상관없다. 또한, 성능이 이상한 반도체 칩 (1) 이 있었다고 하더라도, 그 반도체 칩 (1) 의 근방에 새로운 반도체 칩 (1) 을 배치하는 것이 가능하면, 그 반도체 칩 (1) 을 소실시키지 않고 남겨 두어도 상관없다.
이와 같이 반도체 칩 (1) 을 소실시켰을 때, 접합재 (5) 까지 소실되는 경우가 있고, 이 경우에는 도 11(c) 에 나타내는 바와 같이 접합재 (5) 를 도포한다. 그리고, 도 11(d) 에 나타내는 바와 같이 반도체 칩 (1) 을 소실시킨 지점에, 성능이 이상한 반도체 칩 (1) 을 대신하여 기능하는 새로운 반도체 칩 (1) 인 리페어용 반도체 칩을 실장한다.
이와 같이 리페어용 반도체 칩을 실장하는 것을 본 발명에서는 리페어 공정이라고 부르는데, 1 회의 리페어에 필요로 하는 시간은 30 초 정도이다.
여기서, 회로 기판 (6) 이 예를 들어 4K TV 용도의 것인 경우, 반도체 칩 (1) 은 2488 만 개 사용되고 있다. 이 반도체 칩 (1) 의 불량률이 0.1 ％ 인 경우, 약 2.5 만 개분의 리페어를 실시할 필요가 있다. 그렇다면 만일 리페어용 반도체 칩을 1 개씩 리페어하는 경우, 리페어만으로 약 200 시간 필요로 하는 계산이 되어, 설령 레이저 리프트 오프를 이용하여 실장 공정 자체는 고속으로 완료되었다고 하더라도 리페어가 기인하여 생산성에 크게 영향을 준다.
이에 대하여, 본 발명의 실장 방법에서는 검사 공정을 갖고 있다. 그리고, 이 검사 공정에 의해 정상으로 판단된 반도체 칩 (1) 만, 즉 검사 공정에 있어서의 양품률 100 ％ 의 반도체 칩 (1) 이 제 2 전사 기판 (4b) 에 배치되고, 그것이 회로 기판 (6) 에 실장되어 있다. 그 결과, 점등 검사에 있어서의 점등 불량 칩은 검사 공정을 실시하지 않고 실장한 경우와 비교하여 현격하게 적어져, 실장 후에 리페어가 필요한 반도체 칩 (1) 의 수를 대폭 줄일 수 있어, 회로 기판 (6) 의 생산성을 향상시킬 수 있다.
만일 상기 4K TV 의 사례에 있어서 검사 공정을 형성함으로써 점등 불량률이 100 분의 1 이 되었다고 하면, 리페어에 필요한 시간은 약 2 시간이 되어, 200 시간 가까이 단축시키는 것이 가능하다. 종래의 실장 방법과 비교하면, 본 발명의 실장 방법에서는 검사 공정이 추가되어 있지만, 상기와 같이 검사 공정에 필요로 하는 시간은 30 분 정도이기 때문에, 본 발명의 실장 방법을 사용함으로써 대폭 시간을 단축시켜 정상 점등률 100 ％ 의 회로 기판 (6) 을 제공할 수 있다.
또, 추가로 리페어에 있어서 또한 본 발명의 실장 방법을 이용하여, 도 12 에 나타내는 바와 같이 회로 기판 (6) 상의 복수의 리페어 위치에 따라 제 2 전사 기판 (4b) 에 제 1 전사 기판 (4a) 으로부터 반도체 칩 (1) 을 선택적으로 전사시키고, 이 제 2 전사 기판 (4b) 을 사용하여 복수 점의 리페어를 동시에 실시함으로써, 리페어에 필요로 하는 시간을 더욱 단축시키는 것이 가능하다.
다음으로, 본 발명의 다른 실시형태에 있어서의 전사 공정을 도 13 및 도 14 를 사용하여 설명한다.
도 13 은, 제 1 전사 모드를 나타내는 개략도이다.
제 1 전사 모드에서는, 피전사 기판을 제 1 기판 (w1) 으로 하고, 전사부 (10) 는 기판 (w0) 에 유지되어 있는 소자 (1) 를 제 1 기판 (w1) 에 전사시킨다. 기판 (w0) 은, 소자 (1) 를 에피택셜 성장시키는 성장 기판이어도 되고, 기판으로부터 기판에 대한 소자 (1) 의 전사가 1 회 또는 복수 회 이루어진 중간 기판이어도 된다.
여기서, 제 1 기판 (w1) 에 전사된 소자 (1) 의 피치인 제 1 소자 간격 d1 은, 후술하는 제 2 전사 모드에 의해 제 2 기판 (w2) 에 전사되는 소자 (1) 의 피치인 제 2 소자 간격 d2 보다 작다. 나아가서는, 제 1 소자 간격 d1 은 다이싱의 끝에 성장 기판에 형성된 소자 (1) 의 피치로서, 성장 기판으로부터 제 1 기판 (w1) 까지 이 피치를 유지하도록 소자 (1) 의 전사가 실시되는 것이 바람직하다. 예를 들어, 20 um × 40 um 의 치수의 소자 (1) 가 단변 방향으로 30 um, 장변 방향으로 50 um 의 피치로 성장 기판 상에 형성되어 있으면, 이 피치가 유지되면서 성장 기판으로부터 제 1 기판 (w1) 까지 전사가 실시되는 것이 바람직하다.
이 제 1 전사 모드에 있어서, 레이저광원 (12) 으로부터는 소정의 발진 주파수 f1 로 레이저광 (L1) 이 출사된다. 이 발진 주파수 f1 (Hz) 및 갈바노 미러 (15) 에 의한 스캔 속도 v1 (m/s) 은, 출사된 각 레이저광 (L1) 이 소정의 소자 (1) 를 레이저 리프트 오프시키는 것이 가능하도록 설정된다. 예를 들어, 도 13 과 같이 피치 d1 로 배열된 소자 (1) 를 차례대로 레이저 리프트 오프시키는 경우에는, v1/f1 ＝ d1 의 식을 만족하도록, 발진 주파수 f1 및 스캔 속도 v1 이 설정된다. 구체적으로는, 제 1 소자 간격 d1 ＝ 30 um (＝ 0.03 ㎜) 인 경우, 예를 들어 발진 주파수 f1 ＝ 166 kHz, 스캔 속도 v1 ＝ 5 m/s 로 설정된 경우, 전사부 (10) 는 소자 (1) 를 차례대로 전사시킬 수 있다. 한편, 발진 주파수 f1 ＝ 10 kHz, 스캔 속도 v1 ＝ 300 ㎜/s 로 설정된 경우에도, 전사부 (10) 는 소자 (1) 를 차례대로 전사시킬 수 있지만, 발진 주파수 f1 이 즉 소정 시간 내에 전사시키는 것이 가능한 소자 (1) 의 수량이 되기 위해, 가능한 한 발진 주파수 f1 이 높은 조건에서 전사가 실시되는 것이 바람직하다.
도 14 는, 제 2 전사 모드를 나타내는 개략도이다.
제 2 전사 모드에서는, 상기 서술한 제 1 전사 모드에 의해 소자 (1) 가 전사된 제 1 기판 (w1) 을 전사 기판, 제 2 기판 (w2) 을 피전사 기판으로 하고, 전사부 (10) 는 제 1 기판 (w1) 에 유지되어 있는 소자 (1) 를 제 2 기판 (w2) 에 전사시킨다.
제 2 기판 (w2) 은, 본 실시형태에서는 표면에 배선 회로가 형성된 TV 디스플레이 용도의 회로 기판이며, 배선 회로 상에 소자 (1) 가 전사됨으로써, LED 발광 소자인 소자 (1) 가 점등 가능해진다.
이 제 2 전사 모드에서는, 전사부 (10) 가 제 1 기판 (w1) 에 유지되어 있는 소자 (1) 를 몇 개 간격으로 전사시킴으로써, 제 2 기판 (w2) 상에서의 소자 (1) 의 피치는 회로 기판 상에서 소자 (1) 가 기능하기 위해 배치되어야 할 피치, 즉 회로 기판 상의 배선 회로의 피치인 제 2 소자 간격 d2 로 조절된다. 예를 들어, 전사부 (10) 가 제 1 기판 (w1) 에 제 1 소자 간격 d1 ＝ 30 um 으로 배열되어 있는 소자 (1) 를 20 개 간격으로 제 1 기판 (w1) 으로부터 제 2 기판 (w2) 에 전사시킴으로써, 제 2 기판 (w2) 에 있어서의 소자 (1) 의 피치인 제 2 소자 간격 d2 는 600 um 이 된다.
한편, 이 제 2 전사 모드와 같이 소자 (1) 의 피치를 확장시키도록 전사가 실시되는 경우, 레이저광원 (12) 에 의한 레이저광 (L1) 의 발진 주파수에 제약이 생길 가능성이 있다.
도 15 는, 광로 제어부 (갈바노 미러 (15)) 의 스캔 속도와 레이저광 (L1) 의 발진 주파수의 관계를 나타내는 그래프이다. 그래프 상, 실선은 레이저 리프트 오프 대상 (소자 (1)) 의 피치가 0.03 ㎜ 인 경우, 일점쇄선은 피치가 0.60 ㎜ 인 경우를 나타낸다.
전사부 (10) 에 있어서, 갈바노 미러 (15) (광로 제어부) 의 스캔 속도는 유한하며, 만일 스캔 속도의 최고값이 5 m/s 인 경우, 이 최고속의 스캔 속도의 조건에서 펄스상으로 출사된 각 레이저광 (L1) 이 0.03 ㎜ 의 피치로 배열되어 있는 소자 (1) 를 전사시키는 것이 가능한 레이저광 (L1) 의 발진 주파수는 약 166 kHz 가 된다.
이에 대하여, 소자 (1) 의 피치가 0.60 ㎜ 인 경우에는, 스캔 속도가 최고값인 경우라도, 펄스상으로 출사된 각 레이저광 (L1) 이 소자 (1) 를 전사시키는 것이 가능한 레이저광 (L1) 의 발진 주파수는 약 8.3 kHz 에 그치고, 만일 레이저광원 (12) 이 200 kHz 의 발진 주파수로 레이저광 (L1) 을 출사 가능하더라도 그 성능을 충분히 살릴 수 없어, 소정 시간 내에 전사시키는 것이 가능한 소자 (1) 의 수량은 비교적 적어져 버린다.
그래서, 본 발명에서는 제 1 전사 모드와 제 2 전사 모드 사이에서 레이저광원 (12) 의 발진 주파수를 상이하게 하고, 제 1 전사 모드에 있어서의 제 1 소자 간격 d1 이 제 2 전사 모드에 있어서의 제 2 소자 간격 d2 보다 작게 된 후, 제 1 전사 모드에 있어서의 발진 주파수 f1 이 제 2 전사 모드에 있어서의 발진 주파수 f2 보다 높아지도록 제어하고 있다.
구체적으로는, 본 실시형태에 있어서, 제 2 전사 모드에서는, 갈바노 미러 (15) 의 스캔 속도 v2 는 최고속 (5 m/s) 근방이 되고, 발진 주파수 f2 는 그 때에 각 레이저광 (L1) 이 배선 회로의 피치 상당의 제 2 소자 간격 d2 (0.60 ㎜) 로 소자 (1) 를 전사시킬 수 있는 주파수 (약 8.3 kHz) 가 된다.
이에 대하여, 제 1 전사 모드에서는, 갈바노 미러 (15) 의 스캔 속도 v1 은 스캔 속도 v2 와 동등하게 최고속 (5 m/s) 근방이 되고, 발진 주파수 f1 은 그 때에 각 레이저광 (L1) 이 제 1 소자 간격 d1 (0.03 ㎜) 로 소자 (1) 를 전사시킬 수 있는 주파수 (약 166 kHz) 가 된다.
이렇게 함으로써, 배선 회로의 피치의 사정상 제 2 전사 모드에서는 제 2 소자 간격 d2 가 비교적 커지는 것이 원인으로 전사 스피드가 느려지는 한편, 제 2 전사 모드의 직전의 제 1 전사 모드까지는 기판 상의 소자끼리의 간격이 비교적 작게 설정됨으로써, 비교적 높은 발진 주파수로 설정하여 레이저광을 출사하면서 소자의 전사를 실시할 수 있기 때문에, 단시간에 회로 기판에 대한 소자의 전사를 완료시킬 수 있다.
또, 제 2 전사 모드에 있어서의 레이저광 (L1) 의 발진 주파수 f2 는, 광로 제어부인 갈바노 미러 (15) 가 제어할 수 있는 최고 속도 근방이 되도록 갈바노 미러 (15) 를 동작시킨 경우에 레이저광원 (12) 으로부터 출사된 각각의 레이저광 (L1) 이 제 2 소자 간격 d2 로 소자 (1) 를 전사시킬 수 있는 주파수임으로써, 제 2 전사 모드에 있어서도 가능한 한 단시간에 소자 (1) 의 전사를 실시할 수 있다.
또, 상기 제 1 소자 간격 d1 이 성장 기판에 있어서의 소자 (1) 끼리의 간격과 동등함으로써, 제 1 전사 모드에 있어서의 소자 (1) 끼리의 간격이 최소한으로 가까워져, 제 1 전사 모드에 있어서의 레이저광 (L1) 의 발진 주파수 f1 을 보다 높게 설정할 수 있다.
이상의 실장 방법, 실장 장치, 및 전사 장치에 의해, 양호한 생산성으로 반도체 칩을 회로 기판에 실장하는 것이 가능하다.
여기서, 본 발명의 실장 방법, 실장 장치, 및 전사 장치는, 이상에서 설명한 형태에 한정되지 않고 본 발명의 범위 내에 있어서 다른 형태의 것이어도 된다. 예를 들어, 상기 설명에서는, 제 1 전사 공정 및 제 2 전사 공정은 대기압하에서 실시되고 있지만, 전사부 (10) 가 도시되지 않은 감압부를 구비함으로써, 감압 환경에서 실시되어도 된다.
또, 상기 설명에서는, 전사부에서는 레이저에 의한 반도체 칩의 전사가 실시되고 있지만, 다른 수단이 사용되고 있어도 된다. 예를 들어, 점착 시트에 반도체 칩을 첩부함으로써 반도체 칩의 전사가 실시되고 있어도 된다.
또, 상기 설명에서는 전사부에 있어서 레이저의 조사 위치를 갈바노 미러로 제어하고 있지만, 이것에 한정되지 않고, 예를 들어 폴리곤 미러 등 다른 공지 기술로 제어해도 상관없다. 또, 미러의 반사는 이용하지 않고, 전사 기판과 피전사 기판의 상대 이동만으로 레이저의 조사 위치를 제어해도 된다.
또, 상기 설명에서는 제 1 전사 공정과 제 2 전사 공정을 동일한 전사부에 의해 실시하고 있지만, 각각 다른 전사부가 형성되고, 각각의 전사부에서 실시되고 있어도 된다.
또, 검사부에 의한 반도체 칩의 검사는 화상 해석에 의한 외관 검사, 포토루미네선스에 한정되지 않고, 예를 들어 X 선을 사용한 검사여도 상관없다.
또, 상기 설명에서는 제 2 기판을 디스플레이 등의 제품에 최종적으로 탑재되는 회로 기판으로 하고 있지만, 이것에 한정되지 않고, 예를 들어 회로 기판보다 전의 단계에서 전사되는 기판을 제 2 기판으로 해도 된다. 단, 이 경우 제 2 소자 간격으로 전사되는 기판이 회로 기판을 포함하여 복수가 되어, 그만큼 전사 시간을 필요로 하기 때문에, 상기 설명과 같이 회로 기판을 제 2 기판으로 하고, 이 제 2 기판에 대한 소자의 전사까지는 소자의 간격이 작은 상태에서 기판으로부터 기판에 대한 소자의 전사가 진행되는 것이 가장 바람직하다.
또, 상기 설명에서는 제 1 소자 간격은 다이싱의 끝에 성장 기판에 형성된 소자의 피치로서, 성장 기판으로부터 제 1 기판까지 이 피치를 유지하도록 소자의 전사가 실시되지만, 그것에 한정되지 않고 도중의 단계에서 피치가 변경되어도 상관없으며, 최종적으로 회로 기판에 소정 간격으로 소자가 배치되면 된다.
또, 상기 설명에서는, 제 1 전사 모드 및 제 2 전사 모드에 있어서 스캔 속도는 동일하고, 갈바노 미러가 제어할 수 있는 최고속이지만, 이것에 한정되지 않고, 예를 들어 제 1 전사 모드에서의 스캔 속도가 제 2 전사 모드에서의 스캔 속도보다 느려도 된다.
1 : 반도체 칩 (소자)
2 : 캐리어 기판
3a : 점착층
3b : 점착층
4a : 제 1 전사 기판
4b : 제 2 전사 기판
5 : 접합재
6 : 회로 기판
10 : 전사부
11 : 레이저광
11a : 레이저광
11b : 레이저광
11c : 레이저광
11d : 레이저광
12 : 레이저 조사부
13 : 전사 기판 유지부
14 : 피전사 기판 유지부
15 : 갈바노 미러
16 : fθ 렌즈
20 : 검사부 (파장 측정부)
21 : 카메라
22 : 피검사 기판 유지부
23 : 레이저광원
24 : 파장 측정기
30 : 실장부
31 : 재치대
32 : 헤드
33 : 2 시야 광학계
34 : 히터
35 : 히터
40 : 로봇 핸드
41 : 점등 검사 장치
100 : 실장 장치
L1 : 레이저광
L2 : 레이저광
L3 : 방출광
W0 : 기판
W1 : 제 1 기판
W2 : 제 2 기판

Claims (16)

  1. 캐리어 기판에 형성된 복수의 반도체 칩을 제 1 전사 기판에 전사하는 제 1 전사 공정과,
    상기 제 1 전사 기판에 전사된 반도체 칩의 상태를 검사하는 검사 공정과,
    상기 검사 공정에 의해 정상으로 판단된 반도체 칩만을 상기 제 1 전사 기판으로부터 제 2 전사 기판에 전사하는 제 2 전사 공정과,
    상기 제 2 전사 기판에 전사된 반도체 칩을 회로 기판에 실장하는 실장 공정을 갖는 것을 특징으로 하는, 실장 방법.
  2. 제 1 항에 있어서,
    상기 실장 공정은, 상기 제 2 전사 기판째 반도체 칩의 회로 기판에 대한 압착을 실시하는 압착 공정과, 상기 제 2 전사 기판과 반도체 칩을 분리하는 분리 공정을 갖고, 상기 압착 공정에 임하는 상기 제 2 전사 기판에는 상기 회로 기판에 반도체 칩이 배치되어야 할 위치에 따라 반도체 칩이 배열되도록, 상기 제 2 전사 공정에서 반도체 칩의 전사가 선택적으로 실시되는 것을 특징으로 하는, 실장 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 전사 공정 및 상기 제 2 전사 공정은 레이저 리프트 오프에 의해 실시되고,
    상기 제 1 전사 공정에 의해 상기 제 1 기판에 전사된 상기 반도체 칩끼리의 간격인 제 1 소자 간격은 상기 제 2 전사 공정에 의해 상기 제 2 기판에 전사된 상기 반도체 칩끼리의 간격인 제 2 소자 간격보다 작고,
    상기 제 1 전사 공정에 있어서의 레이저광의 발진 주파수는 상기 제 2 전사 공정에 있어서의 레이저광의 발진 주파수보다 높은 것을 특징으로 하는, 실장 방법.
  4. 제 3 항에 있어서,
    상기 제 2 전사 공정에 있어서의 레이저광의 발진 주파수는, 상기 제 1 기판에 있어서의 레이저광의 조사 스폿의 이동 속도에 대하여 상기 광로 제어부가 제어할 수 있는 최고 속도 근방이 되도록 상기 광로 제어부를 동작시킨 경우, 상기 레이저광원으로부터 출사된 각각의 레이저광이 상기 제 2 소자 간격으로 상기 반도체 칩을 전사시킬 수 있는 발진 주파수인 것을 특징으로 하는, 실장 방법.
  5. 제 3 항 또는 제 4 항에 있어서,
    갈바노 미러에 의해 레이저광의 광로가 제어되는 것을 특징으로 하는, 실장 방법.
  6. 제 2 항에 있어서,
    상기 회로 기판에 실장된 반도체 칩의 성능을 검사하는 실장 후 검사 공정과, 상기 실장 후 검사 공정의 결과, 이상으로 판단된 반도체 칩을 대신하여 기능하는 리페어용 반도체 칩을 상기 회로 기판에 추가 혹은 치환하는 리페어 공정을 갖고, 상기 리페어 공정에서는, 상기 회로 기판에 상기 리페어용 반도체 칩이 배치되어야 할 위치에 따라 반도체 칩이 배열되도록, 상기 제 1 전사 기판으로부터 상기 제 2 전사 기판에 반도체 칩을 선택적으로 전사하고, 상기 제 2 전사 기판째 반도체 칩의 회로 기판에 대한 압착을 실시하고, 반도체 칩으로부터 상기 제 2 전사 기판을 분리하는 것을 특징으로 하는, 실장 방법.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 검사 공정에서는, 화상 해석에 의한 외관 검사에 의해 상기 제 1 전사 기판 상의 반도체 칩의 상태의 검사가 실시되는 것을 특징으로 하는, 실장 방법.
  8. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 검사 공정에서는, 포토루미네선스에 의해 상기 제 1 전사 기판 상의 반도체 칩의 상태의 검사가 실시되는 것을 특징으로 하는, 실장 방법.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 검사 공정과 상기 제 2 전사 공정 사이에, 이상으로 판단된 반도체 칩을 상기 제 1 전사 기판으로부터 제거하는 칩 제거 공정을 추가로 갖는 것을 특징으로 하는, 실장 방법.
  10. 캐리어 기판으로부터 제 1 전사 기판에 대한 복수의 반도체 칩의 전사 및 당해 제 1 전사 기판으로부터 제 2 전사 기판에 대한 칩의 전사를 실시하는 전사부와,
    상기 제 1 전사 기판에 전사된 반도체 칩의 상태를 검사하는 검사부와,
    상기 제 2 전사 기판에 전사된 반도체 칩을 회로 기판에 실장하는 실장부를 갖고,
    상기 제 2 전사 기판에는, 상기 검사부의 검사에 의해 정상으로 판단된 반도체 칩만이 상기 제 1 전사 기판으로부터 전사되는 것을 특징으로 하는, 실장 장치.
  11. 레이저광을 출사하고, 레이저광의 발진 주파수가 제어 가능한 레이저광원과,
    레이저광의 광로를 제어하는 광로 제어부를 구비하고, 상기 광로 제어부에 의해 전사 기판에 있어서의 레이저광의 조사 위치를 제어하고, 당해 전사 기판에 유지되어 있는 복수의 소자 중 임의의 당해 소자를 레이저 리프트 오프에 의해 피전사 기판에 전사시키는 전사 장치로서,
    제 1 기판을 상기 피전사 기판으로 하고, 당해 제 1 기판에 상기 소자를 전사시키는 제 1 전사 모드와,
    상기 제 1 기판을 상기 전사 기판, 제 2 기판을 상기 피전사 기판으로 하고, 상기 제 1 기판에 유지된 상기 소자를 당해 제 2 기판에 전사시키는 제 2 전사 모드를 갖고,
    상기 제 1 전사 모드에 의해 상기 제 1 기판에 전사된 상기 소자끼리의 간격인 제 1 소자 간격은 상기 제 2 전사 모드에 의해 상기 제 2 기판에 전사된 상기 소자끼리의 간격인 제 2 소자 간격보다 작고,
    상기 제 1 전사 모드에 있어서의 레이저광의 발진 주파수는 상기 제 2 전사 모드에 있어서의 레이저광의 발진 주파수보다 높은 것을 특징으로 하는, 전사 장치.
  12. 제 11 항에 있어서,
    상기 제 2 기판은, 배선 회로가 형성된 회로 기판인 것을 특징으로 하는, 전사 장치.
  13. 제 11 항 또는 제 12 항에 있어서,
    상기 제 2 전사 모드에 있어서의 레이저광의 발진 주파수는, 상기 제 1 기판에 있어서의 레이저광의 조사 스폿의 이동 속도에 대하여 상기 광로 제어부가 제어할 수 있는 최고 속도 근방이 되도록 상기 광로 제어부를 동작시킨 경우, 상기 레이저광원으로부터 출사된 각각의 레이저광이 상기 제 2 소자 간격으로 상기 소자를 전사시킬 수 있는 발진 주파수인 것을 특징으로 하는, 전사 장치.
  14. 제 11 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 광로 제어부는 갈바노 미러인 것을 특징으로 하는, 전사 장치.
  15. 제 11 항 내지 제 14 항 중 어느 한 항에 있어서,
    상기 제 1 소자 간격은, 상기 소자를 성장시키는 기판인 성장 기판에 있어서의 상기 소자끼리의 간격과 동등한 것을 특징으로 하는, 전사 장치.
  16. 제 11 항 내지 제 15 항 중 어느 한 항에 있어서,
    각각의 상기 소자의 동작 성능을 판정하는 성능 판정 모드를 추가로 갖고, 상기 제 1 전사 모드에서는, 상기 성능 판정 모드에 있어서 정상으로 판정된 상기 소자만을 상기 제 1 기판에 전사시키는 것을 특징으로 하는, 전사 장치.
KR1020227025264A 2020-03-23 2021-03-12 실장 방법, 실장 장치, 및 전사 장치 KR20220158219A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2020051720A JP7463153B2 (ja) 2020-03-23 2020-03-23 実装方法および実装装置
JPJP-P-2020-051720 2020-03-23
JPJP-P-2021-012397 2021-01-28
JP2021012397A JP2022115687A (ja) 2021-01-28 2021-01-28 転写装置
PCT/JP2021/010010 WO2021193135A1 (ja) 2020-03-23 2021-03-12 実装方法、実装装置、および転写装置

Publications (1)

Publication Number Publication Date
KR20220158219A true KR20220158219A (ko) 2022-11-30

Family

ID=77891991

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227025264A KR20220158219A (ko) 2020-03-23 2021-03-12 실장 방법, 실장 장치, 및 전사 장치

Country Status (4)

Country Link
KR (1) KR20220158219A (ko)
CN (1) CN115335974A (ko)
TW (1) TW202201580A (ko)
WO (1) WO2021193135A1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006041500A (ja) 2004-06-23 2006-02-09 Sony Corp 素子の転写方法、素子の間引き方法及び素子の転写装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018506166A (ja) * 2015-08-18 2018-03-01 ゴルテック．インク マイクロ発光ダイオードの事前排除方法、製造方法、装置及び電子機器
JP2017098354A (ja) * 2015-11-20 2017-06-01 日東電工株式会社 封止半導体素子および半導体装置の製造方法
TW201917811A (zh) * 2017-06-26 2019-05-01 美商特索羅科學有限公司 發光二極體質量傳遞設備及製造方法
TW201911457A (zh) * 2017-07-26 2019-03-16 優顯科技股份有限公司 用於批量移轉微半導體結構之方法
JP6916104B2 (ja) * 2017-12-22 2021-08-11 東レエンジニアリング株式会社 実装方法および実装装置
JP6916525B2 (ja) * 2018-02-06 2021-08-11 株式会社ブイ・テクノロジー Ｌｅｄディスプレイの製造方法
JP6926018B2 (ja) * 2018-03-28 2021-08-25 東レエンジニアリング株式会社 転写基板ならびにこれを用いた実装方法および画像表示装置の製造方法
JP7429094B2 (ja) * 2018-09-10 2024-02-07 東レエンジニアリング株式会社 実装基板の製造方法および実装基板

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006041500A (ja) 2004-06-23 2006-02-09 Sony Corp 素子の転写方法、素子の間引き方法及び素子の転写装置

Also Published As

Publication number Publication date
TW202201580A (zh) 2022-01-01
CN115335974A (zh) 2022-11-11
WO2021193135A1 (ja) 2021-09-30

Similar Documents

Publication Publication Date Title
KR102369934B1 (ko) 칩 실장장치 및 이를 이용한 칩 실장방법
KR101854679B1 (ko) 레이저 가공 장치 및, 패턴이 있는 기판의 가공 조건 설정 방법
EP3823030A1 (en) Micro-led display and method for manufacturing same
JP2018060993A (ja) 転写方法、実装方法、転写装置、及び実装装置
US11101317B2 (en) Method of manufacturing element array and method of removing specific element
KR102614211B1 (ko) 실장 방법 및 실장 장치
KR20090027179A (ko) 본딩 장치
JP7486521B2 (ja) 集光レンズの高さ調整方法およびチップ転写方法ならびに集光レンズの高さ調整装置およびチップ転写装置
JP7463153B2 (ja) 実装方法および実装装置
KR20210091640A (ko) 디스플레이 장치의 제조 방법, 디스플레이 장치 및 디스플레이 장치 제조용 구조물
CN113990790B (zh) 键合系统和键合方法
KR101854676B1 (ko) 레이저 가공 장치 및, 패턴이 있는 기판의 가공 조건 설정 방법
JP5120751B2 (ja) ボンディング装置
KR20220158219A (ko) 실장 방법, 실장 장치, 및 전사 장치
CN111508862B (zh) 半导体元件雷射焊接装置及方法
KR102565265B1 (ko) 마이크로 엘이디 제조시스템 및 마이크로 엘이디 제조방법
JP2019114659A (ja) 実装方法および実装装置
KR20210019785A (ko) 불량 전자부품 검사방법 및 이를 이용한 레이저 리웍 장치
JP2010141208A (ja) 半導体レーザチップ又は半導体レーザバーの外観検査装置及び外観検査方法
US20200215809A1 (en) Apparatus for manufacturing element array and apparatus for removing specific element
KR102361309B1 (ko) 미니 발광다이오드 제거 장치와 방법 및 이를 이용한 미니 발광다이오드 디스플레이 모듈 리페어 시스템과 방법
JP2022115687A (ja) 転写装置
KR20230095939A (ko) 발광다이오드 공급기판의 제조방법, 발광다이오드 디스플레이의 제조방법, 발광다이오드 디스플레이의 분할유닛의 제조방법, 및 소자 공급기판의 제조방법
CN116888749A (zh) 转印系统、转印位置决定装置以及转印方法
CN117637584A (zh) 拾取装置