CN115335974A - 安装方法、安装装置以及转印装置 - Google Patents

安装方法、安装装置以及转印装置 Download PDF

Info

Publication number
CN115335974A
CN115335974A CN202180022696.6A CN202180022696A CN115335974A CN 115335974 A CN115335974 A CN 115335974A CN 202180022696 A CN202180022696 A CN 202180022696A CN 115335974 A CN115335974 A CN 115335974A
Authority
CN
China
Prior art keywords
transfer
substrate
semiconductor chip
mounting
transferred
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180022696.6A
Other languages
English (en)
Inventor
新井义之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toray Engineering Co Ltd
Original Assignee
Toray Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2020051720A external-priority patent/JP7463153B2/ja
Priority claimed from JP2021012397A external-priority patent/JP2022115687A/ja
Application filed by Toray Engineering Co Ltd filed Critical Toray Engineering Co Ltd
Publication of CN115335974A publication Critical patent/CN115335974A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/064—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms
    • B23K26/0643—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms comprising mirrors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2632—Circuits therefor for testing diodes
    • G01R31/2635—Testing light-emitting diodes, laser diodes or photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/98—Methods for disconnecting semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/951—Supplying the plurality of semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/40—Details of apparatuses used for either manufacturing connectors or connecting the semiconductor or solid-state body
    • H01L2924/401—LASER

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Wire Bonding (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

提供能够生产性良好地将半导体芯片安装于电路基板的安装方法、安装装置以及转印装置。具体而言，具有：第1转印工序，将形成于载体基板(2)的多个半导体芯片(1)向第1转印基板(4a)进行转印；检查工序，检查被转印到第1转印基板(4a)的半导体芯片(1)的状态；第2转印工序，仅将通过检查工序判断为正常的半导体芯片(1)从第1转印基板(4a)向第2转印基板(4b)转印；以及安装工序，对电路基板(6)安装被转印到第2转印基板(4b)的半导体芯片(1)。

Description

安装方法、安装装置以及转印装置
技术领域
本发明涉及用于高精度且稳定地安装半导体芯片的转印装置、安装方法以及安装装置。
背景技术
半导体芯片为了降低成本低减而进行小型化，正在进行用于高精度地安装小型化的半导体芯的努力。特别是用于显示器的LED，要求以几um的精度高速地安装被称为微型LED的50um×50um以下的半导体芯片。
在专利文献1中记载了如下的元件的转印方法：利用电流镜使从激光源产生的激光束反射，对排列于转印源基板的多个元件选择性地进行照射，由此，将通过照射而从转印源基板剥离的元件转印到转印目标基板。通过该转印方法，能够将微小的大小的元件高速地转印到转印目标基板，还能够使用该转印方法高速地将元件安装于电路基板。
现有技术文献
专利文献
专利文献1：日本特开2006-41500号公报
发明内容
发明要解决的问题
然而，在仅使用专利文献1记载的转印方法的安装方法中，安装后的维修可能需要相当长的时间。具体而言，需要在通过点亮检查而检查了是否在电路基板上正常安装有半导体芯片后，去除异常的半导体芯片，重新安装正常的半导体芯片(进行维修)。对此，例如在电路基板是4K电视用途的的情况下，使用了2488万个半导体芯片，即使假设不良率为0.1％，也需要进行大约2.5万个半导体芯片的维修。这样计算仅维修就需要数百小时，即使安装工序本身高速地完成，也存在由于维修而大幅影响生产性的问题。
本发明鉴于上述问题点，其目的在于，提供能够生产性良好地将半导体芯片安装于电路基板的安装方法和安装装置。
用于解决问题的手段
为了解决上述课题，本发明的安装方法的特征在于，所述安装方法具有：第1转印工序，将形成于载体基板的多个半导体芯片向第1转印基板转印；检查工序，检查被转印到所述第1转印基板的半导体芯片的状态；第2转印工序，仅将通过所述检查工序判断为正常的半导体芯片从所述第1转印基板向第2转印基板转印；以及安装工序，对电路基板安装被转印到所述第2转印基板的半导体芯片。
在本发明的安装方法中，在第2转印工序中仅将通过检查工序判断为正常的半导体芯片从第1转印基板向第2转印基板转印，由此，能够大幅减少在安装后需要维修的半导体芯片的数量，能够提高电路基板的生产性。
此外，也可以是，所述安装工序具有：压接工序，带着所述第2转印基板将半导体芯片向电路基板进行压接；以及分离工序，对所述第2转印基板和半导体芯片进行分离，在所述第2转印工序中选择性地进行半导体芯片的转印，使得与应该在所述电路基板上配置半导体芯片的位置相应地将半导体芯片排列于面临所述压接工序的所述第2转印基板。
由此，能够将多个半导体芯片统一安装到电路基板。
此外，也可以是，所述第1转印工序和所述第2转印工序是通过激光剥离来进行的，第1元件间隔小于第2元件间隔，该第1元件间隔是通过所述第1转印工序被转印到所述第1基板的半导体芯片彼此的间隔，该第2元件间隔是通过所述第2转印工序被转印到所述第2基板的半导体芯片彼此的间隔，所述第1转印工序中的激光的振荡频率高于所述第2转印工序中的激光的振荡频率。
由此，到第2转印工序紧前面的第1转印工序为止，将基板上的半导体芯片彼此的间隔设定为较小，从而能够以较高的振荡频率射出激光并进行元件的转印，因此，能够在短时间内完成半导体芯片向电路基板的转印。
此外，也可以是，所述第2转印工序中的激光的振荡频率是在针对所述第1基板中的激光照射点的移动速度以成为所述光路控制部能够控制的最高速度附近的方式使所述光路控制部进行工作的情况下，从所述激光源射出的各个激光能够以所述第2元件间隔使半导体芯片转印的振荡频率。
由此，在第2转印工序中也能够尽可能在短时间内进行半导体芯片的转印。
此外，也可以是，通过电流镜控制激光的光路。
由此，能够通过简单的结构形成光路。
此外，也可以是，所述安装方法具有：安装后检查工序，检查被安装到所述电路基板的半导体芯片的性能；以及维修工序，将代替所述安装后检查工序的结果是被判断为异常的半导体芯片而发挥功能的维修用半导体芯片追加或置换于所述电路基板，在所述维修工序中，以与应该在所述电路基板上配置所述维修用半导体芯片的位置相应地排列半导体芯片的方式从所述第1转印基板向所述第2转印基板选择性地转印半导体芯片，带着所述第2转印基板将半导体芯片向电路基板进行压接，从半导体芯片分离所述第2转印基板。
由此，能够缩短维修所需要的时间。
此外，也可以是，在所述检查工序中，通过基于图像解析的外观检查来检查所述第1转印基板上的半导体芯片的状态。
由此，能够在短时间内完成检查工序。
此外，也可以是，在所述检查工序中，通过光致发光来检查所述第1转印基板上的半导体芯片的状态。
由此，不需要对半导体芯片进行接线就能够进行规定的元件的检查。
此外，也可以是，在所述检查工序与所述第2转印工序之间，还具有从所述第1转印基板去除被判断为异常的半导体芯片的芯片去除工序。
由此，能够防止错误地将异常芯片转移到第2转印基板。
此外，为了解决上述课题，本发明的安装装置的特征在于，所述安装装置具有：转印部，其进行多个半导体芯片从载体基板向第1转印基板的转印和半导体芯片从该第1转印基板向第2转印基板的转印；检查部，其检查被转印到所述第1转印基板的半导体芯片的状态；以及安装部，其对电路基板安装被转印到所述第2转印基板的半导体芯片，仅将通过所述检查部的检查被判断为正常的半导体芯片从所述第1转印基板转印到所述第2转印基板。
在本发明的安装装置中，仅将通过检查部的检查判断为正常的半导体芯片从第1转印基板转印到第2转印基板，由此能够大幅减少在安装后需要维修的半导体芯片的数量，能够提高电路基板的生产性。
此外，为了解决上述课题，本发明的转印装置的特征在于，所述转印装置具有：激光源，其射出激光，能够控制激光的振荡频率；以及光路控制部，其控制激光的光路；所述转印装置通过所述光路控制部控制转印基板中的激光的照射位置，通过激光剥离使保持于该转印基板的多个元件中的任意的该元件转印到被转印基板，所述转印装置具有：第1转印模式，将第1基板设为所述被转印基板，使所述元件向该第1基板转印；以及第2转印模式，将所述第1基板设为所述转印基板，将第2基板设为所述被转印基板，使保持于所述第1基板的所述元件转印到该第2基板，第1元件间隔小于第2元件间隔，该第1元件间隔是通过所述第1转印模式被转印到所述第1基板的所述元件彼此的间隔，该第2元件间隔是通过所述第2转印模式被转移到所述第2基板的所述元件彼此的间隔，所述第1转印模式中的激光的振荡频率高于所述第2转印模式中的激光的振荡频率。
通过该转印装置，到第2转印模式紧前面的第1转印模式为止将基板上的元件彼此的间隔设定得较小，从而能够以较高的振荡频率射出激光并进行元件的转印，因此能够在短时间内完成元件向电路基板元件的转印。
此外，也可以是，所述第2基板是形成有布线电路的电路基板。
由此，到电路基板紧前为止以基板上的元件间隔较小的条件进行转印，因此，能够在更短时间内完成元件向电路基板的转印。
此外，也可以是，所述第2转印模式中的激光的振荡频率是在针对所述第1基板中的激光的照射位置的移动速度以成为所述光路控制部能够控制的最高速度附近的方式使所述光路控制部进行工作的情况下，从所述激光源射出的各个激光能够以所述第2元件间隔使所述元件转印的振荡频率。
由此，在第2转印模式中也能够尽可能在短时间内进行元件的转印。
此外，也可以是，所述光路控制部是电流镜。
由此，能够通过简单的结构形成光路控制部。
此外，也可以是，所述第1元件间隔与生长基板中的所述元件彼此的间隔同等，该生长基板是使所述元件生长的基板。
由此，第1转印模式中的元件彼此的间隔接近最小限度，能够将第1转印模式中的激光的振荡频率设定得更高。
此外，也可以是，所述转印装置还具有判定各个所述元件的工作性能的性能判定模式，在所述第1转印模式中，仅使在所述性能判定模式中被判定为正常的所述元件向所述第1基板转印。
由此，相比于在第2转印模式中仅判别正常元件而进行转印的情况，能够在更短时间内进行转印。
发明的效果
根据本发明的安装方法、安装装置以及转印装置，能够生产性良好地将半导体芯片安装于电路基板。
附图说明
图1是对本发明的安装装置进行说明的图。
图2是对本发明的安装装置中的转印部进行说明的图。
图3是对本发明的安装装置中的检查部进行说明的图。
图4是对本发明的安装装置中的安装部进行说明的图。
图5是对本发明的安装方法的第1转印工序进行说明的图。
图6是对本发明的安装方法的检查工序和芯片去除工序进行说明的图。
图7是对本发明的其他实施方式的转印装置进行说明的图。
图8是示出通过转印装置具有的波长测定部而得到的转印基板上的元件的发光波长分布和基于控制装置的分组的结果的图。
图9是对本发明的安装方法的第2转印工序进行说明的图。
图10是对本发明的安装方法的安装工序进行说明的图。
图11是对通常的点亮检查工序和维修工序进行说明的图。
图12是对本发明的维修工序进行说明的图。
图13是示出本发明的其他实施方式的第1转印工序的图。
图14是示出本发明的其他实施方式的第2转印工序的图。
图15是示出光路控制部的扫描速度和激光的振荡频率之间的关系的图表。
具体实施方式
图1示出进行本发明的安装方法的安装装置。
安装装置100具有转印部10、检查部20和安装部30，由转印部10进行第1转印工序和第2转印工序，由安装部30进行安装工序。此外，在第1转印工序与第2转印工序之间，由检查部20对半导体芯片进行检查。此外，各装置间的基板(载体基板2、第1转印基板4a、第2转印基板4b、电路基板6)的搬运是通过1种以上的机械手40来实施的。
图2详细示出转印部10。
转印部10具有：照射激光11的激光照射部12；保持转印基板并能够至少在X轴方向、Y轴方向上移动的转印基板保持部13；被转印基板保持部14，其位于转印基板保持部13的下侧，将被转印基板保持为以具有间隙的方式与转印基板对置；以及未图示的控制部。
激光照射部12是以规定的振荡频率照射准分子激光、YAG激光、可见光激光等激光11的装置，被固定设置于转印部10。在本实施方式中，激光照射部12照射点状的激光11，激光11借助通过控制部而调节角度的电流镜15和fθ透镜16来控制X轴方向和Y轴方向的照射位置，对在保持于转印基板保持部13的转印基板上配置的多个半导体芯片1选择性地进行照射。通过使激光11入射到转印基板的半导体芯片1而产生激光剥离，从转印基板向被转印基板转印半导体芯片1。
这里，本说明中的振荡频率是指规定的光输出在1秒内被反复输出的次数，例如在振荡频率是1kHz的情况下，规定的光输出在1秒内被反复输出1000次。该振荡频率越大，则光输出的时间间隔越短。
另外，在本说明中，通过该转印部10实施后述的第1转印工序和第2转印工序。在第1转印工序中，载体基板2相当于转印基板，第1转印基板4a相当于被转印基板。另一方面，在第2转印工序中，第1转印基板4a相当于转印基板，第2转印基板4b相当于被转印基板。
转印基板保持部13具有开口，在转印基板的外周部附近进行吸附保持。能够经由该开口向保持于转印基板保持部13的转印基板发射从激光照射部12发出的激光11。
此外，转印基板保持部13通过未图示的移动机构，至少在X轴方向、Y轴方向上相对于被转印基板保持部14进行相对移动。控制部对该移动机构进行控制，并调节转印基板保持部13的位置，由此能够调节在转印基板上保持的半导体芯片1相对于被转印基板的相对位置。
被转印基板保持部14在上表面具有平坦面，在半导体芯片1的转印工序中，保持被转印基板。在该被转印基板保持部14的上表面设有多个抽吸孔，通过抽吸力保持被转印基板的背面(不被转印半导体芯片1的面)。
另外，在本实施方式中，采用通过仅转印基板保持部13在X轴方向和Y轴方向上移动从而使转印基板保持部13和被转印基板保持部14相对移动的方式，但是，在被转印基板的寸法较大而导致无法使被转印基板的整个面位于激光11的照射范围的正下方的情况下，也可以在被转印基板保持部14上也设置有X轴方向和Y轴方向的移动机构。
接着，图3详细示出检查部20。
检查部20具有摄像头21、被检查基板保持部22和未图示的控制部，利用摄像头21对保持于被检查基板保持部22的检查对象进行摄像，基于图像解析进行半导体芯片1的外观检查。在本实施方式中，检查对象是被转印到第1转印基板4a的多个半导体芯片1。
关于第1转印基板4a上的半导体芯片1，存在在后述的载体基板2的半导体芯片1的形成过程中未达到性能的半导体芯片1、在向第1转印基板4a转印时发生破裂等的半导体芯片1。能够通过确认半导体芯片1的颜色、形状而可靠度较高地判别半导体芯片1的性能是否正常。
在本实施方式中，摄像头21例如是CMOS摄像头，具有摄像元件，将从外部接收的信号作为触发，将成像于该摄像元件的光线转换为电信号，生成数字图像。该摄像头21的摄像方向是铅直下方向，从上方对半导体芯片1进行摄像。此外，摄像头21安装于未图示的移动装置，通过控制部的控制由移动装置进行驱动，摄像头21在X轴方向和Y轴方向上进行移动。
此外，检查部20具有未图示的照明部。在本实施方式中，照明部是LED照明，与基于移动装置的摄像头21的移动同步地进行发光，在照明部发光时摄像头21进行摄像，由此，连续地对排列于X轴方向和Y轴方向的多个半导体芯片1的外观进行摄像。
接着，图4详细示出安装部30。
安装部30具有载置台31、头32和双视野光学系统33，此外，具有未图示的控制部。
载置台31能够载置电路基板6并通过真空吸附而将其保持为不动，构成为能够通过XY工作台而在X、Y轴方向上移动。
此外，在本实施方式中，载置台31具有加热器34，能够通过控制部来控制载置台31的表面的温度(≒载置于载置台31的电路基板6的温度)。此外，在载置台31上设置有未图示的温度计，能够对通过该温度计计测出的载置台31的温度进行反馈，从而进行温度控制。
头32的前端部为大致平坦面，具有1个以上的吸附孔，在安装工序时对第2转印基板4b的未被转印半导体芯片1的一侧的面进行吸附保持。此外，头32能够在Z轴方向上移动，是保持于载置台31的电路基板6与被转印到头32所保持的第2转印基板4b上的半导体芯片1的突起接触并进行加压。此外，头32具有加热器35，能够通过控制部来控制头32、特别是前端部的温度。此外，在头32上设置有未图示的温度计，能够对通过该温度计计测出的头32的温度进行反馈而进行温度控制。
此外，头32构成为能够在θ方向(将Z轴方向作为旋转的中心的中心方向)上移动，通过使载置台31向X、Y轴方向的移动与头32在Z轴、θ方向上的移动联动，能够将半导体芯片1热压接并安装于电路基板6上的规定位置。
这里，在本实施方式中，对加热器34和加热器35同时进行控制，在安装工序中，载置台31的表面的温度和头32的前端部的温度(≒第2转印基板4b的温度)始终相等。由此，如前所述，在安装工序中，即使电路基板6和第2转印基板4b发生了热膨胀，在第2转印基板4b的与半导体芯片1接触的部位和在电路基板6上与半导体芯片1的突起接合的部位的部位之间的相对位置也不容易发生变化，能够稳定地进行高精度的安装。
另外，在本实施方式中构成为，头32在Z轴、θ方向上移动，载置台31在X、Y轴方向上移动，但是不是必须限定于此，能够根据装置的情况而进行适当变更。例如，也可以构成为，头32在X轴、Y轴、θ方向上移动，载置台31在Z轴方向上移动。此外，如果不需要θ方向的移动机构，则也可以省略。例如，在半导体芯片1和电路基板6的位置处不存在旋转偏移的情况下，能够省略θ方向的移动机构。
在载置台31上载置有电路基板6时，双视野光学系统33能够进入头32与电路基板6之间而对双方的图像进行拍摄。利用控制部对拍摄到的各图像进行图像处理，识别各自的位置偏移。然后，控制部考虑该位置偏移，以各半导体芯片1与电路基板6上的规定的位置接触并接合的方式进行控制，从而高精度地在X、Y轴方向上安装半导体芯片1。
接着，参照图5至图10来说明本发明的安装方法。图5是对本发明的安装方法的第1转印工序进行说明的图。图6是对本发明的安装方法的检查工序和芯片去除工序进行说明的图。图9是对本发明的安装方法的第2转印工序进行说明的图。图10是对其他实施方式的安装工序进行说明的图。
另外，在本发明中，将半导体芯片所具有的2个主面中的被保持与载体基板的面定义为第1面，将第1面的相反侧的面定义为第2面，在第2面上形成有突起，与电路基板接合。
首先，参照图5对图2所示的转印部10中实施的本发明的安装方法中的第1转印工序进行说明。另外，在本说明中，将转印部10实施第1转印工序称为第1转印模式，将转印部10实施后述的第2转印工序称为第2转印模式。
图5的(a)示出第1面被保持于载体基板2的切割后的多个半导体芯片1。载体基板2在图1的进深方向上扩展，具有圆形或四边形，由硅、砷化镓、蓝宝石等构成。此外，沿着载体基板2的扩展而二维地排列有多个(数百个～数万个)半导体芯片1。被称作微型LED的小型的半导体芯片1是50um×50um以下的尺寸，以在该尺寸中加入了切割宽度后的间距进行排列。这样的小型的半导体芯片1要求高精度(例如，1um以下的精度)地安装于电路基板6。此外，在半导体芯片1的第2面形成有突起。
图5的(b)示出第1转印基板粘贴工序，在该第1转印基板粘贴工序中，将半导体芯片1的第2面粘贴于第1转印基板4a，该第2面是半导体芯片1的保持于载体基板2的面即第1面的相反侧的面。首先，第1转印基板4a通过真空吸附而被保持于被转印基板部14，在粘贴半导体芯片1的面上形成有粘接层3a。在该第1转印基板粘贴工序中，利用机械手40对保持了半导体芯片1的载体基板2进行吸附、处理，将半导体芯片1的第2面粘贴于在图2所示的被转印基板部14上保持的第1转印基板4a的粘接层3a上。
接着，针对如上述那样带着载体基板2粘贴了半导体芯片1的第1转印基板4a执行载体基板去除工序。在载体基板去除工序中，通过激光剥离将载体基板2从半导体芯片1剥离并去除。具体而言，透射载体基板2而对半导体芯片1的第1面照射从图2所示的激光照射部12发出的激光11a。由此，作为半导体芯片1的微型LED的GaN层的一部分被分解为Ga和N，半导体芯片1从由蓝宝石构成的载体基板2剥离。对载体基板2进行真空吸附的机械手40从第1转印基板4a离开，由此，全部半导体芯片1被照射了激光11a的载体基板2被去除。
这样，经由第1转印基板粘贴工序和载体基板去除工序，如图1的(c)所示，半导体芯片1从载体基板2被转印到第1转印基板4a。在本说明中，将把半导体芯片1从载体基板2转印到第1转印基板4a的工序称为第1转印工序。
另外，在上述的说明中，在第1转印工序中，在将半导体芯片1的第2面粘贴到第1转印基板4a之后进行载体基板2的去除，但不限于此，也可以是，在从半导体芯片1的第2面稍微离开的位置准备好第1转印基板4a的状态下，通过在对载体基板2照射激光时微型LED的GaN层的一部分被分解为Ga和N而产生的推进力对半导体芯片1施力，半导体芯片1从载体基板2飞向第1转印基板4a而粘贴于第1转印基板4a。
此外，在本实施方式中，通过激光剥离从半导体芯片1剥离载体基板2，从而将半导体芯片1从载体基板2向第1转印基板4a转印，但是，不是必须限定于此，能够进行适当变更。例如，将载体基板2从设置有半导体芯片1的一侧的相反侧刮掉而去除。这被称为背面研磨(back grind)，特别是在红色LED的情况下，由于无法应用激光剥离，因此使用该背面研磨的方法。
接着，在图3所示的检查部20中执行图6的(a)所示的检查工序。在检查工序中，摄像头21在沿X轴方向和Y轴方向排列在吸附保持于被检查基板保持部的第1转印基板4a上的数百个～数万个半导体芯片1的上方移动并进行摄像。检查部20的控制部对通过该摄像而得到的图像进行图像解析，对各个半导体芯片1进行颜色、形状等的外观检查。在第1转印基板4a为6英寸晶片的情况下，针对该1个第1转印基板4a的检查工序所需要的时间大约为30分钟。
这里，使用图7对本发明的其他实施方式中的转印装置，特别是检查部进行说明。
如图7所示，该实施方式中的转印装置1具有波长测定部20作为检查部20，该波长测定部20测定作为发光元件的各个元件1的发光特性(例如发光波长)，将该测定结果反映于转印部10中的元件1的转印。
在本实施方式中，波长测定部20利用光致发光来测定第1转印基板4a上的各元件1的发光波长，波长测定部20具有激光源23、波长测定器24和被检查基板保持部22。
在该波长测定部20内，作为被检查基板的第1转印基板4a以保持元件1的面(表面)水平且朝上的方式，通过被检查基板保持部22吸附把持其背面。
激光源23是射出1条激光L2的装置，在在本实施方式中射出YAG激光、可见光激光等激光。
波长测定器24测定入射到自身的光的波长，应用公知的光波长计。
当激光L2入射到第1转印基板4a上的规定的位置的元件1时，元件1内的电子被激励。该电子返回基态时放出放出光L3(所谓的光致发光)。由波长测定器24获得该放出光L3，并测定该放出光L3的波长，由此，不需要对元件1进行接线就能够测定规定的元件1的发光波长。
此外，被检查基板保持部22能够通过移动工作台而在X轴方向和Y轴方向上移动，使第1转印基板4a相对于激光源23和波长测定器24在X轴方向和Y轴方向上相对移动。通过该移动工作台对第1转印基板4a的位置控制，能够测定在第1转印基板4a上保持的任意位置的元件1的发光波长。通过该波长测定部20测定第1转印基板4a所保持的全部元件1的发光波长。
图8是示出通过波长测定部20得到的第1转印基板4a上的元件1的发光波长的分布的图表。横轴是发光波长，纵轴是以各发光波长进行发光的元件1的个数(元件数)。
即使是从同一生长基板外延生长的同一颜色的元件1，各元件1的发光波长也存在微小的差异，形成图8所示那样的与正态分布相似的分布。
这里，在本实施方式中，控制装置针对该分布，分类为包含取最频值(模式值)的发光波长的规定的波长范围的组A和比组A靠外侧的组(发光波长与模式值大幅不同的组)即组B这2个组。
具体而言，在本实施方式中，在图8中的成为组A和组B的边界的发光波长处，例如，在红色LED的情况下将600nm～780nm的发光波长的范围设为组A，将该范围的外侧的范围设定为组B，在绿色LED的情况下将505nm～530nm的发光波长的范围设为组A，将该范围的外侧的范围设定为组B，在蓝色LED的情况下将470～485nm的发光波长的范围设为组A，将该范围的外侧的范围设定为组B。
基于这样的各元件1的发光波长的测定结果，控制装置判断为发光波长属于远离模式值的组B的元件1未达到性能。然后，仅使性能正常的元件1即属于组A的元件1从第1转印基板4a向第2转印基板4b转印，使得转印部10中的向第2转印基板4b的转印不使用组B的元件1。
这里，在本说明中，将如上述那样由波长测定部20测定各个元件1的发光波长的模式称为波长测定模式，此外，将如在各个元件1中工作性能是否进入组A这样的正常范畴或者是否进入组B这样的未达到性能的范畴那样、由控制装置判断各个元件1的工作性能的模式称为性能判定模式。
通过将这些性能判定模式和波长测定模式引入元件1的转印的工序，从而使所完成的显示器不存在发光不均。
而且，在本实施方式中，性能判定模式在第1转印模式之前被实施，在第1转印模式中，仅使在性能判定模式中被判定为正常的元件1向第2转印基板4b转印。
返回图6的说明，在本实施方式中，在检查工序之后，实施图6的(b)所示的芯片去除工序。在该芯片去除工序中，向在检查工序中被判断为异常的半导体芯片1(在图6的(b)中利用点表示的2个半导体芯片1)照射激光11b，由此使半导体芯片1烧毁，并从第1转印基板4a去除。
该芯片去除工序也可以由转印部10实施。由于需要使半导体芯片1烧毁，因此，需要以比上述第1转印工序中的激光11a强的功率从激光照射部12照射此时的激光11b。
这样，通过利用芯片去除工序去除异常的半导体芯片1，能够防止在以后的工序中错误地转印异常的半导体芯片1。
接着，在图2所示的转印部10中执行图9的(a)至(c)所示的第2转印工序。在第2转印工序中，如图9的(a)所示，转印基板保持部13(未图示)以粘接层3a和半导体芯片1朝下的方式保持第1转印基板4a，此外，被转印基板保持部14以具有粘接层3b的第2转印基板4b位于第1转印基板4a的下方的方式保持第2转印基板4b。
然后，转印部10的控制部通过调节电流镜15的角度而使激光11c透射第1转印基板4a并到达粘接层3a与规定的半导体芯片1的第2面之间的界面，由此，将半导体芯片1激光剥离。具体而言，通过激光11的照射而从粘接层3a产生气体，通过产生该气体而对半导体芯片1施力，半导体芯片1从第1转印基板4a向下方飞行，着落于第2转印基板4b。另外，这样转印到第2转印基板4b的半导体芯片1成为第1面与第2转印基板4b对置且突起从表面露出的状态。
此外，在该第2转印工序中，不是对位于第1转印基板4a的全部半导体芯片1连续地进行转印，而是如图9的(b)所示，选择性地对半导体芯片1进行转印。接着第1转印工序之后的第1转印基板4a上的半导体芯片1的排列与第1转印工序之前的载体基板2上的半导体芯片1的排列是同等的，通过这样在第2转印工序中对半导体芯片1选择性地进行转印，从而能够以任意的排列向第2转印基板4b转印半导体芯片1。
这里，在本实施方式中，为后述的安装工序做准备，半导体芯片1在第2转印基板4b中的排列成为与应该在电路基板6上配置半导体芯片1的位置相应的排列。更具体而言，以如下的布局在第2转印基板4b上排列了半导体芯片1，该布局与能够在一次的安装工序中在电路基板6上安装半导体芯片1的区域内的半导体芯片1的布局之间成为镜像的关系。
另一方面，在图9的(b)中，在第2转印基板4b上如虚线所示，有时在第1转印基板4a上不存在能够在第2转印基板4b上的应该转印的位置进行转印的半导体芯片1。该情况下，如图9的(c)所示，使第1转印基板4a和第2转印基板4b进行相对移动，之后实施激光剥离即可。另外，也可以利用AI来判断：使第1转印基板4a和第2转印基板4b怎样进行相对移动才能够以最小限度的移动次数将规定的布局形成于第2转印基板4b上。
此外，关于从第1转印基板4a进行激光剥离时的激光11c的功率，对粘接层3a进行分解的程度的功率就足够，比用于对第1转印工序中的GaN层进行分解的激光11a的功率低。因此，在第2转印工序中由于照射激光11c而破坏半导体芯片1的可能性低于在该第1转印工序中由于照射激光11a而破坏半导体芯片1的可能性，也可以忽略。
接着，图10的(a)至(c)所示的安装工序在图4所示的安装部30中被实施。在安装工序中，如图10的(a)所示，由图4所示的头32保持第2转印基板4b的未被转印半导体芯片1的一侧的面，使载置于后述的载置台31的电路基板6与保持于第2转印基板4b的半导体芯片1对置。
然后，头32接近电路基板6，如图10的(b)所示，使设置于半导体芯片1的第2面的突起与电路基板6抵接，并进一步进行加压。
另外，在本实施方式中，在电路基板6的与半导体芯片1抵接的面上设置有ACF(各向异性导电膜)等接合材料5，在半导体芯片1在接合材料5上抵接后，通过接合材料5保持半导体芯片1。
此外，在头32上设置有加热器35，在半导体芯片1的加压时，加热器35进行工作，将半导体芯片1加热至50℃以下的比较低的温度，由此，通过半导体芯片1使接合材料5的温度上升，半导体芯片1的突起周边的接合材料5的粘接力增大。其结果是，半导体芯片1以不会发生位置偏移的程度被热压接于电路基板6的布线。即，半导体芯片1被暂时压接于电路基板6。另外，如果仅通过将半导体芯片1的突起嵌入接合材料5就能够将半导体芯片1以不会发生位置偏移的程度固定于电路基板6的布线，那么也可以在暂时压接时不伴随半导体芯片1的加热。另外，在本说明中，将这样带着第2转印基板4b将半导体芯片1向电路基板6进行压接称为压接工序。
然后，头32在保持着第2转印基板4b的状态下离开电路基板6，由此，第2转印基板4b从半导体芯片1分离。在本说明中，将这样对第2转印基板4b和半导体芯片1进行分离称为分离工序。在该分离工序中，如果粘接层3b对半导体芯片1的粘接力弱于半导体芯片1与电路基板6之间的结合力，则仅通过使第2转印基板4b离开电路基板6就能够对第2转印基板4b和半导体芯片1进行分离。在该分离工序后，虽然未图示，但是，伴随将半导体芯片1加热到比上述暂时压接时的温度高的温度(150℃左右)而进行半导体芯片1相对于电路基板6的压接，即进行所谓的正式压接，由此，半导体芯片1的突起熔化，在冷却后以较强的接合力将半导体芯片1安装于电路基板6的规定位置。通过实施该正式压接，本发明中的一系列的安装方法完成。
此外，在本实施方式中，如图10的(b)所示，通过1次安装工序同时进行多个半导体芯片1的压接。特别是在半导体芯片1为微型LED的情况下，1个电路基板6上安装的半导体芯片1达到数万个。该情况下，例如在4K电视用面板的情况下，将3840×2160×3个半导体芯片1排列于1个面板，但是通过将多个半导体芯片1一起转移到1个第2转印基板4b，由头32保持该第2转印基板4b，并统一进行压接，从而能够大幅减少安装所需要的时间。另外，认为一次转移到第2转印基板4b的半导体芯片1的数量具体而言为80×80个、120×120个等。
这里，在本实施方式中，如上述那样，在分离工序之前的压接工序中，只进行至半导体芯片1相对于电路基板6的暂时压接，另外实施正式压接，但是，也可以取而代之，在压接工序中进行半导体芯片1相对于电路基板6的正式压接。该情况下，在分离工序完成的时间点，本发明中的一系列的安装方法完成。此时，使头32的至少与第2转印基板4b接触的面(头32的前端)的热膨胀系数、第2转印基板4b的热膨胀系数和电路基板6的被安装半导体芯片1的面的热膨胀系数成为同等即可。此外，更优选头32的前端、第2转印基板4b、电路基板6的被安装半导体芯片1的面的材料是同一材料。具体而言，在电路基板6的材料是玻璃的情况下，头32的前端的材料和第2转印基板4b的材料与电路基板6同样使用玻璃。此外，在电路基板6的材料是铜的情况下，头32的前端的材料和第2转印基板4b的材料使用SUS304。该情况下，铜的热膨胀系数是16.8ppm，与此相对，SUS304的热膨胀系数是17.3ppm，其差为3％左右。
而且，不仅是头32，还在载置台31设置有加热器34，在实施热压接工序的期间内，对加热器34和加热器35进行控制，使得头32和第2转印基板4b的温度与电路基板6的被安装半导体芯片1的面的温度始终相等。由此，即使在安装工序中电路基板6与头32及第2转印基板4b发生了热膨胀，第2转印基板4b的与半导体芯片1接触的部位和在电路基板6上接合半导体芯片1的突起的部位之间的相对位置也不容易发生变化，能够稳定地进行高精度的安装。
图11是对点亮检查工序和维修工序进行说明的图。
在半导体芯片1是微型LED的情况下，为了确认完成了对电路基板6的安装的半导体芯片1的发光性能，如图11的(a)所示，将电路基板6载置于点亮检查装置41，使全部的半导体芯片1点亮，并检查发光性能。另外，在本发明中，将这样对安装于电路基板6的半导体芯片1的性能进行检查的工序称为安装后检查工序。
如果安装后检查工序(点亮检查)的结果是，如图11的(a)中的右数第2个半导体芯片1那样存在不点亮或亮度低的半导体芯片1，则如图11的(b)所示，对该半导体芯片1照射激光11d并使其烧毁。该激光11d的功率与图6的(b)所示的芯片去除工序中的激光11b的功率同等即可，该工序可以由转印部10来实施。另外，即使存在性能异常的半导体芯片1，如果能够在该半导体芯片1的附近配置新的半导体芯片1，则也可以不烧毁而残留该半导体芯片1。
在这样使半导体芯片1烧毁时，有时连接合材料5也被烧毁，该情况下，如图11的(c)所示涂布接合材料5。然后，如图11的(d)所示，在使半导体芯片1烧毁的部位，安装代替性能异常的半导体芯片1而发挥功能的新的半导体芯片1即维修用半导体芯片。
在本发明中，将这样安装维修用半导体芯片称为维修工序，1次维修所需要的时间是30秒左右。
这里，在电路基板6例如是4K电视用途的电路基板的情况下，使用2488万个半导体芯片1。在该半导体芯片1的不良率是0.1％的情况下，需要进行大约2.5万个的维修。这样，假设在对维修用半导体芯片进行逐个维修的情况下，计算出仅维修就需要200小时，即使安装工序本身通过激光剥离而高速地完成，也由于维修而大幅影响生产性。
与此相对，在本发明的安装方法中具有检查工序。而且，仅将通过该检查工序判断为正常的半导体芯片1、即检查工序中的良品率100％的半导体芯片1配置于第2转印基板4b，并将其安装于电路基板6。其结果是，在点亮检查中点亮不良芯片相比于不进行检查工序而安装的情况变得格外少，能够大幅减少在安装后需要维修的半导体芯片1的数量，能够提高电路基板6的生产性。
假设在上述的4K电视的事例中通过设置检查工序而使点亮不良率成为100分之1，则维修所需要的时间为大约2小时，能够缩短接近200小时。与现有的安装方法相比，在本发明的安装方法中，虽然追加了检查工序，但是如上面所述，检查工序所需要的时间是30分钟左右，因此，通过使用本发明的安装方法，能够大幅缩短时间而提供正常点亮率为100％的电路基板6。
此外，在进一步维修时进一步利用本发明的安装方法，如图12所示，根据电路基板6上的多个维修位置，从第1转印基板4a选择性地使半导体芯片1转印到第2转印基板4b，使用该第2转印基板4b同时实施多点的维修，由此能够进一步缩短维修所需要的时间。
接着，使用图13和图14对本发明的其他实施方式中的转印工序进行说明。
图13是示出第1转印模式的概略图。
在第1转印模式中，将被转印基板设为第1基板w1，转印部10使保持于基板w0的元件1转印于第1基板w1。基板w0可以是使元件1外延生长的生长基板，也可以是1次或多次进行元件1从基板到基板的转印的中间基板。
这里，被转印到第1基板w1的元件1的间距即第1元件间隔d1小于第2元件间隔d2，该第2元件间隔d2是通过后述的第2转印模式被转印到第2基板w2的元件1的间距。进而，优选的是，第1元件间隔d1是切割后在生长基板上形成的元件1的间距，以从生长基板到第1基板w1维持该间距的方式进行元件1的转印。例如，如果20um×40um的尺寸的元件1以短边方向为30um、长边方向为50um的间距形成于生长基板上，则优选维持该间距并从生长基板到第1基板w1进行转印。
在该第1转印模式中，从激光源12以规定的振荡频率f1射出激光L1。该振荡频率f1(Hz)和电流镜15的扫描速度v1(m/s)被设定为，使得所射出的各激光L1能够使规定的元件1进行激光剥离。例如，在图13那样使以间距d1排列的元件1依次激光剥离的情况下，以满足v1/f1＝d1的式子的方式，设定振荡频率f1和扫描速度v1。具体而言，在第1元件间隔d1＝30um(＝0.03mm)的情况下，例如在设定为振荡频率f1＝166kHz、扫描速度v1＝5m/s的情况下，转印部10能够使元件1依次转印。另一方面，在设定为振荡频率f1＝10kHz、扫描速度v1＝300mm/s的情况下，转印部10也能够使元件1依次转印，但是，由于振荡频率f1即成为在规定时间内能够转印的元件1的数量，因此优选尽可能以振荡频率f1高的条件进行转印。
图14示出第2转印模式的概略图。
在第2转印模式中，将通过上述的第1转印模式被转印了元件1的第1基板w1设为转印基板，将第2基板w2设为被转印基板，转印部10使保持于第1基板w1的元件1转印到第2基板w2。
第2基板w2是在本实施方式中在表面形成有布线电路的电视显示器用途的电路基板，通过将元件1转印到布线电路上，作为LED发光元件的元件1能够点亮。
在该第2转印模式中，转印部10使保持于第1基板w1的元件1每隔几个进行转印，由此，第2基板w2上的元件1的间距能够被调节为第2元件间隔d2，该第2元件间隔d2是元件1为了发挥功能而应该在电路基板上配置的间距，即电路基板上的布线电路的间距。例如，转印部10使以第1元件间隔d1＝30um排列于第1基板w1的元件1每隔20个从第1基板w1转印到第2基板w2，由此，第2基板w2中的元件1的间距即第2元件间隔d2成为600um。
另一方面，在如该第2转印模式那样以扩大元件1的间距的方式实施转印的情况下，在基于激光源12的激光L1的振荡频率中可能产生限制。
图15是示出光路控制部(电流镜15)的扫描速度与激光L1的振荡频率之间的关系的图表。在图表上，实线表示激光剥离对象(元件1)的间距为0.03mm的情况，单点划线表示间距为0.60mm的情况。
在转印部10中，电流镜15(光路控制部)的扫描速度有限，假设在扫描速度的最高值为5m/s的情况下，能够使以0.03mm的间距排列的元件1转印的、以该最高速的扫描速度的条件呈脉冲状射出的各激光L1的振荡频率大约为166kHz。
与此相对，在元件1的间距为0.60mm的情况下，即使在扫描速度是最高值的情况下，能够使元件1转印的呈脉冲状射出的各激光L1的振荡频率也停留在大约8.3kHz，假设即使激光源12能够以200kHz的振荡频率射出激光L1，也无法充分发挥其性能，能够在规定时间内转印的元件1的数量变得较少。
于是，在本发明中，使激光源12的振荡频率在第1转印模式和第2转印模式之间不同，并使第1转印模式中的第1元件间隔d1小于第2转印模式中的第2元件间隔d2，在此基础上，控制为第1转印模式中的振荡频率f1高于第2转印模式中的振荡频率f2。
具体而言，在本实施方式中，在第2转印模式中，电流镜15的扫描速度v2被设定为最高速(5m/s)附近，振荡频率f2此时被设定为各激光L1能够以相当于布线电路的间距的第2元件间隔d2(0.60mm)使元件1转印的频率(大约8.3kHz)。
与此相对，在第1转印模式中，电流镜15的扫描速度v1与扫描速度v2相等，被设定为最高速(5m/s)附近，振荡频率f1此时被设定为各激光L1能够以第1元件间隔d1(0.03mm)使元件1转印的频率(大约166kHz)。
由此，根据布线电路的间距的情况，在第2转印模式中第2元件间隔d2比较大，因此转印速度变慢，另一方面，到第2转印模式紧前面的第1转印模式为止，基板上的元件彼此的间隔被设定为比较小，由此，能够设定为比较高的振荡频率而射出激光并进行元件的转印，因此能够在短时间内完成元件向电路基板的转印。
此外，第2转印模式中的激光L1的振荡频率f2是如下频率，即，在以作为光路控制部的电流镜15成为能够控制的最高速度附近的方式使电流镜15进行工作的情况下从激光源12射出的各个激光L1能够以第2元件间隔d2使元件1转印的频率，由此，即使在第2转印模式中也能够尽可能在短时间内进行元件1的转印。
此外，所述第1元件间隔d1与生长基板中的元件1彼此的间隔同等，由此，第1转印模式中的元件1彼此的间隔接近最小限度，能够将第1转印模式中的激光L1的振荡频率f1设定得更高。
通过以上的安装方法、安装装置和转印装置，能够生产性良好地将半导体芯片安装于电路基板。
这里，本发明的安装方法、安装装置和转印装置不限于以上说明的方式，在本发明的范围内也可以是其他方式。例如，在上述的说明中，第1转印工序和第2转印工序在大气压下实施，但是，也可以是，转印部10具有未图示的减压部，从而在减压环境下实施。
此外，在上述的说明中，在转印部中基于激光进行半导体芯片的转印，但是，也可以使用其他的手段。例如，也可以通过将半导体芯片粘贴于粘接片从而进行半导体芯片的转印。
此外，在上述的说明中，在转印部中利用电流镜控制激光的照射位置，但是不限于此，例如也可以利用多面镜等其他公知技术进行控制。此外，也可以不利用反射镜的反射，而仅通过转印基板与被转印基板的相对移动来控制激光的照射位置。
此外，在上述的说明中，通过同一转印部来实施第1转印工序和第2转印工序，但是，也可以分别设置有不同的转印部，并利用各个转印部进行实施。
此外，基于检查部对半导体芯片进行的检查不限于基于图像解析的外观检查、光致发光，例如也可以是使用X射线的检查。
此外，在上述的说明中，将第2基板设为最终搭载于显示器等商品的电路基板，但是不限于此，例如也可以将在电路基板之前的阶段被转印的基板设为第2基板。但是，该情况下，以第2元件间隔被转印的基板包含电路基板在内而成为多个，与此相应地需要转印时间，因此，如上述说明那样，最期望的是，将电路基板设为第2基板，在向该第2基板转印元件之前，在元件的间隔小的状态下进行元件从基板向基板的转印。
此外，在上述的说明中，第1元件间隔是在切割后在生长基板上形成的元件的间距，以从生长基板到第1基板维持该间距的方式进行元件的转印，但是不限于此，也可以在中途的阶段变更间距，最终以规定间隔将元件配置于电路基板即可。
此外，在上述的说明中，在第1转印模式和第2转印模式中扫描速度相同，是电流镜能够控制的最高速，但是不限于此，例如第1转印模式下的扫描速度也可以比第2转印模式下的扫描速度慢。
附图标记说明
1：半导体芯片(元件)；2：载体基板；3a：粘接层；3b：粘接层；4a：第1转印基板；4b：第2转印基板；5：接合材料；6：电路基板；10：转印部；11：激光；11a：激光；11b：激光；11c：激光；11d：激光；12：激光照射部；13：转印基板保持部；14：被转印基板保持部；15：电流镜；16：fθ透镜；20：检查部(波长测定部)；21：摄像头；22：被检查基板保持部；23：激光源；24：波长测定器；30：安装部；31：载置台；32：头；33：双视野光学系统；34：加热器；35：加热器；40：机械手；41：点亮检查装置；100：安装装置；L1：激光；L2：激光；L3：放出光；W0：基板；W1：第1基板；W2：第2基板。

Claims (16)

1.一种安装方法，其特征在于，所述安装方法具有：
第1转印工序，将形成于载体基板的多个半导体芯片向第1转印基板转印；
检查工序，检查被转印到所述第1转印基板的半导体芯片的状态；
第2转印工序，仅将通过所述检查工序判断为正常的半导体芯片从所述第1转印基板向第2转印基板转印；以及
安装工序，对电路基板安装被转印到所述第2转印基板的半导体芯片。
2.根据权利要求1所述的安装方法，其特征在于，
所述安装工序具有：
压接工序，带着所述第2转印基板将半导体芯片向电路基板进行压接；以及
分离工序，对所述第2转印基板和半导体芯片进行分离，
在所述第2转印工序中选择性地进行半导体芯片的转印，使得与应该在所述电路基板上配置半导体芯片的位置相应地将半导体芯片排列于面临所述压接工序的所述第2转印基板。
3.根据权利要求1或2所述的安装方法，其特征在于，
所述第1转印工序和所述第2转印工序是通过激光剥离来进行的，
第1元件间隔小于第2元件间隔，该第1元件间隔是通过所述第1转印工序被转印到所述第1基板的所述半导体芯片彼此的间隔，该第2元件间隔是通过所述第2转印工序被转印到所述第2基板的所述半导体芯片彼此的间隔，
所述第1转印工序中的激光的振荡频率高于所述第2转印工序中的激光的振荡频率。
4.根据权利要求3所述的安装方法，其特征在于，
所述第2转印工序中的激光的振荡频率是如下振荡频率：在针对所述第1基板中的激光照射点的移动速度以成为所述光路控制部能够控制的最高速度附近的方式使所述光路控制部进行工作的情况下，从所述激光源射出的各个激光能够以所述第2元件间隔使所述半导体芯片转印。
5.根据权利要求3或4所述的安装方法，其特征在于，
通过电流镜控制激光的光路。
6.根据权利要求2所述的安装方法，其特征在于，
所述安装方法具有：
安装后检查工序，检查被安装到所述电路基板的半导体芯片的性能；以及
维修工序，将代替所述安装后检查工序的结果是被判断为异常的半导体芯片而发挥功能的维修用半导体芯片追加或置换于所述电路基板，
在所述维修工序中，以与应该在所述电路基板上配置所述维修用半导体芯片的位置相应地排列半导体芯片的方式从所述第1转印基板向所述第2转印基板选择性地转印半导体芯片，带着所述第2转印基板将半导体芯片向电路基板进行压接，从半导体芯片分离所述第2转印基板。
7.根据权利要求1至6中的任意一项所述的安装方法，其特征在于，
在所述检查工序中，通过基于图像解析的外观检查来检查所述第1转印基板上的半导体芯片的状态。
8.根据权利要求1至6中的任意一项所述的安装方法，其特征在于，
在所述检查工序中，通过光致发光来检查所述第1转印基板上的半导体芯片的状态。
9.根据权利要求1至8中的任意一项所述的安装方法，其特征在于，
在所述检查工序与所述第2转印工序之间，还具有从所述第1转印基板去除被判断为异常的半导体芯片的芯片去除工序。
10.一种安装装置，其特征在于，所述安装装置具有：
转印部，其进行多个半导体芯片从载体基板向第1转印基板的转印和芯片从该第1转印基板向第2转印基板的转印；
检查部，其检查被转印到所述第1转印基板的半导体芯片的状态；以及
安装部，其对电路基板安装被转印到所述第2转印基板的半导体芯片，
仅将通过所述检查部的检查被判断为正常的半导体芯片从所述第1转印基板转印到所述第2转印基板。
11.一种转印装置，其特征在于，所述转印装置具有：
激光源，其射出激光，能够控制激光的振荡频率；以及
光路控制部，其控制激光的光路；
所述转印装置通过所述光路控制部控制转印基板中的激光的照射位置，通过激光剥离使保持于该转印基板的多个元件中的任意的该元件转印到被转印基板，
所述转印装置具有：
第1转印模式，将第1基板设为所述被转印基板，使所述元件向该第1基板转印；以及
第2转印模式，将所述第1基板设为所述转印基板，将第2基板设为所述被转印基板，使保持于所述第1基板的所述元件转印到该第2基板，
第1元件间隔小于第2元件间隔，该第1元件间隔是通过所述第1转印模式被转印到所述第1基板的所述元件彼此的间隔，该第2元件间隔是通过所述第2转印模式被转移到所述第2基板的所述元件彼此的间隔，
所述第1转印模式中的激光的振荡频率高于所述第2转印模式中的激光的振荡频率。
12.根据权利要求11所述的转印装置，其特征在于，
所述第2基板是形成有布线电路的电路基板。
13.根据权利要求11或12所述的转印装置，其特征在于，
所述第2转印模式中的激光的振荡频率是如下振荡频率：在针对所述第1基板中的激光照射点的移动速度以成为所述光路控制部能够控制的最高速度附近的方式使所述光路控制部进行工作的情况下，从所述激光源射出的各个激光能够以所述第2元件间隔使所述元件转印。
14.根据权利要求11至13中的任意一项所述的转印装置，其特征在于，
所述光路控制部是电流镜。
15.根据权利要求11至14中的任意一项所述的转印装置，其特征在于，
所述第1元件间隔与生长基板中的所述元件彼此的间隔同等，该生长基板是使所述元件生长的基板。
16.根据权利要求11至15中的任意一项所述的转印装置，其特征在于，
所述转印装置还具有判定各个所述元件的工作性能的性能判定模式，在所述第1转印模式中，仅使在所述性能判定模式中被判定为正常的所述元件向所述第1基板转印。
CN202180022696.6A 2020-03-23 2021-03-12 安装方法、安装装置以及转印装置 Pending CN115335974A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2020051720A JP7463153B2 (ja) 2020-03-23 2020-03-23 実装方法および実装装置
JP2020-051720 2020-03-23
JP2021-012397 2021-01-28
JP2021012397A JP2022115687A (ja) 2021-01-28 2021-01-28 転写装置
PCT/JP2021/010010 WO2021193135A1 (ja) 2020-03-23 2021-03-12 実装方法、実装装置、および転写装置

Publications (1)

Publication Number Publication Date
CN115335974A true CN115335974A (zh) 2022-11-11

Family

ID=77891991

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180022696.6A Pending CN115335974A (zh) 2020-03-23 2021-03-12 安装方法、安装装置以及转印装置

Country Status (4)

Country Link
KR (1) KR20220158219A (zh)
CN (1) CN115335974A (zh)
TW (1) TW202201580A (zh)
WO (1) WO2021193135A1 (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7744770B2 (en) 2004-06-23 2010-06-29 Sony Corporation Device transfer method
US10177016B2 (en) * 2015-08-18 2019-01-08 Goertek Inc. Pre-screening method, manufacturing method, device and electronic apparatus of micro-LED
JP2017098354A (ja) * 2015-11-20 2017-06-01 日東電工株式会社 封止半導体素子および半導体装置の製造方法
TW201917811A (zh) * 2017-06-26 2019-05-01 美商特索羅科學有限公司 發光二極體質量傳遞設備及製造方法
TW201911457A (zh) * 2017-07-26 2019-03-16 優顯科技股份有限公司 用於批量移轉微半導體結構之方法
JP6916104B2 (ja) * 2017-12-22 2021-08-11 東レエンジニアリング株式会社 実装方法および実装装置
JP6916525B2 (ja) * 2018-02-06 2021-08-11 株式会社ブイ・テクノロジー Ｌｅｄディスプレイの製造方法
JP6926018B2 (ja) * 2018-03-28 2021-08-25 東レエンジニアリング株式会社 転写基板ならびにこれを用いた実装方法および画像表示装置の製造方法
JP7429094B2 (ja) * 2018-09-10 2024-02-07 東レエンジニアリング株式会社 実装基板の製造方法および実装基板

Also Published As

Publication number Publication date
TW202201580A (zh) 2022-01-01
KR20220158219A (ko) 2022-11-30
WO2021193135A1 (ja) 2021-09-30

Similar Documents

Publication Publication Date Title
JP6846958B2 (ja) ダイボンディング装置および半導体装置の製造方法
CN111512423B (zh) 安装方法和安装装置
KR20190000582A (ko) 칩 실장장치 및 이를 이용한 칩 실장방법
US11101317B2 (en) Method of manufacturing element array and method of removing specific element
US10984708B1 (en) Manufacture LED displays using temporary carriers
CN107110793B (zh) 基板监视装置及基板监视方法
JP7463153B2 (ja) 実装方法および実装装置
US20210280440A1 (en) Mounting method and mounting device
WO2021117753A1 (ja) 集光レンズの高さ調整方法およびチップ転写方法ならびに集光レンズの高さ調整装置およびチップ転写装置
CN113990790B (zh) 键合系统和键合方法
CN115335974A (zh) 安装方法、安装装置以及转印装置
KR102326855B1 (ko) 반도체 소자 레이저 용접 장치 및 방법
US11167541B2 (en) Apparatus for manufacturing element array and apparatus for removing specific element
JP6916104B2 (ja) 実装方法および実装装置
US11552214B2 (en) Lift-off method and laser processing apparatus
JP2018152375A (ja) ダイボンディング装置および半導体装置の製造方法
JP2010141208A (ja) 半導体レーザチップ又は半導体レーザバーの外観検査装置及び外観検査方法
KR20210019785A (ko) 불량 전자부품 검사방법 및 이를 이용한 레이저 리웍 장치
CN117747491A (zh) 半导体制造装置、剥离单元及半导体器件的制造方法
CN117637584A (zh) 拾取装置
CN116888749A (zh) 转印系统、转印位置决定装置以及转印方法
JP2024045793A (ja) 半導体製造装置、剥離ユニットおよび半導体装置の製造方法
JP2024024567A (ja) 半導体製造装置および半導体装置の製造方法
CN116759329A (zh) 安装装置、检查装置及半导体器件的制造方法
CN117476502A (zh) 安装装置及半导体器件的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination