KR20100091108A - 박막 트랜지스터 및 표시 장치 - Google Patents

박막 트랜지스터 및 표시 장치 Download PDF

Info

Publication number
KR20100091108A
KR20100091108A KR1020100008969A KR20100008969A KR20100091108A KR 20100091108 A KR20100091108 A KR 20100091108A KR 1020100008969 A KR1020100008969 A KR 1020100008969A KR 20100008969 A KR20100008969 A KR 20100008969A KR 20100091108 A KR20100091108 A KR 20100091108A
Authority
KR
South Korea
Prior art keywords
oxide semiconductor
semiconductor layer
layer
drain electrode
source electrode
Prior art date
Application number
KR1020100008969A
Other languages
English (en)
Other versions
KR101651679B1 (ko
Inventor
토시아키 아라이
나리히로 모로사와
카즈히코 토쿠나가
히로시 사가와
키와무 미우라
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20100091108A publication Critical patent/KR20100091108A/ko
Application granted granted Critical
Publication of KR101651679B1 publication Critical patent/KR101651679B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures
    • H10K2102/3023—Direction of light emission
    • H10K2102/3026—Top emission

Abstract

본 발명의 목적은 산화물 반도체층에 산소를 공급하기 쉽고 양호한 트랜지스터 특성을 회복시키는 것이 가능한 박막 트랜지스터를 제공하는 것에 있다. 상기 목적을 달성하기 위한 박막 트랜지스터는 기판상에, 게이트 전극, 게이트 절연막, 채널 영역을 포함하는 산화물 반도체층 및 상기 채널 영역을 덮는 채널 보호층을 차례로 구비하고, 상기 채널 보호층의 양측의 상기 산화물 반도체층상에 소스 전극 및 드레인 전극이 형성되어 있고, 상기 소스 전극 및 상기 드레인 전극의 적어도 한쪽은 상기 산화물 반도체층을 노출시키는 개구부를 갖는다.

Description

박막 트랜지스터 및 표시 장치{THIN FILM TRANSISTOR AND DISPLAY UNIT}
본 발명은 채널로서 산화물 반도체층을 갖는 박막 트랜지스터(TFT; Thin Film Transistor) 및 이것을 구비한 표시 장치에 관한 것이다.
산화 아연 또는 산화 인듐갈륨아연(IGZO) 등의 산화물 반도체는 반도체 디바이스의 활성층으로서 우수한 성질을 나타내고, 근래, TFT, 발광 디바이스, 투명 도전막 등에의 응용을 목표로 하여 개발이 진행되고 있다.
예를 들면, 산화물 반도체를 이용한 TFT는 종래 액정 표시 장치에 사용되고 있는 무정형 실리콘(a-Si:H)을 채널에 사용한 것과 비교하여, 전자 이동도가 크고, 우수한 전기 특성을 갖고 있다. 또한, 실온 부근의 저온에서도 높은 이동도를 기대할 수 있다는 이점도 있다.
한편, 산화물 반도체는 내열성이 충분하지 않고, TFT 제조 프로세스중의 열처리에 의해 산소나 아연 등이 탈리(detaching)하여 격자 결함을 형성하는 것이 알려져 있다. 이 격자 결함은 전기적으로는 얕은 불순물 준위를 형성하고, 산화물 반도체층의 저저항화를 일으킨다. 그 때문에, 게이트 전압을 인가하지 않아도 드레인 전류가 흐르는 노멀리 온 형 즉 디플레이션형의 동작이 되고, 결함 준위의 증대와 함께 임계전압이 작아지고, 리크 전류가 증대한다.
그 때문에, 종래에는 TFT 형성 후에 고온하에서 산소 어닐을 함으로써, 산화물 반도체층중의 산소가 부족하고 있던, 또는 산소가 탈리한 결손 부분에 산소를 공급하고, 특성 회복을 하는 것이 알려져 있다(예를 들면, 특허문헌 1 및 특허문헌 2 참조.)
일본국특개2006-165529호공보 일본국:특개2006-165532호공보
그러나, TFT의 형상이나 사이즈에 의해서는 트랜지스터 특성이 회복되기 어렵다는 문제가 있다.
본 발명은 이러한 문제점을 감안하여 이루어진 것으로, 그 목적은 산화물 반도체층에 산소를 공급하기 쉽고, 양호한 트랜지스터 특성을 회복시키는 것이 가능한 박막 트랜지스터 및 이것을 구비한 표시 장치를 제공하는 것에 있다.
본 발명에 의한 제 1의 박막 트랜지스터는 기판상에, 게이트 전극, 게이트 절연막, 채널 영역을 포함하는 산화물 반도체층 및 채널 영역을 덮는 채널 보호층을 차례로 구비하고, 채널 보호층의 양측의 산화물 반도체층상에 소스 전극 및 드레인 전극이 형성되고, 소스 전극 및 드레인 전극의 적어도 한쪽은 산화물 반도체층을 노출시키는 개구부를 갖는 것이다.
본 발명에 의한 제 2의 박막 트랜지스터는 기판상에, 게이트 전극, 게이트 절연막, 채널 영역을 포함하는 산화물 반도체층 및 채널 영역을 덮는 채널 보호층을 차례로 구비하고, 채널 보호층의 양측의 산화물 반도체층상에 소스 전극 및 드레인 전극이 형성되고, 소스 전극 및 드레인 전극은 산화물 반도체층을 노출시키는 홈에 의해, 채널 폭방향으로 분할되어 있는 것이다. 여기서 채널 폭방향이란, 소스 전극 및 드레인 전극의 대향하는 방향에 직교하는 방향(통상은 길이 방향)의 폭을 말한다.
본 발명에 의한 제 3의 박막 트랜지스터는 기판상에, 게이트 전극, 게이트 절연막, 채널 영역을 포함하는 산화물 반도체층 및 채널 영역을 덮는 채널 보호층을 차례로 구비하고, 채널 보호층의 양측의 산화물 반도체층상에 소스 전극 및 드레인 전극이 형성되어 있고, 소스 전극 및 드레인 전극의 적어도 한쪽의 채널 보호층에 겹쳐지는 변에 대향하는 변에 따라, 산화물 반도체층이 소스 전극 또는 드레인 전극의 단(end)부터 노출하여 있는 돌출 영역이 마련되어 있는 것이다.
본 발명에 의한 제 1 내지 제 3의 표시 장치는 박막 트랜지스터 및 표시 소자를 구비한 것으로서, 박막 트랜지스터가, 상기 본 발명의 제 1 내지 제 3의 박막 트랜지스터에 의해 각각 구성된 것이다.
본 발명의 제 1의 박막 트랜지스터에서는 소스 전극 및 드레인 전극의 적어도 한쪽에, 산화물 반도체층을 노출시키는 개구부가 마련되어 있기 때문에, 박막 트랜지스터의 형성 후에 고온하에서 산소 어닐을 한 경우, 이 개구부로부터, 산화물 반도체층중의 산소가 부족하고 있던, 또는 산소가 탈리한 결손 부분에 산소가 공급되기 쉬워진다.
본 발명의 제 2의 박막 트랜지스터에서는 소스 전극 및 드레인 전극이, 산화물 반도체층을 노출시키는 홈에 의해, 채널 폭방향으로 분할되어 있기 때문에, 박막 트랜지스터의 형성 후에 고온하에서 산소 어닐을 한 경우, 이 홈으로부터, 산화물 반도체층중의 산소가 부족하고 있던, 또는 산소가 탈리한 결손 부분에 산소가 공급되기 쉬워진다.
본 발명의 제 3의 박막 트랜지스터에서는 소스 전극 및 드레인 전극의 적어도 한쪽의 채널 보호층에 겹쳐지는 변에 대향하는 변에 따라, 산화물 반도체층이 소스 전극 또는 드레인 전극의 단부터 노출하여 있는 돌출 영역이 마련되어 있기 때문에, 박막 트랜지스터의 형성 후에 고온하에서 산소 어닐을 한 경우, 이 돌출 영역부터, 산화물 반도체층중의 산소가 부족하고 있던, 또는 산소가 탈리한 결손 부분에 산소가 공급되기 쉬워진다.
본 발명의 제 1 내지 제 3의 표시 장치에서는 상기 본 발명에 의한 제 1 내지 제 3의 박막 트랜지스터를 각각 구비하고 있기 때문에, 박막 트랜지스터의 산화물 반도체층의 저저항화가 억제되어 있다. 따라서, 리크 전류가 억제되고, 휘도가 높은 밝은 표시가 가능해진다.
본 발명의 제 1의 박막 트랜지스터에 의하면, 소스 전극 및 드레인 전극의 적어도 한쪽에, 산화물 반도체층을 노출시키는 개구부를 마련하도록 하였기 때문에, 이 개구부로부터, 산화물 반도체층에 산소를 공급하기 쉽게 할 수가 있고, 양호한 트랜지스터 특성을 회복시키는 것이 가능해진다.
본 발명의 제 2의 박막 트랜지스터에서는 소스 전극 및 드레인 전극을, 산화물 반도체층을 노출시키는 홈에 의해, 채널 폭방향으로 분할하도록 하였기 때문에, 이 홈으로부터, 산화물 반도체층에 산소를 공급하기 쉽게 할 수가 있고, 양호한 트랜지스터 특성을 회복시키는 것이 가능해진다.
본 발명의 제 3의 박막 트랜지스터에서는 소스 전극 및 드레인 전극의 적어도 한쪽의 채널 보호층에 겹쳐지는 변에 대향하는 변에 따라, 산화물 반도체층이 소스 전극 또는 드레인 전극의 단부터 노출하여 있는 돌출 영역을 마련하도록 하였기 때문에, 이 돌출 영역부터, 산화물 반도체층에 산소를 공급하기 쉽게 할 수가 있고, 양호한 트랜지스터 특성을 회복시키는 것이 가능해진다.
본 발명의 제 1 내지 제 3의 표시 장치에서는 상기 본 발명에 의한 제 1 내지 제 3의 박막 트랜지스터를 각각 구비하도록 하였기 때문에, 박막 트랜지스터의 산화물 반도체층의 저저항화를 억제하여 리크 전류를 억제할 수 있고, 휘도가 높은 밝은 표시가 가능해진다.
도 1은 본 발명의 제 1의 실시의 형태에 관한 표시 장치의 구성을 도시하는 도면.
도 2는 도 1에 도시한 화소 구동 회로의 한 예를 도시하는 등가 회로도.
도 3은 도 2에 도시한 TFT의 구성을 도시하는 평면도.
도 4는 도 3의 Ⅳ-Ⅳ선에서의 단면도.
도 5는 도 1에 도시한 표시 영역의 구성을 도시하는 단면도.
도 6은 도 1에 도시한 표시 장치의 제조 방법을 공정순으로 도시하는 단면도.
도 7은 도 3에 도시한 TFT의 특성을 설명하기 위한 도면.
도 8은 변형례 1-1에 관한 TFT의 구성을 도시하는 평면도.
도 9는 도 8에 도시한 TFT의 구성을 도시하는 단면도.
도 10은 도 8에 도시한 TFT를 이용한 화소 회로의 구성을 도시하는 평면도.
도 11은 변형례 1-2에 관한 TFT의 구성을 도시하는 평면도.
도 12는 도 11에 도시한 TFT의 구성을 도시하는 단면도.
도 13은 도 11에 도시한 TFT를 이용한 화소 회로의 구성을 도시하는 평면도.
도 14는 변형례 1-3에 관한 TFT의 구성을 도시하는 평면도.
도 15는 도 14에 도시한 TFT의 구성을 도시하는 단면도.
도 16은 도 14에 도시한 TFT의 변형례를 도시하는 평면도.
도 17은 도 14에 도시한 TFT를 이용한 화소 회로의 구성을 도시하는 평면도.
도 18은 변형례 1-4에 관한 화소 회로의 구성을 도시하는 평면도.
도 19는 도 18에 도시한 구동 트랜지스터의 구성을 확대하여 도시하는 평면도.
도 20은 변형례 1-5에 관한 화소 회로의 구성을 도시하는 평면도.
도 21은 도 20에 도시한 구동 트랜지스터 및 보존 용량의 구성을 도시하는 단면도.
도 22는 본 발명의 제 2의 실시의 형태에 관한 TFT의 구성을 도시하는 평면도.
도 23은 도 22의 XXⅢ-XXⅢ선에서의 단면도.
도 24는 표 1에서 W=20㎛, L=10㎛인 경우의 산소 전송 거리를 설명하기 위한 평면도.
도 25는 표 1에서 W=50㎛, L=10㎛인 경우의 산소 전송 거리를 설명하기 위한 평면도.
도 26은 표 1에서 W=20㎛, L=20㎛인 경우(양호), 및 W=20㎛, L=20㎛인 경우(도전체 동작)의 각각의 트랜지스터 특성을 도시하는 도면.
도 27은 본 발명의 제 3의 실시의 형태에 관한 TFT의 구성을 도시하는 평면도.
도 28은 변형례 3-1에 관한 TFT의 구성을 도시하는 평면도.
도 29는 도 28에 도시한 TFT의 구성을 도시하는 단면도.
도 30은 변형례 3-2에 관한 화소 회로의 구성을 도시하는 평면도.
도 31은 도 30에 도시한 샘플링용 트랜지스터의 구성을 도시하는 단면도.
도 32는 변형례 3-3에 관한 화소 회로의 구성을 도시하는 평면도.
도 33은 도 32에 도시한 샘플링용 트랜지스터의 구성을 도시하는 단면도.
도 34는 상기 실시의 형태의 표시 장치를 포함하는 모듈의 개략 구성을 도시하는 평면도.
도 35는 상기 실시의 형태의 표시 장치의 적용례 1의 외관을 도시하는 사시도.
도 36(A)는 적용례 2의 표측에서 본 외관을 도시하는 사시도, (B)는 이측에서 본 외관을 도시하는 사시도.
도 37은 적용례 3의 외관을 도시하는 사시도.
도 38은 적용례 4의 외관을 도시하는 사시도.
도 39(A)는 적용례 5의 연 상태의 정면도, (B)는 그 측면도, (C)는 닫은 상태의 정면도, (D)는 좌측면도, (E)는 우측면도, (F)는 상면도, (G)는 하면도.
이하, 본 발명의 실시의 형태에 관해 도면을 참조하여 상세히 설명한다. 또한, 설명은 이하의 순서로 행한다.
1. 제 1의 실시의 형태(소스 전극 및 드레인 전극에 개구부를 마련한 예)
2. 제 2의 실시의 형태(소스 전극 및 드레인 전극을 홈에 의해 분할한 예)
3. 제 3의 실시의 형태(소스 전극 및 드레인 전극의 외측에 돌출 영역을 마련한 예)
(제 1의 실시의 형태)
도 1은 본 발명의 제 1의 실시의 형태에 관한 표시 장치의 구성을 도시하는 것이다. 이 표시 장치는 극박형의 유기 발광 컬러 디스플레이 장치 등으로서 이용되는 것이고, 예를 들면, 후술하는 TFT 기판(1)에, 표시 소자로서 후술하는 복수의 유기 발광 소자(10R, 10G, 10B)로 이루어지는 화소(PXLC)가 매트릭스형상으로 배치되어 이루어지는 표시 영역(110)이 형성됨과 함께, 이 표시 영역(110)의 주변에, 신호부인 수평 셀렉터(HSEL)(121)와, 스캐너부인 라이트 스캐너(WSCN)(131) 및 전원 스캐너(DSCN)(132)가 형성된 것이다.
표시 영역(110)에서, 열방향으로는 신호선(DTL 101 내지 10n)이 배치되고, 행방향으로는 주사선(WSL 101 내지 10m) 및 전원 라인(DSL101 내지 10m)이 배치되어 있다. 각 신호선(DTL)과 각 주사선(WSL)의 교차점에, 유기 발광 소자(PXLC(10R, 10G, 10B의 어느 하나(서브 화소))를 포함하는 화소 회로)(140)가 마련되어 있다. 각 신호선(DTL)은 수평 셀렉터(121)에 접속되고, 이 수평 셀렉터(121)로부터 신호선(DTL)에 영상 신호가 공급된다. 각 주사선(WSL)은 라이트 스캐너(131)에 접속되어 있다. 각 전원 라인(DSL)은 전원 라인 스캐너(132)에 접속되어 있다.
도 2는 화소 회로(140)의 한 예를 도시한 것이다. 화소 회로(140)는 샘플링용 트랜지스터(3A) 및 구동용 트랜지스터(3B)와, 보존 용량(3C)과, 유기 발광 소자(PXLC)로 이루어지는 발광 소자(3D)를 갖는 액티브형의 구동 회로이다. 샘플링용 트랜지스터(3A)는 그 게이트가 대응하는 주사선(WSL 101)에 접속되고, 그 소스 및 드레인의 한쪽이 대응하는 신호선(DTL 101)에 접속되고, 다른쪽이 구동용 트랜지스터(3B)의 게이트(g)에 접속되어 있다. 구동용 트랜지스터(3B)는 그 드레인(d)이 대응하는 전원선(DSL 101)에 접속되고, 소스(s)가 발광 소자(3D)의 애노드에 접속되어 있다. 발광 소자(3D)의 캐소드는 접지 배선(3H)에 접속되어 있다. 또한, 이 접지 배선(3H)은 모든 화소(PXLC)에 대해 공통으로 배선되어 있다. 보존 용량(3C)은 구동용 트랜지스터(3B)의 소스(s)와 게이트(g)의 사이에 접속되어 있다.
샘플링 트랜지스터(3A)는 주사선(WSL 101)으로부터 공급되는 제어 신호에 응하여 도통하고, 신호선(DTL 101)으로부터 공급되는 영상 신호의 신호 전위를 샘플링하여 보존 용량(3C)에 보존하는 것이다. 구동용 트랜지스터(3B)는 제 1 전위에 있는 전원선(DSL 101)으로부터 전류의 공급을 받고, 보존 용량(3C)에 보존된 신호 전위에 응하여 구동 전류를 발광 소자(3D)에 공급하는 것이다. 발광 소자(3D)는 공급된 구동 전류에 의해, 영상 신호의 신호 전위에 응한 휘도로 발광하도록 되어 있다.
도 3은 도 2에 도시한 샘플링용 트랜지스터(3A) 및 구동용 트랜지스터(3B)를 구성하는 TFT(20)의 평면 구성을 도시한 것이고, 도 4는 도 3의 Ⅳ-Ⅳ선에서의 단면 구성을 도시한 것이다. TFT(20)는 예를 들면, 기판(10)상에, 게이트 전극(21), 게이트 절연막(22), 산화물 반도체층(23), 채널 보호층(24), 소스 전극(25S) 및 드레인 전극(25D), 및 패시베이션막(26)을 차례로 갖는 산화물 반도체 트랜지스터이다. 여기서 산화물 반도체란, 아연, 인듐, 갈륨, 주석 또는 그들의 혼합물의 산화물을 말하고, 우수한 반도체 특성을 나타내는 것이 알려져 있다.
게이트 전극(21)은 TFT(20)에 인가된 게이트 전압에 의해 산화물 반도체층(23) 중의 전자 밀도를 제어한 것이고, 예를 들면, 두께가 50nm의 몰리브덴(Mo)층과, 두께가 400nm의 알루미늄(Al)층 또는 알루미늄 합금층과의 이층 구조를 갖고 있다. 알루미늄 합금층으로서는 예를 들면 알루미늄-네오 짐 합금층을 들 수 있다.
게이트 절연막(22)은 예를 들면, 두께가 400nm 정도이고, 실리콘 산화막, 실리콘 질화막, 실리콘산 질화막 또는 산화 알루미늄막, 또는 이들의 적층막에 의해 구성되어 있다.
산화물 반도체층(23)은 예를 들면, 두께가 20nm 이상 100nm 이하이고, 산화 인듐갈륨아연(IGZO)에 의해 구성되어 있다.
채널 보호층(24)은 산화물 반도체 박막층(23)으로부터의 산소의 탈리가 적고, 또한 수소의 공급이 적은 것이 바람직하고, 예를 들면, 두께가 200nm 정도이고, 실리콘 산화막, 실리콘 질화막, 실리콘산 질화막 또는 산화 알루미늄막, 또는 이들의 적층막에 의해 구성되어 있다.
소스 전극(25S) 및 드레인 전극(25D)은 채널 보호층(24)의 양측의 산화물 반도체층(23)상에 형성되어 있다. 또한, 산화물 반도체층(23) 중에서 소스 전극(25S)과 드레인 전극(25D) 사이의 영역에 대응하는 부분이 채널 영역(23A)이 되어 있고, 이 채널 영역(23A)은 채널 보호층(24)으로 덮이여 있다. 또한, 산화물 반도체층(23)의 채널 폭방향의 양단은 채널 보호층(24), 소스 전극(25S) 및 드레인 전극(25D)의 어느 것에도 덮히지 않는 노출 부분(23B)으로 되어 있다.
소스 전극(25S) 및 드레인 전극(25D)은 산화물 반도체층(23)을 노출시키는 개구부(27)를 갖고 있다. 이로써, 이 TFT(20)에서는 산화물 반도체층(23)에 산소를 공급하기 쉽고, 양호한 트랜지스터 특성을 회복시킬 수 있도록 되어 있다.
또한, 개구부(27)는 소스 전극(25S) 또는 드레인 전극(25D)의 어느 한쪽에 마련되어 있어도 좋다. 또한, 개구부(27)의 치수, 형상 및 개수 등은 특히 한정되지 않지만, 예를 들면 5㎛×5㎛의 것을 편측 4개소에 배치할 수 있다.
소스 전극(25S) 및 드레인 전극(25D)은 예를 들면, 알루미늄, 구리, 은 또는 몰리브덴을 주성분으로 하는 금속층을 포함하고, 이 금속층의 단층막, 또는 이 금속층과, 티탄, 바나듐, 니오브, 탄탈, 크롬, 텅스텐, 니켈, 아연 또는 인듐을 주성분으로 하는 금속층 또는 금속 화합물층과의 적층막에 의해 구성되어 있는 것이 바람직하다.
특히, 소스 전극(25S) 및 드레인 전극(25D)은 알루미늄 또는 구리를 주성분으로 하는 금속층을 포함하는 것이 바람직하다. 배선을 저저항화할 수 있기 때문이다. 알루미늄을 주성분으로 하는 금속으로서는 예를 들면, 알루미늄, 알루미늄-네오디뮴 합금, 실리콘을 포함하는 알루미늄을 들 수 있다.
또한, 소스 전극(25S) 및 드레인 전극(25D)의 산화물 반도체층(23)과 접하는 층은 산화물 반도체층(23)으로부터 산소를 탈리시키지 않는 금속, 또는 산화물 반도체층(23)으로부터 산소를 탈리시키지 않는 금속 화합물에 의해 구성되어 있는 것이 바람직하다. TFT(20)의 전기 특성을 변화시켜 버릴 우려가 작기 때문이다. 구체적으로는 소스 전극(25S) 및 드레인 전극(25D)의 산화물 반도체층(23)과 접하는 층은 몰리브덴, 몰리브덴 또는 티탄의 산화물, 질화물 또는 산질화물, 알루미늄 질화물, 또는 구리 산화물에 의해 구성되어 있는 것이 바람직하다.
또는 소스 전극(25S) 및 드레인 전극(25D)의 최상층은 티탄, 티탄의 산화물, 질화물 또는 산질화물에 의해 구성되어 있는 것이 바람직하다.
이와 같은 소스 전극(25S) 및 드레인 전극(25D)의 구체적인 구성례로서는 예를 들면, 산화물 반도체층(23)의 측부터, 두께가 50nm의 몰리브덴층(25A), 두께가 500nm의 알루미늄층(25B) 및 두께가 50nm의 티탄층(25C)의 적층막이 바람직하다. 그 이유는 이하와 같다. 후술하는 유기 발광 소자(10R, 10G, 10B)의 애노드(51)를 알루미늄을 주성분으로 하는 금속에 의해 구성한 경우, 애노드(51)를 인산·질산, 아세트산 등을 포함하는 혼합액을 이용하여 웨트 에칭할 필요가 있다. 그 때, 최상층인 티탄층(25C)는 에칭 레이트가 매우 낮기 때문에, 기판(10)측에 남길 수 있다. 그 결과, 후술하는 유기 발광 소자(10R, 10G, 10B)의 캐소드(55)와, 기판(10)측의 티탄층(25C)을 접속하는 것이 가능해진다.
또는 소스 전극(25S) 및 드레인 전극(25D)의 산화물 반도체층(23)과 접하는 층은 금속 산화물 또는 금속 질화물에 의해 구성되어 있는 것도 바람직하다. 금속 산화물로서는 산화 티탄, 산화 니오브, 산화 아연, 산화 주석, ITO(인듐·주석 복합 산화물) 등을 들 수 있다. 금속 질화물로서는 질화 티탄, 질화 탄탈 등을 들 수 있다.
패시베이션막(26)은 예를 들면, 두께가 300nm 정도이고, 실리콘 산화막, 실리콘 질화막, 실리콘산 질화막 또는 산화 알루미늄막, 또는 이들의 적층막에 의해 구성되어 있다.
도 5는 표시 영역(110)의 단면 구성을 도시한 것이다. 표시 영역(110)에는 적색의 광을 발생하는 유기 발광 소자(10R)와, 녹색의 광을 발생하는 유기 발광 소자(10G)와, 청색의 광을 발생하는 유기 발광 소자(10B)가, 차례로 전체로서 매트릭스형상으로 형성되어 있다. 또한, 유기 발광 소자(10R, 10G, 10B)는 꼬리표형의 평면 형상을 가지며, 이웃하는 유기 발광 소자(10R, 10G, 10B)의 조합이 하나의 화소(픽셀)를 구성하고 있다.
유기 발광 소자(10R, 10G, 10B)는 각각, TFT 기판(1)상에, 평탄화 절연막(51)을 사이에 두고, 애노드(양극)52, 전극간 절연막(53), 후술하는 발광층을 포함하는 유기층(54), 및 캐소드(음극)(55)가 이 순서로 적층된 구성을 갖고 있다.
이와 같은 유기 발광 소자(10R, 10G, 10B)는 필요에 응하여, 질화 규소(SiN) 또는 산화 규소 등(SiO)의 보호막(56)에 의해 피복되고, 또한 이 보호막(56)상에, 열경화형 수지 또는 자외선 경화형 수지 등의 접착층(60)을 사이에 두고 유리 등으로 이루어지는 밀봉용 기판(71)이 전면에 걸쳐서 접합됨에 의해 밀봉되어 있다. 밀봉용 기판(71)에는 필요에 응하여 컬러 필터(72) 및 블랙 매트릭스로서의 광 차폐막(도시 생략)이 마련되어 있어도 좋다.
평탄화 절연막(51)은 상술한 TFT(20)로 이루어지는 샘플링용 트랜지스터(3A) 및 구동용 트랜지스터(3B)를 포함하는 화소 구동 회로(140)가 형성된 TFT 기판(1)의 표면을 평탄화하기 위한 것이다. 평탄화 절연막(51)은 미세한 접속 구멍(51A)이 형성되기 때문에 패턴 정밀도가 좋은 재료에 의해 구성되어 있는 것이 바람직하다. 평탄화 절연막(51)의 구성 재료로서는 예를 들면, 폴리이미드 등의 유기 재료, 또는 산화 실리콘 등(SiO2)의 무기 재료를 들 수 있다. 도 2에 도시한 구동 트랜지스터(3B)는 평탄화 절연막(51)에 마련된 접속 구멍(51A)를 통하여 애노드(52)에 전기적으로 접속되어 있다.
애노드(52)는 유기 발광 소자(10R, 10G, 10B)의 각각에 대응하여 형성되어 있다. 또한, 애노드(52)는 발광층에서 발생한 광을 반사시키는 반사 전극으로서의 기능을 갖고 있고, 가능한 한 높은 반사율을 갖도록 하는 것이 발광 효율을 높이는데 바람직하다. 애노드(52)는 예를 들면, 두께가 100nm 이상 1000nm 이하이고, 은(Ag), 알루미늄(Al), 크롬(Cr), 티탄(Ti), 철(Fe), 코발트(Co), 니켈(Ni), 몰리브덴(Mo), 구리(Cu), 탄탈(Ta), 텅스텐(W), 백금(Pt) 또는 금(Au) 등의 금속 원소의 단체 또는 합금에 의해 구성되어 있다.
전극간 절연막(53)은 애노드(52)와 캐소드(55)의 절연성을 확보함과 함께 발광 영역을 정확하게 소망하는 형상으로 하기 위한 것이고, 예를 들면, 폴리이미드 등의 유기 재료, 또는 산화 실리콘(SiO2) 등의 무기 절연 재료에 의해 구성되어 있다. 전극간 절연막(53)은 애노드(52)의 발광 영역에 대응하여 개구부를 갖고 있다. 또한, 유기층(54) 및 캐소드(55)는 발광 영역뿐만 아니라 전극간 절연막(53)의 양에도 연속하여 마련되어 있어도 좋지만, 발광이 생기는 것은 전극간 절연막(53)의 개구부뿐이다.
유기층(54)은 예를 들면, 애노드(52)의 측부터 차례로, 정공 주입층, 정공 수송층, 발광층 및 전자 수송층(모두 도시 생략)을 적층한 구성을 갖지만, 이들중 발광층 이외의 층은 필요에 응하여 마련하면 좋다. 또한, 유기층(54)은 유기 발광 소자(10R, 10G, 10B)의 발광색에 의해 각각 구성이 달라도 좋다. 정공 주입층은 정공 주입 효율을 높이기 위한 것임과 함께, 리크를 방지하기 위한 버퍼층이다. 정공 수송층은 발광층에의 정공 수송 효율을 높이기 위한 것이다. 발광층은 전계를 걸음에 의해 전자와 정공의 재결합이 일어나, 광을 발생하는 것이다. 전자 수송층은 발광층에의 전자 수송 효율을 높이기 위한 것이다. 또한, 유기층(54)의 구성 재료는 일반적인 저분자 또는 고분자 유기 재료이면 좋고, 특히 한정되지 않는다.
캐소드(55)는 예를 들면, 두께가 5nm 이상 50nm 이하이고, 알루미늄(Al), 마그네슘(Mg), 칼슘(Ca), 나트륨(Na) 등의 금속 원소의 단체 또는 합금에 의해 구성되어 있다. 그 중에서도, 마그네슘과 은의 합금(MgAg 합금), 또는 알루미늄(Al)과 리튬(Li)의 합금(AlLi 합금)이 바람직하다. 또한, 캐소드(55)는 ITO 또는 IZO(인듐·아연 복합 산화물)에 의해 구성되어 있어도 좋다.
이 표시 장치는 예를 들면 다음과 같이 하여 제조할 수 있다.
(TFT 기판(1)을 형성하는 공정)
우선, 도 6(A)에 도시한 바와 같이, 유리로 이루어지는 기판(10)상에, 예를 들면 스퍼터링법에 의해, 상술한 두께 및 재료로 이루어지는 금속층을 형성하고, 이 금속층에 대해 포토 리소그래피 및 에칭을 행함에 의해, 게이트 전극(21)을 형성한다.
뒤이어, 도 6(B)에 도시한 바와 같이, 기판(10)의 전면에, 예를 들면 플라즈마 CVD(Chemical Vapor Deposition ; 화학 기상 성장)법에 의해, 상술한 두께 및 재료로 이루어지는 게이트 절연막(22)을 형성한다.
계속해서, 마찬가지로 도 6(B)에 도시한 바와 같이, 스퍼터링법에 의해, 상술한 두께 및 재료로 이루어지는 산화물 반도체층(23)을 형성한다. 구체적으로는 산화물 반도체층(23)을 산화 인듐갈륨아연(IGZO)에 의해 구성하는 경우, 예를 들면, IGZO의 세라믹을 타겟으로 한 DC 스퍼터법을 이용하여, 아르곤(Ar)과 산소(O2)의 혼합 가스에 의한 플라즈마 방전에 의해 기판(10)상에 IGZO막을 형성한다. 또한, 플라즈마 방전 전에 진공 용기 내의 진공도가 1×10-4Pa 이하가 될 때까지 배기한 후, 아르곤과 산소의 혼합 가스를 도입한다. 또한, 산화물 반도체층(23)을 산화 아연에 의해 구성하는 경우, 산화 아연의 세라믹을 타겟으로 한 RF 스퍼터법, 또는 아연의 금속 타겟을 이용하여 아르곤 및 산소를 포함하는 가스 분위기중에서 DC 스퍼터법을 이용하여, 산화 아연막을 형성한다.
그 후, 도 6(C)에 도시한 바와 같이, 포토 리소그래피 및 에칭에 의해, 산화물 반도체층(23)을 소정의 형상으로 성형한다. 계속해서, 마찬가지로 도 6(C)에 도시한 바와 같이, 예를 들면 플라즈마 CVD법에 의해, 상술한 두께 및 재료로 이루어지는 채널 보호층(24)을 형성하고, 포토 리소그래피 및 에칭에 의해 소정의 형상으로 성형한다.
채널 보호층(24)을 형성한 후, 예를 들면 스퍼터링법에 의해, 두께가 50nm의 몰리브덴층(25A), 두께가 50nm의 알루미늄층(25B) 및 두께가 50nm의 티탄층(25C)을 형성한다. 계속해서, 예를 들면 염소계의 가스를 이용한 드라이 에칭에 의해 티탄층(25C)을 에칭한 후, 예를 들면 인산, 질산, 아세트산을 포함하는 혼합액을 이용한 웨트 에칭에 의해, 알루미늄층(25B) 및 몰리브덴층(25A)을 에칭한다. 이로써, 도 6(D)에 도시한 바와 같이, 개구부(27)를 갖는 소스 전극(25S) 및 드레인 전극(25D)을 형성한다.
소스 전극(25S) 및 드레인 전극(25D)을 형성한 후, 고온하에서 산소 어닐을 함에 의해, 산화물 반도체층(23) 중의 산소가 부족하고 있던, 또는 산소가 탈리한 결손 부분에 산소를 공급하고, 특성 회복을 한다. 어닐 조건으로서는 예를 들면, 질소 농도 60％이고 산소 농도 40％의 분위기중에서 300℃ 1시간으로 할 수 있다. 여기서는 소스 전극(25S) 및 드레인 전극(25D)에 개구부(27)가 마련되고, 이 개구부(27) 내에 산화물 반도체층(23)이 노출하고 있기 때문에, 이 개구부(27)로부터, 산화물 반도체층(23) 중의 산소의 결손 부분에 산소가 공급되기 쉬워진다. 또한, 산화물 반도체층(23)의 노출 부분(23B)으로부터도, 산화물 반도체층(23)에 산소가 공급된다.
그 후, 예를 들면 원자층 성막법 또는 스퍼터링법에 의해, 상술한 두께 및 재료로 이루어지는 패시베이션막(26)을 형성한다. 이상에 의해, 도 3 및 도 4에 도시한 TFT(20)를 갖는 TFT 기판(1)이 형성된다.
또한, 이 제조 방법에 의해, 소스 전극(25S) 및 드레인 전극(25D)을, 두께가 50nm의 몰리브덴층(25A), 두께가 500nm의 알루미늄층(25B) 및 두께가 50nm의 티탄층(25C)의 적층막으로 하고, 상술한 어닐 조건으로 어닐하여 TFT(20)를 실제로 제작하고, 얻어진 TFT(20)에 대해 전달 특성을 조사하여 본 바, 도 7(A)에 도시한 바와 같이, 온·오프비가 충분히 확보된 트랜지스터 특성을 얻을 수가 있었다.
한편, 몰리브덴층(25A)에 대신하여 티탄층을 이용하고, 상기한 바와 마찬가지로 하여 TFT를 제작하고, 얻어진 TFT에 대해 전달 특성을 조사하여 본 바, 도 7(B)에 도시한 바와 같이, 충분히 온·오프비가 확보된 트랜지스터 특성을 얻을 수는 없었다.
그 이유는 이하와 같이 생각된다. 소스 전극(25S) 및 드레인 전극(25D)을 티탄, 알루미늄 및 티탄의 3층막으로 한 경우, 티탄을 웨트 에칭하는 것은 곤란하기 때문에, 드라이 에칭을 이용하는 것이 일반적이다. 양호한 TFT 특성을 얻기 위해서는 산화물 반도체층(23)의 두께를 50nm 정도로 할 필요가 있지만, 드라이 에칭을 이용한 경우에는 소스 전극(25S) 및 드레인 전극(25D)을 구성하는 금속재료와, 산화물 반도체와의 선택비를 높게 하는 것이 곤란하기 때문에, 소스 전극(25S) 및 드레인 전극(25D)을 에칭할 때에 산화물 반도체층(23)이 소실하여 버린다. 그 때문에, 개구부(27) 안에 산화물 반도체층(23)이 노출하지 않고, 산소 어닐을 하여도 산화물 반도체층(23) 중에 산소를 공급하는 것이 어려워진다.
(유기 발광 소자(10R, 10G, 10B)를 형성하는 공정)
TFT 기판(1)을 형성한 후, TFT 기판(1)의 전면에 감광성 수지를 도포하고, 노광 및 현상함에 의해, 평탄화 절연막(51) 및 접속 구멍(51A)을 형성하고, 소성한다. 뒤이어, 예를 들면 직류 스퍼터링에 의해, 상술한 재료로 이루어지는 애노드(52)를 성막하고, 예를 들면 리소그래피 기술을 이용하여 선택적으로 에칭하여, 소정의 형상으로 패터닝한다. 계속해서, 예를 들면 CVD법에 의해 상술한 두께 및 재료로 이루어지는 전극간 절연막(53)을 형성하고, 예를 들면 리소그래피 기술을 이용하여 개구부를 형성한다. 그 후, 예를 들면 증착법에 의해, 상술한 재료로 이루어지는 유기층(54) 및 캐소드(55)를 순차적으로 성막하고, 유기 발광 소자(10R, 10G, 10B)를 형성한다. 계속해서, 유기 발광 소자(10R, 10G, 10B)를, 상술한 재료로 이루어지는 보호막(56)으로 덮는다.
그 후, 보호막(56)의 위에, 접착층(60)을 형성한다. 그 후, 컬러 필터(72)가 마련되고, 상술한 재료로 이루어지는 밀봉용 기판(71)을 준비하고, TFT 기판(1)과 밀봉용 기판(71)을 접착층(60)을 사이에 두고 접합한다. 이상에 의해, 도 5에 도시한 표시 장치가 완성된다.
이 표시 장치에서는 주사선(WSL)으로부터 공급되는 제어 신호에 응하여 샘플링용 트랜지스터(3A)가 도통하고, 신호선(DTL)으로부터 공급되는 영상 신호의 신호 전위가 샘플링되여 보존 용량(3C)에 보존된다. 또한, 제 1 전위에 있는 전원선(DSL)으로부터 구동용 트랜지스터(3B)에 전류가 공급되고, 보존 용량(3C)에 보존된 신호 전위에 응하여, 구동 전류가 발광 소자(3D)(유기 발광 소자(10R, 10G, 10B))에 공급된다. 발광 소자(3D)(유기 발광 소자(10R, 10G, 10B))는 공급된 구동 전류에 의해, 영상 신호의 신호 전위에 응한 휘도로 발광한다. 이 광은 캐소드(55), 컬러 필터(72) 및 밀봉용 기판(71)을 투과하여 취출된다.
여기서는 샘플링 트랜지스터(3A) 및 구동용 트랜지스터(3B)를 구성하는 TFT(20)에서, 소스 전극(25S) 및 드레인 전극(25D)에, 산화물 반도체층(23)을 노출시키는 개구부(27)가 마련되어 있기 때문에, 제조 공정중의 산소 어닐에 의해, 개구부(27)로부터, 산화물 반도체층(23) 중의 산소가 부족하고 있던, 또는 산소가 탈리한 결손 부분에 산소가 공급되고, 트랜지스터 특성이 충분히 회복되어 있다. 따라서, 이 TFT(20)를 이용하여 구성된 표시 장치에서는 TFT(20)의 산화물 반도체층(23)의 저저항화가 억제되고, 리크 전류가 억제되고, 휘도가 높은 밝은 표시가 가능해진다.
이와 같이 본 실시의 형태에서는 TFT(20)의 소스 전극(25S) 및 드레인 전극(25D)에, 산화물 반도체층(23)을 노출시키는 개구부(27)를 마련하도록 하였기 때문에, 이 개구부(27)로부터, 산화물 반도체층(23)에 산소를 공급하기 쉽게 할 수가 있고, 양호한 트랜지스터 특성을 회복시키는 것이 가능해진다. 따라서, 이 TFT(20)를 이용하여 표시 장치를 구성하면, TFT(20)의 산화물 반도체층(23)의 저저항화를 억제하고 리크 전류를 억제할 수 있고, 휘도가 높은 밝은 표시가 가능해진다.
이하, 본 실시의 형태의 변형례 1-1 내지 1-5에 관해 설명한다. 실제의 화소 레이아웃에서는 소스 전극(25S) 또는 드레인 전극(25D)에 개구부(27)를 마련하는 것은 라인 앤드 스페이스의 가공상, 어려운 경우가 있지만, 이들의 변형례는 그와 같은 곤란을 해소할 수 있는 것이다.
(변형례 1-1)
도 8은 변형례 1-1에 관한 TFT(20)의 평면 구성을 도시한 것이고, 도 9는 도 8의 IX-IX선에 따른 단면 구성을 도시한 것이다. 이 TFT(20)는 드레인 전극(25D)의 채널 폭(Wd)과 소스 전극(25S)의 채널 폭(Ws)이 다르고, 소스 전극(25S) 또는 드레인 전극(25D)의 어느 한쪽의 채널 폭방향의 양측에, 산화물 반도체층(23)을 노출시키는 개구부(27)가 마련되어 있다. 이로써, 이 TFT(20)에서는 산화물 반도체층(23)에 산소를 공급하기 쉽고, 양호한 트랜지스터 특성을 회복시키는 것이 가능하게 되어 있다.
구체적으로는 소스 전극(25S)의 채널 폭(Ws)쪽이 드레인 전극(25D)의 채널 폭(Wd)보다도 크게 되어 있고, 드레인 전극(25D)의 채널 폭방향의 양측에 개구부(27)가 마련되어 있는 것이 바람직하다. 소스 전극(25S)에 개구부(27)를 마련하면 보존 용량(3C)을 충분히 확보하는 것이 어려워지기 때문이다.
도 10은 도 8 및 도 9에 도시한 TFT(20)를 이용한 화소 회로(140)의 평면 구성을 도시한 것이다. TFT(20)는 샘플링용 트랜지스터(3A) 및 구동 트랜지스터(3B)의 어느 것에도 적용 가능하지만, 특히 구동 트랜지스터(3B)에 적용하는 것이 바람직하다. 구동 트랜지스터(3B)는 트랜지스터 사이즈가 크기 때문이다.
(변형례 1-2)
도 11은 변형례 1-2에 관한 TFT(20)의 평면 구성을 도시한 것이고, 도 12는 도 11의 XII-XII선에 따른 단면 구성을 도시한 것이다. 이 TFT(20)는 드레인 전극(25D) 또는 소스 전극(25S)의 어느 한쪽이 노즐 형상 또는 즐치 형상(shape of tooth)으로 되어 있고, 즐치의 사이에, 산화물 반도체층(23)을 노출시키는 개구부(27)가 마련되어 있다. 이로써, 이 TFT(20)에서는 산화물 반도체층(23)에 산소를 공급하기 쉽고, 양호한 트랜지스터 특성을 회복시키는 것이 가능하게 되어 있다.
구체적으로는 드레인 전극(25D)이, 다수의 즐치(25D1)를 갖는 노즐 형상 또는 즐치 형상으로 되어 있고, 드레인 전극(25D)의 즐치(25D1)의 사이에 개구부(27)가 마련되어 있는 것이 바람직하다. 소스 전극(25S)에 개구부(27)를 마련하면 보존 용량(3C)을 충분히 확보하는 것이 어려워지기 때문이다. 또한, 드레인 전극(25D)의 채널 폭(Wd)은 즐치(25D1)의 폭의 총합과 같고(Wd=Wd1+Wd2+ … +Wdn), 소스 전극(25S)의 채널 폭(Ws)쪽이 드레인 전극(25D)의 채널 폭(Wd)보다도 크게 되어 있다.
도 13은 도 11 및 도 12에 도시한 TFT(20)를 이용한 화소 회로(140)의 평면 구성을 도시한 것이다. TFT(20)는 샘플링용 트랜지스터(3A) 및 구동 트랜지스터(3B)의 어느 것에도 적용 가능하지만, 특히 구동 트랜지스터(3B)에 적용하는 것이 바람직하다. 구동 트랜지스터(3B)는 트랜지스터 사이즈가 크기 때문이다.
(변형례 1-3)
도 14는 변형례 1-3에 관한 TFT(20)의 평면 구성을 도시한 것이고, 도 15는 도 14의 XV-XV선에 따른 단면 구성을 도시한 것이다. 이 TFT(20)는 드레인 전극(25D)에 채널 폭이 좁아진 협채널폭 영역(25D2)이 마련되어 있고, 이 협채널폭 영역(25D2)에, 산화물 반도체층(23)을 노출시키는 개구부(27)가 마련되어 있다. 이로써, 이 TFT(20)에서는 산화물 반도체층(23)에 산소를 공급하기 쉽고, 양호한 트랜지스터 특성을 회복시키는 것이 가능하게 되어 있다.
이 경우, 소스 전극(25S)의 일부에 협채널폭 영역을 마련하는 것보다도, 드레인 전극(25D)의 일부에 협채널폭 영역(25D2) 및 개구부(27)가 마련되어 있는 것이 바람직하다. 소스 전극(25S)에 개구부(27)를 마련하면 보존 용량(3C)을 충분히 확보하는 것이 어려워지기 때문이다.
협채널폭 영역(25D2)의 평면 형상은 도 14에 도시한 바와 같은 직사각형으로 한하지 않고, 도 16에 도시한 바와 같이, 소스 전극(25S)로부터 떨어짐에 따라 가늘어지는 형상, 예를 들면 사다리꼴이라도 좋다.
도 17은 도 14 및 도 15에 도시한 TFT(20)를 이용한 화소 회로(140)의 평면 구성을 도시한 것이다. TFT(20)는 샘플링용 트랜지스터(3A) 및 구동 트랜지스터(3B)의 어느 것에도 적용 가능하지만, 특히 구동 트랜지스터(3B)에 적용하는 것이 바람직하다. 구동 트랜지스터(3B)는 트랜지스터 사이즈가 크기 때문이다.
(변형례 1-4)
도 18은 변형례 1-4에 관한 화소 회로(140)의 평면 구성을 도시한 것이고, 도 19는 도 18에 도시한 구동 트랜지스터(3B)의 평면 구성을 확대하여 도시한 것이다. 이 화소 회로(140) 및 구동 트랜지스터(3B)는 산화물 반도체층(23)이 드레인 전극(25D)의 하부로부터 전원선(DSL)의 하부까지 연재되고, 전원선(DSL)에, 산화물 반도체층(23)을 노출시키는 개구부(27)가 마련되어 있다. 이로써, 이 화소 회로(140)에서는 구동 트랜지스터(3B)의 산화물 반도체층(23)에 산소를 공급하기 쉽고, 양호한 트랜지스터 특성을 회복시키는 것이 가능하게 되어 있다.
또한, 본 변형례는 샘플링용 트랜지스터(3A) 및 구동 트랜지스터(3B)의 어느 것에도 적용 가능하지만, 특히 구동 트랜지스터(3B)에 적용하는 것이 바람직하다. 구동 트랜지스터(3B)는 트랜지스터 사이즈가 크기 때문이다. 또한, 전원선(DSL)은 선폭이 크기 때문에, 주사선(WSL)이나 신호선(DTL)보다도, 전원선(DSL)쪽이 개구부(27)를 마련하는데 적합하기 때문이다.
(변형례 1-5)
도 20은 변형례 1-5에 관한 화소 회로(140)의 평면 구성을 도시한 것이고, 도 21은 도 20의 XXI-XXI선에 따른 단면 구성을 도시한 것이다. 이 화소 회로(140) 및 구동 트랜지스터(3B)는 산화물 반도체층(23)이 드레인 전극(25D)의 하부로부터 보존 용량(3C)의 하부까지 연재되고, 보존 용량(3C)에, 산화물 반도체층(23)을 노출시키는 개구부(27)가 마련되어 있다. 이로써, 이 화소 회로(140)에서는 구동 트랜지스터(3B)의 산화물 반도체층(23)에 산소를 공급하기 쉽고, 양호한 트랜지스터 특성을 회복시키는 것이 가능하게 되어 있다.
(제 2의 실시의 형태)
도 22는 본 발명의 제 2의 실시의 형태에 관한 TFT(20)의 평면 구성을 도시한 것이고, 도 23은 도 22의 XXⅢ-XXⅢ선에 따른 단면 구성을 도시한 것이다. 또한, 도 22에는 TFT 기판(1)의 화소 구동 회로(140) 중, 상술한 샘플링용 트랜지스터(3A)를 구성하는 TFT(20)와, 상술한 보존 용량(3C)을 구성하는 커패시터(30)를 도시하고 있다. 이 TFT(20)는 소스 전극(25S) 및 드레인 전극(25D)을 채널 폭방향으로 분할한 것을 제외하고는 상기 제 1의 실시의 형태와 마찬가지로 구성되어 있다. 따라서, 대응하는 구성 요소에는 동일한 부호를 붙여서 설명한다.
TFT(20)의 게이트 전극(21), 게이트 절연막(22), 산화물 반도체층(23), 채널 보호층(24) 및 패시베이션막(26)은 제 1의 실시의 형태와 마찬가지로 구성되어 있다.
소스 전극(25S) 및 드레인 전극(25D)은 홈(28)에 의해, 채널 폭방향으로 분할되어 있다. 홈(28) 내에는 산화물 반도체층(23)이 노출하고 있다. 이로써, 이 TFT(20)에서는 산화물 반도체층(23)에 산소를 공급하기 쉽고, 양호한 트랜지스터 특성을 회복시킬 수 있도록 되어 있다.
채널 영역(23A)은 홈(28)으로부터 20㎛ 이내의 영역에 형성되어 있는 것이 바람직하다. 산소의 전송은 산화물 반도체층(23) 중, 또는 산화물 반도체층(23)과 다른 층과의 계면을 통한 수평 방향의 전송이 되기 때문에, 채널 영역(23A)을, 홈(28)으로부터 20㎛ 이내의 영역에 형성함에 의해, 홈(28)의 효과를 보다 높일 수 있기 때문이다.
표 1은 TFT의 채널 폭(소스 전극(25S) 및 드레인 전극(25D)이 대향하는 방향에 직교하는 방향, 즉 소스 전극(25S) 및 드레인 전극(25D)의 길이 방향의 폭)(W) 및 채널 길이(소스 전극(25S) 및 드레인 전극(25D)이 대향하는 방향의 폭)(L)와 트랜지스터 특성과의 관계를 조사한 결과를 표시한 것이다. 표 1로부터 알 수 있는 바와 같이, 도 24에 도시한 바와 같은 W=20㎛, L=10㎛인 경우는 양호한 트랜지스터 특성을 나타내지만, 도 25에 도시한 바와 같은 W=50㎛, L=10㎛인 경우는 디플레이션형으로부터 도전체 동작으로 시프트하여 버리고 있다. 참고를 위해, 도 26에, 표 1에서 W=20㎛, L=20㎛인 경우(양호), 및 W=20㎛, L=20㎛인 경우(도전체 동작)의 각각의 트랜지스터 특성을 도시한다.
[표 1]
Figure pat00001
도 24 및 도 25에 도시한 TFT(20)에서는 산화물 반도체층(23)의 채널 폭방향의 양단의 노출 부분(23B)으로부터만 산소가 공급된다. 따라서, 산소 전송 거리는 W/2가 된다. 도 24에서 산소 전송 거리는 W/2=10㎛이고, 양호한 트랜지스터 특성이 얻어지고 있다. 이에 대해, 도 25에서 산소 전송 거리는 W/2=25㎛이고, 도전체 동작으로 시프트하여 버리고 있다. 이것으로부터, 홈(28)을 형성한 경우에는 산소 전송 거리가 10㎛ 이하, 즉, 채널 영역(23A)이 홈(28)으로부터 20㎛ 이내의 영역에 형성되어 있도록 하면, 홈(28) 및 노출 부분(23B)으로부터, 산화물 반도체층(23)에 산소를 충분히 공급할 수 있는 것을 알 수 있다.
커패시터(30)은 기판(10)의 측부터 차례로, 게이트 전극(21)과 동층에 형성된 하층 전극과, 게이트 절연막(22)과 동층에 형성된 커패시터 절연막과, 소스 전극(25S) 및 드레인 전극(25D)과 동층에 형성된 상층 전극을 구비하고 있다.
이 TFT(20) 및 이것을 구비한 표시 장치는 제 1의 실시의 형태와 마찬가지로 하여 제조할 수 있다.
이 표시 장치에서는 제 1의 실시의 형태와 마찬가지로 하여, 발광 소자(3D)(유기 발광 소자(10R, 10G, 10B))가 발광하고, 이 광이, 캐소드(55), 컬러 필터(72) 및 밀봉용 기판(71)을 투과하여 취출된다. 여기서는 샘플링 트랜지스터(3A) 및 구동용 트랜지스터(3B)를 구성하는 TFT(20)에서, 소스 전극(25S) 및 드레인 전극(25D)이, 산화물 반도체층(23)을 노출시키는 홈(28)에 의해, 채널 폭방향으로 분할되어 있기 때문에, 제조 공정중의 산소 어닐에 의해, 개구부(27)로부터, 산화물 반도체층(23) 중의 산소가 부족하고 있던, 또는 산소가 탈리한 결손 부분에 산소가 공급되고, 트랜지스터 특성이 충분히 회복되어 있다. 따라서, 이 TFT(20)를 이용하여 구성된 표시 장치에서는 TFT(20)의 산화물 반도체층(23)의 저저항화가 억제되고, 리크 전류가 억제되고, 휘도가 높은 밝은 표시가 가능해진다.
이와 같이 본 실시의 형태에서는 소스 전극(25S) 및 드레인 전극(25D)을, 산화물 반도체층(23)을 노출시키는 홈(28)에 의해, 채널 폭방향으로 분할하도록 하였기 때문에, 이 홈(28)으로부터, 산화물 반도체층(23)에 산소를 공급하기 쉽게 할 수가 있고, 양호한 트랜지스터 특성을 회복시키는 것이 가능해진다. 따라서, 이 TFT(20)를 이용하여 표시 장치를 구성하면, TFT(20)의 산화물 반도체층(23)의 저저항화를 억제하고 리크 전류를 억제할 수 있고, 휘도가 높은 밝은 표시가 가능해진다.
(제 3의 실시의 형태)
도 27은 본 발명의 제 3의 실시의 형태에 관한 TFT(20)의 평면 구성을 도시한 것이다. 이 TFT(20)는 드레인 전극(25D)의 한쪽에 산화물 반도체층(23)을 노출시킨 것을 제외하고는 상기 제 1 및 제 2의 실시의 형태와 마찬가지로 구성되어 있다. 따라서, 대응하는 구성 요소에는 동일한 부호를 붙여서 설명한다.
TFT(20)의 게이트 전극(21), 게이트 절연막(22), 산화물 반도체층(23), 채널 보호층(24) 및 패시베이션막(26)은 제 1의 실시의 형태와 마찬가지로 구성되어 있다.
드레인 전극(25D)의 채널 보호층(24)에 겹쳐지는 변에 대향하는 변에 따라, 산화물 반도체층(23)이 드레인 전극(25D)의 단(end)부터 노출하여 있는 돌출 영역(29)이 마련되어 있다. 이로써, 이 TFT(20)에서는 산화물 반도체층(23)에 산소를 공급하기 쉽고, 양호한 트랜지스터 특성을 회복시킬 수 있도록 되어 있다.
채널 영역(23A)은 제 2의 실시의 형태와 마찬가지로, 돌출 영역(29)으로부터 20㎛ 이내의 영역에 형성되어 있는 것이 바람직하다.
이 TFT(20) 및 이것을 구비한 표시 장치는 제 1의 실시의 형태와 마찬가지로 하여 제조할 수 있다.
이 표시 장치에서는 제 1의 실시의 형태와 마찬가지로 하여, 발광 소자(3D)(유기 발광 소자(10R, 10G, 10B))가 발광하고, 이 광이, 캐소드(55), 컬러 필터(72) 및 밀봉용 기판(71)을 투과하여 취출된다. 여기서는 샘플링 트랜지스터(3A) 및 구동용 트랜지스터(3B)를 구성하는 TFT(20)에서, 드레인 전극(25D)의 채널 보호층(24)에 겹쳐지는 변에 대향하는 변에 따라, 산화물 반도체층(23)이 드레인 전극(25D)의 단(end)부터 노출하여 있는 돌출 영역(29)이 마련되어 있기 때문에, 제조 공정중의 산소 어닐에 의해, 돌출 영역(29)으로부터, 산화물 반도체층(23) 중의 산소가 부족하고 있던, 또는 산소가 탈리한 결손 부분에 산소가 공급되고, 트랜지스터 특성이 충분히 회복되어 있다. 따라서, 이 TFT(20)를 이용하여 구성된 표시 장치에서는 TFT(20)의 산화물 반도체층(23)의 저저항화가 억제되고, 리크 전류가 억제되고, 휘도가 높은 밝은 표시가 가능해진다.
이와 같이 본 실시의 형태에서는 드레인 전극(25D)의 채널 보호층(24)에 겹쳐지는 변에 대향하는 변에 따라, 산화물 반도체층(23)이 드레인 전극(25D)의 단부터 노출하여 있는 돌출 영역(29)를 마련하도록 하였기 때문에, 이 돌출 영역(29)으로부터, 산화물 반도체층(23)에 산소를 공급하기 쉽게 할 수가 있고, 양호한 트랜지스터 특성을 회복시키는 것이 가능해진다. 따라서, 이 TFT(20)를 이용하여 표시 장치를 구성하면, TFT(20)의 산화물 반도체층(23)의 저저항화를 억제하고 리크 전류를 억제할 수 있고, 휘도가 높은 밝은 표시가 가능해진다.
(변형례 3-1)
또한, 상기 실시의 형태에서는 드레인 전극(25D)의 한쪽에 돌출 영역(29)을 마련한 경우에 관해 설명하였지만, TFT(20)의 구성에 의해서는 도 28 및 도 29에 도시한 바와 같이, 소스 전극(25S) 및 드레인 전극(25D)의 양쪽의 외측에 돌출 영역(29)을 마련하도록 하여도 좋다.
(변형례 3-2)
도 30은 변형례 3-2에 관한 화소 회로(140)의 평면 구성을 도시한 것이고, 도 31은 도 30에 도시한 샘플링용 트랜지스터(3A) 및 신호선(DTL)의 단면 구성을 도시한 것이다. 이 화소 회로(140)는 산화물 반도체층(23)이 소스 전극(25S) 또는 드레인 전극(25D)의 하부로부터 신호선(DTL) 또는 전원선(DSL) 등의 배선의 하부까지 연재되고, 신호선(DTL) 또는 전원선(DSL) 등의 배선에, 돌출 영역(29)이 마련되어 있다. 이로써, 이 화소 회로(140)에서는 샘플링용 트랜지스터(3A) 또는 구동 트랜지스터(3B)의 산화물 반도체층(23)에 산소를 공급하기 쉽고, 양호한 트랜지스터 특성을 회복시키는 것이 가능하게 되어 있다.
(변형례 3-3)
도 32는 변형례 3-3에 관한 화소 회로(140)의 평면 구성을 도시한 것이고, 도 33은 도 32에 도시한 샘플링용 트랜지스터(3A) 및 신호선(DTL)의 단면 구성을 도시한 것이다. 이 화소 회로(140)는 주사선(WSL), 신호선(DTL) 또는 전원선(DSL) 등의 배선의 하부에, 배선하부(under-wiring) 산화물 반도체층(23C)이 마련된 것이다. 배선하부 산화물 반도체층(23C)은 샘플링용 트랜지스터(3A) 또는 구동 트랜지스터(3B)의 활성층으로서의 산화물 반도체층(23)과는 분리 홈(23D)에 의해 분리되어 있다. 주사선(WSL), 신호선(DTL) 또는 전원선(DSL) 등의 배선은 배선하부 산화물 반도체층(23C)보다도 넓은 폭으로 마련되고, 배선하부 산화물 반도체층(23C)의 표면 전부를 피복하고 있다. 그 때문에, 배선하부 산화물 반도체층(23C)은 제조 공정에서 산소가 탈리한 채로, 산화물 반도체층(23)의 특성 회복을 위한 어닐에 의해서도 산소가 도입되지 않고, 금속으로서의 성질을 갖고 있음과 함께 배선의 일부를 구성하고 있다. 또한, 배선하부 산화물 반도체층(23C)은 산화물 반도체층(23)과 동일한 마스크로 형성하는 것이 가능한다. 이로써, 이 화소 회로(140)에서는 복수의 마스크를 이용하지 않고서, 주사선(WSL), 신호선(DTL) 또는 전원선(DSL)을 저저항화하는 것이 가능해진다. 따라서, 저비용으로, 배선 저항에 기인하는 크로스토크나 셰이딩 등의 화질 불량이 억제된다.
(모듈 및 적용례)
이하, 상기 실시의 형태에서 설명한 표시 장치의 적용례에 관해 설명한다. 상기 실시의 형태의 표시 장치는 텔레비전 장치, 디지털 카메라, 노트형 퍼스널 컴퓨터, 휴대 전화 등의 휴대 단말 장치 또는 비디오 카메라 등, 외부로부터 입력된 영상 신호 또는 내부에서 생성한 영상 신호를, 화상 또는 영상으로서 표시하는 모든 분야의 전자 기기의 표시 장치에 적용하는 것이 가능하다.
(모듈)
상기 실시의 형태의 표시 장치는 예를 들면, 도 34에 도시한 바와 같은 모듈로서, 후술하는 적용례 1 내지 5 등의 여러가지의 전자 기기에 조립된다. 이 모듈은 예를 들면, 기판(11)의 한 변에, 밀봉용 기판(71) 및 접착층(60)으로부터 노출한 영역(210)을 마련하고, 이 노출한 영역(210)에, 신호선 구동 회로(120) 및 주사선 구동 회로(130)의 배선을 연장하여 외부 접속단자(도시 생략)를 형성한 것이다. 외부 접속단자에는 신호의 입출력을 위한 플렉시블 프린트 배선 기판(FPC ; Flexible Printed Circuit)(220)이 마련되어 있어도 좋다.
(적용례 1)
도 35는 상기 실시의 형태의 표시 장치가 적용되는 텔레비전 장치의 외관을 도시한 것이다. 이 텔레비전 장치는 예를 들면, 프런트 패널(310) 및 필터 유리(320)를 포함하는 영상 표시 화면부(300)를 갖고 있고, 이 영상 표시 화면부(300)는 상기 각 실시의 형태에 관한 표시 장치에 의해 구성되어 있다.
(적용례 2)
도 36은 상기 실시의 형태의 표시 장치가 적용되는 디지털 카메라의 외관을 도시한 것이다. 이 디지털 카메라는 예를 들면, 플래시용의 발광부(410), 표시부(420), 메뉴 스위치(430) 및 셔터 버튼(440)을 갖고 있고, 그 표시부(420)는 상기 각 실시의 형태에 관한 표시 장치에 의해 구성되어 있다.
(적용례 3)
도 37은 상기 실시의 형태의 표시 장치가 적용되는 노트형 퍼스널 컴퓨터의 외관을 도시한 것이다. 이 노트형 퍼스널 컴퓨터는 예를 들면, 본체(510), 문자 등의 입력 조작을 위한 키보드(520) 및 화상을 표시하는 표시부(530)를 갖고 있고, 그 표시부(530)는 상기 각 실시의 형태에 관한 표시 장치에 의해 구성되어 있다.
(적용례 4)
도 38은 상기 실시의 형태의 표시 장치가 적용되는 비디오 카메라의 외관을 도시한 것이다. 이 비디오 카메라는 예를 들면, 본체부(610), 이 본체부(610)의 전방 측면에 마련된 피사체 촬영용의 렌즈(620), 촬영시의 스타트/스톱 스위치(630) 및 표시부(640)를 갖고 있고, 그 표시부(640)는 상기 각 실시의 형태에 관한 표시 장치에 의해 구성되어 있다.
(적용례 5)
도 39는 상기 실시의 형태의 표시 장치가 적용되는 휴대 전화기의 외관을 도시한 것이다. 이 휴대 전화기는 예를 들면, 상측 몸체(710)과 하측 몸체(720)를 연결부(힌지부)(730)로 연결한 것이고, 디스플레이(740), 서브 디스플레이(750), 픽처 라이트(760) 및 카메라(770)를 갖고 있다. 그 디스플레이(740) 또는 서브 디스플레이(750)는 상기 각 실시의 형태에 관한 표시 장치에 의해 구성되어 있다.
이상, 실시의 형태를 들어서 본 발명을 설명하였지만, 본 발명은 상기 실시의 형태로 한정되는 것이 아니고, 여러가지 변형이 가능하다. 예를 들면, 상기 실시의 형태에서 설명한 각 층의 재료 및 두께, 또는 성막 방법 및 성막 조건 등은 한정되는 것이 아니고, 다른 재료 및 두께로 하여도 좋고, 또는 다른 성막 방법 및 성막 조건으로 하여도 좋다.
또한, 상기 실시의 형태에서는 유기 발광 소자(10R, 10G, 10B)가, TFT 기판(1)상에, 애노드(52), 발광층을 포함하는 유기층(54) 및 캐소드(55)가 이 순서로 적층된 구성을 갖고 있는 경우에 관해 설명하였지만, 유기 발광 소자(10R, 10G, 10B)는 애노드(52) 및 캐소드(55)의 사이에 발광층을 포함하는 유기층(54)를 갖고 있으면, 그들의 적층 순서는 한정되지 않는다. 예를 들면, 유기 발광 소자(10R, 10G, 10B)는 TFT 기판(1)상에, 캐소드(55), 발광층을 포함하는 유기층(54) 및 애노드(52)가 이 순서로 적층된 구성을 갖고 있어도 좋다.
더욱, 상기 실시의 형태에서는 유기 발광 소자(10R), 10B, 10G의 구성을 구체적으로 들어서 설명하였지만, 모든 층을 구비할 필요는 없고, 또한, 다른 층을 더욱 구비하고 있어도 좋다.
본 발명은 유기 발광 소자 외에, 액정 표시 소자, 무기 일렉트로 루미네선스 소자, 또는 일렉트로 디포지션형 또는 일렉트로 크로믹형의 표시 소자 등의 다른 표시 소자를 이용한 표시 장치에도 적용 가능하다.
본 출원은 일본국 특허출원 제2009-027646호(2009년 2월 9일 출원)의 우선권주장 출원이다.
이상, 본 발명의 실시예를 도면을 참조하여 상술하여 왔지만, 구체적인 구성은 이 실시예에 한 정되는 것이 아니라, 본 발명의 요지를 일탈하지않는 범위의 설계의 변경등이 있더라도 본 발명에 포함된다.
1 : TFT 기판
3A : 샘플링용 트랜지스터
3B : 구동용 트랜지스터
3C : 보존 용량
3D : 발광 소자
10 : 기판
10R, 10G, 10B : 유기 발광 소자
20 : TFT
21 : 게이트 전극
22 : 게이트 절연막
23 : 산화물 반도체층
24 : 채널 보호층
25 : 소스·드레인 전극
26 : 패시베이션막
51 : 평탄화 절연막
52 : 애노드
53 : 전극간 절연막
54 : 유기층
55 : 캐소드
56 : 보호막
60 : 접착층
71 : 밀봉용 기판
110 : 표시 영역
140 : 화소 구동 회로

Claims (15)

  1. 기판상에, 게이트 전극, 게이트 절연막, 채널 영역을 포함하는 산화물 반도체층 및 상기 채널 영역을 덮는 채널 보호층을 차례로 구비하고,
    상기 채널 보호층의 양측의 상기 산화물 반도체층상에 소스 전극 및 드레인 전극이 형성되어 있고, 상기 소스 전극 및 상기 드레인 전극의 적어도 한쪽은 상기 산화물 반도체층을 노출시키는 개구부를 갖는 것을 특징으로 하는 박막 트랜지스터.
  2. 기판상에, 게이트 전극, 게이트 절연막, 채널 영역을 포함하는 산화물 반도체층 및 상기 채널 영역을 덮는 채널 보호층을 차례로 구비하고,
    상기 채널 보호층의 양측의 상기 산화물 반도체층상에 소스 전극 및 드레인 전극이 형성되어 있고, 상기 소스 전극 및 상기 드레인 전극은 상기 산화물 반도체층을 노출시키는 홈에 의해, 채널 폭방향으로 분할되어 있는 것을 특징으로 하는 박막 트랜지스터.
  3. 제 2항에 있어서,
    상기 채널 영역은 상기 홈부터 20㎛ 이내의 영역에 형성되어 있는 것을 특징으로 하는 박막 트랜지스터.
  4. 기판상에, 게이트 전극, 게이트 절연막, 채널 영역을 포함하는 산화물 반도체층 및 상기 채널 영역을 덮는 채널 보호층을 차례로 구비하고,
    상기 채널 보호층의 양측의 상기 산화물 반도체층상에 소스 전극 및 드레인 전극이 형성되어 있고, 상기 소스 전극 및 상기 드레인 전극의 적어도 한쪽의 상기 채널 보호층에 겹쳐지는 변에 대향하는 변에 따라, 상기 산화물 반도체층이 상기 소스 전극 또는 상기 드레인 전극의 단부터 노출하여 있는 돌출 영역이 마련되어 있는 것을 특징으로 하는 박막 트랜지스터.
  5. 제 4항에 있어서,
    상기 소스 전극 및 상기 드레인 전극의 적어도 한쪽은 상기 채널 보호층에 겹쳐지는 변을 제외한 변에 따라, 상기 산화물 반도체층이 상기 소스 전극 또는 상기 드레인 전극의 단에서 돌출 영역을 갖는 것을 특징으로 하는 박막 트랜지스터.
  6. 제 4항에 있어서,
    상기 채널 영역은 상기 돌출 영역부터 20㎛ 이내의 영역에 형성되어 있는 것을 특징으로 하는 박막 트랜지스터.
  7. 제 1항, 제 2항 또는 제 4항에 있어서,
    상기 소스 전극 및 상기 드레인 전극은 알루미늄, 구리, 은 또는 몰리브덴을 주성분으로 하는 금속층을 포함하고, 상기 금속층의 단층막, 또는 상기 금속층과, 티탄, 바나듐, 니오브, 탄탈, 크롬, 텅스텐, 니켈, 아연 또는 인듐을 주성분으로 하는 금속층 또는 금속 화합물층과의 적층막에 의해 구성되어 있는 것을 특징으로 하는 박막 트랜지스터.
  8. 제 7항에 있어서,
    상기 소스 전극 및 상기 드레인 전극의 상기 산화물 반도체층과 접하는 층은 상기 산화물 반도체층으로부터 산소를 탈리시키지 않는 금속, 또는 상기 산화물 반도체층으로부터 산소를 탈리시키지 않는 금속 화합물에 의해 구성되어 있는 것을 특징으로 하는 박막 트랜지스터.
  9. 제 7항에 있어서,
    상기 소스 전극 및 상기 드레인 전극의 상기 산화물 반도체층과 접하는 층은 몰리브덴, 몰리브덴 또는 티탄의 산화물, 질화물 또는 산질화물, 알루미늄 질화물, 또는 구리 산화물에 의해 구성되어 있는 것을 특징으로 하는 박막 트랜지스터.
  10. 제 7항에 있어서,
    상기 소스 전극 및 상기 드레인 전극의 최상층은 티탄, 티탄의 산화물, 질화물 또는 산질화물에 의해 구성되어 있는 것을 특징으로 하는 박막 트랜지스터.
  11. 제 1항, 제 2항 또는 제 4항에 있어서,
    상기 소스 전극 및 상기 드레인 전극의 상기 산화물 반도체층과 접하는 층은 도전성의 금속 산화물, 금속 질화물 또는 금속산 질화물에 의해 구성되어 있는 것을 특징으로 하는 박막 트랜지스터.
  12. 박막 트랜지스터 및 표시 소자를 구비하고,
    상기 박막 트랜지스터는,
    기판상에, 게이트 전극, 게이트 절연막, 채널 영역을 포함하는 산화물 반도체층 및 상기 채널 영역을 덮는 채널 보호층을 차례로 구비하고,
    상기 채널 보호층의 양측의 상기 산화물 반도체층상에 소스 전극 및 드레인 전극이 형성되어 있고, 상기 소스 전극 및 상기 드레인 전극의 적어도 한쪽은 상기 산화물 반도체층을 노출시키는 개구부를 갖는 것을 특징으로 하는 표시 장치.
  13. 박막 트랜지스터 및 표시 소자를 구비하고,
    상기 박막 트랜지스터는,
    기판상에, 게이트 전극, 게이트 절연막, 채널 영역을 포함하는 산화물 반도체층 및 상기 채널 영역을 덮는 채널 보호층을 차례로 구비하고,
    상기 채널 보호층의 양측의 상기 산화물 반도체층상에 소스 전극 및 드레인 전극이 형성되어 있고, 상기 소스 전극 및 상기 드레인 전극은 상기 산화물 반도체층을 노출시키는 홈에 의해, 채널 폭방향으로 분할되어 있는 것을 특징으로 하는 표시 장치.
  14. 박막 트랜지스터 및 표시 소자를 구비하고,
    상기 박막 트랜지스터는,
    기판상에, 게이트 전극, 게이트 절연막, 채널 영역을 포함하는 산화물 반도체층 및 상기 채널 영역을 덮는 채널 보호층을 차례로 구비하고,
    상기 채널 보호층의 양측의 상기 산화물 반도체층상에 소스 전극 및 드레인 전극이 형성되어 있고, 상기 소스 전극 및 상기 드레인 전극의 적어도 한쪽의 상기 채널 보호층에 겹쳐지는 변에 대향하는 변에 따라, 상기 산화물 반도체층이 상기 소스 전극 또는 상기 드레인 전극의 단부터 노출하여 있는 돌출 영역이 마련되어 있는 것을 특징으로 하는 표시 장치.
  15. 제 12항 내지 제 14항 중 어느 한 항에 있어서,
    상기 표시 소자는 애노드와 캐소드의 사이에, 발광층을 포함하는 유기층을 갖는 유기 발광 소자인 것을 특징으로 하는 표시 장치.
KR1020100008969A 2009-02-09 2010-02-01 박막 트랜지스터 및 표시 장치 KR101651679B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2009-027646 2009-02-09
JP2009027646A JP4752927B2 (ja) 2009-02-09 2009-02-09 薄膜トランジスタおよび表示装置

Publications (2)

Publication Number Publication Date
KR20100091108A true KR20100091108A (ko) 2010-08-18
KR101651679B1 KR101651679B1 (ko) 2016-08-26

Family

ID=42539679

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100008969A KR101651679B1 (ko) 2009-02-09 2010-02-01 박막 트랜지스터 및 표시 장치

Country Status (5)

Country Link
US (2) US8269217B2 (ko)
JP (1) JP4752927B2 (ko)
KR (1) KR101651679B1 (ko)
CN (1) CN101800248B (ko)
TW (1) TWI412137B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9331165B2 (en) 2012-11-02 2016-05-03 Boe Technology Group Co., Ltd. Thin-film transistor (TFT), manufacturing method thereof, array substrate, display device and barrier layer
US9337345B2 (en) 2011-01-14 2016-05-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including multilayer wiring layer
WO2019083338A1 (ko) * 2017-10-27 2019-05-02 경희대학교산학협력단 산화물 반도체 박막 트랜지스터 및 그 제조방법
WO2023239182A1 (ko) * 2022-06-09 2023-12-14 서울대학교산학협력단 박막 트랜지스터 구동 소자 및 이의 제조방법

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101041144B1 (ko) * 2009-08-13 2011-06-13 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 그를 포함하는 유기전계발광표시장치
JP5458102B2 (ja) * 2009-09-04 2014-04-02 株式会社東芝 薄膜トランジスタの製造方法
KR102157249B1 (ko) * 2009-09-16 2020-09-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR102321565B1 (ko) 2009-09-24 2021-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
WO2011043215A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Shift register and display device and driving method thereof
KR101801959B1 (ko) 2009-10-21 2017-11-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 그 액정 표시 장치를 구비하는 전자기기
KR102089200B1 (ko) 2009-11-28 2020-03-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
US8780629B2 (en) * 2010-01-15 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
WO2011089844A1 (en) 2010-01-24 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
KR101435970B1 (ko) 2010-03-26 2014-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하는 방법
CN102834922B (zh) 2010-04-02 2016-04-13 株式会社半导体能源研究所 半导体装置
US9196739B2 (en) * 2010-04-02 2015-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide semiconductor film and metal oxide film
US9190522B2 (en) 2010-04-02 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor
US9147768B2 (en) * 2010-04-02 2015-09-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor and a metal oxide film
US8884282B2 (en) 2010-04-02 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011122363A1 (en) 2010-04-02 2011-10-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8653514B2 (en) 2010-04-09 2014-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011162177A1 (ja) * 2010-06-21 2011-12-29 株式会社アルバック 半導体装置、半導体装置を有する液晶表示装置、半導体装置の製造方法
US9246010B2 (en) * 2010-07-14 2016-01-26 Sharp Kabushiki Kaisha Thin film transistor substrate
EP2426720A1 (en) * 2010-09-03 2012-03-07 Applied Materials, Inc. Staggered thin film transistor and method of forming the same
US8728860B2 (en) 2010-09-03 2014-05-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2012053374A1 (en) * 2010-10-20 2012-04-26 Semiconductor Energy Laboratory Co., Ltd. Method for driving semiconductor device
CN102097324B (zh) * 2010-10-22 2012-12-12 友达光电股份有限公司 半导体元件及其制造方法
KR20120045178A (ko) * 2010-10-29 2012-05-09 삼성전자주식회사 박막 트랜지스터 및 이의 제조 방법
CN102610652A (zh) * 2011-01-20 2012-07-25 元太科技工业股份有限公司 金属氧化物半导体结构及其制造方法
TWI624878B (zh) 2011-03-11 2018-05-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
WO2012153473A1 (en) * 2011-05-06 2012-11-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4982619B1 (ja) 2011-07-29 2012-07-25 富士フイルム株式会社 半導体素子の製造方法及び電界効果型トランジスタの製造方法
KR101506303B1 (ko) * 2011-09-29 2015-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
JP5927523B2 (ja) * 2011-11-29 2016-06-01 株式会社Ｊｏｌｅｄ 薄膜トランジスタおよび薄膜トランジスタの製造方法
TWI463670B (zh) 2012-03-28 2014-12-01 E Ink Holdings Inc 主動元件
WO2013150981A1 (ja) * 2012-04-04 2013-10-10 シャープ株式会社 半導体装置およびその製造方法
KR101949225B1 (ko) 2012-04-16 2019-04-26 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 표시 장치
JP6001308B2 (ja) * 2012-04-17 2016-10-05 株式会社半導体エネルギー研究所 半導体装置
US9048323B2 (en) 2012-04-30 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5991668B2 (ja) * 2012-08-23 2016-09-14 株式会社ジャパンディスプレイ 表示装置及びその製造方法
JP6285150B2 (ja) * 2012-11-16 2018-02-28 株式会社半導体エネルギー研究所 半導体装置
TWI624949B (zh) 2012-11-30 2018-05-21 半導體能源研究所股份有限公司 半導體裝置
CN103050441B (zh) * 2012-12-10 2014-09-24 华映视讯（吴江）有限公司 氧化物薄膜晶体管制程方法
KR101795194B1 (ko) * 2012-12-28 2017-11-07 가부시키가이샤 고베 세이코쇼 박막 트랜지스터 및 그의 제조 방법
CN103177970A (zh) * 2013-02-26 2013-06-26 上海大学 一种氧化物薄膜晶体管制备方法
JP6151070B2 (ja) * 2013-04-11 2017-06-21 株式会社ジャパンディスプレイ 薄膜トランジスタ及びそれを用いた表示装置
TWI513005B (zh) * 2013-09-13 2015-12-11 Au Optronics Corp 薄膜電晶體及其製造方法
TWI677989B (zh) 2013-09-19 2019-11-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR102085099B1 (ko) * 2013-10-15 2020-03-05 삼성디스플레이 주식회사 박막 트랜지스터 기판, 표시 장치 및 표시 장치의 제조 방법
KR102232539B1 (ko) * 2013-11-13 2021-03-29 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 표시 기판 및 박막 트랜지스터의 제조 방법
US9741308B2 (en) * 2014-02-14 2017-08-22 Sharp Kabushiki Kaisha Active matrix substrate
US9166181B2 (en) 2014-02-19 2015-10-20 International Business Machines Corporation Hybrid junction field-effect transistor and active matrix structure
JP2015158572A (ja) * 2014-02-24 2015-09-03 株式会社Ｊｏｌｅｄ 表示装置、電子機器
US20150340539A1 (en) * 2014-05-21 2015-11-26 Semiconductor Energy Laboratory Co., Ltd. Ultraviolet sensor and electronic device using ultraviolet sensor
CN104167446B (zh) * 2014-07-14 2017-09-29 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板和显示装置
WO2016035652A1 (ja) * 2014-09-03 2016-03-10 シャープ株式会社 金属積層膜の製造方法、半導体装置の製造方法、及び液晶表示装置の製造方法
CN104600123B (zh) * 2015-01-05 2018-06-26 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板及显示装置
KR102441560B1 (ko) 2015-04-07 2022-09-08 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판 및 이를 구비한 유기 발광 표시 장치
CN104934330A (zh) * 2015-05-08 2015-09-23 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示面板
CN106684125B (zh) * 2015-11-05 2020-05-08 群创光电股份有限公司 显示设备
WO2017099024A1 (ja) * 2015-12-09 2017-06-15 シャープ株式会社 アクティブマトリクス基板およびそれを備える液晶表示パネル
CN106887436B (zh) * 2015-12-16 2019-10-25 鸿富锦精密工业（深圳）有限公司 薄膜晶体管阵列基板及其制备方法
JP2017143108A (ja) * 2016-02-08 2017-08-17 株式会社ジャパンディスプレイ 薄膜トランジスタ及び薄膜トランジスタの製造方法
TW202129966A (zh) * 2016-10-21 2021-08-01 日商半導體能源研究所股份有限公司 複合氧化物及電晶體
CN106653772B (zh) * 2016-12-30 2019-10-01 惠科股份有限公司 一种显示面板及制程
KR20180099974A (ko) 2017-02-27 2018-09-06 삼성디스플레이 주식회사 반도체 장치
US10510899B2 (en) 2017-08-07 2019-12-17 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Thin film transistor, thin film transistor manufacturing method and liquid crystal display panel
CN107369718A (zh) * 2017-08-07 2017-11-21 武汉华星光电半导体显示技术有限公司 薄膜晶体管及其制造方法、液晶显示面板
JP2019153656A (ja) * 2018-03-02 2019-09-12 シャープ株式会社 アクティブマトリクス基板およびデマルチプレクサ回路
CN109616510B (zh) 2018-12-03 2020-04-14 惠科股份有限公司 薄膜晶体管结构及其制作方法、显示装置
JP7327940B2 (ja) * 2019-01-10 2023-08-16 株式会社ジャパンディスプレイ 半導体装置及び表示装置
US10784341B2 (en) * 2019-01-21 2020-09-22 Northrop Grumnian Systems Corporation Castellated superjunction transistors
CN110707156B (zh) * 2019-09-16 2023-11-28 Tcl华星光电技术有限公司 薄膜晶体管及其制造方法
CN111244034A (zh) * 2020-01-17 2020-06-05 Tcl华星光电技术有限公司 阵列基板及其制造方法
US11631704B2 (en) * 2020-04-21 2023-04-18 Sharp Kabushiki Kaisha Active matrix substrate and display device
CN111682033A (zh) * 2020-07-07 2020-09-18 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001209070A (ja) * 2000-01-27 2001-08-03 Casio Comput Co Ltd 液晶表示素子
JP2006165532A (ja) 2004-11-10 2006-06-22 Canon Inc 非晶質酸化物を利用した半導体デバイス
JP2006165529A (ja) 2004-11-10 2006-06-22 Canon Inc 非晶質酸化物、及び電界効果型トランジスタ
US20070072439A1 (en) * 2005-09-29 2007-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20070170434A1 (en) * 2004-03-09 2007-07-26 Idemitsu Kosan Co., Ltd. Thin film transistor, thin film transistor substrate, processes for producing the same, liquid crystal display using the same, and related devices and processes; and sputtering target, transparent electroconductive film formed by use of this,transparent electrode, and related devices and processes

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0261620A (ja) * 1988-08-29 1990-03-01 Hitachi Ltd 液晶表示装置
JP3856901B2 (ja) * 1997-04-15 2006-12-13 株式会社半導体エネルギー研究所 表示装置
JP2915397B1 (ja) * 1998-05-01 1999-07-05 インターナショナル・ビジネス・マシーンズ・コーポレイション バックチャネル効果を防止する薄膜トランジスタおよびその製造方法
US6346730B1 (en) * 1999-04-06 2002-02-12 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device having a pixel TFT formed in a display region and a drive circuit formed in the periphery of the display region on the same substrate
JP4403599B2 (ja) * 1999-04-19 2010-01-27 ソニー株式会社 半導体薄膜の結晶化方法、レーザ照射装置、薄膜トランジスタの製造方法及び表示装置の製造方法
JP2001119029A (ja) * 1999-10-18 2001-04-27 Fujitsu Ltd 薄膜トランジスタ及びその製造方法及びそれを備えた液晶表示装置
US6559594B2 (en) * 2000-02-03 2003-05-06 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
JP2001284592A (ja) * 2000-03-29 2001-10-12 Sony Corp 薄膜半導体装置及びその駆動方法
US6774397B2 (en) * 2000-05-12 2004-08-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
SG103846A1 (en) * 2001-02-28 2004-05-26 Semiconductor Energy Lab A method of manufacturing a semiconductor device
JP4024508B2 (ja) * 2001-10-09 2007-12-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6833556B2 (en) * 2002-08-12 2004-12-21 Acorn Technologies, Inc. Insulated gate field effect transistor having passivated schottky barriers to the channel
US7868957B2 (en) * 2003-12-02 2011-01-11 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device and liquid crystal display device and method for manufacturing the same
JP4245158B2 (ja) * 2004-04-19 2009-03-25 パナソニック株式会社 Ｆｅｔ型強誘電体メモリセルおよびｆｅｔ型強誘電体メモリ
KR100601370B1 (ko) * 2004-04-28 2006-07-13 삼성에스디아이 주식회사 박막 트랜지스터 및 그를 이용한 유기 전계 발광 표시 장치
US20050258427A1 (en) * 2004-05-20 2005-11-24 Chan Isaac W T Vertical thin film transistor electronics
JP2006126692A (ja) * 2004-11-01 2006-05-18 Seiko Epson Corp 薄膜パターン基板、デバイスの製造方法、及び電気光学装置、並びに電子機器
WO2006103853A1 (ja) * 2005-03-25 2006-10-05 Japan Science And Technology Agency 二酸化チタンを活性層として用いる半導体装置およびその製造方法
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP2007115808A (ja) 2005-10-19 2007-05-10 Toppan Printing Co Ltd トランジスタ
JP2007212699A (ja) * 2006-02-09 2007-08-23 Idemitsu Kosan Co Ltd 反射型ｔｆｔ基板及び反射型ｔｆｔ基板の製造方法
US8304769B2 (en) * 2006-03-15 2012-11-06 Sharp Kabushiki Kaisha Active matrix substrate having channel protection film covering transistor channel, and display apparatus and/or, television receiver including same
US20080023703A1 (en) * 2006-07-31 2008-01-31 Randy Hoffman System and method for manufacturing a thin-film device
JP5121254B2 (ja) * 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US20090278120A1 (en) * 2008-05-09 2009-11-12 Korea Institute Of Science And Technology Thin Film Transistor
TWI518800B (zh) * 2008-08-08 2016-01-21 半導體能源研究所股份有限公司 半導體裝置的製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001209070A (ja) * 2000-01-27 2001-08-03 Casio Comput Co Ltd 液晶表示素子
US20070170434A1 (en) * 2004-03-09 2007-07-26 Idemitsu Kosan Co., Ltd. Thin film transistor, thin film transistor substrate, processes for producing the same, liquid crystal display using the same, and related devices and processes; and sputtering target, transparent electroconductive film formed by use of this,transparent electrode, and related devices and processes
JP2006165532A (ja) 2004-11-10 2006-06-22 Canon Inc 非晶質酸化物を利用した半導体デバイス
JP2006165529A (ja) 2004-11-10 2006-06-22 Canon Inc 非晶質酸化物、及び電界効果型トランジスタ
US20070072439A1 (en) * 2005-09-29 2007-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9337345B2 (en) 2011-01-14 2016-05-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including multilayer wiring layer
US9786668B2 (en) 2011-01-14 2017-10-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including multilayer wiring layer
US10249626B2 (en) 2011-01-14 2019-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device including multilayer wiring layer
US10763261B2 (en) 2011-01-14 2020-09-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device comprising memory cell over driver
US11139301B2 (en) 2011-01-14 2021-10-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including side surface conductor contact
US11805637B2 (en) 2011-01-14 2023-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising first and second conductors
US9331165B2 (en) 2012-11-02 2016-05-03 Boe Technology Group Co., Ltd. Thin-film transistor (TFT), manufacturing method thereof, array substrate, display device and barrier layer
WO2019083338A1 (ko) * 2017-10-27 2019-05-02 경희대학교산학협력단 산화물 반도체 박막 트랜지스터 및 그 제조방법
US11296232B2 (en) 2017-10-27 2022-04-05 University-Industry Cooperation Group Of Kyung Hee University Oxide semiconductor thin-film transistor and method of fabricating the same
WO2023239182A1 (ko) * 2022-06-09 2023-12-14 서울대학교산학협력단 박막 트랜지스터 구동 소자 및 이의 제조방법

Also Published As

Publication number Publication date
US8497504B2 (en) 2013-07-30
JP4752927B2 (ja) 2011-08-17
TWI412137B (zh) 2013-10-11
US20100200843A1 (en) 2010-08-12
KR101651679B1 (ko) 2016-08-26
CN101800248B (zh) 2012-06-20
CN101800248A (zh) 2010-08-11
US8269217B2 (en) 2012-09-18
US20120043548A1 (en) 2012-02-23
JP2010183027A (ja) 2010-08-19
TW201044593A (en) 2010-12-16

Similar Documents

Publication Publication Date Title
JP4752927B2 (ja) 薄膜トランジスタおよび表示装置
JP4752925B2 (ja) 薄膜トランジスタおよび表示装置
JP4844617B2 (ja) 薄膜トランジスタ基板および表示装置
JP5515281B2 (ja) 薄膜トランジスタ、表示装置、電子機器および薄膜トランジスタの製造方法
US8426851B2 (en) Thin film transistor and display device
JP5552753B2 (ja) 薄膜トランジスタおよび表示装置
TWI455320B (zh) 薄膜電晶體及其製造方法，及顯示裝置
CN108257977B (zh) 显示背板及其制作方法、显示面板和显示装置
JP5948427B2 (ja) 薄膜半導体基板、発光パネル及び薄膜半導体基板の製造方法
JP6019507B2 (ja) 薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法
JP5825812B2 (ja) 表示装置の製造方法
JP6654997B2 (ja) 薄膜トランジスタ基板
JP6019330B2 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置および電子機器

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant