KR20070121527A - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR20070121527A
KR20070121527A KR1020070059243A KR20070059243A KR20070121527A KR 20070121527 A KR20070121527 A KR 20070121527A KR 1020070059243 A KR1020070059243 A KR 1020070059243A KR 20070059243 A KR20070059243 A KR 20070059243A KR 20070121527 A KR20070121527 A KR 20070121527A
Authority
KR
South Korea
Prior art keywords
conductive layer
scan
display
wiring
seal member
Prior art date
Application number
KR1020070059243A
Other languages
English (en)
Other versions
KR100838652B1 (ko
Inventor
히로노리 아오키
아키오 나카야마
마나부 타나하라
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20070121527A publication Critical patent/KR20070121527A/ko
Application granted granted Critical
Publication of KR100838652B1 publication Critical patent/KR100838652B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13456—Cell terminals located on one side of the display only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50—Protective arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

신뢰성이 높고, 표시 품위가 우수한 표시장치를 제공한다. 본 발명의 일 양태에 따른 표시장치의 TFT어레이 기판(101)은, 표시 영역(2)에 형성된 복수의 주사 신호선(3)과, 표시 영역(2)에 형성되어 표시 신호선(5)과 표시 영역(2)안에 매트릭스 모양으로 배치된 TFT(31)와, 표시 영역(2)의 외측에 배치된 액틀 영역(50)에 설치되어 주사 신호선(3)에 대응하여 설치된 복수의 주사 인회 배선(4)과, 복수의 주사 인회 배선(4) 위에 설치된 게이트 절연막(10)과 씰재(12)의 외측에 있어서 복수의 주사 인회 배선(4)을 덮도록 게이트 절연막(10) 위에 형성되어 소정의 전위가 공급되는 제1도전층(8)을 구비하는 것이다.
TFT어레이 기판, 표시 영역, 표시 신호선, 주사 신호선, 씰재

Description

표시장치{DISPLAY DEVICE}
도 1은 실시예 1에 따른 액정표시장치의 액정표시 패널의 단부의 구성을 나타내는 평면도이다.
도 2는 도 1의 A-A단면도이다.
도 3은 TFT어레이 기판의 결함 근방의 구성을 나타내는 단면도이다.
도 4는 TFT어레이 기판의 경미한 결함 근방의 구성을 나타내는 단면도이다.
도 5는 실시예 2에 따른 액정표시장치의 액정표시 패널의 단부의 구성을 나타내는 평면도이다.
도 6은 도 5의 B-B단면도이다.
도 7은 실시예 2에 따른 액정표시장치에 있어서, 단선을 수복한 후의 액정표시 패널의 단부의 구성을 나타내는 평면도이다.
도 8은 실시예 3에 따른 액정표시장치의 액정표시 패널의 단부의 구성을 나타내는 평면도이다.
도 9는 도 8의 C-C단면도이다.
도 10은 실시예 4에 따른 액정표시장치의 액정표시 패널의 단부의 구성을 나타내는 평면도이다.
도 11은 도 10의 D-D단면도이다.
도 12는 실시예 5에 따른 액정표시장치의 액정표시 패널의 단부의 구성을 나타내는 평면도이다.
도 13은 실시예 6에 따른 액정표시장치의 액정표시 패널의 단부의 구성을 나타내는 단면도이다.
도 14는 실시예 6에 따른 액정표시장치의 액정표시 패널의 단부의 다른 구성을 나타내는 단면도이다.
[도면의 주요부분에 대한 부호의 설명]
1 : 액정표시 패널 2 : 표시 영역
2a : 표시 영역의 단변 3 : 주사 신호선
4 : 주사 인회 배선 5 : 표시 신호선
6 : 표시 인회 배선 7 : 공통 배선
8 : 제1도전층 9 : 제2도전층
10 : 게이트 절연막 11 : 층간 절연막
12 : 씰재 12a : 씰재의 패턴단
13 : 대향 기판 13a : 대향 기판의 단변
15 : 단자 16 : 트랜스퍼 전극
17 : 막 결함 18 : 커버릿지 결함
19 : 수복 패턴 20 : 절단부
21 : 전도부 22 : 절단부
23 : 전도부 25 : 제5도전층
26 : 제6도전층 28 : 제3도전층
29 : 제4도전층 30 : 액정
31 : TFT 32 : 화소 전극
33 : 대향 전극 36 : 콘택홀
37 : 콘택홀 50 : 액틀 영역
101 : TFT어레이 기판
본 발명은 표시장치에 관한 것이다.
액정표시장치는, 통상, 각각에 투명전극이 형성된 상하 한쌍의 전극기판을, 기판의 화상표시부 바깥 테두리에 형성된 씰재로 서로 붙이고, 그 내부에 액정을 봉입하도록 구성되어 있다. 또한 액정표시장치에는, 액티브 매트릭스형과 패시브 매트릭스형의 것이 있다. 액티브 매트릭스형의 액정표시장치는, 스위칭소자인 박막트랜지스터가 매트릭스 모양으로 형성된 TFT어레이 기판을 가지고 있다. 그리고, TFT어레이 기판과 대향 기판이 씰재를 통해 붙여지고 있다. 그리고, TFT어레이 기판과 대향 기판 사이에는 액정이 봉입되고 있다.
TFT어레이 기판의 표시 영역에는, 주사 신호선과, 표시 신호선과, 화소 전극이 형성된다. 주사 신호선을 전파하는 주사 신호에 의해, 스위칭소자인 TFT가 ON/OFF제어된다. 표시 신호선을 전파하는 표시 신호가 TFT를 통해 화소 전극에 공급된다. 그리고, 화소 전극에 표시 신호가 공급되면, 대향 전극과 화소 전극 사이에 표시 신호에 따른 표시 전압이 인가되어, 액정이 구동한다.
주사 신호선을 전파하는 주사 신호 및 표시 신호선을 전파하는 표시 신호는, 드라이버 IC로부터 공급된다. 따라서, 표시 영역의 외측의 액틀 영역에는, 드라이버 IC에서 주사 신호선 및 표시 신호선까지 인회 배선이 형성되어 있다. 또한, 액틀 영역에는, 씰재 및 공통 배선이 형성된다. 이 공통 배선에 의해, 공통 전위를 공급하기 위한 공통 신호가 전파된다.
여기에서, 액틀 영역에 있어서, 인회 배선과, 대향 전극이, 씰재 또는 액정을 사이에 두고 마주보고 있을 경우, 양자의 기생 용량에 의해, 표시 신호와 공통 신호가 간섭하게 된다. 따라서, 그 노이즈로 인해, 표시 품위가 열화되는 경우가 있다.
이것을 개선하기 위해서, 표시 신호선과 접속된 인회 배선의 상층에 도전층을 형성하는 문헌이 개시되고 있다(특허문헌 1참조). 그리고, 도전층에 그라운드 전위를 공급하는 것으로, 표시 신호선을 대향 전극으로부터 실드하여, 신호의 간섭을 경감하고 있다. 이에 따라 표시 신호와 공통 신호와의 간섭에 근거하는 표시 품위의 열화를 개선할 수 있다.
또한 표시 영역의 좌우 양 외측에 인회 배선이 형성되는 표시장치에 있어서, 사용하는 구동회로 또는 액틀 영역의 면적의 제약에 의해, 인회 배선길이가 국소적으로 다른 경우가 있다. 이 때 생기는 배선 부하(저항)의 차이가, 주사 신호의 지 연량의 차이가 된다. 또한 이 표시장치에서는, 액틀 영역에, 주사 신호선의 인회 배선과 표시 신호선의 인회 배선이 교차하는 교차부가 존재한다. 이 교차부의 수나, 면적이 국소적으로 다른 경우가 있다. 이들이 주사 신호선의 인회 배선의 배선 부하의 차이가 되며, 주사 신호의 지연량에 차이가 생기게 된다. 이러한 지연량의 차이에 기인하는 화소 전극전위의 편차가 표시 얼룩으로서 시인되어, 표시 품위가 저하된다.
이를 개선하기 위한 문헌이 개시되고 있다(특허문헌 2참조). 이 문헌에서는, 액틀 영역에 배치된 주사 신호선의 인회 배선의 일부와 중복하는 도전막을 형성하고 있다. 그리고, 이 도전막과 주사 신호선 사이에 용량을 형성한다. 또한, 이 도전막 이외의 개소에 있어서 배선 부하가 작은 인회 배선에 대해서는, 도전막과의 겹침 면적을 크게 한다. 이에 따라 인회 배선간의 배선 부하의 차이가 저감되어, 표시 품위의 열화를 개선할 수 있다.
[특허문헌 1] 일본국 특개 2001-183696호
[특허문헌 2] 일본국 특개 2005-266394호
대향 전극이 설치된 대향 기판과 TFT어레이 기판 사이에는, 대부분의 경우, 5㎛정도의 스페이스밖에 없다. 또한 대향 전극 위에는 보호막이 되는 절연막을 형성하지 않는 경우가 많기 때문에, TFT어레이 기판상의 인회 배선에 발생하는 부식 반응은, 대향 전극 사이에 발생하는 경우가 많다. 또한, 상기의 문제는, 제조 직후에는 잘 발생되지 않고 일정시간 사용한 후에 발생하는 경우가 많다. 특히, 옥외에 서 사용되는 휴대전화나, 자동차에 탑재되는 표시장치는, 고온 혹은 다습 하에서 사용되는 경우가 많아, 수분의 침입에 기인하는 부식 반응이 촉진된다. 따라서, 상기의 표시장치에서는 문제 발생의 빈도가 높아진다.
또한 주사 신호선에는, TFT어레이 기판 안의 TFT를 온/오프 하는 주사 신호가 전파된다. 그 때문에 대부분의 시간, TFT를 오프하기 위한 전위가 주사 신호선에 공급되고 있다. 따라서, 대향 전극에 공급되는 공통 전위 사이에는, 10V이상의 전위차가 발생하게 된다. 한편, 표시 신호선에는, 화상 데이터에 따른 표시 신호가 전파된다. 이 때문에, 표시 신호선의 평균 전위는, 공통 전위와 대략 같거나 수Ⅴ정도의 차이다. 따라서, 주사 신호선과 표시 신호선을 비교했을 경우, 주사 신호선쪽이 대향 전극과의 전위차가 커진다. 따라서, 주사 신호선의 인회 배선에, 부식 반응에 기인하는 문제가 많이 발생하게 된다. 이와 같이, 종래의 표시장치에서는, 인회 배선의 부식에 의해, 표시 품위가 저하하게 되는 문제점이 있다.
본 발명은 이러한 문제점을 감안하여 행해진 것으로 신뢰성이 높고, 표시 품위가 높은 표시장치를 제공하는 것을 목적으로 한다.
본 발명의 제1의 양태에 따른 표시장치는, 화소 전극을 가지는 어레이 기판과, 상기 어레이 기판에 대향배치되어, 대향 전극을 가지는 대향 기판과, 표시 영역을 둘러싸도록 형성되어, 상기 어레이 기판 및 상기 대향 기판을 서로 붙이는 씰재와, 상기 어레이 기판과, 상기 대향 기판과, 상기 씰재로 형성되는 공간에 설치된 표시 재료를 구비한 표시장치로서, 상기 어레이 기판 위에는, 상기 표시 영역에 형성된 복수의 주사 신호선과, 상기 표시 영역에 형성되어, 상기 복수의 주사 신호선과 교차하는 복수의 표시 신호선과, 상기 표시 영역내에 매트릭스 모양으로 배치되어, 상기 주사 신호선과 상기 표시 신호선에 접속된 스위칭소자와, 상기 표시 영역의 외측에 배치된 액틀 영역에 설치되어, 상기 복수의 주사 신호선에 대응하여 설치된 복수의 주사 인회 배선과, 상기 복수의 주사 인회 배선 위에 설정된 절연막과, 상기 씰재의 외측에 있어서 상기 복수의 주사 인회 배선을 덮도록 상기 절연막 위에 형성되어, 소정의 전위가 공급되는 도전층을 구비하는 것이다.
이하에, 본 발명을 적용가능한 실시예가 설명된다. 이하의 설명은, 본 발명의 실시예를 설명하는 것으로, 본 발명이 이하의 실시예에 한정되는 것은 아니다. 설명의 명확화를 위해, 이하의 기재는, 적절히, 생략 및 간략화가 행해지고 있다. 또한, 당업자라면 이하의 실시예의 각 요소를, 본 발명의 범위에 있어서 용이하게 변경, 추가, 변환하는 것이 가능할 것이다. 한편, 각 도면에 있어서 동일한 부호를 붙인 것은 동일한 요소를 나타내고 있으며, 적절히 설명이 생략된다.
실시예 1.
본 실시예에 따른 액정표시장치는, TFT어레이 기판과 대향 기판 사이에 끼워진 액정을 구비하고 있다. 그리고, TFT어레이 기판과 대향 기판은, 표시 영역을 둘러싸도록 틀 모양으로 형성된 씰재로 서로 붙여지고 있다. TFT 어레이 기판에는, 주사 신호선과 표시 신호선이 설치된다. 그리고, 주사 신호선과 접속되는 주사 인회 배선의 상층에 제1도전층을 형성하고 있다. 이 제1도전층은, 적어도 씰재의 외 측에서 주사 인회 배선을 덮도록 형성되어, 소정의 전위가 공급된다. 또한, 본 실시예에서는, 이하에, 표시장치의 일 예인 액티브 매트릭스형 액정표시장치에 관하여 설명하지만, 본 발명은 액티브 매트릭스형 액정표시장치에 한정되는 것은 아니다. 즉, 어레이 기판과, 대향 기판 사이에, 액정이나 입자나 액체 등의 표시 재료가 설치된 표시장치이면, 적용가능하다. 따라서, 한 쌍의 기판에 표시 재료가 끼워진 셀 구성을 가지는 전자 페이퍼 등에도 적응가능하다.
본 실시예에 따른 액정표시장치에 대해서 도 1 및 도 2를 사용하여 설명한다. 도 1은, 본 실시예에 따른 액정표시장치에 이용되는 액정표시 패널의 단부의 구성을 모식적으로 나타내는 평면도이다. 또한, 도 1에서는, 액정표시 패널(1)의 오른쪽 모서리 근방의 단부가 도시되고 있다. 도 2에서는, 도 1의 A-A단면도이다. 또한 본 실시예에서는, TFT어레이 기판(101)에는, 보텀 게이트형의 TFT(31)가 형성되는 것으로서 설명한다. 또한, 도 2에서는, 우측에 주사 인회 배선(4)이 설치되는 개소에 있어서의 단면이 표시되고, 좌측에 표시 인회 배선(6)이 설치되는 개소에 있어서의 단면이 도시되고 있다.
사각형의 TFT어레이 기판(101)위에, 복수의 주사 신호선(3)이 평행하게 형성되어 있다. 도 1중, 복수의 주사 신호선(3)은 일정한 간격으로, 가로방향을 따라 배치된다. 제1의 절연막인 게이트 절연막(10)을 통해 주사 신호선(3)과 교차하도록 복수의 표시 신호선(5)이 형성되어 있다. 즉, 주사 신호선(3)을 덮도록 설치된 게이트 절연막(10)위에, 표시 신호선(5)이 주사 신호선(3)과 직교하는 방향을 따라 설치되어 있다. 도 1중, 복수의 표시 신호선(5)은 일정한 간격으로, 세로방향을 따 라 형성된다. TFT 어레이 기판(101)에는, 예를 들면 유리 기판 등의 투명한 절연성 기판을 사용할 수 있다. 주사 신호선(3)과 표시 신호선(5)은, 같은 정도의 막두께 로 형성되는 경우가 많다. 게이트 절연막(10)은, 예를 들면 산화 실리콘막이나 질화 실리콘막으로 형성할 수 있다. 주사 신호선(3)에는, 주사 신호가 공급되고, 표시 신호선(5)에는 화상 데이터에 따른 표시 신호가 공급된다. 주사 신호선(3) 및 표시 신호선(5)은, 예를 들면 Al이나 Cr등의 금속박막으로 형성되어 있다.
주사 신호선(3)과 표시 신호선(5)의 교차점 근방에는, 스위칭소자인 TFT(31)가 형성된다. TFT(31)는, 표시 영역(2)안에 어레이 모양으로 배열되어 있다. TFT(31)는, 표시 신호선(5)과 같은 층에 형성된 드레인 전극 및 소스 전극을 구비하고 있다. 소스 전극과 드레인 전극은, 반도체층을 통해 접속되고 있다. 이 TFT(31)를 통해, 표시 신호선(5)과 화소 전극(32)이 접속된다. 따라서, 주사 신호에 의해 TFT(31)를 온 상태로 함으로써, 표시 신호선(5)으로부터 화소 전극(32)에 표시 신호가 공급된다. 이에 따라 대향 기판(13)에 설치된 대향 전극(33) 사이에, 액정(30)을 구동하기 위한 구동전압이 인가된다. 대향 전극(33)은, 예를 들면 대향 기판(13)의 대략 전체면에 형성되어, 화소 전극(32)과 대향배치되고 있다. 또한, 대향 전극(33)과, 화소 전극(32)은, 예를 들면 ITO 등의 투명 도전막으로 형성되고 있다.
화소 전극(32)과 표시 신호선(5) 사이에는, 제2의 절연막인 층간 절연막(11)이 형성되어 있다. 그리고, 층간 절연막(11)에 설치된 콘택홀을 통해, TFT의 드레인 전극과, 화소 전극(32)이 접속된다. 화소 전극(32)은 어레이 모양으로 배치된 다. 화소 전극(32)이 설치되는 각각의 개소가 화소가 된다. 복수의 화소가 어레이 모양으로 배열되어 있는 영역이 표시 영역(2)이 된다. 표시 영역(2)은 사각형으로 형성되어 있다. 주사 신호선(3) 및 표시 신호선(5)은 표시 영역(2)안에 형성되어 있다. 그리고, 이 표시 영역(2)의 외측이 액틀 영역(50)이 된다. 즉, 표시 영역(2)의 단변(2a)보다도 내측(좌측 위측)의 영역이 표시 영역(2)이 되고, 표시 영역(2)의 단변(2a)보다도 외측(우하측)의 영역이 액틀 영역(50)이 된다. 또한, 층간 절연막(11)은, 예를 들면 산화 실리콘 막이나 질화 실리콘 막 혹은 유기 절연막에 의해 형성 할 수 있다.
표시 영역(2)의 외측에는 액틀 영역(50)이 배치되어 있다. 액틀 영역(50)은, 사각형의 표시 영역(2)을 둘러싸도록 배치된다. 즉, 액틀 영역(50)은, 대략 ロ자(frame-1ike)형태로 형성되어 있다. TFT 어레이 기판(101)의 액틀 영역(50)에는, 단자(15)가 형성되어 있다. 이 단자(15) 위에는, 예를 들면 구동 IC가 실장된다. 구동 IC는, TFT어레이 기판(101)의 하변 근방의 단부에 배치되어 있다. 예를 들면 주사 신호용의 드라이버 IC와 표시 신호용의 드라이버 IC를 겸용하는 구동 IC를 사용할 수 있다. 즉, 구동 IC로부터, 주사 신호와, 표시 신호가 출력된다. 구동 IC는, 단자(15)를 통해 주사 신호선(3)과 접속되는 주사 인회 배선(4)과, 표시 신호선(5)과 접속되는 표시 인회 배선(6)이 접속되어 있다.
액틀 영역(50)에는, 복수의 표시 신호선(5)과 대응하는 복수의 표시 인회 배선(6)이 형성되어 있다. 복수의 표시 인회 배선(6)은, 인접하는 배선과 전도하지 않도록, 소정의 간격을 사이에 두고 설치된다. 표시 인회 배선(6)은, 단자(15)로부 터 표시 영역(2)의 하변까지 설치된다. 그리고, 표시 인회 배선(6)은, 표시 영역(2)의 하측의 단변(2a)에서, 표시 신호선(5)과 접속되어 있다. 그리고, 구동 IC로부터의 단자(15)에 입력된 표시 신호는 표시 인회 배선(6)을 통해, 표시 신호선(5)에 공급된다. 표시 인회 배선(6)과 표시 신호선(5)은, 동일한 도전층에 형성되어 있다. 즉, 표시 인회 배선(6)과 표시 신호선(5)은 일체로 패터닝되고 있다. 또한, 도 1에 있어서, 단자(15)의 근방 부분의 각 표시 신호용 인회 배선(6)에 대해서는 생략하여 도시하고 있다.
또한, 액틀 영역(50)에는, 복수의 주사 신호선(3)에 대응하는 복수의 주사 인회 배선(4)이 형성되어 있다. 주사 인회 배선(4)은, 표시 영역(2)의 오른쪽 아래 모서리의 외측을 지나, 단자(15)로부터 표시 영역(2)의 오른쪽의 단변(2a)까지 설치된다. 그리고, 표시 영역(2)안에 설치된 복수의 주사 신호선(3)과 복수의 주사 인회 배선(4)이 각각 접속되어 있다. 즉, 구동 IC로부터의 주사 신호는 주사 인회 배선(4)을 통해, 주사 신호선(3)에 입력된다. 복수의 주사 인회 배선(4)은, 인접하는 배선과 전도하지 않도록, 소정의 간격을 사이에 두고 설치된다. 주사 신호선(3)과 주사 인회 배선(4)은, 예를 들면 동일한 도전층에 형성되어 있다. 즉, 주사 인회 배선(4)과 주사 신호선(3)은 일체로 패터닝되고 있다. 액틀 영역(50)위에 설치된 복수의 주사 인회 배선(4)은, 표시 영역(2)의 하변측의 주사 신호선(3)으로부터 순서대로 접속되고 있다. 환언하면, 표시 영역(2)의 가장 하변측에 배치된 주사 신호선(3)과, 가장 좌측에 배치된 주사 인회 배선(4)이 접속된다.
그리고, 액틀 영역(50)의 상부측에 감에 따라, 주사 인회 배선(4)의 갯수가 적어진다.
주사 인회 배선(4)의 외측에는, 공통 배선(7)이 형성되어 있다. 공통 배선(7)은 액틀 영역(50)에 형성되어 있다. 환언하면, 주사 인회 배선(4)은, 공통 배선(7)과 표시 영역(2) 사이에 배치된다. 또한 공통 배선(7)은, 씰재(12)의 외측에 형성되어 있다. 공통 배선(7)의 노출 부분에는, 트랜스퍼 전극(16)이 설치된다. 트랜스퍼 전극(16)은, 예를 들면 은 페이스트와 같은 도전재 또는, 스페이서 등에 도전성 물질을 코팅한 부재로, 대향 전극(33)과 접속되어 있다. 즉, 구동 IC로부터 단자(15)를 통해 공통 배선(7)에 공통 전위를 부여하기 위한 공통 신호가 입력된다. 그리고, 이 공통 신호가, 공통 배선(7)과 접속된 트랜스퍼 전극(16)을 통해, 대향 전극(33)에 입력된다. 이와 같이, 트랜스퍼 전극(16)에 의해, 공통 배선(7)과 대향 기판(13)에 설치된 대향 전극(33)이 전도한다. 트랜스퍼 전극(16)은, 예를 들면 씰재(12)의 패턴 아래 이외에 형성할 수 있다. 구동 IC가 설치되는 단부와 반대측의 단부까지, 공통 배선(7)을 연장 설치하고, 거기에 트랜스퍼 전극(16)을 설치하는 것도 가능하다.
주사 신호선(3) 및 주사 인회 배선(4) 위에는, 게이트 절연막(10)이 형성되어 있다. 즉, 게이트 절연막(10)은, 주사 신호선(3) 및 주사 인회 배선(4)을 덮도록 형성된다. 그리고, 게이트 절연막(10) 위에, 표시 신호선(5), 표시 인회 배선(6) 및 공통 배선(7)이 형성된다. 표시 신호선(5), 표시 인회 배선(6) 및 공통 배선(7) 위에는, 층간 절연막(11)이 형성된다. 즉, 층간 절연막(11)은 표시 신호선(5), 표시 인회 배선(6) 및 공통 배선(7)을 덮도록 형성된다. 그리고, 층간 절연 막(11) 위에, 화소 전극(32)이 형성된다.
대향 기판(13)으로서는, 유리 기판 등의 투명한 절연성 기판이 이용된다. 컬러 액정표시장치에서는, 대향 기판(13)에, 도시하지 않은 컬러 필터나 블랙 매트릭스(BM)가 매트릭스 모양으로 형성된다. 또한, 컬러필터 및 BM 위에는, 화소 전극(32)과 대향하는 대향 전극(33)이 대향 기판(13)의 대략 전체면에 설치된다. 이 대향 전극(33)은, 상기의 트랜스퍼 전극(16)에 접속된다. TFT어레이 기판(101)과 대향 기판(13)이 대향배치되어, 씰재(12)로 서로 붙여지고 있다. 씰재(12)는, 표시 영역(2)을 둘러싸도록 틀 모양으로 형성되어 있다. 즉, 씰재(12)는, 표시 영역(2)의 단변(2a)의 외측에 배치된다. 그리고, 씰재(12)는, 주사 인회 배선(4) 및 표시 신호용 인회 배선(6)의 일부 위에 배치되어 있다.
이러한 대향 기판(13)과 TFT어레이 기판(101) 사이에는, 액정(30)이 끼워진다. 즉, TFT어레이 기판(101)과 대향 기판(13)과 씰재(12)로 둘러싸인 공간에 액정(30)이 봉입되어 있다. 이에 따라 액정표시 패널(1)이 구성된다. 또한 TFT어레이 기판(101)과 대향 기판(13)과의 간격을 일정하게 유지하는 스페이서(도시 생략)를 배치해도 좋다. 이 액정표시 패널의 배면측에는, 백라이트 유닛이 배치된다. 백라이트 유닛은, 면 전체에 균일한 빛을 출사하는 면상광원 장치이다. 백라이트 유닛은, LED나 형광관 등의 광원과, 광선으로부터의 빛을 면 전체에 이끄는 도광판과, 확산 시트나 프리즘 시트 등의 광학 시트를 구비하고 있다. 또한, 외부의 제어회로와 TFT어레이 기판(101)이, 예를 들면 플렉시블 배선 기판을 통해 접속된다. 외부의 제어회로로부터의, 전원전압, 제어신호 및 화상 데이터에 의거하여 구동 IC가 표시 신호, 주사 신호 및 공통 신호를 출력한다. 그리고, 대향 전극(33)과, 화소 전극(32) 사이에, 인가되는 전압에 의해 액정이 구동한다. 이에 따라 액정표시 패널(1)의 투과 광량이 제어된다. 또한, TFT어레이 기판(101) 또는 대향 기판(13)에, 액정(30)을 배향시키기 위한 배향막을 형성해도 된다.. 또한 액정표시 패널에는, 편광 필름 등을 붙여도 좋다.
여기에서, 액틀 영역(50)에 있어서, 주사 인회 배선(4) 위에는 제1도전층(8)이 형성되고, 표시 인회 배선(6) 위에는, 제2도전층(9)이 형성되어 있다. 제1도전층(8)은, 게이트 절연막(10) 위에 형성되어 있다. 제1도전층(8)으로서는, 표시 신호선(5)과 같은 층의 금속 박막을 사용할 수 있다. 이에 따라 제조 공정의 증가를 막을 수 있다. 제1도전층(8)은 단자(15a)와 접속되어 있다. 그리고, 제1도전층(8)은 주사 인회 배선(4)을 따르도록, 도 1중, 위쪽 방향으로 연장 설치되고 있다. 제1도전층(8)은, 복수의 주사 인회 배선(4)을 덮도록, 폭 넓게 형성되어 있다. 또한 제1도전층(8)은, 씰재(12)를 따라 형성되고, 씰재(12)보다도 폭 넓게 패터닝 되고 있다. 즉, 제1도전층(8)은, 씰재(12)로부터 비어져 나와 형성되고 있다. 따라서, 제1도전층(8)의 일부는, 씰재(12)의 외측에 배치되어 있다. 그리고, 제1도전층(8)은 씰재(12)의 외측에서 내측까지 설치된다. 이에 따라 복수의 주사 인회 배선(4) 중, 씰재(12)의 외측에 배치된 대부분의 개소가, 제1도전층(8)에 의해 덮여진다. 즉, 복수의 주사 인회 배선(4) 중, 가장 외측에 배치된 주사 인회 배선(4)보다도, 제1도전층(8)의 패턴이 외측에 배치되어 있다.
또한 제1도전층(8)은, 주사 인회 배선(4)이 설치되는 영역 중, 대향 전 극(33)이 설치되는 영역에, 주사 인회 배선(4)을 덮도록 형성된다. 즉, 주사 인회 배선(4)의 상부에 대향 전극(33)이 존재하는 영역에는, 주사 인회 배선(4)과 대향 전극(33) 사이에 제1도전층(8)이 배치된다. 그리고, 제1도전층(8)은, 복수의 주사 인회 배선(4)을 보호하도록, 주사 인회 배선(4)과 대향 전극(33)이 대향하는 대략 모든 영역에 형성된다. 제1도전층(8)에는, 단자(15a)를 통해 구동 IC로부터 소정의 전위가 공급된다.
또한, 표시 인회 배선(6) 위에는, 제2도전층(9)이 형성되어 있다. 제2도전층(9)은, 층간 절연막(11) 위에 형성되어 있다. 제2도전층(9)은, 예를 들면 화소 전극(32)과 같은 층에 형성할 수 있다. 이에 따라 제조 공정의 증가를 막을 수 있다. 제2도전층(9)은, 주사 인회 배선(4)에 대한 제1도전층(8)과 마찬가지로, 씰재(12)의 외측의 표시 인회 배선(6)을 덮도록 형성되어 있다.
제2도전층(9)은 단자(15b)와 접속되고 있다. 그리고, 제2도전층(9)은 복수의 표시 인회 배선(6)을 덮도록, 도 1중, 좌측 방향으로 연장 설치된다. 또한 제2도전층(9)의 패턴은, 씰재(12)를 따라 형성되어 있다. 제2도전층(9)은, 씰재(12)로부터 비어져 나와서 형성되어 있다. 즉, 제2도전층(9)의 일부는, 씰재(12)의 외측에 배치되어 있다. 그리고, 제2도전층(9)은 씰재(12)의 외측에서 내측까지 설치된다. 이에 따라 복수의 표시 인회 배선(6) 중, 씰재(12)의 외측에 배치된 대부분의 개소가, 제2도전층(9)에 의해 피복된다.
또한 제 2의 도전층(9)은, 표시 인회 배선(6)이 설치되는 영역 중, 대향 전극(33)이 설치되는 영역에, 표시 인회 배선(6)을 덮도록 형성된다. 즉, 표시 인회 배선(6)의 상부에 대향 전극(33)이 존재하는 영역에서는, 표시 인회 배선(6)과 대향 전극(33) 사이에 제2도전층(9)이 배치된다. 그리고, 제2도전층(9)은, 복수의 표시 인회 배선(6)을 보호하도록, 표시 인회 배선(6)과 대향 전극(33)이 대향하는 대략 모든 영역에 형성된다. 제2도전층(9)에는, 단자(15b)를 통해 구동 IC로부터 소정의 전위가 공급된다.
또한, 액정표시 패널(1)의 대향 기판(13)의 절단 공정에 있어서의 절단 편차에 의해, 대향 기판(13)의 단변(13a)이 본래의 설계 위치로부터 몇백㎛정도 변동하는 경우가 있다. 이러한 경우, 예를 들면 도 1에 나타나 있는 바와 같이, 단자(15)측에서는, 제1도전층(8)이나 제2도전층(9)이 대향 기판(13)의 단변(13a)으로부터, 비어져 나와서 형성된다. 이 결과, 대향 전극(33)이 형성되지 않는 영역에, 제1도전층(8) 및 제2도전층(9)이 비어져 나온다.
이와 같이, 제1도전층(8) 및 제2도전층(9)에 의해, 인회 배선을 보호할 수 있다. 이것에 대해서, 도 3 및 도 4에 관하여 설명한다. 도 3 및 도 4는 TFT어레이 기판(101)의 결함개소 근방의 구성을 모식적으로 나타내는 단면도이다. 예를 들면 주사 인회 배선(4) 위에 제1도전층(8)이 배치되어 있는 개소에서, 게이트 절연막(10)에 막 결함(17)이나 커버릿지 결함(18)이 존재한다. 여기에서, 막 결함(17)에는, 게이트 절연막(10)에 핀홀 등이 존재하여, 제1도전층(8)과 주사 인회 배선(4)이 절연되어있지 않다. 또한 커버릿지 결함(18)에서는, 주사 인회 배선(4)의 패턴의 단이 게이트 절연막(10)에 의해 완전히 피복되지 않는다. 따라서, 막 결함(17) 또는 커버릿지 결함(18)이 있는 주사 인회 배선(4)에서는, 제1도전층(8)과 단락하고 있다
제1도전층(8)과 주사 인회 배선(4)의 전도를 검사하는 공정을 제조 공정중에 설치함으로써, 결함이 있는 액정표시 패널(1)을 초기 불량품으로서 검출할 수 있다. 예를 들면 TFT어레이 기판(101)과 대향 기판(13)을 서로 붙여서, 액정표시 패널(1)을 제조한 후에, 제1도전층(8)과 주사 인회 배선(4)의 전도를 검사한다. 그리고, 제1도전층(8)과 주사 인회 배선(4)이 전도하고 있을 경우, 불량품으로서 검출한다. 한편, 제1도전층(8)과 주사 인회 배선(4)이 절연되고 있을 경우, 우량품으로서, 다음 제조 공정으로 진행시킨다. 이에 따라 불량품이 다음 제조 공정으로 진행되는 것을 막을 수 있기 때문에, 생산성을 향상시킬 수 있다. 또한, 전도를 검사하는 공정은, 예를 들면 액정을 주입하고, 주입구를 밀봉하는 공정 후에 행할 수 있다.
한편, 게이트 절연막(10)의 막 결함(17)이나 커버릿지 결함(18)이 미소할 경우, 제1도전층(8)과 주사 인회 배선(4)이 전도하지 않는다. 즉, 도 4에 나타나 있는 바와 같이 제1도전층(8)과 주사 인회 배선(4)이 단락하지 않을 정도로, 막 결함(17)이나 커버릿지 결함(18)이 작다고 하자. 이러한 경우, 제1도전층(8)이 주사 인회 배선(4) 위의 미소한 막 결함(17)이나 커버릿지 결함(18)을 커버한다. 따라서, TFT어레이 기판(101)의 표면에 수분 등이 부착된 경우에도, 수분 등이 막 결함(17)이나 커버릿지 결함(18)에 침입하는 것을 막을 수 있다. 이에 따라 주사 인회 배선(4)이 수분 등으로부터 보호되므로, 주사 인회 배선(4)에 대한 부식 반응을 막을 수 있다. 따라서, 표시 품위의 열화를 막을 수 있다. 또한, 출하 후의 표시 품위의 열화를 막을 수 있고, 신뢰성을 향상시킬 수 있다.
또한, 상기의 설명에서는, 제1도전층(8)에 의해, 주사 인회 배선(4)을 보호하는 예에 대해서 나타냈지만, 도 3, 도 4의 괄호안에 나타내는 제2도전층(9)에 의해 표시 인회 배선(6)을 보호하는 것도 가능하다. 즉, 도 3, 도 4에 나타나 있는 바와 같이, 표시 인회 배선(6)의 상부를 덮도록 제2도전층(9)을 설치한다. 이에 따라 막 결함(17)이나 커버릿지 결함(18)으로부터 표시 인회 배선(6)을 보호할 수 있다. 따라서, 표시 품위의 열화를 막을 수 있고, 신뢰성을 향상시킬 수 있다.
여기에서, 제1도전층(8) 및 제2도전층(9)에 공급하는 전위는, 대향 전극(33)에 공급하는 공통 전위에 가까운 전위인 것이 바람직하다. 즉, 대향 전극(33)의 전위와, 제1도전층(8) 및 제2도전층(9) 사이에서 부식(전식)반응이 일어나지 않는 전위차 이하로 하도록, 제1도전층(8) 및 제2도전층(9)에 신호를 입력한다. 예를 들면 제1도전층(8) 및 제2도전층(9)에는, 단자(15)로부터 공통 신호를 입력할 수 있다. 이에 따라 제1도전층(8) 및 제2도전층(9)이, 대향 전극(33)과 같은 공통 전위가 된다. 따라서, 예를 들면 제1도전층(8) 위의 층간 절연막(11)에 결함이 있을 경우에도, 수분 등에 기인하는 부식 반응이 제1도전층(8)에 대하여 발생하는 것을 막을 수 있다.
또한, 제1도전층(8) 또는 제2도전층(9)에 단자(15)로부터 공통 전위를 공급할 경우, 제1도전층(8) 또는 제2도전층(9)을 도 1안의 공통 배선(7)으로서 기능하도록 할 수 있다. 예를 들면 제1도전층(8)의 패턴 폭을 공통 배선(7)까지 넓게 할 수 있다. 이에 따라, 공통 배선(7)의 실효적인 배선 폭이 증가하고, 배선 저항을 저감 할 수 있다. 따라서, 공통 신호의 지연을 개선 할 수 있고, 표시 품위를 향상시킬 수 있다. 단자(15)에는, 구동 IC로부터 직접, 공통 신호를 입력해도 좋다.
또한, 회로 제약 혹은 제1도전층(8)이나 제2도전층(9)이 다른 배선과 교차하는 등의 이유로 제1도전층(8)이나 제2도전층(9)에 전위를 공급하는 단자(15)를 설치하는 것이 곤란할 경우, 대향 전극(33)에서 공통 신호를 입력할 수 있다. 구체적으로는, 제1도전층이나 제2도전층(9) 위에도, 트랜스퍼 전극(16)을 설치한다. 이에 따라 트랜스퍼 전극(16)을 통해 제1도전층(8)이나 제2의 도전층(9)과 대향 전극(33)이 접속된다. 대향 전극(33)에는, 예를 들면 공통 배선(7)에 접속된 다른 트랜스퍼 전극(16)을 통해 구동 IC로부터 공통 신호가 입력되어 있다. 따라서, 구동 IC로부터 대향 전극(33)을 통해 제1도전층(8)이나 제2도전층(9)에 공통 전위가 공급된다.
또한, 제1도전층(8)이나 제2도전층(9)에 공급하는 전위는, 공통 전위에 한정되는 것이 아니다. 예를 들면 공통 전위의 평균 전위와 같은 전위를 공급해도 좋다. 또는, 표시 신호선(5)을 전파하는 표시 신호 전위의 중심 전위와 같은 전위를 공급해도 된다. 주사 신호보다도, 대향 전극(33)의 공통 전위에 가까운 전위를 제1도전층(8) 및 제2도전층(9)에 공급한다. 이에 따라 제1도전층(8)이나 제2도전층(9)과, 대향 전극(33) 사이의 전위차를 작게할 수 있어, 결함개소에서의 전식 반응의 발생을 막을 수 있다. 즉, 공통 전위와 전위차가 큰 주사 인회 배선(4) 위에, 제1도전층(8)을 설치함으로써, TFT어레이 기판(101) 표면에 수분 등이 부착되었을 경우라도, 주사 인회 배선(4)에 부식 반응이 생기는 것을 방지할 수 있다.
또한, 상기의 설명에서는, 제1도전층(8)이 표시 신호선(5) 및 표시 인회 배선(6)과 같은 층에 형성되어 있는 예에 대하여 설명했지만, 이것에 한정하는 것은 아니다. 예를 들면 제1도전층(8)을 화소 전극(32)과 같은 층에 형성하는 것도 가능하다. 이 경우, 제1도전층(8) 및 제2도전층(9)이 화소 전극(32)과 같은 층에 형성된다. 또한 제1도전층(8)을 TFT(31)의 반도체층과 같은 층에 형성해도 좋다. 이 경우, 제1도전층(8)은, 게이트 절연막(10) 위에 형성되어, 층간 절연막(11)에 피복된다. 즉, 표시 신호선(5)과 같은 층에 형성되는 경우와 같이 게이트 절연막(10)과 층간 절연막(11) 사이에 제1도전층(8)이 설치된다. 또한, 상기의 설명에서는, 제2도전층(9)이 화소 전극(32)과 같은 층에 형성되어 있는 예에 대하여 설명했지만, 표시 신호선(5)과 같은 층에 형성하는 것도 가능하다. 이 경우, 표시 인회 배선(6)을 주사 배선(3)과 같은 층에 형성한다. 그리고, 표시 인회 배선(6)과 표시 신호선(5)을 접속하기 위해 레이어의 변환부를 형성한다. 이에 따라 제1도전층(8)과 제2도전층(9)이 같은 도전층에 형성된다. 또한 이와 같이 하층측으로 레이어 변환된 표시 인회 배선(6)을 사용할 경우, TFT(31)의 반도체층과 같은 층에 의해 제2도전층(9)을 형성하는 것이 가능하게 된다. 또한, 본 발명에 따른 액정표시장치는, 보텀 게이트형의 TFT(31)에 한정되는 것은 아니다. 이와 같이, TFT어레이 기판(101)의 배선 구성에 의해, 제1도전층(8) 및 제2도전층(9)의 레어어를 적절히 변경하는 것이 가능하다.
이상과 같이, 액틀 영역(50)에 배치된 주사 인회 배선(4)위에, 게이트 절연막(10)을 통해 제1도전층(8)을 배치한다. 그리고, 적어도 씰재(12)의 외측에서는, 주사 인회 배선(4)을 제1도전층(8)으로 피복한다. 이에 따라 게이트 절연막(10)에 막 결함(17)이 있을 경우, 단락 결함으로서 검출할 수 있다. 따라서, 부식 반응에 의한 출하 후의 표시 품위의 열화를 막을 수 있다. 또한 게이트 절연막(10)의 막 결함(17)이 미소할 경우, 제1도전층(8)에 의해 미소한 막 결함(17)이 덮어지고 있기 때문에, 부식 반응을 막을 수 있다. 즉, TFT어레이 기판(101)에 부착된 수분 등이, TFT어레이 기판(101)의 내부로 침입하는 것을 막을 수 있다. 따라서, 주사 인회 배선(4)과 대향 전극(33)의 전위차에 의해 발생하는 부식 반응 및 단선 발생을 방지 할 수 있고, 신뢰성을 향상시킬 수 있다. 또한, 제1도전층(8)에는, 공통 전위에 가까운 전위가 공급되고 있기 때문에, 제1도전층(8)과 대향 전극(33) 사이에서 생기는 부식 반응을 막을 수 있다.
실시예 2.
본 실시예에서는, 실시예 1과 같이, 표시장치의 일례인 액정표시장치에 관하여 설명한다. 본 실시예에 따른 액정표시장치에 대해서 도 5 및 도 6을 사용하여 설명한다. 도 5는, 액정표시 패널(1)의 단부의 구성을 나타내는 평면도이며, 도 6은, 도 5의 B-B단면도이다. 또한, 본 실시예에 따른 액정표시장치의 기본적 구성에 대해서는, 실시예 1과 같기 때문, 설명을 생략한다. 예를 들면 제1도전층(8)은, 씰재(12)의 외측에 있어서, 주사 인회 배선(4)의 대략 전체를 덮도록 형성되어 있다.
또한, 본 실시예에 따른 액정표시장치의 TFT어레이 기판(101)은, 도 5에 나타내는 바와 같이, 수복 패턴(19)을 가지고 있다. 이 수복 패턴(19)에 의해 주사 인회 배선(4)의 단락을 수복할 수 있다. 수복 패턴(19)은, 제1도전층(8)보다도 표 시 영역(2)측에 형성되어 있다. 즉, 수복 패턴(19)은, 표시 영역(2)의 단변(2a)과 제1도전층(8) 사이에 배치되어 있다. 그리고, 수복하기 전은, 수복 패턴(19)과 주사 인회 배선(4)은 절연되고 있다.
도 5에 나타나 있는 바와 같이 수복 패턴(19)은, 제1도전층(8)의 패턴으로부터 분기되고 있다. 즉, 제1도전층(8)과 수복 패턴(19) 사이의 영역에는, 주사 인회 배선(4) 위에 도전막이 형성되지 않는다. 또한 수복 패턴(19)은, 도 6에 나타나 있는 바와 같이, 층간 절연막(11)과 게이트 절연막(10) 사이에 배치되어 있다. 또한, 본 실시예에서는, 도 6에 나타나 있는 바와 같이 제1도전층(8)이 층간 절연막(11) 위에 형성되어 있다. 즉, 수복 패턴(19)은, 표시 신호선(5)과 같은 층에 형성되고, 제1도전층(8)은 화소 전극(32)과 같은 층에 형성되고 있다. 수복 패턴(19)은, 층간 절연막(11)에 설치된 콘택홀(36,37)을 통해 제1의 도전막(8)에 접속되고 있다. 즉, 수복 패턴(19)의 양단이 제1도전층(8)과 중복하고, 그 중복하는 영역에 2개의 콘택홀(36,37)이 형성되어 있다.
여기에서, 콘택홀(36)은 씰재(12)의 외측에 배치되어 있다. 또한 콘택홀(36)은, TFT어레이 기판(101)의 대향 기판(13)이 설치되지 않은 영역에 형성되어 있다. 한편, 콘택홀(37)은, 씰재(12)의 내측에 배치되어 있다. 여기에서, 수복 패턴(19)은, 복수의 주사 인회 배선(4)의 각각과, 2개소에서 교차하도록 형성되어 있다. 즉, 대향 기판(13)이 설치되지 않은 영역에서, 수복 패턴(19)은 주사 인회 배선(4)의 각각과 교차한다. 또한, 표시 영역(2)과 제1도전층(8)의 사이에 있어서, 수복 패턴(19)은, 주사 인회 배선(4)의 각각과 교차한다. 이와 같이, 수복 패턴(19)은 각각의 주사 인회 배선(4)을 2회 가로지르도록 형성되어 있다. 환언하면, 씰재(12)외측의 콘택홀(36)에 있어서 제1도전층(8)으로부터 분기된 수복 패턴(19)은, 씰재(12)의 외측에서, 주사 인회 배선(4)의 각각의 위를 가로지른 후, 씰재(12)의 내측까지 연장하여 설치된다. 또한 씰재(12)의 내측까지 연장하여 설치된 수복 패턴(19)은, 다시, 주사 인회 배선(4)의 각각의 위를 가로지른 후, 콘택홀(37)에 있어서 제1도전층(8)과 접속된다. 여기에서, 수복 패턴(19)은, 수복 패턴(19)이 모든 주사 인회 배선(4) 위를 가로지르도록, 콘택홀(36)이 설치된 측과 반대측의 단부까지 연장 설치된다. 따라서, 예를 들면 콘택홀(37)은 구동 IC측의 단부와 반대측의 단부 근방에 배치된다.
이러한 수복 패턴(19)을 형성함으로써, 주사 인회 배선(4)의 단락을 수복할 수 있다. 예를 들면 도 7과 같이, 층간 절연막(11)에 막 결함(17)이 존재하고, 주사 인회 배선(4a)이 제1도전층(8)과 단락되었다고 하자. 이 경우, 주사 인회 배선(4a)이 단락한 상태에서는, 주사 인회 배선(4)과 접속된 주사 신호선(3)에 주사 신호를 입력할 수 없다. 따라서, 표시 영역(2)에 선 결함이 발생하게 된다. 이러한 단락을, 수복 패턴(19)에 의해 수복할 수 있다.
구체적으로는, 막 결함(17)의 양측에 전도부(21, 23)를 형성한다. 즉, 씰재(12)의 외측에 있어서, 주사 인회 배선(4a)과 수복 패턴(19)이 교차하는 개소에 전도부(21)를 형성한다. 또한 씰재(12)의 내측에 있어서, 주사 인회 배선(4a)과 수복 패턴(19)이 교차하는 개소에 전도부(23)를 형성한다. 전도부(21)는, 예를 들면 교차 개소에 레이저광을 조사함으로써 형성된다. 즉, 교차 개소에 레이저광을 조사 함으로써, 수복 패턴(19)과 단락한 주사 인회 배선(4a)이 전도한다. 그리고, 수복 패턴(19)과 제1도전층(8)을 절단부(22)에서 절단한다. 절단부(22)는, 전도부(21, 23)보다도 수복 패턴(19)의 단부측의 2개소에 형성된다. 구체적으로는, 전도부(21)와 콘택홀(36) 사이에 하나의 절단부(22)가 형성되고, 전도부(23)과 콘택홀(37)과 사이에 나머지 절단부(22)가 형성된다. 여기에서, 절단부(22)에 레이저광을 조사 함으로써, 제1도전층(8)으로부터 수복 패턴(19)을 절단할 수 있다. 또한, 막 결함(17)에 의한 단락 개소를 끼우도록, 2개의 절단부(20)를 형성한다. 절단부(20)에서는, 레이저조사 등에 의해 주사 인회 배선(4a)이 절단된다. 주사 인회 배선(4a)을 절단하는 2개의 절단부(20) 사이에, 막 결함(17)에 의한 단락 개소가 배치된다. 이에 따라 주사 인회 배선(4a)의 양단 부분이 단락 개소와 분리된다. 절단부(20)는, 제1도전층(8)과 중복하지 않는 개소에 형성된다.
이와 같이, 단락한 주사 인회 배선(4a)과 수복 패턴(19)과의 교차 개소에 2개의 전도부(21, 23)를 형성한다. 그리고, 수복 패턴(19)에 2개의 절단부(22)를 형성하고, 주사 인회 배선(4a)에 2개의 절단부(20)를 형성한다. 이것들에 의해, 단락한 주사 인회 배선(4a)의 신호 경로를 바이패스 할 수 있다. 즉, 단락한 주사 인회 배선(4a)과 접속되는 주사 신호선(3)에는, 단자(15)로부터 주사 인회 배선(4a), 전도부(21), 수복 패턴(19), 전도부(23), 주사 인회 배선(4a)의 순서로, 주사 신호가 공급된다. 따라서, 주사 인회 배선(4a)에 대응하는 주사 신호선(3)에, 이 바이패스 경로를 통해 주사 신호를 입력할 수 있다. 이에 따라 주사 인회 배선(4a)과 수복 패턴(19)이 단락함으로써 발생하는 선 결함을 수복할 수 있다. 따라서, 선 결함이 없고, 표시 품위가 높은 표시장치를 제공할 수 있다.
또한, 전도부(21, 23)나 절단부(22)를 형성할 때의 레이저조사로, 층간 절연막(11)이 데미지를 받는 경우가 있다. 이 데미지 개소에 수분 등이 부착하고, 데미지 개소의 근방에 다른 전위를 가지는 배선 등이 존재하면, 주사 인회 배선(4)과 그 배선 등의 사이에서 부식 반응을 일으키는 경우가 있다. 이러한 부식 반응을 막기 위해, 전도부(21) 및 하나의 절단부(22)는, 대향 전극(33)과 대향하지 않는 영역에 형성하는 것이 바람직하다. 즉, 대향 전극(33)이 설치되는 영역의 외측에, 레이저광을 조사하여, 전도부(21) 및 하나의 절단부(22)를 형성한다. 한편, 전도부(23) 및 나머지 절단부(22)는, 수분의 침입이 거의 없는, 씰재(12)의 내측에 형성하는 것이 바람직하다. 따라서, 대향 기판(13)의 단변(13a)보다도 외측에, 레이저광을 조사하여, 하나의 절단부(22)와 전도부(21)를 형성한다. 이에 따라 대향 전극(33)이 설치되지 않는 영역에, 하나의 절단부와 전도부(21)가 형성된다. 또한, 씰재(12)의 내측의 표시 영역(2)근방에 레이저광을 조사하고, 나머지 절단부(22)와 전도부(23)를 형성한다. 이에 따라 액정(30)이 충전되고, 외부에서의 수분 등의 침입이 거의 없는 개소에 하나의 절단부(22)와 전도부(23)가 형성된다. 따라서, 레이저조사 개소에 있어서의 전식반응을 막을 수 있고, 표시 품위를 향상시킬 수 있다.
상기의 수복 공정을 제조 공정에 짜 넣는 것으로, 선 결함을 수복할 수 있다. 예를 들면 제1도전층(8)과 주사 인회 배선(4)의 전도를 검사하는 검사 공정에서, 제1도전층(8)과 전도하고 있는 주사 인회 배선(4a)을 특정한다. 검사 공정은, 예를 들면 TFT어레이 기판(101)과 대향 기판(13)의 서로 붙이는 공정 뒤에 행할 수 있다. 제1도전층(8)과 단락한 주사 인회 배선(4a)에 대하여, 전도부(21, 23)를 형성한다. 또한, 2개의 절단부(22)를 형성하여, 수복 패턴(19)과 제1도전층(8)을 절단한다. 이에 따라 단락이 발생한 불량품을 수복하고, 다음 제조 공정으로 진행시킬 수 있다. 따라서, 생산성을 향상할 수 있다. 또한, 전도를 검사하는 공정은, 예를 들면 액정을 주입하고, 주입구를 밀봉하는 공정 후에 행할 수 있다.
이와 같이, 제1도전층(8)으로부터 분기된 수복 패턴(19)을 설치하는 것으로, 제1도전층(8)과 주사 인회 배선(4)의 단락을 수복할 수 있다. 즉, 수복 패턴(19)을, 단락 개소를 회피하는 장황 배선으로서 이용할 수 있기 때문에, 제품 비율 개선을 꾀할 수 있다. 또한, 상기의 설명에서는, 주사 인회 배선(4)에 대한 구성에 대해서, 주로 설명했지만, 표시 인회 배선(6)에 대해서도 수복 패턴(19)을 설치하여, 수복하는 것이 가능하다. 또한, 상기의 콘택홀(36, 37)을 형성하지 않고, 단락 개소를 수복하는 것도 가능하다. 이 경우, 수복 패턴(19)이 제1도전층(8)과 전기적으로 접속되지 않는 플로팅 상태가 된다. 이 구성에서는, 절단부(22)를 형성하지 않고, 바이패스 경로를 형성할 수 있다. 따라서, 간편하게 단락을 수복할 수 있다.
실시예 3.
본 실시예에서는, 실시예 1과 같이, 표시장치의 일례인 액정표시장치에 관하여 설명한다. 본 실시예에 따른 액정표시장치에 대해 도 8 및 도 9를 사용하여 설명한다. 도 8은, 액정표시 패널(1)의 단부의 구성을 나타내는 평면도이며, 도 9는, 도 8의 C-C단면도이다. 또한, 본 실시예에 따른 액정표시장치의 기본적 구성에 대해서는, 실시예 1과 같기 때문에, 설명을 생략한다. 즉, 제1도전층(8)은, 씰재(12) 의 외측에 있어서, 주사 인회 배선(4)의 대략 전체를 덮도록 형성되어 있다.
본 실시예에서는, 주사 인회 배선(4)이, 제1도전층(8)에 더하여 제3도전층(28)에 의해 덮어지고 있다. 여기에서, 제3도전층(28)은, 씰재(12)의 패턴의 바로 아래에, 주사 인회 배선(4)을 덮는다. 따라서, 제1도전층(8)은, 씰재(12)의 외형단의 외측 및 내형단의 내측에 이격되어 배치되고 있다. 환언하면, 제1도전층(8)은, 씰재(12)를 따라, 씰재(12)의 양측에 형성되고 있다. 그리고, 이격된 제1도전층(8) 사이의 영역으로, 층간 절연막(11) 위에, 제3도전층(28)이 형성되어 있다. 제3의 도전막(28)은, 예를 들면 화소 전극(32)과 같은 층에 형성할 수 있다.
여기에서, 제1도전층(8)은, 실시예 1와 같이, 표시 신호선(5)과 같은 층에 형성되어 있지만, 제3도전층(28)은, 층간 절연막(11) 위에 형성하고 있다. 이에 따라 씰재(12)바로 아래의 절연막을 다른 개소보다도 두껍게 할 수 있다. 따라서, 씰재(12)의 바로 아래의 영역에서는, 씰재(12)의 외측의 영역 및 씰재(12)의 내측의 영역보다도, 주사 인회 배선(4)과의 도전층 사이에 존재하는 절연막의 두께가 두꺼워지고 있다. 즉, 씰재(12)의 바로 아래의 영역에 있어서, 제1도전층(8)과, 주사 인회 배선(4) 사이에 존재하는 게이트 절연막(10) 및 층간 절연막(11)의 합계 막두께가, 씰재(12)바로 아래 이외의 영역보다도 두꺼워지고 있다. 또한, 씰재(12)의 형성 공정에 있어서, 최대 200㎛정도의 위치 이동이 있기 때문에, 도전층과 주사 인회 배선(4)의 절연막을 두껍게 하는 영역은, 이 위치 이동의 편차를 고려하여 설정한다.
이와 같이, 씰재(12)의 바로 아래의 영역에 대하여, 절연막을 두껍게 형성함 으로써, 서로 붙이는 공정에 있어서의 절연막의 데미지를 경감할 수 있다. 즉, 서로 붙이는 공정에서는 TFT어레이 기판(101)과 대향 기판(13) 사이에 씰재(12)를 설치하고, 양쪽 기판을 압착하면서, 씰재(12)를 경화한다. 이 압착 시에 있어서, 씰재(12)바로 아래에서는, 절연막에 데미지가 생기는 경우가 있다. 특히, 씰재(12)에 소정의 셀 갭(기판간격)을 유지하기 위한 스페이서를 함유시키는 경우가 있다. 이러한 스페이서는, 예를 들면 수 미크론 지름의 비즈 모양 혹은 막대 형상으로, 유리나 경질수지 등의 단단한 재료로 구성된다. 이러한 경우, 압착 시에, 씰재(12)의 바로 아래의 층간 절연막(11)에 상처 혹은 함몰 등의 결함이 생길 가능성이 높다. 씰재(12)안의 스페이서에 의해 제1도전층(8)과 주사 인회 배선(4)이 단락하는 경우가 있다. 그러나, 본 실시예에서는, 주사 인회 배선(4)의 상층에 형성된 절연막이 두꺼워지고 있기 때문에, 데미지가 완화된다.
이와 같이, 본 실시예에서는, 주사 인회 배선(4)을 덮는 도전층을, 씰재 바로 아래와 그 이외에서, 다른 층에 형성한다. 그리고, 씰재(12)바로 아래의 영역에, 절연막의 합계 두께가 두꺼워지도록 한다. 이 때, 씰재(12)바로 아래만, 절연막의 층수를 늘려도 되고, 1층 이상의 절연막의 두께를 두껍게 해도 된다. 이에 따라 씰재(12)바로 아래의 영역에 있어서, 절연막의 총 두께를 두껍게 할 수 있다. 따라서, 압착 시에 있어서의 씰재(12) 바로 아래에서의 데미지를 경감할 수 있고, 표시 품위를 향상시킬 수 있다. 또한, 상기의 설명에서는, 주사 인회 배선(4)에 관하여 설명했지만, 표시 인회 배선(6)에 대해서도 동일하다. 즉, 씰재(12) 바로 아래에 있어서, 표시 인회 배선(6)을 덮는 제4도전층(29)을, 제2도전층(9)과 다른 층 에 형성한다. 이에 따라 씰재(12) 바로 아래의 절연막의 총 막두께가 두꺼워져, 씰재(12) 바로 아래에 생기는 데미지를 경감할 수 있다. 따라서, 표시 품위를 향상시킬 수 있다. 또한, 본 실시예에서는, 표시 인회 배선(6)과 주사 인회 배선(4)이 같은 층에 형성되어 있다. 그리고, 표시 인회 배선(6)과 표시 신호선(5)을 접속하기 위해, 레이어의 변환부를 형성한다. 또한 제1도전층(8)과 제2도전층(9)이 같은 도전층에 형성된다. 따라서, 표시 인회 배선(6)이 표시 신호선(5)과 같은 층의 제2도전층(9)과, 화소 전극(32)과 같은 층의 제4도전층(29)으로 피복된다.
이와 같이, 씰재(12)가 형성되는 영역에서는, 도전층과 주사 인회 배선(4) 사이에 존재하는 절연막을, 다른 영역보다도 두껍게 한다. 이에 따라 스페이서에 의한 결함 발생을 막을 수 있다. 또한, 상기의 설명에서는, 주사 인회 배선(4)에 대한 구성에 대해, 주로 설명했지만, 표시 인회 배선(6)에 대해서도, 씰재 바로 아래와 그 이외에서, 상층의 절연막의 두께를 바꾸어도 좋다.
실시예 4.
본 실시예에서는, 실시예 1과 같이, 표시장치의 일례인 액정표시장치에 관하여 설명한다. 본 실시예에 따른 액정표시장치에 대해 도 10 및 도 11을 사용하여 설명한다. 도 10은, 액정표시 패널(1)의 단부의 구성을 나타내는 평면도이며, 도 11은, 도 10의 D-D단면도이다. 또한, 본 실시예에 따른 액정표시장치의 기본적 구성에 대해서는, 실시예 1과 같기 때문에, 설명을 생략한다. 즉, 제1도전층(8)은, 씰재(12)의 외측에 있어서, 주사 인회 배선(4)의 거의 전체를 덮도록 형성되어 있다.
본 실시예에서는, 제1도전층(8)의 패턴단을 씰재(12)의 패턴단(12a)과 대략 일치시키고 있다. 즉, 씰재(12)의 외형단과, 제1도전층(8)의 내측의 패턴단이 대략 같은 위치에 있다. 따라서, 제1도전층(8)은, 씰재(12)의 내측까지 연장 설치되지 않는다. 또한, 씰재(12)의 바로 아래의 대부분의 영역에는, 제1도전층(8)이 설치되지 않는다.
또한, 씰재(12)의 형성 공정에 있어서, 최대 200㎛정도의 위치 이동이 있기 때문에, 이 위치 어긋남의 편차를 고려하여, 씰재(12)와 제1도전층(8)은, 도 11에 나타나 있는 바와 같이, 어느 정도 오버랩하도록 형성한다. 물론, 제1도전층(8)과 씰재(12)를 겹치지 않도록 형성하여, 제1도전층(8)을 씰재(12)의 외측에만 배치해도 된다. 이와 같이 한 경우에도, 씰재(12)의 외측에서 대향 전극(33)과 대향하는 영역에서는, 제1도전층(8)이 주사 인회 배선(4)의 거의 모든 부분을 덮는다. 따라서, 부식 반응의 발생을 방지할 수 있다.
또한, 상기의 구성으로 함으로써, 제1도전층(8)의 패턴이 작아진다. 따라서, 제1도전층(8)과 주사 인회 배선(4)이 중복하는 영역의 면적이 작아진다. 이에 따라 제1도전층(8)과 주사 인회 배선(4)이 단락할 확률을 감소시킬 수 있다. 따라서, 초기 검사에서의 제품 수율을 향상시킬 수 있고, 생산성을 향상시킬 수 있다. 예를 들면 액정을 주입하고, 주입구를 밀봉하는 공정 후에 전도를 검사하는 것으로, 제품 수율을 개선할 수 있다.
또한 본 실시예에서는, 씰재(12)에 배리어성을 가지는 재료를 사용하는 것이 바람직하다. 즉, 씰재(12)자체에, 수분이 통과하기 어려운 재질을 사용한다. 이 경 우, 액정표시 패널(1)의 외부에 있는 수분 혹은 액체가, 씰재(12)안으로 침입하는 것을 막을 수 있다. 이와 같이, 씰재(12)에 수분 등의 침입을 경감하는 재질을 사용했을 경우, 주사 인회 배선(4)과, 대향 전극(33) 사이에서, 부식 반응이 발생하는 영역은, 씰재(12)의 외측이 되는 경우가 많다. 따라서, 씰재(12)의 외측에만 제1도전층(8)을 형성한 경우에도, 표시 품위의 열화를 막을 수 있다.
이와 같이, 대향 전극(33)과 대향하고, 씰재(12)의 패턴단(12a)보다도 외측의 영역에서는 부식 반응이 생기기 쉽다. 따라서, 이 영역을 중심으로 제1도전층(8)을 형성하는 것으로, 실용상 충분한 레벨에서, 부식 반응의 발생을 막을 수 있다. 또한, 제1도전층(8)과 주사 인회 배선(4)과의 중복 면적을 줄일 수 있기 때문에, 단락 확률을 저감할 수 있다. 덧붙여, 용량의 증가에 따른 배선 부하의 증가를 막을 수 있고, 신호 지연을 막는 것이 가능하게 된다. 이에 따라 표시 품위를 향상시킬 수 있다.
실시예 5.
본 실시예에서는, 실시예 1과 같이, 표시장치의 일례인 액정표시장치에 관하여 설명한다. 본 실시예에 따른 액정표시장치에 대해서 도 12를 사용하여 설명한다. 도 12는, 액정표시 패널(1)의 단부의 구성을 나타내는 평면도이다. 또한, 본 실시예에 따른 액정표시장치의 기본적 구성에 대해서는, 실시예 1과 같기 때문에, 설명을 생략한다. 즉, 제1도전층(8)은, 씰재(12)의 외측에 있어서, 주사 인회 배선(4)의 대략 전체를 덮도록 형성되어 있다.
또한, 본 실시예에서는, 제1도전층(8)의 패턴 형상이 실시예 4와 다르다. 구 체적으로는, 주사 인회 배선(4)과 제1도전층(8)과의 중합되는 면적이, 주사 인회 배선(4)의 배치 순에 따라 단계적으로 변화되도록, 제1도전층(8)의 패턴을 서서히 변화시키고 있다. 여기에서, 대부분이 씰재(12)의 외측에 배치되는 주사 인회 배선(4)에서는, 제1도전층(8)과의 중복 면적이 넓어진다. 한편, 대부분이 씰재(12)의 내측에 배치되는 주사 인회 배선(4)에서는, 제1도전층(8)과의 중복 면적이 작아진다. 이 중복 면적의 차이에 의해, 주사 인회 배선(4)사이에서, 용량이 변화된다. 즉, 중복 면적에 의해, 주사 인회 배선(4)의 용량이 변화되고, 신호의 지연량이 변화된다. 예를 들면 대부분이 씰재(12)의 외측에 배치되는 주사 인회 배선(4)에서는, 용량이 크게 증가한다. 한편, 대부분이 씰재(12)의 내측에 배치되는 주사 인회 배선(4)에서는, 용량의 증가가 거의 없다.
여기에서, 중복 면적이 다르고, 용량의 증가량이 크게 다른 주사 인회 배선(4)이 인접하면, 신호 지연의 차이가 표시에 나타나는 경우가 있다. 즉, 인접하는 주사 인회 배선(4)에서 신호 지연의 차이가 크면, 표시로서 인식될 정도의 화소전위의 차이가 되어 표시 얼룩이 발생하게 된다. 이러한 경우, 상기한 바와 같이, 제1도전층(8)의 패턴 형상을 서서히 변화시키고, 중복 면적을 주사 인회 배선(4) 마다 서서히 변화시킨다. 이에 따라 인접하는 주사 인회 배선(4) 사이에 있어서의 신호 지연의 차이를 저감 할 수 있다. 이렇게, 본 실시예에 의하면, 주사 인회 배선(4)의 용량증가를 단계적으로 변화시킬 수 있기 때문에, 신호 지연도 단계적으로 변화된다. 그리고, 그 변화가 표시상 인식할 수 없는 레벨까지 저감하는 것이 가능해지고, 표시 품위를 향상시킬 수 있다.
구체적으로는, 배선길이가 긴 주사 인회 배선(4)에 대해서는, 씰재(12)의 외측만 제1도전층(98)을 중복시킨다. 한편, 배선길이가 짧은 주사 인회 배선(4)에 대해서는, 씰재(12)의 내측에 있어서도 제1도전층(8)을 중복시킨다. 그리고, 그 사이의 주사 인회 배선(4)에 대해서는, 씰재(12)의 바로 아래의 일부분 및 외측에 있어서 제1도전층(8)을 중복시킨다. 따라서, 도 12에 나타나 있는 바와 같이 제1도전층(8)의 패턴 폭은, 상하 방향의 위치에 따라 다르다. 씰재(12)의 바로 아래 혹은 내측의 영역에 있어서, 제1도전층(8)이 형성되고 있는 영역을 주사 인회 배선(4) 마다 서서히 줄여간다.
이와 같이, 주사 인회 배선(4)과 제1도전층(8)과의 중복 면적을 주사 인회 배선(4) 마다 서서히 변화시킨다. 예를 들면 주사 인회 배선(4)이 설치되어 있는 순으로, 씰재(12)의 바로 아래 및 내측에 있어서의 중복 면적을 감소시킨다. 즉, 씰재(12)의 바로 아래 및 내측에 있어서, 주사 인회 배선(4)과 제1도전층(8)과의 중합되는 면적이, 주사 인회 배선(4)의 배치 순서에 따라 변화되고 있다. 이에 따라 주사 인회 배선(4)의 부하가, 서서히 변화된다. 따라서, 부하의 변화에 따르는 신호 지연량의 차이에 따라 발생하는 화소 전극전위의 차이를 볼 수 있는 레벨 이하까지 억제하는 것이 가능하게 된다.
실시예 6.
본 실시예에서는, 실시예 1과 같이, 표시장치의 일례인 액정표시장치에 관하여 설명한다. 본 실시예에 따른 액정표시장치에 대해서 도 13을 사용하여 설명한다. 도 13은, 액정표시 패널(1)의 단부의 구성을 나타내는 단면도이며, 도 1의 A-A 단면을 도시하고 있다. 또한, 본 실시예에 따른 액정표시장치의 기본적 구성에 대해서는, 실시예 1과 같기 때문에, 설명을 생략한다. 즉, 제1도전층(8)은, 씰재(12)의 외측에 있어서, 주사 인회 배선(4)의 대략 전체를 덮도록 형성되어 있다.
도 13에 나타나 있는 바와 같이, 본 실시예에서는, 주사 인회 배선(4)이, 제1도전층(8)에 추가로 제5도전층(25)에 의해 덮여지고 있다. 제5도전층(25)은, 제1도전층(8)과 대략 같은 형상을 가지고 있다. 그리고, 제1도전층(8)보다도 주사 인회 배선(4)측에 있어서, 제1도전층(8)과 중복하도록 제5도전층(25)이 배치된다.
여기에서, 제5도전층(25)은, TFT(31)의 반도체층과 같은 층에 형성된다. 따라서, 주사 인회 배선(4)을 덮는 게이트 절연막(10) 위에 제5도전층(25)이 형성되고, 또한 그 위에 제1도전층(8)이 적층 된다. 즉, 제1도전층(8)과 게이트 절연막 사이에, TFT(31)의 반도체층과 같은 층에 형성된 반도체 패턴(제5도전층(25))이 설치된다. 따라서, 제1도전층(8)의 하측에 있어서, 주사 인회 배선(4)이 반도체 패턴(제5도전층(25))에 피복된다.
또한 도 13에 있어서, 표시 인회 배선(6)이, 제2도전층(9)에 추가로 제6도전층(26)에 의해 덮이고 있다. 제6도전층(26)은, 제2도전층(9)과 대략 같은 형상을 가지고 있다. 그리고, 제2도전층(9)보다도 표시 인회 배선(6)측에 있어서, 제2도전층(9)과 중복하도록, 제6도전층(26)이 배치된다.
여기에서, 제6도전층(26)은, TFT(31)의 반도체층과 같은 층에 형성된다. 이 때문에, 표시 인회 배선(6)을 주사 배선(3)과 같은 층에 형성하고, 표시 인회 배선(6)과 표시 신호선(5)을 접속하기 위해, 레이어의 변환부를 형성한다. 이에 따라 제1도전층(8)과 제2도전층(9)이 같은 도전층에 형성된다. 따라서, 표시 인회 배선(6)을 덮는 층간 절연막(11) 위에 제6도전층(26)이 형성된다. 또한, 이 제6도전층(26)을 덮는 층간 절연막(11) 위에, 제2도전층(9)이 적층 된다. 즉, 제2도전층(9)과 게이트 절연막(10) 사이에, TFT(31)의 반도체층과 같은 층에 형성된 반도체 패턴(제6도전층(26))이 설치된다. 따라서, 제2도전층(9)의 하측에 있어서, 표시 인회 배선(6)이 반도체 패턴(제6도전층(26))에 피복된다.
또한, 상기의 설명에서는, 제2도전층(9)이 화소 전극(32)과 같은 층에 형성되어 있는 예에 대하여 설명했지만, 도 14와 같이 표시 신호선(5)과 같은 층에 형성해도 좋다. 도 14는, 액정표시 패널(1)의 단부의 다른 구성을 나타내는 단면도이며, 도 1의 A-A단면을 나타내고 있다. 이 경우, 제2도전층(9)은, 표시 신호선(5) 및 제1도전층(8)과 같은 층에 형성된다. 따라서, 표시 인회 배선(6)을 덮는 게이트 절연막(10) 위에 제6도전층(26)이 형성되고, 또한 그 위에 제2도전층(9)이 적층 된다. 제5,제6도전층(25,26)으로서, 예를 들면 아모퍼스 실리콘이 이용된다.
이와 같이, 본 실시예에서는, 반도체층과 같은 층에 형성된 제5도전층(25)이, 제1도전층(8)과 게이트 절연막(10) 사이에 설치된다. 즉, 제1도전층(8)보다도 하측에 있어서, 제1도전층(8)보다도 도전율이 낮은 제5도전층(25)에 주사 인회 배선(4)이 피복된다. 이에 따라 제1도전층(8)과 주사 인회 배선(4)이 단락하는 확률을 저감할 수 있고, 제품 비율을 향상시킬 수 있다. 예를 들면 액정을 주입하고, 주입구를 밀봉하는 공정 후에, 전도를 검사하는 것으로, 불량품이 다음 제조 공정으로 진행되는 것을 방지할 수 있고, 생산성을 향상시킬 수 있다. 또한 표시 인회 배선(6)에 대해서도 같은 효과를 나타낸다.
또한, 실시예 6에서는, 제1도전층(8)의 패턴 형상이 실시예 1과 같을 경우에 대해 예시적으로 설명을 했지만, 이것에 한정하는 것이 아니다. 예를 들면 실시예 2∼5와 동일한 패턴 형상을 가지고 있어도 되고, 적절히 이들을 조합할 수 있다. 또한 실시예 1∼6에서는, 주사 인회 배선(4)과 대향 전극(33)이 대향하는 대략 모든 영역에, 제1도전층(8)을 형성하는 경우에 대하여 설명했지만, 이것에 한정되는 것은 아니다. 주사 인회 배선(4)과 대향 전극(33)이 대향하는 일부의 영역에 제1도전층(8)을 형성하고, 나머지 대략 모든 영역은 수지 코팅 등에 의해 주사 인회 배선의 부식을 방지해도 좋다. 액틀 영역(50) 중, 구동 IC가 실장되는 TFT어레이 기판(101)의 단변에서는, 비교적 용이하게 수지 코팅이 가능하다. 이 경우, 수지 코팅이 곤란한 구동 IC설치 영역 이외의 변에 있어서, 제1도전층(8)을 형성하면 된다. 상기의 설명은, 표시 인회 배선(6)에 대해서도 같다.
본 발명에 의하면, 신뢰성이 높고 표시 품위가 높은 표시장치를 제공할 수 있다.

Claims (11)

  1. 화소 전극을 가지는 어레이 기판과,
    상기 어레이 기판에 대향 배치되어, 대향 전극을 가지는 대향 기판과,
    표시 영역을 둘러싸도록 형성되어, 상기 어레이 기판 및 상기 대향 기판을 서로 붙이는 씰재와,
    상기 어레이 기판과, 상기 대향 기판과, 상기 씰재로 형성되는 공간에 설치된 표시 재료를 구비한 표시장치이며,
    상기 어레이 기판 위는,
    상기 표시 영역에 형성된 복수의 주사 신호선과,
    상기 표시 영역에 형성되어, 상기 복수의 주사 신호선과 교차하는 복수의 표시 신호선과,
    상기 표시 영역내에 매트릭스 모양으로 배치되어, 상기 주사 신호선과 상기 표시 신호선에 접속된 스위칭 소자와,
    상기 표시 영역의 외측에 배치된 액틀 영역에 설치되어, 상기 복수의 주사 신호선에 대응하여 설치된 복수의 주사 인회 배선과,
    상기 복수의 주사 인회 배선 위에 설치된 절연막과,
    상기 씰재의 외측에 있어서 상기 복수의 주사 인회 배선을 덮도록 상기 절연막 위에 형성되어, 소정의 전위가 공급되는 도전층을 구비하는 것을 특징으로 하는 표시장치.
  2. 제 1항에 있어서,
    상기 도전층의 표시 영역측에 배치된 수복 패턴을 구비하고,
    상기 수복 패턴이 상기 복수의 인회 배선의 각각과 교차하는 것을 특징으로 하는 표시장치.
  3. 제 1항 또는 제 2항에 있어서,
    상기 도전층이 씰재의 바로 아래까지 연장되어,
    상기 도전층이 형성되는 영역 중, 상기 씰재의 바로 아래의 영역에서는, 상기 씰재의 외측의 영역보다도, 상기 주사 인회 배선과 상기 도전층 사이에 존재하는 절연막의 두께가 두꺼워지는 것을 특징으로 하는 표시장치.
  4. 제 1항 또는 제 2항에 있어서,
    상기 도전층이 상기 씰재의 내측까지 연장 설치되어,
    상기 씰재의 바로 아래 및 내측에 있어서, 상기 주사 인회 배선과 상기 도전층의 중합되는 면적이, 상기 주사 인회 배선의 배치순에 따라 변화되고 있는 것을 특징으로 하는 표시장치.
  5. 제 1항 또는 제 2항에 있어서,
    상기 씰재의 패턴의 외형단과, 상기 도전층의 패턴단과 대략 일치하는 것을 특징으로 하는 표시장치.
  6. 제 1항에 있어서,
    상기 도전층에 공급되는 소정의 전위가, 상기 대향 전극에 공급되는 공통 전위인 것을 특징으로 하는 표시장치.
  7. 제 1항에 있어서,
    상기 도전층에 공급되는 소정의 전위가, 상기 대향 전극에 공급되는 공통 전위의 평균 전위와 대략 같은 전위인 것을 특징으로 하는 표시장치.
  8. 제 1항에 있어서,
    상기 도전층에 공급되는 소정의 전위가, 표시 신호선의 표시 신호 전위의 중심 전위와 대략 같은 전위인 것을 특징으로 하는 표시장치.
  9. 제 1항에 있어서,
    상기 도전층이 상기 표시 신호선 또는 상기 화소 전극과 같은 층으로 형성되어 있는 것을 특징으로 하는 표시장치.
  10. 제 1항에 있어서,
    상기 스위칭소자는 박막트랜지스터이며, 상기 도전막이 상기 박막트랜지스터의 반도체층과 같은 층에 형성되어 있는 것을 특징으로 하는 표시장치.
  11. 제 1항 또는 제 9항에 있어서,
    상기 스위칭소자는 박막트랜지스터이며, 상기 박막트랜지스터의 반도체층과 같은 층에 형성된 패턴이, 상기 도전층과 상기 절연막 사이에 설치되어 있는 것을 특징으로 하는 표시장치.
KR1020070059243A 2006-06-21 2007-06-18 표시장치 KR100838652B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006170916 2006-06-21
JPJP-P-2006-00170916 2006-06-21
JPJP-P-2007-00126485 2007-05-11
JP2007126485A JP5101161B2 (ja) 2006-06-21 2007-05-11 表示装置

Publications (2)

Publication Number Publication Date
KR20070121527A true KR20070121527A (ko) 2007-12-27
KR100838652B1 KR100838652B1 (ko) 2008-06-16

Family

ID=38873089

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070059243A KR100838652B1 (ko) 2006-06-21 2007-06-18 표시장치

Country Status (4)

Country Link
US (1) US7671957B2 (ko)
JP (1) JP5101161B2 (ko)
KR (1) KR100838652B1 (ko)
TW (1) TW200811564A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140078203A (ko) * 2012-12-17 2014-06-25 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
US9972807B2 (en) 2013-08-08 2018-05-15 Samsung Display Co., Ltd. Display apparatus including encapsulation film and method of inspecting the encapsulation film

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4799952B2 (ja) * 2005-08-08 2011-10-26 三菱電機株式会社 液晶表示装置
KR101326594B1 (ko) * 2006-12-15 2013-11-07 삼성디스플레이 주식회사 표시 장치
CN101344657B (zh) * 2007-07-13 2010-07-14 群康科技(深圳)有限公司 液晶显示器及其公共电压驱动方法
US8821931B2 (en) * 2007-11-16 2014-09-02 Bridgestone Corporation Micro-particles containing a 3-D polymeric structure
JP5131525B2 (ja) * 2007-11-16 2013-01-30 Ｎｌｔテクノロジー株式会社 アクティブマトリクス型液晶表示装置
JP5239368B2 (ja) * 2008-02-06 2013-07-17 三菱電機株式会社 アレイ基板および表示装置
TWI421601B (zh) * 2008-04-25 2014-01-01 Au Optronics Corp 適用雷射切割技術之顯示面板及其母板
JP5394655B2 (ja) 2008-04-28 2014-01-22 株式会社ジャパンディスプレイ 液晶表示装置
KR101248901B1 (ko) * 2008-06-02 2013-04-01 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
JP5192941B2 (ja) * 2008-08-25 2013-05-08 株式会社ジャパンディスプレイイースト 液晶表示装置
JP5486784B2 (ja) * 2008-09-11 2014-05-07 株式会社ジャパンディスプレイ 液晶表示装置
BRPI0920935A2 (pt) * 2008-11-26 2019-09-24 Sharp Kk dispositivo de video
CN102216971B (zh) * 2008-12-05 2014-09-03 夏普株式会社 显示装置用基板和显示装置
JP5429776B2 (ja) * 2008-12-10 2014-02-26 株式会社ジャパンディスプレイ 液晶表示パネル
JP5339356B2 (ja) * 2009-04-03 2013-11-13 パナソニック液晶ディスプレイ株式会社 表示装置
TWI401495B (zh) * 2009-06-24 2013-07-11 Au Optronics Corp 顯示面板
JP5532944B2 (ja) * 2010-01-15 2014-06-25 セイコーエプソン株式会社 電気光学装置用基板、電気光学装置及び電子機器
JP5621283B2 (ja) * 2010-03-12 2014-11-12 セイコーエプソン株式会社 電気光学装置及び電子機器
CN102792219B (zh) * 2010-04-16 2014-12-03 夏普株式会社 显示装置
US20130242511A1 (en) * 2010-11-16 2013-09-19 Sharp Kabushiki Kaisha Wiring board, display panel, and electronic apparatus
JP2012155090A (ja) * 2011-01-25 2012-08-16 Seiko Instruments Inc 表示装置
JP5730062B2 (ja) * 2011-02-21 2015-06-03 株式会社ジャパンディスプレイ 表示装置
JP5736895B2 (ja) * 2011-03-28 2015-06-17 三菱電機株式会社 横電界方式の液晶表示装置
CN103718231B (zh) * 2011-08-09 2018-09-14 夏普株式会社 显示装置
WO2013084852A1 (ja) * 2011-12-06 2013-06-13 シャープ株式会社 アクティブマトリクス型表示装置
JP5714679B2 (ja) * 2013-10-17 2015-05-07 株式会社ジャパンディスプレイ 液晶表示装置
JP5681269B2 (ja) * 2013-11-27 2015-03-04 株式会社ジャパンディスプレイ 液晶表示パネル
JP6475947B2 (ja) 2014-09-30 2019-02-27 株式会社ジャパンディスプレイ 液晶表示装置
JP6536187B2 (ja) * 2015-06-05 2019-07-03 三菱電機株式会社 アレイ基板及び当該アレイ基板を備えた液晶表示装置
JP2017111396A (ja) 2015-12-18 2017-06-22 株式会社ジャパンディスプレイ 表示装置
CN106802522B (zh) * 2017-03-10 2019-08-13 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及显示面板
JP2020160321A (ja) * 2019-03-27 2020-10-01 株式会社ジャパンディスプレイ 表示装置
US10996531B1 (en) * 2020-02-12 2021-05-04 Panasonic Liquid Crystal Display Co., Ltd. Display device electrical lines

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04331920A (ja) * 1991-05-07 1992-11-19 Sanyo Electric Co Ltd 液晶表示装置
JPH05249478A (ja) * 1991-12-25 1993-09-28 Toshiba Corp 液晶表示装置
JPH07253596A (ja) * 1994-03-16 1995-10-03 Fujitsu Ltd 表示装置
JP3327508B2 (ja) * 1996-07-01 2002-09-24 シャープ株式会社 液晶表示装置
JPH09127547A (ja) * 1995-10-27 1997-05-16 Sharp Corp 液晶表示装置
JP3279929B2 (ja) * 1996-03-21 2002-04-30 シャープ株式会社 液晶表示装置
US6268895B1 (en) * 1995-10-27 2001-07-31 Sharp Kabushiki Kaisha Liquid crystal display device having light shield in periphery of display
JP3562786B2 (ja) 1997-12-04 2004-09-08 シャープ株式会社 液晶表示素子およびその製造方法
JP2000029071A (ja) 1998-07-14 2000-01-28 Toshiba Corp 表示装置用アレイ基板、及びその製造方法
JP3964546B2 (ja) * 1998-08-04 2007-08-22 シャープ株式会社 表示装置
JP3428511B2 (ja) * 1999-07-02 2003-07-22 日本電気株式会社 アクティブマトリクス型液晶表示装置
JP3956562B2 (ja) 1999-12-27 2007-08-08 セイコーエプソン株式会社 電気光学装置
JP2002099225A (ja) * 2000-09-25 2002-04-05 Display Technologies Inc 表示装置用アレイ基板及びその製造方法
JP2002162644A (ja) 2000-11-27 2002-06-07 Hitachi Ltd 液晶表示装置
JP2002258315A (ja) * 2001-03-01 2002-09-11 Display Technologies Inc アレイ基板、及びこれを用いる液晶表示装置
KR100831235B1 (ko) * 2002-06-07 2008-05-22 삼성전자주식회사 박막 트랜지스터 기판
JP4344131B2 (ja) 2002-12-19 2009-10-14 奇美電子股▲ふん▼有限公司 画像表示装置
JP2004212446A (ja) 2002-12-27 2004-07-29 Casio Comput Co Ltd 液晶素子とその製造方法
JP3881964B2 (ja) 2003-03-24 2007-02-14 セイコーエプソン株式会社 アクティブマトリックス基板、液晶装置、および電子機器
US7894026B2 (en) * 2003-10-01 2011-02-22 Samsung Electronics Co., Ltd. Thin film transistor array panel and liquid crystal display including light shield
JP4541734B2 (ja) 2004-03-19 2010-09-08 三菱電機株式会社 表示装置
JP4011557B2 (ja) * 2004-03-25 2007-11-21 三菱電機株式会社 液晶表示装置および液晶表示装置の製造方法
TWI268616B (en) 2004-05-14 2006-12-11 Nec Lcd Technologies Ltd Active matrix substrate and method of manufacturing the same
JP4439004B2 (ja) 2004-05-14 2010-03-24 Ｎｅｃ液晶テクノロジー株式会社 アクティブマトリクス基板およびその製造方法
JP2006276287A (ja) * 2005-03-28 2006-10-12 Nec Corp 表示装置
JP4799952B2 (ja) 2005-08-08 2011-10-26 三菱電機株式会社 液晶表示装置
TWI348584B (en) * 2006-10-19 2011-09-11 Au Optronics Corp Liquid crystal display panel

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140078203A (ko) * 2012-12-17 2014-06-25 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
US9972807B2 (en) 2013-08-08 2018-05-15 Samsung Display Co., Ltd. Display apparatus including encapsulation film and method of inspecting the encapsulation film
US10680206B2 (en) 2013-08-08 2020-06-09 Samsung Display Co., Ltd. Display apparatus including encapsulation film and method of inspecting the encapsulation film

Also Published As

Publication number Publication date
JP2008026869A (ja) 2008-02-07
US7671957B2 (en) 2010-03-02
KR100838652B1 (ko) 2008-06-16
TW200811564A (en) 2008-03-01
US20070296674A1 (en) 2007-12-27
JP5101161B2 (ja) 2012-12-19
TWI356959B (ko) 2012-01-21

Similar Documents

Publication Publication Date Title
KR100838652B1 (ko) 표시장치
US11009738B2 (en) Liquid crystal display device
KR101490485B1 (ko) 액정 표시 장치 및 그 제조 방법
CN101093333A (zh) 显示装置
KR101098084B1 (ko) 액정 표시 장치
JP4636820B2 (ja) 薄膜トランジスタ表示板及びこれを含む液晶表示装置の修理方法
KR101254828B1 (ko) 액정표시장치
US6191832B1 (en) Active matrix display device and methods for correcting defect thereof
KR20080080313A (ko) 박막 트랜지스터 및 그것을 구비한 액티브 매트릭스 기판과표시 장치
KR20000048089A (ko) 액정 표시 장치
KR100866941B1 (ko) 액정표시장치 및 그 결함화소 수복방법
US7800727B2 (en) Liquid crystal display device having bus line with opening portions overlapped by conductive films
KR20090033809A (ko) 액정 표시 장치 및 전자 기기
US8610858B2 (en) Thin film transistor array panel and method of manufacturing the same
KR100298239B1 (ko) 표시장치의어레이기판,어레이기판을구비한액정표시장치및어레이기판제조방법
JP2010145875A (ja) 液晶表示装置及びその製造方法
KR100779204B1 (ko) 액정표시장치
KR100686235B1 (ko) 액정 표시 장치용 기판
JP2004205729A (ja) 液晶装置及びその製造方法
CN113281943A (zh) 显示面板及显示装置
CN113703238A (zh) 阵列基板及电子装置
JP2021026166A (ja) 電子素子と液晶表示装置
KR100778354B1 (ko) 액정표시장치
KR101010470B1 (ko) 액정 표시 장치용 어레이 기판
JP5164669B2 (ja) 電気光学パネル、電気光学装置およびこれを搭載した電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130524

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150518

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160517

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee