WO2013084852A1 - アクティブマトリクス型表示装置 - Google Patents

アクティブマトリクス型表示装置 Download PDF

Info

Publication number
WO2013084852A1
WO2013084852A1 PCT/JP2012/081313 JP2012081313W WO2013084852A1 WO 2013084852 A1 WO2013084852 A1 WO 2013084852A1 JP 2012081313 W JP2012081313 W JP 2012081313W WO 2013084852 A1 WO2013084852 A1 WO 2013084852A1
Authority
WO
WIPO (PCT)
Prior art keywords
redundant
wirings
active matrix
lead
wiring
Prior art date
Application number
PCT/JP2012/081313
Other languages
English (en)
French (fr)
Inventor
了基 伊藤
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to CN201290001045.5U priority Critical patent/CN203950504U/zh
Priority to US14/362,440 priority patent/US20140327035A1/en
Publication of WO2013084852A1 publication Critical patent/WO2013084852A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1306—Details
    • G02F1/1309—Repairing; Testing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix

Definitions

  • the present invention relates to an active matrix display device.
  • Patent Document 1 Japanese Unexamined Patent Application Publication No. 2006-171672 is a prior document that discloses an array substrate that can be repaired when a disconnection occurs in a lead wiring.
  • the array substrate described in Patent Document 1 is formed in a substrate having a display region, a non-display region adjacent to the display region, and a display region of the substrate, and is electrically connected to a plurality of lead-out wirings. And a plurality of signal lines for receiving drive signals from the lead wiring.
  • the array substrate is formed in the display region of the substrate and receives a drive signal from a plurality of signal lines, and is formed in the non-display region of the substrate, and is insulated from the plurality of lead lines and intersects And a repair section for repairing one lead-out line when one lead-out line is disconnected.
  • the present invention has been made in view of the above problems, and an object thereof is to provide an active matrix display device capable of suppressing signal delay in a lead-out wiring that can be repaired.
  • the active matrix display device includes an active matrix substrate having a display region, a non-display region other than the display region, and a driver mounted in the non-display region of the active matrix substrate.
  • the active matrix substrate includes a plurality of first wirings extending in parallel to each other at least in the display region, and a plurality of second wirings extending in parallel to each other in at least the display region and intersecting the plurality of first wirings via an insulating film. Wiring.
  • the active matrix substrate connects at least one end of the plurality of first wirings and the plurality of second wirings to the driver, and includes a plurality of lead-out wirings extending at intervals in the non-display region, And a plurality of redundant wirings extending along the lead-out line through the insulating film.
  • Each of the plurality of lead wirings overlaps with an overlapping portion of any of the plurality of redundant wirings in plan view.
  • Each of the plurality of redundant wirings is shorter than the length of any of the plurality of lead wirings overlapping at the overlapping portion.
  • each overlapping portion of the plurality of redundant wirings is non-uniform. In one embodiment of the present invention, each of the plurality of redundant wirings has a plurality of overlapping portions.
  • the overlapping portion is provided so as to protrude from a non-overlapping portion other than the overlapping portion.
  • each of the plurality of redundant wirings has an overlapping portion at each of both end portions.
  • each of the plurality of redundant wirings is positioned so as to be sandwiched between any two of the plurality of lead-out wirings.
  • Each overlapping portion of the plurality of redundant wirings overlaps with the two lead wirings.
  • each of the plurality of redundant wirings is positioned so as to be sandwiched between any two of the plurality of lead-out wirings.
  • Each overlapping portion of the plurality of redundant wirings overlaps one of the two lead wirings.
  • each of the plurality of lead wirings has a protruding portion at a position overlapping with the overlapping portion.
  • the lead-out wiring is provided below the redundant wiring through the insulating film.
  • FIG. 1 is a plan view showing a configuration of an active matrix display device according to Embodiment 1 of the present invention. It is an enlarged view which expands and shows the II section of FIG. It is an enlarged view which expands and shows a part of FIG. 4 is a partially enlarged view showing a repaired state in the active matrix display device according to the embodiment.
  • FIG. It is a partially expanded view showing the structure of a first modification of the redundant wiring of the embodiment. It is a partially expanded view showing the structure of a second modification of the redundant wiring of the embodiment. It is a partially expanded view showing the structure of a third modified example of the redundant wiring of the embodiment.
  • FIG. 6 is a partially enlarged view showing a structure of redundant wiring in an active matrix display device according to Embodiment 2 of the present invention. It is an enlarged view which expands and shows a part of FIG. It is a partially expanded view showing the structure of a first modification of the redundant wiring of the embodiment. It is a partially expanded view showing the structure of a second modification of the redundant wiring of the embodiment. It is a partially enlarged view showing the structure of redundant wiring in the active matrix display device according to the third exemplary embodiment of the present invention.
  • FIG. 10 is a partially enlarged view showing a structure of redundant wiring in an active matrix display device according to a modification of the embodiment.
  • FIG. 10 is a partially enlarged view showing structures of lead-out lines and redundant lines in an active matrix display device according to Embodiment 4 of the present invention.
  • FIG. 10 is a partially enlarged view showing structures of lead-out wirings and redundant wirings in an active matrix display device according to a modification of the embodiment.
  • a liquid crystal panel will be described as an example of a display panel constituting an active matrix display device, but the present invention relates to a microcapsule-type electrophoresis electronic paper, an organic EL (electroluminescence) display, and The present invention can also be applied to a display device other than a liquid crystal panel such as an inorganic EL display.
  • FIG. 1 is a plan view showing a configuration of an active matrix display device according to Embodiment 1 of the present invention.
  • the wiring formed in the gate electrode layer of the TFT is indicated by a solid line
  • the wiring formed in the source / drain electrode layer of the TFT is indicated by a dotted line.
  • redundant wiring is not shown.
  • the active matrix display device 1 includes an active matrix substrate 10 and a counter substrate 20 facing the active matrix substrate 10.
  • a liquid crystal material (not shown) is sandwiched between the active matrix substrate 10 and the counter substrate 20.
  • the active matrix display device 1 includes a driver 50 mounted on the active matrix substrate 10.
  • the counter substrate 20 includes a color filter layer including R (red), G (green), and B (blue) color filters and a black matrix that prevents light leakage between these color filters. Is formed. A common electrode is formed on the color filter layer.
  • the active matrix substrate 10 is provided with a display region 300 located substantially at the center of the active matrix substrate 10 and a non-display region 301 other than the display region 300.
  • the non-display region 301 is a region that does not face the counter substrate 20 in the active matrix substrate 10 in a state where the active matrix substrate 10 and the counter substrate 20 are bonded to each other via a liquid crystal material (not shown).
  • the active matrix substrate 10 includes a plurality of source lines 100 as first lines extending in parallel with each other in at least the display region 300, and a plurality of source lines 100 and insulating films extending in parallel with each other in the display region 300. A plurality of second wirings that are intersecting with each other are provided.
  • the insulating film is made of a material such as SiN x or SiO x .
  • FIG. 1 only a part of the plurality of source lines 100 and the plurality of gate lines 200 are illustrated. Note that the numbers of the source wiring 100 and the gate wiring 200 are set as appropriate.
  • the plurality of source lines 100 are formed in the display area 300 for each of RGB. That is, in the display region 300, the R source wiring 100, the G source wiring 100, and the B source wiring 100 are formed.
  • the present invention is not limited to this in the case of a monochrome liquid crystal panel.
  • storage capacitor lines (not shown) are formed in the display area 300 so as to be parallel to the plurality of gate lines 200.
  • switching elements such as TFT or MIM (Metal Insulator Metal) not shown, and pixel electrodes (R, G not shown) connected to the switching elements are provided. Or B) or the like is formed.
  • three drivers are mounted. In order to connect the three drivers to the non-display area 301 of the active matrix substrate 10, they can be connected by the COG (Chip On Glass) method.
  • COG Chip On Glass
  • a first source driver 110 having a drive circuit for supplying signals to a part of the plurality of source lines 100 is mounted on the lower left side in FIG. 1 in the non-display region of the active matrix substrate 10. .
  • a second source driver 111 having a drive circuit for supplying signals to the remaining portions of the plurality of source wirings 100 is mounted on the lower right side in FIG.
  • a gate driver 210 having a drive circuit for supplying signals to the plurality of gate wirings 200 is mounted on the right side in FIG. 1 in the non-display area of the active matrix substrate 10.
  • the first source driver 110 and one end of a part of the plurality of source lines 100 are electrically connected by a first source lead line 400 that is a plurality of lead lines extending at intervals in the non-display region 301. ing.
  • a part of the plurality of source wirings 100 and the plurality of first source leading wirings 400 are connected so that one source wiring 100 and one first source leading wiring 400 correspond one-to-one.
  • the plurality of first source lead lines 400 are formed in the gate electrode layer of the TFT.
  • the second source driver 111 and one end of the remaining portions of the plurality of source lines 100 are electrically connected by a second source lead line 401 which is a plurality of lead lines extending at intervals in the non-display region 301. Yes.
  • the remaining portions of the plurality of source wirings 100 and the plurality of second source extraction wirings 401 are connected such that one source wiring 100 and one second source extraction wiring 401 correspond one-to-one.
  • the plurality of second source lead lines 401 are formed in the gate electrode layer of the TFT.
  • the plurality of first source lead lines 400 and the plurality of second source lead lines 401 are formed in the gate electrode layer of the TFT as in this embodiment, the plurality of first source lead lines 400 and the plurality of second source lead lines are formed. It is necessary to connect the wiring 401 from the source / drain electrode layer of the TFT to the gate electrode layer.
  • a part of the plurality of first source lead lines 400 and the plurality of second source lead lines 401 can be protected by the gate insulating film. Therefore, the occurrence of disconnection of the plurality of first source lead lines 400 and the plurality of second source lead lines 401 can be reduced. In particular, since an external force is easily applied to the lead wiring at a position intersecting with the edge of the counter substrate 20, the effect of protecting the lead wiring at that position with an insulating film is great.
  • the gate driver 210 and one end of the plurality of gate lines 200 are electrically connected by a gate lead line 500 which is a plurality of lead lines extending at intervals in the non-display region 301.
  • the plurality of gate lines 200 and the plurality of gate lead lines 500 are connected so that one gate line 200 and one gate lead line 500 correspond one-to-one.
  • the plurality of gate lead-out wirings 500 are formed in the gate electrode layer of the TFT.
  • a plurality of redundant wirings are provided with insulating films on all of the plurality of first source lead lines 400, the plurality of second source lead lines 401, and the plurality of gate lead lines 500. It extends along the line.
  • a plurality of lead lines that can be repaired by redundant lines are composed of a plurality of first source lead lines 400, a plurality of second source lead lines 401, and a plurality of gate lead lines 500.
  • the plurality of lead lines may be any one of the plurality of first source lead lines 400, the plurality of second source lead lines 401, and the plurality of gate lead lines 500.
  • FIG. 2 is an enlarged view showing a portion II in FIG.
  • FIG. 3 is an enlarged view showing a part of FIG.
  • the plurality of redundant wirings 600 according to the present embodiment are shifted from the plurality of first source extraction wirings 400 in the lower left direction.
  • the first source lead lines 400 and the redundant lines 600 are alternately positioned.
  • each of the plurality of redundant wirings 600 a part of the redundant wiring 600 in the width direction overlaps with any one of the plurality of first source lead wirings 400 over the entire length of the redundant wiring 600. Part 601.
  • a plurality of redundant wirings 600 are intermittently provided in a straight line with respect to one first source lead wiring 400.
  • the plurality of redundant wirings 600 are formed in the source / drain electrode layer of the TFT. That is, a plurality of lead-out lines are provided below the plurality of redundant lines through the insulating film.
  • each of the plurality of first source lead-out wirings 400 and the plurality of redundant wirings 600 is not limited to the above configuration, and each of the plurality of first source lead-out wirings 400 has a plurality of redundant wirings 600 in plan view. It only has to overlap with either one.
  • a plurality of redundant wirings 600 are formed in the gate electrode layer of the TFT, and the plurality of first source lead wirings 400, the plurality of second source lead wirings 401, and the plurality of gate lead wirings 500 are formed in the TFT source / drain electrode layer. It may be formed.
  • Each of the plurality of redundant wirings 600 is shorter than the length of any of the plurality of overlapping first source extraction wirings 400. That is, in the first source lead wiring 400 and the redundant wiring 600 that overlap each other, the redundant wiring 600 is shorter than the first source lead wiring 400.
  • the length of the first source lead wiring 400 is 10 mm
  • the length of the redundant wiring 600 is 0.3 mm.
  • the plurality of redundant wirings 600 are formed of ITO (Indium Tin Oxide), but the material of the plurality of redundant wirings 600 is not limited to this, for example, IZO (InZnO) or a light-shielding metal. It may be a material. Alternatively, the redundant wiring 600 may be formed using the same material as the source wiring 100 formed in the same layer. The plurality of redundant wirings 600 are preferably covered with a protective film.
  • FIG. 4 is a partially enlarged view showing a repaired state in the active matrix display device according to the present embodiment.
  • the same range as FIG. 2 is shown enlarged.
  • the laser beam is irradiated to one end 60 and the other end 61 in the length direction of the redundant wiring 600 that overlaps with each of the first source lead wiring 400 divided by the disconnection section 40.
  • the overlapping portion 601 at both ends including the one end 60 and the other end 61 with a laser beam By irradiating the overlapping portion 601 at both ends including the one end 60 and the other end 61 with a laser beam, the insulating film in the portion interposed between them is removed, and the first source lead wiring 400 and The redundant wiring 600 is fused and electrically connected.
  • the length of the redundant wiring 600 is shorter than the length of the first source lead wiring 400, the length of the redundant wiring 600 is equal to or longer than the length of the first source lead wiring 400.
  • the load capacity generated between the wiring 600 and the first source lead wiring 400 can be reduced. Therefore, signal delay in the first source lead wiring 400 can be suppressed.
  • FIG. 5 is a partially enlarged view showing the structure of the first modification of the redundant wiring of this embodiment.
  • FIG. 6 is a partially enlarged view showing the structure of the second modification of the redundant wiring of this embodiment.
  • FIG. 7 is a partially enlarged view showing the structure of the third modification of the redundant wiring of this embodiment. 5 to 7 show the same range as FIG. 3 in an enlarged manner.
  • the widths of the overlapping portions of the plurality of redundant wirings 600 are non-uniform. Specifically, a rectangular enlarged portion 601 a is provided in the overlapping portion 601 at both ends of the redundant wiring 600.
  • hexagonal enlarged portions 601 b are provided in the overlapping portions 601 at both ends of each of the plurality of redundant wirings 600.
  • a semicircular enlarged portion 601 c is provided in the overlapping portion 601 at both ends of each of the plurality of redundant wirings 600.
  • the position where the width of the overlapping portion 601 is wide is not limited to both ends of the redundant wiring 600, and may be an arbitrary position of the redundant wiring 600.
  • an active matrix display device according to Embodiment 2 of the present invention will be described. Note that the active matrix display device according to the present embodiment is different from the active matrix display device 1 according to the first embodiment only in the structure of the redundant wiring, and therefore the description of the other configurations will not be repeated.
  • FIG. 8 is a partially enlarged view showing the structure of the redundant wiring in the active matrix display device according to Embodiment 2 of the present invention.
  • FIG. 9 is an enlarged view showing a part of FIG. In FIG. 8, the same range as FIG. 2 is shown enlarged.
  • each of the plurality of redundant wirings 610 has a plurality of overlapping portions.
  • each of the plurality of redundant wirings 610 has two overlapping portions 611a.
  • the number of overlapping portions 611a is not limited to two, and may be three or more.
  • the overlapping part 611a is provided so as to protrude from the non-overlapping part 611 other than the overlapping part 611a.
  • rectangular overlapping portions 611 a that overlap with any of the plurality of first source lead wirings 400 are provided at both ends of the redundant wiring 610.
  • the redundant wiring 610 can be shortened by forming the two overlapping portions 611a at both ends of the redundant wiring 610, the load capacity generated between the first source lead wiring 400 can be reduced.
  • the position where the overlapping portion 611a is provided is not limited to both ends of the redundant wiring 610, and may be an arbitrary position of the redundant wiring 610.
  • the insulating film in the portion interposed between them is removed, and the first source extraction wiring 400 and the redundant wiring 610 are fused and electrically connected. Connected to.
  • the overlapping area of the first source extraction wiring 400 and the redundant wiring 610 is smaller than that of the active matrix display device of the first embodiment. Therefore, the load capacitance generated between the redundant wiring 610 and the first source lead wiring 400 can be further reduced. Therefore, the signal delay in the first source lead wiring 400 can be further suppressed.
  • FIG. 10 is a partially enlarged view showing the structure of the first modified example of the redundant wiring of this embodiment.
  • FIG. 11 is a partially enlarged view showing the structure of the second modification of the redundant wiring of this embodiment. 10 to 11 show the same range as FIG. 9 in an enlarged manner.
  • the overlapping portion 611b has a hexagonal shape.
  • the overlapping portion 611c has a semicircular shape.
  • the shape of the tip portion is preferably a shape that provides good visibility and easy irradiation control as a laser light irradiation target.
  • an active matrix display device according to Embodiment 3 of the present invention will be described. Note that the active matrix display device according to the present embodiment is different from the active matrix display device 1 according to the first embodiment only in the structure of the redundant wiring, and therefore the description of the other configurations will not be repeated.
  • FIG. 12 is a partially enlarged view showing the structure of the redundant wiring in the active matrix display device according to Embodiment 3 of the present invention. In FIG. 12, the same range as FIG. 2 is shown enlarged.
  • each of the plurality of redundant lines 620 is positioned so as to be sandwiched between any two of the first source lead lines 400. Yes.
  • Each overlapping portion 621 of the plurality of redundant wirings 620 overlaps the two first source lead wirings 400.
  • overlapping portions 621 extending in a direction intersecting with the redundant wiring 620 are provided at both ends of each of the plurality of redundant wirings 620.
  • the overlapping portion 621 overlaps with the two first source lead wirings 400 adjacent to the redundant wiring 620.
  • the position where the overlapping portion 621 is provided is not limited to both ends of the redundant wiring 620, and may be an arbitrary position of the redundant wiring 620.
  • the insulating film in the portion interposed between them is removed, The first source lead line 400 and the redundant line 620 are fused and electrically connected.
  • one redundant wiring 620 can be used to selectively repair one of the two first source lead wirings 400. Therefore, the number of redundant wirings 620 formed can be reduced. Therefore, the wiring formation process in the manufacturing process of the active matrix display device can be simplified. Further, since the interval between the redundant wirings 620 can be widened, occurrence of a short circuit between the redundant wirings 620 can be suppressed.
  • FIG. 13 is a partially enlarged view showing the structure of redundant wiring in an active matrix display device according to a modification of Embodiment 3 of the present invention. In FIG. 13, the same range as FIG. 2 is shown enlarged.
  • each overlapping portion 621 of the plurality of redundant wirings 620 is one of the two first source extraction wirings 400. And overlap. In this case, it is possible to repair the first source lead wiring 400 where the overlapping portion 621 overlaps.
  • an active matrix display device according to Embodiment 4 of the present invention will be described. Note that the active matrix display device according to the present embodiment is different from the active matrix display device 1 according to the second embodiment only in the structure of the lead wiring, and therefore, the description of the other configurations will not be repeated.
  • FIG. 14 is a partially enlarged view showing the structure of the lead-out wiring and the redundant wiring in the active matrix display device according to Embodiment 4 of the present invention.
  • FIG. 15 is a partially enlarged view showing the structure of the lead-out wiring and the redundant wiring in the active matrix display device according to the modification of the present embodiment.
  • each of the plurality of lead lines in the active matrix display device according to the fourth embodiment of the present invention has a protruding portion at a position overlapping with any of the plurality of redundant lines.
  • each of the plurality of first source extraction wirings 410 is provided with a trapezoidal protrusion 411 a that overlaps the overlapping part 611 c of the redundant wiring 610.
  • a semicircular protrusion 411b is provided in the modification of the present embodiment.
  • the spacing between the lead wires is relatively wide. Therefore, even when the protruding portions 411a and 411b are provided, the leak occurrence rate between the lead-out wirings can be kept low.
  • the protrusions 411a and 411b By providing the protrusions 411a and 411b, the laser light irradiation target becomes large, and laser light irradiation control becomes easy.
  • the redundant wiring 600 provided for the first source lead wiring 400 has been described.
  • the redundant wiring provided for the second source lead wiring 401 and the gate lead wiring 500 are described. The same effect can be obtained for the redundant wiring provided for.
  • 1 active matrix display device 10 active matrix substrate, 20 counter substrate, 40 disconnection part, 50 driver, 60 one end, 61 other end, 100 source wiring, 110 first source driver, 111 second source driver, 200 gate wiring, 210 gate driver, 300 display area, 301 non-display area, 400, 410 first source extraction wiring, 401 second source extraction wiring, 411a, 411b protrusion, 500 gate extraction wiring, 600, 610, 620 redundant wiring, 601 611a, 611b, 611c, 621 overlapping part, 601a, 601b, 601c expansion part, 611 non-overlapping part.

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

　アクティブマトリクス基板は、少なくとも表示領域において互いに平行に延在する複数の第１配線と、少なくとも表示領域において互いに平行に延在し、複数の第１配線と絶縁膜を介して交差する複数の第２配線とを有する。また、アクティブマトリクス基板は、複数の第１配線および複数の第２配線の少なくとも一方の一端とドライバとを接続し、非表示領域において互いに間隔を置いて延在する複数の引出配線(４００)と、複数の引出配線(４００)に絶縁膜を介して沿うように延在する複数の冗長配線(６００)とを有する。複数の引出配線(４００)の各々は、平面視において、複数の冗長配線(６００)のいずれかの重複部と重複する。複数の冗長配線(６００)の各々は、重複部で重複している複数の引出配線のいずれかの長さより短い。

Description

アクティブマトリクス型表示装置
　本発明は、アクティブマトリクス型表示装置に関する。
　引出配線に断線が発生した場合にリペア可能なアレイ基板を開示した先行文献として、特開２００６－１７１６７２号公報(特許文献１)がある。特許文献１に記載されたアレイ基板は、表示領域と、表示領域に隣接した非表示領域とを有する基板と、基板の表示領域に形成され、複数の引出配線と電気的に接続され、複数の引出配線から駆動信号の入力を受ける複数の信号ラインとを備える。
　また、アレイ基板は、基板の表示領域に形成され、複数の信号ラインから駆動信号の入力を受ける画素アレイと、基板の非表示領域に形成され、複数の引出配線と絶縁されて交差し、複数の引出配線のうちの一つの引出配線が断線した時に、一つの引出配線をリペアするためのリペア部とを含む。
特開２００６－１７１６７２号公報
　引出配線をリペアするための冗長配線を引出配線に沿うように配置した場合、冗長配線と引出配線との間に負荷容量が発生して、引出配線を流れる信号の遅延が生ずる。特許文献１に記載の冗長配線は、引出配線と同等以上長く形成されているため、引出配線における信号遅延の影響が大きい。
　本発明は上記の問題点に鑑みてなされたものであって、リペア可能な引出配線における信号遅延を抑制できるアクティブマトリクス型表示装置を提供することを目的とする。
　本発明に基づくアクティブマトリクス型表示装置は、表示領域とこの表示領域以外の領域である非表示領域を有するアクティブマトリクス基板と、アクティブマトリクス基板の非表示領域において実装されるドライバとを備える。アクティブマトリクス基板は、少なくとも表示領域において互いに平行に延在する複数の第１配線と、少なくとも表示領域において互いに平行に延在し、複数の第１配線と絶縁膜を介して交差する複数の第２配線とを有する。また、アクティブマトリクス基板は、複数の第１配線および複数の第２配線の少なくとも一方の一端とドライバとを接続し、非表示領域において互いに間隔を置いて延在する複数の引出配線と、複数の引出配線に絶縁膜を介して沿うように延在する複数の冗長配線とを有する。複数の引出配線の各々は、平面視において、複数の冗長配線のいずれかの重複部と重複する。複数の冗長配線の各々は、重複部で重複している複数の引出配線のいずれかの長さより短い。
　本発明の一形態においては、複数の冗長配線の各々の重複部の幅が非一様である。
　本発明の一形態においては、複数の冗長配線の各々は、重複部を複数有する。
　本発明の一形態においては、複数の冗長配線の各々において、重複部は、この重複部以外の非重複部から突出するように設けられている。
　本発明の一形態においては、複数の冗長配線の各々は、両端部のそれぞれに重複部を有する。
　本発明の一形態においては、複数の冗長配線の各々は、複数の引出配線のいずれか２本に挟まれるように位置している。複数の冗長配線の各々の重複部は、上記２本の引出配線と重複している。
　本発明の一形態においては、複数の冗長配線の各々は、複数の引出配線のいずれか２本に挟まれるように位置している。複数の冗長配線の各々の重複部は、上記２本の引出配線のいずれか１本と重複している。
　本発明の一形態においては、複数の引出配線の各々は、上記重複部と重複する位置に突出部を有する。
　本発明の一形態においては、引出配線が絶縁膜を介して冗長配線より下層に設けられている。
　本発明によれば、リペア可能な引出配線における信号遅延を抑制できる。
本発明の実施形態１に係るアクティブマトリクス型表示装置の構成を示す平面図である。 図１のＩＩ部を拡大して示す拡大図である。 図２の一部を拡大して示す拡大図である。 同実施形態に係るアクティブマトリクス型表示装置において、リペアした状態を示す一部拡大図である。 同実施形態の冗長配線の第１変形例の構造を示す一部拡大図である。 同実施形態の冗長配線の第２変形例の構造を示す一部拡大図である。 同実施形態の冗長配線の第３変形例の構造を示す一部拡大図である。 本発明の実施形態２に係るアクティブマトリクス型表示装置における冗長配線の構造を示す一部拡大図である。 図８の一部を拡大して示す拡大図である。 同実施形態の冗長配線の第１変形例の構造を示す一部拡大図である。 同実施形態の冗長配線の第２変形例の構造を示す一部拡大図である。 本発明の実施形態３に係るアクティブマトリクス型表示装置における冗長配線の構造を示す一部拡大図である。 同実施形態の変形例に係るアクティブマトリクス型表示装置における冗長配線の構造を示す一部拡大図である。 本発明の実施形態４に係るアクティブマトリクス型表示装置における引出配線および冗長配線の構造を示す一部拡大図である。 同実施形態の変形例に係るアクティブマトリクス型表示装置における引出配線および冗長配線の構造を示す一部拡大図である。
　以下、本発明の実施形態１に係るアクティブマトリクス型表示装置について説明する。以下の実施形態の説明においては、図中の同一または相当部分には同一符号を付して、その説明は繰り返さない。なお、実施形態の説明において、説明の便宜上、上、下、左、右の表現を用いるが、これらの表現は示した図に基づくものであって発明の構成を限定するものではない。
　なお、以下の実施形態においては、アクティブマトリクス型表示装置を構成する表示パネルとして液晶パネルを例として説明するが、本発明は、マイクロカプセル型電気泳動方式の電子ペーパ、有機ＥＬ(electroluminescence)ディスプレイおよび無機ＥＬディスプレイなどの液晶パネル以外の表示装置にも適用することができる。
　(実施形態１)
　図１は、本発明の実施形態１に係るアクティブマトリクス型表示装置の構成を示す平面図である。図１においては、ＴＦＴのゲート電極層に形成されている配線を実線で、ＴＦＴのソース／ドレイン電極層に形成されている配線を点線で示している。なお、図１においては、冗長配線を図示していない。
　図１に示すように、本実施形態に係るアクティブマトリクス型表示装置１は、アクティブマトリクス基板１０と、アクティブマトリクス基板１０に対向する対向基板２０とを備えている。アクティブマトリクス基板１０と対向基板２０との間には、図示しない液晶材料が挟持されている。また、アクティブマトリクス型表示装置１は、アクティブマトリクス基板１０に実装されるドライバ５０を備える。
　本実施形態に係る対向基板２０には、Ｒ(赤)、Ｇ(緑)、Ｂ(青)のカラーフィルタと、これらのカラーフィルタ間の光漏れを防止するブラックマトリクスとを含むカラーフィルタ層が形成されている。また、カラーフィルタ層の上には、共通電極が形成されている。
　アクティブマトリクス基板１０には、アクティブマトリクス基板１０の略中央に位置する表示領域３００と、表示領域３００以外の非表示領域３０１とが設けられている。非表示領域３０１は、アクティブマトリクス基板１０と対向基板２０とが図示しない液晶材料を介して互いに貼り合わされた状態において、アクティブマトリクス基板１０における対向基板２０と対向していない領域である。
　アクティブマトリクス基板１０には、少なくとも表示領域３００において互いに平行に延在する複数の第１配線であるソース配線１００と、表示領域３００において互いに平行に延在し、複数のソース配線１００と絶縁膜を介して交差する複数の第２配線であるゲート配線２００とが設けられている。絶縁膜は、ＳｉＮxまたはＳｉＯxなどの材料から形成されている。
　図１においては、複数のソース配線１００および複数のゲート配線２００の一部のみを図示している。なお、ソース配線１００およびゲート配線２００のそれぞれの数は適宜設定される。
　本実施形態においては、複数のソース配線１００は、ＲＧＢ毎に表示領域３００に形成されている。つまり、表示領域３００には、Ｒ用のソース配線１００、Ｇ用のソース配線１００およびＢ用のソース配線１００が形成されている。ただし、モノクロ用の液晶パネルの場合は、これに限定されない。
　表示領域３００には、複数のソース配線１００および複数のゲート配線２００以外に、図示しない蓄積容量配線が形成されている。蓄積容量配線は、複数のゲート配線２００に平行になるように、表示領域３００に形成されている。
　複数のソース配線１００と複数のゲート配線２００との交差部分には、図示しないＴＦＴまたはＭＩＭ(Metal　insulator　Metal)などのスイッチング素子、および、このスイッチング素子に接続される図示しない画素電極(Ｒ，ＧまたはＢ)などが形成されている。
　本実施形態においては、３つのドライバが実装されている。３つのドライバをアクティブマトリクス基板１０の非表示領域３０１に接続するためには、ＣＯＧ(Chip　On　Glass)方式で接続することができる。
　具体的には、アクティブマトリクス基板１０の非表示領域において図１中の下方左側に、複数のソース配線１００の一部に信号を供給する駆動回路を備えた第１ソースドライバ１１０が実装されている。
　また、アクティブマトリクス基板１０の非表示領域において図１中の下方右側に、複数のソース配線１００の残部に信号を供給する駆動回路を備えた第２ソースドライバ１１１が実装されている。
　さらに、アクティブマトリクス基板１０の非表示領域において図１中の右側方に、複数のゲート配線２００に信号を供給する駆動回路を備えたゲートドライバ２１０が実装されている。
　第１ソースドライバ１１０と複数のソース配線１００の一部の一端とは、非表示領域３０１において互いに間隔を置いて延在する複数の引出配線である第１ソース引出配線４００により電気的に接続されている。
　１本のソース配線１００と１本の第１ソース引出配線４００とが１対１で対応するように、複数のソース配線１００の一部と複数の第１ソース引出配線４００とが接続されている。複数の第１ソース引出配線４００は、ＴＦＴのゲート電極層に形成されている。
　第２ソースドライバ１１１と複数のソース配線１００の残部の一端とは、非表示領域３０１において互いに間隔を置いて延在する複数の引出配線である第２ソース引出配線４０１により電気的に接続されている。
　１本のソース配線１００と１本の第２ソース引出配線４０１とが１対１で対応するように、複数のソース配線１００の残部と複数の第２ソース引出配線４０１とが接続されている。複数の第２ソース引出配線４０１は、ＴＦＴのゲート電極層に形成されている。
　本実施形態のように、複数の第１ソース引出配線４００および複数の第２ソース引出配線４０１をＴＦＴのゲート電極層に形成する場合、複数の第１ソース引出配線４００および複数の第２ソース引出配線４０１をＴＦＴのソース／ドレイン電極層からゲート電極層に繋ぎかえる必要がある。
　この場合、複数の第１ソース引出配線４００および複数の第２ソース引出配線４０１の一部をゲート絶縁膜で保護することができる。そのため、複数の第１ソース引出配線４００および複数の第２ソース引出配線４０１の断線の発生を低減できる。特に、対向基板２０の縁と交差する位置の引出配線には外力が負荷されやすいため、その位置の引出配線を絶縁膜で保護した場合の効果は大きい。
　ゲートドライバ２１０と複数のゲート配線２００の一端とは、非表示領域３０１において互いに間隔を置いて延在する複数の引出配線であるゲート引出配線５００により電気的に接続されている。
　１本のゲート配線２００と１本のゲート引出配線５００とが１対１で対応するように、複数のゲート配線２００と複数のゲート引出配線５００とが接続されている。複数のゲート引出配線５００は、ＴＦＴのゲート電極層に形成されている。
　本実施形態に係るアクティブマトリクス型表示装置１においては、複数の第１ソース引出配線４００、複数の第２ソース引出配線４０１および複数のゲート引出配線５００の全てに、複数の冗長配線が絶縁膜を介して沿うように延在している。
　すなわち、冗長配線によりリペア可能とされる複数の引出配線が、複数の第１ソース引出配線４００、複数の第２ソース引出配線４０１および複数のゲート引出配線５００から構成されている。ただし、複数の引出配線は、複数の第１ソース引出配線４００、複数の第２ソース引出配線４０１および複数のゲート引出配線５００のいずれかであればよい。
　以下、複数の第１ソース引出配線４００に沿うように延在する複数の冗長配線について説明する。図２は、図１のＩＩ部を拡大して示す拡大図である。図３は、図２の一部を拡大して示す拡大図である。
　図２，３に示すように、本実施形態に係る複数の冗長配線６００は、複数の第１ソース引出配線４００に対して左下方向にずれて位置している。第１ソース引出配線４００と冗長配線６００とは、互いに交互に位置している。
　複数の冗長配線６００の各々においては、冗長配線６００の幅方向の一部が、冗長配線６００の長さ方向の全体に亘って、複数の第１ソース引出配線４００のいずれかと重複している重複部６０１を有している。
　本実施形態においては、１本の第１ソース引出配線４００に対して、複数の冗長配線６００が断続的に直線状に設けられている。複数の冗長配線６００は、ＴＦＴのソース／ドレイン電極層に形成されている。すなわち、複数の引出配線が絶縁膜を介して複数の冗長配線より下層に設けられている。このようにすることにより、複数の引出配線が外表面からより離れた位置に設けられるため、腐食および損傷することを抑制できる。
　ただし、複数の第１ソース引出配線４００と複数の冗長配線６００との構成は、上記の構成に限られず、複数の第１ソース引出配線４００の各々が、平面視において、複数の冗長配線６００のいずれかと重複していればよい。
　また、複数の冗長配線６００をＴＦＴのゲート電極層に形成し、複数の第１ソース引出配線４００、複数の第２ソース引出配線４０１および複数のゲート引出配線５００をＴＦＴのソース／ドレイン電極層に形成してもよい。
　複数の冗長配線６００の各々は、重複している複数の第１ソース引出配線４００のいずれかの長さより短い。すなわち、互いに重複している第１ソース引出配線４００と冗長配線６００とにおいて、冗長配線６００の方が第１ソース引出配線４００より短い。たとえば、第１ソース引出配線４００の長さが１０ｍｍ、冗長配線６００の長さが０．３ｍｍである。
　なお、本実施形態においては、複数の冗長配線６００をＩＴＯ(Indium　Tin　Oxide)で形成したが、複数の冗長配線６００の材質はこれに限られず、たとえば、ＩＺＯ(InZnO)または遮光性を有する金属材料でもよい。または、同一の層に形成されるソース配線１００と同一の材料で冗長配線６００が形成されていてもよい。複数の冗長配線６００は、保護膜で覆われていることが好ましい。
　図４は、本実施形態に係るアクティブマトリクス型表示装置において、リペアした状態を示す一部拡大図である。図４においては、図２と同一の範囲を拡大して示している。
　図４に示すように、断線部４０で分断された第１ソース引出配線４００のそれぞれと重複している冗長配線６００の長さ方向の一端６０と他端６１とにレーザ光を照射する。この一端６０および他端６１からなる両端部の重複部６０１にレーザ光が照射されることにより、互いの間に介在している部分の絶縁膜が除去されるとともに、第１ソース引出配線４００と冗長配線６００とが溶融結合して電気的に接続される。
　その結果、断線部４０を有する第１ソース引出配線４００に第１ソースドライバ１１０から供給される信号は、この第１ソース引出配線４００に接続された冗長配線６００を通じてソース配線１００に送られるようになる。
　上記のように、冗長配線６００の長さが第１ソース引出配線４００の長さより短いため、冗長配線６００の長さが第１ソース引出配線４００の長さと同等以上である場合に比べて、冗長配線６００と第１ソース引出配線４００との間に生じる負荷容量を低減することができる。よって、第１ソース引出配線４００における信号遅延を抑制することができる。
　以下、本実施形態の冗長配線６００の変形例について説明する。図５は、本実施形態の冗長配線の第１変形例の構造を示す一部拡大図である。図６は、本実施形態の冗長配線の第２変形例の構造を示す一部拡大図である。図７は、本実施形態の冗長配線の第３変形例の構造を示す一部拡大図である。図５～７においては、図３と同一の範囲を拡大して示している。
　図５に示すように、本実施形態の第１変形例では、複数の冗長配線６００の各々の重複部の幅が非一様である。具体的には、冗長配線６００の両端部において、重複部６０１に矩形状の拡大部６０１ａが設けられている。
　図６に示すように、本実施形態の第２変形例では、複数の冗長配線６００の各々の両端部において、重複部６０１に六角形状の拡大部６０１ｂが設けられている。図７に示すように、本実施形態の第３変形例では、複数の冗長配線６００の各々の両端部において、重複部６０１に半円形状の拡大部６０１ｃが設けられている。
　図５～７に示すように、冗長配線６００の両端部における重複部６０１を拡大することにより、レーザ光の照射ターゲットが大きくなって、レーザ光の照射制御が容易になる。ただし、重複部６０１の幅が広い位置は、冗長配線６００の両端部に限られず、冗長配線６００の任意の位置でよい。
　以下、本発明の実施形態２に係るアクティブマトリクス型表示装置について説明する。なお、本実施形態に係るアクティブマトリクス型表示装置は、冗長配線の構造のみ実施形態１に係るアクティブマトリクス型表示装置１と異なるため、他の構成については説明を繰り返さない。
　(実施形態２)
　図８は、本発明の実施形態２に係るアクティブマトリクス型表示装置における冗長配線の構造を示す一部拡大図である。図９は、図８の一部を拡大して示す拡大図である。図８においては、図２と同一の範囲を拡大して示している。
　図８，９に示すように、本発明の実施形態２に係るアクティブマトリクス型表示装置では、複数の冗長配線６１０の各々において重複部を複数有している。本実施形態においては、複数の冗長配線６１０の各々は、２箇所の重複部６１１ａを有している。なお、重複部６１１ａの数は２箇所に限られず、３箇所以上でもよい。
　重複部６１１ａは、重複部６１１ａ以外の非重複部６１１から突出するように設けられている。具体的には、冗長配線６１０の両端部のそれぞれに複数の第１ソース引出配線４００のいずれかと重複する矩形状の重複部６１１ａが設けられている。
　２箇所の重複部６１１ａを冗長配線６１０の両端部に形成することにより、冗長配線６１０を短くすることができるため、第１ソース引出配線４００との間に生じる負荷容量を低減することができる。ただし、重複部６１１ａが設けられる位置は、冗長配線６１０の両端部に限られず、冗長配線６１０の任意の位置でよい。
　この重複部６１１ａにレーザ光が照射されることにより、互いの間に介在している部分の絶縁膜が除去されるとともに、第１ソース引出配線４００と冗長配線６１０とが溶融結合して電気的に接続される。
　その結果、断線部４０を有する第１ソース引出配線４００に第１ソースドライバ１１０から供給される信号は、この第１ソース引出配線４００に接続された冗長配線６１０を通じてソース配線１００に送られるようになる。
　本実施形態においては、第１ソース引出配線４００と冗長配線６１０との重複面積が、実施形態１のアクティブマトリクス型表示装置に比較して少ない。そのため、冗長配線６１０と第１ソース引出配線４００との間に生じる負荷容量をさらに低減することができる。よって、第１ソース引出配線４００における信号遅延をさらに抑制することができる。
　図１０は、本実施形態の冗長配線の第１変形例の構造を示す一部拡大図である。図１１は、本実施形態の冗長配線の第２変形例の構造を示す一部拡大図である。図１０～１１においては、図９と同一の範囲を拡大して示している。
　図１０に示すように、本実施形態の第１変形例では、重複部６１１ｂは六角形状である。図１１に示すように、本実施形態の第２変形例では、重複部６１１ｃは半円形状である。このように、先端部の形状としては、レーザ光の照射ターゲットとして視認性が良好で照射制御が容易になる形状が好ましい。
　以下、本発明の実施形態３に係るアクティブマトリクス型表示装置について説明する。なお、本実施形態に係るアクティブマトリクス型表示装置は、冗長配線の構造のみ実施形態１に係るアクティブマトリクス型表示装置１と異なるため、他の構成については説明を繰り返さない。
　(実施形態３)
　図１２は、本発明の実施形態３に係るアクティブマトリクス型表示装置における冗長配線の構造を示す一部拡大図である。図１２においては、図２と同一の範囲を拡大して示している。
　図１２に示すように、本発明の実施形態３に係るアクティブマトリクス型表示装置では、複数の冗長配線６２０の各々は、第１ソース引出配線４００のいずれか２本に挟まれるように位置している。複数の冗長配線６２０の各々の重複部６２１は、２本の第１ソース引出配線４００と重複している。
　具体的には、複数の冗長配線６２０の各々の両端部に、冗長配線６２０と交差する方向に延在する重複部６２１が設けられている。この重複部６２１が、冗長配線６２０に隣接する２本の第１ソース引出配線４００と重複している。ただし、重複部６２１が設けられる位置は、冗長配線６２０の両端部に限られず、冗長配線６２０の任意の位置でよい。
　重複部６２１のうち、いずれか一方の第１ソース引出配線４００と重複している部分にレーザ光が照射されることにより、互いの間に介在している部分の絶縁膜が除去されるとともに、第１ソース引出配線４００と冗長配線６２０とが溶融結合して電気的に接続される。
　その結果、断線部４０を有する第１ソース引出配線４００に第１ソースドライバ１１０から供給される信号は、この第１ソース引出配線４００に接続された冗長配線６２０を通じてソース配線１００に送られるようになる。
　このように、１本の冗長配線６２０を用いて、２本の第１ソース引出配線４００のいずれかを選択的にリペアすることができる。そのため、複数の冗長配線６２０の形成する数を削減することができる。よって、アクティブマトリクス型表示装置の製造工程における、配線形成工程を簡略にすることができる。また、冗長配線６２０同士の間隔を広くすることができるため、冗長配線６２０同士の短絡の発生を抑制することができる。
　図１３は、本発明の実施形態３の変形例に係るアクティブマトリクス型表示装置における冗長配線の構造を示す一部拡大図である。図１３においては、図２と同一の範囲を拡大して示している。
　図１３に示すように、本実施形態の変形例に係るアクティブマトリクス型表示装置においては、複数の冗長配線６２０の各々の重複部６２１が、２本の第１ソース引出配線４００のいずれか１本と重複している。このようにした場合、重複部６２１が重複している第１ソース引出配線４００についてはリペアすることができる。
　以下、本発明の実施形態４に係るアクティブマトリクス型表示装置について説明する。なお、本実施形態に係るアクティブマトリクス型表示装置は、引出配線の構造のみ実施形態２に係るアクティブマトリクス型表示装置１と異なるため、他の構成については説明を繰り返さない。
　(実施形態４)
　図１４は、本発明の実施形態４に係るアクティブマトリクス型表示装置における引出配線および冗長配線の構造を示す一部拡大図である。図１５は、本実施形態の変形例に係るアクティブマトリクス型表示装置における引出配線および冗長配線の構造を示す一部拡大図である。
　図１４に示すように、本発明の実施形態４に係るアクティブマトリクス型表示装置における複数の引出配線の各々は、複数の冗長配線のいずれかとの重複部と重複する位置に突出部を有する。本実施形態においては、複数の第１ソース引出配線４１０の各々に、冗長配線６１０の重複部６１１ｃと重複する台形状の突出部４１１ａが設けられている。図１５に示すように、本実施形態の変形例においては、半円状の突出部４１１ｂが設けられている。
　解像度がそれほど高くないアクティブマトリクス型表示装置においては、引出配線同士の間の間隔が比較的広い。そのため、突出部４１１ａ，４１１ｂを設けた場合にも、引出配線間のリーク発生率を低く抑えられる。上記の突出部４１１ａ，４１１ｂを設けることにより、レーザ光の照射ターゲットが大きくなって、レーザ光の照射制御が容易になる。
　上記の実施形態の説明においては、第１ソース引出配線４００に対して設けられた冗長配線６００について説明したが、第２ソース引出配線４０１に対して設けられた冗長配線、および、ゲート引出配線５００に対して設けられた冗長配線についても同様の作用効果を得ることができる。
　今回開示された実施形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
　１　アクティブマトリクス型表示装置、１０　アクティブマトリクス基板、２０　対向基板、４０　断線部、５０　ドライバ、６０　一端、６１　他端、１００　ソース配線、１１０　第１ソースドライバ、１１１　第２ソースドライバ、２００　ゲート配線、２１０　ゲートドライバ、３００　表示領域、３０１　非表示領域、４００，４１０　第１ソース引出配線、４０１　第２ソース引出配線、４１１ａ，４１１ｂ突出部、５００　ゲート引出配線、６００，６１０，６２０　冗長配線、６０１，６１１ａ，６１１ｂ，６１１ｃ，６２１　重複部、６０１ａ，６０１ｂ，６０１ｃ　拡大部、６１１　非重複部。

Claims (9)

  1. 　表示領域と該表示領域以外の領域である非表示領域を有するアクティブマトリクス基板と、
    　前記アクティブマトリクス基板の前記非表示領域において実装されるドライバと
    を備える、アクティブマトリクス型表示装置であって、
    　前記アクティブマトリクス基板は、
    　少なくとも前記表示領域において互いに平行に延在する複数の第１配線と、
    　少なくとも前記表示領域において互いに平行に延在し、前記複数の第１配線と絶縁膜を介して交差する複数の第２配線と、
    　前記複数の第１配線および前記複数の第２配線の少なくとも一方の一端と前記ドライバとを接続し、前記非表示領域において互いに間隔を置いて延在する複数の引出配線と、
    　前記複数の引出配線に絶縁膜を介して沿うように延在する複数の冗長配線とを有し、
    　前記複数の引出配線の各々は、平面視において、前記複数の冗長配線のいずれかの重複部と重複し、
    　前記複数の冗長配線の各々は、前記重複部で重複している前記複数の引出配線のいずれかの長さより短い、アクティブマトリクス型表示装置。
  2. 　前記複数の冗長配線の各々の前記重複部の幅が非一様である、請求項１に記載のアクティブマトリクス型表示装置。
  3. 　前記複数の冗長配線の各々は、前記重複部を複数有する、請求項１に記載のアクティブマトリクス型表示装置。
  4. 　前記複数の冗長配線の各々において、前記重複部は、該重複部以外の非重複部から突出するように設けられている、請求項３に記載のアクティブマトリクス型表示装置。
  5. 　前記複数の冗長配線の各々は、両端部のそれぞれに前記重複部を有する、請求項３または４に記載のアクティブマトリクス型表示装置。
  6. 　前記複数の冗長配線の各々は、前記複数の引出配線のいずれか２本に挟まれるように位置し、
    　前記複数の冗長配線の各々の前記重複部は、前記２本の引出配線と重複している、請求項４または５に記載のアクティブマトリクス型表示装置。
  7. 　前記複数の冗長配線の各々は、前記複数の引出配線のいずれか２本に挟まれるように位置し、
    　前記複数の冗長配線の各々の前記重複部は、前記２本の引出配線のいずれか１本と重複している、請求項４または５に記載のアクティブマトリクス型表示装置。
  8. 　前記複数の引出配線の各々は、前記重複部と重複する位置に突出部を有する、請求項１から７のいずれかに記載のアクティブマトリクス型表示装置。
  9. 　前記引出配線が絶縁膜を介して前記冗長配線より下層に設けられている、請求項１から８のいずれかに記載のアクティブマトリクス型表示装置。
PCT/JP2012/081313 2011-12-06 2012-12-04 アクティブマトリクス型表示装置 WO2013084852A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201290001045.5U CN203950504U (zh) 2011-12-06 2012-12-04 有源矩阵型显示装置
US14/362,440 US20140327035A1 (en) 2011-12-06 2012-12-04 Active matrix type display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011266863 2011-12-06
JP2011-266863 2011-12-06

Publications (1)

Publication Number Publication Date
WO2013084852A1 true WO2013084852A1 (ja) 2013-06-13

Family

ID=48574219

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/081313 WO2013084852A1 (ja) 2011-12-06 2012-12-04 アクティブマトリクス型表示装置

Country Status (3)

Country Link
US (1) US20140327035A1 (ja)
CN (1) CN203950504U (ja)
WO (1) WO2013084852A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017126115A1 (ja) * 2016-01-22 2017-07-27 堺ディスプレイプロダクト株式会社 液晶表示装置
KR102649645B1 (ko) * 2016-09-23 2024-03-22 삼성디스플레이 주식회사 표시 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06294975A (ja) * 1993-03-04 1994-10-21 Samsung Electron Co Ltd マトリックス表示装置
JP2002258315A (ja) * 2001-03-01 2002-09-11 Display Technologies Inc アレイ基板、及びこれを用いる液晶表示装置
JP2008026869A (ja) * 2006-06-21 2008-02-07 Mitsubishi Electric Corp 表示装置
JP2009036982A (ja) * 2007-08-01 2009-02-19 Toshiba Matsushita Display Technology Co Ltd 表示用基板
JP2010271610A (ja) * 2009-05-25 2010-12-02 Panasonic Liquid Crystal Display Co Ltd 表示装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101965606B (zh) * 2008-03-14 2012-12-05 夏普株式会社 有源矩阵基板、显示装置、有源矩阵基板的检查方法和显示装置的检查方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06294975A (ja) * 1993-03-04 1994-10-21 Samsung Electron Co Ltd マトリックス表示装置
JP2002258315A (ja) * 2001-03-01 2002-09-11 Display Technologies Inc アレイ基板、及びこれを用いる液晶表示装置
JP2008026869A (ja) * 2006-06-21 2008-02-07 Mitsubishi Electric Corp 表示装置
JP2009036982A (ja) * 2007-08-01 2009-02-19 Toshiba Matsushita Display Technology Co Ltd 表示用基板
JP2010271610A (ja) * 2009-05-25 2010-12-02 Panasonic Liquid Crystal Display Co Ltd 表示装置

Also Published As

Publication number Publication date
US20140327035A1 (en) 2014-11-06
CN203950504U (zh) 2014-11-19

Similar Documents

Publication Publication Date Title
KR102387786B1 (ko) 백플레인 기판 및 이를 이용한 플렉서블 디스플레이
KR102374751B1 (ko) 백플레인 기판 및 이를 적용한 플렉서블 디스플레이
US8610840B2 (en) Liquid crystal display panel
KR102381850B1 (ko) 표시장치
US9985053B2 (en) Array substrate
JP6776060B2 (ja) 表示装置
KR101820032B1 (ko) 박막 트랜지스터 기판, 액정 표시 장치 및 이들의 리페어 방법
JP5834133B2 (ja) アクティブマトリクス基板及びそれを備えた表示パネル
JP2016057344A (ja) 表示装置
JP2006030627A (ja) 表示装置用基板及びそれを用いた液晶表示装置
JP6180603B2 (ja) 表示パネル及び表示装置
US10401698B2 (en) Display device comprising a plurality of common wirings each having an associated connecting portion disposed in a common plane with one another
TW201735342A (zh) 顯示裝置
US8670102B2 (en) Display panel
WO2014129272A1 (ja) 表示装置
JP2008064961A (ja) 配線構造、及び表示装置
US20130242511A1 (en) Wiring board, display panel, and electronic apparatus
WO2013084852A1 (ja) アクティブマトリクス型表示装置
CN109946893B (zh) 显示装置
WO2012070558A1 (ja) 配線基板および表示装置用配線基板
KR102052741B1 (ko) 액정 디스플레이 장치
US20070200111A1 (en) Image display device
JP5121809B2 (ja) 表示装置用基板及びそれを用いた液晶表示装置
KR102247134B1 (ko) 협지 연결 단자를 갖는 협 베젤 평판 표시장치용 박막 트랜지스터 기판
JP6795657B2 (ja) 薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201290001045.5

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12856469

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12856469

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP