KR20070028589A - 직경이 100 밀리미터인 고순도 반절연성 단결정 실리콘카바이드 웨이퍼 - Google Patents

직경이 100 밀리미터인 고순도 반절연성 단결정 실리콘카바이드 웨이퍼 Download PDF

Info

Publication number
KR20070028589A
KR20070028589A KR1020077001899A KR20077001899A KR20070028589A KR 20070028589 A KR20070028589 A KR 20070028589A KR 1020077001899 A KR1020077001899 A KR 1020077001899A KR 20077001899 A KR20077001899 A KR 20077001899A KR 20070028589 A KR20070028589 A KR 20070028589A
Authority
KR
South Korea
Prior art keywords
silicon carbide
crystals
seed
wafer
carbide wafer
Prior art date
Application number
KR1020077001899A
Other languages
English (en)
Inventor
제이슨 로날드 제니
Original Assignee
크리 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 크리 인코포레이티드 filed Critical 크리 인코포레이티드
Publication of KR20070028589A publication Critical patent/KR20070028589A/ko

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/36Carbides
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00Single-crystal growth by condensing evaporated or sublimed materials
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02Epitaxial-layer growth
    • C30B23/025Epitaxial-layer growth characterised by the substrate
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T117/00Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10T117/10Apparatus
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T117/00Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10T117/10Apparatus
    • Y10T117/1004Apparatus with means for measuring, testing, or sensing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T117/00Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10T117/10Apparatus
    • Y10T117/1016Apparatus with means for treating single-crystal [e.g., heat treating]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/21Circular sheet or circular blank
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/31Surface property or characteristic of web, sheet or block

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

단일 폴리타입의 단결정 실리콘 카바이드 웨이퍼는 75㎜ 보다 크고 125㎜ 보다 작은 직경과, 10,000Ω-㎝ 보다 큰 저항률과, 200㎝-2 보다 작은 마이프로파이프 밀도와, 5E16㎝-3 보다 작은 얕은 레벨의 도펀트의 합성 농도를 갖는다.
시드 결정, 시드 홀더, 서셉터, 성장 챔버, 승화

Description

직경이 100 밀리미터인 고순도 반절연성 단결정 실리콘 카바이드 웨이퍼{ONE HUNDRED MILLIMETER HIGH PURITY SEMI-INSULATING SINGLE CRYSTAL SILICON CARBIDE WAFER}
본 발명은 공동 양도된 미국 특허 번호 제6,814,801호와, 미국 출원 번호 20050022727호 및 2005022724호에 관련되며, 또한 공동 양도된 미국 특허 번호 제6,218,680호, 제6,396,080호, 제6,639,247호, 및 제6,507,046호에 관련된 출원이다.
본 발명은 전반적으로 반절연성 실리콘 카바이드 단결정에 관한 것으로, 보다 구체적으노는 직경이 최소 100㎜인 고순도 반절연성 실리콘 카바이드 단결정 웨이퍼를 형성하는 방법에 관한 것이다. 영국식 도량형과 미터 단위 간의 관계(예컨대, 25.4㎜ = 1 인치)에 의해, 이러한 웨이퍼는 "4인치" 웨이퍼로 지칭되기도 한다.
실리콘 카바이드(SiC)는 이 실리콘 카바이드가 고온, 고전압, 고주파수 및 고전력 전자 소자용의 매혹적인 반도체 재료로서 매우 적합화되도록 하는 전기적 및 물리적 성질을 갖는 화합물이다. 이러한 성질은 3.0 일렉트론-볼트(eV)의 밴드갭(6H), 센티미터당 4 메가볼트(4㎹/㎝)의 전계 브레이크다운 전압, 4.9 W/㎝K의 열전도율, 2×107㎝/s 전자 드리프트 속도를 포함한다. 실리콘 카바이드는 또한 도핑에 의해 도전성을 나타내도록 하거나 또한 다양한 처리 기술에 의해 반절연성을 나타내도록 할 수 있는 성능에 의해 특히 유용하다. 이러한 성질에 의해 실리콘 카바이드는 매우 다양한 전자 응용기기용으로 선택되는 재료가 되고 있다.
RF 소자 등의 다수의 응용기기용의 집적회로의 생산은 전자 소자가 구성되어 서로 접속될 수 있는 반절연성 기판을 필요로 한다. 전통적으로, 사파이어가 전류 흐름에 대해 높은 저항을 나타내기 때문에 마이크로웨이브 디바스이용의 가판 재료로서 사용되어 왔다. 그러나, 사파이어는 적절한 소자 동작을 위한 적합한 결정 격자 매칭을 갖는 상태로 기판 상에 제조될 수도 있는 반도체층의 타입을 제한하는 단점을 갖는다.
본 명세서에 사용된 바와 같이, "고저항률" 및 "반절연성"의 표현은 대부분의 용도에서 동의어로 간주될 수 있다. 일반적으로, 이들 두 가지 표현은 약 1500 Ω-㎝ 보다 훨씬 큰 저항률을 갖는 반도체 재료를 지칭한다. 이 점에서, 반절연성 실리콘 카바이드 소자는 RF 패시브 동작을 달성하기 위해 적어도 1500 Ω-㎝의 기판 저항률을 가져야만 한다. 또한, 소자 전송 라인 손실을 0.1 ㏈/㎝ 이하의 수용 가능한 범위로 최소화하기 위해서는 5000 Ω-㎝ 이상의 저항률이 요구된다. 소자 분리를 위해 그리고 백게이팅 효과(back-gating effects)를 위해, 반절연성 실리콘 카바이드의 저항률은 50,000 Ω-㎝ 이상의 범위에 근접해야 한다.
본 기술분야의 연구에 의하여, 실리콘 카바이드 기판의 반절연성 동작은 실 리콘 카바이드의 밴드갭 내에서의 깊은 에너지 레벨, 즉 p-형 및 n-형 도펀트(dopant)에 의해 형성된 에너지 레벨보다 가전자대(valence band) 및 컨덕션 밴드 양자로부터 더 멀리 떨어진 에너지 레벨에서 비롯된 것으로 판명되었다. 이러한 "깊은(deep)" 에너지 레벨은 본 기술분야에서의 표준적인 종래 연구를 대표하는 예컨대 미국 특허 번호 제5,611,955호에 의하면 컨덕션 밴드 에지와 가전자대 에지로부터 적어도 300me/V 떨어져 있는 상태를 구성하는 것으로 생각되고 있다.
전술한 특허 및 특허 출원에서 설명된 바와 같이, 반절연성 실리콘 카바이드는 반절연성 성질을 나타내는 딥 레벨 상태(deep level state)를 형성하기 위해 도펀트로서 바나듐(vanadium)을 사용하지 않고서도 생성될 수 있는 것으로 판명되었다.
바나듐이 반절연성 실리콘 카바이드 결정을 생성할 수 있기는 하지만, 이 바나듐으로 인해 백게이팅 효과, 즉 바나듐 상의 트랩된 음전하가 바나듐 도핑 결정이 반절연성 기판으로서 사용되는 소자 내에서는 성장 게이트(grow-in gate)로서 동작하는 효과를 초래하는 것으로 관찰되었다. 그러므로, 소자에 대한 고려사항에 따라서는 바나듐이 최우선으로 회피된다.
전술한 특허에는 딥 레벨 상태를 발생시키는 도너 도펀트(donor dopant), 액셉터 도펀트(acceptor dopant) 및 진성 점결함(intrinsic point defect)을 포함하는 반절연성 실리콘 카바이드 결정이 개시되어 있다. 진성 점결함의 농도가 도너의 농도와 액셉터의 농도 간의 차를 초과할 때, 진성 점결함에 기인하는 상태는 바나듐의 기능 상에 있어서의 부족 시에, 즉 결정의 전자적 성질에 영향을 줄 수 있 는 존재량보다 더 적은 최소의 존재량을 포함할 시에 반절연성 특성을 제공할 수 있다.
반절연성 기판의 조건 및 장점과, 소자 특히 마이크로파 소자 내에서의 이들의 사용법과, 실리콘 카바이드 반절연성 기판에 대한 관련 조건 및 특정 조건은 전술한 특허에 구체적으로 설명되어 있으며, 일반적으로 본 기술분야에서 배경 기술로 널리 알려져 있다. 그러므로, 본 명세서에는 이들에 대해 구체적으로 설명하지 않을 것이다. 참고로, 이에 대한 관련 설명은 미국 특허 제6,218,680호(이하 「'680 특허」로 지칭함)의 1면 14행 내지 3면 33행에 언급되어 있다.
이 설명에 추가하여, 인터넷 접속 및 관련 서비스의 높은 대역폭 전달(high bandwidth delivery)을 포함한 무선 통신 서비스에 대해 점차 증가하고 있는 요구에 대응하여 이러한 전달을 지원할 수 있는 소자 및 회로에 대한 요구가 증가되고 있어, 그 결과 요구된 성능을 갖는 소자를 제조할 수 있는 반절연성 실리콘 카바이드 등의 재료가 요구되고 있다.
그에 따라, '680 특허는 바나듐을 포함하고 있지 않은 고순도의 반절연성 단결정 실리콘 카바이드 기판 상에 실리콘 카바이드 전계 효과 트랜지스터(TFT)와 그 관련 소자를 제조함으로써 우수한 마이크로파 성능이 얻어질 수 있는 것으로 설명하고 있다. '680 특허에 설명된 바와 같이, 기판은 실리콘 카바이드 밴드갭의 중간 부근에 놓여 있는 진성의(점결함에 관련된) 깊은 전자 상태가 존재함으로써 반절연성 성질을 갖게 된다. 이 진성의 깊은 상태(intrinsic deep state)는 일반적으로 본 기술분야에 널리 공지된 방식으로 절단되어 기판 웨이퍼를 형성하는 결정 불(crystal boule)의 고온에서의 성장 동안에 발생한다.
이러한 기판을 포함하는 소자에서, 그리고 적합한 저손실 RF 성능을 제공하기 위해, 기판은 반절연성 특성을 지속적으로 유지함으로써 저손실 유전체 매개체로서 동작해야 한다. 그 결과, 절연성 동작을 유지하는 성능은 기판에서의 진성의 깊은 상태의 총수에 좌우된다. 실제로, 진성의 깊은 레벨의 밀도가 충분히 높지 않다면, 기판의 반절연성 특성은 후속 단계가 반절연성 실리콘 카바이드 웨이퍼 상에 또는 반절연성 탄화규서 웨이퍼를 이용하여 수행될 때에 감소되거나 기능적으로 제거될 수 있는 것으로 관찰되었다. 이러한 단계는 약 1400 도 이상의 온도에서의 반절연성 실리콘 카바이드 웨이퍼 상의 에피택셜층의 성장을 포함한다. 이에 의하여, 웨이퍼 상에 형성될 수 있거나 웨이퍼를 통합하는 유용한 소자의 수가 감소된다.
본 발명의 발명자는 특정의 이론으로 제한되기를 원하지 않지만, 이러한 유형의 반절연성 실리콘 카바이드 기판 웨이퍼가 특정 범위 내에서의 온도에서 처리 단계에 놓일 때에, 후속의 처리는 점결합의 수를 감소시키는 어닐링으로서 동작할 수 있을 것이다. 이것은 더 높은 품질의 결정이 생성된다는 긍정적인 효과로 생각될 수도 있지만, 진성의 점결함의 수가 기판 웨이퍼의 반절연성 성질에 기초할 때에는 단점이 될 수도 있다.
그러나, 또 다른 요소로서, 대부분의 기술에 의해 성장된 실리콘 카바이드는 일반적으로 반절연성 용도로서는 과도한 도전성을 나타낸다. 특히, 실리콘 카바이드에서의 통상적인 또는 의도하지 않은 질소 농도는 승화 성장 결정(sublimitation grown crystal)(≥1-2×1017/㎤)에 충분한 정도로 높게 되어, 반절연성 기판을 필요로 하는 마이크로파 소자 등의 소자에 실리콘 카바이드를 사용하지 않도록 하기에 충분한 도전률을 제공한다.
따라서, 전자 소자용의 실리콘 카바이드 결정을 제조함에 있어서 결정 내에서의 질소 등의 기본적인 불순물에 대한 제어가 다시 주목되고 있다. 예컨대, 질소 함유량은 실리콘 카바이드 결정의 색상에 영향을 준다. 이러한 색상 변화는 발광 다이오드 및 젬스톤(gemstone) 제조 등의 휘도를 요하는 특정 응용기기에서 결정의 유용성에 대해 유해한 결과를 가질 수 있다. 결정 내의 질소는 또한 다양한 전자 응용기기에서 적절한 성질을 갖도록 실리콘 카바이드에 대해 제어되어야만 하는 전기 도전률을 결정한다. 본 명세서에 개시된 발명은, 질소 함유량 및 그에 따른 결정의 본래 도전률을 감소시키는 단계를 그 한 단계로서 포함하는 수소 분위기 대기(hydrogen ambient atmosphere)에서의 승화 성장의 개량된 방법을 이용하여, 반절연성 실리콘 카바이드 결정을 획득하기 위한 수단을 포함한다.
따라서, 본 기술분야의 연구자들은 승화 성장 챔버의 대기로부터 성장하고 있는 실리콘 카바이드 결정 내로 전달되는 질소의 양을 제어하고 특히 감소시키는 것을 지속적으로 연구하고 있다. Carter 등에게 허여되어 공동 양도된 미국 특허 제5,718,760호는 실리콘 카바이드 승화 시스템의 주변 대기에서의 질소 농도를 감소시키는 방법을 개시하고 있다. '760 특허는 성장 챔버를 아르곤 등의 불활성 개스로 다시 채우고 이 성장 챔버를 초저압으로 진공상태로 함으로써 질소를 감소시 킨다.
결정 성장 시스템에서의 주변 질소를 감소시키는 또 다른 기술로는 장비 자체 내의 질소 함유량을 최소화시키는 것이다. Kong 등에게 허여되어 공동 양도된 미국 특허 제5,119,540호는 결정 성장 시스템에서의 바람직하지 않은 질소의 전부는 아니라도 그 대부분이 장비 자체로부터 빠져나오는 질소 개스의 결과라는 것을 개시하고 있다. 예컨대, 그라파이트(graphite) 장비에 포획된 질소는 장비에 균열이 발생하거나 초고온에서 질소가 빠져나오는 핀홀(pin hole)이 장비에서 초래됨에 의하여 주변 대기로 누설될 수도 있다. '540 특허는 질소 농도가 낮은 재료로 구성된 제조 장비를 활용함으로써 해당 실리콘 카바이드 결정 내로의 질소의 통합을 방지한다. 따라서, '540 특허는 높은 질소 함유량을 갖지 않은 극히 순수한 장비 부품을 이용함으로써 바람직하지 않은 레벨의 질소로 덜 오염된 실리콘 카바이드 결정이 생성될 수 있다는 것을 교시하고 있다. '540 특허는 화학적 증기 증착(CVD) 시스템에서의 질소 최소화를 설명하고 있지만, 본 명세서에 개시된 승화 시스템에서 동등하게 적용 가능하다.
본 기술분야의 연구자들은 질소의 농도를 감소시키는 것에 추가하여 또한 실리콘 카바이드 결정 내의 회피할 수 없는 질소 함유량의 영향을 감소시키고 있다. 예컨대, '760 특허는 승화 챔버 내의 배경 질소가 바람직하지 않은 결정 색상을 야기할 수 있다는 것을 인지하고 있다. 따라서, '769 특허는 질소 함유량을 대응하는 p-형 도펀트로 보상하여 질소의 바람직하지 않은 영향을 최소화하거나 제거하는 방법을 개시하고 있다. p-형 도펀트와 질소는 서로 보상하며, 무색이 바람직한 '760 발명의 실리콘 카바이드 결정에 바람직하지 않은 색상이 자리잡는 것을 방지한다.
질소 보상 기술은 또한 의도하지 않은 질소 도핑이 실리콘 카바이드 결정의 도전률을 좌우하는 것을 방지하기 위해서도 사용되고 있다. '680 특허는 승화법에 의해 성장된 실리콘 카바이드 결정의 질소 함유량을 보상하는 또 다른 방법을 개시하고 있다. Carter 등에게 허여된 '680 특허는 본래의 질소를 보상하기 위해 붕소가 이용될 수도 있을 것으로 설명하고 있다. Carter 등에게 허여된 '680 특허는 또한 개시된 승화 처리에서의 온도 구배(temperature gradient)를 이용하여 실리콘 카바이드 결정에서 점결함을 생성한다. Carter 등에게 허여된 '680 특허에 개시된 기술은 실리콘 카바이드 결정에서의 바람직하지 않은 질소 농도를 붕소 등의 대응 액셉터 도펀트로 제어한다. 그 후, '680 특허에서는 어떠한 과도한 도펀트를 온도에 의해 야기된 점결함으로 보상하여 요구된 반절연성 결정을 산출한다.
다른 연구자들은 또한 의도하지 않은 질소 통합이 승화법에 의해 성장된 실리콘 카바이드 결정에서 발생한다는 것을 인정하고 있다. 이 연구자들은 착수 시부터 질소 통합을 방지하는 대신 바람직하지 않은 질소 농도의 영향을 최소화시키는 수단에 집중하고 있다. 전술한 특허 중의 하나이고 Barrett 등에게 허여된 '955 특허는 이에 대해서 예시하고 있다. Barrett 등에게 허여된 '955 특허는 바나듐 등의 원소를 금지된 에너지 갭 내에서 깊은 에너지 상태를 생성하는 반도체 재료로 도입하는 수단을 개시하고 있다. Barrett 등에게 허여된 '955 특허는 질소를 포획하여 질소가 전자 이동도에 영향을 주지 못하도록 함으로써 실리콘 카바이 드 결정에서의 질소 함유량을 보상한다. 따라서, Barrett 등에게 허여된 특허에서는 결정 내에 질소가 존재하지 못하도록 하는 대신 질소의 영향을 조정함으로써 반절연성 실리콘 카바이드 기판을 달성하고 있다.
전술한 발명과 공통된 양수인을 가지며 본 명세서에서 개시되고 있는, Carter 등에게 허여된 2개의 특허에 설명된 기술은 실리콘 카바이드 결정에의 질소 통합의 영향을 최소화하기 위한 이들 특허의 각각의 용도에 유용하다. Barrett 등에게 허여된 '955 특허는 추가 원소의 도핑을 필요로 하고, 해당 실리콘 카바이드 결정 내에서의 예측치 않은 전기적 응답을 야기할 수 있다.
따라서, 초기 승화 시점에서 실리콘 카바이드 결정 내로의 질소의 통합에 걸쳐 광범위한 제어를 얻기 위한 방법에 대한 필요성이 지속되고 있다. 결정의 초기 성장에서부터 질소 함유량을 제어함으로써, 보상 기술 및 그 관련 처리 단계가 최소화될 수 있을 것이다. 질소 통합을 제어함으로써, 또한 특별한 용도에 맞도록 질소 함유량의 정도를 변화시킨 결정을 포함한 더욱 다양한 유형의 결정의 개발이 가능하게 된다.
그러나, 실리콘 카바이드는 150개 이상의 폴리타입(polytype)으로 결정화할 수 있고, 그 폴리타입의 일부가 매우 작은 열역학 차에 의해 서로 분리되기 때문에 작업하기 곤란한 재료이다. 더욱이, 실리콘 카바이드의 높은 용융점(고압하에서는 2700℃ 이상) 때문에, 에피택셜 필름 증착을 포함한 실리콘 카바이드에 작업하기 위한 다수의 처리는 다른 반도체 재료에서의 유사한 반응보다 훨씬 더 높은 온도에서 수행되어야 할 필요가 간혹 있다.
일면에서, 통상적으로 연마제로서 사용하기 위한 실리콘 카바이드의 상업 상의 혹은 제조 상의 합성은 1세기에 걸쳐 원할하게 수행되어 왔으며, 다결정 실리콘 카바이드의 성장이 1885년에 Acheson에 의해 인식되었다. 그러나, 전자장치 용도를 위한 성장의 기원은 훨씬 나중에 시작되었으며, 일반적으로 1955년의 "Lely" 방법(발명자의 이름에서 따옴)의 개발에 의해 비롯되었다. 1978년에, 수정된 Lely 방법으로서도 지칭되는 최초의 시드형 승화 기술(seeded sublimation technique)이 실행되었으며, 1980년대 후반경에 실리콘 카바이드 기술은 주로 본 발명의 양수인에 의해 급속하게 상업화되고 있다.
시드형 승화 기술에서, 시드 결정 및 소스 분말은 소스와 가장자리의 냉각 시드 결정 간에 열구배를 발생시키는 방식으로 소스의 승화 온도로 가열되는 반응로(reaction crucible)에 위치된다. 열구배는 소스에서 시드로의 재료의 기상 이동(vapor phase movement)과 그에 후속하는 시드에 대한 응축(condensation) 및 그 결과의 벌크 결정 성장을 촉진시킨다. 이 방법은 또한 물리적 증기 운반(PVT : physical vapor transport)으로도 지칭된다.
대표적인 실리콘 카바이드 성장 기술에서, 노(crucible)는 흑연으로 제조되며, 요구된 열구배를 형성하여 제어하도록 관련 코일 및 절연체가 위치되어 유도 또는 저항에 의해 가열된다. 소스 분말은 그 자체가 시드인 실리콘 카바이드이다. 노는 수직으로 배향되며, 미국 특허 제4,866,005호(RE34,861로서 재허여된)에 설명된 바와 같이 소스 분말이 하위부에 있치되고 시드가 통상적으로 시드 홀더 상에서 상단에 위치된다. 이들 소스는 현대의 시드형 승화 성장 기술에 대한 예시적인 설 명으로, 설명된 것으로만 제한되지는 않는다.
고품질 결정 성장을 달성하기 위해 한가지 대표적이면서 유용한 방법은, 반도체 재료의 박막이 동일하거나 결정학적으로 유사한 재료의 기판 상에 증착되는 에피택셜 성장 방법이다. 다수의 환경에서, 에피택셜 성장은 화학적 증기 증착("CVD")을 이용하여 수행된다. 화학적 증기 증착은, 소스 개스를 기판 상의 요구된 재료와 반응시켜 이 재료의 고품질 결정을 형성하도록 하는 온도, 압력 및 플로우 레이트(flow rate)의 조건 하에서, 관련 원소를 함유하는 흐름 소스 개스를 적합한 기판이 존재하고 있는 반응 챔버에 유입시키는 기술에 관한 것이다.
다수의 이유로, 예컨대 실리콘 카바이드 기판 상의 실리콘 카바이드 에피택셜과 같이, 소정의 반도체 재료의 가장 높은 품질의 에피택셜층(또는 "에피층")은 일반적으로 동일한 재료의 기판 상에 최상으로 형성된다. 이와 같이 함으로써, 상당히 유사하다하더라도 서로 상이한 2가지 재료가 서로 접촉할 때에 거의 항상 나타나는 열팽창 계수의 차 등의 물리적 불일치 또는 결정 결자 부정합(mismatch)을 제거하는데 도움을 준다.
그에 따라, 에피택셜 성장 및 소자 양자에 대해 적합한 기판 재료를 획득하는 것은 반도체 소자 제조에서 있어서 기본적인 조건이다. 또 다른 요소로서, 에피택셜 성장이 고품질 결정을 생성할 것이기는 하지만, 이 에피택셜 성장은 매우 저속으로 진행한다. 그 결과, 부피가 큰 단결정을 획득하기 위해 에피택셜 성장 기술을 이용하는 것은 물리적으로는 가능할지라도 경제적으로는 매력적이지 않을 것이다.
따라서, 실리콘 카바이드의 단결정을 성장시키는 속도를 증가시고, 그 직경을 증대시키며, 대형 결정에서의 결함을 감소시키는 것은 필수적인 동시에 요구된 목표로 남아있다.
실리콘 카바이드 대형 결정에서의 구조적인 결함의 밀도가 최근에 지속적으로 감소되고 있기는 하지만, 비교적 높은 결함 농도가 여전히 나타나고, 제거하기가 용이하지 않은 것으로 판명되었다. 이러한 점은 기판 상에 구성되는 소자의 성능 특성을 제한하는 현저한 문제점을 야기하거나, 일부 경우에는 유용한 소자를 함께 배제해야할 경우도 있다. 예컨대, 일부 상업적으로 이용 가능한 실리콘 카바이드 웨이퍼의 대표적인 결함 밀도는 제곱 센티미터당 100(㎝-2) 정도일 것이다. 그러나, 실리콘 카바이드에 형성된 메가와트의 소자는 0.4㎝-2 정도의 무결함 영역을 요구할 것이다. 그러므로, 고전압 및 고전류의 응용기기용의 표면적이 큰 소자를 제조하기 위해 사용될 수 있는 대형 단결정을 획득하는 여전히 곤란하다.
간혹 명칭이 상이하게 부여되기는 하지만, 부피가 큰 실리콘 카바이드 결정에서의 가장 공통적인 결함은 일반적으로 마이크로파이프 및 헥사고날 보이드(micropipe and hexagonal voids)로서 지칭된다. 마이크로파이프는 그 버거 벡터(Burger vector)가 c-축을 따라 놓여있는 중앙이 빈 슈퍼-스크류 전위(a hollow core super-screw dislocation)이다. 마이크로파이프의 생성에 대하여 다수의 원인이 제시되거나 인식되어 있다. 이러한 원인은 규소 또는 탄소 함유물 등의 과도한 재료, 금속 증착물 등의 외인성 불순물, 경계 결함, 및 부분 전위의 이동 또는 슬립페이지(slippage)를 포함한다. 이에 대해서는 Powell 등에 의해 Material Science Forum의 Vol. 338-340의 437-440페이지(2000년)에 소개된 "Growth of Low Micropipe Density SiC Wafers"라는 논문을 참조하기 바란다.
헥사고날 보이드는 캐비티 아래로 이어지는 공동의 튜브(hollow tube)를 갖는 결정 내의 평평한 육각 팔레트 형상의 캐비티(cavity)이다. 일부 증거는 마이크로파이프가 헥사고날 보이드와 관련되는 것임을 나타내고 있다. 이러한 결함의 비교적 최근의 논의(예시적인 것으로 제한을 목적으로 하지 않음)가 Kuhr 등에 의해 Applied Physics 저널의 Volume 89의 4625페이지(2001년 4월)에 소개된 "Hexagonal Voids and the Formation of Micropipes During SiC Sublimation Growth"라는 논문을 통해 이루어져 있다.
최근의 연구에 따르면, 시드형 승화 기술에서 생성된 부피가 큰 결정에서의 문제점은 시드 자체와 물리적인 취급 방식에 의해 발생할 수 있는 것으로 밝혀졌으며, 이러한 취급 방식의 예는 Sanchez 등에 의해 Electronic Materials 저널의 Volume 29의 3권의 347-352페이지(2000년)에 소개된 "Formation of Thermal Decomposition Cavities in Physical Vapor Transport of Silicon Carbide"라는 논문에 설명되어 있다. Sanchez는 상기 문헌의 347페이지에 나타내어져 있는 "[0001] 축에 평행하거나 거의 평행하게 배열되는 슈퍼스크류 전위의 중심에서 형성되는 0.1 내지 5㎛ 번위의 직경을 갖는 대략 원통형의 보이드"라는 정의를 설명하기 위해 "마이크로파이프"라는 용어를 사용하였다. Sanchez는 더 대형의 보이드("5 내지 100㎛의 직경")를 "열적 분해 캐비티"로 지칭하였으며, 마이크로파이프 와 열적 분해 캐비티가 상이한 원인으로부터 발생하는 것으로 판단하였다.
Sanchez는, 이러한 가설과 그의 실험 작업에 기초하여, 시드 결정의 뒤쪽(성장 반대측) 표면으로부터 성장 시스템으로의 "규소를 풍부하게 함유한 증기(silicon rich vapor)"의 이동이 열적 분해 캐비티를 초래하고, 이 열적 분해 캐비티가 시드와 그에 따라 성장 결정 내에 마이크로파이프를 발생시키는 것으로 제시하였다. Sanchez는 또한 "규소 함유 화학종에 대한 연속적인 확산 배리어(a continuous diffusion barrier for silicon bearing species)"가 이러한 캐비티를 감소시키거나 제거할 것으로 제시하였다. Sanchez는 이러한 용도를 위해 카보나이즈드 수크로즈 배리어(a carbonized sucrose barrier)를 개시하였지만, 상기 문헌의 352페이지에서 그 기술이 "완전하게 재생 가능하지는 않다"라는 점을 인정하였다.
따라서, 단결정 실리콘 카바이드 벌크 경정의 품질의 향상을 지속적으로 제공하고 또한 결함 밀도를 감소시키기 위해, 시드에서의 결함의 제공원을 알아내어 성공적으로 해소하여야 한다.
본 발명은 75㎜(3인치)보다는 크고 125㎜(5인치)보다는 작은 직경과, 10,000 Ω-㎝ 보다 큰 저항률과, 200㎝-2 보다 작은 마이크로파이프 밀도와, 5E16㎝-3 보다 작은 얕은 레벨의 도펀트의 합성 농도를 갖는 폴리타입 단결정 실리콘 카바이드 웨이퍼를 제공한다.
도 1은 상세한 설명에 참조된 온도 범위와 여러 가지의 상이한 냉각 속도를 예시하는 개략도이다.
도 2는 DLTS(deep level transient spectroscopy)에 의해 측정된 바와 같은 켈빈 온도에 대한 커패시턴스의 변화를 나타내는 플로트도이다.
도 3은 실리콘 카바이드 결정 샘플의 전자 상자기성 공명(EPR : electron paramagnetic resonance) 평가에 의해 얻어진 3가지 플로트 세트의 비교도이다.
도 4는 종래 기술의 통상적인 아르곤 분위기에서 성장된 4H-실리콘 카바이드 결정에 대응하는 저온 광발광(PL : photoluminescence) 스펙트럼을 나타내는 도면이다.
도 5는 본 발명에 따라 수소 분위기에서 성장된 4H-실리콘 카바이드 결정에 대응하는 저온 광발광 스펙트럼을 나타내는 도면이다.
도 6 및 도 7은 본 기술분야의 과학 논문에서 발췌한 마이크로 사진으로, 이들 사진에는 실리콘 카바이드 내의 마이크로파이프가 예시되어 있다.
도 8은 실리콘 카바이드에 대한 종래의 승화 성장 시스템의 단면 개략도이다.
도 9 및 도 10은 본 발명에 관련된 시드 홀더, 시드 결정 및 성장 결정의 각각의 개략 단면도이다.
도 11은 본 발명에 따른 시드 홀더 및 실리콘 카바이드 시드 결정의 개략 단면도이다.
도 12는 본 발명에 관련된 일부 요소를 예시하는 개략도이다.
본 발명은 75㎜(3인치)보다는 훨씬 크고 125㎜(5인치)보다는 작은 직경과, 10,000 Ω-㎝ 보다 훨씬 큰 저항률과, 200㎝-2 보다 작은 마이크로파이프 밀도와, 5E16(5×1016)㎝-3 보다 작은 얕은 레벨의 도펀트의 합성 농도를 갖는 폴리타입 단결정 실리콘 카바이드 웨이퍼를 제공한다.
본 기술분야의 당업자에게 널리 공지된 바와 같이, "단결정"이라는 표현 특히 본 명세서에 개시되고 청구된 바와 같은 크기의 결정이라는 표현은 이들이 작은 면적, 작은 영역 또는 소량의 다른 폴리타입의 실리콘 카바이드를 포함하고 있을 때에도 일한 대형 결정에 적합하게 적용된다. 그러므로, 단일의 폴리타입이 압도적으로 지배하고 있는 대형의 고품질 결정 웨이퍼는 본 명세서에서 "단결정"으로 지칭되기에 적합하다.
바람직한 실시예에서, 웨이퍼는 약 100㎜ 또는 4인치 직경을 갖는다. 본 명세서의 다른 부분에서 설명된 바와 같이, 미터 단위와 영구식 도량형 간의 관계에서는 4인치 웨이퍼가 101.6㎜ 직경이 될 것이다. 본 기술분야의 당업자는 이러한 점을 인지하여, 본 발명이 직경이 정확히 4인치인 웨이퍼뿐만 아니라 직경이 정확히 100㎜인 웨이퍼도 포함할 것이라는 점을 이해할 것이다.
본 발명에 따른 웨이퍼는 고주파수 전력 소자, 고전력 소자, 고온 소자, 광전 소자, 및 3족 질화물 증착물에 적합하다.
웨이퍼는 3C, 4H, 6H 및 15R 폴리타입의 실리콘 카바이드에서 선택될 수 있으며, 그 중에서는 4H 폴리타입이 현재 가장 바람직하다. 웨이퍼는 온-축 배향 또는 3.5°, 4° 및 8° 등(이것으로 제한되지는 않음)의 다양한 오프-축 배향으로 이용 가능하다. 일례로서, 오프-축 또는 오프 배향 웨이퍼는 가장 인접한 <11-20> 방향의 평면 상의 투사에서 {0001} 평면 상의 표면에 대한 법선 벡터의 투사 간의 각도를 지칭할 수 있다(그러나, 반드시 이것으로 제한되지는 않는다).
본 발명에 따른 웨이퍼는 제곱 센티미터(㎝-2) 당 200 보다 작은 마이크로파이프, 더욱 바람직하게는 100 보다 작은 마이크로파이프, 더욱 바람직한 실시예에서는 30 보다 작은 마이프로파이프, 저밀도에서는 15 보다 작은 마이크로파이프, 초저밀도에서는 5 보다 작은 마이크로파이프를 갖는다.
웨이퍼는 에피택셜 성장 직전의 규소면 또는 탄소면 중의 하나를 갖는 싱글 사이드 폴리시(single side polish)를 갖거나, 또는 에피택셜 성장 직전의 규소면 또는 탄소면 중의 하나로 폴리싱된 더블 사이드를 가질 수 있다. 웨이퍼는 규소면 에피택셜 직전에 화학적 기계적 폴리시로 마무리되거나, 또는 규소면 에피택셜 직전의 더블 사이드 화학적 기계적 폴리시로 마무리될 수 있다.
본 명세서에 사용된 바와 같이, 웨이퍼의 직경은 각각의 개별 웨이퍼에 대해 ANSI에서 인증한 디지털 캘리퍼에 의해 수동으로 수행된 폭측정 대신에 표면을 가로지르는 직선 치수를 지칭한다.
두께는 ANSI에서 인증된 비접촉식 공구를 이용하여 중심 지점에서 측정된다. 평탄도는 인고트(ingot) 당 하나의 웨이퍼를 샘플로 하여 ANSI에서 인증된 디지털 캘리퍼를 이용하여 유사하게 측정된다. 100㎜ 웨이퍼에 대해, 공차는 0.015인치(0.38㎜)이다. 본 발명에 따른 웨이퍼는 최종 사용 용도에 따라 약 350㎛와 700㎛ 사이의 표준 두께를 갖는다.
오프축 표면 배향은 격자 구조 내에서의 결정학 상의 면에 대한 웨이퍼의 표면의 배향을 지칭한다. 표면 배향은 웨이퍼의 중심에서 인코드당 하나의 웨이퍼를 샘플로 하여 x-선 측각기(goniomiter)로 측정된다.
상업적인 용도를 위해서는, 웨이퍼는 1차 플랫(primary flat)과 2차 플랫(secondary flat) 양자로 이용 가능하다. 반도체 기술에서는 통상적인 바와 같이, 1차 플랫은 코트(court)가 특정의 저굴절률 결정 평면에 평행하도록 배향된 웨이퍼 상의 최장 길이의 평면을 나타낸다. 1차 플랫은 수동 각도 측정 기구와 함께 반사 기술을 이용하여 인고트당 하나의 웨이퍼에 대해 측정된다.
2차 플랫은 1차 플랫보다 길이가 더 짧은 플랫이며, 1차 플랫에 대한 2차 플랫의 위치로 웨이퍼의 면을 구분한다. 바람직한 실시예에서, 각각의 웨이퍼의 탄소면은 반도체 산업에서의 정의 및 특성에 따르는 폰트와 호환 가능한 광학 문자 인식으로 레이저 마킹된다.
본 발명에 따른 웨이퍼는 또한 표면 상에 1 내지 5개의 에피택셜층을 포함할 수 있으며, 실리콘 카바이드와 3족 질화물로 이루어진 군에서 선택되는 것이 바람직하다. 이러한 유형의 재료의 각각의 전자적인 성질 및 장점은 널리 인식되어 있어 본 기술분야에 잘 알려져 있으므로, 본 명세서에서는 추가로 설명하지 않을 것 이다.
따라서, 본 발명은 바로 앞서 설명한 바와 같은 웨이퍼 및 에피택셜층을 통합하는 소자를 포함하며, 대부분의 환경에서, 복수의 이러한 소자의 대부분은 웨이퍼 상에 형성되어, 최종적인 사용을 위한 개별 소자로 분리되기 전에 웨이퍼 상에서 테스트되는 것도 가능하다.
본 발명의 반절연성 실리콘 카바이드 웨이퍼는 FET, MOSFET, JFET, MESFET, HFET, HEMT, 확장 드레인 MOSFET, 및 수평형 DMOS(lateral DMOS) 트랜지스터 등의 소자를 위한 적합한 기판(이들 소자의 특정 설계에 따라)을 제공할 수 있다.
반절연성 특성에서, 웨이퍼는 약 2×1015-3 보다 작은 질소 원자 농도와, 1×1014-3 보다 작은 바나듐 농도를 갖는다.
바람직한 실시예에서, 웨이퍼는 실온에서 약 50,000 Ω-㎝ 보다 작은 저항률을 갖는다.
본 명세서의 다른 부분에서 규정된 바와 같이, 점결함의 존재는 반절연성 특성에 영향을 줄 수 있으므로, 일부 실시예에서, 웨이퍼는 5×1017-3을 초과하지 못하는 점결함의 농도를 갖는다.
다른 실시예에서, 웨이퍼는 도너 도펀트, 액셉터 도펀트 및 진성의 점결함을 가질 수 있다. 일실시예에서, 제1 도전성 타입의 도펀트의 수가 다른(제2) 도전성 타입의 도펀트의 수보다 훨씬 많으며, 주도적인 제1 타입의 도펀트를 보상하도록 작용하는 진성의 점결함의 수는 제1 타입의 도핑이 제2 타입의 도핑을 초과하는 수 치 상의 차보다 훨씬 크며, 1×1016-3 보다 작은 전이 원소의 농도를 갖는다.
본 실시예의 바람직한 특징에서, 제1 타입의 도펀트는 도너이고, 제2 타입의 도펀트는 액셉터이며, 진성의 점결함은 액셉터로서 작용한다. 가장 바람직하게는, 액셉터는 붕소를 포함한다. 다른 실시예에서와 같이, 웨이퍼 내의 바나듐의 농도는 1×1014-3 미만이 바람직하다.
다른 실시예에서, 본 발명의 웨이퍼는 질소와, 단결정 실리콘 카바이드의 발렌스 밴드(valence band)에 대하여 0.3 내지 1.4 eV 사이의 전자 에너지 레벨을 갖는 적어도 하나의 액셉터 원소를 포함하며, 이 액셉터 원소는 질소를 과보상(over-compensate)하고 실리콘 카바이드 기판의 페르미 레벨(Fermi level)을 적어도 하나의 액셉터 원소의 전자 에너지 레벨로 고정시키는 양으로 제공될 것이다.
또 다른 실시예에서, 웨이퍼는 전기적으로 활성 상태의 질소의 양, 액셉터로서 작용하는 전기적으로 활성 상태의 점결함의 양, 및 단결정 실리콘 카바이드의 발렌스 밴드에 대하여 0.3 내지 1.4 eV 사이의 전자 에너지 레벨을 갖는 적어도 하나의 액셉터 원소의 양을 포함하며, 액셉터 원소와 점결함을 합한 양은 전기적으로 액성 상태의 질소의 양보다 훠씬 더 크며, 그에 따라 실리콘 카바이드 단결정의 페르미 레벨을 적어도 하나의 액셉터 원소의 전자 에너지 레벨로 고정시킨다.
또 다른 실시예에서, 본 발명에 따른 웨이퍼는 비의도적으로 주입된 질소, 스칸듐(scandium) 및 붕소를 포함하며, 질소의 농도는 스칸듐의 농도보다 더 크고, 붕소의 농도는 붕소와 스칸듐의 합계 농도가 질소를 과보상하고 실리콘 카바이드의 페르미 레벨을 스칸듐의 레벨로 고정시키기에 충분한 정도로 된다.
본 발명에 따른 웨이퍼의 생산을 향상시키기 위한 다수의 기술이 존재한다.
먼저, 본 발명의 발명자가 어떠한 특정의 이론에 속박되기를 원하지 않기는 하지만, 일특징에서, 적합한 방법은 열역학적 감각에서 최상으로 이해될 수 있다. 전술한 바와 같이, 본 발명의 목적은 실리콘 카바이드에 반절연성 특성을 발생시키기 위해 바나듐을 사용하는 것을 방지하는 것이다. 그 대신, 본 발명은 실리콘 카바이드 내의 충분히 큰 농도의 점결함 상태를 생성하여, 정상적인 반도체 처리 및 소자 제조 후에 잔류하는 농도가 반절연성 특성을 발생시키는데 필요한 수를 초과하도록 한다.
실리콘 카바이드의 성질과 반절연성 특성을 위한 근거에 대하여 이해하고 있다면, 이 조건을 충족하는 점결함의 구체적인 수 또는 농도가 존재하지 않다는 것을 인지할 것이다. 그 대신, 도전 특성에 기여할 수 있는 격자 내의 다른 도펀트(점결함을 포함)의 농도를 최소화하고, 그리고나서 그 농도를 어느 항목의 농도, 이 경우에는 요구된 반절연성 특성을 생성하는 점결함과 이러한 점결함이 생성하는 결과적인 상태의 농도가 초과하도록 하는 것을 목표로 한다.
달리 말하면, 보상된 결정에서, 요구된 깊은 레벨 상태와 그 결과의 반절연성 특성을 발생시키는 점결함의 농도는 얕은 보상 도펀트의 농도보다 더 커야만 한다. 그러므로, 실리콘 카바이드의 반절연성 보상 결정은, 점결함의 수가 도너 원자와 액셉터 원자의 농도 간의 차를 초과한다면, 액셉터 원자와 도너 원자의 비교적 높은 농도를 가질 수 있다. 점결함의 이러한 농도는 어떠한 비보상된 얕은 도 펀트를 초과하기 위해 요구되는 농도로서 표현될 수도 있다. 깊은 "레벨" 자체가 보상 요소는 아님을 당연히 알 수 있을 것이다. 즉, 깊은 도너가 얕은 도너를 보상하지 못한다. 그 대신, 본 기술분야의 일반적인 기술을 가진 당업자는 깊은 액셉터가 얕은 도너를 보상하고 또한 그 반대도 가능함을 인지할 수 있을 것이다.
그러나, 일반적으로는 도너 및 액셉터 원자를 전위적으로 보상하는 횟수를 최소화하고, 그에 따라 관련 수치 상의 차를 초과하도록 요구된 점결함의 수를 최소화하는 것이 더욱 효과적인 것으로 판명되었다. 예를 들면(또한 단지 설명을 목적으로), 도너 원자의 농도가 2E17(2×1017-3)이고 액셉터 원자의 농도가 3E17(3×1017-3)이면, 점결함의 농도는 1E17(즉, 3E17 - 2E17) 보다 더 커야 할 것이다. 그러므로, 도너 원자 및 액셉터 원자의 수를 최소화함으로써 결정 내의 반절연성 특성을 발생시키기 위해 생성될 필요가 있는 상태의 수가 감소되므로, 도너 원자 및 액셉터 원자의 수를 최소화하는 것이 본 발명을 실행하는 바람직한 방안(필수적이지는 않음)이다.
또 다른 특징에서, 본 발명은 관련된 양의 깊은 레벨 트래핑 원소가 존재하지 않을 시에 고품질 반절연성 실리콘 카바이드 결정을 생성하는 방법을 제공한다. 이 특징에서, 본 발명은, 소스 개스로부터 실리콘 카바이드의 화학적 증기 증착(CVD) 성장을 위해 요구된 온도 이상의 온도와, 분위기 조건 하에서 바람직하지 않은 높은 속도의 실리콘 카바이드 승화를 발생시켜 점결합의 수와 결정 내의 그에 따른 상태를 열역학적으로 증가시키는 온도 보다 작은 온도 사이에서, 실리콘 카바 이드 결정을 가열하는 단계를 포함한다.
최초 결정(starting crystal)은 고순도의 것이 바람직하며, 미국 특허 RE34,861(제4,866,005호로부터 재허여된)에 규정되어 있거나, Mueller에 의해 J. Crystal. Growth, v.211 No.1(2000)의 325-332페이지에 소개된 "Status of SiC Bulk Growth from an Industrial Point of View"라는 논문에 개시된 바와 같은 시드형 승화 기술에 의해 생성된다.
본 방법은, 가열된 결정을, 제1 농도보다 더 크게 유지하는 냉각 결정에서의 점결함의 농도를 유지하기에 충분히 빠른 속도로 실온에 근접하도록 냉각시키는 단계를 포함한다.
약간 달리 말하면, 본 발명의 방법은, 가열된 결정을, 결함(가열 단계에 의해 생성된 결함을 포함하지만, 이러한 것으로 제한되지는 않음)이 결정으로 다시 어닐링되어 이러한 방식으로 가열되어 냉각되지 않은 그 밖의 동일하게 성장된 실리콘 카바이드 결정에서의 이러한 상태의 농도보다 더 큰 점결함 관련 깊은 레벨 상태의 농도를 갖는 실리콘 카바이드 결정을 생성하기에 충분한 정도로 이동하는 온도 범위에서 소비된 시간을 감소시키기에 충분한 빠른 속도로, 실온에 근접하도록 냉각시키는 단계를 포함한다.
실리콘 카바이드는 단결정 실리콘 카바이드 웨이퍼 또는 단결정 실리콘 카바이드 불(boule)(불은 통상적으로 단결정 구조로서 정의되고 있음)의 형태로 가열될 수 있다. 가장 바람직한 실시예에서, 결정은 실리콘 카바이드의 3C, 4H, 6H 및 15R 폴리타입에서 선택된 폴리타입을 갖는다. 더욱 바람직한 실시예에서, 본 방법 은 보상된 실리콘 카바이드 결정을 가열 및 냉각시키는 단계를 포함하며, 가장 바람직한 실시예에서는 최상으로 보상된 도펀트가 약 5E16 이하의 양으로 존재하는 보상된 결정을 가열 및 냉각시키는 단계를 포함한다. 전술한 바와 가이, 보상된 결정이 사용될 때, 본 방법은 점결함의 수를 보상되지 않은 얕은 도펀트의 농도보다 더 큰 양으로 증가시키기 위해 결정을 가열 및 냉각시키는 단계를 포함한다. 정상적인 환경 하에서, 냉각 단계는 가열된 결정을 실온까지 냉각시키는 단계를 포함한다. 그러므로, 또 다른 특징에서, 본 발명은 본 발명의 방법 및 이러한 방법의 다양한 실시예에 의해 제조된 반절연성 실리콘 카바이드 결정을 제공한다.
바람직한 실시예에서, 실리콘 카바이드 결정을 가열시키는 단계는 결정을 적어도 2000℃의 온도로 가열하는 단계를 포함한다. 2000℃가 정확하거나 필수적인 하한치는 아니지만, 점결함의 생성은 열역학적으로 활성화될 것으로 가정되며, 그에 따라 이들 결함의 농도와 온도 간에 지수함수 관계를 가질 것이다. 2000℃ 이상의 온도에서는 바람직하고 유용한 수의 점결함이 생성되는 것으로 관찰되었다.
바람직한 실시예에서, 결정은 대기압에서 약 2,000℃ 내지 2,400℃ 사이의 온도로 가열된다. 이러한 온도는 대기압에서 유용한 범위를 제공한다. 2,400℃ 보다 높은 온도에서, 실리콘 카바이드는 틀림없이 높은 속도로 승화할 것이므로, 2,400℃ 이상의 온도는 대기압에서는 바람직하지 않거나 선호되지 않는다.
승화가 비교적 넓은 고온의 범위에 걸쳐 발생할 수 있다는 것은 실리콘 카바이드의 물리적인 성질을 널리 인지하고 있는 사람에게는 충분히 이해될 수 있을 것이다. 이 범위의 하위부에서, 승화의 속도는 관심을 갖지 않기에 충분할 정도로 낮다. 따라서, 본 발명의 방법의 온도 상한치는 어느 정도는 해당 정도의 승화에 의해 제한되어 특정 환경에서는 번거로운 일이 될 것이다. 전술한 바와 같이, 대기압에서, 2,400℃는 편리한 상한치인 것으로 판명되었지만, 절대적인 것은 아니다.
온도를 2,000℃ 이상으로 상승시키는 목적은 열적학적인 목적이며, 정상적으로 예상된 양상에서, 결정의 엔트로피는 더 높은 온도에서 더 높으며, 그에 따라 더 높은 온도에서는, 반절연성을 발생시킬 수 있는 더 많은 점결합과 그 결과의 상태가 나타나게 된다. 또한, 실리콘 카바이드와 결정의 열역학에 대해 익숙한 사람은, 온도가 증가할 때, 더 낮은 온도에서는 발생하지 못하는 추가 타입의 상태가 존재할 수 있다는 것을 이해할 것이다. 가열된 결정이 본 발명에 따라 적절하게 냉각되면, 이들 추가 타입의 상태가 방지될 수 있으며, 요구된 반절연성 성질에 기여할 것이다.
따라서, 결정을 이러한 온도로 가열함으로써 더 많은 무질서한 결정을 생성하며, 결정이 실온으로 복귀될 시에 본 발명은 결정 내의 이들 요구된 상태를 동결(상대적인 느낌에서)시킨다. 결정이 약 1,400℃ 이상 등의 중간 온도 범위에서 더 많은 시간을 소비하도록 허용된다면, 결정이 전술한 어닐링 프로세스를 경험할 것이고, 상이한 평형상태 또는 준평형상태에 도달하여, 이 상태에서는 마치 결정이 더욱 질서 정연하게 되는 것처럼 상태가 사라질 수 있기 때문에(또는 비관련된 수로 기능적으로 감소될 수 있기 때문에), 냉각 단계가 중요하다.
2,400℃의 바람직한 상한치에 대해서는, 실리콘 카바이드와 결정 성장 기술 에 익숙한 사람은 이 상한치가 절대 압력이 아닌 대기 압력에서의 실제적인 한계라는 것을 이해하고 있을 것이다. 달리 말하면, 대기 압력에서 동작하는 비교적 대표적인 장비를 이용할 시에는 바람직한 상위 온도는 2,400℃이다. 본 발명의 기술분야의 당업자는 불필요한 실험을 행하지 않고서도 더 높은 온도에서 가열을 행할 수 있지만, 이러한 높은 온도에서 통계적으로 상당한 양으로 발생하기 시작하는 실리콘 카바이드의 승화를 방지하기 위해서는, 추가의 장비와, 실리콘 카바이드 위에 규소와 탄소로 이루어진 대기를 포함시키거나 기타 고압 기술을 이용하는 등의 기술을 추가하여야 할 것이다.
그러므로, 본 발명의 방법은 결정 또는 승화의 품질저하를 방지하거나 최소화하면서 결정 내에서 가능한 한 많은 상태를 발생시키도록 실질적인 범위 내에서 더 높은 온도로 결정을 가열한다.
가열 단계 동안, 결정은 적어도 약 2분의 기간 동안, 즉 실제적으로 이용 가능하면서 기능적으로 고려되는 기간 동안 상승된 온도로 유지되는 것이 바람직하다. 실제적인 견지에서는, 실리콘 카바이드를 이 온도로 가열하기 위해서는 대부분의 환경 하에서 수 분(several minutes)이 소요될 것이다. 기능적인 견지에 있어서도 이 기간은 요구된 바대로 생성되는 상태에 대해 결정이 평형 상태 또는 준평형 상태에 도달하도록 하는데 충분한 시간을 제공한다. 가열 시간은 요구된 수의 상태를 갖는 결정에서 열적 평형상태 또는 준평형상태를 달성하기 위에 충분한 시간으로서 기능적으로 최상으로 표현된다. 결정은 가장 적합하거나 가장 제한적인 의미로 사용되고 있는 표현인 완전한 평형상태에 도달할 필요가 없지만, 이 표 현은 본 명세서에서는 결정이 소정 온도에 도달하여 요구된 수의 상태를 전개하기에 충분한 시간 동안 유지되는 상태를 기술하기 위해 사용되고 있다.
결정을 가열하는 단계는 유도 가열장치(induction heater) 내의 결정을 가열하는 단계를 포함하며, 그 경우 결정을 냉각시키는 단게는 유도 코일에 대한 전력을 감소시키는 단계를 포함한다. 반도체 제조에 있어서의 유도 가열장치와 그 작동 방법은 본 기술분야에 일반적으로 널리 공지되어 있으며, 불필요한 실험없이도 본 발명에 따라 통합될 수 있다. 그러므로, 청구된 발명에서는 특정의 유도 가열장치가 중요한 요소가 아니기 때문에, 본 명세서에서는 이에 대해서는 구체적으로 설명하지 않을 것이다. 또한, 다른 가열 유형 또한 불필요한 실험없이 본 기술분야의 당업자에 의해 이용될 수 있다.
결정이 2,000℃ 이상의 온도에서 요구된 시간 동안 가열된 후, 이 결정은 결함이 사라지거나 다시 어닐링되기에 충분한 정도로 이동 가능한 온도 범위에서 임의의 현저한 시간 동안 머므르는 것을 방지하는 방식으로 냉각된다. 현재의 바람직한 실시예에서, 분당 약 30℃를 초과하는 냉각 속도가 바람직한 것으로 보이며, 분당 150℃의 냉각 속도가 유용한 상한치인 것으로 나타나고 있다.
열역학과 재료의 가열 및 냉각, 특히 재료의 비교적 높은 온도로의 가열에 익숙한 사람이라면, 냉각 속도는 전체 냉각 프로세스에 걸쳐 일정하지도 않고 정확하지도 않을 필요가 있다는 것을 이해할 것이다. 달리 말하면, 결정이 냉각되고 있는 동안, 그리고 특히 재어닐링이 상당한 속도로 발생할 수 있는 온도 범위 내에서 결정이 냉각되고 있는 동안, 냉각 속도는 초당 30℃와 초당 150℃의 바람직한 한계치 사이의 범위에 있어야 한다. 유용하면서 널리 알려진 영역학적인 이유로, 가열 손실과 그에 따른 냉각 속도는 결정이 최고의 온도로부터 냉각될 때에 가장 신속하게 될 것이며, 결정이 더 낮은 온도로 근접하여 도달할 때에 완만하게 될 것이다. 특히, 재어닐링이 현저한 속도로 발생하는 온도 범위 아래에서 결정이 냉각될 때에는, 냉각 속도는 기능적인 단점없이도 더 낮게 될 수 있다. 이에 따라, 개개의 결정이 냉각될 때, 결정이 냉각되는 속도는 본 발명의 방법의 장점을 취하는 동안에도 분당 30℃ 내지 150℃ 내에서 변화할 수 있다.
냉각 속도가 너무 느리면, 결정은, 상태가 치유되고 결정이 충분히 질서 있게 포함되어 상태의 수를 반절연성 특성을 유지하기 위해 필요한 수 이하로 감소시키는 온도 범위에서 너무 많은 시간을 소비하게 된다. 이와 달리, 과도하게 신속한 속도로 냉각시키는 것은 열적 응력이 충분히 큰 경우에는 깨어짐을 포함한 결정의 기계적 응력을 발생시킬 수 있다.
바람직한 실시예에서, 냉각 단계는 수동 단계와 능동 단계 양자를 포함한다. 제1 단계에서, 유도 가열장치에 대한 전력은 전체적으로 감소되거나 턴오프된다. 결정이 가열되었던 비교적 높은 온도에서, 초기 열 손실은 방사 열 손실이다. 온도가 더 낮아지게 될때, 유도 및 대류 냉각의 메카니즘이 이어진다. 그에 따라, 냉각 속도를 더욱 가속시키고 제어하기 위해, 가열 챔버는 통상적으로는 아르곤인 불활성 개스가 흐르도록 될 수 있다. 또한, 결정의 열질량(thermal mass) 및 이 결정이 접촉하여 배치되는 재료의 열질량은 냉각 속도를 제어하는데 도움을 주도록 사용될 수 있다. 반대로, 냉각 속도를 제어하기 위한 이들 3가지 기본 방식은 유 도 코일(또는 저항 발열 등과 같이 본 기술분야에 널리 알려진 다른 관련 발열 기구)에 대한 전력을 조정하는 것과, 실리콘 카바이드 결정 주변과 그 위에 냉각 개스를 흐르게 하는 것과, 결정과 그 주변물의 열질량을 히트 싱크 등의 사용을 통해 제어하는 것을 포함한다. 이들은 열역학적 조건이기 때문에, 이들은 청구된 발명에는 중요하지 않은 다수의 상이한 방식으로 달성될 수 있으며, 불필요한 실험없이도 본 기술분야의 당업자에 의해 수행될 수 있다.
분당 약 30℃와 150℃ 사이의 바람직한 냉각 속도는 또한 결정을 약 70분 미만에서 실온으로 냉각시키거나, 또는 더 신속한 페이스에서는 결정을 약 20분 미만에서 실온으로 냉각시키는 것으로서 ㅍ현될 수도 있다.
본 발명이 기판 웨이퍼를 포함한 이로운 반절연성 실리콘 카바이드 결정을 제공하기 때문에, 본 발명의 방법은 실리콘 카바이드 웨이퍼를 약 2,000℃(및 바람직하게는 2,000℃와 2,4000℃ 사이)의 온도로 가열하는 단계와, 가열된 웨이퍼를 분당 약 30℃의 속도로 실온에 근접하도록 냉각시키는 단계와, 그 기판 웨이퍼에 반도체 재료의 하나 이상의 에피택셜층을 증착시키는 단계를 포함한다. 실리콘 카바이드의 장점이 그 밴드갭이 넓다는 성질에 관련하기 때문에(반드시 그러하지는 않음), 바람직한 실시예에서, 에피택셜층을 증착시키는 단계는 실리콘 카바이드 또는 3족 질화물 등의 다른 밴드갭이 넓은 반도체로 이루어진 군에서 선택된 에피택셜층을 화학적 증기 증착(CVD) 기술을 이용하여 증착시키는 단계를 포함할 것이다. 실리콘 카바이드의 경우, 에피택셜층을 증착시키는 단계는 통상적으로 약 1,400℃ 보다 큰 온도에서 수행된다. 전술한 바와 같이, 종래 기술에서는, 이러한 온도에 서 수행된 단계는 기판이 더 이상 적합한 반절연성 특성을 갖지 못하도록 할 수도 있는 지점까지 결함의 수를 감소시키고는 한다. 본 발명이 "비소 성장(as-grown)" 결정에 비해 점결함의 수 및 그 결과의 깊은 레벨 상태의 수를 제어 가능하게 증가시키는 방법을 제공하기 때문에, 이들 후자의 처리 단계는 결함의 일부가 치유될 것으로 예상되기는 하지만 결정의 반절연성 특성을 손상시키지는 않는다.
이에 따라, 또 다른 특징으로, 본 발명은 본 발명의 이러한 특징 및 실시예에 의해 생성된 웨이퍼 및 에피택셜층을 포함한다.
본 발명은 기판 웨이퍼 또는 단결정 불 상에서 수행될 수 있으며, 그 기판은 표면대 체적비가 커서, 이들 기판을 불필요하거나 최악의 열적 응력을 겪지 않고서도 본 발명에서 유용한 비교적 신속한 속도로 냉각시킬 수 있도록 하기 때문에 바람직한 실시예가 된다. 그러나, 이러한 실질적인 지점 이외에는, 불(boule)에 대하여 웨이퍼에 추가의 상태가 생성될 수 있는 방식 간에는 개념적인 차이점이 존재하지 않는다. 따라서, 본 발명은 또한 실리콘 카바이드 불을 적어도 약 2,000℃의 온도로 가열하는 단계와, 가열된 불을 분당 적어도 약 30℃의 속도로 실온에 근접하도록 냉각시키는 단계와, 불로부터 실리콘 카바이드 웨이퍼를 얇게 절단하는 단계와, 얇게 절단된 웨이퍼 상에 반도체 재료로 이루어진 하나 이상의 에피택셜층을 증착시키는 단계를 포함한다.
다른 실시예에서, 본 방법은 단결정 불을 실리콘 카바이드 웨이퍼로 얇게 절단하는 단계와, 절단된 웨이퍼를 대기압에서 적어도 약 2,000℃의 온도로 가열시키는 단계와, 가열된 웨이퍼를 분당 적어도 30℃의 속도로 실온에 근접하도록 냉각시 키는 단계와, 그 후 절단된 웨이퍼 상에 반도체 재료로 이루어진 에셜층을 증착시키는 단계를 포함할 수 있다.
기판 웨이퍼의 제조 및 에셜층의 성장에 익숙한 사람에게 알려져 있는 바와 같이, 얇게 절단된 실리콘 카바이드 웨이퍼는 일번작으로 절단된 후에 곧바로 사용되지 않고, 에셜 성장을 위해 더욱 바람직한 표면을 만들기 위해 세정 및 폴리싱된다. 일반적으로 반도체 재료와 구체적으로는 실리콘 카바이드에 대한 세정 및 폴링싱은 본 기술분야에 잘 갖추어져 있기 때문에, 불필요한 실험없이도 실현 가능하므로, 본 명세서에서는 구체적으로 설명하지 않을 것이다.
양자의 경우, 본 발명은 웨이퍼 및 하나 이상의 에셜층을 더 포함하며, 본 발명의 실시예의 방법에 따라 형성된 웨이퍼 및 에셜층을 통합한 소자를 더 포함할 수 있다.
본 발명은 임의의 특정 소자와 함께 사용하는 것으로 제한되지 않으며, 반절연성 실리콘 카바이드 기판을 통합한 공통적으로 사용되는 마이크로파 소자는, 전계 효과 트랜지스터(FET), 금속 산화물 반도체 전계 효과 트랜지스터(MOSFET), 접합 전계 효과 트랜지스터(JFET), 금속 산화물 전계 효과 트랜지스터(MOSFET), 이종구조 전계 효과 트랜지스터(HFET), 높은 전자 이동도 트랜지스터(HEMT), 및 DMOS 트랜지스터 등의 다양한 유형을 포함한다. 반도체 소자와 마이크로파 주파수 동작에 유용한 소자에 익숙한 사람들은 상기 트랜지스터의 나열이 제한적인 의미의 것이 아님을 알 수 있을 것이다. 그러나, 본 명세서에서 개시 및 청구된 발명에 의해 제공된 이점은 예시적인 것이다.
도 1은 본 발명에 사용되는 온도 범위와 냉각 속도를 개략적으로 예시한다. 본 기술에 익숙한 사람은 도 1이 특정 실험의 정확한 표시가 아닌 본질을 예시하는 것임을 이해할 것이다.
도 1은 온도대 시간의 플로트이다. 3가지의 일반적인 온도 세트의 특성이 도시되어 있다. 도면부호 "10"이 부여되어 있는 최상위 라인은 그 이상에서는 본 발명에 따른 방식으로 요구된 수의 점결함이 생성되는 온도, 실리콘 카바이드에 대해서는 2,000℃가 바람직한 온도를 나타낸다. 달리 말하면, 본 발명은 실리콘 카바이드 결정을 라인 10으로 표시된 온도 또는 그 이상의 온도로 가열하는 단계를 포함한다.
두번째로 높은 라인은 도면부호 "12"가 부여되어 있으며, 결정이 평형상태 또는 준평형상태에 근접하기에 충분한 시간 동안 이 온도 범위에서 유지되도록 허용되는 경우에 온도 라인 "10" 이상에서 생성된 상태가 치유될 것으로 예상될 온도 범위(화살표 "11"로 표시됨)를 상위 온도 라인 "10"과 함께 형성하는 하위 온도(정확한 값보다는 상대적인 값으로 이해될 것이지만, 바람직한 실시예에서는 약 1,200℃)를 표시한다. 그에 따라, 본 발명은, 본 명세서에서 설명한 바와 같이, 증가된 수의 상태가 생성된 후에는 결정이 온도 범위 "11"에서 소비하는 시간을 최소화한다. 전술한 바와 같이, 냉각 속도를 분당 약 30℃와 150℃ 사이에서 유지하는 것은 결정이 도 1에서의 도면부호 "11"로 개략적으로 나타내어져 있는 온도 범위 내에 있는 동안에는 특히 유용하다.
도면부호 "14"로 표시된 3번째 라인은 실온(25℃, 298K)을 나타내며, 실온과 온도 라인 "12" 사이의 또 다른 온도 범위(화살표 "13"으로 표시됨)를 형성한다. 화살표 "13"으로 표시된 온도 범위는 여전히 실온 이상의 온도를 나타내지만, 그 온도 범위 내에서는 발생할 수도 있는 리오더링(reordering)의 양이 통계학적으로는 반절연성 특성에 그리 중요하지 않다.
다수의 이유로, 결정은 제조 이전, 저장, 출하 또는 사용 동안의 언제든지 모든 방식으로 실온으로 냉각될 것으로 예상될 수 있다. 그러나, 결정이 라인 "10"으로 표시된 온도 이상의 온도로 가열되고, 그 후 라인 "12"로 표시된 온도 이하의 온도로 충분히 신속하게 냉각되면, 실온에 도달하는지의 여부에 상관없이 본 발명의 이점이 얻어질 것이다.
3가지의 냉각 곡선이 라인 15, 16 및 17로 개략적으로 예시되어 있다. 도 1의 가로축이 시간을 나타내기 때문에, 라인 "15"가 가장 느린 냉각 속도를 나타내는 한편, 라인 "17"이 가장 신속한 냉각 속도를 나타내는 것으로 이해될 수 있다. 이 점에서, 연장 곡선 "15"는 결정이 라인 "16" 또는 "17"에 의해 표시된 냉각 곡선에 따른 결정에 비해 화살표 "11"에 의해 표시된 온도 범위에서 훨씬 더 많은 시간을 소비할 것이라는 점을 예시하고 있다. 그러므로, 곡선 "15"는 결정을 냉각하는 종래 기술의 방식(의도적이던 비의도적이던)을 개략적으로 나타내는 한편, 라인 "16" 및 "17"은 본 발명의 더욱 신속한 냉각 단계를 개략적으로 나타낸다. 전술한 바와 같이, 냉각 속도가 본 명세서에서 설명한 기능적인 특징을 충족한다면, 그 냉각 속도는 일정할 필요는 없다.
도 2는 요구된 고농도의 깊은-레벨이 더 높은 성장 온도에 상관한다는 것을 예시하고 있다. 도 2는 온도에 대한 DLTS(deep level transient spectroscopy)에 의해 측정될 때의 커패시턴스의 변화를 나타내는 플로트도이다. 더 높은 온도에서 성장된 결정 샘플의 더 높은 진폭(예컨대, 300K에서)은 더 낮은 온도(점선)에서 성장된 샘플ㄹ에 비해 더 큰 농도의 깊은 레벨을 나타낸다.
DLTS(deep level transient spectroscopy)는 반도체 기술분야에 널리 알려져 있으며, 반도체에서의 깊은 레벨을 연구하기 위해 사용된 섬세한 방법이다. 본 방법은 깊은 레벨이 순바이어스 펄스에 의해 충전된 후의 자신의 캐리어를 방출할 때의 역바이어스 다이오드의 커패시턴스 충전에 기초한다. 방출율은 온도에 좌우되며, 각각의 타입의 결함에 대한 특성치가 된다. 방출율의 온도 의존성을 이용하면, 깊은 레벨의 활성화 에너지가 결정될 수 있다. 이에 대해서는, 예컨대 ASTM International Test No. F978-02의 "Standard Test Method for Charaterizing Semiconductor Deep Levels by Transient Capacitance Techniques"를 참조하기 바란다. 결정을 평가하기 위한 다른 기술은 전자 상자기성 공진(EPR)뿐만 아니라 커패시턴스 대 전압(CV) 기술을 포함할 수 있다.
도 3은 실리콘 카바이드 결정 샘플의 전자 상자기성 공진(EPR) 평가에 따른 서로 비교되는 3가지 플로트 세트이다. EPR은 재료의 특정 특성을 측정하기 위한 공지의 기술이며, 전자 스핀 공진(ESR) 또는 전자 자기 공명(EMR)으로도 알려져 있다. EPR은 적어도 하나의 쌍을 이루지 않은 전자 스핀(unpaired electron spin)을 갖고 또한 자기장의 존재 하에 있는 상자기성 이온 또는 분자에 의한 마이크로파 방사의 공진 흡수의 과정을 표시한다. 본 발명에 따른 결정을 분석함에 있어서, EPR은 결정 밴드갭에서 깊은 트랩(deep trap)을 점유하는 전하의 수를 측정하기 위해 사용된다. 지속적으로 변화하는 강한 자기장 내에의 마이크로파 에너지의 흡수의 변화를 측정함으로써, EPR은 결정 격자 내의 다양한 결함에 트랩된 전자 전하의 쌍을 이루지 않은 스핀(unpaired spin)의 수를 검출한다. 그러나, EPR 측정은 전하를 트랩으로부터 퇴출시키지 못하고, 단지 전하의 존재를 검출하며, 따라 동일한 샘플의 반복된 분석을 허용한다.
도 3의 3개의 플로트는 통상적인 방법으로 성장된 실리콘 카바이드 결정, 본 발명에 따라 분당 30℃의 범위로 가열 및 냉각된 실리콘 카바이드 결정, 및 본 발명에 따라 분당 150℃의 범위로 가열 및 냉각된 실리콘 카바이드 결정을 나타낸다.
도 3의 3개의 섹션의 각각은 동일한 크기이며, 탄소 베이컨시(Vc)의 EPR 신호의 진폭(임의의 단위), 즉 반절연성 특성을 제공하는 상태를 제공하는 점결함의 타입 중의 하나가 EPR에 의해 검출된 결함 센터의 수에 비례한다. EPR에 익숙한 사람에게 알려진 바와 같이, "g-팩터"(또는 "g-값 혹은 g-계수")는 전자 트랩의 유형의 특성이며, 마이크로파 주파수 및 자장 강도에 관련된다. 이에 따라, 측정된 샘플 크기가 실험 오차의 예상 마진 내에서 동일하다면, 탄소 베이컨시에 대한 EPR 라인의 진폭(골(trough)부터 피크까지의 진폭)은 샘플 내의 결함의 농도에 비례한다. 그러므로, 도 3은 비소-성장 상태(좌측 패널)로부터 30℃ 냉각 속도(중간 패널)를 이용한 본 발명의 처리로 그리고 150℃의 냉각 속도(우측 패널)를 이용한 처리로의 탄소 베이컨시수의 현저한 증가(및 그 결과의 반절연성 특성의 향상)를 예시하고 있다.
또 다른 특징으로, 본 발명은 승화에 의해 성장된 반절연성 실리콘 카바이드 결정의 질소 농도를 감소시켜, 질소 농도가 감소된 고순도의 반절연성 실리콘 카바이드 결정을 생성하는 방법을 제공한다. 본 발명의 일실시예는 수소 또는 수소 함유 분위기를 실리콘 카바이드 결정을 성장시키기 위해 사용된 승화 성장 챔버에 주입한다. 이전 표준의 승화 시스템은 실리콘 카바이드의 성장 시에 아르곤 분위기를 이용한다. 본 발명의 발명자는 성장되고 있는 결정의 질소 농도를 제어하기 위해서는 다른 분위기 개스보다 수소 분위기가 더욱 유용하다는 것을 발견하였다.
본 발명의 방법은 실리콘 카바이드 소스 분말 및 실리콘 카바이드 시드 결정을 승화 성장 챔버에 주입하는 단계를 포함한다. 이 소스 분말은, 그 명칭이 암시하는 바와 같이, 실리콘 카바이드 시드 결정에 의해 제공된 성장 표면 상에 실리콘 카바이드 결정을 성장시키기 위해 성장 챔버 내에 실리콘 카바이드 화학종(silicon carbide species)의 소스를 제공한다. 미국 특허 번호 Re. 34,861호는 분말 형태의 고체 실리콘 카바이드가 이러한 바람직한 소스 재료 중의 하나인 것으로 설명하고 있다. 제1 실시예의 방법은 수소 분위기 성장 챔버에서의 승화를 위해 실리콘 카바이드 소스 분말을 가열시키는 단계를 포함한다. 승화 성장 챔버의 수소 분위기는 수소 개스를 약 0.1 내지 50 Torr 사이의 압력과 분당 약 10 내지 1000의 표준 큐빅 센티미터(sccm)의 흐름율로 성장 챔버에 주입함으로써 이루어진다.
승화 공정은 성장 챔버 내의 상이한 영역의 온도 제어를 필요로 한다. 실리콘 카바이드 소스 분말을 제1 온도까지 가열하는 동안, 실리콘 카바이드 시드 결정은 소스 분말의 온도에 근접한 제2 온도로 가열되어 유지된다. 따라서, 시드 결정 의 온도는 소스 분말의 온도보다 더 낮으며, 실리콘 카바이드가 승화하는 온도보다 더 낮다. 감소된 시드 결정 온도는 소스 분말로부터 승화된 화학종이 시드 결정 상에 응축되도록 한다. 따라서, 시드 결정은 실리콘 카바이드 결정을 요구된 치수로 제조하기 위한 성장 표면을 제공한다. 본 발명의 방법은 요구된 양의 실리콘 카바이드 결장 성장이 시드 결정 상에 발생할 때까지 실리콘 카바이드 소스 분말의 연속적인 가열을 포함한다.
시드 결정은 생성 후의 성장 결정에 요구된 폴리타입에 따라 3C, 4H, 6H 및 15R 폴리타입의 실리콘 카바이드 중에서 선택된 폴리타입을 갖는 것이 바람직하다. 시드 결정 상에 응축하는 실리콘 카바이드 화학종은 시드 결정과 동일한 폴리타입을 갖는 실리콘 카바이드 결정을 최적으로 성장시킨다.
본 발명은 시드 결정의 성장 표면과 소스 분말 간의 온도 구배를 유지한다. 전술한 미국 특허 번호 Re 34,861호는 소스 분말과 시드 결정 간의 온도 구배를 ㅇ지하기 위한 다양한 수단을 개시하고 있다. 이러한 온도 구배는 예컨대 시드 결정과 소스 분말 간의 요구된 지리적 거리 및 온도차를 구축함으로써 달성될 수도 있다. 한편, 온도 구배는 실리콘 카바이드 분말이 승화하여 실리콘 카바이드 결정이 성장하는 성장 챔버 내의 각각의 영역의 온도를 독립적으로 제어함으로써 구축될 수도 있다.
통상적으로, 실리콘 카바이드 소스 분말은 약 2,000℃ 내지 2,500℃ 사이의 온도로 유지된다. 시드 결정은 그 후에 소스 분말의 온도보다 낮은 약 50℃ 내지 350℃ 사이의 온도로 유지된다.
본 발명의 방법은 승화 성장 동안 소스 분말과 시드 결정을 성장되고 있는 결정 내의 점결함의 수를 증가시키기에 충분한 정도로 높은 온도로 유지하는 단계를 더 포함한다. 점결함은, 더 낮은 질소 농도와 함께, 실리콘 카바이드 결정에 반절연성을 부여한다.
이와 달리, 점결함의 수를 증가시키는 스텝은, 소스 개스로부터 실리콘 카바이드의 CVD 성장을 위해 요구된 온도 이상의 온도이지만, 분위기 조건 하에서 바람직하게 높은 레이트의 실리콘 카바이드 승화가 발생하여 점결함의 농도(즉, 단위 체적 당의 수) 및 결정에서의 그 결과의 상태를 열역학적으로 증가시키는 온도 미만으로 실리콘 카바이드 결정을 가열하는 단계와, 결함이 충분한 모바일성을 나타내어 결정 내로 소멸되거나 재어닐링되어, 이러한 방식으로 가열 및 냉각되지 않은 동일하게 성장된 실리콘 카바이드 결정에서의 점 겸함 상태의 농도보다 더 큰 점결함 상태의 농도를 갖는 실리콘 카바이드 결정을 생성하는 온도 범위에서 소요되는 시간을 최소로 하기 위해, 가열된 결정을 충분히 신속한 레이트로 실온에 근접하도록 냉각시키는 단계의 전술한 방법을 포함할 수 있다.
본 명세서에 개시되고 청구된 방법은 바나듐 등의 깊은 레벨 도핑 원소에 대한 필요성없이도 반절연성 실리콘 카바이드 결정의 생성을 가능하게 한다. 공동 양도된 미국 특허 번호 6,218,680호에 설명된 바와 같이, 반절연성 실리콘 카바이드에 대한 종래의 제조 방법은 실리콘 카바이드의 발렌드 밴드와 컨덕션 밴드 사이의 레벨의 에너지 상태를 형성하는 도펀트를 통합한다. 종래 기술의 이러한 에너지 상태는 결정의 반절연성 특성을 향상시키기 위해 컨덕션 밴드와 발렌드 밴드 양 자로부터 멀리 떨어져 있다. 실리콘 카바이드를 통합한 공통의 깊은 레벨 트래핑 원소는 바나듐 및 다른 전이 금속을 포함한다. 본 발명의 방법은 정확하게 제어하기가 상당히 어려울 수도 있는 하나 더욱 복잡한 도핑 레벨에 의존함이 없이도 반절연성 실리콘 카바이드 결정의 제조를 가능하게 한다.
본 발명의 발명자에 의해 개발된 방법은 실리콘 카바이드 소스 분말에서의 깊은 레벨 트래핑 원소가 최소 레벨로 유지될 수 있도록 함으로써 제조 공정을 간략화한다. 실리콘 카바이드 소스 분말에서의 깊은 레벨의 트래핑 원소는 "검출 가능한 레벨 이하"의 양으로 존재되고 있는 것으로 언급되며, 이것은 원소가 현대의 복잡한 분석 기술에 의해 검출될 수 없는 양으로 존재한다는 것을 의미한다.
특히, 소량의 원소를 검출하기 위한 더욱 일반적인 기술 중의 하나가 SIMS(second ion mass spectroscopy)이기 때문에, 본 명세서에서 언급된 검출 가능 한계치는 바나듐 및 1×1016(1E16) 미만 또는 다른 경우(바나듐을 포함)에는 1E14 미만으로 존재하는 다른 전이 금속 등의 원소의 양이다. 이들 2가지의 양은 예컨대 www.cea.com의 Charles Evans & Associates(1995)에 나타나 있는 SIMS Theory Sensitivity and Detection Limits 등의 SIMS 기술을 이용한 대부분의 추적 원소(특히, 바나듐)에 대한 대표적인 검출 한계치를 나타낸다.
본 명세서에 개시되고 청구된 바와 같은 방법은 성장 챔버의 주변 분위기에서의 수도 농도를 제어함으로써 성장되고 있는 실리콘 카바이드 결정에 통합된 질소의 양을 제어하는데 유용하다. 본 발명의 발명자가 특정한 이론으로 제한되는 것을 원하지는 않지만, 결정 내의 질소를 억제하는 수소의 효율은 수소 원자에 의한 실리콘 카바이드 성장 표면의 패시베이션(passivation)에 기인한다. 수소 원자는 성장되고 있는 결정의 표면에 질소 원자가 포함되는 것을 효과적으로 차단, 감소, 또는 저지시킨다.
따라서, 본 발명의 방법은 결정으로 통합될 수 있는 질소를 제어하기 위해 승화 성장 챔버 내의 성장되고 있는 실리콘 카바이드 결정을 패시베이션하는 방법으로서 또 다른 실시예로 적합하게 개시되어 있다. 본 발명의 방법의 제2 실시예는 수소를 포함하고 있는 분위기 개스를 성장 챔버에 주입시키는 단계와, 실리콘 카바이드 소스 분말을 수소 분위기 성장 챔버 내의 승화점까지 가열시키는 단계를 포함한다. 수소 분위기 성장 챔버 내의 실리콘 카바이드 시드 결정을 소스 분말의 온도 아래의 제2 온도로 동시에 가열하여 유지시키면서 소스 분말이 가열된다. 시드 결정의 온도는 소스 분말로부터 승화된 화학종을 시드 결정 상에 응축시키기에 충분한 정도로 낮다.
질소 패시베이션 방법은 또한 승화 성장 동안 소스 분말 및 시드 결정을 성장 결정 내의 점결함의 수를 증가시키기에 충분히 높은 각각의 온도로 유지한다. 점결함은 실리콘 카바이드 결정 반절연성을 제공하는데 도움을 준다. 가열, 승화 및 응축 단계는 반절연성 결정에 대해 충분한 수의 점결함을 유도하기에 충분히 높은 온도로 지속된다. 전체적인 실리콘 카바이드 증착은 요구된 양의 순도가 높은 반절연성 실리콘 카바이드 결정이 시드 결정 상에서 성장할 때까지 지속된다.
성장 챔버 내에서 수소의 주변 농도는 성장되고 있는 실리콘 카바이드 결정 이 질소의 통합에 대하여 패시베이션되기에 충분한 정도로 유지된다. 수소 패시베이션은 그에 따라 성장 실리콘 카바이드 결정 내로 통합되는 질소의 양을 제어한다. 본 발명의 발명자는 어떠한 특정의 이론으로 제한되기를 원하지 않지만, 승화법으로 성장된 실리콘 카바이드 결정의 분야에서의 연구를 통해 성장 챔버의 주변 분위기 내의 수소 원자가 실리콘 카바이드 결정 내의 쌍을 이루지 않은 전자의 수를 감소시키는 것으로 제시되었다. Williams에게 허여된 미국 특허 번호 5,151,384호는 그 공보의 칼럼 2의 라인 38∼70에 실리콘 화합물 상의 전자가 쌍을 이루고 있는 수소 패시베이션(electron pairing of hydrogen passivation)을 개시 및 청구하고 있다. 쌍을 이루고 있지 않은 전자의 이러한 감소는 실리콘 카바이드 결정의 성장 시에 실리콘 카바이드 결정에 결합할 수도 있는 질소 원자의 수의 감소에 대응한다.
수소 분위기가 질소 통합을 억제하는 물리적인 메카니즘을 설명하기 위한 또 다른 설명이 존재한다. 그 한 가지 설명은 실리콘 카바이드 결정의 수소 패시베이션이 실질적으로는 결정 성장 표면 상에 수소 원자의 층을 이루고 있으며, 이 층이 표면에 질소가 통합되는 것을 패시베이션한다는 것이다. 이에 대해서는, 예컨대 미국 특허 번호 5,709,745호(칼럼 26의 라인 18-24), 6,113,451호(칼럼 8의 라인 38-44), 및 6,201,342호(칼럼 8의 라인 33-39)를 참조하기 바란다.
최종적으로, 1993년 3월 12일자로 출원된 유럽 특허 공개 공보 0561462A2(칼럼 10의 라인 42-48)에는 실리콘 카바이드 결정 그레인 바운더리 사이의 공간을 채워 그 안에 질소가 통합되는 것을 불허하는 수소 패시베이션이 개시되어 있다. 본 발명의 발명자는 실리콘 카바이드 성장에 있어서의 수소의 효과에 대한 이러한 설명 중의 어떠한 설명에도 구속되지 않는다. 본 명세서에 개시되어 청구된 방법은 수소 원자와 성장하고 있는 실리콘 카바이드 결정 간의 이러한 물리적 및 화학적 반응의 조합에 의해 질소 함유량을 성공적으로 제어한다. 본 발명의 방법에 의해 바람직한 높은 순도의 반절연성 실리콘 카바이드 결정이 생성된다.
성장 챔버 내의 수소 흐름률을 약 0.1 내지 50 Torr 사이의 압력에서 분당 약 80 내지 1000 표준 입방 센티미터(sccm) 사이로 제어함으로써, 성장 챔버에 충분한 수소 농도가 제공되어, 요구된 결정을 생성한다. 본 발명의 방법은 입방 센티미터당 약 2×1015 개의 질소 원자(cm-3) 보다 작은 실리콘 카바이드 결정을 제조하는데 성공적인 것으로 판명되었다. 바람직한 실시예에서, 주변 분위기 내의 수소 농도는 약 1×1015 cm-3 개 보다 작은 질소 원자를 갖는 실리콘 카바이드 결정을 새성한다. 깊은 레벨로 결합된 그 결과의 실리콘 카바이드 결정의 낮은 질소 농도는 1×105ohm-cm 이상의 저항률을 생성한다.
본 발명은 다양한 기타 응용에 유용하다. 예컨대, 수소 함유 환경에서 고순도 실리콘 카바이드 분말을 합성하는 것은 소스 분말 내의 질소 함유량을 감소시킬 수 있다. 본 기술은 또한 거의 무색의 젬스톤 재료의 제조에도 유용하다. 최종적으로, 실리콘 카바이드 결정 내의 질소 통합에 대한 제어는 MESFET 및 HEMT 고주파수 전자 소자의 제조에 사용된 실리콘 카바이드로 이루어지는 웨이퍼와 반절연성 결정의 제조를 향상시킨다. 본 명세서에 개시된 기술은 탄환규소 결정 및 웨이퍼 에 있어서 매우 낮은 질소 레벨을 달성하는 효과적이면서 복잡하지 않은 방법을 제공한다. 실제로, 성장하고 있는 결정의 질소 함유량을 제어함으로써 매우 낮은 농도의 질소를 갖는 벌크형 웨이퍼가 생성될 수도 있다. 이러한 결정으로 이루어지는 웨이퍼는 현재의 실리콘 카바이드 기판 상에 성장된 후막의 고순도 에피택셜층에 대한 필요성을 제거할 수도 있다.
도 4 및 도 5는 본 명세서에 개시 및 청구된 발명이 고순도의 반절연성 실리콘 카바이드 결정을 승화에 의해 성장시키는 분야에서 현저한 향상을 제공한다는 것을 예시하고 있다. 수소 분위기는 결정에 통합되는 질소를 제어하고, 더욱 신뢰적인 반절연성 실리콘 카바이드 결정 품질을 제공한다. 도 4는 종래의 아르곤 분위기에서 성장된 4H-실리콘 카바이드 결정에 대응하는 저온 광발광(photoluminescence) 스펙트럼을 나타낸다. 도 5는 본 발명에 따른 수소 분위기에서 성장된 4H-실리콘 카바이드 결정에 대응하는 저온 광발광 스펙트럼을 나타낸다.
도 4 및 도 5에 예시된 장점을 이해하는데 도움을 주기 위해 배경 설명을 하면, 도 4 및 도 5는 실리콘 카바이드 결정에 대한 광발광 스펙트럼을 플로트하고, 특정 파장에서의 발광 강도 피크를 나타낸 것이다. 이러한 발광 피크는 고려되고 있는 실리콘 카바이드 결정의 질소 함유량에 비례하여 관련된다. 이에 대해서는 Ivanov 등에 의해 발표된 Journal of Applied Physics, vol. 80, no.6, September 15, 1996, pp. 3504-3508의 "Nitrogen Doping Concentration as determined by Photoluminescence in 4H- and 6H- SiC"를 참조하기 바란다. 결정 내의 질소 농도 는 중성 질소 센터(neutral nitrogen center)에서의 전자와 정공의 재결합 동안의 전자와 정공의 발광(luminescence)에 의해 결정될 수 있다.
전자-정공 재결합에 대한 연구에서, 실리콘 카바이드는 간접 밴드갭 반도체(indirect bandgap semiconductor)로 알려져 있다. 전자 천이(electronic transition)에 익숙한 사람에게는 알려져 있는 바와 같이, 발렌스 밴드 최대치(valence band maxima)와 컨덕션 밴드 최소치(conduction band minima)가 동일한 모멘텀 상태를 가질 때에는 반도체에서 직접 천이가 발생한다. 이것은 전자와 정공의 재결합 동안에는 결정 모멘텀이 용이하게 보존되어, 천이에 의해 생성된 에너지의 대부분이 효율적으로 포톤으로 될 수 있다는 것을 의미한다(즉, 열보다는 광을 생성). 컨덕션 밴드 최소치와 발렌스 밴드 최대치가 동일한 모멘텀 상태를 갖지 못할 때, 결정 모멘트를 보존하기 위해 광자(즉, 진동 에너지의 양자)가 요구되며, 이 때의 천이를 "간접 천이"로 지칭한다. 제3 입자, 즉 광자는 필연적으로 간접 방사 천이를 더 낮게 할 것이며, 이로써 결정의 광 방출 효율이 감소된다.
실리콘 카바이드의 간접 밴드갭은 정공과 전자의 직접 재결합을 방지한다. 따라서, 다른 입자와 독립적으로 이루어지는, 자유 여기의 직접 무광자 지원 재결합(the direction npn-photon assisted recombination of a free excitation)이 방지된다. 실리콘 카바이드에서의 전자와 정공의 재결합은 재결합된 전자와 정공 간의 모멘텀의 차이를 설명하기 위해 앞에서 언급한 광자의 형성을 필요로 한다.
1996년에 Ivanov 등은 요구된 모멘텀의 보존을 설명하기 위해서는 전자-정공 여기가 광자와 결합되거나 또는 결정 내의 불순물과 결합될 수도 있을 것으로 보고 한 바 있다. 재결합의 발광 강도는 재결합된 전자-정공쌍이 광자에 결합되는지 아니면 질소 등의 불순물에 결합되는지에 좌우된다. 이에 대해서는 Ivanov 등에 의해 발표된 전술한 문헌의 3504-3508을 참조하기 바란다. 따라서, Ivanov 등은 불순물과 결합된 전자-정공 재결합의 발광 강도와 광자와 결합된 전자-정공 재결합의 발광 강도를 비교함으로써 결정 내의 불순물의 농도가 판별될 수 있는 것으로 나타내고 있다.
도 4 및 도 5는 이러한 개념을 예시하고, 본 발명의 질소 감소 방법의 성공을 보여주고 있다. 이들 도면은 4H 실리콘 카바이드 결정에 대한 상대 발광 강도 대 파장을 도시하고 있다. 피크 발광 강도는 Q0로 도시되어 있으며, 결정 내의 불순물인 질소 원자에 결합된 전자-정공 재결합의 강도에 대응한다. 도면에서 다소 더 낮은 발광 피크는 광자가 결합된 전자-정공 재결합에 대응하며, 그 중에 가장 현저한 것은 I75로 표시된 재결합니다. I75는 최고 강도의 광자 보조 재결합이며, 비대칭적인 라인 형태(Ivanov 등에 의해 발표된 전술한 문헌의 3508 페이지 참조)로 식별될 수 있다. 당업자에게 알려져 있는 바와 같이, Q0 대 I75의 비율은 상수이며, 이 상수는 해당 실리콘 카바이드 결정의 질소 함유량을 추정하기 위해 이용될 수 있다(Ivanov 등에 의해 발표된 전술한 문헌의 3508 페이지 참조).
도 4를 참조하면, 통상적인 아르곤 주변 분위기에서의 승화에 의해 성장된 4H 실리콘 카바이드 결정에 대한 발광 강도가 도시되어 있다. 따라서, 도 4는 승화에 의해 성장된 실리콘 카바이드 영역에서의 종래 기술을 나타낸다. 추정된 질 소 함유량은 최종 실리콘 카바이드 결정에서 평방 센티미터당 대략 3×1015개의 질소 원자이다.
도 5는 본 발명에 의해 수소 분위기에서 성장된 결정에 대응하는 발광 데이터를 나타내고 있다. 스펙트럼에서 알 수 있는 바와 같이, Q0 대 I75의 비율은 0.6이며, 이것은 평방 센티미터당 3×1014개의 질소 원자를 갖는 질소 농도에 대응한다. 도 5의 데이터는 승화 성장 챔버 내에 수소 분위기가 존재함으로써 결정 내의 질소 함유량이 대략 1 오더(order) 정도의 양만큼 감소된다는 것을 나타낸다. 따라서, 도 5는 성장 챔버 분위기에서의 수소 농도가 그 안에서 성장되는 실리콘 카바이드 결정의 질소 농도를 감소시키기 위해 사용될 수 있다는 것을 나타낸다. 그 결과의 질소 농도가 낮은 결정은 요구된 바대로 고순도의 반절연성 결정이 된다.
또 다른 특징으로, 본 발명의 방법은 성장 챔버의 분위기 내의 수소 농도를 제어함으로써 성장하고 있는 실리콘 카바이드 결정에 통합되는 질소의 양을 제어하는데 도움을 준다. 수소 원자는 실제로 성장 결정의 표면에 질소 원자가 통합되는 것을 차단, 감소 또는 방지한다. 본 발명의 발명자는 어떠한 특정 이론으로 제한되는 것을 원하지는 않지만, 결정 내의 질소를 제어함에 있어서의 수소의 유효성은 2가지의 주요한 메카니즘에 기인한 것으로 판단된다. 수소의 존재에 의해 유도된 첫번째 가능한 메카니즘은 SiC 결정 격자 내에 질소 원자가 거주할 수 있는 탄소-기공부(carbon-vacancy site)의 수의 감소이다. 이러한 탄소 기공의 감소는 SiC 승화 소스로부터 방출되는 분자 화학종의 규소 대 탄소 비율에 대한 수소의 영향에 의해 탄소가 풍부한 결정 결합으로 바뀌기 때문에 비롯된다. 이 메카니즘은 SiC-H2 시스템의 열역학을 취급하는 여러 논문에서 이론적인 관점으로 기술되었다(예컨대, Lilov 등에 의해 J. Crystal Growth 32(1976) 170에 발표된 "Studies of Growth Process in Silicon Carbide Epitaxial Layers from the Vapor Phase"라는 제목의 논문; 및 Rabeck 등에 의해 J. Electrochem. Soc. 144(1997) 1024에 발표된 "Thermodynamic Consideration of the Role of Hydrogen in Sublimation Growth of Silicon Carbide"라는 제목의 논문을 참조). 질소가 탄소-기공부에서 탄소 부격자(sub-lattice)에 통합되기 때문에, 탄소 기공의 농도가 감소될 때에는 통합된 질소의 양이 감소된다.
두번째의 가능한 메카니즘은 실리콘 카바이드 성장 표면이 수소 원자에 의해 직접 패시베이션됨으로써 질소의 통합을 방해하거나 방지하는 것이다.
따라서, 본 발명의 방법은 결정 내에 통합될 수 있는 질소를 제어하기 위해 승화 성장 챔버 내의 성장 실리콘 카바이드 결정을 패시베이션하는 방법으로써 또 다른 실시예ㅗ서 적합하게 개시된다. 본 발명의 방법의 제2 실시예는 수소를 포함하고 있는 분위기 개스를 성장 챔버에 주입시키는 단계와, 실리콘 카바이드 소스 분말을 수소 분위기 성장 챔버 내의 승화점까지 가열시키는 단계를 포함한다. 수소 분위기 성장 챔버 내의 실리콘 카바이드 시드 결정을 소스 분말의 온도 아래의 제2 온도로 동시에 가열하여 유지시키면서 소스 분말이 가열된다. 시드 결정의 온도는 소스 분말로부터 승화된 화학종을 시드 결정 상에 응축시키기에 충분한 정도 로 낮다. 요구된 양의 실리콘 카바이드 결정 성장이 시드 결정 상에 발생할 때까지 가열, 승화 및 응축 단계가 지속된다. 성장 챔버 내에서 수소의 주변 농도는 성장되고 있는 실리콘 카바이드 결정이 질소의 통합에 대하여 패시베이션되기에 충분한 정도로 유지되며, 이에 의해 성장 실리콘 카바이드 결정 내로 통합되는 질소의 양을 제어한다.
본 발명의 발명자는 어떠한 특정의 이론으로 제한되기를 원하지 않지만, 승화법으로 성장된 실리콘 카바이드 결정의 분야에서의 연구를 통해 성장 챔버의 주변 분위기 내의 수소 원자가 실리콘 카바이드 결정 내의 쌍을 이루지 않은 전자의 수를 감소시키는 것으로 제시되었다. 미국 특허 번호 5,151,384호는 그 공보의 칼럼 2의 라인 38∼70에 실리콘 화합물 상의 전자가 쌍을 이루고 있는 수소 패시베이션(electron pairing of hydrogen passivation)을 개시 및 청구하고 있다. 쌍을 이루고 있지 않은 전자의 이러한 유형의 감소는 실리콘 카바이드 결정의 성장 시에 실리콘 카바이드 결정과 결합할 수도 있는 질소 원자의 수의 감소에 대응한다.
수소 분위기는 전술한 바와 같이 수소의 직접적인 흐름에 의해 성장 챔버 내에 구축될 수도 있다. 이와 달리, 메탄 등의 탄화수소 화학종이 순수한 수소 대신에 성장 챔버 내에 주입될 수도 있다. 수소 화학종이 승화 동안에 사용된 높은 성장 온도에서 균열(crack)되기도 하므로 성장 결정 내의 질소 감소에 대해 유사한 효과가 발생한다. 균열된 탄화수소 화학종은 주로 수소를 발생시키며, 이것은 성장 챔버 내의 순수한 수소 화학종과 동일한 효과를 가질 것이다. 탄화수소는 소스 분말, 시드, 성장 결정, 성장 공정 또는 성장 장비에 간섭하지 않고서 수소를 공급 할 수 있다면 이러한 용도로 작용할 수 있다.
또 다른 특징에서, 본 발명은 실리콘 카바이드의 승화 성장으로서 설멸될 수 있지만, 실리콘 카바이드 자체로 제한되지는 않는다.
본 명세서의 배경 기술 부분에서 설명한 바와 같이, 실리콘 카바이드의 시드 승화 성장의 일반적인 특징은 수 년에 걸쳐 전반적으로 원활하게 확립되어 왔다. 더욱이, 특히 실리콘 카바이드 등의 처리가 어려운 물질계의 결정의 성장에 익숙한 사람이라면, 소정 기술의 세부 사항은 관련 환경에 따라 항상 목적에 맞도록 변화할 수 있고 변화할 것이라는 점을 인지할 것이다. 따라서, 본 명세서를 통해 제공된 설명은 본 기술 분야의 당업자가 불필요한 실험없이도 본 명세서의 개시 내용을 기초로 발명의 개량을 실시할 수 있을 것이라는 인식을 가지고 일반적이면서 체계적인 분별력으로 가장 적합하게 제공된 것이다.
도 6은 실리콘 카바이드 소자에서의 마이크로파이프에 의해 야기된 장애(micropipe-caused failure)의 전자현미경 사진이다(V. Dmitriev 등에 의해 Materials Science and Engineering B61-62(1999) 446-449에 발표된 "Large Area Silicon Carbide Devices Fabricated on SiC Wafers with Reduced Micropipe Density"를 참조).
도 7은 미국 캘리포니아주 샌디에고에서 1998년에 개최된 "1998년 고온 전자 재료에 관한 초청 강연회"라는 제목의 Devices and Sensors Conference에서 Bakin 등에 의해 발표된 "State of the Art in Defect Control of Bulk SiC"라는 논문의 2-13페이지에 걸쳐 소개된 바와 같은 마이크로파이프의 전자현미경 사진이다. 도 6 및 도 7은 예시를 목적으로 하고, 본 발명에 대한 배경 상황을 제공한다.
발명의 배경에서 언급한 바와 같이, 시드 결정의 후면(성장 표면의 반대면)으로부터의 의도되지 않은 승화가 마이크로파이프 결함을 야기시키고, 이 마이크로파이프 결함이 시드를 관통하여 성장 결정 내로 전파한다는 가설이 최근에 감안되고 있다. 기능적인 견지에서, 마이크로파이프 등의 관련 결함을 최소화시키거나 제거시키면서 전체 결정 사이클에 걸쳐 적합한 성장 형상을 유지하는 것을 목표로 한다.
그에 따른 효과가 본 명세서에 검토되고 있지만, 본 발명은 또한 기타 마이크로파이프 결함(또는 일부 경우에는 대부분의 마이크로파이프 결함)이 시드에서 개시할 필요없이 시드의 성장의 초기 단계 동안 성장 결정에서 발생한다는 인식을 포함한다. 그러므로, 본 발명은 시드 결정과 시드 홀더간의 물리적인 관계와 시드 결정과 시드 홀더 사이에서의 물리적인 관계가 성장 결정 내에 결함이 형성되거나 또는 결함이 형성되는 것을 방지하는 정도에 유사하게 영향을 준다는 인식을 포함하고 있다.
그러므로, 본 발명은 시드 결정과 시드 홀더의 계면에서의 서로 불일치하는 열적 환경에 의해 성장 결정 내의 마이크로파이프 결함으로서 설명될 수 있고 간혹은 성장 결정 내의 마이크로파이프 결함으로 설명되는 성장의 변화가 발생될 수도 있다는 인식을 포함한다. 따라서, 본 발명은 시드 결정과 시드 홀더간의 열적 관계가 서로 일치하도록 하기 위한 다양한 기술을 제공한다.
달리 말하면, 시드-시드홀더 계면에 걸친 온도 프로파일이 서로 불일치하는 경우, 이러한 열적 차이는 시드와 성장 결정 간의 성장 계면이 도전성을 갖도록 영향을 줄 수 있다. 시드-성장 계면에서의 그 결과의 열적 불일치는 성장하고 있는 벌크형 결정에서 마이크로파이프 결함의 생성 및 전파를 촉진하는 것으로 판명되었다.
본 발명의 일특징에서는, 열적 환경을 서로 일치시키는 것은 시드와 시드 홀더의 틈을 최소화하여 도전성 열 전이(conductive heat transfer)가 시드와 시드 홀더 사이의 전체 영역에 걸쳐 방사 열 전이(radiative heat transfer)를 초과하고, 바람직하게는 지배하도록 함으로써 달성된다. 특히, 본 발명에 의하면, 시드 결정과 시드 홀더가 거시적으로는 직접 접촉하고 있을 때에 우수한 결과가 달성되고, 이들의 각각의 접촉 표면이 10㎛ 이하, 더욱 바람직하게는 5㎛ 이하, 가장 바람직하게는 2㎛ 이하, 가능하다면 1㎛ 이하 내에서 항상 서로 밀착하는 것으로 판명되었다.
그러므로, 이러한 관계는 평탄도가 10㎛ 미만, 바람직하게는 5㎛ 미만, 가장 바람직하게는 2㎛ 미만, 가능하다면 1㎛ 보다 작은 편차를 보이는 시드 결정을 사용함으로써 촉진될 수 있다.
또한, 요구된 관계를 획득하기 위해서는 평탄도가 10㎛ 보다 작은 편차를 보이는 시드 홀더를 사용하는 것이 마찬가지로 바람직하다. 시드의 경우에서와 같이, 그 편차는 5㎛ 미만, 더욱 바람직하게는 2㎛ 미만, 가능하게는 1㎛ 미만이 바람직하다. 또한, 시드 결정은 내부적으로 균질한 것이어야 한다.
이들 허용오차는 이러한 용도에 필수적인 것으로서 본 기술분야에서 일반적 으로 인식된 것보다 적어도 1 오더 정도의 크기만큼 더 정확하다. 예컨대, 직경이 75mm(3")인 실리콘 웨이퍼는 전체 두께 변동(TTV)이 25㎛, 최대 보우(maximum bow)가 40㎛, 최대 워프(maximum warp)가 40㎛인 경우에 이용될 수 있다(1999년 SEMI 1978에서 발표된 SEMI M1.2-89의 "Standard for 3 inch Polished Monocrystalline Silicon Wafers"를 참조).
본 명세서에 사용된 바와 같은 "보우(vow)"라는 표현은 웨이퍼를 곡선으로 휘게하는 정도, 즉 표면의 평균 위치로부터의 중앙 지점의 편차를 지칭한다. 이와는 다소 반대로, "워프(warp)"라는 표현은 웨이퍼가 요구된 평탄 형상으로부터 웨이퍼가 틀어지는 정도 또는 감겨지는 정도, 즉 웨이퍼에 걸친 최대 "피크"부터 "밸리" 까지의 거리를 지칭한다.
시드와 시드 홀더 간의 요구된 밀착도를 획득하는 것은 다수의 기술에 의해 향상될 수 있다. 이론적인 견지에서, 시드 및 시드 홀더는 10㎛ 허용오차 이내에서 밀착한다면 어떠한 각각의 형상으로 될 수도 있다. 그러나, 대부분의 환경에서, 요구된 밀착도를 획득하는 가장 간편한 방법은 양자를 가능한한 평탄하게 하는 것이다.
그러므로, 일특징에서, 본 방법은 비교적 후막의 시드 결정, 즉 75㎜(3인치) 시드 결정에 대해 보다 일반적인 600-700㎛가 아닌 약 1.4㎜ 정도의 시드 결정을 사용한다. 본 발명의 방법에서 두께가 더 두꺼운 시드는 몇가지 장점을 제공한다. 먼저, 두께가 증가하면 그에 대응하여 시드의 질량이 증가하기 때문에, 시드는 더 큰 총열용량(total heat capacity)을 가지며, 시드 홀더에서 발원하는 온도차를 보 다 효율적으로 완화시킬 수 있고, 시드-시드홀더 계면에 존재하는 것보다 더 적은 열적 불일치를 성장 시드에 제공할 수 있다. 실리콘 카바이드의 높은 열전도도 또한 온도차를 더 얇은 시드에서보다 더 큰(즉, 비율에 맞게 더 두꺼운) 시드에서 더욱 신속하고 균등하게 완화시키는데 도움을 준다.
두번째로, 더 두꺼운 시드는 보다 용이하게 폴리싱될 수 있다. 본 발명에서는 시드의 폴리싱이 적어도 2개의 장점을 제공한다. 먼저, 시드의 폴리싱은 전술한 평탄도 허용오차에 도달하는데 도움을 준다. 두번째로, 폴리싱은 시드 결정에서 나타날 수도 있는 표면 아래의 손상(subsurface damage)을 감소 또는 제거하는데 도움을 준다. 본 발명에 따르면, 이러한 표면 아래 손상이 시드에 남아 있는 경우, 실리콘 카바이드에 대해 사용된 높은 성장 온도가 고온에서는 이러한 손상을 어닐링(치유)할 것으로 판명되었다. 어닐링된 결정은 실온에서의 기판 손상에 의해 야기되는 기계적인 스트레스의 부재 시에는 기계적인 이완(relaxation)을 경험하게 할 수도 있다. 그러므로, 이완된 결정은 형상을 변화시키고, 그에 따라 원하지 않은 바람직하지 못한 열적 불일치를 발생시킬 수도 있다.
달리 말하면, 시드가 어떠한 표면 결함에 의해 발생된 스트레스의 존재 시에 실온에서 평탄하다면, 시드를 어닐링하는 것은 스트레스를 완화시킬 것이고, 그러므로 웨이퍼를 평탄도에 있어서 편차를 보이도록 할 것이다.
세번째 장점으로, 소정의 직경에서, 후막의 시드는 모든 다른 요소는 동일하면서 성장 온도를 포함한 어떠한 온도에서도 더 적게 휘어질 것이다.
또 다른 특징에서, 본 발명의 방법은 히드 웨이퍼를 10㎛ 미만, 더욱 바람직 하게는 5㎛ 미만, 가장 바람직하게는 2㎛ 보다 작은 평탄도 편차를 나타내는 평탄한 형상으로 가공하기 위해 시드 웨이퍼의 양면을 래핑(dual side lapping)하는 단계를 포함한다. 이와 달리, 웨이퍼는 동일한 목적으로 시드 홀더의 형상에 밀착하는 형상으로 가공될 수 있다. 그라인딩 또는 폴리싱 등의 다른 등가의 방법 또한 이용될 수 있다. 전술한 바와 같이, 이러한 과정의 목표는 시드의 어떠한 지점에서도 편차가 10㎛ 미만인 시드를 생성하는 것이다.
도 8은 본 발명이 여러 가지의 개량예를 제공하는 유형의 시드형 승화 성장을 위한 승화 시스템의 단면 개략도이다. 이 승화 시스템은 도면부호 "20"으로 나타내어져 있다. 가장 대표적인 시스템에서와 같이, 승화 시스템(20)은 흑연 서셉터(susceptor)(21)와 복수의 유도 코일(22)을 포함하며, 이 유도 코일은 전류 인가시에 서셉터(21)를 가열시킨다. 이와 달리, 일부 승화 시스템은 저항 가열을 이용한다. 이러한 결정 성장 기술에 익숙한 사람이라면, 승화 시스템이 수냉 석영 베젤(water-cooled quartz vessel)과 같은 환경에 추가로 밀봉될 수도 있다는 것을 이해할 수 있을 것이다. 그러나, 이러한 추가의 밀봉은 본 발명과는 관련이 없으므로, 도면 및 상세한 설명을 명료하게 하기 위해 생략된다. 또한, 본 기술분야의 당업자는 본 명세서에 개시된 유형의 실리콘 카바이드 승화 시스템이 상업적으로 이용 가능하고 필요에 따라 주문형으로 제작될 수도 있음을 이해할 것이다. 따라서, 이러한 승화 시스템은 불필요한 실험없이도 당업자에 의해 선택 또는 설계될 수 있다.
서셉터(21)는 통상적으로 절연체에 의해 둘러싸이며, 이 절연체의 일부가 도 8에 도면부호 "23"으로 예시되어 있다. 도 8에는 절연체가 크기 및 배치에 있어서 전반적으로 일치하는 것으로 예시하고 있지만, 당업자는 절연체(23)의 배치 및 양은 서셉터(21)를 따라 요구된 온도 구배(축방향 및 방사 방향 양자에 대해)를 제공하도록 사용될 수 있다는 것을 이해할 것이다. 도시 및 설명을 명료화하기 위해, 역시 이러한 가능한 변형 또한 본 명세서에서는 예시되지 않는다.
서셉터(21)는 실리콘 카바이드 분말 소스(28)를 담기 위한 하나 이상의 부분을 포함한다. 이러한 분말 소스는 실리콘 카바이드에 대한 시드형 승화 성장 기술에서 가장 공통적으로 사용되는 것이다. 도 8은 서셉터(21)의 하위부에 담겨져 있는 분말 소스를 예시하고 있으며, 이것은 대표적인 구성 상의 배열 중의 하나이다. 널리 사용되는 또 다른 변형으로서, 일부 승화 시스템은 소스 분말을 수직의 원통형 배열로 분포시켜, 이 배열에서 소스 분말이 도 8에 예시된 배열과는 달리 서셉터 내부의 더 큰 부분을 둘러싸도록 한다. 본 명세서에 개시된 발명은 이러한 두 가지 유형의 장치 모두에 적합하게 사용될 수 있다.
실리콘 카바이드의 시드 결정은 도면부호 "24"로 나타내어져 있으며, 통상적으로 서셉터(21)의 상위부에 위치된다. 시드(24)를 제위치에 고정시키기 위해 통상적으로 시드 홀더(25)가 사용되며, 이 시드 홀더(25)는 적합한 형태로 서셉터에 부착되어 있다. 시드 홀더(25)는 선반식 구성을 가질 수도 있고, 나사 조임식 구성을 가질 수도 있다. 도 8에 예시된 배향에서는, 시드 홀더(25)의 상위부는 통상적으로 흑연 서셉터(21)의 최상위부인 것처럼 나사를 포함하여, 시드 홀더(25)가 서셉터(21)의 상단에 나사산 결합됨으로써 시드(24)를 요구된 위치에 고정시킨다. 성장 결정은 점선의 직사각형으로 표시된 도면부호 "26"으로 나타내어져 있다.
승화 성장에 대한 일반적인 방식은 본 명세서에서 이미 언급한 다수의 참고문헌 및 당업자에게 널리 알려진 기타 소스뿐만 아니라 본 명세서의 배경기술 설명 부분에도 간략하게 나타나 있다. 통상적으로, 서셉터(21)가 응답하는 주파수를 갖는 전기 전류가 유도 코일(22)에 통과되어 흑연 서셉터(21)를 가열시킨다. 절연체(23)의 양 및 배치는 서셉터(21)가 분말(24)을 통상적으로 약 2,300℃ 정도인 승화 온도까지 가열할 때에 분말 소스(28)와 성장 결정(26) 간의 온도 구배를 생성하기 위해 선택된다. 온도 구배는 시드(24)의 온도와 그 후에는 성장 결정(26)의 온도를 실리콘 카바이드의 승화 온도 아래의 부근으로 유지하도록 구축되며, 이에 의해 실리콘 카바이드가 승화할 때에 생성되는 기화된 화학종(Si, Si2C 및 SiC2)이 먼저 시드 결정 상에 응축되고 그 후 성장 결정에 응축되도록 열역학적으로 촉진시킨다. 일례로서, 미국 특허 번호 4,866,005호는 시드를 약 2,300℃로 유지하는 것을 제시하고 있다.
명료화를 위해, 본 명세서에서는 "온도 구배"라는 단일 표현이 사용되고 있지만, 여러 가지의 구배가 서셉터(21)에 공존하는 것이 가능하고, 축 구배(axial gradient) 및 방사 구배(radial gradient) 또는 복수의 등온선으로서 세분화될 수 있다.
온도 구배 및 기타 조건(압력, 캐리어 개스 등)이 적절하게 유지되면, 전체적인 열역학적은 기화된 화학종을 시드 결정(24)과 동일한 폴리타입에서는 먼저 시 드 결정(24) 상에 그리고 그 후에는 성장 결정(26) 상에 응축되도록 촉진할 것이다.
도 12는 본 발명에 관련된 일부 요소에 대한 개략 예시도이다. 도 7은 본질적으로 전체적인 개략 및 예시도이고, 임의의 특정 결정을 정확한 형상이나 규모 중의 하나로 나타내기 위한 것은 아니다.
도 12a는 3개의 상이한 유형의 성장 표면이 도면부호 31, 32 및 33으로 나타내어져 있는 결정 시드(30)를 예시하고 있다. 화살표 31로 나타내어져 있는 성장 표면은 오목한 형태를 가지며, 본 발명에 따르면 성장 표면이 10㎛ 이상 편차를 보이는 경우에 과도하게 오목한 것으로 간주될 것이다.
화살표 33으로 나타내어져 있는 표면은 역시 평탄 표면으로부터의 편차가 10㎛ 이상이기 때문에 과도하게 오목한 것으로 간주된다.
적합한 평탄 표면은 화살표 32로 나타내어져 있고, 결정의 전체 사용 가능한 영역을 가로질러 연장하며, 그 경계가 화살표 34에 의해 나타내어져 있다.
도 12b는 성장 표면이 도면부호 36으로 나타내어져 있는 결정 표면의 "국부적인" 영역에서 발생할 수 있는 문제를 개략적으로 예시하며, 이 로컬 영역(여기서 정해진 바와 같은)의 치수가 수평 방향 화살표 37에 의해 나타내어져 있다. 화살표 40 및 41은 도 12a에 예시된 전체적인 바람직하지 않은 성장 형태와 동일한 방식의 불리한 양태로 성장에 영향을 줄 수 있는 심한 국부적인 굴곡부의 각각의 영역을 나타낸다.
본 발명을 설명함에 있어서 다수의 기술이 개시되어 있다. 이러한 기술의 각각은 개개의 이점을 가지며, 각각의 기술은 또한 개시된 다른 기술의 하나 이상의 기술 또는 일부 경우에는 모든 기술과 조합하여 이용될 수도 있다. 따라서, 명료화를 위해, 본 설명은 개개의 단계의 모든 가능한 조합을 불필요한 양상으로 반복하는 것을 제한할 것이다. 그럼에도 불구하고, 명세서 및 청구범위는 이러한 조합이 전체적으로 본 발명의 기술사상 및 청구범위 내에 있다는 이해를 갖고 숙지되어야 한다.
시드 결정의 직경 및 두께를 백분율, 분수 또는 비율 중의 어느 것으로 표현하던지에 상관없이 그 비례 치수를 고려함에 있어서, 본 발명에 의해 제공된 개량예의 맥락에서, 이러한 비례치는 본 명세서에 설명된 시드 결정이 더 큰 직경을 갖는다는 점에서 신규의 의미를 갖는다.
따라서, 특정 실시예에서, 본 발명은 통상적으로 직경으로 지칭되는 결정의 절대 치수를 포함하고, 그 직경이 50㎜(2인치), 75㎜(3인치) 및 100㎜인 것이 바람직한 관련 실시예로 개시 및 청구되어 있다.
본 발명은 요구된 직경의 대형 결정이 획득될 수 있도록 하는 방식으로 성장 환경에서의 시드 결정의 성질 및 취급에 있어서의 향상을 제공한다.
또 다른 의미에서, 어떠한 전력 소자의 성질은, 그 소자가 등가의 종래의 소자보다 물리적으로 훨씬 더 소형인 반도체인 경우에도, 일부 소자가 상대적으로 대형이 되어야 하고, 그에 따라 대형의 기판과 대형의 무결함 단결정을 요구한다는 것이다. 본 발명은 이러한 대형의 소자에 요구되는 대형 결정의 관점에서 장점을 제공한다. 그러므로, 고품질이기는 하지만 본 명세서에서 설명 및 청구된 결정의 절대적인 치수에 부합할 수 없는 이전의 단결정은 본 발명에 대한 평가와는 무관하다.
대형의 기판을 요구하지 않는 상황 또는 소자에 있어서도, 어떠한 소정의 벌크형 단결정의 이용 가능한 양을 증가시키고자하는 정상적이고 타당한 목표가 적용된다. 그러므로, 본 발명은 크기가 성능 또는 경제적인 가치를 갖는 단순한 개념적인 맥락에서가 아닌 이러한 대형의 벌크형 결정을 통해 장점을 제공한다.
얇은 외형치수를 갖는 시드 결정은 "두꺼운"이라는 것으로 지칭하는 것이 모순으로 보일수도 있지만, 본 발명의 목표는 전체적인 효율 용도를 위해서는 얇지만 본 발명의 물리적 및 열적 용도를 위해서는 충분한 정도로 두꺼운 시드 결정을 제공하는 것이다. 달리 말하면, 모든 다른 조건이 완전하거나 이상적이라면, 요구된 시드 결정의 양은 그 표면 상에 단일의 폴리타입 성장을 촉진할 수 있는 최소치보다 적게 될 것이다. 반대 견지에서, 실리콘 카바이드가 성장 또는 제조하기가 용이하거나 저렴하다면, 시드 결정의 두께는 효율 상의 목적에서는 문제가 되지 않을 것이다. 그러나, 본 발명에서는 각각의 시드 결정의 사용을 최대화하여 후막의 시드의 사용을 촉진시키는 것을 목표로 한다. 그러나, 효율적으로 박막의 시드의 맥락 내에서, 본 명세서의 청구범위에 한정된 비율은 전술한 문제점을 해소하는데 도움을 준다.
도 9 및 도 10은 본 발명에 따른 시드 결정에 있어서의 상대적인 크기차를 개략적으로 예시하는 도면이다. 이 도면에서, 시드 홀더는 도면부호 25로, 시드 결정은 도면부호 24로, 성장 시드는 도면부호 26으로 예시되어 있다. 그러므로, 도 9는 보다 통상적인 "박막" 시드 결정을 예시(과장된 형태로)하는 한편, 도 10은 본 발명에 따른 비례적으로 두꺼운 결정을 예시하고 있다.
또 다른 실시예에서, 본 발명은, 시드 결정의 후면에서의 승화 또는 시드에 걸친 바람직하지 않은 열적 차이를 촉진할 시드 내의 워프 또는 보우를 최소화하거나 제거하기 위해 실리콘 카바이드 시드 결정의 양면을 래핑하는 단계와, 그 후 래핑된 결정을 이용하여 시드 승화 성장을 개시하는 단계와, 그 후 시드와 동일한 직경으로 벌크형 단결정을 성장시키는 단계를 포함하는, 실리콘 카바이드의 시드형 승화 성장에 있어서의 개량을 제공한다. 바람직한 실시예에서, 시드는 직경이 적어도 50㎜(2인치)이며, 75㎜(3인치) 및 100㎜의 직경을 포함한 더 대형의 직경이 바람직하다.
제1 실시예에서, 비례적으로 두꺼운 결정을 획득하는 목적은, 결정이 통상적으로 노출되는 높은 온도가, 이러한 높은 온도에 의해 생성된 열적 스트레스 하에서 시드의 워프 또는 보우가 야기되는 것을 방지하기 위해서이다. 다음 실시예에서, 바람직하지 않은 결정 성장 영향이 시드 결정, 특히 시드 결정의 후면에서 발생하는 것을 방지하고자 하는 목표는 유사하다. 그러나, 이 실시예에서, 시드 결정의 랩핑 및 폴리싱은 극히 매끄럽고 고른 표면을 제공하며, 이 표면은 성장 동안 시드에 걸친 국부적인 온도 또는 물리적인 차이를 억제시키고, 일부 실시예에서 시드 결정과 시드 홀더 사이에 존재하는 것으로 식별괴는 공간을 최소화하거나 제거하는데 도움을 준다.
대표적인 기술에서, 결정은 상당히 많은 양의 재료를 신속하게 제거하기 위 해 단단한 표면과 함께 연마 슬러리(abrasive slurry)를 이용함으로써 래핑되고, 그 후 반도체 재료의 마감 표면을 생성하기 위해서는 유사한 슬러리를 이용하지만 더 부드러운 양상과 더 연성의 표면으로 폴리싱된다. 이러한 기술은 당업자에게 널리 알려져 있드며, 불필요한 실험없이도 당업자에 의해 선택되어 사용될 수 있으므로, 본 명세서에서는 더 상세하게 설명하지는 않을 것이다.
또 다른 실시예에서, 본 발명은, 시드 결정 상의 염력(torsional forcce)을 제거하거나 최소화하여 이 염력이 시드 결정의 후면에서의 승화 또는 시드에 걸친 바람직하지 않은 열적 차이를 촉진시킬 수도 있는 결정의 워프 또는 보우를 야기하는 것을 방지하면서, 시드 결정을 노 내에 위치시키는 단계를 포함하는 시드형 승화 성장의 개량을 제공한다.
다시 한번, 본 발명의 목표는 승화 성장 동안 시드에서의 바람직하지 않은 결함 생성을 방지하여 이들 결함이 성장되고 있는 벌크형 결정 내에 전파되는 것을 방지할 수 있도록 시드 결정의 성질 및 위치설정을 이용하는 것이다.
본 실시예에서, 본 방법은 시드 결정을 시드 홀더 상에 위치시키는 단계와, 시드 홀더와 시드 결정을 시드형 승화 시스템의 노에 위치시키는 단계를 포함하는 것이 바람직하다. 가장 바람직하게는, 본 방법은 시드 결정을 에지 링 시드 캡(edge ring seed cap)에 장착하는 단계와, 이 에지 링 시드 캡을, 시드 결정에 가해지는 기계적인 힘을 최소화하여 시드 결정을 시드 홀더에 장착한 결과에서 비롯되는 시드 결정의 변형을 최소화하거나 제거하도록, 시드 홀더에 위치시키는 단계를 포함한다.
링에 가해지는 하향력(down-force)이 다른 측정장치 및 기술과의 간섭에 의해 직접 측정되지는 않지만, 이 하향력은 약 1 뉴튼인 것으로 개략적으로 평가되며, 링의 치수는 이러한 양의 힘을 시드 웨이퍼의 외측 1㎜에 가하도록 정해진다.
도 11은 도면부호 27로 나타내어져 있는 이러한 타입의 에지 링 시드 캡을 예시하고 있으며, 다른 공통의 요소들에 대해서는 도 9 및 도 10에서와 동일한 도면부호가 부여되어 있다. 그러므로, 에지 링 시드 캡(27)은 시드 결정(24)과 그 후에는 성장 결정(26)을 운반한다. 그리고나서, 에지 링 시드 캡(27)은 도 8에 개략적으로 예시된 바와 밭이 전체적인 시스템에 일체화되어 있는 시드 홀더(25)에 나사 조임된다.
전술한 바와 같이, 본 실시예는 이전의 실시예에 비해, 결정이 열적 용도에 충분하도록 "두껍게"될 수 있고 원하는 바대로 매끄러운 표면을 제공하기 위해 양면이 래핑될 수 있다는 장점을 포함한다.
또 다른 실시예에서, 본 발명에 따른 개량은, 시드 홀더가 실리콘 카바이드 승화 온도에서의 결정 성장 동안 현저하게 변형되지 못하도록 하여 성장되고 있는 벌크 결정에 걸치 온도 차이를 최소화하거나 제거하기 위해, 승화 성장 이전에 시드 홀더를 어닐링하는 단계를 포함한다. 그 후, 본 방법은 시드 결정으로 시드형 승화 성장을 개시하는 단계를 포함하고, 벌크형의 단결정을 시드 결정과 동일한 직경으로 성상시키는 단계를 포함한다.
시드 홀더를 어닐링하기 위한 시간 및 온도 프로파일은 가장 적합한 서셉터 및 시드 홀더에 사용되는 흑연 등의 재료의 널리 알려진 특성 및 성질에 기초하여 불필요한 실험없이 당업자에 의해 선택될 수 있다. 그러나, 석영 시드 홀더를 사용하는 특정 실시예에서, 본 방법은 시드 홀더를 적어도 약 30분의 기간 동안 적어도 약 2,500℃의 온도로 어닐링하는 단계를 포함한다.
당업자는 본 명세서에 사용된 관련 용어에 대하여 잘 알고 있을 것이지만, 확인을 위해 설명하자면, "균일한"이라는 표현은 육안 또는 마이크로 현미경에 의해 관측될 때의 일정한 표면을 지칭한다. "균일한"이라는 표현은 또한 웨이퍼 직경에서부터 10㎛ 정도의 작은 면적까지의 측면 치수 범위의 면적에 대한 조화(consistency)를 지칭한다. "평탄한"이라는 표현은 결정이 이러한 영역에서 기본 페이싯(basal facet)을 형성한다는 의미이다. "평탄한"은 또한 1° 보다 작은 경사를 지칭하며, "다소 볼록한"이라는 표현은 40㎝ 보다 작은 곡률 반경을 지칭한다. 그러므로, "너무 볼록한"이라는 표현은 전체적인 볼록도가 전술한 수준을 초과하는 경우를 지칭하며, "너무 오목한"이라는 표현은 성장 표면이 전술한 각도(즉, 바람직하게는 1°) 보다 큰 정도로 평탄도에 편차를 보이는 경우를 지칭한다.
실리콘 카바이드 결정의 성장에 익숙한 사람이라면, 이러한 바람직하지 않은 굴곡이 전체 시드에 걸쳐서가 아닌 국부 영역에서 발생하지만 그 영향은 역시 동일하므로 방지되어야 한다는 것을 이해할 것이다. 이러한 국부 영역은 직경 10㎛ 정도의 작은 면적(또는 불규칙한 경우에는 가장 큰 직경에 걸쳐)부터 통상적으로 50㎜(2인치), 75㎜(3인치) 또는 100㎜인 전체 웨이퍼 직경까지의 면적인 것으로 이해될 수도 있다.
이러한 특징에서, 본 방법은 결정의 사용 가능한 직경 이상으로 성장된 결정 의 최초 500㎛ 내지 10㎜ 동안 평탄면을 다소 볼록한 성장 표면으로 유지시키는 단계를 포함하는 것이 바람직하다. 이 특징의 일부로서, 결정의 초기 단계에서 성장되고 있는 결정의 형상은 현재까지 일반적으로 알려진 것보다 더욱 중요하다. 통상적으로, 성장은 전체적인 결과의 벌크 결정이 성장이 완료되거나 관측이 충분한 정도로 대형화될 때에 볼록 표면을 갖는다면 만족스러운 것으로 고려된다. 이와 달리, 본 발명은, 초기 단계에서의 오목한 성장부가, 최종 결과물이 적합하게 볼록한 표면의 벌크형 결정인 경우에도 결정을 통해 전파하는 마이크로파이프를 생성할 것이라는 인식을 포함한다. 본 명세서의 다른 곳에서 설명한 바와 같이, 종래에는 마이크로파이프가 시드 결정의 뒤쪽(비성장) 표면에서 개시되는 것으로 생각하였다. 이와 달리, 본 발명은 마이크로파이프가 전면(시드 성장 계면)에서 개시하는 것으로 인식하며, 이러한 마이크로파이프의 방지가 다른 곳에서뿐만 아니 그 위치에서도 이루어져야 한다.
"사용 가능한 면적"이라는 표현은 당업자에 의해 이해되고 있는 표현이며, 기판을 제조하기 위해 선택 및 사용될 결정의 면적을 나타낸다. 일례로서, 결정은 75㎜ 직경 부분을 절단하여 이 소형의 부분으로부터 웨이퍼를 제조하기 용도를 위해 150㎜의 직경으로 성장될 수 있다. 이러한 경우에, 사용 가능한 면적은 선택된 75㎜ 부분에 의해 나타내질 것이다. 또 다른 예로서, 150㎜ 결정은 중앙의 75㎜ 직경 부분이 고품질의 재료이고 외곽의 부분은 저품질의 재료인 150㎜ 웨이퍼로 직접 절단될 수 있다. 이 경우, 사용 가능한 면적은 고품질(낮은 결함 수준) 영역을 지칭할 것이다.
500㎛와 10㎜ 사이의 초기 성장 두께에 걸친 바람직한 제어는 실리콘 카바이드의 볼을 생성하고, 그 후 그 결과의 평탄한 상표면을 폴리싱, 절단 또는 간혹 성장시키는 이전의 작업과는 다르게 발명을 정의한다. 반대로, 본 발명은 평탄 시드를 가지고 성장을 개시하는 단계를 제공한다.
본 발명의 발명자는, 어떠한 특별한 표현에 구속되지 않고, 두께가 10㎜ 정도로 작은 결정이 본 명세서에 개시된 형상(평탄형) 특성으로 예시되지 않는 것으로 생각한다. 500㎛ 이하의 하한치에 대해, 본 발명을 500㎲에 대해 오목한 형태로 성장이 수행되고 그 후 평탄화되는 성장 공정과 구별하는 합리적이고 일반적인 경계이다.
본 방법은 또한 다소 볼록한 성장면을 균일화하기 위해 균일한 평탄면을 생성하도록 승화 노에서의 온도 분배를 이용하는 단계를 더 포함한다. 본 기술 분야에 널리 알려진 바와 같이, 노 내의 온도 프로파일은 요구된 구배, 등온선, 또는 다른 온도 효과를 획득하기 위해 여러 가지의 상이한 기술을 이용하여 제어될 수 있다. 어느 정도까지는, 이들 프로파일은 규소와 탄소 개스를 포함한 소스 잴가 노 내에 주입되는 위치에 의해 영향을 받을 수 있다.
특정 실시예에서, 시드 홀더는 흑연으로 구성되며, 흑연은 성장 조건 하의 재료의 열적 균일성을 향상시키기 위해 유기 재료를 가함으로써 강화된다. 정확한 밀도 측정치(및 이들의 변화량)이 결정되지 않았지만, 만족할만한 결과를 제공하는 것으로 판명된 유기 재료는, 푸르푸릴 알콜과 페놀("노바락") 수지의 2.5:1의 혼합물과 같은 알콜과 수지의 혼합물을 포함한다. 지금까지, 시드 홀더를 강화시키는 것에 기초한 성장 개량은 실험적인 관측을 나타내었다. 본 발명의 발명자가 특정 이론에 속박되기를 원하지 않지만, 다공성 흑연이 시드의 후면으로부터의 바람직하지 않은 승화를 보다 용이하게 일어나도록 한다는 것, 또는 다공성 흑연이 고르지 않은 열적 성질을 나타낸다는 것을 감안하여 설명된다.
페놀 수지는 화학 분야에서 널리 알려져 있으며, 불필요한 실험없이도 당업자에 의해 적합한 조성물이 선택될 수 있다. 간략히 요약하면, 페놀 수지는 페놀의 페놀의 농축 제품 또는 알데히드로 치환된 페놀이다. 페놀 수지는 열경화성이며, 마무리 처리된 시드 홀더에서 캐스팅 또는 몰딩 결함을 생성할 수도 있고 전반적으로 본 명세서에 개시된 승화 기술에서는 바람직하지 않을 유황 또는 질소 등의 원소를 포함하지 않는다.
또 다른 특징에서, 시드 홀더는 열팽장 계수에 있어서 실리콘 카바이드 시드 재료에 선택적으로 부합되어 시드와 시드 시드 홀더 사이의 갭이 10㎛를 초과하지 못하도록 하는데 도움을 주는 흑연이다. 다수 등급의 흑연이 상업적으로 이용 가능하며, 이러한 용도에 적합한 흑연이 당업자에 의해 선택될 수 있다.
본 발명의 또 다른 특징으로, 시드 결정과 시드 홀더 간의 열적 일관성은, 시드 홀더와 시드를, 결정의 전체 사용 가능한 영역에 걸쳐 방사성 열 전이가 도전성 열 전이 이상으로 촉진되도록 하는 배열로 분리함으로써 달성된다. 본 실시에는 이전의 실시예와 동일한 주제, 목표 및 기능, 즉 시드와 시드 홀더 사이의 불일치성(통상적으로 도전성 불일치)을 방지하는 것을 목적으로 한다.
그러나, 이러한 특징에서, 열적 일치성은 시드와 시드 결정 사이에 충분한 갭을 설계하고 유지하여, 도전성 열 전이가 방지되고, 그데 따라 불일치하는 도전성 열 전이가 시드 내의 결함 또는 성장 결정 내의 결함을 촉진시키는 것을 방지하도록 함으로써 달성된다. 본 명세서에 사용된 바와 같은, "갭"이라는 표현은 시드와 시드 홀더 사이의 간격을 지칭하지만, 빈 공간을 설명하는 것으로 제한될 필요는 없다.
그러므로, 갭은 임의의 요구된 재료, 예컨대 고체, 액체 또는 기체로 채워지거나, 또는 요구된 용도로 작용하고 그 밖에는 승화 성장과 간섭하지 못한다면 진공 상태가 될 수도 있다.
배경 기술 부분에서 언급한 바와 같이, 시드 결정("열적 에칭")의 후면에서의 승화가 관찰되고, 결함의 생성을 개시할 수 있다. 따라서, 또 다른 특징에서, 시드의 뒤표면에 박막의 필름이 도포되어 그 표면의 열적 에칭을 방지하거나, 또는 시드와 시드 홀더 사이의 바람직하지 않은 도전성 열 전이를 생성할 시드의 뒤표면 상의 승화 성장을 방지할 수 있다. 박막은 성장 온도에서 승화, 용융 또는 기화없이 안정한 상태를 유지하고 승화 성장 기술과 간섭하지 않을 재료에서 선택된다. 적합한 재료에는 흑연, 특정 내열성 금속, 및 탄화티타늄 등의 탄화 금속이 포함되지만, 이러한 재료로 제한되지는 않는다.
다른 실시예에서와 같이, 실리콘 카바이드 시드 결정은 3C, 4H, 6H 및 15R 폴리타입의 실리콘 카바이드로 이루어진 군에서 선택된 폴리타입을 갖도록 선택되는 것이 바람직하다.
또한, 본 명세서에 개시된 방법은 서로 배타적인 것이라 서로 보완적인 것이 며, 요구된 결과를 달성하기 위해 여러 단계가 동시에 또는 순차적으로 이용될 수 있다. 또한, 본 방법은 질화갈륨, 질화알루미늄 갈륨, 및 질화 알루미늄 등의 다른 반도체 재료에 대해 유사한 장점을 갖는다.
또 다른 실시예에서, 본 발명은 저기공성 배면 재료(backing material)를 이용하여 시드 홀더 상에 시드 결정이 위치하는 시드형 실리콘 카바이드 성장에서의 개량을 포함하며, 이 저기공성 배면 재료는 시드로부터의 실리콘 카바이드 승화에 대한 증기 장벽을 제공하고, 시드와 배면 재로 간의 열전도성의 차를 최소화하여, 시드의 후면으로부터의 결함을 개시시켜 성장 표면을 향해 전파할 수도 있는 시드의 후면으로부터의 증가 이동을 최소화하거나 제거할 것이다. 특히, 배면 재료는 승화 성장 온도에서의 열팽창의 계수가 SiC 시드 결정의 성장 온도에 가능한한 근접하도록 선택되어야만 한다.
본 명세서에 사용된 바와 같이, 시드 결정의 "뒷면" 또는 "후면"은 시드 홀더와 마주보는 표면을 지칭한다. 그러므로, 시드 결정의 "전면"은 벌크형 성장이 발생하는 표면을 나타낸다.
또한, 본 실시예의 기술은 이러한 승화가 시드 결정을 통해 시드 결정 내로 그리고 성장되고 있는 벌크형 결정을 통해 벌크형 결정 내로 결함을 생성시키기 때문에, 성장 동안의 시드 결정의 후면으로부터 승화를 방지하는 목표와 일치된다.
본 실시예의 또 다른 특징으로, 시드는 일례로 흑연 아교를 포함한 고온 접착제를 갖는 시드 홀더 상에 위치될 수 있다.
본 실시예의 또 다른 특징에서, 본 방법은 시드 결정을 적합한 재료를 이용 하여 시드 홀더에 접착시키는 단계를 포함한다.
도면 및 상세한 설명을 참조하여, 본 발명의 바람직한 실시예를 설명하였지만, 이들 실시예는 본 발명을 설명하기 위한 것으로 본 발명을 제한하기 위한 것은 아니므로, 본 발명의 사상은 첨부된 청구범위에 한정되어 있는 바와 같다.

Claims (30)

  1. 실리콘 카바이드 웨이퍼에 있어서,
    단일 폴리타입의 단결정;
    75㎜ 보다 크고 125㎜ 보다 작은 직경;
    10,000 Ω-㎝ 보다 큰 저항률;
    200㎝-2 보다 작은 마이크로파이프 밀도; 및
    5E16㎝-3 보다 작은 얕은 레벨의 도펀트의 겹합 농도
    를 갖는 실리콘 카바이드 웨이퍼.
  2. 제1항에 있어서,
    약 100㎜의 직경을 갖는, 실리콘 카바이드 웨이퍼.
  3. 제1항에 있어서,
    평방 센티미터당 100개 보다 작은 마이크로파이프를 갖는, 실리콘 카바이드 웨이퍼.
  4. 제1항에 있어서,
    평방 센티미터당 30개 보다 작은 마이크로파이프를 갖는, 실리콘 카바이드 웨이퍼.
  5. 제1항에 있어서,
    평방 센티미터당 15개 보다 작은 마이크로파이프를 갖는, 실리콘 카바이드 웨이퍼.
  6. 제1항에 있어서,
    평방 센티미터당 5개 보다 작은 마이크로파이프를 갖는, 실리콘 카바이드 웨이퍼.
  7. 제1항에 있어서,
    상기 실리콘 카바이드 웨이퍼가 온-축 실리콘 카바이드 웨이퍼인, 실리콘 카바이드 웨이퍼.
  8. 제1항에 있어서,
    상기 실리콘 카바이드 웨이퍼가 오프-축 실리콘 카바이드 웨이퍼인, 실리콘 카바이드 웨이퍼.
  9. 제8항에 있어서,
    오프-축 배향(off-axis orientation)의 정도가 8°, 4° 및 3.5°로 이루어 진 군에서 선택되는, 실리콘 카바이드 웨이퍼.
  10. 제1항에 있어서,
    상기 폴리타입은 3C, 4H, 6H 및 15R 폴리타입의 실리콘 카바이드로 이루어진 군에서 선택되는, 실리콘 카바이드 웨이퍼.
  11. 제1항에 있어서,
    에피택셜층을 더 포함하는, 실리콘 카바이드 웨이퍼.
  12. 제11항에 있어서,
    상기 에피택셜층은 실리콘 카바이드와 Ⅲ족 질화물로 이루어진 군에서 선택되는, 실리콘 카바이드 웨이퍼.
  13. 청구항 12에 따른 실리콘 카바이드 웨이퍼 및 에피택셜층을 포함하는 디바이스.
  14. 제13항에 있어서,
    상기 디바이스는 FET, MOSFET, JFET, MESFET, HFET, 확장 드레인 MOSFET, 및 측면 DMOS 트랜지스터로 이루어진 군에서 선택되는, 디바이스.
  15. 제1항에 있어서,
    약 2×1015-3 보다 작은 질소 원자의 농도를 갖는, 실리콘 카바이드 웨이퍼.
  16. 제1항에 있어서,
    바나듐의 농도가 1×1014-3 미만인, 실리콘 카바이드 웨이퍼.
  17. 제1항에 있어서,
    실온에서 적어도 50,000 Ω-㎝의 저항률을 갖는, 실리콘 카바이드 웨이퍼.
  18. 제1항에 있어서,
    5×1017-3 를 초과하지 않는 점결함의 농도를 갖는, 실리콘 카바이드 웨이퍼.
  19. 제1항에 있어서,
    상기 실리콘 카바이드 웨이퍼는, 상기 실리콘 카바이드 단결정 내의 도너 도펀트, 액셉터 도펀트, 및 진성의 점결함을 포함하며,
    제1 도전성 타입의 도펀트의 수가 제2 도전성 타입의 도펀트의 수보다 더 크며,
    주도적인 제1 타입의 도펀트를 보상하도록 작용하는 상기 실리콘 카바이드 결정 내의 상기 진성의 점결함의 수는 상기 제1 타입의 도펀트가 상기 제2 타입의 도펀트를 능가하는 수치 상의 차이보다 더 크며,
    천이 원소의 농도는 1×1016-3 미만인,
    실리콘 카바이드 웨이퍼.
  20. 제19항에 있어서,
    상기 제1 타입의 도펀트는 도너이고, 상기 제2 타입의 도펀트는 액셉터이며, 상기 진성의 점결함은 액셉터로서 작용하는, 실리콘 카바이드 웨이퍼.
  21. 제20항에 있어서,
    상기 액셉터는 붕소를 포함하는, 실리콘 카바이드 웨이퍼.
  22. 제19항에 있어서,
    바나듐의 농도는 1×1014-3 미만인, 실리콘 카바이드 웨이퍼.
  23. 제1항에 있어서,
    질소; 및
    단결정성의 실리콘 카바이드의 발렌스 밴드(valence band)에 대해 약 0.3 내 지 1.4eV 사이의 전자 에너지 레벨을 갖는 적어도 하나의 액셉터 원소
    를 포함하며,
    상기 적어도 하나의 액셉터 원소는, 질소를 과보상하고(over compensate) 상기 실리콘 카바이드 기판의 페르미 레벨을 상기 적어도 하나의 액셉터 원소의 전자 에너지 레벨로 고정시키는 양으로 제공되는,
    실리콘 카바이드 웨이퍼.
  24. 제1항에 있어서,
    일정량의, 전기적으로 활성 상태의 질소;
    일정량의, 액셉터로서 작용하는 전기적으로 활성 상태의 점결함; 및
    일정량의, 단결정성 실리콘 카바이드의 발렌스 밴드에 대하여 0.3 내지 1.4eV 사이의 전자 에너지 레벨을 갖는 적어도 하나의 액셉터 원소
    를 포함하며,
    상기 액셉터 원소와 상기 점결함을 합한 양은 상기 전기적으로 활성 상태의 질소의 상기 양보다 더 크고, 상기 실리콘 카바이드 단결정의 페르미 레벨을 상기 적어도 하나의 액셉터 원소의 전자 에너지 레벨로 고정시키는,
    실리콘 카바이드 웨이퍼.
  25. 제1항에 있어서,
    비의도적으로 도입된 질소;
    스칸듐; 및
    붕소
    를 포함하며,
    상기 질소의 농도는 상기 스칸듐의 농도보다 더 크며,
    상기 붕소의 농도는 상기 붕소와 상기 스칸듐의 합계 농도가 상기 질소를 과보상하기에 충분하여, 상기 실리콘 카바이드의 페르미 레벨을 상기 스칸듐의 레벨로 고정시키는,
    실리콘 카바이드 웨이퍼.
  26. 75㎜ 보다 큰 직경, 10,000Ω-㎝ 보다 큰 저항률, 및 200㎝-2 보다 작은 마이프로파이프 밀도를 갖는, 단결정 실리콘 카바이드 웨이퍼.
  27. 제26항에 있어서,
    5E16㎝-3 보다 작은 얕은 레벨의 도펀트의 결합 농도를 포함하는, 단결정 실리콘 카바이드 웨이퍼.
  28. Si와 C를 함유한 증기 화학종를 시드 결정 성장 표면 상에 증착시킴으로써 성장되고, 3인치보다 큰 직경과 10,000Ω-㎝ 보다 큰 저항률을 갖는, 실리콘 카바이드의 단결정.
  29. 청구항 28에 따른 웨이퍼로서, 200㎝-2 보다 작은 마이프로파이프 밀도와, 5E16㎝-3 보다 작은 비의도적으로 제공된 얕은 레벨의 도펀트의 합성 농도를 갖는, 웨이퍼.
  30. P-타입 또는 N-타입 도펀트 원자의 의도적인 도입없이 Si와 C를 함유하는 증기 화학종을 생성하기 위해 SiC 소스 분말의 승화에 의해 성장되며, 75㎜ 보다 큰 직경, 10,000Ω-㎝ 보다 큰 저항률, 200㎝-2 보다 작은 마이프로파이프 밀도, 및 5E16㎝-3 보다 작은 비의도적으로 도입된 얕은 레벨의 도펀트의 합성 농도를 갖는, 비의도적으로 도핑된 실리콘 카바이드의 단결정.
KR1020077001899A 2004-06-25 2005-06-14 직경이 100 밀리미터인 고순도 반절연성 단결정 실리콘카바이드 웨이퍼 KR20070028589A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/876,963 2004-06-25
US10/876,963 US7601441B2 (en) 2002-06-24 2004-06-25 One hundred millimeter high purity semi-insulating single crystal silicon carbide wafer

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020137001166A Division KR101341471B1 (ko) 2004-06-25 2005-06-14 직경이 100 밀리미터인 고순도 반절연성 단결정 실리콘 카바이드 웨이퍼

Publications (1)

Publication Number Publication Date
KR20070028589A true KR20070028589A (ko) 2007-03-12

Family

ID=34972440

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020137001166A KR101341471B1 (ko) 2004-06-25 2005-06-14 직경이 100 밀리미터인 고순도 반절연성 단결정 실리콘 카바이드 웨이퍼
KR1020077001899A KR20070028589A (ko) 2004-06-25 2005-06-14 직경이 100 밀리미터인 고순도 반절연성 단결정 실리콘카바이드 웨이퍼

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020137001166A KR101341471B1 (ko) 2004-06-25 2005-06-14 직경이 100 밀리미터인 고순도 반절연성 단결정 실리콘 카바이드 웨이퍼

Country Status (7)

Country Link
US (6) US7601441B2 (ko)
EP (5) EP2336399B1 (ko)
JP (3) JP2008504203A (ko)
KR (2) KR101341471B1 (ko)
CN (3) CN1973064B (ko)
TW (1) TWI333004B (ko)
WO (1) WO2006011976A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8147991B2 (en) 2002-06-24 2012-04-03 Cree, Inc. One hundred millimeter single crystal silicon carbide wafer
US9059118B2 (en) 2002-06-24 2015-06-16 Cree, Inc. Method for producing semi-insulating resistivity in high purity silicon carbide crystals
KR20190031719A (ko) * 2017-09-18 2019-03-27 한국전기연구원 절연 또는 반절연 6H-SiC 기판에 구현된 SiC 반도체 소자 및 그 제조 방법

Families Citing this family (126)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7314520B2 (en) * 2004-10-04 2008-01-01 Cree, Inc. Low 1c screw dislocation 3 inch silicon carbide wafer
US7314521B2 (en) * 2004-10-04 2008-01-01 Cree, Inc. Low micropipe 100 mm silicon carbide wafer
US7563321B2 (en) * 2004-12-08 2009-07-21 Cree, Inc. Process for producing high quality large size silicon carbide crystals
EP1852527B1 (en) * 2004-12-27 2015-04-01 Nippon Steel & Sumitomo Metal Corporation Silicon carbide single crystal and silicon carbide single crystal wafer
US7919815B1 (en) * 2005-02-24 2011-04-05 Saint-Gobain Ceramics & Plastics, Inc. Spinel wafers and methods of preparation
US8357243B2 (en) * 2008-06-12 2013-01-22 Sixpoint Materials, Inc. Method for testing group III-nitride wafers and group III-nitride wafers with test data
US20100095882A1 (en) * 2008-10-16 2010-04-22 Tadao Hashimoto Reactor design for growing group iii nitride crystals and method of growing group iii nitride crystals
US8858709B1 (en) 2006-04-11 2014-10-14 Ii-Vi Incorporated Silicon carbide with low nitrogen content and method for preparation
US8361227B2 (en) 2006-09-26 2013-01-29 Ii-Vi Incorporated Silicon carbide single crystals with low boron content
US7767022B1 (en) 2006-04-19 2010-08-03 Ii-Vi Incorporated Method of annealing a sublimation grown crystal
JP4954596B2 (ja) * 2006-04-21 2012-06-20 新日本製鐵株式会社 炭化珪素単結晶インゴットの製造方法
US8980445B2 (en) * 2006-07-06 2015-03-17 Cree, Inc. One hundred millimeter SiC crystal grown on off-axis seed
CN101536168A (zh) * 2006-09-14 2009-09-16 科锐有限公司 无微管碳化硅及其相关制备方法
JP5081423B2 (ja) * 2006-10-03 2012-11-28 株式会社ブリヂストン 種結晶固定装置
US8218211B2 (en) 2007-05-16 2012-07-10 Seereal Technologies S.A. Holographic display with a variable beam deflection
CN101802273B (zh) 2007-09-12 2013-04-17 昭和电工株式会社 外延SiC单晶衬底及外延SiC单晶衬底的制造方法
JP2009137777A (ja) * 2007-12-04 2009-06-25 Sumitomo Electric Ind Ltd AlN結晶およびその成長方法
US8765091B2 (en) * 2007-12-12 2014-07-01 Dow Corning Corporation Method to manufacture large uniform ingots of silicon carbide by sublimation/condensation processes
WO2009108700A1 (en) * 2008-02-25 2009-09-03 Sixpoint Materials, Inc. Method for producing group iii nitride wafers and group iii nitride wafers
JP5461859B2 (ja) * 2008-03-28 2014-04-02 Jfeミネラル株式会社 AlNバルク単結晶及び半導体デバイス並びにAlN単結晶バルクの製造方法
WO2009149300A1 (en) 2008-06-04 2009-12-10 Sixpoint Materials High-pressure vessel for growing group iii nitride crystals and method of growing group iii nitride crystals using high-pressure vessel and group iii nitride crystal
EP2281076A1 (en) 2008-06-04 2011-02-09 Sixpoint Materials, Inc. Methods for producing improved crystallinty group iii-nitride crystals from initial group iii-nitride seed by ammonothermal growth
JP2010095397A (ja) * 2008-10-15 2010-04-30 Nippon Steel Corp 炭化珪素単結晶及び炭化珪素単結晶ウェハ
WO2010060034A1 (en) * 2008-11-24 2010-05-27 Sixpoint Materials, Inc. METHODS FOR PRODUCING GaN NUTRIENT FOR AMMONOTHERMAL GROWTH
DE112009003667B4 (de) * 2008-12-08 2024-04-25 Ii-Vi Inc. Verbessertes axial-gradient-transport- (agt-) züchtungsverfahren und -apparat unter anwendung von resistivem erhitzen
DE102009016137B4 (de) * 2009-04-03 2012-12-20 Sicrystal Ag Herstellungsverfahren für einen versetzungsarmen AlN-Volumeneinkristall und versetzungsarmes einkristallines AlN-Substrat
WO2010129718A2 (en) 2009-05-05 2010-11-11 Sixpoint Materials, Inc. Growth reactor for gallium-nitride crystals using ammonia and hydrogen chloride
US8574528B2 (en) 2009-09-04 2013-11-05 University Of South Carolina Methods of growing a silicon carbide epitaxial layer on a substrate to increase and control carrier lifetime
JP5346788B2 (ja) * 2009-11-30 2013-11-20 昭和電工株式会社 炭化珪素単結晶の製造方法
JP5346821B2 (ja) * 2010-01-15 2013-11-20 株式会社ブリヂストン 炭化ケイ素単結晶の製造装置
JP2011184208A (ja) * 2010-03-04 2011-09-22 Bridgestone Corp 炭化ケイ素単結晶の製造装置及び炭化ケイ素単結晶の製造方法
JP2011195360A (ja) * 2010-03-18 2011-10-06 Sumitomo Electric Ind Ltd 坩堝、結晶製造装置、および支持台
PL234396B1 (pl) * 2010-04-01 2020-02-28 Instytut Tech Materialow Elektronicznych Sposób wytwarzania kryształów, zwłaszcza węglika krzemu, z fazy gazowej
US8377806B2 (en) 2010-04-28 2013-02-19 Cree, Inc. Method for controlled growth of silicon carbide and structures produced by same
JP5384437B2 (ja) * 2010-06-18 2014-01-08 東京エレクトロン株式会社 塗布方法
JP2012066959A (ja) * 2010-09-22 2012-04-05 Bridgestone Corp 単結晶製造装置
JP6025306B2 (ja) * 2011-05-16 2016-11-16 株式会社豊田中央研究所 SiC単結晶、SiCウェハ及び半導体デバイス
JP5716998B2 (ja) * 2011-06-01 2015-05-13 住友電気工業株式会社 炭化珪素結晶インゴットおよび炭化珪素結晶ウエハ
KR20120135735A (ko) * 2011-06-07 2012-12-17 엘지이노텍 주식회사 잉곳 제조 장치
KR20120136219A (ko) * 2011-06-08 2012-12-18 엘지이노텍 주식회사 잉곳 제조 장치
KR20120138112A (ko) * 2011-06-14 2012-12-24 엘지이노텍 주식회사 잉곳 제조 장치
KR20120138445A (ko) * 2011-06-15 2012-12-26 엘지이노텍 주식회사 잉곳 제조 장치
JP5817236B2 (ja) * 2011-06-17 2015-11-18 株式会社Sumco 半導体試料中の金属汚染評価方法および半導体基板の製造方法
KR20120140151A (ko) * 2011-06-20 2012-12-28 엘지이노텍 주식회사 잉곳 제조 장치
KR101854727B1 (ko) 2011-06-24 2018-05-04 엘지이노텍 주식회사 잉곳 제조 장치
CN103608498B (zh) 2011-07-20 2018-04-10 住友电气工业株式会社 碳化硅衬底、半导体装置及它们的制造方法
KR20130014272A (ko) * 2011-07-29 2013-02-07 엘지이노텍 주식회사 잉곳 제조 장치
JP2013060328A (ja) * 2011-09-14 2013-04-04 Sumitomo Electric Ind Ltd 炭化珪素結晶の製造方法
US9644288B2 (en) 2011-11-23 2017-05-09 University Of South Carolina Pretreatment method for reduction and/or elimination of basal plane dislocations close to epilayer/substrate interface in growth of SiC epitaxial films
US8900979B2 (en) 2011-11-23 2014-12-02 University Of South Carolina Pretreatment method for reduction and/or elimination of basal plane dislocations close to epilayer/substrate interface in growth of SiC epitaxial films
US8758510B2 (en) 2011-12-28 2014-06-24 Sicrystal Aktiengesellschaft Production method for an SiC volume monocrystal with a non-homogeneous lattice plane course and a monocrystalline SiC substrate with a non-homogeneous lattice plane course
JP5803786B2 (ja) * 2012-04-02 2015-11-04 住友電気工業株式会社 炭化珪素基板、半導体装置およびこれらの製造方法
US9136341B2 (en) 2012-04-18 2015-09-15 Rf Micro Devices, Inc. High voltage field effect transistor finger terminations
US9124221B2 (en) 2012-07-16 2015-09-01 Rf Micro Devices, Inc. Wide bandwidth radio frequency amplier having dual gate transistors
US9147632B2 (en) * 2012-08-24 2015-09-29 Rf Micro Devices, Inc. Semiconductor device having improved heat dissipation
US9142620B2 (en) 2012-08-24 2015-09-22 Rf Micro Devices, Inc. Power device packaging having backmetals couple the plurality of bond pads to the die backside
US9202874B2 (en) 2012-08-24 2015-12-01 Rf Micro Devices, Inc. Gallium nitride (GaN) device with leakage current-based over-voltage protection
US9917080B2 (en) 2012-08-24 2018-03-13 Qorvo US. Inc. Semiconductor device with electrical overstress (EOS) protection
US8988097B2 (en) 2012-08-24 2015-03-24 Rf Micro Devices, Inc. Method for on-wafer high voltage testing of semiconductor devices
WO2014035794A1 (en) 2012-08-27 2014-03-06 Rf Micro Devices, Inc Lateral semiconductor device with vertical breakdown region
US9070761B2 (en) 2012-08-27 2015-06-30 Rf Micro Devices, Inc. Field effect transistor (FET) having fingers with rippled edges
US8860040B2 (en) 2012-09-11 2014-10-14 Dow Corning Corporation High voltage power semiconductor devices on SiC
US9018639B2 (en) 2012-10-26 2015-04-28 Dow Corning Corporation Flat SiC semiconductor substrate
US9325281B2 (en) 2012-10-30 2016-04-26 Rf Micro Devices, Inc. Power amplifier controller
JP6116866B2 (ja) 2012-11-19 2017-04-19 株式会社豊田中央研究所 SiC単結晶成長用種結晶、及びSiC単結晶の製造方法
JP2014130951A (ja) * 2012-12-28 2014-07-10 Sumitomo Electric Ind Ltd 半導体装置
US9017804B2 (en) 2013-02-05 2015-04-28 Dow Corning Corporation Method to reduce dislocations in SiC crystal growth
US9797064B2 (en) 2013-02-05 2017-10-24 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a support shelf which permits thermal expansion
US9738991B2 (en) 2013-02-05 2017-08-22 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a supporting shelf which permits thermal expansion
US8940614B2 (en) 2013-03-15 2015-01-27 Dow Corning Corporation SiC substrate with SiC epitaxial film
JP2014201498A (ja) * 2013-04-08 2014-10-27 住友電気工業株式会社 炭化珪素単結晶の製造方法
US9657409B2 (en) 2013-05-02 2017-05-23 Melior Innovations, Inc. High purity SiOC and SiC, methods compositions and applications
US11091370B2 (en) 2013-05-02 2021-08-17 Pallidus, Inc. Polysilocarb based silicon carbide materials, applications and devices
US10322936B2 (en) 2013-05-02 2019-06-18 Pallidus, Inc. High purity polysilocarb materials, applications and processes
US9919972B2 (en) 2013-05-02 2018-03-20 Melior Innovations, Inc. Pressed and self sintered polymer derived SiC materials, applications and devices
US20140332048A1 (en) * 2013-05-08 2014-11-13 Vern Green Power Solutions, Llc Thermoelectric device
CN103320851A (zh) * 2013-06-05 2013-09-25 中国科学院上海硅酸盐研究所 大尺寸15r 碳化硅晶体的制备方法
KR102245506B1 (ko) * 2013-09-06 2021-04-28 지티에이티 코포레이션 탄화규소 전구체로부터 벌크 탄화규소를 제조하기 위한 방법 및 장치
JP6241254B2 (ja) * 2013-12-17 2017-12-06 住友電気工業株式会社 単結晶の製造方法
JP6241264B2 (ja) * 2013-12-24 2017-12-06 住友電気工業株式会社 炭化珪素単結晶の製造方法
US9455327B2 (en) 2014-06-06 2016-09-27 Qorvo Us, Inc. Schottky gated transistor with interfacial layer
US9279192B2 (en) 2014-07-29 2016-03-08 Dow Corning Corporation Method for manufacturing SiC wafer fit for integration with power device manufacturing technology
US9536803B2 (en) 2014-09-05 2017-01-03 Qorvo Us, Inc. Integrated power module with improved isolation and thermal conductivity
US10615158B2 (en) 2015-02-04 2020-04-07 Qorvo Us, Inc. Transition frequency multiplier semiconductor device
US10062684B2 (en) 2015-02-04 2018-08-28 Qorvo Us, Inc. Transition frequency multiplier semiconductor device
DE102015111213B4 (de) 2015-07-10 2023-05-04 Infineon Technologies Ag Verfahren zum Verringern einer bipolaren Degradation bei einem SiC-Halbleiterbauelement und Halbleiterbauelement
JP6578994B2 (ja) 2016-03-04 2019-09-25 株式会社デンソー 炭化珪素にて構成される半導体基板およびその製造方法
TW201807272A (zh) 2016-08-26 2018-03-01 國家中山科學研究院 一種用於成長單晶晶體之裝置
CN106637416B (zh) * 2016-12-28 2018-11-20 厦门大学 矢量强磁场下分子束外延及其原位表征装置
US10577720B2 (en) 2017-01-04 2020-03-03 Cree, Inc. Stabilized, high-doped silicon carbide
CN106757357B (zh) * 2017-01-10 2019-04-09 山东天岳先进材料科技有限公司 一种高纯半绝缘碳化硅衬底的制备方法
US20200056302A1 (en) * 2017-03-02 2020-02-20 University Of South Carolina Elimination of Basal Plane Dislocation and Pinning the Conversion Point Below the Epilayer Interface for SiC Power Device Applications
US10793972B1 (en) 2017-07-11 2020-10-06 Ii-Vi Delaware, Inc. High quality silicon carbide crystals and method of making the same
JP7009147B2 (ja) * 2017-09-29 2022-01-25 富士電機株式会社 炭化珪素半導体基板、炭化珪素半導体基板の製造方法および炭化珪素半導体装置
TWI648525B (zh) 2017-12-18 2019-01-21 國家中山科學研究院 一種用於量測坩堝內部熱場分布之裝置
JP7030506B2 (ja) * 2017-12-22 2022-03-07 昭和電工株式会社 炭化珪素単結晶インゴットの製造方法
JP6915526B2 (ja) * 2017-12-27 2021-08-04 信越半導体株式会社 炭化珪素単結晶の製造方法
CN108381326B (zh) * 2018-02-06 2019-10-11 西京学院 一种碳化硅超细粉制备设备
JP6879236B2 (ja) * 2018-03-13 2021-06-02 信越半導体株式会社 炭化珪素単結晶の製造方法
CN109338463B (zh) * 2018-10-16 2020-08-11 山东天岳先进材料科技有限公司 一种高纯碳化硅单晶衬底
KR102375530B1 (ko) * 2018-10-16 2022-03-16 에스아이씨씨 컴퍼니 리미티드 소량의 바나듐이 도핑된 반절연 탄화규소 단결정, 기판, 제조 방법
CN109280966B (zh) * 2018-10-16 2019-07-05 山东天岳先进材料科技有限公司 掺杂少量钒的高质量半绝缘碳化硅单晶及衬底的制备方法
CN109554759A (zh) * 2018-12-27 2019-04-02 芜湖启迪半导体有限公司 一种碳化硅籽晶的粘接方法以及碳化硅单晶晶锭的制备方法
US10576585B1 (en) 2018-12-29 2020-03-03 Cree, Inc. Laser-assisted method for parting crystalline material
US11024501B2 (en) 2018-12-29 2021-06-01 Cree, Inc. Carrier-assisted method for parting crystalline material along laser damage region
US10562130B1 (en) 2018-12-29 2020-02-18 Cree, Inc. Laser-assisted method for parting crystalline material
US10611052B1 (en) 2019-05-17 2020-04-07 Cree, Inc. Silicon carbide wafers with relaxed positive bow and related methods
TWI723415B (zh) * 2019-06-05 2021-04-01 環球晶圓股份有限公司 碳化矽晶體及碳化矽晶種片
JP6806270B1 (ja) * 2019-06-20 2021-01-06 三菱電機株式会社 炭化ケイ素単結晶、半導体素子
KR102340110B1 (ko) 2019-10-29 2021-12-17 주식회사 쎄닉 탄화규소 잉곳, 웨이퍼 및 이의 제조방법
US12006591B2 (en) 2020-03-02 2024-06-11 Ii-Vi Advanced Materials, Llc Method for preparing an aluminum doped silicon carbide crystal by providing a compound including aluminum and oxygen in a capsule comprised of a first and second material
JP2021195301A (ja) * 2020-06-18 2021-12-27 盛新材料科技股▲ふん▼有限公司Taisic Materials Corp. 半絶縁性単結晶炭化ケイ素粉末の製造方法
TW202200498A (zh) 2020-06-18 2022-01-01 盛新材料科技股份有限公司 半絕緣單晶碳化矽塊材以及粉末
US20210395917A1 (en) * 2020-06-18 2021-12-23 Taisic Materials Corp. Semi-insulating single-crystal silicon carbide bulk material and powder
CN113818081A (zh) * 2020-06-18 2021-12-21 盛新材料科技股份有限公司 半绝缘单晶碳化硅块材以及粉末
US11859306B2 (en) 2020-07-27 2024-01-02 Globalwafers Co., Ltd. Manufacturing method of silicon carbide ingot
TWI766776B (zh) * 2020-07-27 2022-06-01 環球晶圓股份有限公司 碳化矽晶碇及其製備方法
US11987902B2 (en) * 2020-07-27 2024-05-21 Globalwafers Co., Ltd. Manufacturing method of silicon carbide wafer and semiconductor structure
US11827999B2 (en) 2021-01-12 2023-11-28 Applied Materials, Inc. Methods of forming silicon carbide coated base substrates at multiple temperatures
JP6903362B1 (ja) * 2021-02-05 2021-07-14 株式会社Brillar 合成宝石用結晶体の製造方法
CN113026105B (zh) * 2021-02-26 2022-07-05 哈尔滨科友半导体产业装备与技术研究院有限公司 一种使用预处理粉料制备碳化硅晶体的生长方法
WO2022192473A2 (en) * 2021-03-09 2022-09-15 Central Coast Agriculture, Inc. Systems and methods for isolating materials
US12024794B2 (en) 2021-06-17 2024-07-02 Wolfspeed, Inc. Reduced optical absorption for silicon carbide crystalline materials
CN113264774A (zh) * 2021-06-24 2021-08-17 郑州航空工业管理学院 一种晶种诱导微波合成的SiC晶体及其制备方法
CN114134573B (zh) * 2021-11-30 2024-04-19 武汉大学 用于降低氮化铝晶体生长应力的装置
CN114093765B (zh) * 2022-01-18 2023-02-28 浙江大学杭州国际科创中心 一种提高碳化硅薄膜少子寿命的方法

Family Cites Families (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL6615060A (ko) 1966-10-25 1968-04-26
US4556436A (en) * 1984-08-22 1985-12-03 The United States Of America As Represented By The Secretary Of The Navy Method of preparing single crystalline cubic silicon carbide layers
JPS6473000A (en) 1987-09-16 1989-03-17 Hitachi Metals Ltd Heat treatment of gallium arsenide single crystal
US4866005A (en) 1987-10-26 1989-09-12 North Carolina State University Sublimation of silicon carbide to produce large, device quality single crystals of silicon carbide
GB8816632D0 (en) 1988-07-13 1988-08-17 Raychem Ltd Electrical device
US5119540A (en) 1990-07-24 1992-06-09 Cree Research, Inc. Apparatus for eliminating residual nitrogen contamination in epitaxial layers of silicon carbide and resulting product
JPH05208900A (ja) * 1992-01-28 1993-08-20 Nisshin Steel Co Ltd 炭化ケイ素単結晶の成長装置
GB9206086D0 (en) 1992-03-20 1992-05-06 Philips Electronics Uk Ltd Manufacturing electronic devices comprising,e.g.tfts and mims
JP3159800B2 (ja) 1992-08-28 2001-04-23 ダイセル化学工業株式会社 光学異性体の分離法
US5709745A (en) 1993-01-25 1998-01-20 Ohio Aerospace Institute Compound semi-conductors and controlled doping thereof
US5441011A (en) * 1993-03-16 1995-08-15 Nippon Steel Corporation Sublimation growth of single crystal SiC
US5611955A (en) 1993-10-18 1997-03-18 Northrop Grumman Corp. High resistivity silicon carbide substrates for high power microwave devices
US5679153A (en) 1994-11-30 1997-10-21 Cree Research, Inc. Method for reducing micropipe formation in the epitaxial growth of silicon carbide and resulting silicon carbide structures
JPH08208380A (ja) * 1995-01-25 1996-08-13 Nippon Steel Corp 単結晶炭化珪素の製造方法
US5563428A (en) * 1995-01-30 1996-10-08 Ek; Bruce A. Layered structure of a substrate, a dielectric layer and a single crystal layer
DE19514081A1 (de) * 1995-04-13 1996-10-17 Siemens Ag Verfahren zum Herstellen eines elektrischen Kontakts auf einer SiC-Oberfläche
US5873973A (en) 1995-04-13 1999-02-23 Northrop Grumman Corporation Method for single filament transverse reinforcement in composite prepreg material
EP0845055B1 (de) * 1995-08-16 2001-09-05 Siemens Aktiengesellschaft KEIMKRISTALL ZUM HERSTELLEN VON EINKRISTALLEN, VERWENDUNG DES KEIMKRISTALLS UND VERFAHREN ZUM HERSTELLEN VON SiC-EINKRISTALLEN ODER EINKRISTALLINEN SiC-SCHICHTEN
JPH09110584A (ja) * 1995-10-25 1997-04-28 Sanyo Electric Co Ltd 単結晶成長方法
US5718760A (en) 1996-02-05 1998-02-17 Cree Research, Inc. Growth of colorless silicon carbide crystals
US6110279A (en) * 1996-03-29 2000-08-29 Denso Corporation Method of producing single-crystal silicon carbide
JP3662694B2 (ja) * 1996-12-19 2005-06-22 新日本製鐵株式会社 単結晶炭化珪素インゴットの製造方法
JP2001509768A (ja) 1997-01-31 2001-07-24 ノースロップ グラマン コーポレーション 高出力マイクロ波装置用高抵抗炭化珪素基板
US5873937A (en) * 1997-05-05 1999-02-23 Northrop Grumman Corporation Method of growing 4H silicon carbide crystal
US6201342B1 (en) 1997-06-30 2001-03-13 The United States Of America As Represented By The Secretary Of The Navy Automatically sharp field emission cathodes
JPH1160391A (ja) 1997-08-08 1999-03-02 Denso Corp 炭化珪素単結晶の製造方法
JP2001518706A (ja) 1997-09-30 2001-10-16 インフィネオン テクノロジース アクチエンゲゼルシャフト インプランテーションによってドープされたシリコンカーバード半導体を熱的に回復させる方法
JP3680531B2 (ja) * 1997-12-11 2005-08-10 株式会社豊田中央研究所 種結晶固定剤及びそれを用いた単結晶の製造方法
JP4036531B2 (ja) 1998-05-27 2008-01-23 富士通株式会社 半導体集積回路
DE59901313D1 (de) 1998-07-13 2002-05-29 Siemens Ag VERFAHREN ZUR ZÜCHTUNG VON SiC-EINKRISTALLEN
US6086672A (en) 1998-10-09 2000-07-11 Cree, Inc. Growth of bulk single crystals of aluminum nitride: silicon carbide alloys
US6218680B1 (en) 1999-05-18 2001-04-17 Cree, Inc. Semi-insulating silicon carbide without vanadium domination
US6396080B2 (en) * 1999-05-18 2002-05-28 Cree, Inc Semi-insulating silicon carbide without vanadium domination
JP4605961B2 (ja) * 1999-07-07 2011-01-05 エスアイクリスタル アクチエンゲゼルシャフト SiC単結晶を成長圧力下に加熱して昇華成長させる方法
DE50006005D1 (de) * 1999-07-07 2004-05-13 Siemens Ag Keimkristallhalter mit seitlicher einfassung eines sic-keimkristalls
US6446180B2 (en) 1999-07-19 2002-09-03 Micron Technology, Inc. Memory device with synchronized output path
JP3581055B2 (ja) 1999-09-07 2004-10-27 ティーポールディバーシー株式会社 高濃度液体中性洗浄剤組成物
US6824611B1 (en) * 1999-10-08 2004-11-30 Cree, Inc. Method and apparatus for growing silicon carbide crystals
US6451112B1 (en) 1999-10-15 2002-09-17 Denso Corporation Method and apparatus for fabricating high quality single crystal
JP4258921B2 (ja) * 1999-11-10 2009-04-30 株式会社豊田中央研究所 種結晶固定剤、種結晶固定方法およびそれらを用いた単結晶の製造方法
JP4253974B2 (ja) 1999-12-22 2009-04-15 住友電気工業株式会社 SiC単結晶およびその成長方法
US6514338B2 (en) * 1999-12-27 2003-02-04 Showa Denko Kabushiki Kaisha Method and apparatus for producing silicon carbide single crystal
US6428621B1 (en) 2000-02-15 2002-08-06 The Fox Group, Inc. Method for growing low defect density silicon carbide
ATE509147T1 (de) * 2000-03-13 2011-05-15 Ii Vi Inc Vorrichtung zum axial-gradient-transport und verfahren zur herstellung von grossformatigen siliziumkarbid-einkristallen
JP3707726B2 (ja) 2000-05-31 2005-10-19 Hoya株式会社 炭化珪素の製造方法、複合材料の製造方法
JP3961750B2 (ja) 2000-08-21 2007-08-22 独立行政法人産業技術総合研究所 単結晶の成長装置および成長方法
US7191938B2 (en) * 2000-12-26 2007-03-20 Dynamic Solutions International Corporation Systems and methods for enterprise based issuance of identification cards
JP4903946B2 (ja) * 2000-12-28 2012-03-28 株式会社ブリヂストン 炭化ケイ素単結晶の製造方法及び製造装置
JP4275308B2 (ja) 2000-12-28 2009-06-10 株式会社デンソー 炭化珪素単結晶の製造方法およびその製造装置
JP4523733B2 (ja) * 2001-04-05 2010-08-11 新日本製鐵株式会社 炭化珪素単結晶インゴットの製造方法並びに炭化珪素単結晶育成用種結晶の装着方法
JP4619567B2 (ja) 2001-04-10 2011-01-26 株式会社ブリヂストン 炭化ケイ素単結晶及びその製造方法
US6507046B2 (en) 2001-05-11 2003-01-14 Cree, Inc. High-resistivity silicon carbide substrate for semiconductor devices with high break down voltage
US20020189538A1 (en) 2001-05-31 2002-12-19 Swoboda Dean P. Coated paperboard, method and apparatus for producing same
US20020189536A1 (en) 2001-06-15 2002-12-19 Bridgestone Corporation Silicon carbide single crystal and production thereof
JP4986342B2 (ja) 2001-06-15 2012-07-25 株式会社ブリヂストン 炭化ケイ素単結晶及びその製造方法
US6801989B2 (en) 2001-06-28 2004-10-05 Micron Technology, Inc. Method and system for adjusting the timing offset between a clock signal and respective digital signals transmitted along with that clock signal, and memory device and computer system using same
KR100422572B1 (ko) 2001-06-30 2004-03-12 주식회사 하이닉스반도체 레지스터 제어 지연고정루프 및 그를 구비한 반도체 소자
JP4224755B2 (ja) * 2001-10-16 2009-02-18 株式会社デンソー 種結晶の固定方法
JP2003137694A (ja) * 2001-10-26 2003-05-14 Nippon Steel Corp 炭化珪素単結晶育成用種結晶と炭化珪素単結晶インゴット及びその製造方法
SE520968C2 (sv) * 2001-10-29 2003-09-16 Okmetic Oyj Högresistiv monokristallin kiselkarbid och metod för dess framställning
US6759911B2 (en) 2001-11-19 2004-07-06 Mcron Technology, Inc. Delay-locked loop circuit and method using a ring oscillator and counter-based delay
US6562127B1 (en) * 2002-01-16 2003-05-13 The United States Of America As Represented By The Secretary Of The Navy Method of making mosaic array of thin semiconductor material of large substrates
JP4054197B2 (ja) * 2002-02-05 2008-02-27 新日本製鐵株式会社 炭化珪素単結晶育成用種結晶及びその製造方法並びに炭化珪素単結晶インゴットの製造方法
EP1493848B1 (en) * 2002-04-04 2010-12-08 Nippon Steel Corporation Seed crystal of silicon carbide single crystal and method for producing ingot using same
JP4157326B2 (ja) * 2002-05-27 2008-10-01 新日本製鐵株式会社 4h型炭化珪素単結晶インゴット及びウエハ
JP4100228B2 (ja) * 2002-04-15 2008-06-11 住友金属工業株式会社 炭化珪素単結晶とその製造方法
US7147715B2 (en) 2003-07-28 2006-12-12 Cree, Inc. Growth of ultra-high purity silicon carbide crystals in an ambient containing hydrogen
US7220313B2 (en) 2003-07-28 2007-05-22 Cree, Inc. Reducing nitrogen content in silicon carbide crystals by sublimation growth in a hydrogen-containing ambient
US7601441B2 (en) 2002-06-24 2009-10-13 Cree, Inc. One hundred millimeter high purity semi-insulating single crystal silicon carbide wafer
US6814801B2 (en) * 2002-06-24 2004-11-09 Cree, Inc. Method for producing semi-insulating resistivity in high purity silicon carbide crystals
US7316747B2 (en) 2002-06-24 2008-01-08 Cree, Inc. Seeded single crystal silicon carbide growth and resulting crystals
US7175704B2 (en) 2002-06-27 2007-02-13 Diamond Innovations, Inc. Method for reducing defect concentrations in crystals
JP2004103061A (ja) 2002-09-05 2004-04-02 Renesas Technology Corp 半導体記憶装置
JP4434568B2 (ja) 2002-11-14 2010-03-17 株式会社ルネサステクノロジ 半導体記憶装置
US7115896B2 (en) 2002-12-04 2006-10-03 Emcore Corporation Semiconductor structures for gallium nitride-based devices
FR2852974A1 (fr) * 2003-03-31 2004-10-01 Soitec Silicon On Insulator Procede de fabrication de cristaux monocristallins
US6964917B2 (en) 2003-04-08 2005-11-15 Cree, Inc. Semi-insulating silicon carbide produced by Neutron transmutation doping
JP3764462B2 (ja) 2003-04-10 2006-04-05 株式会社豊田中央研究所 炭化ケイ素単結晶の製造方法
US7023010B2 (en) 2003-04-21 2006-04-04 Nanodynamics, Inc. Si/C superlattice useful for semiconductor devices
DE602004001802T3 (de) * 2003-04-24 2012-01-26 Norstel Ab Vorrichtung und Verfahren zur Herstellung von Einkristallen durch Dampfphasenabscheidung
US7314520B2 (en) 2004-10-04 2008-01-01 Cree, Inc. Low 1c screw dislocation 3 inch silicon carbide wafer
US7300519B2 (en) 2004-11-17 2007-11-27 Cree, Inc. Reduction of subsurface damage in the production of bulk SiC crystals

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8147991B2 (en) 2002-06-24 2012-04-03 Cree, Inc. One hundred millimeter single crystal silicon carbide wafer
US9059118B2 (en) 2002-06-24 2015-06-16 Cree, Inc. Method for producing semi-insulating resistivity in high purity silicon carbide crystals
US9200381B2 (en) 2002-06-24 2015-12-01 Cree, Inc. Producing high quality bulk silicon carbide single crystal by managing thermal stresses at a seed interface
US9790619B2 (en) 2002-06-24 2017-10-17 Cree, Inc. Method of producing high quality silicon carbide crystal in a seeded growth system
KR20190031719A (ko) * 2017-09-18 2019-03-27 한국전기연구원 절연 또는 반절연 6H-SiC 기판에 구현된 SiC 반도체 소자 및 그 제조 방법

Also Published As

Publication number Publication date
US20110024766A1 (en) 2011-02-03
CN1973064A (zh) 2007-05-30
US7601441B2 (en) 2009-10-13
US20050126471A1 (en) 2005-06-16
US9200381B2 (en) 2015-12-01
EP2336399A2 (en) 2011-06-22
EP2314737A2 (en) 2011-04-27
JP5841339B2 (ja) 2016-01-13
US20060107890A1 (en) 2006-05-25
EP2327816A2 (en) 2011-06-01
CN101914811A (zh) 2010-12-15
KR20130037704A (ko) 2013-04-16
TW200624611A (en) 2006-07-16
EP2336399B1 (en) 2018-08-08
CN1973064B (zh) 2010-10-06
JP2008504203A (ja) 2008-02-14
EP2182100A3 (en) 2013-09-11
US20070240630A1 (en) 2007-10-18
EP2327816A3 (en) 2013-09-11
US8147991B2 (en) 2012-04-03
US9790619B2 (en) 2017-10-17
US20110290174A1 (en) 2011-12-01
EP2336399A3 (en) 2013-09-11
US20070240633A1 (en) 2007-10-18
JP2014133701A (ja) 2014-07-24
EP2182100A2 (en) 2010-05-05
TWI333004B (en) 2010-11-11
EP1784528A1 (en) 2007-05-16
EP2314737A3 (en) 2013-09-11
US7323051B2 (en) 2008-01-29
CN102899723A (zh) 2013-01-30
KR101341471B1 (ko) 2013-12-13
EP2314737B1 (en) 2019-03-27
CN101914811B (zh) 2013-10-16
US7351286B2 (en) 2008-04-01
JP2011116653A (ja) 2011-06-16
WO2006011976A1 (en) 2006-02-02

Similar Documents

Publication Publication Date Title
KR101341471B1 (ko) 직경이 100 밀리미터인 고순도 반절연성 단결정 실리콘 카바이드 웨이퍼
JP5680269B2 (ja) 低マイクロパイプの100mm炭化ケイ素ウェハ
JP5410572B2 (ja) 低1cらせん転位の3インチ炭化珪素ウェハ
JP5653598B2 (ja) 低底面転位バルク成長SiCウェハ
WO2006070480A1 (ja) 炭化珪素単結晶、炭化珪素単結晶ウェハ及びその製造方法
JP4460236B2 (ja) 炭化珪素単結晶ウェハ
WO2024004314A1 (ja) 複合基板および13族元素窒化物エピタキシャル成長用基板
Sudarshan et al. 15 Growth of Silicon Carbide

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
A107 Divisional application of patent
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20121220

Effective date: 20141023