JP5653598B2 - 低底面転位バルク成長ＳｉＣウェハ - Google Patents

低底面転位バルク成長ＳｉＣウェハ Download PDF

Info

Publication number
JP5653598B2
JP5653598B2 JP2009154425A JP2009154425A JP5653598B2 JP 5653598 B2 JP5653598 B2 JP 5653598B2 JP 2009154425 A JP2009154425 A JP 2009154425A JP 2009154425 A JP2009154425 A JP 2009154425A JP 5653598 B2 JP5653598 B2 JP 5653598B2
Authority
JP
Japan
Prior art keywords
wafer
seed
sic
semiconductor device
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009154425A
Other languages
English (en)
Other versions
JP2010006699A (ja
Inventor
パウエル エードリアン
パウエル エードリアン
ブレーディー マーク
ブレーディー マーク
エフ． ツヴェトコフ バレーリ
エフ． ツヴェトコフ バレーリ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=36659751&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP5653598(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Cree Inc filed Critical Cree Inc
Publication of JP2010006699A publication Critical patent/JP2010006699A/ja
Application granted granted Critical
Publication of JP5653598B2 publication Critical patent/JP5653598B2/ja
Anticipated expiration legal-status Critical
Active legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/027—Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/061—Manufacture or treatment of FETs having Schottky gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2904—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3416—Nitrides

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

（背景）
本発明は、低欠陥シリコンカーバイドウェハおよび半導体用途のための前駆体としてのその使用と、大型高品質シリコンカーバイド単結晶のシード昇華成長とに関する。
本発明は、以下の同一出願人による米国特許出願公開第２００５／０１４５１６４号、同第２００５／００２２７２４号、同第２００５／００２２７２７号、同第２００５／０１６４４８２号、同第２００６／００３２４３４号、同第２００５／０１２６４７１号に関連する。
シリコンカーバイドは、近年、様々な電子機器および用途のための半導体材料としての使用が見出されてきた。シリコンカーバイドは、その物理的強度および化学的攻撃に対する高耐性のために、特に有用である。シリコンカーバイドはまた、耐放射性、高破壊電界、比較的広いバンドギャップ、高飽和電子ドリフト速度、高温動作、ならびにスペクトルの青色領域、紫色領域、および紫外領域での高エネルギ光子の吸収および放出を含む優れた電気特性を有する。
単結晶シリコンカーバイドは、しばしば、シード昇華成長プロセスによって製造される。典型的なシリコンカーバイド成長技術は、シード結晶と原料粉末との双方が、反応ルツボに置かれ、この反応ルツボが、原料とわずかに低温のシード結晶との間に温度勾配を生成するようにして、原料の昇華温度に熱せられる。温度勾配は、原料からシードへの材料の気相移動を促進し、次いで、シード上で凝縮し、その結果、バルク結晶成長が得られる。この方法はまた、物理気相移送（ＰＶＴ）とも称される。
典型的なシリコンカーバイド成長技術において、ルツボは、グラファイトからなり、所望の温度勾配を確立し、制御するために置かれる適切なコイルおよび絶縁体を用いて、誘導または抵抗によって熱せられる。原料粉末は、シードと同様に、シリコンカーバイドである。ルツボは、原料粉末を下部部分に入れて、垂直に向けられ、シードは、頂部に、典型的には、シードホルダに置かれる（特許文献１を参照）。これらの原料は、現在のシード昇華成長技術の説明を限定するものというより、むしろ、例示するものである。
シリコンカーバイドバルク結晶における構造欠陥の密度は、近年、絶えず低減されてきているが、比較的高い欠陥濃度が、依然として見られ、排除することが困難であることが見出されてきた（例えば、非特許文献１）。結晶の底面（ｃ面）に横たわる転位が、シード結晶基板の表面上に存在するとき、これらの転位は、後の結晶の成長においても存続し得る。これらの欠陥は、基板上に作成されるデバイスの性能特性を制限する重大な問題を引き起こし得、一部の場合において、有用なデバイスを完全に不可能にし得る。
現在のシリコンカーバイドの大型バルク単結晶を製造するためのシード昇華技術は、典型的には、そのシリコンカーバイド結晶の底面成長表面上に、所望の欠陥濃度よりも高い濃度を有する結果となる。より高い欠陥濃度は、結晶上に、あるいはその結晶から得られる基板上に作成されるデバイスの性能特性を制限する重大な問題を引き起こし得る。例えば、一部の市販のシリコンカーバイドウェハの底面における典型的なマイクロパイプ欠陥密度は、１平方センチメートル当たり（ｃｍ−２）１００のオーダーであり得る。しかしながら、シリコンカーバイド内に形成されるメガワットデバイスは、０．４ｃｍ−２のオーダーの欠陥のないエリアを要求する。したがって、高電圧、高電流の用途に対する大きな表面積のデバイスを製造するために使用され得る大型単結晶を得ることは、やりがいのある目標となっている。
低欠陥シリコンカーバイドの小さなサンプルは、利用可能となってきたが、シリコンカーバイドをより広く商業的に使用するためには、より大きなサンプル、特に、大きなウェハが要求される。比較として、１００ｍｍ（４”）シリコンウェハは、１９７５年から商業利用可能となってきており、１５０ｍｍ（６”）シリコンウェハは、１９８１年に利用可能となった。ガリウムヒ素（ＧａＡｓ）もまた、４”（１００ｍｍ）と６”（１５０ｍｍ）との双方で、商業利用可能である。したがって、５０ｍｍ（２”）および７５ｍｍ（３”）のＳｉＣウェハの商業的利用可能性は、これらの他の材料に遅れをとっており、より広範なデバイスおよび用途でのＳｉＣの採用および使用をある程度制限している。
特定の欠陥の性質および記述は、結晶成長の分野において、一般的に、よく理解されている。マイクロパイプは、ＳｉＣで見出され得る一般的な欠陥であり、ＳｉＣ結晶のシード昇華製造の間に、発展または伝播し得る。ＳｉＣ結晶に存在し得る他の欠陥は、六角形ボイド、積層欠陥、および底面転位とともに、貫通転位、刃状転位、および螺旋転位を含む。これらの欠陥が、ＳｉＣ結晶の中に残っている場合、結晶上に成長されて、その結果得られるデバイスは、これらの欠陥を伴ない得る。
マイクロパイプは、中空コアの超螺旋転位であり、典型的にｃ軸に沿って横たわるそのバーガースベクトルを有する。幾つかの原因が、マイクロパイプの生成に対して、提案または確認されてきた。これらは、シリコンまたはカーボンの介在物のような過度の材料、金属堆積のような偶然の不純物、境界欠陥、および部分転位の移動またはすべりを含む。例えば、非特許文献２参照。
六角形ボイドは、結晶内の平坦な六角形の小板（ｐｌａｔｅｌｅｔ）状空洞であり、この空洞は、しばしば、この空洞の下を通る（ｔｒａｉｌ）中空チューブを有する。幾つかの証拠が、マイクロパイプが六角形ボイドと関連するということを示している。このような欠陥（例示的であって、限定するものではない）の比較的最近の議論は、非特許文献３に示されている。
シード昇華技術で製造されるバルク結晶における問題は、シード自身と、そのシードが物理的に取り扱われる方法とに起因し得ることを、最近の研究は、示している（例えば、Ｓａｎｃｈｅｚらの非特許文献４参照）。Ｓａｎｃｈｅｚは、非特許文献４の３４７ページで、用語「マイクロパイプ」を「０．１μｍ〜５μｍの範囲にある直径を有するほぼ円筒状のボイドであって、［０００１］軸に平行またはほぼ平行に並んだ超螺旋転位のコアに形成するもの」を記述するために用いている。Ｓａｎｃｈｅｚは、より大きなボイド（「５μｍ〜１００μｍの直径」）を、「熱分解空洞」と称し、マイクロパイプと熱分解空洞とは、別々の原因から生じると考察している（非特許文献４）。
したがって、シード昇華システムにおいて、結晶内に低い底面欠陥レベルを有するシリコンカーバイドのより大きな高品質バルク単結晶を製造することは、相変わらず、技術的商業的目標となっている。
底面転位は、典型的には、表面と交差するか、あるいは閉じたループを生成するかのいずれかで、（０００１）平面内に位置する。ほとんどの用途にとって、主たる懸念事項は、ウェハ表面と交差し、したがって、後に堆積されるエピタキシャル層の中に伝播する底面転位の数である。ＳｉＣウェハがエピタキシャル成長用の基板として使用されるとき、ウェハ表面と交差する転位の数を考慮することは、重要である。この数は、ウェハの欠陥エッチングを行って、転位位置でのピットを露出させる（ｒｅｖｅａｌ）ことによって測定される。この測定において、表面と交差する転位の数は、＜０００１＞方向からのオフカット（「オフ軸」）角度が大きくなるにつれて、増加する。ほとんどの商用ＳｉＣウェハは、現在のところ、４°のオフカット角度で製造されている。しかしながら、０°〜９０°の任意の他の角度も使用され得る。所与の代表的なエリアで転位の数をカウントすることによって、代表的な底面欠陥密度が与えられる。
基板が、活性デバイス層として使用される場合、バルク材料内の欠陥密度もまた、懸念事項であり、最も適切な測定は、材料の所与の体積における底面転位の全ライン長さである。これは、（Ｘ線トポグラフに含まれるような）材料の小さな体積を考慮して、観察された転位の全長を測定することによって、測定される。この長さは、サンプルの体積によって除算され、１ｃｍ３当たりの底面転位の全ライン長さを提供する。
米国特許第４，８６６，００５号明細書
Ｎａｋａｍｕｒａら、「Ｕｌｔｒａｈｉｇｈ ｑｕａｌｉｔｙ ｓｉｌｉｃｏｎ ｃａｒｂｉｄｅ ｓｉｎｇｌｅ ｃｒｙｓｔａｌｓ」、Ｎａｔｕｒｅ、第４３０巻、２００４年８月２６日、ｐ．１００９ Ｐｏｗｅｌｌら、「Ｇｒｏｗｔｈ ｏｆ Ｌｏｗ Ｍｉｃｒｏｐｉｐｅ Ｄｅｎｓｉｔｙ ＳｉＣ Ｗａｆｅｒｓ」、Ｍａｔｅｒｉａｌｓ Ｓｃｉｅｎｃｅ Ｆｏｒｕｍ、第３３８〜３４０巻、２０００年、ｐ．４３７〜４４０ Ｋｕｈｒら、「Ｈｅｘａｇｏｎａｌ Ｖｏｉｄｓ Ａｎｄ Ｔｈｅ Ｆｏｒｍａｔｉｏｎ Ｏｆ Ｍｉｃｒｏｐｉｐｅｓ Ｄｕｒｉｎｇ ＳｉＣ Ｓｕｂｌｉｍａｔｉｏｎ Ｇｒｏｗｔｈ」、Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ、第８９巻、第８号、２００１年４月、ｐ．４６２５ Ｓａｎｃｈｅｚら、「Ｆｏｒｍａｔｉｏｎ Ｏｆ Ｔｈｅｒｍａｌ Ｄｅｃｏｍｐｏｓｉｔｉｏｎ Ｃａｖｉｔｉｅｓ Ｉｎ Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｔｒａｎｓｐｏｒｔ Ｏｆ Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ」、Ｊｏｕｒｎａｌ ｏｆ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ、第２９巻、第３号、２０００年、ｐ．３４７
（概要）
一つの局面において、本発明は、ＳｉＣの高品質単結晶ウェハであり、該高品質単結晶ウェハは、少なくとも約３インチ（７５ｍｍ）の直径と、約２００ｃｍ−２未満の底面転位密度を有する少なくとも１平方インチ（６．２５ｃｍ２）の連続した表面領域とを有する。
別の局面において、本発明は、ＳｉＣ半導体前駆体ウェハであり、該ＳｉＣ半導体前駆体ウェハは、少なくとも約３インチ（７５ｍｍ）の直径と、約１００ｃｍ−２未満の底面転位密度を有する少なくとも１平方インチ（６．２５ｃｍ２）の連続した表面領域とを有する。
別の局面において、本発明は、シード昇華成長システムにおいて、ＳｉＣの高品質単結晶ウェハを使用する方法であり、該高品質単結晶ウェハは、少なくとも約３インチ（７５ｍｍ）の直径と、約１００ｃｍ−２未満の底面転位密度を有する少なくとも１平方インチ（６．２５ｃｍ２）の連続した表面領域とを有する。
またさらに別の局面において、本発明は、ＳｉＣの単結晶シード上に構築された複数のパワーデバイスであり、該ＳｉＣの単結晶シードは、少なくとも約３インチ（７５ｍｍ）の直径と、約１００ｃｍ−２未満の底面転位密度を有する少なくとも１平方インチ（６．２５ｃｍ２）の連続した表面領域とを有する。
図１は、本発明に従う４°オフＳｉＣウェハのＸ線透過トポグラフである。 図２は、本発明に従う半導体前駆ウェハの模式的な断面図である。 図３は、本発明に従う複数の半導体前駆デバイスの模式的な断面図である。 図４は、本発明に従う種結晶昇華システムの模式的な断面図である。 図５は、本発明に従う金属酸化物半導体トランジスタの模式的な断面図である。 図６は、本発明に従う金属半導体電界効果トランジスタの模式的な断面図である。
（詳細な説明）
本発明は、高品質シリコンカーバイドウェハに関する。特に、本発明は、シード昇華を用いるこのようなウェハの成長を改善するための幾つかの技術を組み込んでいる。
以下の説明において、底面転位密度は、４°オフ軸ウェハに対する面積密度として特定される。しかしながら、この材料において、この面積測定と全底面ライン長さとの間に、直接的な関係が存在するという明らかな仮定がある。
一局面において、本発明は、ＳｉＣの高品質単結晶ウェハであり、該ウェハは、少なくとも約３インチ（７５ｍｍ）の直径と、約５００ｃｍ−２未満、より好ましくは、約７５ｃｍ−２未満、最も好ましくは、約５０ｃｍ−２未満の底面転位密度を有する少なくとも１平方インチ（６．２５ｃｍ２）の連続した表面領域とを有する。単結晶ＳｉＣのポリタイプは、好ましくは、３Ｃ、４Ｈ、６Ｈ、２Ｈ、または１５Ｒである。
シード結晶の直径および厚さに比例する寸法を考慮するにあたり、百分率、割合、あるいは比率のいずれで表されるにせよ、本発明によって提供される改善と関連するものと理解され、これらの比率は、本明細書に記載されるより大きな直径のシード結晶と関連して、これらの発明的な意味を有する。
したがって、一部の実施形態において、本発明は、結晶の絶対寸法を含む方法で、適切な実施形態にて、本明細書に記載され、請求されている。絶対寸法においては、通常、直径で、２インチ（５０ｍｍ）、３インチ（７５ｍｍ）、および１００ｍｍの直径の単結晶が好ましい。当然、より厳密には、１インチは、２５．４ｍｍに等しく、これは、３インチは、７６．２ｍｍに等しいことを意味する。しかしながら、ウェハの分野において、ときどき一般的であるように、「３インチ」のような単語と「７５ｍｍ」のような単語とは、相互に置き換えられて使用される。当業者は、「５０ｍｍ」を「２インチ」に、「１００ｍｍ」を「４インチ」に置換することとともに、この一般的な慣習を認識する。これらの置換は、英式単位をメートル単位への変換に限定することを意図されるものではなく、その代わりに、当該分野で一般的な使用を代表することを意図される。
図１は、本発明に従って形成されたＳｉＣウェハのＸ線透過トポグラフである。トポグラフは、３インチ（７５ｍｍ）径ブール（ｂｏｕｌｅ）から採られたウェハの０．５ｃｍ×０．５ｃｍ領域のものである。このウェハは、トポグラフでのより良いコントラストを得るために、約８０μｍに薄くされている。
図１に示される４°オフカットサンプルは、０．５ｃｍ×０．５ｃｍのエリアに、１１個の底面転位（直線または曲線として観察可能）を含む。これらの転位の全てが、このサンプル表面と交差すると仮定すると、４４ｃｍ−２の底面転位密度を提供する。体積密度を計算すると、これら１１個の底面転位は、平均０．０５ｃｍの長さを有し、全サンプルライン長さ０．５５を与える。観察されたエリアは、０．５ｃｍ×０，５ｃｍであり、サンプル厚さは、０．００８ｃｍであるので、０．００２ｃｍ３のサンプル体積を与える。したがって、このサンプルに対する１ｃｍ３当たりの全ライン長さは、２７５ｃｍ／ｃｍ３であり、すなわち、２７５ｃｍ−２である。
またさらなる局面において、本発明は、シリコンカーバイドの高品質半導体前駆体であり、該前駆体は、４Ｈのポリタイプと、少なくとも約３インチ（７５ｍｍ）の直径とを有し、そして、（４°オフ軸ウェハに対して）ウェハの表面と交差する約２，０００〜２０，０００の間の転位を有する少なくとも１平方インチ（６．２５ｃｍ２）の連続した表面領域を有する。
図２に、模式的に示される別の局面において、本発明は、高品質シリコンカーバイド半導体前駆体ウェハ４であり、該ウェハ４は、４Ｈのポリタイプと、少なくとも約３インチ（７５ｍｍ）の直径と、約５００ｃｍ−２未満の底面転位密度を有する少なくとも１平方インチ（６．２５ｃｍ２）の連続した表面領域を有する。ウェハは、追加的に、１つ以上の少なくとも一つのＩＩＩ族窒化物層６を有する。ＩＩＩ族窒化物層６は、好ましくは、ＧａＮ、ＡｌＧａＮ、ＡｌＮ、ＡｌＩｎＧａＮ、ＩｎＮ、ＡｌＩｎＮ、およびこれらの組み合わせの１つ以上の層である。
ＩＩＩ族窒化物層の成長および電気特性は、一般的に、当該分野で十分に理解される。シリコンカーバイド基板上のＩＩＩ族窒化物層は、特定のタイプの発光ダイオード（ＬＥＤ）の基本的特徴である。他の望ましいファクタの中で、ＩＩＩ族元素の元素の割合（例えば、ＩｎｘＧａｙＮ１−ｘ−ｙ）は、組成のバンドギャップを（制約内で）調整し、同様に、その結果得られるＬＥＤの発光周波数も、したがって、その色も調整する。
図３は、ＳｉＣウェハ９上の複数のシリコンカーバイド半導体デバイス前駆体８の模式図である。該ＳｉＣウェハは、少なくとも約３インチ（７５ｍｍ）の直径と、約５０〜５００−２の間の転位密度を有する少なくとも１平方インチ（６．２５ｃｍ２）の連続した表面領域とを有する。この模式的に示されたデバイスは、このウェハのいくつかの部分上のそれぞれの複数のＩＩＩ族窒化物エピタキシャル層１０を含む。好ましいＩＩＩ族窒化物エピタキシャル層は、ＧａＮ、ＡｌＧａＮ、ＡｌＮ、ＡｌＩｎＧａＮ、ＩｎＮ、およびＡｌＩｎＮから個々に選択される。
別の局面において、本発明は、シード昇華システムにおいて、シリコンカーバイドの高品質バルク単結晶を製造する方法である。この局面において、本発明は、少なくとも約３インチ（７５ｍｍ）の直径を有し、かつ約５００ｃｍ−２未満の底面転位密度を有する少なくとも１平方インチ（６．２５ｃｍ２）の連続した表面領域とを有するＳｉＣブールを成長するステップと、その後、ＳｉＣブールを、好ましくは、機械的にスライスして、ウェハにするステップとを含む。ここで、各ウェハは、少なくとも１平方インチ（６．２５ｃｍ２）の連続した表面上に、約５００ｃｍ−２未満の底面転位密度を有する。これらのウェハは、好ましくは、約０．５ｍｍの厚さである。
ＳｉＣウェハを薄くして、Ｘ線トポグラフで欠陥を強調することが好ましいことであり得る。カウントするために好ましい厚さは、約８０μｍである。ウェハの薄くすることは、表面上の欠陥を強調するために実行され、前駆体へのステップとして、シード昇華に不必要である。したがって、昇華成長は、典型的には、薄くされなかった研磨されたシード上で実行される。
当分野で周知のように、ＳｉＣブールは、好ましくは、シード昇華システムで、成長される。ブールがスライスされて、ウェハになった後、これらのウェハは、次いで、順に、シリコンカーバイドの単結晶のシード昇華成長におけるシードとして使用され得る。
明細書の背景の部分で述べたように、シリコンカーバイドのシード昇華成長の一般的な局面は、長年の間に、一般的に、よく確立されてきた。さらに、結晶成長、特に、シリコンカーバイドのような困難な材料系における結晶成長を熟知している者は、所与の技術の詳細は、関連する状況に応じて、通常、目的に合わせて、変化し得、変化することを認識している。したがって、本明細書に与えられる記載は、当業者が、過度な実験がなくとも、本開示に基づいて、本発明の改善を実行することが可能であるという認識で、一般的で概略的な意味で、最も適切に与えられる。
本発明を記載するにあたって、多数の技術が、開示されていることが理解される。これらの技術のそれぞれは、個々のメリットを有し、それぞれの技術はまた、他の開示される技術の１つまたは複数、あるいはいくつかの場合において、その全てとともに使用され得る。したがって、明瞭にする目的で、この記載は、不必要な方法で個々のステップのあらゆる可能な組み合わせを繰り返すことを避ける。それにも関わらず、明細書および請求項は、このような組み合わせが、本発明の範囲および請求項の中に、完全に収まることを理解して、読まれるべきである。
図４は、本発明で有用であるものとして考えられるタイプのシード昇華成長のための昇華システムの断面模式図である。このシステムは、概括的に、１２で示される。ほとんどの典型的なシステムと同様に、システム１２は、グラファイトサセプタまたはルツボ１４と、複数の誘導コイル１６とを有し、誘導コイル１６は、電流がコイル１６に通るように印加されたとき、サセプタ１４を加熱する。代替として、一部のシステムは、抵抗加熱を組み込む。結晶成長技術を熟知している者は、このシステムが、一部の環境の中、例えば、ウェハ冷却石英容器の中に、さらに封入され得ることを理解される。追加として、サセプタ１４と通じる少なくとも一つのガスの入口および出口（図示せず）が、シード昇華システム１２に含まれる。しかしながら、このようなさらなる封入は、本発明には、より適切ではなく、図面および記載を明瞭にするのに役立つように、本明細書において、省略される。追加として、当業者は、本明細書に記載されているタイプのシリコンカーバイド昇華システムが、市販されるものとして、および必要または適切であり得るようにカスタムで製造されるものとして、その双方で利用可能であることを認識する。したがって、これらのシステムは、過度の実験をすることなく、当該分野の当業者によって、選択または設計され得る。
サセプタ１４は、典型的には、絶縁体１８によって囲まれ、その幾つかの部分が図４に示される。図４は、絶縁体が、サイズと配置において、全体的に整合性あるものとして示すが、絶縁体１８の配置と量がサセプタ１４に沿った所望の温度勾配（軸方向と半径方向との双方）を提供するために、使用され得ることは、当業者によって理解され、認識される。再び、簡略化の目的のために、これらの考えられる置換は、本明細書に示されない。
明瞭にする目的のために、単数形の「温度勾配」が、本明細書で使用されるが、幾つかの勾配が、サセプタ１４内に、好ましくは、共存し得、軸方向勾配および半径方向勾配として、あるいは複数の等温線として、下位区分に分けられ得る。
サセプタ１４は、シリコンカーバイド粉末原料２０を含むための１つ以上の部分を含む。このような粉末原料２０は、シリコンカーバイド用のシード昇華成長技術で、最も一般的に使用されるが、排他的なものではない。図４は、サセプタ１４の下部部分に含まれるものとして、粉末原料２０を示し、これは、一つの典型的なアレンジメントである。別のよく知られたバリエーションとして、一部のシステムは、原料粉末を垂直で円筒状のアレンジメント内に分布し、このアレンジメント内では、原料粉末が、図４に示されるアレンジメントでサセプタ１４の内部を囲むよりも、より大きな部分を囲む。本明細書に記載される発明は、双方のタイプの設備を用いて、適切に実行され得る。
シリコンカーバイドのシードは、２２で示され、典型的には、サセプタ１４の上部部分に置かれる。シード２２は、好ましくは、少なくとも約３インチ（７５ｍｍ）未満の直径を有する単結晶ＳｉＣのシードである。成長する結晶２６は、シード結晶成長の間に、シード２２に堆積される。
シードホルダ２８は、典型的に、適切な方法でサセプタ１４に取り付けられているシードホルダ２８を用いて、シード２２を定位置に保持する。これは、当該分野で公知の様々なアレンジメントを含み得る。図４に示される向きで、シードホルダ２８の上部部分は、サセプタ１４、好ましくは、グラファイトルツボの最も上の部分に取り付けられ、所望の位置で、シード２２を保持する。シードホルダ２８は、好ましくは、グラファイトのシードホルダである。
一部の実施形態において、昇華システム１２において、ドーパント原子を含むことが好まれ得る。シード昇華システム１２にドーパントガスを導入することによって、成長する結晶の中に、ドーパント原子が組み込まれる。ドーパントは、そのアクセプタまたはそのドナー能力に対して、選択される。所与の半導体において、ドナードーパントは、ｎ型導電性を生成し、アクセプタドーパントは、ｐ型導電性を生成する。好まれるドーパント原子は、ｎ型ドーパント原子およびｐ型ドーパント原子を含む。特に好まれるｎ型ドーパントは、Ｎ、Ｐ、Ａｓ、Ｓｂ、Ｂｉ、およびこれらの混合物を含む。特に好まれるｐ型ドーパントは、Ｂ、Ａｌ、Ｇａ、Ｉｎ、Ｔｌ、およびこれらの混合物を含む。
典型的な昇華成長技術において、サセプタ１４が応答する周波数を有する電流は、グラファイトサセプタ１４を加熱するために、誘導コイル１６に通される。絶縁体１８の量および配置は、サセプタ１４が、典型的には約２０００℃を超える昇華温度に、好ましくは、約２１００℃と約２５００℃との間に、原料粉末２０を加熱するとき、粉末原料２０と成長する結晶２６との間の温度勾配を生成するように選択される。温度勾配は、シード２２の温度を、その後、成長する結晶を、シリコンカーバイド原料の温度に近い温度で、しかし、それより低い温度で維持するように確立され、これにより、シリコンカーバイドが昇華するときに生成される蒸気種（Ｓｉ、Ｓｉ２Ｃ、およびＳｉＣ２）が、最初は、シード結晶に凝縮し、その後、成長する結晶に凝集することを熱力学的に促進する（例えば、米国特許第４，８６６，００５号参照）。
温度勾配および他の条件（圧力、キャリアガスなど）が、適切に維持される場合、全体的な熱力学は、蒸気種が、最初は、シード２２に凝縮し、次いで、シード２２と同じポリタイプで成長する結晶２６に凝集するのを促進する。
所望の結晶サイズに到達した後、成長は、このシステムの温度を１９００℃未満に下げ、圧力を約４００ｔｏｒｒより上げることによって終了する。
昇華成長プロセスの完了後、結晶をアニールすることは、さらに望ましいことであり得る。この結晶は、成長温度で、あるいは成長温度より高い温度で、約３０分を超える期間にわたって、アニールされ得る。
背景で、全般的に述べたように、電子デバイスの性能特性は、典型的には、様々なデバイス部分の結晶品質を改善するにつれて、改善する。したがって、本発明のウェハの低欠陥特性は、同様に、改善されたデバイスを提供する。特に、よりハイパワーで、より高電流のデバイスは、少なくとも１平方インチ（６．２５ｃｍ２）の連続した表面領域上の底面転位密度が、約５００ｃｍ−２以下に下がると、ますます利用可能になる。
したがって、別の局面において、本発明は、低欠陥３インチ（７５ｍｍ）シリコンカーバイドウェハ上に形成される複数の電界効果トランジスタであり、該ウェハは、約５０〜５００ｃｍ−２の間の底面転位密度を有する少なくとも１平方インチ（６．２５ｃｍ２）の連続した表面領域を有する。
別の局面において、また、図５に、模式的に示されるように、本発明は、低欠陥３インチ（７５ｍｍ）シリコンカーバイド基板４４上に形成される複数の金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）４２であり、該基板は、約５００ｃｍ−２未満、一部の場合において、約５０〜５００ｃｍ−２の間、そして、一部の場合（今日までに予見できるところで）、５０ｃｍ−２未満の底面転位密度を有する少なくとも１平方インチ（６．２５ｃｍ２）の連続した表面領域を有する。図５は、基本的なＭＯＳＦＥＴ構造を示す。バルク単結晶基板４４は、互いに反対側にある個々の第一の表面４８と第二の表面５０とを含む。基板上のエピタキシャル層は、個々のソース５２、チャネル５６、およびドレイン５４の部分を有し、チャネル５６は、酸化物層６２を介して、ゲートコンタクト６４によって制御される。個々のソースコンタクト５８およびドレインコンタクト６０は、ソース部分５２上およびドレイン部分５４上にある。ＭＯＳＦＥＴ、さらにＭＯＳＦＥＴの組み合わせおよびバリエーションの構造および動作は、当該分野で十分に理解されるので、図５およびその説明は、請求項に係る発明を制限するものではなく、むしろ例示的なものである。
図６を参照すると、別の局面において、本発明は、低欠陥３インチ（７５ｍｍ）シリコンカーバイドウェハ上に形成される複数の金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）６６であり、該ウェハは、約５０〜５００ｃｍ−２の間の底面転位密度を有する少なくとも１平方インチ（６．２５ｃｍ２）の連続した表面領域を有する。基板６８は、互いに反対にある個々の第一の表面７０と第二の表面７２とを含む。導電チャネル７４は、基板６８の第一の表面７０上に位置する。オーム性のソースコンタクト７６およびドレインコンタクト７８は、導電チャネル７４上に位置する。金属ゲートコンタクト８０は、導電チャネル７４上のソース７６とコンタクト７８との間に位置し、金属ゲートコンタクト８０にバイアスが印加されたとき、活性チャネルを形成する。
当該分野で公知のように、２種以上のデバイスが、本発明に従うシリコンカーバイドウェハ上に置かれ得る。含まれ得る追加のデバイスは、接合電界効果トランジスタ、ヘテロ電界効果トランジスタ、ダイオード、および当該分野で公知の他のデバイスである。これら（および他）のデバイスの構造および動作は、この分野において、十分理解され、過度の実験をすることなしに、本明細書に記載され、請求される基板を用いて、実施され得る。
明細書および図面において、本発明の典型的な実施形態が開示されてきた。特定の用語は、一般的で記述的な意味でのみ使用され、限定の目的のために使用されるものではない。本発明の範囲は、添付の請求項に示される。

Claims (13)

  1. ３Ｃ、４Ｈ、６Ｈ、２Ｈ、および１５Ｒのポリタイプからなる群から選択されたポリタイプと、少なくとも７５ｍｍの直径と、Ｘ線トポグラフを使用して観察された２７５ｃｍ／ｃｍ３未満の全ライン長さに相当する４４ｃｍ−２未満の底面転位密度を有する少なくとも０．２５ｃｍ２の連続した表面領域とを有するＳｉＣの高品質単結晶のウェハであって、
    少なくとも７５ｍｍの直径の３Ｃ、４Ｈ、６Ｈ、２Ｈ、および１５Ｒのポリタイプからなる群から選択される、単結晶のシリコンカーバイト・シード結晶を、
    ４度のカットオフ角度となるように、シードホルダーに取り付けられて、サセプタに取り付けられるステップと、
    ２０００℃から２５００℃の間の温度でシード昇華成長を実施するステップと、
    少なくとも７５ｍｍの直径を有するＳｉＣブールを形成するステップと、
    前記温度を１９００℃未満にまで低下させて、圧力を４００Ｔｏｒｒより高く上昇させることによって、前記シード昇華成長を終了するステップと、
    ０００１平面に対して該ＳｉＣブールをスライスして、研磨して、ウェハにするステップとを包含するＳｉＣの高品質単結晶のウェハを形成する方法によって
    製造されたことを特徴とするＳｉＣの高品質単結晶のウェハ。
  2. 請求項１に記載のＳｉＣの高品質単結晶のウェハと、当該ＳｉＣの高品質単結晶のウェハの表面上にＩＩＩ族窒化物エピタキシャル層とを備える、半導体デバイス前駆体ウェハ。
  3. 前記ＩＩＩ族窒化物層は、ＧａＮ、ＡｌＧａＮ、ＡｌＮ、ＡｌＩｎＧａＮ、ＩｎＮ、ＡｌＩｎＮ、およびこれらの混合物からなる群から選択されている、請求項２に記載の半導体デバイス前駆体ウェハ。
  4. 前記ウェハの前記表面上に配置された複数の接合電界効果トランジスタをさらに備える、請求項３に記載の半導体デバイス前駆体ウェハ。
  5. 前記ウェハの前記表面上に配置された複数のヘテロ電界効果トランジスタをさらに備える、請求項３に記載の半導体デバイス前駆体ウェハ。
  6. 前記ウェハの前記表面上に配置された複数のダイオードをさらに備える、請求項３に記載の半導体デバイス前駆体ウェハ。
  7. 請求項２に記載の半導体デバイス前駆体ウェハと、
    該ウェハのいくつかの部分上に配置された複数のＩＩＩ族窒化物エピタキシャル層と
    を備える、複数の半導体デバイス前駆体。
  8. 前記ウェハは、互いに反対側に位置する第一および第二の表面を有し、
    前記複数のデバイス前駆体のそれぞれは、
    基板上に配置されたエピタキシャル層であって、該エピタキシャル層を第一の導電型にするある濃度の適切なドーパント原子と、個々のソース部分、チャネル部分、およびドレイン部分とを有する、前記エピタキシャル層と、
    該チャネル部分上の金属酸化物層と、
    該金属酸化物層上の金属ゲートコンタクトであって、バイアスが該金属ゲートコンタクトに印加されたとき、活性チャネルを形成する前記金属ゲートコンタクトと
    を備える、請求項７に記載の複数の半導体デバイス前駆体。
  9. 前記ウェハは、互いに反対側に位置するそれぞれの第一および第二の表面を有し、
    前記複数の半導体デバイス前駆体のそれぞれは、
    前記基板上の導電性チャネルと、
    該導電性チャネル上のソースおよびドレインと、
    該導電性チャネル上の該ソースと該ドレインとの間の金属ゲートコンタクトであって、
    バイアスが該金属ゲートコンタクトに印加されたとき、活性チャネルを形成する金属ゲートコンタクトと
    を備える、請求項７に記載の複数の半導体デバイス前駆体。
  10. ＳｉＣの高品質単結晶のウェハを形成する方法であって、
    少なくとも７５ｍｍの直径の単結晶のシリコンカーバイト・シード結晶をシードホルダーに取り付けられて、サセプタに取り付けられるステップと、
    ２０００℃から２５００℃の間の温度でシード昇華成長を実施するステップと、
    少なくとも７５ｍｍの直径を有するＳｉＣブールを形成するステップと、
    前記温度を１９００℃未満にまで低下させて、圧力を４００Ｔｏｒｒより高く上昇させることによって、前記シード昇華成長を終了するステップと、
    ０００１平面に対して該ＳｉＣブールをスライスして、ウェハにするステップであって、該ウェハは、該ウェハ上に、Ｘ線トポグラフを使用して観察された２７５ｃｍ／ｃｍ３未満の全ライン長さに相当する４４ｃｍ−２未満の底面転位密度を有する少なくとも０．２５ｃｍ２の連続した表面領域を有する、前記ウェハにするステップと
    を包含する、方法。
  11. 前記ウェハでは、前記少なくとも０．２５ｃｍ２の連続した表面領域が、４４ｃｍ−２未満の底面転位密度を有し、前記ウェハが４度のカットオフ角度で製造される請求項１０に記載の方法。
  12. 前記ウェハを研磨するステップをさらに包含する、請求項１０に記載の方法。
  13. 前記シード結晶と前記ウェハのポリタイプは、３Ｃ、４Ｈ、６Ｈ、２Ｈ、および１５Ｒのポリタイプからなる群から選択される、請求項１０に記載の方法。
JP2009154425A 2005-06-08 2009-06-29 低底面転位バルク成長ＳｉＣウェハ Active JP5653598B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/147,645 2005-06-08
US11/147,645 US7294324B2 (en) 2004-09-21 2005-06-08 Low basal plane dislocation bulk grown SiC wafers

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2008514631A Division JP2008542181A (ja) 2005-06-08 2006-04-05 低底面転位バルク成長ＳｉＣウェハ

Publications (2)

Publication Number Publication Date
JP2010006699A JP2010006699A (ja) 2010-01-14
JP5653598B2 true JP5653598B2 (ja) 2015-01-14

Family

ID=36659751

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2008514631A Pending JP2008542181A (ja) 2005-06-08 2006-04-05 低底面転位バルク成長ＳｉＣウェハ
JP2008184963A Pending JP2008290938A (ja) 2005-06-08 2008-07-16 低底面転位バルク成長ＳｉＣウェハ
JP2009154425A Active JP5653598B2 (ja) 2005-06-08 2009-06-29 低底面転位バルク成長ＳｉＣウェハ

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2008514631A Pending JP2008542181A (ja) 2005-06-08 2006-04-05 低底面転位バルク成長ＳｉＣウェハ
JP2008184963A Pending JP2008290938A (ja) 2005-06-08 2008-07-16 低底面転位バルク成長ＳｉＣウェハ

Country Status (6)

Country Link
US (1) US7294324B2 (ja)
EP (1) EP1888821B1 (ja)
JP (3) JP2008542181A (ja)
CN (1) CN101194052B (ja)
TW (1) TWI343423B (ja)
WO (1) WO2006135476A1 (ja)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4926556B2 (ja) * 2006-06-20 2012-05-09 新日本製鐵株式会社 炭化珪素単結晶インゴットの製造方法及び炭化珪素単結晶基板
WO2008033994A1 (en) * 2006-09-14 2008-03-20 Cree, Inc. Micropipe-free silicon carbide and related method of manufacture
US8409351B2 (en) * 2007-08-08 2013-04-02 Sic Systems, Inc. Production of bulk silicon carbide with hot-filament chemical vapor deposition
JP2010087397A (ja) * 2008-10-02 2010-04-15 Sumitomo Electric Ind Ltd 炭化珪素半導体装置
JP2010184833A (ja) * 2009-02-12 2010-08-26 Denso Corp 炭化珪素単結晶基板および炭化珪素単結晶エピタキシャルウェハ
CA2759852A1 (en) 2009-10-30 2011-05-05 Sumitomo Electric Industries, Ltd. Method for manufacturing silicon carbide substrate and silicon carbide substrate
US20120068195A1 (en) 2009-10-30 2012-03-22 Sumitomo Electric Industries, Ltd. Method for manufacturing silicon carbide substrate and silicon carbide substrate
CN102687238A (zh) 2010-09-16 2012-09-19 住友电气工业株式会社 用于制造半导体器件的方法
CN102534805B (zh) * 2010-12-14 2014-08-06 北京天科合达蓝光半导体有限公司 一种碳化硅晶体退火工艺
CN102560671B (zh) 2010-12-31 2015-05-27 中国科学院物理研究所 半绝缘碳化硅单晶
JP5821958B2 (ja) 2011-07-04 2015-11-24 トヨタ自動車株式会社 ＳｉＣ単結晶及びその製造方法
JP5614387B2 (ja) * 2011-08-29 2014-10-29 新日鐵住金株式会社 炭化珪素単結晶の製造方法、及び炭化珪素単結晶インゴット
JP5696630B2 (ja) 2011-09-21 2015-04-08 住友電気工業株式会社 炭化珪素基板およびその製造方法
JP5750363B2 (ja) * 2011-12-02 2015-07-22 株式会社豊田中央研究所 ＳｉＣ単結晶、ＳｉＣウェハ及び半導体デバイス
WO2013159083A1 (en) 2012-04-20 2013-10-24 Ii-Vi Incorporated LARGE DIAMETER, HIGH QUALITY SiC SINGLE CRYSTALS, METHOD AND APPARATUS
US8860040B2 (en) 2012-09-11 2014-10-14 Dow Corning Corporation High voltage power semiconductor devices on SiC
US9018639B2 (en) 2012-10-26 2015-04-28 Dow Corning Corporation Flat SiC semiconductor substrate
US9017804B2 (en) 2013-02-05 2015-04-28 Dow Corning Corporation Method to reduce dislocations in SiC crystal growth
US9797064B2 (en) 2013-02-05 2017-10-24 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a support shelf which permits thermal expansion
US9738991B2 (en) 2013-02-05 2017-08-22 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a supporting shelf which permits thermal expansion
JP6192948B2 (ja) * 2013-02-20 2017-09-06 株式会社豊田中央研究所 ＳｉＣ単結晶、ＳｉＣウェハ、ＳｉＣ基板、及び、ＳｉＣデバイス
JP5857986B2 (ja) 2013-02-20 2016-02-10 株式会社デンソー 炭化珪素単結晶および炭化珪素単結晶の製造方法
US8940614B2 (en) 2013-03-15 2015-01-27 Dow Corning Corporation SiC substrate with SiC epitaxial film
US10322936B2 (en) 2013-05-02 2019-06-18 Pallidus, Inc. High purity polysilocarb materials, applications and processes
US11091370B2 (en) 2013-05-02 2021-08-17 Pallidus, Inc. Polysilocarb based silicon carbide materials, applications and devices
US9657409B2 (en) 2013-05-02 2017-05-23 Melior Innovations, Inc. High purity SiOC and SiC, methods compositions and applications
US9919972B2 (en) 2013-05-02 2018-03-20 Melior Innovations, Inc. Pressed and self sintered polymer derived SiC materials, applications and devices
WO2015012954A1 (en) * 2013-07-26 2015-01-29 Ii-Vi Incorporated Method for synthesizing ultrahigh-purity silicon carbide
KR102245509B1 (ko) * 2013-09-06 2021-04-28 지티에이티 코포레이션 저결함밀도를 갖는 벌크 탄화규소
US9279192B2 (en) 2014-07-29 2016-03-08 Dow Corning Corporation Method for manufacturing SiC wafer fit for integration with power device manufacturing technology
KR102160863B1 (ko) * 2014-09-30 2020-09-28 쇼와 덴코 가부시키가이샤 탄화규소 단결정 웨이퍼
JP6511848B2 (ja) * 2015-02-13 2019-05-15 住友電気工業株式会社 半導体装置
JP6592961B2 (ja) * 2015-05-19 2019-10-23 セイコーエプソン株式会社 炭化ケイ素基板および炭化ケイ素基板の製造方法
US10020366B2 (en) * 2015-09-25 2018-07-10 The United States Of America, As Represented By The Secretary Of The Navy Removal of basal plane dislocations from silicon carbide substrate surface by high temperature annealing and preserving surface morphology
JP6299827B2 (ja) * 2016-09-07 2018-03-28 住友電気工業株式会社 半導体基板
KR20230097206A (ko) 2017-03-29 2023-06-30 팔리두스, 인크. SiC 용적측정 형태 및 보올을 형성하는 방법
JP6832240B2 (ja) * 2017-05-26 2021-02-24 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
JP7393900B2 (ja) * 2019-09-24 2023-12-07 一般財団法人電力中央研究所 炭化珪素単結晶ウェハ及び炭化珪素単結晶インゴットの製造方法
JP7817163B2 (ja) 2019-12-27 2026-02-18 ウルフスピード インコーポレイテッド 大口径炭化ケイ素ウェハ
WO2021149598A1 (ja) * 2020-01-24 2021-07-29 日本碍子株式会社 二軸配向ＳｉＣ複合基板及び半導体デバイス用複合基板
US12125701B2 (en) * 2020-12-15 2024-10-22 Wolfspeed, Inc. Large dimension silicon carbide single crystalline materials with reduced crystallographic stress
US12024794B2 (en) 2021-06-17 2024-07-02 Wolfspeed, Inc. Reduced optical absorption for silicon carbide crystalline materials
CN113652750B (zh) * 2021-08-18 2022-07-12 山东天岳先进科技股份有限公司 具有环形形貌的碳化硅晶体及其制备方法和制得的衬底

Family Cites Families (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL87348C (ja) 1954-03-19 1900-01-01
US2938136A (en) * 1958-08-26 1960-05-24 Gen Electric Electroluminescent lamp
US5373171A (en) * 1987-03-12 1994-12-13 Sumitomo Electric Industries, Ltd. Thin film single crystal substrate
US4866005A (en) * 1987-10-26 1989-09-12 North Carolina State University Sublimation of silicon carbide to produce large, device quality single crystals of silicon carbide
US4865685A (en) * 1987-11-03 1989-09-12 North Carolina State University Dry etching of silicon carbide
GB8816632D0 (en) * 1988-07-13 1988-08-17 Raychem Ltd Electrical device
US5006914A (en) * 1988-12-02 1991-04-09 Advanced Technology Materials, Inc. Single crystal semiconductor substrate articles and semiconductor devices comprising same
US5030583A (en) * 1988-12-02 1991-07-09 Advanced Technolgy Materials, Inc. Method of making single crystal semiconductor substrate articles and semiconductor device
US5119540A (en) * 1990-07-24 1992-06-09 Cree Research, Inc. Apparatus for eliminating residual nitrogen contamination in epitaxial layers of silicon carbide and resulting product
US5210051A (en) * 1990-03-27 1993-05-11 Cree Research, Inc. High efficiency light emitting diodes from bipolar gallium nitride
JPH03295267A (ja) 1990-04-13 1991-12-26 Seiko Epson Corp 薄膜装置
US5311055A (en) * 1991-11-22 1994-05-10 The United States Of America As Represented By The Secretary Of The Navy Trenched bipolar transistor structures
GB9206086D0 (en) 1992-03-20 1992-05-06 Philips Electronics Uk Ltd Manufacturing electronic devices comprising,e.g.tfts and mims
DE4323814A1 (de) * 1992-09-25 1994-03-31 Siemens Ag MIS-Feldeffekttransistor
US5709745A (en) * 1993-01-25 1998-01-20 Ohio Aerospace Institute Compound semi-conductors and controlled doping thereof
US5611955A (en) * 1993-10-18 1997-03-18 Northrop Grumman Corp. High resistivity silicon carbide substrates for high power microwave devices
US5422901A (en) * 1993-11-15 1995-06-06 Motorola, Inc. Semiconductor device with high heat conductivity
US5393993A (en) * 1993-12-13 1995-02-28 Cree Research, Inc. Buffer structure between silicon carbide and gallium nitride and resulting semiconductor devices
US5679152A (en) * 1994-01-27 1997-10-21 Advanced Technology Materials, Inc. Method of making a single crystals Ga*N article
US5523589A (en) * 1994-09-20 1996-06-04 Cree Research, Inc. Vertical geometry light emitting diode with group III nitride active layer and extended lifetime
US5563428A (en) * 1995-01-30 1996-10-08 Ek; Bruce A. Layered structure of a substrate, a dielectric layer and a single crystal layer
US5661312A (en) * 1995-03-30 1997-08-26 Motorola Silicon carbide MOSFET
US6670693B1 (en) * 1996-12-05 2003-12-30 Nathaniel R. Quick Laser synthesized wide-bandgap semiconductor electronic devices and circuits
US5718760A (en) * 1996-02-05 1998-02-17 Cree Research, Inc. Growth of colorless silicon carbide crystals
JP3384242B2 (ja) * 1996-03-29 2003-03-10 株式会社豊田中央研究所 炭化珪素単結晶の製造方法
US5872415A (en) * 1996-08-16 1999-02-16 Kobe Steel Usa Inc. Microelectronic structures including semiconductor islands
US6533874B1 (en) * 1996-12-03 2003-03-18 Advanced Technology Materials, Inc. GaN-based devices using thick (Ga, Al, In)N base layers
US6150239A (en) * 1997-05-31 2000-11-21 Max Planck Society Method for the transfer of thin layers monocrystalline material onto a desirable substrate
US6201342B1 (en) * 1997-06-30 2001-03-13 The United States Of America As Represented By The Secretary Of The Navy Automatically sharp field emission cathodes
TW358764B (en) * 1997-07-07 1999-05-21 Super Silicon Crystal Res Inst A method of double-side lapping a wafer and an apparatus therefor
JPH11233391A (ja) 1998-02-12 1999-08-27 Nippon Telegr & Teleph Corp <Ntt> 結晶基板とそれを用いた半導体装置およびその製法
US6396864B1 (en) * 1998-03-13 2002-05-28 Jds Uniphase Corporation Thermally conductive coatings for light emitting devices
US6316793B1 (en) * 1998-06-12 2001-11-13 Cree, Inc. Nitride based transistors on semi-insulating silicon carbide substrates
EP1105555B1 (de) * 1998-07-13 2002-04-24 Siemens Aktiengesellschaft VERFAHREN ZUR ZÜCHTUNG VON SiC-EINKRISTALLEN
JP2000174166A (ja) * 1998-10-02 2000-06-23 Sumitomo Electric Ind Ltd 半導体搭載パッケ―ジ
US6744800B1 (en) * 1998-12-30 2004-06-01 Xerox Corporation Method and structure for nitride based laser diode arrays on an insulating substrate
US6218680B1 (en) * 1999-05-18 2001-04-17 Cree, Inc. Semi-insulating silicon carbide without vanadium domination
US6396080B2 (en) * 1999-05-18 2002-05-28 Cree, Inc Semi-insulating silicon carbide without vanadium domination
JP3314921B2 (ja) * 1999-06-08 2002-08-19 三菱住友シリコン株式会社 半導体材料の切断・加工方法
US6329088B1 (en) * 1999-06-24 2001-12-11 Advanced Technology Materials, Inc. Silicon carbide epitaxial layers grown on substrates offcut towards <1{overscore (1)}00>
US6448642B1 (en) * 2000-01-27 2002-09-10 William W. Bewley Pressure-bonded heat-sink system
US6586781B2 (en) * 2000-02-04 2003-07-01 Cree Lighting Company Group III nitride based FETs and HEMTs with reduced trapping and method for producing the same
JP5231701B2 (ja) * 2000-02-15 2013-07-10 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 放射線を発する半導体デバイス及びその製造方法
US6599815B1 (en) * 2000-06-30 2003-07-29 Memc Electronic Materials, Inc. Method and apparatus for forming a silicon wafer with a denuded zone
DE10032838B4 (de) * 2000-07-06 2015-08-20 Osram Opto Semiconductors Gmbh Strahlung emittierender Halbleiterchip und Verfahren zu dessen Herstellung
FR2835096B1 (fr) * 2002-01-22 2005-02-18 Procede de fabrication d'un substrat auto-porte en materiau semi-conducteur monocristallin
FR2817395B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
JP4184789B2 (ja) * 2000-11-30 2008-11-19 ノース・キャロライナ・ステイト・ユニヴァーシティ Ｍ’ｎベース物質の生成装置及び生成方法
US6548333B2 (en) * 2000-12-01 2003-04-15 Cree, Inc. Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment
JP2002220299A (ja) * 2001-01-19 2002-08-09 Hoya Corp 単結晶ＳｉＣ及びその製造方法、ＳｉＣ半導体装置並びにＳｉＣ複合材料
US6497763B2 (en) * 2001-01-19 2002-12-24 The United States Of America As Represented By The Secretary Of The Navy Electronic device with composite substrate
US6956250B2 (en) * 2001-02-23 2005-10-18 Nitronex Corporation Gallium nitride materials including thermally conductive regions
US6699770B2 (en) * 2001-03-01 2004-03-02 John Tarje Torvik Method of making a hybride substrate having a thin silicon carbide membrane layer
JP4581270B2 (ja) * 2001-03-05 2010-11-17 住友電気工業株式会社 ＳｉＣ半導体のイオン注入層及びその製造方法
JP2002265296A (ja) 2001-03-09 2002-09-18 Kobe Steel Ltd ダイヤモンド薄膜及びその製造方法
US6686676B2 (en) * 2001-04-30 2004-02-03 General Electric Company UV reflectors and UV-based light sources having reduced UV radiation leakage incorporating the same
US6849882B2 (en) * 2001-05-11 2005-02-01 Cree Inc. Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer
US6507046B2 (en) * 2001-05-11 2003-01-14 Cree, Inc. High-resistivity silicon carbide substrate for semiconductor devices with high break down voltage
US6706114B2 (en) * 2001-05-21 2004-03-16 Cree, Inc. Methods of fabricating silicon carbide crystals
JP2003037074A (ja) 2001-07-26 2003-02-07 Toshiba Corp 半導体装置およびその製造方法
US6634770B2 (en) * 2001-08-24 2003-10-21 Densen Cao Light source using semiconductor devices mounted on a heat sink
US6849874B2 (en) * 2001-10-26 2005-02-01 Cree, Inc. Minimizing degradation of SiC bipolar semiconductor devices
US6670283B2 (en) * 2001-11-20 2003-12-30 International Business Machines Corporation Backside protection films
US7030428B2 (en) * 2001-12-03 2006-04-18 Cree, Inc. Strain balanced nitride heterojunction transistors
US7147715B2 (en) * 2003-07-28 2006-12-12 Cree, Inc. Growth of ultra-high purity silicon carbide crystals in an ambient containing hydrogen
US6814801B2 (en) * 2002-06-24 2004-11-09 Cree, Inc. Method for producing semi-insulating resistivity in high purity silicon carbide crystals
US7220313B2 (en) * 2003-07-28 2007-05-22 Cree, Inc. Reducing nitrogen content in silicon carbide crystals by sublimation growth in a hydrogen-containing ambient
WO2004004013A1 (en) * 2002-06-26 2004-01-08 Cambridge Semiconductor Limited Lateral semiconductor device
JP2004099340A (ja) 2002-09-05 2004-04-02 Nippon Steel Corp 炭化珪素単結晶育成用種結晶と炭化珪素単結晶インゴット及びその製造方法
US6964917B2 (en) * 2003-04-08 2005-11-15 Cree, Inc. Semi-insulating silicon carbide produced by Neutron transmutation doping
CN1282770C (zh) * 2003-12-24 2006-11-01 山东大学 一种生长具有半导体特性的大直径6H－SiC单晶的装置和方法
JP4277279B2 (ja) * 2004-06-09 2009-06-10 トヨタ自動車株式会社 内燃機関の制御装置および制御方法
EP1619276B1 (en) * 2004-07-19 2017-01-11 Norstel AB Homoepitaxial growth of SiC on low off-axis SiC wafers
US7314520B2 (en) * 2004-10-04 2008-01-01 Cree, Inc. Low 1c screw dislocation 3 inch silicon carbide wafer
US7314521B2 (en) 2004-10-04 2008-01-01 Cree, Inc. Low micropipe 100 mm silicon carbide wafer
US7391058B2 (en) * 2005-06-27 2008-06-24 General Electric Company Semiconductor devices and methods of making same

Also Published As

Publication number Publication date
JP2008290938A (ja) 2008-12-04
TWI343423B (en) 2011-06-11
EP1888821A1 (en) 2008-02-20
CN101194052B (zh) 2012-05-30
US7294324B2 (en) 2007-11-13
CN101194052A (zh) 2008-06-04
TW200700596A (en) 2007-01-01
EP1888821B1 (en) 2014-11-19
JP2008542181A (ja) 2008-11-27
WO2006135476A1 (en) 2006-12-21
JP2010006699A (ja) 2010-01-14
US20060075958A1 (en) 2006-04-13

Similar Documents

Publication Publication Date Title
JP5653598B2 (ja) 低底面転位バルク成長ＳｉＣウェハ
JP5680269B2 (ja) 低マイクロパイプの１００ｍｍ炭化ケイ素ウェハ
JP5410572B2 (ja) 低１ｃらせん転位の３インチ炭化珪素ウェハ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100205

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110124

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120727

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121214

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130314

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130319

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130326

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130930

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20131007

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20131025

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140829

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141119

R150 Certificate of patent or registration of utility model

Ref document number: 5653598

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250