KR20050039833A - 기판 기반 비몰드형 패키지 - Google Patents

기판 기반 비몰드형 패키지 Download PDF

Info

Publication number
KR20050039833A
KR20050039833A KR1020057001655A KR20057001655A KR20050039833A KR 20050039833 A KR20050039833 A KR 20050039833A KR 1020057001655 A KR1020057001655 A KR 1020057001655A KR 20057001655 A KR20057001655 A KR 20057001655A KR 20050039833 A KR20050039833 A KR 20050039833A
Authority
KR
South Korea
Prior art keywords
lead
semiconductor die
gate
region
frame structure
Prior art date
Application number
KR1020057001655A
Other languages
English (en)
Other versions
KR101037997B1 (ko
Inventor
라지브 조시
Original Assignee
페어차일드 세미컨덕터 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 페어차일드 세미컨덕터 코포레이션 filed Critical 페어차일드 세미컨덕터 코포레이션
Publication of KR20050039833A publication Critical patent/KR20050039833A/ko
Application granted granted Critical
Publication of KR101037997B1 publication Critical patent/KR101037997B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

반도체 다이 패키지를 개시한다. 일 실시예에서, 반도체 다이 패키지는 기판을 구비한다. 기판은 (i) 다이 부착면을 갖는 다이 부착 영역과, 리드면을 갖는 리드를 포함하는 리드 프레임 구조물 및 (ii) 몰딩 재료를 포함한다. 다이 부착면과 리드면은 몰딩 재료를 통해 노출되어 있다. 반도체 다이는 다이 부착 영역에 있으며, 리드와 전기적으로 연결되어 있다.

Description

기판 기반 비몰드형 패키지 {SUBSTRATE BASED UNMOLDED PACKAGE}
본 발명은 기판과 반도체 다이를 포함하는 반도체 패키지 및 그 형성 방법에 관한 것이다.
일부 종래의 반도체 다이 패키지는 세라믹 기판을 사용한다. 일례로, 세라믹 기판은 배선선이 형성되고(metalized), 도선과 랜드(land)를 구비한다. 반도체 다이는 세라믹 기판 상에 탑재되어 반도체 다이 패키지를 형성한다. 이 반도체 다이 패키지는 그 후 회로기판(circuit board)에 탑재된다.
다른 종래의 반도체 패키지는 리드 프레임(lead frame)을 사용한다. 일례로, 반도체 다이는 리드를 구비하는 리드 프레임에 탑재된다. 와이어(wire)가 반도체 다이와 리드를 연결한다. 이 와이어, 반도체 다이, 그리고 (외부로 연장되는 리드를 제외한) 리드 프레임의 대부분은 몰딩 복합물(molding compound)로 둘러 싸인다. 그런 다음 이 몰딩 화합물은 형상이 만들어진다. 형성된 반도체 다이 패키지는 그 후 회로기판에 탑재된다.
이러한 반도체 패키지는 유용하지만 개선이 필요하다. 예를 들어, 세라믹 기판을 사용하는 반도체 다이 패키지는 제조비용이 비교적 비싸다. 많은 중합 재료(polymeric materials)에 비해, 세라믹 재료는 비싸다. 또한 전술한 두 종류의 반도체 다이 패키지는 모두 비교적 두껍다. 반도체 다이 패키지의 두께를 줄일 수 있다면 바람직할 것이다. 가전제품(consumer electronics)(예를 들어, 셀방식 전화, 랩탑 컴퓨터 등)이 계속하여 소형화됨에 따라 더욱 박형의 전자 장치와 전자 부품에 대한 요구도 증가되어 왔다.
본 발명의 실시예들은 전술한 문제점 및 기타 문제점을 개별적으로 그리고 집합적으로 역점을 두어 다룬다.
도 1은 본 발명의 일 실시예에 따른 기판의 평면도이다.
도 2는 본 발명의 일 실시예에 따른 반도체 다이 패키지의 평면도이다.
도 3은 본 발명의 일 실시예에 따른 기판의 평면도이다.
도 4는 본 발명의 일 실시예에 따른 반도체 다이 패키지의 평면도이다.
도 5a는 도 1의 5(a)-5(a)선을 따른 기판의 단면도이다.
도 5b는 본 발명의 일 실시예에 따른 기판의 단면도이다.
도 6은 도 1의 6-6선을 따른 기판의 단면도이다.
도 7은 도 2의 7-7선을 따른 반도체 다이 패키지의 측단면도이다.
도 8은 본 발명의 실시예에 따른 다른 반도체 다이 패키지의 측단면도이다.
도 9는 몰드 내의 몰드 공동에 배치되었을 때 리드 프레임 구조물에 부착된 테이프 구조물의 측단면도이다.
본 발명은 기판과 반도체 다이를 포함하는 반도체 패키지 및 그 형성 방법에 관한 것이다.
본 발명의 일 실시예는 반도체 다이 패키지에 관한 것으로, (a) (i) 다이 부착 면(die attach surface)을 구비하는 다이 부착 영역과 리드 면(lead surface)(또는 땜납 볼(solder ball) 등이 리드 없는 "무리드 패키지(leadless package)"를 만들기 위해 부착될 수 있는 상호접속(배선) 방법에서의 영역)을 구비하는 리드를 포함하는 리드 프레임 구조물과, (ii) 몰딩 재료(molding material)를 포함하는 기판, 및 (b) 상기 다이 부착 영역 상의 반도체 다이를 포함하며, 상기 반도체 다이는 상기 리드와 전기적으로 연결되어 있는 것을 특징으로 한다.
본 발명의 다른 실시예는 리드 프레임 구조물(lead frame structure)을 제조하는 방법에 관한 것으로, 본 방법은 (a) 다이 부착 면과, 테이프 구조물(tape structure)에 부착되는 리드 면을 구비하는 리드 프레임 구조물을 제공하는 단계, (b) 상기 테이프 구조물과 대향하는 상기 리드 프레임 구조물 측에 몰딩 재료를 퇴적시키는(depositing) 단계, (c) 상기 몰딩 재료를 응고시키는(solidifying) 단계, 및 (d) 상기 리드 프레임 구조물로부터 상기 테이프 구조물을 제거하고 상기 응고된 몰딩 재료를 제거하여 상기 다이 부착 면과 상기 리드 면을 노출시키는 단계를 포함한다.
본 발명의 다른 실시예는 반도체 다이 패키지를 형성하는 방법에 관한 것으로, 본 방법은 (a) (i) 다이 부착 면을 구비하는 다이 부착 영역과 리드 면을 구비하는 리드를 포함하는 리드 프레임 구조물, 및 (ii) 몰딩 재료를 포함하되, 상기 다이 부착 면 및 상기 리드 면은 상기 몰딩 재료로부터 노출되어 있는 기판을 형성하는 단계, 및 (b) 반도체 다이를 상기 다이 부착 영역 상에 탑재하되, 탑재 후에 상기 반도체 다이가 상기 리드와 전기적으로 연결되도록 탑재하는 단계를 포함한다.
본 발명의 다른 실시예는 반도체 다이 패키지용 기판을 형성하는 방법에 관한 것으로, 본 방법은 (a) 다이 부착 면을 구비하는 다이 부착 영역과 리드 면을 구비하는 리드를 포함하는 리드 프레임 구조물을 제공하는 단계, 및 (b) 상기 리드 프레임 구조물 주위를 몰딩 재료로 몰딩하는 단계를 포함하며, 상기 다이 부착 면과 상기 리드 면은 기판을 형성하도록 상기 몰딩 재료로부터 노출되는 것을 특징으로 한다.
본 발명의 상기한 실시예들 및 다른 실시예를 이하에 상세하게 설명한다.
도 1은 본 발명의 1 실시예에 따른 기판(40)을 나타낸다. 기판(40)은 반도체 다이 패키지 내의 반도체 다이(도시하지 않음)를 지지할 수 있다.
기판(40)은 리드 프레임 구조물(10)과 몰딩 재료(20)를 포함한다. 용어 "리드 프레임 구조물"은 리드 프레임으로부터 파생되는 구조물을 가리킬 수 있다. 리드 프레임은 또한 예를 들어 이 기술분야에 공지된 스탬핑 프로세스(stamping process)로 형성될 수 있다. 리드 프레임은 또한 소정의 패턴을 형성하기 위해 연속적인 도전성 시트를 에칭함으로써 형성될 수도 있다. 하지만, 스탬핑이 사용되면, 상기 리드 프레임은 원래 타이 바(tie-bars)에 의해 모두 연결되어 있는 리드 프레임 어레이 내의 많은 리드 프레임 중의 하나일 수 있다. 반도체 다이 패키지를 제조하는 과정 중에, 리드 프레임 어레이는 개별 리드 프레임으로 분리하기 위해 절단될 수 있다. 이 절단의 결과로써, 소스 리드와 게이트 리드 등의 최종 반도체 다이 패키지의 리드 프레임 구조물의 부분들은 전기적으로 그리고 기계적으로 서로 연결이 해제될 수 있다. 따라서 본 발명의 일시예에서, 반도체 다이 패키지 내의 리드 프레임 구조물은 연속적인 금속 구조물 또는 비연속적인 금속 구조물일 수 있다.
리드 프레임 구조물(10)은 다이 부착 영역(12)을 포함한다. 이 예에서, 다이 부착 영역(12)은 소스 부착 영역 12(a)와 게이트 부착 영역 12(b)를 구비한다. 반도체 다이(도시하지 않음)가 다이 부착 영역(12) 상에 있을 때, MOSFET(Metal Oxide Semiconductor Field Effect Transistor)의 소스 영역과 게이트 영역은 각각 소스 부착 영역 12(a)와 게이트 부착 영역 12(b)에 연결될 것이다. MOSFET이 수직형(vertical) MOSFET이면(상세하게는 후술한다), MOSFET의 드레인 영역은 소스 영역과 게이트 영역처럼 반도체 다이의 반대쪽 면에 있을 것이다.
설명을 위해, 전술한 기판의 실시예는 서로 분리되어 있는 소스 부착 영역과 게이트 부착 영역을 구비한다. 하지만, 다른 실시예에서, 기판은 소스 부착 영역과 게이트 부착 영역 대신에 또는 부가하여 드레인 부착 영역을 포함할 수 있다. 반도체 다이가 수직형 MOSFET을 포함하면, MOSFET의 드레인 영역이 있는 면은 기판 가까이에서 기판에 연결될 것이고, 한편 반도체 다이의 다른쪽 면에 소스 및 게이트 영역이 기판에서 멀리(떨어져) 있을 것이다.
이 예에서, 기판(40)은 대응하는 소스 리드 면을 갖는 5개의 소스 리드 14(a) - 14(e)와 게이드 리드 면을 갖는 게이트 리드(18)를 구비한다. 감추어진 선은 5개의 소스 리드 14(a) - 14(e)를 소스 부착 영역 12(a)에 연결하는 배선(connection)을 나타낸다. 감추어진 선은 또한 게이트 부착 영역 12(b)에 연결되는 게이트 리드(18)를 나타낸다. 게이트 부착 영역 12(b)와 소스 부착 영역 12(a)는 서로 전기적으로 분리되어 있다.
리드 프레임 구조물(10)은 임의의 적당한 재료를 포함할 수 있고, 임의의 적당한 형태를 가질 수 있으며, 임의의 적당한 두께를 가질 수 있다. 예를 들어 리드 프레임 구조물 재료로는 구리(copper), 알루미늄, 금 등의 물질 및 그 합금을 포함할 수 있다. 리드 프레임 구조물은 또한 금, 크롬, 은, 팔라듐, 니켈 등의 도금층과 같은 도금층을 포함할 수 있다. 리드 프레임 구조물(10)은 또한 약 1mm 두보다 작은(예를 들어, 약 0.5mm) 두께를 포함하는 임의의 적당한 두께를 가질 수 있다.
최후에 기판(40)에 탑재되는 반도체 다이는 임의의 적당한 반도체 소자을 포함할 수 있다. 적당한 소자로는 수직형 전력 트랜지스터를 포함한다. 수직형 전력 트랜지스터는 VDMOS 트랜지스터를 포함한다. VDMOS 트랜지스터는 확산에 의해 형성된 반도체 영역을 2 이상 가지는 MOSFET 이다. 이것은 소스 영역, 드레인 영역 및 게이트를 가진다. 이 디바이스는 소스 영역과 드레인 영역이 반도체 다이의 반대쪽 면에 있다는 점에서 수직형 이다. 게이트는 트렌치형(trenched) 게이트 구조 또는 평면형(planar) 게이트 구조일 수 있으며, 소스 영역이 있는 면과 동일한 면에 형성된다. 트렌치형 게이트 구조는 평면형 게이트 구조보다 좁고 공간을 덜 차지하기 때문에 바람직하다. 동작 중에, VDMOS 소자의 소스 영역에서 드레인 영역으로 흐르는 전류 흐름은 다이 면에 거의 수직이다.
몰딩 재료(20)는 임의의 적절한 재료를 포함할 수 있다. 적절한 몰딩 재료는 비페닐계(biphenyl based) 물질, 그리고 다기능 교차 가교(multi-functional cross-linked) 에폭시 수지 복합 물질을 포함한다. 도 1에 도시된 바와 같이, 리드 14(a) - 14(e), 18은 기판(40)이 "무리드" 기판으로 간주될 수 있도록, 그리고 이 기판을 포함하는 패키지가 "무리드"패키지로 간주될 수 있도록 몰딩 재료(20)를 지나 횡방향으로 바깥쪽으로 연장되지 않는다.
일부 실시예에서, 몰딩 재료는 어두운 색(예: 검은색)을 가질 수 있다. 소스 부착 영역 12(a), 소스 리드 14(a) - 14(e), 게이트 부착 영역 12(b) 및 게이트 리드(18)는 몰딩 재료(20)와 양호한 콘트라스트를 이루는 금속 물질(예: 구리, 알루미늄)을 포함할 수 있다. 양호한 콘트라스트는 땜납을 정렬 및 퇴적, 즉 다시 말해 반도체 다이를 소스 부착 영역 12(a), 소스 리드 14(a) - 14(e), 게이트 부착 영역 12(b) 및 게이트 리드(18) 상에 배치하는 것을 더욱 용이하게 해준다. 예를 들어, 향상된 콘트라스트는 기계가 자동으로 땜납을 자동으로 증착하거나 반도체 다이를 자동으로 집어 기판(40)에 배치하는 것을 더욱 쉽게 해준다. 이것은 결함 있는 반도체 다이 패키지가 형성될 가능성을 줄인다.
언급한 바와 같이, 다이 부착 영역(12)은 소스 부착 영역 12(a)와 게이트 부착 영역 12(b)를 포함한다. 형성된 반도체 다이 패키지에서, MOSFET의 소스 영역과 게이트 영역은 패키지 내에서 반도체 다이의 동일한 면(side)에 있을 수 있다. 반도체 다이의 소스 영역과 게이트 영역은 각각 소스 부착 영역 12(a)와 게이트 부착 영역 12(b)에 각각 결합될 수 있다. 땜납은 반도체 다이와 소스 부착 영역 12(a)와 게이트 부착 영역 12(b)를 전기적으로 연결하는 데 사용될 수 있다.
도 1에 도시한 바와 같이, 게이트 리드(18)의 게이트 리드 표면과 소스 리드 14(a) - 14(e)의 소스 리드 표면은 몰딩 재료(20) 사이로 노출되어 있다. 또한, 소스 부착 영역 12(a)의 표면과 게이트 부착 영역 12(b)의 표면은 몰딩 재료(20) 사이로 노출되어 있다. 본 실시예에서, 몰딩 재료(20)의 외표면(outer surface)과 소스 부착 영역 12(a), 게이트 부착 영역 12(b), 게이트 리드(18), 및 소스 리드 14(a) - 14(e)의 노출된 표면들은 실질적으로 동일 평면(co-planer)이다.
도 2는 도 1에 도시된 기판(40)을 사용한 반도체 다이 패키지(100)이다. 반도체 다이 패키지(100)는 다이 부착 영역 위의 반도체 다이(50)를 포함한다. 땜납 구조물 52(a) - 52(e)(예: 땜납 볼)는 각각 소스 리드 14(a) - 14(e) 위에 퇴적된다(deposit). 다른 땜납 구조물(56)은 게이트 리드(18) 위에 퇴적된다. 땜납 구조물 52(a) - 52(e), 56은 스크린 인쇄, 볼 부착, 픽 플레이스 프로세스(pick and place process) 등의 적당한 프로세스를 사용하여 형성될 수 있다.
땜납 구조물 52(a) - 52(e)를 퇴적하고 반도체 다이(50)를 기판(40)에 탑재한 후, 반도체 다이 패키지(100)를 뒤집어 그 위에 회로 기판을 장착할 수 있다.
도 3 및 도 4는 본 발명의 다른 실시예에 따른 기판과 반도체 다이 패키지를 각각 나타낸다. 도 1 내지 도 4에서 동일한 부호는 동일한 구성요소를 가리킨다. 도 3 및 도 4의 실시예는 소스 리드 및 대응하는 땜납 구조물의 수가 더 적은 것을 제외하고는 도 1 및 도 2의 실시예와 동일하다. 도 1 및 도 2의 실시예와 비교하면, 도 3 및 도 4의 반도체 다이 패키지와 기판의 면적이 더 작다. 도 1 내지 도 4의 상이한 실시예로 나타낸 바와 같이, 본 발명의 실시예는 소정의 적당한 수의 소스 리드와 드레인 리드를 가질 수 있다.
도 5a는 도 1의 5(a) - 5(a) 선을 따르는 기판(40)의 단면도이다. 도 5a는 소스 부착 영역 12(a)의 대향하는 주 표면들(major surfaces)이 몰딩 재료(20) 사이에 노출되어 있는 기판을 나타낸다. 이 실시예에서, 몰딩 재료(20)의 두께는 리드 프레임 구조물의 두께와 실질적으로 동일하다. 리드 프레임의 상부면 및 하부면의 일부는 몰딩 재료(20)로부터 노출될 수 있다.
도 5b는 본 발명의 또 다른 실시예를 나타낸다. 도 5b에, 다이 부착 영역의 소스 부착 영역 12(a)가 도시되어 있으며, 몰딩 재료(20)는 소스 부착 영역 12(a)를 노출 시킨다. 도 5a의 실시예와는 달리, 몰딩 재료(20)는 리드 프레임 구조물의 측면과 하부면을 덮는다.
도 5a에 도시된 실시예의 기판은 도 5b에 도시된 실시예의 기판보다 더 얇다. 이것은 예를 들어 형성된 반도체 다이 패키지이 무선 전화 또는 랩탑 컴퓨터와 같은 박형의 장치(thin device)에 사용될 경우 바람직할 수 있다.
도 6은 도 1에 도시된 기판(40)의 6-6 선을 따른 측면도를 나타낸다. 도시된 바와 같이, 리드 프레임은 소스 부착 영역 12(a), 및 2개의 소스 리드 14(a), 14(c)를 포함한다. 몰딩 재료(20)는 리드 프레임(10)의 그루브(groove) 내에 배치된다. 그루브 내의 몰딩 재료(20)는 소스 리드 14(a), 14(b)의 선택적인 노출을 도울 수 있다.
도 7은 도 2에 도신된 반도체 다이 패키지(100)의 7-7선을 따른 측단면도를 나타낸다. 반도체 다이 패키지(100)는 땜납 층(48) 통해 리드 프레임 구조물(10)의 소스 부착 영역 12(a)와 게이트 부착 영역 12(b) 상에 탑재된 반도체 다이(50)를 포함한다. 이 실시예의 땜납 층(48)은 불연속적이어서 반도체 다이(50) 내의 게이트 및 소스 영역은 단락되지(short out) 않는다. 땜납 볼 52(e), 56은 각각 소스 리드 14(e)와 게이트 리드(18) 위에 있다. 몰딩 재료(20)는 땜납 볼 52(e), 56과 반도체 다이(50) 사이의 리드 프레임 구조물(10)의 그루브들 내에 있다. 몰딩 재료(20)는 또한 반도체 다이(50)를 지나는 게이트 전류와 소스 전류를 전기적으로 분리시키기 위해 소스 부착 영역 12(a)와 게이트 부착 영역 12(b) 사이에 있다.
도 8은 본 발명의 다른 실시예에 따른 반도체 다이 패키지(100)를 나타낸다. 반도체 다이 패키지(100)는 기판(40) 상의 반도체 다이(50)를 포함한다. 반도체 다이(50)는 상부면에 소스 영역과 게이트 영역을, 그리고 하부면에 드레인 영역을 포함할 수 있다. 배선(62)은 예를 들어 반도체 다이(50)의 소스 영역을 소스 리드(60)에 연결할 수 있다. 다른 배선(도시하지 않음)은 반도체 다이(50)의 게이트 영역을 게이트 리드(도시하지 않음)에 연결할 수 있다.
캡슐화 재료(66)는 반도체 다이(50)와 배선(62)을 덮어 이들 부품을 보호한다. 일부 실시예에서, 캡슐화 재료(66)는 몰딩 재료(20)와 다를 수 있다. 임의의 적당한 캡슐화 재료가 사용될 수 있다. 적당한 캡슐화 재료는 비페닐 물질 및 다기능 교차 가교 에폭시 수지 복합물을 포함한다.
기판(40)은 반도체 다이(50)에 가까운 제1 면(12-1)과 반도체 다이(50)에서 먼 제2 면(12-2)을 구비한다. 제1 면(12-1)은 제2 면(12-2)보다 면적이 더 크다. 제2 면의 크기를 줄임으로써, 패키지(100)는 회로 기판 상의 적절한 크기의 도전성 랜드(conductive land) 상에 탑재될 수 있다.
임의의 적당한 프로세스로 축소된 면적의 제2 면(12-2)을 형성할 수 있다. 예를 들어, 포토리소그래피 프로세스를 리드 프레임과 같은 금속 구조물 상에 포토레지스트 패턴을 인쇄하는 데 사용할 수 있다. 그런 다음 적절한 에칭액(etchant)을 리드 프레임 구조물의 축소된 면적의 제2 면(12-2)을 형성하기 위해 금속 구조물을 적절한 깊이로 에칭하는 데 사용할 수 있다. 포토리소그래피와 에칭 프로세스는 이 기술 분야에 공지된 것이다.
앞의 실시예와는 달리, 도 8에 도시된 반도체 다이 패키지(100)는 뒤집지 않고 회로 기판에 장착될 수 있다. 즉, 회로 기판 상에 반도체 다이 패키지(100)이 장착될 때, 제2 면(12-2)은 제1 면(12-1)보다 회로 기판에 가깝다.
본 발명의 실시예에 따른 기판은 순수 전기 소자 이외의 소자에 사용될 수 있다. 예를 들어, 본 발명의 실시예들은 광 결합기(optocoupler) 패키지에 사용될 수 있다. 광 결합기 패키지는 광 전송 매체(optically transmissive medium)를 통해 광 수신 소자에 광학 적으로 연결되는 적어도 하나의 광 방출 소자를 포함한다. 광 방출 소자와 광 수신 소자는 전술한 바와 같은 기판 상에 존재할 수 있다. 이러한 배치는 광 방출 소자를 포함하는 어느 한 전기 회로에서 광 수신 소자를 포함하는 다른 전기 회로로 정보를 전달할 수 있도록 한다. 고 정도의 전기적인 분리가 두 회로 사이에 유지된다. 정보가 절연 갭을 광학적으로 가로질러 통과하기 때문에, 전송은 단 방향이다. 예를 들어, 광 방출 장치를 포함하는 회로의 동작을 수정할 수 없다. 이 특성은 예를 들어 마이크로프로세서나 논리 게이트를 사용하는 저전압 회로로 방출기를 구동할 수 있는 한편, 출력 광 수신 소자는 고전압 DC 또는 AC 부하 회로일 수 있기 때문에 유용하다. 광 분리는 또한 비교적 성능이 나쁜(hostile) 출력 회로에 의해 유발되는 입력 회로의 손상을 방지한다. 적당한 광 결합기 소자의 예는 2001년 8월 31에 출원되어 본 출원의 양수인과 동일한 양수인에게 양도된 미국특허출원 제09/944,717호에 기술되어 있다. 이 미국특허출원은 모든 목적으로 그 전체 내용이 참조로서 본 명세서에 통합된다.
도 9는 본 발명의 실시예의 기판을 형성할 수 있는 방법을 나타낸다. 이 실시예에서, 리드 프레임 구조물(10)(하나의 리드 프레임을 갖는 단독형 또는 다른 리드 프레임들을 구비한 배열형태)은 테이프 구조물(18)의 점착 면(adhesive)에 점착된다. 이 결합물(combination)은 그 후 몰드(mold)(102)의 공동(cavity)(104)에 위치된다. 그런 다음 몰딩 복합물(molding compound)(액체 형태 또는 반(semi) 액체 형태)이 도면부호 96으로 나타낸 리드 프레임 구조물(10) 아래의 몰딩 챔버로 도입되고, 리드 프레임 구조물(10)의 위쪽을 지나 간극(interstice)(25)을 채운다. 일단 몰딩 복합물이 응고하면, 테이프 구조물(38), 리드 프레임 구조물(10), 및 몰딩 복합물을 몰드(102)로부터 제거할 수 있다. 만약 도 5a에 도시된 것과 같은 기판을 형성하려면, 여분의 몰딩 복합물은 그것이 응고되기 전 또는 후에 테이프 구조물(38)에 대향하는 리드 프레임 구조물(10)의 측으로부터 제거될 수 있다. 테이프 구조물(38)은 그런 다음 형성된 기판으로부터 분리도리 수 있다. 테이프 구조물(38)과 접촉하고 있는 금속 면은 응고된 몰딩 복합물을 통해 노출된다. 이 프로세스는 "테이프 보조형 단면 몰딩 프로세스(tape-assisted single sided molding process)"의 일례일 수 있다.
다른 실시예에서는 몰드를 사용하는 대신에 몰딩 재료를 리드 프레임 구조물의 간극(interstice)에 스크린 인쇄할 수 있다. 예를 들어, 리드 프레임 구조물은 표면(또는 테이프) 위에 놓일 수 있다. 스퀴지(squegee) 또는 다른 장치를 몰딩 재료를 리드 프레임 구조물의 간극에 바르는 데 사용할 수 있다. 여분의 몰딩 복합물은 그 후에 원한다면 예를 들어 스퀴즈로 제거될 수 있다. 몰딩 재료는 응고할 수 있고 리드 프레임 구조물은 그 표면으로부터 분리될 수 있다. 사전에 표면에 접촉된 리드 프레임 구조물의 부분에는 몰딩 재료가 없을 것이고(free), EK라서 응고된 몰딩 재료를 통해 노출될 것이다. 또한, 여분의 몰딩 복합물을 제거하는 데 디정크(dejunk) 및 디플래시(deflash) 프로세스(이 기술분야에 공지됨)를 실행할 수 있다.
기판을 형성한 후, 반도체 패키지를 형성하는 나머지 프로세스는 땜납 분배(dispense), 땜납 볼 부착, 플립 칩(flip-chip) 다이 부착, 그 후 반도체 다이가 기판에 부착되도록 땜납 볼의 리플로잉(reflowing)을 포함할 수 있다.
리드 프레임에 반도체 다이를 탑재하기 전 또는 후에, 리드 프레임 구조물은 시험을 위해 리드들을 분리시키기 위해 부분적으로 절단될 수 있다. 예를 들어, 도 1을 참조하면, 소스 리드 14(a) - 14(e)와 게이트 리드(18)는리드 프레임들로 이루어지는 어레이 내의 단일 리드 프레임 구조물(10)의 일부일 수 있다. 처음에, 리드 프레임 구조물(10)은
각각의 리드 14(a) - 14(e), 18로부터 바깥쪽으로 연장되는 "타이 바(tie-bars)들"로 외부 프레임형 구성요소(outer frame-like element)를 통해 같이 기계적으로 연결될 수 있다. 기판이 형성된 후, 게이트 리드(18)에 대한 타이 바(도시하지 않음)는 게이트 리드(18)와 소스 리드 14(a) - 14(e)를 분리시키기 위해 절단될 수 있다. 기판은 그런 다음 다른 기판들과 분리되기 전에 전기적으로 시험될 수 있다.
만약 기판이 시험을 통과하면, 반도체 다이 패키지 어레이 내의 반도체 다이 패키지는 예를 들어 톱을 사용하는 싱귤레이션(singulation) 프로세스에서 서로 분리될 수 있다. 싱귤레이션 프로세스 다음에, 이 기술분야에 공지된 테이프 앤 릴(tape and reel) 프로세스가 올 수 있다. 유리하게는, 본 발명의 실시예에서 몰딩을 정돈(trim)하고 형성하는 압형(tooling) 전용의 형상 계수(form factor)는 요구되지 않는다.
본 발명의 실시예는 다른 많은 이점이 있다. 첫째, 전술한 바와 같이 본 발명의 실시예에서, 리드 프레임 구조물은 기판 내에 사용된다. 리드 프레임구조물은 값싸고 제조가 용이하다. 따라서 본 발명의 실시예에 따른 기판은 매우 값싸게 만들 수 있다. 예를 들어, 본 발명의 실시예에 따른 기판 제조비용은 세라믹 메탈라이즈드 기판(ceramic metallized substrate)의 제조비용에 비해 약 70% 정도 또는 그 이상 줄일 수 있다. 둘째, 본 발명의 실시예에 따른 기판은 몰딩 재료와 리드 프레임 구조물의 노출 구역 사이에 높은 콘트라스트를 가진다. 앞에서 더 상세하게 설명한 바와 같이, 이것은 결함이 더 적어지는 결과를 낳는다. 셋째, 본 발명의 실시예는 종래의 반도체 다이 패키지 및 기판보다 더 얇게 만들 수 있다. 본 발명의 실시예의 패키지 사이즈는 현재 상태의 패키지 기술보다 적어도 20% 감소될 줄일 수 있다. 예를 들어, 본 발명의 실시예에 따른 반도체 다이 패키지의 두께는 약 0.5 mm(또는 그 미만) 정도일 수 있다. 넷째, 본 발명의 실시예에서, 몰딩 프로세스는 기판을 구성하는 데 사용되고 반도체 다이를 완전히 캡슐화 하는데 사용되지 않기 때문에 독립적인 형상 계수이다. 다섯째, 본 발명의 실시예의 기판과 패키지는 공지된 "플립 칩(flip-chip)" 시술을 사용하여 탑재될 수 있다. 여섯째, 본 발명의 실시예에서는 패키지 리드와 다이 부착 면을 필요에 따라 주문 생산할 수 있도록(custoimize) 리드 프레임 구조물의 미세 구조(fine geometries)를 에칭할 수 있다. 일곱째, 본 발명의 실시예에 따른 기판은 기계적으로 매우 강성인데도 고도로 자동화된 장비에서 취급 가능할 정도로 충분히 탄력성(flexible)이 있다.
또한 본 발명의 실시예에서, 기판을 형성하기 위해 리드 프레임을 미리 몰딩(pre-molding)할 수 있으며, 그 후 이 기판을 (다이와) 조립하여 패키지를 형성할 수 있다. 유리하게는, 매우 가는 리드 프레임이 에칭 또는 스템핑(stamping)될 수 있다. 예를 들어 약 4밀리 두께의 구리 호일(copper foil)을 취하고, 그것을 원하는 패턴으로 펀칭 또는 에칭한 다음 약 6 내지 8 밀리 두께의 기판으로 몰딩할 수 있다. 형성된 기판은 종래의 조립 장비(예: 플립 칩 본더)로 용이하게 취급할 수 있다. 종래의 도금 프로세스와 비교하여, 본 발명의 실시예는 처리 시간을 감소시키고 제조의 용이함을 증가시킨다. 예를 들어, 구리는 4-8 미크론/분 도금한다. 4밀리 두께의 구리 선(trace)을 얻으려면 대개 30 내지 40분이 걸릴 것이다. 본 발명의 실시예는 미리 형성된 리드 프레임을 기판 형성에 사용할 수 있기 때문에, 제조하는 데 시간이 덜 걸린다.
본 명세서에 채용된 용어 및 표현은 설명을 위한 용어로 사용된 것이지 제한을 위한 용어로 사용된 것은 아니며, 그러한 용어 및 표현의 사용에서 도시되고 기술된 특징들 또는 그 일부에 대한 등가물의 배제를 의도한 것은 아니며, 청구 대상 발명의 범위 내에서 다양한 변경이 가능하다는 것을 알아야 한다. 또한, 본 발명의 범위를 벗어나지 않으면서 본 발명의 임의의 실시예의 어느 하나 이상의 특징은 본 발명의 임의의 다른 실시예의 어느 하나 이상의 특징과 결합될 수 있다. 예를 들어, 도 5b에 도시된 유형의 기판은 도 2 및 도 4에 도시된 실시예의 반도체 다이 패키지에 사용될 수 있음은 명백하다.

Claims (20)

  1. 다이 부착 면을 구비하는 다이 부착 영역과 리드 면을 구비하는 리드를 포함하는 리드 프레임 구조물과, 몰딩 재료를 포함하는 기판, 및
    상기 다이 부착 영역 상의 반도체 다이
    를 포함하며,
    상기 다이 부착 면 및 리드 면은 몰딩 재료를 통해 노출되어 있고,
    상기 반도체 다이는 상기 리드와 전기적으로 연결되어 있는
    반도체 다이 패키지.
  2. 제1항에 있어서,
    상기 반도체 다이는 상기 다이 부착 영역과 전기적으로 연결되어 있는 것을 특징으로 하는 반도체 다이 패키지.
  3. 제1항에 있어서,
    상기 몰딩 재료는 상기 리드 프레임 구조물의 두께와 대략 동일한 두께를 갖는 것을 특징으로 하는 반도체 다이 패키지
  4. 제1항에 있어서,
    상기 반도체 다이는, 상기 반도체 다이의 한 면에 소스 영역과 게이트 영역을, 그리고 상기 반도체 다이의 다른 면에 드레인 영역을 가지는 수직형 MOSFET를 포함하는 것을 특징으로 하는 반도체 다이 패키지.
  5. 제1항에 있어서,
    상기 반도체 다이는, 상기 반도체 다이의 한 면에 소스 영역과 게이트 영역을, 그리고 상기 반도체 다이의 다른 면에 드레인 영역을 가지는 수직형 MOSFET를 포함하며,
    상기 소스 영역과 상기 게이트 영역은 상기 기판 가까이에 있고, 상기 드레인 영역은 상기 기판에서 멀리 있는 것을 특징으로 하는 반도체 다이 패키지.
  6. 제1항에 있어서,
    상기 리드는 소스 리드이고, 상기 리드 면은 소스 리드 면이며,
    상기 리드 프레임 구조물은 게이트 리드 면을 구비하는 게이트 리드를 더 포함하며, 상기 게이트 리드 면은 상기 몰딩 재료로부터 노출되어 있는 것을 특징으로 하는 반도체 다이 패키지.
  7. 제6항에 있어서,
    상기 반도체 다이 패키지는 상기 게이트 및 상기 소스 리드 상에 땜납 구조물을 더 포함하는 것을 특징으로 하는 반도체 다이 패키지.
  8. 제1항에 있어서,
    상기 리드는 소스 리드이고, 상기 리드 면은 소스 리드 면이며,
    상기 리드 프레임 구조물은 게이트 리드 면을 구비하는 게이트 리드를 더 포함하고, 상기 게이트 리드 면은 상기 몰딩 재료로부터 노출되어 있으며,
    상기 반도체 다이는, 상기 반도체 다이의 한 면에 소스 영역과 게이트 영역을, 그리고 상기 반도체 다이의 다른 면에 드레인 영역을 가지는 수직형 MOSFET을 포함하며,
    상기 소스 영역은 상기 소스 리드와 전기적으로 연결되어 있고, 상기 게이트 영역은 상기 게이트 리드와 전기적으로 연결되어 있는 것을 특징으로 하는 반도체 다이 패키지.
  9. 제1항에 있어서,
    상기 리드는 소스 리드이고, 상기 리드 면은 소스 리드 면이며,
    상기 리드 프레임 구조물은 게이트 리드 면을 구비하는 게이트 리드를 더 포함하고, 상기 게이트 리드 면은 상기 몰딩 재료로부터 노출되어 있으며,
    상기 반도체 다이는, 상기 반도체 다이의 한 면에 소스 영역과 게이트 영역을, 그리고 상기 반도체 다이의 다른 면에 드레인 영역을 가지는 수직형 MOSFET을 포함하며,
    상기 소스 영역은 상기 소스 리드와 전기적으로 연결되어 있고, 상기 게이트 영역은 상기 게이트 리드와 전기적으로 연결되어 있으며,
    상기 몰딩 재료의 두께는 상기 리드 프레임 구조물의 두께와 대략 동일한 것을 특징으로 하는 반도체 다이 패키지.
  10. 제1항에 있어서,
    상기 다이 부착 면은, 상기 다이 부착 면에 대향하는 상기 리드 프레임 구조물의 표면의 면적보다 더 큰 면적을 갖는 것을 특징으로 하는 반도체 다이 패키지.
  11. 다이 부착 면과, 테이프 구조물이 부착되어 있는 리드 면을 구비하며, 상기 다이 부착 면과 게이트 리드가 상기 테이프 구조물 가까이에 있는 리드 프레임 구조물을 제공하는 단계,
    상기 테이프 구조물 반대쪽의 상기 리드 프레임 구조물 측에 몰딩 재료를 퇴적시키는 단계,
    상기 몰딩 재료를 응고시키는(solidifying) 단계, 및
    상기 리드 프레임 구조물로부터 상기 테이프 구조물 및 상기 응고된 몰딩 재료를 제거하여 상기 다이 부착 면과 상기 리드 면을 노출시키는 단계
    를 포함하는 반도체 다이 패키지 제조 방법.
  12. 제11항에 있어서,
    상기 리드 프레임 구조물은
    배열로 서로 결합된 복수의 리드 프레임 구조물 중 하나인 것을 특징으로 하는 반도체 다이 패키지 제조 방법.
  13. 제11항에 있어서,
    상기 반도체 다이 패키지 제조 방법은, 상기 퇴적 단계 후에, 잔류하는 몰딩 재료가 상기 리드 프레임 구조물의 두께와 동일한 두께를 갖도록 여분의 몰딩 재료를 제거하는 단계를 더 포함하는 것을 특징으로 하는 반도체 다이 패키지 제조 방법.
  14. 제11항에 있어서,
    상기 리드 프레임 구조물은 소스 리드와 게이트 리드를 구비하고,
    상기 반도체 다이 패키지 제조 방법은, 상기 소스 리드와 상기 게이트 리드를 전기적으로 분리시키기 위해 타이 바(tie bar)를 상기 소스 리드 또는 상기 게이트 리드로 절단하는 단계를 더 포함하는 것을 특징으로 하는 반도체 다이 패키지 제조 방법.
  15. 제11항에 있어서,
    상기 반도체 다이 패키지 제조 방법은, 반도체 다이를 상기 다이 부착 면에 부착하는 단계를 더 포함하며,
    상기 반도체 다이는 수직형 MOSFET을 포함하는 것을 특징으로 하는 반도체 다이 패키지 제조 방법.
  16. 다이 부착 면을 구비하는 다이 부착 영역과 리드 면을 구비하는 리드를 포함하는 리드 프레임 구조물, 및 몰딩 재료를 포함하되, 상기 다이 부착 면 및 리드 면은 몰딩 재료를 통해 노출되어 있는 기판을 형성하는 단계, 및
    반도체 다이를 상기 다이 부착 영역 및 다이 부착 면 상에 탑재하되, 탑재 후에 상기 반도체 다이가 상기 리드와 전기적으로 연결되도록 탑재하는 단계
    를 포함하는 반도체 다이 패키지 형성 방법.
  17. 제16항에 있어서,
    상기 반도체 다이는 수직형 전력 MOSFET를 포함하는 것을 특징으로 하는 반도체 다이 패키지 형성 방법.
  18. 제16항에 있어서,
    상기 기판을 형성하는 단계는 테이프 보조 단면 몰딩 프로세스(tape-assisted single sided molding process)를 사용하는 단계를 포함하는 것을 특징으로 하는 반도체 다이 패키지 형성 방법.
  19. 다이 부착 면을 구비하는 다이 부착 영역과 리드 면을 구비하는 리드를 포함하는 리드 프레임 구조물을 제공하는 단계, 및
    상기 리드 프레임 구조물 주위를 몰딩 재료로 몰딩하는 단계
    를 포함하며,
    상기 다이 부착 면과 상리 리드 면은 기판을 형성하도록 상기 몰딩 재료로부터 노출되는
    반도체 다이 패키지용 기판 형성 방법.
  20. 제19항에 있어서,
    상기 리드 프레임 구조물을 제공하는 단계는 리드 프레임 구조물을 형성하기 위해 리드 도전성 물질로 이루어지는 시트를 펀칭 또는 에칭하는 단계를 포함하는 반도체 다이 패키지용 기판 형성 방법.
KR1020057001655A 2002-08-30 2003-07-30 반도체 다이 패키지와 반도체 다이 패키지용 기판 그리고 이들의 형성 방법, 및 리드 프레임 구조물의 제조 방법 및 처리 방법 KR101037997B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/233,248 2002-08-30
US10/233,248 US7061077B2 (en) 2002-08-30 2002-08-30 Substrate based unmolded package including lead frame structure and semiconductor die

Publications (2)

Publication Number Publication Date
KR20050039833A true KR20050039833A (ko) 2005-04-29
KR101037997B1 KR101037997B1 (ko) 2011-05-30

Family

ID=31977195

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057001655A KR101037997B1 (ko) 2002-08-30 2003-07-30 반도체 다이 패키지와 반도체 다이 패키지용 기판 그리고 이들의 형성 방법, 및 리드 프레임 구조물의 제조 방법 및 처리 방법

Country Status (9)

Country Link
US (6) US7061077B2 (ko)
JP (2) JP4634146B2 (ko)
KR (1) KR101037997B1 (ko)
CN (2) CN1679162B (ko)
AU (1) AU2003257046A1 (ko)
DE (1) DE10393164T5 (ko)
MY (1) MY149851A (ko)
TW (2) TWI267176B (ko)
WO (1) WO2004021400A2 (ko)

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6753605B2 (en) 2000-12-04 2004-06-22 Fairchild Semiconductor Corporation Passivation scheme for bumped wafers
US6469384B2 (en) * 2001-02-01 2002-10-22 Fairchild Semiconductor Corporation Unmolded package for a semiconductor device
US7122884B2 (en) * 2002-04-16 2006-10-17 Fairchild Semiconductor Corporation Robust leaded molded packages and methods for forming the same
US7061077B2 (en) * 2002-08-30 2006-06-13 Fairchild Semiconductor Corporation Substrate based unmolded package including lead frame structure and semiconductor die
US7217594B2 (en) * 2003-02-11 2007-05-15 Fairchild Semiconductor Corporation Alternative flip chip in leaded molded package design and method for manufacture
US20060003483A1 (en) * 2003-07-07 2006-01-05 Wolff Larry L Optoelectronic packaging with embedded window
US6919625B2 (en) * 2003-07-10 2005-07-19 General Semiconductor, Inc. Surface mount multichip devices
TWI254437B (en) * 2003-12-31 2006-05-01 Advanced Semiconductor Eng Leadless package
US7196313B2 (en) * 2004-04-02 2007-03-27 Fairchild Semiconductor Corporation Surface mount multi-channel optocoupler
US7256479B2 (en) * 2005-01-13 2007-08-14 Fairchild Semiconductor Corporation Method to manufacture a universal footprint for a package with exposed chip
JP2006210777A (ja) * 2005-01-31 2006-08-10 Nec Electronics Corp 半導体装置
US7226821B2 (en) * 2005-06-24 2007-06-05 Cardiac Pacemakers, Inc. Flip chip die assembly using thin flexible substrates
CN101807533B (zh) * 2005-06-30 2016-03-09 费查尔德半导体有限公司 半导体管芯封装及其制作方法
US7285849B2 (en) * 2005-11-18 2007-10-23 Fairchild Semiconductor Corporation Semiconductor die package using leadframe and clip and method of manufacturing
US20090057852A1 (en) * 2007-08-27 2009-03-05 Madrid Ruben P Thermally enhanced thin semiconductor package
US7371616B2 (en) * 2006-01-05 2008-05-13 Fairchild Semiconductor Corporation Clipless and wireless semiconductor die package and method for making the same
US20070164428A1 (en) * 2006-01-18 2007-07-19 Alan Elbanhawy High power module with open frame package
US7868432B2 (en) * 2006-02-13 2011-01-11 Fairchild Semiconductor Corporation Multi-chip module for battery power control
US7768075B2 (en) * 2006-04-06 2010-08-03 Fairchild Semiconductor Corporation Semiconductor die packages using thin dies and metal substrates
US7618896B2 (en) * 2006-04-24 2009-11-17 Fairchild Semiconductor Corporation Semiconductor die package including multiple dies and a common node structure
US7656024B2 (en) * 2006-06-30 2010-02-02 Fairchild Semiconductor Corporation Chip module for complete power train
US7564124B2 (en) 2006-08-29 2009-07-21 Fairchild Semiconductor Corporation Semiconductor die package including stacked dice and heat sink structures
US7927923B2 (en) * 2006-09-25 2011-04-19 Micron Technology, Inc. Method and apparatus for directing molding compound flow and resulting semiconductor device packages
US7768105B2 (en) 2007-01-24 2010-08-03 Fairchild Semiconductor Corporation Pre-molded clip structure
US8106501B2 (en) * 2008-12-12 2012-01-31 Fairchild Semiconductor Corporation Semiconductor die package including low stress configuration
US7821116B2 (en) * 2007-02-05 2010-10-26 Fairchild Semiconductor Corporation Semiconductor die package including leadframe with die attach pad with folded edge
US8159828B2 (en) * 2007-02-23 2012-04-17 Alpha & Omega Semiconductor, Inc. Low profile flip chip power module and method of making
KR101391925B1 (ko) * 2007-02-28 2014-05-07 페어차일드코리아반도체 주식회사 반도체 패키지 및 이를 제조하기 위한 반도체 패키지 금형
KR101489325B1 (ko) * 2007-03-12 2015-02-06 페어차일드코리아반도체 주식회사 플립-칩 방식의 적층형 파워 모듈 및 그 파워 모듈의제조방법
US7659531B2 (en) * 2007-04-13 2010-02-09 Fairchild Semiconductor Corporation Optical coupler package
US7683463B2 (en) * 2007-04-19 2010-03-23 Fairchild Semiconductor Corporation Etched leadframe structure including recesses
US7902657B2 (en) * 2007-08-28 2011-03-08 Fairchild Semiconductor Corporation Self locking and aligning clip structure for semiconductor die package
US7737548B2 (en) 2007-08-29 2010-06-15 Fairchild Semiconductor Corporation Semiconductor die package including heat sinks
US20090057855A1 (en) * 2007-08-30 2009-03-05 Maria Clemens Quinones Semiconductor die package including stand off structures
US7768123B2 (en) * 2007-09-26 2010-08-03 Fairchild Semiconductor Corporation Stacked dual-die packages, methods of making, and systems incorporating said packages
US7727813B2 (en) 2007-11-26 2010-06-01 Infineon Technologies Ag Method for making a device including placing a semiconductor chip on a substrate
US7589338B2 (en) * 2007-11-30 2009-09-15 Fairchild Semiconductor Corporation Semiconductor die packages suitable for optoelectronic applications having clip attach structures for angled mounting of dice
US20090140266A1 (en) * 2007-11-30 2009-06-04 Yong Liu Package including oriented devices
KR20090062612A (ko) * 2007-12-13 2009-06-17 페어차일드코리아반도체 주식회사 멀티 칩 패키지
US7781872B2 (en) * 2007-12-19 2010-08-24 Fairchild Semiconductor Corporation Package with multiple dies
US7791084B2 (en) 2008-01-09 2010-09-07 Fairchild Semiconductor Corporation Package with overlapping devices
US8106406B2 (en) 2008-01-09 2012-01-31 Fairchild Semiconductor Corporation Die package including substrate with molded device
KR101463074B1 (ko) * 2008-01-10 2014-11-21 페어차일드코리아반도체 주식회사 리드리스 패키지
US7626249B2 (en) * 2008-01-10 2009-12-01 Fairchild Semiconductor Corporation Flex clip connector for semiconductor device
US20090194857A1 (en) * 2008-02-01 2009-08-06 Yong Liu Thin Compact Semiconductor Die Packages Suitable for Smart-Power Modules, Methods of Making the Same, and Systems Using the Same
US20090194856A1 (en) * 2008-02-06 2009-08-06 Gomez Jocel P Molded package assembly
KR101524545B1 (ko) * 2008-02-28 2015-06-01 페어차일드코리아반도체 주식회사 전력 소자 패키지 및 그 제조 방법
US8018054B2 (en) * 2008-03-12 2011-09-13 Fairchild Semiconductor Corporation Semiconductor die package including multiple semiconductor dice
US7768108B2 (en) * 2008-03-12 2010-08-03 Fairchild Semiconductor Corporation Semiconductor die package including embedded flip chip
US7893548B2 (en) * 2008-03-24 2011-02-22 Fairchild Semiconductor Corporation SiP substrate
KR101519062B1 (ko) * 2008-03-31 2015-05-11 페어차일드코리아반도체 주식회사 반도체 소자 패키지
US7935575B2 (en) * 2008-04-07 2011-05-03 Semiconductor Components Industries, Llc Method of forming a semiconductor package and structure therefor
US20090278241A1 (en) * 2008-05-08 2009-11-12 Yong Liu Semiconductor die package including die stacked on premolded substrate including die
US7855439B2 (en) * 2008-08-28 2010-12-21 Fairchild Semiconductor Corporation Molded ultra thin semiconductor die packages, systems using the same, and methods of making the same
US7829988B2 (en) * 2008-09-22 2010-11-09 Fairchild Semiconductor Corporation Stacking quad pre-molded component packages, systems using the same, and methods of making the same
US8314499B2 (en) * 2008-11-14 2012-11-20 Fairchild Semiconductor Corporation Flexible and stackable semiconductor die packages having thin patterned conductive layers
US8193618B2 (en) 2008-12-12 2012-06-05 Fairchild Semiconductor Corporation Semiconductor die package with clip interconnection
US7816784B2 (en) 2008-12-17 2010-10-19 Fairchild Semiconductor Corporation Power quad flat no-lead semiconductor die packages with isolated heat sink for high-voltage, high-power applications, systems using the same, and methods of making the same
US7973393B2 (en) 2009-02-04 2011-07-05 Fairchild Semiconductor Corporation Stacked micro optocouplers and methods of making the same
US8222718B2 (en) * 2009-02-05 2012-07-17 Fairchild Semiconductor Corporation Semiconductor die package and method for making the same
JP4985810B2 (ja) * 2010-03-23 2012-07-25 サンケン電気株式会社 半導体装置
US8655481B2 (en) * 2010-04-09 2014-02-18 Victor Shi-Yueh Sheu IMR (in-mold roller or in-mold release)/IMF (in-mold forming) making method using a digital printer printing and pre-forming technique
US8252631B1 (en) * 2011-04-28 2012-08-28 Freescale Semiconductor, Inc. Method and apparatus for integrated circuit packages using materials with low melting point
US8421204B2 (en) 2011-05-18 2013-04-16 Fairchild Semiconductor Corporation Embedded semiconductor power modules and packages
US20130082365A1 (en) 2011-10-03 2013-04-04 International Business Machines Corporation Interposer for ESD, EMI, and EMC
CN105977223B (zh) * 2012-03-01 2018-11-27 日月光半导体制造股份有限公司 不规则形状的封装结构及其制造方法
US9691745B2 (en) * 2013-06-26 2017-06-27 Taiwan Semiconductor Manufacturing Co., Ltd. Bonding structure for forming a package on package (PoP) structure and method for forming the same
US9252076B2 (en) 2013-08-07 2016-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US9252063B2 (en) * 2014-07-07 2016-02-02 Infineon Technologies Ag Extended contact area for leadframe strip testing
US20180261535A1 (en) * 2014-12-15 2018-09-13 Bridge Semiconductor Corp. Method of making wiring board with dual routing circuitries integrated with leadframe
DE102015215497B4 (de) 2015-08-13 2024-07-18 Audi Ag Brennstoffzellenstapel mit variabler Segmentierung sowie Brennstoffzellensystem und Fahrzeug mit einem solchen
US11393743B2 (en) * 2019-12-18 2022-07-19 Infineon Technologies Ag Semiconductor assembly with conductive frame for I/O standoff and thermal dissipation

Family Cites Families (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3982317A (en) * 1975-07-31 1976-09-28 Sprague Electric Company Method for continuous assembly and batch molding of transistor packages
US4789709A (en) * 1985-05-02 1988-12-06 Sumitomo Chemical Company, Limited Process for the production of heat resistant thermoplastic copolymer
NL8602091A (nl) * 1986-08-18 1988-03-16 Philips Nv Beeldopneeminrichting uitgevoerd met een vaste-stof beeldopnemer en een elektronische sluiter.
US5164218A (en) * 1989-05-12 1992-11-17 Nippon Soken, Inc. Semiconductor device and a method for producing the same
JPH03108744A (ja) * 1989-09-22 1991-05-08 Toshiba Corp 樹脂封止型半導体装置
US5172214A (en) 1991-02-06 1992-12-15 Motorola, Inc. Leadless semiconductor device and method for making the same
US5448450A (en) * 1991-08-15 1995-09-05 Staktek Corporation Lead-on-chip integrated circuit apparatus
US5307272A (en) * 1991-08-19 1994-04-26 The United States Of America As Represented By The United States Department Of Energy Minefield reconnaissance and detector system
JP3016658B2 (ja) * 1992-04-28 2000-03-06 ローム株式会社 リードフレーム並びに半導体装置およびその製法
JPH0732225B2 (ja) * 1992-10-14 1995-04-10 富士機工電子株式会社 リードフレームへのピン保持部の形成方法、およびダム部の形成方法
KR100280762B1 (ko) * 1992-11-03 2001-03-02 비센트 비.인그라시아 노출 후부를 갖는 열적 강화된 반도체 장치 및 그 제조방법
JP3254865B2 (ja) * 1993-12-17 2002-02-12 ソニー株式会社 カメラ装置
FR2721694B1 (fr) * 1994-06-22 1996-07-19 Snecma Refroidissement de l'injecteur de décollage d'une chambre de combustion à deux têtes.
JPH08250641A (ja) * 1995-03-09 1996-09-27 Fujitsu Ltd 半導体装置とその製造方法
US5789809A (en) 1995-08-22 1998-08-04 National Semiconductor Corporation Thermally enhanced micro-ball grid array package
JP3549294B2 (ja) * 1995-08-23 2004-08-04 新光電気工業株式会社 半導体装置及びその実装構造
US5765208A (en) * 1995-09-29 1998-06-09 Motorola, Inc. Method of speculatively executing store instructions prior to performing snoop operations
US5637916A (en) 1996-02-02 1997-06-10 National Semiconductor Corporation Carrier based IC packaging arrangement
US5847458A (en) * 1996-05-21 1998-12-08 Shinko Electric Industries Co., Ltd. Semiconductor package and device having heads coupled with insulating material
JPH09321173A (ja) * 1996-05-27 1997-12-12 Shinko Electric Ind Co Ltd 半導体装置用パッケージ及び半導体装置とそれらの製造方法
JPH09312355A (ja) 1996-05-21 1997-12-02 Shinko Electric Ind Co Ltd 半導体装置とその製造方法
KR19980044247A (ko) 1996-12-06 1998-09-05 황인길 반도체 패키지의 몰딩방법
KR100258852B1 (ko) 1996-12-19 2000-06-15 김영환 반도체 패키지의 제조 방법
US6545384B1 (en) * 1997-02-07 2003-04-08 Sri International Electroactive polymer devices
KR100214555B1 (ko) 1997-02-14 1999-08-02 구본준 반도체 패키지의 제조방법
JP2000049184A (ja) * 1998-05-27 2000-02-18 Hitachi Ltd 半導体装置およびその製造方法
US6249041B1 (en) * 1998-06-02 2001-06-19 Siliconix Incorporated IC chip package with directly connected leads
US6229200B1 (en) 1998-06-10 2001-05-08 Asat Limited Saw-singulated leadless plastic chip carrier
JP2000003988A (ja) * 1998-06-15 2000-01-07 Sony Corp リードフレームおよび半導体装置
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US6133634A (en) 1998-08-05 2000-10-17 Fairchild Semiconductor Corporation High performance flip chip package
JP2000138107A (ja) * 1998-11-04 2000-05-16 Mitsubishi Materials Corp 半導体サージ吸収素子
JP4260263B2 (ja) * 1999-01-28 2009-04-30 株式会社ルネサステクノロジ 半導体装置
JP3871486B2 (ja) * 1999-02-17 2007-01-24 株式会社ルネサステクノロジ 半導体装置
JP2000294580A (ja) 1999-04-12 2000-10-20 Nitto Denko Corp 半導体チップの樹脂封止方法及びリ−ドフレ−ム等貼着用粘着テ−プ
JP3686287B2 (ja) * 1999-07-14 2005-08-24 株式会社ルネサステクノロジ 半導体装置の製造方法
US6384487B1 (en) * 1999-12-06 2002-05-07 Micron Technology, Inc. Bow resistant plastic semiconductor package and method of fabrication
US6720642B1 (en) 1999-12-16 2004-04-13 Fairchild Semiconductor Corporation Flip chip in leaded molded package and method of manufacture thereof
JP3420153B2 (ja) * 2000-01-24 2003-06-23 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
DE10103428A1 (de) * 2000-02-23 2001-08-30 Basf Ag Stabilisatoren enthaltende UV-vernetzbare Schmelzhaftklebstoffe
US6384472B1 (en) * 2000-03-24 2002-05-07 Siliconware Precision Industries Co., Ltd Leadless image sensor package structure and method for making the same
US6624522B2 (en) * 2000-04-04 2003-09-23 International Rectifier Corporation Chip scale surface mounted device and process of manufacture
US6870254B1 (en) * 2000-04-13 2005-03-22 Fairchild Semiconductor Corporation Flip clip attach and copper clip attach on MOSFET device
US6355502B1 (en) 2000-04-25 2002-03-12 National Science Council Semiconductor package and method for making the same
US6661082B1 (en) 2000-07-19 2003-12-09 Fairchild Semiconductor Corporation Flip chip substrate design
US6545364B2 (en) * 2000-09-04 2003-04-08 Sanyo Electric Co., Ltd. Circuit device and method of manufacturing the same
JP3639515B2 (ja) * 2000-09-04 2005-04-20 三洋電機株式会社 Ｍｏｓｆｅｔの実装構造の製造方法
JP3745213B2 (ja) * 2000-09-27 2006-02-15 株式会社東芝 半導体装置及びその製造方法
TW458377U (en) * 2000-11-23 2001-10-01 Siliconware Precision Industries Co Ltd Sensor structure of quad flat package without external leads
US6753605B2 (en) 2000-12-04 2004-06-22 Fairchild Semiconductor Corporation Passivation scheme for bumped wafers
US6798044B2 (en) 2000-12-04 2004-09-28 Fairchild Semiconductor Corporation Flip chip in leaded molded package with two dies
KR20020045674A (ko) 2000-12-09 2002-06-20 윤종용 테이프를 이용한 듀얼 다이 패키지 제조 방법
US6864423B2 (en) * 2000-12-15 2005-03-08 Semiconductor Component Industries, L.L.C. Bump chip lead frame and package
JP2002203957A (ja) * 2000-12-28 2002-07-19 Rohm Co Ltd トランジスタ
JP2002217416A (ja) * 2001-01-16 2002-08-02 Hitachi Ltd 半導体装置
US6469384B2 (en) * 2001-02-01 2002-10-22 Fairchild Semiconductor Corporation Unmolded package for a semiconductor device
KR100704311B1 (ko) 2001-02-05 2007-04-05 삼성전자주식회사 내부리드 노출형 반도체 칩 패키지와 그 제조 방법
US6731002B2 (en) * 2001-05-04 2004-05-04 Ixys Corporation High frequency power device with a plastic molded package and direct bonded substrate
US6893901B2 (en) * 2001-05-14 2005-05-17 Fairchild Semiconductor Corporation Carrier with metal bumps for semiconductor die packages
US7057273B2 (en) * 2001-05-15 2006-06-06 Gem Services, Inc. Surface mount package
US6524886B2 (en) 2001-05-24 2003-02-25 Advanced Semiconductor Engineering Inc. Method of making leadless semiconductor package
US6679888B2 (en) * 2001-05-29 2004-01-20 Synthes Femur lever
US6633030B2 (en) 2001-08-31 2003-10-14 Fiarchild Semiconductor Surface mountable optocoupler package
US6461900B1 (en) * 2001-10-18 2002-10-08 Chartered Semiconductor Manufacturing Ltd. Method to form a self-aligned CMOS inverter using vertical device integration
US6630726B1 (en) * 2001-11-07 2003-10-07 Amkor Technology, Inc. Power semiconductor package with strap
US6737750B1 (en) 2001-12-07 2004-05-18 Amkor Technology, Inc. Structures for improving heat dissipation in stacked semiconductor packages
US6650015B2 (en) * 2002-02-05 2003-11-18 Siliconware Precision Industries Co., Ltd. Cavity-down ball grid array package with semiconductor chip solder ball
US7061077B2 (en) * 2002-08-30 2006-06-13 Fairchild Semiconductor Corporation Substrate based unmolded package including lead frame structure and semiconductor die
US6777800B2 (en) * 2002-09-30 2004-08-17 Fairchild Semiconductor Corporation Semiconductor die package including drain clip
US7196313B2 (en) 2004-04-02 2007-03-27 Fairchild Semiconductor Corporation Surface mount multi-channel optocoupler

Also Published As

Publication number Publication date
TW200539401A (en) 2005-12-01
JP2011018924A (ja) 2011-01-27
JP2005537664A (ja) 2005-12-08
US7504281B2 (en) 2009-03-17
US7790513B2 (en) 2010-09-07
US20040207052A1 (en) 2004-10-21
US20080213946A1 (en) 2008-09-04
KR101037997B1 (ko) 2011-05-30
US7439613B2 (en) 2008-10-21
CN1679162B (zh) 2010-06-02
US8541890B2 (en) 2013-09-24
TWI267176B (en) 2006-11-21
DE10393164T5 (de) 2005-08-18
WO2004021400A3 (en) 2004-06-17
AU2003257046A8 (en) 2004-03-19
CN101685811A (zh) 2010-03-31
CN1679162A (zh) 2005-10-05
US20060003492A1 (en) 2006-01-05
AU2003257046A1 (en) 2004-03-19
US20040041242A1 (en) 2004-03-04
US7061077B2 (en) 2006-06-13
TW200408084A (en) 2004-05-16
US20090130802A1 (en) 2009-05-21
MY149851A (en) 2013-10-31
WO2004021400A2 (en) 2004-03-11
US20060006550A1 (en) 2006-01-12
JP4634146B2 (ja) 2011-02-16
US7682877B2 (en) 2010-03-23
CN101685811B (zh) 2012-12-05
TWI266393B (en) 2006-11-11

Similar Documents

Publication Publication Date Title
KR101037997B1 (ko) 반도체 다이 패키지와 반도체 다이 패키지용 기판 그리고 이들의 형성 방법, 및 리드 프레임 구조물의 제조 방법 및 처리 방법
US7261596B2 (en) Shielded semiconductor device
US5311407A (en) Printed circuit based for mounted semiconductors and other electronic components
US6911353B2 (en) Semiconductor device and method of manufacturing same
US7154186B2 (en) Multi-flip chip on lead frame on over molded IC package and method of assembly
US6642609B1 (en) Leadframe for a semiconductor device having leads with land electrodes
US6921980B2 (en) Integrated semiconductor circuit including electronic component connected between different component connection portions
US7550322B2 (en) Manufacturing method for resin sealed semiconductor device
CN1571151A (zh) 双规引线框
US20040136123A1 (en) Circuit devices and method for manufacturing the same
KR19990083550A (ko) 수지밀봉형반도체장치및그제조방법,리드프레임
EP0582052A1 (en) Low profile overmolded semiconductor device and method for making the same
US20040124516A1 (en) Circuit device, circuit module, and method for manufacturing circuit device
US20060001816A1 (en) IPS-LCD device having optical compensation films
JP2006237503A (ja) 半導体装置およびその製造方法
JP2533011B2 (ja) 表面実装型半導体装置
JP2001127228A (ja) ターミナルランドフレーム及びその製造方法、並びに樹脂封止型半導体装置及びその製造方法
JP2001127196A (ja) ターミナルランドフレーム及びその製造方法、並びに樹脂封止型半導体装置及びその製造方法
JP2001127195A (ja) ターミナルランドフレーム及びその製造方法、並びに樹脂封止型半導体装置及びその製造方法
JPH0794651A (ja) 半導体装置の製造方法
JP2000260897A (ja) 半導体装置用キャリア基板及びその製造方法及び半導体装置の製造方法
JP2003273283A (ja) 半導体装置とその製造方法
JP2001127227A (ja) ターミナルランドフレーム及びその製造方法、並びに樹脂封止型半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140512

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150511

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180510

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190430

Year of fee payment: 9