JP2000138107A - 半導体サージ吸収素子 - Google Patents
半導体サージ吸収素子Info
- Publication number
- JP2000138107A JP2000138107A JP31306398A JP31306398A JP2000138107A JP 2000138107 A JP2000138107 A JP 2000138107A JP 31306398 A JP31306398 A JP 31306398A JP 31306398 A JP31306398 A JP 31306398A JP 2000138107 A JP2000138107 A JP 2000138107A
- Authority
- JP
- Japan
- Prior art keywords
- surge
- wire
- semiconductor
- current
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
Landscapes
- Thermistors And Varistors (AREA)
Abstract
(57)【要約】
【課題】 サージ吸収時にオープン状態で破壊すること
により続流の発生を防止した半導体サージ吸収素子を提
供する。 【解決手段】 サージ吸収回路が組み込まれたシリコン
チップ１と、シリコンチップ１を保持する銅製のリード
フレーム２とがＡｌ，Ａｕなどのワイヤ５で接続され、
エポキシ系、ポリイミド系樹脂などのモールド樹脂６で
モールドされて構成された半導体サージ吸収素子におい
て、ワイヤ５として、シリコンチップ１のサージ電流耐
量よりも小さいサージ電流耐量を有するものが用いら
れ、かつ、樹脂６にゴム膜７がコーティングされてい
る。
により続流の発生を防止した半導体サージ吸収素子を提
供する。 【解決手段】 サージ吸収回路が組み込まれたシリコン
チップ１と、シリコンチップ１を保持する銅製のリード
フレーム２とがＡｌ，Ａｕなどのワイヤ５で接続され、
エポキシ系、ポリイミド系樹脂などのモールド樹脂６で
モールドされて構成された半導体サージ吸収素子におい
て、ワイヤ５として、シリコンチップ１のサージ電流耐
量よりも小さいサージ電流耐量を有するものが用いら
れ、かつ、樹脂６にゴム膜７がコーティングされてい
る。
Description
【０００１】
【発明の属する技術分野】本発明は、電子機器の電子回
路に動作電圧以上のサージ電圧が印加された場合にその
サージ電圧を吸収して電子回路を保護するサージ吸収素
子に関する。
路に動作電圧以上のサージ電圧が印加された場合にその
サージ電圧を吸収して電子回路を保護するサージ吸収素
子に関する。
【０００２】
【従来の技術】従来、電子機器の電子回路に通じる電源
ライン或いは通信ラインを構成する線間に、電子回路に
対して並列に半導体型のサージ吸収素子を接続しておく
ことにより、線間にサージ吸収素子の動作電圧以上のサ
ージ電圧が印加された場合に、動作電圧以下でサージ電
圧を吸収して電子回路を保護する技術が広く採用されて
いる。
ライン或いは通信ラインを構成する線間に、電子回路に
対して並列に半導体型のサージ吸収素子を接続しておく
ことにより、線間にサージ吸収素子の動作電圧以上のサ
ージ電圧が印加された場合に、動作電圧以下でサージ電
圧を吸収して電子回路を保護する技術が広く採用されて
いる。
【０００３】このような半導体サージ吸収素子は、通
常、熱処理工程でシリコンなどにより半導体チップを作
製し、そのシリコンチップの下部電極をダイボンディン
グによりリードフレームに接合し、シリコンチップの上
部電極をワイヤボンディングによりリードフレームに接
続し、素子全体を樹脂でモールドすることにより製造さ
れる。なお、シリコンチップとリードフレームとを接続
するワイヤには、シリコンチップ自体のサージ電流耐量
のばらつきを考慮して、通常、シリコンチップのサージ
電流耐量よりも５０％以上高いサージ電流耐量を有する
ものが使用されるのが普通である。
常、熱処理工程でシリコンなどにより半導体チップを作
製し、そのシリコンチップの下部電極をダイボンディン
グによりリードフレームに接合し、シリコンチップの上
部電極をワイヤボンディングによりリードフレームに接
続し、素子全体を樹脂でモールドすることにより製造さ
れる。なお、シリコンチップとリードフレームとを接続
するワイヤには、シリコンチップ自体のサージ電流耐量
のばらつきを考慮して、通常、シリコンチップのサージ
電流耐量よりも５０％以上高いサージ電流耐量を有する
ものが使用されるのが普通である。
【０００４】
【発明が解決しようとする課題】しかし、サージ電流が
サージ吸収素子の許容電流以上であると、サージ吸収素
子内部のｐｎ接合でできる電子障壁の破壊によりサージ
吸収素子がショート（ＳＨＯＲＴ）状態となり、線間の
供給電源により続流が発生して機器の誤動作につながる
ことがある。
サージ吸収素子の許容電流以上であると、サージ吸収素
子内部のｐｎ接合でできる電子障壁の破壊によりサージ
吸収素子がショート（ＳＨＯＲＴ）状態となり、線間の
供給電源により続流が発生して機器の誤動作につながる
ことがある。
【０００５】そこで、線間にサージ吸収素子自体の許容
電流以下で切断するヒューズを入れることによってこの
問題を解決することが考えられるが、サージ吸収素子が
３端子品などともなれば部品点数の増加により電子回路
が大型化しコストアップを招きかねない。
電流以下で切断するヒューズを入れることによってこの
問題を解決することが考えられるが、サージ吸収素子が
３端子品などともなれば部品点数の増加により電子回路
が大型化しコストアップを招きかねない。
【０００６】本発明は、上記の事情に鑑み、サージ吸収
時に破壊によりオープン状態となることにより続流の発
生を防止した半導体サージ吸収素子を提供することを目
的とする。
時に破壊によりオープン状態となることにより続流の発
生を防止した半導体サージ吸収素子を提供することを目
的とする。
【０００７】
【課題を解決するための手段】上記の目的を達成する本
発明の半導体サージ吸収素子は、サージ吸収回路が組み
込まれた半導体チップとリードフレームとがワイヤで接
続され樹脂でモールドされてなる半導型サージ吸収素子
において、上記ワイヤが、上記半導体チップのサージ電
流耐量よりも小さいサージ電流耐量を有するものであ
り、かつ、上記樹脂にコーティングされたゴム膜を有す
ることを特徴とする。
発明の半導体サージ吸収素子は、サージ吸収回路が組み
込まれた半導体チップとリードフレームとがワイヤで接
続され樹脂でモールドされてなる半導型サージ吸収素子
において、上記ワイヤが、上記半導体チップのサージ電
流耐量よりも小さいサージ電流耐量を有するものであ
り、かつ、上記樹脂にコーティングされたゴム膜を有す
ることを特徴とする。
【０００８】
【発明の実施の形態】以下、本発明の実施形態について
説明する。
説明する。
【０００９】図１は、本発明の半導体サージ吸収素子の
一実施形態を示す概略構成図である。
一実施形態を示す概略構成図である。
【００１０】図１に示すように、この半導体サージ吸収
素子は、サージ吸収回路が組み込まれたシリコンチップ
１と、シリコンチップ１を保持する銅製のリードフレー
ム２とがＡｌ，Ａｕなどのワイヤ５で接続され、エポキ
シ系、ポリイミド系樹脂などのモールド樹脂６でモール
ドされて構成されている。この半導体サージ吸収素子で
は、ワイヤ５としてシリコンチップ１のサージ電流耐量
よりも小さいサージ電流耐量を有するものが用いられ、
かつ、樹脂６全体はゴム膜７によりコーティングされて
いる。
素子は、サージ吸収回路が組み込まれたシリコンチップ
１と、シリコンチップ１を保持する銅製のリードフレー
ム２とがＡｌ，Ａｕなどのワイヤ５で接続され、エポキ
シ系、ポリイミド系樹脂などのモールド樹脂６でモール
ドされて構成されている。この半導体サージ吸収素子で
は、ワイヤ５としてシリコンチップ１のサージ電流耐量
よりも小さいサージ電流耐量を有するものが用いられ、
かつ、樹脂６全体はゴム膜７によりコーティングされて
いる。
【００１１】この半導体サージ吸収素子は次のようにし
て組み立てられる。すなわち、シリコンプロセスを用い
てｐｎ接合を形成したサージ吸収回路を組み込んだシリ
コンチップ１（電圧制御型、電流制御型）に、Ａｌ，Ｎ
ｉ，Ａｇなどにより上部電極４および下部電極３を形成
する。次に、ダイボンディング、はんだ接合などにより
下部電極３を銅製リードフレーム２に接合し、ワイヤボ
ンディングにより上部電極４とリードフレーム２との間
をＡｌ、Ａｕなどのワイヤ５で接続する。次に、これら
シリコンチップ１、リードフレーム２、およびワイヤ５
をエポキシ系、ポリイミド系樹脂などのモールド樹脂６
により封止し、さらに、素子の外周全体をシリコーンゴ
ムなどのゴム膜７により１ｍｍ以上の厚みでコーティン
グする。
て組み立てられる。すなわち、シリコンプロセスを用い
てｐｎ接合を形成したサージ吸収回路を組み込んだシリ
コンチップ１（電圧制御型、電流制御型）に、Ａｌ，Ｎ
ｉ，Ａｇなどにより上部電極４および下部電極３を形成
する。次に、ダイボンディング、はんだ接合などにより
下部電極３を銅製リードフレーム２に接合し、ワイヤボ
ンディングにより上部電極４とリードフレーム２との間
をＡｌ、Ａｕなどのワイヤ５で接続する。次に、これら
シリコンチップ１、リードフレーム２、およびワイヤ５
をエポキシ系、ポリイミド系樹脂などのモールド樹脂６
により封止し、さらに、素子の外周全体をシリコーンゴ
ムなどのゴム膜７により１ｍｍ以上の厚みでコーティン
グする。
【００１２】本実施形態の半導体サージ吸収素子は、上
記のように、シリコンチップ１のサージ電流耐量よりも
小さいサージ電流耐量を有するワイヤ５を用いてシリコ
ンチップ１とリードフレーム２とを電気的に接続するこ
とにより半導体サージ吸収素子自体にヒューズの機能を
持たせている。こうすることにより、半導体サージ吸収
素子自体の許容電流を越えるサージ電流が侵入してきた
場合に、ワイヤ５が電流により溶断することによってワ
イヤ５がヒューズの機能を果たし破壊モードはオープン
（ＯＰＥＮ）状態となる。
記のように、シリコンチップ１のサージ電流耐量よりも
小さいサージ電流耐量を有するワイヤ５を用いてシリコ
ンチップ１とリードフレーム２とを電気的に接続するこ
とにより半導体サージ吸収素子自体にヒューズの機能を
持たせている。こうすることにより、半導体サージ吸収
素子自体の許容電流を越えるサージ電流が侵入してきた
場合に、ワイヤ５が電流により溶断することによってワ
イヤ５がヒューズの機能を果たし破壊モードはオープン
（ＯＰＥＮ）状態となる。
【００１３】この半導体サージ吸収素子において、仮
に、素子の外周にゴム膜６のコーティングが施されてい
ないとすると、組立工程における樹脂モールディングに
よりシリコンチップ１とワイヤ５が樹脂６で完全に密閉
されているため、ワイヤ５がサージ電流により溶断する
際に溶断部分より発生するガスの圧力で樹脂６が破裂し
て飛散することがあり、そのため、電子回路内の他の部
品に損傷を与える可能性がある。そこで、本実施形態で
は、樹脂モールドの部分の飛散を防止するために、半導
体サージ吸収素子の樹脂モールドの外周全体をゴム膜６
でコーティングしている。
に、素子の外周にゴム膜６のコーティングが施されてい
ないとすると、組立工程における樹脂モールディングに
よりシリコンチップ１とワイヤ５が樹脂６で完全に密閉
されているため、ワイヤ５がサージ電流により溶断する
際に溶断部分より発生するガスの圧力で樹脂６が破裂し
て飛散することがあり、そのため、電子回路内の他の部
品に損傷を与える可能性がある。そこで、本実施形態で
は、樹脂モールドの部分の飛散を防止するために、半導
体サージ吸収素子の樹脂モールドの外周全体をゴム膜６
でコーティングしている。
【００１４】なお、ボンディング用のワイヤ５として
は、Ａｌ，Ａｕ，Ｃｕなどを用いることができるが、ワ
イヤ径を小さくしても高いサージ電流耐量を持たせるこ
とのできるＡｌワイヤを用いることが好ましい。
は、Ａｌ，Ａｕ，Ｃｕなどを用いることができるが、ワ
イヤ径を小さくしても高いサージ電流耐量を持たせるこ
とのできるＡｌワイヤを用いることが好ましい。
【００１５】また、保護用のゴム膜７としては、シリコ
ーンゴム、天然ゴム、ウレタンゴム、アクリルゴムなど
を用いることができるが、加工しやすく薄膜でも耐久力
が高いシリコーンゴムを用いることが好ましい。
ーンゴム、天然ゴム、ウレタンゴム、アクリルゴムなど
を用いることができるが、加工しやすく薄膜でも耐久力
が高いシリコーンゴムを用いることが好ましい。
【００１６】
【実施例】以下、本発明の実施例について説明する。
【００１７】図１を参照して説明した本実施形態の半導
体サージ吸収素子の組立工程に従って、表１に示す４種
類のＡｌワイヤを用いてワイヤボンディングを行い、エ
ポキシ系モールド樹脂を用いてモールディングを行った
後、１ｍｍの厚みのシリコーンゴム膜でコーティングし
た。なお、シリコンチップのサージ電流耐量は１０／１
０００μｓのサージ電流で２００Ａのものを使用した。
体サージ吸収素子の組立工程に従って、表１に示す４種
類のＡｌワイヤを用いてワイヤボンディングを行い、エ
ポキシ系モールド樹脂を用いてモールディングを行った
後、１ｍｍの厚みのシリコーンゴム膜でコーティングし
た。なお、シリコンチップのサージ電流耐量は１０／１
０００μｓのサージ電流で２００Ａのものを使用した。
【００１８】このようにして作製した、ワイヤ径を異に
する４種類の半導体サージ吸収素子それぞれについて、
１０／１０００μｓのサージ電流を徐々に増加させなが
ら印加して電流耐量と破壊モードを調べた。
する４種類の半導体サージ吸収素子それぞれについて、
１０／１０００μｓのサージ電流を徐々に増加させなが
ら印加して電流耐量と破壊モードを調べた。
【００１９】Ａｌワイヤの径、Ａｌワイヤのサージ電流
耐量、組立後の素子の電流耐量、および、破壊モードを
表１に示す。
耐量、組立後の素子の電流耐量、および、破壊モードを
表１に示す。
【００２０】
【表１】
【００２１】なお、使用したＡｌワイヤの物性値は、純
度９９．９９％、抵抗率２．７４μΩ・ｃｍであった。
電流サージとしては、１０／１０００μｓ（ピーク値１
０μｓ、半値幅１０００μｓ）の電流波形であるものを
印加した。Ａｌワイヤ径の増加とともに溶断が発生する
電流値が上昇する。
度９９．９９％、抵抗率２．７４μΩ・ｃｍであった。
電流サージとしては、１０／１０００μｓ（ピーク値１
０μｓ、半値幅１０００μｓ）の電流波形であるものを
印加した。Ａｌワイヤ径の増加とともに溶断が発生する
電流値が上昇する。
【００２２】表１より、Ａｌワイヤのサージ電流耐量が
シリコンチップの電流耐量（２００Ａ）よりも小さい実
施例１〜実施例３の場合は、素子が破壊するよりも前に
Ａｌワイヤが溶断して破壊モードはＯＰＥＮ状態となっ
た。また、Ａｌワイヤのサージ電流耐量がシリコンチッ
プの電流耐量よりも大きい比較例の場合は、シリコンチ
ップ内のｐｎ接合が破壊されてＳＨＯＲＴ破壊となっ
た。
シリコンチップの電流耐量（２００Ａ）よりも小さい実
施例１〜実施例３の場合は、素子が破壊するよりも前に
Ａｌワイヤが溶断して破壊モードはＯＰＥＮ状態となっ
た。また、Ａｌワイヤのサージ電流耐量がシリコンチッ
プの電流耐量よりも大きい比較例の場合は、シリコンチ
ップ内のｐｎ接合が破壊されてＳＨＯＲＴ破壊となっ
た。
【００２３】なお、本実施例の半導体サージ吸収素子で
は、素子全体にシリコーンゴム膜をコーティングしてあ
るため、ワイヤが溶断して素子が破壊するときに樹脂が
破裂して飛散するようなことはなかった。
は、素子全体にシリコーンゴム膜をコーティングしてあ
るため、ワイヤが溶断して素子が破壊するときに樹脂が
破裂して飛散するようなことはなかった。
【００２４】
【発明の効果】以上説明したように、本発明の半導体サ
ージ吸収素子によれば、ワイヤのサージ電流耐量をシリ
コンチップのサージ電流耐量よりも小さくしたことによ
り、半導体サージ吸収素子のサージ吸収時にＯＰＥＮ状
態に破壊され、続流の発生が防止される。また、素子全
体をゴム膜でコーティングしたことにより素子がサージ
破壊した時の樹脂の飛散が防止される。
ージ吸収素子によれば、ワイヤのサージ電流耐量をシリ
コンチップのサージ電流耐量よりも小さくしたことによ
り、半導体サージ吸収素子のサージ吸収時にＯＰＥＮ状
態に破壊され、続流の発生が防止される。また、素子全
体をゴム膜でコーティングしたことにより素子がサージ
破壊した時の樹脂の飛散が防止される。
【図１】本発明の半導体サージ吸収素子の一実施形態を
示す概略構成図である。
示す概略構成図である。
１ シリコンチップ ２ リードフレーム ３ 下部電極 ４ 上部電極 ５ ワイヤ ６ モールド樹脂 ７ ゴム膜
Claims (1)
- 【請求項１】 サージ吸収回路が組み込まれた半導体チ
ップとリードフレームとがワイヤで接続され樹脂でモー
ルドされてなる半導型サージ吸収素子において、 前記ワイヤが、前記半導体チップのサージ電流耐量より
も小さいサージ電流耐量を有するものであり、かつ、 前記樹脂にコーティングされたゴム膜を有することを特
徴とする半導体サージ吸収素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31306398A JP2000138107A (ja) | 1998-11-04 | 1998-11-04 | 半導体サージ吸収素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31306398A JP2000138107A (ja) | 1998-11-04 | 1998-11-04 | 半導体サージ吸収素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000138107A true JP2000138107A (ja) | 2000-05-16 |
Family
ID=18036774
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31306398A Pending JP2000138107A (ja) | 1998-11-04 | 1998-11-04 | 半導体サージ吸収素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000138107A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8541890B2 (en) * | 2002-08-30 | 2013-09-24 | Fairchild Semiconductor Corporation | Substrate based unmolded package |
| DE102019201158A1 (de) | 2018-03-27 | 2019-10-02 | Mitsubishi Electric Corporation | Halbleiterbaugruppe |
-
1998
- 1998-11-04 JP JP31306398A patent/JP2000138107A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8541890B2 (en) * | 2002-08-30 | 2013-09-24 | Fairchild Semiconductor Corporation | Substrate based unmolded package |
| DE102019201158A1 (de) | 2018-03-27 | 2019-10-02 | Mitsubishi Electric Corporation | Halbleiterbaugruppe |
| US10593605B2 (en) | 2018-03-27 | 2020-03-17 | Mitsubishi Electric Corporation | Semiconductor package |
| DE102019201158B4 (de) | 2018-03-27 | 2022-01-27 | Mitsubishi Electric Corporation | Halbleiterbaugruppe |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0312781B2 (ja) | ||
| CN1630073A (zh) | 芯片球栅阵列封装结构 | |
| JPH08242046A (ja) | 温度ヒューズ付き半導体装置の構造 | |
| US6365433B1 (en) | Semiconductor device and manufacturing method thereof | |
| US8896108B2 (en) | Semiconductor device with parasitic bipolar transistor | |
| KR19980041849A (ko) | 정전방전 보호기능을 갖는 리드 프레임과 그의 제조방법 및 패키지화된 반도체 장치와,정전방전 보호장치를 형성하는 방법 및정전방전 보호장치를 리드 프레임에 있는 다수의 리드에 부착하는 방법 | |
| JP3989417B2 (ja) | 電源用デバイス | |
| EP0601809A1 (en) | Telecommunication equipment protector | |
| JP2000138107A (ja) | 半導体サージ吸収素子 | |
| JPS61236130A (ja) | 半導体装置 | |
| JP3848350B2 (ja) | 半導体装置 | |
| US6078092A (en) | Resettable fuse integrated circuit package | |
| CN210778581U (zh) | 一种高可靠性的瞬态电压抑制二极管 | |
| CN2237280Y (zh) | 轴向塑封双向触发二极管 | |
| JP2004253422A (ja) | 半導体装置 | |
| JPH07312404A (ja) | 樹脂封止型半導体装置 | |
| CN217468412U (zh) | 抗应力轴向二极管 | |
| JPH06295971A (ja) | 半導体装置及びそのリードフレーム | |
| CN220775393U (zh) | 基于开路失效模式的保护芯片的结构与电子设备 | |
| US10847449B2 (en) | Lead frame with selective patterned plating | |
| JP4219502B2 (ja) | 抵抗体付きヒュ−ズ | |
| GB2452594A (en) | High voltage semiconductor device package for an aircraft ignition circuit | |
| JP2007042702A (ja) | 半導体装置 | |
| JPH0870066A (ja) | 半導体装置 | |
| JP3145892B2 (ja) | 樹脂封止型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20021015 |