KR20040027326A - 배선 기판 - Google Patents

배선 기판 Download PDF

Info

Publication number
KR20040027326A
KR20040027326A KR1020030062975A KR20030062975A KR20040027326A KR 20040027326 A KR20040027326 A KR 20040027326A KR 1020030062975 A KR1020030062975 A KR 1020030062975A KR 20030062975 A KR20030062975 A KR 20030062975A KR 20040027326 A KR20040027326 A KR 20040027326A
Authority
KR
South Korea
Prior art keywords
core layer
wiring
wiring board
thermal expansion
carbon fiber
Prior art date
Application number
KR1020030062975A
Other languages
English (en)
Other versions
KR100932457B1 (ko
Inventor
다니모토아키
하야시노부유키
아베도모유키
다카하시야스히토
사에키요시야스
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20040027326A publication Critical patent/KR20040027326A/ko
Application granted granted Critical
Publication of KR100932457B1 publication Critical patent/KR100932457B1/ko

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4608Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203Fillers and particles
    • H05K2201/0206Materials
    • H05K2201/0209Inorganic, non-metallic particles
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0275Fibers and reinforcement materials
    • H05K2201/0281Conductive fibers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/032Materials
    • H05K2201/0323Carbon
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06Thermal details
    • H05K2201/068Thermal details wherein the coefficient of thermal expansion is important
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00Stock material or miscellaneous articles
    • Y10S428/901Printed circuit
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

본 발명은 적절한 저열팽창율화를 도모할 수 있는 배선 기판을 제공하는 것이다.
본 발명의 배선 기판(X)은, 카본 파이버재(11a), 및, 무기 필러를 함유하는 수지 조성물로 되는 코어층(10)과, 코어층 상에 형성된 절연층(21) 및 이 절연층 상에 설치된 배선 패턴(22)을 포함하는 적층 배선부(20)와, 코어층(10) 내를 두께 방향으로 뻗고 또 적층 배선부(20)에서의 배선 패턴(22)과 전기적으로 접속되어 있는 도전부(30)를 구비하고 있다.

Description

배선 기판{WIRING SUBSTRATE}
본 발명은 반도체 칩 실장 기판, 마더 보드, 프로브 카드용 기판 등에 적용할 수 있는 배선 기판에 관한 것이다.
근년, 전자 기기에 대한 고성능화 및 소형화 등의 요구에 수반하여, 전자 기기에 조립되는 전자 부품의 고밀도 실장화가 급속히 진행되고 있다. 그러한 고밀도 실장화에 대응하기 위하여, 반도체 칩에 대해서는 베어 칩의 상태로 배선 기판에 면실장되는 즉 플립칩 실장되는 경우가 많다. 반도체 칩을 탑재하기 위한 배선 기판에 대해서는 반도체 칩의 다핀화에 수반하여, 배선의 고밀도화를 달성하는데 적합한 다층 배선 기판이 채용되는 경향이 있다. 이러한 반도체 칩 및 다층 배선 기판에 의한 실장 구조를 갖는 반도체 패키지는 소정의 전자 회로의 일부를 구성하기 위하여, 더욱 마더 보드에 실장된다. 마더 보드에 대해서도, 배선의 고밀도화를 달성하는데 적합한 다층 배선 기판이 채용되는 경우가 있다. 한편, 복수의 반도체 소자가 조립된 반도체 웨이퍼나 단일의 반도체 칩을 검사할 때에 이 웨이퍼나 칩이 탑재되는 프로브 카드의 기판에도, 소자나 칩의 다핀화에 따라 다층 배선 기판이 채용되고 있다.
 플립 칩 실장에서는 일반적으로, 배선 기판과 이것에 탑재된 반도체 칩 사이의 극간에 대해서 언더필제가 충전된다. 언더필제가 충전되지 않은 상태에서는 배선 기판 및 반도체 칩에서의 면내 방향의 열팽창율의 차에 기인하여, 배선 기판 및 반도체 칩 사이의 전기적 접속의 신뢰성은 낮은 경우가 많다. 일반적인 반도체 재료에 의한 반도체 칩에서의 면내 방향의 열팽창율은 약 3.5ppm/℃ 이고, 코어 기판으로서 유리 에폭시 기판을 채용하는 일반적인 배선 기판에서의 면내 방향의 열팽창율은 12~20ppm/℃로서, 양자의 열팽창율의 차는 비교적 크다. 그 때문에, 환경 온도의 변화에 의해, 혹은 환경 온도의 변화를 거침으로써, 배선 기판과 반도체 칩 사이에서의 전기적 접속부에는 응력이 발생하기 쉽다. 전기적 접속부에서 소정 이상의 응력이 발생하면, 당해 접속부에서의 반도체 칩의 범프와 배선 기판의 전극 패드와의 계면 등에서, 크랙이나 박리가 발생하기 쉬워진다. 플립 칩 실장에서의 반도체 칩과 배선 기판 사이에 충전되는 언더필제는 전기적 접속부에서 발생하는 이러한 응력을 완화하는 기능을 한다. 이 응력 완화 기능에 의해, 전기적 접속부에서의 크랙이나 박리가 억제되어, 플립 칩 실장에서의 접속 신뢰성의 확보가 도모된다.
그러나, 대형의 반도체 칩을 배선 기판에 실장하는 경우에는, 언더 필제의 응력 완화 기능만으로는 충분한 접속 신뢰성을 확보할 수 없는 경우가 많다. 반도체 칩 및 배선 기판의 열팽창율의 차에 기인하는 양자의 열팽창차의 절대량은 칩이 대형일수록 커지기 때문이다. 열팽창차가 클수록, 전기적 접속부에서 발생하는 응력도 커진다. 이러한 불편은 반도체 웨이퍼나 비교적 대형의 반도체 칩의 제반 기능을 검사할 때에, 이들을 프로브 카드에 탑재한 상태에서도 생길 수 있다.
배선 기판 및 반도체 칩에서의 면내 방향의 열팽창율 차에 기인하는 상술의 불편을 해소 내지 경감하기 위한 방법의 하나로써, 열팽창율이 작은 배선 기판을 채용하는 것이 생각된다. 열팽창율이 작은 배선 기판으로는, 종래부터, 저열팽창율의 금속재료를 코어 기판으로서 채용하는 배선 기판이 알려져 있다. 금속 코어 기판을 구성하는 금속재료로는 일반적으로, 알루미늄, 동, 규소강, 니켈-철 합금, CIC(동/인버/동의 적층 구조를 갖는 클래드재) 등이 채용된다. 금속 코어 기판을 갖는 배선 기판에 대해서는, 예를 들어 특허 문헌 1이나 특허 문헌 2에 개시되어 있다. 그러나, 금속재료는 비중이 상당한 정도로 크기 때문에, 얻어지는 배선 기판의 중량이 크게 되어, 금속 코어 기판을 채용하는 것은 바람직하지 않는 경우가 있다. 또한, 금속 코어 기판은 미세한 공정에 의한 가공성이 떨어지고, 예를 들어, 구멍 가공이나 박판화가 곤란한 경우가 많다.
한편, 배선 기판의 열팽창율을 저감하는 방법으로서, 탄소 섬유 재료를 이용하는 기술이 알려져 있다. 탄소 섬유의 열팽창율은 일반적으로, -5~3ppm/℃정도이다. 예를 들어, 특허 문헌 3에는, 기재인 탄소 섬유 시트를 함유하는 절연층과 동배선이 교대로 적층된 다층 배선 구조를 갖는 배선 기판이 개시되어 있다. 특허 문헌 4에는, 기재로서 탄소 섬유 시트를 함유하는 코어 기판의 양면에, 유리 섬유를 함유하는 프리프레그에 의한 절연층과 동배선이 적층된 다층 배선 구조를 갖는 배선 기판이 개시되어 있다. 특허 문헌 5에는, 탄소 섬유 시트를 함유하는 코어기판의 양면에, 유리 섬유를 함유하지 않는 프리프레그에 의한 절연층과 동배선의 적층 구조를 갖는 배선 기판이 개시되어 있다. 탄소 섬유의 열팽창율이 상당한 정도로 작기 때문에, 기재로서 탄소 섬유 시트를 함유하는 절연층이나 기판에서의 면내 방향의 열팽창율은 상당한 정도로 작고, 따라서, 이들을 포함하여 구성되는 배선 기판에서의 면내 방향의 열팽창율은 상당한 정도로 작아질 수 있다.
특허 문헌 1
특개평 11-112145호 공보
특허 문헌 2
특개 2000-138453호 공보
특허 문헌 3
특개소 60-140898호 공보
특허 문헌 4
특개평 11-40902호 공보
특허 문헌 5
특개 2001-332828호 공보
그러나, 기재로서 탄소 섬유 시트를 채용하는 종래의 기술에서는, 절연층이나 코어 기판의 두께 방향의 열팽창율은 절연층이나 코어 기판이 탄소 섬유 시트를 함유하지 않는 경우보다도 커지는 경향이 있다. 특히, 면내 방향의 열팽창율을 10ppm/℃ 이하로 억제하기 위하여 비교적 고함유율로 탄소 섬유 시트를 함유하는코어 기판에서는, 두께 방향의 열팽창율의 증대는 현저한 경우가 많다. 이러한 현상이 생하는 것은 탄소 섬유 시트와 이것을 포용하는 수지 사이의 열팽창율 차가 과대하기 때문인 것으로 생각된다. 탄소 섬유 시트를 포용하여 이것에 접합하는 수지는, 본래는 비교적 큰 열팽창율을 가지지만, 열팽창율의 매우 작은 탄소 섬유 시트에 의해서 면내 방향의 열팽창에 대해서는 엄격하게 억제된다. 그 때문에, 열팽창시에서는 당해 수지와 탄소 섬유 시트 사이의 과대한 열팽창율 차에 기인하여, 기판 내에는 허용 가능한 상한을 초과하는 응력이 발생하고, 그 결과, 이 초과 응력을 해방하기 위해서 기판 두께 방향으로 수지가 한층 팽창하는 것으로 생각된다.
배선 기판이 구비하는 코어 기판의 두께 방향의 열팽창율이 크면, 이 코어 기판을 두께 방향으로 관통하는 스루홀 비어가 형성되어 있는 경우에는, 당해 스루홀 비어에 대해서 그 신장 방향으로 비교적 큰 응력이 작용한다. 그 결과, 당해 스루홀 비어가 단선하는 경우가 있다. 이와 같이, 절연층이나 코어 기판의 기재로서 탄소 섬유 재료를 이용하는 종래의 배선 기판에서는, 스루홀 비어의 단선을 충분히 억제하면서 적절히 저열팽창율화를 도모하는 것은 곤란성이 있다.
본 발명은 이러한 사정하에 도출된 것으로, 적절히 저열팽창율화를 도모할 수 있는 배선 기판을 제공하는 것을 목적으로 한다.
도 1은 본 발명에 의한 다층 배선 기판의 부분 단면도.
도 2는 도 1에서 나타내는 다층 배선 기판의 제조 공정의 일부를 나타내는 도면.
도 3은 도 2에 계속되는 공정을 나타내는 도면.
도 4는 도 3에 계속되는 공정을 나타내는 도면.
도 5는 도 4에 계속되는 공정을 나타내는 도면.
부호의 설명
X    다층 배선 기판
10    코어 기판
11    CFRP부
11'   CFRP판
11a   카본 파이버재
11b   수지 조성물
12   절연 수지부
20   빌드업부
21   절연층
22   배선 패턴
23   비어
30   스루홀 비어
31   스루홀
본 발명의 제1 측면에 의하면 배선 기판이 제공된다. 이 배선 기판은 카본 파이버재 및, 무기 필러를 함유하는 수지 조성물로 되는 코어층과, 코어층 상에 형성된 절연층 및 당해 절연층 상에 설치된 배선 패턴을 포함하는 적층 배선부와, 코어층 내를 두께 방향으로 뻗고, 또한, 적층 배선부에서의 배선 패턴과 전기적으로 접속되어 있는 도전부를 구비하는 것을 특징으로 한다.
이러한 구성의 배선 기판에서는 적절히 저열팽창율화를 도모할 수 있다. 구체적으로는 코어층의 두께 방향으로 뻗는 스루홀 비어 등의 도전부의 단선을 억제하면서, 배선 기판에서의 면내 방향의 열팽창율을 충분히 작게 설정할 수 있다.
본 발명의 제1 측면에 관한 배선 기판의 코어층은 카본 파이버재를 기재로서 함유한다. 카본 파이버재의 예로는, 카본 파이버를 묶은 카본 파이버 실로 구성되는 카본 파이버 메쉬, 카본 파이버 실로부터 짠 카본 파이버 크로스, 혹은 카본 파이버 실로 구성되는 카본 파이버 부직포이다. 카본 파이버재는 일반적으로, -5~3ppm/℃(25℃) 정도의 낮은 열팽창율을 나타낸다. 본 발명의 제1 측면에서는 이들과 같은 카본 파이버재가 코어층의 내부에서, 당해 코어층의 면내 방향으로 뻗어 있다. 그 때문에, 코어층의 면내 방향에서의 열팽창율은 작다. 배선 기판 전체에서의 면내 방향의 열팽창율은 코어층의 열팽창율에 강하게 의존하기 위해, 코어층에서의 카본 파이버재의 함유율을 조절함으로써, 배선 기판에서의 면내 방향의 열팽창율을 반도체 칩의 그것에 근사치로 설정할 수도 있다.
한편, 본 발명의 제1 측면에 관한 배선 기판의 코어층에서, 카본 파이버재를 포용하고 있는 것은 무기 필러를 함유하는 수지 조성물이다. 이 무기 필러는 수지 조성물에 분산되어, 이 수지 조성물의 열팽창율에 대해서, 기판의 면내 방향에서도 두께 방향에서도 등방적으로 저감하는 기능을 나타낸다. 수지 조성물에서의 면내 방향의 열팽창율이 저감되어 있으므로, 수지 조성물과 카본 파이버재의 면내 방향의 열팽창율 차는, 수지만이 카본 파이버재를 포용하는 상술의 종래의 구성에서의 수지와 카본 파이버재의 면내 방향의 열팽창율 차보다도 작다. 따라서, 환경 온도의 변화에 의해 혹은 환경 온도의 변화를 거침으로서 발생하는, 이 열팽창율 차에 기인하여 코어층의 두께 방향으로 수지 조성물이 팽창하려고 하는 작용은, 즉, 수지 조성물에서 두께 방향으로 발생하는 열응력은 작다. 또한, 이 열팽창율 차에 기인하여 코어층의 두께 방향으로 수지 조성물이 열팽창 하려고 하는 작용의 적어도 일부는, 수지 조성물에 포함되는 무기 필러에 의해 억제 내지 저지된다. 이와 같이, 수지 조성물 및 카본 파이버재의 열팽창율 차에 기인하여 두께 방향으로 수지 조성물이 열팽창 하려고 하는 작용이 저감되는 동시에, 이 팽창 작용의 적어도 일부가 무기 필러에 의해 억제되기 때문에, 코어층의 두께 방향의 열팽창율은 양호하게 저감되는 것이다. 그 결과, 코어층의 두께 방향으로 뻗는 스루홀 비어 등의 도전부에 작용하는 응력은 저감되어, 그 단선은 억제되게 된다.
이와 같이, 본 발명의 제1 측면에 의하면, 코어층의 두께 방향으로 뻗는 스루홀 비어 등의 도전부의 단선을 억제하면서, 배선 기판에서의 면내 방향의 열팽창율을 충분히 작게 설정할 수 있다. 이러한 배선 기판은, 본래적으로 저열팽창율의 반도체 칩을 적절히 실장하는데 적합하다.
본 발명의 제1 측면에서, 도전부는 코어층을 두께 방향으로 관통하고 있다. 이러한 도전부 즉 스루홀 비어에 대해서도, 본 발명에 의하면, 코어층의 두께 방향으로의 팽창에 기인하는 단선은 억제된다. 이러한 구성에 의하면, 적층 배선부의 배선 패턴은 도전부를 통하여, 코어층의 반대측으로 인회하는 것이 가능하다.
본 발명의 제2 측면에 의하면, 다른 배선 기판이 제공된다. 이 배선 기판은 카본 파이버재, 및, 무기 필러를 함유하는 수지 조성물로 되는 코어층과, 코어층의 표면측에 형성된 절연층 및 이 절연층 상에 설치된 배선 패턴을 포함하는 제1 적층 배선부와, 코어층의 이면측에 형성된 절연층 및 이 절연층 상에 설치된 배선 패턴을 포함하는 제2 적층 배선부와, 코어층을 관통하고, 또한, 제1 적층 배선부에서의 배선 패턴 및 제2 적층 배선부에서의 배선 패턴을 전기적으로 접속하고 있는 도전부를 구비하는 것을 특징으로 한다.
이러한 배선 기판은, 본 발명의 제1 측면에 의한 배선 기판의 구성을 포함하고 있다. 따라서, 본 발명의 제2 측면에 의해서도, 제1 측면에 관해서 상술한 것과 같은 효과가 발휘된다. 또한, 제2 측면에 의한 구성은 적층 배선부가 코어층의 양측에 대칭적으로 배설되어 있기 때문에, 배선 기판의 휨양을 저감하는데 적합하다.
본 발명의 제1 및 제2 측면에서, 도전부는 코어층의 내부에서 절연막으로 피복되어 있다. 이러한 구성에 의하면, 코어층 내의 카본 파이버재와 도전부와의 절연 상태를 적절히 확보할 수 있다.
바람직하게는 적층 배선부는 복수의 절연층 및 복수의 배선 패턴이 교대로 적층되는 적층 구조와, 절연층에 매입되고 복수의 배선 패턴으로부터 선택된 인접하는 배선 패턴간을 전기적으로 접속하는 비어를 갖는다. 본 발명의 배선 기판은 이러한 적층 배선부를 갖는 빌드업 배선 기판으로서 구성해도 좋다.
바람직하게는 코어층의 두께 방향의 열팽창율은 30~120ppm/℃(25℃)이다.바람직하게는 코어층의 면내 방향의 열팽창율은 0~17ppm/℃(25℃)이다.
바람직하게는 카본 파이버재는 메쉬, 크로스 또는 부직포의 형태를 갖는다. 코어층에서의 카본 파이버재의 함유율은 바람직하게는 30~80vol%이다. 카본 파이버재에 관한 이들 구성은 코어층 나아가서는 배선 기판 전체에서의 면내 방향의 저열팽창율화를 도모하는데 적합하다.
바람직하게는 무기 필러의 열팽창율은 1~20ppm/℃(25℃)이다. 바람직하게는 수지 조성물에서의 무기 필러의 함유율은 5~50wt%이다. 무기 필러는 실리카, 알루미나, 수산화마그네슘, 질화알루미늄, 및 수산화알루미늄로 되는 군으로부터 선택한 재료로 되는 것이 바람직하다. 또한, 무기 필러는 바람직하게는 평균 입경 10㎛이하의 무기 분말로 된다. 무기 필러에 관한 이들 구성은 코어층의 두께 방향의 열팽창율을 저감하는데 적합하다.
바람직하게는 수지 조성물은 폴리설폰, 폴리에테르설폰, 폴리페닐설폰, 폴리프탈아미드, 폴리아미드이미드, 폴리케톤, 폴리아세탈, 폴리이미드, 폴리카보네이트, 변성 폴리페닐렌에테르, 폴리페닐렌옥사이드, 폴리부틸렌 테레프탈레이트, 폴리아크릴레이트, 폴리설폰, 폴리페닐렌 설파이드, 폴리에테르 에테르 케톤, 테트라플루오로에틸렌, 에폭시, 시아네이트 에스테르, 및, 비스 말레이미드로 되는 군으로부터 선택한 수지 재료를 포함하여 구성되어 있다.
발명의 실시 형태
도 1은 본 발명에 의한 다층 배선 기판(X)의 부분 단면도이다. 다층 배선 기판(X)은 코어층(10)과, 한쌍의 빌드업부(20)와, 코어층(10)을 두께 방향으로 관통하는 스루홀 비어(30)를 구비한다.
코어층(10)은 카본 파이버 강화 수지(CFRP)의 판재로부터 가공된 것이고, CFRP부(11)와, 절연 수지부(12)를 갖는다. CFRP부(11)는 카본 파이버재(11a), 및, 이것을 포용하여 경화되어 수지 조성물(11b)로 된다. 코어층(10)에서는 CFRP부(11)이 대략 모든 체적을 차지한다.
카본 파이버재(11a)는 카본 파이버를 묶은 카본 파이버 실에 의해 짜진 카본 파이버 크로스이고, 코어층(10)의 면내 방향으로 뻗도록 배향하고 있다. 본 실시 형태에서는, 5매의 카본 파이버재(11a)가 두께 방향으로 적층하여 수지 조성물(11b)에 매설되어 있다. 카본 파이버재(11a)로는 카본 파이버 크로스 대신에, 카본 파이버 메쉬 또는 카본 파이버 부직포를 채용해도 좋다. 본 실시 형태에서는 코어층(10) 내지 CFRP부(11)에서의 카본 파이버재(11a)의 함유율은 30~80vol%이다. 함유율을 조절함으로써, 코어층(10) 내지 CFRP부(11)의 열팽창율을 작은 값에서 적당히 설정할 수 있다. 이 함유율이 30vol%미만이면, 카본 파이버재(11a)에 의한 면내 방향의 저열팽창율화의 효과를 충분히 향수할 수 없는 경우가 있고, 80vol%을 넘으면, 카본 파이버재(11a)와 수지 조성물(11b) 사이에서 박리가 발생하기 쉬워진다.
카본 파이버재(11a)를 포용하는 수지 조성물(11b)은 수지분과 이것에 분산하는 무기 필러를 함유하고 있다. 수지분의 예로는 폴리설폰, 폴리에테르설폰, 폴리페닐설폰, 폴리프탈아미드, 폴리아미드이미드, 폴리케톤, 폴리아세탈, 폴리이미드, 폴리카보네이트, 변성 폴리페닐렌에테르, 폴리페닐렌옥사이드, 폴리부틸렌 테레프탈레이트, 폴리아크릴레이트, 폴리설폰, 폴리페닐렌 설파이드, 폴리에테르 에테르 케톤, 테트라플루오로 에틸렌, 에폭시, 시아네이트 에스테르, 비스 말레이미드 등을 들 수 있다. 무기 필러로는 실리카 분말, 알루미나 분말, 수산화마그네슘 분말, 질화알루미늄 분말, 수산화알루미늄 분말 등을 들 수 있다. 본 실시 형태에서는 무기 필러의 중량 평균 입경은 10㎛이하이고, 수지 조성물(11b)에서의 무기 필러의 함유율은 5~50wt%으로 한다. 이 함유율이 5wt%미만이면, 무기 필러에 의한 코어층(10)의 두께 방향의 저열팽창율화의 효과를 충분히 향수할 수 없는 경우가 있고, 50wt%을 넘으면, 후술하는 바와 같이 코어층(10)의 천공때의 드릴 가공성이 저하하는 경향이 있다. 또한, 무기 필러의 열팽창율에 대해서는 1~20ppm/℃(25℃)인 것이 바람직하다.
본 실시 형태에서는, 이들 구성에 의해서, 가공전의 코어층(10) 내지 CFRP부(11)에서의 면내 방향의 열팽창율은 0~17ppm/(25℃)으로 되어 있다. 본 발명의 다층 배선 기판(X)을, LGA 패키지에서의 칩 실장 기판, 및, 마더 보드 등에 적용하는 경우에는 이 코어층(10)의 열팽창율은 0~6ppm/(25℃)으로 설정하는 것이 바람직하다. 또한, 다층 배선 기판(X)을, BGA 패키지에서의 칩 실장 기판 등에 적용하는 경우에는, 이 코어층(10)의 열팽창율은 3~17ppm/(25℃)으로 설정하는 것이 바람직하다.
절연 수지부(12)는 CFRP부(11)의 카본 파이버재(11a)와 스루홀 비어(30) 사이의 전기적 절연을 확보하기 위한 것이다. 절연 수지부(12)를 구성하기 위한 재료로는 수지 조성물(11b)의 수지분에 관해서 상술한 수지를 채용할 수 있다.
빌드업부(20)는 소위 빌드업법에 의해 배선이 다층화된 부위로서, 절연층(21) 및 배선 패턴(22)에 의한 적층 구조를 갖는다. 절연층(21)은 예를 들어, 수지 조성물(11b)의 수지분에 관해서 상술한 수지에 의해 구성할 수 있다. 배선 패턴(22)은 예를 들어 동에 의해 구성 되어 있고, 각각, 단일의 절연층(21)상에서, 소망한 패턴 형상을 갖고 있다. 인접하는 층에 형성되어 있는 배선 패턴(22)은 비어(23)에 의해 서로 전기적으로 접속되어 있다. 최상위의 배선 패턴(22)에는 외부 접속용의 전극 패드(22a)가 형성되어 있다. 빌드업부(20)의 최상 표면에는 전극 패드(22a)에 대응하여 개구하고 있는 오버 코트층(24)이 설치되어 있다.
스루홀 비어(30)는 코어층(10)의 양측에 설치되어 있는 2개의 빌드업부(20)로 형성되어 있는 배선 구조를, 서로 전기적으로 접속하기 위한 것이다. 스루홀 비어(30)는 코어층(10)을 관통하는 스루홀(31)내에, 예를 들어 동도금에 의해 형성되어 있다.
도 2~도 5는 다층 배선 기판(X)의 제조 방법을 나타낸다. 다층 배선 기판(X)의 제조에서는, 우선, 도 2의 (a)에 나타내는 바와 같은 CFRP판(11’)을 준비한다. CFRP판(11’)은 5매의 카본 파이버재(11a)와, 이것을 포용해 경화되어 있는 수지 조성물(11b)로 된다. 수지 조성물(11b)은, 상술한 바와 같이 무기 필러를 함유하여 구성되어 있다. CFRP판(11’)의 제작에서는, 예를 들어, 우선, 1매의 카본 파이버재(11a)에 대해서 액상의 수지 조성물(11b)을 함침시킨다. 다음에, 미경화 상태를 유지하면서 수지 조성물(11b)을 건조시킴으로써, 카본 파이버 강화 프리프레그를 제작한다. 다음에, 마찬가지로 하여 제작한 프리프레그를 5매 적층하고,가열하에서 적층 방향으로 가압함으로써, 5매의 프리프레그를 일체화시킨다. 이와 같이 하여, CFRP판(11’)을 제작할 수 있다.
다음에, 도 2의 (b)에 나타내는 바와 같이, CFRP판(11’)에서의 소정의 개소에 관통공(11c)를 형성한다. 관통공(11c)은 상술의 스루홀 비어(30)의 횡단면의 직경보다도 큰 개구경으로 형성된다. 구체적으로는 관통공(11c)의 개구경은 스루홀 비어(30)의 직경보다도 0.2~1.0mm의 범위로 크다. 관통공(11c)을 형성하는 방법으로는 드릴에 의한 절삭 가공, 펀칭 금형에 의한 펀칭 가공, 혹은 레이저에 의한 어브레이젼 가공을 채용할 수 있다.
다음에, 이와 같이 하여 가공된 CFRP판(11’)의 양면에 대해서 수지 재료를 첩합하여 열경화시킴으로써, 도 2의 (c)에 나타내는 바와 같이, CFRP판(11’)의 양면에 빌드업부(20)의 최하 절연층인 절연층(21)을 형성하는 동시에, 이 수지 재료에 의해 관통공(11c)를 채워 막는다. 수지 재료로는 수지 조성물(11b)의 수지분에 관해서 상술한 것과 같은 것을 채용할 수 있다.
다음에, 도 3의 (a)에 나타내는 바와 같이, CFRP판(11’) 및 절연층(21)에 의한 적층 구조를 관통하는 스루홀(31)을 형성한다. 스루홀(31)은, 그 축심이 관통공(11c)의 그것과 일치하도록 형성된다. 스루홀(31)의 형성 방법으로는 UV-YAG 레이저, 탄산 가스 레이저, 엑시머 레이저, 또는 플라즈마를 이용하는 드라이 에칭법 등을 채용할 수 있다. 번 공정을 거침으로써, 관통공(11c)의 벽면에 절연 수지부(12)가 형성되게 된다.
다음에, 도 3의 (b)에 나타내는 바와 같이, 세미어디티브법에 의해,절연층(21) 위에 빌드업부(20)의 최하 배선층인 배선 패턴(22)을 형성하는 동시에, 스루홀(31)의 벽면에 스루홀 비어(30)를 형성한다. 구체적으로는, 우선, 필요에 따라서 데스미어 처리를 행하여 절연층(21) 및 스루홀(31)의 표면을 거칠게 한 후, 무전해 도금법에 의해, 절연층(21) 및 스루홀(31)의 표면에 무전해 동도금막을 형성한다. 다음에, 무전해 동도금막상에 포토레지스트를 성막한 후, 이것을 노광 및 현상함으로써, 레지스트 패턴을 형성한다. 이 레지스트 패턴은, 형성을 목적으로 하는 배선 패턴(22)에 대응하는 비마스크 영역을 갖는다. 스루홀(31)은 이 비마스크 영역에 개구되어 있다. 다음에, 전기 도금법에 의해, 이 비마스크 영역에 대해서, 무전해 동도금막을 시트층으로서 이용하여 전기 동도금을 퇴적시킨다. 이때, 스루홀(31)에는 스루홀 비어(30)가 형성된다. 다음에, 레지스트 패턴을 에칭 제거한 후, 그것까지 레지스트 패턴으로 피복되어 있던 무전해 동도금막을 에칭 제거한다. 이와 같이 하여, 배선 패턴(22) 및 스루홀 비어(30)를 형성할 수 있다.
다음에, 도 3의 (c)에 나타내는 바와 같이, 위에서 설명한 바와 같이 하여 형성된 배선 패턴(22)을 덮도록 소정의 수지 재료를 성막함으로써, 새로운 절연층(21)을 적층 형성한다. 이때, 예를 들어, 스루홀 비어(30)가 형성된 스루홀(31)내를 감압함으로써, 이 수지 재료를 스루홀(31)내로 끌어 들여, 이 수지 재료에 의해 스루홀(31)을 채워 막는다.
다음에, 도 4의 (a)에 나타내는 바와 같이, 절연층(21)에 대해서 비어홀(23a)을 형성한다. 비어홀(23a)은 UV-YAG 레이저, 탄산가스 레이저, 엑시머 레이저, 또는 플라즈마를 이용하는 드라이 에칭법 등에 의해 형성할 수 있다. 혹은 비어홀(23a)은 절연층(21)이 감광성 수지에 의해 형성되어 있는 경우에는 포토리소그래피에 의해 형성할 수 있다.
다음에, 도 4의 (b)에 나타내는 바와 같이, 세미어디티브법에 의해, 절연층(21) 위에 새로운 배선 패턴(22)를 더 형성하는 동시에, 비어홀(23a)에서 비어(23)를 형성한다. 구체적으로는, 우선, 필요에 따라서 데스미어 처리를 행하여 절연층(21) 및 비어홀(23a)의 표면을 거칠게 한 후, 무전해도금법에 의해, 절연층(21) 및 비어홀(23a)의 표면에 무전해 동도금막을 형성한다. 다음에, 무전해 동도금막상에 포토레지스트를 성막한 후, 이것을 노광 및 현상함으로써, 레지스트 패턴을 형성한다. 이 레지스트 패턴은, 형성을 목적으로 하는 배선 패턴(22)에 대응하는 비마스크 영역을 갖는다. 비어홀(23a)은 이 비마스크 영역에서 개구하고 있다. 다음에, 전기 도금법에 의해, 이 비마스크 영역에 대해서, 무전해 동도금막을 시트층으로서 이용하여 전기 동도금을 퇴적시킨다. 다음에, 레지스트 패턴을 에칭 제거한 후, 그것까지 레지스트 패턴으로 피복되어 있던 무전해 동도금막을 에칭 제거한다. 이와 같이 하여, 배선 패턴(22) 및 비어(23)를 형성할 수 있다.
다층 배선 기판(X)의 제조에서는, 이러한 빌드업법에 의한, 절연층(21)의 형성, 및, 배선 패턴(22) 및 비어(23)의 형성을, 코어층(10)의 양면에서 소정의 회수 반복함으로써, 도 5의 (a)에 나타내는 바와 같은 빌드업 다층 배선 구조를 형성한다. 본 실시 형태에서는 배선 패턴(22)의 적층수는 5이고, 최상위의 배선 패턴(22)에는 외부 접속용의 전극 패드(22a)가 형성되어 있다. 전극 패드(22a)의 표면에는 한더, Pd, Ag, Ag-Sn 합금, 또는, Ni 하지를 통한 Au 등의 금속층(도시생략)이 도금법 및 인쇄법 등에 의해 형성되어 있다.
다음에, 도 5의 (b)에 나타내는 바와 같이, 빌드업 다층 배선 구조의 표면에 오버 코트층(24)을 형성한다. 오버 코트층(24)은 전극 패드(22a)에 대응하여 개구하고 있다. 오버 코트층(24)의 형성에서는, 우선, 인쇄 기술에 의해, 오버 코트층 용의 수지 재료를, 빌드업 다층 배선 구조를 피복하도록 성막한다. 이 수지 재료로는 에폭시계, 폴리이미드계, 아크릴계, BT계 등의 절연성 및 내열성이 우수한 수지를 채용하는 것이 바람직하다. 다음에, 포토리소그래피에 의해, 소정의 개구부를 형성한다. 이와 같이 하여, 빌드업 다층 배선 구조를 갖고 표면이 오버 코트층(24)에 의해 피복된 빌드업부(20)가 형성된다.
이러한 일련의 공정을 거침으로써, 코어층(10)과, 이 코어층(10)의 양면에 적층 형성된 빌드업부(20)와, 코어층(10)을 관통하는 스루홀 비어(30)를 구비하는 다층 배선 기판(X)을 제조할 수 있다.
다층 배선 기판(X)의 코어층(10)은 그 내부에서 면내 방향으로 뻗어 있는 카본 파이버재(11a)를 기재로서 함유하기 때문에, 코어층(10)에서의 면내 방향의 열팽창율은 작다. 한편, 다층 배선 기판(X)의 전체에서의 면내 방향의 열팽창율은 코어층(10)의 그것에 강하게 의존한다. 따라서, 다층 배선 기판(X)의 전체에서의 면내 방향의 열팽창율에 대해서는 카본 파이버재(11a)의 함유율 등을 적당히 변경함으로써, 작은 값을 용이하게 설정할 수 있다. 예를 들어, 0~17ppm/℃(25℃)으로 설정할 수 있다. 또한, 반도체 칩에서의 면내 방향의 열팽창율에 근사하는 수치로도 설정할 수도 있다.
다층 배선 기판(X)의 코어층(10)에서, 카본 파이버재(11a)를 포용하고 있는 것은 무기 필러를 함유하는 수지 조성물(11b)이다. 수지 조성물(11b)은 무기 필러를 함유하고 있으므로, 수지 조성물(11b)의 열팽창율은 등방적으로 저감되어 있다. 그 때문에, 코어층(10)의 면내 방향에서는, 수지 조성물(11b)과 카본 파이버재(11a)의 면내 방향의 열팽창율 차는 비교적 작다. 따라서, 환경 온도의 변화에 의해 혹은 환경 온도의 변화를 거침으로서 생기는, 이 열팽창율 차에 기인하여 코어층(10)의 두께 방향으로 수지 조성물(11b)이 팽창 하려고 하는 작용은, 즉, 수지 조성물(11b)에서 코어층(10)의 두께 방향으로 생하는 열응력은 작다. 또한, 이 열팽창율 차에 기인하여 코어층(10)의 두께 방향으로 수지 조성물(11b)이 열팽창 하려고 하는 작용의 적어도 일부는 수지 조성물(11b)중의 무기 필러에 의해 억제 내지 저지된다. 이와 같이, 수지 조성물(11b)과 카본 파이버재(11a)의 열팽창율 차에 기인하여 두께 방향으로 수지 조성물(11b)이 열팽창 하려고 하는 작용이 저감되는 동시에, 이 팽창 작용 중 적어도 일부가 무기 필러에 의해 억제되기 때문에, 코어층(10)의 두께 방향의 열팽창율은 양호하게 저감되는 것이다. 그 결과, 코어층(10)의 두께 방향으로 뻗는 스루홀 비어(30)에 작용하는 응력은 저감되어, 그 단선은 억제된다.
이와 같이, 다층 배선 기판(X)에서는, 면내 방향의 열팽창율이 충분히 저감되는 동시에, 코어층(10)의 두께 방향으로 뻗는 스루홀 비어(30)의 단선이 적절히 억제되어 있다. 즉, 다층 배선 기판(X)은 적절히 저열팽창율화가 도모되어 있다. 이러한 저열팽창율의 다층 배선 기판(X)은 반도체 칩의 사이에서 열팽창율의 차가작기 때문에, 반도체 칩을 탑재한 상태에서, 열팽창율 차에 기인하는 양자간의 접속 신뢰성의 저하를 억제할 수 있다.
또한, 다층 배선 기판(X)은 소위 빌드업법에 의해 형성되는 빌드업부(20)에서 미세 또한 고밀도인 배선 구조를 갖고 있고, 빌드업부(20)의 최상위의 배선 패턴(22)에서는 외부 접속용의 전극 패드(22a)를 미세한 피치로 설치할 수 있다. 따라서, 다층 배선 기판(X)에 대해서는, 외부 접속용의 전극이 미세한 피치로 형성된 반도체 칩을 실장 내지 탑재할 수 있다.
실시예
다음에, 본 발명의 실시예에 대해서 비교예와 함께 설명한다.
실시예 1
<다층 배선 기판의 제작>
본 실시예에서는 CFRP판으로서, 카본 파이버 크로스와 폴리이미드 수지 조성물을 복합화한 것을 사용했다. 본 실시예의 CFRP판의 제작에서는 우선, 카본 파이버 크로스(상품명: TORAYCA, 도오레 제)에 열경화형의 폴리이미드 수지 조성물을 함침시킨 후에 이것을 건조하여, 두께 0.2mm의 프리프레그를 제작했다. 이 카본 파이버 크로스는 단면 직경 10㎛이하의 카본 파이버를 평균 갯수 200이상으로 묶은 카본 파이버 실을 평직한 것이다. 경화전의 폴리이미드 수지 조성물은, 폴리이미드 수지와 고분자화하기 위한단량체 등이나 경화제와 함께, 무기 필러로서 알루미나 분말(중량 평균 입경 7㎛이하) 및 실리카 분말(평균 중량 평균 3㎛이하)을 포함한다. CFRP 재를 구성하는 폴리이미드 수지 조성물에서의 알루미나 분말 및 실리카 분말의 함유율은 각각, 10wt%이다. 또한, 본 실시예에서 사용한 알루미나 분말의 열팽창율은 7ppm/℃(25℃)이고, 실리카 분말의 열팽창율은 3ppm/℃(25℃)이다.
CFRP판의 제작에서는, 다음에, 이와 같이 하여 준비한 프리프레그를 5매 적층하고, 진공 프레스에 의해, 200℃에서 1시간, 적층 방향으로 가압했다. 이와 같이 하여, 두께 1.0mm의 미가공의 CFRP판을 제작했다. 이 CFRP판에서의 온도 범위 25~200℃에서의 평균 열팽창율에 대해서는 면내 방향에서 2ppm/℃ 이고, 두께 방향에서 80ppm/℃ 이었다.
다음에, 이 CFRP판의 소정의 개소에 대해서, 드릴에 의해, 개구경 0.5mm의 소정수의 관통공을 형성했다. 다음에, CFRP판에 대해서 탈지 처리 및 그 후의 세정 처리를 행한 후, CFRP판의 양면에 대해서 열가소성 폴리이미드 시트(상품명:에스파넥스, 신닛테츠카가쿠 제)를 라미네이트 함으로써, CFRP판 표면을 덮는 절연층을 형성했다. 구체적으로는, 진공 프레스에 의해, 200℃ 및 30분의 조건에서, 두께 0.05mm이 되도록 열가소성 폴리이미드 시트를 라미네이트했다. 이때, 이 폴리이미드 수지의 일부에 의해 관통공을 채워 막았다.
다음에, 폴리이미드 수지에 의해 채워 막았던 관통공의 대략 중앙을 통과하도록, UV-YAG 레이저에 의해, 개구경 0.2mm의 스루홀을 형성했다. 다음에, 세미어디티브법에 의해, 절연층 상에 동배선 패턴을 형성하는 동시에, 스루홀 벽면에 스루홀 비어를 형성했다. 구체적으로는 우선, 필요에 따라서 데스미어 처리를 행한 후, 무전해 도금법에 의해, 절연층 및 스루홀의 표면에 무전해 동도금막을 형성했다. 다음에, 무전해 동도금막상에 포토레지스트를 성막한 후, 이것을 노광 및 현상함으로써, 레지스트 패턴을 형성했다. 이 레지스트 패턴은, 형성을 목적으로 하는 배선 패턴에 대응하는 비마스크 영역을 갖는다. 다음에, 전기 도금법에 의해, 이 비마스크 영역에 대해서, 무전해 동도금막을 시트층으로서 이용하여 전기 동도금을 퇴적 시켰다. 다음에, 레지스트 패턴을 에칭 제거한 후, 그것까지 레지스트 패턴으로 피복되어 있던 무전해 동도금막을 에칭 제거했다. 에칭액으로는 과산화수소수 및 황산의 혼합액을 사용했다. 이러한 세미어디티브법에 의해, 빌드업부에서의 최하층의 배선 패턴과, 코어층을 관통하여 이 최하층 배선 패턴간을 전기적으로 접속하는 스루홀 비어를 형성했다.
다음에, 최하층 배선 패턴의 상방으로부터 빌드업 절연층을 더 적층 형성했다. 구체적으로는 진공 프레스에 의해, 200℃ 및 30분의 조건에서, 두께 0.05mm이 되도록, 열가소성 폴리이미드 시트(상품명:에스파넥스, 신닛테츠카가쿠 제)를 기판 양면에 라미네이트했다. 다음에, 이와 같이 하여 적층 형성된 절연층의 소정 개소에 대해서, UV-YAG 레이저에 의해 소정수의 비어홀을 형성했다. 다음에, 세미어디티브법에 의해, 절연층 상에 동배선 패턴을 형성했다. 이때, 비어홀 표면에도 동을 퇴적시킴으로써, 동배선 패턴과 함께 비어도 형성했다. 구체적으로는 최하층 배선 패턴 및 스루홀 비어의 형성에서의 세미어디티브법에 관해서는 상술한 것과 같다. 이 후, 빌드업 절연층의 적층 형성으로부터 배선 패턴 및 비어의 형성까지의 일련의 공정을, 코어층의 양면에서 3회 더 반복함으로써, 코어층의 양면에서 5층 배선 구조의 빌드업부를 형성했다.
다음에, 스크린 인쇄 및 포토리소그래피에 의해, 빌드업부의 표면에 오버 코트층을 형성했다. 오버 코트층의 소정 개소에는 빌드업부에서의 최상위의 배선 패턴의 일부가 전극 패드로서 임하도록 개구부를 설치했다. 이와 같이 하여, 본 실시예의 다층 배선 기판을 제조했다.
<온도 사이클 시험>
본 실시예의 다층 배선 기판에 대해서, 외부 접속용의 복수의 범프 전극을 갖는 소정의 반도체 칩을 탑재하고, 온도 사이클 시험에 의해, 반도체 칩-다층 배선 기판 간의 접속 신뢰성을 조사했다. 구체적으로는 우선, 반도체 칩과 다층 배선 기판의 사이의 각 전기적 접속부에 대해서 초기 도통 저항을 측정했다. 다음에, -65℃~125℃의 범위에서 온도 사이클 시험을 행한 후, 각 전기적 접속부의 도통 저항을 다시 측정했다. 온도 사이클 시험은 -65℃에서의 30분간 냉각, 및, 125℃에서의 30분간 가열을 1사이클로하고, 이 사이클을 1000회 반복했다. 그 결과, 각 전기적 접속부에서의 저항 변화율은 10%미만으로, 양호한 접속부가 유지되어 있음이 확인되었다. 또한, 반도체 칩의 범프 전극과 다층 배선 기판의 전극 패드 사이에는 크랙이나 박리가 발생하지 않았다.
또한, 본 실시예의 다층 배선 기판 단체에 대해서, 상술과 같은 온도 사이클 시험에 의해, 소정의 전극간의 저항 변화율을 조사했다. 이 시험에 의하면, 스루홀 비어의 도통 신뢰성을 간접적으로 평가할 수 있다. 그 결과, 각 전극간에서의 저항 변화율은 5%미만으로, 양호한 배선 구조가 유지되어 있음이 확인되었다. 또한, 본 시험을 거친 다층 배선 기판의 스루홀 비어를 관찰한 결과, 스루홀 비어에서 단선은 확인되지 않았다.
실시예 2
<다층 배선 기판의 제작>
본 실시예에서는 CFRP판으로서, 카본 파이버 크로스와 에폭시 수지 조성물을 복합화한 것을 사용했다. 본 실시예의 CFRP판의 제작에서는 우선, 카본 파이버 크로스(상품명:TORAYCA, 도오레 제)에 열경화형의 에폭시 수지 조성물을 함침시킨 후에 이것을 건조하여, 두께 0.2mm의 프리프레그를 제작했다. 카본 파이버 크로스에 대해서는 실시예 1과 같은 것을 사용했다. 경화전의 에폭시 수지 조성물은 에폭시 수지와 고분자화하기 위한 단량체 등이나 경화제와 함께, 무기 필러로서 질화알루미늄 분말(중량 평균 입경 8㎛이하) 및 실리카 분말(평균 중량 평균 3㎛이하)을 포함한다. CFRP 재를 구성하는 에폭시 수지 조성물에서의 질화알루미늄 분말의 함유율은 5wt%이고, 실리카 분말의 함유율은 25wt%이다. 또한, 본 실시예에서 사용한 질화알루미늄 분말의 열팽창율은 5ppm/℃(25℃)이고, 실리카 분말의 열팽창율은 3ppm/℃(25℃)이다.
CFRP판의 제작에서는, 다음에, 이와 같이 하여 준비한 프리프레그를 5매 적층하고, 진공 프레스에 의해, 200℃에서 1시간, 적층 방향으로 가압했다. 이와 같이 하여, 두께 1.0mm의 미가공의 CFRP판을 제작했다. 이 CFRP판에서의 온도 범위 25~150℃에서의 평균 열팽창율에 대해서는 면내 방향에서 3ppm/℃ 이고, 두께 방향에서 70ppm/℃ 이었다.
다음에, 이 CFRP판의 소정의 개소에 대해서, 드릴에 의해, 개구경 0.5mm의소정수의 관통공을 형성했다. 다음에, CFRP판의 양면에 대해서 에폭시 시트(상품명:SH-9, 아지노모토 제)를 라미네이트 함으로써, CFRP판 표면을 덮는 절연층을 형성했다. 구체적으로는 진공 프레스에 의해, 170℃ 및 30분의 조건에서, 두께 0.05mm이 되도록 에폭시 시트를 라미네이트했다. 이때, 이 에폭시 수지의 일부에 의해 관통공을 채워 막았다.
다음에, 에폭시 수지에 의해 채워 막은 관통공의 대략 중앙을 통과하도록, UV-YAG 레이저에 의해, 개구경 0.2mm의 스루홀을 형성했다. 다음에, 세미어디티브법에 의해, 절연층 상에 동배선 패턴을 형성하는 동시에, 스루홀 벽면에 스루홀 비어를 형성했다. 구체적으로는, 실시예 1에서 동배선 패턴과 함께 스루홀 비어를 형성하는 공정에 관해서 상술한 것과 같다.
다음에, 최하층 배선 패턴의 상방으로부터 빌드업 절연층을 더 적층 형성했다. 구체적으로는, 진공 프레스에 의해, 170℃ 및 30분의 조건에서, 두께 0.05mm이 되도록, 에폭시 시트(상품명:SH-9, 아지노모토 제)를 기판 양면에 라미네이트했다. 다음에, 이와 같이 하여 적층 형성된 절연층의 소정 개소에 대해서, UV-YAG 레이저에 의해 소정수의 비어홀을 형성했다. 다음에, 세미어디티브법에 의해, 절연층 상에 동배선 패턴을 형성했다. 이때, 비어홀 표면에도 동을 퇴적시킴으로써, 동배선 패턴과 함께 비어도 형성했다. 구체적으로는 실시예 1에서, 최하층 배선 패턴 및 스루홀 비어의 형성에서의 세미어디티브법에 관해서 상술한 것과 같다. 이 후, 빌드업 절연층의 적층 형성으로부터 배선 패턴 및 비어의 형성까지의 일련의 공정을, 코어층의 양면에서 3회 더 반복함으로써, 코어층의 양면에서 5층 배선구조의 빌드업부를 형성했다.
다음에, 스크린 인쇄 및 포토리소그래피에 의해, 빌드업부의 표면에 오버 코트층을 형성했다. 오버 코트층의 소정 개소에는 빌드업부에서의 최상위의 배선 패턴의 일부가 전극 패드로서 임하도록 개구부를 설치했다. 이와 같이 하여, 본 실시예의 다층 배선 기판을 제조했다.
<온도 사이클 시험>
본 실시예의 다층 배선 기판에 대해서, 외부 접속용의 복수의 범프 전극을 갖는 소정의 반도체 칩을 탑재하고, 온도 사이클 시험에 의해, 실시예 1과 동일하게 하여 반도체 칩-다층 배선 기판 간의 접속 신뢰성을 조사했다. 그 결과, 각 전기적 접속부에서의 저항 변화율은 10%미만으로, 양호한 접속부가 형성되어 있음이 확인되었다. 또한, 반도체 칩의 범프 전극과 다층 배선 기판의 전극 패드 사이에는 크랙이나 박리가 발생하지 않았다.
또한, 본 실시예의 다층 배선 기판 단체에 대해서, 실시예 1과 동일하게 하여, 소정의 전극간의 저항 변화율을 조사했다. 그 결과, 각 전극간에서의 저항 변화율은 5%미만으로, 양호한 배선 구조가 유지되어 있음이 확인되었다. 또한, 본 시험을 거친 다층 배선 기판의 스루홀 비어를 관찰한 결과, 스루홀 비어에서 단선은 확인되지 않았다.
비교예 1
실시예 1의 CFRP판 대신에, 같은 사이즈의 유기 코어 기판을 준비하고, 이 유기 코어 기판에 대해서 실시예 1과 동일하게 하여 빌드업부를 형성함으로써, 본비교예의 다층 배선 기판을 제작했다. 유기 코어 기판으로는 기재로서 유리 크로스를 포함하는 BT 레진 기판을 사용했다. 본 비교예의 유기 코어 다층 배선 기판에 대해서, 외부 접속용의 복수의 범프 전극을 갖는 소정의 반도체 칩을 탑재하고, 온도 사이클 시험에 의해, 실시예 1과 동일하게 하여 반도체 칩-다층 배선 기판 간의 접속 신뢰성을 조사했다. 그 결과, 1000사이클에서, 반도체 칩의 범프 전극과 다층 배선 기판의 전극 패드와의 계면에 크랙이 관찰되는 접합부가 존재했다.
비교예 2
무기 필러를 함유하는 수지 조성물 대신에, 무기 필러를 함유하지 않고 동일한 수지분을 포함하는 에폭시 수지 조성물을 사용한 것 이외는 실시예 2와 동일하게 하여, 본 비교예의 CFRP판을 제작했다. 이 CFRP판에서의 온도 범위 25~150℃에서의 평균 열팽창율에 대해서는 면내 방향에서 2ppm/℃ 이고, 두께 방향에서 150ppm/℃ 이었다. 또한, 실시예 2의 CFRP판 대신에, 본 비교예의 CFRP판을 사용한 것 이외는 실시예 2와 동일하게 하여, 다층 배선 기판을 제작했다. 본 비교예의 다층 배선 기판 단체에 대해서, 실시예 1과 동일하게 하여, 소정의 전극 간의 저항 변화율을 조사한 결과, 본 시험을 거친 다층 배선 기판의 일부의 스루홀 비어의 중앙 부근에서 단선이 확인되었다.
평가
반도체 칩 탑재 상태의 온도 사이클 시험에 의하면, 카본 파이버 크로스를 함유함으로써 면내 방향의 열팽창율이 양호하게 작아져서 있는 코어층을 구비하는 실시예 1 및 실시예 2의 다층 배선 기판은 비교예 1에 의한 종래의 유기 코어 다층배선 기판보다도, 반도체 칩의 사이에서의 접속 신뢰성이 높음이 판단된다. 실시예 1 및 실시예 2의 다층 배선 기판에서 높은 접속 신뢰성을 얻을 수 있는 것은 코어층 내부에 카본 파이버재가 존재하는 것에 기인하여, 이들 다층 배선 기판에서의 면내 방향의 열팽창율이 충분히 작기 때문이다.
또한, 다층 배선 기판 단체의 온도 사이클 시험에 의하면, 무기 필러를 함유하는 수지 조성물에 의해 카본 파이버재를 포용하여 되는 코어층을 구비하는 실시예 1 및 실시예 2의 다층 배선 기판은 무기 필러를 함유하지 않는 수지 조성물에 의해 카본 파이버재를 포용하여 되는 코어층을 구비하는 비교예 2의 다층 배선 기판보다도, 스루홀 비어의 도통 신뢰성이 우수함이 판단된다. 실시예 1 및 실시예 2의 다층 배선 기판의 스루홀에서 우수한 도통 신뢰성을 얻을 수 있는 것은 카본 파이버재를 포용하는 수지 조성물이 무기 필러를 함유하는 것에 기인하여, 이들 다층 배선 기판의 코어층에서의 두께 방향의 열팽창율이 충분히 작기 때문이다.
이상을 정리하여, 본 발명의 구성 및 그 변형을 이하에 부기로서 열거한다.
(부기 1) 카본 파이버재, 및, 무기 필러를 함유하는 수지 조성물로 되는 코어층과,
상기 코어층 상에 형성된 절연층 및 이 절연층 상에 설치된 배선 패턴을 포함하는 적층 배선부와,
상기 코어층 내를 두께 방향으로 뻗고, 또한, 상기 적층 배선부에서의 배선 패턴과 전기적으로 접속되어 있는 도전부를 구비하는 것을 특징으로 하는 배선 기판.
(부기 2) 상기 도전부는 상기 코어층을 두께 방향으로 관통하고 있는 부기 1 기재의 배선 기판.
(부기 3) 카본 파이버재, 및, 무기 필러를 함유하는 수지 조성물로 되는 코어층과,
상기 코어층의 표면측에 형성된 절연층 및 이 절연층 상에 설치된 배선 패턴을 포함하는 제1 적층 배선부와,
상기 코어층의 이면측에 형성된 절연층 및 이 절연층 상에 설치된 배선 패턴을 포함하는 제2 적층 배선부와,
상기 코어층을 관통하고, 또한, 상기 제1 적층 배선부에서의 배선 패턴 및 상기 제2 적층 배선부에서의 배선 패턴을 전기적으로 접속하고 있는 도전부를 구비하는 것을 특징으로 하는 배선 기판.
(부기 4) 상기 도전부는 상기 코어층의 내부에서 절연막으로 피복되어 있는 부기 1 내지 3의 어느 하나 기재의 배선 기판.
(부기 5) 상기 적층 배선부는 복수의 절연층 및 복수의 배선 패턴이 교대로 적층하여 되는 적층 구조와, 절연층에 매립되고 상기 복수의 배선 패턴으로부터 선택된 인접하는 배선 패턴 간을 전기적으로 접속하는 비어를 갖는, 빌드업 다층 배선 구조를 포함하는 부기 1 내지 4의 어느 하나 기재의 배선 기판.
(부기 6) 상기 코어층의 두께 방향의 열팽창율은 20~ 120ppm/℃(25℃)인 부기 1 내지 5의 어느 하나 기재의 배선 기판.
(부기 7) 상기 코어층의 면내 방향의 열팽창율은 0~17ppm/℃(25℃)인 부기 1내지 6의 어느 하나 기재의 배선 기판.
(부기 8) 상기 카본 파이버재는 메쉬, 크로스 또는 부직포의 형태를 갖는 부기 1 내지 7의 어느 하나 기재의 배선 기판.
(부기 9) 상기 코어층에서의 상기 카본 파이버재의 함유율은 30~80vol%인 부기 1 내지 8의 어느 하나 기재의 배선 기판.
(부기 10) 상기 무기 필러의 열팽창율은 1~20ppm/℃(25℃)인 부기 1 내지 9의 어느 하나 기재의 배선 기판.
(부기 11) 상기 무기 필러는 실리카, 알루미나, 수산화마그네슘, 질화알루미늄, 및, 수산화 알루미늄로 되는 군으로부터 선택한 재료로 된 부기 1 내지 9의 어느 하나 기재의 배선 기판.
(부기 12) 상기 수지 조성물에서의 상기 무기 필러의 함유율은 5~50wt%인 부기 1 내지 11의 어느 하나 기재의 배선 기판.
(부기 13) 상기 무기 필러는 평균 입경 10㎛이하의 무기 분말로 된 부기 1 내지 12의 어느 하나 기재의 배선 기판.
(부기 14) 상기 수지 조성물은 폴리설폰, 폴리에테르설폰, 폴리페닐설폰, 폴리프탈아미드, 폴리아미드이미드, 폴리케톤, 폴리아세탈, 폴리이미드, 폴리카보네이트, 변성 폴리페닐렌에테르, 폴리페닐렌옥사이드, 폴리부틸렌테레프탈레이트, 폴리아크릴레이트, 폴리설폰, 폴리페닐렌설파이드, 폴리에테르 에테르 케톤, 테트라플루오로에틸렌, 에폭시, 시아네이트 에스테르, 및, 비스 말레이미드로 되는 군으로부터 선택한 수지 재료를 포함하여 구성되어 있는 부기 1 내지 13의 어느 하나기재의 배선 기판.
본 발명에 의하면, 배선 기판에서, 그 코어층 내지 코어 기판의 내부를 두께 방향으로 뻗는 스루홀 비어 등의 도전부의 단선을 억제하면서, 저열팽창율화를 적절히 달성할 수 있다. 이러한 배선 기판은 본래적으로 저열팽창율의 반도체 칩을 탑재하는데 적합하고, 반도체 칩 실장 기판, 마더 보드, 프로브 카드용 기판 등에 적용할 수 있다.

Claims (10)

  1. 카본 파이버재, 및, 무기 필러를 함유하는 수지 조성물로 되는 코어층과,
    상기 코어층 상에 형성된 절연층 및 이 절연층 상에 설치된 배선 패턴을 포함하는 적층 배선부와,
    상기 코어층 내를 두께 방향으로 뻗고, 또한, 상기 적층 배선부에서의 배선 패턴과 전기적으로 접속되어 있는 도전부를 구비하는 것을 특징으로 하는 배선 기판.
  2. 제1항에 있어서,
    상기 도전부는 상기 코어층을 두께 방향으로 관통하고 있는 배선 기판.
  3. 카본 파이버재, 및, 무기 필러를 함유하는 수지 조성물로 되는 코어층과,
    상기 코어층의 표면측에 형성된 절연층 및 이 절연층 상에 설치된 배선 패턴을 포함하는 제1 적층 배선부와,
    상기 코어층의 이면측에 형성된 절연층 및 이 절연층 상에 설치된 배선 패턴을 포함하는 제2 적층 배선부와,
    상기 코어층을 관통하고, 또한, 상기 제1 적층 배선부에서의 배선 패턴 및 상기 제2 적층 배선부에서의 배선 패턴을 전기적으로 접속하고 있는 도전부를 구비하는 것을 특징으로 하는 배선 기판.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 도전부는 상기 코어층의 내부에서 절연막으로 피복되어 있는 배선 기판.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 적층 배선부는 복수의 절연층 및 복수의 배선 패턴이 교대로 적층하여 되는 적층 구조와, 절연층에 매립되고 상기 복수의 배선 패턴으로부터 선택된 인접하는 배선 패턴 간을 전기적으로 접속하는 비어를 갖는, 빌드업 다층 배선 구조를 포함하는 배선 기판.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 코어층의 두께 방향의 열팽창율은 20~120ppm/℃(25℃)인 배선 기판.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 코어층의 면내 방향의 열팽창율은 0~17ppm/℃(25℃)인 배선 기판.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 코어층에서의 상기 카본 파이버재의 함유율은 30~80vol%인 배선 기판.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 무기 필러의 열팽창율은 1~20ppm/℃(25℃)인 배선 기판.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서,
    상기 수지 조성물에서의 상기 무기 필러의 함유율은 5~50wt%인 배선 기판.
KR1020030062975A 2002-09-26 2003-09-09 배선 기판 KR100932457B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00281011 2002-09-26
JP2002281011A JP3822549B2 (ja) 2002-09-26 2002-09-26 配線基板

Publications (2)

Publication Number Publication Date
KR20040027326A true KR20040027326A (ko) 2004-04-01
KR100932457B1 KR100932457B1 (ko) 2009-12-17

Family

ID=32275577

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030062975A KR100932457B1 (ko) 2002-09-26 2003-09-09 배선 기판

Country Status (5)

Country Link
US (1) US6869665B2 (ko)
JP (1) JP3822549B2 (ko)
KR (1) KR100932457B1 (ko)
CN (1) CN1258958C (ko)
TW (1) TWI246369B (ko)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100847003B1 (ko) * 2006-11-21 2008-07-17 대덕전자 주식회사 인쇄 회로 기판을 위한 탄소 섬유 보강재
KR100929839B1 (ko) * 2007-09-28 2009-12-04 삼성전기주식회사 기판제조방법
US7875340B2 (en) 2007-06-18 2011-01-25 Samsung Electro-Mechanics Co., Ltd. Heat radiation substrate having metal core and method of manufacturing the same
KR101025524B1 (ko) * 2007-10-12 2011-04-04 후지쯔 가부시끼가이샤 배선 기판 및 그 제조 방법
US8110749B2 (en) 2008-05-30 2012-02-07 Fujitsu Limited Printed wiring board
US8119925B2 (en) 2008-05-30 2012-02-21 Fujitsu Limited Core substrate and printed wiring board
US8151456B2 (en) 2007-10-12 2012-04-10 Fujitsu Limited Method of producing substrate
US8152953B2 (en) 2008-05-30 2012-04-10 Fujitsu Limited Method of making printed wiring board and method of making printed circuit board unit
US8186052B2 (en) 2007-10-12 2012-05-29 Fujitsu Limited Method of producing substrate
KR101233047B1 (ko) * 2008-07-28 2013-02-13 후지쯔 가부시끼가이샤 빌드업 기판
KR20160070227A (ko) * 2014-12-09 2016-06-20 엘지디스플레이 주식회사 고유전율 절연막, 이를 포함하는 표시장치용 기판 및 표시 장치

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002047899A1 (en) * 2000-12-12 2002-06-20 Shri Diksha Corporation Lightweight circuit board with conductive constraining cores
JP4119205B2 (ja) * 2002-08-27 2008-07-16 富士通株式会社 多層配線基板
WO2005022965A2 (en) * 2003-08-29 2005-03-10 Thermalworks, Inc. Expansion constrained die stack
WO2005029934A1 (ja) * 2003-09-19 2005-03-31 Fujitsu Limited プリント基板およびその製造方法
CN100413070C (zh) * 2004-01-30 2008-08-20 松下电器产业株式会社 部件内置模块、配备部件内置模块的电子设备以及部件内置模块的制造方法
TW200603694A (en) * 2004-05-15 2006-01-16 Kalu K Vasoya Printed wiring board with conductive constraining core including resin filled slots
JP4341484B2 (ja) * 2004-06-22 2009-10-07 カシオ計算機株式会社 半導体装置およびその製造方法
WO2006024009A2 (en) * 2004-08-24 2006-03-02 C-Core Technologies, Inc. Edge plated printed wiring boards
WO2006026566A1 (en) * 2004-08-27 2006-03-09 Vasoya Kalu K Printed wiring boards possessing regions with different coefficients of thermal expansion
JP4776247B2 (ja) * 2005-02-09 2011-09-21 富士通株式会社 配線基板及びその製造方法
KR100688864B1 (ko) * 2005-02-25 2007-03-02 삼성전기주식회사 인쇄회로기판, 플립칩 볼 그리드 어레이 기판 및 그 제조방법
JP5491026B2 (ja) * 2005-03-15 2014-05-14 スタブルコー テクノロジー,インコーポレイティド プリント配線基板中に補強コア材料を構成する製造方法
JP4534062B2 (ja) 2005-04-19 2010-09-01 ルネサスエレクトロニクス株式会社 半導体装置
JP4591181B2 (ja) * 2005-04-25 2010-12-01 三菱電機株式会社 プリント配線板
US7730613B2 (en) * 2005-08-29 2010-06-08 Stablcor, Inc. Processes for manufacturing printed wiring boards
USRE45637E1 (en) 2005-08-29 2015-07-28 Stablcor Technology, Inc. Processes for manufacturing printed wiring boards
JP4855753B2 (ja) * 2005-10-03 2012-01-18 富士通株式会社 多層配線基板及びその製造方法
JP2007149870A (ja) * 2005-11-25 2007-06-14 Denso Corp 回路基板及び回路基板の製造方法。
KR100751995B1 (ko) * 2006-06-30 2007-08-28 삼성전기주식회사 인쇄회로기판 및 그 제조방법
WO2008008552A2 (en) * 2006-07-14 2008-01-17 Stablcor, Inc. Build-up printed wiring board substrate having a core layer that is part of a circuit
JP5114130B2 (ja) * 2007-08-24 2013-01-09 新光電気工業株式会社 配線基板及びその製造方法、及び半導体装置
JP2009088173A (ja) 2007-09-28 2009-04-23 Fujitsu Ltd 配線基板
JP4904242B2 (ja) * 2007-10-12 2012-03-28 新光電気工業株式会社 配線基板及びその製造方法
JP4706690B2 (ja) * 2007-11-05 2011-06-22 パナソニック電工株式会社 回路基板及びその製造方法
JP2009146988A (ja) * 2007-12-12 2009-07-02 Fujitsu Ltd 配線基板の個片化方法およびパッケージ用基板
JP5080234B2 (ja) * 2007-12-19 2012-11-21 新光電気工業株式会社 配線基板およびその製造方法
JP2009167522A (ja) * 2007-12-21 2009-07-30 Shinko Electric Ind Co Ltd 銅膜の形成方法
JP5262188B2 (ja) * 2008-02-29 2013-08-14 富士通株式会社 基板
JP2009290135A (ja) * 2008-05-30 2009-12-10 Fujitsu Ltd プリント配線板の製造方法および導電性接合剤
JP5344394B2 (ja) * 2008-07-10 2013-11-20 山栄化学株式会社 硬化性樹脂組成物、並びにハロゲンフリー樹脂基板及びハロゲンフリービルドアッププリント配線板
JP5104650B2 (ja) * 2008-08-21 2012-12-19 富士通株式会社 配線基板の製造方法、配線基板
JP2010056482A (ja) * 2008-08-29 2010-03-11 Fujitsu Ltd プリント配線板および導電材料
US8186053B2 (en) 2008-11-14 2012-05-29 Fujitsu Limited Circuit board and method of manufacturing the same
TWI402173B (zh) * 2008-11-17 2013-07-21 Fujitsu Ltd 電路板及其製造方法(一)
WO2010058443A1 (ja) * 2008-11-20 2010-05-27 富士通株式会社 配線基板及び配線基板の製造方法
JP4977169B2 (ja) * 2009-05-22 2012-07-18 株式会社テラミクロス 半導体装置およびその製造方法
US20100326716A1 (en) * 2009-06-26 2010-12-30 Zhichao Zhang Core via for chip package and interconnect
US20110024165A1 (en) * 2009-07-31 2011-02-03 Raytheon Company Systems and methods for composite structures with embedded interconnects
US8207453B2 (en) 2009-12-17 2012-06-26 Intel Corporation Glass core substrate for integrated circuit devices and methods of making the same
US9420707B2 (en) 2009-12-17 2016-08-16 Intel Corporation Substrate for integrated circuit devices including multi-layer glass core and methods of making the same
JP5378590B2 (ja) * 2010-02-26 2013-12-25 三菱電機株式会社 プリント配線板の製造方法およびプリント配線板
JP2011253911A (ja) * 2010-06-01 2011-12-15 Shinko Electric Ind Co Ltd 配線基板
CN102985171B (zh) 2010-07-14 2016-03-02 日本碍子株式会社 陶瓷过滤器
US8609995B2 (en) * 2010-07-22 2013-12-17 Ngk Spark Plug Co., Ltd. Multilayer wiring board and manufacturing method thereof
US8826640B2 (en) 2010-11-12 2014-09-09 Raytheon Company Flight vehicles including electrically-interconnective support structures and methods for the manufacture thereof
JP5839798B2 (ja) * 2010-12-17 2016-01-06 株式会社オプトニクス精密 プローブカード
TWI596997B (zh) * 2011-09-26 2017-08-21 京瓷股份有限公司 配線基板及其安裝構造體,以及其等之製造方法
JP5874309B2 (ja) * 2011-10-21 2016-03-02 富士通株式会社 配線基板及びその製造方法
JP2013157366A (ja) * 2012-01-27 2013-08-15 Kyocer Slc Technologies Corp 配線基板およびそれを用いた実装構造体
WO2013133827A1 (en) 2012-03-07 2013-09-12 Intel Corporation Glass clad microelectronic substrate
JP5440650B2 (ja) * 2012-05-07 2014-03-12 富士通株式会社 基板の製造方法
US9001520B2 (en) 2012-09-24 2015-04-07 Intel Corporation Microelectronic structures having laminated or embedded glass routing structures for high density packaging
JP2014072324A (ja) * 2012-09-28 2014-04-21 Ibiden Co Ltd プリント配線板及びその製造方法
JP2014168007A (ja) * 2013-02-28 2014-09-11 Kyocer Slc Technologies Corp 配線基板およびその製造方法
JP2015023251A (ja) * 2013-07-23 2015-02-02 ソニー株式会社 多層配線基板およびその製造方法、並びに半導体製品
US9153550B2 (en) * 2013-11-14 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design with balanced metal and solder resist density
US9332632B2 (en) 2014-08-20 2016-05-03 Stablcor Technology, Inc. Graphene-based thermal management cores and systems and methods for constructing printed wiring boards
WO2016031228A1 (ja) * 2014-08-29 2016-03-03 パナソニックIpマネジメント株式会社 樹脂組成物、プリプレグ、樹脂付き金属箔、金属張積層板、プリント配線板
KR102253473B1 (ko) * 2014-09-30 2021-05-18 삼성전기주식회사 회로기판
JP2016219478A (ja) * 2015-05-15 2016-12-22 イビデン株式会社 配線基板及びその製造方法
KR20170002179A (ko) * 2015-06-29 2017-01-06 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조방법
KR102412612B1 (ko) * 2015-08-28 2022-06-23 삼성전자주식회사 패키지 기판 및 프리프레그
CN105307386B (zh) * 2015-09-15 2018-07-06 三星半导体(中国)研究开发有限公司 印刷电路板以及包括其的半导体封装件
DE102015115722A1 (de) * 2015-09-17 2017-03-23 Osram Opto Semiconductors Gmbh Träger für ein Bauelement, Bauelement und Verfahren zur Herstellung eines Trägers oder eines Bauelements
JP2018056264A (ja) * 2016-09-28 2018-04-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US11018024B2 (en) * 2018-08-02 2021-05-25 Nxp Usa, Inc. Method of fabricating embedded traces
IT201900006736A1 (it) * 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di fabbricazione di package

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4221925A (en) * 1978-09-18 1980-09-09 Western Electric Company, Incorporated Printed circuit board
US4538622A (en) * 1983-11-10 1985-09-03 Advanced Cardiovascular Systems, Inc. Guide wire for catheters
US4591659A (en) 1983-12-22 1986-05-27 Trw Inc. Multilayer printed circuit board structure
US4689110A (en) * 1983-12-22 1987-08-25 Trw Inc. Method of fabricating multilayer printed circuit board structure
US4812792A (en) * 1983-12-22 1989-03-14 Trw Inc. High-frequency multilayer printed circuit board
US4642160A (en) * 1985-08-12 1987-02-10 Interconnect Technology Inc. Multilayer circuit board manufacturing
US4748986A (en) * 1985-11-26 1988-06-07 Advanced Cardiovascular Systems, Inc. Floppy guide wire with opaque tip
US5061273A (en) * 1989-06-01 1991-10-29 Yock Paul G Angioplasty apparatus facilitating rapid exchanges
US5516336A (en) * 1990-02-07 1996-05-14 Advanced Cardiovascular Systems, Inc. Readily exchangeable perfusion dilatation catheter
US5107852A (en) * 1990-04-02 1992-04-28 W. L. Gore & Associates, Inc. Catheter guidewire device having a covering of fluoropolymer tape
US5135503A (en) * 1990-05-16 1992-08-04 Advanced Cardiovascular Systems, Inc. Shaping ribbon for guiding members
US5345945A (en) * 1990-08-29 1994-09-13 Baxter International Inc. Dual coil guidewire with radiopaque distal tip
JP2739726B2 (ja) * 1990-09-27 1998-04-15 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 多層プリント回路板
US5341818A (en) * 1992-12-22 1994-08-30 Advanced Cardiovascular Systems, Inc. Guidewire with superelastic distal portion
US5606979A (en) * 1993-05-28 1997-03-04 The Microspring Company Inc. Guide wire
US5677045A (en) * 1993-09-14 1997-10-14 Hitachi, Ltd. Laminate and multilayer printed circuit board
US5404887A (en) * 1993-11-04 1995-04-11 Scimed Life Systems, Inc. Guide wire having an unsmooth exterior surface
JP3290295B2 (ja) * 1994-05-13 2002-06-10 太陽インキ製造株式会社 硬化性樹脂組成物並びに該組成物を用いた多層プリント配線板及びその製造方法
US5498250A (en) * 1994-05-18 1996-03-12 Scimed Life Systems, Inc. Catheter guide wire with multiple radiopacity
US5670250A (en) * 1995-02-24 1997-09-23 Polyclad Laminates, Inc. Circuit board prepreg with reduced dielectric constant
JP3487083B2 (ja) * 1996-02-09 2004-01-13 日立化成工業株式会社 熱硬化性樹脂組成物及びその硬化物
US6440088B1 (en) * 1996-05-24 2002-08-27 Precision Vascular Systems, Inc. Hybrid catheter guide wire apparatus and method
JP3197213B2 (ja) * 1996-05-29 2001-08-13 松下電器産業株式会社 プリント配線板およびその製造方法
JPH10107391A (ja) * 1996-09-30 1998-04-24 O K Print:Kk 配線基板および配線基板用基材
JPH10212364A (ja) * 1996-11-26 1998-08-11 Ajinomoto Co Inc 積層板用プリプレグ及びこれを用いたプリント配線板の製造方法
JPH1119217A (ja) * 1997-07-04 1999-01-26 Olympus Optical Co Ltd 医療用ガイドワイヤー
JPH1140902A (ja) 1997-07-18 1999-02-12 Cmk Corp プリント配線板及びその製造方法
JP3192619B2 (ja) 1997-10-07 2001-07-30 日本特殊陶業株式会社 配線基板及びその製造方法
US6106485A (en) * 1997-11-18 2000-08-22 Advanced Cardivascular Systems, Inc. Guidewire with shaped intermediate portion
JP3635205B2 (ja) 1998-10-29 2005-04-06 新光電気工業株式会社 配線基板
US6165140A (en) * 1998-12-28 2000-12-26 Micrus Corporation Composite guidewire
US6671951B2 (en) * 1999-02-10 2004-01-06 Matsushita Electric Industrial Co., Ltd. Printed wiring board, and method and apparatus for manufacturing the same
US6224965B1 (en) * 1999-06-25 2001-05-01 Honeywell International Inc. Microfiber dielectrics which facilitate laser via drilling
US6428942B1 (en) * 1999-10-28 2002-08-06 Fujitsu Limited Multilayer circuit structure build up method
US6419745B1 (en) * 1999-11-16 2002-07-16 Advanced Cardiovascular Systems, Inc. Method and apparatus for polymer application to intracorporeal device
JP2001237512A (ja) * 1999-12-14 2001-08-31 Nitto Denko Corp 両面回路基板およびこれを用いた多層配線基板ならびに両面回路基板の製造方法
JP2001332828A (ja) 2000-05-25 2001-11-30 Nitto Denko Corp 両面回路基板およびそれを用いた多層配線基板
US6524301B1 (en) * 2000-12-21 2003-02-25 Advanced Cardiovascular Systems, Inc. Guidewire with an intermediate variable stiffness section
US6554942B2 (en) * 2000-12-28 2003-04-29 Scimed Life Systems, Inc. Method of manufacturing a guidewire with an extrusion jacket

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100847003B1 (ko) * 2006-11-21 2008-07-17 대덕전자 주식회사 인쇄 회로 기판을 위한 탄소 섬유 보강재
US7875340B2 (en) 2007-06-18 2011-01-25 Samsung Electro-Mechanics Co., Ltd. Heat radiation substrate having metal core and method of manufacturing the same
US8061025B2 (en) 2007-06-18 2011-11-22 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing heat radiation substrate having metal core
KR100929839B1 (ko) * 2007-09-28 2009-12-04 삼성전기주식회사 기판제조방법
US8153908B2 (en) 2007-10-12 2012-04-10 Fujitsu Limited Circuit board and method of producing the same
KR101025524B1 (ko) * 2007-10-12 2011-04-04 후지쯔 가부시끼가이샤 배선 기판 및 그 제조 방법
US8186052B2 (en) 2007-10-12 2012-05-29 Fujitsu Limited Method of producing substrate
US8151456B2 (en) 2007-10-12 2012-04-10 Fujitsu Limited Method of producing substrate
US8119925B2 (en) 2008-05-30 2012-02-21 Fujitsu Limited Core substrate and printed wiring board
US8152953B2 (en) 2008-05-30 2012-04-10 Fujitsu Limited Method of making printed wiring board and method of making printed circuit board unit
US8110749B2 (en) 2008-05-30 2012-02-07 Fujitsu Limited Printed wiring board
KR101233047B1 (ko) * 2008-07-28 2013-02-13 후지쯔 가부시끼가이샤 빌드업 기판
KR20160070227A (ko) * 2014-12-09 2016-06-20 엘지디스플레이 주식회사 고유전율 절연막, 이를 포함하는 표시장치용 기판 및 표시 장치

Also Published As

Publication number Publication date
TW200406139A (en) 2004-04-16
CN1494366A (zh) 2004-05-05
KR100932457B1 (ko) 2009-12-17
TWI246369B (en) 2005-12-21
CN1258958C (zh) 2006-06-07
US20040151882A1 (en) 2004-08-05
US6869665B2 (en) 2005-03-22
JP3822549B2 (ja) 2006-09-20
JP2004119691A (ja) 2004-04-15

Similar Documents

Publication Publication Date Title
KR100932457B1 (ko) 배선 기판
JP4119205B2 (ja) 多層配線基板
JP4199198B2 (ja) 多層配線基板およびその製造方法
US7078816B2 (en) Circuitized substrate
US8445094B2 (en) Circuitized substrate with dielectric layer having dielectric composition not including continuous or semi-continuous fibers
US6323436B1 (en) High density printed wiring board possessing controlled coefficient of thermal expansion with thin film redistribution layer
TWI407850B (zh) 具有一作為部份電路之核心層的積層式印刷佈線板基材
US7470990B2 (en) Low moisture absorptive circuitized substrate with reduced thermal expansion, method of making same, electrical assembly utilizing same, and information handling system utilizing same
US7602062B1 (en) Package substrate with dual material build-up layers
US7145221B2 (en) Low moisture absorptive circuitized substrate, method of making same, electrical assembly utilizing same, and information handling system utilizing same
KR100703023B1 (ko) 다층 배선 기판, 그 제조 방법, 및 파이버 강화 수지기판의 제조 방법
JP5206217B2 (ja) 多層配線基板及びそれを用いた電子装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131118

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141120

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161123

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20171117

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20181115

Year of fee payment: 10